JPWO2021019877A1 - 電子部品装置を製造する方法 - Google Patents

電子部品装置を製造する方法 Download PDF

Info

Publication number
JPWO2021019877A1
JPWO2021019877A1 JP2020573064A JP2020573064A JPWO2021019877A1 JP WO2021019877 A1 JPWO2021019877 A1 JP WO2021019877A1 JP 2020573064 A JP2020573064 A JP 2020573064A JP 2020573064 A JP2020573064 A JP 2020573064A JP WO2021019877 A1 JPWO2021019877 A1 JP WO2021019877A1
Authority
JP
Japan
Prior art keywords
rewiring
sealing structure
sealing
adhesive layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020573064A
Other languages
English (en)
Other versions
JP6888749B1 (ja
Inventor
柴田　智章
智章 柴田
小川　剛
剛 小川
欣蓉 李
欣蓉 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corporation
Showa Denko Materials Co Ltd
Original Assignee
Resonac Corporation
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Resonac Corporation, Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Resonac Corporation
Priority to JP2021083926A priority Critical patent/JP2021122063A/ja
Application granted granted Critical
Publication of JP6888749B1 publication Critical patent/JP6888749B1/ja
Publication of JPWO2021019877A1 publication Critical patent/JPWO2021019877A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

対向する２つの主面を有する封止層と電子部品と接続部とを備える封止構造体であって、接続部が封止層の一方の主面である回路面に露出している、封止構造体を準備する工程と、対向する２つの主面を有する再配線部と複数のバンプとを備える再配線構造体を準備する工程と、封止構造体と再配線構造体とを、回路面と複数のバンプとが対向する向きで、絶縁性接着層を介在させながら接着し、それにより封止構造体と再配線構造体とが接続する工程とを備える、電子部品装置を製造する方法が開示される。

Description

本発明は、電子部品装置を製造する方法、及び電子部品装置に関する。
複数の半導体チップを有する半導体パッケージを製造する方法として、キャリア基板上に半導体チップを配列し、半導体チップを封止した後、キャリア基板を剥離する方法が知られている（例えば、特許文献１）。この方法では、キャリア基板の剥離に続いて、半導体チップに接続された再配線が形成される。
米国特許出願公開第２０１８／０３６６４０７号明細書
本発明の一側面は、微細な再配線を有する電子部品装置を製造する場合であっても、歩留まりの低下を抑制しながら効率的な電子部品装置の製造を可能にする方法を提供する。
本発明の一側面は、対向する２つの主面を有する封止層と前記封止層内に封止された電子部品と前記電子部品に接続された接続部とを備える封止構造体であって、前記接続部が前記封止層の一方の主面である回路面に露出している、封止構造体を準備する工程と、対向する２つの主面を有する再配線部と前記再配線部の一方の主面上に設けられた複数のバンプとを備える再配線構造体であって、前記再配線部が前記複数のバンプに接続された再配線、及び絶縁層を含む、再配線構造体を準備する工程と、前記封止構造体と前記再配線構造体とを、前記回路面と前記複数のバンプとが対向する向きで、絶縁性接着層を介在させながら、前記接続部と前記複数のバンプのうち少なくとも一部とが接続されるように接着し、それにより前記封止構造体と前記再配線構造体とが接続された電子部品装置を形成する工程と、を備える、電子部品装置を製造する方法に関する。
本発明の別の一側面は、前記封止構造体と、前記再配線構造体と、前記絶縁性接着層とを備える電子部品装置に関する。前記封止構造体と前記再配線構造体とが、前記回路面と前記バンプとが対向する向きで、前記絶縁性接着層を介在させながら、前記接続部と前記複数のバンプのうち少なくとも一部とが接続されるように接着され、それにより前記封止構造体と前記再配線構造体とが接続されている。
本発明の一側面に係る方法では、封止層内に封止された電子部品を有する封止構造体と、再配線を有する再配線構造体とが別々に準備される。そのため、封止層内に封止された電子部品を含む構造体上に、電子部品との接続を確保しながら再配線を形成する場合よりも、微細な再配線を高い精度で形成し易い。また、封止構造体及び再配線構造体の良品を選別して電子部品装置を製造することができるため、歩留まりの点でも優れる。
電子部品装置を製造する方法の一実施形態を示す工程図である。 電子部品装置を製造する方法の一実施形態を示す工程図である。 電子部品装置を製造する方法の一実施形態を示す工程図である。 電子部品装置を製造する方法の一実施形態を示す工程図である。 電子部品装置を製造する方法の一実施形態を示す工程図である。
以下、本発明のいくつかの実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。
図１、図２、図３、図４及び図５は、ＩＣチップ、及びチップ型の受動部品を含む複数の電子部品を備える電子部品装置を製造する方法の一実施形態を示す工程図である。図１〜５に例示される方法は、対向する２つの主面を有する封止層５と封止層５内に封止された電子部品（ＩＣチップ４１Ａ，４２Ａ及びチップ型の受動部品３１，３２）と電子部品に接続された接続部（バンプ４１Ｂ，４２Ｂ，及び導電パターン２１，２２）とを備える封止構造体５０であって、接続部（バンプ４１Ｂ，４２Ｂ，及び導電パターン２１，２２）が封止層５の一方の主面である平坦な回路面ＣＳに露出している、封止構造体５０を準備する工程（図１、２）と、対向する２つの主面を有する再配線部６と再配線部６の一方の主面６Ｓ上に設けられた複数のバンプ６３とを備え、キャリア基材１Ｂ上に固定された再配線構造体６０を準備する工程（図３）と、封止構造体５０と再配線構造体６０とを、回路面ＣＳとバンプ６３とが対向する向きで、絶縁性接着層７０を介在させながら接着し、それにより封止構造体５０と再配線構造体６０とを接続する工程（図４の（ｉ）及び（ｊ））と、再配線構造体６０に接続された封止構造体５０の外表面のうち絶縁性接着層７０と接していない部分を覆う導電性のシールド膜２３を形成する工程（図４の（ｋ））と、封止構造体５０に接続された再配線構造体６０からキャリア基材１Ｂを剥離する工程（図５の（ｌ））とから主として構成される。
図１及び２は、封止構造体５０を準備する工程の一例を示す。この例ではまず、図１の（ａ）に示される複合キャリア基材１Ａが準備される。複合キャリア基材１Ａは、支持体１１、仮固定材層１３、及び硬化性の接着層１５を備える。支持体１１上に仮固定材層１３及び接着層１５がこの順に積層されている。
支持体１１は、電子部品を支持可能な程度の強度及び剛性を有していればよく、その材質は特に限定されない。例えば、支持体１１が、シリコンウェハ、ガラス板、又はステンレス鋼板であってもよい。支持体１１の厚さは、特に制限されないが、例えば２００〜２０００μｍであってもよい。仮固定材層１３の接着層１５側の面上、又は、支持体１１の仮固定材層１３側の面上に、電子部品の位置決めのためのアライメントマーク２５が設けられてもよい。アライメントマーク２５は、金属、樹脂等の任意の材料を用いて形成することができる。アライメントマーク２５が設けられる場合、仮固定材層１３及び／又は接着層１５が、アライメントマーク２５を視認可能な程度に透明であってもよい。
接着層１５は、硬化後、被着体に不可逆的に接着する硬化性接着剤を含む。接着層１５の厚さは、例えば１〜５０μｍであってもよい。接着層１５を形成する硬化性接着剤を、半導体用接着剤として知られるものから選択してもよい（例えば、国際公開第２０１７／０７３６３０号、及び特許第３１１７９７１号公報参照）。
接着層１５を形成する硬化性接着剤は、例えば、熱硬化性樹脂及びその硬化剤を含有する。熱硬化性樹脂は、加熱により架橋構造を形成し得る化合物である。熱硬化性樹脂は１００００以下の分子量を有していてもよい。熱硬化性樹脂の例としては、エポキシ樹脂、及びアクリル樹脂が挙げられる。硬化剤は、熱硬化性樹脂と反応して、熱硬化性樹脂とともに架橋構造を形成する化合物である。硬化剤としては、例えば、フェノール樹脂系硬化剤、酸無水物系硬化剤、アミン系硬化剤、イミダゾール系硬化剤、ホスフィン系硬化剤、アゾ化合物及び有機過酸化物が挙げられる。硬化性接着剤が、熱可塑性樹脂、フィラー（例えばシリカ）等のその他の成分を更に含有してもよい。
仮固定材層１３は、硬化後の接着層１５から剥離できる程度の剥離性を有する。仮固定材層１３の厚さは、例えば１〜１００μｍであってもよい。仮固定材層１３を形成する材料は、電子部品装置の製造において、仮固定又は仮接着の目的で用いられている材料から選択することができる（例えば、国際公開第２０１７／０５７３５５号参照）。
複合キャリア基材１Ａは、例えば、支持体１１上に仮固定材層１３、及び接着層１５を順に形成する方法によって得ることができる。フィルム状の仮固定材層１３及び接着層１５（接着剤フィルム）をそれぞれ準備し、熱圧着によりこれらを順に積層してもよい。このとき、気泡の巻き込み防止の観点から減圧下でフィルム状の仮固定材層１３及び接着層１５を積層してもよい。あるいは、仮固定材層１３及び接着層１５を有する積層フィルムを予め作製し、その積層フィルムを複合キャリア基材１Ａ上に積層してもよい。
図１の（ａ）は、準備した複合キャリア基材１Ａの接着層１５上に、導電パターンを形成するための導電体前駆体２１ａ，２２ａを配置する工程を示す。導電体前駆体２１ａ，２２ａのパターンは、後述の受動部品が接続される接続部を形成する部分を含む。導電体前駆体２１ａ，２２ａは、例えば、スクリーン印刷のような印刷法によって接着層１５上に配置することができる。
導電体前駆体２１ａ，２２ａは、加熱により硬化し、導電体を形成するものであってもよく、当業者に通常用いられている導電体前駆体から任意に選択できる。例えば、導電体前駆体２１ａ，２２ａが各種金属粒子又はカーボン粒子のような導電性粒子を含む硬化性の導電性ペーストであってもよい。導電性ペーストが、遷移的液相焼結が可能な金属粒子を含む遷移的液相焼結型金属接着剤であってもよい。遷移的液相焼結型金属接着剤の焼結により、複数の金属粒子同士が融合し、それにより金属焼結体を含む導電体が形成される。ここで、「遷移的液相焼結」（Ｔｒａｎｓｉｅｎｔ Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｓｉｎｔｅｒｉｎｇ）とは、ＴＬＰＳとも称され、一般に、低融点金属の粒子界面における加熱による液相への転移と、形成された液相への高融点金属の反応拡散により進行する焼結をいう。遷移的液相焼結によれば、形成される金属焼結体の融点が、焼結のための加熱温度を上回ることができる。低温の加熱で接続部としての導電体性を形成すると、仮固定材層１３を接着層１５から特に容易に剥離できる傾向がある。
遷移的液相焼結が可能な複数の金属粒子は、高融点の金属と低融点の金属との組み合わせを含んでいてもよい。複数の金属粒子が、高融点の金属粒子を含む第１の金属粒子及び低融点の金属を含む第２の金属粒子を別々に含んでいてもよいし、高融点の金属及び低融点の金属が１個の金属粒子中に含まれていてもよい。
導電体前駆体が遷移的液相焼結が可能な複数の金属粒子を含む場合、導電体前駆体を複数の金属粒子の液相転移温度以上に加熱することによって、導電パターン２１，２２を形成することができる。液相転移温度は、ＤＳＣ（Ｄｉｆｆｅｒｅｎｔｉａｌ ｓｃａｎｎｉｎｇ ｃａｌｏｒｉｍｅｔｒｙ、示差走査熱量測定）により、５０ｍｌ／分の窒素気流下にて、１０℃／分の昇温速度で２５℃から３００℃まで複数の金属粒子を加熱する条件で測定することができる。金属粒子が複数種の金属を含む場合、最も低い温度で観測される液相転移の温度が、金属粒子の液相転移温度とみなされる。例えば、Ｓｎ−３．０Ａｇ−０．５Ｃｕ合金の液相転移温度は２１７℃である。
遷移的液相焼結が可能な複数の金属粒子が高融点の金属を含む第１の金属粒子と低融点の金属を含む第２の金属粒子との組み合わせを含む場合、第２の金属粒子に対する第１の金属粒子の質量比が、２．０〜４．０、又は２．２〜３．５であってもよい。
高融点の金属及び低融点の金属を含有する金属粒子は、例えば、一方の金属を含む金属粒子の表面に、めっき、蒸着等により他方の金属を含む層を形成することにより得ることができる。一方の金属を含む金属粒子と他方の金属を含む金属粒子とを衝突等により複合化してもよい。
高融点の金属は、Ａｕ，Ｃｕ、Ａｇ、Ｃｏ及びＮｉからなる群より選ばれる少なくとも１種であってもよい。低融点の金属は、Ｉｎ、Ｓｎ又はこれらの組み合わせであってもよい。高融点の金属と低融点の金属との組み合わせの例としては、ＡｕとＩｎとの組み合わせ、ＣｕとＳｎとの組み合わせ、ＡｇとＳｎとの組み合わせ、ＣｏとＳｎとの組み合わせ及びＮｉとＳｎとの組み合わせが挙げられる。
ＣｕとＳｎとの組み合わせは、焼結によって銅−錫金属化合物（Ｃｕ６Ｓｎ５）を生成する。この反応は２５０℃付近で進行するため、ＣｕとＳｎとを組み合わせを含む導電体前駆体は、リフロー炉等の一般的な設備を用いた加熱によって焼結することができる。Ｓｎは、Ｓｎ金属単体として、又はＳｎを含む合金として金属粒子に含まれることができる。Ｓｎを含む合金の例としては、Ｓｎ−３．０Ａｇ−０．５Ｃｕ合金が挙げられる。Ｓｎ−３．０Ａｇ−０．５Ｃｕ合金は、合金の質量を基準として、３．０質量％のＡｇ及び０．５質量％のＣｕを含む。
導電体前駆体における金属粒子の含有量は、導電体前駆体の質量を基準として、８０質量％以上、８５質量％以上、又は８８質量％以上であってもよく、９８質量％以下であってもよい。ここでの含有量は、導電体前駆体が後述の溶剤を含む場合、溶剤以外の成分の合計質量を基準とする割合である。
金属粒子の平均粒径は、０．５μｍ〜８０μｍ、１μｍ〜５０μｍ、又は１μｍ〜３０μｍであってもよい。ここでの平均粒径は、レーザー回折式粒度分布計（例えば、ベックマン・コールター株式会社、ＬＳ １３ ３２０型レーザー散乱回折法粒度分布測定装置）によって測定される体積平均粒径をいう。
導電体前駆体中の有機バインダーは、熱可塑性樹脂を含んでいてもよい。熱可塑性樹脂が、金属粒子の液相転移温度よりも低い軟化点を有していてもよい。熱可塑性樹脂の軟化点は、熱機械分析法により測定される値をいう。熱機械分析法によって測定される軟化点は、熱可塑性樹脂を成膜して得た厚み１００μｍフィルムを、昇温速度１０℃／分にて加熱しながら、４９ｍＮの応力で厚み方向に圧縮したときに、８０μｍの変位が観測された時点の温度である。測定装置としては、例えば熱機械分析装置（ＴＭＡ８３２０、株式会社リガク製、測定用プローブ：圧縮加重法標準型）が用いられる。
熱可塑性樹脂の軟化点は、金属粒子の液相転移温度よりも５℃以上低い温度、１０℃以上低い温度、又は１５℃以上低い温度であってもよい。熱可塑性樹脂の軟化点は、４０℃以上、５０℃以上、又は６０℃以上であってもよい。
熱可塑性樹脂は、例えば、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂及びポリウレタン樹脂からなる群より選択される少なくとも１種を含んでもよい。熱可塑性樹脂が、ポリオキシアルキレン基又はポリシロキサン基を含んでいてもよい。ポリオキシアルキレン基は、ポリオキシエチレン基、ポリオキシプロピレン基又はこれらの組み合わせであってもよい。
熱可塑性樹脂が、ポリオキシアルキレン鎖又はポリシロキサン鎖を含む、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂及びポリウレタン樹脂からなる群より選択される少なくとも１種の樹脂であってもよい。例えば、ポリオキシアルキレン基若しくはポリシロキサン基を有するジアミン化合物、又はポリオキシアルキレン基若しくはポリシロキサン基を有するジオール化合物を単量体として用いることにより、これら樹脂中にポリオキシアルキレン基又はポリシロキサン基を導入することができる。
導電体前駆体における熱可塑性樹脂の含有量は、導電体前駆体の質量を基準として、５〜３０質量％、６〜２８質量％、又は８〜２５質量％であってもよい。ここでの含有量は、導電体前駆体が後述の溶剤を含む場合、溶剤以外の成分の合計質量を基準とする割合である。
有機バインダーは、溶剤を含んでいてもよく、溶剤及び熱可塑性樹脂を含んでいてもよい。溶剤は極性溶媒であってもよい。溶剤の沸点は２００℃以上であってもよく、３００℃以下であってもよい。
溶剤の例としては、テルピネオール、ステアリルアルコール、トリプロピレングリコールメチルエーテル、ジエチレングリコール、ジエチレングリコールモノエチルエーテル（エトキシエトキシエタノール）、ジエチレングリコールモノヘキシルエーテル、ジエチレングリコールモノメチルエーテル、ジプロピレングリコール−ｎ−プロピルエーテル、ジプロピレングリコール−ｎ−ブチルエーテル、トリプロピレングリコール−ｎ−ブチルエーテル、１，３−ブタンジオール、１，４−ブタンジオール、プロピレングリコールフェニルエーテル、及び２−（２−ブトキシエトキシ）エタノール等のアルコール；クエン酸トリブチル、γ−ブチロラクトン、ジエチレングリコールモノエチルエーテルアセテート、ジプロピレングリコールメチルエーテルアセテート、ジエチレングリコールモノブチルエーテルアセテート、及びグリセリントリアセテート等のエステル；イソホロン等のケトン；Ｎ−メチル−２−ピロリドン等のラクタム；フェニルアセトニトリル等のニトリル；４−メチル−１，３−ジオキソラン−２−オン；並びにスルホランを挙げることができる。溶剤は、１種類を単独で又は２種類以上を組み合わせて使用してもよい。
溶剤の含有量は、導電体前駆体の質量を基準として、０．１〜１０質量％、２〜７質量％、又は３〜５質量％であってもよい。
導電体前駆体中の有機バインダーは、熱硬化性樹脂、ロジン、活性剤、チキソ剤等のその他の成分を更に含んでいてもよい。
熱硬化性樹脂の例としては、例えば、エポキシ樹脂、オキサジン樹脂、ビスマレイミド樹脂、フェノール樹脂、不飽和ポリエステル樹脂及びシリコーン樹脂が挙げられる。エポキシ樹脂の例としては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェノール型エポキシ樹脂、ビフェニルノボラック型エポキシ樹脂及び環式脂肪族エポキシ樹脂が挙げられる。
ロジンの例としては、デヒドロアビエチン酸、ジヒドロアビエチン酸、ネオアビエチン酸、ジヒドロピマル酸、ピマル酸、イソピマル酸、テトラヒドロアビエチン酸、及びパラストリン酸が挙げられる。
活性剤の例としては、アミノデカン酸、ペンタン−１，５−ジカルボン酸、トリエタノールアミン、ジフェニル酢酸、セバシン酸、フタル酸、安息香酸、ジブロモサリチル酸、アニス酸、ヨードサリチル酸、及びピコリン酸が挙げられる。
チキソ剤の例としては、１２−ヒドロキシステアリン酸、１２−ヒドロキシステアリン酸トリグリセリド、エチレンビスステアリン酸アマイド、ヘキサメチレンビスオレイン酸アマイド、及びＮ，Ｎ’−ジステアリルアジピン酸アマイドが挙げられる。
導電体前駆体は、金属粒子と、有機バインダーを構成する成分とを混合することにより得ることができる。混合のための装置は、例えば、３本ロールミル、プラネタリーミキサ、遊星式ミキサ、自転公転型撹拌装置、らいかい機、二軸混練機、又は薄層せん断分散機であってもよい。
図１の（ｂ）は、導電体前駆体２１ａ，２２ａ上に電子部品である２種のチップ型の受動部品３１，３２をそれぞれ載せる工程を示す。受動部品３１，３２は、電子部品装置の設計に従って選択されるが、例えば、抵抗、コンデンサ又はこれらの組み合わせであってもよい。受動部品３１，３２は、通常のチップ搭載機を用いて導電体前駆体２１ａ，２２ａ上に載せることができる。
図１の（ｃ）は、電子部品としてのＩＣチップ４１Ａを有するチップ部品４１、及び電子部品としてのＩＣチップ４２Ａを有するチップ部品４２を接着層１５上に載せる工程を示す。ＩＣチップ４１Ａ又はＩＣチップ４２Ａの一方の主面側に複数のバンプ４１Ｂ又は４２Ｂが配置されている。ＩＣチップ４１Ａ，４２Ａ及びバンプ４１Ｂ，４２Ｂを有するチップ部品４１，４２は、いわゆるフェイスダウン型のチップ部品である。ＩＣチップ４１Ａ及び４２Ａが、接続部として機能するバンプ４１Ｂ又は４２Ｂが接着層１５に接する向きで接着層１５上に配置される。バンプ４１Ｂ及び４２Ｂの先端部が接着層１５に部分的に埋め込まれてもよい。通常、ＩＣチップ４１Ａ，４２Ａと接着層１５とが離れた状態で、チップ部品４１，４２が接着層１５上に配置される。チップ部品４１，４２は、例えば、ステージ及び搭載ヘッドを有するチップ搭載機を用いて接着層１５上に載せることができる。ステージ及び搭載ヘッドの温度及び圧力等の条件を調整することにより、バンプ４１Ｂ及び４２Ｂの先端部の一部を接着層１５に埋め込むことができる。
受動部品３１，３２及びチップ部品４１，４２を接着層１５上に配置する順番は任意に変更することができる。受動部品３１，３２及びチップ部品４１，４２が接着層１５上に配置された後、接着層１５が硬化される。受動部品３１，３２及びチップ部品４１，４２が接着層１５上に配置される時点では、接着層１５がＢステージであってもよい。接着層１５は、加熱により硬化されることが多い。硬化した接着層１５によって、受動部品３１，３２及びＩＣチップ４１Ａ，４２Ａが複合キャリア基材１Ａに対して強固に固定される。接着層１５の硬化と同時に、又は接着層１５の硬化の後、受動部品３１，３２が載せられた導電体前駆体２１ａ，２２ａを加熱することにより、導電体前駆体２１ａの硬化体である導電パターン２１，２２が形成される。これにより、受動部品３１，３２が、受動部品３１，３２と接着層１５との間に接続部としての導電パターン２１，２２が介在している状態で固定される。
図２の（ｄ）は、ＩＣチップ４１Ａ，４２Ａ及び受動部品３１，３２を封止する封止層５を接着層１５上に形成する工程を示す。封止層５は、ＩＣチップ４１Ａ，４２Ａ及び受動部品３１，３２の全体を覆うとともに、これら電子部品と接着層１５との間の隙間も充填するように形成される。ただし、隙間が完全に充填されなくてもよい。封止層５は、例えば、コンプレッション又はトランスファー方式の成形機によって、金型内で形成することができる。あるいは、フィルム状の封止材を用いて封止層５を形成してもよい（例えば、国際公開第２０１５／１８６７４４号参照。）。その場合、気泡の巻き込み防止の観点から、フィルム状の封止材を減圧下で積層してもよい。
図２の（ｅ）は、仮固定材層１３を接着層１５から剥離することにより、接着層１５、受動部品３１，３２、ＩＣチップ４１Ａ，４２Ａ及び封止層５を有する封止構造体５０を得る工程を示す。封止構造体５０の一方の主面側の再表層が、接着層１５である。仮固定材層１３は、例えば、加熱、光照射、又は機械剥離により、接着層１５から剥離することができる。接着層１５の一部が分離して、仮固定材層１３とともに除去されてもよい。このように、仮固定材層１３上にＩＣチップ及び受動部品のような複数種の電子部品を一時的に固定した状態で封止層５を形成し、その後、仮固定材層１３を剥離することにより、サイズ及び高さの異なる複数種の電子部品を有する複合的な電子部品装置を製造する場合に、電子部品が所定の位置から移動する、いわゆるダイシフトを抑制できることが期待される。
受動部品３１，３２の幅は、０．０５〜２ｍｍ、１〜２ｍｍ、０．５〜１ｍｍ、又は０．１〜０．５ｍｍであってもよい。ＩＣチップ４１Ａ，４２Ａの幅は、０．１〜５０ｍｍであってもよい。ここでの幅は、回路面ＣＳに平行な方向における最大幅を意味する。本実施形態に係る方法によれば、受動部品及びＩＣチップのサイズが小さい場合でも、これら部品を十分な強度で固定することができる。
図２の（ｆ）は、封止構造体５０を接着層１５側から研削して接着層１５を除去し、それにより、封止層５、接続部（導電パターン２１，２２及びバンプ４１Ｂ，４２Ｂ）が露出した回路面ＣＳを形成する工程を示す。封止構造体５０の研削は、通常の研削装置を用いて行うことができる。封止層５、導電パターン２１，２２、及びバンプ４１Ｂ，４２Ｂの一部が研削されてもよい。
図３は、再配線構造体６０を準備する工程の一例を示す。この例ではまず、図３の（ｇ）に示されるキャリア基材１Ｂが準備される。キャリア基材１Ｂは、支持体１１と、支持体１１上に設けられた仮固定材層１３とを備える。キャリア基材１Ｂの支持体１１及び仮固定材層１３は、複合キャリア基材１Ａの支持体１１及び仮固定材層１３と同様の構成を有することができる。
準備されたキャリア基材１Ｂ上に、対向する２つの主面を有する再配線部６が形成される。再配線部６は、再配線６１と、再配線６１間に設けられた絶縁層６２とを有する。再配線６１は、再配線部６の主面に平行な方向に延在する多層の配線層６１ａと、再配線部６の主面に垂直な方向に延在する連結部６１ｂとを含む。それぞれの配線層６１ａの厚さは、特に制限されないが、例えば１〜３０μｍであってもよい。再配線部６は、当業者に知られる通常の方法によって形成することができる。再配線を含む再配線部を形成する方法に関しては、例えば、特許第５４９４７６６号公報を参照することができる。
続いて、図３の（ｈ）に示されるように、形成された再配線部６のキャリア基材１Ｂとは反対側の主面６Ｓ上に、再配線６１に接続された複数のバンプ６３が形成される。バンプ６３は、例えば、再配線６１と接する柱状部６３ａと柱状部６３ａ上に設けられた半球部６３ｂとを有する。柱状部６３ａが銅から形成され、半球部６３ｂが鉛フリーはんだ（例えばＳｎ及びＡｇを含む合金）から形成されていてもよい。バンプ６３のサイズは、再配線６１との適切な接続が確保される範囲で調整される。例えば、バンプ６３の幅が５〜１００μｍで、バンプ６３の高さが５〜５０μｍであってもよい。バンプ６３は通常の方法によって形成することができる。
準備された再配線構造体６０を検査してもよい。検査は、例えば再配線６１及びバンプ６３の断線又は短絡による異常の有無を確認することを含む。この検査により、再配線構造体６０が封止構造体５０と接続される前に、再配線構造体６０の不良品を排除することができる。その結果、封止層内に封止された電子部品上に直接再配線を形成する場合と比較して、正常な電子部品が再配線の形成における不具合のために排除される可能性を低くすることができる。
図４は、準備された封止構造体５０と再配線構造体６０とが絶縁性接着層７０を介在させながら接続される工程の一例を示す。図４に示される例の場合、まず、封止構造体５０の回路面ＣＳ上に絶縁性接着層７０が配置される。絶縁性接着層７０は、半導体チップ等を回路基板に接着するために通常用いられている半導体接着剤と同様のものであることができる。絶縁性接着層７０が、接着層１５と同様の硬化性接着剤を含んでいてもよい。
支持フィルム及び支持フィルム上に設けられた絶縁性接着層を有する積層フィルムを準備し、その絶縁性接着層を回路面ＣＳ上に積層してもよい。そのために用いられ得る積層フィルムの市販品の例としては、日立化成株式会社製のＮＣＦ ＡＫシリーズが挙げられる。
続いて、封止構造体５０と再配線構造体６０とが、回路面ＣＳとバンプ６３とが対向する向きで、絶縁性接着層７０を介在させながら接着される。このとき、接続部（導電パターン２１，２２及びバンプ４１Ｂ，４２Ｂ）と複数のバンプ６３のうち一部とが接続されるように、封止構造体５０及び再配線構造体６０が位置合わせされる。接続部（導電パターン２１，２２及びバンプ４１Ｂ，４２Ｂ）とバンプ６３との接続、絶縁性接着層７０の硬化、又はこれらの両方のために、加熱及び加圧しながら封止構造体５０と再配線構造体６０とを貼り合わせてもよい。加熱温度は、例えば２５０〜３００℃であってもよく、圧力は０．５〜１ＭＰａであってもよい。接続部（導電パターン２１，２２及びバンプ４１Ｂ，４２Ｂ）と複数のバンプ６３のうち一部とが接続されることにより、封止構造体５０と再配線構造体６０とが接続される。本明細書において、「接続される」という表現は、「電気的に接続される」ことを意味することがある。
封止構造体５０と再配線構造体６０とを接続する工程は、封止構造体５０及び再配線構造体６０をバンプ６３の融点よりも低い温度に加熱しながら圧着することにより、接続部（導電パターン２１，２２及びバンプ４１Ｂ，４２Ｂ）と複数のバンプ６３のうち少なくとも一部とが互いに接するように、封止構造体５０と再配線構造体６０とを予備的に接続する仮圧着と、封止構造体５０及び再配線構造体６０をバンプ６３の融点よりも高い温度に加熱しながら加圧することにより、接続部（導電パターン２１，２２及びバンプ４１Ｂ，４２Ｂ）と複数のバンプ６３のうち少なくとも一部とを接合させる本圧着とを含んでもよい。このような二段階の熱圧着の場合、本圧着により封止構造体５０と再配線構造体６０とが電気的に接続される。仮圧着において、例えば、加熱温度が８０〜１３０℃で、圧力が０．５〜１ＭＰａであってもよい。本圧着において、例えば、加熱温度が２５０〜３００℃で、圧力が０．５〜１ＭＰａであってもよい。ここでバンプ６３が２層以上の金属層から構成される場合、仮圧着及び本圧着のための加熱温度を決定するためのバンプ６３の融点は、接続部に接する金属層（図３の例では半球部６３ｂ）の融点であることができる。絶縁性接着層７０は、仮圧着、本圧着又はこれらの両方の間に硬化することができる。
上述の二段階の熱圧着を適用する場合、絶縁性接着層７０の溶融粘度が、仮圧着の加熱温度において７０００Ｐａ・s以下、６０００Ｐａ・s以下、５０００Ｐａ・s以下、又は４０００Ｐａ・s以下であってもよい。これにより、ボイドの巻き込みを特に効果的に抑制できる。絶縁性接着層７０の溶融粘度が、仮圧着の加熱温度において１０００Ｐａ・s以上であってもよい。これにより、絶縁性接着層７０の一部が封止構造体５０の側面に這い上がり難くなる。絶縁性接着層の這い上がりは、圧着ツールへの付着等により、生産性低下の原因となり得る。絶縁性接着層７０の溶融粘度は、例えばレオメーター（アントンパールジャパン社製、ＭＣＲ３０１）を用いて測定することができる。溶融粘度の測定は、直径８ｍｍのディスポーザブルプレート、及びディスポーザブルサンプルディッシュを用いて、サンプル厚み４００μｍ、昇温速度１０℃／分、周波数１Ｈｚの条件で行うことができる。
絶縁性接着層７０が、フィラーを含有してもよい。フィラーを用いた粘度及び硬化後の物性の制御により、封止構造体５０と再配線構造体６０との間のボイドの発生及び吸湿を抑制することができる。フィラーは、無機フィラー、樹脂フィラー又はこれらの組み合わせであってよい。フィラーの含有量は、絶縁性接着層７０の質量を基準として３０〜９０質量％であってもよい。フィラーの含有量が３０質量％以上であると、絶縁性接着層７０の放熱性が高くなり、また、ボイドの発生及び吸湿率を更に抑制することができる。フィラーの含有量が９０質量％以下であると、接続部へのフィラーの噛み込み（トラッピング）を抑制できるため、接続信頼性がより一層向上する傾向にある。同様の観点から、フィラーの含有量が４０〜８０質量％であってもよい。
図４の例の場合、再配線部６の主面の面積が封止層５の主面の面積よりも大きいことから、再配線構造体６０が封止構造体５０に接続されたときに、再配線部６が封止構造体５０の端部５０Ｅよりも外側にはみ出す。加えて、再配線部６の封止構造体５０側の主面６Ｓのうち、封止構造体５０の端部５０Ｅよりも外側にはみ出した部分にバンプ６３が配置されていてもよい。
図４の（ｋ）に示されるように、再配線構造体６０に接続された封止構造体５０の外表面のうち絶縁性接着層７０と接していない部分を覆う導電性のシールド膜２３が形成される。ここでは、シールド膜２３は、再配線部６の主面６Ｓうち、封止構造体５０の端部５０Ｅよりも外側にはみ出した部分も覆う。これによりシールド膜２３は、封止構造体５０の端部５０Ｅよりも外側に配置されたバンプ６３と接続される。
シールド膜２３は、主として電磁波シールドの目的で設けられる。シールド膜２３は、単層又は複数層の金属薄膜であることができ、これらは例えばスパッタ又は蒸着のような方法によって形成することができる。シールド膜２３を、導電パターン２１と同様の導電体前駆体を用いて形成してもよい。
図５の（ｌ）は、封止構造体５０に接続された再配線構造体６０からキャリア基材１Ｂを剥離する工程の一例を示す。キャリア基材１Ｂの仮固定材層１３は、例えば、加熱、光照射、又は機械剥離により、再配線部６から剥離することができる。
キャリア基材１Ｂは、封止構造体５０と再配線構造体６０とを接続するためにバンプ６３の融点以上の温度（例えばバンプ６３が鉛フリーはんだを含む場合、典型的には２５０℃以上）に加熱された後、再配線構造体６０から容易に剥離することが可能なものであってもよい。そのために、仮固定材層が、例えば光照射により剥離可能なものであってもよく、その例としては、ポリベンゾオキサゾール樹脂又はポリベンゾイミダゾール樹脂を含む仮固定材層（例えば特開２０１８−２２７６３号公報参照）、及び、ポリイミド樹脂を含む仮固定材層（例えば特開２０２０−５０７３４号公報参照）が挙げられる。あるいは、仮固定材層が機械剥離が可能なものであってもよく、その例としては、単独の炭素層（例えば特許第４７５４４０２２号公報参照）、及び、炭素層と金属層からなる複合層（例えば特許第４７２６８５５号公報、特許第６５４６５２６号公報参照）が挙げられる。
キャリア基材１Ｂの剥離の後、図５の（ｍ）に示されるように、再配線部６の封止構造体５０とは反対側の主面上に、再配線６１と接続されるはんだボール７を設けてもよい。はんだボール７は二次実装用の接続端子として用いられる。必要によりリフローが行われる。
以上例示された方法によって、電子部品装置１００が得られる。電子部品装置１００は、封止構造体５０と、再配線構造体６０と、封止構造体５０と再配線構造体６０との間に介在しこれらを接着する絶縁性接着層７０とから主として構成される。
電子部品装置を製造する方法は、以上説明した例に限定されるものではなく、必要により変更が可能である。例えば、大面積の１枚のキャリア基材上に、複数の電子部品装置に対応する再配線部を形成し、そこに別途準備された封止構造体を接着してもよい。その場合、複数の封止構造体を１枚の複合キャリア基材上に形成し、複数の封止構造体と複数の再配線部とを一括して接続し、得られた接続体を個別の電子部品装置に分割してもよい。
以下、本発明の一実施形態に係る方法を適用して電子部品装置を作製した実施例について説明する。ただし、本発明はこの例に限定されるものではない。
１．接着剤フィルム
６０質量部のエトキシ化イソシアヌル酸トリアクリレート（新中村化学工業株式会社製、Ａ−９３００）、１５質量部のシリカフィラー（株式会社アドマテックス製、ＳＥ２０５０、平均粒径：０．５μｍ）、エポキシシランで表面処理された１５質量部のシリカフィラー（株式会社アドマテックス製、ＳＥ２０５０ＳＥＪ、平均粒径：０．５μｍ）、３０質量部のメタクリル表面処理ナノシリカフィラー（株式会社アドマテックス製、ＹＡ０５０ＣＳＭ、平均粒径：約５０ｎｍ）、及び１０質量部の樹脂フィラー（ロームアンドハースジャパン（株）製、ＥＸＬ−２６５５：コアシェルタイプ有機微粒子）を、溶媒としてのメチルエチルケトンに加え、溶媒以外の成分の合計濃度が６０質量％である混合液を得た。この混合液を、ビーズを加えてからビーズミル（フリッチュ・ジャパン株式会社製、遊星型微粉砕機Ｐ−７）で３０分撹拌した。その後、混合液に６０質量部のフェノキシ樹脂（東都化成株式会社製、ＺＸ１３５６、Ｔｇ：約７１℃、重量平均分子量：約６３０００））を加え、再度、混合液をビーズミルで３０分撹拌した。続いて、２質量部のジクミル過酸化物（日油株式会社製、パークミルＤ）を加えてから混合液を更に撹拌した。撹拌後の混合液からビーズをろ過によって除去して、ワニスを得た。得られたワニスを支持フィルムに塗工し、塗膜を乾燥して、厚さ２０μｍの接着剤フィルムを形成させた。
２．封止構造体の作製
支持体としてのガラス板と、ガラス板上に形成された仮固定材層（剥離層）とを有するキャリア基材（三井金属鉱業株式会社製「ＨＲＤＰ」、幅１２インチ、厚さ１．１ｍｍ）を準備した。このキャリア基材の仮固定材層上に、感光性樹脂フィルム（日立化成株式会社製「ＲＤ１２１５」、厚さ１５μｍ）をラミネートし、これを所定のパターンで露光し、現像することにより、受動部品及び半導体チップの位置合わせ用のアライメントマークを形成した。次いで、仮固定材層上に上述の接着剤フィルムをラミネートすることにより、接着層を形成した。接着層上に導電性ペースト（日立化成株式会社製「ＳＰ−１０００」）を印刷することにより、厚さ６０μｍ受動部品搭載用の接続部の前駆体としてパッドを形成させた。パッド上に、受動部品として、Ｗ０．４ｍｍ×Ｄ０．２ｍｍ×Ｈ０．１３ｍｍのサイズを有する０Ω抵抗部品（パナソニック株式会社製「ＥＲＪＸＧＮ０Ｒ００Ｙ」、）及びＷ０．６ｍｍ×Ｄ０．３ｍｍ×Ｈ０．２３ｍｍのサイズを有する０Ω抵抗部品（パナソニック株式会社製「ＥＲＪ１ＧＮ０Ｒ００Ｃ」）を搭載した。次に、Ｗ７．３ｍｍ×Ｄ７．３ｍｍ×Ｈ０．２ｍｍのサイズを有し、接続部として高さ４０μｍの銅バンプを有するチップ部品（株式会社ウォルツ製「ＣＣ８０」）２５６個を接着層上の所定の位置に配置した。得られた構造体を、接着層の硬化のためオーブン中で１７５℃で２時間加熱し、続いて導電性ペーストの硬化による接続部の形成のため最高温度２６５℃のリフーロ炉で加熱した。続いて、接着層上の受動部品及びチップ部品を封止する厚さ０．５ｍｍの封止層を、固形の封止材（日立化成株式会社製「ＣＥＬ−４００ＺＨＦ４０−Ｆ１Ｇ」）を用いたコンプレッションモールドにより形成した。キャリア基材を接着層から剥離し、接着層を、受動部品及び半導体チップの接続部が露出する回路面が形成されるまで研削して、封止構造体を得た。得られた封止構造体におけるダイシフト量（搭載位置の設計値からのずれ）は、チップ部品２５６個の平均で、Ｘ方向に２．７μｍ、Ｙ方向に１．６μｍであった。
３．再配線構造体の作製
封止構造体の作製に用いたものと同じキャリア基材の仮固定材層上に、感光性絶縁樹脂（日立化成株式会社「ＡＨ３０００」）の露光及び現像による絶縁層の形成と、銅スパッタ及びめっきによる再配線の形成とを含む方法により、表層部に設けられた銅パッドを有する２層構成の再配線層を形成した。再配線層の銅パッドの上に、銅めっき（高さ１０μｍ）、及びスズ―銀はんだめっき（高さ１５μｍ）をこの順に形成することにより、バンプを形成した。
４．封止構造体と再配線構造体との接続
封止構造体の回路面に、絶縁性接着層（日立化成株式会社製「ＡＫ１２２０」）をラミネートした。封止構造体を、ダイシングソーにより絶縁性接着層とともに切断して、１５．２ｍｍ×１３．２ｍｍのサイズを有する封止構造体を切り出した。これを、再配線構造体の所定の位置に、フリップチップボンダーによって温度１２０℃、加圧時間２秒の条件で予備的に接続した。その後、ラミネータを用いた３００℃の加熱及び１．０ＭＰａの加圧により、電子部品及び半導体チップの接続部と再配線構造体のバンプとを接合させた。厚さ０．０５μｍのチタン層、次いで厚さ２μｍの銅層をスパッタによって形成することにより、封止構造体の封止層を覆うシールド膜を形成させた。最後に、封止構造体に接続された再配線構造体から、機械剥離によってキャリア基材を剥離して、封止構造体及び再配線構造体から構成される電子部品装置を得た。
１Ａ…複合キャリア基材、１Ｂ…キャリア基材、５…封止層、６…再配線部、６Ｓ…再配線部の主面、１１…支持体、１３…仮固定材層、１５…接着層、２１，２２…導電パターン（接続部）、２３…シールド膜、３１，３２…受動部品（電子部品）、４１Ａ，４２Ａ…ＩＣチップ（電子部品）、４１Ｂ，４２Ｂ…ＩＣチップのバンプ（接続部）、５０…封止構造体、５０Ｅ…封止構造体の端部、６０…再配線構造体、６１…再配線、６２…絶縁層、６３…バンプ、７０…絶縁性接着層、１００…電子部品装置、ＣＳ…回路面。

Claims (15)

  1. 対向する２つの主面を有する封止層と前記封止層内に封止された電子部品と前記電子部品に接続された接続部とを備える封止構造体であって、前記接続部が前記封止層の一方の主面である回路面に露出している、封止構造体を準備する工程と、
    対向する２つの主面を有する再配線部と前記再配線部の一方の主面上に設けられた複数のバンプとを備える再配線構造体であって、前記再配線部が前記複数のバンプに接続された再配線、及び絶縁層を含む、再配線構造体を準備する工程と、
    前記封止構造体と前記再配線構造体とを、前記回路面と前記複数のバンプとが対向する向きで、絶縁性接着層を介在させながら、前記接続部と前記複数のバンプのうち少なくとも一部とが接続されるように接着し、それにより前記封止構造体と前記再配線構造体とを接続する工程と、
    を備える、電子部品装置を製造する方法。
  2. 前記再配線構造体を準備する工程が、
    支持体及び該支持体上に設けられた仮固定材層を有するキャリア基材を準備することと、
    前記仮固定材層上に前記再配線部を形成することと、
    前記再配線部の前記キャリア基材とは反対側の主面上に、前記再配線に接続された前記複数のバンプを形成することと、
    を含み、
    当該方法が、
    前記封止構造体に接続された前記再配線構造体から前記キャリア基材を剥離する工程を更に備える、請求項１に記載の方法。
  3. 前記再配線構造体が前記封止構造体に接続されたときに、前記再配線部が前記封止構造体の端部よりも外側にはみ出す、請求項１又は２に記載の方法。
  4. 前記複数のバンプのうち一部が、前記再配線構造体が前記封止構造体に接続されたときに前記封止構造体の端部よりも外側にはみ出す部分の前記再配線部上に配置される、請求項３に記載の方法。
  5. 前記再配線構造体に接続された前記封止構造体の外表面のうち前記絶縁性接着層と接していない部分を覆う導電性のシールド膜を形成する工程を更に備える、請求項１〜４のいずれか一項に記載の方法。
  6. 前記再配線構造体に接続された前記封止構造体の外表面のうち前記絶縁性接着層と接していない部分と、前記再配線部の前記封止構造体側の主面のうち前記封止構造体の端部よりも外側にはみ出した部分とを覆う導電性のシールド膜を形成する工程を更に備え、
    前記導電性のシールド膜が、前記封止構造体の端部よりも外側にはみ出した部分の前記再配線部上に配置された前記バンプと接続される、請求項４に記載の方法。
  7. 前記封止構造体を準備する工程が、
    支持体、仮固定材層、及び硬化性の接着層を備え、これらがこの順に積層されている、複合キャリア基材を準備することと、
    前記複合キャリア基材の前記接着層上に、前記電子部品を、前記接着層に接する前記接続部を前記接着層と前記電子部品との間に介在させながら配置することと、
    前記接着層を硬化させることにより、前記電子部品を前記複合キャリア基材に対して固定することと、
    前記電子部品を封止する前記封止層を前記接着層上に形成することと、
    前記封止層を硬化させることと、
    前記仮固定材層を前記接着層から剥離することにより、前記接着層、前記電子部品及び前記封止層を有する封止構造体を得ることと、
    前記封止構造体を前記接着層側から研削することにより、前記接続部が露出した前記回路面を形成することと、
    をこの順で含む、
    請求項１〜６のいずれか一項に記載の方法。
  8. 前記封止構造体が複数の前記電子部品を備え、前記複数の電子部品が、ＩＣチップ、及びチップ型の受動部品を含む、請求項１〜７のいずれか一項に記載の方法。
  9. 前記封止構造体と前記再配線構造体とを接続する工程が、
    前記封止構造体及び前記再配線構造体を、前記絶縁性接着層を介在させながら、前記バンプの融点よりも低い温度に加熱しながら圧着することにより、前記接続部と前記複数のバンプのうち少なくとも一部とが互いに接するように、前記封止構造体と前記再配線構造体とを予備的に接続することと、
    前記封止構造体及び前記再配線構造体を前記バンプの融点よりも高い温度に加熱しながら加圧することにより、前記接続部と前記複数のバンプのうち少なくとも一部とを接合させることと、
    をこの順に含む、請求項１〜８のいずれか一項に記載の方法。
  10. 対向する２つの主面を有する封止層と前記封止層内に封止された電子部品と前記電子部品に接続された接続部とを備える封止構造体であって、前記接続部が前記封止層の一方の主面である回路面に露出している、封止構造体と、
    対向する２つの主面を有する再配線部と前記再配線部の一方の主面上に設けられた複数のバンプとを備える再配線構造体であって、前記再配線部が前記複数のバンプに接続された再配線、及び絶縁層を含む、再配線構造体と、
    絶縁性接着層と、
    を備え、
    前記封止構造体と前記再配線構造体とが、前記回路面と前記バンプとが対向する向きで、前記絶縁性接着層を介在させながら、前記接続部と前記複数のバンプのうち少なくとも一部とが接続されるように接着され、それにより前記封止構造体と前記再配線構造体とが接続されている、電子部品装置。
  11. 前記再配線部が前記封止構造体の端部よりも外側にはみ出している、請求項１０に記載の電子部品装置。
  12. 前記複数のバンプのうち一部が、前記封止構造体の端部よりも外側にはみ出した部分の前記再配線部上に配置されている、請求項１１に記載の電子部品装置。
  13. 前記封止構造体の外表面のうち前記絶縁性接着層と接していない部分を覆う導電性のシールド膜を更に備える、請求項１０〜１２のいずれか一項に記載の電子部品装置。
  14. 前記封止構造体の外表面のうち前記絶縁性接着層と接していない部分と、前記再配線部の前記封止構造体側の主面のうち前記封止構造体の端部よりも外側にはみ出した部分とを覆う導電性のシールド膜を更に備え、
    前記シールド膜が、前記封止構造体の端部よりも外側にはみ出した部分の前記再配線部上に配置された前記バンプと接続されている、請求項１２に記載の電子部品装置。
  15. 前記封止構造体が複数の前記電子部品を備え、前記複数の電子部品が、ＩＣチップ、及びチップ型の受動部品を含む、請求項１０〜１４のいずれか一項に記載の電子部品装置。
JP2020573064A 2019-07-30 2020-05-21 電子部品装置を製造する方法 Active JP6888749B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021083926A JP2021122063A (ja) 2019-07-30 2021-05-18 電子部品装置を製造する方法、及び電子部品装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPPCT/JP2019/029888 2019-07-30
PCT/JP2019/029888 WO2021019697A1 (ja) 2019-07-30 2019-07-30 電子部品装置を製造する方法、及び電子部品装置
PCT/JP2020/020129 WO2021019877A1 (ja) 2019-07-30 2020-05-21 電子部品装置を製造する方法、及び電子部品装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021083926A Division JP2021122063A (ja) 2019-07-30 2021-05-18 電子部品装置を製造する方法、及び電子部品装置

Publications (2)

Publication Number Publication Date
JP6888749B1 JP6888749B1 (ja) 2021-06-16
JPWO2021019877A1 true JPWO2021019877A1 (ja) 2021-09-13

Family

ID=74229386

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020573064A Active JP6888749B1 (ja) 2019-07-30 2020-05-21 電子部品装置を製造する方法
JP2021083926A Pending JP2021122063A (ja) 2019-07-30 2021-05-18 電子部品装置を製造する方法、及び電子部品装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021083926A Pending JP2021122063A (ja) 2019-07-30 2021-05-18 電子部品装置を製造する方法、及び電子部品装置

Country Status (4)

Country Link
US (1) US20220246488A1 (ja)
JP (2) JP6888749B1 (ja)
TW (1) TW202123391A (ja)
WO (2) WO2021019697A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
KR20240034772A (ko) 2021-07-27 2024-03-14 도레이 카부시키가이샤 복합 섬유속 및 섬유 제품
CN118202445A (zh) * 2021-11-05 2024-06-14 罗姆股份有限公司 半导体装置的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242888A (ja) * 2006-03-08 2007-09-20 Sony Corp 半導体パッケージ製造方法
JP2010165940A (ja) * 2009-01-16 2010-07-29 Shinko Electric Ind Co Ltd 半導体素子の樹脂封止方法
US8338945B2 (en) * 2010-10-26 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Molded chip interposer structure and methods
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
JP5810957B2 (ja) * 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP6115060B2 (ja) * 2012-09-21 2017-04-19 富士通株式会社 電子デバイスの製造方法
US10707171B2 (en) * 2015-12-22 2020-07-07 Intel Corporation Ultra small molded module integrated with die by module-on-wafer assembly

Also Published As

Publication number Publication date
TW202123391A (zh) 2021-06-16
JP2021122063A (ja) 2021-08-26
US20220246488A1 (en) 2022-08-04
WO2021019697A1 (ja) 2021-02-04
WO2021019877A1 (ja) 2021-02-04
JP6888749B1 (ja) 2021-06-16

Similar Documents

Publication Publication Date Title
US6670264B2 (en) Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby
JP6888749B1 (ja) 電子部品装置を製造する方法
WO2013133015A1 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP5004351B2 (ja) 半導体装置の製造方法
JP6800140B2 (ja) フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物
JP4206631B2 (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
JP4254216B2 (ja) 半田ペースト及びそれを用いた半導体装置の組立方法
JP6885527B1 (ja) 電子部品装置を製造する方法、及び電子部品装置
JP6838686B2 (ja) 電子部品装置を製造する方法、及びこれに用いられる積層フィルム
WO2021131620A1 (ja) 接続構造体及び接続構造体の製造方法
TWI839521B (zh) 製造電子零件裝置的方法以及電子零件裝置
JP7434758B2 (ja) 電子部品装置を製造する方法、及び電子部品装置
JP2008198745A (ja) 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
JP7314808B2 (ja) 実装済み配線基板の製造方法、及びそれを用いた半導体装置の製造方法
WO2023026363A1 (ja) 電子部品装置を製造する方法、及び電子部品装置
WO2020179874A1 (ja) 電子部品装置を製造する方法
JP2021182600A (ja) 電子部品装置を製造する方法
TW202122535A (zh) 連接體之製造方法、異向性導電接合材料、及連接體
JP2009130072A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201225

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201225

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210503

R151 Written notification of patent or utility model registration

Ref document number: 6888749

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350