WO2023026363A1 - 電子部品装置を製造する方法、及び電子部品装置 - Google Patents

電子部品装置を製造する方法、及び電子部品装置 Download PDF

Info

Publication number
WO2023026363A1
WO2023026363A1 PCT/JP2021/031001 JP2021031001W WO2023026363A1 WO 2023026363 A1 WO2023026363 A1 WO 2023026363A1 JP 2021031001 W JP2021031001 W JP 2021031001W WO 2023026363 A1 WO2023026363 A1 WO 2023026363A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin layer
sealing resin
electronic component
electronic components
sealing
Prior art date
Application number
PCT/JP2021/031001
Other languages
English (en)
French (fr)
Inventor
征央 根岸
智章 柴田
欣蓉 李
直也 鈴木
Original Assignee
昭和電工マテリアルズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 昭和電工マテリアルズ株式会社 filed Critical 昭和電工マテリアルズ株式会社
Priority to PCT/JP2021/031001 priority Critical patent/WO2023026363A1/ja
Priority to JP2023543522A priority patent/JPWO2023026363A1/ja
Publication of WO2023026363A1 publication Critical patent/WO2023026363A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Definitions

  • the present disclosure relates to a method of manufacturing an electronic component device and the electronic component device.
  • the method using a photoresist usually involves forming a pattern having openings by exposing and developing a resist layer provided on a substrate, forming a conductive layer filling the openings, and stripping the resist layer. arranging electronic components such as chip components on the substrate; and forming a sealing resin layer for sealing the electronic components and the conductive layer.
  • the laser processing method includes forming a sealing resin layer for sealing chip components, forming via holes by laser processing the sealing resin layer, and forming conductive vias to fill the via holes. including.
  • One aspect of the present disclosure relates to a method for efficiently and easily manufacturing an electronic component device having conductive vias that penetrate a sealing resin layer and function as a compartment shield, in a small number of steps.
  • One aspect of the present disclosure provides a sealing structure having one or more electronic components arranged on a main surface of a substrate, and a curable sealing resin layer that seals the electronic components, the substrate comprising: A plurality of via holes extending in the thickness direction of the sealing resin layer are formed by an imprinting method including providing on the sealing resin layer and pressing a mold into the sealing resin layer from the side opposite to the base material. curing the encapsulating resin layer; and forming a plurality of conductive vias filling each of the plurality of via holes.
  • One or more of the electronic components are arranged within one or more mounting regions on the major surface of the base. Some or all of the plurality of via holes are spaced from each other to form one or more rows.
  • the mounting area is an area surrounded by one or more of the columns.
  • Another aspect of the present disclosure is a wiring structure, one or more electronic components mounted on a main surface of the wiring structure, a sealing resin layer sealing the electronic components, and the sealing
  • the present invention relates to an electronic component device including a plurality of conductive vias penetrating a resin layer.
  • One or more electronic components are arranged in one or more mounting regions on the main surface of the wiring structure. Some or all of the plurality of conductive vias are spaced from each other to form two or more rows, and one or more of the mounting regions are arranged along a perimeter of each of the mounting regions. A region bounded by two or more of said columns that extend and do not intersect each other.
  • the two or more rows extending along the perimeter of each of the one or more mounting regions and not crossing each other may include a plurality of the conductive vias arranged in a staggered arrangement.
  • an electronic component device having conductive vias that penetrate the sealing resin layer and function as a compartment shield can be efficiently and easily manufactured in a small number of steps.
  • the present invention is not limited to the following examples.
  • FIGS. 1 to 3 are process diagrams showing an example of a method of manufacturing an electronic component device.
  • the method shown in FIGS. 1 to 3 consists of arranging a chip component 2 and a chip-type passive component 3 on a main surface 1S of a plate-like base material 1, electronic components (chip component 2 and passive A curable sealing resin layer 7 for sealing the component 3) is formed, thereby forming a sealing structure 20 having the electronic component (the chip component 2 and the passive component 3) and the sealing resin layer 7 on the base material 1. and a plurality of via holes 15 extending in the thickness direction of the sealing resin layer 7 are formed by an imprint method including pressing the mold 10 into the sealing resin layer 7 from the side opposite to the base material 1 . curing the sealing resin layer 7; forming a plurality of conductive vias 5a and 5b filling the plurality of via holes 15 respectively; forming a conductive shield film 8 connected to the tips of the vias 5a, 5b.
  • the electronic components (chip components 2 and passive components 3) are arranged in one or more mounting areas 1A on the main surface 1S of the base material 1. Some or all of the plurality of via holes 15 are spaced apart from each other to form one or more rows.
  • the mounting area 1A is an area surrounded by rows of via holes 15 .
  • the via holes 15 are arranged at positions corresponding to the conductive vias 5a and 5b to be formed.
  • the sealing resin layer 7 at the stage of forming the via holes 15 by imprinting may be uncured, or may be semi-cured to such an extent that it remains fluid enough to form the via holes 15 .
  • the sealing resin layer 7 into which the mold 10 is pushed may be in the B-stage state.
  • the thickness of the sealing resin layer 7 is usually larger than the height of the electronic components (chip component 2 and passive component 3).
  • the thickness of the sealing resin layer 7 may be, for example, 30-3000 ⁇ m, or 300-3000 ⁇ m.
  • the thickness of the sealing resin layer 7 is generally substantially the same as the depth of the via hole 15 .
  • the sealing resin layer 7 can be formed using a sealing material that is commonly used for sealing electronic components.
  • a film-like sealing material may be laminated on the substrate 1 as the sealing resin layer 7 .
  • a vacuum laminator may be used to laminate the encapsulant.
  • electronic components chips components 2 and passive components 3 are placed on base material 1 in advance, and sealing resin layer 7 is formed so as to cover the electronic components on base material 1.
  • a mold 10 having a plurality of columnar protrusions 10A having shapes corresponding to the via holes 15 is used ((c) of FIG. 2).
  • the projecting portion 10A of the mold 10 has a tip surface which is a surface substantially perpendicular to the height direction.
  • the mold 10 is not particularly limited, it can be made of silicon or metal, for example.
  • a flip chip bonder may be used to press the mold 10 against the sealing resin layer 7 .
  • FC3000W manufactured by Toray Engineering Co., Ltd. is an example of a commercially available flip chip bonder applicable for the imprint method.
  • the protrusions of the mold 10 may be pushed into the sealing resin layer 7 while heating the mold 10, the sealing resin layer 7, or both to a predetermined temperature (mold temperature). At that time, a predetermined load is applied in the thickness direction of the sealing resin layer 7 to the mold 10 pushed into the sealing resin layer 7 .
  • the mold temperature and load for the imprinting method are set so that the via hole 15 with the target depth is formed.
  • the mold temperature may be, for example, 55-110°C. If the sealing material used to form the sealing resin layer 7 exhibits a relatively low melt viscosity at the mold temperature, it is possible to form via holes with a large depth-to-width ratio particularly easily. Specifically, the sealing material is 20000 Pa s or less, 15000 Pa s or less, or 12000 Pa s or less, or 3000 Pa s at a temperature of part or all of the range of 55 to 110 ° C. or at the mold temperature. Below, the melt viscosity may be 2500 Pa ⁇ s or less, 2000 Pa ⁇ s or less, 1500 Pa ⁇ s or less, 1400 Pa ⁇ s or less, 1300 Pa ⁇ s or less, or 1200 Pa ⁇ s or less.
  • the minimum melt viscosity of the encapsulant in the range of 55 to 110° C. may be, for example, 100 Pa ⁇ s.
  • the melt viscosity here means a complex viscosity measured under conditions of a frequency of 0.5 Hz, a heating rate of 10° C./min, and a shear mode.
  • the sealing resin layer remaining on the bottom of via hole 15 may be removed by wet etching, dry etching, polishing, or the like.
  • the maximum width of the via hole 15 (or the maximum width of the conductive vias 5a and 5b) may be 10-2000 ⁇ m.
  • the ratio of the depth of the via hole 15 to the maximum width of the via hole 15 (hereinafter referred to as "aspect ratio") may be 1 or more, 2 or more, or 10 or less. According to the imprint method, a plurality of via holes 15 having a large aspect ratio can be easily formed all at once.
  • Conductive vias 5 a and 5 b also typically have an aspect ratio similar to that of via hole 15 .
  • the sealing resin layer 7 may be cured after the via holes 15 are formed. Curing is usually thermal curing. Thereafter, conductive vias 5a and 5b are formed to fill the via hole 15 (FIG. 3(e)). The conductive vias 5a, 5b are spaced apart on the substrate 1 so as to form respective rows.
  • a conductive via group 50 including conductive vias 5a and 5b and surrounding electronic components (chip component 2 and passive component 3) can function as a compartment shield. Conductive vias that do not form rows surrounding the electronic components may also be provided on the substrate 1 .
  • the conductive vias 5a and 5b are formed, for example, by filling the via hole 15 with a conductor precursor and heating the conductor precursor filled in the via hole 15. formed by a method comprising:
  • the sealing resin layer 7 may be cured after the via hole 15 is filled with the conductor precursor.
  • the method of filling the via hole 15 with the conductor precursor may be a printing method such as screen printing.
  • the via hole 15 may be filled with the conductor precursor by printing multiple times.
  • the via hole 15 may be filled with the conductor precursor under reduced pressure.
  • the conductor precursor for forming the conductive vias 5a and 5b may be a conductive paste containing a plurality of metal particles and an organic binder in which the plurality of metal particles are dispersed.
  • the conductive paste as the conductive precursor is not particularly limited, and may be sintered copper paste, sintered silver paste, or solder paste.
  • the conductive paste as the conductive precursor may be a transitional liquid phase sintering metal adhesive containing a plurality of metal particles capable of transitional liquid phase sintering. In this case, the sintering of the conductive paste causes the plurality of metal particles to fuse with each other, thereby forming the conductive vias 5a and 5b, which are electrical bodies containing the sintered metal.
  • Transient liquid phase sintering is also referred to as TLPS, and generally refers to the transition to the liquid phase by heating at the particle interface of the low-melting-point metal and the formation of the liquid phase. It refers to sintering that proceeds by reaction diffusion of high-melting-point metals. Transient liquid phase sintering allows the melting point of the sintered metal body to be formed to exceed the heating temperature for sintering.
  • the plurality of metal particles capable of transitional liquid phase sintering may contain a combination of a high melting point metal and a low melting point metal.
  • the plurality of metal particles may separately include first metal particles containing metal particles with a high melting point and second metal particles containing a metal with a low melting point, or the metal particles with a high melting point and the metal with a low melting point may be It may be contained in one metal particle.
  • the conductive vias 5 are formed by heating the conductor precursor above the liquid phase transition temperature of the plurality of metal particles. can do.
  • the liquid phase transition temperature is measured by DSC (Differential Scanning Calorimetry), and a plurality of metal particles are heated from 25°C to 300°C at a heating rate of 10°C/min under a nitrogen stream of 50 ml/min. can be measured under the conditions
  • the temperature of liquid phase transition observed at the lowest temperature is regarded as the liquid phase transition temperature of the metal particles.
  • the Sn-3.0Ag-0.5Cu alloy has a liquid phase transition temperature of 217°C.
  • the plurality of metal particles capable of transitional liquid phase sintering includes a combination of first metal particles containing a metal with a high melting point and second metal particles containing a metal with a low melting point
  • the mass ratio of the first metal particles may be 2.0-4.0, or 2.2-3.5.
  • Metal particles containing a metal with a high melting point and a metal with a low melting point can be obtained, for example, by forming a layer containing the other metal on the surface of a metal particle containing one metal by plating, vapor deposition, or the like. Metal particles containing one metal and metal particles containing the other metal may be combined by collision or the like.
  • the high melting point metal may be at least one selected from the group consisting of Au, Cu, Ag, Co and Ni.
  • the low melting point metal may be In, Sn or a combination thereof. Examples of the combination of a high melting point metal and a low melting point metal include a combination of Au and In, a combination of Cu and Sn, a combination of Ag and Sn, a combination of Co and Sn, and a combination of Ni and Sn. A combination is mentioned.
  • the combination of Cu and Sn produces a copper-tin metal compound (Cu6Sn5) by sintering. Since this reaction proceeds at around 250° C., the conductor precursor containing a combination of Cu and Sn can be sintered by heating using common equipment such as a reflow furnace.
  • Sn can be contained in the metal particles as an elemental Sn metal or as an alloy containing Sn. Examples of alloys containing Sn include Sn-3.0Ag-0.5Cu alloy.
  • the Sn-3.0Ag-0.5Cu alloy contains 3.0 wt% Ag and 0.5 wt% Cu, based on the weight of the alloy.
  • the content of the metal particles in the conductor precursor may be 80% by mass or more, 85% by mass or more, or 88% by mass or more, and 98% by mass or less, based on the mass of the conductor precursor. good too.
  • the content here is a ratio based on the total mass of components other than the solvent when the conductor precursor contains a solvent, which will be described later.
  • the average particle size of the metal particles may be 0.5 ⁇ m to 80 ⁇ m, 1 ⁇ m to 50 ⁇ m, or 1 ⁇ m to 30 ⁇ m.
  • the average particle size here refers to the volume average particle size measured by a laser diffraction particle size distribution analyzer (for example, LS 13 320 laser scattering diffraction particle size distribution analyzer manufactured by Beckman Coulter, Inc.).
  • the organic binder in the conductor precursor may contain a thermoplastic resin.
  • the thermoplastic resin may have a softening point lower than the liquid phase transition temperature of the metal particles.
  • the softening point of a thermoplastic resin is a value measured by thermomechanical analysis.
  • the softening point measured by a thermomechanical analysis method is obtained by compressing a 100 ⁇ m thick film obtained by forming a thermoplastic resin film in the thickness direction with a stress of 49 mN while heating at a heating rate of 10 ° C./min. is the temperature at which a displacement of 80 ⁇ m is observed.
  • a thermomechanical analysis device (TMA8320, manufactured by Rigaku Corporation, measuring probe: compression loading method standard type) is used.
  • the softening point of the thermoplastic resin may be 5°C or more lower than the liquid phase transition temperature of the metal particles, 10°C or more lower, or 15°C or more lower.
  • the softening point of the thermoplastic resin may be 40° C. or higher, 50° C. or higher, or 60° C. or higher.
  • the thermoplastic resin may contain, for example, at least one selected from the group consisting of polyamide resins, polyamideimide resins, polyimide resins and polyurethane resins.
  • the thermoplastic resin may contain polyoxyalkylene groups or polysiloxane groups.
  • the polyoxyalkylene group may be a polyoxyethylene group, a polyoxypropylene group, or a combination thereof.
  • the thermoplastic resin may be at least one resin selected from the group consisting of polyamide resins, polyamideimide resins, polyimide resins and polyurethane resins containing polyoxyalkylene chains or polysiloxane chains.
  • a diamine compound having a polyoxyalkylene group or a polysiloxane group, or a diol compound having a polyoxyalkylene group or a polysiloxane group as a monomer a polyoxyalkylene group or a polysiloxane group is added to these resins. can be introduced.
  • the content of the thermoplastic resin in the conductor precursor may be 5 to 30% by mass, 6 to 28% by mass, or 8 to 25% by mass based on the mass of the conductor precursor.
  • the content here is a ratio based on the total mass of components other than the solvent when the conductor precursor contains a solvent, which will be described later.
  • the organic binder may contain a solvent, or may contain a solvent and a thermoplastic resin.
  • the solvent may be a polar solvent.
  • the boiling point of the solvent may be 200°C or higher or 300°C or lower.
  • solvents examples include terpineol, stearyl alcohol, tripropylene glycol methyl ether, diethylene glycol, diethylene glycol monoethyl ether (ethoxyethoxyethanol), diethylene glycol monohexyl ether, diethylene glycol monomethyl ether, dipropylene glycol-n-propyl ether, dipropylene glycol.
  • alcohols such as n-butyl ether, tripropylene glycol-n-butyl ether, 1,3-butanediol, 1,4-butanediol, propylene glycol phenyl ether, and 2-(2-butoxyethoxy)ethanol; tributyl citrate, Esters such as ⁇ -butyrolactone, diethylene glycol monoethyl ether acetate, dipropylene glycol methyl ether acetate, diethylene glycol monobutyl ether acetate, and glycerin triacetate; ketones such as isophorone; lactams such as N-methyl-2-pyrrolidone; nitriles such as phenylacetonitrile. 4-methyl-1,3-dioxolan-2-one; and sulfolane.
  • a solvent may be used individually by 1 type or in combination of 2 or more types.
  • the solvent content may be 0.1 to 10% by mass, 2 to 7% by mass, or 3 to 5% by mass based on the mass of the conductor precursor.
  • the organic binder in the conductor precursor may further contain other components such as thermosetting resin, rosin, activator, and thixotropic agent.
  • thermosetting resins include epoxy resins, oxazine resins, bismaleimide resins, phenolic resins, unsaturated polyester resins, and silicone resins.
  • epoxy resins include bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, phenol novolak type epoxy resin, cresol novolak type epoxy resin, naphthalene type epoxy resin, biphenol type epoxy resin, and biphenyl novolak type epoxy resin.
  • Epoxy resins and cycloaliphatic epoxy resins are included.
  • rosins examples include dehydroabietic acid, dihydroabietic acid, neoabietic acid, dihydropimaric acid, pimaric acid, isopimaric acid, tetrahydroabietic acid, and parastric acid.
  • active agents include aminodecanoic acid, pentane-1,5-dicarboxylic acid, triethanolamine, diphenylacetic acid, sebacic acid, phthalic acid, benzoic acid, dibromosalicylic acid, anisic acid, iodosalicylic acid, and picolinic acid. .
  • thixotropic agents include 12-hydroxystearic acid, 12-hydroxystearic acid triglyceride, ethylenebisstearic acid amide, hexamethylenebisoleic acid amide, and N,N'-distearyladipic acid amide.
  • the conductor precursor can be obtained by mixing the metal particles and the components that make up the organic binder.
  • the device for mixing may be, for example, a three-roll mill, a planetary mixer, a planetary mixer, a rotating or revolving agitator, a mill, a twin-screw kneader, or a thin-layer shear disperser.
  • the electronic component sealed by the sealing resin layer 7 can be a chip component (semiconductor element), a chip-type passive component, or a combination thereof.
  • the chip component may be an IC chip.
  • Passive components may be, for example, antennas or capacitors. Even if the electronic component emits high-frequency electromagnetic waves, a sufficient electromagnetic wave shielding effect can be obtained by the conductive vias. Therefore, for example, some or all of the electronic components may emit electromagnetic waves with a frequency of 3.6 GHz or higher during operation.
  • the upper limit of electromagnetic waves emitted by electronic components is usually about 300 GHz.
  • the base material 1 may be a base material for temporary fixing having a temporary fixing material layer that is peeled off from the sealing structure 20 after the conductive vias 5a and 5b are formed.
  • the temporary fixing material layer is peeled off from the sealing resin layer 7 by, for example, heating, light irradiation, or mechanical peeling.
  • the method of manufacturing the electronic component device includes peeling the base material 1 from the sealing structure 20 and connecting the electronic component to the sealing structure 20. forming a planar wiring structure 6 including the rewiring and the insulating layer.
  • the base material 1 may include a wiring structure including rewiring, and the sealing structure 20 may be provided on the wiring structure.
  • solder balls 9 may be provided on the surface of the wiring structure 6 opposite to the sealing structure 20 .
  • FIG. 4 is a plan view showing an example of the arrangement of conductive vias in an electronic component device.
  • the sealing resin layer 7 and the shield film 8 are omitted.
  • a plurality of conductive vias 5a, 5b are arranged on the main surface of the wiring structure 6 so as to form one or more closed annular rows.
  • a row (conductive via group 50) formed by the conductive vias 5a and 5b divides the main surface of the wiring structure 6 into a plurality of mounting regions 6A, 6B and 6C.
  • Electronic components (chip components 2A, 2B, 2C and passive components 3) are arranged in the mounting areas 6A, 6B, 6C.
  • the chip component 2A and the passive components 3 arranged therearound are surrounded by two rows L1 and L2 extending along the outer periphery of the mounting area 6A in which they are arranged.
  • the row L1 and the row L2 outside thereof are formed by the conductive vias 5a and the conductive vias 5b arranged outside thereof, respectively.
  • the row L1 and the row L2 outside thereof surround the chip component 2A and the passive component 3 without intersecting each other.
  • Mounting areas 6B and 6C in which chip components 2B and 2C are arranged are also surrounded by two rows extending along the outer periphery thereof.
  • Some of the rows L1 and L2 surrounding the chip component 2A and the mounting area 6A also serve as rows extending along the outer periphery of the mounting areas 6B and 6C in which the chip components 2B and 2C are arranged.
  • the via holes 15 for forming the conductive vias 5a, 5b are arranged to form rows on the main surface of the substrate 1 corresponding to the rows of the conductive vias 5a, 5b.
  • One or more electronic components are usually placed in each of the mounting areas inside one or more rows formed by a plurality of conductive vias.
  • the number of annular rows extending along the outer periphery of the mounting area may be two or more, three or more, or five or less. If the electronic component is surrounded by two or more rows of conductive vias, a higher electromagnetic wave shielding effect is likely to be obtained.
  • the distance W between two adjacent conductive vias 5a or 5b in the same arbitrary row may be, for example, 10 mm or less. Even if the conductive vias are spaced apart from each other, a sufficient electromagnetic wave shielding effect can be easily obtained if the distance W is small. From a similar point of view, the distance W may be 10 mm or less, 1 mm or less, 100 ⁇ m or less, 50 ⁇ m or less, or 10 ⁇ m or less. The distance W exceeds 0 ⁇ m from the viewpoint of process stability, reduction of the number of required conductive vias, and the like.
  • the distance W may be 10 ⁇ m or more, 50 ⁇ m or more, 100 ⁇ m or more, 1 mm or more, or 10 mm or more.
  • the distance W may be 1/10 or less of the wavelength of the shielded electromagnetic wave (electromagnetic wave emitted by the electronic component).
  • the spacing between two adjacent rows is It may be 10 ⁇ m or more and 1 mm or less.
  • the interval between two adjacent rows means the interval between lines connecting the center positions of the conductive vias forming each row.
  • a plurality of conductive vias in two or more non-intersecting rows extending along the perimeter of the mounting area where electronic components are placed.
  • 5a and 5b may be arranged in a staggered arrangement.
  • Stggered arrangement means an arrangement in which the conductive vias (or via holes) forming each of the two columns are staggered in the direction in which the two adjacent columns extend.
  • Electronic component devices having conductive vias arranged to form one or more rows surrounding electronic components are efficiently manufactured by the above-described method by imprinting be able to.
  • a method using photolithography or a method using laser processing may be used to manufacture an electronic component device having conductive vias arranged in a similar manner.
  • the conductive vias were arranged to form one or three rows along a 13.4 mm x 15.4 mm rectangular frame surrounding the electronic component.
  • the arrangement of the conductive vias in the case of three columns may be an array in which the positions of the conductive vias in adjacent columns are aligned (equally spaced) as in the example of FIG. 4, or a staggered arrangement as in the example of FIG. and
  • the electric field intensity was determined outside the conductive via at a predetermined distance from the center of the chip component.
  • the shielding effect shown in Table 1 is the difference between the electric field intensity without the conductive via and the electric field intensity with the conductive via.
  • the via hole was filled with a conductor precursor paste containing copper and forming a conductive via by transitional liquid phase sintering.
  • a conductor precursor paste containing copper was formed in a 260° C. reflow oven.
  • a shield film containing copper was formed by sputtering to cover the surface of the sealing material (sealing resin layer) opposite to the silicon substrate.
  • a test body with conductive vias was mounted on a wiring structure with an antenna section, and a signal generator was connected to the antenna section via an attenuator.
  • An electromagnetic wave of 4 GHz was generated from the antenna portion by a signal generator, and the electric field strength in a 50 mm square area centered on the test specimen was measured.
  • a test sample 1 having no conductive vias and no shield film and a test sample 2 having no conductive vias were prepared, and their electric field strengths were similarly measured.
  • Table 2 shows the measurement results.
  • the maximum electric field strength is the maximum electric field strength outside the frame of the conductive via.
  • the shielding effect is the amount of decrease in the maximum electric field intensity of test object 2 or 3 with respect to the maximum electric field intensity of test object 1 . It was confirmed that an excellent electromagnetic wave shielding effect can be obtained by providing the conductive vias.
  • SYMBOLS 1 Base material, 2, 2A, 2B... Chip component (electronic component), 3... Passive component (electronic component), 5a, 5b... Conductive via, 6A, 6B, 6C... Mounting area, 7... Sealing resin layer , 8... shield film, 9... solder ball, 10... mold, 15... via hole, 20... sealing structure, 50... conductive via group, 100... electronic component device, L1, L2... rows of conductive vias.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

基材の主面上に配置された１個以上の電子部品、及び電子部品を封止する硬化性の封止樹脂層を有する封止構造体を、基材上に設けることと、封止樹脂層に対して基材とは反対側からモールドを押し込むことを含むインプリント法によって、封止樹脂層の厚さ方向に延びる複数のビア孔を形成することと、封止樹脂層を硬化することと、複数のビア孔のそれぞれを充填する複数の導電性ビアを形成することとを含む、電子部品装置を製造する方法が開示される。１個以上の電子部品が、基材の主面における１個以上の搭載領域内に配置され、複数のビア孔のうち一部又は全部が、１本以上の列を形成するように互いに間隔を空けて配置され、搭載領域が、１本以上の前記列によって囲まれた領域である。

Description

電子部品装置を製造する方法、及び電子部品装置
　本開示は、電子部品装置を製造する方法、及び電子部品装置に関する。
　高周波対応の電子部品を含む半導体パッケージにおいて、電磁波シールドのために、電子部品を囲むコンパートメントシールドを設けることが検討されている。
　コンパートメントシールドを形成する方法として、フォトレジストを用いる方法、及びレーザー加工による方法が提案されている。フォトレジストを用いる方法は、通常、基材上に設けられたレジスト層の露光及び現像によって開口を有するパターンを形成することと、開口を充填する導電層を形成することと、レジスト層を剥離することと、基材上にチップ部品等の電子部品を配置することと、電子部品及び導電層を封止する封止樹脂層を形成することとを含む。レーザー加工による方法は、チップ部品を封止する封止樹脂層を形成することと、封止樹脂層のレーザー加工によってビア孔を形成することと、ビア孔を充填する導電性ビアを形成することとを含む。
米国特許出願公開第２０１４／０２５２６４６号明細書 国際公開第２０２０／１７９８７４号
　本開示の一側面は、封止樹脂層を貫通し、コンパートメントシールドとして機能する導電性ビアを有する電子部品装置を、少ない工程で効率的且つ容易に製造できる方法に関する。
　本開示の一側面は、基材の主面上に配置された１個以上の電子部品、及び前記電子部品を封止する硬化性の封止樹脂層を有する封止構造体を、前記基材上に設けることと、前記封止樹脂層に対して前記基材とは反対側からモールドを押し込むことを含むインプリント法によって、前記封止樹脂層の厚さ方向に延びる複数のビア孔を形成することと、前記封止樹脂層を硬化することと、複数の前記ビア孔のそれぞれを充填する複数の導電性ビアを形成することとを含む、電子部品装置を製造する方法に関する。１個以上の前記電子部品が、前記基材の前記主面における１個以上の搭載領域内に配置される。前記複数のビア孔のうち一部又は全部が、１本以上の列を形成するように互いに間隔を空けて配置される。前記搭載領域は、１本以上の前記列によって囲まれた領域である。
　本開示の別の一側面は、配線構造体と、前記配線構造体の主面上に搭載された１個以上の電子部品と、前記電子部品を封止する封止樹脂層と、前記封止樹脂層を貫通する複数の導電性ビアと、を備える電子部品装置に関する。１個以上の前記電子部品が、前記配線構造体の前記主面における１個以上の搭載領域内に配置される。前記複数の導電性ビアのうち一部又は全部が、２本以上の列を形成するように互いに間隔を空けて配置され、１個以上の前記搭載領域は、前記搭載領域それぞれの外周に沿って延在し互いに交差しない２本以上の前記列によって囲まれた領域である。１個以上の前記搭載領域それぞれの外周に沿って延在し互いに交差しない２本以上の前記列が、千鳥配列で配置された複数の前記導電性ビアを含んでもよい。
　本開示の一側面によれば、封止樹脂層を貫通し、コンパートメントシールドとして機能する導電性ビアを有する電子部品装置を、少ない工程で効率的且つ容易に製造できる。
電子部品装置を製造する方法の一例を示す工程図である。 電子部品装置を製造する方法の一例を示す工程図である。 電子部品装置を製造する方法の一例を示す工程図である。 電子部品装置の一例を示す平面図である。 電子部品装置の一例を示す平面図である。
　本発明は以下の例に限定されるものではない。
　図１、図２及び図３は、電子部品装置を製造する方法の一例を示す工程図である。図１～３に示される方法は、平板状の基材１の主面１Ｓ上に電子部品であるチップ部品２及びチップ型の受動部品３を配置することと、電子部品（チップ部品２及び受動部品３）を封止する硬化性の封止樹脂層７を形成し、それにより電子部品（チップ部品２及び受動部品３）及び封止樹脂層７を有する封止構造体２０を基材１上に設けることと、封止樹脂層７に対して基材１とは反対側からモールド１０を押し込むことを含むインプリント法によって、封止樹脂層７の厚さ方向に延びる複数のビア孔１５を形成することと、封止樹脂層７を硬化することと、複数のビア孔１５のそれぞれを充填する複数の導電性ビア５ａ，５ｂを形成することと、封止樹脂層７を覆い、導電性ビア５ａ，５ｂの先端と接続された導電性のシールド膜８を形成することとを含む。
　電子部品（チップ部品２及び受動部品３）は、基材１の主面１Ｓにおける１個以上の搭載領域１Ａ内に配置される。複数のビア孔１５のうち一部又は全部が、１本以上の列を形成するように互いに間隔を空けて配置される。搭載領域１Ａは、ビア孔１５の列によって囲まれた領域である。ビア孔１５は、形成される導電性ビア５ａ，５ｂに対応する位置に配置される。
　インプリント法によってビア孔１５を形成する段階の封止樹脂層７は、未硬化であってもよく、ビア孔１５を形成可能な流動性を残す程度に半硬化していてもよい。言い換えると、モールド１０が押し込まれる封止樹脂層７がＢステージ状態にあってもよい。
　封止樹脂層７の厚さは、通常、電子部品（チップ部品２及び受動部品３）の高さよりも大きい。封止樹脂層７の厚さは、例えば３０～３０００μｍ、又は３００～３０００μｍであってもよい。封止樹脂層７の厚さは、通常、ビア孔１５の深さと実質的に同じである。
　封止樹脂層７は、電子部品を封止するために通常用いられている封止材を用いて形成することができる。例えば、フィルム状の封止材を封止樹脂層７として基材１上に積層してもよい。気泡の巻き込みを低減するため、真空ラミネータを用いて封止材を積層してもよい。通常、基材１上に電子部品（チップ部品２、受動部品３）を予め配置し、基材１上の電子部品を覆うように封止樹脂層７が形成される。
　インプリント法においては、ビア孔１５に対応する形状を有する柱状の突起部１０Ａを複数有するモールド１０が用いられる（図２の（ｃ））。モールド１０の突起部１０Ａは、その高さ方向に対して実質的に垂直な表面である先端面を有する。モールド１０は、特に制限されないが、例えばシリコン製、又は金属製であることができる。モールド１０を封止樹脂層７に対して押し込むために、フリップチップボンダを用いてもよい。インプリント法のために適用可能なフリップチップボンダの市販品の例として、東レエンジニアリング（株）製のＦＣ３０００Ｗが挙げられる。
　モールド１０、封止樹脂層７又はこれらの両方を所定の温度（モールド温度）に加熱しながら、モールド１０の突起部が封止樹脂層７に対して押し込まれてもよい。その際、封止樹脂層７に押し込まれるモールド１０に対して、封止樹脂層７の厚さ方向に所定の荷重が印加される。インプリント法のためのモールド温度及び荷重は、目標とする深さのビア孔１５が形成されるように、設定される。
　モールド温度は、例えば５５～１１０℃であってもよい。封止樹脂層７を形成するために用いられる封止材が、モールド温度においてある程度低い溶融粘度を示すと、幅に対する深さの比率の大きいビア孔を特に容易に形成することができる。具体的には、封止材が、５５～１１０℃の範囲のうち一部又は全部の温度、又は、モールド温度において、２００００Ｐａ・ｓ以下、１５０００Ｐａ・ｓ以下、又は１２０００Ｐａ・ｓ以下、３０００Ｐａ・ｓ以下、２５００Ｐａ・ｓ以下、２０００Ｐａ・ｓ以下、１５００Ｐａ・ｓ以下、１４００Ｐａ・ｓ以下、１３００Ｐａ・ｓ以下、又は１２００Ｐａ・ｓ以下の溶融粘度を示してもよい。５５～１１０℃の範囲における封止材の溶融粘度の最小値は、例えば１００Ｐａ・ｓであってもよい。ここでの溶融粘度は、周波数０．５Ｈｚ、昇温速度１０℃／分、せん断モードの条件で測定される複素粘性率を意味する。
　モールド１５の先端面が基材１まで到達し、封止樹脂層７を貫通するビア孔１５が形成される必要は必ずしもなく、ビア孔１５の底部に封止樹脂層７の一部が残存してもよい。ビア孔１５の底部に残存した封止樹脂層を、ウェットエッチング、ドライエッチング、研磨等の方法により除去してもよい。
　ビア孔１５の最大幅（又は導電性ビア５ａ，５ｂの最大幅）は、１０～２０００μｍであってもよい。ビア孔１５の最大幅に対するビア孔１５の深さの比（以下「アスペクト比」という。）が、１以上、又は２以上であってもよく、１０以下であってもよい。インプリント法によれば、大きなアスペクト比を有する複数のビア孔１５を一括して容易に形成することができる。導電性ビア５ａ，５ｂも、通常、ビア孔１５のアスペクト比と同程度のアスペクト比を有する。
　ビア孔１５が形成された後、封止樹脂層７を硬化してもよい。硬化は、通常、熱硬化である。その後、ビア孔１５を充填する導電性ビア５ａ，５ｂが形成される（図３の（ｅ））。導電性ビア５ａ，５ｂは、それぞれ列を形成するように間隔を空けて基材１上に配置される。導電性ビア５ａ，５ｂを含み、電子部品（チップ部品２及び受動部品３）を囲む導電性ビア群５０が、コンパートメントシールドとして機能することができる。基材１上に、電子部品を囲む列を構成しない導電性ビアが更に設けられてもよい。
　導電性ビア５ａ，５ｂは、例えば、ビア孔１５に導電体前駆体を充填することと、ビア孔１５に充填された導電体前駆体を加熱することにより、導電性ビア５ａ，５ｂを形成することを含む方法によって形成される。この場合、導電体前駆体がビア孔１５に充填された後、封止樹脂層７を硬化してもよい。導電体前駆体をビア孔１５に充填する方法は、スクリーン印刷等の印刷法であってもよい。複数回の印刷により、導電体前駆体をビア孔１５に充填してもよい。導電体前駆体を減圧下でビア孔１５に充填してもよい。ビア孔１５内の導電体前駆体を加熱することにより、導電体前駆体の硬化体である導電性ビア５ａ，５ｂを形成することができる。
　導電性ビア５ａ，５ｂを形成するための導電体前駆体が、複数の金属粒子及び該複数の金属粒子が分散した有機バインダーを含有する導電性ペーストであってもよい。導電性前駆体としての導電性ペーストは特には制限されず、焼結銅ペースト、焼結銀ペースト、又ははんだペーストであってもよい。導電性前駆体としての導電性ペーストが、遷移的液相焼結が可能な複数の金属粒子を含む、遷移的液相焼結型金属接着剤であってもよい。この場合、導電性ペーストの焼結により、複数の金属粒子同士が融合し、それにより金属焼結体を含む電体である導電性ビア５ａ，５ｂが形成される。ここで、「遷移的液相焼結」（Ｔｒａｎｓｉｅｎｔ　Ｌｉｑｕｉｄ　Ｐｈａｓｅ　Ｓｉｎｔｅｒｉｎｇ）とは、ＴＬＰＳとも称され、一般に、低融点金属の粒子界面における加熱による液相への転移と、形成された液相への高融点金属の反応拡散により進行する焼結をいう。遷移的液相焼結によれば、形成される金属焼結体の融点が、焼結のための加熱温度を上回ることができる。
　遷移的液相焼結が可能な複数の金属粒子は、高融点の金属と低融点の金属との組み合わせを含んでいてもよい。複数の金属粒子が、高融点の金属粒子を含む第１の金属粒子及び低融点の金属を含む第２の金属粒子を別々に含んでいてもよいし、高融点の金属及び低融点の金属が１個の金属粒子中に含まれていてもよい。
　導電体前駆体が、遷移的液相焼結が可能な複数の金属粒子を含む場合、導電体前駆体を複数の金属粒子の液相転移温度以上に加熱することによって、導電性ビア５を形成することができる。液相転移温度は、ＤＳＣ（Ｄｉｆｆｅｒｅｎｔｉａｌ　ｓｃａｎｎｉｎｇ　ｃａｌｏｒｉｍｅｔｒｙ、示差走査熱量測定）により、５０ｍｌ／分の窒素気流下にて、１０℃／分の昇温速度で２５℃から３００℃まで複数の金属粒子を加熱する条件で測定することができる。金属粒子が複数種の金属を含む場合、最も低い温度で観測される液相転移の温度が、金属粒子の液相転移温度とみなされる。例えば、Ｓｎ－３．０Ａｇ－０．５Ｃｕ合金の液相転移温度は２１７℃である。
　遷移的液相焼結が可能な複数の金属粒子が高融点の金属を含む第１の金属粒子と低融点の金属を含む第２の金属粒子との組み合わせを含む場合、第２の金属粒子に対する第１の金属粒子の質量比が、２．０～４．０、又は２．２～３．５であってもよい。
　高融点の金属及び低融点の金属を含有する金属粒子は、例えば、一方の金属を含む金属粒子の表面に、めっき、蒸着等により他方の金属を含む層を形成することにより得ることができる。一方の金属を含む金属粒子と他方の金属を含む金属粒子とを衝突等により複合化してもよい。
　高融点の金属は、Ａｕ，Ｃｕ、Ａｇ、Ｃｏ及びＮｉからなる群より選ばれる少なくとも１種であってもよい。低融点の金属は、Ｉｎ、Ｓｎ又はこれらの組み合わせであってもよい。高融点の金属と低融点の金属との組み合わせの例としては、ＡｕとＩｎとの組み合わせ、ＣｕとＳｎとの組み合わせ、ＡｇとＳｎとの組み合わせ、ＣｏとＳｎとの組み合わせ及びＮｉとＳｎとの組み合わせが挙げられる。
　ＣｕとＳｎとの組み合わせは、焼結によって銅－錫金属化合物（Ｃｕ６Ｓｎ５）を生成する。この反応は２５０℃付近で進行するため、ＣｕとＳｎとを組み合わせを含む導電体前駆体は、リフロー炉等の一般的な設備を用いた加熱によって焼結することができる。Ｓｎは、Ｓｎ金属単体として、又はＳｎを含む合金として金属粒子に含まれることができる。Ｓｎを含む合金の例としては、Ｓｎ－３．０Ａｇ－０．５Ｃｕ合金が挙げられる。Ｓｎ－３．０Ａｇ－０．５Ｃｕ合金は、合金の質量を基準として、３．０質量％のＡｇ及び０．５質量％のＣｕを含む。
　導電体前駆体における金属粒子の含有量は、導電体前駆体の質量を基準として、８０質量％以上、８５質量％以上、又は８８質量％以上であってもよく、９８質量％以下であってもよい。ここでの含有量は、導電体前駆体が後述の溶剤を含む場合、溶剤以外の成分の合計質量を基準とする割合である。
　金属粒子の平均粒径は、０．５μｍ～８０μｍ、１μｍ～５０μｍ、又は１μｍ～３０μｍであってもよい。ここでの平均粒径は、レーザー回折式粒度分布計（例えば、ベックマン・コールター株式会社、ＬＳ　１３　３２０型レーザー散乱回折法粒度分布測定装置）によって測定される体積平均粒径をいう。
　導電体前駆体中の有機バインダーは、熱可塑性樹脂を含んでいてもよい。熱可塑性樹脂が、金属粒子の液相転移温度よりも低い軟化点を有していてもよい。熱可塑性樹脂の軟化点は、熱機械分析法により測定される値をいう。熱機械的分析法によって測定される軟化点は、熱可塑性樹脂を成膜して得た厚さ１００μｍフィルムを、昇温速度１０℃／分にて加熱しながら、４９ｍＮの応力で厚み方向に圧縮したときに、８０μｍの変位が観測された時点の温度である。測定装置としては、例えば熱機械的分析装置（ＴＭＡ８３２０、株式会社リガク製、測定用プローブ：圧縮加重法標準型）が用いられる。
　熱可塑性樹脂の軟化点は、金属粒子の液相転移温度よりも５℃以上低い温度、１０℃以上低い温度、又は１５℃以上低い温度であってもよい。熱可塑性樹脂の軟化点は、４０℃以上、５０℃以上、又は６０℃以上であってもよい。
　熱可塑性樹脂は、例えば、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂及びポリウレタン樹脂からなる群より選択される少なくとも１種を含んでもよい。熱可塑性樹脂が、ポリオキシアルキレン基又はポリシロキサン基を含んでいてもよい。ポリオキシアルキレン基は、ポリオキシエチレン基、ポリオキシプロピレン基又はこれらの組み合わせであってもよい。
　熱可塑性樹脂が、ポリオキシアルキレン鎖又はポリシロキサン鎖を含む、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂及びポリウレタン樹脂からなる群より選択される少なくとも１種の樹脂であってもよい。例えば、ポリオキシアルキレン基若しくはポリシロキサン基を有するジアミン化合物、又はポリオキシアルキレン基若しくはポリシロキサン基を有するジオール化合物を単量体として用いることにより、これら樹脂中にポリオキシアルキレン基又はポリシロキサン基を導入することができる。
　導電体前駆体における熱可塑性樹脂の含有量は、導電体前駆体の質量を基準として、５～３０質量％、６～２８質量％、又は８～２５質量％であってもよい。ここでの含有量は、導電体前駆体が後述の溶剤を含む場合、溶剤以外の成分の合計質量を基準とする割合である。
　有機バインダーは、溶剤を含んでいてもよく、溶剤及び熱可塑性樹脂を含んでいてもよい。溶剤は極性溶媒であってもよい。溶剤の沸点は２００℃以上であってもよく、３００℃以下であってもよい。
　溶剤の例としては、テルピネオール、ステアリルアルコール、トリプロピレングリコールメチルエーテル、ジエチレングリコール、ジエチレングリコールモノエチルエーテル（エトキシエトキシエタノール）、ジエチレングリコールモノヘキシルエーテル、ジエチレングリコールモノメチルエーテル、ジプロピレングリコール－ｎ－プロピルエーテル、ジプロピレングリコール－ｎ－ブチルエーテル、トリプロピレングリコール－ｎ－ブチルエーテル、１，３－ブタンジオール、１，４－ブタンジオール、プロピレングリコールフェニルエーテル、及び２－（２－ブトキシエトキシ）エタノール等のアルコール；クエン酸トリブチル、γ－ブチロラクトン、ジエチレングリコールモノエチルエーテルアセテート、ジプロピレングリコールメチルエーテルアセテート、ジエチレングリコールモノブチルエーテルアセテート、及びグリセリントリアセテート等のエステル；イソホロン等のケトン；Ｎ－メチル－２－ピロリドン等のラクタム；フェニルアセトニトリル等のニトリル；４－メチル－１，３－ジオキソラン－２－オン；並びにスルホランを挙げることができる。溶剤は、１種類を単独で又は２種類以上を組み合わせて使用してもよい。
　溶剤の含有量は、導電体前駆体の質量を基準として、０．１～１０質量％、２～７質量％、又は３～５質量％であってもよい。
　導電体前駆体中の有機バインダーは、熱硬化性樹脂、ロジン、活性剤、チキソ剤等のその他の成分を更に含んでいてもよい。
　熱硬化性樹脂の例としては、エポキシ樹脂、オキサジン樹脂、ビスマレイミド樹脂、フェノール樹脂、不飽和ポリエステル樹脂及びシリコーン樹脂が挙げられる。エポキシ樹脂の例としては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェノール型エポキシ樹脂、ビフェニルノボラック型エポキシ樹脂及び環式脂肪族エポキシ樹脂が挙げられる。
　ロジンの例としては、デヒドロアビエチン酸、ジヒドロアビエチン酸、ネオアビエチン酸、ジヒドロピマル酸、ピマル酸、イソピマル酸、テトラヒドロアビエチン酸、及びパラストリン酸が挙げられる。
　活性剤の例としては、アミノデカン酸、ペンタン－１，５－ジカルボン酸、トリエタノールアミン、ジフェニル酢酸、セバシン酸、フタル酸、安息香酸、ジブロモサリチル酸、アニス酸、ヨードサリチル酸、及びピコリン酸が挙げられる。
　チキソ剤の例としては、１２－ヒドロキシステアリン酸、１２－ヒドロキシステアリン酸トリグリセリド、エチレンビスステアリン酸アマイド、ヘキサメチレンビスオレイン酸アマイド、及びＮ，Ｎ’－ジステアリルアジピン酸アマイドが挙げられる。
　導電体前駆体は、金属粒子と、有機バインダーを構成する成分とを混合することにより得ることができる。混合のための装置は、例えば、３本ロールミル、プラネタリーミキサ、遊星式ミキサ、自転公転型撹拌装置、らいかい機、二軸混練機、又は薄層せん断分散機であってもよい。
　封止樹脂層７によって封止される電子部品は、チップ部品（半導体素子）、チップ型の受動部品、又はこれらの組み合わせであることができる。チップ部品は、ＩＣチップであってもよい。受動部品は、例えばアンテナ、又はコンデンサであってもよい。電子部品が高周波の電磁波を発するものであっても、導電性ビアによって十分な電磁波シールド効果を得ることができる。そのため、例えば、複数の電子部品のうち一部又は全部が、動作時に周波数３．６ＧＨｚ以上の電磁波を発するものであってもよい。電子部品が発する電磁波の上限は、通常、３００ＧＨｚ程度である。
　基材１は、導電性ビア５ａ，５ｂが形成された後、封止構造体２０から剥離される仮固定材層を有する仮固定用の基材であってもよい。仮固定材層は、例えば、加熱、光照射、又は機械剥離により、封止樹脂層７から剥離される。基材１が仮固定用の基材である場合、電子部品装置を製造する方法は、封止構造体２０から基材１を剥離することと、封止構造体２０上に、電子部品に接続された再配線、及び絶縁層を含む平板状の配線構造体６を形成することとを更に含んでもよい。あるいは、基材１が再配線を含む配線構造体を含んでいてもよく、その配線構造体上に封止構造体２０が設けられてもよい。その場合、導電性ビア５ａ，５ｂが形成された後、基材１のうち配線構造体の部分は剥離されることなく電子部品装置１００を構成する。配線構造体６の封止構造体２０とは反対側の面上に半田ボール９が設けられてもよい。
　図４は、電子部品装置における導電性ビアの配列の一例を示す平面図である。図４において、封止樹脂層７及びシールド膜８は省略されている。図４に示される電子部品装置１００において、複数の導電性ビア５ａ，５ｂは、１本以上の閉じた環状の列を形成するように配線構造体６の主面上に配置されている。導電性ビア５ａ，５ｂによって形成された列（導電性ビア群５０）は、配線構造体６の主面を複数の搭載領域６Ａ，６Ｂ，６Ｃに区分している。搭載領域６Ａ，６Ｂ，６Ｃ内に、電子部品（チップ部品２Ａ，２Ｂ，２Ｃ及び受動部品３）が配置されている。例えば、チップ部品２Ａ及びその周囲に配置された受動部品３は、これらが配置された搭載領域６Ａの外周に沿って延在する２本の列Ｌ１，Ｌ２によって囲まれている。列Ｌ１及びその外側の列Ｌ２は、それぞれ、導電性ビア５ａ及びその外側に配置された導電性ビア５ｂによって形成されている。列Ｌ１及びその外側の列Ｌ２は、互いに交差することなくチップ部品２Ａ及び受動部品３を囲んでいる。チップ部品２Ｂ，２Ｃが配置された搭載領域６Ｂ，６Ｃも、その外周に沿って延在する２本の列によって囲まれている。チップ部品２Ａ及び搭載領域６Ａを囲む列Ｌ１，Ｌ２の一部は、チップ部品２Ｂ，２Ｃが配置される搭載領域６Ｂ，６Ｃの外周に沿って延在する列を兼ねている。導電性ビア５ａ，５ｂを形成するためのビア孔１５は、導電性ビア５ａ，５ｂの列に対応する列を基材１の主面上に形成するように配置される。
　複数の導電性ビアによって構成された１本以上の列の内側の搭載領域それぞれに、通常、１個以上の電子部品が配置される。搭載領域の外周に沿って延在する環状の列の数は、２本以上又は３本以上であってもよく、５本以下であってもよい。導電性ビアによって形成された２本以上の列によって電子部品が囲まれると、より一層高い電磁波シールド効果が得られ易い。
　同一の任意の１本の列において隣り合う２本の導電性ビア５ａ又は５ｂの間の距離Ｗは、例えば１０ｍｍ以下であってもよい。導電性ビアが互いに間隔を空けながら配置されていても、距離Ｗが小さいと十分な電磁波シールド効果が得られ易い。同様の観点から、距離Ｗは、１０ｍｍ以下、１ｍｍ以下、１００μｍ以下、５０μｍ以下、又は１０μｍ以下であってもよい。工程の安定性、及び必要とされる導電性ビアの数の低減等の観点から、距離Ｗは０μｍを超える。同様の観点から、距離Ｗは１０μｍ以上、５０μｍ以上、１００μｍ以上、１ｍｍ以上又は１０ｍｍ以上であってもよい。距離Ｗが、遮蔽される電磁波（電子部品が発する電磁波）の波長の１／１０以下であってもよい。
　電子部品が配置される搭載領域の外周に沿って２本以上の列が延在する場合、隣り合う２本の列の間の間隔（例えば、列Ｌ１と列Ｌ２との間の間隔）は、１０μｍ以上１ｍｍ以下であってもよい。隣り合う２本の列の間の間隔は、ぞれぞれの列を構成する導電性ビアの中心位置を結ぶ線同士の間隔を意味する。
　図５に示される別の例のように、電子部品が配置される搭載領域の外周に沿って延在し互いに交差しない２本以上の列（例えば列Ｌ１，Ｌ２）において、複数の導電性ビア５ａ，５ｂが千鳥配列で配置されていてもよい。「千鳥配列」とは、隣り合う２本の列が延在する方向において、２本の列それぞれを構成する導電性ビア（又はビア孔）が互い違いに配置された配列を意味する。導電性ビア５ａ，５ｂが千鳥配列に配置されると、より少ない数の導電性ビアにより、高い電磁波シールド効果を得ることができる。
　図４及び図５に例示される、電子部品を囲む１本以上の列を形成するように配置された導電性ビアを有する電子部品装置は、インプリント法による上述の方法によって効率的に製造することができる。ただし、インプリント法に代えて、フォトリソグラフィーを用いる方法、又はレーザー加工による方法によって、同様の形態で配置された導電性ビアを有する電子部品装置を製造してもよい。
　以下、導電性ビアによる電磁波シールドの効果を検証した結果について説明する。
（検証試験１）
　解析モデルとして、周波数４ＧＨｚ、３０ＧＨｚ又は７０ＧＨｚの電磁波を発振するアンテナが組み込まれた電子部品と、電子部品を囲む列を形成する導電性ビアと、電子部品及び導電性ビアを封止する封止樹脂層を有する電子部品装置を用いた。導電性ビアの直径は１００μｍ、導電性ビアのピッチ（隣り合う導電性ビアの中心位置の間の距離）は２００μｍ又は４００μｍに設定した。
　導電性ビアを、電子部品を囲む１３．４ｍｍ×１５．４ｍｍの矩形の枠に沿う１本又は３本の列が形成されるように配置した。３本の列の場合の導電性ビアの配置は、図４の例のように隣り合う列における導電性ビアの位置が揃えられた配列（等間隔）、又は図５の例のような千鳥配列とした。
　ＦＤＴＤ法（Finite-Difference Time-Domain Method）による解析により、導電性ビアの外側で、チップ部品の中心から所定の距離の位置における電界強度を求めた。表１に示される遮蔽効果は、導電性ビア無しの場合の電界強度と導電性ビアが設けられた場合の電界強度との差分である。
Figure JPOXMLDOC01-appb-T000001
　表１に示される解析結果から、導電性ビアが良好な電磁波シールド効果を有するコンパートメントシールドとして機能することが確認された。
（検証試験２）
　厚さ３００μｍのフィルム状の半硬化の封止材をシリコン基板上に積層した。シリコン基板及び封止材の試験体をフリップチップボンダ―のステージ上に置き、シリコン基板上の封止材（封止樹脂層）に対してモールドを押し込むインプリント法により、３本の列を形成する７４３個のビア孔（直径１００μｍ）を形成した。隣り合うビア孔の中心位置同士の間隔を２００μｍとした。ビア孔の３本の列は、１５．２ｍｍ×１３．２ｍｍの矩形の辺に沿って延在するように配置された。インプリント法において、フリップチップボンダ―のステージ及びモールドを６０℃に加熱し、１００Ｎの荷重がモールドに加えられた。モールドを封止材から引き抜いた後、試験体を１４０℃で２時間加熱することにより、封止材を硬化した。
　続いて、真空スクリーンプリンター（ＬＳ－１００ＶＣ、ニューロング精密工業）を用いた印刷により、銅を含み遷移的液相焼結により導電性ビアを形成する導電体前駆体のペーストでビア孔を充填した。１００℃で３０分間の加熱により導電体前駆体をプリベークした後、２６０℃のリフロー炉により、銅を含む高さ３７０μｍの導電性ビアを形成させた。封止材（封止樹脂層）のシリコン基板とは反対側の面を覆う、銅を含むシールド膜をスパッタリングにより形成した。
　導電性ビアを有する試験体を、アンテナ部を有する配線構造体上に搭載し、減衰器を介してアンテナ部に信号発生器を接続した。信号発生器によってアンテナ部から４ＧＨｚの電磁波を発生させ、試験体を中心とする５０ｍｍ角の正方形の領域における電界強度を測定した。比較のため、導電性ビア及びシールド膜を有しない試験体１、及び導電性ビアを有しない試験体２を準備し、それらの電界強度も同様に測定した。
Figure JPOXMLDOC01-appb-T000002
　表２に測定結果が示される。電界強度最大値は、導電性ビアの枠の外側における電界強度の最大値である。遮蔽効果は、試験体１の電界強度最大値に対する試験体２又は３の電界強度最大値の減少量である。導電性ビアを設けることにより、優れた電磁波シールドの効果が得られることが確認された。
　１…基材、２，２Ａ，２Ｂ…チップ部品（電子部品）、３…受動部品（電子部品）、５ａ，５ｂ…導電性ビア、６Ａ，６Ｂ，６Ｃ…搭載領域、７…封止樹脂層、８…シールド膜、９…半田ボール、１０…モールド、１５…ビア孔、２０…封止構造体、５０…導電性ビア群、１００…電子部品装置、Ｌ１，Ｌ２…導電性ビアの列。

Claims (11)

  1. 　基材の主面上に配置された１個以上の電子部品、及び前記電子部品を封止する硬化性の封止樹脂層を有する封止構造体を、前記基材上に設けることと、
    　前記封止樹脂層に対して前記基材とは反対側からモールドを押し込むことを含むインプリント法によって、前記封止樹脂層の厚さ方向に延びる複数のビア孔を形成することと、
    　前記封止樹脂層を硬化することと、
    　複数の前記ビア孔のそれぞれを充填する複数の導電性ビアを形成することと、
    を含み、
    　１個以上の前記電子部品が、前記基材の前記主面における１個以上の搭載領域内に配置され、
    　前記複数のビア孔のうち一部又は全部が、１本以上の列を形成するように互いに間隔を空けて配置され、前記搭載領域が、１本以上の前記列によって囲まれた領域である、
    電子部品装置を製造する方法。
  2. 　１個以上の前記搭載領域それぞれが、前記搭載領域の外周に沿って延在し互いに交差しない２本以上の前記列によって囲まれた領域である、請求項１に記載の方法。
  3. 　１個以上の前記搭載領域それぞれの外周に沿って延在し互いに交差しない２本以上の前記列が、千鳥配列で配置された複数の前記ビア孔を含む、請求項２に記載の方法。
  4. 　１本の前記列において隣り合う前記ビア孔の間の距離が、１０μｍ以上１０ｍｍ以下である、請求項１～３のいずれか一項に記載の方法。
  5. 　当該方法が、前記封止樹脂層を覆い、前記導電性ビアの先端と接続された導電性のシールド膜を形成することを更に含む、請求項１～４のいずれか一項に記載の方法。
  6. 　前記導電性ビアが、前記ビア孔に導電体前駆体を充填することと、前記ビア孔に充填された前記導電体前駆体を加熱することにより、前記導電性ビアを形成することとを含む方法によって形成され、
    　前記導電体前駆体が、複数の金属粒子及び該複数の金属粒子が分散した有機バインダーを含有し、
    　前記導電体前駆体が加熱されたときに、前記複数の金属粒子が、遷移的液相焼結により金属焼結体を形成し、それにより前記金属焼結体を含む前記導電性ビアが形成される、請求項１～５のいずれか一項に記載の方法。
  7. 　前記封止構造体が、フィルム状の封止材を前記基材上に積層することによって前記基材上に設けられ、
    　前記封止材が、５５～１１０℃の範囲のうち一部又は全部の温度において２００００Ｐａ・ｓ以下の溶融粘度を示す、
    請求項１～６のいずれか一項に記載の方法。
  8. 　１個以上の前記電子部品のうち一部又は全部が、動作時に周波数３．６ＧＨｚ以上の電磁波を発する、請求項１～７のいずれか一項に記載の方法。
  9. 　再配線を含む配線構造体と、
    　前記配線構造体の主面上に搭載された１個以上の電子部品と、
    　前記電子部品を封止する封止樹脂層と、
    　前記封止樹脂層を貫通する複数の導電性ビアと、
    を備え、
    　１個以上の前記電子部品が、前記配線構造体の前記主面における１個以上の搭載領域内に配置され、
    　前記複数の導電性ビアのうち一部又は全部が、２本以上の列を形成するように互いに間隔を空けて配置され、１個以上の前記搭載領域が、前記搭載領域それぞれの外周に沿って延在し互いに交差しない２本以上の前記列によって囲まれた領域であり、
    　１個以上の前記搭載領域それぞれの外周に沿って延在し互いに交差しない２本以上の前記列が、千鳥配列で配置された複数の前記導電性ビアを含む、
    電子部品装置。
  10. 　前記封止樹脂層を覆い、前記導電性ビアの先端と接続された導電性のシールド膜を更に備える、請求項９に記載の電子部品装置。
  11. 　１個以上の前記電子部品のうち一部又は全部が、動作時に周波数３．６ＧＨｚ以上の電磁波を発する、請求項９又は１０に記載の電子部品装置。
PCT/JP2021/031001 2021-08-24 2021-08-24 電子部品装置を製造する方法、及び電子部品装置 WO2023026363A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2021/031001 WO2023026363A1 (ja) 2021-08-24 2021-08-24 電子部品装置を製造する方法、及び電子部品装置
JP2023543522A JPWO2023026363A1 (ja) 2021-08-24 2021-08-24

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/031001 WO2023026363A1 (ja) 2021-08-24 2021-08-24 電子部品装置を製造する方法、及び電子部品装置

Publications (1)

Publication Number Publication Date
WO2023026363A1 true WO2023026363A1 (ja) 2023-03-02

Family

ID=85321849

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/031001 WO2023026363A1 (ja) 2021-08-24 2021-08-24 電子部品装置を製造する方法、及び電子部品装置

Country Status (2)

Country Link
JP (1) JPWO2023026363A1 (ja)
WO (1) WO2023026363A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015186744A1 (ja) * 2014-06-04 2015-12-10 日立化成株式会社 フィルム状エポキシ樹脂組成物、フィルム状エポキシ樹脂組成物の製造方法、及び半導体装置の製造方法
WO2018101382A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
US20190115305A1 (en) * 2017-10-17 2019-04-18 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP2021082825A (ja) * 2019-03-06 2021-05-27 昭和電工マテリアルズ株式会社 電子部品装置製造用積層フィルム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015186744A1 (ja) * 2014-06-04 2015-12-10 日立化成株式会社 フィルム状エポキシ樹脂組成物、フィルム状エポキシ樹脂組成物の製造方法、及び半導体装置の製造方法
WO2018101382A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
US20190115305A1 (en) * 2017-10-17 2019-04-18 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP2021082825A (ja) * 2019-03-06 2021-05-27 昭和電工マテリアルズ株式会社 電子部品装置製造用積層フィルム

Also Published As

Publication number Publication date
JPWO2023026363A1 (ja) 2023-03-02

Similar Documents

Publication Publication Date Title
US6670264B2 (en) Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby
US8575751B2 (en) Conductive bump, method for producing the same, and electronic component mounted structure
JP6888749B1 (ja) 電子部品装置を製造する方法
JPWO2006098268A1 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
KR101155709B1 (ko) 도전성 범프와 그 형성 방법 및 반도체 장치와 그 제조 방법
WO2023026363A1 (ja) 電子部品装置を製造する方法、及び電子部品装置
JP6838686B2 (ja) 電子部品装置を製造する方法、及びこれに用いられる積層フィルム
JP2008140834A (ja) 導電性バンプとその形成方法およびそれを用いた半導体装置
JP2012212922A (ja) 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法
US20220148914A1 (en) Method for manufacturing electronic component device
JP7480789B2 (ja) 接続構造体及び接続構造体の製造方法
JP6885527B1 (ja) 電子部品装置を製造する方法、及び電子部品装置
JP7434758B2 (ja) 電子部品装置を製造する方法、及び電子部品装置
TWI839521B (zh) 製造電子零件裝置的方法以及電子零件裝置
JP2021182600A (ja) 電子部品装置を製造する方法
JP2020175415A (ja) 金属組成物、接着剤、焼結体、接合構造、接合体及びその製造方法、並びに焼結体付き支持部材及びその製造方法
JP7314515B2 (ja) 電子部品装置を製造する方法
JP2022093168A (ja) 電子部品装置及び電子部品装置の製造方法
JPH09219113A (ja) 熱伝導用ペースト
JP2022093169A (ja) 電子部品装置の製造方法及び電子部品装置
JP2022037669A (ja) 電子部品装置を製造する方法、インプリント用モールド、及び、インプリント用モールドを製造する方法
JP2022044463A (ja) 電磁波シールド用焼結体付き樹脂構造体
JP2009130072A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21954978

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023543522

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE