WO2021001167A1 - VERFAHREN ZUR LEITERPLATTENHERSTELLUNG SOWIE GEMÄß DEM VERFAHREN HERGESTELLTE LEITERPLATTEN - Google Patents

VERFAHREN ZUR LEITERPLATTENHERSTELLUNG SOWIE GEMÄß DEM VERFAHREN HERGESTELLTE LEITERPLATTEN Download PDF

Info

Publication number
WO2021001167A1
WO2021001167A1 PCT/EP2020/067042 EP2020067042W WO2021001167A1 WO 2021001167 A1 WO2021001167 A1 WO 2021001167A1 EP 2020067042 W EP2020067042 W EP 2020067042W WO 2021001167 A1 WO2021001167 A1 WO 2021001167A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal layer
cover metal
substrate
substrate side
layer
Prior art date
Application number
PCT/EP2020/067042
Other languages
English (en)
French (fr)
Inventor
Christian Schmid
Original Assignee
Gebr. Schmid Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gebr. Schmid Gmbh filed Critical Gebr. Schmid Gmbh
Priority to JP2021572092A priority Critical patent/JP2022537656A/ja
Priority to EP20734156.1A priority patent/EP3994963A1/de
Priority to US17/624,082 priority patent/US20220361341A1/en
Priority to KR1020227003720A priority patent/KR20220030279A/ko
Priority to CN202080048922.3A priority patent/CN114009154A/zh
Publication of WO2021001167A1 publication Critical patent/WO2021001167A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0585—Second resist used as mask for selective stripping of first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Definitions

  • the invention described below relates to a method for producing printed circuit boards and printed circuit boards produced according to the method.
  • PCB printed circuit board
  • Circuit boards always comprise a base substrate which is designed to be electrically non-conductive and which has a structure of conductor tracks (for short: conductor structure) for making electrical contact with the electronic components on at least one side of the substrate.
  • conductor tracks for short: conductor structure
  • the conductor tracks usually consist of a metal such as copper.
  • both sides of a carrier layer can be provided with a conductor structure, or a plurality of base substrates, each with one conductor track level, can be combined to form an MLB.
  • base substrates provided with a conductor structure on both sides can also form a basis for multilayer structures.
  • the conductor tracks of the various conductor track levels can be electrically connected to one another via through-contacts. For this purpose, for example, holes can be drilled into the base substrate and the borehole walls can be metallized.
  • the formation of the conductor structures on a base substrate usually takes place subtractively in a multi-stage photolithographic process using a photoresist, the solubility of which in a developer solution can be influenced by means of radiation, in particular by means of UV radiation.
  • a metal layer is formed on the base substrate and covered with a layer of the photoresist.
  • the layer made of the photoresist can for example be laminated onto the metal layer.
  • the layer of photoresist is then exposed to the radiation mentioned in an exposure step, partial areas of the layer being protected from exposure to radiation by means of an exposure mask will.
  • either the exposed or the unexposed partial areas of the layer made of the photoresist are soluble in the developer solution after the exposure step and can be removed in a subsequent step.
  • the development step partial areas of the metal layer on the base substrate are exposed, which can be removed wet-chemically in a further subsequent step, an etching step.
  • the residues of the metal layer that remain after the subsequent complete removal of the resist form the desired conductor structure. If necessary, this can - for example by galvanic deposition of a suitable metal - be reinforced in a deposition step.
  • the conductor tracks are located on the surface of a base substrate. This can be disadvantageous when manufacturing MLBs. If a surface of a base substrate provided with conductor tracks is pressed with another base substrate, there is often a need for control and correction as a result of deviations caused by the pressures and temperatures that occur during pressing. Conductor tracks on the surface of base substrates are particularly exposed to such loads. The smaller the distances and dimensions of the conductor tracks on the substrate, the greater the corresponding need for control and correction, for example with regard to existing impedance and signal speed requirements.
  • a general disadvantage of the classic subtractive processes is that the resolution of the conductor structures to be produced is limited. Conductor tracks with widths in the low double-digit or even single-digit pm range can hardly be produced in this way.
  • the present invention was based on the object of developing a procedure for the production of Lei terplatten with which the problems described can be avoided or at least verrin like. To solve this problem, the invention proposes the method described below, in particular in the particularly preferred embodiment with the features of claim 1.
  • the circuit board described below, in particular in the particularly preferred embodiment according to claim 14, is also covered by the invention. Further developments of the particularly preferred embodiments of the method are the subject of subclaims. The wording of all claims is hereby made part of the content of the description by reference.
  • the method according to the invention for producing a printed circuit board with a metallic Lei terstructure always comprises the immediately following steps a. to e .: a. Providing a base substrate in the form of a film or plate with a first and a second substrate side, which consists at least partially of an electrically non-conductive organic polymer material and in which the first substrate side is covered with a cover metal layer, b. Removal of the cover metal layer in regions, subdividing the first substrate side into at least one first sub-area in which the first substrate side is free of the cover metal layer, and into at least one second sub-area in which the first substrate side is covered with the cover metal layer, c.
  • the method according to the invention is suitable both for the production of single-layer printed circuit boards, which comprise only a base substrate with a conductor structure in one plane, and for the production of multi-layer printed circuit boards, which comprise conductor structures in at least two planes and usually also several base substrates.
  • the removal of the cover metal layer leads to step e. to form only part of the entire conductor structure of the circuit board.
  • the entire conductor structure of the circuit board is preferred in step e. educated.
  • the method additionally comprises the immediately following step f .: f. planarizing the first substrate side with the filled at least one recess.
  • the base substrate is particularly preferably a film made of a polymer material, in particular one of the polymer materials mentioned. This is particularly true if the printed circuit board to be manufactured is made of multiple layers. In the case of a single-layer printed circuit board, a comparatively thicker base substrate in the form of a plate is preferably chosen.
  • the base substrate can optionally comprise fillers, in particular dielectric fillers.
  • the base substrate can be a film made of one of the named polymer materials in which silicon dioxide particles are embedded.
  • dielectric fillers are metal or semi-metal oxides (in addition to silicon dioxide, in particular aluminum oxide, zirconium oxide or titanium oxide) and other ceramic fillers (in particular silicon carbide or boron nitride or boron carbide). If necessary, silicon can also be used.
  • the fillers are preferably in particulate form, in particular with an average particle size (d50) in the nano range ( ⁇ 1 ⁇ m).
  • the method according to the invention is particularly preferably characterized by at least one of the immediately following features a. to c. from: a.
  • the base substrate and / or the insulating layer comprise fillers, in particular dielectric fillers.
  • the base substrate and / or the insulating layer is a plastic film with the fillers.
  • the fillers have a mean particle size (d50) ⁇ 1 ⁇ m.
  • the base substrate for processing can be applied to a carrier or an auxiliary substrate, for example made of glass or aluminum.
  • the method comprises at least one of the immediately following features a. and b .: a. A layer made of copper or a copper alloy is selected as the cover metal layer. b. The cover metal layer has a thickness in the range from 10 nm to 10 ⁇ m, preferably in the range from 20 nm to 6 ⁇ m.
  • the cover layer should be closed and should not fall below the preferred minimum thickness mentioned so that the cover metal layer can fulfill its technical function as an etching barrier explained below.
  • the cover metal layer can fulfill its technical function as an etching barrier explained below.
  • titanium and nickel-chromium alloys can also be used as cover metals.
  • the cover metal layer it is basically possible to laminate or cover a thin metal foil, in particular a thin copper foil, as a cover metal layer on the first side of the substrate.
  • the method includes at least one of the steps a. to c. includes: a.
  • the cover metal layer is formed on the first side of the substrate by means of physical or chemical vapor deposition.
  • the cover metal layer is formed on the first side of the substrate by sputtering.
  • the cover metal layer is formed by a wet chemical coating process.
  • a copper layer is particularly preferably sputtered onto the base substrate as the cover metal layer.
  • an adhesion-promoting adhesion layer is applied to the first side of the substrate before the formation of the cover metal layer or when the cover metal layer is applied.
  • the method comprises one of the following steps a. or b .: a. The removal of the cover metal layer in regions on the first side of the substrate takes place using a masking step and a wet chemical etching step. b. The removal of the cover metal layer on the first side of the substrate in certain areas is carried out by means of a laser.
  • the removal of the first cover metal layer using the masking and wet-chemical etching step is a classic procedure that does not require detailed explanation.
  • the cover metal layer can be coated, for example, in a first step with a photoresist, which is exposed in areas and removed in the exposed areas with the aid of a developer solution, as described at the beginning.
  • the exposed cover metal layer is then etched away in the wet chemical etching step. This can be done, for example, with the aid of etching solutions based on copper chloride or ammonium persulfate.
  • the cover metal layer can be removed by means of the laser.
  • the method comprises one of the following steps a. and b .: a. A process gas from the group with 0 2 , H 2 , N 2 , argon, helium, CF, C 3 F 8 , CHF 3 and mixtures of the aforementioned gases such as 0 2 / CF 4 is used to provide the plasma. b. The action of the plasma takes place at a temperature in the range from minus 15 ° C to 200, preferably in the range from minus 15 ° C to 80 ° C.
  • the process gas used in the context of the present invention to provide plasma comprises at least one of the reactive gases from the group with CF, C 3 F 8 and CHF 3 .
  • Etching by means of a plasma is also state of the art.
  • process gases are used that can convert the material to be etched into the gas phase.
  • the gas enriched with the etched material is pumped out and fresh process gas is supplied. In this way, continuous removal is achieved.
  • an inductively coupled plasma ICP plasma is particularly preferred, for example generated by an ICP generator with DC bias.
  • the process gases mentioned immediately above are particularly suitable for etching the above-mentioned preferred polymer materials.
  • the base substrate made of the polymer material can come into direct contact with the plasma, while the at least one second sub-area of the first substrate side is covered with the cover metal layer.
  • metals are etched more slowly than polymer materials by a plasma, in particular when using the process gases mentioned.
  • the action of the plasma leads to the formation of depressions exclusively in the area of the at least one first sub-area of the first substrate side, while the cover metal layer forms a barrier that shields the at least one second sub-area from the plasma.
  • the surface of the base substrate can be structured specifically with depressions.
  • the plasma is used as part of an anisotropic etching process.
  • ions of the plasma are accelerated perpendicular to the surface of the substrate to be etched.
  • the accelerated ions ensure physical sputtering.
  • Embodiments of reactive ion etching (RIE) and reactive ion beam etching (RIBE) are particularly suitable as anisotropic etching process.
  • the method according to the invention is accordingly characterized by at least one of the immediately following steps and / or features a. to c. from: a.
  • the plasma in step c. and / or j. of claim 1 is used in the context of an anisotropic etching process.
  • ions of the plasma are accelerated perpendicular to the first substrate side (101a) and / or to the top side (110a).
  • the process gas used to provide plasma comprises at least one of the reactive gases from the group with CF, C 3 F 8 and CHF 3 .
  • the method can take the immediately following additional steps a. and b. include: a. Before step a. of claim 1, at least one recess is introduced into the first substrate side as part of a pretreatment. b. To provide the base substrate in step a. of claim 1, the first substrate side with the at least one recess is covered with the cover metal layer.
  • a base substrate pretreated in this way is subjected to the described plasma treatment, this leads to the described formation of the at least one depression in the at least one first partial area of the first substrate side. And where the depressions made in the base substrate during the pretreatment overlap with the first sub-area, they are deepened further by the plasma treatment.
  • the introduction of the at least one depression in the course of the pretreatment is preferably likewise carried out by the action of a plasma, analogously to step c. of claim 1.
  • the pretreatment can also include photolithographic steps.
  • the method comprises one of the following steps a. until about. To fill the at least one recess, the at least one recess is metallized in one step and the metallized at least one recess is filled with the filler metal in a subsequent step. b. The metallization of the at least one recess takes place by means of physical or chemical vapor deposition, in particular by means of sputtering the first substrate side, or by a wet chemical process. c. The first side of the substrate is completely metallized.
  • a thin layer of copper or a copper alloy is preferably formed as part of the metallization.
  • the metallization takes place, for example, by deposition of copper from a solution.
  • the filling with the filler metal is preferably carried out by means of electrochemical deposition.
  • Filling is particularly preferably carried out using a so-called via-fill method, which enables the deposition to take place primarily in the at least one recess and, if necessary, in bores or blind holes, while at the same time minimizing unwanted deposition on the first side of the substrate and reinforcing the cover metal layer rich in the at least one second Operabe.
  • a metallization layer applied over the entire surface enables electrical contact to be made with the first substrate side in order to be able to position a cathodic contact there for a subsequent electrochemical deposition and to ensure that the entire substrate side can be coated.
  • filler metal all metals and alloys from which conductor track structures can be made on circuit boards can be used as filler metal.
  • a. the filler metal with which the at least one recess is filled is copper or a copper alloy.
  • the method comprises one of the following steps a. or b .: a.
  • the cover metal layer is removed in the at least one second partial area by means of an etching step.
  • the cover metal layer is removed in the at least one second partial area by means of mechanical processing of the first substrate side.
  • the etching step is, for example, a classic etching step using a strong acid such as hydrochloric acid.
  • the cover metal layer can be removed, for example, by polishing and / or by grinding.
  • the aim is to completely remove the cover metal layer in the at least one second partial area. Only then is the formation of the conductor structure or part of the conductor structure completed.
  • the complete removal of the cover metal layer preferably also includes the removal of filler metal in the at least one partial area and optionally also in the area of the at least one recess, provided that the filler metal protrudes beyond the edge or the edges of the at least one recess.
  • the aim of planarization is to level the first substrate side in such a way that it does not have any conductor tracks protruding from the surface. Instead, the conductor structure is preferably completely sunk into the at least one depression.
  • the conductor structure formed lies within the base substrate in one plane.
  • the process also enables the production of MLBs, i.e. printed circuit boards that contain conductor structures on different levels.
  • the method according to the invention is characterized by the two additional steps a that follow immediately. and b. from: a.
  • the base substrate is provided with a first and a second substrate side, which is covered with a cover metal layer in both cases. b. Both sides of the substrate are treated with steps b. to e. of claim 1, optionally also with steps b. to f. of claim 1, subjected.
  • Step b In the case of variant 1, it is therefore mandatory in detail
  • a partial removal of the cover metal layer on the first and the second substrate side subdividing the substrate sides into at least one first sub-area in which the substrate sides are free of the cover metal layer, and in at least one second sub-area in which the substrate sides with the cover metal layer are covered,
  • the substrate sides are preferably treated one after the other.
  • the method according to the invention is characterized by the three additional steps a that follow immediately. to c. from: a. Provision of a base substrate on whose first substrate side according to steps b. to f of claim 1 a conductor structure has been formed and the second substrate side of which is free from a cover metal. b. Application of a cover metal layer to the second side of the substrate. c. Formation of a conductor structure on the second substrate side by treating the second substrate side with steps b. to e. of claim 1, optionally also with steps b. to f. of claim 1.
  • Step c In the case of variant 2, it is therefore mandatory in detail
  • the method according to the invention is characterized by the four additional steps a immediately following. to d. from: a. A base substrate, the first substrate side of which to form the conductor structure of a treatment according to steps b. to e. of claim 1, preferably according to steps b. to f. of claim 1, is provided to form a multilayer circuit board as a first circuit board layer with the conductor structure as the first conductor structure. b. Covering the first conductor structure with an insulation layer which, in combination with the base substrate, has an underside in direct contact with the conductor structure and an upper side facing away from the conductor structure and which consists at least partially of an electrically nonconductive organic polymer material. c.
  • Step d. includes in variant 3 in detail
  • variants 1 and 2 lead to a base substrate, the two substrate sides of which are each provided with a conductor structure sunk into at least one recess
  • variant 3 leads to a multilayer circuit board that comprises at least two circuit board layers, each with a conductor structure.
  • base substrates treated according to variants 1 and 2 in which there is already a conductor structure on the first and second substrate side, serve as the first circuit board layer and can be further processed according to variant 3.
  • Variant 3 enables the sequential construction of circuit boards with basically any number of circuit board layers. For example, a further insulation layer can be applied to the second conductor structure and subjected to the same treatment as the insulation layer applied to the first conductor structure. These steps can be repeated as often as you like.
  • steps b. to f. of claim 1 the selection and nature of the base substrates and the selection and application of the cover metal layers and the filler metal, the preferred developments already described above apply.
  • the insulation layer as in step a. of claim 1 provided Ba sissubstrat can be formed.
  • the insulating layer is particularly preferably a film made from one of the aforementioned electrically non-conductive organic polymer materials.
  • the application of the insulation layer in variant 3 is preferably carried out by lamination, coating or gluing.
  • Circuit boards produced according to variant 3 have conductor structures in different layers. In order to electrically connect the conductor structures with one another, vias are required. Two approaches A and B are particularly preferred for forming the vias:
  • the method according to the invention according to variant 3 is characterized by the two additional steps a immediately following. and b. from: a. When treating the upper side, between the plasma treatment and the filling with the filler metal, at least one depression formed on the upper side is connected to a depression in the first circuit board layer already filled with the filler metal by a bore. b. Filling the at least one recess with the filler metal also includes filling the bore.
  • the plated-through hole can therefore be elegantly integrated into a method according to the invention without causing significant additional expense.
  • the bore is particularly preferably a laser bore.
  • conductor structures formed according to variants 1 and 2 can also be electrically contacted. If, for example, according to variant 2, a conductor structure is formed on the second substrate side, one or more of the depressions formed can be connected to the conductor structure on the first substrate side by means of a hole after the plasma has acted on the second substrate side. The electrical contact is then made during the subsequent filling of the bore and the recesses with the filler metal.
  • the method according to the invention according to variant 3 comprises the immediately following six steps a. to f .: a. A base substrate, the first substrate side of which, forming a conductor structure, of a treatment according to the invention according to steps b. to e. of claim 1, preferably according to steps b. to f. of claim 1, is provided for the formation of a multilayer printed circuit board as the first printed circuit board layer with the conductor structure formed as the first conductor structure. b.
  • the first conductor structure is covered with an insulation layer which, in combination with the base substrate, has an underside in direct contact with the conductor structure and an upper side facing away from the conductor structure and which consists at least partially of an electrically nonconductive organic polymer material. c.
  • At least one first depression is made in the top side of the insulation layer, in particular by means of the action of a plasma.
  • formation of a cover metal layer on the upper side with at least one first recess. e. Area-wise removal of the cover metal layer, subdividing the top into at least one first sub-area in which the top is free of the cover metal layer, and in at least one second sub-area in which the top is covered with the cover metal layer. is covered, wherein the at least one first partial area comprises the at least one first, previously introduced depression in the top of the insulation layer.
  • step c. at least one depression made in the upper side of the insulation layer deepened further, at least as far as it lies in the at least one first partial area. Given a sufficiently long exposure time, this can result in a breakthrough which, with appropriate metallization and / or filling with a filler metal, can serve for through-hole plating, in particular for the first conductor structure.
  • step c Any treatment carried out on the top side of the insulation layer is preferably carried out like the pretreatment of the base substrate described above.
  • external conductor structures formed according to the method are coated with a solder resist to protect them.
  • Free contacts can be coated with a precious metal such as gold, silver or platinum.
  • a printed circuit board according to the invention is characterized by the following features: a. It comprises a base substrate with a first and a second substrate side. b. The base substrate has at least one depression on the first substrate side, in which a conductor structure is embedded. c. The base substrate has a planarized surface on the first substrate side.
  • the circuit board is characterized by the immediately following feature a. out: a. It has a multilayer structure and comprises the base substrate as a first circuit board layer with a first conductor structure and an insulation layer as a second circuit board layer with a second conductor structure.
  • the circuit board preferably has between 2 and 20 circuit board layers.
  • printed circuit boards can be produced with the highest resolution in the pm range, specifically with less effort and lower production costs with a higher yield than the state of the art allows.
  • the disadvantages of the subtractive as well as additive and semi-additive methods mentioned at the beginning are avoided.
  • channels could also be formed with the aid of a laser.
  • plasma etching offers the advantage that, with plasma etching, all channels and other indentations can be formed simultaneously and in one step, which is generally many times faster and more cost-effective. Furthermore, higher resolutions can be achieved by means of plasma etching.
  • Figure 1 shows the sequence of a method according to the invention according to the variant 3 and described above
  • FIGS. 2 and 3 are microscopic recordings of base substrates etched by means of a plasma within the scope of a method according to the invention.
  • a base substrate 101 is provided. This is covered with a cover metal layer 102 on its first substrate side 101a in step B.
  • a resist 103 is applied to the cover metal layer 102 in step C, which is exposed and removed in step D in the first partial areas 104.
  • the cover metal layer 102 is removed in the first partial regions 104, which are no longer covered by the resist 103, by means of an etching solution.
  • the substrate side 101a originally completely covered with the cover metal layer 102 is now divided into the first subregions 104, in which it is free of the cover metal layer 102, and into the second subregions 105, in which it is still covered with the cover metal layer 102.
  • step F a plasma is allowed to act on the substrate side 101a. While the subareas 105 are shielded from the plasma by the cover metal layer 102, this causes material to be removed in the subareas 104 and consequently the formation of the depressions 106. At the same time, the resist 103 is also completely removed.
  • step G the depressions 106 are metallized by means of sputtering, followed by filling of the depressions 106 by means of electrochemical deposition of a filler metal 108 in step H. Excess filler metal 108 is then mechanically removed in step I together with the cover metal layer 102 in the subareas 105 .
  • the conductor structure 109 is formed, which is sunk into the 106 gene.
  • step J an insulation layer 110 is laminated directly onto the substrate side 101a with the conductor structure 109.
  • step K its top 110a is covered with a cover metal layer 111, which in steps L, M and N - in analogy to steps C, D and E - with the application of a resist 112 and its partial removal with an etching solution becomes.
  • the top side 110a of the insulation layer 110 which was originally completely covered with the cover metal layer 111, is now divided into the first subregions 113, in which it is free of the cover metal layer 111, and the second subregions 114, in which it is still with the Cover metal layer 111 is covered.
  • a plasma is allowed to act on the top side 110a of the insulation layer 110.
  • step P one of the recesses 115 formed is connected through a bore 116 to a recess 106 in the first conductor structure 109 that is already filled with the filler metal 108.
  • step Q metallization of the recesses 115 including the bore 116 by means of sputtering, followed by filling of the recesses 115 by means of electrochemical deposition of a filler metal 118 in step R.
  • step S Excess filler metal 118 is then in step S together with the cover metal layer 111 in mechanically removed from the subregions 114.
  • the conductor structure 119 is formed, which is sunk into the depressions 115.
  • step T a solder resist 120 is applied, followed by partial gold plating 121 of individual contacts of the conductor structure 119.
  • a reduction in the number of individual steps of the method described can be achieved by structuring the cover metal layers by means of a laser instead of the photolithographic structuring of the cover metal layers 102 and 111 in steps C to E and L to N.
  • the base substrates shown in FIGS. 2 and 3 were treated by means of RIE in step F of the process sequence shown in FIG. 1 and illustrate the result of the plasma treatment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Zur Herstellung einer Leiterplatte wird ein als Folie oder Platte ausgebildetes Basissubstrat (101) mit einer ersten Substratseite (101a) und einer zweiten Substratseite bereitgestellt, das zumindest teilweise aus einem elektrisch nichtleitenden organischen Polymermaterial besteht und bei dem die erste Substratseite (101a) mit einer Deckmetallschicht (102) abgedeckt ist. Die Deckmetallschicht (102) wird unter Unterteilung der ersten Substratseite (101a) in mindestens einen ersten Teilbereich (104), in dem die erste Substratseite (101a) frei von der Deckmetallschicht (102) ist, und in mindestens einen zweiten Teilbereich (105), in dem die erste Substratseite (101a) mit der Deckmetallschicht (102) abgedeckt ist, bereichsweise entfernt. Durch Einwirken eines Plasmas auf die erste Substratseite (101a) wird das Polymermaterial in dem mindestens einen ersten Teilbereich (104) unter Bildung mindestens einer Vertiefung (106) abgetragen. Anschließend werden die mindestens eine Vertiefung (106) mit einem Füllmetall (108) aufgefüllt und die Deckmetallschicht (102) unter Bildung der Leiterstruktur (109) oder eines Teils einer Leiterstruktur in dem mindestens einen zweiten Teilbereich (105) entfernt. Sofern erforderlich, wird anschließend die erste Substratseite (101a) mit der aufgefüllten mindestens einen Vertiefung (106) planarisiert. Das Verfahren eignet sich zur Herstellung ein- und mehrschichtiger Leiterplatten.

Description

Verfahren zur Leiterplattenherstellung sowie gemäß dem Verfahren hergestellte Leiterplatten
Die nachfolgend beschriebene Erfindung betrifft ein Verfahren zur Herstellung von Leiterplatten sowie gemäß dem Verfahren hergestellte Leiterplatten.
Eine Leiterplatte (englisch: printed Circuit board; kurz: PCB) dient als Träger für elektronische Bauteile und gewährleistet deren elektrische Kontaktierung. Nahezu jedes elektronische Gerät enthält eine oder mehrere Leiterplatten.
Leiterplatten umfassen stets ein Basissubstrat, das elektrisch nichtleitend ausgebildet ist und das auf mindestens einer Substratseite eine Struktur aus Leiterbahnen (kurz: Leiterstruktur) zur elektrischen Kontaktierung der elektronischen Bauteile aufweist. In der Regel bestehen Basissubstrate für Leiter platten aus faserverstärktem Kunststoff, aus Kunststofffolien oder aus Hartpapier. Die Leiterbahnen bestehen üblicherweise aus einem Metall wie Kupfer.
Im einfachsten Fall weist lediglich eine Seite des Basissubstrats eine Leiterstruktur auf. Für komplexe re Schaltungen wird allerdings häufig mehr als eine Leiterbahnebene benötigt, man benötigt dann eine mehrschichtige Leiterplatte (englisch: multilayer board, kurz MLB). In diesen Fällen können bei spielsweise beide Seiten einer Trägerschicht mit einer Leiterstruktur versehen sein, oder aber man kombiniert mehrere Basissubstrate mit jeweils einer Leiterbahnebene zu einem MLB. Insbesondere können beidseitig mit einer Leiterstruktur versehene Basissubstrate auch eine Basis für mehrschichti ge Aufbauten bilden. Die Leiterbahnen der verschiedenen Leiterbahnebenen können über Durchkon taktierungen (englisch: Via) elektrisch miteinander verbunden werden. Hierzu können beispielsweise in die Basissubstrate Löcher gebohrt und die Bohrlochwandungen metallisiert werden.
Die Bildung der Leiterstrukturen auf einem Basissubstrat erfolgt üblicherweise subtraktiv in einem mehrstufigen fotolithografischen Prozess unter Einsatz eines Fotolacks (engl.: photoresist; kurz: Re sist), dessen Löslichkeit in einer Entwicklerlösung mittels Strahlung, insbesondere mittels UV- Strahlung, beeinflusst werden kann. Bei einer üblichen Vorgehensweise wird eine Metallschicht auf dem Basissubstrat gebildet und mit einer Schicht aus dem Fotolack abgedeckt. Die Schicht aus dem Fotolack kann beispielsweise auf die Metallschicht auflaminiert werden. Anschließend wird die Schicht aus dem Fotolack in einem Belichtungsschritt der erwähnten Strahlung ausgesetzt, wobei Teilbereiche der Schicht mittels einer Belichtungsmaske vor einer Strahlungsexposition geschützt werden. In Abhängigkeit des verwendeten Fotolacks und der verwendeten Entwicklerlösung sind nach dem Belichtungsschritt entweder die belichteten oder die unbelichteten Teilbereiche der Schicht aus dem Fotolack in der Entwicklerlösung löslich und können in einem Folgeschritt entfernt werden. Bei diesem Folgeschritt, dem Entwicklungsschritt, werden Teilbereiche der Metallschicht auf dem Basissubstrat freigelegt, die in einem weiteren Folgeschritt, einem Ätzschritt, nasschemisch ent fernt werden können. Die nach der anschließenden vollständigen Entfernung des Resists verbleiben den Reste der Metallschicht bilden die gewünschte Leiterstruktur. Gegebenenfalls kann diese - bei spielsweise durch galvanische Abscheidung eines geeigneten Metalls - in einem Abscheidungsschritt verstärkt werden.
Herstellungsbedingt befinden sich die Leiterbahnen also auf der Oberfläche eines Basissubstrats. Bei der Herstellung von MLBs kann dies nachteilhaft sein. Wird eine mit Leiterbahnen versehene Oberflä che eines Basissubstrats mit einem weiteren Basissubstrat verpresst, besteht anschließend häufig ein Kontroll- und Korrekturbedarf in Folge von Abweichungen, die durch die beim Pressen auftretenden Drücke und Temperaturen verursacht werden. Leiterbahnen auf der Oberfläche von Basissubstraten sind derartigen Belastungen in besonderem Maß ausgesetzt. Je geringer die Abstände und Dimensio nen der Leiterbahnen auf dem Substrat sind, desto größer ist im Allgemeinen der entsprechende Kon troll- und Korrekturbedarf, beispielsweise hinsichtlich bestehender Impedanz- und Signalgeschwin digkeitsanforderungen.
Ein allgemeiner Nachteil der klassischen subtraktiven Prozesse ist weiterhin, dass die Auflösung der herzustellenden Leiterstrukturen limitiert ist. Leiterbahnen mit Breiten im niedrigen zweistelligen oder gar einstelligen pm-Bereich sind so kaum herzustellen.
In den letzten Jahren finden zur Bildung von Leiterbahnen zunehmend auch additive und semiadditi ve Ansätze Anwendung (SAP: Semi Additive Process und mSAP: Modified Semi Additive Process). Mit diesen Ansätzen lassen sich Leiterbahnstrukturen mit höherer Auflösung herstellen, als dies mit sub traktiven Prozessen möglich ist. Dieser Fortschritt wird allerdings mit einem massiven technischen Aufwand erkauft, der sich in Ausbeuteverlusten und hohen Produktionskosten wiederspiegelt.
Der vorliegenden Erfindung lag die Aufgabe zugrunde, eine Vorgehensweise zur Herstellung von Lei terplatten zu entwickeln, mit der sich die beschriebenen Probleme vermeiden oder zumindest verrin gern lassen. Zur Lösung dieser Aufgabe schlägt die Erfindung das nachstehend beschriebene Verfahren, insbeson dere in der besonders bevorzugten Ausführungsform mit den Merkmalen des Anspruchs 1, vor. Auch die nachstehend beschriebene Leiterplatte, insbesondere in der besonders bevorzugten Ausführungs form gemäß Anspruch 14, ist von der Erfindung erfasst. Weiterbildungen der besonders bevorzugten Ausführungsformen des Verfahrens sind Gegenstand von Unteransprüchen. Der Wortlaut sämtlicher Ansprüche wird hiermit durch Bezugnahme zum Inhalt der Beschreibung gemacht.
Das erfindungsgemäße Verfahren zur Herstellung einer Leiterplatte mit einer metallischen Lei terstruktur umfasst stets die unmittelbar folgenden Schritte a. bis e.: a. Bereitstellung eines als Folie oder Platte ausgebildeten Basissubstrats mit einer ersten und ei ner zweiten Substratseite, das zumindest teilweise aus einem elektrisch nichtleitenden orga nischen Polymermaterial besteht und bei dem die erste Substratseite mit einer Deckmetall schicht abgedeckt ist, b. Bereichsweises Entfernen der Deckmetallschicht unter Unterteilung der ersten Substratseite in mindestens einen ersten Teilbereich, in dem die erste Substratseite frei von der Deckmetall schicht ist, und in mindestens einen zweiten Teilbereich, in dem die erste Substratseite mit der Deckmetallschicht abgedeckt ist, c. Einwirken eines Plasmas auf die erste Substratseite, mit dessen Hilfe in dem mindestens einen ersten Teilbereich das Polymermaterial unter Bildung mindestens einer Vertiefung abgetragen wird, d. Auffüllen der mindestens einen Vertiefung mit einem Füllmetall, sowie e. Vollständiges Entfernen der Deckmetallschicht in dem mindestens einen zweiten Teilbereich unter Bildung der Leiterstruktur oder eines Teils einer Leiterstruktur.
Das erfindungsgemäße Verfahren eignet sich sowohl zur Herstellung einschichtiger Leiterplatten, die nur ein Basissubstrat mit einer Leiterstruktur in einer Ebene umfassen, als auch zur Herstellung mehr schichtiger Leiterplatten, die Leiterstrukturen in mindestens zwei Ebenen und meist auch mehrere Basissubstrate umfassen. Im letzteren Fall führt das Entfernen der Deckmetallschicht in Schritt e. zu Bildung nur eines Teils der gesamten Leiterstruktur der Leiterplatte. Im ersten Fall wird bevorzugt die gesamte Leiterstruktur der Leiterplatte im Schritt e. gebildet. ln besonders bevorzugten Ausführungsformen umfasst das Verfahren zusätzlich den unmittelbar fol genden Schritt f.: f. Planarisieren der ersten Substratseite mit der aufgefüllten mindestens einen Vertiefung.
Hierzu folgen untern noch detailliertere Ausführungen.
Wahl des Basissubstrats
In einer bevorzugten Weiterbildung der Erfindung umfasst das Verfahren mindestens eines der unmit telbar folgenden Merkmale a. bis c.: a. Das Basissubstrat weist eine Dicke im Bereich von 10 miti bis 3 mm, bevorzugt im Bereich von 10 miti bis 2 mm, auf. b. Das organische Polymermaterial ist ausgewählt aus der Gruppe mit Polyimid, Polyamid, Tef lon, Polyester, Polyphenylensulfid, Polyoxymethylen und Polyetherketon.
Bevorzugt sind die unmittelbar vorstehenden Merkmale a. und b. in Kombination miteinander reali siert.
Besonders bevorzugt handelt es sich bei dem Basissubstrat um eine Folie aus einem Polymermaterial, insbesondere einem der genannten Polymermaterialien. Dies gilt insbesondere, wenn die herzustel lende Leiterplatte mehrschichtig ausgebildet wird. Im Falle einer einschichtigen Leiterplatte wird be vorzugt ein vergleichsweise dickeres, als Platte ausgebildetes Basissubstrat gewählt.
Gegebenenfalls kann das Basissubstrat Füllstoffe, insbesondere dielektrische Füllstoffe, umfassen. Beispielsweise kann das Basissubstrat eine Folie aus einem der genannten Polymermateriealien sein, in das Siliziumdioxid-Partikel eingebettet sind.
Als dielektrische Füllstoffe kommen insbesondere Metall- oder Halbmetalloxide (neben Siliziumdioxid insbesondere auch Aluminiumoxid, Zirkonoxid oder Titanoxid) und andere keramische Füllstoffe (ins besondere Siliziumcarbid oder Bornitrid oder Borcarbid) in Frage. Auch Silizium kann ggf. eingesetzt werden. Die Füllstoffe liegen bevorzugt partikulär, insbesondere mit einer mittleren Partikelgröße (d50) im Nanobereich (< 1 pm), vor.
Besonders bevorzugt zeichnet sich das erfindungsgemäße Verfahren somit durch mindestens eines der unmittelbar folgenden Merkmale a. bis c. aus: a. Das Basissubstrat und/oder die Isolierschicht umfassen Füllstoffe, insbesondere dielektrische Füllstoffe. b. Das Basissubstrat und/oder die Isolierschicht ist eine Kunststofffolie mit den Füllstoffen. c. Die Füllstoffe weisen eine mittlere Partikelgröße (d50) < 1 pm auf.
Bevorzugt sind die unmittelbar vorstehenden Merkmale a. und b., insbesondere auch a. bis c., in Kombination miteinander realisiert.
Zur einfacheren Handhabung kann das Basissubstrat zur Prozessierung auf einen Träger oder ein Hilfssubstrat, beispielsweise aus Glas oder Aluminium, aufgebracht werden.
Bildung und Eigenschaften der Deckmetallschicht
In einer weiteren bevorzugten Weiterbildung der Erfindung umfasst das Verfahren mindestens eines der unmittelbar folgenden Merkmale a. und b.: a. Als Deckmetallschicht wird eine Schicht aus Kupfer oder aus einer Kupferlegierung gewählt. b. Die Deckmetallschicht weist eine Dicke im Bereich von 10 nm bis 10 pm, bevorzugt im Bereich von 20 nm bis 6 pm, auf.
Bevorzugt sind die unmittelbar vorstehenden Merkmale a. und b. in Kombination miteinander reali siert.
Idealerweise sollte die Deckschicht geschlossen sein und die genannte bevorzugte Mindestdicke nicht unterschritten werden, damit die Deckmetallschicht ihre unten erläuterte technische Funktion als Ätzbarriere erfüllen kann. Als Alternative zu dem Kupfer oder der Kupferlegierung kommen auch Titan und Nickel-Chrom- Legierungen als Deckmetall in Frage.
Zur Bildung der Deckmetallschicht ist es grundsätzlich möglich, auf die erste Substratseite als Deck metallschicht eine dünne Metallfolie, insbesondere eine dünne Kupferfolie, zu laminieren oder zu kaschieren. Bevorzugt ist es allerdings, wenn das Verfahren mindestens einen der unmittelbar folgen den Schritte a. bis c. umfasst: a. Zur Bereitstellung des Basissubstrats wird die Deckmetallschicht mittels physikalischer oder chemischer Gasphasenabscheidung auf der ersten Substratseite gebildet. b. Die Deckmetallschicht wird durch Sputtern auf der ersten Substratseite gebildet. c. Die Deckmetallschicht wird durch einen nasschemischen Beschichtungsprozess gebildet.
Bevorzugt sind die unmittelbar vorstehenden Merkmale a. und b. in Kombination miteinander reali siert.
Metallisierungen durch physikalische und chemische Gasphasenabscheidungen sowie die Erzeugung von Metallschichten mittels nasschemischer Beschichtungsprozesse sind Stand der Technik und be nötigen keiner weiteren Erläuterung.
Besonders bevorzugt wird als Deckmetallschicht eine Kupferschicht auf das Basissubstrat aufgesput- tert.
Es kann bevorzugt sein, dass vor der Bildung der Deckmetallschicht oder beim Aufbringen der Deck metallschicht auf die erste Substratseite eine haftvermittelnde Adhäsionsschicht aufgebracht wird.
Mögliche Vorgehensweisen beim bereichsweisen Entfernen der Deckmetallschicht
In einer weiteren bevorzugten Weiterbildung der Erfindung umfasst das Verfahren einen der unmittel bar folgenden Schritte a. oder b.: a. Das bereichsweise Entfernen der Deckmetallschicht auf der ersten Substratseite erfolgt unter Einsatz eines Maskier- und eines nasschemischen Ätzschritts. b. Das bereichsweise Entfernen der Deckmetallschicht auf der ersten Substratseite erfolgt mit tels eines Lasers.
Das Entfernen der ersten Deckmetallschicht unter Einsatz des Maskier- und des nasschemischen Ätz schritts ist eine klassische Vorgehensweise, die keiner ausführlichen Erläuterung bedarf. Zur Maskie rung kann die Deckmetallschicht beispielsweise in einem ersten Schritt mit einem Fotolack überzogen werden, der bereichsweise belichtet und mit Hilfe einer Entwicklerlösung in den belichteten Berei chen entfernt wird, wie das eingangs beschrieben wurde. In dem nasschemischen Ätzschritt wird dann die freigelegte Deckmetallschicht weggeätzt. Dies kann beispielsweise mit Hilfe von Ätzlösungen auf Basis von Kupferchlorid oder Ammoniumpersulfat erfolgen.
Alternativ kann die Deckmetallschicht mittels des Lasers abgetragen werden.
Bevorzugte Varianten beim Abtrag vom Polvmermaterial mittels des Plasmas
In einer weiteren bevorzugten Weiterbildung der Erfindung umfasst das Verfahren einen der unmittel bar folgenden Schritte a. und b.: a. Zur Bereitstellung des Plasmas wird ein Prozessgas aus der Gruppe mit 02, H2, N2, Argon, Heli um, CF , C3F8, CHF3 und Mischungen der vorgenannten Gase wie 02 / CF4 verwendet. b. Das Einwirken des Plasmas erfolgt bei einer Temperatur im Bereich von minus 15 °C bis 200, bevorzugt im Bereich von minus 15 °C bis 80 °C.
Bevorzugt sind die unmittelbar vorstehenden Merkmale a. und b. in Kombination miteinander reali siert.
Besonders bevorzugt umfasst das im Rahmen der vorliegenden Erfindung zur Plasmabereitstellung verwendete Prozessgas mindestens eines der reaktiven Gase aus der Gruppe mit CF , C3F8 und CHF3.
Auch das Ätzen mittels eines Plasmas ist Stand der Technik. Beim Plasmaätzen werden Prozessgase verwendet, die das zu ätzende Material in die Gasphase überführen können. Das mit dem abgeätzten Material angereicherte Gas wird abgepumpt, frisches Prozessgas wird zugeführt. Somit wird ein kon tinuierlicher Abtrag erreicht. Besonders bevorzugt wird im Rahmen der Erfindung ein induktiv gekoppeltes Plasma (ICP Plasma) verwendet, beispielsweise erzeugt durch einen ICP-Generator mit DC Bias.
Zum Ätzen der oben genannten bevorzugten Polymermaterialien sind die unmittelbar vorstehenden genannten Prozessgase besonders gut geeignet.
Vorliegend ist von Bedeutung, dass in dem mindestens einen ersten Teilbereich der ersten Substrat seite das aus dem Polymermaterial bestehende Basissubstrat mit dem Plasma unmittelbar in Kontakt treten kann, während der mindestens eine zweite Teilbereich der ersten Substratseite mit der Deck metallschicht abgedeckt ist. Allgemein werden Metalle von einem Plasma, insbesondere bei Verwen dung der genannten Prozessgase, langsamer geätzt als Polymermaterialien. In der Folge kommt es bei der Einwirkung des Plasmas zur Bildung von Vertiefungen ausschließlich im Bereich des mindes tens einen ersten Teilbereichs der ersten Substratseite, während die Deckmetallschicht eine Barriere bildet, die den mindestens einen zweiten Teilbereich von dem Plasma abschirmt. Die Oberfläche des Basissubstrats kann so gezielt mit Vertiefungen strukturiert werden.
Bei der Plasmabehandlung wird im Übrigen auch gegebenenfalls im zweiten Teilbereich rückständi ger Fotolack von der ersten Substratseite entfernt. Ein separates Resiststrippen ist somit nicht zwin gend erforderlich.
In besonders bevorzugten Ausführungsformen wird das Plasma im Rahmen eines anisotropen Ätzpro zesses eingesetzt. Idealerweise werden hierbei Ionen des Plasmas senkrecht zur Oberfläche des zu ätzenden Substrats beschleunigt. Die beschleunigten Ionen sorgen für einen physikalischen Sputter- abtrag.
Besonders geeignet als anisotroper Ätzprozess sind Ausführungsformen des reaktiven lonenätzens (englisch reactive ion etching, RIE) und des reaktiven lonenstrahlätzens (engl, reactive ion beam et- ching, RIBE).
Entsprechend zeichnet sich das erfindungsgemäße Verfahren in bevorzugten Ausführungsformen durch mindestens eines der unmittelbar folgenden Schritte und/oder Merkmale a. bis c. aus: a. Das Plasma im Schritt c. und/oder j. des Anspruchs 1 wird im Rahmen eines anisotropen Ätz prozesses eingesetzt. b. Bei dem anisotropen Ätzprozess werden Ionen des Plasmas senkrecht zur ersten Substratseite (101a) und/oder zur Oberseite (110a) beschleunigt. c. Das zur Plasmabereitstellung verwendete Prozessgas umfasst mindestens eines der reaktiven Gase aus der Gruppe mit CF , C3F8 und CHF3.
Bevorzugt sind die unmittelbar vorstehenden Merkmale a. und b., besonders bevorzugt die unmittel bar vorstehenden Merkmale a. bis c., in Kombination miteinander realisiert.
Überraschenderweise wurde gefunden, dass sich die Anwesenheit der oben erwähnten partikulären Füllstoffe auf das Ergebnis des Materialabtrags mittels des Plasmas besonders vorteilhaft auswirkt.
Es ist nicht nur möglich, mittels des Plasmas Vertiefungen in die erste Substratseite einzubringen, vielmehr ist es auch möglich, in der Oberfläche der ersten Substratseite bereits existierende Vertie fungen weiter zu vertiefen, beispielsweise um Sacklöcher oder gar Durchgangslöcher in dem Ba sissubstrat zu erzeugen. Zu diesem Zweck kann das Verfahren die unmittelbar folgenden zusätzlichen Schritte a. und b. umfassen: a. Vor Schritt a. des Anspruchs 1 wird im Rahmen einer Vorbehandlung mindestens eine Vertie fung in die erste Substratseite eingebracht. b. Zur Bereitstellung des Basissubstrats in Schritt a. des Anspruchs 1 wird die erste Substratseite mit der mindestens einen Vertiefung mit der Deckmetallschicht abgedeckt.
Wird ein derart vorbehandeltes Basissubstrat der beschriebenen Plasmabehandlung unterzogen, so führt diese zu der beschriebenen Ausbildung der mindestens einen Vertiefung in dem mindestens einen ersten Teilbereich der ersten Substratseite. Und wo die bei der Vorbehandlung in das Basissub strat eingebrachten Vertiefungen mit dem ersten Teilbereich überlappen, werden sie durch die Plas mabehandlung weiter vertieft.
Die Einbringung der mindestens einen Vertiefung im Rahmen der Vorbehandlung erfolgt bevorzugt ebenfalls durch Einwirkung eines Plasmas, analog zu Schritt c. des Anspruchs 1. Zur Ausbildung einer hierfür erforderlichen Maske kann auch die Vorbehandlung fotolithographische Schritte umfassen.
Auswahl und Applikation des Füllmetalls ln einer weiteren bevorzugten Weiterbildung der Erfindung umfasst das Verfahren einen der unmittel bar folgenden Schritte a. bis c.: a. Zum Auffüllen der mindestens einen Vertiefung wird die mindestens eine Vertiefung in einem Schritt metallisiert und die metallisierte mindestens eine Vertiefung in einem Folgeschritt mit dem Füllmetall aufgefüllt. b. Die Metallisierung der mindestens einen Vertiefung erfolgt mittels physikalischer oder chemi scher Gasphasenabscheidung, insbesondere mittels Besputtern der ersten Substratseite, oder durch ein nasschemisches Verfahren. c. Die erste Substratseite wird vollflächig metallisiert.
Bevorzugt sind die unmittelbar vorstehenden Merkmale a. und b., insbesondere a. bis c., in Kombina tion miteinander realisiert.
Bevorzugt wird im Rahmen der Metallisierung eine dünne Schicht aus Kupfer oder einer Kupferlegie rung gebildet.
Im Falle einer nasschemischen Metallisierung erfolgt die Metallisierung beispielsweise durch Abschei dung von Kupfer aus einer Lösung.
Das Auffüllen mit dem Füllmetall erfolgt bevorzugt mittels elektrochemischer Abscheidung. Beson ders bevorzugt erfolgt das Auffüllen mittels eines sogenannten Via-Fill-Verfahrens, das es ermöglicht, dass die Abscheidung primär in der mindestens einen Vertiefung sowie gegebenenfalls in Bohrungen oder Sacklöchern erfolgt unter gleichzeitiger Minimierung einer ungewollte Abscheidung auf der ers ten Substratseite unter Verstärkung der Deckmetallschicht in dem mindestens einen zweiten Teilbe reich.
Eine vollflächig aufgebrachte Metallisierungsschicht ermöglicht eine elektrische Kontaktierung der ersten Substratseite um dort einen kathodischen Kontakt für eine nachfolgende elektrochemische Abscheidung positionieren zu können und um sicherzustellen, dass die gesamte Substratseite be schichtet werden kann.
Grundsätzlich kommen als Füllmetall alle Metalle und Legierungen in Frage, aus denen sich Leiter bahnstrukturen auf Leiterplatten hersteilen lassen. Besonders bevorzugt ist allerdings, dass a. das Füllmetall, mit dem die mindestens eine Vertiefung aufgefüllt wird, Kupfer oder eine Kup ferlegierung ist.
Mögliche Vorgehensweisen beim vollständigen Entfernen der Deckmetallschicht / Planarisieren
In einer weiteren bevorzugten Weiterbildung der Erfindung umfasst das Verfahren einen der unmittel bar folgenden Schritte a. oder b.: a. Das Entfernen der Deckmetallschicht in dem mindestens einen zweiten Teilbereich erfolgt mittels eines Ätzschritts. b. Das Entfernen der Deckmetallschicht in dem mindestens einen zweiten Teilbereich erfolgt mittels mechanischer Bearbeitung der ersten Substratseite.
Bei dem Ätzschritt handelt es sich beispielsweise um einen klassischen Ätzschritt unter Verwendung einer starken Säure wie Salzsäure.
Erfolgt das Entfernen der Deckmetallschicht mechanisch, so kann die Deckmetallschicht beispielswei se mittels Polieren und/oder mittels Schleifen entfernt werden. Ziel ist es, die Deckmetallschicht in dem mindestens einen zweiten Teilbereich vollständig zu entfernen. Erst dadurch ist die Bildung der Leiterstruktur oder des Teils der Leiterstruktur abgeschlossen.
Das vollständiges Entfernen der Deckmetallschicht umfasst bevorzugt auch das Entfernen von Füll metall in dem mindestens einen Teilbereich sowie gegebenenfalls auch im Bereich der mindestens einen Vertiefung, soweit das Füllmetall über den Rand oder die Ränder der mindestens einen Vertie fung hinaussteht.
Besonders vorteilhaft lässt sich bei der mechanischen Bearbeitung der ersten Substratseite nicht nur die Deckmetallschicht entfernen sondern gleichzeitig auch das Planarisieren der ersten Substratseite erledigen. Ziel des Planarisierens ist es, die erste Substratseite derart einzuebnen, dass sie keine aus der Oberfläche herausstehende Leiterbahnen aufweist. Die Leiterstruktur ist stattdessen bevorzugt vollständig in der mindestens einen Vertiefung versenkt.
Herstellung von MLBs Bei gemäß dem beschriebenen Verfahren behandelten Basissubstraten liegt die gebildete Leiterstruk tur innerhalb des Basissubstrats in einer Ebene. Das Verfahren ermöglicht allerdings auch die Herstel lung von MLBs, also von Leiterplatten, die Leiterstrukturen in verschiedenen Ebenen umfassen.
Es gibt drei besonders bevorzugte Varianten zur Herstellung von MLBs:
Variante 1
In dieser Variante zeichnet sich das erfindungsgemäße Verfahren durch die zwei unmittelbar folgen den zusätzlichen Schritte a. und b. aus: a. Das Basissubstrat wird mit einer ersten und einer zweiten Substratseite bereitgestellt, die bei de mit einer Deckmetallschicht abgedeckt ist. b. Beide Substratseiten werden zur Ausbildung einer Leiterstruktur einer Behandlung mit den Schritten b. bis e. des Anspruchs 1, gegebenenfalls auch mit den Schritten b. bis f. des An spruchs 1, unterzogen.
Schritt b. umfasst bei Variante 1 im Detail also zwingend
• ein bereichsweises Entfernen der Deckmetallschicht auf der ersten und der zweiten Substrat seite unter jeweiliger Unterteilung der Substratseiten in mindestens einen ersten Teilbereich, in dem die Substratseiten frei von der Deckmetallschicht sind, und in mindestens einen zwei ten Teilbereich, in dem die Substratseiten mit der Deckmetallschicht abgedeckt sind,
• Einwirken eines Plasmas auf die Substratseiten, mit dessen Hilfe in dem mindestens einen ers ten Teilbereich das Polymermaterial unter jeweiliger Bildung mindestens einer Vertiefung ab getragen wird,
• jeweiliges Auffüllen der mindestens einen Vertiefung mit einem Füllmetall sowie
• jeweils vollständiges Entfernen der Deckmetallschichten in dem mindestens einen zweiten Teilbereich, jeweils unter Bildung einer Leiterstruktur.
Bevorzugt werden die Substratseiten nacheinander behandelt.
Variante 2 ln dieser Variante zeichnet sich das erfindungsgemäße Verfahren durch die drei unmittelbar folgen den zusätzlichen Schritte a. bis c. aus: a. Bereitstellung eines Basissubstrats, auf dessen erster Substratseite gemäß den Schritten b. bis f. des Anspruchs 1 eine Leiterstruktur gebildet wurde und dessen zweite Substratseite frei von einem Deckmetall ist. b. Aufbringen einer Deckmetallschicht auf die zweite Substratseite. c. Ausbildung einer Leiterstruktur auf der zweiten Substratseite, indem die zweite Substratseite einer Behandlung mit den Schritten b. bis e. des Anspruchs 1, gegebenenfalls auch mit den Schritten b. bis f. des Anspruchs 1, unterzogen wird.
Schritt c. umfasst bei Variante 2 im Detail also zwingend
• ein bereichsweises Entfernen der Deckmetallschicht auf der zweiten Substratseite unter Un terteilung der zweiten Substratseite in mindestens einen ersten Teilbereich, in dem die zweite Substratseite frei von der Deckmetallschicht ist, und in mindestens einen zweiten Teilbereich, in dem die zweite Substratseite mit der Deckmetallschicht abgedeckt ist,
• Einwirken eines Plasmas auf die zweite Substratseite, mit dessen Hilfe in dem mindestens ei nen ersten Teilbereich das Polymermaterial unter Bildung mindestens einer Vertiefung abge tragen wird,
• Auffüllen der mindestens einen Vertiefung mit einem Füllmetall sowie
• vollständiges Entfernen der Deckmetallschichten in dem mindestens einen zweiten Teilbe reich unter Bildung einer Leiterstruktur.
Variante 3
In dieser Variante zeichnet sich das erfindungsgemäße Verfahren durch die vier unmittelbar folgenden zusätzlichen Schritte a. bis d. aus: a. Ein Basissubstrat, dessen erste Substratseite unter Bildung der Leiterstruktur einer Behand lung gemäß den Schritten b. bis e. des Anspruchs 1, bevorzugt gemäß den Schritten b. bis f. des Anspruchs 1, unterzogen wurde, wird zur Bildung einer mehrschichtigen Leiterplatte als erste Leiterplattenschicht mit der Leiterstruktur als erster Leiterstruktur bereitgestellt. b. Abdeckung der ersten Leiterstruktur mit einer Isolationsschicht, die im Verbund mit dem Ba sissubstrat eine unmittelbar mit der Leiterstruktur in Kontakt stehende Unterseite und eine von der Leiterstruktur abgewandte Oberseite aufweist und die zumindest teilweise aus einem elektrisch nichtleitenden organischen Polymermaterial besteht. c. Sofern noch nicht vorhanden, Bildung einer Deckmetallschicht auf der Oberseite der Isolati onsschicht. d. Durchführung einer Behandlung der Oberseite der Isolationsschicht in Analogie zu den Schrit ten b. bis e. des Anspruchs 1 unter Ausbildung einer zweiten Leiterplattenschicht mit einer zweiten Leiterstruktur.
Schritt d. umfasst bei Variante 3 im Detail also
• Ein bereichsweises Entfernen der Deckmetallschicht auf der Oberseite unter Unterteilung der Oberseite in mindestens einen ersten Teilbereich, in dem die Oberseite frei von der Deckme tallschicht ist, und in mindestens einen zweiten Teilbereich, in dem die Oberseite mit der Deckmetallschicht abgedeckt ist,
• Einwirken eines Plasmas auf die Oberseite, mit dessen Hilfe in dem mindestens einen ersten Teilbereich das Polymermaterial unter Bildung mindestens einer Vertiefung abgetragen wird,
• Auffüllen der mindestens einen Vertiefung mit einem Füllmetall sowie
• Vollständiges Entfernen der Deckmetallschicht in dem mindestens einen zweiten Teilbereich unter Bildung der zweiten Leiterstruktur.
Während die Varianten 1 und 2 zu einem Basissubstrat führen, dessen beide Substratseiten jeweils mit einer in mindestens einer Vertiefung versenkten Leiterstruktur versehen sind, führt die Variante 3 zu einer mehrschichtigen Leiterplatte, die mindestens zwei Leiterplattenschichten umfasst, die jeweils eine Leiterstruktur aufweisen. Selbstverständlich können auch gemäß den Varianten 1 und 2 behan delte Basissubstrate, bei denen sich auf der ersten und auf der zweiten Substratseite jeweils bereits eine Leiterstruktur findet, als erste Leiterplattenschicht dienen und gemäß Variante 3 weiter verarbei tet werden.
Variante 3 ermöglicht den sequentiellen Aufbau von Leiterplatten mit grundsätzlich beliebig vielen Leiterplattenschichten. So kann beispielsweise auf die zweite Leiterstruktur eine weitere Isolations schicht aufgebracht und der gleichen Behandlung wie die auf die erste Leiterstruktur aufgebrachte Isolationsschicht unterworfen werden. Diese Schritte lassen sich beliebig oft wiederholen. Bei allen Varianten 1 und 2 gilt, dass für die Durchführung der Schritte b. bis f. des Anspruchs 1, die Auswahl und Beschaffenheit der Basissubstrate und die Auswahl und die Applikation der Deckmetall schichten sowie des Füllmetalls jeweils die oben bereits beschriebenen bevorzugten Weiterbildungen gelten.
Für Variante 3 gilt, dass die Isolationsschicht wie das in Schritt a. des Anspruchs 1 bereitgestellte Ba sissubstrat ausgebildet sein kann. Besonders bevorzugt handelt es sich bei der Isolationsschicht um eine Folie aus einem der genannten elektrisch nichtleitenden organischen Polymermaterialien. Für das gemäß Variante 3 durchgeführte Aufbringen auf und das bereichsweise Entfernen der Deckmetall schicht von der Isolationsschicht, die Plasmabehandlung, das Auffüllen der mindestens einen Vertie fung und das vollständige Entfernen der Deckmetallschicht gelten gleichfalls die im Zusammenhang mit der Behandlung des Basissubstrats offenbarten bevorzugten Weiterbildungen.
Das Aufbringen der Isolationsschicht in Variante 3 erfolgt bevorzugt durch Laminieren, Beschichten oder durch Kleben.
Durchkontaktierungen
Gemäß Variante 3 hergestellte Leiterplatten weisen Leiterstrukturen in unterschiedlichen Schichten auf. Um die Leiterstrukturen elektrisch miteinander zu verbinden, sind Durchkontaktierungen erfor derlich. Zwei Vorgehensweisen A und B sind zur Bildung der Durchkontaktierungen besonders bevor zugt:
Vorgehensweise A
Hierbei zeichnet sich das erfindungsgemäße Verfahren gemäß Variante 3 durch die zwei unmittelbar folgenden zusätzlichen Schritte a. und b. aus: a. Bei der Behandlung der Oberseite wird zwischen der Plasmabehandlung und dem Auffüllen mit dem Füllmetall mindestens eine auf der Oberseite gebildete Vertiefung mit einer bereits mit dem Füllmetall gefüllten Vertiefung in der ersten Leiterplattenschicht durch eine Bohrung verbunden. b. Das Auffüllen der mindestens einen Vertiefung mit dem Füllmetall umfasst auch das Auffüllen der Bohrung. Die Durchkontaktierung lässt sich also elegant in ein erfindungsgemäßes Verfahren integrieren, ohne dass signifikanter Mehraufwand entsteht.
Bei der Bohrung handelt es sich besonders bevorzugt um eine Laserbohrung.
Analog hierzu können im Übrigen auch gemäß den Varianten 1 und 2 gebildete Leiterstrukturen elektrisch kontaktiert werden. Wird z.B. gemäß Variante 2 eine Leiterstruktur auf der zweiten Sub stratseite gebildet, so können nach dem Einwirken des Plasmas auf die zweite Substratseite eine oder mehrere der dabei gebildeten Vertiefungen mittels einer Bohrung mit der Leiterstruktur auf der ersten Substratseite verbunden werden. Die elektrische Kontaktierung erfolgt dann beim anschließenden Füllen der Bohrung und der Vertiefungen mit dem Füllmetall.
Vorgehensweise B
Hierbei umfasst das erfindungsgemäße Verfahren gemäß Variante 3 die unmittelbar folgenden sechs Schritte a. bis f.: a. Ein Basissubstrat, dessen erste Substratseite unter Bildung einer Leiterstruktur einer erfin dungsgemäßen Behandlung gemäß den Schritten b. bis e. des Anspruchs 1, bevorzugt gemäß den Schritten b. bis f. des Anspruchs 1, unterzogen wurde, wird zur Bildung einer mehrschich tigen Leiterplatte als erste Leiterplattenschicht mit der gebildeten Leiterstruktur als erster Lei terstruktur bereitgestellt. b. Die erste Leiterstruktur wird mit einer Isolationsschicht abgedeckt, die im Verbund mit dem Basissubstrat eine unmittelbar mit der Leiterstruktur in Kontakt stehende Unterseite und eine von der Leiterstruktur abgewandte Oberseite aufweist und die zumindest teilweise aus einem elektrisch nichtleitenden organischen Polymermaterial besteht. c. Vor oder nach Schritt b, Einbringen mindestens einer ersten Vertiefung in die Oberseite der Isolationsschicht, insbesondere mittels Einwirkung eines Plasmas. d. Sofern noch nicht vorhanden, Bildung einer Deckmetallschicht auf der Oberseite mit der min destens einen ersten Vertiefung. e. Bereichsweises Entfernen der Deckmetallschicht unter Unterteilung der Oberseite in mindes tens einen ersten Teilbereich, in dem die Oberseite frei von der Deckmetallschicht ist, und in mindestens einen zweiten Teilbereich, in dem die Oberseite mit der Deckmetallschicht abge- deckt ist, wobei der mindestens eine erste Teilbereich die mindestens eine erste, zuvor einge- brachte Vertiefung in der Oberseite der Isolationsschicht umfasst. f. Einwirken eines Plasmas auf die Oberseite, mit dessen Hilfe in dem mindestens einen ersten Teilbereich das Polymermaterial unter Bildung mindestens einer zweiten Vertiefung abgetra gen wird,
Durch das Einwirken des Plasmas in Schritt f. wird die in Schritt c. in die Oberseite der Isolations schicht eingebrachte mindestens eine Vertiefung weiter vertieft, zumindest soweit sie in dem mindes tens einen ersten Teilbereich liegt. Bei ausreichend langer Einwirkzeit kann hieraus eine Durchbre chung resultieren, die bei entsprechender Metallisierung und/oder Auffüllung mit einem Füllmetall zur Durchkontaktierung dienen kann, insbesondere zu der ersten Leiterstruktur.
Die in Schritt c. vorgenommene Behandlung der Oberseite der Isolationsschicht erfolgt bevorzugt wie die oben beschriebene Vorbehandlung des Basissubstrats.
Abschließende Verfahrensschritte
In bevorzugten Ausführungsformen werden gemäß dem Verfahren gebildete außenliegende Lei terstrukturen zu ihrem Schutz mit einem Lötstopplack überzogen. Freie Kontakte können mit einem Edelmetall, beispielsweise mit Gold, Silber oder Platin, überzogen werden.
Merkmale und Eigenschaften gemäß dem erfindungsgemäßen Verfahren hergestellter Leiterplatten
Eine erfindungsgemäße, gemäß obigem Verfahren hergestellte Leiterplatte zeichnet sich durch die folgenden Merkmale aus: a. Sie umfasst ein Basissubstrat mit einer ersten und einer zweiten Substratseite. b. Das Basissubstrat weist auf der ersten Substratseite mindestens eine Vertiefung auf, in die ei ne Leiterstruktur eingebettet ist. c. Das Basissubstrat weist auf der ersten Substratseite eine planarisierte Oberfläche auf.
In einer bevorzugten Ausführungsform zeichnet sich die Leiterplatte durch das unmittelbar folgende Merkmal a. aus: a. Sie weist einen mehrschichtigen Aufbau auf und umfasst das Basissubstrat als erste Leiter plattenschicht mit einer ersten Leiterstruktur sowie eine Isolationsschicht als zweite Leiter plattenschicht mit einer zweiten Leiterstruktur.
Weitere Leiterplattenschichten können vorgesehen sein. Bevorzugt weist die Leiterplatte zwischen 2 und 20 Leiterplattenschichten auf.
Zahlreiche bevorzugt Merkmale betreffend die gemäß der Erfindung hergestellte Leiterplatte sowie betreffend das Basissubstrat und die Isolationsschicht wurden bereits bei der Beschreibung des erfin dungsgemäßen Verfahrens offenbart. Es ist zu betonen, dass das Basissubstrat und die Isolations schicht besonders bevorzugt Folien sind.
Vorteile der Erfindung
Gemäß dem beschriebenen Verfahren können Leiterplatten mit höchster Auflösung im pm-Bereich hergestellt werden, und zwar mit geringerem Aufwand und geringeren Produktionskosten bei gleich zeitig höherer Ausbeute, als es der Stand der Technik erlaubt. Die Nachteile der eingangs genannten subtraktiven sowie additiven und semi-additiven Verfahren werden umgangen.
Bei der Herstellung von MLBs, insbesondere bei dem beschriebenen sequentiellen Aufbau, wirkt es sich positiv aus, dass die Leiterstrukturen im Basissubstrat versenkt sind. Die beim Zusammenfügen von Basissubstraten auf die Leiterstrukturen wirkenden Drücke sind vergleichsweise gering, was sich hinsichtlich bestehender Impedanz- und Signalgeschwindigkeitsanforderungen positiv auswirkt. Po sitiv wirkt sich diesbezüglich auch aus, dass sich mittels des Plasmaätzens Kanäle mit ausgesprochen hoher Akkuratesse bilden lassen.
Grundsätzlich würden sich solche Kanäle auch mit Hilfe eines Lasers bilden lassen. Dem gegenüber bietet das Plasmaätzen den Vorteil, dass sich beim Plasmaätzen alle Kanäle und sonstigen Vertiefun gen gleichzeitig und in einem Schritt ausbilden lassen, was in der Regel um ein Vielfaches schneller und kostengünstiger ist. Weiterhin lassen sich mittels Plasmaätzen höhere Auflösungen erzielen.
Weitere Merkmale, Einzelheiten und Vorzüge der Erfindung ergeben sich aus den Ansprüchen und der Zusammenfassung, deren beider Wortlaut durch Bezugnahme zum Inhalt der Beschreibung gemacht wird, der folgenden Beschreibung bevorzugter Ausführungsformen der Erfindung sowie anhand der Zeichnung. Hierbei illustrieren schematisch
Figur 1 den Ablauf einer erfindungsgemäßen Verfahrens gemäß der oben beschriebenen Vari ante 3 und die
Figuren 2 und 3 mikroskopische Aufnahmen von im Rahmen eines erfindungsgemäßen Ver fahrens mittels eines Plasmas geätzten Basissubstraten.
Gemäß Figur 1 wird in einem Schritt A ein Basissubstrat 101 bereitgestellt. Dieses wird in Schritt B auf seiner ersten Substratseite 101a mit einer Deckmetallschicht 102 abgedeckt. Zum teilweisen Abtrag der Deckmetallschicht 102 wird in Schritt C ein Resist 103 auf die Deckmetallschicht 102 aufgetragen, das in Schritt D in den ersten Teilbereichen 104 belichtet und entfernt wird. In Schritt E wird die Deckmetallschicht 102 in den ersten Teilbereichen 104, die nicht mehr von dem Resist 103 abgedeckt sind, mittels einer Ätzlösung entfernt. Die ursprünglich mit der Deckmetallschicht 102 vollständig be deckte Substratseite 101a ist nun unterteilt in die ersten Teilbereiche 104, in denen sie frei von der Deckmetallschicht 102 ist, und in die zweiten Teilbereiche 105, in denen sie nach wie vor mit der Deckmetallschicht 102 abgedeckt ist. In Schritt F lässt man ein Plasma auf die Substratseite 101a ein wirken. Während die Teilbereiche 105 von der Deckmetallschicht 102 vor dem Plasma abgeschirmt werden, bewirkt dieses in den Teilbereichen 104 einen Materialabtrag und in der Folge eine Bildung der Vertiefungen 106. Gleichzeitig wird dabei auch das Resist 103 vollständig entfernt. Im Schritt G erfolgt eine Metallisierung der Vertiefungen 106 mittels Sputterns, gefolgt von einem Auffüllen der Vertiefungen 106 mittels elektrochemischer Abscheidung eines Füllmetalls 108 in Schritt H. Über schüssiges Füllmetall 108 wird dann in Schritt I zusammen mit der Deckmetallschicht 102 in den Teil bereichen 105 mechanisch entfernt. Hierbei wird die Leiterstruktur 109 gebildet, die in den Vertiefun gen 106 versenkt ist.
Zur Bildung eines MLB wird in Schritt J eine Isolationsschicht 110 unmittelbar auf die Substratseite 101a mit der Leiterstruktur 109 laminiert. In Schritt K wird deren Oberseite 110a mit einer Deckmetall schicht 111 abgedeckt, die in den Schritten L, M und N - in Analogie zu den Schritten C, D und E - unter Auftrag eines Resists 112 und dessen bereichsweiser Entfernung mit einer Ätzlösung bereichsweise wieder entfernt wird. Die ursprünglich mit der Deckmetallschicht 111 vollständig bedeckte Oberseite 110a der Isolationsschicht 110 ist nun unterteilt in die ersten Teilbereiche 113, in denen sie frei von der Deckmetallschicht 111 ist, und in die zweiten Teilbereiche 114, in denen sie nach wie vor mit der Deckmetallschicht 111 abgedeckt ist. In Schritt 0 lässt man ein Plasma auf die Oberseite 110a der Isolationsschicht 110 einwirken. Während die Teilbereiche 114 durch die Deckmetallschicht 111 vor dem Plasma abgeschirmt werden, bewirkt dieses in den Teilbereichen 113 einen Materialabtrag und in der Folge eine Bildung der Vertiefungen 115. Gleichzeitig wird dabei auch das Resist 112 vollständig entfernt. Im Schritt P wird eine der gebildeten Vertiefungen 115 durch eine Bohrung 116 mit einer bereits mit dem Füllmetall 108 gefüllten Vertiefung 106 der ersten Leiterstruktur 109 verbunden. Es folgt in Schritt Q eine Metallisierung der Vertiefungen 115 einschließlich der Bohrung 116 mittels Sput- terns, gefolgt von einem Auffüllen der Vertiefungen 115 mittels elektrochemischer Abscheidung eines Füllmetalls 118 in Schritt R. Überschüssiges Füllmetall 118 wird dann in Schritt S zusammen mit der Deckmetallschicht 111 in den Teilbereichen 114 mechanisch entfernt. Hierbei wird die Leiterstruktur 119 gebildet, die in den Vertiefungen 115 versenkt ist. In Schritt T erfolgt ein Auftrag eines Lötstopp lacks 120, gefolgt von einer teilweisen Vergoldung 121 einzelner Kontakte der Leiterstruktur 119.
Eine Reduzierung der Anzahl der Einzelschritte des beschriebenen Verfahrens lässt sich erreichen, indem an Stelle der fotolitographischen Strukturierung der Deckmetallschichten 102 und 111 in den Schritten C bis E und L bis N eine Strukturierung der Deckmetallschichten mittels eines Lasers vorge nommen wird.
Die in den Figuren 2 und 3 dargestellten Basissubstrate wurden im Schritt F des in Fig. 1 dargestellten Verfahrensablaufs mittels RIE behandelt und illustrieren das Ergebnis der Plasmabehandlung.

Claims

Patentansprüche
1. Verfahren zur Herstellung einer mehrschichtigen Leiterplatte mit einer metallischen Leiterstruk tur mit den Schritten a. Bereitstellung eines als Folie oder Platte ausgebildeten Basissubstrats (101) mit einer ers ten Substratseite (101a) und einer zweiten Substratseite, das zumindest teilweise aus ei nem elektrisch nichtleitenden organischen Polymermaterial besteht und bei dem die erste Substratseite (101a) mit einer Deckmetallschicht (102) abgedeckt ist,
b. Bereichsweises Entfernen der Deckmetallschicht (102) unter Unterteilung der ersten Sub stratseite (101a) in mindestens einen ersten Teilbereich (104), in dem die erste Substratsei te (101a) frei von der Deckmetallschicht (102) ist, und in mindestens einen zweiten Teilbe reich (105), in dem die erste Substratseite (101a) mit der Deckmetallschicht (102) abge deckt ist,
c. Einwirken eines Plasmas auf die erste Substratseite (101a), mit dessen Hilfe in dem min destens einen ersten Teilbereich (104) das Polymermaterial unter Bildung mindestens ei- nerVertiefung (106) abgetragen wird,
d. Auffüllen der mindestens einen Vertiefung (106) mit einem Füllmetall (108) sowie e. Vollständiges Entfernen der Deckmetallschicht (102) in dem mindestens einen zweiten Teilbereich (105) unter Bildung einer ersten Leiterstruktur (109) oder eines Teils einer ers ten Leiterstruktur,
f. Gegebenenfalls Planarisieren der ersten Substratseite (101a) mit der aufgefüllten mindes tens einen Vertiefung (106).
g. Abdecken der ersten Leiterstruktur (109) mit einer Isolationsschicht (110), die im Verbund mit dem Basissubstrat (101) eine unmittelbar mit der ersten Leiterstruktur (109) in Kontakt stehende Unterseite und eine von der ersten Leiterstruktur (109) abgewandte Oberseite (110a) aufweist und die zumindest teilweise aus einem elektrisch nichtleitenden organi schen Polymermaterial besteht,
h. Sofern noch nicht vorhanden, Bildung einer Deckmetallschicht (111) auf der Oberseite (110a) der Isolationsschicht (110),
i. Bereichsweises Entfernen der Deckmetallschicht (111) unter Unterteilung der Oberseite (110a) in mindestens einen ersten Teilbereich (113), in dem die Oberseite (110a) frei von der Deckmetallschicht (111) ist, und in mindestens einen zweiten Teilbereich (114), in dem die Oberseite (110a) mit der Deckmetallschicht (111) abgedeckt ist, j. Einwirken eines Plasmas auf die Oberseite (110a), mit dessen Hilfe in dem mindestens ei nen ersten Teilbereich (113) das Polymermaterial unter Bildung mindestens einer Vertie fung (115) abgetragen wird,
k. Auffüllen der mindestens einen Vertiefung (115) mit einem Füllmetall (118) sowie l. Vollständiges Entfernen der Deckmetallschicht (111) in dem mindestens einen zweiten Teilbereich (114) unter Bildung einer zweiten Leiterstruktur (119) oder eines Teils einer zweiten Leiterstruktur (119).
2. Verfahren nach Anspruch 1 mit mindestens einem der folgenden zusätzlichen Schritte und/oder Merkmale: a. Das Basissubstrat (101) und/oder die Isolationsschicht (110) weist eine Dicke im Bereich von 10 pm bis 3 mm auf.
b. Das organische Polymermaterial ist ausgewählt aus der Gruppe mit Polyimid, Polyamid, Teflon, Polyester, Polyphenylensulfid, Polyoxymethylen und Polyetherketon.
3. Verfahren nach Anspruch 1 mit mindestens einem der folgenden zusätzlichen Schritte und/oder
Merkmale: a. Das Basissubstrat (101) und/oder die Isolierschicht (110) umfassen Füllstoffe, insbesondere dielektrische Füllstoffe.
b. Das Basissubstrat (101) und/oder die Isolierschicht (110) ist eine Kunststofffolie aus dem elektrisch nichtleitenden organischen Polymermaterial und umfasst die Füllstoffen gemäß Merkmal a..
c. Die Füllstoffe weisen eine mittlere Partikelgröße (d50) < 1 pm auf.
4. Verfahren nach Anspruch 1 oder nach Anspruch 2 mit mindestens einem der folgenden zusätzli chen Schritte und/oder Merkmale: a. Als Deckmetallschicht (102) und/oder als Deckmetallschicht (111) wird eine Schicht aus Kupfer oder aus einer Kupferlegierung gewählt.
b. Die Deckmetallschicht (102) und/oder die Deckmetallschicht (111) weist eine Dicke im Be reich von 10 nm bis 10 pm auf. c. Zur Bereitstellung des Basissubstrats (101) wird die Deckmetallschicht (102) mittels physi kalischer oder chemischer Gasphasenabscheidung auf der ersten Substratseite gebildet und/oder die Deckmetallschicht (111) wird auf der Oberseite (110a) der Isolationsschicht (110) mittels physikalischer oder chemischer Gasphasenabscheidung gebildet. d. Die Deckmetallschicht (102) wird durch Sputtern auf der ersten Substratseite (101a) gebil det und/oder die Deckmetallschicht (111) wird durch Sputtern auf der Oberseite (110a) ge bildet.
e. Die Deckmetallschicht (102) und/oder die Deckmetallschicht (111) wird durch einen nass chemischen Beschichtungsprozess gebildet.
5. Verfahren nach einem der vorhergehenden Ansprüche mit einem der folgenden zusätzlichen
Schritte und/oder Merkmale: a. Das bereichsweise Entfernen der Deckmetallschicht (102) auf der ersten Substratseite (101a) und/oder das bereichsweise Entfernen der Deckmetallschicht (111) auf der Obersei te (110a) erfolgt unter Einsatz eines Maskier- und eines nasschemischen Ätzschritts.
b. Das bereichsweise Entfernen der Deckmetallschicht (102) auf der ersten Substratseite (101a) und/oder das bereichsweise Entfernen der Deckmetallschicht (111) auf der Obersei te (110a) erfolgt mittels eines Lasers.
6. Verfahren nach einem der vorhergehenden Ansprüche mit mindestens einem der folgenden zusätzlichen Schritte und/oder Merkmale: a. Zur Bereitstellung des Plasmas wird ein Prozessgas aus der Gruppe mit 02, H2, N2, Argon, Helium, CF , C3F8, CHF3 und Mischungen der vorgenannten Gase wie 02 / CF4 verwendet. b. Das Einwirken des Plasmas erfolgt bei einer Temperatur im Bereich von minus 15 °C bis 200 °C.
7. Verfahren nach einem der vorhergehenden Ansprüche mit mindestens einem der folgenden zusätzlichen Schritte und/oder Merkmale: a. Das Plasma im Schritt c. und/oder j. des Anspruchs 1 wird im Rahmen eines anisotropen Ätzprozesses eingesetzt.
b. Bei dem anisotropen Ätzprozess werden Ionen des Plasmas senkrecht zur ersten Substrat seite (101a) und/oder zur Oberseite (110a) beschleunigt. c. Das zur Plasmabereitstellung verwendete Prozessgas umfasst mindestens eines der reakti ven Gase aus der Gruppe mit CF , C3F8 und CHF3.
8. Verfahren nach einem der vorhergehenden Ansprüche mit mindestens einem der folgenden zusätzlichen Schritte und/oder Merkmale: a. Zum Auffüllen der mindestens einen Vertiefung (106) und/oder der mindestens einen Ver tiefung (115) wird die mindestens eine Vertiefung (106) und/oder die mindestens eine Ver tiefung (115) in einem Schritt metallisiert und die metallisierte mindestens eine Vertiefung (106) und/oder (115) in einem Folgeschritt mit dem Füllmetall (108) und/oder (118) aufge füllt.
b. Die Metallisierung der mindestens einen Vertiefung (106) und/oder der mindestens einen Vertiefung (115) erfolgt mittels physikalischer oder chemischer Gasphasenabscheidung, insbesondere mittels Besputtern der ersten Substratseite (101a) und/oder der Oberseite (110a), oder nasschemisch.
c. Die erste Substratseite (101a) und/oder die Oberseite (110a) wird vollflächig metallisiert.
9. Verfahren nach einem der vorhergehenden Ansprüche mit mindestens einem der folgenden zusätzlichen Schritte und/oder Merkmale: a. Das Füllmetall (108) und/oder (118), mit dem die mindestens eine Vertiefung (106) und/oder (115) aufgefüllt wird, ist Kupfer oder eine Kupferlegierung.
10. Verfahren nach einem der vorhergehenden Ansprüche mit mindestens einem der folgenden zusätzlichen Schritte und/oder Merkmale: a. Das Entfernen der Deckmetallschicht (102) und/oder der Deckmetallschicht (111) in dem mindestens einen zweiten Teilbereich (105) und/oder (114) erfolgt mittels eines Ätzschritts und/oder mittels mechanischer Bearbeitung der ersten Substratseite (101a) und/oder der Oberseite (110a).
11. Verfahren nach einem der vorhergehenden Ansprüche mit den folgenden zusätzlichen Schritten und/oder Merkmalen: a. Das Basissubstrat mit der ersten und der zweiten Substratseite weist eine Deckmetall schicht auf beiden Substratseiten auf. b. Beide Substratseiten werden zur Ausbildung einer Leiterstruktur einer Behandlung mit den Schritten b. bis e. des Anspruchs 1 unterzogen.
12. Verfahren nach einem der Ansprüche 1 bis 8 mit den folgenden zusätzlichen Schritten und/oder
Merkmalen: a. Bereitstellung eines Basissubstrats, auf dessen erster Substratseite gemäß den Schritten b. bis f. des Anspruchs 1 eine Leiterstruktur gebildet wurde und dessen zweite Substratseite frei von einem Deckmetall ist.
b. Aufbringen einer Deckmetallschicht auf die zweite Substratseite.
c. Ausbildung einer Leiterstruktur auf der zweiten Substratseite durch eine Behandlung der Substratseite mit den Schritten b. bis e. des Anspruchs 1.
13. Verfahren nach Anspruch 1 mit den folgenden zusätzlichen Schritten und/oder Merkmalen: a. Bei der Behandlung der Oberseite (110a) wird zwischen der Plasmabehandlung und dem Auffüllen mit dem Füllmetall (118) mindestens eine auf der Oberseite (110a) gebildete Ver tiefung (115) mit einer bereits mit dem Füllmetall (108) gefüllten Vertiefung (106) in der ers ten Leiterplattenschicht durch eine Bohrung (116) verbunden.
b. Das Auffüllen der mindestens einen Vertiefung (115) mit dem Füllmetall (118) umfasst auch das Auffüllen der Bohrung (116).
14. Verfahren nach einem der Ansprüche 1 bis 8 mit den folgenden zusätzlichen Schritten und/oder
Merkmalen: a. Vor oder nach Schritt g. des Anspruchs 1, Einbringen mindestens einer ersten Vertiefung in die Oberseite (110a) der Isolationsschicht.
b. Bei dem bereichsweisen Entfernen der Deckmetallschicht (102) in Schritt i. des Anspruchs 1 umfasst der erste Teilbereich (113) die mindestens eine erste, zuvor eingebrachte Vertie fung in der Oberseite (110a) der Isolationsschicht.
15. Leiterplatte mit den folgenden Merkmalen: a. Sie weist einen mehrschichtigen Aufbau auf und.
b. Sie umfasst einen Verbund aus einem Basissubstrat (101) als erste Leiterplattenschicht und einer Isolationsschicht (110) als zweite Leiterplattenschicht. c. Das Basissubstrat (101) umfasst eine erste Substratseite (101a) und eine zweite Substrat seite.
d. Das Basissubstrat (101) weist auf der ersten Substratseite (101a) mindestens eine Vertie fung (106) auf, in die eine erste Leiterstruktur (109) eingebettet ist.
Das Basissubstrat (101) weist auf der ersten Substratseite (101a) eine planarisierte Oberflä che auf.
f. Die Isolationsschicht (110) umfasst eine Oberseite (110a) und eine Unterseite.
g. Die erste Leiterstruktur (109) ist von der Isolationsschicht (110) abgedeckt, wobei die Un terseite der Isolationsschicht (110) unmittelbar mit der ersten Leiterstruktur (109) in Kon takt steht.
h. Die Isolationsschicht (110) weist auf der Oberseite (110a) mindestens eine Vertiefung (115) auf, in die eine zweite Leiterstruktur (119) eingebettet ist.
PCT/EP2020/067042 2019-07-04 2020-06-18 VERFAHREN ZUR LEITERPLATTENHERSTELLUNG SOWIE GEMÄß DEM VERFAHREN HERGESTELLTE LEITERPLATTEN WO2021001167A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021572092A JP2022537656A (ja) 2019-07-04 2020-06-18 印刷回路板を製造するための方法、及びかかる方法に従って製造された印刷回路板
EP20734156.1A EP3994963A1 (de) 2019-07-04 2020-06-18 VERFAHREN ZUR LEITERPLATTENHERSTELLUNG SOWIE GEMÄß DEM VERFAHREN HERGESTELLTE LEITERPLATTEN
US17/624,082 US20220361341A1 (en) 2019-07-04 2020-06-18 Method of producing printed circuit boards and printed circuit boards produced in accordance with the method
KR1020227003720A KR20220030279A (ko) 2019-07-04 2020-06-18 인쇄회로기판 제조 방법 및 상기 제조 방법에 따라 제조된 인쇄회로기판
CN202080048922.3A CN114009154A (zh) 2019-07-04 2020-06-18 印刷电路板制造方法以及根据该方法制造的印刷电路板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019209889.4A DE102019209889A1 (de) 2019-07-04 2019-07-04 Verfahren zur Leiterplattenherstellung sowie gemäß dem Verfahren hergestellte Leiterplatten
DE102019209889.4 2019-07-04

Publications (1)

Publication Number Publication Date
WO2021001167A1 true WO2021001167A1 (de) 2021-01-07

Family

ID=71120168

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/067042 WO2021001167A1 (de) 2019-07-04 2020-06-18 VERFAHREN ZUR LEITERPLATTENHERSTELLUNG SOWIE GEMÄß DEM VERFAHREN HERGESTELLTE LEITERPLATTEN

Country Status (8)

Country Link
US (1) US20220361341A1 (de)
EP (1) EP3994963A1 (de)
JP (1) JP2022537656A (de)
KR (1) KR20220030279A (de)
CN (1) CN114009154A (de)
DE (1) DE102019209889A1 (de)
TW (1) TW202109622A (de)
WO (1) WO2021001167A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021209939A1 (de) 2021-09-08 2023-03-09 Gebr. Schmid Gmbh Verfahren zur Leiterplattenherstellung und Leiterplatte
CN115884494A (zh) * 2021-09-28 2023-03-31 深南电路股份有限公司 一种线路内埋方法及线路内埋pcb板
CN114745845B (zh) * 2022-04-30 2023-08-08 苏州浪潮智能科技有限公司 一种印刷电路板及制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0127689A1 (de) * 1983-05-19 1984-12-12 Ibm Deutschland Gmbh Verfahren zum Herstellen von gedruckten Schaltungen mit in das Isolierstoffsubstrat eingebetteten metallischen Leiterzugstrukturen
US5369881A (en) * 1992-09-25 1994-12-06 Nippon Mektron, Ltd. Method of forming circuit wiring pattern
US6518160B1 (en) * 1998-02-05 2003-02-11 Tessera, Inc. Method of manufacturing connection components using a plasma patterned mask
US20060131176A1 (en) * 2004-12-21 2006-06-22 Shih-Ping Hsu Multi-layer circuit board with fine pitches and fabricating method thereof
US20150351235A1 (en) * 2014-05-29 2015-12-03 Toyota Jidosha Kabushiki Kaisha Multilayer wiring board and manufacturing method for the multilayer wiring board

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5244538A (en) * 1991-07-26 1993-09-14 Microelectronics And Computer Technology Corporation Method of patterning metal on a substrate using direct-write deposition of a mask
JPH07240568A (ja) * 1994-02-28 1995-09-12 Mitsubishi Electric Corp 回路基板およびその製造方法
US20060127686A1 (en) * 2004-12-15 2006-06-15 Meloni Paul A Thermally conductive polyimide film composites having high thermal conductivity useful in an electronic device
KR101267277B1 (ko) * 2011-05-19 2013-05-24 한국기계연구원 유연기판의 금속배선 형성방법
US20140027163A1 (en) * 2012-07-30 2014-01-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0127689A1 (de) * 1983-05-19 1984-12-12 Ibm Deutschland Gmbh Verfahren zum Herstellen von gedruckten Schaltungen mit in das Isolierstoffsubstrat eingebetteten metallischen Leiterzugstrukturen
US5369881A (en) * 1992-09-25 1994-12-06 Nippon Mektron, Ltd. Method of forming circuit wiring pattern
US6518160B1 (en) * 1998-02-05 2003-02-11 Tessera, Inc. Method of manufacturing connection components using a plasma patterned mask
US20060131176A1 (en) * 2004-12-21 2006-06-22 Shih-Ping Hsu Multi-layer circuit board with fine pitches and fabricating method thereof
US20150351235A1 (en) * 2014-05-29 2015-12-03 Toyota Jidosha Kabushiki Kaisha Multilayer wiring board and manufacturing method for the multilayer wiring board

Also Published As

Publication number Publication date
EP3994963A1 (de) 2022-05-11
KR20220030279A (ko) 2022-03-10
US20220361341A1 (en) 2022-11-10
DE102019209889A1 (de) 2021-01-07
TW202109622A (zh) 2021-03-01
CN114009154A (zh) 2022-02-01
JP2022537656A (ja) 2022-08-29

Similar Documents

Publication Publication Date Title
WO2021001167A1 (de) VERFAHREN ZUR LEITERPLATTENHERSTELLUNG SOWIE GEMÄß DEM VERFAHREN HERGESTELLTE LEITERPLATTEN
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE19645854A1 (de) Verfahren zur Herstellung von Leiterplatten
US8366903B2 (en) Method for manufacturing printed wiring board and electrolytic etching solution for use in the manufacturing method
RU2543518C1 (ru) Способ изготовления двусторонней печатной платы
AT10030U1 (de) Verfahren zum herstellen einer starr-flexiblen leiterplatte sowie starr-flexible leiterplatte
AT12316U1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
EP0620702A2 (de) Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
US5733468A (en) Pattern plating method for fabricating printed circuit boards
WO2022028852A1 (de) Verfahren zur leiterplattenherstellung
EP2513957A2 (de) Verfahren zur herstellung einer elektronischen baugruppe und elektronische baugruppe
EP0406678A1 (de) Quellmittel zur Vorbehandlung von Kunstharzen vor einer stromlosen Metallisierung
WO2007131256A2 (de) Verfahren zum festlegen eines elektronischen bauteils auf einer leiterplatte sowie system bestehend aus einer leiterplatte und wenigstens einem elektronischen bauteil
DE102016224943A1 (de) Trägersubstrat, Elektronikmodul und Verfahren zum Ausbilden eines Trägersubstrates
EP0692178B1 (de) Strukturieren von leiterplatten
DE19509231C2 (de) Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem
EP2280592B1 (de) Ausbilden einer Kontaktfläche auf einer Leiterplatte
DE3914727A1 (de) Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung
WO2023036888A1 (de) Verfahren zur leiterplattenherstellung und leiterplatte
DE102016200062B4 (de) Verfahren zur Ausbildung elektrisch leitender Durchkontaktierungen in keramischen Schaltungsträgern
DE4437963A1 (de) Verfahren zum Herstellen von Mehrschicht-Leiterplatten und damit hergestellte Mehrschicht-Leiterplatte
DE112017004155T5 (de) Leiterplatte und Verfahren zur Herstellung derselben
DE2234408A1 (de) Verfahren zur herstellung einer elektrischen leiteranordnung
DE10350829A1 (de) Verfahren zur Herstellung eines Multilayers aus ungebrannter Keramik

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20734156

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021572092

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20227003720

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2020734156

Country of ref document: EP

Effective date: 20220204