CN114009154A - 印刷电路板制造方法以及根据该方法制造的印刷电路板 - Google Patents

印刷电路板制造方法以及根据该方法制造的印刷电路板 Download PDF

Info

Publication number
CN114009154A
CN114009154A CN202080048922.3A CN202080048922A CN114009154A CN 114009154 A CN114009154 A CN 114009154A CN 202080048922 A CN202080048922 A CN 202080048922A CN 114009154 A CN114009154 A CN 114009154A
Authority
CN
China
Prior art keywords
metal layer
substrate
recess
substrate side
cover metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080048922.3A
Other languages
English (en)
Inventor
C·施密德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gebrueder Schmid GmbH and Co
Original Assignee
Gebrueder Schmid GmbH and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gebrueder Schmid GmbH and Co filed Critical Gebrueder Schmid GmbH and Co
Publication of CN114009154A publication Critical patent/CN114009154A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0585—Second resist used as mask for selective stripping of first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

为了制造印刷电路板，提供形成为膜或板的基底基板(101)，其具有第一基板侧(101a)和第二基板侧，该基底基板至少部分地由非导电有机聚合物材料组成，且在该基底基板的情况下，该第一基板侧(101a)被覆盖有覆盖金属层(102)。部分地移除该覆盖金属层(102)，同时将该第一基板侧(101a)分成至少一个第一局部区域(104)及至少一个第二局部区域(105)，在该至少一个第一局部区域(104)中第一基板侧(101a)没有所述覆盖金属层(102)，在该至少一个第二局部区域(105)中第一基板侧(101a)覆盖有所述覆盖金属层(102)。通过使等离子体作用于第一基板侧(101a)，在该至少一个第一局部区域(104)中移除聚合物材料，形成至少一个凹槽(106)。然后，用填充金属(108)填充该至少一个凹槽(106)，且去除覆盖金属层(102)，在该至少一个第二局部区域(105)中形成导体结构(109)或导体结构的一部分。如果需要，随后用已被填充的至少一个凹槽(106)平坦化第一基板侧(101a)。该方法适合于制造单层及多层的印刷电路板。

Description

印刷电路板制造方法以及根据该方法制造的印刷电路板
下文所描述的本发明涉及制造印刷电路板的方法以及根据该方法制造的印刷电路板。
印刷电路板(英语：printed circuit board; 简称：PCB)充当用于电子部件的载体并确保其电接触。几乎每个电子设备都含有一个或多个印刷电路板。
印刷电路板总是包含基底基板，基底基板是非导电形成的并且其在至少一个基板侧上具有导体轨道结构(简称：导体结构)用于电子部件的电接触。通常，用于印刷电路板的基底基板由纤维增强塑料、塑料膜或硬纸组成。导体轨道通常由诸如铜的金属构成。
在最简单的情况下，基底基板的仅一侧具有导体结构。然而，对于更复杂的电路常常需要多于一个的导体轨道平面；那么需要多层印刷电路板(英语：multilayer board，简称MLB)。在这些情况下，例如，载体层的两侧可具有导体结构，或者具有各一个导体轨道平面的多个基底基板组合成MLB。特别地，两侧具有导体结构的基底基板也可形成多层构造的基础。不同导体轨道平面的导体轨道可通过金属化通孔（英语：Via）彼此电连接。为此，例如可将孔钻至基底基板中且可将钻孔壁金属化。
在基底基板上形成导体结构通常在多阶段光刻工艺中使用光刻胶(英语：photoresist，简称：光致抗蚀剂)减材进行，该光刻胶在显影剂溶液中的溶解度借助于辐射，特别是借助于UV辐射来影响。在常规程序中，将金属层形成于基底基板上并覆盖有光刻胶层。例如，可将光刻胶层层压在金属层上。然后，在曝光步骤中使光刻胶层暴露于前述辐射下，其中借助于曝光掩模保护该层的局部区域以免暴露于辐射。取决于所使用的光刻胶及所使用的显影剂溶液，在曝光步骤之后，光刻胶层的曝光或未曝光的局部区域可溶于显影剂溶液中并可在后续步骤中被去除。在此后续步骤，显影步骤中，使基底基板上的金属层的局部区域暴露，且该局部区域可在另一后续步骤，蚀刻步骤中以湿化学方式被去除。在随后已完全去除光致抗蚀剂之后余留的金属层的余留物形成所需导体结构。任选地，可在沉积步骤中增强所需导体结构-例如通过合适金属的电沉积。
由于制造造成的，导体轨道因此位于基底基板的表面上。在制造MLB时，这可能是不利的。如果具有导体轨道的基底基板表面与另一基底基板一起被按压，则然后常常由于偏差而需要控制和校正，该偏差是由于在按压期间出现的压力和温度引起的。基底基板表面上的导电轨道在特定程度上暴露于此类负载。基板上的导电轨道的距离及尺寸愈小，则对控制和校正的相应需求，例如对于现有阻抗及信号速度的要求，通常愈大。
此外，传统减材工艺的一般性缺点为，要制造的导体结构的分辨率受限。具有在低的两位数或者甚至一位数的µm范围内的宽度的导电轨道因此几乎不可能制造。
近年来，增材及半增材方法也越来越多地用于形成导体轨道(SAP：半增材工艺；和mSAP：改良型半增材工艺)。这些方法使得能够制造分辨率高于用减材工艺可能具有的分辨率的导体轨道结构。然而，该进步是以巨大的技术耗费为代价的，该技术耗费反映在产率损失和高生产成本上。
本发明的目的在于，开发一种用于制造印刷电路板的方法，用该方法可以避免或至少减少所描述的问题。
为了达成此目的，本发明提出下文所描述的方法，尤其是在具有权利要求1的特征的特别优选的实施方式中。本发明也涵盖下文所描述的印刷电路板，尤其是在根据权利要求14的特别优选的实施方式中。从属权利要求的主题是该方法的特别优选的实施方式的扩展方案。所有权利要求的措辞在此通过引用成为本说明书的内容。
用于制造具有金属导体结构的印刷电路板的根据本发明的方法总是包括紧接着随后的步骤a.至e.：
a. 提供形成为膜或板的具有第一基板侧及第二基板侧的基底基板，该基底基板至少部分地由非导电有机聚合物材料构成，且在该基底基板的情况下，该第一基板侧覆盖有覆盖金属层，
b. 部分地去除该覆盖金属层，将该第一基板侧分成至少一个第一局部区域和至少一个第二局部区域，在该至少一个第一局部区域中该第一基板侧没有该覆盖金属层，在该至少一个第二局部区域中该第一基板侧覆盖有该覆盖金属层，
c. 使等离子体作用于该第一基板侧，借助于该等离子体，在该至少一个第一局部区域中剥除该聚合物材料，形成至少一个凹槽，
d. 用填充金属填充该至少一个凹槽，以及
e. 完全去除该至少一个第二局部区域中的覆盖金属层，形成导体结构或导体结构的一部分。
根据本发明的方法既适合于制造单层印刷电路板又适合于制造多层印刷电路板，该单层印刷电路板包含仅一个具有在一个平面中的一个导体结构的基底基板，该多层印刷电路板包含在至少两个平面中的导体结构且大都也包含多个基底基板。在后一情况下，在步骤e.中去除覆盖金属层导致形成印刷电路板的整个导体结构的仅一部分。在第一种情况下，优选在步骤e.中形成印刷电路板的整个导体结构。
在特别优选的实施方式中，该方法另外包括紧接着随后的步骤f.：
f. 用已被填充的至少一个凹槽平坦化该第一基板侧。
为此，以下进行还更详细的阐释。
基底基板的选择
在本发明的一个优选的扩展方案中，该方法包含紧接着随后的特征a.至c.中的至少之一：
a. 基底基板的厚度为10 µm至3 mm，优选10 µm至2 mm。
b.有机聚合物材料选自聚酰亚胺、聚酰胺、特氟龙、聚酯、聚苯硫醚、聚甲醛和聚醚酮。
优选地，紧接的以上特征a.和b.是彼此组合地实现的。
特别优选地，基底基板为由聚合物材料构成的膜，该聚合物材料尤其是所提及的聚合物材料之一。在多层形成要制造的印刷电路板时，这尤其适用。在单层印刷电路板的情况下，优选地选择形成为板的相对较厚的基底基板。
任选地，基底基板可包含填料，尤其是介电填料。例如，基底基板可以是由所提及的聚合物材料之一构成的膜，二氧化硅粒子嵌入于该膜中。
合适的介电填料尤其是金属或半金属氧化物(除二氧化硅以外，尤其也为氧化铝、氧化锆或氧化钛)和其他陶瓷填料(尤其是碳化硅或氮化硼或碳化硼)。也可任选地使用硅。
填料优选以颗粒形式存在，尤其具有纳米范围(＜ 1 µm)的平均粒径(d50)。
特别优选地，因此，根据本发明的方法的特征在于紧接着随后的特征a.至c.中的至少之一：
a. 基底基板和/或绝缘层包含填料，尤其是介电填料。
b. 基底基板和/或绝缘层为具有填料的塑料膜。
c. 填料的平均粒径(d50) ＜ 1 µm。
优选地，紧接的以上特征a.和b.，尤其也为a.至c.，是彼此组合地实现的。
为了更容易处理，可将基底基板施加在载体或辅助基板上，例如由玻璃或铝构成，用于加工。
覆盖金属层的形成和性质
在本发明的另一优选扩展方案中，该方法包含紧接着随后的特征a.和b.中的至少之一：
a. 选择由铜构成或由铜合金构成的层作为覆盖金属层。
b.覆盖金属层的厚度为10 nm至10 µm，优选20 nm至6 µm。
优选地，紧接的以上特征a.和b.是彼此组合地实现的。
理想地，应封闭覆盖层并且不应低于所提及的优选的最小厚度，以便使覆盖金属层能够满足其作为蚀刻屏障的技术功能，如下文所阐释。
作为铜或铜合金的替代方案，钛和镍-铬合金也适合作为覆盖金属。
为了形成覆盖金属层，原则上可以将薄的金属箔、尤其是薄的铜箔层压或覆盖在第一基板侧上作为覆盖金属层。然而，优选的是该方法包括紧接着随后的步骤a.至c.中的至少之一：
a. 为了提供基底基板，借助于物理或化学气相沉积在第一基板侧上形成覆盖金属层。
b.通过溅射在第一基板侧上形成覆盖金属层。
c. 通过湿化学涂布工艺形成覆盖金属层。
优选地，紧接的以上特征a.和b.是彼此组合地实现的。
通过物理和化学气相沉积金属化以及借助于湿化学涂布工艺制造金属层是现有技术且无需进一步阐释。
特别优选地，将铜层溅射在基底基板上作为覆盖金属层。
可以优选的是，在形成覆盖金属层之前或在施加覆盖金属层时将增粘粘合层施加在第一基板侧上。
在部分地去除覆盖金属层时可能的做法
在本发明的另一优选扩展方案中，该方法包括紧接着随后的步骤a.或b.之一：
a. 使用掩蔽-和湿化学蚀刻步骤部分地去除第一基板侧上的覆盖金属层。
b.借助于激光部分地去除第一基板侧上的覆盖金属层。
使用掩蔽-和湿化学蚀刻步骤去除第一覆盖金属层是一种经典的做法，不需要详细阐释。为了掩蔽，例如，可在第一步骤中用光刻胶涂布覆盖金属层，使其部分地曝光并借助于显影剂溶液将其在曝光区域中去除，如开头所描述。然后，在湿化学蚀刻步骤中蚀刻掉暴露的覆盖金属层。这可以例如借助于基于氯化铜或过硫酸铵的蚀刻溶液来完成。
替代地，可借助于激光剥除覆盖金属层。
在借助于等离子体剥除聚合物材料时的优选的变型
在本发明的另一优选扩展方案中，该方法包括紧接着随后的步骤a.和b.之一：
a. 为了提供等离子体，使用选自以下的工艺气体：O2、H2、N2、氩气、氦气、CF4、C3F8、CHF3，和前述气体的混合物，诸如O2 / CF4。
b.等离子体在-15℃至200℃、优选在-15℃至80℃的温度下发挥作用。
优选地，紧接的以上特征a.和b.是彼此组合地实现的。
特别优选地，在本发明范围内用于提供等离子体的工艺气体包含至少一种选自CF4、C3F8和CHF3的反应性气体。
借助于等离子体的蚀刻也是现有技术。在等离子体蚀刻种使用可将待蚀刻材料转化成气相的工艺气体。泵送出富集了蚀刻掉的材料的气体，供入新鲜工艺气体。从而实现连续剥除。
特别优选地，在本发明范围内，使用感应耦合等离子体(ICP等离子体)，例如由具有DC偏压的ICP发生器产生。
上文刚刚提及的工艺气体特别好地适用于蚀刻上文所提及的优选的聚合物材料。
目前重要的是，在第一基板侧的至少一个第一局部区域中，由聚合物材料构成的基底基板可与等离子体直接接触，而第一基板侧的至少一个第二局部区域覆盖有覆盖金属层。通常，金属比聚合物材料被等离子体蚀刻得更慢，特别是在使用所提及的工艺气体时。因此，在等离子体作用时，仅在第一基板侧的至少一个第一局部区域的区域内形成凹槽，而覆盖金属层形成屏蔽至少一个第二局部区域使其不受等离子体影响的屏障。基底基板的表面可因此有针对性地被结构化以凹槽。
此外，在等离子体处理期间，任选也在第二局部区域中将残余光刻胶从第一基板侧去除。因此，单独的光致抗蚀剂剥离并非绝对必要的。
在特别优选的实施方式中，在各向异性蚀刻工艺的范围内使用等离子体。理想地，在此使等离子体的离子垂直于待蚀刻基板的表面加速。经加速的离子确保物理溅射剥除。
反应性离子蚀刻(英语reactive ion etching，RIE)和反应性离子束蚀刻(英语：reactive ion beam etching，RIBE)的实施方式特别适合作为各向异性蚀刻工艺。
相应地，在优选实施方式中，根据本发明的方法的特征在于紧接着随后的步骤和/或特征a.至c.中的至少之一：
a. 在各向异性蚀刻工艺的范围内在权利要求1的步骤c.和/或j.中使用等离子体。
b.在各向异性蚀刻工艺中，使等离子体的离子垂直于第一基板侧(101a)和/或顶侧(110a)加速。
c. 用于提供等离子体的工艺气体包含至少一种选自CF4、C3F8和CHF3的反应性气体。
优选地，紧接的以上特征a.和b.，特别优选紧接的以上特征a.至c.，是彼此组合地实现的。
出人意料地已发现，上文所提及的颗粒填料的存在对借助于等离子体去除材料的结果产生特别有利的影响。
借助于等离子体，不仅可以将凹槽引入第一基板侧中，而且也可以进一步加深已经存在于第一基板侧的表面中的凹槽，例如以便在基底基板中产生盲孔或甚至通孔。为此目的，该方法可包括紧接着随后的额外步骤a.和b.：
a. 在权利要求1的步骤a.之前，在预处理的范围内，将至少一个凹槽引入第一基板侧中。
b.为了提供权利要求1的步骤a.中的基底基板，用覆盖金属层覆盖具有至少一个凹槽的第一基板侧。
如果使如此预处理的基底基板经受所描述的等离子体处理，则其导致所描述的在第一基板侧的至少一个第一局部区域中形成至少一个凹槽。并且，在预处理中引入基底基板中的凹槽与第一局部区域重迭的地方，该凹槽通过等离子体处理进一步加深。
类似于权利要求1的步骤c.，在预处理范围内引入至少一个凹槽优选同样通过等离子体的作用来进行。为了形成为此而需要的掩蔽，预处理也可以包括光刻步骤。
填充金属的选择和施加
在本发明的另一优选扩展方案中，该方法包括紧接着随后的步骤a.至c.之一：
a. 为了填充至少一个凹槽，在一个步骤中金属化至少一个凹槽且在后续步骤中用填充金属填充该金属化的至少一个凹槽。
b.借助于物理或化学气相沉积，尤其是借助于第一基板侧的溅射，或通过湿化学方法，来实行至少一个凹槽的金属化。
c. 全面地金属化第一基板侧。
优选地，紧接的以上特征a.和b.，尤其是a.至c.，是彼此组合地实现的。
优选地，在金属化的范围内形成由铜或铜合金构成的薄层。
在湿化学金属化的情况下，例如通过由溶液沉积铜来实现金属化。
用填充金属填充优选借助于电化学沉积进行。特别优选地，借助于所谓的通孔填充方法进行填充，该通孔填充方法使沉积能够主要在至少一个凹槽中以及任选地在钻孔或盲孔中进行，同时最小化第一基板侧上的不希望的沉积，增强至少一个第二局部区域中的覆盖金属层。
全面施加的金属化层能够实现第一基板侧的电接触，以便能够在那里定位阴极接触以用于随后的电化学沉积，并且以便确保整个基板侧可被涂布。
原则上，可由其在印刷电路板上制造导体轨道结构的所有金属和合金都适合作为填充金属。然而，特别优选的是，
a. 用其填充至少一个凹槽的填充金属为铜或铜合金。
在完全去除覆盖金属层/平坦化时可能的做法
在本发明的另一优选扩展方案中，该方法包括紧接着随后的步骤a.或b.之一：
a. 借助于蚀刻步骤去除至少一个第二局部区域中的覆盖金属层。
b.借助于第一基板侧的机械加工去除至少一个第二局部区域中的覆盖金属层。
蚀刻步骤例如是传统蚀刻步骤，使用诸如盐酸的强酸。
如果机械去除覆盖金属层，则可例如借助于抛光和/或借助于研磨来去除覆盖金属层。目标是完全去除至少一个第二局部区域中的覆盖金属层。由此才结束导体结构或导体结构的一部分的形成。
完全去除覆盖金属层优选地也包括去除至少一个局部区域中的填充金属以及任选地也去除至少一个凹槽的区域中的填充金属，只要该填充金属突出超过该至少一个凹槽的一个或多个边缘。
特别有利地，在第一基板侧的机械加工期间，不仅可以去除覆盖金属层，而且同时也可以实现第一基板侧的平坦化。平坦化的目标是使第一基板侧齐平，使得其没有自表面突出的导体轨道。代替地，导体结构优选地完全沉没于至少一个凹槽中。
MLB 的制造
在根据所描述方法处理的基底基板的情况下，所形成的导体结构在一个平面中位于基底基板内。然而，该方法也能够制造MLB，即，制造包含在不同平面中的导体结构的印刷电路板。
存在用于制造MLB的三个特别优选的变型：
变型1
在此变型中，根据本发明的方法的特征在于两个紧接着随后的额外步骤a.和b.：
a. 给基底基板提供第一和第二基板侧，这两者覆盖有覆盖金属层。
b.使两个基板侧经受具有权利要求1的步骤b.至e.，任选地也具有权利要求1的步骤b.至f.的处理，以形成导体结构。
对于变型1，步骤b. 因此必须详细地包括
● 部分地去除第一和第二基板侧上的覆盖金属层，将所述基板侧分别分成至少一个第一局部区域和至少一个第二局部区域，在该至少一个第一局部区域中该基板侧没有所述覆盖金属层，在该至少一个第二局部区域中该基板侧覆盖有所述覆盖金属层，
● 使等离子体作用于基板侧，借助于该等离子体，在至少一个第一局部区域中剥除聚合物材料，分别形成至少一个凹槽，
● 用填充金属分别填充至少一个凹槽，以及
● 分别完全去除至少一个第二局部区域中的覆盖金属层，分别形成导体结构。
优选地，相继处理基板侧。
变型2
在此变型中，根据本发明的方法的特征在于三个紧接着随后的额外步骤a.至c.：
a. 提供基底基板，在其第一基板侧上已根据权利要求1的步骤b.至f.形成导体结构，且其第二基板侧没有覆盖金属。
b.将覆盖金属层施加在第二基板侧上。
c. 通过使第二基板侧经受具有权利要求1的步骤b.至e.，任选地也具有权利要求1的步骤b.至f.的处理，而在第二基板侧上形成导体结构。
在变型2中，步骤c.因此必须详细地包括
● 部分地去除第二基板侧上的覆盖金属层，将第二基板侧分成至少一个第一局部区域和至少一个第二局部区域，在该至少一个第一局部区域中第二基板侧没有所述覆盖金属层，在该至少一个第二局部区域中第二基板侧覆盖有所述覆盖金属层，
● 使等离子体作用于第二基板侧，借助于该等离子体，在至少一个第一局部区域中剥除聚合物材料，形成至少一个凹槽，
● 用填充金属填充至少一个凹槽，以及
● 完全去除至少一个第二局部区域中的覆盖金属层，形成导体结构。
变型3
在此变型中，根据本发明的方法的特征在于四个紧接着随后的额外步骤a.至d.：
a. 提供基底基板，用以形成作为具有导体结构的第一印刷电路板层的多层印刷电路板作为第一导体结构，所述基底基板的第一基板侧已经受根据权利要求1的步骤b.至e.，优选根据权利要求1的步骤b.至f.的处理，形成导体结构。
b.用绝缘层覆盖第一导体结构，该绝缘层与基底基板结合具有与导体结构直接接触的底侧和背离导体结构的顶侧，且绝缘层至少部分地由非导电有机聚合物材料构成。
c. 如果尚未存在，则在绝缘层的顶侧上形成覆盖金属层。
d.类似于权利要求1的步骤b.至e.，进行绝缘层的顶侧的处理，形成具有第二导体结构的第二印刷电路板层。
在变型3中，步骤d.因此详细地包括
● 部分地去除顶侧上的覆盖金属层，将顶侧分成至少一个第一局部区域和至少一个第二局部区域，在该至少一个第一局部区域中顶侧没有所述覆盖金属层，在该至少一个第二局部区域中顶侧覆盖有所述覆盖金属层，
● 使等离子体作用于顶侧，借助于该等离子体，在至少一个第一局部区域中剥除聚合物材料，形成至少一个凹槽，
● 用填充金属填充至少一个凹槽，以及
● 完全去除至少一个第二局部区域中的覆盖金属层，形成第二导体结构。
变型1和2产生两个基板侧分别具有沉没于至少一个凹槽中的导体结构的基底基板，而变型3产生包含各自具有导体结构的至少两个印刷电路板层的多层印刷电路板。不言而喻，导体结构已经分别存在于第一和第二基板侧上的根据变型1和2处理的基底基板也可充当第一印刷电路板层并根据变型3进一步加工。
变型3使得能够顺序构造具有原则上任意多的印刷电路板层的印刷电路板。因此，例如，另一绝缘层可被施加在第二导体结构上并经受与施加在第一导体结构上的绝缘层相同的处理。可以任意经常地重复此步骤。
对于所有变型1和2适用的是，上文已经描述的优选扩展方案各自适用于进行权利要求1的步骤b.至f.、基底基板的选择和构造以及覆盖金属层和填充金属的选择和施加。
对于变型3适用的是，绝缘层可如权利要求1的步骤a.中所提供的基底基板来形成。特别优选地，绝缘层是由所提及的非导电有机聚合物材料之一构成的膜。与基底基板的处理结合公开的优选扩展方案同样适用于根据变型3进行施加，以及从绝缘层部分地去除覆盖金属层，等离子体处理，填充至少一个凹槽，和完全去除覆盖金属层。
在变型3中施加绝缘层优选通过层压、涂布或通过粘合进行。
金属化通孔
根据变型3制造的印刷电路板具有在不同层中的导体结构。为了将这些导体结构彼此电连接，需要金属化通孔。两中做法A和B特别优选用于形成金属化通孔：
做法A
在此，根据变型3的根据本发明的方法的特征在于两个紧接着随后的额外步骤a.和b.：
a. 在处理顶侧时，在等离子体处理与用填充金属填充之间，通过钻孔将形成于顶侧上的至少一个凹槽与第一印刷电路板层中的已经被填充有填充金属的凹槽连接。
b.用填充金属填充至少一个凹槽也包括填充钻孔。
金属化通孔可因此巧妙地整合在根据本发明的方法中，而不产生显著额外支出。
钻孔特别优选地为激光钻孔。
此外，根据变型1和2形成的导体结构也可与此类似地电接触。如果例如根据变型2在第二基板侧上形成导体结构，则可以在使等离子体作用于第二基板侧之后，借助于钻孔将在此形成的一个或多个凹槽与第一基板侧上的导体结构连接。然后，在随后的用填充金属填充钻孔和凹槽时进行电接触。
做法B
在此，根据变型3的根据本发明的方法包括紧接着随后的六个步骤a.至f.：
a. 提供基底基板，用以形成作为具有所形成的导体结构的第一印刷电路板层的多层印刷电路板作为第一导体结构，所述基底基板的第一基板侧已经受根据权利要求1的步骤b.至e.，优选根据权利要求1的步骤b.至f.的处理，形成导体结构。
b.用绝缘层覆盖第一导体结构，该绝缘层与基底基板结合具有与导体结构直接接触的底侧和背离导体结构的顶侧，且绝缘层至少部分地由非导电有机聚合物材料构成。
c. 在步骤b之前或之后，将至少一个第一凹槽引入绝缘层的顶侧中，尤其是借助于等离子体的作用。
d.如果尚未存在，则在具有至少一个第一凹槽的顶侧上形成覆盖金属层。
e. 部分地去除覆盖金属层，将顶侧分成至少一个第一局部区域和至少一个第二局部区域，在该至少一个第一局部区域中顶侧没有所述覆盖金属层，在该至少一个第二局部区域中顶侧覆盖有所述覆盖金属层，其中至少一个第一局部区域包含先前在绝缘层的顶侧中引入的至少一个第一凹槽。
f. 使等离子体作用于顶侧，借助于该等离子体，在至少一个第一局部区域中剥除聚合物材料，形成至少一个第二凹槽。
由于步骤f.中等离子体的作用，在步骤c.中引入绝缘层顶侧中的至少一个凹槽进一步加深，至少直到它位于至少一个第一局部区域中。在足够长的作用时间下，由此可以产生穿孔，对于相应的金属化和/或用填充金属进行填充，该穿孔可用于金属化通孔，尤其是至第一导体结构。
步骤c.中进行的绝缘层顶侧的处理优选如上述预处理基底基板一样进行。
最后的方法步骤
在优选的实施方式中，用保护漆涂布根据本该方法形成的外部导体结构用于其保护。可用贵金属涂布自由接点，例如用金、银或铂。
根据本发明方法制造的印刷电路板的特征和性质
根据以上方法制造的根据本发明的印刷电路板的特征在于以下特征：
a. 其包括具有第一和第二基板侧的基底基板。
b.基底基板在第一基板侧上具有至少一个凹槽，其中嵌入导体结构。
c. 基底基板在第一基板侧上具有平坦化的表面。
在一个优选的实施方式中，印刷电路板的特征在于紧接着随后的特征a.：
a. 其具有多层构造，且包括具有第一导体结构的作为第一印刷电路板层的基底基板以及具有第二导体结构的作为第二印刷电路板层的绝缘层。
可提供其他印刷电路板层。优选地，印刷电路板具有2至20个的印刷电路板层。
已经在根据本发明的方法的描述中公开了涉及根据本发明制造的印刷电路板以及涉及基底基板和绝缘层的众多优选特征。应强调的是，基底基板和绝缘层特别优选是膜。
本发明的优点
根据所描述的方法，可以以µm范围内的最高分辨率制造印刷电路板，更确切地说，以比现有技术允许的更小的耗费和更低的生产成本以及同时更高的产率。避免了开头提及的减材以及增材和半增材方法的缺点。
在制造MLB时，特别是在所描述的顺序构造的情况下，导体结构沉没于基底基板中具有积极效果。当基底基板接合在一起时，作用于导体结构上的压力相对较小，这在现有阻抗-和信号速度要求方面具有积极效果。就此而言，可借助于等离子体蚀刻以极高的精度形成通道也具有积极效果。
原则上，此类通道也将能够借助于激光而形成。相对于此，等离子体蚀刻提供了以下优点，即，在等离子体蚀刻时，可同时且在一个步骤中形成所有通道和其他凹槽，这通常成倍地更快且更具成本效益。此外，可借助于等离子体蚀刻来获得更高的分辨率。
本发明的其他特征、细节和偏好由权利要求和摘要获悉，其两者的措辞通过参考本发明的优选的实施方式的以下描述以及参考附图而并入本说明书的内容中。在此示意性地
- 图1图示了根据上述变型3的根据本发明的方法的过程，和
- 图2和3图示了在根据本发明的方法的范围内借助于等离子体蚀刻的基底基板的显微照片。
根据图1，在步骤A中提供基底基板101。在步骤B中，在其第一基板侧101a上用覆盖金属层102覆盖该基底基板。为了部分地剥除覆盖金属层102，在步骤C中，将光致抗蚀剂103施加在覆盖金属层102上，在步骤D中在第一局部区域104中曝光和去除该光致抗蚀剂。在步骤E中，在第一局部区域104中借助于蚀刻溶液去除覆盖金属层102，第一局部区域104不再被光致抗蚀剂103覆盖。最初被覆盖金属层102完全覆盖的基板侧101a现在被分成第一局部区域104和第二局部区域105，在第一局部区域104中该基板侧没有所述覆盖金属层102，在第二局部区域105中该基板侧仍覆盖有所述覆盖金属层102。在步骤F中，使等离子体作用于基板侧101a。局部区域105被覆盖金属层102屏蔽使其不受等离子体的影响，而在局部区域104中等离子体引起材料剥除且因此形成凹槽106。同时，在此，光致抗蚀剂103也被完全去除。在步骤G中，借助于溅射来金属化凹槽106，接着在步骤H中借助于填充金属108的电化学沉积来填充凹槽106。然后，在步骤I中，将过量的填充金属108与局部区域105中的覆盖金属层102一起机械去除。由此形成了沉没于凹槽106中的导体结构109。
为了形成MLB，在步骤J中，将绝缘层110直接层压在具有导体结构109的基板侧101a上。在步骤K中，用覆盖金属层111覆盖其顶侧110a，在步骤L、M和N中-与步骤C、D和E类似-施加光致抗蚀剂112并用蚀刻溶液将其部分去除而再次部分地去除覆盖金属层111。最初被覆盖金属层111完全覆盖的绝缘层110的顶侧110a现在被分成第一局部区域113和第二局部区域114，在第一局部区域113中该顶侧没有所述覆盖金属层111，在第二局部区域114中该顶侧仍覆盖有所述覆盖金属层111。在步骤O中，使等离子体作用于绝缘层110的顶侧110a。通过覆盖金属层111屏蔽局部区域114使其免受等离子体影响，而在局部区域113中等离子体导致材料剥除且因此形成凹槽115。同时，在此也完全去除光致抗蚀剂112。在步骤P中，通过钻孔116将形成的凹槽115之一与第一导体结构109的填充有填充金属108的凹槽106连接。接着在步骤Q中，借助于溅射来金属化包括钻孔116的凹槽115，接着在步骤R中借助于填充金属118的电化学沉积来填充凹槽115。然后，在步骤S中，与局部区域114中的覆盖金属层111一起机械去除过量的填充金属118。在此形成了沉没于凹槽115中的导体结构119。在步骤T中，施加保护漆120，接着进行导体结构119的个别接点的部分镀金121。
通过借助于激光进行的覆盖金属层的结构化，而非步骤C至E和L至N中的覆盖金属层102和111的光刻结构化，可减少所述方法的单个步骤的数量。
图2和图3中所示的基底基板以图1中所示的工艺流程中的步骤F借助于RIE来处理，并说明等离子体处理的结果。

Claims (15)

1.用于制造具有金属导体结构的多层印刷电路板的方法，其具有以下步骤：
a. 提供形成为膜或板的具有第一基板侧(101a)和第二基板侧的基底基板(101)，该基底基板(101)至少部分地由非导电有机聚合物材料构成，并且其中第一基板侧(101a)覆盖有覆盖金属层(102)，
b. 部分地去除该覆盖金属层(102)，将第一基板侧(101a)分成至少一个第一局部区域(104)和至少一个第二局部区域(105)，在该至少一个第一局部区域(104)中第一基板侧(101a)没有所述覆盖金属层(102)，在该至少一个第二局部区域(105)中第一基板侧(101a)覆盖有所述覆盖金属层(102)，
c. 使等离子体作用于第一基板侧(101a)，借助于等离子体，在该至少一个第一局部区域(104)中剥除所述聚合物材料，形成至少一个凹槽(106)，
d. 用填充金属(108)填充所述至少一个凹槽(106)，以及
e. 完全去除该至少一个第二局部区域(105)中的所述覆盖金属层(102)，形成第一导体结构(109)或第一导体结构的一部分，
f. 任选地用已被填充的至少一个凹槽(106)平坦化第一基板侧(101a)，
g. 用绝缘层(110)覆盖该第一导体结构(109)，该绝缘层(110)与基底基板(101)结合具有与第一导体结构(109)直接接触的底侧和背离第一导体结构(109)的顶侧(110a)，且该绝缘层(110)至少部分地由非导电有机聚合物材料构成，
h. 如果尚未存在，则在绝缘层(110)的顶侧(110a)上形成覆盖金属层(111)，
i. 部分地去除覆盖金属层(111)，将顶侧(110a)分成至少一个第一局部区域(113)和至少一个第二局部区域(114)，在该至少一个第一局部区域(113)中顶侧(110a)没有所述覆盖金属层(111)，在该至少一个第二局部区域(114)中顶侧(110a)覆盖有所述覆盖金属层(111)，
j. 使等离子体作用于顶侧(110a)，借助于等离子体，在所述至少一个第一局部区域(113)中剥除所述聚合物材料，形成至少一个凹槽(115)，
k. 用填充金属(118)填充所述至少一个凹槽(115)，以及
l. 完全去除该至少一个第二局部区域(114)中的覆盖金属层(111)，形成第二导体结构(119)或第二导体结构(119)的一部分。
2.根据权利要求1所述的方法，其具有以下的额外步骤和/或特征中的至少之一：
a. 基底基板(101)和/或绝缘层(110)的厚度为10 µm至3 mm，
b.所述有机聚合物材料选自聚酰亚胺、聚酰胺、特氟龙、聚酯、聚苯硫醚、聚甲醛和聚醚酮。
3.根据权利要求1所述的方法，其具有以下的额外步骤和/或特征中的至少之一：
a. 基底基板(101)和/或绝缘层(110)包含填料，尤其是介电填料，
b. 基底基板(101)和/或绝缘层(110)是由非导电有机聚合物材料构成的塑料膜，并包含根据特征a.的填料，
c. 填料的平均粒径(d50) ＜ 1 µm。
4.根据权利要求1或根据权利要求2所述的方法，其具有以下的额外步骤和/或特征中的至少之一：
a. 选择由铜构成或由铜合金构成的层作为覆盖金属层(102)和/或作为覆盖金属层(111)，
b. 该覆盖金属层(102)和/或覆盖金属层(111)的厚度为10 nm至10 µm，
c. 为了提供基底基板(101)，借助于物理或化学气相沉积在第一基板侧上形成覆盖金属层(102)，和/或借助于物理或化学气相沉积在绝缘层(110)的顶侧(110a)上形成覆盖金属层(111)，
d. 通过溅射在第一基板侧(101a)上形成覆盖金属层(102)，和/或通过溅射在顶侧(110a)上形成覆盖金属层(111)，
e. 通过湿化学涂布工艺形成覆盖金属层(102)和/或覆盖金属层(111)。
5.根据前述权利要求中任一项所述的方法，其具有以下的额外步骤和/或特征之一：
a. 使用掩蔽-和湿化学蚀刻步骤部分地去除第一基板侧(101a)上的覆盖金属层(102)和/或部分地去除顶侧(110a)上的覆盖金属层(111)，
b.借助于激光部分地去除第一基板侧(101a)上的覆盖金属层(102)和/或部分地去除顶侧(110a)上的覆盖金属层(111)。
6.根据前述权利要求中任一项所述的方法，其具有以下的额外步骤和/或特征中的至少之一：
a. 为了提供等离子体，使用选自以下的工艺气体：O2、H2、N2、氩气、氦气、CF4、C3F8、CHF3，和前述气体的混合物，诸如O2 / CF4，
b. 等离子体在-15℃至200℃的温度下发挥作用。
7.根据前述权利要求中任一项所述的方法，其具有以下的额外步骤和/或特征中的至少之一：
a. 在各向异性蚀刻工艺的范围内使用权利要求1的步骤c.和/或j.中的等离子体，
b. 在该各向异性蚀刻工艺中，使等离子体的离子垂直于第一基板侧(101a)和/或顶侧(110a)加速，
c. 用于提供等离子体的工艺气体包含至少一种选自CF4、C3F8和CHF3的反应性气体。
8.根据前述权利要求中任一项所述的方法，其具有以下的额外步骤和/或特征中的至少之一：
a. 为了填充所述至少一个凹槽(106)和/或所述至少一个凹槽(115)，在一个步骤中金属化该至少一个凹槽(106)和/或该至少一个凹槽(115)，并且在后续步骤中用填充金属(108)和/或(118)填充该金属化的至少一个凹槽(106)和/或(115)，
b. 所述至少一个凹槽(106)和/或所述至少一个凹槽(115)的金属化借助于第一基板侧(101a)和/或顶侧(110a)的物理或化学气相沉积，尤其是借助于溅射，或湿化学地来进行，
c. 全面地金属化第一基板侧(101a)和/或顶侧(110a)。
9.根据前述权利要求中任一项所述的方法，其具有以下的额外步骤和/或特征中的至少之一：
a. 填充所述至少一个凹槽(106)和/或(115)所用的填充金属(108)和/或(118)为铜或铜合金。
10.根据前述权利要求中任一项所述的方法，其具有以下的额外步骤和/或特征中的至少之一：
a. 借助于蚀刻步骤和/或借助于第一基板侧(101a)和/或顶侧(110a)的机械加工去除在所述至少一个第二局部区域(105)和/或(114)中的覆盖金属层(102)和/或覆盖金属层(111)。
11.根据前述权利要求中任一项所述的方法，其具有以下的额外步骤和/或特征：
a. 具有第一和第二基板侧的基底基板在两个基板侧上具有覆盖金属层，
b.两个基板侧经受具有权利要求1的步骤b.至e.的处理，以形成导体结构。
12.根据权利要求1至8中任一项所述的方法，其具有以下的额外步骤和/或特征：
a. 提供基底基板，在其第一基板侧上已根据权利要求1的步骤b.至f.形成了导体结构，并且其第二基板侧没有覆盖金属，
b. 将覆盖金属层施加在该第二基板侧上，
c. 通过具有权利要求1的步骤b.至e.的基板侧的处理在该第二基板侧上形成导体结构。
13.根据权利要求1所述的方法，其具有以下的额外步骤和/或特征：
a. 在处理顶侧(110a)时，在等离子体处理与用填充金属(118)进行填充之间，通过钻孔(116)将形成于顶侧(110a)上的至少一个凹槽(115)与第一印刷电路板层中的已经被填充金属(108)填充的凹槽(106)连接，
b.用填充金属(118)填充所述至少一个凹槽(115)也包括填充钻孔(116)。
14.根据权利要求1至8中任一项所述的方法，其具有以下的额外步骤和/或特征：
a. 在权利要求1的步骤g.之前或之后，将至少一个第一凹槽引入绝缘层的顶侧(110a)中，
b.在权利要求1的步骤i.中的部分去除覆盖金属层(102)中，第一局部区域(113)包括在绝缘层的顶侧(110a)中的至少一个先前引入的第一凹槽。
15.印刷电路板，其具有以下特征：
a. 其具有多层构造，
b. 其包括由作为第一印刷电路板层的基底基板(101)和作为第二印刷电路板层的绝缘层(110)构成的复合物，
c. 所述基底基板(101)包括第一基板侧(101a)和第二基板侧，
d. 所述基底基板(101)在第一基板侧(101a)上具有至少一个凹槽(106)，其中嵌入第一导体结构(109)，
. 所述基底基板(101)在第一基板侧(101a)上具有平坦化的表面，
f. 所述绝缘层(110)包括顶侧(110a)和底侧，
g. 所述第一导体结构(109)被绝缘层(110)覆盖，其中绝缘层(110)的底侧与第一导体结构(109)直接接触，
h.所述绝缘层(110)在顶侧(110a)上具有至少一个凹槽(115)，其中嵌入第二导体结构(119)。
CN202080048922.3A 2019-07-04 2020-06-18 印刷电路板制造方法以及根据该方法制造的印刷电路板 Pending CN114009154A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019209889.4A DE102019209889A1 (de) 2019-07-04 2019-07-04 Verfahren zur Leiterplattenherstellung sowie gemäß dem Verfahren hergestellte Leiterplatten
DE102019209889.4 2019-07-04
PCT/EP2020/067042 WO2021001167A1 (de) 2019-07-04 2020-06-18 VERFAHREN ZUR LEITERPLATTENHERSTELLUNG SOWIE GEMÄß DEM VERFAHREN HERGESTELLTE LEITERPLATTEN

Publications (1)

Publication Number Publication Date
CN114009154A true CN114009154A (zh) 2022-02-01

Family

ID=71120168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080048922.3A Pending CN114009154A (zh) 2019-07-04 2020-06-18 印刷电路板制造方法以及根据该方法制造的印刷电路板

Country Status (8)

Country Link
US (1) US20220361341A1 (zh)
EP (1) EP3994963A1 (zh)
JP (1) JP2022537656A (zh)
KR (1) KR20220030279A (zh)
CN (1) CN114009154A (zh)
DE (1) DE102019209889A1 (zh)
TW (1) TW202109622A (zh)
WO (1) WO2021001167A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114745845A (zh) * 2022-04-30 2022-07-12 苏州浪潮智能科技有限公司 一种印刷电路板及制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021209939A1 (de) 2021-09-08 2023-03-09 Gebr. Schmid Gmbh Verfahren zur Leiterplattenherstellung und Leiterplatte
CN115884494A (zh) * 2021-09-28 2023-03-31 深南电路股份有限公司 一种线路内埋方法及线路内埋pcb板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0127689B1 (de) * 1983-05-19 1987-08-26 Ibm Deutschland Gmbh Verfahren zum Herstellen von gedruckten Schaltungen mit in das Isolierstoffsubstrat eingebetteten metallischen Leiterzugstrukturen
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5244538A (en) * 1991-07-26 1993-09-14 Microelectronics And Computer Technology Corporation Method of patterning metal on a substrate using direct-write deposition of a mask
JP3361556B2 (ja) * 1992-09-25 2003-01-07 日本メクトロン株式会社 回路配線パタ−ンの形成法
JPH07240568A (ja) * 1994-02-28 1995-09-12 Mitsubishi Electric Corp 回路基板およびその製造方法
JP3726500B2 (ja) * 1997-07-28 2005-12-14 株式会社日立製作所 配線板及びその製造方法並びに無電解めっき方法
US6518160B1 (en) * 1998-02-05 2003-02-11 Tessera, Inc. Method of manufacturing connection components using a plasma patterned mask
US20060127686A1 (en) * 2004-12-15 2006-06-15 Meloni Paul A Thermally conductive polyimide film composites having high thermal conductivity useful in an electronic device
TWI253714B (en) * 2004-12-21 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a multi-layer circuit board with fine pitch
KR101267277B1 (ko) * 2011-05-19 2013-05-24 한국기계연구원 유연기판의 금속배선 형성방법
US20140027163A1 (en) * 2012-07-30 2014-01-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
JP6044592B2 (ja) * 2014-05-29 2016-12-14 トヨタ自動車株式会社 多層配線基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114745845A (zh) * 2022-04-30 2022-07-12 苏州浪潮智能科技有限公司 一种印刷电路板及制造方法
CN114745845B (zh) * 2022-04-30 2023-08-08 苏州浪潮智能科技有限公司 一种印刷电路板及制造方法

Also Published As

Publication number Publication date
WO2021001167A1 (de) 2021-01-07
US20220361341A1 (en) 2022-11-10
KR20220030279A (ko) 2022-03-10
DE102019209889A1 (de) 2021-01-07
TW202109622A (zh) 2021-03-01
JP2022537656A (ja) 2022-08-29
EP3994963A1 (de) 2022-05-11

Similar Documents

Publication Publication Date Title
CN114009154A (zh) 印刷电路板制造方法以及根据该方法制造的印刷电路板
US6004619A (en) Process for manufacturing printed circuit boards
JP3759754B2 (ja) 電気回路の上に隆起した金属接点を作成する方法
EP0457501B1 (en) Method of manufacturing a multilayer wiring board
US7521779B2 (en) Roughened printed circuit board
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
US10568204B2 (en) Conformal 3D non-planar multi-layer circuitry
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
JP2007051336A (ja) 金属板パターン及び回路基板の形成方法
JP2004363281A (ja) 配線回路基板
US7061095B2 (en) Printed circuit board conductor channeling
US7168936B2 (en) Light transparent substrate imprint tool with light blocking distal end
US20230284391A1 (en) Method of producing printed circuit boards
KR20100109698A (ko) 인쇄회로기판의 제조방법
KR20240050474A (ko) 인쇄 회로 기판 제조 공정 및 인쇄 회로 기판
JP4267807B2 (ja) 回路基板に於ける微細スル−ホ−ルの形成法
KR100813441B1 (ko) 회로 선폭 및 피치를 미세화한 다층 인쇄 회로 기판 제조방법
US20240107680A1 (en) Subtractive method for manufacturing circuit board with fine interconnect
JPWO2021001167A5 (zh)
JPS6024037A (ja) ポリイミド系樹脂膜の形成方法
JPH07307566A (ja) 多層配線基板の製造方法
JPS6170790A (ja) プリント回路板の製造方法
JPH02234493A (ja) 多層基板およびその製造方法
JP2006229017A (ja) 厚膜電子部品の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40063058

Country of ref document: HK