WO2020235865A1 - 세라믹 기판 제조 방법 - Google Patents

세라믹 기판 제조 방법 Download PDF

Info

Publication number
WO2020235865A1
WO2020235865A1 PCT/KR2020/006364 KR2020006364W WO2020235865A1 WO 2020235865 A1 WO2020235865 A1 WO 2020235865A1 KR 2020006364 W KR2020006364 W KR 2020006364W WO 2020235865 A1 WO2020235865 A1 WO 2020235865A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic substrate
substrate
ceramic
metal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2020/006364
Other languages
English (en)
French (fr)
Inventor
우경환
이지형
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amosense Co Ltd
Original Assignee
Amosense Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amosense Co Ltd filed Critical Amosense Co Ltd
Priority to CN202080046646.7A priority Critical patent/CN114026967B/zh
Priority to US17/611,813 priority patent/US12108540B2/en
Publication of WO2020235865A1 publication Critical patent/WO2020235865A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/468—Circuit boards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/098—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings

Definitions

  • the present invention relates to a method for manufacturing a ceramic substrate, and more particularly, to a method for manufacturing a ceramic substrate in which a circuit is formed on a surface of a ceramic substrate.
  • the ceramic substrate is constituted by integrally attaching a metal foil such as copper foil to a ceramic substrate.
  • Ceramic substrates are generated through manufacturing processes such as Active Metal Brazing (AMB) and Direct Bond Copper (DBC), and may be classified into ceramic AMB substrates and ceramic DBC substrates according to differences in manufacturing processes.
  • AMB Active Metal Brazing
  • DBC Direct Bond Copper
  • the ceramic AMB substrate is manufactured in an AMB (Active Metal Brazing) method in which metalization (or metal wiring) is not performed on the surface of the ceramic substrate, and metal is directly brazed on the surface of the ceramic substrate.
  • AMB Active Metal Brazing
  • Ceramic AMB substrates have high heat dissipation characteristics and reliability, so they are applied in applications such as automobiles, wind turbines, and high voltage DC transmission.
  • the electrode circuit is formed of 0.8T or more of copper on the ceramic substrate, the etching time increases during the etching process, and there are problems such as distance (interval) between circuits.
  • the ceramic AMB substrate can be produced only by electroless plating using photolithography after forming a copper circuit during partial plating, the electroless plating process is performed after treating the side of the copper circuit so that it is not plated. There is a problem to be done.
  • the ceramic AMB substrate is manufactured by dual side cooling (DSC)
  • DSC dual side cooling
  • a spacer is interposed between the two substrates, and the two substrates and the spacer are bonded through soldering.
  • the ceramic AMB substrate has many problems after manufacturing because the spacer's thermal expansion coefficient and thermal conductivity conflict with the ceramic AMB substrate.
  • the present invention has been proposed to solve the above-described conventional problems, and provides a ceramic substrate manufacturing method in which a copper sheet is etched and bonded to a ceramic substrate to shorten the overall processing time of the ceramic substrate while improving reliability and product life. It aims to do.
  • Another object of the present invention is to provide a method for manufacturing a ceramic substrate in which a copper sheet is etched and then partially plated to improve adhesion between a circuit pattern and a copper sheet, while eliminating bleeding defects due to electroless plating.
  • Another object of the present invention is to provide a method for manufacturing a ceramic substrate in which the reliability of the ceramic substrate is secured by bonding a ceramic substrate by a brazing method using a spacer in which thermal conductivity and thermal expansion coefficient are matched.
  • the method for manufacturing a ceramic substrate according to the first embodiment of the present invention includes the steps of preparing a metal substrate by etching a copper sheet, preparing a unit ceramic substrate by etching the ceramic substrate, and the metal substrate and the unit. Assembling the ceramic substrate, forming a laminate by bonding the metal substrate and the unit ceramic substrate, partially printing a metal paste on the surface of the laminate, and sintering the metal paste.
  • a brazing jig is used to assemble the metal substrate to be disposed on both surfaces of the unit ceramic substrate, and the metal paste may be a silver paste.
  • the method of manufacturing a ceramic substrate according to the second embodiment of the present invention comprises the steps of forming a plating substrate by plating metal on a part of a copper sheet, and preparing a metal substrate by etching the plating substrate. And preparing a unit ceramic substrate by etching the ceramic substrate, and assembling a metal substrate and a unit ceramic substrate.
  • nickel and silver are partially electroplated to form metal plating
  • the metal substrate may be assembled to be disposed on both surfaces of the unit ceramic substrate using a brazing jig.
  • a method of manufacturing a ceramic substrate according to an embodiment of the present invention includes disposing a spacer between ceramic substrates, and brazing and bonding the spacer and the ceramic substrate. Spacers having thermal conductivity and coefficient of thermal expansion are arranged.
  • the reference value of the thermal conductivity of the spacer may be 240 W/m.K
  • the reference value of the thermal expansion coefficient of the spacer may be 6.8 ppm/m.K.
  • the ceramic manufacturing method according to the exemplary embodiment of the present invention has an effect of shortening the overall processing time of the ceramic substrate by bonding the copper sheet to the ceramic substrate after etching.
  • the ceramic manufacturing method according to the exemplary embodiment of the present invention has an effect of improving reliability and product life by forming a stress relief edge structure by bonding a copper sheet to a ceramic substrate after etching.
  • the ceramic manufacturing method according to the exemplary embodiment of the present invention has an effect of partially plating the copper sheet after etching, thereby improving the adhesion between the circuit pattern and the copper sheet, while eliminating bleeding defects due to electroless plating.
  • the ceramic manufacturing method according to the exemplary embodiment of the present invention has an advantage that can be applied even when a circuit pattern is formed of thick copper by partially plating a copper sheet after etching.
  • the ceramic manufacturing method according to the embodiment of the present invention has excellent bonding strength by bonding ceramic substrates by a brazing method using a spacer having very excellent thermal properties with a thermal expansion coefficient of 6.8 ppm/mK and a thermal conductivity of 240 W/mK. And, there is an effect of securing high reliability and high thermal characteristics of the ceramic substrate.
  • 1 is a view for explaining a general ceramic substrate manufacturing process.
  • FIG. 2 is a view for explaining a method of manufacturing a ceramic substrate according to the first embodiment of the present invention.
  • 3 and 4 are views for explaining a method of manufacturing a ceramic substrate according to a second embodiment of the present invention.
  • 5 to 7 are views for explaining a method of manufacturing a ceramic substrate according to a third embodiment of the present invention.
  • a general ceramic substrate manufacturing method is a raw material preparation process, a brazing process, a photolithography process, a plating process, a copper etching process, and a seed etching process.
  • the ceramic AMB substrate 10 is manufactured through a (Seed Etching) process, a TiN etching process, a laser scribing process, and a braking process.
  • the copper sheet 11 and the ceramic substrate 12 are prepared as raw materials.
  • copper sheets 11 are laminated on the upper and lower surfaces of the ceramic substrate 12, respectively.
  • a constant temperature is applied to bond the copper sheet 11 and the ceramic substrate 12 laminated in the raw material preparation process.
  • the copper sheet 11 and the ceramic substrate 12 are bonded to form a laminate 13 in which the copper sheets 11 are laminated and bonded on both surfaces of the ceramic substrate 12.
  • a circuit pattern having a predetermined shape is formed on the laminate 13 through a photolithography process, a plating process, a copper etching process, a seed etching process, a TiN etching process, and a laser scribing process.
  • the laminated body 13 on which the circuit pattern is formed is broken into a unit size to produce the final ceramic AMB substrate 10.
  • a general ceramic substrate manufacturing method has problems such as an increase in etching time during an etching process and a distance (interval) between circuits when an electrode circuit is formed of 0.8T or more of copper.
  • the method of manufacturing a ceramic substrate according to the first embodiment of the present invention solves the above-described problem by manufacturing a ceramic AMB substrate by bonding a copper sheet to a ceramic substrate after etching.
  • the method for manufacturing a ceramic substrate according to the first embodiment of the present invention includes a raw material preparation process, an assembly process, a brazing process, a partial Ag Print process, and a paste sintering process. ) To manufacture a ceramic AMB substrate.
  • the metal substrate 112 is prepared by etching the copper sheet 110 into a predetermined size and shape.
  • the ceramic substrate 120 on which the pattern is formed is etched into a predetermined size and shape to prepare the unit ceramic substrate 122.
  • the metal substrate 112 disposed on the upper and lower surfaces of the unit ceramic substrate 122 may be etched into different sizes or different shapes.
  • the metal substrate 112 and the unit ceramic substrate 122 are assembled. At this time, in the assembling process, the metal substrate 112 is assembled on both sides of the unit ceramic substrate 122 using a brazing jig.
  • the metal substrate 112 and the unit ceramic substrate 122 are bonded by applying a constant temperature while the metal substrate 112 is assembled on both surfaces of the unit ceramic substrate 122.
  • the metal substrate 112 and the unit ceramic substrate 122 are bonded to form a laminate 130 in which the metal substrate 112 is bonded to both surfaces of the unit ceramic substrate 122.
  • the metal substrate 112 and the unit ceramic substrate 122 are bonded using a filler material.
  • the filler material is a multilayer structure formed by plating copper (Cu) and silver (Ag).
  • the silver paste 140 is partially printed on the surface of the laminate 130.
  • the silver paste 140 is sintered through the N 2 reflow method to manufacture the ceramic AMB substrate 100 in a final state.
  • the ceramic substrate manufacturing method according to the first embodiment of the present invention is a method of bonding a copper electrode to the ceramic by etching the copper electrode in advance like a mold punching method, reducing the overall process time (steps such as seed etching and TiN etching are omitted) At the same time, it is possible to manufacture a ceramic AMB substrate with improved reliability and product life by forming a Stress Relief Edge structure.
  • the general ceramic substrate manufacturing method can be produced only by electroless plating using photolithography after forming a copper circuit during partial plating. Therefore, the electroless plating process is performed after treating the side of the copper circuit so that it is not plated. There is a problem that needs to be performed.
  • the method of manufacturing a ceramic substrate according to the second embodiment of the present invention solves the above-described problem by manufacturing a ceramic AMB substrate by partially plating a copper sheet after etching.
  • the ceramic substrate manufacturing method according to the second exemplary embodiment of the present invention manufactures a ceramic AMB substrate through a partial plating process, a raw material preparation process, and an assembly process.
  • the plating substrate 210 is formed by partially plating nickel (Ni) and silver (Ag) on a copper sheet through partial electroplating.
  • the metal substrate 212 is prepared by etching the plating substrate 210 to a predetermined size and shape.
  • the ceramic substrate 220 on which the pattern is formed is etched into a predetermined size and shape to prepare the unit ceramic substrate 222.
  • the metal substrate 212 and the unit ceramic substrate 222 are assembled.
  • a final ceramic AMB substrate 200 is manufactured by assembling the metal substrate 212 on the upper and lower surfaces of the unit ceramic substrate 222 using a brazing jig.
  • the method of manufacturing a ceramic substrate according to the second embodiment of the present invention is a method of bonding a copper electrode to the ceramic by etching it in advance like a mold punching method, reducing the overall process time (steps such as seed etching, TiN etching, etc.) By forming the Stress Relief Edge structure (A of FIG. 4), a ceramic AMB substrate 200 having an improvement in reliability and product life can be manufactured.
  • a ceramic AMB substrate is manufactured by forming each raw material by die punching in advance, and bonding electrode copper etched by etching to the already patterned ceramic at once. Therefore, it is possible to manufacture a thick copper electrode product that is impossible in the manufacturing method of forming a copper electrode by the conventional etching method, and it has many effects such as a stress relief structure effect and a defect in a joint surface.
  • the ceramic AMB substrate for DSC Double Side Cooling
  • the substrate and the spacer are joined through soldering. Therefore, there is a problem that the bonding strength is poor.
  • the ceramic substrate manufacturing method according to the third embodiment of the present invention solves the above-described problem by bonding ceramic substrates by a brazing method using a spacer with matching thermal conductivity and thermal expansion coefficient to prepare a ceramic AMB substrate for DSC. Solve.
  • the method of manufacturing a ceramic substrate according to the third embodiment of the present invention is a brazing method using a spacer 300 having very excellent thermal properties with a thermal expansion coefficient of 6.8 ppm/mK and a thermal conductivity of 240 W/mK.
  • the ceramic substrates 400 are bonded to prepare a ceramic AMB substrate 500 for DSC.
  • the ceramic substrate 500 is a ceramic AMB substrate manufactured through the ceramic substrate manufacturing method according to the first or second exemplary embodiment described above.
  • the ceramic substrate 500 may be a ceramic DBC substrate manufactured through another ceramic substrate manufacturing method.
  • thermal expansion coefficient and thermal conductivity of copper are 17 ppm/K and 390 W/mK, so the issue of non-joining of ceramic substrates (DBC, AMB) due to the difference in thermal expansion coefficient Occurs.
  • a method of manufacturing a ceramic substrate according to a third embodiment of the present invention uses a brazing process using a spacer 300 having thermal characteristics with a thermal expansion coefficient of 6.8 ppm/K and TC 240 W/mK.
  • a spacer 300 having thermal characteristics with a thermal expansion coefficient of 6.8 ppm/K and TC 240 W/mK.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Ceramic Products (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

구리 시트를 에칭한 후 세라믹 기판에 접합하여 세라믹 기판의 전체 공정 시간을 단축하면서 신뢰성 및 제품 수명에 개선하도록 한 세라믹 기판 제조 방법을 제시한다. 제시된 세라믹 기판 제조 방법은 구리 시트를 에칭하여 금속 기재를 준비하는 단계, 세라믹 기재를 에칭하여 단위 세라믹 기재를 준비하는 단계, 금속 기재 및 단위 세라믹 기재를 조립하는 단계, 금속 기재 및 단위 세라믹 기재를 접합하여 적층체를 형성하는 단계, 적층체의 표면에 금속 페이스트를 부분 인쇄하는 단계 및 금속 페이스트를 소결하는 단계를 포함한다.

Description

세라믹 기판 제조 방법
본 발명은 세라믹 기판 제조 방법에 관한 것으로, 더욱 상세하게는 세라믹 기재의 표면에 회로가 형성된 세라믹 기판을 제조하는 세라믹 기판 제조 방법에 관한 것이다.
세라믹 기판은 세라믹 기재에 동박과 같은 금속박을 일체로 부착하여 구성된다. 세라믹 기판은 AMB(Active Metal Brazing), DBC(Direct Bond Copper) 등의 제조 공정을 통해 생성되며, 제조 공정상의 차이에 따라 세라믹 AMB 기판, 세라믹 DBC 기판 등으로 구분될 수도 있다.
세라믹 AMB 기판은 세라믹 기재의 표면에 금속화(또는, 금속 배선화)를 수행하지 않고, 세라믹 기재의 표면에 직접 금속을 브레이징(Brazing)하는 AMB(Active Metal Brazing) 방식으로 제조된다.
세라믹 AMB 기판은 높은 방열 특성 및 신뢰성을 갖기 때문에 자동차, 풍력 터빈, 고전압 DC 전송 등과 같은 애플리케이션에 적용된다.
하지만, 세라믹 기판은 0.8T 이상의 구리로 전극회로를 형성하는 경우 에칭 공정시 에칭 시간이 증가하고, 회로간 거리(간격) 등의 문제점이 있다.
또한, 세라믹 AMB 기판은 부분 도금시 구리 회로를 형성한 후 포토리소그래피(Photolithography)를 이용한 무전해도금으로만 제작이 가능하기 때문에, 구리 회로의 측면이 도금되지 않도록 처리한 후에 무전해도금 공정을 수행해야 하는 문제점이 있다.
또한, 세라믹 AMB 기판은 DSC(Dual side cooling)으로 제조되는 경우 두 기판 사이에 스페이서를 개재하고, 솔더링을 통해 두 기판과 스페이서를 접합한다. 이때, 세라믹 AMB 기판은 스페이서의 열팽창계수, 열전도도가 세라믹 AMB 기판과 상충되기 때문에 제조 후에 많은 문제점을 내포한다.
또한, 세라믹 AMB 기판은 솔더링을 통해 기판과 스페이서를 접합하기 때문에 접합력이 떨어지는 문제점이 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 구리 시트를 에칭한 후 세라믹 기판에 접합하여 세라믹 기판의 전체 공정 시간을 단축하면서 신뢰성 및 제품 수명에 개선하도록 한 세라믹 기판 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 구리 시트를 에칭한 후 부분 도금하여 회로 패턴과 구리 시트 사이의 밀착력을 향상시키면서 무전해도금으로 인한 번짐 불량을 제거하도록 한 세라믹 기판 제조 방법을 제공하는 것을 다른 목적으로 한다.
본 발명은 열전도도 및 열팽창계수가 매칭된 스페이서를 이용한 브레이징(Brazing) 공법으로 세라믹 기판을 접합하여 세라믹 기판의 신뢰성을 확보하도록 한 세라믹 기판 제조 방법을 제공하는 것을 또 다른 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명의 제1 실시예에 따른 세라믹 기판 제조 방법은 구리 시트를 에칭하여 금속 기재를 준비하는 단계, 세라믹 기재를 에칭하여 단위 세라믹 기재를 준비하는 단계, 금속 기재 및 단위 세라믹 기재를 조립하는 단계, 금속 기재 및 단위 세라믹 기재를 접합하여 적층체를 형성하는 단계, 적층체의 표면에 금속 페이스트를 부분 인쇄하는 단계 및 금속 페이스트를 소결하는 단계를 포함한다.
조립하는 단계에서는 브레이징 지그를 이용해 단위 세라믹 기재의 양면에 금속 기재가 배치되도록 조립하고, 금속 페이스트는 은 페이스트일 수 있다.
상기한 목적을 달성하기 위하여 본 발명의 제2 실시예에 따른 세라믹 기판 제조 방법은 구리 시트의 일부에 금속을 플레이팅하여 플레이팅 기재를 형성하는 단계, 플레이팅 기재를 에칭하여 금속 기재를 준비하는 단계, 세라믹 기재를 에칭하여 단위 세라믹 기재를 준비하는 단계 및 금속 기재 및 단위 세라믹 기재를 조립하는 단계를 포함한다. 플레이팅 기재를 형성하는 단계에서는 니켈 및 은을 부분 전해도금하여 금속 플레이팅을 형성하고, 조립하는 단계에서는 브레이징 지그를 이용해 단위 세라믹 기재의 양면에 금속 기재가 배치되도록 조립할 수 있다.
상기한 목적을 달성하기 위하여 본 발명의 실시예에 따른 세라믹 기판 제조 방법은 세라믹 기판들 사이에 스페이서를 배치하는 단계 및 스페이서 및 세라믹 기판을 브레이징하여 접합하는 단계를 포함하고, 배치하는 단계에서는 기준값 이상의 열전도도 및 열팽창계수를 갖는 스페이서를 배치한다. 이때, 스페이서의 열전도도 기준값은 240W/m.K이고, 스페이서의 열팽창계수 기준값은 6.8ppm/m.K일 수 있다.
본 발명의 실시예에 따른 세라믹 제조 방법은 구리 시트를 에칭한 후 세라믹 기판에 접합함으로써, 세라믹 기판의 전체 공정 시간을 단축할 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따른 세라믹 제조 방법은 구리 시트를 에칭한 후 세라믹 기판에 접합함으로써, 스트레스 릴리프 에지(Stress relief Edge) 구조를 형성하여 신뢰성 및 제품 수명에 개선할 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따른 세라믹 제조 방법은 구리 시트를 에칭한 후 부분 도금함으로써, 회로 패턴과 구리 시트 사이의 밀착력을 향상시키면서 무전해도금으로 인한 번짐 불량을 제거할 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따른 세라믹 제조 방법은 구리 시트를 에칭한 후 부분 도금함으로써, 회로 패턴이 두꺼운 구리로 형성되는 경우에도 적용될 수 있는 장점이 있다.
또한, 본 발명의 실시예에 따른 세라믹 제조 방법은 열팽창계수 6.8ppm/m.K, 열전도도 240W/m.K로 열 특성이 매우 우수한 스페이서를 이용한 브레이징(Brazing) 공법으로 세라믹 기판들을 접합함으로써, 접합력이 매우 우수하고, 세라믹 기판의 고신뢰성 및 고열특성을 확보할 수 있는 효과가 있다.
도 1은 일반적은 세라믹 기판 제조 공정을 설명하기 위한 도면.
도 2는 본 발명의 제1 실시예에 따른 세라믹 기판 제조 방법을 설명하기 위한 도면.
도 3 및 도 4는 본 발명의 제2 실시예에 따른 세라믹 기판 제조 방법을 설명하기 위한 도면.
도 5 내지 도 7은 본 발명의 제3 실시예에 따른 세라믹 기판 제조 방법을 설명하기 위한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1을 참조하면, 일반적인 세라믹 기판 제조 방법은 원재료(Raw Materials) 준비 공정, 브레이징(Brazing) 공정, 포토리소그래피(Photolithography) 공정, 플레이팅(Plating) 공정, 구리 에칭(CU Etching) 공정, 시드 에칭(Seed Etching) 공정, TiN 에칭 공정, 레이저 스크리빙(Laser Scribing) 공정, 브레이킹(Breaking) 공정을 통해 세라믹 AMB 기판(10)을 제조한다.
원재료 준비 공정에서는 구리 시트(11) 및 세라믹 기재(12)를 원재료로 준비한다. 원재료 준비 공정에서는 세라믹 기재(12)의 상면 및 하면에 구리 시트(11)를 각각 적층한다.
브레이징 공정에서는 일정한 온도를 가하여 원재료 준비 공정에서 적층된 구리 시트(11) 및 세라믹 기재(12)를 접합한다. 브레이징 공정에서는 구리 시트(11) 및 세라믹 기재(12)를 접합하여 세라믹 기재(12)의 양면에 구리 시트(11)가 적층 및 접합된 적층체(13)를 형성한다.
포토리소그래피 공정, 플레이팅 공정, 구리 에칭 공정, 시드 에칭 공정, TiN 에칭 공정 및 레이저 스크리빙 공정을 통해 적층체(13)에 소정 형상의 회로 패턴을 형성한다.
브레이킹 공정에서는 회로 패턴이 형성된 적층체(13)를 단위 크기로 브레이킹하여 최종적인 세라믹 AMB 기판(10)을 생성한다.
하지만, 일반적인 세라믹 기판 제조 방법은 0.8T 이상의 구리로 전극회로를 형성하는 경우 에칭 공정시 에칭 시간이 증가하고, 회로간 거리(간격) 등의 문제점이 있다.
이에, 본 발명의 제1 실시예에 따른 세라믹 기판 제조 방법은 구리 시트를 에칭한 후 세라믹 기판에 접합하여 세라믹 AMB 기판을 제조함으로써 상술한 문제점을 해결한다.
도 2를 참조하면, 본 발명의 제1 실시예에 따른 세라믹 기판 제조 방법은 원재료(Raw Materials) 준비 공정, 조립(assembly) 공정, 브레이징 공정, 부분 인쇄(Partial Ag Print) 공정 및 소결(Paste Sintering) 공정을 통해 세라믹 AMB 기판을 제조한다.
원재료 준비 공정에서는 구리 시트(110)를 소정 크기 및 형상으로 에칭하여 금속 기재(112)를 준비한다. 원재료 준비 공정에서는 패턴이 형성된 세라믹 기재(120)를 소정 크기 및 형상으로 에칭하여 단위 세라믹 기재(122)를 준비한다. 이때, 원재료 준비 공정에서는 단위 세라믹 기재(122)의 상면 및 하면에 배치되는 금속 기재(112)를 서로 다른 크기 또는 다른 형상으로 에칭할 수 있다.
조립 공정에서는 금속 기재(112) 및 단위 세라믹 기재(122)를 조립한다. 이때, 조립 공정에서는 브레이징 지그를 이용해 단위 세라믹 기재(122)의 양면에 금속 기재(112)가 배치되도록 조립한다.
브레이징 공정에서는 단위 세라믹 기재(122)의 양면에 금속 기재(112)가 조립된 상태에서 일정한 온도를 가하여 금속 기재(112) 및 단위 세라믹 기재(122)를 접합한다. 브레이징 공정에서는 금속 기재(112) 및 단위 세라믹 기재(122)를 접합하여 단위 세라믹 기재(122)의 양면에 금속 기재(112)가 접합된 적층체(130)를 형성한다. 이때, 브레이징 공정에서는 용가재를 이용해 금속 기재(112)와 단위 세라믹 기재(122)를 접합한다. 여기서, 용가재는 구리(Cu) 및 은(Ag)을 도금하여 형성된 다층 구조인 것을 일례로 한다.
부분 인쇄 공정에서는 적층체(130)의 표면에 은 페이스트(140)를 부분 인쇄한다. 소결 공정에서는 N 2 Reflow 공법을 통해 은 페이스트(140)를 소결하여 최종 상태의 세라믹 AMB 기판(100)을 제조한다.
이처럼, 본 발명의 제1 실시예에 따른 세라믹 기판 제조 방법은 구리 전극을 사전에 금형 타발 방식과 같이 에칭하여 세라믹에 접합하는 공법으로 전체 공정시간을 단축(Seed Etching, TiN Etching 등 공정 생략)함과 동시에 Stress Relief Edge 구조를 형성하여 신뢰성 및 제품 수명에 개선을 갖는 세라믹 AMB 기판을 제조할 수 있다.
한편, 일반적인 세라믹 기판 제조 방법은 부분 도금시 구리 회로를 형성한 후 포토리소그래피(Photolithography)를 이용한 무전해도금으로만 제작이 가능하기 때문에, 구리 회로의 측면이 도금되지 않도록 처리한 후에 무전해도금 공정을 수행해야 하는 문제점이 있다.
이에, 본 발명의 제2 실시예에 따른 세라믹 기판 제조 방법은 구리 시트를 에칭한 후 부분 도금하여 세라믹 AMB 기판을 제조함으로써 상술한 문제점을 해결한다.
도 3 및 도 4를 참조하면, 본 발명의 제2 실시예에 따른 세라믹 기판 제조 방법은 부분 플레이팅(Partial Ni-Ag Plating) 공정, 원재료 준비 공정, 조립 공정을 통해 세라믹 AMB 기판을 제조한다.
부분 플레이팅 공정에서는 구리 시트에 니켈(Ni) 및 은(Ag)을 부분적으로 플레이팅한다. 이때, 부분 플레이팅 공정에서는 부분 전해도금을 통해 구리 시트에 니켈(Ni) 및 은(Ag)을 부분적으로 플레이팅한 플레이팅 기재(210)를 생성한다.
원재료 준비 공정에서는 플레이팅 기재(210)를 소정 크기 및 형상으로 에칭하여 금속 기재(212)를 준비한다. 원재료 준비 공정에서는 패턴이 형성된 세라믹 기재(220)를 소정 크기 및 형상으로 에칭하여 단위 세라믹 기재(222)를 준비한다.
조립 공정에서는 금속 기재(212) 및 단위 세라믹 기재(222)를 조립한다. 이때, 조립 공정에서는 브레이징 지그를 이용해 단위 세라믹 기재(222)의 상면 및 하면에 금속 기재(212)가 배치되도록 조립하여 최종 세라믹 AMB 기판(200)을 제조한다.
본 발명의 제2 실시예에 따른 세라믹 기판 제조 방법은 구리 전극을 사전에 금형 타발 방식과 같이 에칭하여 세라믹에 접합하는 공법으로 전체 공정시간을 단축(Seed Etching, TiN Etching 등 공정 생략)함과 동시에 Stress Relief Edge 구조(도 4의 A)를 형성하여 신뢰성 및 제품 수명에 개선을 갖는 세라믹 AMB 기판(200)을 제조할 수 있다.
또한, 본 발명의 제2 실시예에 따른 세라믹 기판 제조 방법은 사전에 각각 원재를 금형타발로 형성하고, 에칭으로 식각한 전극 구리를 이미 패턴 형성된 세라믹에 한 번에 접합하여 세라믹 AMB 기판을 제조하기 때문에 기존 에칭법으로 구리 전극을 형성하는 제조 방법에서 불가능한 두꺼운 구리 전극 제품을 제조할 수 있고, 응력완화 구조 효과, 접합면 공극결함 등 많은 효과를 갖는다.
한편, 일반적인 세라믹 기판 제조 방법에서는 스페이서의 열팽창계수, 열전도도가 세라믹 AMB 기판과 상충되기 때문에, DSC(Dual Side Cooling)용 세라믹 AMB 기판은 많은 문제점을 내포하며, 솔더링을 통해 기판과 스페이서를 접합하기 때문에 접합력이 떨어지는 문제점이 있다.
이에, 본 발명의 제3 실시예에 따른 세라믹 기판 제조 방법은 열전도도 및 열팽창계수가 매칭된 스페이서를 이용한 브레이징(Brazing) 공법으로 세라믹 기판들을 접합하여 DSC용 세라믹 AMB 기판을 제조함으로써 상술한 문제점을 해결한다.
도 5를 참조하면, 본 발명의 제3 실시예에 따른 세라믹 기판 제조 방법은 열팽창계수 6.8ppm/m.K, 열전도도 240W/m.K로 열 특성이 매우 우수한 스페이서(300)를 이용한 브레이징(Brazing) 공법으로 세라믹 기판(400)들을 접합하여 DSC용 세라믹 AMB 기판(500)을 제조한다. 여기서, 세라믹 기판(500)은 상술한 제1 실시예 또는 제2 실시예에 따른 세라믹 기판 제조 방법을 통해 제조된 세라믹 AMB 기판인 것을 일례로 한다. 물론, 세라믹 기판(500)은 다른 세라믹 기판 제조 방법을 통해 제조된 세라믹 DBC 기판일 수도 있다.
기존 Cu, CuMo 재질의 스페이서를 이용한 솔더링 공정으로 세라믹 기판을 접합할 때에는 구리의 열팽창계수 및 열전도가 17ppm/K, 390W/m.K이기 때문에 열팽창계수 차이로 인하여 세라믹 기판(DBC, AMB)의 미접합 이슈가 발생한다.
이에, 도 6 및 도 7을 참조하면, 본 발명의 제3 실시예에 따른 세라믹 기판 제조 방법은 열팽창계수 6.8ppm/K, T.C 240W/m.K로 열특성을 갖는 스페이서(300)를 이용한 브레이징 공정을 통해 세라믹 기판(400)을 접합하여 접합력이 매우 우수하고, 고신뢰성 및 고열특성을 갖는 DSC용 세라믹 AMB 기판(500)을 제조할 수 있다.
이상에서 본 발명에 따른 바람직한 실시예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형 예 및 수정 예를 실시할 수 있을 것으로 이해된다.

Claims (8)

  1. 구리 시트를 에칭하여 금속 기재를 준비하는 단계;
    세라믹 기재를 에칭하여 단위 세라믹 기재를 준비하는 단계;
    금속 기재 및 단위 세라믹 기재를 조립하는 단계;
    상기 금속 기재 및 상기 단위 세라믹 기재를 접합하여 적층체를 형성하는 단계;
    상기 적층체의 표면에 금속 페이스트를 부분 인쇄하는 단계; 및
    상기 금속 페이스트를 소결하는 단계를 포함하는 세라믹 기판 제조 방법.
  2. 제1항에 있어서,
    상기 조립하는 단계에서는 브레이징 지그를 이용해 상기 단위 세라믹 기재의 양면에 금속 기재가 배치되도록 조립하는 세라믹 기판 제조 방법.
  3. 제1항에 있어서,
    상기 금속 페이스트는 은 페이스트인 세라믹 기판 제조 방법.
  4. 구리 시트의 일부에 금속을 플레이팅하여 플레이팅 기재를 형성하는 단계;
    상기 플레이팅 기재를 에칭하여 금속 기재를 준비하는 단계;
    세라믹 기재를 에칭하여 단위 세라믹 기재를 준비하는 단계; 및
    상기 금속 기재 및 상기 단위 세라믹 기재를 조립하는 단계를 포함하는 세라믹 기판 제조 방법.
  5. 제4항에 있어서,
    상기 플레이팅 기재를 형성하는 단계에서는 니켈 및 은을 부분 전해도금하여 금속 플레이팅을 형성하는 세라믹 기판 제조 방법.
  6. 제4항에 있어서,
    상기 조립하는 단계에서는 브레이징 지그를 이용해 상기 단위 세라믹 기재의 양면에 금속 기재가 배치되도록 조립하는 세라믹 기판 제조 방법.
  7. 세라믹 기판들 사이에 스페이서를 배치하는 단계; 및
    상기 스페이서 및 상기 세라믹 기판을 브레이징하여 접합하는 단계를 포함하고,
    상기 배치하는 단계에서는 기준값 이상의 열전도도 및 열팽창계수를 갖는 스페이서를 배치하는 세라믹 기판 제조 방법.
  8. 제7항에 있어서,
    상기 스페이서의 열전도도 기준값은 240W/m.K이고, 상기 스페이서의 열팽창계수 기준값은 6.8ppm/m.K인 세라믹 기판 제조 방법.
PCT/KR2020/006364 2019-05-17 2020-05-14 세라믹 기판 제조 방법 Ceased WO2020235865A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080046646.7A CN114026967B (zh) 2019-05-17 2020-05-14 陶瓷基板制造方法
US17/611,813 US12108540B2 (en) 2019-05-17 2020-05-14 Ceramic substrate manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0058328 2019-05-17
KR1020190058328A KR102335531B1 (ko) 2019-05-17 2019-05-17 세라믹 기판 제조 방법

Publications (1)

Publication Number Publication Date
WO2020235865A1 true WO2020235865A1 (ko) 2020-11-26

Family

ID=73458137

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/006364 Ceased WO2020235865A1 (ko) 2019-05-17 2020-05-14 세라믹 기판 제조 방법

Country Status (4)

Country Link
US (1) US12108540B2 (ko)
KR (1) KR102335531B1 (ko)
CN (1) CN114026967B (ko)
WO (1) WO2020235865A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114364141A (zh) * 2022-01-04 2022-04-15 深圳中富电路股份有限公司 一种厚铜陶瓷基板及其制作方法
CN114899154B (zh) * 2022-06-02 2023-05-30 江苏富乐华功率半导体研究院有限公司 一种高效率双面散热功率模块封装方法
CN120261296B (zh) * 2025-04-07 2025-11-18 江苏富乐华功率半导体研究院有限公司 一种基于amb工艺的双层陶瓷基板的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215053A (ja) * 1997-01-28 1998-08-11 Taiyo Kosakusho:Kk 回路パターン形成用の金属箔、その製造方法、電子部品及びその製造方法
EP1699080A1 (en) * 2005-03-04 2006-09-06 Dowa Mining Co., Ltd. Ceramic circuit sustrate and manufacturing method thereof
JP3949270B2 (ja) * 1998-05-13 2007-07-25 株式会社東芝 セラミックス回路基板の製造方法
JP2007311441A (ja) * 2006-05-17 2007-11-29 Hitachi Ltd パワー半導体モジュール
KR20180113050A (ko) * 2017-04-05 2018-10-15 주식회사 아모센스 세라믹 기판 제조 방법, 세라믹 기판 및 반도체 패키지

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3523958A1 (de) * 1985-07-04 1987-01-08 Licentia Gmbh Verfahren zur chemischen behandlung von keramikkoerpern mit nachfolgender metallisierung
US5473138A (en) * 1993-07-13 1995-12-05 Singh; Rajiv K. Method for increasing the surface area of ceramics, metals and composites
JP2006253563A (ja) * 2005-03-14 2006-09-21 Ngk Spark Plug Co Ltd 電子部品の製造方法、焼成方法
US8063315B2 (en) * 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
KR20100068593A (ko) 2008-12-15 2010-06-24 (주)상아프론테크 세라믹 소재 기판에 동박을 적층시키는 방법
JP2012009767A (ja) * 2009-11-27 2012-01-12 Kyocera Corp 多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法
JP2011238907A (ja) * 2010-04-12 2011-11-24 Asahi Glass Co Ltd セラミックス基板及びその製造方法
JP5413485B2 (ja) * 2012-05-18 2014-02-12 日立金属株式会社 回路基板の製造方法および回路基板
JP6056446B2 (ja) * 2012-12-17 2017-01-11 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
JP5720861B1 (ja) * 2013-08-15 2015-05-20 日立金属株式会社 セラミックス回路基板の製造方法及びセラミックス回路基板
KR101755769B1 (ko) * 2014-10-29 2017-07-07 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법
JP6860484B2 (ja) * 2015-01-22 2021-04-14 ユミコア・アクチエンゲゼルシャフト・ウント・コムパニー・コマンディットゲゼルシャフトＵｍｉｃｏｒｅ ＡＧ ＆ Ｃｏ．ＫＧ ろう付け合金
KR102429043B1 (ko) * 2015-10-27 2022-08-05 주식회사 아모센스 세라믹 기판 제조 방법
CN108033810A (zh) * 2017-12-12 2018-05-15 北京科技大学 一种氮化铝陶瓷覆铜板的制备方法
CN108615717A (zh) * 2018-07-20 2018-10-02 井敏 一种金属化陶瓷基板、基板制作方法及基板与芯片焊接方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215053A (ja) * 1997-01-28 1998-08-11 Taiyo Kosakusho:Kk 回路パターン形成用の金属箔、その製造方法、電子部品及びその製造方法
JP3949270B2 (ja) * 1998-05-13 2007-07-25 株式会社東芝 セラミックス回路基板の製造方法
EP1699080A1 (en) * 2005-03-04 2006-09-06 Dowa Mining Co., Ltd. Ceramic circuit sustrate and manufacturing method thereof
JP2007311441A (ja) * 2006-05-17 2007-11-29 Hitachi Ltd パワー半導体モジュール
KR20180113050A (ko) * 2017-04-05 2018-10-15 주식회사 아모센스 세라믹 기판 제조 방법, 세라믹 기판 및 반도체 패키지

Also Published As

Publication number Publication date
KR102335531B1 (ko) 2021-12-07
CN114026967B (zh) 2024-05-14
KR20200132581A (ko) 2020-11-25
US12108540B2 (en) 2024-10-01
CN114026967A (zh) 2022-02-08
US20220240389A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
KR100517009B1 (ko) 다층배선기판및이의제조방법
EP0229850B1 (en) Connection terminals between substrates and method of producing the same
WO2020235865A1 (ko) 세라믹 기판 제조 방법
US20090002950A1 (en) Multi-layer electrically isolated thermal conduction structure for a circuit board assembly
KR100400155B1 (ko) 적층 세라믹 전자 장치
JP4201436B2 (ja) 多層配線基板の製造方法
TWI712346B (zh) 復合電路板及其製造方法
KR102563423B1 (ko) 세라믹 기판 제조 방법
US20080063877A1 (en) Electronic Component and Method for Producing the Same
EP1915037B1 (en) Process for producing a bending-type rigid printed wiring board
WO2014088357A1 (ko) 인쇄회로기판 및 그 제조방법
WO2012036219A1 (ja) 発光素子用基板および発光装置
JPH08148828A (ja) 薄膜多層回路基板およびその製造方法
KR102165502B1 (ko) 전자부품 검사장치용 배선기판
WO2014092386A1 (ko) 인쇄회로기판 및 그 제조방법
US20190088408A1 (en) Wiring board and planar transformer
JPH10335823A (ja) 積層セラミック回路基板及びその製造方法
CN117794056B (zh) 一种玻璃基线路板及其制备方法
KR20140123273A (ko) 인쇄회로기판 및 그 제조방법
JP2001135789A (ja) 積層セラミック基板及びこれを用いたパワーモジュール用基板
JPH11163522A (ja) 多層配線基板およびその製造方法
JPH05251834A (ja) 配線用複合基板
JP2003324167A (ja) セラミック回路基板
JPH06252558A (ja) 多層ガラスセラミックキャビティ基板
JP2022164200A (ja) 多層配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20809638

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20809638

Country of ref document: EP

Kind code of ref document: A1