JP5413485B2 - 回路基板の製造方法および回路基板 - Google Patents

回路基板の製造方法および回路基板 Download PDF

Info

Publication number
JP5413485B2
JP5413485B2 JP2012114030A JP2012114030A JP5413485B2 JP 5413485 B2 JP5413485 B2 JP 5413485B2 JP 2012114030 A JP2012114030 A JP 2012114030A JP 2012114030 A JP2012114030 A JP 2012114030A JP 5413485 B2 JP5413485 B2 JP 5413485B2
Authority
JP
Japan
Prior art keywords
metal pattern
manufacturing
circuit board
ceramic substrate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012114030A
Other languages
English (en)
Other versions
JP2012151518A (ja
Inventor
卓 藤田
渡辺  純一
昌良 高田
賢 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2012114030A priority Critical patent/JP5413485B2/ja
Publication of JP2012151518A publication Critical patent/JP2012151518A/ja
Application granted granted Critical
Publication of JP5413485B2 publication Critical patent/JP5413485B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、セラミックス基板上に金属層パターンが形成された構造を有する回路基板の製造方法、及びこれによって製造された回路基板に関する。
例えば、電動車両用インバータとして高電圧、大電流動作が可能なパワー半導体モジュール(例えばIGBTモジュール)が用いられている。こうした半導体モジュールには、電気的絶縁性と熱伝導率が高く、機械的強度の高い回路基板に半導体チップが接合された形態のものが用いられる。回路基板は、例えば絶縁性のセラミックス基板上に配線となる金属回路板が形成されて構成される。半導体チップは、この回路基板に搭載され、半導体チップにおける配線は、金属回路板とはんだやボンディングワイヤなどによって電気的に接続される。セラミックス基板の材料としては、例えば窒化珪素が用いられ、金属回路板の材料としては、例えば銅が用いられる。
この際、1枚の大きなセラミックス基板上に多数の金属回路板パターンを形成し、その後にセラミックス基板を分割することにより、1枚のセラミックス基板から多数個の回路基板を得ることにより、その製造コストを低下させることができる。
この回路基板は、例えば、図7に示す製造方法によって製造することができる。図7はこの製造方法を示す工程断面図である。まず、図7(a)に示されるように、セラミックス基板51に銅板52をろう付け、あるいはDBC(Direct Bonding Copper)法によって接合する。次に、図7(b)に示されるように、銅板をウェットエッチング等の方法によって部分的にエッチングすることによって金属回路板53となるパターンにパターニングする。更に、図7(c)に示されるように、金属回路板53上にははんだ濡れ性向上および金属回路板の防錆などを目的として、めっき層54が形成される。最後に、図7(d)に示されるように、セラミックス基板51が分割され、多数の回路基板50が得られる。この分割は、セラミックス基板51にスクライブ線を形成することによって、容易に行うことができる。
ここで、めっき層54を形成する際には、金属回路板53のパターンが形成されており、分離されたパターンが存在する場合には、同時に全てのパターンに通電することは困難である。従って、めっき層54の形成には通電の不要な無電解めっきが用いられる。従って、ここで形成されるめっき層54としては、無電解めっきが容易なNi−P層、すなわちニッケル(Ni)にリン(P)が添加された層が用いられる。
一方、Pが添加されないNiめっき層は、電解めっきを行うことで簡便に均一なめっき層を形成することができ、はんだ濡れ性もNi−Pめっき層と比較して良好である。しかしながら、このNi層(Pが添加されていない層)は無電解めっきによって形成することが困難である。従って、上記の製造方法ではこのNiめっき層を金属回路板53上に形成することは困難である。
このため、例えば特許文献1には、図7に示す製造方法においても電解めっきを使用できる製造方法が記載されている。この製造方法においては、図7(b)において形成されるパターンの中に、本来独立しているパターン同士を電気的に接続する小パターン(タイバー)を設ける。このタイバーの大きさは、カッターで容易に切断できる長さ、太さとする。従って、セラミックス基板51の分割(図7(d))後に、このタイバーを容易に切断することができる。従ってこの製造方法により、所望の金属回路板パターン上に、電解めっきを行うことができる。
なお、上記の例では、金属回路板について記載したが、セラミックス基板の他方の面には、やはり銅で構成された金属放熱板が形成される場合もある。これを形成する方法も、金属回路板の場合と同様である。
特開平11−204921号公報
しかしながら、前記の製造方法によっても、その製造コストを充分に低下させることは困難であった。
前記の製造方法において、一度に多数個の回路基板を得るためには、まず、大きなセラミックス基板に大きな銅板を接合することが必要である。この接合は、前記の通り、ろう付けやDBC法によるが、その際にこれらは高温となり、セラミックス基板(窒化珪素)と銅板との熱膨張係数は異なる。従って、接合後には、熱膨張係数の差に起因した反りが生じ、この反りはその後の金属回路板のパターニングの際に悪影響を与え、反りが大きい場合には基板割れやクラックが発生することもある。
従って、用いられるセラミックス基板の大きさには限度があり、充分にその製造コストを低下させることは困難であった。
本発明は、斯かる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
請求項1に記載の発明の要旨は、セラミックス基板上にパターン化された金属層が形成された形態の回路基板を1枚のセラミックス基板から複数個製造する、回路基板の製造方法であって、前記金属層のパターンが複数個配列された回路パターン部を具備し、独立した箇所間が結合部によって接続されて一体化されている金属パターン板を製造する金属パターン板製造工程と、前記1枚のセラミックス基板上に前記金属パターン板を接合する接合工程と、前記金属パターン板が接合された前記セラミックス基板をスクライブ線に沿って分割する分割工程と、前記セラミックス基板上に接合した前記金属パターン板の前記結合部を除去する結合部除去工程と、を具備し、前記金属パターン板製造工程において、前記配列が同一ピッチでなされると共に異なるパターンを具備する2種類の金属パターン板が製造され、前記接合工程において、前記2種類の金属パターン板は、前記2種類の金属パターン板における回路パターン部が対応するべく目合わせされ、前記セラミックス基板の相異なる面に接合される、ことを特徴とする回路基板の製造方法に存する。
請求項2に記載の発明の要旨は、前記接合工程より後であり前記分割工程および前記結合部除去工程より前に前記金属パターン板表面にめっき層を形成するめっき工程を行うことを特徴とする請求項1に記載の回路基板の製造方法に存する。
請求項3に記載の発明の要旨は、前記めっき工程において、電解めっき法が用いられることを特徴とする請求項2に記載の回路基板の製造方法に存する。
請求項4に記載の発明の要旨は、前記接合工程において、前記1枚のセラミックス基板と前記金属パターン板との接合にろう付けが用いられることを特徴とする請求項1から3までのいずれか1項に記載の回路基板の製造方法に存する。
請求項5に記載の発明の要旨は、前記接合工程において、前記1枚のセラミックス基板と前記金属パターン板との接合にDBC(Direct Bonding Copper)法が用いられることを特徴とする請求項1から3までのいずれか1項に記載の回路基板の製造方法に存する。
請求項6に記載の発明の要旨は、前記金属パターン板は、前記回路パターン部の周辺に、前記回路パターン部を支持する周辺部を具備し、前記回路パターン部と前記周辺部とが前記結合部によって結合されていることを特徴とする請求項1から請求項5までのいずれか1項に記載の回路基板の製造方法に存する。
請求項7に記載の発明の要旨は、前記金属パターン板は、前記結合部と前記金属パターン板における独立した箇所との接合部において、前記金属パターン板における独立した箇所は前記結合部側と反対側に引き込んだ形状を具備することを特徴とする請求項1から請求項6までのいずれか1項に記載の回路基板の製造方法に存する。
請求項8に記載の発明の要旨は、前記金属パターン板において、前記結合部の厚さは、前記接合されるセラミックス基板側において、前記結合部と隣接する金属パターン板の一部よりも小さいことを特徴とする請求項1から請求項7までのいずれか1項に記載の回路基板の製造方法に存する。
請求項9に記載の発明の要旨は、前記金属パターン板製造工程において、プレス加工が用いられることを特徴とする請求項1から請求項8までのいずれか1項に記載の回路基板の製造方法に存する。
請求項10に記載の発明の要旨は、前記金属パターン板は銅又は銅合金で形成されることを特徴とする請求項1から9までのいずれか1項に記載の回路基板の製造方法に存する。
請求項11に記載の発明の要旨は、請求項1から請求項10までのいずれか1項に記載の回路基板の製造方法によって製造された回路基板に存する。


本発明は以上のように構成されているので、1枚のセラミックス基板から多数個の回路基板を低コストで得ることができる。
本発明の実施の形態に係る回路基板の製造方法の各工程を示す図である。 本発明の実施の形態に係る回路基板の製造方法において用いられる金属パターン板の構成を示す図である。 図2に示す金属パターン板を用いて製造される回路基板における金属回路板のパターンを示す図である。 本発明の実施の形態に係る回路基板の製造方法の分割工程における破断箇所を示す図である。 本発明の実施の形態に係る回路基板の製造方法において用いられる金属パターン板における結合部付近の構成の一例を示す図である。 本発明の実施の形態に係る回路基板の製造方法において用いられる金属パターン板における結合部付近の構成の他の一例を示す断面図である。 従来の回路基板の製造方法の一例を示す図である
以下、本発明について具体的な実施形態を示しながら説明する。ただし、本発明はこれらの実施形態に限定されるものではない。
この製造方法においては、1枚の大きなセラミックス基板から、多数個の回路基板が作成される。図1はこの製造方法を示す図である。ここで製造される回路基板は、セラミックス基板上にパターン化された金属層(ここでは金属回路板)が形成された構造を具備する。なお、図1において、(a)〜(d)は製造された形態の斜視図であり、(e)、(f)は平面図となっている。
まず、図1(a)に示されるように、1枚の大きなセラミックス基板11と、図1(b)に示されるように、これとほぼ同じ大きさであり、パターン化された金属パターン板12が準備される。その後これらは図1(c)に示されるように接合される(接合工程)。この接合は、ろう付け、あるいはDBC(Direct Bonding Copper)法により、例えば700℃以上の温度で行われる。
ここで用いられるセラミックス基板11は、絶縁性、熱伝導率、機械的強度が高いセラミックス材料として、例えば窒化珪素セラミックスで構成される。その大きさは、ここから多数個の回路基板を分割して作成するため、例えば10cm角程度の大きさである。厚さは0.32mm程度である。
金属パターン板12を図1中の上側から見たときの平面図が図2である。この金属パターン板12は金属回路板となる材料である銅又は銅合金で構成され、その厚さは例えば0.1〜3mm程度である。
金属パターン板12は、中央の縦2列×横3列の同一パターン(単位パターン)が配列された回路パターン部12aと、その周辺にある周辺部12bとに大別される。回路パターン部12aと周辺部12bのどちらにおいても、これらを構成する個々のパターン(図2中ではいずれも矩形パターン)は、これらよりも小さい結合部13で結合されている。
回路パターン部12aにおける2×3個の計6個の同一パターンは、製造される回路基板における金属回路板(金属層)16のパターンに対応している。ただし、ここで最終的に得られる金属回路板のパターンは、図3に示すように、電気的に独立したAとBの2つの箇所から構成される。従って、金属パターン板12においては、AとBとが結合部13で結合された構成となっており、本来の金属回路板のパターンに結合部13が加わった構成となっている。この結合部13の幅は1mm程度とすることが、各パターンを固定するための強度が確保できること、および後述する切断時の作業が容易になることから、好ましい。
周辺部12bは複数の矩形パターンから構成されているが、同様に、各矩形パターンは結合部13により結合されている。また、周辺部12bと回路パターン部12aとの間も結合部13によって結合されている。従って、回路パターン部12aは周辺部12bによって支持された形態となっている。
従って、金属パターン板12においては、本来独立した箇所であり後で独立した形状とすべき箇所(図3中のAとB)同士、及び金属パターン板12におけるその他の箇所結合部13によって結合された形状となっている。これにより、金属パターン板12における各箇所は、回路パターン部12a、周辺部12bを通じて機械的及び電気的に一体化されている。
なお、上記のパターンは、金属パターン板製造工程によって製造される。ここでは、例えば、所望の厚さの1枚の銅板に対して、ウェットエッチングを施すことによって作成することができる。あるいは、銅板をプレス加工することによって作成することができる。
図1(c)に示されるようにセラミックス基板11に上記の金属パターン板12が接合された(接合工程)後、図1(d)に示されるように、電解めっき液に浸漬され、金属パターン板12に通電される。これによって、金属パターン板12の表面全面にめっき層14が形成される(めっき工程)。ここで、めっき層として、Niからなる層を電解めっきによって形成することができる。この際、金属パターン板12は電気的に一体化されているため、その全面にめっき層14を形成することができる。
その後、金属パターン板12における図4に破線で示す方向にセラミックス基板11を割って分割することによって、図1(e)にその上面図を示す6個の分割ユニット15が得られる(分割工程)。この作業は、セラミックス基板11の図4中の破線で示された箇所に対応したスクライブ線を設けておくことによって特に容易に行うことができる。
この分割の際に、全ての結合部13のうち一部は破壊されるが、図1(e)に示されるように、他の一部、特に一つの回路基板内にある結合部13はその形態を維持している。この結合部13は、分割後に例えばカッターやニッパーを用いて容易にこれを切断することができる(結合部除去工程)。これにより、セラミックス基板11上に、その表面にめっき層14が形成された金属回路板16が形成された図1(f)の形態の回路基板10とすることができる。従って、所望の形態の6個の回路基板10が得られる。
なお、上記の例では分割工程後に結合部除去工程を行っていたが、結合部除去工程後に分割工程を行ってもよい。
なお、はんだ付けが容易な材料で金属パターン板12を形成した場合には、めっき工程(図1(d))は不要である。また、上記の例ではめっき工程は接合工程の直後に行っていたが、接合工程より後であり分割工程及び結合部除去工程よりも前に行えばよい。
また、上記の製造方法では、金属回路板16をセラミックス基板11上に形成する場合について記載したが、同様に、セラミックス基板11の裏面にパターン化された金属放熱板を形成することもできる。この場合には、金属パターン板製造工程において、配列が同一ピッチでなされた2種類の金属パターン板を製造する。一方(第1の金属パターン板)における回路パターン部の単位パターンは、前記の金属回路板に対応するパターンとし、他方(第2の金属パターン板)における回路パターン部の単位パターンは金属放熱板に対応するパターンとする。この際、これらの配列のピッチは同一とする。その後、接合工程において、この2種類の金属パターン板は、これらの金属パターン板における回路パターン部が対応するべく目合わせされ、セラミックス基板11の相異なる面(表面及び裏面)にそれぞれが接合される。その後、前記のめっき工程(図1(d))以降を行う。ただし、この場合のめっき工程は各面について独立に行ってもよく、同時に行ってもよい。あるいは、一方の面についてのみ行ってもよい。
上記の製造方法では、接合工程(図1(c))において、金属パターン板12とセラミックス基板11とはろう付けやDBC法によって高温、例えば700℃以上の温度で強固に接合される。その後、これらは室温にまで冷却されるが、その際に、セラミックス基板(窒化珪素)と銅との熱膨張係数の差によって、応力が発生し、反りの原因となる。
しかしながら、ここで接合される金属パターン板12は図2に示すようにパターン化されているため、応力が集中するのはこのパターンにおける各部、例えば図3におけるA、Bや周辺部12bにおける各矩形パターンである。この各部の大きさは、図2に示されるように、セラミックス基板11全体の大きさに比べて小さい。従って、この各部における反りは問題にはならない。また、この各部間においては応力の影響は存在するが、この箇所においては、小さく細い結合部13がこの応力に従って変形することによって、セラミックス基板11等における反りが緩和される。従って、金属パターン板12が接合された後の形態(図1(c))における反り量は小さくなる。この効果は、セラミックス基板11及び金属パターン板12が大きな場合、及び、金属パターン板12における各部の数が多い場合に顕著である。従って、1枚の大きなセラミックス基板11から多数の回路基板10を製造する場合に特に大きな効果が得られる。
これに対し、特許文献1に記載の製造方法においては、まずセラミックス基板と同形状のパターニングされていない銅板を準備し、これをセラミックス基板に接合した後で例えば図2の形状にパターニングする。このため、この接合後に冷却された後では、特にセラミックス基板が大きな場合に、前記の反りの影響が大きくなる。
更に、特許文献1に記載の製造方法においては、まず、銅板をセラミックス基板と同形状(例えば矩形)に加工し、更に接合後に例えば図2の形状にパターニングするという、2回にわたる銅板の加工が必要になる。これに対し、この実施の形態の製造方法においては、必要なのは接合前の1回の加工だけであるため、その製造コストを低下させることができる。特にこの加工にプレス加工を用いた場合には、所望の大きさであり、かつ図2の形状にパターニングすることを1回で容易に行うことができる。
また、めっき工程(図1(d))において、金属パターン板12が電気的及び機械的に一体化された構造であるため、電解めっきを容易に適用することができる。従って、Pが添加されないNi層を電解めっきによって金属回路板の表面に形成することができる。従って、安価ではんだ付けが容易なめっき層を形成することができる。ただし、無電解めっきを適用することも可能である。
従って、1枚のセラミックス基板から多数個の回路基板を低コストで得ることができる。
なお、前記の金属パターン板12において、結合部13周辺の形状を、図1(e)の形態から結合部13を除去することが特に容易である形状とすることが好ましい。
このための形状の一例における、結合部13の周辺を拡大した平面図が図5である。この形状においては、2つの回路パターン(金属パターン板12の一部)17、18が結合部13によって結合されている。本来の金属回路板の構成としては回路パターン17と18とは電気的に分離されているものとする。ここで、分割後に結合部13をカッター等で除去した際にバリが残ると、このバリによってこれらが電気的に短絡することがある。この例においては、この短絡を防止するために、回路パターン17及び18と結合部13との接合部を結合部13と反対側に距離dだけ引き込んだ形状としている。これにより、切断後のバリによる回路パターン17、18間の短絡を抑制することができる。
また、他の一例における結合部13周辺の形状の断面図が図6である。この例においては、回路パターン19と20との間に結合部13が設けられている。これらは、前記の通り、銅板で一体化されて形成されているが、回路パターン19、20における厚さがt1であるのに対し、結合部13ではt2(t2<t1)となっている。すなわち、結合部13でその厚さが薄くなっている。これにより、特に分割後の結合部13の除去を容易に行うことができる。
特に、図6のように、結合部13の厚さを、セラミックス基板11側において、隣接する金属パターン板12における箇所19、20よりも薄くした形状とすることが好ましい。この場合、金属パターン板12をろう付けによって接合する場合に、ろう材が結合部13の下面(接合される側の面)に付着することが抑制されるため、分割後の結合部13の除去が特に容易となる。DBC法によって接合する場合においても、接合部13自身がセラミックス基板11に接合されないため、同様にその除去が容易となる。
図6の形状は、例えば金属パターン板12をパターニング(図1(b))した後、結合部13の下面を選択的にウェットエッチングすることによって容易に形成することができる。
また、図5に示された平面形状と図6に示された断面形状とを同時に用いれば、より好ましい。この場合には、結合部13の除去が特に容易であり、除去後の回路パターン間の短絡も抑制することができる。
これらの構造を、特に回路パターン部12a内における結合部に適用することにより、回路パターン間のショートを抑制することができる。
なお、金属パターン板12の構成は、図2に示されるように、回路パターン部12aと周辺部12bとからなるものとしたが、これに限られるものではない。周辺部12bを設けず、全てを回路パターン部12a、すなわち、金属回路板パターンの繰り返しパターンとしてもよい。この場合には、より多くの回路基板を同時に得ることができる。
また、図2の例では、回路パターン部12aを、図3に示された回路パターンの繰り返しパターンとしたが、これに限られるものではない。後で分割することが容易である構成であれば、異なる回路パターンを配列し、異なる種類の回路基板を同時に製造することもできる。この場合には、分割を特に容易とするため、その大きさ(縦横の長さ)は同一とすることが好ましい。また、配列は2次元ではなく、1次元に配列した構成としてもよい。
10、50 回路基板
11、51 セラミックス基板
12 金属パターン板
12a 回路パターン部
12b 周辺部
13 結合部
14、54 めっき層
15 分割ユニット
16、53 金属回路板
17、18、19、20 回路パターン(金属パターン板の一部)
52 銅板

Claims (11)

  1. セラミックス基板上にパターン化された金属層が形成された形態の回路基板を1枚のセラミックス基板から複数個製造する、回路基板の製造方法であって、
    前記金属層のパターンが複数個配列された回路パターン部を具備し、独立した箇所間が結合部によって接続されて一体化されている金属パターン板を製造する金属パターン板製造工程と、
    前記1枚のセラミックス基板上に前記金属パターン板を接合する接合工程と、
    前記金属パターン板が接合された前記セラミックス基板をスクライブ線に沿って分割する分割工程と、
    前記セラミックス基板上に接合した前記金属パターン板の前記結合部を除去する結合部除去工程と、
    を具備し、
    前記金属パターン板製造工程において、前記配列が同一ピッチでなされると共に異なるパターンを具備する2種類の金属パターン板が製造され、
    前記接合工程において、前記2種類の金属パターン板は、前記2種類の金属パターン板における回路パターン部が対応するべく目合わせされ、前記セラミックス基板の相異なる面に接合される、
    ことを特徴とする回路基板の製造方法。
  2. 前記接合工程より後であり前記分割工程および前記結合部除去工程より前に前記金属パターン板表面にめっき層を形成するめっき工程を行うことを特徴とする請求項1に記載の回路基板の製造方法。
  3. 前記めっき工程において、電解めっき法が用いられることを特徴とする請求項2に記載の回路基板の製造方法。
  4. 前記接合工程において、前記1枚のセラミックス基板と前記金属パターン板との接合にろう付けが用いられることを特徴とする請求項1から3までのいずれか1項に記載の回路基板の製造方法。
  5. 前記接合工程において、前記1枚のセラミックス基板と前記金属パターン板との接合にDBC(Direct Bonding Copper)法が用いられることを特徴とする請求項1から3までのいずれか1項に記載の回路基板の製造方法。
  6. 前記金属パターン板は、
    前記回路パターン部の周辺に、前記回路パターン部を支持する周辺部を具備し、前記回路パターン部と前記周辺部とが前記結合部によって結合されていることを特徴とする請求項1から請求項5までのいずれか1項に記載の回路基板の製造方法。
  7. 前記金属パターン板は、
    前記結合部と前記金属パターン板における独立した箇所との接合部において、前記金属パターン板における独立した箇所は前記結合部側と反対側に引き込んだ形状を具備することを特徴とする請求項1から請求項6までのいずれか1項に記載の回路基板の製造方法。
  8. 前記金属パターン板において、
    前記結合部の厚さは、前記接合されるセラミックス基板側において、前記結合部と隣接する金属パターン板の一部よりも小さいことを特徴とする請求項1から請求項7までのいずれか1項に記載の回路基板の製造方法。
  9. 前記金属パターン板製造工程において、プレス加工が用いられることを特徴とする請求項1から請求項8までのいずれか1項に記載の回路基板の製造方法。
  10. 前記金属パターン板は銅又は銅合金で形成されることを特徴とする請求項1から9までのいずれか1項に記載の回路基板の製造方法。
  11. 請求項1から請求項10までのいずれか1項に記載の回路基板の製造方法によって製造された回路基板。
JP2012114030A 2012-05-18 2012-05-18 回路基板の製造方法および回路基板 Active JP5413485B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012114030A JP5413485B2 (ja) 2012-05-18 2012-05-18 回路基板の製造方法および回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012114030A JP5413485B2 (ja) 2012-05-18 2012-05-18 回路基板の製造方法および回路基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008075343A Division JP5303980B2 (ja) 2008-03-24 2008-03-24 回路基板の製造方法および回路基板

Publications (2)

Publication Number Publication Date
JP2012151518A JP2012151518A (ja) 2012-08-09
JP5413485B2 true JP5413485B2 (ja) 2014-02-12

Family

ID=46793396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012114030A Active JP5413485B2 (ja) 2012-05-18 2012-05-18 回路基板の製造方法および回路基板

Country Status (1)

Country Link
JP (1) JP5413485B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101421617B1 (ko) * 2013-08-30 2014-07-22 우리이티아이 주식회사 인쇄회로기판의 제조 방법
KR102429042B1 (ko) * 2015-10-27 2022-08-05 주식회사 아모센스 세라믹 기판 제조 방법
KR102434064B1 (ko) * 2015-11-24 2022-08-22 주식회사 아모센스 세라믹 기판 제조 방법
KR102335531B1 (ko) * 2019-05-17 2021-12-07 주식회사 아모센스 세라믹 기판 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6370489A (ja) * 1986-09-11 1988-03-30 松下電工株式会社 金属ベ−スプリント配線板の加工方法
JPS63196065A (ja) * 1987-02-10 1988-08-15 Toshiba Corp 熱伝導性基板の製造方法
JPH03102892A (ja) * 1989-09-18 1991-04-30 Denki Kagaku Kogyo Kk 回路基板の製造方法
JP2000022307A (ja) * 1998-06-29 2000-01-21 Miyachi Technos Corp メッキ被膜付き回路パターンの形成方法
JP4663899B2 (ja) * 2001-04-11 2011-04-06 電気化学工業株式会社 回路基板の製造方法
JP2007019123A (ja) * 2005-07-06 2007-01-25 Sumitomo Metal Electronics Devices Inc セラミック回路基板集合体

Also Published As

Publication number Publication date
JP2012151518A (ja) 2012-08-09

Similar Documents

Publication Publication Date Title
JP5125241B2 (ja) パワーモジュール用基板の製造方法
JP2006278913A (ja) 回路装置とその製造方法
JP5413485B2 (ja) 回路基板の製造方法および回路基板
JP6853455B2 (ja) パワーモジュール用基板の製造方法
JP5151080B2 (ja) 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール
JP2013522872A (ja) 金属接合セラミック基板
JP2010097963A (ja) 回路基板及びその製造方法、電子部品モジュール
JP2008251671A (ja) 放熱基板およびその製造方法および電子部品モジュール
JP4752785B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
US20110256653A1 (en) Thermoelectric Modules and Methods for Manufacturing Thermoelectric Modules
JP2010238753A (ja) 放熱用部材およびこれを用いたモジュール
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP4023971B2 (ja) チップ型半導体装置
JP5303980B2 (ja) 回路基板の製造方法および回路基板
JP5960522B2 (ja) セラミック回路基板およびそれを用いた電子装置
JP5505494B2 (ja) 回路基板の製造方法
JP2002343911A (ja) 基 板
JP2013225686A (ja) 金属−セラミックス接合基板の製造方法
JP6020256B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP5817164B2 (ja) 接合方法、接合治具
JP2011119584A (ja) パワーモジュール用基板およびその製造方法
JP5987634B2 (ja) パワー半導体モジュール
JPH10242331A (ja) パワーモジュール用基板及びその製造法
JPH10242330A (ja) パワーモジュール用基板及びその製造法
JP5751052B2 (ja) 放熱基板、半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120523

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131028

R150 Certificate of patent or registration of utility model

Ref document number: 5413485

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350