KR102434064B1 - 세라믹 기판 제조 방법 - Google Patents
세라믹 기판 제조 방법 Download PDFInfo
- Publication number
- KR102434064B1 KR102434064B1 KR1020150165079A KR20150165079A KR102434064B1 KR 102434064 B1 KR102434064 B1 KR 102434064B1 KR 1020150165079 A KR1020150165079 A KR 1020150165079A KR 20150165079 A KR20150165079 A KR 20150165079A KR 102434064 B1 KR102434064 B1 KR 102434064B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal foil
- ceramic substrate
- pattern
- brazing
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명은 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판에 관한 것으로 시드층이 형성된 세라믹기재와, 금속박을 가공하여 기설계된 회로패턴에 맞게 분리된 복수의 금속박 패턴을 준비하고, 가공된 복수의 금속박 패턴 상에 도금으로 브레이징 필러 도금층을 형성한 후 상기 세라믹기재와 상기 금속박 패턴을 브레이징함으로써 금속박 패턴과 세라믹기재의 부착력을 크게 향상시키며 금속박을 절단하거나 타발하여 형성된 복수의 금속박 패턴에 도금으로 브레이징 필러를 형성하여 전체 두께를 슬림하게 하고 제조 공정을 단순화한다.
Description
본 발명은 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판에 관한 것으로 보다 구체적으로는 브레이징 방법을 이용하여 금속박을 세라믹기재에 견고하게 부착하는 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판에 관한 것이다.
일반적으로 세라믹기재의 일 예로, 세라믹기재에 동박과 같은 금속박을 일체로 부착시킨 세라믹 DBC 기판이 많이 이용되고 있으며, 상기 세라믹 DBC 기판은 반도체 전력 모듈 등에서 사용되는 것으로서 리드를 기존의 방열소재 위에 배치하는 경우 보다 높은 방열 특성을 가질 뿐만 아니라, 방열판의 접착상태에 대한 검사 공정을 필요로 하지 않기 때문에 신뢰성이 향상되고 생산성과 일관성이 향상된 반도체 전력 모듈 등을 제공할 수 있다는 장점을 가진 기판이다.
상기 세라믹 DBC 기판은 전기 자동차의 증가와 함께 자동차의 전력 반도체 모듈로 사용 범위가 점차 확산되고 있다.
상기 세라믹 DBC 기판은 세라믹기재와 구리 동박을 고온의 소성 공정을 통한 계면 결합으로 제조되고 있다.
일 예로, 세라믹 DBC 기판은 알루미나(Al2O3) 세라믹기재와 CuO 산화막이 형성된 구리동박을 1000℃ ~ 1100℃로 소성하여 알루미나(Al2O3) 세라믹기재와 CuO 산화막을 계면 결합하여 제조되고 있다.
다른 예로, 세라믹 DBC 기판은 AIN 세라믹기재의 표면에 Al2O3층을 고온 산화로 형성한 후 AIN 세라믹기재의 표면에 구리동박을 적층한 후 1000℃ ~ 1100℃로 소성하여 알루미나(Al2O3) 세라믹 기판과 CuO 산화막을 계면 결합하여 제조되고 있다.
종래의 세라믹 DBC 기판은 제조 시 세라믹기재와 구리동박을 계면 결합하기 위해 고온의 소성 공정이 요구되고, 고온의 소성 공정 시 Cu 산화 방지를 위해 환원 분위기를 유지해야 한다.
즉, 종래 세라믹 DBC 기판을 제조하기 위해서는 소성 중 환원분위기 조성이 가능한 소성 장치를 준비해야 하므로 소성 장치를 준비하는 비용이 많이 소요되고 이로써 제조비용이 많이 소요되는 문제점이 있었다.
또한, 종래 세라믹 DBC 기판은, 1000℃ ~ 1100℃로 소성하여 세라믹기재와 구리동박을 계면 결합하므로 소성을 위한 고온 가열에 따른 제조비용이 많이 소요되며, 제조 시간이 오래 소요되어 생산성이 낮은 문제점이 있었다.
또한, 종래 세라믹 DBC 기판은, 계면 결합을 위해 구리동박에 CuO 산화막을 형성하거나, AIN 세라믹기재의 표면에 Al2O3층을 고온 산화로 형성한 후 소성 과정을 거치게 되므로 제조 과정이 복잡한 문제점이 있었다.
또한, 종래 세라믹 DBC 기판은, 구리동박과 세라믹기재 간의 부착력 문제로 인해 사용 중 오작동이 발생되어 작동 신뢰성이 저하되는 문제점이 있고, 특히 전력 반도체 모듈로 사용 시 발열과 냉각 등에 의한 열충격 발생 시 구리동박과 세라믹기재 간의 부착력 문제가 발생될 위험이 높은 것이다.
또한, 종래 세라믹 DBC 기판은,구리동박을 세라믹기재에 소성을 통해 계면 결합한 후 회로패턴을 형성하기 위해 별도의 에칭과정을 거쳐야 하는 번거로움이 있었다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 브레이징 공정을 통해 금속박을 일체화시킴으로써 금속박의 부착 강도를 크게 향상시키며, 에칭 공정을 최소화하여 회로패턴을 형성함으로써 제조공정을 단순화하는 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판을 제공하는 데 그 목적이 있다.
또한, 본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 금속박을 절단하거나 타발하여 형성된 복수의 금속박 패턴에 도금으로 브레이징 필러를 형성하여 전체 두께를 슬림하게 하고 제조 공정을 단순화하는 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 세라믹 기판 제조방법은, 시드층이 형성된 세라믹기재와, 금속박을 가공하여 기설계된 회로패턴에 맞게 분리된 복수의 금속박 패턴을 준비하는 단계, 상기 금속박 패턴 상에 도금으로 브레이징 필러 도금층을 형성하는 단계, 상기 세라믹기재와 상기 금속박 패턴을 브레이징하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서 상기 금속박 패턴을 준비하는 단계는, 상기 금속박을 절단 또는 타발할 수 있다.
본 발명에서 상기 금속박은 지지시트에 점착되며, 상기 금속박 패턴을 준비하는 단계는, 상기 지지시트를 하프커팅하는 범위로 상기 금속박을 절단 또는 타발할 수 있다.
본 발명의 일 실시예에 의한 세라믹 기판 제조방법은, 상기 브레이징하는 단계 이전에 기설계된 회로패턴에 맞는 복수의 패턴홈부가 형성된 지그의 상기 패턴홈부에 상기 금속박 패턴을 삽입하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 의한 세라믹 기판 제조방법은, 상기 지그의 상기 패턴홈부에 상기 금속박 패턴을 삽입하는 단계와 상기 브레이징하는 단계의 사이에서 상기 지그의 사이 패턴홈부 내에 삽입된 상기 금속박 패턴을 상기 세라믹기재로 전사하는 단계를 더 포함할 수 있다.
본 발명에서 상기 전사하는 단계에서 상기 금속박 패턴은 상기 브레이징 단계에서 제거되는 접착제에 의해 상기 세라믹기재로 전사될 수 있다.
본 발명에서 상기 분리된 복수의 금속박 패턴을 준비하는 단계는 브릿지로 이어진 복수의 금속박 패턴을 준비할 수 있다.
본 발명의 일 실시예에 의한 세라믹 기판 제조방법은, 상기 브레이징하는 단계 후 상기 브릿지를 제거하는 단계를 더 포함할 수 있다.
본 발명에서 상기 브릿지를 제거하는 단계는 상기 브릿지를 레이저로 제거할 수 있다.
본 발명에서 상기 브레이징 필러 도금층을 형성하는 단계는, 도금으로 0초과 10㎛ 이하의 두께로 브레이징 필러 도금층을 형성할 수 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 세라믹 기판은 본 발명에 따른 세라믹 기판 제조 방법으로 제조되며, 세라믹 기재, 상기 세라믹 기재 상에 형성된 시드층, 상기 시드층 상에 형성된 브레이징층 및 상기 브레이징층에 의해 상기 시드층에 접합되고, 기설계된 회로패턴 형상에 맞게 분리된 복수의 금속박 패턴을 포함할 수 있다.
본 발명에서 상기 복수의 금속박 패턴은 전력모듈용 전력 반도체를 실장할 수 있는 회로를 형성하는 회로패턴일 수 있다.
본 발명에서 상기 세라믹 기재의 표면에는 미세 돌기부가 형성될 수 있다.
본 발명에서 상기 시드층은, 상기 세라믹 기재와의 결합력을 가지는 제1시드층; 및 상기 브레이징층과의 결합력을 가지는 제2시드층을 포함할 수 있다.
본 발명에서 상기 브레이징층과 상기 시드층은 회로패턴의 형상과 대응되게 형성되되 상기 금속박 패턴의 측면으로 일부 돌출되게 형성될 수 있다.
본 발명은 기존에 소성공정에 의한 계면 결합 대신에 브레이징을 통해 절단되거나 타발된 금속박 패턴과 세라믹기재를 일체화시키는 구성으로 금속박과 세라믹기재의 부착력을 크게 향상시키는 효과가 있다.
본 발명은 소성 장치가 필요없고, 고온의 소성공정을 거치지 않고 제조가 가능하므로 제조비용을 크게 절감할 수 있는 효과가 있다.
본 발명은 금속박을 절단하거나 타발하여 형성된 복수의 금속박 패턴을 세라믹기재에 브레이징 접합하므로 에칭과정을 단순화하여 생산성을 향상시키는 효과가 있다.
본 발명은 금속박을 절단하거나 타발하여 형성된 복수의 금속박 패턴에 도금으로 브레이징 필러를 형성하여 전체 두께를 슬림하게 하고 제조 공정을 단순화하는 효과가 있다.
도 1은 본 발명에 따른 세라믹 기판 제조 방법의 일 실시예를 도시한 공정도
도 2는 본 발명에 따른 세라믹 기판 제조 방법의 일 실시예를 도시한 개략도
도 3은 본 발명에 따른 세라믹 기판 제조 방법의 다른 실시예를 도시한 개략도
도 4는 본 발명에 따른 세라믹 기판 제조 방법의 다른 실시예를 도시한 사시도
도 5는 본 발명에 따른 세라믹 기판 제조 방법의 또 다른 실시예를 도시한 개략도
도 6은 본 발명에 따른 세라믹 기판 제조 방법의 또 다른 실시예를 도시한 사시도
도 7은 도 5는 본 발명에 따른 세라믹 기판 제조 방법의 또 다른 실시 예를 도시한 개략도
도 8은 본 발명에 따른 세라믹 기판의 일 실시예를 도시한 단면도
도 9는 본 발명에 따른 세라믹 기판의 다른 실시예를 도시한 단면도
도 2는 본 발명에 따른 세라믹 기판 제조 방법의 일 실시예를 도시한 개략도
도 3은 본 발명에 따른 세라믹 기판 제조 방법의 다른 실시예를 도시한 개략도
도 4는 본 발명에 따른 세라믹 기판 제조 방법의 다른 실시예를 도시한 사시도
도 5는 본 발명에 따른 세라믹 기판 제조 방법의 또 다른 실시예를 도시한 개략도
도 6은 본 발명에 따른 세라믹 기판 제조 방법의 또 다른 실시예를 도시한 사시도
도 7은 도 5는 본 발명에 따른 세라믹 기판 제조 방법의 또 다른 실시 예를 도시한 개략도
도 8은 본 발명에 따른 세라믹 기판의 일 실시예를 도시한 단면도
도 9는 본 발명에 따른 세라믹 기판의 다른 실시예를 도시한 단면도
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1 및 도 2를 참고하면, 본 발명의 일 실시예에 의한 세라믹 기판 제조방법은, 시드층이 형성된 세라믹기재(10)와, 금속박을 가공하여 기설계된 회로패턴에 맞게 분리된 복수의 금속박 패턴(40)을 준비하는 단계(S100, S200), 상기 금속박 패턴(40) 상에 도금으로 브레이징 필러로 도금층을 형성하는 단계(S300), 상기 세라믹기재(10)와 상기 금속박 패턴(40)을 브레이징하는 단계(S400)를 포함한다.
상기 세라믹기재(10)를 준비하는 단계(S100)는, 시드층(20)을 형성하는 과정(S110)을 포함할 수 있고, 상기 시드층(20)을 형성하는 과정(S110)은, 상기 세라믹기재(10) 상에 세라믹기재(10)와의 결합력을 확보하는 제1시드층(21)을 형성하는 과정(S111); 및
상기 제1시드층(21) 상에 브레이징 필러와의 결합력을 확보하는 제2시드층(22)을 형성하는 과정(S112)을 포함하는 것이 바람직하다.
상기 시드층(20)을 형성하는 과정은, 물리적 증착법으로 상기 시드층(20)을 형성하고, 상기 물리적 증착법은 진공증착, 열증착(Evaporation), 이빔(ebeam)증착, 레이저(laser) 증착, 스퍼터링(Sputtering), 아크이온플레이팅(Arc Ion Plating) 중 어느 하나인 것을 일 예로 한다.
즉, 상기 제1시드층(21)을 형성하는 과정(S111)은, Ti 등과 같이 상기 세라믹기재(10)와의 결합력이 우수한 재료를 타겟재료로 하여 상기 세라믹기재(10) 상에 진공 증착하는 것을 일 예로 한다.
또한, 상기 제2시드층(22)을 형성하는 과정(S112)은, Cu 또는 Ag 등과 같이 Cu 계열 브레이징 필러 또는 Ag 계열 브레이징 필러 등의 브레이징 필러와 결합력이 우수한 재료를 타겟재료로 하여 상기 제1시드층(21) 상에 진공 증착하는 것을 일 예로 한다.
상기 세라믹기재(10)를 준비하는 단계(S100)는, 상기 시드층(20)을 형성하는 과정(S110) 전에 상기 세라믹기재(10)의 표면을 거칠게 하는 표면 개질 과정을 포함하여 시드층(20)과 세라믹기재(10)간의 부착력을 더 견고하게 하는 것이 바람직하다.
상기 표면 개질 과정은 약품을 이용한 화학적 처리 또는 연마, 샌드 블라스트 등을 이용한 물리적 처리로 상기 세라믹기재(10)의 표면을 거칠게 하여 미세돌기부를 형성하는 것을 일 예로 하며, 이외에도 상기 세라믹기재(10)의 표면을 거칠게 하는 어떠한 예로도 변형실시될 수 있음을 밝혀둔다.
상기 복수의 금속박 패턴(40)을 준비하는 단계(S200)는, 금속박을 레이저, 커터로 절단하거나 타발하여 회로패턴 형상의 금속박 패턴(40)을 형성한다.
상기 금속박은, 알루미늄박 또는 동박인 것을 일 예로 한다.
상기 회로패턴은 전력모듈용 전력 반도체를 실장할 수 있는 회로인 것을 일 예로 한다.
상기 금속박(40a)은 지지시트(42)에 점착되며, 상기 복수의 금속박 패턴(40)을 준비하는 단계(S200)는, 상기 지지시트(42)를 하프커팅하는 범위로 상기 금속박(40a)을 절단 또는 타발하여 상기 지지시트(42)는 완전히 절단되지 않고 형태를 유지하면서 상기 금속박만 회로패턴 형상으로 절단 또는 타발된다.
따라서, 상기 지지시트(42)에서 회로패턴인 금속박 패턴(40)을 제외한 나머지 부분은 용이하게 제거되며, 회로패턴인 금속박 패턴(40)만 상기 지지시트(42) 상에 남은 상태에서 상기 세라믹기재(10) 상에 상기 금속박 패턴(40)을 정확한 위치로 용이하게 배치시킬 수 있는 것이다.
상기 브레이징 필러 도금층(31)을 형성하는 단계(S300)는 도금으로 0초과 10㎛ 이하의 두께로 브레이징 필러 도금층(31)을 형성할 수 있다.
즉, 상기 브레이징 필러 도금층(31)을 형성하는 단계(S300)는, 도금을 통해 브레이징 필러를 10㎛ 이하의 얇은 두께로 형성할 수 있고, 이는 브레이징 시트 또는 페이스트 형태의 브레이징 필러를 인쇄하여 형성되는 브레이징층에서 구현할 수 없는 두께이다.
상기 브레이징 필러 도금층(31)은, 도금 공정으로 0초과 10㎛ 이하의 두께로 형성되어 추후 브레이징 공정 후 상기 금속박과 상기 세라믹기재(10) 사이에 배치되는 브레이징층(30)의 두께를 최소화하여 세라믹 기판의 전체 두께를 슬림하게 하고, 상기 금속박으로 형성되는 회로패턴에서 발생되는 열을 상기 세라믹기재(10)로 원활하게 전달하여 방출될 수 있도록 한다.
상기 브레이징 필러 도금층(31)은 Ag와 Cu가 혼합된 합금으로 형성된 Ag - Cu 합금도금층일 수도 있고, Ag도금층과 Cu도금층이 적층된 적층 구조의 복수의 도금층을 포함할 수도 있다.
상기 적층 구조의 브레이징 필러 도금층(31)의 일 예로 제1Ag도금층, 상기 제1Ag도금층 상에 적층되는 Cu도금층, 상기 Cu도금층 상에 적층되는 제2Ag도금층을 포함할 수 있고, 상기 적층 구조의 브레이징 필러 도금층(31)의 다른 예로 제1Cu도금층, 상기 제1Cu도금층 상에 적층되는 Ag도금층, 상기 Ag도금층 상에 적층되는 제2Cu도금층을 포함할 수 있다.
상기 브레이징 필러 도금층(31)을 형성하는 단계(S300)는 레이저, 커터로 절단하거나 타발하여 회로패턴 형상으로 분리된 복수의 금속박 패턴(40)에만 브레이징 필러 도금층(31)을 형성하므로 제조원가를 절감하고, 제조 공정을 단순화한다.
한편, 상기 브레이징하는 단계(S400)는, 상기 세라믹기재(10) 상에 상기 브레이징 필러 도금층(31)과 상기 금속박 패턴(40)이 적층된 상태에서 브레이징을 통해 접합시킨다. 즉, 상기 브레이징하는 단계(S300)는, 상기 금속박 패턴(40)과 상기 제2시드층(22)의 사이에 상기 브레이징 필러 도금층(31)이 개재된 상태에서 상기 브레이징 필러 도금층(31)을 용융시켜 형성되는 브레이징층(30)을 통해 상기 금속박 패턴(40)을 상기 제2시드층(22) 상에 접합시킨다.
상기 브레이징하는 단계(S400)는, 브레이징 로(1) 내에서 상기 금속박 패턴(40)과 상기 세라믹기재(10) 사이에서 상기 브레이징 필러 도금층(31)을 800℃ ~ 900℃가열하는 중에 가압하는 것을 일 예로 한다.
즉, 상기 브레이징 로(1) 내에는 상기 세라믹기재(10)가 올려지는 하부 가압지그부(2), 상기 하부 가압지그부(2)의 상부에서 상기 금속박 패턴(40)과 이격되게 위치하는 상부 가압지그부(3)를 포함하고, 상기 하부 가압지그부(2)와 상기 상부 가압지그부(3) 중 적어도 어느 하나를 상, 하 이동시켜 상기 브레이징 필러 도금층(31)을 가열 중에 상기 금속박 패턴(40)과 상기 세라믹기재(10) 사이에서 가압하는 것을 일 예로 한다.
상기 브레이징 필러 도금층(31)은 브레이징 로(1) 내에서 가열되어 용융되며 상기 하부 가압지그부(2)와 상기 상부 가압지그부(3)의 사이에서 가압되어 상기 제2시드층(22)과 상기 금속박 패턴(40) 사이에 고르고 균일하게 퍼져 상기 금속박 패턴(40)을 접합하는 브레이징층(30)으로 형성된다.
또한, 상기 브레이징하는 단계(S400)는, 상기 세라믹기재(10)를 브레이징 로(1)에서 인출하여 냉각시키는 과정을 포함하고, 상기 냉각하는 과정을 통해 최종적으로 상기 금속박 패턴(40)이 상기 세라믹기재(10)에 접합되는 것이다.
상기 브레이징하는 단계(S400)는 상기 금속박 패턴(40)의 측면으로 상기 브레이징 필러 도금층(31)이 일부 돌출되게 형성하는 것이 바람직하다. 이는 상기 브레이징 필러의 접촉면적을 넓혀 상기 금속박 패턴(40)의 부착력을 더 강화시킬 수 있다.
상기 브레이징하는 단계(S400)에는 상기 시드층(20) 즉, 상기 제1시드층(21)과 상기 제2시드층(22)을 에칭하는 단계(S500)를 통해 최종 회로패턴을 형성할 수 있다.
즉, 상기 금속박이 상기 제2시드층(22) 상의 전면을 커버하는 경우 상기 금속박, 상기 제1시드층(21), 상기 제2시드층(22)은 별도의 에칭액을 사용하여 복수의 에칭과정을 거쳐야하는데 본 발명은 상기 금속박 패턴(40)이 회로패턴의 형상으로 절단 또는 타발되어 형성되고, 상기 브레이징 필러 도금층(31)이 상기 금속박 패턴(40) 상에만 형성되므로 상기 금속박 및 상기 브레이징층을 에칭할 필요 없이 상기 제1시드층(21)과 상기 제2시드층(22)만 에칭하여 회로패턴을 형성할 수 있는 것이다.
한편, 도 3은 본 발명에 따른 세라믹 기판 제조 방법의 다른 실시예를 도시한 개략도이고, 도 4는 본 발명에 따른 세라믹 기판 제조 방법의 다른 실시예를 도시한 사시도로써, 상기 브레이징하는 단계(S400) 이전에 기설계된 회로패턴에 맞는 복수의 패턴홈부(4a)가 형성된 지그(4)의 상기 패턴홈부(4a)에 상기 금속박 패턴(40)을 삽입하는 단계(S310)를 더 포함하는 예를 나타내고 있다.
상기 브레이징 필러 도금층(31)을 형성하는 단계(S300)는 상기 지그(4)의 상기 패턴홈부(4a)에 상기 금속박 패턴(40)을 삽입하는 단계 이전에 행해질 수도 있고, 상기 지그(4)의 상기 패턴홈부(4a)에 상기 금속박 패턴(40)을 삽입하는 단계 이후에 행해질 수도 있다.
본 발명에서 상기 브레이징 필러 도금층(31)을 형성하는 단계(S300)는 상기 지그(4)의 상기 패턴홈부(4a)에 상기 금속박 패턴(40)을 삽입하는 단계 이후에 행해지는 것을 일 예로 한다.
도 4를 참고하면, 상기 지그(4)의 상기 패턴홈부(4a)에 상기 금속박 패턴(40)을 삽입하는 단계(S210)는, 레이저, 커터로 절단하거나 타발하여 회로패턴에 맞게 서로 분리된 복수의 금속박 패턴(40)을 지그(4)의 패턴홈부(4a)에 삽입하는 것이다.
상기 지그(4)는 기설계된 회로패턴에 맞는 복수의 패턴홈부(4a)가 일면에 형성된 것으로 상기 복수의 패턴홈부(4a)는 상기 복수의 금속박 패턴(40)에 각각 대응되는 형상을 가진다.
즉, 상기 복수의 금속박 패턴(40)은 각각 상기 지그(4)의 패턴홈부(4a) 내로 삽입된다.
또한, 상기 지그(4)는 외측 둘레가 상기 세라믹기재(10)와 일치되는 형상을 가져 상기 세라믹기재(10)의 외측 둘레와 일치되게 배치되는 경우 상기 세라믹기재(10) 상에 상기 복수의 금속박 패턴(40)을 설계된 회로패턴에 맞게 정확한 위치로 위치시키게 되는 것을 일 예로 한다.
상기 금속박 패턴(40)은 상기 지그(4)를 상기 세라믹기재(10) 상에 겹쳐서 상기 패턴홈부(4a) 내에 삽입된 상태에서 상기 세라믹기재(10)의 상기 시드층(20) 상에 직접 브레이징 접합될 수도 있다.
도 3을 참고하면, 본 발명의 일 실시예에 의한 세라믹 기판 제조 방법은, 상기 지그(4)의 상기 패턴홈부(4a)에 상기 금속박 패턴(40)을 삽입하는 단계(S210)와 상기 브레이징하는 단계(S400)의 사이에서 상기 지그(4)의 사이 패턴홈부(4a) 내에 삽입된 상기 금속박 패턴(40)을 상기 세라믹기재(10)로 전사하는 단계(S310)를 더 포함하는 것이 바람직하다.
또한, 상기 전사하는 단계(S310)에서 상기 금속박 패턴(40)은 상기 브레이징 단계에서 제거되는 접착제(4b)에 의해 상기 세라믹기재(10)로 전사되며, 전사 시 상기 세라믹기재(10)와 상기 금속박 패턴(40)의 사이에는 브레이징 필러 도금층(31)이 개재된다.
상기 접착제(4b)는 세라믹 본드인 것을 일 예로 한다.
상기 접착제(4b)는 상기 금속박 패턴(40) 상에 도포되고, 상기 금속박 패턴(40)은 상기 접착제(4b)에 의해 상기 세라믹기재(10)로 접착되어 상기 지그(4)에서 분리된다.
상기 브레이징하는 단계(S400)는 상기 세라믹기재(10) 상에 전사된 상기 금속박 패턴(40)을 브레이징 로 내에서 가열, 가압하여 상기 금속박 패턴(40)을 상기 세라믹기재(10) 상에 브레이징 접합하며 이 때 상기 접착제(4b)는 브레이징 로 내의 고열에 의해 제거되는 것이다.
도 5는 본 발명에 따른 세라믹 기판 제조 방법의 또 다른 실시예를 도시한 개략도이고, 도 6은 본 발명에 따른 세라믹 기판 제조 방법의 또 다른 실시예를 도시한 사시도로써 상기 분리된 복수의 금속박 패턴(40)을 준비하는 단계(S200)는 브릿지로 이어진 복수의 금속박 패턴(40)을 준비하는 예를 도시하고 있다.
도 6을 참고하면, 상기 분리된 복수의 금속박 패턴(40)을 준비하는 단계(S200)는 레이저, 커터로 절단하거나 타발하여 회로패턴에 맞게 브릿지(41)로 이어진 복수의 금속박 패턴(40)을 형성한다.
상기 회로패턴은 전력모듈용 전력 반도체를 실장할 수 있는 회로인 것을 일 예로 한다.
복수의 상기 금속박 패턴(40)은 각각 다수의 브릿지(41)에 의해 일체로 연결되어 기설계된 회로패턴에 맞게 형성되어 상기 세라믹기재 상에 설계된 회로패턴의 형상으로 정확하게 위치될 수 있다.
도 5를 참고하면, 상기 브레이징하는 단계(S400) 후 상기 브릿지(41)를 제거하는 단계(S410)를 통해 상기 금속박 패턴(40)을 연결하고 있는 브릿지(41)를 레이저로 제거하는 것을 일 예로 한다. 상기 브릿지(41)를 제거하는 단계(S410)는 복수의 금속박 패턴(40)을 연결하고 있는 브리지를 레이저 등을 이용하여 제거하여 복수의 금속박 패턴(40)을 서로 이격되고 개별적으로 분리한다.
상기 브릿지(41)를 제거하는 단계(S410) 후에는 상기 시드층(20) 즉, 상기 제1시드층(21)과 상기 제2시드층(22)을 에칭하는 단계(S500)를 통해 최종 회로패턴을 형성할 수 있다.
한편, 도 7을 참고하면, 본 발명의 또 다른 실시예에 의한 세라믹 기판 제조방법은, 상기 세라믹기재(10)의 양면에 각각 상기 브레이징 필러 도금층(31)과 상기 금속박 패턴(40)을 적층하여 브레이징을 통해 각각 접합시킬 수 있다.
한편, 도 8을 참고하면 본 발명의 일 실시예에 의한 세라믹 기판은, 세라믹기재(10)를 포함한다.
상기 세라믹기재(10)는, 알루미나(Al2O3) 세라믹 기판, AIN 세라믹 기판, SiN 세라믹 기판, Si3N4 세라믹 기판 중 어느 하나인 것을 일 예로 하고, 이외에도 반도체 전력 모듈 등에 사용 가능한 세라믹 소재로 변형 실시 가능함을 밝혀둔다.
상기 세라믹기재(10)의 표면에는 화학약품 또는 물리적 연마로 미세 돌기부가 형성되는 것이 바람직하다. 상기 미세 돌기부는 브레이징층(30)과의 부착력을 강화시킨다.
상기 세라믹기재(10) 상에는 시드층(20)이 구비되고, 상기 시드층(20) 상에는 기설계된 회로패턴 형상에 맞게 분리된 복수의 금속박 패턴(40)이 브레이징층(30)을 통해 접합된다. 상기 브레이징층(30)은 브레이징 필러가 용융된 후 경화되어 형성되는 것으로 상기 금속박 패턴(40)을 상기 세라믹기재(10)에 접합시키는 역할을 한다.
상기 금속박 패턴(40)은 금속박을 회로패턴의 형상으로 절단 또는 타발하여 형성한 것으로 서로 개별적으로 분리되며 기설계된 회로패턴에 맞게 분리된 복수의 금속박 패턴(40)은 전력모듈용 전력 반도체를 실장할 수 있는 회로를 형성하는 회로패턴인 것을 일 예로 한다.
또한, 상기 시드층(20)은 브레이징층(30)을 통해 복수의 상기 금속박 패턴(40)을 견고히 접합시키는 역할을 한다.
상기 시드층(20)은, Ti 등과 같이 상기 세라믹기재(10)와의 결합력이 높은 재료로 형성된 제1시드층(21), Cu 또는 Ag 등과 같이 Cu 계열의 상기 브레이징층(30) 또는 Ag 계열의 상기 브레이징층(30)과의 결합력이 우수한 재료로 형성되는 제2시드층(22)을 포함한다.
상기 제1시드층(21)은 상기 세라믹기재(10)와의 결합력이 우수한 재료로 형성된 진공증착층이고, 상기 제2시드층(22)은 상기 브레이징층(30)과의 결합력이 우수한 재료로 형성된 진공증착층인 것을 일 예로 한다.
상기 브레이징층(30)은, Ag와 Cu가 혼합된 것을 일 예로 하고, 중량%로 Ag 65 ~ 75%, Cu 35 ~ 25%를 포함한 것을 일 예로 한다. 이는 브레이징 로(1) 내에서 브레이징 온도 제어가 용이한 브레이징 필러 조성으로 브레이징 로(1) 내의 가열 온도를 860℃ 내외로 제어하여 효율적인 브레이징 공정이 이루어질 수 있도록 한다.
상기 브레이징층(30)은 상기 제2시드층(22)과 견고히 접합되어 상기 세라믹기재(10)에 상기 금속박 패턴(40)을 최종적으로 견고하게 접합시키는 것이다.
상기 브레이징층(30) 및 상기 시드층(20)은 상기 금속박 패턴(40)을 장벽으로 하여 에칭되어 상기 회로패턴에 대응되는 부분을 제외한 부분이 상기 세라믹기재(10) 상에서 제거될 수 있다.
상기 브레이징층(30)과 상기 시드층(20)은 회로패턴의 형상과 대응되게 형성되되 상기 금속박 패턴(40)의 측면으로 일부 돌출되게 형성되어 상기 금속박 패턴(40)의 부착력을 더 증대시키는 것이 바람직하다.
도 9를 참고하면, 본 발명의 다른 실시 예에 따른 세라믹 기판은, 상기 세라믹기재(10)의 양면에 금속박 패턴(40)이 상기 브레이징층(30)을 통해 접합될 수 있다.
이 경우 상기 세라믹기재(10)의 양면에 상기 미세 돌기부가 형성되고, 상기 시드층(20)이 각각 형성되는 것이다.
본 발명은 기존에 소성공정에 의한 계면 결합 대신에 브레이징을 통해 절단되거나 타발된 금속박 패턴(40)과 세라믹기재를 일체화시키는 구성으로 금속박과 세라믹기재의 부착력을 크게 향상시킨다.
본 발명은 소성 장치가 필요없고, 고온의 소성공정을 거치지 않고 제조가 가능하므로 제조비용을 크게 절감할 수 있다.
본 발명은 금속박을 절단하거나 타발하여 형성된 복수의 금속박 패턴(40)을 세라믹기재에 브레이징 접합하므로 에칭과정을 단순화하여 생산성을 향상시킨다.
본 발명은 금속박을 절단하거나 타발하여 형성된 복수의 금속박 패턴(40)에 도금으로 브레이징 필러를 형성하여 전체 두께를 슬림하게 하고 제조 공정을 단순화한다.
이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능함은 물론이고, 본 발명의 권리범위는 첨부한 특허청구 범위에 기초하여 해석되어야 할 것이다.
10 : 세라믹기재 20 : 시드층
21 : 제1시드층 22 : 제2시드층
31 : 브레이징 필러 도금층 30 : 브레이징층
40 : 금속박 패턴 41 : 브릿지
21 : 제1시드층 22 : 제2시드층
31 : 브레이징 필러 도금층 30 : 브레이징층
40 : 금속박 패턴 41 : 브릿지
Claims (15)
- 시드층이 형성된 세라믹기재와, 금속박을 가공하여 기설계된 회로패턴에 맞게 분리된 복수의 금속박 패턴을 준비하는 단계;
상기 금속박 패턴 상에 도금으로 브레이징 필러 도금층을 형성하는 단계;
상기 세라믹기재와 상기 금속박 패턴을 브레이징하는 단계; 및
상기 금속박 패턴을 장벽으로 하여 상기 브레이징 필러 도금층이 용융되어 형성된 브레이징층 및 상기 시드층을 에칭하는 단계를 포함하는 것을 특징으로 하는 세라믹 기판 제조방법. - 제1항에 있어서,
상기 브레이징하는 단계 이전에 기설계된 회로패턴에 맞는 복수의 패턴홈부가 형성된 지그의 상기 패턴홈부에 상기 금속박 패턴을 삽입하는 단계를 더 포함하는 것을 특징으로 하는 세라믹 기판 제조방법. - 제2항에 있어서,
상기 지그의 상기 패턴홈부에 상기 금속박 패턴을 삽입하는 단계와 상기 브레이징하는 단계의 사이에서 상기 지그의 사이 패턴홈부 내에 삽입된 상기 금속박 패턴을 상기 세라믹기재로 전사하는 단계를 더 포함하는 것을 특징으로 하는 세라믹 기판 제조방법. - 제1항에 있어서,
상기 분리된 복수의 금속박 패턴을 준비하는 단계는 브릿지로 이어진 복수의 금속박 패턴을 준비하는 것을 특징으로 하는 세라믹 기판 제조방법. - 제1항에 있어서,
상기 브레이징 필러 도금층을 형성하는 단계는, 도금으로 0초과 10㎛ 이하의 두께로 브레이징 필러 도금층을 형성하는 것을 특징으로 하는 세라믹 기판 제조방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150165079A KR102434064B1 (ko) | 2015-11-24 | 2015-11-24 | 세라믹 기판 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150165079A KR102434064B1 (ko) | 2015-11-24 | 2015-11-24 | 세라믹 기판 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170060523A KR20170060523A (ko) | 2017-06-01 |
KR102434064B1 true KR102434064B1 (ko) | 2022-08-22 |
Family
ID=59221986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150165079A KR102434064B1 (ko) | 2015-11-24 | 2015-11-24 | 세라믹 기판 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102434064B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022208357A1 (de) | 2022-08-11 | 2024-02-22 | Zf Friedrichshafen Ag | Verfahren zum bilden eines halbleitermoduls |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217540A (ja) * | 2001-01-17 | 2002-08-02 | Matsushita Electric Ind Co Ltd | 多層配線基板の製造方法及びその装置 |
JP2006062930A (ja) * | 2004-08-30 | 2006-03-09 | Sumitomo Metal Electronics Devices Inc | セラミックと金属との接合体及びその製造方法 |
JP2011109057A (ja) * | 2009-11-20 | 2011-06-02 | Holy Stone Enterprise Co Ltd | 高精密度セラミック基板製造工程 |
JP2012151518A (ja) * | 2012-05-18 | 2012-08-09 | Hitachi Metals Ltd | 回路基板の製造方法および回路基板 |
-
2015
- 2015-11-24 KR KR1020150165079A patent/KR102434064B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217540A (ja) * | 2001-01-17 | 2002-08-02 | Matsushita Electric Ind Co Ltd | 多層配線基板の製造方法及びその装置 |
JP2006062930A (ja) * | 2004-08-30 | 2006-03-09 | Sumitomo Metal Electronics Devices Inc | セラミックと金属との接合体及びその製造方法 |
JP2011109057A (ja) * | 2009-11-20 | 2011-06-02 | Holy Stone Enterprise Co Ltd | 高精密度セラミック基板製造工程 |
JP2012151518A (ja) * | 2012-05-18 | 2012-08-09 | Hitachi Metals Ltd | 回路基板の製造方法および回路基板 |
Also Published As
Publication number | Publication date |
---|---|
KR20170060523A (ko) | 2017-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102162780B1 (ko) | 파워 모듈용 기판의 제조 방법 | |
CN107889559B (zh) | 陶瓷基板的制造方法及由其所制造的陶瓷基板 | |
EP3306655B1 (en) | Substrate for power modules, substrate assembly for power modules, and method for producing substrate for power modules | |
KR102496716B1 (ko) | 세라믹 기판 제조 방법 | |
JP5759902B2 (ja) | 積層材およびその製造方法 | |
JP7024331B2 (ja) | 絶縁回路基板の製造方法、ヒートシンク付き絶縁回路基板の製造方法、及び、絶縁回路基板の積層構造体の製造方法 | |
JP6183166B2 (ja) | ヒートシンク付パワーモジュール用基板及びその製造方法 | |
KR102434064B1 (ko) | 세라믹 기판 제조 방법 | |
KR102563421B1 (ko) | 세라믹 기판 제조 방법 | |
KR102429043B1 (ko) | 세라믹 기판 제조 방법 | |
KR101856109B1 (ko) | 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판 | |
KR101856106B1 (ko) | 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판 | |
JP6020256B2 (ja) | ヒートシンク付パワーモジュール用基板の製造方法 | |
JP6201761B2 (ja) | パワーモジュール用基板の製造方法 | |
KR102429042B1 (ko) | 세라믹 기판 제조 방법 | |
KR101856107B1 (ko) | 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판 | |
KR102496717B1 (ko) | 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판 | |
JP5131205B2 (ja) | パワーモジュール用基板の製造方法 | |
CN111771275A (zh) | 绝缘电路基板 | |
KR101856108B1 (ko) | 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판 | |
US20240178098A1 (en) | Method for producing a metal-ceramic substrate, and metal-ceramic substrate produced using a method of this type | |
JP2004327737A (ja) | 複合基板及びその製造方法 | |
JP5708733B2 (ja) | パワーモジュール用基板の製造方法 | |
JP2021150558A (ja) | 絶縁回路基板 | |
JP2013125908A (ja) | パワーモジュール用基板の製造方法および製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |