DE102022208357A1 - Verfahren zum bilden eines halbleitermoduls - Google Patents

Verfahren zum bilden eines halbleitermoduls Download PDF

Info

Publication number
DE102022208357A1
DE102022208357A1 DE102022208357.1A DE102022208357A DE102022208357A1 DE 102022208357 A1 DE102022208357 A1 DE 102022208357A1 DE 102022208357 A DE102022208357 A DE 102022208357A DE 102022208357 A1 DE102022208357 A1 DE 102022208357A1
Authority
DE
Germany
Prior art keywords
disk
sector
notch
etching
disks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022208357.1A
Other languages
English (en)
Inventor
Wei Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZF Friedrichshafen AG
Original Assignee
ZF Friedrichshafen AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZF Friedrichshafen AG filed Critical ZF Friedrichshafen AG
Priority to DE102022208357.1A priority Critical patent/DE102022208357A1/de
Priority to PCT/EP2023/071525 priority patent/WO2024033213A1/de
Publication of DE102022208357A1 publication Critical patent/DE102022208357A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es wird ein Verfahren zum Bilden eines Halbleitermoduls (70) bereitgestellt. Das Verfahren umfasst die folgenden Schritte: Bereitstellen einer elektrisch leitfähigen ersten Scheibe (20); Bilden mindestens einer Kerbe (30) in einer ersten Seite (22) der ersten Scheibe (20), sodass die Kerbe (30) die erste Scheibe (20) teilweise in einen ersten Sektor (50) und einen zweiten Sektor (52) trennt; Anordnen der ersten Scheibe (20) mit der Kerbe (30) auf einer elektrisch isolierenden zweiten Scheibe (26), sodass die erste Seite (22) mit der Kerbe (30) der zweiten Scheibe (26) zugewandt ist; Anordnen der Scheiben (20, 26) in einer Presse (40) und Ausüben durch die Presse (40) eines Drucks auf die Scheiben (20, 26) in einer Richtung senkrecht zu den Scheiben (20, 26), sodass die Scheiben (20, 26) durch den Druck aneinander befestigt werden; Entfernen der Scheiben (20, 26) aus der Presse (40); Trennen des ersten Sektors (50) von dem zweiten Sektor (52), sodass der erste Sektor (50) von dem zweiten Sektor (52) (52) elektrisch isoliert und beabstandet ist; und Anordnen von mindestens einem Halbleiterchip (60) auf dem zweiten Sektor (52) und elektrisches Verbinden des Halbleiterchips (60) mit dem ersten Sektor (50).

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Bilden eines Halbleitermoduls.
  • Ein herkömmliches Halbleitermodul umfasst einen Träger, einen oder mehrere leitfähige Sektoren auf dem Träger und einen oder mehrere Halbleiterchips, die auf den Sektoren montiert sind. Der Träger kann ein Substrat mit doppelseitiger Kupferbeschichtung (DBC-Substrat) oder ein isoliertes Metallsubstrat (IMS) umfassen oder daraus bestehen. Die Halbleiterchips können durch eine oder mehrere elektronische Komponenten gesteuert werden, um das Halbleitermodul, insbesondere die Halbleiterchips, anzutreiben. Die Halbleiterchips können als Hochleistungs- und/oder Hochgeschwindigkeitsschaltvorrichtungen konfiguriert sein.
  • Bei einem herkömmlichen Verfahren zum Bilden eines Halbleitermoduls wird eine elektrisch leitfähige Scheibe auf dem Träger angeordnet und die Scheibe wird bei einer hohen Temperatur gegen den Träger gedrückt, sodass die Scheibe nach dem Ausüben des entsprechenden Drucks an dem Träger befestigt ist. Nach diesem Befestigungsschritt wird die Scheibe so geätzt, dass die Scheibe in Sektoren getrennt wird, auf denen die Halbleiterchips angeordnet werden, wobei die Sektoren elektrisch voneinander isoliert sind und wobei die Sektoren in einem gegebenen Abstand voneinander angeordnet sind.
  • In Bezug auf die Halbleiterchips ist es vorteilhaft, eine dicke Scheibe als Auflage für die Halbleiterchips zu haben, da die dicke Scheibe zu einer guten Wärmeableitung weg von den Halbleiterchips beiträgt. Durch das Ätzen der dicken Scheibe werden jedoch Lücken zwischen den Sektoren gebildet, wobei jede der Lücken eine trapezförmige Form aufweist, wobei sich die lange Seite des entsprechenden Trapezes auf der von dem Träger abgewandten Seite befindet und wobei die Länge mit einer zunehmenden Dicke der Scheibe zunimmt. Tatsächlich sind die Abstände zwischen den Sektoren, die durch das Ätzen aus der dicken Scheibe gebildet werden, relativ groß im Vergleich zu den entsprechenden Abständen, die durch das Ätzen einer dünnen Scheibe erzeugt werden. Was dazu führt, dass eine Größe des Halbleitermoduls, das eine dicke Scheibe aufweist, relativ groß wird im Vergleich zu dem Halbleitermodul, das die dünne Scheibe aufweist. Von daher muss der Fachmann einen Kompromiss finden zwischen einer guten Wärmeableitung, die von der dicken Scheibe bereitgestellt wird, und einem relativ kleinen Halbleitermodul.
  • Es ist daher ein Ziel der vorliegenden Erfindung ein Verfahren zum Bilden eines Halbleitermoduls bereitzustellen, das mindestens einen Halbleiterchip umfasst, der es ermöglicht, ein sehr kompaktes Halbleitermodul bereitzustellen, und das dazu beiträgt, dass die Wärme während des Betriebs des Halbleitermoduls auf angemessene Weise von dem Halbleiterchip abgeleitet wird.
  • Das Ziel wird durch den Gegenstand des unabhängigen Anspruchs erreicht. Vorteilhafte Ausführungsformen werden in den abhängigen Ansprüchen angegeben.
  • Ein Aspekt bezieht sich auf ein Verfahren zum Bilden eines Halbleitermoduls, wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen einer elektrisch leitfähigen ersten Scheibe; Bilden mindestens einer Kerbe in einer ersten Seite der Scheibe, sodass die Kerbe die erste Scheibe teilweise in einen ersten Sektor und einen zweiten Sektor unterteilt; Anordnen der ersten Scheibe mit der Kerbe auf einer elektrisch isolierenden zweiten Scheibe, sodass die erste Seite mit der Kerbe der zweiten Scheibe zugewandt ist; Anordnen der Scheiben in einer Presse und Ausüben eines Drucks durch die Presse auf die Scheiben in einer Richtung senkrecht zu den Scheiben, sodass die Scheiben durch den Druck aneinander befestigt werden; Entfernen der Scheiben aus der Presse; Trennen des ersten Sektors von dem zweiten Sektor, sodass der erste Sektor von dem zweiten Sektor elektrisch isoliert und beabstandet ist; und Anordnen mindestens eines Halbleiterchips auf dem zweiten Sektor und elektrisches Verbinden des Halbleiterchips mit dem ersten Sektor.
  • Das Bilden der Kerbe in der ersten Scheibe vor dem Ätzschritt trägt dazu bei, dass die Lücke, die der Kerbe entspricht, nach dem Ätzen relativ klein ist im Vergleich zu den Lücken, die aus dem Stand der Technik bekannt sind, und dass ein Abstand zwischen den Sektoren über die gesamte Höhe der Kerbe relativ konstant ist. Zum Beispiel kann ein Querschnitt der Kerbe nach dem Ätzen relativ nahe an einem Rechteck anstatt eines Trapezes sein, wie es in dem Stand der Technik bereitgestellt wird. Dies ermöglicht es, eine sehr dicke erste Scheibe bereitzustellen, und ermöglicht dadurch eine sehr gute Wärmeableitung weg von dem Halbleiterchip, während es auch ermöglicht wird, ein sehr kompaktes Halbleitermodul bereitzustellen.
  • Die Kerbe kann durch ein Sägen gebildet werden. Vor dem obigen Pressschritt sind der erste und der zweite Sektor durch einen Teil der ersten Scheibe miteinander verbunden, der nicht entfernt wird, wenn die Kerbe gebildet wird. Insbesondere kann ein Bodenabschnitt der Kerbe den ersten und den zweiten Sektor verbinden, bevor der erste und der zweite Sektor vollständig voneinander getrennt werden. Der Pressschritt kann bei einer hohen Temperatur ausgeführt werden. Nach dem Pressschritt können der erste und der zweite Sektor fest mit der zweiten Scheibe verbunden sein. Danach, wenn der erste und der zweite Sektor vollständig voneinander getrennt sind, kann der erste Sektor über die zweite Scheibe indirekt mit dem zweiten Sektor verbunden werden. Die erste und die zweite Scheibe können Schichten einer DBC oder einer IMS sein.
  • Der Halbleiterchip kann drei oder mehr elektrische Kontakte, z.B. einen Drain, eine Source und ein Gate umfassen. Der Drain kann zum Beispiel an einer Unterseite des Halbleiterchips angeordnet sein, sodass der Drain mit dem zweiten Sektor elektrisch verbunden wird, wenn der Halbleiterchip auf dem zweiten Sektor angeordnet wird. Die Source und das Gate können an der Oberseite des Halbleiterchips angeordnet werden, sodass sie von dem zweiten Sektor abgewandt sind. Bei dieser Ausführungsform können die Source und/oder das Gate z.B. durch zwei oder mehr Drahtbondverbindungen mit dem ersten Sektor verbunden sein. Alternativ kann die Source an der Unterseite des Halbleiterchips angeordnet sein und der Drain kann an der Oberseite des Halbleiterchips angeordnet sein. Alternativ können alle elektrischen Kontakte des Halbleiterchips an der Oberseite angeordnet sein. Der Halbleiterchip kann ein Hochleistungshalbleiterchip sein. Der Halbleiterchip kann zum Beispiel konfiguriert sein, um Ströme von mehr als 10 A zu bewältigen.
  • Gemäß einer Ausführungsform wird der erste Sektor durch ein Ätzen von dem zweiten Sektor getrennt. Das Ätzen kann zu einer genauen Trennung des ersten Sektors von dem zweiten Sektor beitragen. Bei diesem Ätzschritt wird ein Teil der ersten Scheibe, der den ersten Sektor mit dem zweiten Sektor verbindet, d.h. der Bodenabschnitt der Kerbe, entfernt.
  • Gemäß einer Ausführungsform wird der erste Sektor durch ein Ätzen von dem zweiten Sektor so getrennt, dass eine Ätzchemikalie während des Ätzens in die Kerbe eindringt. Bei dieser Ausführungsform muss die Ätzchemikalie nicht nur das Material der ersten Scheibe von einer zweiten Seite der ersten Scheibe aus auflösen, wobei die zweite Seite von der zweiten Scheibe abgewandt ist, sondern auch von der ersten Seite aus durch die Kerbe. In anderen Worten wird der Boden der Kerbe von beiden Seiten der ersten Scheibe aus, d.h. der ersten und der zweiten Seite, entfernt. Dies stellt ein doppelseitiges Ätzen dar, was zu einer sehr schnellen Trennung des ersten Sektors von dem zweiten Sektor und zu einer sehr kleinen Lücke zwischen den Sektoren beiträgt.
  • Gemäß einer Ausführungsform wird der erste Sektor von dem zweiten Sektor getrennt, indem so geätzt wird, dass die Ätzchemikalie während des Ätzens in die Kerbe eindringt und dadurch den ersten Sektor von der ersten Seite der ersten Scheibe und von der zweiten Seite der ersten Scheibe aus, die von der zweiten Scheibe abgewandt ist, von dem zweiten Sektor trennt. Dies stellt das doppelseitige Ätzen dar, was zu der sehr schnellen Trennung des ersten Sektors von dem zweiten Sektor beiträgt.
  • Gemäß einer Ausführungsform wird die Kerbe durch ein Sägen gebildet. Insbesondere kann die Kerbe vor dem Pressschritt durch ein Sägen gebildet werden. Die Kerbe kann durch ein Sägen von der ersten Seite aus so gebildet werden, dass die Kerbe die erste Scheibe teilweise in den ersten Sektor und den zweiten Sektor trennt. „Teilweise“ kann in diesem Zusammenhang bedeuten, dass der Bodenabschnitt der Kerbe noch vorhanden sein kann und den ersten und den zweiten Sektor miteinander verbinden kann.
  • Gemäß einer Ausführungsform weist die erste Scheibe eine Dicke zwischen 0,1 mm und 10 mm, zum Beispiel zwischen 0,5 mm und 5 mm auf. Diese Dicke kann relativ groß sein im Vergleich zu Halbleitermodulen, die aus dem Stand der Technik bekannt sind, und sie kann zu einer sehr guten Wärmeableitung von dem Halbleiterchip weg beitragen.
  • Gemäß einer Ausführungsform weist die zweite Scheibe eine Wärmeleitfähigkeit zwischen 1 W/(m·K) und 100 W/(m·K), zum Beispiel zwischen 10 W/(m·K) und 50 W/(m·K) auf. Alternativ oder zusätzlich weist die zweite Scheibe 26 eine Durchbruchspannung zwischen 1 kV-DC und 10 kV-DC, zum Beispiel zwischen 4 kV-DC und 6 kV-DC auf.
  • Gemäß einer Ausführungsform liegt ein maximaler Druck, der von der Presse bereitgestellt wird, zwischen 0,5 MPa und 50 MPa, zum Beispiel zwischen 1 MPa und 20 MPa. Alternativ oder zusätzlich liegt eine maximale Temperatur während des Pressens zwischen 60° C und 500° C, zum Beispiel zwischen 100° C und 250° C. Die Temperatur kann durch die Presse oder durch eine separate Heizvorrichtung bereitgestellt werden.
  • Gemäß einer Ausführungsform wird vor dem Anordnen der ersten Scheibe mit der ersten Kerbe auf der zweiten Scheibe mindestens eine weitere Kerbe in der ersten Seite der ersten Scheibe gebildet, sodass die weitere Kerbe einen dritten Sektor der ersten Scheibe von dem ersten Sektor und dem zweiten Sektor trennt. Optional können eine oder mehrere weitere Kerben vor dem Pressschritt, insbesondere durch ein Sägen, bereitgestellt werden, sodass entsprechend mehr Sektoren der ersten Scheibe definiert und gebildet werden.
  • Gemäß einer Ausführungsform wird der dritte Sektor während des Ätzschritts von dem ersten und dem zweiten Sektor getrennt. Wenn weitere Kerben und entsprechend mehr Sektoren vorhanden sind, werden diese Sektoren auch während des Ätzschritts von dem ersten und dem zweiten Sektor getrennt.
  • Gemäß einer Ausführungsform wird der dritte Sektor während des Ätzschritts von dem ersten und dem zweiten Sektor so getrennt, dass die Ätzchemikalie in die weitere Kerbe eindringt. Wenn weitere Kerben vorhanden sind, kann die Ätzchemikalie auch in die weiteren Kerben eindringen. Dies kann ein doppelseitiges Ätzen der weiteren Kerben darstellen.
  • Gemäß einer Ausführungsform wird der dritte Sektor während des Ätzschritts von dem ersten und dem zweiten Sektor getrennt, indem so geätzt wird, dass die Ätzchemikalie in die weitere Kerbe eindringt und dadurch den dritten Sektor von der ersten Seite der ersten Scheibe und von einer zweiten Seite der ersten Scheibe aus, die von der zweiten Scheibe abgewandt ist, von dem ersten und dem zweiten Sektor trennt. Dies kann zu einer sehr schnellen Trennung der Sektoren voneinander beitragen.
  • Gemäß einer Ausführungsform ist mindestens ein weiterer Halbleiterchip auf dem zweiten Sektor angeordnet und ist mit dem dritten Sektor elektrisch verbunden. Der weitere Halbleiterchip kann drei oder mehr weitere elektrische Kontakte, z.B. einen Drain, eine Source und ein Gate umfassen. Der Drain kann zum Beispiel an einer Unterseite des weiteren Halbleiterchips angeordnet sein, sodass der Drain mit der ersten Scheibe elektrisch verbunden wird, wenn der Halbleiterchip auf dem zweiten Sektor angeordnet wird. Die Source und das Gate können an der Oberseite des weiteren Halbleiterchips angeordnet werden, sodass sie von dem zweiten Sektor abgewandt sind. Bei dieser Ausführungsform können die Source und/oder das Gate z.B. durch zwei oder mehr Drahtbondverbindungen mit dem dritten Sektor verbunden sein. Alternativ kann die Source an der Unterseite des weiteren Halbleiterchips angeordnet sein und der Drain kann an der Oberseite des weiteren Halbleiterchips angeordnet sein. Alternativ können alle elektrischen Kontakte des weiteren Halbleiterchips an der Oberseite angeordnet sein.
  • Gemäß einer Ausführungsform kann die erste Scheibe und/oder die zweite Scheibe Kupfer umfassen oder daraus gefertigt sein.
  • Bevor die Scheiben in der Presse angeordnet werden, können die erste Scheibe und die zweite Scheibe gemäß einer Ausführungsform auf einer elektrisch leitfähigen dritten Scheibe angeordnet werden, sodass die zweite Scheibe zwischen der ersten Scheibe und der dritten Scheibe eingeklemmt wird, und wobei die dritte Scheibe mit der ersten und der zweiten Scheibe in der Presse angeordnet wird. Die dritte Scheibe kann als eine Wärmesenke und/oder ein Kühlkörper funktionieren. Die erste, die zweite und die dritte Scheibe können eine DBC bilden.
  • Diese und weitere Aspekte werden aus den nachfolgend beschriebenen Ausführungsformen offensichtlich und in Bezug auf diese erläutert. Nachfolgend werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen ausführlicher beschrieben.
    • 1 zeigt eine Seitenansicht einer beispielhaften Ausführungsform einer elektrisch leitfähigen ersten Scheibe eines Halbleitermoduls.
    • 2 zeigt eine Seitenansicht der ersten Scheibe, die auf einer zweiten Scheibe angeordnet ist.
    • 3 zeigt die Scheiben, wenn sie in einer Presse angeordnet sind.
    • 4 zeigt eine Seitenansicht einer Fotolackschicht auf den gepressten Scheiben.
    • 5 zeigt eine Seitenansicht der Scheiben nach einem Ätzschritt.
    • 6 zeigt eine Seitenansicht einer beispielhaften Ausführungsform des Halbleitermoduls.
  • Die in den Zeichnungen verwendeten Bezugszeichen und ihre Bedeutungen sind in einer übersichtlichen Form in der Bezugszeichenliste aufgelistet. Im Prinzip werden in den Figuren gleiche Bauteile mit dem gleichen Bezugszeichen bereitgestellt.
  • Die 1 bis 6 zeigen unterschiedliche Zustände eines Halbleitermoduls 70 (siehe 6) während eines Verfahrens zum Bilden des Halbleitermoduls 70. Außerdem werden die 1 bis 6 verwendet, um die verschiedenen Schritte des Verfahrens zu beschreiben. Das Halbleitermodul 70 kann ein Halbbrückenmodul und/oder ein Leistungsmodul sein oder als eines derselben verwendet werden.
  • 1 zeigt eine Seitenansicht einer beispielhaften Ausführungsform einer elektrisch leitfähigen ersten Scheibe 20 des Halbleitermoduls 70. Die erste Scheibe 20 umfasst eine erste Seite 22 und eine zweite Seite 24. In der ersten Seite 22 der ersten Scheibe 20 wird mindestens eine Kerbe, z.B. eine erste Kerbe 30 und eine zweite Kerbe 32 gebildet. Die Kerben 30, 32 können so gebildet werden, dass die erste Kerbe 30 die erste Scheibe 20 teilweise in einen ersten Sektor 50 und einen zweiten Sektor 52 trennt und dass die zweite Kerbe 32 einen dritten Sektor 54 der ersten Scheibe 20 von dem ersten Sektor 50 und dem zweiten Sektor 52 trennt. Der erste und der zweite Sektor sind noch durch einen Teil der ersten Scheibe 20 miteinander verbunden, der nicht entfernt wird, wenn die Kerben 30, 32 gebildet werden. Insbesondere verbinden die Bodenabschnitte der Kerben 30, 32 noch immer die Sektoren 50, 52, 54 miteinander. Die Kerben 30, 32 können durch ein Sägen gebildet werden. Die erste Scheibe 20 kann eine Dicke zwischen 0,1 mm und 10 mm, zum Beispiel zwischen 0,5 mm und 5 mm aufweisen.
  • 2 zeigt eine Seitenansicht der ersten Scheibe 20, die auf einer zweiten Scheibe 26 angeordnet ist. Die zweite Scheibe 26 kann elektrisch isolierende Eigenschaften aufweisen und/oder kann durch ein Harz und/oder ein dielektrisches Material gebildet sein. Die zweite Scheibe 26 kann eine Wärmeleitfähigkeit zwischen 1 W/(m·K) und 100 W/(m·K), zum Beispiel zwischen 10 W/(m·K) und 50 W/(m·K) aufweisen. Die zweite Scheibe 26 kann eine Durchbruchspannung zwischen 1 kV-DC und 10 kV-DC, zum Beispiel zwischen 4 kV-DC und 6 kV-DC aufweisen.
  • Die erste Scheibe 20 mit den Kerben 30, 32 kann auf der elektrisch isolierenden zweiten Scheibe 26 so angeordnet sein, dass die erste Seite 22 der ersten Scheibe 20 und/oder die Kerben 30, 32 der zweiten Scheibe 26 zugewandt sein können. Optional kann eine dünne Schicht eines thermisch leitfähigen Klebstoffs oder eines Wärmeleitmaterials (Thermal Interface Material, TIM) zwischen der ersten und der zweiten Scheibe 20, 26 angeordnet sein. Die erste und die zweite Scheibe 20, 26 können eine IMS bilden.
  • Die zweite Scheibe 26 kann optional auf einer elektrisch leitfähigen dritten Scheibe 28 angeordnet sein. Die dritte Scheibe 28 kann eine Wärmesenke bereitstellen. Optional kann eine dünne Schicht eines thermisch leitfähigen Klebstoffs oder eines Wärmeleitmaterials (Thermal Interface Material, TIM) zwischen der dritten und der zweiten Scheibe 28, 26 angeordnet sein. Die Scheiben 20, 26, 28 können eine DBC bilden.
  • 3 zeigt die Scheiben 20, 26, 28, wenn sie in einer Presse 40 angeordnet sind. Auf die Scheiben 20, 26, 28 wird durch die Presse 40 ein Druck in einer Richtung senkrecht zu den Scheiben 20, 26, 28, insbesondere senkrecht zu den Hauptflächen der Scheiben 20, 26, 28 ausgeübt, sodass die Scheiben 20, 26, 28 durch den Druck aneinander befestigt werden. Außerdem kann eine Temperatur durch die Presse 40 oder eine separate (nicht gezeigte) Heizvorrichtung erhöht werden, sodass die Scheiben 20, 26, 28 bei einer hohen Temperatur aneinandergepresst werden.
  • Ein maximaler Druck, der von der Presse 40 während des Pressschritts bereitgestellt wird, kann zwischen 0,5 MPa und 50 MPa, zum Beispiel zwischen 1 MPa und 20 MPa liegen. Eine maximale Temperatur während des Pressschritts kann zwischen 10° C und 500° C, zum Beispiel zwischen 100° C und 250° C liegen.
  • Nach dem Pressschritt können die erste Scheibe 20, insbesondere die Sektoren 50, 52, 54 fest mit der zweiten Scheibe 26 verbunden sein und in dem Fall, dass die dritte Scheibe 28 bereitgestellt wird, kann die zweite Scheibe 26 fest mit der dritten Scheibe 28 verbunden sein.
  • 4 zeigt eine Seitenansicht einer Fotolackschicht 56 auf den gepressten Scheiben 20, 26, 28. Insbesondere können die Scheiben 20, 26, 28 nach dem Befestigen der ersten und der zweiten Scheibe 20, 26 und optional der dritten Scheibe 28 aneinander aus der Presse 40 entfernt werden. Danach kann die Fotolackschicht 56 insbesondere eine strukturierte Schicht des Fotolacks für das Ätzen der ersten Scheibe 20 auf der zweiten Seite 24 der ersten Scheibe 20, d.h. auf einer Rückseite des ersten, des zweiten und/oder des dritten Sektors 50, 52, 54 bereitgestellt werden. Alternativ kann die Fotolackschicht 56 bereits vor dem obigen Pressschritt auf der zweiten Seite 24 der ersten Scheibe 20 angeordnet werden. Die Fotolackschicht 56 kann so strukturiert sein, dass die Lücken der Fotolackschicht 56 die Kerben 30, 32 überlagern, wenn die Scheiben 20, 26, 28 in einer Draufsicht betrachtet werden. In anderen Worten sind die Lücken der Fotolackschicht 56 direkt und/oder vertikal über den Kerben 30, 32 angeordnet.
  • 5 zeigt eine Seitenansicht der Scheiben 20, 26, 28 nach einem Ätzschritt. Während des Ätzschritts wird die erste Scheibe 24 in den ersten Sektor 50 und den zweiten Sektor 52 und optional in den dritten Sektor 54 vollständig unterteilt, sodass der erste Sektor 50 durch die erste Lücke 58 von dem zweiten Sektor 52 elektrisch isoliert und beabstandet ist und dass der zweite Sektor 52 durch eine zweite Lücke 59 von dem dritten Sektor 54 elektrisch isoliert und beabstandet ist. Auf diese Weise können die Lücken 58, 59 zwischen den Sektoren 50, 52, 54 durch ein Ätzen, insbesondere durch einen Ätzschritt gebildet werden. Die erste Lücke 58 kann aus der ersten Kerbe 30 gebildet werden und die zweite Lücke 59 kann aus der zweiten Kerbe 32 gebildet werden. In anderen Worten können die Kerben 30, 32 in Richtung auf die zweite Scheibe 26 ausgedehnt werden, sodass die entsprechenden Lücken 58, 59 gebildet werden.
  • Die Kerben 30, 32 können so gebildet werden, dass die Ätzchemikalie während des Ätzschritts in die Kerben 30, 32 eindringen kann. Dadurch kann die Ätzchemikalie die Sektoren 50, 52, 54 von der ersten Seite 22 der ersten Scheibe 20 und von der zweiten Seite 24 der ersten Scheibe 20 aus voneinander trennen. Dies stellt ein doppelseitiges Ätzen dar.
  • 6 zeigt eine Seitenansicht einer beispielhaften Ausführungsform des Halbleitermoduls 70. Das Halbleitermodul 70 kann nach dem Ätzschritt fertiggestellt werden. Insbesondere können ein erster Halbleiterchip 60 und optional ein zweiter Halbleiterchip 62 auf dem zweiten Sektor 52 angeordnet werden. Wenn die Halbleiterchips 60, 62 auf dem zweiten Sektor 52 angeordnet werden, können die Halbleiterchips 60, 62, z.B. durch (nicht gezeigte) elektrische Kontakte der Halbleiterchips 60, 62 an einer Unterseite der entsprechenden Halbleiterchips 60, 62, mit dem zweiten Sektor 52 elektrisch verbunden werden. Die elektrischen Kontakte an den Unterseiten der Halbleiterchips 60, 62 können zum Beispiel Drains der entsprechenden Halbleiterchips 60, 62 sein. Außerdem kann ein weiterer elektrischer Kontakt des ersten Halbleiterchips 60, z.B. eine Source des ersten Halbleiterchips 60, durch z.B. eine Drahtbondverbindung 68 mit dem ersten Sektor 50 elektrisch verbunden werden. Außerdem kann ein elektrischer Kontakt des ersten Halbleiterchips 60, z.B. die Source des ersten Halbleiterchips 60, z.B. durch eine weitere Drahtbondverbindung 68 mit dem zweiten Halbleiterchip 60, 62 elektrisch verbunden werden. Darüber hinaus kann ein elektrischer Kontakt des zweiten Halbleiterchips 60, z.B. die Source des zweiten Halbleiterchips 62, z.B. durch eine weitere Drahtbondverbindung 68 mit dem dritten Sektor 54 elektrisch verbunden werden. Alternativ oder zusätzlich können Gates der Halbleiterchips 60, 62 mit einem oder mehreren der Sektoren 50, 52, 54 elektrisch verbunden werden.
  • Mindestens einer der Halbleiterchips 60, 62 kann ein Hochleistungshalbleiterchip sein. Der Hochleistungshalbleiterchip kann zum Verarbeiten von hohen Spannungen von zum Beispiel mehr als 100 V und/oder von hohen Strömen von zum Beispiel mehr als 10 A konfiguriert sein. Die Halbleiterchips 60, 62 können SiC, GaN oder GaO umfassen. Die Halbleiterchips 24, 26 können Transistoren, z.B. FWDs, IGBTs und/oder MOSFETs sein.
  • Optional können ein oder mehrere elektrisch leitfähige Kontaktstifte 66 auf der ersten Scheibe 20 insbesondere auf dem ersten und/oder dem dritten Sektor 50, 54 angeordnet werden. Die Kontaktstifte 66 können für ein mechanisches und/oder elektrisches Verbinden des Halbleitermoduls 70 mit einer externen Vorrichtung, z.B. einem (nicht gezeigten) Treiber oder einer (nicht gezeigten) Treiberplatine, bereitgestellt werden. Das Halbleitermodul 70 und die Treiberplatine können ein Leistungsmodul bilden. Die Treiberplatine kann eine oder mehrere elektronische Komponenten zum Antreiben der Halbleiterchips 60, 62 umfassen. Die elektronischen Komponenten können über eine oder mehrere elektrische Leitungen der Treiberplatine und über die Kontaktstifte 66 mit den Halbleiterchips 60, 62 verbunden sein.
  • Optional kann das Halbleitermodul 70, z.B. durch ein Gießen in einen (nicht gezeigten) Gussformkörper eingebettet werden. Auf den Gussformkörper kann als ein Gehäuse des Halbleitermoduls 70 Bezug genommen werden.
  • Obwohl die Erfindung in den Zeichnungen und der vorangehenden Beschreibung ausführlich dargestellt und beschrieben wurde, sind diese Darstellung und Beschreibung nur als veranschaulichend oder beispielhaft, aber nicht als einschränkend zu betrachten. Insbesondere ist die Erfindung nicht auf die obigen Ausführungsformen beschränkt. Zum Beispiel können mehr oder weniger Halbleiterchips 60, 62, Scheiben 20, 26, 28, insbesondere Sektoren 50, 52, 54, entsprechende Kerben 30, 32 und/oder Lücken 58, 59 und/oder entsprechende Drahtbondverbindungen 68 vorhanden sein. Weitere Variationen der offenbarten Ausführungsformen sind für den Fachmann selbstverständlich und können von ihm ausgeführt werden, und er kann die beanspruchte Erfindung durch ein Studium der Zeichnungen, der Offenbarung und der angefügten Ansprüche in die Praxis umsetzen.
  • In den Ansprüchen schließt das Wort „umfassen“ keine weiteren Elemente aus und der unbestimmte Artikel „ein“, „eine“ oder „einer“ schließt eine Mehrzahl nicht aus. Die reine Tatsache, dass bestimmte Maßnahmen in voneinander unterschiedlichen Unteransprüchen wiedergegeben werden, bedeutet nicht, dass eine Kombination dieser Maßnahmen nicht vorteilhaft verwendet werden kann. Alle Bezugszeichen in den Ansprüchen sind nicht als eine Einschränkung des Umfangs der Erfindung auszulegen.
  • Bezugszeichenliste
    • 20
    erste Scheibe
    22
    erste Seite
    24
    zweite Seite
    26
    zweite Scheibe
    28
    dritte Scheibe
    30
    erste Kerbe
    32
    zweite Kerbe
    40
    Presse
    42
    oberes Werkzeug
    44
    unteres Werkzeug
    50
    erster Sektor
    52
    zweiter Sektor
    54
    dritter Sektor
    56
    Fotolackschicht
    58
    erste Lücke
    59
    zweite Lücke
    60
    erster Halbleiterchip
    62
    zweiter Halbleiterchip
    66
    Kontaktstift
    68
    Drahtbondverbindung
    70
    Halbleitermodul

Claims (15)

  1. Verfahren zum Bilden eines Halbleitermoduls (70), wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen einer elektrisch leitfähigen ersten Scheibe (20); Bilden mindestens einer Kerbe (30) in einer ersten Seite (22) der ersten Scheibe (20), sodass die Kerbe (30) die erste Scheibe (20) teilweise in einen ersten Sektor (50) und einen zweiten Sektor (52) trennt; Anordnen der ersten Scheibe (20) mit der Kerbe (30) auf einer elektrisch isolierenden zweiten Scheibe (26), sodass die erste Seite (22) mit der Kerbe (30) der zweiten Scheibe (26) zugewandt ist; Anordnen der Scheiben (20, 26) in einer Presse (40) und Ausüben durch die Presse (40) eines Drucks auf die Scheiben (20, 26) in einer Richtung senkrecht zu den Scheiben (20, 26), sodass die Scheiben (20, 26) durch den Druck aneinander befestigt werden; Entfernen der Scheiben (20, 26) aus der Presse (40); Trennen des ersten Sektors (50) von dem zweiten Sektor (52), sodass der erste Sektor (50) von dem zweiten Sektor (52) (52) elektrisch isoliert und beabstandet ist; und Anordnen von mindestens einem Halbleiterchip (60) auf dem zweiten Sektor (52) und elektrisches Verbinden des Halbleiterchips (60) mit dem ersten Sektor (50).
  2. Verfahren nach Anspruch 1, wobei der erste Sektor (50) durch ein Ätzen von dem zweiten Sektor (52) getrennt wird.
  3. Verfahren nach Anspruch 1, wobei der erste Sektor (50) durch ein Ätzen so von dem zweiten Sektor (52) getrennt wird, dass eine Ätzchemikalie während des Ätzschritts in die Kerbe (30) eindringt.
  4. Verfahren nach Anspruch 1, wobei der erste Sektor (50) von dem zweiten Sektor (52) getrennt wird, indem so geätzt wird, dass eine Ätzchemikalie während des Ätzschritts in die Kerbe (30) eindringt und dadurch den ersten Sektor (50) von der ersten Seite (22) der ersten Scheibe (20) und von einer zweiten Seite (24) der ersten Scheibe (20) aus, die von der zweiten Scheibe (26) abgewandt ist, von dem zweiten Sektor (52) trennt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Kerbe (30) durch ein Sägen gebildet wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Scheibe (20) eine Dicke zwischen 0,1 mm und 10 mm aufweist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite Scheibe (26) eine Wärmeleitfähigkeit zwischen 1 W/(m·K) und 100 W/(m·K) aufweist; und/oder die zweite Scheibe (26) eine Durchbruchspannung zwischen 1 kV-DC und 10 kV-DC aufweist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein maximaler Druck, der von der Presse (40) bereitgestellt wird, zwischen 0,5 MPa und 50 MPa liegt; und/oder eine maximale Temperatur während des Pressens zwischen 10° C und 500° C liegt.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei, vor dem Anordnen der ersten Scheibe (20) mit der Kerbe (30) auf der zweiten Scheibe (26), mindestens eine weitere Kerbe (32) in der ersten Seite (22) der ersten Scheibe (20) so gebildet wird, dass die weitere Kerbe (32) einen dritten Sektor (54) der ersten Scheibe (20) teilweise von dem ersten Sektor (50) und dem zweiten Sektor (52) trennt.
  10. Verfahren nach Anspruch 9, wobei, während des Ätzschritts, der dritte Sektor (54) von dem ersten und dem zweiten Sektor (50, 52) getrennt wird.
  11. Verfahren nach Anspruch 9, wobei, während des Ätzschritts, der dritte Sektor (54) von dem ersten und dem zweiten Sektor (50, 52) so getrennt wird, dass die Ätzchemikalie in die weitere Kerbe (32) eindringt.
  12. Verfahren nach Anspruch 9, wobei, während des Ätzschritts, der dritte Sektor (54) von dem ersten und dem zweiten Sektor (50, 52) getrennt wird, indem so geätzt wird, dass die Ätzchemikalie in die weitere Kerbe (32) eindringt und dadurch den dritten Sektor (54) von der ersten Seite (22) der ersten Scheibe (20) und von einer zweiten Seite (24) der ersten Scheibe (20) aus, die von der zweiten Scheibe (26) abgewandt ist, von dem ersten und dem zweiten Sektor (50, 52) trennt.
  13. Verfahren nach einem der Ansprüche 9 bis 12, wobei mindestens ein weiterer Halbleiterchip (62) auf dem zweiten Sektor (52) angeordnet wird und mit dem dritten Sektor (56) elektrisch verbunden wird.
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Scheibe (20) und/oder die zweite Scheibe (26) Kupfer umfassen oder daraus gefertigt sind.
  15. Verfahren nach einem der vorhergehenden Ansprüche, wobei, vor dem Anordnen der Scheiben (20, 26) in der Presse (40), die erste Scheibe (20) und die zweite Scheibe (26) auf einer elektrisch leitfähigen dritten Scheibe (28) so angeordnet werden, dass die zweite Scheibe (26) zwischen der ersten Scheibe (20) und der dritten Scheibe (28) eingeklemmt wird; und die dritte Scheibe (28) zusammen mit der ersten und der zweiten Scheibe (20, 26) in der Presse (40) angeordnet wird.
DE102022208357.1A 2022-08-11 2022-08-11 Verfahren zum bilden eines halbleitermoduls Pending DE102022208357A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102022208357.1A DE102022208357A1 (de) 2022-08-11 2022-08-11 Verfahren zum bilden eines halbleitermoduls
PCT/EP2023/071525 WO2024033213A1 (de) 2022-08-11 2023-08-03 Verfahren zum bilden eines halbleitermoduls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022208357.1A DE102022208357A1 (de) 2022-08-11 2022-08-11 Verfahren zum bilden eines halbleitermoduls

Publications (1)

Publication Number Publication Date
DE102022208357A1 true DE102022208357A1 (de) 2024-02-22

Family

ID=87569939

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022208357.1A Pending DE102022208357A1 (de) 2022-08-11 2022-08-11 Verfahren zum bilden eines halbleitermoduls

Country Status (2)

Country Link
DE (1) DE102022208357A1 (de)
WO (1) WO2024033213A1 (de)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5091600B2 (ja) * 2006-09-29 2012-12-05 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
KR102434064B1 (ko) 2015-11-24 2022-08-22 주식회사 아모센스 세라믹 기판 제조 방법
KR20200077156A (ko) 2018-12-20 2020-06-30 한국전력공사 세라믹 ｄｂｃ 기판 및 이의 제조 방법
KR102283906B1 (ko) * 2019-12-27 2021-07-29 이종은 반도체용 방열기판 및 그 제조 방법

Also Published As

Publication number Publication date
WO2024033213A1 (de) 2024-02-15

Similar Documents

Publication Publication Date Title
DE102016120778B4 (de) Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE112005003614B4 (de) Halbleiterbaugruppe für ein Schaltnetzteil und Verfahren zu dessen Montage
DE102015115999B4 (de) Elektronische Komponente
DE102015210587B4 (de) Halbleitermodul, halbleitermodulanordnung und verfahren zum betrieb eines halbleitermoduls
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102012201172B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
DE102012206596A1 (de) Halbleitervorrichtung
DE102013219833A1 (de) Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
DE102013216709B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE102014118080A1 (de) Wärmespreizer, elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102015105575A1 (de) Grundplatte für ein elektronisches Modul und Verfahren zum Herstellen derselben
DE102015110535A1 (de) Elektronische Komponente und Verfahren zum Abführen von Wärme von einem Halbleiterchip
DE102007041921A1 (de) Verfahren zur Herstellung und Kontaktierung von elektronischen Bauelementen mittels einer Substratplatte, insbesondere DCB-Keramik-Substratplatte
DE102005061015A1 (de) Halbleiterbauteil mit einem vertikalen Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015115132B4 (de) Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung
EP3958302A1 (de) Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte
DE102022208357A1 (de) Verfahren zum bilden eines halbleitermoduls
EP3555913B1 (de) Halbleitermodul mit bodenplatte mit hohlwölbung
EP2704194B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102019115857A1 (de) Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
DE102022209564A1 (de) Leistungsmodul und verfahren zum montieren eines leistungsmoduls
DE102014115882B3 (de) Elektronikbauelement und ein Verfahren zum Herstellen eines Elektronikbauelements und ein Verfahren zum Anbringen eines Halbleiter-Die an einem Träger

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication