KR102563421B1 - 세라믹 기판 제조 방법 - Google Patents

세라믹 기판 제조 방법 Download PDF

Info

Publication number
KR102563421B1
KR102563421B1 KR1020160091566A KR20160091566A KR102563421B1 KR 102563421 B1 KR102563421 B1 KR 102563421B1 KR 1020160091566 A KR1020160091566 A KR 1020160091566A KR 20160091566 A KR20160091566 A KR 20160091566A KR 102563421 B1 KR102563421 B1 KR 102563421B1
Authority
KR
South Korea
Prior art keywords
layer
ceramic substrate
brazing
forming
metal foil
Prior art date
Application number
KR1020160091566A
Other languages
English (en)
Other versions
KR20180009615A (ko
Inventor
이지형
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to KR1020160091566A priority Critical patent/KR102563421B1/ko
Publication of KR20180009615A publication Critical patent/KR20180009615A/ko
Application granted granted Critical
Publication of KR102563421B1 publication Critical patent/KR102563421B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils

Abstract

본 발명은 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판에 관한 것으로, 세라믹 기재 상에 시드층, 도금으로 형성된 브레이징 필러층, 금속박을 적층하여 브레이징하여 상기 세라믹 기재에 상기 금속박을 브레이징 접합층을 통해 견고히 접합하는 것으로 금속박과 세라믹 기재의 접합력을 크게 향상시킴은 물론 도금으로 형성된 브레이징 필러층의 두께를 10㎛ 이하로 형성하여 세라믹 기판의 두께를 슬림하게 하고, 금속박과 세라믹 기재와의 간격을 최소화하여 방열 효과를 극대화한다.

Description

세라믹 기판 제조 방법{CERAMIC BOARD MANUFACTURING METHOD}
본 발명은 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판에 관한 것으로 보다 구체적으로는 브레이징 접합을 이용하여 금속박을 세라믹 기재 상에 견고하게 접합하는 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판에 관한 것이다.
일반적으로 세라믹 기재의 일 예로, 세라믹 기재에 동박과 같은 금속박을 일체로 부착시킨 세라믹 DBC 기판이 많이 이용되고 있으며, 상기 세라믹 DBC 기판은 반도체 전력 모듈 등에서 사용되는 것으로서 리드를 기존의 방열소재 위에 배치하는 경우보다 높은 방열 특성을 가질 뿐만 아니라, 방열판의 접착상태에 대한 검사 공정을 필요로 하지 않기 때문에 신뢰성이 향상되고 생산성과 일관성이 향상된 반도체 전력 모듈 등을 제공할 수 있다는 장점을 가진 기판이다.
상기 세라믹 DBC 기판은 전기 자동차의 증가와 함께 자동차의 전력 반도체 모듈로 사용 범위가 점차 확산되고 있다.
상기 세라믹 DBC 기판은 세라믹 기재와 구리 동박을 고온의 소성 공정을 통한 계면 결합으로 제조되고 있다.
일 예로, 세라믹 DBC 기판은 알루미나(Al2O3) 세라믹 기재와 CuO 산화막이 형성된 구리동박을 1000℃ ~ 1100℃로 소성하여 알루미나(Al2O3) 세라믹 기재와 CuO 산화막을 계면 결합하여 제조되고 있다.
다른 예로, 세라믹 DBC 기판은 AlN 세라믹 기재의 표면에 Al2O3층을 고온 산화로 형성한 후 AlN 세라믹 기재의 표면에 구리동박을 적층한 후 1000℃ ~ 1100℃로 소성하여 알루미나(Al2O3) 세라믹 기판과 CuO 산화막을 계면 결합하여 제조되고 있다.
종래의 세라믹 DBC 기판은 제조 시 세라믹 기재와 구리동박을 계면 결합하기 위해 고온의 소성 공정이 요구되고, 고온의 소성 공정 시 Cu 산화 방지를 위해 환원 분위기를 유지해야 한다.
즉, 종래 세라믹 DBC 기판을 제조하기 위해서는 소성 중 환원분위기 조성이 가능한 소성 장치를 준비해야 하므로 소성 장치를 준비하는 비용이 많이 소요되고 이로써 제조비용이 많이 소요되는 문제점이 있었다.
또한, 종래 세라믹 DBC 기판은, 1000℃ ~ 1100℃로 소성하여 세라믹 기재와 구리동박을 계면 결합하므로 소성을 위한 고온 가열에 따른 제조비용이 많이 소요되며, 제조 시간이 오래 소요되어 생산성이 낮은 문제점이 있었다.
또한, 종래 세라믹 DBC 기판은, 계면 결합을 위해 구리동박에 CuO 산화막을 형성하거나, AlN 세라믹 기재의 표면에 Al2O3층을 고온 산화로 형성한 후 소성 과정을 거치게 되므로 제조 과정이 복잡한 문제점이 있었다.
또한, 종래 세라믹 DBC 기판은, 구리동박과 세라믹 기재 간의 부착력 문제로 인해 사용 중 오작동이 발생하여 작동 신뢰성이 저하되는 문제점이 있고, 특히 전력 반도체 모듈로 사용 시 발열과 냉각 등에 의한 열 충격 발생 시 구리동박과 세라믹 기재 간의 부착력 문제가 발생될 위험이 높은 것이다.
한국공개특허 제2010-0068593호(명칭: 세라믹 소재 기판에 동박을 적층시키는 방법)
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 브레이징 공정을 통해 금속박을 일체화시킴으로써 금속박의 접합 강도를 크게 향상시키는 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판을 제공하는 데 그 목적이 있다.
또한, 본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 본 발명은 도금으로 브레이징 필러층을 형성하여 브레이징 접합층의 두께를 원하는 두께로 세밀하게 조절할 수 있는 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명의 실시예에 따른 세라믹 기판 제조방법은 세라믹 기재와 금속박을 준비하는 단계, 세라믹 기재 상에 시드층을 형성하는 단계, 시드층 상에 도금으로 브레이징 필러층을 형성하는 단계 및 브레이징 필러층 상에 금속박을 적층하고 브레이징하는 단계를 포함하고, 브레이징 필러층을 형성하는 단계는 시드층 상에 버퍼층을 형성하는 단계, 버퍼층 상에 Ag층을 형성하는 단계 및 Ag층 상에 Cu층을 형성하는 단계를 포함한다.
세라믹 기재와 금속박을 준비하는 단계는 약품을 이용한 화학적 처리 또는 물리적 처리로 세라믹 기재의 표면을 거칠게 하는 표면 개질 단계를 포함할 수 있다.
버퍼층을 형성하는 단계는 시드층 상에 Ni를 도금하여 버퍼층을 형성하는 단계 또는 시드층 상에 Al, Sn 및 In 중 적어도 하나를 도금하여 버퍼층을 형성하는 단계를 포함할 수 있다.
브레이징 필러층을 형성하는 단계에서는 도금으로 0㎛ 초과 10㎛ 이하의 두께를 갖는 브레이징 필러층을 형성할 수 있다.
브레이징 필러층을 형성하는 단계에서는 복수의 구멍이 형성된 형태를 갖는 브레이징 필러층을 형성할 수 있다.
시드층을 형성하는 단계는 Ti, Hf, Zr 중 어느 하나를 증착하여 세라믹 기재 상에 제1시드층을 형성하는 단계 및 Cu, Ag, Al, Ni, Sn, In 중 어느 하나를 증착하여 제1시드층 상에 제2시드층을 형성하는 단계를 포함할 수 있다.
시드층을 형성하는 단계는 두 개 이상의 금속이 혼합된 합금으로 시드층 상에 단층형 합금시드층을 형성하는 단계를 포함할 수 있다. 이때, 단층형 합금시드층을 형성하는 단계는 시드층 상에 TiCu, NiTi, TiCu, NiNb, CuMo, TiAg 중 어느 하나의 합금을 증착하여 단층형 합금시드층을 형성할 수 있다.
상기한 목적을 달성하기 위하여 본 발명의 실시예에 따른 세라믹 기판은 세라믹 기재, 세라믹 기재 상에 형성된 시드층, 시드층 상에 형성된 브레이징 접합층 및 브레이징 접합층에 의해 시드층 상에 브레이징 접합된 금속박을 포함하고, 브레이징 접합층은 버퍼층, Ag층 및 Cu층을 포함하는 브레이징 필러층이 세라믹 기재 및 금속박 사이에 개재된 상태에서 용융되어 형성된다.
버퍼층은 Ni이거나, Al, Sn 및 In 중 적어도 하나일 수 있다.
브레이징 접합층은 Ni, Ag 및 Cu를 혼합한 합금층이거나, Al, Sn, In 중 적어도 어느 하나와 Ag 및 Cu를 혼합한 합금층일 수 있다. 이때, 브레이징 접합층은 0㎛ 초과 10㎛ 이하의 두께를 가질 수 있다.
시드층은 세라믹 기재와 결합되는 제1시드층 및 제1시드층 상에 형성되어 브레이징 접합층과 결합되는 제2시드층을 포함할 수 있다. 이때, 제1시드층은 세라믹 기재 상에 Ti, Hf, Zr 중 어느 하나를 증착하여 형성되고, 제2시드층은 제1시드층 상에 Cu, Ag Al, Ni, Sn, In 중 어느 하나를 증착하여 형성될 수 있다.
시드층은 적어도 두 개의 금속이 혼합된 합금으로 형성되는 단층형 합금시드층일 수 있으며, 단층형 합금시드층은 TiCu, NiTi, TiCu, NiNb, CuMo, TiAg 중 어느 하나일 수 있다.
시드층, 브레이징 접합층, 금속박은 회로패턴을 형성하며, 브레이징 접합층과 시드층은 회로패턴의 형상과 대응되게 형성되되 금속박의 측면으로 일부 돌출되게 형성될 수 있다.
본 발명은 기존에 소성공정에 의한 계면 결합 대신에 브레이징 접합을 통해 금속박과 세라믹 기재를 일체화시키는 구성으로 금속박과 세라믹 기재의 접합력을 크게 향상시키는 효과가 있다.
본 발명은 도금으로 브레이징 필러층을 형성하여 브레이징 접합층의 두께를 원하는 두께로 세밀하게 조절할 수 있어 세라믹 기판을 설계된 두께로 정확하게 제조할 수 있어 세라믹 기판의 품질을 향상시키고, 생산시 불량률을 크게 절감하는 효과가 있다.
특히, 본 발명은 도금을 통해 브레이징 필러층의 두께를 10㎛ 이하로 형성하여 세라믹 기판의 두께를 슬림하게 하고, 금속박과 세라믹 기재와의 간격을 최소화하여 방열 효과를 극대화하는 효과가 있다.
본 발명은 고온 또는 진공 소성 장치가 필요 없고, 고온 또는 진공의 소성 공정을 거치지 않고 제조가 가능하므로 제조비용을 크게 절감할 수 있는 효과가 있다.
또한, 본 발명은 Ni을 이용하여 버퍼층을 형성하고 버퍼층 상에 Ag층 및 Cu층을 형성함으로써, 제1Ag층, Cu층 및 제2Ag층으로 브레이징 필러층을 형성하는 구조에 비해 세라믹 기판의 제조 비용을 대략 50% 정도 절감할 수 있는 효과가 있다.
또한, 본 발명은 Ni 도금을 통해 버퍼층을 형성함으로써, 열에너지 및 충격 에너지의 흡수 및 분산 신뢰성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 Ni 도금을 통해 버퍼층을 형성함으로써, 제1Ag층, Cu층 및 제2Ag층으로 브레이징 필러층을 형성하는 구조와 동일한 성능을 유지하면서 접합력이 향상되는 효과가 있다.
또한, 본 발명은 Ni 도금을 통해 버퍼층을 형성함으로써, 제1Ag층, Cu층 및 제2Ag층으로 브레이징 필러층을 형성하는 구조와 동일한 성능을 유지하면서 Thermal Cycles 성능이 향상되는 효과가 있다. 즉, 본 발명은 열 충격 시험을 수행시 제1Ag층, Cu층 및 제2Ag층으로 브레이징 필러층을 형성하는 구조에 비해 장시간(사이클) 동안 내부 균열 및 층분리의 발생을 방지할 수 있는 효과가 있다.
또한, 본 발명은 Ni 도금을 통해 버퍼층을 형성함으로써, 조성(두께)비를 용이하게 조절할 수 있는 효과가 있다.
도 1은 본 발명에 따른 세라믹 기판 제조 방법의 일 실시예를 도시한 공정도
도 2는 본 발명에 따른 세라믹 기판 제조 방법의 일 실시예를 도시한 개략도
도 3은 본 발명에 따른 세라믹 기판 제조 방법에서 상기 금속박 에칭과정과 상기 브레이징 접합층 에칭과정의 일 실시예를 도시한 공정도.
도 4는 본 발명에 따른 세라믹 기판 제조 방법에서 상기 금속박 에칭과정과 상기 브레이징 접합층 에칭과정의 일 실시예를 도시한 개략도.
도 5는 본 발명에 따른 세라믹 기판 제조 방법의 다른 실시예를 도시한 공정도
도 6은 본 발명에 따른 세라믹 기판 제조 방법의 다른 실시예를 도시한 개략도
도 7은 본 발명에 따른 세라믹 기판 제조 방법의 또 다른 실시예를 도시한 개략도
도 8은 본 발명에 따른 세라믹 기판의 일 실시예를 도시한 단면도
도 9는 본 발명에 따른 세라믹 기판의 다른 실시예를 도시한 단면도
도 10 및 도 11은 본 발명에 따른 세라믹 기판의 또 다른 실시예를 도시한 단면도
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1 및 도 2를 참고하면, 본 발명의 일 실시예에 의한 세라믹 기판 제조방법은 세라믹 기재(10)와 금속박(40)을 준비하는 단계(S100), 세라믹 기재(10) 상에 시드층(20)을 형성하는 단계(S200), 시드층 상에 브레이징 필러층(31)을 도금하는 단계(S300), 브레이징용 페이스트 상에 금속박(40)을 적층하고 브레이징하는 단계(S400)를 포함한다.
세라믹 기재(10)와 금속박(40)을 준비하는 단계(S100)는 세라믹 기재(10)의 표면을 거칠게 하는 표면 개질 과정을 포함하여 시드층(20)과 세라믹 기재(10) 간의 접합력을 더 견고하게 하는 것이 바람직하다.
표면 개질 과정은 약품을 이용한 화학적 처리 또는 연마, 샌드 블라스트 등을 이용한 물리적 처리로 세라믹 기재(10)의 표면을 거칠게 하여 미세돌기부를 형성하는 것을 일 예로 하며, 이외에도 세라믹 기재(10)의 표면을 거칠게 하는 어떠한 예로도 변형실시될 수 있음을 밝혀둔다.
시드층(20)을 형성하는 단계(S200)는 세라믹 기재(10) 상에 세라믹 기재(10)와의 결합력을 확보하는 제1시드층(21)을 형성하는 과정(S210) 및 제1시드층(21) 상에 브레이징용 페이스트와의 결합력을 확보하는 제2시드층(22)을 형성하는 과정(S220)을 포함하는 것이 바람직하다.
시드층(20)을 형성하는 단계(S200)는 물리 증착법으로 시드층(20)을 형성한다. 이때, 물리 증착법은 진공증착, 열증착(Evaporation), 이빔(ebeam)증착, 레이저(laser) 증착, 스퍼터링(Sputtering), 아크이온플레이팅(Arc Ion Plating) 중 어느 하나인 것을 일 예로 한다.
즉, 제1시드층(21)을 형성하는 과정(S210)은 티탄(Ti), 하프늄(Hf), 지르코늄(Zr) 등과 같이 세라믹 기재(10)와의 결합력이 우수한 재료를 타깃재료로 하여 세라믹 기재(10) 상에 증착하여 제1시드층(21)을 형성하는 것이다.
제1시드층(21)은 Ti, Hf, Zr 중 어느 하나로 증착되는 것이 바람직하며, Ti, Hf, Zr은 활성 금속(Active Metal)으로 산소, 질소와 반응성이 높아 산화물, 질화물로 되는 성질이 있다.
세라믹 기재(10)는 산화질소를 포함하고 있어 Ti의 예를 들면 Ti를 증착시키면 TiO가 계면에 형성되면서 계면 결합력이 높은 화학 결합이 발생하는 것이다.
또한, 제2시드층(22)을 형성하는 과정(S220)은 구리(Cu) 또는 은(Ag) 등과 같이 도금이 가능한 재료를 타깃재료로 하여 제1시드층(21) 상에 증착하는 것을 일 예로 한다.
브레이징 필러층(31)을 형성하는 단계(S300)는 Ag를 도금하여 제1Ag층을 형성하는 과정, 제1Ag층 상에 Cu도금하여 Cu층을 형성하는 과정, Cu층 상에 Ag를 도금하여 제2Ag층을 형성하는 과정을 포함할 수 있다.
또는 브레이징 필러층(31)을 형성하는 단계(S300)는 Cu 도금하여 제1Cu층을 형성하는 과정, 제1Cu층 상에 Ag를 도금하여 Ag층을 형성하는 과정, Cu층 상에 Cu를 도금하여 제2Cu층을 형성하는 과정을 포함할 수도 있다.
또한, 브레이징 필러층(31)을 형성하는 단계(S300)에서 도금 시 Cu 대신 알루미늄(Al), 니켈(Ni), 주석(Sn), 인(In) 중 어느 하나를 사용할 수 있다.
즉, 도금으로 형성되는 브레이징 필러층(31)은 제1Ag층, 제1Ag층 상에 적층되는 Al층, Ni층, Sn층, In층 중 어느 하나, Cu층 상에 적층되는 제2Ag층을 포함할 수 있다. 또한, 브레이징 필러층(31)은 Al층, Ni층, Sn층, In층 중 어느 하나의 제1층, 제1층 상에 적층되는 Ag층, Ag층 상에 적층되는 Al층, Ni층, Sn층, In층 중 어느 하나의 제2층을 포함할 수 있다. 이 경우 제2시드층(22)을 형성하는 과정(S220)은 Al, Ni, Sn, In 중 어느 하나의 재료로 증착시켜 제2시드층(22)을 형성할 수도 있다.
이는 브레이징용 페이스트의 재료에 따라 결정될 수 있음을 밝혀둔다.
브레이징 필러층(31)에 Al층, Ni층, Sn층, In층 중 어느 하나의 층을 사용함으로써 공정온도를 조정하고, 해당 공정온도에 따라 브레이징 필러층(31)을 다양하게 설계하여 사용할 수 있음을 밝혀둔다.
이때, 브레이징 필러층(31)을 형성하는 단계(S300)는 브레이징 필러층(31)의 형성을 위해 가격이 비싼 Ag, Cu를 사용하기 때문에 세라믹 기판의 제조 비용이 증가하게 된다.
이에, 브레이징 필러층(31)을 형성하는 단계(S300)는 시드층(20) 상에 Ni를 도금하여 버퍼층을 형성하는 과정, 버퍼층 상에 Ag를 도금하여 Ag층을 형성하는 과정, 및 Ag층 상에 Cu를 도금하여 Cu층을 형성하는 과정을 포함하는 것이 바람직하다. 이때, 버퍼층은 Ni를 대신하여 Al, Sn, In 중 어느 하나를 사용할 수 있다.
즉, 브레이징 필러층(31)을 형성하는 단계(S300)는 브레이징 필러층(31)의 형성시 사용되는 Ag 및 Cu의 단가가 높기 때문에, Ag, Cu에 비해 상대적으로 단가가 낮은 Ni을 이용하여 버퍼층을 형성하고 버퍼층 상에 Ag층 및 Cu층을 형성함으로써, 제1Ag층, Cu층 및 제2Ag층으로 브레이징 필러층(31)을 형성하는 것에 비해 세라믹 기판의 제조 비용을 대략 50% 정도 절감할 수 있다.
또한, 브레이징 필러층(31)을 형성하는 단계(S300)에서 Ni 도금을 통해 버퍼층을 형성함으로써, 열에너지 및 충격 에너지의 흡수 및 분산 신뢰성을 향상시킬 수 있다.
또한, 브레이징 필러층(31)을 형성하는 단계(S300)는 Ni 도금을 통해 버퍼층을 형성함으로써, 제1Ag층, Cu층 및 제2Ag층으로 브레이징 필러층(31)을 형성하는 것과 동일한 성능을 유지하면서 접합력이 향상되는 효과가 있다.
또한, 브레이징 필러층(31)을 형성하는 단계(S300)는 Ni 도금을 통해 버퍼층을 형성함으로써, 제1Ag층, Cu층 및 제2Ag층으로 브레이징 필러층(31)을 형성하는 것과 동일한 성능을 유지하면서 열 사이클(Thermal Cycles) 성능이 향상되는 효과가 있다.
즉, 한 사이클에서 최고 설정온도에서 최저 설정온도 사이에서 온도를 가변하는 열 충격 시험을 수행하면, Ni층, Ag층 및 Cu층으로 구성된 브레이징 필러층(31)이 적용된 세라믹 기판이 제1Ag층, Cu층 및 제2Ag층으로 구성된 브레이징 필러층(31)이 적용된 세라믹 기판에 비해 장시간(사이클) 동안 내부 균열 및 층분리가 발생하는 것을 방지할 수 있는 효과가 있다.
삭제
브레이징 필러층(31)을 형성하는 단계(S300)는 버퍼층을 형성하는 과정에서 대략 3㎛ 정도의 두께로 버퍼층을 형성하고, Ag층을 형성하는 과정에서 대략 4㎛ 정도의 두께로 Ag층을 형성하고, Cu층을 형성하는 과정에서 대략 3㎛ 정도의 두께로 Cu층을 형성한다.
이를 통해, 브레이징 필러층(31)을 형성하는 단계(S300)에서는 대략 0㎛ 초과 10㎛ 이하의 두께로 브레이징 필러층(31)을 형성할 수 있다.
브레이징 필러층(31)을 형성하는 단계(S300)는 도금을 통해 원하는 두께로 브레이징 필러층(31)을 제조할 수 있다. 특히, 브레이징 필러층(31)을 형성하는 단계(S300)는 Ni 도금을 통해 버퍼층을 형성하는 경우 조성(두께)비를 용이하게 조절할 수 있는 효과가 있다.
브레이징 필러층(31)을 형성하는 단계(S300)는 도금으로 0㎛ 초과 10㎛ 이하의 두께로 브레이징 필러층(31)을 형성할 수 있다.
즉, 브레이징 필러층(31)을 형성하는 단계(S300)는 도금을 통해 브레이징 필러층(31)을 10㎛ 이하의 얇은 두께로 형성할 수 있고, 이는 브레이징 시트 또는 페이스트 형태의 브레이징 필러층(31)을 인쇄하여 형성되는 브레이징 필러층(31)에서 구현할 수 없는 두께이다.
브레이징 필러층(31)은 도금 공정으로 0㎛ 초과 10㎛ 이하의 두께로 형성되어 추후 브레이징 공정 후 금속박과 세라믹 기재 사이에 배치되는 브레이징 접합층(30)의 두께를 최소화하여 세라믹 기판의 전체 두께를 슬림하게 하고, 금속박으로 형성되는 회로패턴에서 발생하는 열을 세라믹 기재로 원활하게 전달하여 방출될 수 있도록 한다.
브레이징 필러층(31)을 형성하는 단계(S300)는 절연마스킹을 통해 시드층(20)을 노출시키는 복수의 구멍을 가지는 브레이징 필러층(31)을 형성하는 것이 바람직하다. 브레이징 필러층(31)은 시드층(20) 상에서 구멍을 제외한 부분만 덮도록 즉, 구멍에 의한 복수의 빈 공간이 이격되게 형성되는 형태로 형성되는 것을 일 예로 한다.
이는 브레이징하는 단계(S400)에서 브레이징용 페이스트의 퍼짐성을 확보함과 동시에 브레이징 필러층(31)이 용융되어 시드층(20)과 금속박(40) 사이에서 접합면의 전면에 균일하고 고르게 퍼질 수 있도록 한다.
또한, 브레이징하는 단계(S400)에서 브레이징 필러층(31)이 용융되면서 가압됨으로써 세라믹 기재(10)와 금속박(40)의 측면으로 유출되는 것을 방지한다.
브레이징 필러층(31)의 구멍은 원형일 수도 있고, 사각 형상일 수도 있으며 세라믹 기재(10)의 크기 및 형상, 브레이징 필러층(31)의 종류, 설계된 브레이징 접합층(30)의 두께 등에 따라 다양하게 변형 실시될 수 있음을 밝혀둔다.
브레이징하는 단계(S400)는 브레이징 접합층(30)을 통해 금속박(40)을 시드층(20)과 접합시킨다. 이때, 브레이징 접합층(30)은 브레이징 필러층(31) 상에 금속박(40)을 적층한 후 브레이징 로(1) 내에서 가열하여 브레이징 필러층(31)을 용융시켜 형성된다.
브레이징하는 단계(S400)는 브레이징 로(1) 내에서 금속박(40)과 세라믹 기재(10) 사이에서 브레이징 필러층(31)을 800℃ ~ 900℃로 가열하는 중에 가압하는 것을 일 예로 한다.
즉, 브레이징 로(1) 내에는 세라믹 기재(10)가 올려지는 하부 가압지그부(2), 하부 가압지그부(2)의 상부에서 금속박(40)과 이격되게 위치하는 상부 가압지그부(3)를 포함하고, 하부 가압지그부(2)와 상부 가압지그부(3) 중 적어도 어느 하나를 상, 하 이동시켜 브레이징 필러층(31)을 가열 중에 금속박(40)과 세라믹 기재(10) 사이에서 가압하는 것을 일 예로 한다.
브레이징 필러층(31)은 브레이징 로(1) 내에서 가열되어 용융되며 복수의 빈 공간을 포함하므로 하부 가압지그부(2)와 상부 가압지그부(3)의 사이에서 가압될 때 세라믹 기재(10)와 금속박(40)의 외측 둘레로 유출되지 않고 시드층(20) 상의 전면과 금속박(40)의 전면 사이에 고르고 균일하게 퍼지게 되어 금속박(40)을 제2시드층(22) 상에 견고하게 접합시킬 수 있다.
또한, 브레이징하는 단계(S400)는 세라믹 기재(10)를 브레이징 로(1)에서 인출하여 냉각시키는 과정을 포함하고, 냉각하는 과정을 통해 최종적으로 금속박(40)이 세라믹 기재(10)에 접합되는 것이다.
본 발명에 따른 세라믹 기판 제조방법의 일 실시예는 금속박(40), 브레이징 접합층(30), 시드층(20)을 에칭하여 회로패턴(50)을 형성하는 에칭단계(S500)를 더 포함할 수 있다.
에칭단계(S500)는 금속박(40)과 브레이징 접합층(30)을 한 종류의 에칭액으로 한 번에 에칭하는 금속박(40) 및 브레이징 접합층(30) 에칭과정(S510), 시드층(20)을 에칭하는 시드층 에칭과정(S520)을 포함할 수 있다.
금속박(40) 및 브레이징 접합층 에칭과정(S510)은 한 종류의 에칭액으로 한 번의 에칭공정으로 수행되며 금속박(40)과 브레이징 접합층(30)을 회로패턴(50)의 형상에 대응되게 에칭하되 브레이징 접합층(30)을 금속박(40)의 측면으로 돌출되게 에칭한다.
브레이징 접합층(30)을 금속박(40)의 측면으로 돌출되게 에칭하는 것은 금속박(40)의 접합강도를 더 향상시키기 위함임을 밝혀둔다.
시드층 에칭과정(S520)은 에칭된 브레이징 접합층(30)을 장벽으로 하여 시드층(20)을 에칭하는 것으로 제2시드층(22)을 에칭하는 과정(S521), 제1시드층(21)을 에칭하는 과정(S522)으로 구분될 수 있다.
금속박 및 브레이징 접합층 에칭과정(S510)은 금속박(40)을 회로패턴(50)의 형상과 대응되게 마스킹한 후 금속박용 에칭액을 이용하여 회로패턴(50)의 형상으로 정확하게 에칭하면서 브레이징 접합층(30)을 동시에 에칭하는 것으로 도 3 및 도 4를 참고하여 더 상세하게 설명하면 하기와 같다.
금속박 및 브레이징 접합층 에칭과정(S510)은 금속박(40) 상에 포토레지스트층(1)을 적층하는 과정(S511), 포토레지스트층(1) 상에 회로패턴(50)에 대응되는 패턴홀(2a)이 형성된 마스크(2)를 적층하고 노광하는 과정(S512), 마스크를 제거하고 노광되어 경화된 부분만 남기고 나머지 포토레지스트층(1)을 제거하는 과정(S513), 금속박(40) 상에 잔류된 포토레지스트층(1a)을 장벽으로 하여 에칭하는 과정(S514), 에칭하는 과정(S514) 후 금속박(40) 상에 잔류된 포토레지스트층(1a)을 제거하는 과정(S515)을 포함한다.
한편, 도 5는 본 발명에 따른 세라믹 기판 제조 방법의 다른 실시예를 도시한 공정도이고, 도 6은 본 발명에 따른 세라믹 기판 제조 방법의 다른 실시예를 도시한 개략도이다.
도 5 및 도 6을 참고하면 본 발명의 다른 실시예에 의한 세라믹 기판 제조방법은 시드층(20)을 형성하는 단계(S200)에서 시드층(20)을 합금으로 단층 합금시드층(23)으로 형성하는 것을 일 예로 하는 것이다.
더 상세하게 시드층(20)을 형성하는 단계(S200)는 TiCu, NiTi, TiCu, NiNb, CuMo, TiAg 중 어느 하나의 합금으로 세라믹 기재(10) 상에 단층 합금시드층(23)을 형성하는 것을 일 예로 한다.
TiCu, NiTi, TiCu, NiNb, CuMo, TiAg는 활성화 금속의 역할이 가능하며 하나의 에칭액으로 한번의 에칭공정으로 에칭될 수 있는 합금비로 제조된다.
또한, TiCu, NiTi, TiCu, NiNb, CuMo, TiAg는 도금이 가능한 합금으로 브레이징 필러층(31)을 형성하는 단계(S300)로 브레이징 필러층(31)을 형성할 수 있는 것이다.
시드층(20)을 형성하는 단계(S200)는 단층 합금시드층(23)을 형성하면서도 세라믹 기재(10)와의 접합력과 브레이징 접합층(30)과의 접합력을 동시에 만족시킬 수 있어 시드층을 형성하는 공정을 단순화한다.
또한, 시드층 에칭과정(S520)에서 한 번의 에칭과정으로 단층 합금시드층(23)을 에칭시킬 수 있어 에칭단계(S500)의 공정수를 크게 줄일 수 있는 것이다.
한편, 도 7을 참고하면, 본 발명의 다른 실시예에 의한 세라믹 기판 제조방법은 세라믹 기재(10)의 양면에 각각 금속박(40)을 적층하여 브레이징을 통해 각각 접합시킬 수 있다. 이 경우 시드층(20)을 형성하는 단계(S200)에서 세라믹 기재(10)의 양면에 시드층(20)을 각각 형성하고, 브레이징 필러층(31)을 세라믹 기재(10)의 양면에 형성된 시드층(20)에 각각 도금으로 형성한다.
또한, 브레이징하는 단계(S400)는 세라믹 기재(10)의 양면에서 브레이징용 페이스트 상에 각각 금속박(40)을 적층하고, 브레이징 로(1) 내의 하부 가압지그부(2)와 상부 가압지그부(3)의 사이에 세라믹 기재(10)를 배치하고 가열 중에 세라믹 기재(10)의 양면에서 금속박(40)을 가압하는 것이다.
세라믹 기재(10)의 양면에 금속박(40)을 적층하여 접합시키기 위한 시드층(20)을 형성하는 단계(S200), 브레이징용 페이스트를 적층하는 단계(S300), 브레이징하는 단계(S400)는 세라믹 기재(10)의 양면에 각각 시드층(20), 브레이징 필러층(31), 금속박(40)을 배치하는 것 이외의 실시 예는 상기한 실시 예와 중복되어 기재를 생략함을 밝혀둔다.
한편, 도 8을 참고하면 본 발명의 일 실시예에 의한 세라믹 기판은 세라믹 기재(10)를 포함한다.
세라믹 기재(10)는 알루미나(Al2O3) 세라믹 기판, AlN 세라믹 기판, SiN 세라믹 기판, Si3N4 세라믹 기판 중 어느 하나인 것을 일 예로 하고, 이외에도 반도체 전력 모듈 등에 사용 가능한 세라믹 소재로 변형 실시 가능함을 밝혀둔다.
세라믹 기재(10)의 표면에는 화학약품 또는 물리적 연마로 미세 돌기부가 형성되는 것이 바람직하다. 미세 돌기부는 브레이징 접합층(30)과의 접합력을 강화시킨다.
세라믹 기재(10) 상에는 시드층(20)이 구비되고, 시드층(20) 상에는 브레이징 접합층(30)을 통해 금속박(40)이 접합된다. 브레이징 접합층(30)은 브레이징용 페이스트가 용융된 후 경화되어 형성되는 것으로 금속박(40)을 세라믹 기재(10)에 접합시키는 역할을 한다.
또한, 시드층(20)은 브레이징 접합층(30)을 통해 금속박(40)을 견고히 접합시키는 역할을 한다.
시드층(20)은 세라믹 기재(10)와의 결합력이 높은 재료로 형성된 제1시드층(21), 브레이징 접합층(30)과의 결합력이 우수한 재료로 형성되는 제2시드층(22)을 포함한다.
즉, 제1시드층(21)은 세라믹 기재(10)와의 결합력이 우수한 Ti, Hf, Zr 중 어느 하나로 형성되어 세라믹 기재(10)와의 결합력을 확보하는 증착층이고, 제2시드층(22)은 브레이징 접합층(30)과의 결합력이 우수한 Cu 또는 Ag로 형성된 증착층인 것을 일 예로 한다.
브레이징 접합층(30)은 Ag와 Cu가 혼합된 것을 일 예로 하고, 중량%로 Ag 65 ~ 75%, Cu 35 ~ 25%를 포함한 것을 일 예로 한다. 이는 환원분위기 또는 진공의 브레이징 로(1) 내에서 브레이징 온도 제어가 용이한 브레이징용 페이스트 조성으로 브레이징 로(1) 내의 가열 온도를 860℃ 내외로 제어하여 효율적인 브레이징 공정이 이루어질 수 있도록 한다.
또한, 브레이징 접합층(30)은 Ag와 Al, Ni, Sn, In 중 적어도 어느 하나를 혼합한 합금층인 것을 일 예로 한다.
이때, 브레이징 접합층(30)은 Ni, Ag 및 구리를 혼합한 합금층인 것을 다른 일례로 한다.
브레이징 접합층(30)은 제2시드층(22)과 견고히 접합되어 세라믹 기재(10)에 금속박(40)을 최종적으로 견고하게 접합시키는 것이다.
금속박(40)은 알루미늄박 또는 동박인 것을 일 예로 한다.
금속박(40)은 회로패턴(50)의 형상으로 에칭되어 회로패턴(50)을 형성하고, 회로패턴(50)을 형성하기 위한 에칭단계(S500)를 통해 회로패턴(50) 형상 이외의 금속박(40), 브레이징 접합층(30) 및 시드층(20)은 세라믹 기재(10) 상에서 제거되는 것이다.
도 9를 참고하면 시드층(20)은 적어도 두 개의 금속이 혼합된 합금으로 형성되는 단층 합금시드층(23)인 것이 바람직하다.
단층 합금시드층(23)은 TiCu, NiTi, TiCu, NiNb, CuMo, TiAg 중 어느 하나인 것이 바람직하다.
TiCu, NiTi, TiCu, NiNb, CuMo, TiAg는 활성화 금속의 역할이 가능하며 하나의 에칭액으로 한번의 에칭공정으로 에칭될 수 있는 합금비로 제조된다.
시드층(20)은 단층 합금시드층(23)으로 형성됨으로써 제조공정을 단순화하고, 제조원가를 크게 절감하며 생산성을 향상시키는 효과가 있다.
한편, 시드층(20), 브레이징 접합층(30), 금속박(40)은 회로패턴(50)을 형성하는 것을 일 예로 한다.
즉, 세라믹 기재(10) 상에는 회로패턴(50)이 구비되며 회로패턴(50)은 세라믹 기재(10) 상에 형성된 시드층(20), 시드층(20) 상에 형성된 브레이징 접합층(30) 및 브레이징 접합층(30)에 의해 시드층(20)에 접합되고, 회로패턴(50)의 형상으로 형성된 금속박(40)을 포함한다.
또한, 브레이징 접합층(30)과 시드층(20)은 금속박 패턴의 측면으로 일부 돌출되게 형성되는 것이 바람직하다.
브레이징 접합층(30)과 시드층(20)은 금속박(40)의 측면으로 일부 돌출되어 금속박(40)의 접합력을 더 증대시킨다.
브레이징 접합층(30)은 0㎛ 초과 10㎛ 이하의 두께를 가지도록 형성된다.
도 10 및 도 11을 참고하면, 본 발명의 다른 실시 예에 따른 세라믹 기판은 세라믹 기재(10)의 양면에 회로패턴(50) 형상의 금속박(40)이 브레이징 접합층(30)을 통해 접합될 수 있다.
이 경우 세라믹 기재(10)의 양면에 미세 돌기부가 형성되고, 시드층(20)이 각각 형성되는 것이다.
본 발명은 기존에 소성공정에 의한 계면 결합 대신에 브레이징 접합을 통해 금속박과 세라믹 기재를 일체화시키는 구성으로 금속박과 세라믹 기재의 접합력을 크게 향상시킨다.
본 발명은 본 발명은 도금으로 브레이징 필러층을 형성하여 브레이징 접합층의 두께를 원하는 두께로 세밀하게 조절할 수 있어 세라믹 기판을 설계된 두께로 정확하게 제조할 수 있어 세라믹 기판의 품질을 향상시키고, 생산시 불량률을 크게 절감한다.
특히, 본 발명은 도금을 통해 브레이징 필러층의 두께를 10㎛ 이하로 형성하여 세라믹 기판의 두께를 슬림하게 하고, 금속박과 세라믹 기재와의 간격을 최소화하여 방열 효과를 극대화한다.
본 발명은 고온 또는 진공 소성 장치가 필요 없고, 고온 또는 진공의 소성 공정을 거치지 않고 제조가 가능하므로 제조비용을 크게 절감할 수 있다.
이상에서 본 발명에 따른 바람직한 실시예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형예 및 수정예를 실시할 수 있을 것으로 이해된다.
10: 세라믹 기재 20: 시드층
21: 제1시드층 22: 제2시드층
23: 단층 합금시드층 30: 브레이징 접합층
40: 금속박 50: 회로패턴

Claims (20)

  1. 세라믹 기재와 금속박을 준비하는 단계;
    상기 세라믹 기재 상에 시드층을 형성하는 단계;
    상기 시드층 상에 도금으로 브레이징 필러층을 형성하는 단계; 및
    상기 브레이징 필러층 상에 상기 금속박을 적층하고 브레이징하는 단계를 포함하고,
    상기 브레이징 필러층을 형성하는 단계는,
    상기 시드층 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 Ag층을 형성하는 단계; 및
    상기 Ag층 상에 Cu층을 형성하는 단계를 포함하며,
    상기 버퍼층을 형성하는 단계는 상기 시드층 상에 Ni을 도금하여 버퍼층을 형성하는 것을 특징으로 하고,
    상기 브레이징 필러층을 형성하는 단계는 상기 시드층을 노출시키는 복수의 구멍이 형성되도록 상기 브레이징 필러층을 형성하는 것을 특징으로 하는 세라믹 기판 제조방법.
  2. 제1항에 있어서,
    상기 시드층을 형성하는 단계는,
    Ti, Hf, Zr 중 어느 하나를 증착하여 상기 세라믹 기재 상에 제1시드층을 형성하는 단계; 및
    Cu, Ag, Al, Ni, Sn, In 중 어느 하나를 증착하여 상기 제1시드층 상에 제2시드층을 형성하는 단계를 포함하는 세라믹 기판 제조방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020160091566A 2016-07-19 2016-07-19 세라믹 기판 제조 방법 KR102563421B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160091566A KR102563421B1 (ko) 2016-07-19 2016-07-19 세라믹 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160091566A KR102563421B1 (ko) 2016-07-19 2016-07-19 세라믹 기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20180009615A KR20180009615A (ko) 2018-01-29
KR102563421B1 true KR102563421B1 (ko) 2023-08-07

Family

ID=61028386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160091566A KR102563421B1 (ko) 2016-07-19 2016-07-19 세라믹 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR102563421B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230144564A1 (en) * 2020-03-20 2023-05-11 Amogreentech Co., Ltd. Folding plate and method for manufacturing same
KR102645303B1 (ko) * 2021-07-09 2024-03-08 주식회사 아모센스 세라믹 기판 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373398B1 (ko) * 1999-08-09 2003-02-25 한국전자통신연구원 수동소자 내장형 멀티칩모듈 기판 및 그 제조방법
JP2006062930A (ja) * 2004-08-30 2006-03-09 Sumitomo Metal Electronics Devices Inc セラミックと金属との接合体及びその製造方法
JP2011109057A (ja) * 2009-11-20 2011-06-02 Holy Stone Enterprise Co Ltd 高精密度セラミック基板製造工程
KR101295606B1 (ko) * 2005-08-30 2013-08-12 오스람 옵토 세미컨덕터스 게엠베하 평면 접점을 포함하는 반도체 소자의 제조 방법 및 반도체소자
JP2013211441A (ja) * 2012-03-30 2013-10-10 Seiko Epson Corp パッケージ、パッケージの製造方法、電子デバイスおよび電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100068593A (ko) 2008-12-15 2010-06-24 (주)상아프론테크 세라믹 소재 기판에 동박을 적층시키는 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373398B1 (ko) * 1999-08-09 2003-02-25 한국전자통신연구원 수동소자 내장형 멀티칩모듈 기판 및 그 제조방법
JP2006062930A (ja) * 2004-08-30 2006-03-09 Sumitomo Metal Electronics Devices Inc セラミックと金属との接合体及びその製造方法
KR101295606B1 (ko) * 2005-08-30 2013-08-12 오스람 옵토 세미컨덕터스 게엠베하 평면 접점을 포함하는 반도체 소자의 제조 방법 및 반도체소자
JP2011109057A (ja) * 2009-11-20 2011-06-02 Holy Stone Enterprise Co Ltd 高精密度セラミック基板製造工程
JP2013211441A (ja) * 2012-03-30 2013-10-10 Seiko Epson Corp パッケージ、パッケージの製造方法、電子デバイスおよび電子機器

Also Published As

Publication number Publication date
KR20180009615A (ko) 2018-01-29

Similar Documents

Publication Publication Date Title
CN107889559B (zh) 陶瓷基板的制造方法及由其所制造的陶瓷基板
JP5093840B2 (ja) 発光素子実装用多層配線基板とその製造方法
KR102496716B1 (ko) 세라믹 기판 제조 방법
WO2015064430A1 (ja) 積層体、絶縁性冷却板、パワーモジュールおよび積層体の製造方法
KR102563421B1 (ko) 세라믹 기판 제조 방법
JP2008258214A (ja) 発光素子実装用多層配線基板とその製造方法
KR101856106B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
JP2013051389A (ja) 回路基板、半導体パワーモジュール、製造方法
KR101856109B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
JP5045613B2 (ja) パワーモジュール用基板及びその製造方法
KR102518646B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR101856107B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
JP5812882B2 (ja) 配線基板および電子装置
KR101856108B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR102496717B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR102429043B1 (ko) 세라믹 기판 제조 방법
KR102434064B1 (ko) 세라믹 기판 제조 방법
JP2004152971A (ja) ヒートシンク付セラミック回路基板及びその製造方法
CN111885852A (zh) 一种陶瓷覆铜板的制备方法
JP7398565B2 (ja) 金属-セラミック基板を生産する方法及びそのような方法によって生産された金属-セラミック基板
JP7400109B2 (ja) 金属-セラミック基板を生産する方法及びそのような方法によって生産された金属-セラミック基板
JPS61121489A (ja) 基板製造用Cu配線シ−ト
JP5631268B2 (ja) 配線基板
KR102429042B1 (ko) 세라믹 기판 제조 방법
KR20210157986A (ko) 하이브리드 베이스 플레이트 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant