WO2020230552A1 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
WO2020230552A1
WO2020230552A1 PCT/JP2020/017273 JP2020017273W WO2020230552A1 WO 2020230552 A1 WO2020230552 A1 WO 2020230552A1 JP 2020017273 W JP2020017273 W JP 2020017273W WO 2020230552 A1 WO2020230552 A1 WO 2020230552A1
Authority
WO
WIPO (PCT)
Prior art keywords
main surface
conductive plate
bus bar
wiring board
insulator
Prior art date
Application number
PCT/JP2020/017273
Other languages
English (en)
French (fr)
Inventor
有延 中村
Original Assignee
株式会社オートネットワーク技術研究所
住友電装株式会社
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社オートネットワーク技術研究所, 住友電装株式会社, 住友電気工業株式会社 filed Critical 株式会社オートネットワーク技術研究所
Priority to CN202080031154.0A priority Critical patent/CN113728526B/zh
Priority to US17/610,006 priority patent/US11916365B2/en
Publication of WO2020230552A1 publication Critical patent/WO2020230552A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G3/00—Installations of electric cables or lines or protective tubing therefor in or on buildings, equivalent structures or vehicles
    • H02G3/02—Details
    • H02G3/08—Distribution boxes; Connection or junction boxes
    • H02G3/16—Distribution boxes; Connection or junction boxes structurally associated with support for line-connecting terminals within the box
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating

Definitions

  • This disclosure relates to a wiring board.
  • a circuit board provided with a conductive plate called a busbar (referred to as a "conductive plate” in the present disclosure) is known.
  • Patent Document 1 discloses a method of separating the bus bars from each other with respect to the bus bar configuration having a shape in which the bus bars are connected to each other.
  • Patent Document 2 discloses a pair of busbars on which a power semiconductor is mounted and a flexible printed circuit board (FPC: flexible printed circuit board) via transmission of a control signal for controlling the power semiconductor.
  • FPC flexible printed circuit board
  • Patent Document 2 Separating the bus bars from the bus bar configuration in Patent Document 1 realizes insulation between the separated bus bars.
  • Patent Document 2 FPCs are attached to a pair of bus bars.
  • the purpose of this disclosure is to enhance the effect of insulating the bus bars from each other.
  • the wiring board of the present disclosure mounts an element having a first end and a second end, and functions as a path through which a current flowing between the first end and the second end flows outside the element.
  • the wiring board includes a first conductive plate, a second conductive plate, and a first insulator.
  • the position of the first conductive plate is such that the first main surface on which the element is mounted and connected to the first end and the first main surface of the first conductive plate in the thickness direction of the first conductive plate are located. It has a different second main surface.
  • the second conductive plate has a position of a first main surface on which the element is mounted and connected to the second end, and the first main surface of the second conductive plate in the thickness direction of the second conductive plate. It has a different second main surface.
  • the first insulator is continuous with the first part that separates the first conductive plate and the second conductive plate, and at least a part of the first main surface of the first conductive plate. It has a second part to cover.
  • the first part is from the second main surface of the first conductive plate to the side opposite to the first main surface of the first conductive plate or from the second main surface of the second conductive plate to the second conductive plate. Includes an end projecting to the opposite side of the first main surface.
  • the effect of insulating the first conductive plate and the second conductive plate is enhanced.
  • FIG. 1 is a cross-sectional view showing an example of the configuration of the electrical junction box according to the first and second embodiments.
  • FIG. 2 is a plan view showing an example of the wiring board and its periphery according to the first and second embodiments.
  • FIG. 3 is a cross-sectional view showing an example of a part of the wiring board according to the second embodiment.
  • FIG. 4 is a cross-sectional view showing a first example of a part of the wiring board according to the third embodiment.
  • FIG. 5 is a cross-sectional view showing a second example of a part of the wiring board according to the third embodiment.
  • FIG. 6 is a cross-sectional view showing an example of a part of the wiring board according to the fourth embodiment.
  • the wiring board of the present disclosure mounts an element having a first end and a second end, and functions as a path through which a current flowing between the first end and the second end flows outside the element. To do.
  • the wiring board includes a first conductive plate, a second conductive plate, and a first insulator.
  • the position of the first conductive plate is such that the first main surface on which the element is mounted and connected to the first end and the first main surface of the first conductive plate in the thickness direction of the first conductive plate are located. It has a different second main surface.
  • the second conductive plate has a position of a first main surface on which the element is mounted and connected to the second end, and the first main surface of the second conductive plate in the thickness direction of the second conductive plate. It has a different second main surface.
  • the first insulator is continuous with the first part that separates the first conductive plate and the second conductive plate, and at least a part of the first main surface of the first conductive plate. It has a second part to cover.
  • the first part is from the second main surface of the first conductive plate to the side opposite to the first main surface of the first conductive plate or from the second main surface of the second conductive plate to the second conductive plate. Includes an end projecting to the opposite side of the first main surface.
  • the first conductive plate and the second conductive plate are separated by the first part and are insulated from each other.
  • the second part increases the insulation distance from the first conductive plate to the second conductive plate, thereby enhancing the effect of insulating the first conductive plate from the second conductive plate.
  • the second part preferably has a hole for exposing the first main surface of the first conductive plate. Such a configuration facilitates that the first end of the element is electrically connected to the first main surface of the first conductive plate.
  • the wiring board further includes an energizing portion, and the energizing portion is covered with the second portion of the first insulator, or the first main of the first conductive plate is covered with the second portion. It is preferable that the element further has a third end facing the surface and connected to the energized portion. In such a configuration, a potential independent of the potential of the first conductive plate and the potential of the second conductive plate is supplied to the third end.
  • the end portion of the first portion may at least partially cover at least one of the second main surface of the first conductive plate and the second main surface of the second conductive plate. preferable. Such a configuration increases the insulation distance from the first conductive plate to the second conductive plate, and thus the effect of insulating the first conductive plate from the second conductive plate is enhanced.
  • the wiring board further includes a second insulator, and the second insulation is provided on at least one of the second main surface of the first conductive plate and the second main surface of the second conductive plate.
  • the body preferably holds the end of the first part. With such a configuration, the second part is difficult to separate from the first main surface.
  • the first insulator is preferably in the form of a sheet. Even if the first conductor and the second conductor generate heat due to the current flowing through the first conductor and the second conductor, the first part is thin, so that the effect of thermal expansion of the first part due to the heat generation Is small. This is advantageous from the viewpoint of reducing the stress applied to the connection between the first end and the first main surface of the first conductive plate and the connection between the second end and the first main surface of the second conductive plate.
  • FIG. 1 is a cross-sectional view showing an example of the wiring board 10 and its surroundings according to the first embodiment.
  • FIG. 2 is a plan view showing an example of the wiring board 10 and its surroundings according to the embodiment.
  • FIG. 1 is a cross-sectional view taken along the direction of the arrow at positions I-I of FIG.
  • the electrical junction box 100 includes an element 4, a wiring board 10, holding portions 61 and 62, and a housing 90. In FIG. 2, the housing 90 is omitted.
  • the wiring board 10 mounts the element 4.
  • the wiring board 10 functions as a path through which the current flowing between the first end 41 and the second end 42 inside the element 4 flows outside the element 4.
  • the element 4 includes a first end 41 and a second end 42.
  • a semiconductor switching element exemplified by, for example, a field effect transistor (hereinafter, also referred to as “FET”: field effect transistor) is adopted depending on the use of the electric junction box 100.
  • FET field effect transistor
  • the element 4 is a resistor, a coil, or a capacitor.
  • the element 4 is an FET
  • One of the first end 41 and the second end 42 functions as a source electrode, and the other functions as a drain electrode.
  • the case where the first end 41 is the source electrode and the other is the drain electrode will be described as an example.
  • the case where the FET 4 is a surface mount type power MOSFET is exemplified.
  • the source electrode 41 and the drain electrode 42 are located outside the main body 40 of the FET 4.
  • the wiring board 10 includes a first conductive plate 1, a second conductive plate 2, and a first insulator 3.
  • the first conductive plate 1 has a first main surface 11 and a second main surface 12.
  • the first main surface 11 mounts the FET 4 and is connected to the source electrode 41.
  • the second main surface 12 is a surface opposite to the first main surface 11.
  • the position of the second main surface 12 is different from that of the first main surface 11 in the direction Z1 which is the thickness direction of the first conductive plate 1.
  • the first conductive plate 1 has, for example, a rectangular plate shape.
  • the first conductive plate 1 is a bus bar on the source electrode side (hereinafter referred to as “source bus bar”).
  • source bus bar for example, metal is adopted as the material of the source bus bar 1.
  • the second conductive plate 2 has a first main surface 21 and a second main surface 22.
  • the first main surface 21 is mounted with the FET 4 and is connected to the drain electrode 42.
  • the second main surface 22 is a surface opposite to the first main surface 21.
  • the position of the second main surface 22 is different from that of the first main surface 21 in the direction Z2, which is the thickness direction of the second conductive plate 2.
  • the second conductive plate 2 has, for example, a rectangular plate shape.
  • the second conductive plate 2 is a bus bar on the drain electrode side (hereinafter referred to as “drain bus bar”).
  • drain bus bar for example, metal is adopted as the material of the drain bus bar 2.
  • the first main surface 11 is located closer to the FET 4 than the second main surface 12, and the first main surface 21 is closer to the FET 4 than the second main surface 22. Located close to.
  • FET 4 For convenience of explanation, a configuration in which one FET 4 is mounted on the wiring board 10 will be described. A plurality of FETs 4 may be mounted on the wiring board 10. In addition to the FET 4, the semiconductor element exemplified by the Zener diode may be mounted on the source bus bar 1 and the drain bus bar 2.
  • the directions Z1 and Z2 are not necessarily limited to the case where they are parallel. In the following, the case where the directions Z1 and Z2 are parallel will be described as an example.
  • the directions X and Y are directions that are not parallel to the directions Z1 and Z2, for example, directions that are perpendicular to the directions Z1 and Z2.
  • the direction Y is a direction non-parallel to the direction X, for example, a direction perpendicular to the direction X.
  • the source bus bar 1 and the drain bus bar 2 face each other along the direction X.
  • the source bus bar 1 faces the drain bus bar 2 at the end surface 13.
  • the drain bus bar 2 faces the source bus bar 1 at the end face 23.
  • the main body 40 of the FET 4 is arranged so as to straddle the position where the source bus bar 1 and the drain bus bar 2 face each other. More specifically, the main body 40 of the FET 4 is arranged so as to straddle the end faces 13 and 23.
  • the source electrode 41 is located on the X side of the drain electrode 42.
  • the source electrode 41 is located on the direction Z1 side with respect to the source bus bar 1, and the drain electrode 42 is located on the direction Z2 side with respect to the drain bus bar 2.
  • the source electrode 41 is connected to the source bus bar 1 on the first main surface 11 by using solder 71.
  • the drain electrode 42 is connected to the drain bus bar 2 on the first main surface 21 by using solder 72.
  • the first insulator 3 has a first part 31 and a second part 32.
  • Part 1 31 separates the source bus bar 1 and the drain bus bar 2, and more specifically, the end face 13 and the end face 23.
  • the first part 31 comes into contact with one or both of the end face 13 and the end face 23.
  • Part 1 31 includes end C.
  • the end portion C projects from the second main surface 12 to the side opposite to the first main surface 11.
  • the end portion C projects from the second main surface 22 to the side opposite to the first main surface 21.
  • the case where the end portion C protrudes from any of the second main surfaces 12 and 22 is exemplified.
  • the second part 32 covers a part of the first main surface 21 continuously with the first part 31.
  • the first insulator 3 having such a first part 31 and a second part 32 increases the insulation distance of the drain bus bar 2 with respect to the source bus bar 1. A long insulation distance enhances the effect of insulating the insulated busbars from each other.
  • the source electrodes 41 are aligned with respect to the first main surface 11 along the direction Z1, and the drain electrodes 42 are oriented with respect to the first main surface 21. Line up along Z2. It is easy that the source electrode 41 is electrically connected to the first main surface 11 using the solder 71, and the drain electrode 42 is electrically connected to the first main surface 21.
  • the source electrode 41 and the first main surface 21 are connected in order to connect the source electrode 41 to the first main surface 11. It is necessary to arrange the insulated current-carrying portion along the direction X so as to straddle the first portion 31. If not only the source electrode 41 but also the drain electrode 42 is aligned with respect to the first main surface 11 along the direction Z1, the drain electrode 42 and the first main surface 11 are connected in order to connect the drain electrode 42 to the first main surface 21. It is necessary to arrange the insulated current-carrying portion along the direction X so as to straddle the first portion 31. Since the cross-sectional area of such an energized portion is narrower than that of the source bus bar 1 and the drain bus bar 2, heat is likely to be generated. Therefore, from the viewpoint of avoiding heat generation, it is advantageous to avoid arranging such an energized portion.
  • the FETs 4 are arranged so as to straddle the first main surfaces 11 and 21, the source electrodes 41 are arranged along the direction Z1 with respect to the first main surface 11, and the drain electrodes 42 are arranged in the direction Z2 with respect to the first main surface 21. It is desirable to line up along.
  • the source bus bar 1 and the drain bus bar 2 generate heat when an electric current flows through the source bus bar 1 and the drain bus bar 2.
  • the fact that the first part 31 is thin is advantageous from the viewpoint that the influence of the thermal expansion of the first part 31 due to the heat generation is small. This is because the stress applied to the solders 71 and 72 along the direction X is reduced. For this reason, for example, a sheet-shaped resin film is used for the first insulator 3.
  • polyimide is used as the material for the resin film.
  • Polyimide has excellent insulating properties and has a coefficient of thermal expansion close to that of metal. Therefore, the adoption of polyimide as the material of the resin film is advantageous from the viewpoint of alleviating the stress caused by the heat generation of the source bus bar 1 and the drain bus bar 2.
  • Resin film made of polyimide has high flexibility. Such high flexibility is advantageous from the viewpoint of facilitating the step of interposing the first part 31 in the end faces 13 and 23 of the first insulator 3.
  • the holding portions 61 and 62 are exemplified by, for example, a polybutylene terephthalate resin (hereinafter, also referred to as “PBT resin” (hereinafter, also referred to as “Polybutylene terephtalate resin”)) or a polyphenylene sulfide resin (hereinafter, also referred to as “PPS resin” (hereinafter, also referred to as “Polyphenylene sulfide resin”)).
  • PBT resin polybutylene terephthalate resin
  • PPS resin polyphenylene sulfide resin
  • the holding portions 61 and 62 may be integrally formed with, for example, the housing 90.
  • the second part 32 has a hole 30 that exposes the first main surface 11.
  • a part of the first main surface 11 at a position exposed by the hole 30 and a part of the source electrode 41 are arranged along the direction Z1.
  • the source electrode 41 and the first main surface 11 are electrically connected by the solder 7 through the holes 30.
  • the holes 30 facilitate the electrical connection between the source electrode 41 and the source bus bar 1.
  • FIG. 1 is a cross-sectional view showing an example of the wiring board 10 and its periphery according to the second embodiment.
  • FIG. 2 is a plan view showing an example of the wiring board 10 and its surroundings according to the second embodiment.
  • FIG. 1 is a cross-sectional view taken along the direction of the arrow at positions I-I of FIG.
  • FIG. 3 is a cross-sectional view taken along the arrow direction at positions III-III of FIG.
  • the housing 90 is omitted in FIGS. 2 and 3.
  • the element 4 has a third end 43.
  • the third end 43 is located on the direction X side with respect to the main body 40, and is located on the direction Z1 side with respect to the first main surface 11.
  • the third end 43 is farther from the first main surface 21 than the main body 40 along the direction X, and farther from the second main surface 12 than the first main surface 11 along the direction Z1.
  • the third end 43 has, for example, a function of receiving a signal for controlling the current flowing between the first end 41 and the second end 42 inside the main body 40 from the outside of the main body 40.
  • the case where the FET 4 has the gate electrode 43 is exemplified.
  • the gate electrode 43 is connected to the energizing unit 8.
  • the energizing unit 8 faces the first main surface 11 via the second unit 32.
  • the energizing unit 8 is made of, for example, a copper foil.
  • the gate electrode 43 is electrically connected to the energized portion 8 by a solder connection.
  • the energizing portion 8 is insulated from the first main surface 11 by the second portion 32, and a potential independent of the potential of the source bus bar 1 and the potential of the drain bus bar 2 is supplied to the gate electrode 43.
  • the energizing portion 8 is attached to the second portion 32 on the side opposite to the first main surface 11.
  • the second part 32 is made of, for example, a sheet-shaped resin.
  • the energizing portion 8 may be covered with the second portion 32.
  • the energizing portion 8 may be embedded in the second portion 32 and may be exposed from the second portion 32 to the side opposite to the first main surface 11 in the vicinity of the gate electrode 43.
  • Such an energizing unit 8 and a second unit 32 are realized by, for example, an FPC. Realizing the energizing unit 8 and the second unit 32 by using the FPC is advantageous from the viewpoint of simplifying the manufacturing process.
  • the second part 32 may be partially fixed to the source bus bar 1 or the holding part 61. In this case, the second part 32 can be deformed to some extent along the direction X.
  • the second part 32 is deformable in response to such expansion and contraction.
  • FIG. 4 is a cross-sectional view showing a first example of a part of the wiring board according to the third embodiment, and shows a cross-sectional view taken along the direction Y.
  • the end C covers at least a part of the second main surface 22.
  • the first part 31 is continuous from between the end faces 13 and 23 to at least a part of the second main face 22.
  • FIG. 5 is a cross-sectional view showing a second example of a part of the wiring board according to the third embodiment, and shows a cross-sectional view taken along the direction Y.
  • the end C covers the second main surface 12 at least partially.
  • the first part 31 is continuous from between the end faces 13 and 23 to at least a part of the second main face 12.
  • the insulation distance is lengthened to enhance the effect of insulating the source bus bar 1 from the drain bus bar 2.
  • FIG. 6 is a cross-sectional view showing an example of a part of the wiring board according to the fourth embodiment, and shows a cross-sectional view taken along the direction Y.
  • the wiring board 10 further includes a second insulator 33.
  • the second insulator 33 holds the end portion C on at least one of the second main surfaces 12, 22.
  • the second insulator 33 holds the end portion C on both the second main surfaces 12 and 22.
  • the end C is wrapped in the second insulator 33.
  • the end portion C is held by the second insulator 33, the first portion 31 is difficult to come out from the gap formed by the end faces 13 and 23. Therefore, the second part 32 is hard to separate from the first main surface 11.
  • the provision of the second insulator 33 is advantageous from the viewpoint of preventing the first insulator 3 from moving.
  • the second insulator 33 for example, an insulating resin material exemplified by PBT resin or PPS resin is used.
  • the second insulator 33 does not intervene between the end faces 13 and 23. Therefore, the second insulator 33 is fixed to both the second main surfaces 12 and 22, and the heat generated by the current flowing through the source bus bar 1 and the drain bus bar 2 is soldered even if the second insulator 33 is expanded.
  • the stress applied along the direction X is small with respect to 71 and 72.
  • the first end 41 of the element 4 can be adopted as the drain electrode of the FET, and the second end 42 can be adopted as the source electrode of the FET.
  • the first conductive plate 1 functions as a drain bus bar
  • the second conductive plate 2 functions as a source bus bar.
  • the first part 31 may be fixed to either the end face 13 or the end face 23. Adhesion can be adopted for such fixing.

Abstract

バスバー同士が絶縁される効果が高められる。配線基板は、第１導電板、第２導電板、第１絶縁体を備える。第１導電板の第１主面には素子の第１端が、第２導電板の第１主面には素子の第２端が、それぞれ接続される。第１絶縁体は第１部と第２部とを有する。第１部は第１導電板と第２導電板とを隔てる。第２部は、第１部と連続し、第１主面の少なくとも一部を覆う。第１部は端部を含む。端部は、第２主面から第１主面と反対側あるいは第２主面から第１主面と反対側へ突出する。

Description

配線基板
　本開示は、配線基板に関する。
　バスバー（ｂｕｓｂａｒ）と呼ばれる導電性を有する板（本開示において「導電板」と称す）を備える回路基板が公知である。
　特許文献１には、バスバー同士がつながった形状をもつバスバー構成体に対し、バスバー同士の切り離しを行う方法が開示される。
　特許文献２には、パワー半導体が搭載される一対のバスバーと、当該パワー半導体を制御する制御信号の伝達に介されるフレキシブルプリント基板（ＦＰＣ：ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔ）とが開示される。
特開２００３－１６４０３９号公報 特開２０１６－２２０２７７号公報
　特許文献１においてバスバー構成体からバスバー同士を切り離すことは、切り離されたバスバー同士の絶縁を実現する。特許文献２においては一対のバスバーにＦＰＣが貼り付けられる。
　本開示は、バスバー同士が絶縁される効果を高めることを目的とする。
　本開示の配線基板は、第１端と第２端とを有する素子を搭載し、前記第１端と前記第２端との間を流れる電流が前記素子の外部を流れる経路として機能する。当該配線基板は第１導電板、第２導電板、第１絶縁体を備える。
　前記第１導電板は、前記素子を搭載して前記第１端と接続される第１主面と、前記第１導電板の厚み方向において前記第１導電板の前記第１主面と位置が異なる第２主面とを有する。
　前記第２導電板は、前記素子を搭載して前記第２端と接続される第１主面と、前記第２導電板の厚み方向において前記第２導電板の前記第１主面と位置が異なる第２主面とを有する。
　前記第１絶縁体は、前記第１導電板と前記第２導電板とを隔てる第１部と、前記第１部と連続し、前記第１導電板の前記第１主面の少なくとも一部を覆う第２部とを有する。
　前記第１部は、前記第１導電板の前記第２主面から前記第１導電板の前記第１主面と反対側あるいは前記第２導電板の前記第２主面から前記第２導電板の前記第１主面と反対側へ突出する端部を含む。
　本開示によれば、第１導電板と第２導電板とが絶縁される効果が高まる。
図１は実施形態１，２にかかる電気接続箱の構成の一例を示す断面図である。 図２は実施形態１，２にかかる配線基板およびその周辺の一例を示す平面図である。 図３は実施形態２にかかる配線基板の一部の一例を示す断面図である。 図４は実施形態３にかかる配線基板の一部の第１例を示す断面図である。 図５は実施形態３にかかる配線基板の一部の第２例を示す断面図である。 図６は実施形態４にかかる配線基板の一部の一例を示す断面図である。
　［本開示の実施形態の説明］
　最初に本開示の実施態様が列記して説明される。
　（１）本開示の配線基板は、第１端と第２端とを有する素子を搭載し、前記第１端と前記第２端との間を流れる電流が前記素子の外部を流れる経路として機能する。当該配線基板は第１導電板、第２導電板、第１絶縁体を備える。
　前記第１導電板は、前記素子を搭載して前記第１端と接続される第１主面と、前記第１導電板の厚み方向において前記第１導電板の前記第１主面と位置が異なる第２主面とを有する。
　前記第２導電板は、前記素子を搭載して前記第２端と接続される第１主面と、前記第２導電板の厚み方向において前記第２導電板の前記第１主面と位置が異なる第２主面とを有する。
　前記第１絶縁体は、前記第１導電板と前記第２導電板とを隔てる第１部と、前記第１部と連続し、前記第１導電板の前記第１主面の少なくとも一部を覆う第２部とを有する。
　前記第１部は、前記第１導電板の前記第２主面から前記第１導電板の前記第１主面と反対側あるいは前記第２導電板の前記第２主面から前記第２導電板の前記第１主面と反対側へ突出する端部を含む。
　本開示によると、第１導電板と第２導電板とが第１部によって隔てられ、互いに絶縁される。第２部は第１導電板から第２導電板に至る絶縁距離を増大し、以て第１導電板を第２導電板から絶縁する効果が高まる。
　（２）前記第２部は、前記第１導電板の前記第１主面を露出させる孔を有することが好ましい。かかる構成は、素子の第１端が第１導電板の第１主面と電気的に接続されることを容易にする。
　（３）前記配線基板は通電部を更に備え、前記通電部は、前記第１絶縁体の前記第２部に覆われ、もしくは前記第２部を介して前記第１導電板の前記第１主面と対向し、前記素子は前記通電部と接続される第３端を更に有することが好ましい。かかる構成において、第１導電板の電位および第２導電板の電位に依存しない電位が、第３端に供給される。
　（４）前記第１部の前記端部は、前記第１導電板の前記第２主面および前記第２導電板の前記第２主面の少なくともいずれか一つを少なくとも部分的に覆うことが好ましい。かかる構成は第１導電板から第２導電板に至る絶縁距離を増大し、以て第１導電板を第２導電板から絶縁する効果が高まる。
　（５）前記配線基板は第２絶縁体を更に備え、前記第１導電板の前記第２主面および前記第２導電板の前記第２主面の少なくともいずれか一つにおいて、前記第２絶縁体は前記第１部の前記端部を保持することが好ましい。かかる構成により第２部が第１主面から離れにくい。
　（６）前記第１絶縁体はシート状であることが好ましい。第１導電体および第２導電体に電流が流れることによって第１導電体および第２導電体が発熱しても第１部が薄いことにより、当該発熱に起因する第１部の熱膨張の影響が小さい。これは第１端と第１導電板の第１主面の接続と、第２端と第２導電板の第１主面の接続とに印加される応力を低減する観点において有利である。
　［本開示の実施形態の詳細］
　本開示の配線基板の具体例が、以下に図面を参照しつつ説明される。なお、本開示はこれらの例示に限定されず、請求の範囲によって示され、請求の範囲と均等の意味および範囲内におけるすべての変更が含まれることが意図される。
　［実施形態１］
　以下、実施形態１に係る配線基板が説明される。実施形態１においては配線基板１０を備える電気接続箱１００が例として説明される。
　図１は、実施形態１にかかる配線基板１０およびその周辺の一例を示す断面図である。図２は実施形態にかかる配線基板１０およびその周辺の一例を示す平面図である。図１は図２の位置Ｉ－Ｉにおいて矢印方向に沿って見た断面図である。
　電気接続箱１００は、素子４と、配線基板１０と、保持部６１，６２と、筐体９０とを備える。図２において筐体９０が省略される。
　配線基板１０は素子４を搭載する。配線基板１０は、素子４の内部において第１端４１と第２端４２との間を流れる電流が、素子４の外部を流れる経路として機能する。
　素子４は第１端４１と第２端４２とを備える。素子４は電気接続箱１００の用途に応じて、例えば電界効果トランジスタ（以下「ＦＥＴ」とも称す：ｆｉｅｌｄ　ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒ）によって例示される半導体スイッチング（ｓｗｉｔｃｈｉｎｇ）素子が採用される。あるいは素子４は抵抗であり、あるいはコイルであり、あるいはコンデンサである。
　以下においては素子４がＦＥＴである場合が例として説明される。第１端４１および第２端４２の一方がソース（ｓｏｕｒｃｅ）電極として機能し、他方がドレイン（ｄｒａｉｎ）電極として機能する。以下においては、第１端４１がソース電極であり、他方がドレイン電極である場合が例として説明される。実施形態１においてはＦＥＴ４は、面実装タイプのパワーＭＯＳＦＥＴである場合が例示される。ソース電極４１およびドレイン電極４２はＦＥＴ４の本体４０の外部に位置する。
　配線基板１０は、第１導電板１と、第２導電板２と、第１絶縁体３とを備える。
　第１導電板１は、第１主面１１と、第２主面１２とを有する。第１主面１１はＦＥＴ４を搭載してソース電極４１と接続される。第２主面１２は第１主面１１とは反対側の面である。第２主面１２は第１導電板１の厚み方向である方向Ｚ１において第１主面１１と位置が異なる。第１導電板１は例えば矩形の板状をなす。第１導電板１はソース電極側のバスバー（以下「ソースバスバー」と称す）である。ソースバスバー１の材料には例えば金属が採用される。
　第２導電板２は、第１主面２１と、第２主面２２とを有する。第１主面２１はＦＥＴ４を搭載してドレイン電極４２と接続される。第２主面２２は第１主面２１とは反対側の面である。第２主面２２は第２導電板２の厚み方向である方向Ｚ２において第１主面２１と位置が異なる。第２導電板２は例えば矩形の板状をなす。第２導電板２はドレイン電極側のバスバー（以下「ドレインバスバー」と称す）である。ドレインバスバー２の材料には例えば金属が採用される。
　第１主面１１，２１のいずれもがＦＥＴ４を搭載するので、第１主面１１は第２主面１２よりもＦＥＴ４に近く位置し、第１主面２１は第２主面２２よりもＦＥＴ４に近く位置する。
　説明の便宜上、１つのＦＥＴ４が配線基板１０に搭載された構成について説明される。複数のＦＥＴ４が配線基板１０に搭載されてもよい。ソースバスバー１およびドレインバスバー２にはＦＥＴ４の他に、ツェナーダイオードによって例示される半導体素子が実装されてもよい。
　実施形態１において方向Ｚ１，Ｚ２は必ずしも平行である場合に限定されない。以下においては方向Ｚ１，Ｚ２が平行である場合が例として説明される。
　方向Ｘ，Ｙは方向Ｚ１，Ｚ２とは非平行な方向、例えば方向Ｚ１，Ｚ２に垂直な方向である。方向Ｙは方向Ｘとは非平行な方向、例えば方向Ｘに垂直な方向である。実施形態１においてはソースバスバー１とドレインバスバー２とが方向Ｘに沿って対向する。ソースバスバー１はドレインバスバー２に対して端面１３において対向する。ドレインバスバー２はソースバスバー１に対して端面２３において対向する。
　ＦＥＴ４は、より詳しくは本体４０は、ソースバスバー１とドレインバスバー２とが対向する位置を跨って配置される。ＦＥＴ４は、より詳しくは本体４０は、端面１３，２３を跨いで配置される。ソース電極４１はドレイン電極４２からみて方向Ｘ側に位置する。
　ソース電極４１はソースバスバー１に対して方向Ｚ１側に位置し、ドレイン電極４２はドレインバスバー２に対して方向Ｚ２側に位置する。ソース電極４１は第１主面１１においてソースバスバー１に半田７１を用いて接続される。ドレイン電極４２は第１主面２１においてドレインバスバー２に半田７２を用いて接続される。
　第１絶縁体３は、第１部３１と、第２部３２とを有する。第１部３１はソースバスバー１とドレインバスバー２とを、より詳しくは端面１３と端面２３とを隔てる。例えば第１部３１は端面１３および端面２３のいずれか一方、または両方と接触する。
　第１部３１は端部Ｃを含む。端部Ｃは第２主面１２から第１主面１１と反対側へ突出する。あるいは端部Ｃは第２主面２２から第１主面２１と反対側へ突出する。実施形態１においては端部Ｃは第２主面１２，２２のいずれからも突出する場合が例示される。
　第２部３２は第１部３１と連続して第１主面２１の一部を覆う。このような第１部３１および第２部３２を有する第１絶縁体３は、ソースバスバー１に対するドレインバスバー２の絶縁距離を長くする。絶縁距離が長いことは絶縁バスバー同士が絶縁される効果を高める。
　｛素子４が配置される位置｝
　ＦＥＴ４が第１主面１１，２１に跨って配置されることにより、ソース電極４１は第１主面１１に対して方向Ｚ１に沿って並び、ドレイン電極４２は第１主面２１に対して方向Ｚ２に沿って並ぶ。ソース電極４１が第１主面１１と半田７１を用いて電気的に接続され、ドレイン電極４２が第１主面２１に電気的に接続されることが容易である。
　もしドレイン電極４２のみならずソース電極４１も第１主面２１に対して方向Ｚ２に沿って並ぶのであれば、ソース電極４１を第１主面１１へ接続するために、第１主面２１と絶縁される通電部を方向Ｘに沿って第１部３１を跨いで配置する必要がある。もしソース電極４１のみならずドレイン電極４２も第１主面１１に対して方向Ｚ１に沿って並ぶのであれば、ドレイン電極４２を第１主面２１へ接続するために、第１主面１１と絶縁される通電部を方向Ｘに沿って第１部３１を跨いで配置する必要がある。このような通電部はソースバスバー１およびドレインバスバー２と比較してその断面積が狭いので、発熱しやすい。したがって発熱を避ける観点において、かかる通電部を配置することは回避することが有利である。
　ＦＥＴ４に電流が流れ、ひいてはソースバスバー１およびドレインバスバー２に電流が流れ、ソースバスバー１およびドレインバスバー２が熱膨張する。この電流が流れなくなるとソースバスバー１およびドレインバスバー２が収縮する。
　かかる膨張、収縮が発生すると、半田７１，７２には方向Ｘに沿った応力が引加される。半田７１と半田７２とが離れているほど、当該応力は大きい。半田７１，７２による電気的な接続の観点から、この応力は小さい方が有利である。従ってソースバスバー１においてソース電極４１が半田７１を用いて接続される位置と、ドレインバスバー２においてドレイン電極４２が半田７２を用いて接続される位置とは近接することが有利である。
　従ってＦＥＴ４が第１主面１１，２１に跨って配置され、ソース電極４１は第１主面１１に対して方向Ｚ１に沿って並び、ドレイン電極４２は第１主面２１に対して方向Ｚ２に沿って並ぶことが望ましい。
　｛第１絶縁体３の例示｝
　ソースバスバー１およびドレインバスバー２に電流が流れることによってソースバスバー１およびドレインバスバー２は発熱する。第１部３１が薄いことは、当該発熱に起因する第１部３１の熱膨張の影響が小さい観点において有利である。半田７１，７２に対して方向Ｘに沿って引加される応力が低減されるからである。かかる理由から、第１絶縁体３には例えばシート状の樹脂フィルムが採用される。
　樹脂フィルムの材料には例えばポリイミドが採用される。ポリイミドは絶縁性に優れ、かつ金属と熱膨張係数が近い。よってポリイミドが樹脂フィルムの材料に採用されることは、ソースバスバー１およびドレインバスバー２の発熱に起因した上記応力を緩和する観点において有利である。
　ポリイミドを材料とする樹脂フィルムは可撓性が高い。かかる高い可撓性は、第１絶縁体３を端面１３，２３に第１部３１を介在させる工程を容易にする観点において有利である。
　｛ソースバスバー１とドレインバスバー２と筐体９０との関係｝
　ドレインバスバー２と反対側においてソースバスバー１は保持部６１を介して筐体９０に固定される。ソースバスバー１と反対側においてドレインバスバー２は保持部６２を介して筐体９０に固定される。保持部６１，６２は例えばポリブチレンテレフタレート樹脂（以下「ＰＢＴ樹脂」（Ｐｏｌｙｂｕｔｙｌｅｎｅ　Ｔｅｒｅｐｈｔａｌａｔｅ　ｒｅｓｉｎ）とも称す）、ポリフェニレンサルファイド樹脂（以下「ＰＰＳ樹脂」（Ｐｏｌｙｐｈｅｎｙｌｅｎｅ　ｓｕｌｆｉｄｅ　ｒｅｓｉｎ）とも称す）によって例示される絶縁性樹脂材料を用いたインサート成形によって製造される。保持部６１，６２は例えば筐体９０と一体形成されてもよい。
　第２部３２は、第１主面１１を露出させる孔３０を有する。実施形態１においては孔３０によって露出する位置における第１主面１１の一部と、ソース電極４１の一部とが、方向Ｚ１に沿って並ぶ。ソース電極４１と第１主面１１とは孔３０を介して半田７によって電気的に接続される。孔３０はソース電極４１とソースバスバー１との電気的な接続を容易にする。
　［実施形態２］
　実施形態２に係る配線基板が説明される。実施形態２においても実施形態１と同様に、配線基板１０を備える電気接続箱１００が例として説明される。
　図１は、実施形態２にかかる配線基板１０およびその周辺の一例を示す断面図である。図２は実施形態２にかかる配線基板１０およびその周辺の一例を示す平面図である。図１は図２の位置Ｉ－Ｉにおいて矢印方向に沿って見た断面図である。図３は図２の位置ＩＩＩ－ＩＩＩにおいて矢印方向に沿って見た断面図である。図２および図３において筐体９０が省略される。
　なお、実施形態２の説明において、実施形態１において説明したものと同様の構成要素については同一符号がされてその説明は省略される。
　素子４は第３端４３を有する。実施形態２においては第３端４３は本体４０に対して方向Ｘ側に位置し、第１主面１１に対して方向Ｚ１側に位置する。第３端４３は方向Ｘに沿って本体４０よりも第１主面２１から遠く、方向Ｚ１に沿って第１主面１１よりも第２主面１２から遠い。
　第３端４３は例えば、本体４０の内部において第１端４１と第２端４２との間に流れる電流を制御する信号を、本体４０の外部から受ける機能を有する。本実施形態においてはＦＥＴ４がゲート電極４３を有する場合が例示される。
　ゲート電極４３は通電部８と接続される。通電部８は第２部３２を介して第１主面１１と対向する。通電部８は例えば銅箔からなる。例えばゲート電極４３は通電部８と半田接続によって電気的に接続される。
　通電部８は第２部３２によって第１主面１１に対して絶縁され、ゲート電極４３には、ソースバスバー１の電位およびドレインバスバー２の電位に依存しない電位が供給される。
　実施形態２においては通電部８が第１主面１１と反対側において第２部３２に貼り付けられる。第２部３２は例えばシート状の樹脂からなる。通電部８は第２部３２に覆われてもよい。例えば通電部８は第２部３２に埋設され、ゲート電極４３の近傍において第２部３２から第１主面１１と反対側に露出してもよい。
　このような通電部８と第２部３２とは、例えばＦＰＣによって実現される。ＦＰＣを用いて通電部８と第２部３２とを実現することは、製造工程を簡易にする観点において有利である。
　第２部３２は、部分的に、ソースバスバー１、または保持部６１に固定されてもよい。この場合、第２部３２は方向Ｘに沿ってある程度の変形が可能である。
　ＦＥＴ４に電流が流れ、ひいてはソースバスバー１およびドレインバスバー２に電流が流れ、ソースバスバー１およびドレインバスバー２が熱膨張する。この電流が流れなくなるとソースバスバー１およびドレインバスバー２が収縮する。かかる膨張、収縮に応じて、第２部３２が変形可能である。
　［実施形態３］
　実施形態３に係る配線基板が説明される。実施形態３は実施形態１，２において説明された端部Ｃおよびその近傍の構成が説明される。
　図４は実施形態３にかかる配線基板の一部の第１例を示す断面図であり、方向Ｙに沿って見た断面が示される。端部Ｃは第２主面２２を少なくとも部分的に覆う。第１部３１は端面１３，２３の間から第２主面２２の少なくとも一部まで連続する。
　図５は実施形態３にかかる配線基板の一部の第２例を示す断面図であり、方向Ｙに沿って見た断面が示される。端部Ｃは第２主面１２を少なくとも部分的に覆う。第１部３１は端面１３，２３の間から第２主面１２の少なくとも一部まで連続する。
　上述の第１例および第２例のいずれも絶縁距離を長くし、ソースバスバー１をドレインバスバー２から絶縁する効果を高める。
　［実施形態４］
　実施形態４に係る配線基板が説明される。実施形態４は実施形態１，２において説明された端部Ｃおよびその近傍の構成が説明される。
　図６は実施形態４にかかる配線基板の一部の一例を示す断面図であり、方向Ｙに沿って見た断面が示される。配線基板１０は第２絶縁体３３を更に備える。
　第２絶縁体３３は、第２主面１２，２２の少なくともいずれか一つにおいて端部Ｃを保持する。図６においては第２主面１２，２２の両方において第２絶縁体３３が端部Ｃを保持する。例えば端部Ｃは第２絶縁体３３に包まれる。
　端部Ｃが第２絶縁体３３によって保持されるので、第１部３１は端面１３，２３が成す空隙から抜けにくい。よって第２部３２が第１主面１１から離れにくい。第２絶縁体３３が備えられることは、第１絶縁体３が移動することを阻む観点において有利である。
　また、端部Ｃの近傍の絶縁距離を増加させることにより、ソースバスバー１とドレインバスバー２とが絶縁される効果を高める観点においても有利である。
　第２絶縁体３３には例えばＰＢＴ樹脂、ＰＰＳ樹脂によって例示される絶縁性樹脂材料が用いられる。第２絶縁体３３は端面１３，２３の間に介在しない。よって第２絶縁体３３が第２主面１２，２２の両方に固定され、ソースバスバー１およびドレインバスバー２に電流が流れることに由来する発熱が、第２絶縁体３３を膨張させても、半田７１，７２に対して方向Ｘに沿って印加される応力は小さい。
　［付記］
　いずれの実施形態においても、素子４の第１端４１はＦＥＴのドレイン電極に、第２端４２はＦＥＴのソース電極に、それぞれ採用され得る。この場合、第１導電板１はドレインバスバーとして、第２導電板２はソースバスバーとして、それぞれ機能する。
　いずれの実施形態においても、第１部３１が端面１３および端面２３のいずれか一方と固定されてもよい。かかる固定には例えば接着が採用できる。
　なお、上記各実施形態及び各変形例において説明された各構成は、相互に矛盾しない限り適宜組合わせられることができる。
　１　第１導電板（ソースバスバー）
　２　第２導電板（ドレインバスバー）
　３　第１絶縁体
　４　素子（ＦＥＴ）
　８　通電部
　１０　配線基板
　１１，２１　第１主面
　１２，２２　第２主面
　１３，２３　端面
　３０　孔
　３１　第１部
　３２　第２部
　３３　第２絶縁体
　４０　本体
　４１　第１端（ソース電極）
　４２　第２端（ドレイン電極）
　４３　第３端（ゲート電極）
　６１，６２　保持部
　７１，７２　半田
　９０　筐体
　１００　電気接続箱
　Ｃ　端部
　Ｘ，Ｙ，Ｚ１，Ｚ２　方向

Claims (6)

  1. 　第１端と第２端とを有する素子を搭載し、前記第１端と前記第２端との間を流れる電流が前記素子の外部を流れる経路として機能する配線基板であって、
    　第１導電板、第２導電板、第１絶縁体を備え、
    　前記第１導電板は、
    　前記素子を搭載して前記第１端と接続される第１主面と、
    　前記第１導電板の厚み方向において前記第１導電板の前記第１主面と位置が異なる第２主面と
    を有し、
    　前記第２導電板は、
    　前記素子を搭載して前記第２端と接続される第１主面と、
    　前記第２導電板の厚み方向において前記第２導電板の前記第１主面と位置が異なる第２主面と
    を有し、
    　前記第１絶縁体は、
    　前記第１導電板と前記第２導電板とを隔てる第１部と、
    　前記第１部と連続し、前記第１導電板の前記第１主面の少なくとも一部を覆う第２部と
    を有し、
    　前記第１部は、前記第１導電板の前記第２主面から前記第１導電板の前記第１主面と反対側あるいは前記第２導電板の前記第２主面から前記第２導電板の前記第１主面と反対側へ突出する端部を含む、配線基板。
  2. 　前記第２部は、前記第１導電板の前記第１主面を露出させる孔を有する、請求項１に記載の配線基板。
  3. 　通電部を更に備え、
    　前記通電部は、前記第１絶縁体の前記第２部に覆われ、もしくは前記第２部を介して前記第１導電板の前記第１主面と対向し、
    　前記素子は前記通電部と接続される第３端を更に有する、請求項１または請求項２に記載の配線基板。
  4. 　前記第１部の前記端部は、前記第１導電板の前記第２主面および前記第２導電板の前記第２主面の少なくともいずれか一つを少なくとも部分的に覆う、請求項１から請求項３のいずれか１項に記載の配線基板。
  5. 　第２絶縁体を更に備え、
    　前記第１導電板の前記第２主面および前記第２導電板の前記第２主面の少なくともいずれか一つにおいて、前記第２絶縁体は前記第１部の前記端部を保持する、請求項１から請求項４のいずれか１項に記載の配線基板。
  6. 　前記第１絶縁体はシート状である、請求項１から請求項５のいずれか１項に記載の配線基板。
PCT/JP2020/017273 2019-05-13 2020-04-22 配線基板 WO2020230552A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080031154.0A CN113728526B (zh) 2019-05-13 2020-04-22 布线基板
US17/610,006 US11916365B2 (en) 2019-05-13 2020-04-22 Wiring substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019090685A JP7135999B2 (ja) 2019-05-13 2019-05-13 配線基板
JP2019-090685 2019-05-13

Publications (1)

Publication Number Publication Date
WO2020230552A1 true WO2020230552A1 (ja) 2020-11-19

Family

ID=73221094

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/017273 WO2020230552A1 (ja) 2019-05-13 2020-04-22 配線基板

Country Status (4)

Country Link
US (1) US11916365B2 (ja)
JP (1) JP7135999B2 (ja)
CN (1) CN113728526B (ja)
WO (1) WO2020230552A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001197627A (ja) * 2000-01-11 2001-07-19 Yazaki Corp 電気接続箱
WO2016114098A1 (ja) * 2015-01-16 2016-07-21 株式会社オートネットワーク技術研究所 回路構成体、電気接続箱及び回路構成体の製造方法
JP2017132355A (ja) * 2016-01-27 2017-08-03 株式会社オートネットワーク技術研究所 回路構成体
JP2018117473A (ja) * 2017-01-19 2018-07-26 株式会社オートネットワーク技術研究所 回路構成体の製造方法、回路構成体及び電気接続箱
WO2018198872A1 (ja) * 2017-04-28 2018-11-01 株式会社オートネットワーク技術研究所 回路基板と回路部品とを備えた回路装置、該回路装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459348A (en) * 1991-05-24 1995-10-17 Astec International, Ltd. Heat sink and electromagnetic interference shield assembly
US5670749A (en) * 1995-09-29 1997-09-23 Allen-Bradley Company, Inc. Multilayer circuit board having a window exposing an enhanced conductive layer for use as an insulated mounting area
JP2000208935A (ja) * 1999-01-19 2000-07-28 Mitsubishi Electric Corp プリント配線板製造方法およびプリント配線板ならびにそれらに使用される両面パタ―ン導通用部品
JP2002353380A (ja) * 2001-05-28 2002-12-06 Nissan Motor Co Ltd 半導体装置
DE10254910B4 (de) 2001-11-26 2008-12-24 AutoNetworks Technologies, Ltd., Nagoya Schaltkreisbildende Einheit und Verfahren zu deren Herstellung
JP5028968B2 (ja) * 2006-11-17 2012-09-19 日立電線株式会社 半導体装置、積層型半導体装置およびインターポーザ基板
JP5255365B2 (ja) * 2008-08-09 2013-08-07 古河電気工業株式会社 中継端子部材及びそれを備えた回路構造体、並びに電子ユニット
JP5594517B2 (ja) * 2010-04-09 2014-09-24 株式会社デンソー ノイズフィルタ装置
JP6271867B2 (ja) * 2012-07-31 2018-01-31 京セラ株式会社 電子部品搭載用基板
CN104427740B (zh) * 2013-08-22 2018-01-30 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
JP2016220277A (ja) 2015-05-14 2016-12-22 矢崎総業株式会社 電気接続箱
JP6528620B2 (ja) * 2015-09-15 2019-06-12 株式会社オートネットワーク技術研究所 回路構成体および電気接続箱
CN107482409B (zh) * 2017-08-08 2019-06-25 上海联影医疗科技有限公司 电连接器及医学成像系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001197627A (ja) * 2000-01-11 2001-07-19 Yazaki Corp 電気接続箱
WO2016114098A1 (ja) * 2015-01-16 2016-07-21 株式会社オートネットワーク技術研究所 回路構成体、電気接続箱及び回路構成体の製造方法
JP2017132355A (ja) * 2016-01-27 2017-08-03 株式会社オートネットワーク技術研究所 回路構成体
JP2018117473A (ja) * 2017-01-19 2018-07-26 株式会社オートネットワーク技術研究所 回路構成体の製造方法、回路構成体及び電気接続箱
WO2018198872A1 (ja) * 2017-04-28 2018-11-01 株式会社オートネットワーク技術研究所 回路基板と回路部品とを備えた回路装置、該回路装置の製造方法

Also Published As

Publication number Publication date
JP2020188092A (ja) 2020-11-19
US11916365B2 (en) 2024-02-27
CN113728526B (zh) 2022-09-20
US20220224096A1 (en) 2022-07-14
CN113728526A (zh) 2021-11-30
JP7135999B2 (ja) 2022-09-13

Similar Documents

Publication Publication Date Title
KR101118871B1 (ko) 접속 장치를 갖는 소형 전력 반도체 모듈
WO2017047373A1 (ja) 回路構成体および電気接続箱
US20170325341A1 (en) Controller and manufacturing method thereof
JP5186877B2 (ja) 半導体装置
CN111108677B (zh) 半导体模块单元
CN112425018B (zh) 电接线盒
WO2020230552A1 (ja) 配線基板
JP2013522894A (ja) 回路装置、および、回路装置を含む車両用制御装置
WO2020255666A1 (ja) 基板構造体
US11898915B2 (en) Circuit assembly
JPWO2021161526A5 (ja)
JP4193720B2 (ja) 回路形成体へのコネクタの固定構造
JP4651090B2 (ja) スイッチングユニット
US20230354526A1 (en) Circuit assembly
WO2020241219A1 (ja) 基板構造体
US20220022337A1 (en) Circuit board
JP2005181119A (ja) 電流センサ及び同センサを備えた回路構成体
JP2018076013A5 (ja)
JP2018157050A (ja) 発熱部品の実装構造

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20806076

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20806076

Country of ref document: EP

Kind code of ref document: A1