WO2020226108A1 - 面発光レーザ装置 - Google Patents

面発光レーザ装置 Download PDF

Info

Publication number
WO2020226108A1
WO2020226108A1 PCT/JP2020/018155 JP2020018155W WO2020226108A1 WO 2020226108 A1 WO2020226108 A1 WO 2020226108A1 JP 2020018155 W JP2020018155 W JP 2020018155W WO 2020226108 A1 WO2020226108 A1 WO 2020226108A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
type
main surface
light
Prior art date
Application number
PCT/JP2020/018155
Other languages
English (en)
French (fr)
Inventor
匡史 山本
大樹 ▲高▼水
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to JP2021518369A priority Critical patent/JPWO2020226108A1/ja
Publication of WO2020226108A1 publication Critical patent/WO2020226108A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers

Definitions

  • the present invention relates to a surface emitting laser device.
  • Patent Document 1 discloses a surface emitting laser array.
  • This surface emitting laser array includes a semiconductor substrate, a plurality of mesa structures formed on the semiconductor substrate, and an electrode for injecting an electric current into the upper part of the mesa structure.
  • the mesa structure is a convex portion of a laminated structure consisting of an active layer, resonator spacers provided adjacent to both sides of the active layer, and a pair of distributed Bragg reflectors facing each other with the resonator spacer in between. It is formed by processing.
  • the laminated structure in the peripheral portion of the array is removed, and further, on the region between the plurality of mesa structures and on the region in which the laminated structure in the peripheral portion of the array is removed, between these regions.
  • a continuous heat dissipation electrode is provided.
  • An object of the present invention is to provide a surface emitting laser device having a wide beam angle and capable of obtaining a monomodal beam.
  • the surface emitting laser device is formed by a semiconductor layer having a main surface and a groove formed on the main surface of the semiconductor layer, and emits light toward the normal direction of the main surface.
  • the light emitting unit includes a light emitting unit that emits light, and the light emitting unit includes a first light emitting unit that emits single-mode light and a second light emitting unit that emits multi-mode light.
  • a first light emitting unit that emits single-mode light and a second light emitting unit that emits multi-mode light are mixed on the semiconductor layer.
  • the single mode beam (light) has a substantially circular beam shape, a narrow beam angle, and the intensity is concentrated in the center.
  • the multimode beam (light) has a plurality of circular or elliptical beam shapes, a wide beam angle, and intensity peaks are randomly distributed not only at the center thereof.
  • FIG. 1 is a plan view showing a surface emitting laser device according to an embodiment of the present invention.
  • FIG. 2 is an enlarged view of the region II shown in FIG.
  • FIG. 3 is a cross-sectional view taken along the line III-III shown in FIG.
  • FIG. 4 is a cross-sectional view taken along the line IV-IV shown in FIG.
  • FIG. 5 is a cross-sectional view taken along the line VV shown in FIG.
  • FIG. 6 is an enlarged view of the region VI shown in FIG. 5 and is a diagram for explaining the structure of the first light emitting unit.
  • FIG. 7 is an enlarged view of region VII shown in FIG.
  • FIG. 8 is a diagram for explaining the structure of the second light emitting unit.
  • FIG. 1 is a plan view showing a surface emitting laser device according to an embodiment of the present invention.
  • FIG. 2 is an enlarged view of the region II shown in FIG.
  • FIG. 3 is a cross-sectional view taken along the line III-III shown
  • FIG. 9 is a diagram showing the light intensity and the beam angle of each of the first light emitting unit and the second light emitting unit.
  • FIG. 10 is a diagram showing the light output of each of the first light emitting unit and the second light emitting unit.
  • FIG. 11 is a diagram showing an arrangement pattern of the first light emitting unit and the second light emitting unit.
  • FIG. 12 is a diagram showing an arrangement pattern of the first light emitting unit and the second light emitting unit.
  • FIG. 13 is a diagram showing an arrangement pattern of the first light emitting unit and the second light emitting unit.
  • FIG. 14 is a diagram showing an arrangement pattern of the first light emitting unit and the second light emitting unit.
  • FIG. 15 is a diagram showing an arrangement pattern of the first light emitting unit and the second light emitting unit.
  • FIG. 16 is a diagram showing an arrangement pattern of the first light emitting unit and the second light emitting unit.
  • FIG. 17 is a diagram showing an arrangement pattern of the first light emitting unit and the second light emitting unit.
  • FIG. 18 is a diagram showing an arrangement pattern of the first light emitting unit and the second light emitting unit.
  • FIG. 19 is a cross-sectional view of the surface emitting laser device, and is a diagram for explaining a first light emitting unit and a second light emitting unit having different widths from each other.
  • FIG. 20 is a cross-sectional view of the surface emitting laser apparatus, and is a diagram for explaining an insulating layer including a first convex portion and a second convex portion having different widths from each other.
  • FIG. 21 is a diagram showing the light intensity and the beam angle of each of the first light emitting unit and the second light emitting unit.
  • FIG. 22 is a diagram showing the intensity and beam angle of the combined wave of the laser light output from the first light emitting unit and the second light emitting unit.
  • FIG. 23 is a diagram showing the intensity and beam angle of the combined wave of the laser light output from the first light emitting unit and the second light emitting unit.
  • FIG. 24 is a diagram showing the intensity and beam angle of the combined wave of the laser light output from the first light emitting unit and the second light emitting unit.
  • FIG. 25 is a diagram showing the intensity and beam angle of the combined wave of the laser light output from the first light emitting unit and the second light emitting unit.
  • FIG. 26A is an enlarged view of a region corresponding to FIG. 5, showing a part of the manufacturing process of the surface emitting laser apparatus.
  • FIG. 26B is a diagram showing the next step of FIG. 26A.
  • FIG. 26C is a diagram showing the next step of FIG. 26B.
  • FIG. 26D is a diagram showing the next step of FIG. 26C.
  • FIG. 26E is a diagram showing the next step of FIG. 26D.
  • FIG. 26F is a diagram showing the next step of FIG. 26E.
  • FIG. 26G is a diagram showing the next step of FIG. 26F.
  • FIG. 26H is a diagram showing the next step of FIG. 26G.
  • FIG. 26I is a diagram showing the next step of FIG. 26H.
  • FIG. 26J is a diagram showing the next step of FIG. 26I.
  • FIG. 26K is a diagram showing the next step of FIG. 26J.
  • FIG. 26L is a diagram showing the next step of FIG. 26K
  • the surface emitting laser device is formed by a semiconductor layer having a main surface and a groove formed on the main surface of the semiconductor layer, and emits light toward the normal direction of the main surface.
  • the light emitting unit includes a light emitting unit that emits light, and the light emitting unit includes a first light emitting unit that emits single-mode light and a second light emitting unit that emits multi-mode light.
  • a first light emitting unit that emits single-mode light and a second light emitting unit that emits multi-mode light are mixed on the semiconductor layer.
  • the single mode beam (light) has a substantially circular beam shape, a narrow beam angle, and the intensity is concentrated in the center.
  • the multimode beam (light) has a plurality of circular or elliptical beam shapes, a wide beam angle, and intensity peaks are randomly distributed not only at the center thereof.
  • a plurality of the first light emitting portions are arranged in a substantially central portion of the main surface of the semiconductor layer, and the plurality of the second light emitting portions are the said.
  • a plurality of first light emitting units may be surrounded.
  • a plurality of the second light emitting portions are arranged in a substantially central portion of the main surface of the semiconductor layer, and the plurality of the first light emitting portions are the said.
  • a plurality of second light emitting units may be surrounded.
  • the surface emitting laser device is formed on the electrode layer formed on the main surface of the semiconductor layer and electrically connected to the light emitting portion, and is externally connected to the electrode layer.
  • a plurality of the first light emitting units are arranged in a region in the vicinity of the external terminal, and the plurality of the second light emitting units are arranged with respect to the plurality of first light emitting units of the external terminal. It may be arranged on the opposite side.
  • the surface emitting laser device is formed on the electrode layer formed on the main surface of the semiconductor layer and electrically connected to the light emitting portion, and is externally connected to the electrode layer.
  • a plurality of the second light emitting portions are arranged in a region in the vicinity of the external terminal, and the plurality of the first light emitting portions are of the external terminal with respect to the plurality of second light emitting portions. It may be arranged on the opposite side.
  • the plurality of the first light emitting units and the plurality of the second light emitting units are respectively arranged discretely over the entire main surface of the semiconductor layer. May be good.
  • the plurality of the first light emitting units and the plurality of the second light emitting units may be linearly arranged on the main surface of the semiconductor layer, respectively. ..
  • the linear first light emitting unit and the linear second light emitting unit may be arranged alternately.
  • the first width of the first light emitting portion in the direction along the main surface of the semiconductor layer is the first width in the direction along the main surface of the semiconductor layer. 2 It may be different from the second width of the light emitting portion.
  • the first width of the first light emitting unit may be wider than the second width of the second light emitting unit.
  • the light emitting portion includes an insulating layer formed on the surface thereof, and the insulating layer of the first light emitting portion includes an annular recess and the annular recess.
  • the insulating layer of the second light emitting portion has a flat upper surface, including a convex portion surrounded by, and having a different thickness between the annular concave portion and the convex portion. It may have a certain thickness.
  • At least one of the plurality of first light emitting portions includes the insulating layer having the first convex portion as the convex portion having a third width.
  • the other of the plurality of first light emitting portions may include the insulating layer having a second convex portion as the convex portion having a fourth width wider than the third width.
  • FIG. 1 is a plan view showing a surface emitting laser device 1 according to an embodiment of the present invention.
  • FIG. 2 is an enlarged view of the region II shown in FIG.
  • FIG. 3 is a cross-sectional view taken along the line III-III shown in FIG.
  • FIG. 4 is a cross-sectional view taken along the line IV-IV shown in FIG.
  • FIG. 5 is a cross-sectional view taken along the line VV shown in FIG. 1 and is a diagram for explaining the structure of the first light emitting unit 61.
  • FIG. 6 is an enlarged view of the area VI shown in FIG.
  • FIG. 7 is an enlarged view of region VII shown in FIG.
  • the structure of the first light emitting unit 61 shown in FIGS. 6 and 7 is shown as the structure of the light emitting unit 6.
  • the surface emitting laser device 1 is a semiconductor laser device called a VCSEL (Vertical Cavity Surface Emitting Laser). With reference to FIG. 1, the surface emitting laser device 1 includes a rectangular parallelepiped chip body 2.
  • the chip body 2 includes a first main surface 3 on one side, a second main surface 4 on the other side, and side surfaces 5A, 5B, 5C, and 5D connecting the first main surface 3 and the second main surface 4.
  • the first main surface 3 and the second main surface 4 are formed in a rectangular shape (rectangular shape in this form) in a plan view (hereinafter, simply referred to as "planar view") viewed from their normal direction Y. ..
  • the side surfaces 5A to 5D extend in a plane along the normal direction Y.
  • the side surfaces 5A and 5C form the long side of the chip body 2 and face each other in the lateral direction.
  • the side surfaces 5B and 5D form a short side of the chip body 2 and face each other in the longitudinal direction.
  • the width W1 of the side surfaces 5A and 5C in a plan view may be 200 ⁇ m to 2000 ⁇ m.
  • the width W1 may be 200 ⁇ m to 400 ⁇ m, 400 ⁇ m to 600 ⁇ m, 600 ⁇ m to 800 ⁇ m, 800 ⁇ m to 1000 ⁇ m, 1000 ⁇ m to 1200 ⁇ m, 1200 ⁇ m to 1400 ⁇ m, 1400 ⁇ m to 1600 ⁇ m, 1600 ⁇ m to 1800 ⁇ m, or 1800 ⁇ m to 2000 ⁇ m.
  • the width W1 may be 500 ⁇ m ⁇ 5 ⁇ m.
  • the width W2 of the side surfaces 5B and 5D in a plan view may be 200 ⁇ m to 1000 ⁇ m.
  • the width W2 may be 200 ⁇ m to 300 ⁇ m, 300 ⁇ m to 400 ⁇ m, 400 ⁇ m to 500 ⁇ m, 500 ⁇ m to 600 ⁇ m, 600 ⁇ m to 700 ⁇ m, 700 ⁇ m to 800 ⁇ m, 800 ⁇ m to 900 ⁇ m, or 900 ⁇ m to 1000 ⁇ m.
  • the width W2 may be 340 ⁇ m ⁇ 5 ⁇ m.
  • a light emitting portion 6 (semiconductor light emitting layer) that emits laser light in the normal direction Y is formed on the first main surface 3 of the chip body 2.
  • a plurality of light emitting portions 6 are formed at intervals in the longitudinal direction and the lateral direction of the chip main body 2 in a plan view.
  • the plurality of light emitting units 6 are arranged in a staggered pattern at intervals from each other in a plan view. That is, the plurality of light emitting units 6 are arranged in such a manner that one light emitting unit 6 is located at each of the three vertices of a triangle (a regular triangle in this form) in a plan view. More specifically, the plurality of light emitting units 6 are arranged in such a manner that one light emitting unit 6 is located at each of the six vertices of a hexagon (regular hexagon in this form) in a plan view.
  • one light emitting unit 6 is located at each of the six vertices of the hexagon (regular hexagon in this form), and one light emitting unit 6 is located at the center of the hexagon.
  • the light emitting units 6 are arranged in such a manner as to be located.
  • the plurality of light emitting units 6 may be arranged in a matrix or a radial pattern (concentric circles) in a plan view instead of the staggered arrangement.
  • the plurality of light emitting units 6 are each formed in a circular shape in a plan view.
  • the planar shape of the light emitting unit 6 is arbitrary.
  • the light emitting portion 6 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape, or an elliptical shape in a plan view instead of the circular shape.
  • Each of the plurality of light emitting units 6 is formed by a trench 7.
  • the trench 7 is formed by digging down the first main surface 3 of the chip body 2 toward the second main surface 4 side.
  • the trench 7 is formed in an annular shape (in this form, an annular shape) surrounding the light emitting portion 6 in a plan view.
  • the closest contact distance L1 of the plurality of light emitting units 6 may be 10 ⁇ m to 150 ⁇ m.
  • the closest contact distance L1 is the distance between the two closest light emitting units 6.
  • the closest contact distance L1 may be 10 ⁇ m to 25 ⁇ m, 25 ⁇ m to 50 ⁇ m, 50 ⁇ m to 75 ⁇ m, 75 ⁇ m to 100 ⁇ m, 100 ⁇ m to 125 ⁇ m, or 125 ⁇ m to 150 ⁇ m.
  • the first farthest distance L2 of the plurality of light emitting units 6 is set according to the width W1 of the side surfaces 5A and 5C.
  • the first farthest distance L2 is the distance between the two farthest light emitting portions 6 located at both ends in the longitudinal direction of the chip body 2.
  • the first farthest distance L2 may be 200 ⁇ m to 2000 ⁇ m.
  • the first farthest distance L2 may be 200 ⁇ m to 400 ⁇ m, 400 ⁇ m to 600 ⁇ m, 600 ⁇ m to 800 ⁇ m, 800 ⁇ m to 1000 ⁇ m, 1000 ⁇ m to 1200 ⁇ m, 1200 ⁇ m to 1400 ⁇ m, 1400 ⁇ m to 1600 ⁇ m, 1600 ⁇ m to 1800 ⁇ m, or 1800 ⁇ m to 2000 ⁇ m. ..
  • the second farthest distance L3 of the plurality of light emitting units 6 is set according to the width W2 of the side surfaces 5B and 5D.
  • the second farthest distance L3 is the distance between the two farthest light emitting units 6 located at both ends of the chip body 2 in the lateral direction.
  • the second farthest distance L3 may be 200 ⁇ m to 1000 ⁇ m.
  • the second farthest distance L3 may be 200 ⁇ m to 300 ⁇ m, 300 ⁇ m to 400 ⁇ m, 400 ⁇ m to 500 ⁇ m, 500 ⁇ m to 600 ⁇ m, 600 ⁇ m to 700 ⁇ m, 700 ⁇ m to 800 ⁇ m, 800 ⁇ m to 900 ⁇ m, or 900 ⁇ m to 1000 ⁇ m.
  • An insulating layer 8 is formed on the first main surface 3 of the chip body 2.
  • the insulating layer 8 is shown by hatching for clarity.
  • the insulating layer 8 collectively covers the plurality of light emitting portions 6.
  • the insulating layer 8 enters each trench 7 from above the first main surface 3 of the chip main body 2.
  • the insulating layer 8 covers the light emitting portion 6 in each trench 7.
  • the insulating layer 8 is formed on the first main surface 3 at intervals from the side surfaces 5A to 5D in the inner region.
  • the insulating layer 8 exposes the peripheral edge of the first main surface 3.
  • a dicing street 10 is formed between the peripheral edge of the insulating layer 8 and the side surfaces 5A to 5D of the chip body 2.
  • the dicing street 10 extends in a strip shape along the peripheral edge of the chip body 2.
  • the dicing street 10 is formed in an annular shape (in this form, a square annular shape) surrounding the insulating layer 8 in a plan view.
  • the width WD of the dicing street 10 may be 1 ⁇ m to 25 ⁇ m.
  • the width WD may be 1 ⁇ m to 5 ⁇ m, 5 ⁇ m to 10 ⁇ m, 10 ⁇ m to 15 ⁇ m, 15 ⁇ m to 20 ⁇ m, or 20 ⁇ m to 25 ⁇ m.
  • the width WD is the width in the direction orthogonal to the direction in which the dicing street 10 extends in a plan view.
  • the first main surface electrode layer 9 is formed on the first main surface 3 of the chip body 2. More specifically, the first main surface electrode layer 9 is formed on the insulating layer 8. The first main surface electrode layer 9 is electrically connected to the light emitting unit 6.
  • the first main surface electrode layer 9 collectively covers a plurality of light emitting portions 6 on the insulating layer 8.
  • the first main surface electrode layer 9 enters each trench 7 from above the insulating layer 8.
  • the first main surface electrode layer 9 is electrically connected to each light emitting portion 6 in each trench 7.
  • the first main surface electrode layer 9 is formed on the insulating layer 8 at intervals from the side surfaces 5A to 5D in the inner region.
  • the peripheral edge of the first main surface electrode layer 9 exposes the peripheral edge portion of the first main surface 3. More specifically, the first main surface electrode layer 9 is formed at intervals from the peripheral edge of the insulating layer 8 to the inner region. The peripheral edge of the first main surface electrode layer 9 exposes the peripheral edge of the insulating layer 8.
  • An external terminal 11 to be externally connected is formed on the first main surface electrode layer 9.
  • the external terminals 11 are shown by hatching for clarity.
  • the external terminal 11 is arranged on the peripheral edge of the first main surface electrode layer 9.
  • the external terminal 11 is arranged in a region along the corner portion connecting the side surface 5A and the side surface 5B of the chip main body 2 at the peripheral edge portion of the first main surface electrode layer 9. That is, the external terminal 11 faces the side surface 5A and the side surface 5B of the chip main body 2.
  • the external terminal 11 may be formed in a region along only one side surface (for example, side surface 5A) of the side surfaces 5A to 5D of the chip main body 2 at the peripheral edge of the first main surface electrode layer 9.
  • the thickness TE of the external terminal 11 may be 0.5 ⁇ m to 5.0 ⁇ m. Even if the thickness TE is 0.5 ⁇ m to 1.0 ⁇ m, 1.0 ⁇ m to 2.0 ⁇ m, 2.0 ⁇ m to 3.0 ⁇ m, 3.0 ⁇ m to 4.0 ⁇ m, or 4.0 ⁇ m to 5.0 ⁇ m. Good.
  • a conducting wire is connected to the external terminal 11.
  • the lead wire may be a bonding wire or the like.
  • a routing wiring 12 is further formed on the first main surface electrode layer 9.
  • the routing wiring 12 extends in a band shape along the peripheral edge portion of the first main surface electrode layer 9.
  • the routing wiring 12 is formed in an annular shape that collectively surrounds all the light emitting portions 6 in a plan view.
  • the routing wiring 12 is connected to the external terminal 11.
  • the electric signal input to the external terminal 11 is transmitted to the light emitting unit 6 via the first main surface electrode layer 9. Further, the electric signal input to the external terminal 11 is transmitted to the peripheral edge portion of the first main surface electrode layer 9 via the routing wiring 12. The electric signal input to the external terminal 11 is also transmitted from the peripheral edge portion of the first main surface electrode layer 9 to the plurality of light emitting portions 6. As a result, variations in the currents supplied to the plurality of light emitting units 6 are suppressed.
  • the first main surface electrode layer 9 more specifically includes an outer electrode layer 13 and a plurality of inner electrode layers 14.
  • the outer electrode layer 13 is a portion formed in the region outside the trench 7 in the first main surface electrode layer 9.
  • Each inner electrode layer 14 is a portion formed in a region in each trench 7 in the first main surface electrode layer 9.
  • the external terminal 11 is formed on the outer electrode layer 13.
  • the outer electrode layer 13 is formed on the insulating layer 8 so as to expose each trench 7.
  • the outer electrode layer 13 forms the peripheral edge of the first main surface electrode layer 9.
  • the outer electrode layer 13 has a thickness Tout that exceeds the thickness Tin of the inner electrode layer 14 (Tin ⁇ Tout).
  • the outer electrode layer 13 more specifically includes a thick film portion 15 and a thin film portion 16.
  • the thick film portion 15 is shown by hatching for clarity.
  • the thick film portion 15 of the outer electrode layer 13 has a thickness TL that exceeds the thickness Tin of the inner electrode layer 14 (Tin ⁇ TL).
  • the thin film portion 16 of the outer electrode layer 13 has a thickness TT less than the thickness TL of the thick film portion 15 (TT ⁇ TL).
  • the ratio TL / TT of the thickness TL of the thick film portion 15 to the thickness TT of the thin film portion 16 may be more than 1 and 50 or less.
  • the ratio TL / TT is more than 1 and 5 or less, 5-10, 10-15, 15-20, 20-25, 25-30, 30-35, 35-40, 40-45, or 45-50. It may be.
  • the ratio TL / TT is preferably 5 to 20.
  • the thickness TL of the thick film portion 15 may be 0.5 ⁇ m to 5 ⁇ m. Even if the thickness TL is 0.5 ⁇ m to 1.0 ⁇ m, 1.0 ⁇ m to 2.0 ⁇ m, 2.0 ⁇ m to 3.0 ⁇ m, 3.0 ⁇ m to 4.0 ⁇ m, or 4.0 ⁇ m to 5.0 ⁇ m. Good.
  • the thickness TT of the thin film portion 16 may be 0.05 ⁇ m to 0.5 ⁇ m. Even if the thickness TT is 0.05 ⁇ m to 0.1 ⁇ m, 0.1 ⁇ m to 0.2 ⁇ m, 0.2 ⁇ m to 0.3 ⁇ m, 0.3 ⁇ m to 0.4 ⁇ m, or 0.4 ⁇ m to 0.5 ⁇ m. Good.
  • the outer electrode layer 13 includes a plurality of thick film portions 15 formed at intervals from each other. Further, the outer electrode layer 13 includes a plurality of thin film portions 16 formed in a region between a plurality of thick film portions 15 adjacent to each other. The outer electrode layer 13 includes a portion in which a plurality of thick film portions 15 and a plurality of thin film portions 16 are alternately formed.
  • one, two, three, four, five, six, or more thick film portions 15 may be formed around each light emitting portion 6. .. In this form, six thick film portions 15 are formed around each light emitting portion 6.
  • the plurality of thick film portions 15 are arranged at intervals around each light emitting portion 6 so as to surround each light emitting portion 6 from a plurality of directions (6 directions in this form). Focusing on one light emitting unit 6, it is preferable that the plurality of thick film portions 15 are arranged line-symmetrically and / or point-symmetrically with respect to the one light emitting unit 6 in a plan view.
  • the plurality of thick film portions 15 are arranged around each light emitting portion 6 in a manner symmetrical with respect to the center of one light emitting portion 6 in a plan view. Further, the plurality of thick film portions 15 are arranged around each light emitting portion 6 in a manner symmetrical with respect to the light emitting portion line LL (see the alternate long and short dash line in FIG. 2) passing through the center of the light emitting portion 6 in a plan view.
  • the light emitting unit line LL is a line connecting the central portions of the two light emitting units 6 that are closest to each other in a plan view.
  • the plurality of thick film portions 15 are arranged at equal intervals around each light emitting portion 6.
  • the plurality of thick film portions 15 expose the light emitting portion line LL in a plan view.
  • Each thick film portion 15 is formed in a triangular region formed by the light emitting portion line LL.
  • Each thick film portion 15 is arranged in a region sandwiched between the three closest trenches 7.
  • Each thick film portion 15 has a flat upper surface.
  • Each thick film portion 15 may be formed in a polygonal shape in a plan view.
  • Each thick film portion 15 may be formed in a triangular shape in which three vertices are cut out by three closest trenches 7.
  • Each thick film portion 15 may include a side that bulges in a convex curved shape in a plan view.
  • Each thick film portion 15 may include a concavely curved side in a plan view.
  • each thick film portion 15 the side that does not face the trench 7 may bulge in a convex curved shape in a plan view.
  • the sides of the thick film portion 15 on one side facing the thick film portion 15 on the other side are convexly curved toward the thick film portion 15 on the other side. It may be swollen.
  • the side of the thick film portion 15 on the other side facing the thick film portion 15 on one side may bulge in a convex curved shape toward the thick film portion 15 on the one side.
  • the side that does not face the trench 7 may be formed in a straight line.
  • the side facing the trench 7 may be recessed in a concave curved shape in a plan view.
  • the side facing the trench 7 may be recessed in a concave curved shape along the inner wall of the trench 7.
  • the side facing the trench 7 may be formed in a straight line.
  • each light emitting portion 6 is surrounded by a pattern in which a plurality of (six in this form) thick film portions 15 and a plurality of (six in this form) thin film portions 16 are alternately arranged.
  • the plurality of thin film portions 16 are located on the light emitting portion line LL in this form.
  • Each thin film portion 16 is formed in a band shape extending along the light emitting portion line LL.
  • Each thin film portion 16 may have a portion confined following the sides of the two thick film portions 15 that are closest to each other in a plan view. When the side of the plurality of thick film portions 15 that does not face the trench 7 is formed in a straight line, each thin film portion 16 may extend with a uniform width in a plan view.
  • Each thin film portion 16 has a flat upper surface.
  • Each thin film portion 16 has an area SS equal to or less than the area SL of each thick film portion 15 in a plan view (SS ⁇ SL). More specifically, the area SS is less than the area SL (SS ⁇ SL).
  • the arrangement of the plurality of thick film portions 15 and the plurality of thin film portions 16 may be interchanged. That is, the plurality of thick film portions 15 may be located on the light emitting portion line LL.
  • the plurality of inner electrode layers 14 are electrically connected to the corresponding light emitting portions 6 in the corresponding trench 7. Further, the plurality of inner electrode layers 14 are electrically connected to the outer electrode layer 13 outside the corresponding trench 7.
  • each inner electrode layer 14 selectively covers the corresponding light emitting portion 6 in the corresponding trench 7 so as to expose the inner wall of the corresponding trench 7. More specifically, the insulating layer 8 is exposed from the exposed portion 17 of the trench 7.
  • Each inner electrode layer 14 has an area equal to or smaller than the area of the exposed portion 17 of the corresponding trench 7 in a plan view. More specifically, the area of each inner electrode layer 14 is preferably smaller than the area of the exposed portion 17 of the corresponding trench 7.
  • each inner electrode layer 14 is 1/2 or less of the area of the corresponding trench 7.
  • the area of each inner electrode layer 14 is preferably less than 1/2 the area of the corresponding trench 7.
  • the area of the exposed portion 17 of the trench 7 is 1 ⁇ 2 or more of the area of the trench 7.
  • the area of the exposed portion 17 of the trench 7 preferably exceeds 1/2 of the area of the trench 7.
  • Each inner electrode layer 14 may be connected to the thick film portion 15. Each inner electrode layer 14 may be connected to the thin film portion 16. Each inner electrode layer 14 may be connected to the thick film portion 15 and the thin film portion 16. In this form, each inner electrode layer 14 is connected to one adjacent thick film portion 15 and two adjacent thin film portions 16.
  • Each inner electrode layer 14 extends in a band shape in a region between the corresponding light emitting portion 6 and the outer electrode layer 13 in a plan view. More specifically, each inner electrode layer 14 has one end portion 14a connected to the outer electrode layer 13 and the other end portion 14b connected to the corresponding light emitting portion 6. The other end 14b of each inner electrode layer 14 is located above the corresponding light emitting portion 6.
  • Each inner electrode layer 14 extends in a band shape in a region between one end portion 14a and the other end portion 14b.
  • each inner electrode layer 14 is formed in a strip shape extending in a tapered shape whose width narrows from one end portion 14a to the other end portion 14b in a plan view.
  • Each inner electrode layer 14 may be formed in a strip shape extending linearly with a uniform width from one end portion 14a to the other end portion 14b in a plan view.
  • Each inner electrode layer 14 may be formed in a strip shape extending in a thickened shape in which the width expands from one end portion 14a to the other end portion 14b in a plan view.
  • the plurality of inner electrode layers 14 extend in a common direction in the region between the corresponding light emitting unit 6 and the outer electrode layer 13. In this embodiment, each inner electrode layer 14 extends from the corresponding light emitting portion 6 toward the side surface 5A.
  • the side surface 5A is a side surface of the side surfaces 5A to 5D of the chip main body 2 along the external terminal 11.
  • the first main surface electrode layer 9 includes the outer electrode layer 13 having a thickness Tout larger than the thickness Tin of the inner electrode layer 14.
  • the external force applied to the first main surface 3 side of the chip body 2 includes the force applied when connecting the lead wire to the external terminal 11, the force applied when handling the chip body 2, and the first main surface electrode layer 9. Examples of stress (for example, thermal stress) caused by expansion and contraction of the above.
  • the outer electrode layer 13 includes a thick film portion 15 and a thin film portion 16.
  • the stress for example, thermal stress
  • the stress applied to the light emitting portion 6 from the outer electrode layer 13 can be appropriately reduced.
  • the plurality of thick film portions 15 are arranged at equal intervals around one light emitting portion 6. Further, it is preferable that the plurality of thick film portions 15 are arranged line-symmetrically and / or point-symmetrically with respect to the central portion of one light emitting portion 6. Further, it is preferable that the plurality of thick film portions 15 are formed in the same planar shape.
  • the inner electrode layer 14 has a smaller thickness than the outer electrode layer 13. As a result, the stress applied to the light emitting portion 6 from the inner electrode layer 14 can be reduced. As a result, deterioration of the light emitting portion 6 due to stress can be effectively suppressed. In particular, according to the inner electrode layer 14 that exposes the inner wall of the trench 7, the stress applied to the light emitting portion 6 can be appropriately relaxed.
  • the plurality of inner electrode layers 14 extend in a common direction in the region between the corresponding light emitting portion 6 and the outer electrode layer 13. According to such a structure, the direction of stress (for example, thermal stress) applied to each light emitting portion 6 due to expansion and contraction of each inner electrode layer 14 can be limited to a certain direction. As a result, the variation in stress for each light emitting unit 6 can be suppressed, so that undesired stress concentration for each light emitting unit 6 can be suppressed.
  • stress for example, thermal stress
  • the plurality of inner electrode layers 14 extend from the corresponding light emitting portion 6 toward the side surface 5A along the external terminal 11. According to such a structure, it is possible to suppress the wraparound of the current in the current path connecting each light emitting unit 6 and the external terminal 11. Therefore, it is possible to suppress an increase in the resistance value while suppressing an undesired stress concentration on each light emitting unit 6.
  • the chip main body 2 includes a substrate 20 and a semiconductor laminated structure 21 (semiconductor layer) laminated on the substrate 20.
  • the semiconductor laminated structure 21 has a laminated structure in which a plurality of semiconductor layers are laminated.
  • the first main surface 3 of the chip body 2 is formed by the semiconductor laminated structure 21.
  • the second main surface 4 of the chip body 2 is formed by the substrate 20.
  • the side surfaces 5A to 5D of the chip body 2 are formed by the substrate 20 and the semiconductor laminated structure 21.
  • the substrate 20 is formed of a single crystal made of a compound semiconductor material. More specifically, the substrate 20 is formed of a single crystal made of a compound semiconductor material that forms a tetragonal crystal.
  • the compound semiconductor material may be a group III-V semiconductor material.
  • the substrate 20 is formed of a GaAs single crystal composed of tetragonal crystals.
  • the substrate 20 includes a first substrate main surface 22 on one side and a second substrate main surface 23 on the other side.
  • the second substrate main surface 23 of the substrate 20 forms the second main surface 4 of the chip body 2.
  • the main surface 22 of the first substrate faces the (100) surface of the GaAs single crystal.
  • the first substrate main surface 22 has an off angle inclined at an angle of more than 0 ° and 5 ° or less with respect to the (100) plane of the GaAs single crystal.
  • the off angle is typically set in the range of 2 °, more specifically 2 ° ⁇ 0.2 °.
  • the off angle may be 0 °. That is, the first substrate main surface 22 may be the (100) surface of a GaAs single crystal.
  • the substrate 20 may be formed of an n-type GaAs single crystal containing n-type impurities.
  • the concentration of n-type impurities in the substrate 20 may be 1 ⁇ 10 17 cm -3 or more and 5 ⁇ 10 18 cm -3 or less.
  • the n-type impurity of the substrate 20 may be Si (silicon).
  • the thickness TS of the substrate 20 may be 50 ⁇ m to 300 ⁇ m.
  • the thickness TS may be 50 ⁇ m to 100 ⁇ m, 100 ⁇ m to 150 ⁇ m, 150 ⁇ m to 200 ⁇ m, 200 ⁇ m to 250 ⁇ m, or 250 ⁇ m to 300 ⁇ m.
  • the semiconductor laminated structure 21 is formed by crystal-growth a compound semiconductor (more specifically, a group III-V semiconductor) from the first substrate main surface 22 of the substrate 20.
  • the semiconductor laminated structure 21 includes a plurality of compound semiconductor layers having the same crystal plane as the first substrate main surface 22 of the substrate 20.
  • the semiconductor laminated structure 21 includes an n-type semiconductor layer 24, an active layer 25, and a p-type semiconductor layer 26 laminated in this order from above the first substrate main surface 22 of the substrate 20.
  • the n-type semiconductor layer 24 and the p-type semiconductor layer 26 sandwich the active layer 25.
  • a double heterostructure is formed by the n-type semiconductor layer 24, the active layer 25, and the p-type semiconductor layer 26.
  • the n-type semiconductor layer 24 supplies electrons to the active layer 25.
  • the p-type semiconductor layer 26 supplies holes to the active layer 25.
  • the electrons from the n-type semiconductor layer 24 and the holes from the p-type semiconductor layer 26 are bonded in the active layer 25. As a result, light is generated in the active layer 25.
  • Infrared light may be generated in the active layer 25.
  • the wavelength of the light generated in the active layer 25 may be 800 nm to 1000 nm.
  • the wavelength of the light generated in the active layer 25 may be 930 nm to 950 nm.
  • the n-type semiconductor layer 24 includes an n-type buffer layer 27, an n-type light reflection layer 28, and n, which are laminated in this order from above the first substrate main surface 22 of the substrate 20. Includes mold clad layer 29.
  • the n-type buffer layer 27 includes n-type GaAs in this form.
  • the concentration of n-type impurities in the n-type buffer layer 27 may be 1 ⁇ 10 17 cm -3 to 5 ⁇ 10 18 cm -3 .
  • the n-type impurity of the n-type buffer layer 27 may be Si (silicon).
  • the thickness of the n-type buffer layer 27 may be 0.05 ⁇ m to 0.2 ⁇ m.
  • the thickness of the n-type buffer layer 27 may be 0.05 ⁇ m to 0.1 ⁇ m, 0.1 ⁇ m to 0.15 ⁇ m, or 0.15 ⁇ m to 0.2 ⁇ m.
  • the n-type light reflecting layer 28 includes an n-type DBR (Distributed Bragg Reflector) layer.
  • the n-type DBR layer has a refractive index that changes periodically in the normal direction Y, and resonantly reflects a specific wavelength component.
  • the specific wavelength component is the wavelength component of the light generated in the active layer 25.
  • the n-type light reflecting layer 28 has a laminated structure in which a plurality of Al composition layers each containing an Al (aluminum) composition and having different refractive indexes are laminated.
  • the n-type light reflecting layer 28 has an n-type high Al composition layer 30 having an Al composition ⁇ and an Al composition ⁇ ( ⁇ ⁇ ) less than the Al composition ⁇ of the n-type high Al composition layer 30.
  • the n-type low Al composition layer 31 has a laminated structure in which the n-type low Al composition layers 31 are alternately laminated at an arbitrary cycle.
  • the refractive index of the n-type low Al composition layer 31 is larger than the refractive index of the n-type high Al composition layer 30.
  • the n-type high Al composition layer 30 and the n-type low Al composition layer 31 may be alternately laminated at a cycle of 1 or more and 60 or less.
  • the lamination period of the n-type high Al composition layer 30 and the n-type low Al composition layer 31 may be 1 to 10, 10 to 20, 20 to 30, 30 to 40, 40 to 50, or 50 to 60. ..
  • the n-type high Al composition layer 30 may contain n-type Al ⁇ Ga (1- ⁇ ) As.
  • the Al composition ⁇ of the n-type high Al composition layer 30 may be 0.5 to 0.95.
  • Al composition ⁇ is 0.5 to 0.55, 0.55 to 0.6, 0.6 to 0.65, 0.65 to 0.7, 0.7 to 0.75, 0.75 to 0. It may be 0.8, 0.8 to 0.85, 0.85 to 0.9, or 0.9 to 0.95.
  • the concentration of n-type impurities in the n-type high Al composition layer 30 may be 1 ⁇ 10 17 cm -3 to 5 ⁇ 10 18 cm -3 .
  • the n-type impurity of the n-type high Al composition layer 30 may be Si (silicon).
  • the n-type low Al composition layer 31 may contain n-type Al ⁇ Ga (1- ⁇ ) As.
  • the Al composition ⁇ of the n-type low Al composition layer 31 may be 0.05 to 0.25.
  • the Al composition ⁇ may be 0.05 to 0.1, 0.1 to 0.15, 0.15 to 0.2, or 0.2 to 0.25.
  • the n-type impurity concentration of the n-type low Al composition layer 31 may be 1 ⁇ 10 17 cm -3 to 5 ⁇ 10 18 cm -3 .
  • the n-type impurity of the n-type low Al composition layer 31 may be Si (silicon).
  • the thickness of the n-type high Al composition layer 30 may be ⁇ / (4 ⁇ n1) ⁇ .
  • the thickness of the n-type low Al composition layer 31 may be ⁇ / (4 ⁇ n2) ⁇ .
  • ⁇ is the wavelength of light generated by the active layer 25.
  • n1 is the refractive index of the n-type high Al composition layer 30.
  • n2 is the refractive index of the n-type low Al composition layer 31.
  • the thickness of the n-type low Al composition layer 31 may be less than or equal to the thickness of the n-type high Al composition layer 30.
  • the thickness of the n-type low Al composition layer 31 may be less than the thickness of the n-type high Al composition layer 30.
  • the thickness of the n-type high Al composition layer 30 may be 500 ⁇ to 900 ⁇ .
  • the thickness of the n-type high Al composition layer 30 may be 500 ⁇ to 600 ⁇ , 600 ⁇ to 700 ⁇ , 700 ⁇ to 800 ⁇ , or 800 ⁇ to 900 ⁇ .
  • the thickness of the n-type low Al composition layer 31 may be 400 ⁇ to 800 ⁇ .
  • the thickness of the n-type low Al composition layer 31 may be 400 ⁇ to 500 ⁇ , 500 ⁇ to 600 ⁇ , 600 ⁇ to 700 ⁇ , or 700 ⁇ to 800 ⁇ .
  • the n-type clad layer 29 contains n-type Al ⁇ Ga (1- ⁇ ) As.
  • the Al composition ⁇ of the n-type clad layer 29 may exceed the Al composition ⁇ of the n-type low Al composition layer 31 and be less than the Al composition ⁇ of the n-type high Al composition layer 30 ( ⁇ ⁇ ⁇ ). ..
  • the Al composition ⁇ of the n-type clad layer 29 may be 0.2 to 0.7.
  • Al composition ⁇ is 0.2 to 0.25, 0.25 to 0.3, 0.3 to 0.35, 0.35 to 0.4, 0.4 to 0.45, 0.45 to 0. It may be .5, 0.5 to 0.55, 0.55 to 0.6, 0.6 to 0.65, or 0.65 to 0.7.
  • the concentration of n-type impurities in the n-type clad layer 29 may be 1 ⁇ 10 17 cm -3 to 5 ⁇ 10 18 cm -3 .
  • the n-type impurity of the n-type clad layer 29 may be Si (silicon).
  • the n-type clad layer 29 may be undoped.
  • the thickness of the n-type clad layer 29 may be 0.05 ⁇ m to 0.5 ⁇ m.
  • the thickness of the n-type clad layer 29 is 0.05 ⁇ m to 0.1 ⁇ m, 0.1 ⁇ m to 0.2 ⁇ m, 0.2 ⁇ m to 0.3 ⁇ m, 0.3 ⁇ m to 0.4 ⁇ m, or 0.4 ⁇ m to 0. It may be 5 ⁇ m.
  • the active layer 25 may have a QW (Quantum Well: quantum well structure) including a quantum well layer and a barrier layer.
  • QW Quantum Well: quantum well structure
  • MQW Multi Quantum Well
  • the quantum well layer and the barrier layer may be alternately laminated at a cycle of 1 to 50.
  • the stacking period of the quantum well layer and the barrier layer may be 1 to 10, 10 to 20, 20 to 30, 30 to 40, or 40 to 50.
  • the quantum well layer may contain GaAs.
  • the quantum well layer may be free of impurities.
  • the thickness of the quantum well layer may be 10 ⁇ to 200 ⁇ .
  • the thickness of the quantum well layer may be 10 ⁇ to 50 ⁇ , 50 ⁇ to 100 ⁇ , 100 ⁇ to 150 ⁇ , or 150 ⁇ to 200 ⁇ .
  • the barrier layer has a bandgap larger than that of the quantum well layer.
  • the barrier layer may contain Al ⁇ Ga (1- ⁇ ) As.
  • the Al composition ⁇ of the barrier layer may be 0.15 to 0.5.
  • the Al composition ⁇ is 0.15 to 0.2, 0.2 to 0.25, 0.25 to 0.3, 0.3 to 0.35, 0.35 to 0.4, 0.4 to 0. It may be .45 or 0.45 to 0.5.
  • the thickness of the barrier layer may be 10 ⁇ to 200 ⁇ .
  • the thickness of the barrier layer may be 10 ⁇ to 50 ⁇ , 50 ⁇ to 100 ⁇ , 100 ⁇ to 150 ⁇ , or 150 ⁇ to 200 ⁇ .
  • the total thickness TA of the active layer 25 may be 200 ⁇ to 1600 ⁇ .
  • the total thickness TA may be 200 ⁇ to 400 ⁇ , 400 ⁇ to 600 ⁇ , 600 ⁇ to 800 ⁇ , 800 ⁇ to 1000 ⁇ , 1000 ⁇ to 1200 ⁇ , 1200 ⁇ to 1400 ⁇ , or 1400 ⁇ to 1600 ⁇ .
  • the bottom layer and the top layer of the MQW structure may be formed by barrier layers, respectively.
  • the thickness of the two barrier layers forming the bottom layer and the top layer in the multiple quantum well structure may be larger than the thickness of one or more barrier layers forming the intermediate layer in the MQW structure.
  • the p-type semiconductor layer 26 includes a p-type clad layer 32, a p-type light reflection layer 33, and a p-type contact layer 34 laminated in this order from above the active layer 25.
  • the p-type clad layer 32 contains a p-type Al ⁇ Ga (1- ⁇ ) As.
  • the Al composition ⁇ of the p-type clad layer 32 may be 0.2 to 0.7.
  • Al composition ⁇ is 0.2 to 0.25, 0.25 to 0.3, 0.3 to 0.35, 0.35 to 0.4, 0.4 to 0.45, 0.5 to 0. It may be .55, 0.55 to 0.6, 0.6 to 0.65, or 0.65 to 0.7.
  • the p-type impurity concentration of the p-type clad layer 32 may be 1 ⁇ 10 17 cm -3 to 5 ⁇ 10 18 cm -3 .
  • the p-type impurity in the p-type clad layer 32 may be C (carbon).
  • the thickness of the p-type clad layer 32 may be 0.05 ⁇ m to 0.5 ⁇ m.
  • the thickness of the p-type clad layer 32 is 0.05 ⁇ m to 0.1 ⁇ m, 0.1 ⁇ m to 0.2 ⁇ m, 0.2 ⁇ m to 0.3 ⁇ m, 0.3 ⁇ m to 0.4 ⁇ m, or 0.4 ⁇ m to 0. It may be 5 ⁇ m.
  • the p-type light reflecting layer 33 includes a p-type DBR (Distributed Bragg Reflector) layer.
  • the p-type DBR layer has a refractive index that changes periodically in the normal direction Y, and resonantly reflects a specific wavelength component.
  • the specific wavelength component is the wavelength component of the light generated in the active layer 25.
  • the p-type light reflecting layer 33 has a laminated structure in which a plurality of Al composition layers each containing an Al (aluminum) composition and having different refractive indexes are laminated.
  • the p-type light reflecting layer 33 has a p-type high Al composition layer 35 having an Al composition ⁇ and an Al composition ⁇ ( ⁇ ⁇ ) having an Al composition less than the Al composition ⁇ of the p-type high Al composition layer 35. It has a laminated structure in which p-type low Al composition layers 36 are alternately laminated at an arbitrary cycle. The refractive index of the p-type low Al composition layer 36 is larger than that of the p-type high Al composition layer 35.
  • the p-type high Al composition layer 35 and the p-type low Al composition layer 36 may be alternately laminated at a cycle of 1 or more and 60 or less.
  • the stacking period of the p-type high Al composition layer 35 and the p-type low Al composition layer 36 may be 1 to 10, 10 to 20, 20 to 30, 30 to 40, 40 to 50, or 50 to 60. ..
  • the p-type high Al composition layer 35 may contain p-type Al ⁇ Ga (1- ⁇ ) As.
  • the Al composition ⁇ of the p-type high Al composition layer 35 may exceed the Al composition ⁇ of the p-type clad layer 32 ( ⁇ > ⁇ ).
  • the Al composition ⁇ may be 0.5 to 0.95.
  • Al composition ⁇ is 0.5 to 0.55, 0.55 to 0.6, 0.6 to 0.65, 0.65 to 0.7, 0.7 to 0.75, 0.75 to 0. It may be 0.8, 0.8 to 0.85, 0.85 to 0.9, or 0.9 to 0.95.
  • the concentration of p-type impurities in the p-type high Al composition layer 35 may be 1 ⁇ 10 18 cm -3 to 1 ⁇ 10 19 cm -3 .
  • the p-type impurity in the p-type high Al composition layer 35 may be C (carbon).
  • the p-type low Al composition layer 36 may contain p-type Al ⁇ Ga (1- ⁇ ) As.
  • the Al composition ⁇ of the p-type low Al composition layer 36 may be less than the Al composition ⁇ ( ⁇ ⁇ ⁇ ) of the p-type clad layer 32.
  • the Al composition ⁇ may be 0.05 to 0.25.
  • the Al composition ⁇ may be 0.05 to 0.1, 0.1 to 0.15, 0.15 to 0.2, or 0.2 to 0.25.
  • the p-type impurity concentration of the p-type low Al composition layer 36 may be 1 ⁇ 10 18 cm -3 to 1 ⁇ 10 19 cm -3 .
  • the p-type impurity of the p-type low Al composition layer 36 may be C (carbon).
  • the thickness of the p-type high Al composition layer 35 may be ⁇ / (4 ⁇ n3) ⁇ .
  • the thickness of the p-type low Al composition layer 36 may be ⁇ / (4 ⁇ n4) ⁇ .
  • ⁇ is the wavelength of light generated by the active layer 25.
  • n3 is the refractive index of the p-type high Al composition layer 35.
  • n4 is the refractive index of the p-type low Al composition layer 36.
  • the thickness of the p-type low Al composition layer 36 may be less than or equal to the thickness of the p-type high Al composition layer 35.
  • the thickness of the p-type low Al composition layer 36 may be less than the thickness of the p-type high Al composition layer 35.
  • the thickness of the p-type high Al composition layer 35 may be 500 ⁇ to 900 ⁇ .
  • the thickness of the p-type high Al composition layer 35 may be 500 ⁇ to 600 ⁇ , 600 ⁇ to 700 ⁇ , 700 ⁇ to 800 ⁇ , or 800 ⁇ to 900 ⁇ .
  • the thickness of the p-type low Al composition layer 36 may be 400 ⁇ to 800 ⁇ .
  • the thickness of the p-type low Al composition layer 36 may be 400 ⁇ to 500 ⁇ , 500 ⁇ to 600 ⁇ , 600 ⁇ to 700 ⁇ , or 700 ⁇ to 800 ⁇ .
  • the p-type contact layer 34 forms the first main surface 3 of the chip body 2.
  • the p-type contact layer 34 contains p-type GaAs in this form.
  • the p-type impurity concentration of the p-type contact layer 34 is preferably higher than the p-type impurity concentration of the p-type light reflecting layer 33.
  • the p-type impurity concentration of the p-type contact layer 34 may be 1 ⁇ 10 19 cm -3 to 1 ⁇ 10 20 cm -3 .
  • the p-type impurity in the p-type contact layer 34 may be C (carbon).
  • the thickness of the p-type contact layer 34 may be 0.02 ⁇ m to 0.2 ⁇ m.
  • the thickness of the p-type contact layer 34 may be 0.02 ⁇ m to 0.05 ⁇ m, 0.05 ⁇ m to 0.1 ⁇ m, 0.1 ⁇ m to 0.15 ⁇ m, or 0.15 ⁇ m to 0.2 ⁇ m.
  • the plurality of light emitting portions 6 described above are formed on the first main surface 3 of the chip body 2 (see also FIGS. 1 and 2). More specifically, the plurality of light emitting units 6 are formed in the semiconductor laminated structure 21.
  • Each light emitting unit 6 includes a first light emitting unit 61 and a second light emitting unit 62.
  • the first light emitting unit 61 emits single-mode light
  • the second light emitting unit 62 emits multi-mode light.
  • the first light emitting unit 61 has a plateau-shaped mesa structure 41.
  • the plurality of mesa structures 41 are each formed by trenches 7 formed on the main surface of the semiconductor laminated structure 21 (first main surface 3 of the chip body 2).
  • the trench 7 penetrates the p-type contact layer 34, the p-type light reflecting layer 33, and the active layer 25, and exposes the n-type semiconductor layer 24.
  • the trench 7 penetrates the n-type clad layer 29 in the n-type semiconductor layer 24 to expose the n-type light reflection layer 28.
  • the trench 7 is formed in an annular shape surrounding the light emitting portion 6 in a plan view.
  • the trench 7 is formed in a tapered shape (tapered shape) in which the opening area on the first main surface 3 side is larger than the opening area on the bottom wall side in cross-sectional view.
  • the trench 7 has an inner peripheral wall 42, an outer peripheral wall 43, and a bottom wall 44 connecting the inner peripheral wall 42 and the outer peripheral wall 43.
  • a part of the n-type semiconductor layer 24 and the p-type semiconductor layer 26 are exposed from the inner peripheral wall 42 and the outer peripheral wall 43 of the trench 7.
  • a part of the n-type semiconductor layer 24 is a part of the n-type light reflecting layer 28 and an n-type clad layer 29.
  • the n-type light reflecting layer 28 is exposed from the bottom wall 44 of the trench 7.
  • the inner peripheral wall 42 of the trench 7 forms a mesa structure 41 (light emitting portion 6). That is, the inner peripheral wall 42 of the trench 7 is formed in a circular shape in a plan view in this form (see also FIGS. 1 and 2).
  • the planar shape of the inner peripheral wall 42 of the trench 7 is arbitrary, and is adjusted according to the planar shape of the mesa structure 41 (light emitting portion 6).
  • the inner peripheral wall 42 of the trench 7 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape in a plan view, or an elliptical shape instead of the circular shape.
  • the outer peripheral wall 43 of the trench 7 surrounds the inner peripheral wall 42 at a distance from the inner peripheral wall 42. That is, the outer peripheral wall 43 of the trench 7 surrounds the mesa structure 41 (light emitting portion 6). In this form, the outer peripheral wall 43 of the trench 7 is formed in a circular shape in a plan view (see also FIGS. 1 and 2).
  • the planar shape of the outer peripheral wall 43 of the trench 7 is arbitrary.
  • the outer peripheral wall 43 of the trench 7 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape in a plan view, or an elliptical shape instead of the circular shape.
  • the bottom wall 44 of the trench 7 may be formed parallel to the first main surface 3 of the chip body 2.
  • the bottom wall 44 of the trench 7 is formed in an annular shape (in this form, an annular shape) surrounding the light emitting portion 6 (mesa structure 41) in a plan view.
  • the planar shape of the bottom wall 44 of the trench 7 is formed into a polygonal ring such as a triangular ring, a square ring, or a hexagonal ring, or an elliptical ring depending on the plan shape of the inner peripheral wall 42 and the plan shape of the outer peripheral wall 43. May be good.
  • Each mesa structure 41 includes a top 45, a base 46, and a side wall 47 connecting the top 45 and the base 46.
  • each mesa structure 41 extends in a direction parallel to the first main surface 3 of the chip body 2.
  • the top 45 of each mesa structure 41 forms a part of the first main surface 3 of the chip body 2 in this form.
  • the top 45 of each mesa structure 41 is formed by a p-type semiconductor layer 26. More specifically, the top 45 of each mesa structure 41 is formed by a p-type contact layer 34.
  • each mesa structure 41 is formed by the inner peripheral wall 42 of the trench 7.
  • the top 45 of each mesa structure 41 is formed in a circular shape in a plan view (see also FIGS. 1 and 2).
  • the planar shape of the top 45 of each mesa structure 41 is arbitrary.
  • the top 45 of each mesa structure 41 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape, or an elliptical shape in a plan view, depending on the plane shape of the inner peripheral wall 42 of the trench 7.
  • the width WM of the top 45 of each mesa structure 41 may be 10 ⁇ m to 40 ⁇ m.
  • the width WM may be 10 ⁇ m to 15 ⁇ m, 15 ⁇ m to 20 ⁇ m, 20 ⁇ m to 25 ⁇ m, 25 ⁇ m to 30 ⁇ m, 30 ⁇ m to 35 ⁇ m, or 35 ⁇ m to 40 ⁇ m.
  • the base 46 of each mesa structure 41 is formed by an n-type semiconductor layer 24.
  • the base 46 of each mesa structure 41 is formed by an n-type light reflecting layer 28.
  • the base 46 of each mesa structure 41 is formed by the inner peripheral wall 42 of the trench 7.
  • the base 46 of each mesa structure 41 is also a connection between the side wall 47 and the bottom wall 44 of the trench 7.
  • the base 46 of each mesa structure 41 is formed in a circular shape in a plan view (see also FIGS. 1 and 2).
  • the planar shape of the base 46 of each mesa structure 41 is arbitrary.
  • the base 46 of each mesa structure 41 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape, or an elliptical shape in a plan view, depending on the plane shape of the top portion 45.
  • the plane area of the base 46 exceeds the plane area of the top 45.
  • each mesa structure 41 is formed by the inner peripheral wall 42 of the trench 7.
  • the side wall 47 of each mesa structure 41 is inclined downward from the top 45 toward the base 46.
  • each mesa structure 41 is formed in a frustum shape.
  • Each mesa structure 41 is formed in a truncated cone shape in this form.
  • Each mesa structure 41 is formed in a polygonal pyramid shape such as a triangular pyramid shape, a quadrangular pyramid shape, or a hexagonal pyramid shape, or an elliptical pyramid shape, depending on the planar shape of the top 45 and the base 46. May be good.
  • the absolute value of the angle ⁇ M formed by the side wall 47 with the top 45 in each mesa structure 41 may be 90 ° to 170 °. More specifically, the angle ⁇ M is an angle formed by a line connecting the peripheral point of the top 45 and the peripheral point of the base 46 in the mesa structure 41 with the top 45 in the cross-sectional view.
  • the absolute value of the angle ⁇ M is 90 ° to 100 °, 100 ° to 110 °, 110 ° to 120 °, 120 ° to 130 °, 130 ° to 140 °, 140 ° to 150 °, 150 ° to 160 °, or , 160 ° to 170 °.
  • the thickness TM of each mesa structure 41 may be 1 ⁇ m to 10 ⁇ m.
  • the thickness TM may be 1 ⁇ m to 2 ⁇ m, 2 ⁇ m to 4 ⁇ m, 4 ⁇ m to 6 ⁇ m, 6 ⁇ m to 8 ⁇ m, or 8 ⁇ m to 10 ⁇ m.
  • the thickness TM is the distance along the normal direction Y between the top 45 and the base 46.
  • the p-type semiconductor layer 26 includes a current constriction layer 51 interposed in an arbitrary region between the top 45 of the mesa structure 41 and the active layer 25.
  • the current constriction layer 51 constricts the current supplied to the active layer 25.
  • the current constriction layer 51 is interposed in the region between the active layer 25 and the p-type light reflection layer 33.
  • the current constriction layer 51 is interposed in the region between the p-type clad layer 32 and the p-type light reflection layer 33.
  • the current constriction layer 51 is exposed from the side wall 47 of the mesa structure 41.
  • the current constriction layer 51 may be interposed inside the p-type clad layer 32.
  • the current constriction layer 51 may be interposed in the region between the two p-type clad layers 32. That is, another p-type clad layer 32 may be formed in the region between the current constriction layer 51 and the p-type light reflection layer 33. Since the structure of another p-type clad layer 32 is the same as that of the p-type clad layer 32 formed in the region between the active layer 25 and the current constriction layer 51, a specific description thereof will be omitted.
  • the thickness TC of the current constriction layer 51 may be 0.01 ⁇ m to 0.1 ⁇ m. Even if the thickness TC is 0.01 ⁇ m to 0.02 ⁇ m, 0.02 ⁇ m to 0.04 ⁇ m, 0.04 ⁇ m to 0.06 ⁇ m, 0.06 ⁇ m to 0.08 ⁇ m, or 0.08 ⁇ m to 0.1 ⁇ m. Good.
  • the current constriction layer 51 includes a p-type current passage layer 52 and a current constriction insulating layer 53.
  • the p-type current passing layer 52 is formed in the inner region of the mesa structure 41. More specifically, the p-type current passing layer 52 is formed in the central portion of the mesa structure 41 in a plan view. In this form, the p-type current passing layer 52 contains a p-type Al ⁇ Ga (1- ⁇ ) As.
  • the Al composition ⁇ of the p-type current passing layer 52 is higher than the Al composition ⁇ of the p-type clad layer 32 ( ⁇ > ⁇ ).
  • the Al composition ⁇ of the p-type current passing layer 52 is higher than the Al composition ⁇ of the p-type high Al composition layer 35 of the p-type light reflecting layer 33 ( ⁇ > ⁇ ).
  • the Al composition ⁇ of the p-type current passing layer 52 may be 0.9 to 1.0.
  • the Al composition ⁇ may be 0.9 to 0.95 or 0.95 to 1.0.
  • the Al composition ⁇ may be less than 1.0.
  • the concentration of p-type impurities in the p-type current passing layer 52 may be 1 ⁇ 10 18 cm -3 to 1 ⁇ 10 20 cm -3 .
  • the p-type impurity of the p-type current passing layer 52 may be C (carbon).
  • the maximum width TP of the p-type current passing layer 52 in a plan view may be 1 ⁇ m to 15 ⁇ m.
  • the maximum width TP may be 1 ⁇ m to 3 ⁇ m, 3 ⁇ m to 5 ⁇ m, 5 ⁇ m to 7 ⁇ m, 7 ⁇ m to 9 ⁇ m, 9 ⁇ m to 11 ⁇ m, 11 ⁇ m to 13 ⁇ m, or 13 ⁇ m to 15 ⁇ m.
  • the current constriction insulating layer 53 is formed on the side wall 47 side of the mesa structure 41 with respect to the p-type current passing layer 52.
  • the current constriction insulating layer 53 is formed in an annular shape (in this form, an annular shape) surrounding the p-type current passing layer 52 in a plan view.
  • the current constriction insulating layer 53 is formed of an Al oxide layer containing Al (aluminum). More specifically, the current constriction insulating layer 53 is formed by oxidizing a part of the p-type current passing layer 52 from the side wall 47 side of the mesa structure 41. That is, the current constriction insulating layer 53 contains Ga (gallium) and As (arsenic) in the Al oxide.
  • each mesa structure 41 bypasses the current constriction insulating layer 53 and flows into the p-type current passing layer 52. As a result, the density of the current supplied to the active layer 25 via the p-type current passing layer 52 is increased.
  • the region of the active layer 25 facing the p-type current passing layer 52 in the normal direction Y is the light emitting region 54.
  • Each mesa structure 41 narrows the current supplied from the external terminal 11 to the semiconductor laminated structure 21. Therefore, a current having a relatively high current density flows through the n-type semiconductor layer 24, the active layer 25, and the p-type semiconductor layer 26 inside the mesa structure 41. As a result, the luminous efficiency of the light generated in the active layer 25 is enhanced.
  • the current density of the mesa structure 41 is inversely proportional to the size of the mesa structure 41. That is, the smaller the size of the mesa structure 41, the higher the current constriction effect, so that the current density of the mesa structure 41 increases. On the other hand, as the size of the mesa structure 41 increases, the current constriction effect decreases, so that the current density of the mesa structure 41 decreases.
  • each active layer 25 The light generated in each active layer 25 is amplified by resonance while reciprocating between the n-type light reflecting layer 28 and the p-type light reflecting layer 33 along the normal direction Y in the mesa structure 41. Then, the amplified light is taken out as laser light from the top 45 of each mesa structure 41.
  • a layer corresponding to the current constriction layer 51 is also formed in the semiconductor laminated structure 21 outside the mesa structure 41 exposed from the outer peripheral wall 43 of the trench 7.
  • the layer corresponding to the current constriction layer 51 outside the mesa structure 41 has substantially the same structure as the current constriction layer 51 inside the mesa structure 41, except that the function of current constriction is not generated.
  • the description of the current constriction layer 51 applies mutatis mutandis except that the function of current constriction is not generated.
  • the layer corresponding to the current constriction layer 51 outside the mesa structure 41 is designated by the same reference numeral as the current constriction layer 51, and the description thereof will be omitted.
  • a side wall insulating layer 80 is formed on the surface layer portion of the side wall 47 of each mesa structure 41.
  • the side wall insulating layer 80 extends along the side wall 47 in the region between the top 45 and the base 46 of the mesa structure 41.
  • the side wall insulating layer 80 is exposed from the side wall 47 of the mesa structure 41. That is, the side wall 47 of each mesa structure 41 includes a portion formed by the side wall insulating layer 80.
  • the side wall insulating layer 80 faces the current narrowing insulating layer 53 in a plan view.
  • the side wall insulating layer 80 exposes the p-type current passing layer 52 in a plan view. More specifically, the side wall insulating layer 80 is between one end and the other end of the current constriction insulating layer 53 with respect to the tangential direction X (hereinafter, simply referred to as “tangential direction X”) of the top 45 of the mesa structure 41. Facing the area of.
  • the tangential direction X is also a direction parallel to the top 45 of the mesa structure 41.
  • the side wall insulating layer 80 includes a first portion 81 and a second portion 82 having different lengths along the tangential direction X in a cross-sectional view.
  • the first portion 81 of the side wall insulating layer 80 extends from the side wall 47 of the mesa structure 41 toward the inward region along the tangential direction X.
  • the first portion 81 has an outer end portion exposed from the side wall 47 of the mesa structure 41 and an inner end portion located in the mesa structure 41.
  • the second portion 82 of the side wall insulating layer 80 extends from the side wall 47 of the mesa structure 41 toward the inward region along the tangential direction X.
  • the second portion 82 has an outer end portion exposed from the side wall 47 of the mesa structure 41 and an inner end portion located in the mesa structure 41.
  • the inner end portion of the second portion 82 is located on the side wall 47 side of the mesa structure 41 with respect to the inner end portion of the first portion 81.
  • the first portion 81 has a first length LP1 with respect to the tangential direction X.
  • the second portion 82 has a second length LP2 with respect to the tangential direction X.
  • the second length LP2 of the second portion 82 is less than the first length LP1 of the first portion 81 (LP2 ⁇ LP1).
  • the first length LP1 of the first portion 81 may be 0.5 ⁇ m to 5.0 ⁇ m.
  • the first length LP1 is 0.5 ⁇ m to 1.0 ⁇ m, 1.0 ⁇ m to 2.0 ⁇ m, 2.0 ⁇ m to 3.0 ⁇ m, 3.0 ⁇ m to 4.0 ⁇ m, or 4.0 ⁇ m to 5.0 ⁇ m. You may.
  • the second length LP2 of the second portion 82 may exceed 0 ⁇ m and be 1.0 ⁇ m or less.
  • the second length LP2 is more than 0 ⁇ m and 0.02 ⁇ m or less, 0.02 ⁇ m to 0.04 ⁇ m, 0.04 ⁇ m to 0.06 ⁇ m, 0.06 ⁇ m to 0.08 ⁇ m, or 0.08 ⁇ m to 1 ⁇ m. May be good.
  • the second length LP2 may be 0 ⁇ m. That is, the side wall insulating layer 80 that does not have a part or all of the plurality of second portions 82 may be formed.
  • the first portion 81 and the second portion 82 are formed alternately in the normal direction Y.
  • the side wall insulating layer 80 is formed in a comb-teeth shape in a cross-sectional view.
  • the side wall insulating layer 80 includes a region formed on the n-type semiconductor layer 24 and a region formed on the p-type semiconductor layer 26.
  • the n-type high Al composition layer 30 of the n-type light reflection layer 28 includes a first exposed portion 83 exposed from the side wall 47 of the mesa structure 41.
  • the n-type low Al composition layer 31 of the n-type light reflecting layer 28 includes a second exposed portion 84 exposed from the side wall 47 of the mesa structure 41.
  • the n-type clad layer 29 includes a third exposed portion 85 exposed from the side wall 47 of the mesa structure 41.
  • the first exposed portion 83 of the n-type high Al composition layer 30 includes a first Al oxide layer 86 containing an Al (aluminum) oxide.
  • the first Al oxide layer 86 is formed by oxidation of the first exposed portion 83 of the n-type high Al composition layer 30.
  • the first Al oxide layer 86 extends along the tangential direction X.
  • the first Al oxide layer 86 is formed in an annular shape (in this form, an annular shape) surrounding the inner region of the n-type high Al composition layer 30.
  • the second exposed portion 84 of the n-type low Al composition layer 31 includes a second Al oxide layer 87 containing an Al oxide.
  • the second Al oxide layer 87 is formed by oxidation of the second exposed portion 84 of the n-type low Al composition layer 31.
  • the second Al oxide layer 87 extends along the tangential direction X.
  • the second Al oxide layer 87 is formed in an annular shape (annular in this form) surrounding the inner region of the n-type low Al composition layer 31.
  • the third exposed portion 85 of the n-type clad layer 29 includes a third Al oxide layer 88 containing an Al oxide.
  • the third Al oxide layer 88 is formed by oxidation of the third exposed portion 85 of the n-type clad layer 29.
  • the third Al oxide layer 88 extends along the tangential direction X.
  • the third Al oxide layer 88 is formed in an annular shape (annular in this form) surrounding the inner region of the n-type clad layer 29.
  • the length of the first Al oxide layer 86 is larger than the length of the second Al oxide layer 87 and the length of the third Al oxide layer 88. This is because the Al composition ⁇ of the n-type high Al composition layer 30 is larger than the Al composition ⁇ of the n-type low Al composition layer 31 and the Al composition ⁇ of the n-type clad layer 29 ( ⁇ ⁇ ⁇ ). ..
  • the length of the third Al oxide layer 88 is larger than the length of the second Al oxide layer 87. This is because the Al composition ⁇ of the n-type clad layer 29 is larger than the Al composition ⁇ of the n-type low Al composition layer 31 ( ⁇ ⁇ ).
  • the first Al oxide layer 86 and the second Al oxide layer 87 are formed alternately along the normal direction Y.
  • the first Al oxide layer 86 forms the first portion 81 of the side wall insulating layer 80.
  • the second Al oxide layer 87 forms the second portion 82 of the side wall insulating layer 80.
  • the third Al oxide layer 88 forms the second portion 82 of the side wall insulating layer 80.
  • a region located in the n-type semiconductor layer 24 in the side wall insulating layer 80 is formed by the first Al oxide layer 86, the second Al oxide layer 87, and the third Al oxide layer 88.
  • the p-type high Al composition layer 35 of the p-type light reflection layer 33 includes a first exposed portion 93 exposed from the side wall 47 of the mesa structure 41.
  • the p-type low Al composition layer 36 of the p-type light reflecting layer 33 includes a second exposed portion 94 exposed from the side wall 47 of the mesa structure 41.
  • the p-type clad layer 32 includes a third exposed portion 95 exposed from the side wall 47 of the mesa structure 41.
  • the first exposed portion 93 of the p-type high Al composition layer 35 includes a first Al oxide layer 96 containing an Al oxide.
  • the first Al oxide layer 96 is formed by oxidation of the first exposed portion 93 of the p-type high Al composition layer 35.
  • the first Al oxide layer 96 extends along the tangential direction X.
  • the first Al oxide layer 96 is formed in an annular shape (annular in this form) surrounding the inner region of the p-type high Al composition layer 35.
  • the second exposed portion 94 of the p-type low Al composition layer 36 includes a second Al oxide layer 97 containing an Al oxide.
  • the second Al oxide layer 97 is formed by oxidation of the second exposed portion 94 of the p-type low Al composition layer 36.
  • the second Al oxide layer 97 extends along the tangential direction X.
  • the second Al oxide layer 97 is formed in an annular shape (annular in this form) surrounding the inner region of the p-type low Al composition layer 36.
  • the third exposed portion 95 of the p-type clad layer 32 includes a third Al oxide layer 98 containing an Al oxide.
  • the third Al oxide layer 98 is formed by oxidation of the third exposed portion 95 of the p-type clad layer 32.
  • the third Al oxide layer 98 extends along the tangential direction X.
  • the third Al oxide layer 98 is formed in an annular shape (annular in this form) surrounding the inner region of the p-type clad layer 32.
  • the length of the first Al oxide layer 96 is larger than the length of the second Al oxide layer 97 and the length of the third Al oxide layer 98. This is because the Al composition ⁇ of the p-type high Al composition layer 35 is larger than the Al composition ⁇ of the p-type low Al composition layer 36 and the Al composition ⁇ of the p-type clad layer 32 ( ⁇ ⁇ ⁇ ). Is.
  • the length of the third Al oxide layer 98 is larger than the length of the second Al oxide layer 97. This is because the Al composition ⁇ of the p-type clad layer 32 is larger than the Al composition ⁇ of the p-type low Al composition layer 36 ( ⁇ ⁇ ).
  • the first Al oxide layer 96 and the second Al oxide layer 97 are alternately formed along the normal direction Y.
  • the first Al oxide layer 96 forms the first portion 81 of the side wall insulating layer 80.
  • the second Al oxide layer 97 forms the second portion 82 of the side wall insulating layer 80.
  • the third Al oxide layer 98 forms the second portion 82 of the side wall insulating layer 80.
  • a region located in the p-type semiconductor layer 26 in the side wall insulating layer 80 is formed by the first Al oxide layer 96, the second Al oxide layer 97, and the third Al oxide layer 98.
  • the side wall insulating layer 80 (first Al oxide layer 86, second Al oxide layer 87, first Al oxide layer 96, and second Al oxide layer 97) also forms a semiconductor laminated structure 21 exposed from the outer peripheral wall 43 of the trench 7. It is formed.
  • the side wall insulating layer 80 formed on the outer peripheral wall 43 of the trench 7 has a structure substantially similar to that of the side wall insulating layer 80 formed on the side wall 47 (inner peripheral wall 42 of the trench 7) of the mesa structure 41.
  • the description of the side wall insulating layer 80 formed on the side wall 47 (inner peripheral wall 42 of the trench 7) of the mesa structure 41 will be applied mutatis mutandis. Omit.
  • the above-mentioned insulating layer 8 is formed on the first main surface 3 of the chip main body 2.
  • the insulating layer 8 includes an insulating material that is transparent to the emission wavelength ⁇ of the active layer 25 or an insulating material that has translucency.
  • the insulating layer 8 has a single-layer structure including silicon nitride (SiN).
  • the insulating layer 8 may contain silicon oxide (SiO 2 ) in place of or in addition to silicon nitride (SiN).
  • the insulating layer 8 may have a laminated structure including a silicon nitride film and a silicon oxide film formed in this order from above the first main surface 3 of the chip body 2.
  • the insulating layer 8 may have a laminated structure including a silicon oxide film and a silicon nitride film formed in this order from above the first main surface 3 of the chip body 2.
  • the insulating layer 8 enters the trench 7 from above the first main surface 3 of the chip body 2 and covers the mesa structure 41. More specifically, the insulating layer 8 includes a main surface covering portion 101, an inner wall covering portion 102, and a top covering portion 103.
  • the main surface covering portion 101 of the insulating layer 8 covers the first main surface 3 of the chip main body 2.
  • the inner wall covering portion 102 of the insulating layer 8 covers the inner wall (inner peripheral wall 42, outer peripheral wall 43, and bottom wall 44) of the trench 7.
  • the top covering 103 of the insulating layer 8 covers the top 45 of the mesa structure 41.
  • the inner wall covering portion 102 is formed in a film shape along the outer peripheral wall 43, the bottom wall 44, and the inner peripheral wall 42 of the trench 7 so as to form a concave space in the trench 7. That is, the inner wall covering portion 102 covers the side wall 47 of the mesa structure 41. The portion of the inner wall covering portion 102 that covers the side wall 47 of the mesa structure 41 is in contact with the side wall insulating layer 80.
  • the top covering portion 103 is formed with a contact hole 104 that selectively exposes the top 45 of the mesa structure 41. More specifically, the contact hole 104 exposes the p-type contact layer 34.
  • the contact hole 104 is formed in an annular shape (annular in this form) in a plan view.
  • a recess portion 105 recessed toward the top 45 side of the mesa structure 41 is formed.
  • the recess portion 105 is formed in an annular shape (annular in this form) in a plan view.
  • the first protruding portion 106 is formed in the region surrounded by the recess portion 105 in the top covering portion 103. Further, in the top covering portion 103, a second protruding portion 107 is formed in a region between the recess portion 105 and the contact hole 104.
  • the first protruding portion 106 is formed in an island shape or a dot shape by the recess portion 105. In this form, the first protruding portion 106 is formed in a circular shape in a plan view.
  • the second protrusion 107 is formed in an annular shape (in this form, an annular shape).
  • the recess portion 105 is the first side wall 108 forming the first protruding portion 106, the second side wall 109 forming the second protruding portion 107, and the bottom wall 110 connecting the first side wall 108 and the second side wall 109. have.
  • the first side wall 108 of the recess portion 105 has an inclined surface that is inclined downward from the main surface of the top covering portion 103 toward the bottom wall 110.
  • the second side wall 109 of the recess portion 105 has an inclined surface that is inclined downward from the main surface of the top covering portion 103 toward the bottom wall 110.
  • the recess portion 105 is formed in a tapered shape in which the width on the bottom wall 110 side is smaller than the width on the opening side in cross-sectional view.
  • the first protruding portion 106 faces the light emitting region 54 of the active layer 25 in the normal direction Y.
  • the first protruding portion 106 faces the p-type current passing layer 52 in the normal direction Y.
  • the thickness of the portion of the top covering portion 103 forming the first protruding portion 106 is set to (n + 1) ⁇ / 2.
  • the thickness of the portion of the top covering portion 103 forming the second protruding portion 107 is set to (n + 1) ⁇ / 2.
  • the thickness of the portion of the top covering portion 103 that forms the bottom wall 110 of the recess portion 105 is set to (2n + 1) ⁇ / 4.
  • n is an integer.
  • ⁇ is the wavelength of light generated by the active layer 25.
  • the laser light emitted from the top 45 of the mesa structure 41 is refracted by the first side wall 108 and the second side wall 109 according to Snell's law, and is focused on the first protrusion 106 side.
  • the directivity of the laser beam is enhanced as compared with the case where the first side wall 108 and the second side wall 109 are vertical planes extending in the normal direction Y.
  • the outer electrode layer 13 of the first main surface electrode layer 9 extends in a film shape along the main surface covering portion 101 of the insulating layer 8.
  • Each thick film portion 15 of the outer electrode layer 13 includes a tapered portion whose width narrows in a direction away from the first main surface 3 of the chip body 2 in a cross-sectional view.
  • Each inner electrode layer 14 of the first main surface electrode layer 9 extends from the outer electrode layer 13 in a film shape along the inner wall covering portion 102 of the insulating layer 8 so that a concave space is formed in the corresponding trench 7. ing.
  • Each inner electrode layer 14 covers the top 45 from the base 46 of the corresponding mesa structure 41 via the side wall 47.
  • each inner electrode layer 14 covers the top 45 of each mesa structure 41.
  • the other end 14b of each inner electrode layer 14 enters the contact hole 104 from above the top covering portion 103 of the insulating layer 8.
  • the first main surface electrode layer 9 is electrically connected to the p-type contact layer 34 in the contact hole 104.
  • An opening 111 is formed in the other end 14b of each inner electrode layer 14 to selectively expose the top covering 103 of the insulating layer 8. More specifically, the opening 111 exposes a part of the second protrusion 107, the recess portion 105, and the first protrusion 106.
  • the opening 111 is formed in a circular shape in a plan view.
  • the planar shape of the opening 111 is arbitrary.
  • the opening 111 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape, or an elliptical shape in a plan view instead of the circular shape.
  • the opening width WO of the opening 111 may be 5 ⁇ m to 20 ⁇ m.
  • the opening width WO may be 5 ⁇ m to 10 ⁇ m, 10 ⁇ m to 15 ⁇ m, or 15 ⁇ m to 20 ⁇ m.
  • the opening 111 faces the p-type current passing layer 52 in the normal direction Y.
  • the opening 111 faces the light emitting region 54 of the active layer 25 in the normal direction Y.
  • the first main surface electrode layer 9 has a laminated structure in which a plurality of electrode films are laminated. More specifically, the first main surface electrode layer 9 includes a first electrode film 112, a second electrode film 113, and a third electrode film 114 laminated in this order from the insulating layer 8 side.
  • the first electrode film 112 and the second electrode film 113 form a base electrode film with respect to the third electrode film 114.
  • the first electrode film 112 may contain titanium.
  • the second electrode film 113 may contain gold.
  • the third electrode film 114 may contain gold.
  • the thickness of the third electrode film 114 is equal to or greater than the thickness of the first electrode film 112. More specifically, the thickness of the third electrode film 114 is larger than the thickness of the first electrode film 112. The thickness of the third electrode film 114 is equal to or greater than the thickness of the second electrode film 113. More specifically, the thickness of the third electrode film 114 is larger than the thickness of the second electrode film 113.
  • the outer electrode layer 13 includes a first electrode film 112, a second electrode film 113, and a third electrode film 114. More specifically, the thick film portion 15 of the outer electrode layer 13 includes the first electrode film 112, the second electrode film 113, and the third electrode film 114. The third electrode film 114 forms a tapered portion of the thick film portion 15.
  • the thin film portion 16 of the outer electrode layer 13 includes a first electrode film 112 and a second electrode film 113.
  • the inner electrode layer 14 includes the first electrode film 112 and the second electrode film 113.
  • the above-mentioned external terminal 11 is formed on the first main surface electrode layer 9. More specifically, the external terminal 11 is formed on the thin film portion 16 of the outer electrode layer 13.
  • the external terminal 11 is an electrode film formed through a process common to that of the third electrode film 114. Therefore, the external terminal 11 has a thickness equal to that of the third electrode film 114. Further, the external terminal 11 contains the same conductive material (that is, gold) as the third electrode film 114.
  • the above-mentioned routing wiring 12 is formed on the first main surface electrode layer 9. More specifically, the routing wiring 12 is formed on the thin film portion 16 of the outer electrode layer 13.
  • the routing wiring 12 is an electrode film formed through a process common to that of the third electrode film 114. Therefore, the routing wiring 12 has a thickness equal to that of the third electrode film 114. Further, the routing wiring 12 contains the same conductive material (that is, gold) as the third electrode film 114.
  • a second main surface electrode layer 115 is formed on the second main surface 4 of the chip main body 2.
  • the second main surface electrode layer 115 covers the entire area of the second main surface 4 of the chip body 2.
  • the second main surface electrode layer 115 forms ohmic contact with the second substrate main surface 23 of the substrate 20.
  • the second main surface electrode layer 115 has a laminated structure in which a plurality of electrode films are laminated. More specifically, the second main surface electrode layer 115 includes a first electrode film 116, a second electrode film 117, and a third electrode film 118 laminated in this order from the second substrate main surface 23 side of the substrate 20. ..
  • the first electrode film 116 may contain a gold germanium alloy.
  • the second electrode film 117 may contain nickel.
  • the third electrode film 118 may contain gold.
  • the same reference numerals are given to the configurations common to the first light emitting unit 61 and the second light emitting unit 62, and the description thereof will be omitted.
  • the second light emitting unit 62 is different from the first light emitting unit 61 in that the recess portion 105 is not formed on the top covering portion 103 on the mesa structure 41. As a result, the second light emitting portion 62 does not have the first protruding portion 106 and the second protruding portion 107, and the top covering portion 103 has a flat upper surface.
  • the top covering portion 103 of the second light emitting portion 62 has a constant thickness along the top 45 of the mesa structure 41. More specifically, the thickness of the top covering portion 103 of the second light emitting portion 62 may be the same as the thickness of the first protruding portion 106 and the second protruding portion 107 of the first light emitting portion 61. That is, the thickness of the top covering portion 103 of the second light emitting portion 62 is set to (n + 1) ⁇ / 2.
  • the first main surface electrode layer 9 includes the outer electrode layer 13 having a thickness Tout larger than the thickness Tin of the inner electrode layer 14.
  • the outer electrode layer 13 includes a thick film portion 15 and a thin film portion 16.
  • the stress for example, thermal stress
  • the stress applied to the light emitting portion 6 from the outer electrode layer 13 can be appropriately reduced.
  • the inner electrode layer 14 has a relatively small thickness. As a result, the stress applied to the light emitting portion 6 from the inner electrode layer 14 can be reduced. As a result, deterioration of the light emitting portion 6 due to stress can be effectively suppressed. In particular, according to the inner electrode layer 14 that exposes the inner wall of the trench 7, the stress applied to the light emitting portion 6 can be appropriately relaxed.
  • the plurality of inner electrode layers 14 extend in a common direction in the region between the corresponding light emitting portion 6 and the outer electrode layer 13. According to such a structure, the direction of stress (for example, thermal stress) applied to each light emitting portion 6 due to expansion and contraction of each inner electrode layer 14 can be limited to a certain direction. As a result, the variation in stress for each light emitting unit 6 can be suppressed, so that undesired stress concentration for each light emitting unit 6 can be suppressed.
  • stress for example, thermal stress
  • the plurality of inner electrode layers 14 extend from the corresponding light emitting unit 6 toward the side surface 5A of the chip body 2 along the external terminal 11. According to such a structure, it is possible to suppress the wraparound of the current in the current path connecting each light emitting unit 6 and the external terminal 11. Therefore, it is possible to suppress an increase in the resistance value while suppressing an undesired stress concentration on each light emitting unit 6.
  • the thickness d1 of the first protruding portion 106 of the first light emitting unit 61 has a first optical thickness with respect to the emission wavelength ⁇ . It is set to (n + 1) ⁇ / 2 (n: integer).
  • the thickness d2 of the portion of the recess portion 105 of the first light emitting portion 61 forming the bottom wall 110 has a second optical thickness of (2n + 1) ⁇ / 4 (n: integer) with respect to the emission wavelength ⁇ . ) Is set. Comparing the physical thicknesses d1 and d2 set according to this condition, the thickness d1> the thickness d2.
  • the light output related to the multi-mode becomes large at the outer peripheral portion of the active layer 25 of the mesa structure 41. Therefore, in the bottom wall 110 of the recess portion 105 of the first light emitting unit 61, the second optical thickness with respect to the emission wavelength ⁇ is set to (2n + 1) ⁇ / 4, and the reflectance of light having the emission wavelength ⁇ is set. Is low. As a result, the reflectance of multimode light on the bottom wall 110 of the recess portion 105 of the first light emitting unit 61 can be reduced.
  • the amplification of the multimode light emitted from the active layer 25 can be suppressed, and the light output can be reduced as compared with the first protruding portion 106, so that the input current can be reduced.
  • the single mode light can be preferentially amplified and the laser light having a narrow beam angle can be oscillated.
  • the first light emitting unit 61 can output a single-peak laser beam having a narrow beam angle, as in the single mode shape of FIG.
  • the thickness d3 of the top covering portion 103 exposed from the opening 111 has a third optical thickness of (n + 1) ⁇ / with respect to the emission wavelength ⁇ . It is set to 2 (n: integer). Therefore, in the top covering portion 103 of the second light emitting portion 62, the multimode light emitted from the active layer 25 is uniformly amplified, and a laser beam having a wide beam angle can be oscillated. As a result, the second light emitting unit 62 can output a multimodal laser beam having a wider beam angle than the single mode, as in the multi-mode shape of FIG.
  • the single mode beam (light) has a substantially circular beam shape, a narrow beam angle, and the intensity is concentrated in the center thereof.
  • the multimode beam (light) has a plurality of circular or elliptical beam shapes, a wide beam angle, and intensity peaks are randomly distributed not only at the center thereof. Further, referring to FIG. 10, the single mode beam light has a lower light output than the multi mode beam light.
  • a unimodal beam having a wide beam angle such as a multi-mode beam light and a single-mode beam light.
  • the first light emitting unit 61 that outputs the single mode laser light and the second light emitting unit 62 that outputs the multi-mode laser light are mixed in the common semiconductor laminated structure 21.
  • the first light emitting unit 61 that outputs the single mode laser light and the second light emitting unit 62 that outputs the multi-mode laser light are mixed in the common semiconductor laminated structure 21.
  • the arrangement patterns of the first light emitting unit 61 and the second light emitting unit 62 capable of obtaining such a synthetic wave are as shown in FIGS. 11 to 18, for example.
  • the arrangement pattern of the first light emitting unit 61 and the second light emitting unit 62 is not limited to the patterns of FIGS. 11 to 18, and various patterns can be adopted. In FIGS. 11 to 18, only the first light emitting unit 61 is hatched. Further, in FIGS. 11 to 18, only the reference numerals necessary for explaining the arrangement pattern of the first light emitting section 61 and the second light emitting section 62 are added, and the other reference numerals are omitted.
  • a plurality of second light emitting units 62 are arranged in a substantially central portion of the chip main body 2 having a rectangular shape in a plan view.
  • the plurality of first light emitting units 61 may surround the plurality of second light emitting units 62.
  • a plurality of first light emitting units 61 are arranged in a substantially central portion of the chip main body 2 having a rectangular shape in a plan view, and the plurality of second light emitting units 62 may be a plurality of first light emitting units 61. May be surrounded.
  • a plurality of first light emitting units 61 may be arranged in a region near the external terminal 11.
  • a plurality of first light emitting units 61 may be arranged on the half side of the chip body 2 in which the external terminals 11 are arranged.
  • the plurality of second light emitting units 62 may be arranged on the half side (opposite side of the external terminal 11 with respect to the first light emitting unit 61) of the chip main body 2 in which the external terminal 11 is not arranged.
  • a plurality of second light emitting units 62 may be arranged in a region near the external terminal 11.
  • a plurality of second light emitting units 62 may be arranged on the half side of the chip body 2 in which the external terminals 11 are arranged.
  • the plurality of first light emitting units 61 may be arranged on the half side (opposite side of the external terminal 11 with respect to the second light emitting unit 62) of the chip main body 2 in which the external terminal 11 is not arranged.
  • the plurality of first light emitting units 61 and the plurality of second light emitting units 62 may be arranged discretely over the entire first main surface 3 of the chip body 2, respectively. That is, the plurality of first light emitting units 61 and the plurality of second light emitting units 62 may be irregularly scattered.
  • the plurality of first light emitting units 61 and the plurality of second light emitting units 62 may be linearly arranged on the first main surface 3 of the chip body 2, respectively. ..
  • “arranged linearly” refers to the case where the plurality of first light emitting units 61 and the plurality of second light emitting units 62 are arranged in a completely linear manner, as shown in FIGS. 16 and 18.
  • the case where the plurality of first light emitting units 61 and the plurality of second light emitting units 62 are arranged in a zigzag manner and are substantially linear is included as in 17.
  • the plurality of first light emitting units 61 and the plurality of second light emitting units 62 may be arranged in a straight line along the longitudinal direction of the chip body 2, respectively.
  • the plurality of linear first light emitting units 61 and the plurality of linear second light emitting units 62 may be alternately arranged along the lateral direction of the chip body 2.
  • the plurality of first light emitting units 61 and the plurality of second light emitting units 62 may be arranged in a straight line along the lateral direction of the chip body 2, respectively.
  • the plurality of linear first light emitting units 61 and the plurality of linear second light emitting units 62 may be alternately arranged along the longitudinal direction of the chip body 2.
  • the plurality of first light emitting units 61 and the plurality of second light emitting units 62 are arranged in a straight line along a direction inclined with respect to the side surfaces 5A to 5D of the chip body 2, respectively. You may. In this case, the plurality of linear first light emitting units 61 and the plurality of linear second light emitting units 62 may be alternately arranged along the longitudinal direction of the chip body 2.
  • the first light emitting unit 61 and the second light emitting unit 62 may be different in the plurality of first light emitting portions 61, as shown in FIG. 20.
  • the width WM1 of the base 46 of the first light emitting unit 61 (mesa structure 41) is wider than the width WM2 of the base 46 of the second light emitting unit 62 (mesa structure 41). You may. Further, with reference to FIG. 20, the width WP1 of the first protruding portion 106 of one first light emitting unit 61 may be wider than the width WP2 of the first protruding portion 106 of the other first light emitting unit 61.
  • the first light emitting unit 61 and the second light emitting unit 62 can be arranged in the patterns shown in FIGS. 11 to 18 and other various patterns.
  • the mixing ratio of the first light emitting unit 61 and the second light emitting unit 62 for example, the ratio of the light emitting area
  • the mixing ratio of the first light emitting unit 61 (A) that outputs the above is preferably, for example, 20% to 80%, and specifically preferably 25% to 75%.
  • the mixing ratio of the first light emitting unit 61 (A) is in this range, it is possible to obtain a beam having a relatively wide beam angle and being close to monomodal.
  • 26A to 26M are enlarged views of the region corresponding to FIG. 5, and are diagrams for explaining an example of the manufacturing method of the surface emitting laser device 1 shown in FIG. Although the second light emitting unit 62 is not shown in FIGS. 26A to 26M, the manufacturing process of the second light emitting unit 62 is common to that of the first light emitting unit 61, except for the step of FIG. 26H.
  • the substrate 20 is prepared in manufacturing the surface emitting laser device 1.
  • the n-type buffer layer 27 is formed on the first substrate main surface 22 of the substrate 20.
  • the n-type buffer layer 27 contains an n-type GaAs.
  • the n-type buffer layer 27 is formed by an epitaxial growth method.
  • an n-type light reflection layer 28 is formed on the n-type buffer layer 27.
  • the n-type light reflecting layer 28 is formed by alternately laminating the n-type high Al composition layer 30 and the n-type low Al composition layer 31 at an arbitrary cycle.
  • the n-type high Al composition layer 30 contains n-type Al ⁇ Ga (1- ⁇ ) As.
  • the Al composition ⁇ of the n-type high Al composition layer 30 may be 0.5 or more and 0.95 or less.
  • the n-type low Al composition layer 31 contains n-type Al ⁇ Ga (1- ⁇ ) As.
  • the Al composition ⁇ of the n-type low Al composition layer 31 may be 0.05 or more and 0.25 or less.
  • the n-type high Al composition layer 30 and the n-type low Al composition layer 31 are formed by an epitaxial growth method.
  • the n-type clad layer 29 is formed on the n-type light reflection layer 28.
  • the n-type clad layer 29 contains an n-type Al ⁇ Ga (1- ⁇ ) As.
  • the Al composition ⁇ of the n-type clad layer 29 may be 0.2 or more and 0.7 or less.
  • the n-type clad layer 29 is formed by an epitaxial growth method.
  • the active layer 25 is formed on the n-type clad layer 29.
  • the active layer 25 is formed by alternately stacking quantum well layers and barrier layers at an arbitrary cycle.
  • the quantum well layer contains GaAs.
  • the barrier layer contains Al ⁇ Ga (1- ⁇ ) As.
  • the Al composition ⁇ of the barrier layer may be 0.15 or more and 0.5 or less.
  • the quantum well layer and the barrier layer are formed by the epitaxial growth method.
  • a p-type clad layer 32 is formed on the active layer 25.
  • the p-type clad layer 32 contains a p-type Al ⁇ Ga (1- ⁇ ) As.
  • the Al composition ⁇ of the p-type clad layer 32 may be 0.2 or more and 0.7 or less.
  • the p-type clad layer 32 is formed by an epitaxial growth method.
  • a p-type base layer 122 that serves as a base for the p-type current passing layer 52 and the current constriction insulating layer 53 is formed on the p-type clad layer 32.
  • the p-type base layer 122 contains a p-type Al ⁇ Ga (1- ⁇ ) As.
  • the Al composition ⁇ of the p-type base layer 122 may be 0.9 or more and 1.0 or less.
  • the p-type base layer 122 is formed by an epitaxial growth method.
  • the p-type light reflecting layer 33 is formed on the p-type base layer 122.
  • the p-type light reflecting layer 33 is formed by alternately laminating the p-type high Al composition layer 35 and the p-type low Al composition layer 36 at an arbitrary cycle.
  • the p-type high Al composition layer 35 contains p-type Al ⁇ Ga (1- ⁇ ) As.
  • the Al composition ⁇ of the p-type high Al composition layer 35 may be 0.5 or more and 0.95 or less.
  • the p-type low Al composition layer 36 contains p-type Al ⁇ Ga (1- ⁇ ) As.
  • the Al composition ⁇ of the p-type low Al composition layer 36 may be 0.05 or more and 0.25 or less.
  • the p-type high Al composition layer 35 and the p-type low Al composition layer 36 are formed by an epitaxial growth method.
  • the p-type contact layer 34 is formed on the p-type light reflection layer 33.
  • the p-type contact layer 34 contains p-type GaAs.
  • the p-type contact layer 34 is formed by an epitaxial growth method. As a result, the semiconductor laminated structure 21 including the n-type semiconductor layer 24, the active layer 25, and the p-type semiconductor layer 26 laminated in this order from the top of the first substrate main surface 22 of the substrate 20 is formed.
  • a mask 123 having a predetermined pattern is formed on the semiconductor laminated structure 21.
  • the mask 123 has a plurality of openings 124. Each of the plurality of openings 124 exposes a region in which the trench 7 forming the mesa structure 41 (light emitting portion 6) is to be formed in the semiconductor laminated structure 21.
  • an unnecessary portion of the semiconductor laminated structure 21 is removed by an etching method via a mask 123. Unnecessary parts of the semiconductor laminated structure 21 may be removed by a wet etching method or a dry etching method. After forming the trench 7, the mask 123 is removed. At this time, the semiconductor laminated structure 21 is etched so that the first light emitting unit 61 and the second light emitting unit 62 have a predetermined arrangement pattern.
  • a plurality of trenches that penetrate the p-type contact layer 34, the p-type light reflection layer 33, the p-type clad layer 32, the active layer 25, and the n-type clad layer 29 and expose a part of the n-type light reflection layer 28. 7 is formed in the semiconductor laminated structure 21. Further, as a result, a plurality of mesa structures 41 are formed in the semiconductor laminated structure 21. After the step of forming the mesa structure 41 (trench 7), the mask 123 is removed.
  • the n-type high Al composition layer 30 has an etching selectivity different from the etching selectivity of the n-type low Al composition layer 31. Therefore, by appropriately selecting the etching solution and the etching time, the n-type high Al composition layer 30 can be removed while the n-type low Al composition layer 31 remains. Further, by appropriately selecting the etching solution and the etching time, the n-type low Al composition layer 31 can be removed while the n-type high Al composition layer 30 remains.
  • the n-type clad layer 29 has an etching selectivity different from the etching selectivity of the n-type high Al composition layer 30 and the n-type low Al composition layer 31. Therefore, by appropriately selecting the etching solution and the etching time, the n-type clad layer 29 can be removed while leaving the n-type high Al composition layer 30 and the n-type low Al composition layer 31.
  • the p-type high Al composition layer 35 has an etching selectivity different from the etching selectivity of the p-type low Al composition layer 36. Therefore, by appropriately selecting the etching solution and the etching time, the p-type high Al composition layer 35 can be removed while the p-type low Al composition layer 36 remains. Further, by appropriately selecting the etching solution, the p-type low Al composition layer 36 can be removed while the p-type high Al composition layer 35 remains.
  • the p-type clad layer 32 has an etching selectivity different from the etching selectivity of the p-type high Al composition layer 35 and the p-type low Al composition layer 36. Therefore, the p-type clad layer 32 can be removed while leaving the p-type high Al composition layer 35 and the p-type low Al composition layer 36 by appropriately selecting the etching solution and the etching time.
  • an oxidation treatment method is carried out on the semiconductor laminated structure 21.
  • the oxidation treatment method may be a thermal oxidation treatment method.
  • the side wall insulating layer 80 is formed in the trench 7.
  • the portion of the p-type light reflecting layer 33 exposed from the trench 7 is oxidized. Further, the portion of the p-type base layer 122 exposed from the trench 7 is oxidized. Further, the portion of the p-type clad layer 32 exposed from the trench 7 is oxidized. Further, the portion of the n-type clad layer 29 exposed from the trench 7 is oxidized. Further, the portion of the n-type light reflecting layer 28 exposed from the trench 7 is oxidized.
  • oxidation proceeds significantly from the side wall 47 of the mesa structure 41 toward the inner region of the mesa structure 41.
  • the oxidized region in the p-type base layer 122 is formed as the current constriction insulating layer 53.
  • a region of the p-type base layer 122 that is not oxidized is formed as the p-type current passing layer 52.
  • the insulating layer 8 is formed on the semiconductor laminated structure 21.
  • the insulating layer 8 made of silicon nitride (SiN) is formed.
  • the insulating layer 8 may contain silicon oxide (SiO 2 ) in place of or in addition to silicon nitride (SiN).
  • the insulating layer 8 may be formed by a CVD method.
  • a mask 125 having a predetermined pattern is formed on the semiconductor laminated structure 21.
  • the mask 125 has a plurality of openings 126 that each expose a region in the insulating layer 8 on which the recess portion 105 should be formed. That is, the opening 126 is formed in the region where the first light emitting portion 61 should be formed, and the opening 126 is not formed in the region where the second light emitting portion 62 should be formed. As a result, the thickness of the insulating layer 8 is kept constant in the second light emitting unit 62.
  • an unnecessary portion of the insulating layer 8 is removed by an etching method (for example, a dry etching method) via the mask 125.
  • an etching method for example, a dry etching method
  • the recess portion 105 is formed on the insulating layer 8.
  • the mask 125 is removed.
  • a mask 127 having a predetermined pattern is formed on the semiconductor laminated structure 21.
  • the mask 127 has a plurality of openings 128 that each expose a region in the insulating layer 8 on which the contact hole 104 should be formed.
  • an unnecessary portion of the insulating layer 8 is removed by an etching method (for example, a wet etching method) via the mask 127.
  • an etching method for example, a wet etching method
  • the contact hole 104 is formed in the insulating layer 8.
  • the mask 127 is removed.
  • the first electrode film 112 may contain titanium.
  • the second electrode film 113 may contain gold.
  • the first electrode film 112 and the second electrode film 113 may be formed by a vapor deposition method or a sputtering method, respectively.
  • a mask 130 having a predetermined pattern is formed on the laminated film 129.
  • the mask 130 has an opening 131 that covers the region where the outer electrode layer 13 and the plurality of inner electrode layers 14 are to be formed in the laminated film 129 and exposes the other regions.
  • an unnecessary portion of the laminated film 129 is removed by an etching method (for example, a wet etching method) via the mask 130.
  • an etching method for example, a wet etching method
  • the outer electrode layer 13 and the plurality of inner electrode layers 14 are formed.
  • an opening 111 is formed in the first main surface electrode layer 9 to selectively expose the top covering portion 103 of the insulating layer 8.
  • the mask 130 is removed.
  • the third electrode film 114 is formed on the laminated film 129.
  • the third electrode film 114 may contain gold.
  • the third electrode film 114 is formed by the lift-off method in this step.
  • a mask 132 having a predetermined pattern is formed on the laminated film 129.
  • the mask 132 has a plurality of openings 133 that expose the external terminal 11, the routing wiring 12, and the region where the thick film portion 15 should be formed in the laminated film 129, respectively.
  • the third electrode film 114 is formed on the semiconductor laminated structure 21.
  • the third electrode film 114 may be formed by a vapor deposition method. In this step, the third electrode film 114 is formed on the mask 132 and on the portion of the laminated film 129 exposed from the plurality of openings 133.
  • the mask 132 is removed.
  • the portion of the third electrode film 114 formed on the mask 132 is removed at the same time as the mask 132.
  • the third electrode film 114 remains on the portion of the laminated film 129 exposed from the plurality of openings 133.
  • the external terminal 11 and the routing wiring 12 are formed.
  • the thick film portion 15 including the first electrode film 112, the second electrode film 113, and the third electrode film 114 is formed.
  • the thin film portion 16 including the first electrode film 112 and the second electrode film 113 is formed.
  • the second main surface electrode layer 115 is formed on the second main surface main surface 23 of the substrate 20.
  • the second main surface electrode layer 115 includes a first electrode film 116, a second electrode film 117, and a third electrode film 118.
  • the first electrode film 116 may contain a gold germanium alloy.
  • the second electrode film 117 may contain nickel.
  • the third electrode film 118 may contain gold.
  • the first electrode film 116, the second electrode film 117, and the third electrode film 118 may be formed by a vapor deposition method or a sputtering method, respectively.
  • the second main surface electrode layer 115 may be formed prior to the forming step of the first main surface electrode layer 9.
  • the surface emitting laser device 1 is manufactured through the steps including the above.
  • the mesa structure 41 extending in a columnar shape along the normal direction Y may be formed. That is, the plane area of the top 45 and the plane area of the base 46 may be equal. Further, the side wall 47 of the mesa structure 41 may extend between the top portion 45 and the base portion 46 along the normal direction Y.
  • the mesa structure 41 may be formed in a cylindrical shape.
  • the mesa structure 41 may be formed in a triangular prism shape, a quadrangular prism shape, a hexagonal prism shape, or other polygonal column shape, or an elliptical column shape, depending on the planar shapes of the top 45 and the base 46.
  • a structure in which the conductive type of each semiconductor portion is inverted may be adopted. That is, the p-type portion may be formed into an n-type, and the n-type portion may be formed into a p-type.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

面発光レーザ装置は、主面を有する半導体層と、前記半導体層の前記主面に形成された溝によって形成され、前記主面の法線方向に向けて光を放出する発光部とを含み、前記発光部は、シングルモードの光を放出する第１発光部と、マルチモードの光を放出する第２発光部とを含む。前記面発光レーザ装置では、前記半導体層の前記主面の略中央部に、複数の前記第１発光部が配列されており、複数の前記第２発光部が、前記複数の第１発光部を取り囲んでいてもよい。

Description

面発光レーザ装置
　本発明は、面発光レーザ装置に関する。
　特許文献１は、面発光レーザアレイを開示している。この面発光レーザアレイは、半導体基板と、半導体基板上に形成された複数のメサ構造体と、メサ構造体の上部に電流を注入するための電極とを含む。メサ構造体は、活性層と、活性層の両側に隣接して設けられる共振器スペーサと、共振器スペーサを挟んで対向する一対の分布ブラッグ反射器とからなる積層構造の一部を凸状に加工して形成されている。また、面発光レーザアレイでは、アレイ周辺部における積層構造が除去され、さらに、複数のメサ構造体の間の領域上、およびアレイ周辺部の積層構造が除去された領域上に、これらの領域間で連続している放熱用電極が設けられている。
特開２００７－７３５８５号公報
　本発明の目的は、ビーム角が広く、かつ単峰性のビームを得ることができる面発光レーザ装置を提供することである。
　本発明の一の局面に係る面発光レーザ装置は、主面を有する半導体層と、前記半導体層の前記主面に形成された溝によって形成され、前記主面の法線方向に向けて光を放出する発光部とを含み、前記発光部は、シングルモードの光を放出する第１発光部と、マルチモードの光を放出する第２発光部とを含む。
　本発明の一の局面に係るによれば、シングルモードの光を放出する第１発光部と、マルチモードの光を放出する第２発光部とが、半導体層上に混在している。
　シングルモードのビーム（光）は、ビーム形状が略円形でありビーム角が狭く、強度がその中心に集中している。一方、マルチモードのビーム（光）は、ビーム形状が複数の円や楕円形でありビーム角が広く、強度のピークも、その中心だけでなく、ランダムに分布している。
　したがって、第１発光部および第２発光部を共通の半導体層上に混在させることによって、ビーム角が広く、かつ単峰性のビームを得ることができる。
図１は、本発明の一実施形態に係る面発光レーザ装置を示す平面図である。 図２は、図１に示す領域IIの拡大図である。 図３は、図１に示すIII-III線に沿う断面図である。 図４は、図１に示すIV-IV線に沿う断面図である。 図５は、図１に示すV-V線に沿う断面図である。 図６は、図５に示す領域VIの拡大図であって、第１発光部の構造を説明するための図である。 図７は、図６に示す領域VIIの拡大図である。 図８は、第２発光部の構造を説明するための図である。 図９は、第１発光部および第２発光部それぞれの光の強度およびビーム角を示す図である。 図１０は、第１発光部および第２発光部それぞれの光出力を示す図である。 図１１は、第１発光部および第２発光部の配列パターンを示す図である。 図１２は、第１発光部および第２発光部の配列パターンを示す図である。 図１３は、第１発光部および第２発光部の配列パターンを示す図である。 図１４は、第１発光部および第２発光部の配列パターンを示す図である。 図１５は、第１発光部および第２発光部の配列パターンを示す図である。 図１６は、第１発光部および第２発光部の配列パターンを示す図である。 図１７は、第１発光部および第２発光部の配列パターンを示す図である。 図１８は、第１発光部および第２発光部の配列パターンを示す図である。 図１９は、前記面発光レーザ装置の断面図であり、互いに異なる幅を有する第１発光部および第２発光部を説明するための図である。 図２０は、前記面発光レーザ装置の断面図であり、互いに異なる幅を有する第１凸部および第２凸部を含む絶縁層を説明するための図である。 図２１は、第１発光部および第２発光部それぞれの光の強度およびビーム角を示す図である。 図２２は、第１発光部および第２発光部から出力されたレーザ光の合成波の光の強度およびビーム角を示す図である。 図２３は、第１発光部および第２発光部から出力されたレーザ光の合成波の光の強度およびビーム角を示す図である。 図２４は、第１発光部および第２発光部から出力されたレーザ光の合成波の光の強度およびビーム角を示す図である。 図２５は、第１発光部および第２発光部から出力されたレーザ光の合成波の光の強度およびビーム角を示す図である。 図２６Ａは、図５に対応する領域の拡大図であって、前記面発光レーザ装置の製造工程の一部をしめす図である。 図２６Ｂは、図２６Ａの次の工程を示す図である。 図２６Ｃは、図２６Ｂの次の工程を示す図である。 図２６Ｄは、図２６Ｃの次の工程を示す図である。 図２６Ｅは、図２６Ｄの次の工程を示す図である。 図２６Ｆは、図２６Ｅの次の工程を示す図である。 図２６Ｇは、図２６Ｆの次の工程を示す図である。 図２６Ｈは、図２６Ｇの次の工程を示す図である。 図２６Ｉは、図２６Ｈの次の工程を示す図である。 図２６Ｊは、図２６Ｉの次の工程を示す図である。 図２６Ｋは、図２６Ｊの次の工程を示す図である。 図２６Ｌは、図２６Ｋの次の工程を示す図である。 図２６Ｍは、図２６Ｌの次の工程を示す図である。
＜本発明の実施形態＞
　まず、本発明の実施形態を列記して説明する。
　本発明の一実施形態に係る面発光レーザ装置は、主面を有する半導体層と、前記半導体層の前記主面に形成された溝によって形成され、前記主面の法線方向に向けて光を放出する発光部とを含み、前記発光部は、シングルモードの光を放出する第１発光部と、マルチモードの光を放出する第２発光部とを含む。
　この構成によれば、シングルモードの光を放出する第１発光部と、マルチモードの光を放出する第２発光部とが、半導体層上に混在している。
　シングルモードのビーム（光）は、ビーム形状が略円形でありビーム角が狭く、強度がその中心に集中している。一方、マルチモードのビーム（光）は、ビーム形状が複数の円や楕円形でありビーム角が広く、強度のピークも、その中心だけでなく、ランダムに分布している。
　したがって、第１発光部および第２発光部を共通の半導体層上に混在させることによって、ビーム角が広く、かつ単峰性のビームを得ることができる。
　本発明の一実施形態に係る面発光レーザ装置では、前記半導体層の前記主面の略中央部に、複数の前記第１発光部が配列されており、複数の前記第２発光部が、前記複数の第１発光部を取り囲んでいてもよい。
　本発明の一実施形態に係る面発光レーザ装置では、前記半導体層の前記主面の略中央部に、複数の前記第２発光部が配列されており、複数の前記第１発光部が、前記複数の第２発光部を取り囲んでいてもよい。
　本発明の一実施形態に係る面発光レーザ装置は、前記半導体層の前記主面に形成され、前記発光部に電気的に接続された電極層と、前記電極層上に形成され、外部接続される外部端子とを含み、複数の前記第１発光部が、前記外部端子の近傍領域に配列されており、複数の前記第２発光部が、複数の第１発光部に対して前記外部端子の反対側に配列されていてもよい。
　本発明の一実施形態に係る面発光レーザ装置は、前記半導体層の前記主面に形成され、前記発光部に電気的に接続された電極層と、前記電極層上に形成され、外部接続される外部端子とを含み、複数の前記第２発光部が、前記外部端子の近傍領域に配列されており、複数の前記第１発光部が、複数の第２発光部に対して前記外部端子の反対側に配列されていてもよい。
　本発明の一実施形態に係る面発光レーザ装置では、複数の前記第１発光部および複数の前記第２発光部が、それぞれ、前記半導体層の前記主面の全体にわたって離散的に配列されていてもよい。
　本発明の一実施形態に係る面発光レーザ装置では、複数の前記第１発光部および複数の前記第２発光部が、それぞれ、前記半導体層の前記主面において直線状に配列されていてもよい。
　本発明の一実施形態に係る面発光レーザ装置では、前記直線状の複数の第１発光部および前記直線状の複数の第２発光部が、交互に配列されていてもよい。
　本発明の一実施形態に係る面発光レーザ装置では、前記半導体層の前記主面に沿う方向の前記第１発光部の第１の幅が、前記半導体層の前記主面に沿う方向の前記第２発光部の第２の幅と異なっていてもよい。
　本発明の一実施形態に係る面発光レーザ装置では、前記第１発光部の前記第１の幅が、前記第２発光部の前記第２の幅よりも広くてもよい。
　本発明の一実施形態に係る面発光レーザ装置では、前記発光部は、その表面に形成された絶縁層を含み、前記第１発光部の前記絶縁層は、環状の凹部と、前記環状の凹部で囲まれた凸部とを含み、前記環状の凹部と前記凸部との間で異なった厚さを有しており、前記第２発光部の前記絶縁層は、平坦な上面を有していて、一定の厚さを有していてもよい。
　本発明の一実施形態に係る面発光レーザ装置では、複数の前記第１発光部の少なくとも１つは、第３の幅を有する前記凸部としての第１凸部を有する前記絶縁層を含み、複数の前記第１発光部のその他は、前記第３の幅よりも広い第４の幅を有する前記凸部としての第２凸部を有する前記絶縁層を含んでいてもよい。
＜本発明の実施形態の詳細な説明＞
　次に、本発明の実施形態を、添付図面を参照して詳細に説明する。
　図１は、本発明の一実施形態に係る面発光レーザ装置１を示す平面図である。図２は、図１に示す領域IIの拡大図である。図３は、図１に示すIII-III線に沿う断面図である。図４は、図１に示すIV-IV線に沿う断面図である。図５は、図１に示すV-V線に沿う断面図であって、第１発光部６１の構造を説明するための図である。図６は、図５に示す領域VIの拡大図である。図７は、図５に示す領域VIIの拡大図である。なお、図３～図５では、発光部６の構造として、図６および図７に示す第１発光部６１の構造を示している。
　面発光レーザ装置１は、ＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）と称される半導体レーザ装置である。図１を参照して、面発光レーザ装置１は、直方体形状のチップ本体２を含む。
　チップ本体２は、一方側の第１主面３、他方側の第２主面４、ならびに、第１主面３および第２主面４を接続する側面５Ａ，５Ｂ，５Ｃ，５Ｄを含む。第１主面３および第２主面４は、それらの法線方向Ｙから見た平面視（以下、単に「平面視」という。）において四角形状（この形態では長方形状）に形成されている。
　側面５Ａ～５Ｄは、法線方向Ｙに沿って平面的に延びている。側面５Ａ，５Ｃは、チップ本体２の長辺を形成し、短手方向に互いに対向している。側面５Ｂ，５Ｄは、チップ本体２の短辺を形成し、長手方向に互いに対向している。
　平面視において側面５Ａ，５Ｃの幅Ｗ１は、２００μｍ～２０００μｍであってもよい。幅Ｗ１は、２００μｍ～４００μｍ、４００μｍ～６００μｍ、６００μｍ～８００μｍ、８００μｍ～１０００μｍ、１０００μｍ～１２００μｍ、１２００μｍ～１４００μｍ、１４００μｍ～１６００μｍ、１６００μｍ～１８００μｍ、または、１８００μｍ～２０００μｍであってもよい。幅Ｗ１は、５００μｍ±５μｍであってもよい。
　平面視において側面５Ｂ，５Ｄの幅Ｗ２は、２００μｍ～１０００μｍであってもよい。幅Ｗ２は、２００μｍ～３００μｍ、３００μｍ～４００μｍ、４００μｍ～５００μｍ、５００μｍ～６００μｍ、６００μｍ～７００μｍ、７００μｍ～８００μｍ、８００μｍ～９００μｍ、または、９００μｍ～１０００μｍであってもよい。幅Ｗ２は、３４０μｍ±５μｍであってもよい。
　チップ本体２の第１主面３には、法線方向Ｙに向けてレーザ光を放出する発光部６（半導体発光層）が形成されている。この形態では、複数の発光部６が、平面視においてチップ本体２の長手方向および短手方向に間隔を空けて形成されている。
　複数の発光部６は、この形態では、平面視において互いに間隔を空けて千鳥状に配列されている。つまり、複数の発光部６は、平面視において三角形（この形態では正三角形）の３つの頂点に１つの発光部６がそれぞれ位置する態様で配列されている。複数の発光部６は、より具体的に、平面視において六角形（この形態では正六角形）の６つの頂点に１つの発光部６がそれぞれ位置する態様で配列されている。
　複数の発光部６は、さらに具体的には、平面視において六角形（この形態では正六角形）の６つの頂点に１つの発光部６がそれぞれ位置し、かつ、六角形の中央部に１つの発光部６が位置する態様で配列されている。複数の発光部６は、千鳥状の配列に代えて、平面視において行列状または放射状（同心円状）に配列されていてもよい。
　複数の発光部６は、この形態では、平面視において円形状にそれぞれ形成されている。発光部６の平面形状は任意である。発光部６は、円形状に代えて、平面視において三角形状、四角形状または六角形状等の多角形状、もしくは、楕円形状に形成されていてもよい。
　複数の発光部６は、トレンチ７によってそれぞれ形成されている。トレンチ７は、チップ本体２の第１主面３を第２主面４側に向かって掘り下げることにより形成されている。トレンチ７は、平面視において発光部６を取り囲む環状（この形態では円環状）に形成されている。
　図２を参照して、複数の発光部６の最近接間距離Ｌ１は、１０μｍ～１５０μｍであってもよい。最近接間距離Ｌ１は、最近接する２つの発光部６の間の距離である。最近接間距離Ｌ１は、１０μｍ～２５μｍ、２５μｍ～５０μｍ、５０μｍ～７５μｍ、７５μｍ～１００μｍ、１００μｍ～１２５μｍ、または、１２５μｍ～１５０μｍであってもよい。
　図１を参照して、複数の発光部６の第１最遠距離Ｌ２は、側面５Ａ，５Ｃの幅Ｗ１に応じて設定される。第１最遠距離Ｌ２は、チップ本体２の長手方向の両端部に位置する最も離れた２つの発光部６の間の距離である。
　第１最遠距離Ｌ２は、２００μｍ～２０００μｍであってもよい。第１最遠距離Ｌ２は、２００μｍ～４００μｍ、４００μｍ～６００μｍ、６００μｍ～８００μｍ、８００μｍ～１０００μｍ、１０００μｍ～１２００μｍ、１２００μｍ～１４００μｍ、１４００μｍ～１６００μｍ、１６００μｍ～１８００μｍ、または、１８００μｍ～２０００μｍであってもよい。
　図１を参照して、複数の発光部６の第２最遠距離Ｌ３は、側面５Ｂ，５Ｄの幅Ｗ２に応じて設定される。第２最遠距離Ｌ３は、チップ本体２の短手方向の両端部に位置する最も離れた２つの発光部６の間の距離である。
　第２最遠距離Ｌ３は、２００μｍ～１０００μｍであってもよい。第２最遠距離Ｌ３は、２００μｍ～３００μｍ、３００μｍ～４００μｍ、４００μｍ～５００μｍ、５００μｍ～６００μｍ、６００μｍ～７００μｍ、７００μｍ～８００μｍ、８００μｍ～９００μｍ、または、９００μｍ～１０００μｍであってもよい。
　チップ本体２の第１主面３の上には、絶縁層８が形成されている。図２では、明瞭化のため、絶縁層８がハッチングによって示されている。絶縁層８は、複数の発光部６を一括して被覆している。絶縁層８は、チップ本体２の第１主面３の上から各トレンチ７に入り込んでいる。絶縁層８は、各トレンチ７内において発光部６を被覆している。
　絶縁層８は、第１主面３の上において側面５Ａ～５Ｄから内方領域に間隔を空けて形成されている。絶縁層８は、第１主面３の周縁部を露出させている。絶縁層８の周縁とチップ本体２の側面５Ａ～５Ｄとの間には、ダイシングストリート１０が形成されている。
　ダイシングストリート１０は、チップ本体２の周縁部に沿って帯状に延びている。ダイシングストリート１０は、平面視において絶縁層８を取り囲む環状（この形態では四角環状）に形成されている。
　ダイシングストリート１０の幅ＷＤは、１μｍ～２５μｍであってもよい。幅ＷＤは、１μｍ～５μｍ、５μｍ～１０μｍ、１０μｍ～１５μｍ、１５μｍ～２０μｍ、または、２０μｍ～２５μｍであってもよい。幅ＷＤは、平面視においてダイシングストリート１０が延びる方向に直交する方向の幅である。
　このような構造によれば、ダイシングブレード等によって絶縁層８を物理的に切断しなくて済む。これにより、切断時間を短縮できると同時に、ダイシングブレード等の摩耗を抑制できる。
　チップ本体２の第１主面３の上には、第１主面電極層９が形成されている。第１主面電極層９は、より具体的には、絶縁層８の上に形成されている。第１主面電極層９は、発光部６に電気的に接続されている。
　第１主面電極層９は、絶縁層８の上において複数の発光部６を一括して被覆している。第１主面電極層９は、絶縁層８の上から各トレンチ７に入り込んでいる。第１主面電極層９は、各トレンチ７内において各発光部６に電気的に接続されている。
　第１主面電極層９は、絶縁層８の上において側面５Ａ～５Ｄから内方領域に間隔を空けて形成されている。第１主面電極層９の周縁は、第１主面３の周縁部を露出させている。第１主面電極層９は、より具体的には、絶縁層８の周縁から内方領域に間隔を空けて形成されている。第１主面電極層９の周縁は、絶縁層８の周縁を露出させている。
　このような構造によれば、ダイシングブレード等によって第１主面電極層９を物理的に切断しなくて済む。これにより、切断時間を短縮できると同時に、ダイシングブレード等の摩耗を抑制できる。
　第１主面電極層９の上には、外部接続される外部端子１１が形成されている。図１では、明瞭化のため、外部端子１１がハッチングによって示されている。外部端子１１は、第１主面電極層９の周縁部に配置されている。
　外部端子１１は、この形態では、第１主面電極層９の周縁部においてチップ本体２の側面５Ａおよび側面５Ｂを接続する角部に沿う領域に配置されている。つまり、外部端子１１は、チップ本体２の側面５Ａおよび側面５Ｂに対向している。
　外部端子１１は、第１主面電極層９の周縁部においてチップ本体２の側面５Ａ～５Ｄのうちの１つの側面（たとえば側面５Ａ）だけに沿う領域に形成されていてもよい。図４を参照して、外部端子１１の厚さＴＥは、０．５μｍ～５．０μｍであってもよい。厚さＴＥは、０．５μｍ～１．０μｍ、１．０μｍ～２．０μｍ、２．０μｍ～３．０μｍ、３．０μｍ～４．０μｍ、または、４．０μｍ～５．０μｍであってもよい。
　外部端子１１には、導線が接続される。導線は、ボンディングワイヤ等であってもよい。外部端子１１を第１主面電極層９の周縁部に配置することによって、導線が発光部６の上を横切ることを防止できる。よって、チップ本体２の第１主面３から光を適切に取り出すことができる。
　第１主面電極層９の上には、引き回し配線１２がさらに形成されている。引き回し配線１２は、第１主面電極層９の周縁部に沿って帯状に延びている。引き回し配線１２は、この形態では、平面視において全ての発光部６を一括して取り囲む環状に形成されている。
引き回し配線１２は、外部端子１１に連なっている。
　外部端子１１に入力された電気信号は、第１主面電極層９を介して発光部６に伝達される。また、外部端子１１に入力された電気信号は、引き回し配線１２を介して第１主面電極層９の周縁部に伝達される。外部端子１１に入力された電気信号は、第１主面電極層９の周縁部からも複数の発光部６に伝達される。これにより、複数の発光部６に供給される電流のばらつきが抑制される。
　図２を参照して、第１主面電極層９は、より具体的には、外側電極層１３および複数の内側電極層１４を含む。外側電極層１３は、第１主面電極層９においてトレンチ７外の領域に形成された部分である。各内側電極層１４は、第１主面電極層９において各トレンチ７内の領域に形成された部分である。外部端子１１は、外側電極層１３の上に形成されている。
　外側電極層１３は、各トレンチ７を露出させるように絶縁層８の上に形成されている。外側電極層１３は、第１主面電極層９の周縁を形成している。図５および図６を参照して、外側電極層１３は、内側電極層１４の厚さＴｉｎを超える厚さＴｏｕｔを有している（Ｔｉｎ＜Ｔｏｕｔ）。
　主に図１、図２および図５を参照して、外側電極層１３は、より具体的には、厚膜部１５および薄膜部１６を含む。図１および図２では、明瞭化のため、厚膜部１５がハッチングによって示されている。外側電極層１３の厚膜部１５は、内側電極層１４の厚さＴｉｎを超える厚さＴＬを有している（Ｔｉｎ＜ＴＬ）。外側電極層１３の薄膜部１６は、厚膜部１５の厚さＴＬ未満の厚さＴＴを有している（ＴＴ＜ＴＬ）。
　薄膜部１６の厚さＴＴに対する厚膜部１５の厚さＴＬの比ＴＬ／ＴＴは、１を超えて５０以下であってもよい。比ＴＬ／ＴＴは、１を超えて５以下、５～１０、１０～１５、１５～２０、２０～２５、２５～３０、３０～３５、３５～４０、４０～４５、または、４５～５０であってもよい。比ＴＬ／ＴＴは、５～２０であることが好ましい。
　厚膜部１５の厚さＴＬは、０．５μｍ～５μｍであってもよい。厚さＴＬは、０．５μｍ～１．０μｍ、１．０μｍ～２．０μｍ、２．０μｍ～３．０μｍ、３．０μｍ～４．０μｍ、または、４．０μｍ～５．０μｍであってもよい。
　薄膜部１６の厚さＴＴは、０．０５μｍ～０．５μｍであってもよい。厚さＴＴは、０．０５μｍ～０．１μｍ、０．１μｍ～０．２μｍ、０．２μｍ～０．３μｍ、０．３μｍ～０．４μｍ、または、０．４μｍ～０．５μｍであってもよい。
　図５を参照して、法線方向Ｙに関して、外側電極層１３において薄膜部１６の上面および厚膜部１５の上面の間の厚さＴＢは、外部端子１１の厚さＴＥ（図４参照）と等しくてもよい（ＴＢ＝ＴＥ）。薄膜部１６の厚さＴＴは、内側電極層１４の厚さＴｉｎと等しくてもよい（ＴＴ＝Ｔｉｎ）。
　外側電極層１３は、この形態では、互いに間隔を空けて形成された複数の厚膜部１５を含む。また、外側電極層１３は、互いに隣り合う複数の厚膜部１５の間の領域に形成された複数の薄膜部１６を含む。外側電極層１３は、複数の厚膜部１５および複数の薄膜部１６が交互に形成された部分を含む。
　図２を参照して、各発光部６の周囲には、１個、２個、３個、４個、５個または６個、もしくは、それ以上の厚膜部１５が形成されていてもよい。この形態では、６個の厚膜部１５が、各発光部６の周囲に形成されている。
　複数の厚膜部１５は、各発光部６を複数の方向（この形態では６方向）から取り囲むように各発光部６の周囲に間隔を空けて配列されている。１つの発光部６に着目すると、複数の厚膜部１５は、平面視において当該１つの発光部６を基準に線対称および／または点対称に配列されていることが好ましい。
　複数の厚膜部１５は、この形態では、平面視において１つの発光部６の中心を基準に点対称となる態様で各発光部６の周囲に配列されている。また、複数の厚膜部１５は、平面視において発光部６の中心を通る発光部ラインＬＬ（図２の二点鎖線参照）を基準に線対称となる態様で各発光部６の周囲に配列されている。発光部ラインＬＬは、平面視において最も近接する２つの発光部６の中央部を結ぶラインである。
　複数の厚膜部１５は、この形態では、各発光部６の周囲に等間隔に配列されている。複数の厚膜部１５は、平面視において発光部ラインＬＬを露出させている。各厚膜部１５は、発光部ラインＬＬによって形成される三角形状の領域内に形成されている。各厚膜部１５は、最も近接する３つのトレンチ７に挟まれた領域に配列されている。
　各厚膜部１５は、平坦な上面を有している。各厚膜部１５は、平面視において多角形状に形成されていてもよい。各厚膜部１５は、最も近接する３つのトレンチ７によって３つの頂点が切り欠かれた三角形状に形成されていてもよい。各厚膜部１５は、平面視において凸湾曲状に膨出した辺を含んでいてもよい。各厚膜部１５は、平面視において凹湾曲状に窪んだ辺を含んでいてもよい。
　各厚膜部１５の複数の辺のうちトレンチ７に面しない辺は、平面視において凸湾曲状に膨出していていてもよい。最も近接する２つの厚膜部１５について見たとき、一方側の厚膜部１５において他方側の厚膜部１５に対向する辺は、当該他方側の厚膜部１５に向けて凸湾曲状に膨出していてもよい。
　同様に、他方側の厚膜部１５において一方側の厚膜部１５に対向する辺は、当該一方側の厚膜部１５に向けて凸湾曲状に膨出していてもよい。むろん、各厚膜部１５の複数の辺のうちトレンチ７に面しない辺は、直線状に形成されていてもよい。
　各厚膜部１５の複数の辺のうちトレンチ７に面する辺は、平面視において凹湾曲状に窪んでいてもよい。各厚膜部１５の複数の辺のうちトレンチ７に面する辺は、トレンチ７の内壁に沿って凹湾曲状に窪んでいてもよい。むろん、各厚膜部１５の複数の辺のうちトレンチ７に面する辺は、直線状に形成されていてもよい。
　複数の薄膜部１６は、最も近接する２つの厚膜部１５の間の領域に形成されている。これにより、各発光部６は、複数（この形態では６個）の厚膜部１５および複数（この形態では６個）の薄膜部１６が交互に配列されたパターンによって取り囲まれている。
　複数の薄膜部１６は、この形態では、発光部ラインＬＬ上に位置している。各薄膜部１６は、発光部ラインＬＬに沿って延びる帯状に形成されている。各薄膜部１６は、平面視において最も近接する２つの厚膜部１５の辺に倣って括れた部分を有していてもよい。各厚膜部１５の複数の辺のうちトレンチ７に面しない辺が直線状に形成されている場合、各薄膜部１６は、平面視において一様な幅で延びていてもよい。
　各薄膜部１６は、平坦な上面を有している。各薄膜部１６は、平面視において各厚膜部１５の面積ＳＬ以下の面積ＳＳを有している（ＳＳ≦ＳＬ）。面積ＳＳは、より具体的には、面積ＳＬ未満である（ＳＳ＜ＳＬ）。
　複数の厚膜部１５および複数の薄膜部１６の配列は、入れ替えられてもよい。つまり、複数の厚膜部１５は、発光部ラインＬＬ上に位置していてもよい。
　一方、複数の内側電極層１４は、対応するトレンチ７内において対応する発光部６にそれぞれ電気的に接続されている。また、複数の内側電極層１４は、対応するトレンチ７外において外側電極層１３にそれぞれ電気的に接続されている。
　各内側電極層１４は、この形態では、対応するトレンチ７の内壁を露出させるように対応するトレンチ７内において対応する発光部６を選択的に被覆している。トレンチ７の露出部１７からは、より具体的には、絶縁層８が露出している。
　各内側電極層１４は、平面視において対応するトレンチ７の露出部１７の面積以下の面積を有している。各内側電極層１４の面積は、より具体的には、対応するトレンチ７の露出部１７の面積未満であることが好ましい。
　つまり、各内側電極層１４の面積は、対応するトレンチ７の面積の１／２以下である。各内側電極層１４の面積は、対応するトレンチ７の面積の１／２未満であることが好ましい。トレンチ７の露出部１７の面積は、当該トレンチ７の面積の１／２以上である。トレンチ７の露出部１７の面積は、当該トレンチ７の面積の１／２を超えることが好ましい。
　各内側電極層１４は、厚膜部１５に連なっていてもよい。各内側電極層１４は、薄膜部１６に連なっていてもよい。各内側電極層１４は、厚膜部１５および薄膜部１６に連なっていてもよい。各内側電極層１４は、この形態では、近接する１つの厚膜部１５および近接する２つの薄膜部１６に連なっている。
　各内側電極層１４は、平面視において対応する発光部６および外側電極層１３の間の領域を帯状に延びている。各内側電極層１４は、より具体的には、外側電極層１３に接続された一端部１４ａ、および、対応する発光部６に接続された他端部１４ｂを有している。各内側電極層１４の他端部１４ｂは、対応する発光部６の上に位置している。
　各内側電極層１４は、一端部１４ａおよび他端部１４ｂの間の領域を帯状に延びている。各内側電極層１４は、この形態では、平面視において一端部１４ａから他端部１４ｂに向けて幅が狭まる先細り状に延びる帯状に形成されている。
　各内側電極層１４は、平面視において一端部１４ａから他端部１４ｂに向けて一様な幅で直線状に延びる帯状に形成されていてもよい。各内側電極層１４は、平面視において一端部１４ａから他端部１４ｂに向けて幅が拡がる先太り状に延びる帯状に形成されていてもよい。
　複数の内側電極層１４は、対応する発光部６および外側電極層１３の間の領域において共通の方向にそれぞれ延びている。各内側電極層１４は、この形態では、対応する発光部６から側面５Ａに向けて延びている。側面５Ａは、チップ本体２の側面５Ａ～５Ｄのうちの外部端子１１に沿う側面である。
　このように、第１主面電極層９は、内側電極層１４の厚さＴｉｎよりも大きい厚さＴｏｕｔを有する外側電極層１３を含む。これにより、チップ本体２の第１主面３側に外力が加えられる場合には、当該外力を外側電極層１３によって受け止めることができる。
　その結果、発光部６に対する応力を緩和できるから、応力に起因する発光部６の劣化を抑制できる。チップ本体２の第１主面３側に加えられる外力としては、外部端子１１に導線を接続する際に加えられる力や、チップ本体２のハンドリング時に加えられる力や、第１主面電極層９の伸縮に起因する応力（たとえば熱応力）等が例示される。
　また、外側電極層１３は、厚膜部１５および薄膜部１６を含む。これにより、厚膜部１５だけを含む場合に比べて、外側電極層１３の伸縮に起因する応力（たとえば熱応力）を低減できる。よって、外側電極層１３から発光部６に加えられる応力を適切に低減できる。
　複数の厚膜部１５を不規則に配列させた場合、外側電極層１３に生じる応力も不規則になる。この場合、発光部６において応力が集中する可能性がある。したがって、１つの発光部６に対して複数の厚膜部１５が規則的に配列されていることが好ましい。これにより、発光部６に対する不所望な応力集中を抑制できる。
　複数の厚膜部１５は、１つの発光部６の周囲に等間隔に配列されていることが好ましい。また、複数の厚膜部１５は、１つの発光部６の中央部に対して線対称および／または点対称に配列されていることが好ましい。また、複数の厚膜部１５は、それぞれ等しい平面形状で形成されていることが好ましい。
　一方、内側電極層１４は、外側電極層１３に比べて小さい厚さを有している。これにより、内側電極層１４から発光部６に加えられる応力を低減できる。その結果、応力に起因する発光部６の劣化を効果的に抑制できる。特に、トレンチ７の内壁を露出させる内側電極層１４によれば、発光部６に加えられる応力を適切に緩和できる。
　また、複数の内側電極層１４は、対応する発光部６および外側電極層１３の間の領域において共通の方向にそれぞれ延びている。このような構造によれば、各内側電極層１４の伸縮に起因して各発光部６に加えられる応力（たとえば熱応力）の方向を一定方向に制限できる。これにより、各発光部６に対する応力のばらつきを抑制できるから、各発光部６に対する不所望な応力集中を抑制できる。
　また、複数の内側電極層１４は、この形態では、対応する発光部６から外部端子１１に沿う側面５Ａに向けて延びている。このような構造によれば、各発光部６および外部端子１１を結ぶ電流経路において電流の回り込みを抑制できる。よって、各発光部６に対する不所望な応力集中を抑制しながら、抵抗値の増加を抑制できる。
　図４～図６を参照して、チップ本体２は、基板２０、および、基板２０の上に積層された半導体積層構造２１（半導体層）を含む。半導体積層構造２１は、複数の半導体層が積層された積層構造を有している。
　チップ本体２の第１主面３は、半導体積層構造２１によって形成されている。チップ本体２の第２主面４は、基板２０によって形成されている。チップ本体２の側面５Ａ～５Ｄは、基板２０および半導体積層構造２１によって形成されている。
　基板２０は、化合物半導体材料からなる単結晶によって形成されている。基板２０は、より具体的には、正方晶を形成する化合物半導体材料からなる単結晶によって形成されている。化合物半導体材料は、III-V族半導体材料であってもよい。基板２０は、この形態では、正方晶からなるＧａＡｓ単結晶によって形成されている。
　基板２０は、一方側の第１基板主面２２および他方側の第２基板主面２３を含む。基板２０の第２基板主面２３は、チップ本体２の第２主面４を形成している。第１基板主面２２は、ＧａＡｓ単結晶の（１００）面に面している。
　第１基板主面２２は、この形態では、ＧａＡｓ単結晶の（１００）面に対して０°を超えて５°以下の角度で傾斜したオフ角を有している。オフ角は、典型的には２°、より具体的には、２°±０．２°の範囲に設定される。オフ角は０°であってもよい。つまり、第１基板主面２２は、ＧａＡｓ単結晶の（１００）面であってもよい。
　基板２０は、ｎ型不純物を含むｎ型のＧａＡｓ単結晶によって形成されていてもよい。基板２０のｎ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。基板２０のｎ型不純物は、Ｓｉ（シリコン）であってもよい。
　基板２０の厚さＴＳは、５０μｍ～３００μｍであってもよい。厚さＴＳは、５０μｍ～１００μｍ、１００μｍ～１５０μｍ、１５０μｍ～２００μｍ、２００μｍ～２５０μｍ、または、２５０μｍ～３００μｍであってもよい。
　半導体積層構造２１は、基板２０の第１基板主面２２から化合物半導体（より具体的には、III-V族半導体）を結晶成長させることにより形成されている。半導体積層構造２１は、基板２０の第１基板主面２２と同じ結晶面を有する複数の化合物半導体層を含む。
　半導体積層構造２１は、より具体的には、基板２０の第１基板主面２２の上からこの順に積層されたｎ型半導体層２４、活性層２５およびｐ型半導体層２６を含む。ｎ型半導体層２４およびｐ型半導体層２６は、活性層２５を挟み込んでいる。ｎ型半導体層２４、活性層２５およびｐ型半導体層２６によって、ダブルヘテロ構造が形成されている。
　ｎ型半導体層２４は、活性層２５に電子を供給する。ｐ型半導体層２６は、活性層２５に正孔を供給する。ｎ型半導体層２４からの電子およびｐ型半導体層２６からの正孔は、活性層２５において結合する。これにより、活性層２５において光が生成される。
　活性層２５において赤外光が生成されてもよい。活性層２５において生成される光の波長は、８００ｎｍ～１０００ｎｍであってもよい。活性層２５において生成される光の波長は、９３０ｎｍ～９５０ｎｍであってもよい。
　主に図４～図６を参照して、ｎ型半導体層２４は、基板２０の第１基板主面２２の上からこの順に積層されたｎ型バッファ層２７、ｎ型光反射層２８およびｎ型クラッド層２９を含む。
　ｎ型バッファ層２７は、この形態では、ｎ型のＧａＡｓを含む。ｎ型バッファ層２７のｎ型不純物濃度は、１×１０１７ｃｍ－３～５×１０１８ｃｍ－３であってもよい。ｎ型バッファ層２７のｎ型不純物は、Ｓｉ（シリコン）であってもよい。
　ｎ型バッファ層２７の厚さは、０．０５μｍ～０．２μｍであってもよい。ｎ型バッファ層２７の厚さは、０．０５μｍ～０．１μｍ、０．１μｍ～０．１５μｍ、または、０．１５μｍ～０．２μｍであってもよい。
　ｎ型光反射層２８は、この形態では、ｎ型ＤＢＲ（Distributed Bragg Reflector：分布ブラッグ反射）層を含む。ｎ型ＤＢＲ層は、法線方向Ｙに周期的に変化する屈折率を有し、特定の波長成分を共振反射させる。
　特定の波長成分は、活性層２５で生成された光の波長成分である。ｎ型光反射層２８は、より具体的には、Ａｌ（アルミニウム）組成をそれぞれ含み、互いに異なる屈折率をそれぞれ有する複数のＡｌ組成層が積層された積層構造を有している。
　ｎ型光反射層２８は、この形態では、Ａｌ組成αを有するｎ型高Ａｌ組成層３０、および、ｎ型高Ａｌ組成層３０のＡｌ組成α未満のＡｌ組成β（β＜α）を有するｎ型低Ａｌ組成層３１が任意の周期で交互に積層された積層構造を有している。ｎ型低Ａｌ組成層３１の屈折率は、ｎ型高Ａｌ組成層３０の屈折率よりも大きい。
　ｎ型高Ａｌ組成層３０およびｎ型低Ａｌ組成層３１は、１以上６０以下の周期で交互に積層されていてもよい。ｎ型高Ａｌ組成層３０およびｎ型低Ａｌ組成層３１の積層周期は、１～１０、１０～２０、２０～３０、３０～４０、４０～５０、または、５０～６０であってもよい。
　ｎ型高Ａｌ組成層３０は、ｎ型のＡｌαＧａ（１－α）Ａｓを含んでいてもよい。ｎ型高Ａｌ組成層３０のＡｌ組成αは、０．５～０．９５であってもよい。Ａｌ組成αは、０．５～０．５５、０．５５～０．６、０．６～０．６５、０．６５～０．７、０．７～０．７５、０．７５～０．８、０．８～０．８５、０．８５～０．９、または、０．９～０．９５であってもよい。
　ｎ型高Ａｌ組成層３０のｎ型不純物濃度は、１×１０１７ｃｍ－３～５×１０１８ｃｍ－３であってもよい。ｎ型高Ａｌ組成層３０のｎ型不純物は、Ｓｉ（シリコン）であってもよい。
　ｎ型低Ａｌ組成層３１は、ｎ型のＡｌβＧａ（１－β）Ａｓを含んでいてもよい。ｎ型低Ａｌ組成層３１のＡｌ組成βは、０．０５～０．２５であってもよい。Ａｌ組成βは、０．０５～０．１、０．１～０．１５、０．１５～０．２、または、０．２～０．２５であってもよい。
　ｎ型低Ａｌ組成層３１のｎ型不純物濃度は、１×１０１７ｃｍ－３～５×１０１８ｃｍ－３であってもよい。ｎ型低Ａｌ組成層３１のｎ型不純物は、Ｓｉ（シリコン）であってもよい。
　ｎ型高Ａｌ組成層３０の厚さは、λ／（４×ｎ１）Åであってもよい。ｎ型低Ａｌ組成層３１の厚さは、λ／（４×ｎ２）Åであってもよい。λは、活性層２５で生成される光の波長である。ｎ１は、ｎ型高Ａｌ組成層３０の屈折率である。ｎ２は、ｎ型低Ａｌ組成層３１の屈折率である。
　ｎ型低Ａｌ組成層３１の厚さは、ｎ型高Ａｌ組成層３０の厚さ以下であってもよい。ｎ型低Ａｌ組成層３１の厚さは、ｎ型高Ａｌ組成層３０の厚さ未満であってもよい。
　ｎ型高Ａｌ組成層３０の厚さは、５００Å～９００Åであってもよい。ｎ型高Ａｌ組成層３０の厚さは、５００Å～６００Å、６００Å～７００Å、７００Å～８００Å、または、８００Å～９００Åであってもよい。
　ｎ型低Ａｌ組成層３１の厚さは、４００Å～８００Åであってもよい。ｎ型低Ａｌ組成層３１の厚さは、４００Å～５００Å、５００Å～６００Å、６００Å～７００Å、または、７００Å～８００Åであってもよい。
　ｎ型クラッド層２９は、この形態では、ｎ型のＡｌγＧａ（１－γ）Ａｓを含む。ｎ型クラッド層２９のＡｌ組成γは、ｎ型低Ａｌ組成層３１のＡｌ組成βを超えて、ｎ型高Ａｌ組成層３０のＡｌ組成α未満（β＜γ＜α）であってもよい。
　ｎ型クラッド層２９のＡｌ組成γは、０．２～０．７であってもよい。Ａｌ組成γは、０．２～０．２５、０．２５～０．３、０．３～０．３５、０．３５～０．４、０．４～０．４５、０．４５～０．５、０．５～０．５５、０．５５～０．６、０．６～０．６５、または、０．６５～０．７であってもよい。
　ｎ型クラッド層２９のｎ型不純物濃度は、１×１０１７ｃｍ－３～５×１０１８ｃｍ－３であってもよい。ｎ型クラッド層２９のｎ型不純物は、Ｓｉ（シリコン）であってもよい。ｎ型クラッド層２９は、不純物無添加（アンドープ）であってもよい。
　ｎ型クラッド層２９の厚さは、０．０５μｍ～０．５μｍであってもよい。ｎ型クラッド層２９の厚さは、０．０５μｍ～０．１μｍ、０．１μｍ～０．２μｍ、０．２μｍ～０．３μｍ、０．３μｍ～０．４μｍ、または、０．４μｍ～０．５μｍであってもよい。
　活性層２５は、量子井戸層および障壁層を含むＱＷ（Quantum Well：量子井戸構造）を有していてもよい。活性層２５は、この形態では、量子井戸層および障壁層が任意の周期で交互に積層されたＭＱＷ（Multi Quantum Well：多重量子井戸）構造を有している。
　量子井戸層および障壁層は、１～５０の周期で交互に積層されていてもよい。量子井戸層および障壁層の積層周期は、１～１０、１０～２０、２０～３０、３０～４０、または、４０～５０であってもよい。
　量子井戸層は、ＧａＡｓを含んでいてもよい。量子井戸層は、不純物無添加であってもよい。量子井戸層の厚さは、１０Å～２００Åであってもよい。量子井戸層の厚さは、１０Å～５０Å、５０Å～１００Å、１００Å～１５０Å、または、１５０Å～２００Åであってもよい。
　障壁層は、量子井戸層のバンドギャップよりも大きいバンドギャップを有している。障壁層は、ＡｌδＧａ（１－δ）Ａｓを含んでいてもよい。障壁層のＡｌ組成δは、０．１５～０．５であってもよい。Ａｌ組成δは、０．１５～０．２、０．２～０．２５、０．２５～０．３、０．３～０．３５、０．３５～０．４、０．４～０．４５、または、０．４５～０．５であってもよい。
　障壁層の厚さは、１０Å～２００Åであってもよい。障壁層の厚さは、１０Å～５０Å、５０Å～１００Å、１００Å～１５０Å、または、１５０Å～２００Åであってもよい。
　活性層２５の総厚さＴＡは２００Å～１６００Åであってもよい。総厚さＴＡは、２００Å～４００Å、４００Å～６００Å、６００Å～８００Å、８００Å～１０００Å、１０００Å～１２００Å、１２００Å～１４００Å、または、１４００Å～１６００Åであってもよい。
　ＭＱＷ構造の最下層および最上層は、それぞれ障壁層によって形成されていてもよい。多重量子井戸構造において最下層および最上層を形成する２つ障壁層の厚さは、ＭＱＷ構造において中間層を形成する１つまたは複数の障壁層の厚さよりも大きくてもよい。
　ｐ型半導体層２６は、活性層２５の上からこの順に積層されたｐ型クラッド層３２、ｐ型光反射層３３およびｐ型コンタクト層３４を含む。
　ｐ型クラッド層３２は、この形態では、ｐ型のＡｌεＧａ（１－ε）Ａｓを含む。ｐ型クラッド層３２のＡｌ組成εは、０．２～０．７であってもよい。Ａｌ組成εは、０．２～０．２５、０．２５～０．３、０．３～０．３５、０．３５～０．４、０．４～０．４５、０．５～０．５５、０．５５～０．６、０．６～０．６５、または、０．６５～０．７であってもよい。
　ｐ型クラッド層３２のｐ型不純物濃度は、１×１０１７ｃｍ－３～５×１０１８ｃｍ－３であってもよい。ｐ型クラッド層３２のｐ型不純物は、Ｃ（炭素）であってもよい。ｐ型クラッド層３２の厚さは、０．０５μｍ～０．５μｍであってもよい。
　ｐ型クラッド層３２の厚さは、０．０５μｍ～０．１μｍ、０．１μｍ～０．２μｍ、０．２μｍ～０．３μｍ、０．３μｍ～０．４μｍ、または、０．４μｍ～０．５μｍであってもよい。
　ｐ型光反射層３３は、この形態では、ｐ型ＤＢＲ（Distributed Bragg Reflector：分布ブラッグ反射）層を含む。ｐ型ＤＢＲ層は、法線方向Ｙに周期的に変化する屈折率を有し、特定の波長成分を共振反射させる。
　特定の波長成分は、活性層２５で生成された光の波長成分である。ｐ型光反射層３３は、より具体的には、Ａｌ（アルミニウム）組成をそれぞれ含み、互いに異なる屈折率をそれぞれ有する複数のＡｌ組成層が積層された積層構造を有している。
　ｐ型光反射層３３は、この形態では、Ａｌ組成ζを有するｐ型高Ａｌ組成層３５、および、ｐ型高Ａｌ組成層３５のＡｌ組成ζ未満のＡｌ組成η（η＜ζ）を有するｐ型低Ａｌ組成層３６が任意の周期で交互に積層された積層構造を有している。ｐ型低Ａｌ組成層３６の屈折率は、ｐ型高Ａｌ組成層３５の屈折率よりも大きい。
　ｐ型高Ａｌ組成層３５およびｐ型低Ａｌ組成層３６は、１以上６０以下の周期で交互に積層されていてもよい。ｐ型高Ａｌ組成層３５およびｐ型低Ａｌ組成層３６の積層周期は、１～１０、１０～２０、２０～３０、３０～４０、４０～５０、または、５０～６０であってもよい。
　ｐ型高Ａｌ組成層３５は、ｐ型のＡｌζＧａ（１－ζ）Ａｓを含んでいてもよい。ｐ型高Ａｌ組成層３５のＡｌ組成ζは、ｐ型クラッド層３２のＡｌ組成εを超えていてもよい（ζ＞ε）。Ａｌ組成ζは、０．５～０．９５であってもよい。
　Ａｌ組成ζは、０．５～０．５５、０．５５～０．６、０．６～０．６５、０．６５～０．７、０．７～０．７５、０．７５～０．８、０．８～０．８５、０．８５～０．９、または、０．９～０．９５であってもよい。ｐ型高Ａｌ組成層３５のｐ型不純物濃度は、１×１０１８ｃｍ－３～１×１０１９ｃｍ－３であってもよい。ｐ型高Ａｌ組成層３５のｐ型不純物は、Ｃ（炭素）であってもよい。
　ｐ型低Ａｌ組成層３６は、ｐ型のＡｌηＧａ（１－η）Ａｓを含んでいてもよい。ｐ型低Ａｌ組成層３６のＡｌ組成ηは、ｐ型クラッド層３２のＡｌ組成ε未満（η＜ε＜ζ）であってもよい。Ａｌ組成ηは、０．０５～０．２５であってもよい。
　Ａｌ組成ηは、０．０５～０．１、０．１～０．１５、０．１５～０．２、または、０．２～０．２５であってもよい。ｐ型低Ａｌ組成層３６のｐ型不純物濃度は、１×１０１８ｃｍ－３～１×１０１９ｃｍ－３であってもよい。ｐ型低Ａｌ組成層３６のｐ型不純物は、Ｃ（炭素）であってもよい。
　ｐ型高Ａｌ組成層３５の厚さは、λ／（４×ｎ３）Åであってもよい。ｐ型低Ａｌ組成層３６の厚さは、λ／（４×ｎ４）Åであってもよい。λは、活性層２５で生成される光の波長である。ｎ３は、ｐ型高Ａｌ組成層３５の屈折率である。ｎ４は、ｐ型低Ａｌ組成層３６の屈折率である。
　ｐ型低Ａｌ組成層３６の厚さは、ｐ型高Ａｌ組成層３５の厚さ以下であってもよい。ｐ型低Ａｌ組成層３６の厚さは、ｐ型高Ａｌ組成層３５の厚さ未満であってもよい。
　ｐ型高Ａｌ組成層３５の厚さは、５００Å～９００Åであってもよい。ｐ型高Ａｌ組成層３５の厚さは、５００Å～６００Å、６００Å～７００Å、７００Å～８００Å、または、８００Å～９００Åであってもよい。
　ｐ型低Ａｌ組成層３６の厚さは、４００Å～８００Åであってもよい。ｐ型低Ａｌ組成層３６の厚さは、４００Å～５００Å、５００Å～６００Å、６００Å～７００Å、または、７００Å～８００Åであってもよい。
　ｐ型コンタクト層３４は、チップ本体２の第１主面３を形成している。ｐ型コンタクト層３４は、この形態では、ｐ型のＧａＡｓを含む。ｐ型コンタクト層３４のｐ型不純物濃度は、ｐ型光反射層３３のｐ型不純物濃度よりも高いことが好ましい。ｐ型コンタクト層３４のｐ型不純物濃度は、１×１０１９ｃｍ－３～１×１０２０ｃｍ－３であってもよい。ｐ型コンタクト層３４のｐ型不純物は、Ｃ（炭素）であってもよい。
　ｐ型コンタクト層３４の厚さは、０．０２μｍ～０．２μｍであってもよい。ｐ型コンタクト層３４の厚さは、０．０２μｍ～０．０５μｍ、０．０５μｍ～０．１μｍ、０．１μｍ～０．１５μｍ、または、０．１５μｍ～０．２μｍであってもよい。
　チップ本体２の第１主面３には、前述の複数の発光部６が形成されている（図１および図２も併せて参照）。複数の発光部６は、より具体的には、半導体積層構造２１に形成されている。
　各発光部６は、第１発光部６１および第２発光部６２を含む。第１発光部６１は、シングルモードの光を放出し、第２発光部６２は、マルチモードの光を放出する。
　まず、第１発光部６１の具体的な構造を、主に図６および図７を参照して説明する。
　第１発光部６１は、台地状のメサ構造４１を有している。複数のメサ構造４１は、半導体積層構造２１の主面（チップ本体２の第１主面３）に形成されたトレンチ７によってそれぞれ形成されている。トレンチ７は、ｐ型コンタクト層３４、ｐ型光反射層３３および活性層２５を貫通し、ｎ型半導体層２４を露出させている。トレンチ７は、ｎ型半導体層２４においてｎ型クラッド層２９を貫通し、ｎ型光反射層２８を露出させている。
　トレンチ７は、平面視において発光部６を取り囲む環状に形成されている。トレンチ７は、この形態では、断面視において第１主面３側の開口面積が底壁側の開口面積よりも大きい先細り形状（テーパ形状）に形成されている。
　トレンチ７は、より具体的には、内周壁４２、外周壁４３、ならびに、内周壁４２および外周壁４３を接続する底壁４４を有している。トレンチ７の内周壁４２および外周壁４３からは、ｎ型半導体層２４の一部およびｐ型半導体層２６が露出している。ｎ型半導体層２４の一部は、ｎ型光反射層２８の一部およびｎ型クラッド層２９である。トレンチ７の底壁４４からは、ｎ型光反射層２８が露出している。
　トレンチ７の内周壁４２は、メサ構造４１（発光部６）を形成している。つまり、トレンチ７の内周壁４２は、この形態では、平面視において円形状に形成されている（図１および図２も併せて参照）。
　トレンチ７の内周壁４２の平面形状は任意であり、メサ構造４１（発光部６）の平面形状に応じて調整される。トレンチ７の内周壁４２は、円形状に代えて、平面視において三角形状、四角形状または六角形状等の多角形状、もしくは、楕円形状に形成されていてもよい。
　トレンチ７の外周壁４３は、内周壁４２から間隔を空けて内周壁４２を取り囲んでいる。つまり、トレンチ７の外周壁４３は、メサ構造４１（発光部６）を取り囲んでいる。トレンチ７の外周壁４３は、この形態では、平面視において円形状に形成されている（図１および図２も併せて参照）。
　トレンチ７の外周壁４３の平面形状は任意である。トレンチ７の外周壁４３は、円形状に代えて、平面視において三角形状、四角形状または六角形状等の多角形状、もしくは、楕円形状に形成されていてもよい。
　トレンチ７の底壁４４は、チップ本体２の第１主面３に対して平行に形成されていてもよい。トレンチ７の底壁４４は、平面視において発光部６（メサ構造４１）を取り囲む環状（この形態では円環状）に形成されている。
　トレンチ７の底壁４４の平面形状は、内周壁４２の平面形状および外周壁４３の平面形状に応じて、三角環状、四角環状または六角環状等の多角環状、もしくは、楕円環状に形成されていてもよい。
　各メサ構造４１は、頂部４５、基部４６、ならびに、頂部４５および基部４６を接続する側壁４７を含む。
　各メサ構造４１の頂部４５は、チップ本体２の第１主面３に対して平行な方向に沿って延びている。各メサ構造４１の頂部４５は、この形態では、チップ本体２の第１主面３の一部を形成している。各メサ構造４１の頂部４５は、ｐ型半導体層２６によって形成されている。各メサ構造４１の頂部４５は、より具体的には、ｐ型コンタクト層３４によって形成されている。
　各メサ構造４１の頂部４５は、トレンチ７の内周壁４２によって形成されている。各メサ構造４１の頂部４５は、平面視において円形状に形成されている（図１および図２も併せて参照）。
　各メサ構造４１の頂部４５の平面形状は任意である。各メサ構造４１の頂部４５は、トレンチ７の内周壁４２の平面形状に応じて、平面視において三角形状、四角形状または六角形状等の多角形状、もしくは、楕円形状に形成されていてもよい。
　各メサ構造４１の頂部４５の幅ＷＭは、１０μｍ～４０μｍであってもよい。幅ＷＭは、１０μｍ～１５μｍ、１５μｍ～２０μｍ、２０μｍ～２５μｍ、２５μｍ～３０μｍ、３０μｍ～３５μｍ、または、３５μｍ～４０μｍであってもよい。
　各メサ構造４１の基部４６は、ｎ型半導体層２４によって形成されている。各メサ構造４１の基部４６は、ｎ型光反射層２８によって形成されている。各メサ構造４１の基部４６は、トレンチ７の内周壁４２によって形成されている。各メサ構造４１の基部４６は、側壁４７およびトレンチ７の底壁４４の接続部でもある。
　各メサ構造４１の基部４６は、平面視において円形状に形成されている（図１および図２も併せて参照）。各メサ構造４１の基部４６の平面形状は任意である。各メサ構造４１の基部４６は、頂部４５の平面形状に応じて、平面視において三角形状、四角形状または六角形状等の多角形状、もしくは、楕円形状に形成されていてもよい。基部４６の平面面積は、頂部４５の平面面積を超えている。
　各メサ構造４１の側壁４７は、トレンチ７の内周壁４２によって形成されている。各メサ構造４１の側壁４７は、頂部４５から基部４６に向けて下り傾斜している。これにより、各メサ構造４１は、錐台形状に形成されている。
　各メサ構造４１は、この形態では、円錐台形状に形成されている。各メサ構造４１は、頂部４５および基部４６の平面形状に応じて、三角錐台形状、四角錐台形状または六角錐台形状等の多角錐台形状、もしくは、楕円錐台形状に形成されていてもよい。
　各メサ構造４１内において側壁４７が頂部４５との間で成す角度θＭの絶対値は、９０°～１７０°であってもよい。角度θＭは、より具体的には、断面視において頂部４５の周縁点および基部４６の周縁点を結ぶラインが、メサ構造４１内において頂部４５との間で成す角度である。
　角度θＭの絶対値は、９０°～１００°、１００°～１１０°、１１０°～１２０°、１２０°～１３０°、１３０°～１４０°、１４０°～１５０°、１５０°～１６０°、または、１６０°～１７０°であってもよい。
　各メサ構造４１の厚さＴＭは、１μｍ～１０μｍであってもよい。厚さＴＭは、１μｍ～２μｍ、２μｍ～４μｍ、４μｍ～６μｍ、６μｍ～８μｍ、または、８μｍ～１０μｍであってもよい。厚さＴＭは、頂部４５および基部４６の間の法線方向Ｙに沿う距離である。
　図３～図６を参照して、各メサ構造４１においてｐ型半導体層２６は、メサ構造４１の頂部４５および活性層２５の間の任意の領域に介在された電流狭窄層５１を含む。電流狭窄層５１は、活性層２５に供給される電流を狭窄する。
　電流狭窄層５１は、活性層２５およびｐ型光反射層３３の間の領域に介在されている。電流狭窄層５１は、この形態では、ｐ型クラッド層３２およびｐ型光反射層３３の間の領域に介在されている。電流狭窄層５１は、メサ構造４１の側壁４７から露出している。
　電流狭窄層５１は、ｐ型クラッド層３２の内部に介在されていてもよい。この場合、電流狭窄層５１は、２つのｐ型クラッド層３２の間の領域に介在されていてもよい。つまり、電流狭窄層５１およびｐ型光反射層３３の間の領域に別のｐ型クラッド層３２が形成されていてもよい。別のｐ型クラッド層３２の構造は、活性層２５および電流狭窄層５１の間の領域に形成されたｐ型クラッド層３２と同様であるので、具体的に説明は省略する。
　電流狭窄層５１の厚さＴＣは、０．０１μｍ～０．１μｍであってもよい。厚さＴＣは、０．０１μｍ～０．０２μｍ、０．０２μｍ～０．０４μｍ、０．０４μｍ～０．０６μｍ、０．０６μｍ～０．０８μｍ、または、０．０８μｍ～０．１μｍであってもよい。
　電流狭窄層５１は、ｐ型電流通過層５２および電流狭窄絶縁層５３を含む。ｐ型電流通過層５２は、メサ構造４１の内方領域に形成されている。ｐ型電流通過層５２は、より具体的には、平面視においてメサ構造４１の中央部に形成されている。ｐ型電流通過層５２は、この形態では、ｐ型のＡｌσＧａ（１－σ）Ａｓを含む。
　ｐ型電流通過層５２のＡｌ組成σは、ｐ型クラッド層３２のＡｌ組成εよりも高い（σ＞ε）。ｐ型電流通過層５２のＡｌ組成σは、ｐ型光反射層３３のｐ型高Ａｌ組成層３５のＡｌ組成ζよりも高い（σ＞ζ）。
　ｐ型電流通過層５２のＡｌ組成σは、０．９～１．０であってもよい。Ａｌ組成σは、０．９～０．９５、または、０．９５～１．０であってもよい。Ａｌ組成σは、１．０未満であってもよい。ｐ型電流通過層５２のｐ型不純物濃度は、１×１０１８ｃｍ－３～１×１０２０ｃｍ－３であってもよい。ｐ型電流通過層５２のｐ型不純物は、Ｃ（炭素）であってもよい。
　平面視におけるｐ型電流通過層５２の最大幅ＴＰは、１μｍ～１５μｍであってもよい。最大幅ＴＰは、１μｍ～３μｍ、３μｍ～５μｍ、５μｍ～７μｍ、７μｍ～９μｍ、９μｍ～１１μｍ、１１μｍ～１３μｍ、または、１３μｍ～１５μｍであってもよい。
　電流狭窄絶縁層５３は、ｐ型電流通過層５２に対してメサ構造４１の側壁４７側に形成されている。電流狭窄絶縁層５３は、平面視においてｐ型電流通過層５２を取り囲む環状（この形態では円環状）に形成されている。
　電流狭窄絶縁層５３は、Ａｌ（アルミニウム）を含むＡｌ酸化物層によって形成されている。電流狭窄絶縁層５３は、より具体的には、ｐ型電流通過層５２の一部をメサ構造４１の側壁４７側から酸化させることによって形成されている。つまり、電流狭窄絶縁層５３は、Ａｌ酸化物中にＧａ（ガリウム）およびＡｓ（砒素）を含む。
　各メサ構造４１の内部を流れる電流は、電流狭窄絶縁層５３を迂回してｐ型電流通過層５２に流れ込む。これにより、ｐ型電流通過層５２を介して活性層２５に供給される電流の密度が高められる。活性層２５において法線方向Ｙにｐ型電流通過層５２に対向する領域が、発光領域５４となる。
　各メサ構造４１は、外部端子１１から半導体積層構造２１に供給される電流を狭窄する。したがって、メサ構造４１の内部においてｎ型半導体層２４、活性層２５およびｐ型半導体層２６には比較的高い電流密度を有する電流が流れる。これにより、活性層２５において生成される光の発光効率が高められている。
　メサ構造４１の電流密度は、メサ構造４１のサイズに反比例する。つまり、メサ構造４１のサイズが小さい程、電流狭窄効果が高まるので、メサ構造４１の電流密度は増加する。一方、メサ構造４１のサイズが大きい程、電流狭窄効果が低減するので、メサ構造４１の電流密度は減少する。
　各活性層２５において生成された光は、メサ構造４１内においてｎ型光反射層２８およびｐ型光反射層３３の間を法線方向Ｙに沿って往復しながら、共振によって増幅される。そして、増幅された光は、各メサ構造４１の頂部４５からレーザ光として取り出される。
　トレンチ７の外周壁４３から露出するメサ構造４１外の半導体積層構造２１にも電流狭窄層５１に対応した層が形成されている。メサ構造４１外の電流狭窄層５１に対応した層は、電流狭窄の機能を生じさせない点を除いて、メサ構造４１内の電流狭窄層５１と略同様の構造を有している。
　メサ構造４１外の電流狭窄層５１に対応した層については、電流狭窄の機能を生じさせない点を除いて、電流狭窄層５１の説明が準用される。メサ構造４１外の電流狭窄層５１に対応した層については、電流狭窄層５１と同一符号を付して説明を省略する。
　図６を参照して、各メサ構造４１の側壁４７の表層部には側壁絶縁層８０が形成されている。側壁絶縁層８０は、メサ構造４１の頂部４５および基部４６の間の領域を側壁４７に沿って延びている。側壁絶縁層８０は、メサ構造４１の側壁４７から露出している。つまり、各メサ構造４１の側壁４７は、側壁絶縁層８０によって形成された部分を含む。
　側壁絶縁層８０は、平面視において電流狭窄絶縁層５３に対向している。側壁絶縁層８０は、平面視においてｐ型電流通過層５２を露出させている。側壁絶縁層８０は、より具体的には、メサ構造４１の頂部４５の接線方向Ｘ（以下、単に「接線方向Ｘ」という。）に関して、電流狭窄絶縁層５３の一端部および他端部の間の領域に対向している。接線方向Ｘは、メサ構造４１の頂部４５に平行な方向でもある。
　側壁絶縁層８０は、断面視において接線方向Ｘに沿う長さが互いに異なる第１部分８１および第２部分８２を含む。側壁絶縁層８０の第１部分８１は、メサ構造４１の側壁４７から接線方向Ｘに沿って内方領域に向かって延びている。第１部分８１は、メサ構造４１の側壁４７から露出する外端部、および、メサ構造４１内に位置する内端部を有している。
　側壁絶縁層８０の第２部分８２は、メサ構造４１の側壁４７から接線方向Ｘに沿って内方領域に向かって延びている。第２部分８２は、メサ構造４１の側壁４７から露出する外端部、および、メサ構造４１内に位置する内端部を有している。第２部分８２の内端部は、第１部分８１の内端部よりもメサ構造４１の側壁４７側に位置している。
　第１部分８１は、接線方向Ｘに関して、第１長さＬＰ１を有している。第２部分８２は、接線方向Ｘに関して、第２長さＬＰ２を有している。第２部分８２の第２長さＬＰ２は、第１部分８１の第１長さＬＰ１未満（ＬＰ２＜ＬＰ１）である。
　第１部分８１の第１長さＬＰ１は、０．５μｍ～５．０μｍであってもよい。第１長さＬＰ１は、０．５μｍ～１．０μｍ、１．０μｍ～２．０μｍ、２．０μｍ～３．０μｍ、３．０μｍ～４．０μｍ、または、４．０μｍ～５．０μｍであってもよい。
　第２部分８２の第２長さＬＰ２は、０μｍを超えて１．０μｍ以下であってもよい。第２長さＬＰ２は、０μｍを超えて０．０２μｍ以下、０．０２μｍ～０．０４μｍ、０．０４μｍ～０．０６μｍ、０．０６μｍ～０．０８μｍ、または、０．０８μｍ～１μｍであってもよい。むろん、第２長さＬＰ２は、０μｍであってもよい。つまり、複数の第２部分８２の一部または全部を有さない側壁絶縁層８０が形成されていてもよい。
　第１部分８１および第２部分８２は、法線方向Ｙに交互に形成されている。これにより、側壁絶縁層８０は、断面視において櫛歯形状に形成されている。側壁絶縁層８０は、ｎ型半導体層２４に形成された領域、および、ｐ型半導体層２６に形成された領域を含む。
　ｎ型半導体層２４においてｎ型光反射層２８のｎ型高Ａｌ組成層３０は、メサ構造４１の側壁４７から露出する第１露出部８３を含む。また、ｎ型光反射層２８のｎ型低Ａｌ組成層３１は、メサ構造４１の側壁４７から露出する第２露出部８４を含む。また、ｎ型クラッド層２９は、メサ構造４１の側壁４７から露出する第３露出部８５を含む。
　ｎ型高Ａｌ組成層３０の第１露出部８３は、Ａｌ（アルミニウム）酸化物を含む第１Ａｌ酸化物層８６を含む。第１Ａｌ酸化物層８６は、ｎ型高Ａｌ組成層３０の第１露出部８３の酸化によって形成されている。第１Ａｌ酸化物層８６は、接線方向Ｘに沿って延びている。第１Ａｌ酸化物層８６は、ｎ型高Ａｌ組成層３０の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　ｎ型低Ａｌ組成層３１の第２露出部８４は、Ａｌ酸化物を含む第２Ａｌ酸化物層８７を含む。第２Ａｌ酸化物層８７は、ｎ型低Ａｌ組成層３１の第２露出部８４の酸化によって形成されている。第２Ａｌ酸化物層８７は、接線方向Ｘに沿って延びている。第２Ａｌ酸化物層８７は、ｎ型低Ａｌ組成層３１の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　ｎ型クラッド層２９の第３露出部８５は、Ａｌ酸化物を含む第３Ａｌ酸化物層８８を含む。第３Ａｌ酸化物層８８は、ｎ型クラッド層２９の第３露出部８５の酸化によって形成されている。第３Ａｌ酸化物層８８は、接線方向Ｘに沿って延びている。第３Ａｌ酸化物層８８は、ｎ型クラッド層２９の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　接線方向Ｘに関して、第１Ａｌ酸化物層８６の長さは、第２Ａｌ酸化物層８７の長さ、および、第３Ａｌ酸化物層８８の長さよりも大きい。これは、ｎ型高Ａｌ組成層３０のＡｌ組成αが、ｎ型低Ａｌ組成層３１のＡｌ組成βおよびｎ型クラッド層２９のＡｌ組成γよりも大きい（β＜γ＜α）ためである。
　接線方向Ｘに関して、第３Ａｌ酸化物層８８の長さは、第２Ａｌ酸化物層８７の長さよりも大きい。これは、ｎ型クラッド層２９のＡｌ組成γが、ｎ型低Ａｌ組成層３１のＡｌ組成βおよびよりも大きい（β＜γ）ためである。
　第１Ａｌ酸化物層８６および第２Ａｌ酸化物層８７は、法線方向Ｙに沿って交互に形成されている。第１Ａｌ酸化物層８６は、側壁絶縁層８０の第１部分８１を形成している。第２Ａｌ酸化物層８７は、側壁絶縁層８０の第２部分８２を形成している。また、この形態では、第３Ａｌ酸化物層８８は、側壁絶縁層８０の第２部分８２を形成している。
　これら第１Ａｌ酸化物層８６、第２Ａｌ酸化物層８７および第３Ａｌ酸化物層８８によって、側壁絶縁層８０においてｎ型半導体層２４に位置する領域が形成されている。
　ｐ型半導体層２６においてｐ型光反射層３３のｐ型高Ａｌ組成層３５は、メサ構造４１の側壁４７から露出する第１露出部９３を含む。また、ｐ型光反射層３３のｐ型低Ａｌ組成層３６は、メサ構造４１の側壁４７から露出する第２露出部９４を含む。また、ｐ型クラッド層３２は、メサ構造４１の側壁４７から露出する第３露出部９５を含む。
　ｐ型高Ａｌ組成層３５の第１露出部９３は、Ａｌ酸化物を含む第１Ａｌ酸化物層９６を含む。第１Ａｌ酸化物層９６は、ｐ型高Ａｌ組成層３５の第１露出部９３の酸化によって形成されている。第１Ａｌ酸化物層９６は、接線方向Ｘに沿って延びている。第１Ａｌ酸化物層９６は、ｐ型高Ａｌ組成層３５の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　ｐ型低Ａｌ組成層３６の第２露出部９４は、Ａｌ酸化物を含む第２Ａｌ酸化物層９７を含む。第２Ａｌ酸化物層９７は、ｐ型低Ａｌ組成層３６の第２露出部９４の酸化によって形成されている。第２Ａｌ酸化物層９７は、接線方向Ｘに沿って延びている。第２Ａｌ酸化物層９７は、ｐ型低Ａｌ組成層３６の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　ｐ型クラッド層３２の第３露出部９５は、Ａｌ酸化物を含む第３Ａｌ酸化物層９８を含む。第３Ａｌ酸化物層９８は、ｐ型クラッド層３２の第３露出部９５の酸化によって形成されている。第３Ａｌ酸化物層９８は、接線方向Ｘに沿って延びている。第３Ａｌ酸化物層９８は、ｐ型クラッド層３２の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　接線方向Ｘに関して、第１Ａｌ酸化物層９６の長さは、第２Ａｌ酸化物層９７の長さ、および、第３Ａｌ酸化物層９８の長さよりも大きい。これは、ｐ型高Ａｌ組成層３５のＡｌ組成ζが、ｐ型低Ａｌ組成層３６のＡｌ組成η、および、ｐ型クラッド層３２のＡｌ組成εよりも大きい（η＜ε＜ζ）ためである。
　接線方向Ｘに関して、第３Ａｌ酸化物層９８の長さは、第２Ａｌ酸化物層９７の長さよりも大きい。これは、ｐ型クラッド層３２のＡｌ組成εが、ｐ型低Ａｌ組成層３６のＡｌ組成ηおよびよりも大きい（η＜ε）ためである。
　第１Ａｌ酸化物層９６および第２Ａｌ酸化物層９７は、法線方向Ｙに沿って交互に形成されている。第１Ａｌ酸化物層９６は、側壁絶縁層８０の第１部分８１を形成している。第２Ａｌ酸化物層９７は、側壁絶縁層８０の第２部分８２を形成している。また、この形態では、第３Ａｌ酸化物層９８は、側壁絶縁層８０の第２部分８２を形成している。
　これら第１Ａｌ酸化物層９６、第２Ａｌ酸化物層９７および第３Ａｌ酸化物層９８によって、側壁絶縁層８０においてｐ型半導体層２６に位置する領域が形成されている。
　側壁絶縁層８０（第１Ａｌ酸化物層８６、第２Ａｌ酸化物層８７、第１Ａｌ酸化物層９６および第２Ａｌ酸化物層９７）は、トレンチ７の外周壁４３から露出する半導体積層構造２１にも形成されている。
　トレンチ７の外周壁４３に形成された側壁絶縁層８０は、メサ構造４１の側壁４７（トレンチ７の内周壁４２）に形成された側壁絶縁層８０と略同様の構造を有している。トレンチ７の外周壁４３に形成された側壁絶縁層８０については、メサ構造４１の側壁４７（トレンチ７の内周壁４２）に形成された側壁絶縁層８０の説明が準用されるものとして、説明を省略する。
　主に図３～図７を参照して、チップ本体２の第１主面３の上には、前述の絶縁層８が形成されている。絶縁層８は、活性層２５の発光波長λに対して透明な絶縁材料または透光性を有する絶縁材料を含む。
　絶縁層８は、この形態では、窒化シリコン（ＳｉＮ）を含む単層構造を有している。絶縁層８は、窒化シリコン（ＳｉＮ）に代えてまたはこれに加えて、酸化シリコン（ＳｉＯ２）を含んでいてもよい。
　絶縁層８は、チップ本体２の第１主面３の上からこの順に形成された窒化シリコン膜および酸化シリコン膜を含む積層構造を有していてもよい。絶縁層８は、チップ本体２の第１主面３の上からこの順に形成された酸化シリコン膜および窒化シリコン膜を含む積層構造を有していてもよい。
　絶縁層８は、チップ本体２の第１主面３の上からトレンチ７に入り込み、メサ構造４１を被覆している。絶縁層８は、より具体的には、主面被覆部１０１、内壁被覆部１０２および頂部被覆部１０３を含む。
　絶縁層８の主面被覆部１０１は、チップ本体２の第１主面３を被覆している。絶縁層８の内壁被覆部１０２は、トレンチ７の内壁（内周壁４２、外周壁４３および底壁４４）を被覆している。絶縁層８の頂部被覆部１０３は、メサ構造４１の頂部４５を被覆している。
　内壁被覆部１０２は、トレンチ７内において凹状の空間を形成するように、トレンチ７の外周壁４３、底壁４４および内周壁４２に沿って膜状に形成されている。つまり、内壁被覆部１０２は、メサ構造４１の側壁４７を被覆している。内壁被覆部１０２においてメサ構造４１の側壁４７を被覆する部分は、側壁絶縁層８０に接している。
　図７を参照して、頂部被覆部１０３には、メサ構造４１の頂部４５を選択的に露出させるコンタクト孔１０４が形成されている。コンタクト孔１０４は、より具体的には、ｐ型コンタクト層３４を露出させている。コンタクト孔１０４は、平面視において環状（この形態では円環状）に形成されている。
　頂部被覆部１０３においてコンタクト孔１０４よりも内方に位置する領域には、メサ構造４１の頂部４５側に向けて窪んだリセス部１０５が形成されている。リセス部１０５は、平面視において環状（この形態では円環状）に形成されている。
　これにより、頂部被覆部１０３においてリセス部１０５によって取り囲まれた領域に第１突出部１０６が形成されている。また、頂部被覆部１０３においてリセス部１０５およびコンタクト孔１０４の間の領域に第２突出部１０７が形成されている。
　第１突出部１０６は、リセス部１０５によって島状または点状に形成されている。第１突出部１０６は、この形態では、平面視において円形状に形成されている。第２突出部１０７は、環状（この形態では円環状）に形成されている。
　つまり、リセス部１０５は、第１突出部１０６を形成する第１側壁１０８、第２突出部１０７を形成する第２側壁１０９、ならびに、第１側壁１０８および第２側壁１０９を接続する底壁１１０を有している。
　リセス部１０５の第１側壁１０８は、頂部被覆部１０３の主面から底壁１１０に向けて下り傾斜した傾斜面を有している。リセス部１０５の第２側壁１０９は、頂部被覆部１０３の主面から底壁１１０に向けて下り傾斜した傾斜面を有している。リセス部１０５は、断面視において底壁１１０側の幅が開口側の幅よりも小さいテーパ形状に形成されている。
　第１突出部１０６は、法線方向Ｙに活性層２５の発光領域５４に対向している。第１突出部１０６は、法線方向Ｙにｐ型電流通過層５２に対向している。
　頂部被覆部１０３において第１突出部１０６を形成する部分の厚さは、（ｎ＋１）λ／２に設定される。頂部被覆部１０３において第２突出部１０７を形成する部分の厚さは、（ｎ＋１）λ／２に設定される。頂部被覆部１０３においてリセス部１０５の底壁１１０を形成する部分の厚さは、（２ｎ＋１）λ／４に設定される。ｎは、整数である。λは、活性層２５で生成される光の波長である。
　メサ構造４１の頂部４５から放出されたレーザ光は、スネルの法則によって、第１側壁１０８および第２側壁１０９によって屈折させられ、第１突出部１０６側に集光される。これにより、第１側壁１０８および第２側壁１０９が法線方向Ｙに延びる垂直面である場合に比べて、レーザ光の指向性が高められる。
　図３～図７を参照して、絶縁層８の上には、前述の第１主面電極層９が形成されている。第１主面電極層９の外側電極層１３は、絶縁層８の主面被覆部１０１に沿って膜状に延びている。外側電極層１３の各厚膜部１５は、断面視においてチップ本体２の第１主面３から離れる方向に向かって幅が狭まるテーパ部を含む。
　第１主面電極層９の各内側電極層１４は、対応するトレンチ７内において凹状の空間が形成されるように外側電極層１３から絶縁層８の内壁被覆部１０２に沿って膜状に延びている。各内側電極層１４は、対応するメサ構造４１の基部４６から側壁４７を介して頂部４５を被覆している。
　各内側電極層１４の他端部１４ｂは、各メサ構造４１の頂部４５を被覆している。各内側電極層１４の他端部１４ｂは、絶縁層８の頂部被覆部１０３の上からコンタクト孔１０４に入り込んでいる。これにより、各内側電極層１４は、第１主面電極層９は、コンタクト孔１０４内においてｐ型コンタクト層３４に電気的に接続されている。
　各内側電極層１４の他端部１４ｂには、絶縁層８の頂部被覆部１０３を選択的に露出させる開口１１１が形成されている。開口１１１は、より具体的には、第２突出部１０７の一部、リセス部１０５および第１突出部１０６を露出させている。
　開口１１１は、この形態では、平面視において円形状に形成されている。開口１１１の平面形状は任意である。開口１１１は、円形状に代えて、平面視において三角形状、四角形状または六角形状等の多角形状、もしくは、楕円形状に形成されていてもよい。
　開口１１１の開口幅ＷＯは、５μｍ～２０μｍであってもよい。開口幅ＷＯは、５μｍ～１０μｍ、１０μｍ～１５μｍ、または、１５μｍ～２０μｍであってもよい。
　開口１１１は、法線方向Ｙにｐ型電流通過層５２に対向している。開口１１１は、法線方向Ｙに活性層２５の発光領域５４に対向している。
　第１主面電極層９は、この形態では、複数の電極膜が積層された積層構造を有している。第１主面電極層９は、より具体的には、絶縁層８側からこの順に積層された第１電極膜１１２、第２電極膜１１３および第３電極膜１１４を含む。
　第１電極膜１１２および第２電極膜１１３は、第３電極膜１１４に対する下地電極膜を形成している。第１電極膜１１２は、チタンを含んでいてもよい。第２電極膜１１３は、金を含んでいてもよい。第３電極膜１１４は、金を含んでいてもよい。
　第３電極膜１１４の厚さは、第１電極膜１１２の厚さ以上である。第３電極膜１１４の厚さは、より具体的には、第１電極膜１１２の厚さよりも大きい。第３電極膜１１４の厚さは、第２電極膜１１３の厚さ以上である。第３電極膜１１４の厚さは、より具体的には、第２電極膜１１３の厚さよりも大きい。
　外側電極層１３は、第１電極膜１１２、第２電極膜１１３および第３電極膜１１４を含む。より具体的には、外側電極層１３の厚膜部１５は、第１電極膜１１２、第２電極膜１１３および第３電極膜１１４を含む。第３電極膜１１４は、厚膜部１５のテーパ部を形成している。外側電極層１３の薄膜部１６は、第１電極膜１１２および第２電極膜１１３を含む。一方、内側電極層１４は、第１電極膜１１２および第２電極膜１１３を含む。
　図４を参照して、第１主面電極層９の上には、前述の外部端子１１が形成されている。外部端子１１は、より具体的には、外側電極層１３の薄膜部１６の上に形成されている。外部端子１１は、第３電極膜１１４と共通の工程を経て形成された電極膜である。したがって、外部端子１１は、第３電極膜１１４と等しい厚さを有している。また、外部端子１１は、第３電極膜１１４と同じ導電材料（つまり金）を含む。
　図３を参照して、第１主面電極層９の上には、前述の引き回し配線１２が形成されている。引き回し配線１２は、より具体的には、外側電極層１３の薄膜部１６の上に形成されている。引き回し配線１２は、第３電極膜１１４と共通の工程を経て形成された電極膜である。したがって、引き回し配線１２は、第３電極膜１１４と等しい厚さを有している。また、引き回し配線１２は、第３電極膜１１４と同じ導電材料（つまり金）を含む。
　図３～図５を参照して、チップ本体２の第２主面４の上には、第２主面電極層１１５が形成されている。第２主面電極層１１５は、チップ本体２の第２主面４の全域を被覆している。第２主面電極層１１５は、基板２０の第２基板主面２３との間でオーミック接触を形成している。
　第２主面電極層１１５は、この形態では、複数の電極膜が積層された積層構造を有している。第２主面電極層１１５は、より具体的には、基板２０の第２基板主面２３側からこの順に積層された第１電極膜１１６、第２電極膜１１７および第３電極膜１１８を含む。第１電極膜１１６は、金ゲルマニウム合金を含んでいてもよい。第２電極膜１１７は、ニッケルを含んでいてもよい。第３電極膜１１８は、金を含んでいてもよい。
　次に、図８を参照して、第２発光部６２の具体的な構造を説明する。なお、図８において、第１発光部６１と第２発光部６２との間で共通する構成については同一の参照符号を付し、その説明を省略する。
　第２発光部６２は、メサ構造４１上の頂部被覆部１０３にリセス部１０５が形成されていない点で、第１発光部６１と異なっている。これにより、第２発光部６２は、第１突出部１０６および第２突出部１０７を有しておらず、頂部被覆部１０３が平坦な上面を有している。
　第２発光部６２の頂部被覆部１０３は、メサ構造４１の頂部４５に沿って一定の厚さを有している。より具体的には、第２発光部６２の頂部被覆部１０３の厚さは、第１発光部６１の第１突出部１０６および第２突出部１０７と同じ厚さであってもよい。つまり、第２発光部６２の頂部被覆部１０３の厚さは、（ｎ＋１）λ／２に設定される。
　以上、面発光レーザ装置１によれば、第１主面電極層９が内側電極層１４の厚さＴｉｎよりも大きい厚さＴｏｕｔを有する外側電極層１３を含む。これにより、チップ本体２の第１主面３側に外力が加えられる場合には、当該外力を外側電極層１３によって受け止めることができる。その結果、発光部６に対する応力を緩和できるから、応力に起因する発光部６の劣化を抑制できる。
　また、外側電極層１３は、厚膜部１５および薄膜部１６を含む。これにより、厚膜部１５だけを含む場合に比べて、外側電極層１３の伸縮に起因する応力（たとえば熱応力）を低減できる。よって、外側電極層１３から発光部６に加えられる応力を適切に低減できる。
　複数の厚膜部１５を不規則に配列させた場合、外側電極層１３に生じる応力も不規則になる。この場合、発光部６において応力が集中する可能性がある。したがって、１つの発光部６に対して複数の厚膜部１５が規則的に配列されていることが好ましい。これにより、発光部６に対する不所望な応力集中を抑制できる。
　一方、内側電極層１４は、比較的小さい厚さを有している。これにより、内側電極層１４から発光部６に加えられる応力を低減できる。その結果、応力に起因する発光部６の劣化を効果的に抑制できる。特に、トレンチ７の内壁を露出させる内側電極層１４によれば、発光部６に加えられる応力を適切に緩和できる。
　また、複数の内側電極層１４は、対応する発光部６および外側電極層１３の間の領域において共通の方向にそれぞれ延びている。このような構造によれば、各内側電極層１４の伸縮に起因して各発光部６に加えられる応力（たとえば熱応力）の方向を一定方向に制限できる。これにより、各発光部６に対する応力のばらつきを抑制できるから、各発光部６に対する不所望な応力集中を抑制できる。
　また、複数の内側電極層１４は、この形態では、対応する発光部６から外部端子１１に沿うチップ本体２の側面５Ａに向けて延びている。このような構造によれば、各発光部６および外部端子１１を結ぶ電流経路において電流の回り込みを抑制できる。よって、各発光部６に対する不所望な応力集中を抑制しながら、抵抗値の増加を抑制できる。
　また、面発光レーザ装置１によれば、図７を参照して、第１発光部６１の第１突出部１０６の厚さｄ１は、発光波長λに対して第１の光学的な厚さが（ｎ＋１）λ/２（ｎ：整数）に設定されている。一方、第１発光部６１のリセス部１０５の底壁１１０を形成する部分の厚さｄ２は、発光波長λに対して第２の光学的な厚さが（２ｎ＋１）λ／４（ｎ：整数）に設定されている。この条件に従い設定された物理的な厚さｄ１とｄ２とを比べると、厚さｄ１＞厚さｄ２となっている。
　マルチモードに係る光の出力は、メサ構造４１の活性層２５の外周部で大きくなる。そこで、第１発光部６１のリセス部１０５の底壁１１０において、発光波長λに対して第２の光学的な厚さが（２ｎ＋１）λ／４に設定され、発光波長λの光の反射率が低くなっている。これにより、第１発光部６１のリセス部１０５の底壁１１０におけるマルチモードの光の反射率を低下させることができる。その結果、リセス部１０５の底壁１１０においては、活性層２５から発せられたマルチモードの光が増幅することを抑制でき、光の出力を第１突出部１０６よりも低減できるので、入力電流を増加させても、シングルモードの光を優先的に増幅させ、狭いビーム角のレーザ光を発振することができる。これにより、第１発光部６１では、図９のシングルモードの形状のように、ビーム角が狭い単峰性のレーザ光を出力することができる。
　これに対して、第２発光部６２では、開口１１１から露出する頂部被覆部１０３の厚さｄ３は、全体にわたって、発光波長λに対して第３の光学的な厚さが（ｎ＋１）λ/２（ｎ：整数）に設定されている。そのため、第２発光部６２の頂部被覆部１０３においては、活性層２５から発せられたマルチモードの光が一様に増幅され、広いビーム角のレーザ光を発振することができる。これにより、第２発光部６２では、図９のマルチモードの形状のように、シングルモードに比べてビーム角が広い多峰性のレーザ光を出力することができる。
　シングルモードのビームの特性およびマルチモードのビームの特性は、互いに反対の関係である。つまり、シングルモードのビーム（光）は、ビーム形状が略円形でありビーム角が狭く、強度がその中心に集中している。一方、マルチモードのビーム（光）は、ビーム形状が複数の円や楕円形でありビーム角が広く、強度のピークも、その中心だけでなく、ランダムに分布している。また、図１０を参照して、シングルモードのビーム光は、マルチモードのビーム光に比べて、光出力が低くなっている。
　ここで、面発光レーザ装置１の用途によっては、マルチモードのビーム光のようにビーム角が広く、かつシングルモードのビーム光のような単峰性のビームを放射したい場合がある。
　そこで、この実施形態では、シングルモードのレーザ光を出力する第１発光部６１と、マルチモードのレーザ光を出力する第２発光部６２とが、共通の半導体積層構造２１に混在されている。これにより、図９の合成波の形状のように、ビーム角が広く、かつ単峰性のビームを得ることができる。
　このような合成波を得ることができる第１発光部６１および第２発光部６２の配列パターンは、たとえば、図１１～図１８の通りである。なお、第１発光部６１および第２発光部６２の配列パターンは、図１１～図１８のパターンに限られず、様々なパターンを採用することができる。図１１～図１８では、第１発光部６１にのみハッチングを付している。また、図１１～図１８では、第１発光部６１および第２発光部６２の配列パターンの説明に必要な符号のみを付し、それ以外の符号については省略している。
　まず、たとえば図１１を参照して、平面視四角形状のチップ本体２の略中央部に、複数の第２発光部６２が配列されている。複数の第１発光部６１は、複数の第２発光部６２を取り囲んでいてもよい。
　また、図１２を参照して、平面視四角形状のチップ本体２の略中央部に、複数の第１発光部６１が配列され、複数の第２発光部６２は、複数の第１発光部６１を取り囲んでいてもよい。
　また、図１３を参照して、複数の第１発光部６１が、外部端子１１の近傍領域に配列されていてもよい。この形態では、チップ本体２を長手方向に略２分割した場合において、外部端子１１が配置されたチップ本体２の半分側に複数の第１発光部６１が配列されていてもよい。一方、複数の第２発光部６２は、外部端子１１が配置されていないチップ本体２の半分側（第１発光部６１に対して外部端子１１の反対側）に配列されていてもよい。
　また、図１４を参照して、複数の第２発光部６２が、外部端子１１の近傍領域に配列されていてもよい。この形態では、チップ本体２を長手方向に略２分割した場合において、外部端子１１が配置されたチップ本体２の半分側に複数の第２発光部６２が配列されていてもよい。一方、複数の第１発光部６１は、外部端子１１が配置されていないチップ本体２の半分側（第２発光部６２に対して外部端子１１の反対側）に配列されていてもよい。
　また、図１５を参照して、複数の第１発光部６１および複数の第２発光部６２が、それぞれ、チップ本体２の第１主面３の全体にわたって離散的に配列されていてもよい。つまり、複数の第１発光部６１および複数の第２発光部６２は、不規則に散らばっていてもよい。
　また、図１６～図１８を参照して、複数の第１発光部６１および複数の第２発光部６２が、それぞれ、チップ本体２の第１主面３において直線状に配列されていてもよい。ここで、「直線状に配列」は、図１６および図１８のように、複数の第１発光部６１および複数の第２発光部６２が、完全な直線状に配列されている場合、および図１７のように、複数の第１発光部６１および複数の第２発光部６２が、ジグザグに配列され、略直線状になっている場合を含む。
　より具体的には、図１６を参照して、複数の第１発光部６１および複数の第２発光部６２が、それぞれ、チップ本体２の長手方向に沿う直線状に配列されていてもよい。この場合、直線状の複数の第１発光部６１および直線状の複数の第２発光部６２は、チップ本体２の短手方向に沿って交互に配列されていてもよい。
　また、図１７を参照して、複数の第１発光部６１および複数の第２発光部６２が、それぞれ、チップ本体２の短手方向に沿う直線状に配列されていてもよい。この場合、直線状の複数の第１発光部６１および直線状の複数の第２発光部６２は、チップ本体２の長手方向に沿って交互に配列されていてもよい。
　また、図１８を参照して、複数の第１発光部６１および複数の第２発光部６２が、それぞれ、チップ本体２の側面５Ａ～５Ｄに対して傾斜した方向に沿う直線状に配列されていてもよい。この場合、直線状の複数の第１発光部６１および直線状の複数の第２発光部６２は、チップ本体２の長手方向に沿って交互に配列されていてもよい。
　また、この面発光レーザ装置１では、第１発光部６１および第２発光部６２の配列パターンを適宜変更することに加え、図１９に示すように、第１発光部６１と第２発光部６２の幅を異ならせてもよいし、図２０に示すように、複数の第１発光部６１において、第１突出部１０６の幅を異ならせてもよい。
　より具体的には、図１９を参照して、第１発光部６１（メサ構造４１）の基部４６の幅ＷＭ１が、第２発光部６２（メサ構造４１）の基部４６の幅ＷＭ２よりも広くてもよい。また、図２０を参照して、１つの第１発光部６１の第１突出部１０６の幅ＷＰ１は、他の第１発光部６１の第１突出部１０６の幅ＷＰ２よりも広くてもよい。
　このように、第１発光部６１および第２発光部６２は、図１１～図１８に示すパターンや、その他、様々なパターンで配列することができる。一方、第１発光部６１および第２発光部６２の混合比（たとえば、発光面積の比）の観点では、マルチモードのレーザ光を出力する第２発光部（Ｂ）に対する、シングルモードのレーザ光を出力する第１発光部６１（Ａ）の混合割合は、例えば、２０％～８０％であることが好ましく、具体的に好ましくは、２５％～７５％であってもよい。第１発光部６１（Ａ）の混合割合がこの範囲であることによって、比較的にビーム角が広く、かつ単峰性に近いビームを得ることができる。
　たとえば、図２１を参照して、シングルモードのレーザ光を出力する第１発光部６１（Ａ）と、マルチモードのレーザ光を出力する第２発光部６２（Ｂ）との混合比（Ａ：Ｂ）を検討する。より具体的には、Ａ：Ｂ＝１：３（Ｂ＝７５％）、Ａ：Ｂ＝１：１（Ｂ＝５０％）、Ａ：Ｂ＝２：１（Ｂ＝３３％）およびＡ：Ｂ＝３：１（Ｂ＝２５％）のときの合成波を確認したところ、図２２～図２５の通りとなった。この結果から、第１発光部６１（Ａ）の混合割合が２０％～８０％であれば、比較的にビーム角が広く、かつ単峰性に近いビームを得ることができると考えられる。
　図２６Ａ～図２６Ｍは、図５に対応する領域の拡大図であって、図１に示す面発光レーザ装置１の製造方法の一例を説明するための図である。図２６Ａ～図２６Ｍでは、第２発光部６２の図示が省略されているが、図２６Ｈの工程を除いて、第２発光部６２の製造工程は第１発光部６１と共通する。
　図２６Ａを参照して、面発光レーザ装置１の製造にあたり、まず、基板２０が用意される。次に、基板２０の第１基板主面２２の上に、ｎ型バッファ層２７が形成される。ｎ型バッファ層２７は、ｎ型のＧａＡｓを含む。ｎ型バッファ層２７は、エピタキシャル成長法によって形成される。
　次に、図２６Ｂを参照して、ｎ型バッファ層２７の上に、ｎ型光反射層２８が形成される。ｎ型光反射層２８は、ｎ型高Ａｌ組成層３０およびｎ型低Ａｌ組成層３１を任意の周期で交互に積層させることにより形成される。
　ｎ型高Ａｌ組成層３０は、ｎ型のＡｌαＧａ（１－α）Ａｓを含む。ｎ型高Ａｌ組成層３０のＡｌ組成αは、０．５以上０．９５以下であってもよい。ｎ型低Ａｌ組成層３１は、ｎ型のＡｌβＧａ（１－β）Ａｓを含む。ｎ型低Ａｌ組成層３１のＡｌ組成βは、０．０５以上０．２５以下であってもよい。ｎ型高Ａｌ組成層３０およびｎ型低Ａｌ組成層３１は、エピタキシャル成長法によって形成される。
　次に、ｎ型光反射層２８の上に、ｎ型クラッド層２９が形成される。ｎ型クラッド層２９は、ｎ型のＡｌγＧａ（１－γ）Ａｓを含む。ｎ型クラッド層２９のＡｌ組成γは、０．２以上０．７以下であってもよい。ｎ型クラッド層２９は、エピタキシャル成長法によって形成される。
　次に、図２６Ｃを参照して、ｎ型クラッド層２９の上に、活性層２５が形成される。活性層２５は、量子井戸層および障壁層を任意の周期で交互に積層させることにより形成される。量子井戸層は、ＧａＡｓを含む。障壁層は、ＡｌδＧａ（１－δ）Ａｓを含む。障壁層のＡｌ組成δは、０．１５以上０．５以下であってもよい。量子井戸層および障壁層は、エピタキシャル成長法によって形成される。
　次に、図２６Ｄを参照して、活性層２５の上に、ｐ型クラッド層３２が形成される。ｐ型クラッド層３２は、ｐ型のＡｌεＧａ（１－ε）Ａｓを含む。ｐ型クラッド層３２のＡｌ組成εは、０．２以上０．７以下であってもよい。ｐ型クラッド層３２は、エピタキシャル成長法によって形成される。
　次に、ｐ型クラッド層３２の上に、ｐ型電流通過層５２および電流狭窄絶縁層５３のベースとなるｐ型ベース層１２２が形成される。ｐ型ベース層１２２は、ｐ型のＡｌσＧａ（１－σ）Ａｓを含む。ｐ型ベース層１２２のＡｌ組成σは、０．９以上１．０以下であってもよい。ｐ型ベース層１２２は、エピタキシャル成長法によって形成される。
　次に、ｐ型ベース層１２２の上に、ｐ型光反射層３３が形成される。ｐ型光反射層３３は、ｐ型高Ａｌ組成層３５およびｐ型低Ａｌ組成層３６を任意の周期で交互に積層させることにより形成される。
　ｐ型高Ａｌ組成層３５は、ｐ型のＡｌζＧａ（１－ζ）Ａｓを含む。ｐ型高Ａｌ組成層３５のＡｌ組成ζは、０．５以上０．９５以下であってもよい。ｐ型低Ａｌ組成層３６は、ｐ型のＡｌηＧａ（１－η）Ａｓを含む。ｐ型低Ａｌ組成層３６のＡｌ組成ηは、０．０５以上０．２５以下であってもよい。ｐ型高Ａｌ組成層３５およびｐ型低Ａｌ組成層３６は、エピタキシャル成長法によって形成される。
　次に、ｐ型光反射層３３の上に、ｐ型コンタクト層３４が形成される。ｐ型コンタクト層３４は、ｐ型のＧａＡｓを含む。ｐ型コンタクト層３４は、エピタキシャル成長法によって形成される。これにより、基板２０の第１基板主面２２の上からこの順に積層されたｎ型半導体層２４、活性層２５およびｐ型半導体層２６を含む半導体積層構造２１が形成される。
　次に、図２６Ｅを参照して、半導体積層構造２１の上に、所定パターンを有するマスク１２３が形成される。マスク１２３は、複数の開口１２４を有している。複数の開口１２４は、半導体積層構造２１においてメサ構造４１（発光部６）を形成するトレンチ７を形成すべき領域をそれぞれ露出させている。
　次に、マスク１２３を介するエッチング法によって、半導体積層構造２１の不要な部分が除去される。半導体積層構造２１の不要な部分は、ウエットエッチング法またはドライエッチング法によって除去されてもよい。トレンチ７の形成後、マスク１２３は除去される。このとき、第１発光部６１および第２発光部６２が所定の配列パターンとなるように、半導体積層構造２１がエッチングされる。
　この工程では、ｐ型コンタクト層３４、ｐ型光反射層３３、ｐ型ベース層１２２、ｐ型クラッド層３２、活性層２５、ｎ型クラッド層２９およびｎ型光反射層２８の不要な部分がそれぞれ除去される。
　これにより、ｐ型コンタクト層３４、ｐ型光反射層３３、ｐ型クラッド層３２、活性層２５およびｎ型クラッド層２９を貫通し、ｎ型光反射層２８の一部を露出させる複数のトレンチ７が半導体積層構造２１に形成される。また、これにより、半導体積層構造２１に複数のメサ構造４１が形成される。メサ構造４１（トレンチ７）の形成工程の後、マスク１２３は除去される。
　ｎ型高Ａｌ組成層３０は、ｎ型低Ａｌ組成層３１のエッチング選択比とは異なるエッチング選択比を有している。したがって、エッチング液およびエッチング時間を適切に選択することにより、ｎ型低Ａｌ組成層３１を残存させながら、ｎ型高Ａｌ組成層３０を除去できる。また、エッチング液およびエッチング時間を適切に選択することにより、ｎ型高Ａｌ組成層３０を残存させながら、ｎ型低Ａｌ組成層３１を除去できる。
　また、ｎ型クラッド層２９は、ｎ型高Ａｌ組成層３０およびｎ型低Ａｌ組成層３１のエッチング選択比とは異なるエッチング選択比を有している。したがって、エッチング液およびエッチング時間を適切に選択することにより、ｎ型高Ａｌ組成層３０およびｎ型低Ａｌ組成層３１を残存させながら、ｎ型クラッド層２９を除去できる。
　ｐ型高Ａｌ組成層３５は、ｐ型低Ａｌ組成層３６のエッチング選択比とは異なるエッチング選択比を有している。したがって、エッチング液およびエッチング時間を適切に選択することにより、ｐ型低Ａｌ組成層３６を残存させながら、ｐ型高Ａｌ組成層３５を除去できる。また、エッチング液を適切に選択することにより、ｐ型高Ａｌ組成層３５を残存させながら、ｐ型低Ａｌ組成層３６を除去できる。
　また、ｐ型クラッド層３２は、ｐ型高Ａｌ組成層３５およびｐ型低Ａｌ組成層３６のエッチング選択比とは異なるエッチング選択比を有している。したがって、エッチング液およびエッチング時間を適切に選択することにより、ｐ型高Ａｌ組成層３５およびｐ型低Ａｌ組成層３６を残存させながら、ｐ型クラッド層３２を除去できる。
　次に、図２６Ｆを参照して、半導体積層構造２１に対して、酸化処理法が実施される。酸化処理法は、熱酸化処理法であってもよい。これにより、トレンチ７に側壁絶縁層８０が形成される。
　この工程では、ｐ型光反射層３３においてトレンチ７から露出する部分が酸化される。また、ｐ型ベース層１２２においてトレンチ７から露出する部分が酸化される。また、ｐ型クラッド層３２においてトレンチ７から露出する部分が酸化される。また、ｎ型クラッド層２９においてトレンチ７から露出する部分が酸化される。また、ｎ型光反射層２８においてトレンチ７から露出する部分が酸化される。
　比較的高いＡｌ組成ζを有するｐ型ベース層１２２では、メサ構造４１の側壁４７からメサ構造４１の内方領域に向けて酸化が大きく進行する。これにより、ｐ型ベース層１２２において酸化された領域が電流狭窄絶縁層５３として形成される。また、ｐ型ベース層１２２において酸化されない領域がｐ型電流通過層５２として形成される。
　次に、図２６Ｇを参照して、半導体積層構造２１の上に絶縁層８が形成される。この工程では、窒化シリコン（ＳｉＮ）からなる絶縁層８が形成される。絶縁層８は、窒化シリコン（ＳｉＮ）に代えてまたはこれに加えて酸化シリコン（ＳｉＯ２）を含んでいてもよい。絶縁層８は、ＣＶＤ法によって形成されてもよい。
　次に、図２６Ｈを参照して、所定パターンを有するマスク１２５が半導体積層構造２１の上に形成される。マスク１２５は、絶縁層８においてリセス部１０５を形成すべき領域をそれぞれ露出させる複数の開口１２６を有している。つまり、第１発光部６１を形成すべき領域に開口１２６が形成され、第２発光部６２を形成すべき領域には開口１２６形成されない。これにより、第２発光部６２においては、絶縁層８の厚さが一定に保持される。
　次に、マスク１２５を介するエッチング法（たとえばドライエッチング法）によって、絶縁層８の不要な部分が除去される。これにより、絶縁層８にリセス部１０５が形成される。その後、マスク１２５は除去される。
　次に、図２６Ｉを参照して、所定パターンを有するマスク１２７が半導体積層構造２１の上に形成される。マスク１２７は、絶縁層８においてコンタクト孔１０４を形成すべき領域をそれぞれ露出させる複数の開口１２８を有している。
　次に、マスク１２７を介するエッチング法（たとえばウエットエッチング法）によって、絶縁層８の不要な部分が除去される。これにより、絶縁層８にコンタクト孔１０４が形成される。その後、マスク１２７は除去される。
　次に、図２６Ｊを参照して、半導体積層構造２１の上に、第１主面電極層９のベースとなる第１電極膜１１２および第２電極膜１１３を含む積層膜１２９が形成される。第１電極膜１１２は、チタンを含んでいてもよい。第２電極膜１１３は、金を含んでいてもよい。第１電極膜１１２および第２電極膜１１３は、蒸着法またはスパッタ法によってそれぞれ形成されてもよい。
　次に、図２６Ｋを参照して、所定パターンを有するマスク１３０が積層膜１２９の上に形成される。マスク１３０は、積層膜１２９において外側電極層１３および複数の内側電極層１４を形成すべき領域を被覆し、それ以外の領域を露出させる開口１３１を有している。
　次に、マスク１３０を介するエッチング法（たとえばウエットエッチング法）によって、積層膜１２９の不要な部分が除去される。これにより、外側電極層１３および複数の内側電極層１４が形成される。また、これにより、第１主面電極層９に、絶縁層８の頂部被覆部１０３を選択的に露出させる開口１１１が形成される。その後、マスク１３０は除去される。
　次に、図２６Ｌを参照して、積層膜１２９の上に、第３電極膜１１４が形成される。第３電極膜１１４は、金を含んでいてもよい。第３電極膜１１４は、この工程では、リフトオフ法によって形成される。
　この工程では、まず、所定パターンを有するマスク１３２が積層膜１２９の上に形成される。マスク１３２は、積層膜１２９において外部端子１１、引き回し配線１２および厚膜部１５を形成すべき領域をそれぞれ露出させる複数の開口１３３を有している。
　次に、第３電極膜１１４が半導体積層構造２１の上に形成される。第３電極膜１１４は、蒸着法によって形成されてもよい。この工程では、マスク１３２の上、および、積層膜１２９において複数の開口１３３から露出する部分の上に第３電極膜１１４が形成される。
　次に、図２６Ｍを参照して、マスク１３２が除去される。この工程では、第３電極膜１１４においてマスク１３２の上に形成された部分がマスク１３２と同時に除去される。そして、積層膜１２９において複数の開口１３３から露出する部分の上に第３電極膜１１４が残存する。
　これにより、外部端子１１および引き回し配線１２が形成される。また、これにより、第１電極膜１１２、第２電極膜１１３および第３電極膜１１４を含む厚膜部１５が形成される。また、これにより、第１電極膜１１２および第２電極膜１１３を含む薄膜部１６が形成される。
　次に、基板２０の第２基板主面２３の上に、第２主面電極層１１５が形成される。第２主面電極層１１５は、第１電極膜１１６、第２電極膜１１７および第３電極膜１１８を含む。第１電極膜１１６は、金ゲルマニウム合金を含んでいてもよい。第２電極膜１１７は、ニッケルを含んでいてもよい。第３電極膜１１８は、金を含んでいてもよい。
　第１電極膜１１６、第２電極膜１１７および第３電極膜１１８は、蒸着法またはスパッタ法によってそれぞれ形成されてもよい。むろん、第２主面電極層１１５は、第１主面電極層９の形成工程に先立って形成されてもよい。以上を含む工程を経て、面発光レーザ装置１が製造される。
　以上、本発明の実施形態について説明したが、本発明は他の形態で実施することもできる。
　たとえば、前述の各実施形態において法線方向Ｙに沿って柱状に延びるメサ構造４１が形成されてもよい。つまり、頂部４５の平面面積および基部４６の平面面積は等しくてもよい。また、メサ構造４１の側壁４７は、頂部４５および基部４６の間を法線方向Ｙに沿って延びていてもよい。
　この場合、メサ構造４１は、円柱形状に形成されていてもよい。メサ構造４１は、頂部４５および基部４６の平面形状に応じて、三角柱形状、四角柱形状または六角柱形状等の多角柱形状、もしくは、楕円柱形状に形成されていてもよい。
　前述の各実施形態において各半導体部分の導電型が反転された構造が採用されてもよい。つまり、ｐ型の部分がｎ型に形成され、ｎ型の部分がｐ型に形成されてもよい。
　その他、請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
　本出願は、２０１９年５月７日に日本国特許庁に提出された特願２０１９－０８７６４９号に対応しており、この出願の全開示はここに引用により組み込まれるものとする。
　１　面発光レーザ装置
　２　チップ本体
　３　第１主面
　６　発光部
　７　トレンチ
　８　絶縁層
　９　第１主面電極層
　１１　外部端子
　２１　半導体積層構造
　６１　第１発光部
　６２　第２発光部
　１０５　リセス部
　１０６　第１突出部
　ＷＭ１　幅
　ＷＭ２　幅
　ＷＰ１　幅
　ＷＰ２　幅

Claims (12)

  1. 　主面を有する半導体層と、
    　前記半導体層の前記主面に形成された溝によって形成され、前記主面の法線方向に向けて光を放出する発光部とを含み、
    　前記発光部は、シングルモードの光を放出する第１発光部と、マルチモードの光を放出する第２発光部とを含む、面発光レーザ装置。
  2. 　前記半導体層の前記主面の略中央部に、複数の前記第１発光部が配列されており、
    　複数の前記第２発光部が、前記複数の第１発光部を取り囲んでいる、請求項１に記載の面発光レーザ装置。
  3. 　前記半導体層の前記主面の略中央部に、複数の前記第２発光部が配列されており、
    　複数の前記第１発光部が、前記複数の第２発光部を取り囲んでいる、請求項１に記載の面発光レーザ装置。
  4. 　前記半導体層の前記主面に形成され、前記発光部に電気的に接続された電極層と、
    　前記電極層上に形成され、外部接続される外部端子とを含み、
    　複数の前記第１発光部が、前記外部端子の近傍領域に配列されており、
    　複数の前記第２発光部が、複数の第１発光部に対して前記外部端子の反対側に配列されている、請求項１に記載の面発光レーザ装置。
  5. 　前記半導体層の前記主面に形成され、前記発光部に電気的に接続された電極層と、
    　前記電極層上に形成され、外部接続される外部端子とを含み、
    　複数の前記第２発光部が、前記外部端子の近傍領域に配列されており、
    　複数の前記第１発光部が、複数の第２発光部に対して前記外部端子の反対側に配列されている、請求項１に記載の面発光レーザ装置。
  6. 　複数の前記第１発光部および複数の前記第２発光部が、それぞれ、前記半導体層の前記主面の全体にわたって離散的に配列されている、請求項１に記載の面発光レーザ装置。
  7. 　複数の前記第１発光部および複数の前記第２発光部が、それぞれ、前記半導体層の前記主面において直線状に配列されている、請求項１に記載の面発光レーザ装置。
  8. 　前記直線状の複数の第１発光部および前記直線状の複数の第２発光部が、交互に配列されている、請求項７に記載の面発光レーザ装置。
  9. 　前記半導体層の前記主面に沿う方向の前記第１発光部の第１の幅が、前記半導体層の前記主面に沿う方向の前記第２発光部の第２の幅と異なっている、請求項１～８のいずれか一項に記載の面発光レーザ装置。
  10. 　前記第１発光部の前記第１の幅が、前記第２発光部の前記第２の幅よりも広い、請求項９に記載の面発光レーザ装置。
  11. 　前記発光部は、その表面に形成された絶縁層を含み、
    　前記第１発光部の前記絶縁層は、環状の凹部と、前記環状の凹部で囲まれた凸部とを含み、前記環状の凹部と前記凸部との間で異なった厚さを有しており、
    　前記第２発光部の前記絶縁層は、平坦な上面を有していて、一定の厚さを有している、請求項１～１０のいずれか一項に記載の面発光レーザ装置。
  12. 　複数の前記第１発光部の少なくとも１つは、第３の幅を有する前記凸部としての第１凸部を有する前記絶縁層を含み、複数の前記第１発光部のその他は、前記第３の幅よりも広い第４の幅を有する前記凸部としての第２凸部を有する前記絶縁層を含む、請求項１１に記載の面発光レーザ装置。
PCT/JP2020/018155 2019-05-07 2020-04-28 面発光レーザ装置 WO2020226108A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021518369A JPWO2020226108A1 (ja) 2019-05-07 2020-04-28

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-087649 2019-05-07
JP2019087649 2019-05-07

Publications (1)

Publication Number Publication Date
WO2020226108A1 true WO2020226108A1 (ja) 2020-11-12

Family

ID=73050548

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/018155 WO2020226108A1 (ja) 2019-05-07 2020-04-28 面発光レーザ装置

Country Status (2)

Country Link
JP (1) JPWO2020226108A1 (ja)
WO (1) WO2020226108A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831960A (en) * 1997-07-17 1998-11-03 Motorola, Inc. Integrated vertical cavity surface emitting laser pair for high density data storage and method of fabrication
JP2001210908A (ja) * 1999-11-16 2001-08-03 Furukawa Electric Co Ltd:The 面発光半導体レーザ素子
JP2006162739A (ja) * 2004-12-03 2006-06-22 Fuji Xerox Co Ltd 光走査装置
JP2006278572A (ja) * 2005-03-28 2006-10-12 Fuji Xerox Co Ltd マルチスポット型面発光レーザおよびその製造方法
JP2008172002A (ja) * 2007-01-11 2008-07-24 Fuji Xerox Co Ltd 光送信モジュール
JP2010103498A (ja) * 2008-09-26 2010-05-06 Canon Inc 面発光レーザ、およびその製造方法
WO2013060535A1 (de) * 2011-10-27 2013-05-02 Robert Bosch Gmbh Laserlichtquelle und betriebsverfahren hierfür
WO2018230230A1 (ja) * 2017-06-15 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 面発光半導体レーザおよびセンシングモジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831960A (en) * 1997-07-17 1998-11-03 Motorola, Inc. Integrated vertical cavity surface emitting laser pair for high density data storage and method of fabrication
JP2001210908A (ja) * 1999-11-16 2001-08-03 Furukawa Electric Co Ltd:The 面発光半導体レーザ素子
JP2006162739A (ja) * 2004-12-03 2006-06-22 Fuji Xerox Co Ltd 光走査装置
JP2006278572A (ja) * 2005-03-28 2006-10-12 Fuji Xerox Co Ltd マルチスポット型面発光レーザおよびその製造方法
JP2008172002A (ja) * 2007-01-11 2008-07-24 Fuji Xerox Co Ltd 光送信モジュール
JP2010103498A (ja) * 2008-09-26 2010-05-06 Canon Inc 面発光レーザ、およびその製造方法
WO2013060535A1 (de) * 2011-10-27 2013-05-02 Robert Bosch Gmbh Laserlichtquelle und betriebsverfahren hierfür
WO2018230230A1 (ja) * 2017-06-15 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 面発光半導体レーザおよびセンシングモジュール

Also Published As

Publication number Publication date
JPWO2020226108A1 (ja) 2020-11-12

Similar Documents

Publication Publication Date Title
US9160138B2 (en) Light-emitting element array
JP4813394B2 (ja) 端面発光型ｌｅｄ及びその製造方法
US8835971B2 (en) Light emitting device
JP7024786B2 (ja) 発光素子および発光装置
JP4962743B2 (ja) 発光装置
JP5205034B2 (ja) 面発光レーザダイオード
JP7428648B2 (ja) 面発光レーザ装置
JP7259699B2 (ja) 半導体光素子
JP2010098135A (ja) 面発光装置およびその製造方法
JP2005276899A (ja) 発光素子
JP2009259857A (ja) 面発光レーザ素子および面発光レーザ素子アレイ
JP2010192603A (ja) 発光装置
US9118167B2 (en) Vertical cavity surface emitting laser
JP2018032820A (ja) 半導体発光素子
WO2020226108A1 (ja) 面発光レーザ装置
JP2006190854A (ja) 発光ダイオード
JP5191937B2 (ja) 発光素子及びその製造方法
JP2010258230A (ja) 半導体発光素子およびその製造方法
JP2020021879A (ja) 面発光レーザ装置
JP2014150225A (ja) 半導体発光素子
WO2019107273A1 (ja) 面発光半導体レーザ
JP2010161104A (ja) 発光装置および積層型発光装置
JP2009238845A (ja) 発光モジュール及びその製造方法
TWI664746B (zh) 半導體發光元件
JP2022049592A (ja) 発光装置および発光装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20801715

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021518369

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20801715

Country of ref document: EP

Kind code of ref document: A1