WO2020162445A1 - 銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法、銅／セラミックス接合体、及び、絶縁回路基板 - Google Patents

銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法、銅／セラミックス接合体、及び、絶縁回路基板 Download PDF

Info

Publication number
WO2020162445A1
WO2020162445A1 PCT/JP2020/004089 JP2020004089W WO2020162445A1 WO 2020162445 A1 WO2020162445 A1 WO 2020162445A1 JP 2020004089 W JP2020004089 W JP 2020004089W WO 2020162445 A1 WO2020162445 A1 WO 2020162445A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper
less
circuit board
ceramic
joining
Prior art date
Application number
PCT/JP2020/004089
Other languages
English (en)
French (fr)
Inventor
修司 西元
啓 ▲高▼桑
Original Assignee
三菱マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=71947356&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2020162445(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 三菱マテリアル株式会社 filed Critical 三菱マテリアル株式会社
Priority to CN202080009874.7A priority Critical patent/CN113348046B/zh
Priority to US17/418,384 priority patent/US11939270B2/en
Priority to JP2020543647A priority patent/JP6828856B2/ja
Priority to EP20752718.5A priority patent/EP3922391B1/en
Priority to KR1020217022654A priority patent/KR20210123305A/ko
Publication of WO2020162445A1 publication Critical patent/WO2020162445A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/021—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles in a direct manner, e.g. direct copper bonding [DCB]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/19—Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B23K20/026—Thermo-compression bonding with diffusion of soldering material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/16—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating with interposition of special material to facilitate connection of the parts, e.g. material for absorbing or producing gas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/22—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating taking account of the properties of the materials to be welded
    • B23K20/233—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating taking account of the properties of the materials to be welded without ferrous layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • C04B35/645—Pressure sintering
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/08—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of copper or alloys based thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/08—Non-ferrous metals or alloys
    • B23K2103/12—Copper or alloys thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/18—Dissimilar materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/52—Ceramics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C04B2235/6567—Treatment time
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658—Atmosphere during thermal treatment
    • C04B2235/6581—Total pressure below 1 atmosphere, e.g. vacuum
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/122—Metallic interlayers based on refractory metals
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/124—Metallic interlayers based on copper
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/125—Metallic interlayers based on noble metals, e.g. silver
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/126—Metallic interlayers wherein the active component for bonding is not the largest fraction of the interlayer
    • C04B2237/127—The active component for bonding being a refractory metal
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/368—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/407—Copper
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer

Definitions

  • the present invention relates to a method for manufacturing a copper/ceramic bonding body in which a copper member and a ceramic member are bonded, a method for manufacturing an insulated circuit board, a copper/ceramic bonding body, and an insulating circuit board.
  • the present application claims priority based on Japanese Patent Application No. 2019-017893 filed in Japan on February 4, 2019, the contents of which are incorporated herein by reference.
  • the power semiconductor element, the LED element, and the thermoelectric element are joined to an insulated circuit board in which a circuit layer made of a conductive material is formed on one surface of the insulating layer.
  • a circuit layer made of a conductive material is formed on one surface of the insulating layer.
  • Patent Document 1 proposes an insulated circuit board in which a first metal plate and a second metal plate forming a circuit layer and a metal layer are copper plates, and the copper plates are directly bonded to a ceramic substrate by a DBC method.
  • the DBC method the eutectic reaction between copper and copper oxide is used to generate a liquid phase at the interface between the copper plate and the ceramic substrate, thereby joining the copper plate and the ceramic substrate.
  • Patent Document 2 proposes an insulated circuit board in which a circuit layer and a metal layer are formed by joining a copper plate to one surface and the other surface of a ceramic substrate.
  • a copper plate is arranged on one surface and the other surface of the ceramics substrate with an Ag—Cu—Ti brazing filler metal intervening, and heat treatment is performed to join the copper plates (so-called).
  • Active metal brazing method a brazing material containing Ti, which is an active metal, is used, so that the wettability between the molten brazing material and the ceramic substrate is improved, and the ceramic substrate and the copper plate are satisfactorily joined. It will be.
  • the bonding temperature is often 800° C. or higher, and the crystal grains of the copper plate are bonded at the time of bonding. There was a risk that some of them would become coarse.
  • crystal grains tend to become coarse.
  • the copper plate (circuit layer and metal layer) after joining if the crystal grains become coarse, there is a risk of causing a problem in appearance.
  • Patent Document 3 proposes a pure copper material in which the growth of crystal grains is suppressed.
  • Patent Document 3 it is described that by containing S in an amount of 0.0006 to 0.0015 wt %, it is possible to adjust the crystal grains to a certain size even if heat treatment is performed at a recrystallization temperature or higher.
  • the present invention has been made in view of the above-mentioned circumstances, and it is possible to suppress coarsening and non-uniformity of crystal grains of a copper member even after joining, and even when a temperature cycle is applied, copper
  • An object of the present invention is to provide a method for manufacturing a copper/ceramic bonding body, a method for manufacturing an insulated circuit board, a copper/ceramic bonding body, and an insulating circuit board capable of suppressing the undulation of the surface of a member.
  • the impurity element contained in a trace amount in the pure copper material has a crystal grain boundary.
  • the crystal grain growth suppressing element the element having the effect of suppressing the crystal grain growth
  • the crystal grains of the copper member are likely to coarsen due to the pressure load applied when the copper member and the ceramic member are joined.
  • the method for producing a copper/ceramic joined body of the present invention is a method for producing a copper/ceramic joined body in which a copper member and a ceramic member are joined. Then, in the copper member, the purity of Cu is 99.96 mass% or more and the balance is inevitable impurities, the content of P is 2 massppm or less, and the total content of Pb, Se, and Te is 10 massppm or less. And a bonding step of bonding the laminated copper member and the ceramics member by pressing the laminated copper member and the ceramics member in the laminating direction and heating the laminated copper member and the ceramics member.
  • the average crystal grain size of the copper member is 10 ⁇ m or more, and the aspect ratio, which means the ratio of the major axis/minor axis of the crystal grains on the rolled surface, is 2 or less.
  • the pressure load in the stacking direction is 0. It is characterized in that the heating temperature is within the range of 05 MPa or more and 1.5 MPa or less, the heating temperature is within the range of 800° C. or more and 850° C. or less, and the holding time at the heating temperature is within the range of 10 minutes or more and 90 minutes or less.
  • the P content is set to 2 mass ppm or less, it is possible to prevent P from inhibiting the effect of the crystal grain growth suppressing element present in a small amount at the grain boundary. This makes it possible to suppress the coarsening and nonuniformity of crystal grains even after joining.
  • elements such as Pb, Se and Te have a low solid solubility limit in Cu and correspond to crystal grain growth inhibiting elements that suppress the coarsening of crystal grains by segregating at the grain boundaries, and are therefore contained in a trace amount.
  • these elements promote local grain growth when bonded to ceramics, grain growth is suppressed by limiting the total content of Pb, Se and Te to 10 massppm or less.
  • the average crystal grain size of the copper member before joining is 10 ⁇ m or more and the aspect ratio (major axis/minor axis) of the crystal grains on the rolled surface is 2 or less, a large strain is accumulated in the copper member before joining.
  • the driving force for recrystallization becomes small, and in the subsequent bonding step, the load applied in the stacking direction is in the range of 0.05 MPa or more and 1.5 MPa or less, and the heating temperature is in the range of 800° C. or more and 850° C. or less.
  • the bonding is performed under the condition that the holding time at the heating temperature is in the range of 10 minutes or more and 90 minutes or less, it is possible to suppress the crystal grains from locally coarsening. Therefore, it is possible to suppress the coarsening and nonuniformity of the crystal grains of the copper member even after the joining.
  • relational expression RD since the above-mentioned relational expression RD is satisfied, it is possible to reliably suppress the local coarsening of the crystal grains of the copper member even after the joining.
  • the content of S in the copper member is within a range of 2 mass ppm or more and 20 mass ppm or less.
  • the copper member contains 2 mass ppm or more of S corresponding to the crystal grain growth suppressing element, it is possible to reliably suppress coarsening and nonuniformity of crystal grains even after bonding.
  • the total content of Mg, Sr, Ba, Ti, Zr, Hf, and Y is 10 massppm or less.
  • Elements such as Mg, Sr, Ba, Ti, Zr, Hf, and Y that may be contained as unavoidable impurities form a compound with the crystal grain growth suppressing elements S, Se, Te, and the like, so that the crystal grain growth suppression is suppressed. May impair the action of elements.
  • a method for manufacturing an insulated circuit board according to the present invention is a method for manufacturing an insulated circuit board in which a copper plate is bonded to a surface of a ceramic substrate, and the method for manufacturing a copper/ceramic bonded body as described above provides The ceramic substrate and the copper plate as the copper member are joined together.
  • the method for manufacturing an insulated circuit board having this configuration since the ceramic substrate and the copper plate are bonded by the method for manufacturing the copper/ceramic bonding body described above, the crystal grains of the copper plate are coarsened even after the bonding. It becomes possible to suppress nonuniformity. Therefore, it becomes possible to accurately evaluate the bonding state between the ceramic substrate and the copper plate by ultrasonic inspection.
  • the copper/ceramics joined body of the present invention is a copper/ceramics joined body in which a copper member and a ceramics member are joined, wherein the copper member has a purity of Cu of 99.96 mass% or more and the balance of unavoidable impurities.
  • the P content is 2 mass ppm or less
  • the total content of Pb, Se, and Te is 10 mass ppm or less
  • the content of P is set to 2 mass ppm or less, it is possible to suppress the effect of the crystal grain growth suppressing element present in a small amount at the grain boundary from being hindered by P, and Even after that, it becomes possible to suppress the coarsening and nonuniformity of the crystal grains. Further, grain growth can be suppressed by limiting the total content of Pb, Se and Te to 10 massppm or less.
  • the maximum area ratio when the crystal orientation map of copper by EBSD is equally divided into (001) plane, (111) plane, and (101) plane is 45% or less.
  • the grain boundary length in the field of view of 1 mm 2 is 10 mm or more and less than 30 mm in the cross section of the copper member, strain is accumulated in the copper member even when the temperature cycle is applied, and the strain is applied to the surface of the copper member. It is possible to suppress the generation of swell.
  • the ratio of twin grain boundaries represented by ⁇ 3 grain boundaries to all grain boundaries is 50%.
  • the following is preferable.
  • the ratio of the normal grain boundaries is secured, the strain when the temperature cycle is applied can be accumulated in the normal grain boundaries, and waviness is generated more accurately on the surface of the copper member. Can be suppressed.
  • the arithmetic average roughness of the surface of the copper member after carrying out the temperature cycle test of holding at ⁇ 45° C. for 30 minutes and holding at 250° C. for 30 minutes is Ra 1
  • the arithmetic average roughness of the surface of the copper member before the temperature cycle test is performed is Ra 0
  • Ra 1 /Ra 0 is preferably in the range of 1.0 or more and 1.8 or less. In this case, the surface roughness of the copper member does not significantly increase even after the above-described temperature cycle test is performed, and it becomes possible to reliably suppress the occurrence of undulations.
  • the insulating circuit board of the present invention is an insulating circuit board in which a copper plate is joined to the surface of a ceramics substrate, wherein the copper plate has a purity of Cu of 99.96 mass% or more, and the balance is inevitable impurities, and P Content is 2 massppm or less, and the total content of Pb, Se and Te is 10massppm or less, and the composition is such that the crystal orientation map of copper by EBSD is (001) plane, (111) in the cross section of the copper plate.
  • the maximum area ratio when divided into three parts on the (1) plane and the (101) plane is 45% or less, and the grain boundary length in the visual field of 1 mm 2 in the cross section of the copper plate is 10 mm or more and less than 30 mm. It is characterized by that.
  • the P content is 2 massppm or less, it is possible to suppress the effect of the crystal grain growth suppressing element present in a small amount at the grain boundary from being hindered by P, and after bonding, It is also possible to suppress coarsening and nonuniformity of crystal grains. Further, grain growth can be suppressed by limiting the total content of Pb, Se and Te to 10 massppm or less. And, in the cross section of the copper plate, the maximum area ratio when the crystal orientation map of copper by EBSD is equally divided into (001) plane, (111) plane and (101) plane is 45% or less.
  • the grain boundary length in the field of view of 1 mm 2 is 10 mm or more and less than 30 mm in the cross section of the copper member, strain is accumulated in the copper plate and waviness occurs on the surface of the copper plate even when a temperature cycle is applied. Can be suppressed.
  • the ratio of twin grain boundaries represented by ⁇ 3 grain boundaries is 50% or less.
  • the ratio of the normal grain boundaries is secured, the strain when the temperature cycle is loaded can be accumulated in the normal grain boundaries, and waviness is generated more accurately on the surface of the copper plate. Can be suppressed.
  • the arithmetic average roughness of the surface of the copper plate after carrying out the temperature cycle test of -45°C x 30 minutes holding and 250°C x 30 minutes holding was Ra 1 , and the temperature cycle test was conducted.
  • Ra 0 is the arithmetic average roughness of the surface of the copper plate before carrying out
  • Ra 1 /Ra 0 is preferably in the range of 1.0 or more and 1.8 or less. In this case, the surface roughness of the copper plate does not significantly increase even after the above-described temperature cycle test is performed, and it is possible to reliably suppress the occurrence of undulations.
  • the present invention it is possible to suppress coarsening and non-uniformity of the crystal grains of the copper member even after joining, and it is possible to suppress the undulation of the surface of the copper member even when a temperature cycle is applied. It is possible to provide a simple copper/ceramic bonding body manufacturing method, an insulating circuit board manufacturing method, a copper/ceramic bonding body, and an insulating circuit board.
  • FIG. 11 is a diagram showing a strain accumulation state of a circuit layer after a temperature cycle test of Inventive Example 10 in an example.
  • FIG. 10 is a diagram showing a strain accumulation state of a circuit layer after a temperature cycle test of Comparative Example 7 in Example.
  • the copper/ceramic bonding body according to the present embodiment is an insulating circuit configured by bonding a ceramic substrate 11 which is a ceramic member, and a copper plate (circuit layer 12) and a copper plate (metal layer 13) which are copper members. It is the substrate 10.
  • FIG. 1 shows an insulated circuit board 10 according to an embodiment of the present invention and a power module 1 using the insulated circuit board 10.
  • This power module 1 includes an insulating circuit board 10, a semiconductor element 3 joined to one side (upper side in FIG. 1) of the insulating circuit board 10 via a first solder layer 2, and the other side of the insulating circuit board 10.
  • the heat sink 51 joined to the lower side in FIG. 1 via the second solder layer 8 is provided.
  • the insulating circuit board 10 is arranged on the ceramic substrate 11, the circuit layer 12 disposed on one surface (the upper surface in FIG. 1) of the ceramic substrate 11, and the other surface (the lower surface in FIG. 1) of the ceramic substrate 11.
  • the metal layer 13 is provided.
  • the ceramic substrate 11 prevents electrical connection between the circuit layer 12 and the metal layer 13, and is made of silicon nitride in this embodiment.
  • the thickness of the ceramic substrate 11 is set within the range of 0.2 to 1.5 mm, and is set to 0.32 mm in this embodiment.
  • the circuit layer 12 is formed by joining a copper plate made of a pure copper material to one surface of the ceramic substrate 11.
  • a circuit pattern is formed on the circuit layer 12, and one surface (upper surface in FIG. 1) of the circuit pattern is a mounting surface on which the semiconductor element 3 is mounted.
  • the thickness of the circuit layer 12 is set within the range of 0.1 mm or more and 2.0 mm or less, and is set to 0.6 mm in the present embodiment.
  • the metal layer 13 is formed by joining a copper plate made of a pure copper material to the other surface of the ceramic substrate 11.
  • the thickness of the metal layer 13 is set within the range of 0.1 mm or more and 2.0 mm or less, and is set to 0.6 mm in the present embodiment.
  • the heat sink 51 is for cooling the above-mentioned insulated circuit board 10, and in the present embodiment, it is a heat dissipation plate made of a material having good thermal conductivity. In this embodiment, the heat sink 51 is made of copper or copper alloy having excellent thermal conductivity. The heat sink 51 and the metal layer 13 of the insulated circuit board 10 are joined via the second solder layer 8.
  • the purity of Cu is 99.96 mass% or more and the balance is inevitable impurities
  • the content of P is 2 mass ppm or less
  • Pb, Se and The composition is such that the total content of Te is 10 mass ppm or less.
  • the S content is preferably in the range of 2 mass ppm or more and 20 mass ppm or less. Further, in the pure copper material forming the circuit layer 12 and the metal layer 13, the total content of inevitable impurities Mg, Sr, Ba, Ti, Zr, Hf, and Y is preferably 10 massppm or less.
  • the maximum area ratio is 45 when the crystal orientation map of copper by EBSD is equally divided into (001) plane, (111) plane, and (101) plane. It is said to be less than or equal to %.
  • the grain boundary length of the circuit layer 12 and the metal layer 13 in the cross section thereof is 10 mm or more and less than 30 mm in the visual field of 1 mm 2 .
  • the ratio of twin grain boundaries represented by ⁇ 3 grain boundaries is 50% or less.
  • the arithmetic average roughness of the surface of the circuit layer 12 and the metal layer 13 after carrying out the temperature cycle test of -45° C. ⁇ 30 minutes holding and 250° C. ⁇ 30 minutes holding is Ra 1 , and the temperature cycling is performed.
  • Ra 0 the arithmetic average roughness of the surfaces of the circuit layer 12 and the metal layer 13 before the test is Ra 0
  • Ra 1 /Ra 0 is preferably in the range of 1.0 or more and 1.8 or less.
  • the purity of Cu is regulated to 99.96 mass% or more.
  • the Cu purity is preferably 99.965 mass% or more, and more preferably 99.97 mass% or more.
  • the upper limit of the purity of Cu is not particularly limited, but if it exceeds 99.999 mass%, a special refining step is required, and the manufacturing cost is significantly increased. Therefore, the Cu purity should be 99.999 mass% or less. preferable.
  • P content 2 massppm or less
  • P contained as an unavoidable impurity is widely used as an element that makes oxygen in copper harmless.
  • P when P is contained in a certain amount or more, not only oxygen but also the action of the crystal grain growth suppressing element present at the crystal grain boundary is inhibited. Therefore, when heated to a high temperature, the crystal grain growth suppressing element does not sufficiently act, which may cause coarsening and nonuniformity of the crystal grains. Therefore, in the present embodiment, the content of P in the pure copper material forming the circuit layer 12 and the metal layer 13 is limited to 2 massppm or less.
  • the P content is preferably 1.5 mass ppm or less, more preferably 1 mass ppm or less.
  • Total content of Pb, Se and Te 10 massppm or less
  • Pb, Se and Te have a low solid solubility limit in Cu and segregate at grain boundaries to suppress the coarsening of crystal grains, but they are elements that promote local grain growth. .. Therefore, in the present embodiment, in order to secure hot workability, the total content of Pb, Se and Te in the pure copper material forming the circuit layer 12 and the metal layer 13 is limited to 10 massppm or less. In order to control the crystal grains satisfactorily, the total content of Pb, Se and Te is preferably 9 massppm or less, more preferably 8 massppm or less.
  • S content 2 mass ppm or more and 20 mass ppm or less
  • S is an element that has the effect of suppressing the coarsening of the crystal grains by suppressing the movement of the crystal grain boundaries and also reduces the hot workability. Therefore, in the present embodiment, when the content of S in the pure copper material forming the circuit layer 12 and the metal layer 13 is 2 massppm or more, the effect of suppressing crystal grain coarsening due to S can be sufficiently exerted. Even after heating, it is possible to reliably suppress the coarsening of crystal grains. On the other hand, by limiting the S content to 20 mass ppm or less, it becomes possible to control the local crystal grain growth.
  • the lower limit of the S content is preferably 2.5 mass ppm or more, more preferably 3 mass ppm or more.
  • the upper limit of the S content is preferably 17.5 mass ppm or less, and more preferably 15 mass ppm or less.
  • Mg, Sr, Ba, Ti, Zr, Hf, Y 10 massppm or less
  • Mg, Sr, Ba, Ti, Zr, Hf, and Y contained as inevitable impurities are crystal grain coarsening suppressing elements (S, Se, Te, etc.) that segregate at the crystal grain boundaries and suppress coarsening of the crystal grains. There is a possibility that a compound is produced and the action of the crystal grain coarsening suppressing element is hindered.
  • Mg, Sr, Ba, Ti, Zr, Hf in the pure copper material forming the circuit layer 12 and the metal layer 13 The total content of Y is preferably 10 massppm or less.
  • the total content of Mg, Sr, Ba, Ti, Zr, Hf, and Y is preferably 7.5 massppm or less, more preferably 5 massppm or less.
  • unavoidable impurities other than the above-mentioned elements include Ag, B, Bi, Ca, Sc, rare earth elements, V, Nb, Ta, Cr, Mo, W, Mn, Re, Fe, Ru, Os, Co, Rh, Ir, Ni, Pd, Pt, Au, Zn, Cd, Hg, Al, Ga, In, Ge, Sn, As, Sb, Tl, Be, N, C, Si, Li, H, O and the like can be mentioned.
  • the total amount is preferably 0.1 mass% or less.
  • the average crystal grain size is in the range of 70 ⁇ m or more and 400 ⁇ m or less.
  • the lower limit of the average crystal grain size is preferably 90 ⁇ m or more, and more preferably 100 ⁇ m or more.
  • the upper limit of the average crystal grain size is preferably 350 ⁇ m or less, and more preferably 300 ⁇ m or less.
  • the ratio d max /d ave between the maximum crystal grain size d max and the average crystal grain size d ave in the range of 35 mm ⁇ 35 mm is 7.5 or less.
  • the above-mentioned d max /d ave is preferably 6.0 or less, and more preferably 5.0 or less.
  • crystal orientation of copper by EBSD (Crystal orientation of copper by EBSD)
  • the crystal orientation is oriented in one direction, waviness is likely to occur on the surfaces of the circuit layer 12 and the metal layer 13 when a temperature cycle is applied.
  • the first solder layer 2 between the semiconductor element 3 and the circuit layer 12 and the second solder layer 8 between the metal layer 13 and the heat sink may be cracked and peeled off. Therefore, in the present embodiment, in the cross section, the maximum area ratio when the crystal orientation map of copper by EBSD is equally divided into (001) plane, (111) plane, and (101) plane is 45%.
  • the orientation is not in any of the (001) plane, the (111) plane, and the (101) plane, and the crystal orientation is random.
  • the grain boundary length in the visual field of 1 mm 2 is 10 mm or more and less than 30 mm, the grain boundary length is sufficiently secured and the temperature cycle is Strain when loaded can be accumulated in the grain boundaries, and it becomes possible to suppress the generation of undulations on the surfaces of the circuit layer 12 and the metal layer 13.
  • the lower limit of the grain boundary length in the field of view of 1 mm 2 in the cross section of the circuit layer 12 and the metal layer 13 is preferably 12 mm or more, and more preferably 15 mm or more.
  • the upper limit of the grain boundary length in the field of view of 1 mm 2 in the cross section of the circuit layer 12 and the metal layer 13 is preferably 28 mm or less, and more preferably 26 mm or less.
  • the ratio of twin grain boundaries represented by ⁇ 3 grain boundaries is limited to 50% or less. Is preferred.
  • the ratio of twin grain boundaries is more preferably 45% or less, further preferably 40% or less.
  • the temperature average of the surface of the circuit layer 12 and the metal layer 13 after the temperature cycle test of ⁇ 45° C. ⁇ 30 minutes and 250° C. ⁇ 30 minutes is Ra 1 and the temperature cycle test is performed.
  • the arithmetic average roughness of the surfaces of the circuit layer 12 and the metal layer 13 before the execution is Ra 0
  • Ra 1 /Ra 0 is in the range of 1.0 or more and 1.8 or less
  • the temperature cycle test is performed.
  • the arithmetic mean roughness of the surfaces of the circuit layer 12 and the metal layer 13 did not significantly increase from before the temperature cycle test, so that the generation of undulation is surely suppressed.
  • Ra 1 /Ra 0 is more preferably 1.7 or less, and further preferably 1.6 or less.
  • ⁇ Copper plate preparation step S01> First, a copper plate to be the circuit layer 12 and the metal layer 13 is prepared.
  • This copper plate is made of a pure copper material having the above-mentioned composition.
  • the heat treatment conditions and the rolling rate at the time of producing the copper plate are varied, and the average crystal grain size is set to 10 ⁇ m or more.
  • the aspect ratio (major axis/minor axis) of the crystal grains on the rolled surface is 2 or less.
  • ⁇ Laminating step S02> the copper plate to be the circuit layer 12 obtained as described above is laminated on one surface of the ceramic substrate 11 via an active brazing material, and the other surface of the ceramic substrate 11 is laminated. Then, the copper plate to be the metal layer 13 obtained as described above is laminated via an active brazing material.
  • Ag-28 mass% Cu-5 mass% Ti alloy paste was used as the active brazing material.
  • ⁇ Joining step S03> The laminated copper plate, the ceramics substrate 11 and the copper plate are placed in a vacuum heating furnace in a state of being pressed in the laminating direction and heated to bond the copper plate and the ceramics substrate 11 to form the circuit layer 12.
  • the copper plate and the ceramic substrate 11 are joined to form the metal layer 13.
  • the pressing load in the stacking direction is in the range of 0.05 MPa or more and 1.5 MPa or less
  • the heating temperature is in the range of 800° C. or more and 850° C. or less
  • the holding time at the heating temperature is 10 minutes or more and 90 minutes.
  • the pressure in the vacuum heating furnace at the heating temperature is preferably in the range of 1.0 ⁇ 10 ⁇ 4 Pa or more and 1.0 ⁇ 10 ⁇ 1 Pa or less.
  • the insulated circuit board 10 is manufactured by the copper plate preparing step S01, the laminating step S02, and the joining step S03.
  • the heat sink 51 is bonded to the other surface side of the metal layer 13 of the insulating circuit board 10.
  • the insulated circuit board 10 and the heat sink 51 are stacked via a solder material and placed in a heating furnace, and the insulated circuit board 10 and the heat sink 51 are solder-bonded via the second solder layer 8. ..
  • semiconductor element bonding step S05 Next, the semiconductor element 3 is joined to one surface of the circuit layer 12 of the insulating circuit board 10 by soldering. Through the above steps, the power module 1 shown in FIG. 1 is produced.
  • the content of P is 2 mass ppm or less in the copper plate forming the circuit layer 12 and the metal layer 13. Therefore, it is possible to prevent the effect of the crystal grain growth suppressing element present in a small amount at the grain boundary from being hindered by P, and to increase the size of crystal grains in the copper plate (circuit layer 12 and metal layer 13) after joining. It is possible to suppress unevenness.
  • elements such as Pb, Se, and Te have a low solid solubility limit in Cu, and correspond to crystal grain growth suppressing elements that suppress coarsening of crystal grains by segregating at the grain boundaries, so they are contained in a trace amount.
  • these elements also have the effect of significantly reducing hot workability. Therefore, hot workability can be ensured by limiting the total content of Pb, Se, and Te to 10 massppm or less. Therefore, it is possible to stably manufacture the copper plate to be the circuit layer 12 and the metal layer 13.
  • the average crystal grain size of the copper plate before joining is 10 ⁇ m or more and the aspect ratio (major axis/minor axis) of the crystal grains on the rolled surface is 2 or less, so that a large strain is accumulated in the copper plate before joining.
  • the driving force for recrystallization becomes small, and in the subsequent bonding step S03, the pressure load in the stacking direction is in the range of 0.05 MPa or more and 1.5 MPa or less, and the heating temperature is 800° C. or more and 850° C. or less. Even if they are bonded under the condition of the holding time at the heating temperature within the range of 10 minutes to 90 minutes, it is possible to suppress the crystal grains from locally coarsening. Therefore, it becomes possible to suppress coarsening and nonuniformity of crystal grains in the copper plate (circuit layer 12 and metal layer 13) after joining.
  • the content of S in the copper plates forming the circuit layer 12 and the metal layer 13 is within the range of 2 mass ppm or more and 20 mass ppm or less, the bonding by the crystal grain growth suppressing element P is performed. It is possible to reliably suppress coarsening and nonuniformity of crystal grains in the subsequent copper plate (circuit layer 12 and metal layer 13).
  • the crystal grain growth suppressing element when the total content of Mg, Sr, Ba, Ti, Zr, Hf, and Y in the copper plates forming the circuit layer 12 and the metal layer 13 is 10 massppm or less, the crystal grain growth suppressing element It is possible to suppress consumption of S, Se, Te, and the like that are generated by forming compounds with these elements, and it is possible to sufficiently exert the crystal grain growth suppressing effect by the crystal grain growth suppressing element, Also in this case, it is possible to reliably suppress coarsening and nonuniformity of crystal grains.
  • the crystal orientation map of copper by EBSD is divided into three (001) planes, (111) planes, and (101) planes.
  • the maximum area ratio is 45% or less, and the grain boundary length in the visual field of 1 mm 2 is 10 mm or more and less than 30 mm. Therefore, even when a temperature cycle is applied, strain is generated in the circuit layer 12 and the metal. Since it is accumulated in the layer 13, it is possible to suppress the generation of undulations on the surfaces of the circuit layer 12 and the metal layer 13.
  • the ratio of twin grain boundaries represented by ⁇ 3 grain boundaries is 50% or less
  • the ratio of the normal grain boundary is secured, and the strain when the temperature cycle is applied can be accumulated in the normal grain boundary. It is possible to suppress the generation of undulations on the surface.
  • the arithmetic average roughness of the surface of the circuit layer 12 and the metal layer 13 after carrying out the temperature cycle test of -45° C. ⁇ 30 minutes holding and 250° C. ⁇ 30 minutes holding is Ra 1 , and the temperature cycling is performed.
  • the arithmetic average roughness of the surfaces of the circuit layer 12 and the metal layer 13 before the test is Ra 0, and Ra 1 /Ra 0 is in the range of 1.0 or more and 1.8 or less, Even after carrying out the temperature cycle test, the surface roughness of the circuit layer 12 and the metal layer 13 does not significantly increase, and it becomes possible to reliably suppress the generation of undulations.
  • the circuit layer and the metal layer have been described as being composed of a copper plate made of the pure copper material described above, but the invention is not limited to this, and one of the circuit layer and the metal layer is a copper plate made of the pure copper material described above. Any one of them may be made of other copper or a copper alloy, aluminum or an aluminum alloy, a laminated body of these, or the like.
  • the ceramic substrate has been described as being made of silicon nitride, but the present invention is not limited to this, and may be made of aluminum nitride or aluminum oxide.
  • the copper plate and the ceramic substrate are explained as being joined by using the active brazing material, but they may be joined by another joining method such as the DBC method.
  • the paste of Ag-28mass%Cu-5mass%Ti alloy is used as the active brazing material, the active brazing material having other composition may be applied.
  • the power semiconductor element is mounted on the circuit layer of the insulating circuit board to form the power module, but the present invention is not limited to this.
  • the LED element may be mounted on the insulating circuit board to configure the LED module, or the thermoelectric element may be mounted on the circuit layer of the insulating circuit board to configure the thermoelectric module.
  • Example 1 Cu materials having different compositions, initial particle diameters, and aspect ratios were obtained and used as copper strip materials for circuit layers and metal layers for insulating substrates.
  • a copper plate (37 mm square, thickness 0.8 mm) to be a circuit layer and a metal layer is prepared by cutting the above-mentioned copper strip, and a 40 mm square ceramic substrate made of silicon nitride (having a thickness of 0. 32 mm) was bonded to both surfaces under the conditions shown in Tables 3 and 4 using an active brazing material of Ag-28 mass% Cu-5 mass% Ti alloy to form a copper/ceramic bonding body.
  • the degree of vacuum of the vacuum furnace at the time of joining was 5 ⁇ 10 ⁇ 3 Pa.
  • Crystal grain size of copper plate before joining A sample of 20 mm ⁇ 20 mm was cut out from the obtained copper strip, and the average crystal grain size was measured by a SEM-EBSD (Electron Backscatter Diffraction Patterns) measuring device. The rolled surface was mechanically polished with water-resistant abrasive paper and diamond abrasive grains, and then finally polished with a colloidal silica solution. Then, using a scanning electron microscope, each measurement point (pixel) within the measurement range of the sample surface is irradiated with an electron beam, and the direction difference between adjacent measurement points is determined by the direction analysis by backscattered electron diffraction.
  • a large angle grain boundary was defined between measurement points at 15° or more, and a small angle grain boundary was defined below 15°.
  • Create a grain boundary map using large-angle grain boundaries and in accordance with the cutting method of JIS H 0501, draw five line segments of a specified length and width on the grain boundary map and complete The number of crystal grains cut into pieces was counted, and the average value of the cut length was described as the crystal grain size before joining.
  • the evaluation results are shown in Tables 3 and 4.
  • Crystal grain size D1 of the copper plate after joining A 30 mm ⁇ 30 mm sample was cut out from the copper plate bonded to the ceramics substrate, the rolled surface was mirror-polished, etched, and photographed with an optical microscope so that the rolling direction was the side of the photograph. Of the observed regions, 10 regions in which a visual field of about 1000 ⁇ 1000 ⁇ m 2 was formed with a uniform grain size were selected and observed and measured at about 1000 ⁇ 1000 ⁇ m 2. Then, according to the cutting method of JIS H 0501, draw five line segments of a predetermined length in the vertical and horizontal directions of the crystal according to the cutting method of JIS H 0501, count the number of completely cut crystal grains, and heat-treat the average value of the cut length. It was described as the subsequent crystal grain size. The average crystal grain size after bonding was 400 ⁇ m or less and was “ ⁇ ”, and the average crystal grain size exceeding 400 ⁇ m was “X”. The evaluation results are shown in Tables 3 and 4.
  • Crystal orientation of copper After the ceramic substrate and the copper plate are joined, a cross section of the copper plate portion of the ceramic circuit substrate is prepared at an arbitrary position, and electron beam backscattering analysis is performed under an accelerating voltage of 15 kV (EBSD: HSL detector manufactured by TSL Solutions Inc. /SEM: Carl Zeiss Ultra55) is performed to create a crystal orientation map in the copper plate portion in the visual field, and then the crystal orientation of copper is ternarized into (001) plane, (111 plane), and (101) plane, The ratio of the surface showing the highest value from the area ratio of each orientation was evaluated as the crystal orientation ratio.
  • EBSD HSL detector manufactured by TSL Solutions Inc.
  • SEM Carl Zeiss Ultra55
  • the surface roughness Ra of the contact-type surface roughness Ra after the copper plate was plated after the thermal cycle test was performed 1000 times under the conditions of holding time at 250° C. for 30 minutes and holding time at ⁇ 45° C. for 30 minutes ( It was evaluated using Mitutoyo 201P).
  • Comparative Example 1 the P content was higher than the range of the present invention, so the average crystal grain size of the copper plate after bonding was as coarse as 600 ⁇ m, and the variation in crystal grain size was also large.
  • Comparative Examples 2 and 3 the total content of Pb, Se, and Te was larger than the range of the present invention, and the variation in the crystal grain size of the copper plate after joining was large.
  • Comparative Example 4-6 since the pressure load in the joining process was as large as 2 MPa, the RD value was large and the average crystal grain size of the copper plate after joining was coarse (see FIG. 4B for Comparative Example 4).
  • Comparative Examples 7-9 the crystal grain size of the Cu strip before joining was too small, so grain growth was promoted during joining and the average crystal grain size was coarse.
  • Example 1-32 of the present invention in which the content of P is 2 mass ppm or less, and the total content of Pb, Se, and Te is 10 mass ppm or less, and the joining conditions are within the scope of the present invention, The average grain size of the copper plate after joining was small, and the variation in grain size was small.
  • Comparative Examples 1-3 and 6-8 the maximum values obtained by dividing the crystal orientation map of copper by EBSD into the (001) plane, the (111) plane, and the (101) plane in the cross section of the copper plate were the largest. The area ratio exceeded 45%, and the surface roughness increased after the temperature cycle test (see FIG. 3B for Comparative Example 9).
  • Comparative Examples 4 and 9 the grain boundary length in the field of view of 1 mm 2 was less than 10 mm in the cross section of the copper member, and the surface roughness increased after the temperature cycle test (see FIG. 4B for Comparative Example 4). ).
  • Comparative Example 5 the grain boundary length in the field of view of 1 mm 2 exceeded 30 mm in the cross section of the copper member, and the surface roughness increased after the temperature cycle test.
  • Comparative Example 7 the ratio of twin grain boundaries represented by ⁇ 3 grain boundaries to all grain boundaries exceeded 50%, and the surface roughness increased after the temperature cycle test (see FIG. 6 ).
  • the maximum of the crystal orientation map of copper by EBSD in the cross section of the copper plate was equally divided into (001) plane, (111) plane, and (101) plane.
  • the area ratio is 45% or less (see FIG. 3A for Inventive Example 21), and the grain boundary length in the visual field of 1 mm 2 is 10 mm or more and less than 30 mm in the cross section of the copper plate (see FIG. 4A), the surface roughness did not change significantly before and after the temperature cycle test (see FIG. 5 for Invention 10).
  • a method for manufacturing a copper/ceramic bonding body and a method for manufacturing an insulated circuit board which can suppress coarsening and nonuniformity of crystal grains of a copper member even after bonding It was confirmed that a copper/ceramic bonding body and an insulating circuit board could be provided.
  • a copper/ceramic bonding body manufacturing method, an insulating circuit board manufacturing method, a copper/ceramic bonding body, and an insulating circuit board can be provided.
  • Insulated circuit board (copper/ceramics bonded body) 11 ceramics substrate 12 circuit layer 13 metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Structural Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Products (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

銅部材は、Ｃｕの純度が９９．９６ｍａｓｓ％以上で残部が不可避不純物とされるとともに、Ｐの含有量が２ｍａｓｓｐｐｍ以下、かつ、Ｐｂ、Ｓｅ及びＴｅの合計含有量が１０ｍａｓｓｐｐｍ以下とされた組成とし、積層した前記銅部材と前記セラミックス部材とを積層方向に加圧して加熱することにより、積層した前記銅部材と前記セラミックス部材とを接合する接合工程と、を有し、接合前の前記銅部材の平均結晶粒径を１０μｍ以上、圧延面における結晶粒の長径／短径の比を意味するアスペクト比を２以下とし、前記接合工程では、積層方向への加圧荷重を０．０５ＭＰａ以上１．５ＭＰａ以下の範囲内、加熱温度を８００℃以上８５０℃以下の範囲内、加熱温度での保持時間を１０分以上９０分以下の範囲内とする。

Description

銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法、銅／セラミックス接合体、及び、絶縁回路基板
　この発明は、銅部材とセラミックス部材とが接合されてなる銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法、銅／セラミックス接合体、及び、絶縁回路基板に関するものである。
　本願は、２０１９年２月４日に、日本に出願された特願２０１９－０１７８９３号に基づき優先権を主張し、その内容をここに援用する。
　従来、ヒートシンクや厚銅回路等の電気・電子部品には、導電性の高い銅又は銅合金が用いられている。
　最近は、電子機器や電気機器等の大電流化にともない、電流密度の低減およびジュール発熱による熱の拡散のために、これら電子機器や電気機器等に使用される電気・電子部品の大型化、厚肉化が図られている。
　また、パワーモジュール、ＬＥＤモジュール及び熱電モジュールにおいては、絶縁層の一方の面に導電材料からなる回路層を形成した絶縁回路基板に、パワー半導体素子、ＬＥＤ素子及び熱電素子が接合された構造とされている。
　これら絶縁回路基板としては、セラミックス基板と、このセラミックス基板の一方の面に導電性の優れた金属板を接合して形成した回路層と、を備えたものが、従来から広く用いられている。なお、絶縁回路基板としては、セラミックス基板の他方の面に金属板を接合して金属層を形成したものも提供されている。
　例えば、特許文献１には、回路層及び金属層を構成する第一の金属板及び第二の金属板を銅板とし、この銅板をＤＢＣ法によってセラミックス基板に直接接合した絶縁回路基板が提案されている。このＤＢＣ法においては、銅と銅酸化物との共晶反応を利用して、銅板とセラミックス基板との界面に液相を生じさせることにより、銅板とセラミックス基板とを接合している。
　また、特許文献２には、セラミックス基板の一方の面及び他方の面に、銅板を接合することにより回路層及び金属層を形成した絶縁回路基板が提案されている。この絶縁回路基板においては、セラミックス基板の一方の面及び他方の面に、Ａｇ－Ｃｕ－Ｔｉ系ろう材を介在させて銅板を配置し、加熱処理を行うことにより銅板が接合されている（いわゆる活性金属ろう付け法）。この活性金属ろう付け法では、活性金属であるＴｉが含有されたろう材を用いているため、溶融したろう材とセラミックス基板との濡れ性が向上し、セラミックス基板と銅板とが良好に接合されることになる。
　ここで、特許文献１又は特許文献２に記載されているように、セラミックス基板と銅板とを接合する際には、接合温度が８００℃以上とされることが多く、接合時に銅板の結晶粒の一部が粗大化してしまうおそれがあった。特に、導電性及び放熱性に特に優れた純銅からなる銅板においては、結晶粒が粗大化しやすい傾向にある。接合後の銅板（回路層及び金属層）において、結晶粒が粗大化すると、外観上問題となるおそれがあった。
　そこで、例えば特許文献３には、結晶粒の成長を抑制した純銅材料が提案されている。
　この特許文献３においては、Ｓを０．０００６～０．００１５ｗｔ％含有することにより、再結晶温度以上で熱処理しても、一定の大きさの結晶粒に調整可能であると記載されている。
日本国特開平０４－１６２７５６号公報（Ａ） 日本国特許第３２１１８５６号公報（Ｂ） 日本国特開平０６－００２０５８号公報（Ａ）
　ところで、特許文献３においては、Ｓの含有量を規定することで結晶粒の粗大化を抑制しているが、単にＳの含有量を規定しても、十分な結晶粒粗大化抑制効果を得ることができないことがあった。
　さらに、結晶粒の粗大化を抑制するために、Ｓの含有量を増加させた場合には、接合後に局所的に結晶粒が粗大化し、結晶組織が不均一となって粒径のばらつきが大きくなることがあった。この場合、銅板とセラミックス基板との接合状態を超音波検査する際に、ノイズが大きくなり、超音波検査を精度良く行うことができないといった問題があった。
　また、高温での温度サイクルを負荷した際に、回路層の表面にうねりが形成され、素子実装部が破壊され熱抵抗が上昇したり、回路層に接合された素子が剥離したりしてしまうおそれがあった。
　この発明は、前述した事情に鑑みてなされたものであって、接合後においても、銅部材の結晶粒の粗大化及び不均一化を抑制することができるとともに、温度サイクルを負荷した場合でも銅部材の表面のうねりを抑制することが可能な銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法、銅／セラミックス接合体、及び、絶縁回路基板を提供することを目的とする。
　このような課題を解決して、前記目的を達成するために、本発明者らが鋭意検討した結果、純銅材に微量に含有された不純物元素には、結晶粒界に存在することで結晶粒の粗大化を抑制する結晶粒成長抑制効果を有するものが存在する。そこで、この結晶粒成長抑制効果を有する元素（以下、結晶粒成長抑制元素、と称する）を活用することで、加熱後においても結晶粒の粗大化や不均一化を抑制可能であるとの知見を得た。また、この結晶粒成長抑制元素を十分に作用させるためには、特定の元素の含有量を規制することが効果的であるとの知見を得た。
　また、銅部材とセラミックス部材とを接合する際の加圧荷重によって、銅部材の結晶粒が粗大化しやすくなるとの知見を得た。
　本発明は、上述の知見に基づいてなされたものであって、本発明の銅／セラミックス接合体の製造方法は、銅部材とセラミックス部材とが接合されてなる銅／セラミックス接合体の製造方法であって、前記銅部材は、Ｃｕの純度が９９．９６ｍａｓｓ％以上で残部が不可避不純物とされるとともに、Ｐの含有量が２ｍａｓｓｐｐｍ以下、かつ、Ｐｂ、Ｓｅ及びＴｅの合計含有量が１０ｍａｓｓｐｐｍ以下とされた組成とし、積層した前記銅部材と前記セラミックス部材とを積層方向に加圧して加熱することにより、積層した前記銅部材と前記セラミックス部材とを接合する接合工程と、を有し、接合前の前記銅部材の平均結晶粒径を１０μｍ以上、圧延面における結晶粒の長径／短径の比を意味するアスペクト比を２以下とし、前記接合工程では、積層方向への加圧荷重を０．０５ＭＰａ以上１．５ＭＰａ以下の範囲内、加熱温度を８００℃以上８５０℃以下の範囲内、加熱温度での保持時間を１０分以上９０分以下の範囲内とすることを特徴としている。
　この構成の銅／セラミックス接合体の製造方法においては、Ｐの含有量が２ｍａｓｓｐｐｍ以下とされているので、粒界に微量に存在する結晶粒成長抑制元素の効果がＰによって阻害されることを抑制でき、接合後においても結晶粒の粗大化や不均一化を抑制することが可能となる。また、Ｐｂ、Ｓｅ及びＴｅといった元素は、Ｃｕ中の固溶限が低く、粒界に偏析することによって結晶粒の粗大化を抑制する結晶粒成長抑制元素に該当するため、微量に含まれていてもよいが、セラミックスに接合するとこれらの元素が局所的な粒成長を促進してしまうため、これらＰｂ、Ｓｅ及びＴｅの合計含有量を１０ｍａｓｓｐｐｍ以下に制限することにより、粒成長を抑制することができる。
　さらに、接合前の前記銅部材の平均結晶粒径を１０μｍ以上とし、圧延面における結晶粒のアスペクト比（長径／短径）を２以下としているので、接合前の銅部材に大きな歪が蓄積されておらず、再結晶の駆動力が小さくなり、その後の接合工程において、積層方向への加圧荷重を０．０５ＭＰａ以上１．５ＭＰａ以下の範囲内、加熱温度を８００℃以上８５０℃以下の範囲内、加熱温度での保持時間を１０分以上９０分以下の範囲内の条件で接合しても、結晶粒が局所的に粗大化することを抑制できる。
　よって、接合後においても、銅部材の結晶粒の粗大化及び不均一化を抑制することが可能となる。
　ここで、本発明の銅／セラミックス接合体の製造方法においては、接合前の前記銅部材の圧延面における結晶粒のアスペクト比（長径／短径）Ｒ０と、接合後の前記銅部材の圧延面における結晶粒のアスペクト比（長径／短径）Ｒ１と、接合後の前記銅部材の圧延面における平均結晶粒径Ｄ１が、関係式ＲＤ＝Ｄ１×（Ｒ１／Ｒ０）≦５００を満足することが好ましい。
　この場合、上述の関係式ＲＤを満足しているので、接合後においても、銅部材の結晶粒の局所的な粗大化を確実に抑制することができる。
　また、本発明の銅／セラミックス接合体の製造方法においては、前記銅部材におけるＳの含有量が２ｍａｓｓｐｐｍ以上２０ｍａｓｓｐｐｍ以下の範囲内とされていることが好ましい。
　この場合、銅部材が、結晶粒成長抑制元素に該当するＳを２ｍａｓｓｐｐｍ以上含むことにより、接合後においても結晶粒の粗大化や不均一化を確実に抑制することが可能となる。
　さらに、本発明の銅／セラミックス接合体の製造方法においては、Ｍｇ、Ｓｒ、Ｂａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｙの合計含有量が１０ｍａｓｓｐｐｍ以下であることが好ましい。
　不可避不純物として含まれるおそれがあるＭｇ、Ｓｒ、Ｂａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｙといった元素は、結晶粒成長抑制元素であるＳ、Ｓｅ、Ｔｅ等と化合物を生成することからこれら結晶粒成長抑制元素の作用を阻害するおそれがある。このため、これらＭｇ、Ｓｒ、Ｂａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｙの合計含有量が１０ｍａｓｓｐｐｍ以下に制限することにより、結晶粒成長抑制元素による結晶粒成長抑制効果を十分に発揮させることができ、接合後においても、銅部材の結晶粒の粗大化や不均一化を、確実に抑制することが可能となる。
　また、本発明の絶縁回路基板の製造方法は、セラミックス基板の表面に銅板が接合されてなる絶縁回路基板の製造方法であって、上述の銅／セラミックス接合体の製造方法により、前記セラミックス部材としてのセラミックス基板と、前記銅部材としての銅板とを接合することを特徴としている。
　この構成の絶縁回路基板の製造方法によれば、上述の銅／セラミックス接合体の製造方法によって、セラミックス基板と銅板とを接合しているので、接合後においても、銅板の結晶粒の粗大化及び不均一化を抑制することが可能となる。
よって、超音波検査によって、セラミックス基板と銅板との接合状態を精度良く評価することが可能となる。
　本発明の銅／セラミックス接合体は、銅部材とセラミックス部材とが接合されてなる銅／セラミックス接合体であって、前記銅部材は、Ｃｕの純度が９９．９６ｍａｓｓ％以上で残部が不可避不純物とされるとともに、Ｐの含有量が２ｍａｓｓｐｐｍ以下、かつ、Ｐｂ、Ｓｅ及びＴｅの合計含有量が１０ｍａｓｓｐｐｍ以下とされた組成とされ、前記銅部材の断面において、ＥＢＳＤによる銅の結晶方位マップを（００１）面、（１１１）の面、（１０１）面に３等分したときの最大の面積率が４５％以下とされており、前記銅部材の断面において１ｍｍ２の視野内における粒界長が１０ｍｍ以上３０ｍｍ未満とされていることを特徴とする。
　この構成の銅／セラミックス接合体においては、Ｐの含有量が２ｍａｓｓｐｐｍ以下とされているので、粒界に微量に存在する結晶粒成長抑制元素の効果がＰによって阻害されることを抑制でき、接合後においても結晶粒の粗大化や不均一化を抑制することが可能となる。また、Ｐｂ、Ｓｅ及びＴｅの合計含有量を１０ｍａｓｓｐｐｍ以下に制限することにより、粒成長を抑制することができる。
　そして、前記銅部材の断面において、ＥＢＳＤによる銅の結晶方位マップを（００１）面、（１１１）の面、（１０１）面に３等分したときの最大の面積率が４５％以下とされており、前記銅部材の断面において１ｍｍ２の視野内における粒界長が１０ｍｍ以上３０ｍｍ未満とされているので、温度サイクルを負荷した場合でも、歪が銅部材中に蓄積され、銅部材の表面にうねりが発生することを抑制できる。
　ここで、本発明の銅／セラミックス接合体においては、前記銅部材の断面を電子後方散乱回折法で観察した結果、全粒界に対するΣ３粒界で代表される双晶粒界の割合が５０％以下であることが好ましい。
　この場合、銅部材において、通常粒界の割合が確保されており、温度サイクルを負荷した際の歪を通常粒界に蓄積することができ、さらに的確に銅部材の表面にうねりが発生することを抑制できる。
　また、本発明の銅／セラミックス接合体においては、－４５℃×３０分保持及び２５０℃×３０分保持の温度サイクル試験を実施後の前記銅部材の表面の算術平均粗さをＲａ１とし、温度サイクル試験を実施前の前記銅部材の表面の算術平均粗さをＲａ０としたとき、Ｒａ１／Ｒａ０が１．０以上１．８以下の範囲内であることが好ましい。
　この場合、上述の温度サイクル試験を実施した後でも銅部材の表面粗さが大きく上昇しておらず、うねりの発生を確実に抑制することが可能となる。
　本発明の絶縁回路基板は、セラミックス基板の表面に銅板が接合されてなる絶縁回路基板であって、前記銅板は、Ｃｕの純度が９９．９６ｍａｓｓ％以上で残部が不可避不純物とされるとともに、Ｐの含有量が２ｍａｓｓｐｐｍ以下、かつ、Ｐｂ、Ｓｅ及びＴｅの合計含有量が１０ｍａｓｓｐｐｍ以下とされた組成とされ、前記銅板の断面において、ＥＢＳＤによる銅の結晶方位マップを（００１）面、（１１１）の面、（１０１）面に３等分したときの最大の面積率が４５％以下とされており、前記銅板の断面において１ｍｍ２の視野内における粒界長が１０ｍｍ以上３０ｍｍ未満とされていることを特徴としている。
　この構成の絶縁回路基板においては、Ｐの含有量が２ｍａｓｓｐｐｍ以下とされているので、粒界に微量に存在する結晶粒成長抑制元素の効果がＰによって阻害されることを抑制でき、接合後においても結晶粒の粗大化や不均一化を抑制することが可能となる。また、Ｐｂ、Ｓｅ及びＴｅの合計含有量を１０ｍａｓｓｐｐｍ以下に制限することにより、粒成長を抑制することができる。
　そして、前記銅板の断面において、ＥＢＳＤによる銅の結晶方位マップを（００１）面、（１１１）の面、（１０１）面に３等分したときの最大の面積率が４５％以下とされており、前記銅部材の断面において１ｍｍ２の視野内における粒界長が１０ｍｍ以上３０ｍｍ未満とされているので、温度サイクルを負荷した場合でも、歪が銅板中に蓄積され銅板の表面にうねりが発生することを抑制できる。
　ここで、本発明の絶縁回路基板においては、前記銅板の断面を電子後方散乱回折法で観察した結果、Σ３粒界で代表される双晶粒界の割合が５０％以下であることが好ましい。
　この場合、前記銅板において、通常粒界の割合が確保されており、温度サイクルを負荷した際の歪を通常粒界に蓄積することができ、さらに的確に銅板の表面にうねりが発生することを抑制できる。
　また、本発明の絶縁回路基板においては、－４５℃×３０分保持及び２５０℃×３０分保持の温度サイクル試験を実施後の前記銅板の表面の算術平均粗さをＲａ１とし、温度サイクル試験を実施前の前記銅板の表面の算術平均粗さをＲａ０としたとき、Ｒａ１／Ｒａ０が１．０以上１．８以下の範囲内であることが好ましい。
　この場合、上述の温度サイクル試験を実施した後でも前記銅板の表面粗さが大きく上昇しておらず、うねりの発生を確実に抑制することが可能となる。
　本発明によれば、接合後においても、銅部材の結晶粒の粗大化及び不均一化を抑制することができるとともに、温度サイクルを負荷した場合でも銅部材の表面のうねりを抑制することが可能な銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法、銅／セラミックス接合体、及び、絶縁回路基板を提供することが可能となる。
本発明の実施形態である絶縁回路基板の製造方法で製造された絶縁回路基板を用いたパワーモジュールの概略説明図である。 本発明の実施形態である絶縁回路基板の製造方法を示すフロー図である。 実施例（本発明例２１）における回路層の断面のＥＢＳＤによる銅の結晶方位マップ図である。 実施例（比較例９）における回路層の断面のＥＢＳＤによる銅の結晶方位マップ図である。 実施例（本発明例１６）における回路層の断面の粒界長を測定した結果を示す図である。 実施例（比較例４）における回路層の断面の粒界長を測定した結果を示す図である。 実施例において、本発明例１０の温度サイクル試験後の回路層の歪の蓄積状態を示す図である。 実施例において、比較例７の温度サイクル試験後の回路層の歪の蓄積状態を示す図である。
以下に、本発明の実施形態について添付した図面を参照して説明する。
本実施形態に係る銅／セラミックス接合体は、セラミックス部材であるセラミックス基板１１と、銅部材である銅板（回路層１２）及び銅板（金属層１３）とが接合されることにより構成された絶縁回路基板１０とされている。
図１に本発明の実施形態である絶縁回路基板１０及びこの絶縁回路基板１０を用いたパワーモジュール１を示す。
　このパワーモジュール１は、絶縁回路基板１０と、この絶縁回路基板１０の一方側（図１において上側）に第１はんだ層２を介して接合された半導体素子３と、絶縁回路基板１０の他方側（図１において下側）に第２はんだ層８を介して接合されたヒートシンク５１と、を備えている。
　絶縁回路基板１０は、セラミックス基板１１と、このセラミックス基板１１の一方の面（図１において上面）に配設された回路層１２と、セラミックス基板１１の他方の面（図１において下面）に配設された金属層１３とを備えている。
　セラミックス基板１１は、回路層１２と金属層１３との間の電気的接続を防止するものであって、本実施形態では、窒化珪素で構成されている。なお、ここで、セラミックス基板１１の厚さは、０．２～１．５ｍｍの範囲内に設定されており、本実施形態では、０．３２ｍｍに設定されている。
　回路層１２は、セラミックス基板１１の一方の面に純銅材からなる銅板が接合されることにより形成されている。
　この回路層１２には、回路パターンが形成されており、その一方の面（図１において上面）が、半導体素子３が搭載される搭載面されている。ここで、回路層１２の厚さは０．１ｍｍ以上２．０ｍｍ以下の範囲内に設定されており、本実施形態では０．６ｍｍに設定されている。
　金属層１３は、セラミックス基板１１の他方の面に純銅材からなる銅板が接合されることにより形成されている。
　　ここで、金属層１３の厚さは０．１ｍｍ以上２．０ｍｍ以下の範囲内に設定されており、本実施形態では０．６ｍｍに設定されている。
　ヒートシンク５１は、前述の絶縁回路基板１０を冷却するためのものであり、本実施形態においては、熱伝導性が良好な材質で構成された放熱板とされている。本実施形態においては、ヒートシンク５１は、熱伝導性に優れた銅又は銅合金で構成されている。なお、ヒートシンク５１と絶縁回路基板１０の金属層１３とは、第２はんだ層８を介して接合されている。
　ここで、回路層１２及び金属層１３を構成する純銅材は、Ｃｕの純度が９９．９６ｍａｓｓ％以上で残部が不可避不純物とされるとともに、Ｐの含有量が２ｍａｓｓｐｐｍ以下、かつ、Ｐｂ、Ｓｅ及びＴｅの合計含有量が１０ｍａｓｓｐｐｍ以下とされた組成のものである。
　また、回路層１２及び金属層１３を構成する純銅材においては、Ｓの含有量が２ｍａｓｓｐｐｍ以上２０ｍａｓｓｐｐｍ以下の範囲内とされていることが好ましい。
　さらに、回路層１２及び金属層１３を構成する純銅材においては、不可避不純物であるＭｇ、Ｓｒ、Ｂａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｙの合計含有量が１０ｍａｓｓｐｐｍ以下であることが好ましい。
　そして、回路層１２及び金属層１３は、その断面において、ＥＢＳＤによる銅の結晶方位マップを（００１）面、（１１１）面、（１０１）面に３等分したときの最大の面積率が４５％以下とされている。
　また、回路層１２及び金属層１３は、その断面において、１ｍｍ２の視野内における粒界長が１０ｍｍ以上３０ｍｍ未満とされている。
　本実施形態では、回路層１２及び金属層１３は、断面を電子後方散乱回折法で観察した結果、Σ３粒界で代表される双晶粒界の割合が５０％以下であることが好ましい。
　さらに、本実施形態では、－４５℃×３０分保持及び２５０℃×３０分保持の温度サイクル試験を実施後の回路層１２及び金属層１３の表面の算術平均粗さをＲａ１とし、温度サイクル試験を実施前の回路層１２及び金属層１３の表面の算術平均粗さをＲａ０としたとき、Ｒａ１／Ｒａ０が１．０以上１．８以下の範囲内であることが好ましい。
　ここで、回路層１２及び金属層１３を構成する純銅材において、上述のように成分組成、組織、特性を規定した理由について以下に説明する。
（Ｃｕの純度：９９．９６ｍａｓｓ％以上）
　大電流用途の電気・電子部品においては、通電時の発熱を抑制するために、導電性及び放熱性に優れていることが要求されており、導電性及び放熱性に特に優れた純銅を用いることが好ましい。
　そこで、回路層１２及び金属層１３を構成する純銅材においては、Ｃｕの純度を９９．９６ｍａｓｓ％以上に規定している。
なお、Ｃｕの純度は９９．９６５ｍａｓｓ％以上であることが好ましく、９９．９７ｍａｓｓ％以上であることがさらに好ましい。また、Ｃｕの純度の上限に特に制限はないが、９９．９９９ｍａｓｓ％を超える場合には、特別な精錬工程が必要となり、製造コストが大幅に増加するため、９９．９９９ｍａｓｓ％以下とすることが好ましい。
（Ｐの含有量：２ｍａｓｓｐｐｍ以下）
　不可避不純物として含まれるＰは、銅中の酸素を無害化する元素として広く用いられている。しかしながら、Ｐを一定以上含有する場合には、酸素だけではなく、結晶粒界に存在する結晶粒成長抑制元素の作用を阻害する。このため、高温に加熱した際に、結晶粒成長抑制元素が十分に作用せず、結晶粒の粗大化及び不均一化が発生するおそれがある。
　そこで、本実施形態においては、回路層１２及び金属層１３を構成する純銅材におけるＰの含有量を２ｍａｓｓｐｐｍ以下に制限している。
　なお、Ｐの含有量は、１．５ｍａｓｓｐｐｍ以下とすることが好ましく、１ｍａｓｓｐｐｍ以下とすることがさらに好ましい。
（Ｐｂ、Ｓｅ及びＴｅの合計含有量：１０ｍａｓｓｐｐｍ以下）
　Ｐｂ、Ｓｅ及びＴｅは、Ｃｕ中の固溶限が低く、粒界に偏析することによって、結晶粒の粗大化を抑制する作用を有するが、局所的な粒成長を促進してしまう元素である。
　このため、本実施形態においては、熱間加工性を確保するために、回路層１２及び金属層１３を構成する純銅材におけるＰｂ、Ｓｅ及びＴｅの合計含有量を１０ｍａｓｓｐｐｍ以下に制限している。
　結晶粒を良好に制御するためには、Ｐｂ、Ｓｅ及びＴｅの合計含有量を９ｍａｓｓｐｐｍ以下とすることが好ましく、８ｍａｓｓｐｐｍ以下とすることがさらに好ましい。
（Ｓの含有量：２ｍａｓｓｐｐｍ以上２０ｍａｓｓｐｐｍ以下）
　Ｓは、結晶粒界移動を抑制することによって、結晶粒の粗大化を抑制する作用を有するとともに、熱間加工性を低下させる元素である。
　このため、本実施形態において、回路層１２及び金属層１３を構成する純銅材におけるＳの含有量を２ｍａｓｓｐｐｍ以上とした場合には、Ｓによる結晶粒粗大化抑制効果を十分に奏功せしめることができ、加熱後においても結晶粒の粗大化を確実に抑制することが可能となる。一方、Ｓの含有量を２０ｍａｓｓｐｐｍ以下に制限することにより、局所的な結晶粒成長を制御することが可能となる。
　なお、Ｓの含有量の下限は、２．５ｍａｓｓｐｐｍ以上であることが好ましく、３ｍａｓｓｐｐｍ以上であることがさらに好ましい。また、Ｓの含有量の上限は、１７．５ｍａｓｓｐｐｍ以下であることが好ましく、１５ｍａｓｓｐｐｍ以下であることがさらに好ましい。
（Ｍｇ、Ｓｒ、Ｂａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｙの合計含有量：１０ｍａｓｓｐｐｍ以下）
　不可避不純物として含まれるＭｇ、Ｓｒ、Ｂａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｙは、結晶粒界に偏析して結晶粒の粗大化を抑制する結晶粒粗大化抑制元素（Ｓ、Ｓｅ、Ｔｅ等）と化合物を生成し、結晶粒粗大化抑制元素の作用を阻害するおそれがある。
　このため、本実施形態において、加熱後の結晶粒の粗大化を確実に抑制するためには、回路層１２及び金属層１３を構成する純銅材におけるＭｇ、Ｓｒ、Ｂａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｙの合計含有量を１０ｍａｓｓｐｐｍ以下とすることが好ましい。
　なお、Ｍｇ、Ｓｒ、Ｂａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｙの合計含有量は、７．５ｍａｓｓｐｐｍ以下であることが好ましく、５ｍａｓｓｐｐｍ以下であることがさらに好ましい。
（その他の不可避不純物）
　上述した元素以外のその他の不可避的不純物としては、Ａｇ、Ｂ、Ｂｉ、Ｃａ、Ｓｃ、希土類元素、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｆｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ、Ｐｔ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ａｌ、Ｇａ、Ｉｎ、Ｇｅ、Ｓｎ、Ａｓ、Ｓｂ、Ｔｌ、Ｂｅ、Ｎ、Ｃ、Ｓｉ、Ｌｉ、Ｈ、Ｏ等が挙げられる。これらの不可避不純物は、導電率を低下させるおそれがあることから、総量で０．１ｍａｓｓ％以下とすることが好ましい。
　そして、以上のような組成の純銅材からなる回路層１２及び金属層１３においては、平均結晶粒径が７０μｍ以上４００μｍ以下の範囲内とされている。
なお、平均結晶粒径の下限は、９０μｍ以上であることが好ましく、１００μｍ以上であることがさらに好ましい。平均結晶粒径の上限は、３５０μｍ以下であることが好ましく、３００μｍ以下であることがさらに好ましい。
　さらに、回路層１２及び金属層１３においては、３５ｍｍ×３５ｍｍの範囲における最大結晶粒径ｄｍａｘと平均結晶粒径ｄａｖｅの比率ｄｍａｘ／ｄａｖｅが７．５以下とされている。
　なお、上述のｄｍａｘ／ｄａｖｅは、６．０以下であることが好ましく、５．０以下であることがさらに好ましい。
（ＥＢＳＤによる銅の結晶方位）
　本実施形態において、結晶方位が一方向に配向していると、温度サイクルを負荷した際に、回路層１２及び金属層１３の表面にうねりが生じやすくなる。これにより、半導体素子３と回路層１２との間の第１はんだ層２、及び、金属層１３とヒートシンクとの間の第２はんだ層８に亀裂が生じ、剥離が生じるおそれがある。
　そこで、本実施形態においては、は、その断面において、ＥＢＳＤによる銅の結晶方位マップを（００１）面、（１１１）面、（１０１）面に３等分したときの最大の面積率が４５％以下とし、（００１）面、（１１１）面、（１０１）面のいずれかに配向しておらず、ランダムな結晶方位を有するものとしている。
（１ｍｍ２の視野内における粒界長）
　本実施形態において、回路層１２及び金属層１３の断面において、１ｍｍ２の視野内における粒界長が１０ｍｍ以上３０ｍｍ未満であれば、粒界の長さが十分に確保されており、温度サイクルが負荷された際の歪を粒界に蓄積することができ、回路層１２及び金属層１３の表面にうねりが生じることを抑制することが可能となる。
　なお、回路層１２及び金属層１３の断面において１ｍｍ２の視野内における粒界長の下限は１２ｍｍ以上であることが好ましく、１５ｍｍ以上であることがより好ましい。また、回路層１２及び金属層１３の断面において１ｍｍ２の視野内における粒界長の上限は２８ｍｍ以下であることが好ましく、２６ｍｍ以下であることがより好ましい。
（双晶粒界の割合）
　温度サイクルが負荷された際の歪は、通常粒界には蓄積されるが、双晶粒界には蓄積されない。
　このため、本実施形態においては、回路層１２及び金属層１３の断面を電子後方散乱回折法で観察した結果、Σ３粒界で代表される双晶粒界の割合を５０％以下に制限することが好ましい。
　なお、双晶粒界の割合は４５％以下であることがより好ましく、４０％以下であることがさらに好ましい。
（温度サイクル負荷前後の表面粗さの比率）
　本実施形態において、－４５℃×３０分保持及び２５０℃×３０分保持の温度サイクル試験を実施後の回路層１２及び金属層１３の表面の算術平均粗さをＲａ１とし、温度サイクル試験を実施前の回路層１２及び金属層１３の表面の算術平均粗さをＲａ０としたとき、Ｒａ１／Ｒａ０が１．０以上１．８以下の範囲内である場合には、温度サイクル試験を実施後において回路層１２及び金属層１３の表面の算術平均粗さが温度サイクル試験前から大きく増加しておらず、うねりの発生が確実に抑制されることになる。
　なお、Ｒａ１／Ｒａ０は１．７以下であることがより好ましく、１．６以下であることがさらに好ましい。
　次に、上述した本実施形態である絶縁回路基板１０の製造方法について、図２を参照して説明する。
＜銅板準備工程Ｓ０１＞
　まず、回路層１２及び金属層１３となる銅板を準備する。この銅板は、上述の組成を有する純銅材で構成されたものであり、接合前の銅板においては、銅板を作成する際の熱処理条件と圧延率を変量し、平均結晶粒径が１０μｍ以上とされるとともに、圧延面における結晶粒のアスペクト比（長径／短径）が２以下とされている。
＜積層工程Ｓ０２＞
　次に、図２に示すように、セラミックス基板１１の一方の面に、上述のようにして得られた回路層１２となる銅板を活性ろう材を介して積層し、セラミックス基板１１の他方の面に、上述のようにして得られた金属層１３となる銅板を活性ろう材を介して積層する。
　なお、本実施形態では、活性ろう材として、Ａｇ－２８ｍａｓｓ％Ｃｕ－５ｍａｓｓ％Ｔｉ合金のペーストを用いた。
＜接合工程Ｓ０３＞
　積層した銅板、セラミックス基板１１、銅板を、積層方向に加圧した状態で、真空加熱炉内に装入して加熱し、銅板とセラミックス基板１１とを接合して回路層１２を形成するとともに、銅板とセラミックス基板１１とを接合して金属層１３を形成する。
　ここで、積層方向への加圧荷重は、０．０５ＭＰａ以上１．５ＭＰａ以下の範囲内とし、加熱温度は８００℃以上８５０℃以下の範囲内、加熱温度での保持時間は１０分以上９０分以下の範囲内とする。また、加熱温度時の真空加熱炉内の圧力は、１．０×１０－４Ｐａ以上１．０×１０－１Ｐａ以下の範囲内とすることが好ましい。
　そして、本実施形態においては、接合前の銅板の圧延面における結晶粒のアスペクト比（長径／短径）Ｒ０と、接合後の銅板（回路層１２及び金属層１３）の圧延面における結晶粒のアスペクト比（長径／短径）Ｒ１と、接合後の銅板（回路層１２及び金属層１３）の圧延面における平均結晶粒径Ｄ１が、以下の関係式ＲＤを満足するように、加圧荷重、加熱温度、保持時間を調整することが好ましい。
　関係式ＲＤ＝Ｄ１×（Ｒ１／Ｒ０）≦５００
　以上のように、銅板準備工程Ｓ０１と、積層工程Ｓ０２と、接合工程Ｓ０３とによって、本実施形態である絶縁回路基板１０が製造される。
（ヒートシンク接合工程Ｓ０４）
　次に、絶縁回路基板１０の金属層１３の他方の面側にヒートシンク５１を接合する。
　本実施形態では、絶縁回路基板１０とヒートシンク５１とを、はんだ材を介して積層して加熱炉に装入し、第２はんだ層８を介して絶縁回路基板１０とヒートシンク５１とをはんだ接合する。
（半導体素子接合工程Ｓ０５）
　次に、絶縁回路基板１０の回路層１２の一方の面に、半導体素子３をはんだ付けにより接合する。
　以上の工程により、図１に示すパワーモジュール１が製出される。
　以上のような構成とされた本実施形態の絶縁回路基板１０（銅／セラミックス接合体）の製造方法によれば、回路層１２及び金属層１３を構成する銅板において、Ｐの含有量が２ｍａｓｓｐｐｍ以下とされているので、粒界に微量に存在する結晶粒成長抑制元素の効果がＰによって阻害されることを抑制でき、接合後の銅板（回路層１２及び金属層１３）における結晶粒の粗大化や不均一化を抑制することが可能となる。
　また、Ｐｂ、Ｓｅ及びＴｅといった元素は、Ｃｕ中の固溶限が低く、粒界に偏析することによって結晶粒の粗大化を抑制する結晶粒成長抑制元素に該当するため、微量に含まれていてもよいが、これらの元素は、熱間加工性を大きく低下させる効果も有する。このため、これらＰｂ、Ｓｅ及びＴｅの合計含有量を１０ｍａｓｓｐｐｍ以下に制限することにより、熱間加工性を確保することができる。よって、回路層１２及び金属層１３となる銅板を安定して製造することが可能となる。
　さらに、本実施形態では、接合前の銅板の平均結晶粒径を１０μｍ以上、圧延面における結晶粒のアスペクト比（長径／短径）を２以下としているので、接合前の銅板に大きな歪が蓄積されておらず、再結晶の駆動力が小さくなり、その後の接合工程Ｓ０３において、積層方向への加圧荷重を０．０５ＭＰａ以上１．５ＭＰａ以下の範囲内、加熱温度を８００℃以上８５０℃以下の範囲内、加熱温度での保持時間を１０分以上９０分以下の範囲内の条件で接合しても、結晶粒が局所的に粗大化することを抑制できる。
　よって、接合後の銅板（回路層１２及び金属層１３）における結晶粒の粗大化及び不均一化を抑制することが可能となる。
　また、本実施形態において、接合前の銅板の圧延面における結晶粒のアスペクト比（長径／短径）Ｒ０と、接合後の銅板（回路層１２及び金属層）の圧延面における結晶粒のアスペクト比Ｒ１と、接合後の銅板（回路層１２及び金属層）の圧延面における平均結晶粒径Ｄ１が、関係式ＲＤ＝Ｄ１×（Ｒ１／Ｒ０）≦５００を満足するように、接合工程Ｓ０３の加圧荷重、加熱温度、保持時間を調整しているので、接合後の銅板（回路層１２及び金属層１３）において結晶粒が局所的に粗大化することを確実に抑制することができる。
　さらに、本実施形態において、回路層１２及び金属層１３を構成する銅板におけるＳの含有量が２ｍａｓｓｐｐｍ以上２０ｍａｓｓｐｐｍ以下の範囲内とされている場合には、結晶粒成長抑制元素であるＰにより、接合後の銅板（回路層１２及び金属層１３）における結晶粒の粗大化や不均一化を確実に抑制することが可能となる。
　さらに、本実施形態において、回路層１２及び金属層１３を構成する銅板におけるＭｇ、Ｓｒ、Ｂａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｙの合計含有量が１０ｍａｓｓｐｐｍ以下である場合には、結晶粒成長抑制元素であるＳ、Ｓｅ、Ｔｅ等がこれらの元素との化合物を生成することによって消費されることを抑制でき、結晶粒成長抑制元素による結晶粒成長抑制効果を十分に発揮させることができ、接合後においても、結晶粒の粗大化や不均一化を確実に抑制することが可能となる。
　本実施形態の絶縁回路基板１０においては、回路層１２及び金属層１３の断面において、ＥＢＳＤによる銅の結晶方位マップを（００１）面、（１１１）の面、（１０１）面に３等分したときの最大の面積率が４５％以下とされており、１ｍｍ２の視野内における粒界長が１０ｍｍ以上３０ｍｍ未満とされているので、温度サイクルを負荷した場合でも、歪が回路層１２及び金属層１３中に蓄積されることになり、回路層１２及び金属層１３の表面にうねりが発生することを抑制できる。
　また、本実施形態において、回路層１２及び金属層１３の断面を電子後方散乱回折法で観察した結果、Σ３粒界で代表される双晶粒界の割合が５０％以下である場合には、回路層１２及び金属層１３において、通常粒界の割合が確保されており、温度サイクルを負荷た際の歪を通常粒界に蓄積することができ、さらに的確に回路層１２及び金属層１３の表面にうねりが発生することを抑制できる。
さらに、本実施形態において、－４５℃×３０分保持及び２５０℃×３０分保持の温度サイクル試験を実施後の回路層１２及び金属層１３の表面の算術平均粗さをＲａ１とし、温度サイクル試験を実施前の回路層１２及び金属層１３の表面の算術平均粗さをＲａ０としたとき、Ｒａ１／Ｒａ０が１．０以上１．８以下の範囲内である場合には、上述の温度サイクル試験を実施した後でも回路層１２及び金属層１３の表面粗さが大きく上昇しておらず、うねりの発生を確実に抑制することが可能となる。
　以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
　例えば、回路層及び金属層を上述の純銅材からなる銅板で構成したものとして説明したが、これに限定されることはなく、回路層及び金属層のいずれか一方が上述の純銅材からなる銅板で構成されていればよく、いずれ片方は、他の銅又は銅合金、アルミニウム又はアルミニウム合金、これらの積層体等で構成されていてもよい。
　さらに、本実施形態では、セラミックス基板を、窒化珪素からなるものとして説明したが、これに限定されることはなく、窒化アルミニウム、酸化アルミニウムからなるものであってもよい。
　また、本実施形態では、銅板とセラミックス基板とを活性ろう材を用いて接合するものとして説明したが、ＤＢＣ法等の他の接合方法によって接合してもよい。また、活性ろう材として、Ａｇ－２８ｍａｓｓ％Ｃｕ－５ｍａｓｓ％Ｔｉ合金のペーストを用いるものとして説明したが、他の組成の活性ろう材を適用してもよい。
　さらに、本実施形態では、絶縁回路基板の回路層にパワー半導体素子を搭載してパワーモジュールを構成するものとして説明したが、これに限定されることはない。例えば、絶縁回路基板にＬＥＤ素子を搭載してＬＥＤモジュールを構成してもよいし、絶縁回路基板の回路層に熱電素子を搭載して熱電モジュールを構成してもよい。
　本発明の有効性を確認するために行った確認実験について説明する。
（実施例１）
　組成及び初期粒径、アスペクト比の異なるＣｕ材を入手し、絶縁基板用の回路層及び金属層用銅条材とした。
　次に、上述の銅条材を切断して回路層及び金属層となる銅板（３７ｍｍ角、厚さ０．８ｍｍ）を準備し、これを４０ｍｍ角の窒化珪素からなるセラミックス基板（厚さ０．３２ｍｍ）の両面に、Ａｇ－２８ｍａｓｓ％Ｃｕ－５ｍａｓｓ％Ｔｉ合金の活性ろう材を用いて表３、４に示す条件で接合し、銅／セラミックス接合体を形成した。なお、接合時の真空炉の真空度は５×１０－３Ｐａとした。
　このようにして得られた銅条材（銅板）、及び、銅／セラミックス接合体について、以下の項目について評価した。
（接合前の銅板の結晶粒径）
　得られた銅条材から２０ｍｍ×２０ｍｍのサンプルを切り出し、ＳＥＭ－ＥＢＳＤ（Ｅｌｅｃｔｒｏｎ　Ｂａｃｋｓｃａｔｔｅｒ　Ｄｉｆｆｒａｃｔｉｏｎ　Ｐａｔｔｅｒｎｓ）測定装置によって、平均結晶粒径を測定した。
　圧延面を耐水研磨紙、ダイヤモンド砥粒を用いて機械研磨を行った後、コロイダルシリカ溶液を用いて仕上げ研磨を行った。その後、走査型電子顕微鏡を用いて、試料表面の測定範囲内の個々の測定点（ピクセル）に電子線を照射し、後方散乱電子線回折による方位解析により、隣接する測定点間の方位差が１５°以上となる測定点間を大角粒界とし、１５°未満を小角粒界とした。
大角粒界を用いて、結晶粒界マップを作成し、ＪＩＳ　Ｈ　０５０１の切断法に準拠し、結晶粒界マップに対して、縦、横の所定長さの線分を５本ずつ引き、完全に切られる結晶粒数を数え、その切断長さの平均値を接合前の結晶粒径として記載した。評価結果を表３、４に示す。
（接合前の銅板の結晶粒のアスペクト比Ｒ０）
圧延面における結晶粒のアスペクト比（長径／短径）は、得られた銅条材の圧延面を、上記と同様にＳＥＭ－ＥＢＳＤ（Ｅｌｅｃｔｒｏｎ　Ｂａｃｋｓｃａｔｔｅｒ　Ｄｉｆｆｒａｃｔｉｏｎ　Ｐａｔｔｅｒｎｓ）測定装置を用いて、結晶粒界マップを作製した。そのマップに対して、板厚方向に５本、圧延方向に５本の線分を引き、完全に切られる結晶粒数を数え、その長径と短径の長さの比をアスペクト比（長径／短径）とし、平均値を算出した。評価結果を表３、４に示す。
（接合後の銅板の結晶粒径Ｄ１）
セラミックス基板に接合した銅板から、３０ｍｍ×３０ｍｍのサンプルを切り出し、圧延面を鏡面研磨、エッチングを行い光学顕微鏡にて、圧延方向が写真の横になるように撮影した。観察部位の中で、約１０００×１０００μｍ２の視野内が均一な粒度で形成される部位を１０視野選び、約１０００×１０００μｍ２で観察および測定を行った。そして、結晶粒径をＪＩＳ　Ｈ　０５０１の切断法に従い、写真縦、横の所定長さの線分を５本ずつ引き、完全に切られる結晶粒数を数え、その切断長さの平均値を熱処理後の結晶粒径として記載した。接合後の平均結晶粒径として、４００μｍ以下のものを「〇」、４００μｍを超えたものを「×」とした。評価結果を表３、４に示す。
（接合後の銅板の結晶粒のアスペクト比Ｒ１）
上述のように、セラミックス基板に接合した銅板から採取したサンプルの圧延面を、上記と同様にＳＥＭ－ＥＢＳＤ（Ｅｌｅｃｔｒｏｎ　Ｂａｃｋｓｃａｔｔｅｒ　Ｄｉｆｆｒａｃｔｉｏｎ　Ｐａｔｔｅｒｎｓ）測定装置を用いて、結晶粒界マップを作製した。そのマップに対して、板厚方向に５本、圧延方向に５本の線分を引き、完全に切られる結晶粒数を数え、その長径と短径の長さの比をアスペクト比（長径／短径）とし、平均値を算出した。評価結果を表３、４に示す。
（接合後の銅板の粒径のばらつき）
　上述のように、セラミックス基板に接合した銅板から採取したサンプルについて、３０ｍｍ×３０ｍｍの範囲内において双晶を除き、最も結晶粒が粗大な結晶粒の長径とそれに垂直に線を引いた時に粒界によって切断される短径の平均値を最大結晶粒径ｄｍａｘとし、この最大結晶粒径と上述の平均結晶粒径ｄａｖｅとの比ｄｍａｘ／ｄａｖｅが１０以下を「〇」と評価し、ｄｍａｘ／ｄａｖｅが１０を超えた場合を「×」と評価した。評価結果を表３、４に示す。
（ＥＢＳＤによる結晶方位マップにおける結晶方位の割合）
　銅の結晶配向率：セラミックス基板と銅板を接合した後に任意の位置でセラミックス回路基板の銅板部分の断面を作製し、加速電圧１５ｋＶの条件で電子線後方散乱分析（ＥＢＳＤ：ＴＳＬソリューションズ社　Ｈｉｋａｒｉ検出器／ＳＥＭ：カールツァイス社　Ｕｌｔｒａ５５）を行い、視野内の銅板部分にて結晶方位マップを作成した後、銅の結晶方位を（００１）面、（１１１面）、（１０１）面に３値化し、各方位の面積比から最も高い値を示した面の割合を結晶配向率として評価した。
（粒界長／双晶粒界の割合）
　上記断面分析結果から、ＯＩＭ－ｄａｔａ－ｃｏｌｌｅｃｔｉｏｎソフトウェアを用いて、銅板部分１ｍｍの全粒界長を測定した。また、全粒界に対する３Σに該当する粒界の割合を双晶粒界割合とした。
（温度サイクル試験前後の表面粗さ）
　２５０℃での保持時間３０分、－４５℃での保持時間３０分の条件にて冷熱サイクル試験を１０００回実施した後の銅板メッキ後のメッキ表面粗さＲａを接触式の表面粗さ計（ミツトヨ社製２０１Ｐ）を用いて評価した。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
Figure JPOXMLDOC01-appb-T000005
Figure JPOXMLDOC01-appb-T000006
　比較例１は、Ｐの含有量が本発明の範囲よりも多いため、接合後の銅板の平均結晶粒径が６００μｍと粗大であり、結晶粒径のばらつきも大きくなった。
　比較例２、３は、Ｐｂ、Ｓｅ及びＴｅの合計含有量が本発明の範囲よりも多く、接合後の銅板の結晶粒径のばらつきが大きくなった。
　比較例４－６は、接合工程における加圧荷重が２ＭＰａと大きいため、ＲＤ値が大きく、接合後の銅板の平均結晶粒径が粗大であった（比較例４については図４Ｂを参照）。
　比較例７－９は、接合前のＣｕ条材の結晶粒径が小さ過ぎるため、接合時において粒成長が促進され、平均結晶粒径が粗大であった。
　これに対して、Ｐの含有量が２ｍａｓｓｐｐｍ以下、かつ、Ｐｂ、Ｓｅ及びＴｅの合計含有量が１０ｍａｓｓｐｐｍ以下とされ、接合条件が本発明の範囲内とされた本発明例１－３２においては、接合後の銅板の平均結晶粒が小さく、かつ、結晶粒径のばらつきが小さくなった。
　また、比較例１－３、６－８においては、銅板の断面においてＥＢＳＤによる銅の結晶方位マップを（００１）面、（１１１）の面、（１０１）面に３等分したときの最大の面積率が４５％を超えており、温度サイクル試験後に表面粗さが大きくなった（比較例９については図３Ｂを参照）。
　比較例４、９においては、前記銅部材の断面において１ｍｍ２の視野内における粒界長が１０ｍｍ未満であり、温度サイクル試験後に表面粗さが大きくなった（比較例４については図４Ｂを参照）。
　比較例５においては、前記銅部材の断面において１ｍｍ２の視野内における粒界長が３０ｍｍを超えており、温度サイクル試験後に表面粗さが大きくなった。
　比較例７においては、全粒界に対するΣ３粒界で代表される双晶粒界の割合が５０％を超えており、温度サイクル試験後に表面粗さが大きくなった（図６参照）。
　これに対して、本発明例１－３２においては、銅板の断面においてＥＢＳＤによる銅の結晶方位マップを（００１）面、（１１１）の面、（１０１）面に３等分したときの最大の面積率が４５％以下であり（本発明例２１については図３Ａを参照）、銅板の断面において１ｍｍ２の視野内における粒界長が１０ｍｍ以上３０ｍｍ未満となっており（本発明１６については図４Ａを参照）、温度サイクル試験前後で表面粗さが大きく変化しなかった（本発明１０については図５を参照）。
　以上のことから、本発明例によれば、接合後においても、銅部材の結晶粒の粗大化及び不均一化を抑制することができる銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法、銅／セラミックス接合体、絶縁回路基板を提供可能であることが確認された。
　本発明によれば、接合後においても、銅部材の結晶粒の粗大化及び不均一化を抑制することができるとともに、温度サイクルを負荷した場合でも銅部材の表面のうねりを抑制することが可能な銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法、銅／セラミックス接合体、及び、絶縁回路基板を提供することができる。
　１０　　絶縁回路基板（銅／セラミックス接合体）
　１１　　セラミックス基板
　１２　　回路層
　１３　　金属層

Claims (11)

  1. 　銅部材とセラミックス部材とが接合されてなる銅／セラミックス接合体の製造方法であって、
    　前記銅部材は、Ｃｕの純度が９９．９６ｍａｓｓ％以上で残部が不可避不純物とされるとともに、Ｐの含有量が２ｍａｓｓｐｐｍ以下、かつ、Ｐｂ、Ｓｅ及びＴｅの合計含有量が１０ｍａｓｓｐｐｍ以下とされた組成とし、
    　積層した前記銅部材と前記セラミックス部材とを積層方向に加圧して加熱することにより、積層した前記銅部材と前記セラミックス部材とを接合する接合工程と、を有し、
    　接合前の前記銅部材の平均結晶粒径を１０μｍ以上、圧延面における結晶粒の長径／短径の比を意味するアスペクト比を２以下とし、
    　前記接合工程では、積層方向への加圧荷重を０．０５ＭＰａ以上１．５ＭＰａ以下の範囲内、加熱温度を８００℃以上８５０℃以下の範囲内、加熱温度での保持時間を１０分以上９０分以下の範囲内とすることを特徴とする銅／セラミックス接合体の製造方法。
  2. 　接合前の前記銅部材の圧延面における結晶粒のアスペクト比Ｒ０と、接合後の前記銅部材の圧延面における結晶粒のアスペクト比Ｒ１と、接合後の前記銅部材の圧延面における平均結晶粒径Ｄ１とが、以下の関係式ＲＤを満足することを特徴とする請求項１に記載の銅／セラミックス接合体の製造方法。
    　関係式ＲＤ＝Ｄ１×（Ｒ１／Ｒ０）≦５００
  3. 　前記銅部材におけるＳの含有量が２ｍａｓｓｐｐｍ以上２０ｍａｓｓｐｐｍ以下の範囲内とされていることを特徴とする請求項１又は請求項２に記載の銅／セラミックス接合体の製造方法。
  4. 　前記銅部材におけるＭｇ、Ｓｒ、Ｂａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｙの合計含有量が１０ｍａｓｓｐｐｍ以下であることを特徴とする請求項１から請求項３のいずれか一項に記載の銅／セラミックス接合体の製造方法。
  5. 　セラミックス基板の表面に銅板が接合されてなる絶縁回路基板の製造方法であって、
    　請求項１から請求項４のいずれか一項に記載の銅／セラミックス接合体の製造方法により、前記セラミックス部材としてのセラミックス基板と、前記銅部材としての銅板とを接合することを特徴とする絶縁回路基板の製造方法。
  6. 　銅部材とセラミックス部材とが接合されてなる銅／セラミックス接合体であって、
    　前記銅部材は、Ｃｕの純度が９９．９６ｍａｓｓ％以上で残部が不可避不純物とされるとともに、Ｐの含有量が２ｍａｓｓｐｐｍ以下、かつ、Ｐｂ、Ｓｅ及びＴｅの合計含有量が１０ｍａｓｓｐｐｍ以下とされた組成とされ、
    　前記銅部材の断面において、ＥＢＳＤによる銅の結晶方位マップを（００１）面、（１１１）の面、（１０１）面に３等分したときの最大の面積率が４５％以下とされており、
    　前記銅部材の断面において１ｍｍ２の視野内における粒界長が１０ｍｍ以上３０ｍｍ未満とされていることを特徴とする銅／セラミックス接合体。
  7. 　前記銅部材の断面を電子後方散乱回折法で観察した結果、全粒界に対するΣ３粒界で代表される双晶粒界の割合が５０％以下であることを特徴とする請求項６に記載の銅／セラミックス接合体。
  8. 　－４５℃×３０分保持及び２５０℃×３０分保持の温度サイクル試験を実施後の前記銅部材の表面の算術平均粗さをＲａ１とし、温度サイクル試験を実施前の前記銅部材の表面の算術平均粗さをＲａ０としたとき、Ｒａ１／Ｒａ０が１．０以上１．８以下の範囲内であることを特徴とする請求項６又は請求項７に記載の銅／セラミックス接合体。
  9. 　セラミックス基板の表面に銅板が接合されてなる絶縁回路基板であって、
    前記銅板は、Ｃｕの純度が９９．９６ｍａｓｓ％以上で残部が不可避不純物とされるとともに、Ｐの含有量が２ｍａｓｓｐｐｍ以下、かつ、Ｐｂ、Ｓｅ及びＴｅの合計含有量が１０ｍａｓｓｐｐｍ以下とされた組成とされ、
    前記銅板の断面において、ＥＢＳＤによる銅の結晶方位マップを（００１）面、（１１１）の面、（１０１）面に３等分したときの最大の面積率が４５％以下とされており、
    　前記銅板の断面において１ｍｍ２の視野内における粒界長が１０ｍｍ以上３０ｍｍ未満とされていることを特徴とする絶縁回路基板。
  10. 　前記銅板の断面を電子後方散乱回折法で観察した結果、Σ３粒界で代表される双晶粒界の割合が５０％以下であることを特徴とする請求項９に記載の絶縁回路基板。
  11. 　－４５℃×３０分保持及び２５０℃×３０分保持の温度サイクル試験を実施後の前記銅板の表面の算術平均粗さをＲａ１とし、温度サイクル試験を実施前の前記銅板の表面の算術平均粗さをＲａ０としたとき、Ｒａ１／Ｒａ０が１．０以上１．８以下の範囲内であることを特徴とする請求項９又は請求項１０に記載の絶縁回路基板。
PCT/JP2020/004089 2019-02-04 2020-02-04 銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法、銅／セラミックス接合体、及び、絶縁回路基板 WO2020162445A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202080009874.7A CN113348046B (zh) 2019-02-04 2020-02-04 铜-陶瓷接合体的制造方法、绝缘电路基板的制造方法、铜-陶瓷接合体及绝缘电路基板
US17/418,384 US11939270B2 (en) 2019-02-04 2020-02-04 Production method for copper/ceramic joined body, production method for insulated circuit board, copper/ceramic joined body, and insulated circuit board
JP2020543647A JP6828856B2 (ja) 2019-02-04 2020-02-04 銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法、銅／セラミックス接合体、及び、絶縁回路基板
EP20752718.5A EP3922391B1 (en) 2019-02-04 2020-02-04 Production method for copper/ceramic joined body, production method for insulated circuit board, copper/ceramic joined body, and insulated circuit board
KR1020217022654A KR20210123305A (ko) 2019-02-04 2020-02-04 구리/세라믹스 접합체의 제조 방법, 절연 회로 기판의 제조 방법, 구리/세라믹스 접합체, 및 절연 회로 기판

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-017893 2019-02-04
JP2019017893 2019-02-04

Publications (1)

Publication Number Publication Date
WO2020162445A1 true WO2020162445A1 (ja) 2020-08-13

Family

ID=71947356

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/004089 WO2020162445A1 (ja) 2019-02-04 2020-02-04 銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法、銅／セラミックス接合体、及び、絶縁回路基板

Country Status (6)

Country Link
US (1) US11939270B2 (ja)
EP (1) EP3922391B1 (ja)
JP (1) JP6828856B2 (ja)
KR (1) KR20210123305A (ja)
CN (1) CN113348046B (ja)
WO (1) WO2020162445A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021145148A1 (ja) * 2020-01-15 2021-07-22 古河電気工業株式会社 銅板材およびその製造方法、ならびに銅板材付き絶縁基板
WO2022090487A1 (de) * 2020-11-02 2022-05-05 Aurubis Stolberg Gmbh & Co. Kg Kupfer-keramik-substrat
EP4026820A4 (en) * 2019-09-02 2023-10-04 Mitsubishi Materials Corporation COPPER/CERAMIC COMPOSITE BODY AND INSULATING CIRCUIT BOARD
WO2024024899A1 (ja) * 2022-07-29 2024-02-01 三菱マテリアル株式会社 純銅材、絶縁基板、電子デバイス
JP7444324B2 (ja) 2022-07-29 2024-03-06 三菱マテリアル株式会社 純銅材、絶縁基板、電子デバイス

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116924823B (zh) * 2023-09-15 2023-12-12 江苏固家智能科技有限公司 陶瓷基板与铜箔无尘复合仓

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162756A (ja) 1990-10-26 1992-06-08 Toshiba Corp 半導体モジュール
JPH04187577A (ja) * 1990-11-20 1992-07-06 Kawasaki Steel Corp 銅板とセラミックス板の接合方法
JPH062058A (ja) 1992-06-23 1994-01-11 Furukawa Electric Co Ltd:The 結晶粒成長抑制無酸素銅
JP3211856B2 (ja) 1994-11-02 2001-09-25 電気化学工業株式会社 回路基板
JP2013041913A (ja) * 2011-08-12 2013-02-28 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP2015092552A (ja) * 2013-09-30 2015-05-14 三菱マテリアル株式会社 Ｃｕ／セラミックス接合体、Ｃｕ／セラミックス接合体の製造方法、及び、パワーモジュール用基板
JP2017075382A (ja) * 2015-10-16 2017-04-20 株式会社Ｓｈカッパープロダクツ 無酸素銅板、無酸素銅板の製造方法およびセラミック配線基板
JP2019017893A (ja) 2017-07-21 2019-02-07 豊丸産業株式会社 遊技機

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4129166B2 (ja) 2002-10-29 2008-08-06 京セラ株式会社 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
TWI575680B (zh) 2011-08-12 2017-03-21 三菱綜合材料股份有限公司 功率模組用基板、附有散熱片功率模組用基板、功率模組及功率模組用基板之製造方法
JP6415297B2 (ja) 2014-12-16 2018-10-31 Ｎｇｋエレクトロデバイス株式会社 銅張セラミックス回路基板、これを搭載した電子機器、及び銅張セラミックス回路基板の製造方法
WO2016111207A1 (ja) 2015-01-07 2016-07-14 新日鉄住金マテリアルズ株式会社 放熱基板
DE202016008371U1 (de) 2016-02-26 2017-09-11 Heraeus Deutschland GmbH & Co. KG Kupfer-Keramik-Verbund
JP3211856U (ja) 2017-05-09 2017-08-10 株式会社アイエスピー メジャー付きタオル
KR102104252B1 (ko) 2017-06-07 2020-04-24 가부시키가이샤 에스에이치 카퍼프로덕츠 무산소동판 및 세라믹스 배선기판
US20220225498A1 (en) * 2018-12-28 2022-07-14 Denka Company Limited Ceramic-copper composite, ceramic circuit board, power module, and method of producing ceramic-copper composite

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162756A (ja) 1990-10-26 1992-06-08 Toshiba Corp 半導体モジュール
JPH04187577A (ja) * 1990-11-20 1992-07-06 Kawasaki Steel Corp 銅板とセラミックス板の接合方法
JPH062058A (ja) 1992-06-23 1994-01-11 Furukawa Electric Co Ltd:The 結晶粒成長抑制無酸素銅
JP3211856B2 (ja) 1994-11-02 2001-09-25 電気化学工業株式会社 回路基板
JP2013041913A (ja) * 2011-08-12 2013-02-28 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP2015092552A (ja) * 2013-09-30 2015-05-14 三菱マテリアル株式会社 Ｃｕ／セラミックス接合体、Ｃｕ／セラミックス接合体の製造方法、及び、パワーモジュール用基板
JP2017075382A (ja) * 2015-10-16 2017-04-20 株式会社Ｓｈカッパープロダクツ 無酸素銅板、無酸素銅板の製造方法およびセラミック配線基板
JP2019017893A (ja) 2017-07-21 2019-02-07 豊丸産業株式会社 遊技機

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4026820A4 (en) * 2019-09-02 2023-10-04 Mitsubishi Materials Corporation COPPER/CERAMIC COMPOSITE BODY AND INSULATING CIRCUIT BOARD
WO2021145148A1 (ja) * 2020-01-15 2021-07-22 古河電気工業株式会社 銅板材およびその製造方法、ならびに銅板材付き絶縁基板
JP6982710B1 (ja) * 2020-01-15 2021-12-17 古河電気工業株式会社 銅板材およびその製造方法、ならびに銅板材付き絶縁基板
JP2022020824A (ja) * 2020-01-15 2022-02-01 古河電気工業株式会社 銅板材およびその製造方法、ならびに銅板材付き絶縁基板
JP7203930B2 (ja) 2020-01-15 2023-01-13 古河電気工業株式会社 銅板材およびその製造方法、ならびに銅板材付き絶縁基板
WO2022090487A1 (de) * 2020-11-02 2022-05-05 Aurubis Stolberg Gmbh & Co. Kg Kupfer-keramik-substrat
CN116390897A (zh) * 2020-11-02 2023-07-04 阿鲁比斯斯托尔伯格股份有限公司 铜-陶瓷基板
WO2024024899A1 (ja) * 2022-07-29 2024-02-01 三菱マテリアル株式会社 純銅材、絶縁基板、電子デバイス
JP7444324B2 (ja) 2022-07-29 2024-03-06 三菱マテリアル株式会社 純銅材、絶縁基板、電子デバイス

Also Published As

Publication number Publication date
US20220064074A1 (en) 2022-03-03
EP3922391A4 (en) 2022-11-02
CN113348046B (zh) 2022-10-04
US11939270B2 (en) 2024-03-26
JPWO2020162445A1 (ja) 2021-02-18
EP3922391B1 (en) 2023-09-20
JP6828856B2 (ja) 2021-02-10
EP3922391A1 (en) 2021-12-15
CN113348046A (zh) 2021-09-03
KR20210123305A (ko) 2021-10-13

Similar Documents

Publication Publication Date Title
WO2020162445A1 (ja) 銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法、銅／セラミックス接合体、及び、絶縁回路基板
EP3590909B1 (en) Copper/ceramic joined body insulated circuit board, method for producing copper/ceramic joined body, and method for producing insulated circuit board
CN105027277B (zh) 功率模块用基板的制造方法
CN110383468B (zh) 带散热片的功率模块用基板
US8609993B2 (en) Power module substrate, power module, and method for manufacturing power module substrate
WO2018159590A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
US20200365475A1 (en) Bonded body of copper and ceramic, insulating circuit substrate, bonded body of copper and ceramic production method, and insulating circuit substrate production method
JP5991103B2 (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法
KR20170044105A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
KR20170046649A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
EP3279936B1 (en) Method for manufacturing substrate for power module with heat sink
TWI813593B (zh) 接合體及絕緣電路基板
JP7052374B2 (ja) セラミックス／アルミニウム接合体の製造方法、絶縁回路基板の製造方法
WO2019088068A1 (ja) はんだ継手、およびはんだ継手の形成方法
US11881439B2 (en) Copper/ceramic joined body, insulating circuit substrate, copper/ceramic joined body production method, and insulating circuit substrate production method
EP4026820A1 (en) Copper/ceramic joined body and insulative circuit board
EP3702341A1 (en) Bonded body and insulated circuit board
US11638350B2 (en) Copper/ceramic bonded body, insulating circuit board, method for producing copper/ceramic bonded body, and method for producing insulating circuit board
US20220375819A1 (en) Copper/ceramic assembly and insulated circuit board
JP7451964B2 (ja) Ｃｕ合金板およびその製造方法
WO2024005150A1 (ja) セラミックス銅回路基板およびそれを用いた半導体装置
WO2023286862A1 (ja) 銅／セラミックス接合体、および、絶縁回路基板
CN114787106B (zh) 铜-陶瓷接合体、绝缘电路基板及铜-陶瓷接合体的制造方法、绝缘电路基板的制造方法
KR20230098154A (ko) 구리-세라믹 기판
JPH11330325A (ja) ヒートスプレッダおよびこれを用いた半導体装置ならびにヒートスプレッダの製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2020543647

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20752718

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020752718

Country of ref document: EP

Effective date: 20210906