WO2020106009A1 - 발광 소자 및 이를 포함하는 발광 모듈 - Google Patents

발광 소자 및 이를 포함하는 발광 모듈

Info

Publication number
WO2020106009A1
WO2020106009A1 PCT/KR2019/015826 KR2019015826W WO2020106009A1 WO 2020106009 A1 WO2020106009 A1 WO 2020106009A1 KR 2019015826 W KR2019015826 W KR 2019015826W WO 2020106009 A1 WO2020106009 A1 WO 2020106009A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
substrate
modified
regions
width
Prior art date
Application number
PCT/KR2019/015826
Other languages
English (en)
French (fr)
Inventor
이진웅
김경완
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to US17/285,886 priority Critical patent/US11923345B2/en
Priority to EP19887869.6A priority patent/EP3886173A4/en
Publication of WO2020106009A1 publication Critical patent/WO2020106009A1/ko
Priority to US18/427,456 priority patent/US20240170461A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Definitions

  • the present invention relates to a light emitting device and a light emitting module including the same, and more particularly, to a nitride-based light emitting device and a light emitting module including the same.
  • the light emitting diode is an inorganic light source, and is used in various fields such as a display device, a vehicle lamp, and general lighting.
  • Light-emitting diodes have the advantages of long life, low power consumption, and fast response time, so they are rapidly replacing existing light sources.
  • the light emitting diode is formed on a wafer such as sapphire, and then separated into light emitting chips through a dicing process.
  • a wafer such as sapphire
  • FIG. 1 is a cross-sectional view illustrating a method of cutting an ingot to manufacture a wafer
  • FIG. 2 is a cross-sectional view illustrating the wafer of FIG. 1.
  • an ingot is grown along the c-axis, and the ingot is cut and processed to form a wafer WF having a flat zone (FZ).
  • FZ flat zone
  • ⁇ predetermined angle
  • the direction parallel to the extending direction of the flat zone FZ is the m-axis.
  • the m-axis direction is referred to as a first direction DR1
  • a direction perpendicular to the m-axis direction is referred to as a second direction DR2.
  • the second direction DR2 is an a-axis.
  • the a-plane is a surface exposed after cutting the wafer WF in the first direction DR1
  • the m-plane is a surface exposed after cutting the wafer WF in the second direction DR2.
  • a plurality of light emitting diodes are formed on a wafer. This is a known technique, and detailed description will be omitted.
  • the light emitting diodes formed on the wafer are separated using a laser.
  • 3A is a schematic diagram for explaining a method of using a laser according to the prior art to cut a wafer.
  • laser light is focused at a depth of a wafer and irradiated to form modified regions of a dot type. Then, the wafer is fractured from the modified regions as a starting point and separated into light emitting chips including light emitting diodes. The rupture regions extend in a direction perpendicular to the thickness direction of the wafer to connect the point-shaped modification regions in the point-shaped modification region.
  • cutting in the second direction is easier than cutting in the first direction. Therefore, even if the laser light is irradiated in the second direction less than the first direction, the wafer is quickly and easily cut in the second direction.
  • the face cut in the second direction will have an inclined m-plane.
  • the light-emitting chip Since the size of the light-emitting chip is small and the light-emitting chip cut by the conventional process has an inclined side surface with respect to the top surface of the light-emitting chip, the light-emitting chip rotates while picking up the light-emitting chip and transferring it to a desired position. Even on a circuit board, it may fall over by an inclined side.
  • the inclined side surfaces are irregularly arranged so that the directivity angle of light generated from the plurality of light emitting chips mounted on the circuit board is different. It exhibits uneven luminance.
  • FIG. 3B are photographs of the substrate formed by the method described in FIG. 3A.
  • the left is a photograph of the upper surface of the substrate
  • the middle is a photograph obtained by tilting the first side of the wafer cut in the first direction
  • the right is a photograph of the second side of the wafer cut in the second direction. . You can see part of the second side in the left part of the middle photo.
  • the cut substrate was inclined in one direction.
  • the angles between the upper surface of the substrate and the first and second side surfaces it includes 84.3 degrees and 95.4 degrees, which are somewhat farther from 90 degrees, and it can be seen that the cut substrate is inclined in one direction.
  • the modified region and the fracture region are parallel to the thickness direction of the substrate.
  • the problem to be solved by the present invention is to provide a light emitting chip having a uniform brightness and a light emitting module including the same.
  • the light emitting module includes a mounting substrate, a plurality of light emitting chips mounted on the mounting substrate, a plurality of conductive adhesive parts disposed between the light emitting chips and the mounting substrate
  • Each of the light emitting chips includes a first substrate, a first light emitting unit disposed on one surface of the first substrate, a second substrate spaced apart from the first substrate, and one surface of the second substrate It includes a second light emitting portion disposed on, one side of the first substrate includes a first modified surface, one side of the second substrate facing one side of the first substrate includes a second modified surface, ,
  • the first modified surface includes modified regions extending in the thickness direction of the first substrate, and fracture regions disposed between the modified regions, and the second modified surface is formed in the thickness direction of the second substrate. It includes extended modified regions and fracture regions disposed between the modified regions, and the width of each of the fracture regions of the first modified surface is the same as the width of each of the fracture regions of the second modified surface.
  • each of the modified regions may be changed by laser irradiation.
  • the width of each of the fracture regions may be greater than the width of each of the modified regions.
  • the width of each of the fracture regions of the first modified surface may be the same as the width of each of the fracture regions of the second modified surface.
  • the other side adjacent to one side of the first substrate includes a third modified surface
  • the third modified surface includes modified regions extending in a thickness direction of the first substrate and the modified surface. It may include fracture regions disposed between the regions.
  • the width of each of the fracture regions of the first modified surface may be smaller than the width of each of the fracture regions of the third modified surface.
  • one side of the first substrate when the first substrate includes sapphire, one side of the first substrate includes an m-plane and a tilted surface of the m-plane, and the other side of the first substrate is a- It can include a side tilted to the side and the a-side.
  • the fracture regions of the third modified surface have a first width
  • the third modified surface is between an edge where the one side meets the other side and a modified region closest to the edge, the first It may further include a cutting area having a second width smaller than one width.
  • one side of the first substrate may have an interface between the first substrate and the first light emitting unit and an inclination of 88.5 to 91.5 degrees.
  • one side of the second substrate may have an interface between the second substrate and the second light emitting part and an 88.5 to 91.5 degree gradient.
  • the fracture regions of the first modified surface have a first width
  • the first modified surface includes an edge where the one side meets the other side adjacent to the one side and the modified region closest to the edge.
  • a cut region having a second width smaller than the first width may be further included.
  • the first light emitting unit may include a first conductive type semiconductor layer disposed on one surface of the first substrate, and disposed on the first conductive type semiconductor layer, and a part of the first conductive type semiconductor layer.
  • An active layer exposing a layer, a second conductive type semiconductor layer disposed on the active layer, and exposing a portion of the first conductive type semiconductor layer, the first substrate, the first conductive type semiconductor layer, the active layer, and the agent
  • a first reflective layer covering the second conductive type semiconductor layer and having a first hole and a second hole exposing the first and second conductive type semiconductor layers, disposed on the first reflective layer, through the first hole And a first pad electrically connected to the first conductivity type semiconductor layer, and a second pad disposed on the first reflective layer and electrically connected to the second conductivity type semiconductor layer through the second hole.
  • the first reflective layer may expose an edge of one surface of the first substrate.
  • the light emitting module may further include a second reflective layer disposed on the other surface opposite to one surface of the first substrate on which the first light emitting unit is disposed.
  • the first reflective film reflects two different wavelengths of light
  • the second reflective film may reflect light of one wavelength
  • the thickness of the first reflective film may be greater than the thickness of the second reflective film.
  • the second reflective layer may expose edges of the other surface of the first substrate.
  • a light emitting device includes a substrate, a light emitting unit disposed on one surface of the substrate, and one side surface of the substrate includes modified regions having a first width extending in a thickness direction of the substrate and the It is disposed between the modified regions and includes fracture regions having a second width, wherein one side is disposed between an edge where the one side and the other side adjacent to the one side meet and a modified region closest to the edge, , A cutting area having a third width narrower than the second width.
  • each of the modified regions may be changed by laser irradiation.
  • one side of the substrate may have an 88.5 to 91.5 degree slope with an interface between the substrate and the light emitting unit.
  • the other side adjacent to the one side includes modified regions continuously extending in the thickness direction of the substrate and fracture regions disposed between the modified regions, and fracture regions of the other side Each width may be smaller than the first width.
  • the one side may include an a-plane and a tilted surface on the a-plane
  • the other side may include an m-plane and a tilted surface on the m-plane
  • the light emitting unit is a first conductive semiconductor layer disposed on the substrate, an active layer disposed on the first conductive semiconductor layer, and exposing a portion of the first conductive semiconductor layer, the Disposed on the active layer, covering a second conductivity type semiconductor layer exposing a portion of the first conductivity type semiconductor layer, the substrate, the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer , A first reflective film having a first hole and a second hole exposing the first and second conductive type semiconductor layers, disposed on the first reflective film, and through the first hole, the first conductive type semiconductor layer
  • the first pad may be electrically connected, and a second pad disposed on the first reflective layer and electrically connected to the second conductive semiconductor layer through the second hole.
  • the first reflective layer may expose an edge on one surface of the substrate.
  • the light emitting device may further include a second reflective film disposed on the other surface facing the one surface of the substrate.
  • the first reflective film reflects light of two different wavelengths from each other, and the second reflective film can reflect light of one wavelength.
  • the thickness of the first reflective film may be greater than the thickness of the second reflective film.
  • the second reflective layer may expose the edge of the other surface of the substrate.
  • the first width may be narrower than the third width.
  • the light emitting chip it is possible to have substantially vertical side surfaces to prevent rotation during pick-up and transfer, or to collapse during transfer.
  • reflective films are disposed on the upper and lower portions of the light emitting chip, and the light emitting chip having vertical side surfaces may emit light uniformly through the side surfaces.
  • 1 is a cross-sectional view illustrating a method of cutting an ingot to manufacture a wafer.
  • FIG. 2 is a cross-sectional view for describing the wafer of FIG. 1.
  • 3A is a schematic view for explaining a method of using a laser according to the prior art to cut a wafer.
  • 3B is photographs of a substrate cut according to the prior art.
  • FIGS. 15A, 15B, 16A, 16B, 17A, and 17B are cross-sectional views illustrating a method of manufacturing light emitting modules according to an embodiment of the present invention.
  • 18A is a schematic view for explaining a method of using a general laser to cut a wafer.
  • FIG. 18B are photographs of the substrate formed by the method described in FIG. 18A.
  • 4A, 4B, 5, 6A, 6B, 7, 8A, 8B, 9A, 9B, 10A, 10B, 11, 12, 13, 14A, 14B, 15A, 15B, 16A, 16B, 17A, and 17B are cross-sectional views illustrating a method of manufacturing a light emitting module according to an embodiment of the present invention.
  • the first conductive semiconductor layer 110, the active layer 120, the second conductive semiconductor layer 130, and the ohmic layer 140 may be formed on the wafer WF. have.
  • the wafer WF may be a wafer WF obtained from the ingot of FIG. 1, and the wafer WF may include sapphire.
  • a direction parallel to the extending direction of the flat zone FZ may be an m-axis.
  • the m-axis direction is referred to as a first direction DR1
  • a direction perpendicular to the m-axis direction is referred to as a second direction DR2.
  • the second direction DR2 may be an a-axis.
  • the a-plane may be a surface exposed after cutting the wafer WF in the first direction DR1
  • the m-plane may be a surface exposed after cutting the wafer WF in the second direction DR2.
  • the wafer WF may include chip regions (CR) and scribe lanes (SL) defining chip regions CR and spaced apart from each other.
  • Each of the light emitting structures may be formed in each of the chip regions CR.
  • each of the chip regions CR has a square structure in a plan view, and the scribe line SL extends in the first direction DR1 and is parallel to the first lines LN1 and the second direction DR2.
  • the scribe line SL may include second lines LN2 parallel to each other.
  • the first lines LN1 and the second lines LN2 may cross each other to have a mesh structure.
  • sapphire may have a crystal having a hexagonal rombo (Hexa-Rhombo R3c) symmetry.
  • the lattice constants in the c-axis and the a-axis directions are 13.001 ⁇ and 4.758 ⁇ , and have a C (0001) plane, an A (1120) plane, an R (1102) plane, and the like. Since the C-plane of sapphire is relatively easy to grow a nitride thin film and is stable at high temperature, it can be used as a substrate for growing a nitride semiconductor.
  • a first conductivity type semiconductor using growth methods such as metal-organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), hydrogen vapor phase epitaxy (HVPE), and metal-organic chloride (MOC) on a wafer WF
  • MOCVD metal-organic chemical vapor deposition
  • MBE molecular beam epitaxy
  • HVPE hydrogen vapor phase epitaxy
  • MOC metal-organic chloride
  • the first conductivity-type semiconductor layer 110 may be a gallium nitride-based semiconductor layer doped with n-type impurities, such as silicon (Si).
  • the second conductivity type semiconductor layer 130 may be a p-type impurity, eg, a gallium nitride-based semiconductor layer doped with magnesium (Mg).
  • the first conductivity type semiconductor layer 110 may be a p-type semiconductor layer
  • the second conductivity type semiconductor layer 130 may be an n-type semiconductor layer.
  • each of the first conductivity type semiconductor layer 110 and the second conductivity type semiconductor layer 130 may be a single layer, but is not limited thereto, and may be a multiple layer or may include a superlattice layer.
  • the active layer 120 may include a multi quantum well (MQW) structure, and its composition ratio may be determined to emit light having a desired peak wavelength.
  • MQW multi quantum well
  • the active layer 120 may emit light having a peak wavelength in the UV wavelength band or light having a peak wavelength in the blue wavelength band.
  • the ohmic layer 140 may be formed on the second conductive semiconductor layer 130 through a deposition process such as a chemical vapor deposition (CVD) process.
  • the ohmic layer 140 may be a transparent oxide layer (TCO), such as ITO (Indium Tin Oxide) or zinc oxide (ZnO).
  • a plurality of mesa structures exposing the first conductive type semiconductor layer 110 by etching the ohmic layer 140, the second conductive type semiconductor layer 130, and the active layer 120 ).
  • Each of the mesa structures MS may be disposed in the chip region CR.
  • the first conductivity-type semiconductor layers 110 may be etched to form first-conductivity-type semiconductor layers 110 separated from each other.
  • the first conductivity type semiconductor layer 110 may be disposed in the chip region CR.
  • the mesa structure MS has a smaller size than the first conductivity type semiconductor layer 110 and may expose a part of the first conductivity type semiconductor layer 110.
  • the first conductive semiconductor layer 110 may be etched to separate the devices.
  • a mesa structure MS may be formed.
  • Each of the conductive patterns CP2 may be formed.
  • each of the first conductive pattern CP1 and the second conductive pattern CP2 is made of nickel (Ni), titanium (Ti), chromium (Cr), aluminum (Al), gold (Au), and tantalum (Ta). It may include at least one selected from the group consisting of.
  • FIG. 6B illustrates a first conductive pattern CP1 and a second conductive pattern CP2 formed in one cell region CR in a direction of a first conductive pattern CP1 and a second conductive pattern CP2. It is the top view seen from.
  • the second conductive pattern CP2 extends from the first portion PT1 and the first portion PT1 extending in the first conductive pattern CP1 direction, and the first conductive pattern CP1 is extended.
  • a second portion PT2 extending in a direction perpendicular to the direction may be included.
  • the second portion PT2 may have a structure in which edges are bent in the direction of the first conductive pattern CP1.
  • a conductive film may be formed on the wafer WF on which the mesa structures MS and the first conductivity type semiconductor layers 110 are formed.
  • the conductive film may include a multilayer film.
  • a first conductive pattern CP1 in electrical contact with the first conductive semiconductor layer 110 and a second conductive in electrical contact with the ohmic layer 140 are performed by performing a lift-off process on the conductive film.
  • the pattern CP2 can be formed.
  • the first conductive patterns CP1, the second conductive patterns CP2, the mesa structures MS, and the first conductive semiconductor layers 110 are covered on the wafer WF.
  • the first reflective film RFT1 may be formed.
  • the first reflective layer RFT1 may include a distributed Bragg Reflector (DBR) having a structure in which silicon oxide (SiO2) and titanium oxide (TiO2) are alternately stacked.
  • the first reflective film RFT1 reflects a plurality of lights having different wavelengths, and may be formed with a first thickness TH1.
  • the first reflective film RFT1 includes a first DBR and a second DBR, but the first DBR reflects light of a first wavelength, and the second DBR reflects light of a second wavelength shorter than the first wavelength. Can be.
  • the first DBR may reflect light of 550 nm or 630 nm
  • the second DBR may reflect light of 460 nm.
  • the first reflective film RFT1 formed on the scribe line SL is removed to form each chip region CR ) Can be exposed.
  • the scribe line SL and the chip area CR adjacent to the scribe line SL that is, the chip area
  • the first reflective film RFT1 formed on the edge of (CR) may be etched.
  • a process of removing the first reflective film RFT1 of the scribe line SL may be omitted according to the irradiation depth of the laser light LB.
  • the laser light LB may not affect the first reflective film RFT1
  • FIG. 7 As shown in, the process of removing the first reflective film RFT1 of the scribe line SL may be omitted.
  • a first pad PD1 filling the first hole H1 and the second hole H2 on the first reflective film RFT1, and disposed on the first reflective film RFT1, respectively.
  • a second pad PD2 respectively.
  • each of the first pad PD1 and the second pad PD2 may include at least one selected from the group consisting of aluminum (Al), nickel (Ni), titanium (Ti), and gold (Au).
  • the pad film may have a multi-layer structure.
  • the first hole H1 and the second hole H2 may be respectively filled on the first reflective film RFT1, and a pad film may be formed on the first reflective film RFT1.
  • the pad film may perform a lift-off process to form a first pad PD1 in electrical contact with the first conductive pattern CP1 and a second pad PD2 in electrical contact with the second conductive pattern CP2. have.
  • a plurality of light emitting structures can be formed on the wafer WF.
  • Each of the light emitting structures may be formed in each of the chip regions CR.
  • 9B is a view of one light emitting structure viewed from the first pad PD1 and the second pad PD2.
  • a first conductive adhesive part CAD1 and a second conductive adhesive part CAD2 may be formed on the first pad PD1 and the second pad PD2, respectively.
  • the first conductive adhesive portion CAD1 and the second conductive adhesive portion CAD2 may be formed using a stencil. Specifically, a stencil including openings opening the first pad PD1 and the second pad PD2 may be aligned on the wafer WF. Each of the openings is filled with a conductive adhesive film to form a first conductive adhesive portion CAD1 electrically adhering to the first pad PD1 and a second conductive adhesive portion CAD2 electrically adhering to the second pad PD2, respectively. can do.
  • Each of the first conductive adhesive portion CAD1 and the second conductive adhesive portion CAD2 may include at least one selected from the group consisting of indium (In), tin (Sn), nickel (Ni), and copper (Cu).
  • the stencil may be removed and a reflow process may be performed on the first conductive adhesive portion CAD1 and the second conductive adhesive portion CAD2.
  • the first conductive adhesive part CAD1 may have one surface 102 in contact with the first pad PD1 and the other surface opposite to one surface 102.
  • the other surface of the first conductive adhesive portion CAD1 may have a curved surface.
  • the second conductive adhesive part CAD2 may have one surface 102 in contact with the second pad PD2 and the other surface opposite to one surface 102.
  • the other surface of the second conductive adhesive portion CAD2 may have a curved surface.
  • the upper surfaces of the first conductive adhesive part CAD1 and the second conductive adhesive part CAD2 are etched, and the other surface of the first conductive adhesive part CAD1 and the second conductive adhesive part CAD2 Each of the other surfaces of may have a flat straight surface.
  • first conductive adhesive portion CAD1 and the second conductive adhesive portion CAD2 of FIG. 9B will be exemplarily illustrated and described.
  • the process of forming the first conductive adhesive portion CAD1 and the second conductive adhesive portion CAD2 may be omitted.
  • a protective film PRT protecting light emitting structures may be covered on one surface 102 of the wafer WF.
  • the protective film (PRT) may be temporarily adhered to the light emitting structures by an attachable / detachable adhesive.
  • the thickness of the wafer WF may be reduced by inverting the wafer WF and grinding and polishing the other surface opposite to one surface 102 of the wafer WF.
  • the light emitting structures are protected by a protective film PRT, and particles can be prevented from entering the light emitting structures during the wafer WF polishing process.
  • the first conductive adhesive portion CAD1 and the second conductive adhesive portion CAD2 are first formed, and then the other side of the wafer WF is described as grinding and polishing, but the other side of the wafer WF is described. After grinding and polishing, the first conductive adhesive portion CAD1 and the second conductive adhesive portion CAD2 may be formed.
  • a second reflective film RFT2 may be formed on the other surface of the polished wafer WF.
  • the second reflective layer RFT2 may include a DBR having a structure in which silicon oxide (SiO2) and titanium oxide (TiO2) are alternately stacked. According to an embodiment, the second reflective film RFT2 may have a second thickness TH2 smaller than the first thickness TH1 of the first reflective film RFT1. Also, the second reflective film RFT2 may reflect light having a second wavelength.
  • the second reflective layer RFT2 formed on the scribe line SL may be etched to expose edges of each chip region CR.
  • the scribe line SL and the chip area CR adjacent to the scribe line SL may be partially etched.
  • modified regions MDF may be formed by irradiating laser light LB along the scribe line SL of the wafer WF.
  • the modified regions MDF may include first modified regions MDF1 formed in the first direction DR1 and second modified regions MDF2 formed in the second direction DR2.
  • the laser light LB may be irradiated through a femtosecond laser having a very short pulse width of several to hundreds of 10 -15 seconds (femtosecond).
  • a femtosecond laser having a very short pulse width of several to hundreds of 10 -15 seconds (femtosecond).
  • the time of the laser pulse irradiated is shorter than the thermal diffusion time of the wafer WF, so that non-thermal processing without thermal degeneration of the material in the wafer WF It is possible.
  • the femtosecond laser since the femtosecond laser generates a large peak power with relatively less energy than the conventional continuous wave or nanosecond laser, the impact applied to the wafer WF may be small.
  • a nonlinear optical effect called multiphoton absorption can be used at a smaller width than the diffraction limit of the laser beam.
  • the intensity of the laser light LB is determined by the peak power density (W / cm 2 ) of the laser light LB, for example, the peak power density is 1 ⁇ 10 8 (W / cm 2 ) Multiphoton absorption occurs under the above conditions
  • the first modified regions MDF1 may be formed by irradiating laser light LB along each of the first lines LN1 of the scribe line SL.
  • the laser light LB is continuously irradiated in the thickness direction of the wafer WF, and may be irradiated at a first separation distance along the first direction DR1.
  • Each of the first modification regions MDF1 has a line shape continuously extending in a thickness direction of the wafer WF, and the first separation distances may be spaced apart from each other.
  • the second modified regions MDF2 may be formed by irradiating the laser light LB along each of the second lines LN2 of the scribe line SL.
  • the laser light LB is continuously irradiated in the thickness direction of the wafer WF, and may be irradiated at a second separation distance along the second direction DR2.
  • Each of the second modified regions MDF2 has a line shape continuously extending in a thickness direction of the wafer WF, and may be spaced apart from each other at a second separation distance smaller than the first separation distance.
  • the laser light LB irradiation process may be performed more densely and more frequently in the second direction DR2 than in the first direction DR1. Therefore, the second modified regions MDF2 may be formed more and more densely than the first modified regions MDF1. According to an example, the second modified regions MDF2 may overlap each other.
  • the surface exposed by being cut by the second direction DR2 includes an m-plane, and because of the crystal structure, the m-plane is a crystal surface, so the second direction is higher than cutting the wafer WF in the first direction DR1. Cutting with (DR2) may be easier.
  • an inclined m-plane is formed.
  • the cutting in the second direction DR2 is faster than the first direction DR1
  • the exposed m- The side will have an inclined side with respect to one side 102 of the substrate.
  • the laser beam LB is more closely and more frequently irradiated in the second direction DR2, and the irradiated laser beam LB is continuously irradiated in the thickness direction of the wafer WF, thereby providing the second modified regions ( Each of the MDF2) may be formed perpendicular to one surface 102 of the wafer WF.
  • the adjustment of the width between the first modified regions MDF1 and the second modified regions MDF2 may be determined by the irradiation speed of the femcosecond laser.
  • the first separation distance and the second separation distance are determined by fixing the wafer WF and adjusting the speed at which the femcosecond laser irradiates along the first direction DR1 faster than the irradiation speed along the second direction DR2.
  • the first separation distance and the second separation distance may be adjusted by fixing the femcosecond laser and varying the speed of moving the wafer WF in the first direction DR1 and the second direction DR2.
  • the first reflective film RFT1 and the second reflective film RFT2 include DBR, and the DBR may be damaged by laser light LB. Accordingly, the second reflective film RFT2 disposed on the other surface of the wafer WF, that is, the surface to which the laser light LB is irradiated, is removed along the scribe line SL, while the laser light LB is irradiated. The second reflective layer RFT2 may not be damaged by the light LB.
  • the first reflective film RFT1 for example, when the irradiation depth of the laser light LB exactly matches the thickness of the wafer WF, the first reflective film RFT1 follows the scribe line SL. The removing process can be omitted. As another example, when the irradiation depth of the laser light LB is greater than the thickness of the wafer WF, a process of removing the first reflective film RFT1 along the scribe line SL may be performed.
  • an expansion tape (expansion tape) may be adhered to the other surface of the wafer WF performing the laser light LB irradiation process.
  • the extension tape EXT may be temporarily adhered to the other surface of the wafer WF by a detachable adhesive.
  • the protective film PRT may be removed to reexpose the light emitting structures on one surface 102 of the wafer WF.
  • the wafer WF to which the laser light LB is irradiated is broken along the scribe line SL by extending the extension tape EXT to the end, thereby forming a plurality of light emitting chips LEC.
  • the plurality of light emitting chips LEC may be disposed to be spaced apart from each other in the first direction DR1 and the second direction DR2.
  • Each of the light emitting chips LEC may include a substrate SUB and a light emitting structure disposed on one surface 102 of the substrate SUB.
  • the substrate SUB is the same size as the chip region CR, and has first sides SD1 cut in the first direction DR1 and facing each other, and second sides cut in the second direction DR2 and facing each other. Sides SD2 may be included.
  • each of the first side surfaces SD1 may have an angle ⁇ of 88.5 to 91.5 degrees with one surface 102 of the substrate SUB.
  • each of the second side surfaces SD2 may have an angle ⁇ of 88.5 to 91.5 degrees with one surface 102 of the substrate SUB. That is, each of the first side surfaces SD1 and the second side surfaces SD2 may be substantially perpendicular to one surface 102 of the substrate SUB.
  • a surface cut in the first direction DR1 may include an a-plane group.
  • Each of the first side surfaces SD1 cut in the first direction DR1 may include first breaking regions CT1 disposed between the first modification regions MDF1 and the first modification regions MDF1.
  • the first modified regions MDF1 are portions modified by the laser light LB, and the first broken regions CT1 may be portions physically cut by the expansion of the expansion tape EXT.
  • each of the first modification regions MDF1 is continuously formed in the thickness direction of the wafer WF, so that each of the physically cut first fracture regions CT1 is also a wafer WF, that is, a substrate SUB.
  • the first modified region MDF1 may have a first width WT1
  • the first fracture region CT1 may have a second width WT2 greater than the first width WT1.
  • the second width WT2 may be the same as the first separation distance by being spaced at a first separation distance between neighboring first modification regions MDF1.
  • a surface where the end of the first side SD1 of the substrate SUB and the end of the second side SD2 meet is referred to as a corner (corner, CN).
  • corner point the point where one side 102, the first side SD1, and the second side SD2 of the substrate meet.
  • the first breaking regions CT1 may include a first cutting region ECT1 at the edge CN.
  • the first modification regions MDF1 are located after the first-first modification region MDF1-1 and the first-first modification region MDF1-1 closest to the edge CN.
  • a first-second modified region MDF1-2 may be included.
  • the first cutting area ECT1 may be a section between the edge CN and the first-first modification area MDF1-1.
  • the width between the edge CN and the first-first modified region MDF1-1 may be smaller than the width between the first-first modified region MDF1-1 and the first-second modified region MDF1-2. Accordingly, the first cutting area ECT1 may have a third width WT3 smaller than the second width WT2.
  • the first breaking area CT1 is cleaved at a portion adjacent to the edge CN while physically breaking the wafer WF irradiated with the laser light LB in the first direction DR1. It may be a section formed.
  • a surface cut in the second direction DR2 may include an m-plane.
  • Each of the second side surfaces SD2 cut in the second direction DR2 is a second modification region.
  • the second breaking regions CT2 may be disposed between the fields MDF2 and the second modification regions MDF2.
  • the second modified regions MDF2 are portions modified by the laser light LB, and the second broken regions CT2 may be portions physically cut by the expansion of the expansion tape EXT.
  • each of the second modified regions MDF2 is continuously formed in the thickness direction of the wafer WF, so that each of the physically cut second broken regions CT2 is also a wafer WF, that is, a substrate SUB. It may have a line shape continuously extending in the thickness direction of.
  • the second modified region MDF2 may have a first width WT1
  • the second fracture region CT2 may have a fourth width WT4 greater than the first width WT1.
  • the second width WT4 may be the same as the second separation distance by being spaced at a second separation distance between the neighboring second modification regions MDF2.
  • the second breaking regions CT2 may also include a second cutting region ECT2 at the edge CN.
  • the second modification regions MDF2 are located next to the 2-1 modification region MDF2-1 closest to the edge CN and the 2-1 modification region MDF2-1.
  • the 2-2 modification region MDF2-2 may be included.
  • the second cutting area ECT2 may be a section between the edge CN and the 2-1 modification area MDF2-1.
  • the width between the edge CN and the 2-1 modified region MDF2-1 may be smaller than the width between the 2-1 modified region MDF2-1 and the 2-2 modified region MDF2-2.
  • the second cutting area ECT2 may have a fifth width WT5 smaller than the fourth width WT4.
  • the second cutting region is a section formed by cleaving the second breaking region CT2 at a portion adjacent to the edge CN while physically breaking the wafer WF irradiated with the laser light LB in the second direction DR2.
  • the modified regions MDF are line-shaped through the substrate SUB, and the first modified regions spaced in the first width WT1 along the first direction DR1 ( MDF1) and second modification regions MDF2 spaced apart from each other by a second width WT2 along the second direction DR2.
  • the second modified regions MDF2 are formed more densely than the first modified regions MDF1, so that the m-plane exposed by the second direction DR2 is formed with one surface 102 of the substrate SUB. It can be formed vertically.
  • the light emitting chip LEC includes a substrate SUB, a light emitting structure formed on one surface 102 of the substrate SUB, and a second reflective film RFT2 formed on the other surface of the substrate SUB. can do.
  • the light emitting structure has a first conductivity type semiconductor layer 110 on the one surface 102 of the substrate SUB smaller than the width of the substrate SUB, and a first conductivity type semiconductor layer on the first conductivity type semiconductor layer 110.
  • the mesa structure MS may include the active layer 120, the second conductivity type semiconductor layer 130, and the ohmic layer 140.
  • the other surface of the light emitting chip LEC may be the light extraction surface of the substrate SUB.
  • Most of the light generated from the active layer 120 of the light emitting chip LEC may be reflected in the direction of the substrate SUB by the first reflective film RFT1, and some of the light may be reflected in the direction of the light emitting structure by the second reflective film RFT2. have. Therefore, 20-30% of the light generated in the active layer 120 of the light emitting chip LEC may be emitted through the light extraction surface. The remaining 70 to 80% of light may be emitted by the first sides SD1 and the second sides SD2 of the substrate SUB.
  • light emitting modules may be formed by picking up each of the light emitting chips LEC and mounting them on the mounting substrate MSUB. Meanwhile, FIG. 17B is a cross-sectional view of the light emitting chips of FIG. 17A taken along line A-A '.
  • Each of the light emitting chips LEC is substantially perpendicular to one side 102 of the substrate SUB, while each of the first sides SD1 and the second sides SD2 of the substrate SUB is picked up and moved. It is not rotated and may not collapse even after being mounted on the mounting substrate MSUB.
  • Each of the light emitting chips LEC on the mounting substrate MSUB may have the first conductive adhesive part CAD1 and the second conductive adhesive part CAD2 electrically adhered to the mounting pads MPD of the mounting substrate MSUB, respectively.
  • the first conductive adhesive portion CAD1 and the second conductive adhesive portion CAD2 may be formed on the light emitting chip LEC.
  • the first conductive adhesive portion CAD1 and the second conductive adhesive portion CAD2 may be formed on the mounting pads MPD of the mounting substrate MSUB.
  • first conductive adhesive portion CAD1 and the second conductive adhesive portion CAD2 are formed on the light emitting chip LEC, and the third conductive adhesive portion and the fourth conductive adhesive portion are further formed on the mounting pads MPD.
  • the first conductive adhesive portion CAD1 may be in electrical contact with the third conductive adhesive portion
  • the second conductive adhesive portion CAD2 may be in electrical contact with the fourth conductive adhesive portion.
  • each of the first sides SD1 and the second sides SD2 of the substrate SUB is substantially with respect to one side 102 of the substrate SUB. Even if it is vertical, it may fall if the thickness of each of the light emitting chips LEC is large compared to the area. Therefore, when the area of the light emitting chip LEC is 40,000um2 or less, the thickness of the light emitting chip LEC should be less than 1/2 of one side of the light emitting chip LEC. For example, when the horizontal and vertical sides of the light emitting chip LEC are 200 ⁇ m, the light emitting chip LEC may have a thickness of 100 ⁇ m or less.
  • the active layers in the first modified regions MDF1 on the first sides SD1 and the second modified regions MDF2 on the second sides SD2 of the first side surfaces SD1 of each substrate SUB of the light emitting chips LEC Light generated at 120) may be scattered to improve light extraction of the light emitting chips LEC.
  • the light emitting chips LEC may include a first light emitting chip LEC1, a second light emitting chip LEC2, a third light emitting chip LEC3, and a fourth light emitting chip LEC4.
  • Each of the first light emitting chip LEC1, the second light emitting chip LEC2, the third light emitting chip LEC3, and the fourth light emitting chip LEC4 may have the same structure.
  • the side surfaces facing the light emitting chips LEC disposed on the mounting substrate MSUB may have the same structure.
  • one of the first sides SD1 of the substrate SUB of the first light emitting chip LEC1 faces one of the first sides SD1 of the substrate SUB of the second light emitting chip LEC2.
  • one of the second sides SD2 of the substrate SUB of the first light emitting chip LEC1 faces one of the second sides SD2 of the substrate SUB of the third light emitting chip LEC3.
  • edges of each of the first light emitting chip LEC1, the second light emitting chip LEC2, the third light emitting chip LEC3, and the fourth light emitting chip LEC4 face each other, and as described above, the edges are cut first.
  • the region ECT1 and the second cut region ECT2 are formed.
  • the first cutting region ECT1 has a width smaller than the first breaking regions CT1 and the second cutting region ECT2 has a width smaller than the second breaking regions CT2, which are modified regions MDF. It means that it is placed adjacent to the corner. Accordingly, total reflection of light is prevented by the modified regions MDF of each of the opposite edges, so that light extraction can be improved.
  • the light emitting chip In general, light generated in the active layer 120 of the light emitting chip without the second reflective film RFT2 is absorbed, reflected, and extinguished while passing through the light emitting structure and the substrate SUB, and then exits through the other surface of the substrate SUB
  • the light emitting chip according to the exemplary embodiments of the present invention has light emitted from the other surface of the substrate SUB by the first reflective film RFT1 and the second reflective film RFT2 20. To 30%. The remaining 70 to 80% of light may be emitted by the first sides SD1 and the second sides SD2 of the substrate SUB.
  • the amount of light emitted in the horizontal direction is greater than the amount of light emitted in the vertical direction, and thus the light emitting chips LEC may have uniform luminance.
  • the light emitting chips LEC may be used in a back light unit (BLU) that requires uniform luminance.
  • BLU back light unit
  • 18A is a schematic diagram illustrating a method of using a laser according to an embodiment of the present invention to cut a wafer.
  • a wafer having a first direction parallel to the extension direction of the flat zone in the m-axis direction and a second direction perpendicular to the first direction in the a-axis direction is prepared.
  • the size of the desired substrate by cutting the wafer has a width of 200 um, a length of 200 um, and a thickness of 85 um.
  • laser light LB is continuously irradiated in the thickness direction of the wafer to form line-shaped modified regions MDF.
  • the laser light LB is spaced apart at a first separation distance in the first direction to form modified regions MDF, and in the second direction to form modified regions MDF at a second separation distance smaller than the first separation distance. do.
  • fracture regions continuously extending in a thickness direction are formed between the modified regions and cut into a plurality of substrates.
  • FIG. 18B are photographs of the substrate formed by the method described in FIG. 18A.
  • the left is a photograph of the upper surface of the substrate
  • the middle is a photograph obtained by tilting the first side of the wafer cut in the first direction
  • the right is a photo of the second side of the wafer cut in the second direction. . You can see part of the second side in the left part of the middle photo.
  • the cut substrate is close to vertical. It can be said that the angle between the upper surface of the substrate and the first and second sides is substantially perpendicular in the range between 88.9 and 90.6 degrees. In addition, it can be seen that the modified region and the fracture region are parallel to the thickness direction of the substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)

Abstract

발광 소자 및 이를 포함하는 발광 모듈을 제공한다. 발광 모듈은, 실장 기판, 복수의 발광 칩들, 및 복수의 도전성 접착부들을 포함하되, 발광 칩들 각각은 제1 기판, 제1 발광부, 제1 기판과 이격되어 배치된 제2 기판, 제2 발광부를 포함하되, 제1 기판의 일 측면은 제1 개질면을 포함하고, 제1 기판의 일 측면에 마주하는 제2 기판의 일 측면은 제2 개질면을 포함하며, 제1 개질면은 상기 제1 기판의 두께 방향으로 연장하는 개질 영역들과, 개질 영역들 사이에 배치되는 파단 영역들을 포함하고, 제2 개질면은 제2 기판의 두께 방향으로 연장하는 개질 영역들과, 상기 개질 영역들 사이에 배치되는 파단 영역들을 포함하고, 제1 개질면의 파단 영역들 각각의 폭은 제2 개질면의 파단 영역들 각각의 폭과 동일하다.

Description

발광 소자 및 이를 포함하는 발광 모듈
본 발명은 발광 소자 및 이를 포함하는 발광 모듈에 관한 것으로, 보다 상세하게는 질화물계 발광 소자 및 이를 포함하는 발광 모듈에 관한 것이다.
발광 다이오드는 무기 광원으로서, 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있다. 발광 다이오드는 수명이 길고, 소비 전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
발광 다이오드는 사파이어와 같은 웨이퍼 상에 형성된 후, 다이싱(dicing) 공정을 통해 발광 칩들로 분리된다. 이하, 웨이퍼로부터 발광 칩들이 분리되는 공정을 설명한다.
도 1은 웨이퍼를 제작하기 위하여 잉곳을 절단하는 방법을 설명하기 위한 단면도이고, 도 2는 도 1의 웨이퍼를 설명하기 위한 단면도이다.
도 1을 참조하면, c-축으로 잉곳(ingot)을 성장시키고, 잉곳을 절단하고 가공하여 플랫존(flat zone, FZ)를 갖는 웨이퍼(WF)를 형성한다. 잉곳을 절단 시, c-축에서 소정 각도(θ) 벗어나(off axis) 절단하기 때문에, 웨이퍼(WF)를 다이싱(dicing)하여 칩 분할 시, 칩에서 노출되는 m-면이 칩의 상면에 대하여 경사를 갖게 된다.
도 2를 참조하면, 웨이퍼(WF)에서, 플랫존(FZ)의 연장 방향과 나란한 방향이 m-축이다. m-축 방향을 제1 방향(DR1)이라 하고, m-축과 수직인 방향을 제2 방향(DR2)이라고 한다. 예컨대, 제2 방향(DR2)은 a-축이다. a-면은 웨이퍼(WF)를 제1 방향(DR1)으로 절단한 후 노출되는 면이고, m-면은 웨이퍼(WF)를 제2 방향(DR2)으로 절단한 후 노출되는 면이다.
일반적 공정으로, 웨이퍼 상에 복수의 발광 다이오드들을 형성한다. 이는 공지된 기술로서 상세한 설명을 생략하기로 한다.
이어서, 웨이퍼 상에 형성된 발광 다이오드들을 레이저를 이용하여 분리한다.
도 3a은 웨이퍼를 절단하기 위하여 종래 기술에 따른 레이저를 사용하는 방법을 설명하기 위한 개략도이다.
도 3a을 참조하면, 레이저 광을 웨이퍼의 일 깊이에 집광하여 조사하여, 점형(dotted type)의 개질 영역들을 형성한다. 그리고 개질 영역들을 기점으로 웨이퍼를 파단하여 발광 다이오드를 포함하는 발광 칩들로 분리한다. 파단 영역들은 점형의 개질 영역에서, 점형의 개질 영역들을 연결하도록 웨이퍼의 두께 방향에 수직인 방향으로 연장하게 된다.
결정 구조 상, 제2 방향으로 절단이 제1 방향으로 절단보다 용이하다. 따라서, 제1 방향보다 제2 방향으로 더 적게 레이저 광을 조사하여도 제2 방향으로 웨이퍼가 빠르게 용이하게 절단된다. 제2 방향으로 절단된 면은 경사진 m-면을 갖게 된다.
발광 칩의 크기가 작은데다가 종래 공정에 의해 절단된 발광 칩은 발광 칩의 상면에 대하여 경사진 측면을 갖기 때문에, 발광 칩을 픽업하여 목적하는 위치로 전사하는 동안 발광 칩이 회전하게 되고, 전사된 회로 기판 상에서도 경사진 측면에 의해 쓰러져 버리는 경우가 있다. 또한, 발광 칩들 각각은 픽업되어 이동되는 동안 임의적으로 회전되어 회로 기판 상에 실장되기 때문에, 경사진 측면이 불규칙하게 배열되어 회로 기판 상에 실장된 복수의 발광 칩들로부터 발생된 광의 지향각은 제각각으로 불균일한 휘도를 나타내게 된다.
도 3b은 도 3a에서 설명된 방법으로 형성된 기판 사진들이다. 도 3b에서 왼쪽은 기판의 상부면의 사진이고, 중간은 웨이퍼를 제1 방향으로 절단된 제1 측면을 틸트하여 획득된 사진이고, 오른쪽은 웨이퍼를 제2 방향으로 절단된 제2 측면의 사진이다. 중간 사진의 왼쪽 부분에서 제2 측면의 일부를 볼 수 있다.
도 3b에 도시된 바와 같이, 절단된 기판은 일 방향으로 기울어진 것을 알 수 있다. 기판의 상부면과 제1 및 제2 측면들 사이 각도 중에서는 90도와는 다소 먼 84.3도 및 95.4도를 포함하고 있어, 절단된 기판이 일 방향으로 기울어진 것을 알 수 있다. 또한, 개질 영역 및 파단 영역은 기판의 두께 방향에 평행한 것을 볼 수 있다.
본원 발명이 해결하고자 하는 과제는 균일한 휘도를 갖는 발광 칩 및 이를 포함하는 발광 모듈을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 발광 모듈은, 실장 기판, 상기 실장 기판 상에 실장된 복수의 발광 칩들, 상기 발광 칩들 및 상기 실장 기판 사이에 배치되는 복수의 도전성 접착부들을 포함하고, 상기 발광 칩들 각각은, 제1 기판, 상기 제1 기판의 일 면에 배치된 제1 발광부, 상기 제1 기판과 이격되어 배치된 제2 기판, 및 상기 제2 기판의 일 면에 배치된 제2 발광부를 포함하되, 상기 제1 기판의 일 측면은 제1 개질면을 포함하고, 상기 제1 기판의 일 측면에 마주하는 제2 기판의 일 측면은 제2 개질면을 포함하며, 상기 제1 개질면은 상기 제1 기판의 두께 방향으로 연장하는 개질 영역들과, 상기 개질 영역들 사이에 배치되는 파단 영역들을 포함하고, 상기 제2 개질면은 상기 제2 기판의 두께 방향으로 연장하는 개질 영역들과, 상기 개질 영역들 사이에 배치되는 파단 영역들을 포함하고, 상기 제1 개질면의 파단 영역들 각각의 폭은 상기 제2 개질면의 파단 영역들 각각의 폭과 동일하다.
실시예들에 따르면, 상기 개질 영역들 각각은 레이저 조사에 의해 변화될 수 있다.
실시예들에 따르면, 상기 파단 영역들 각각의 폭은 상기 개질 영역들 각각의 폭보다 클 수 있다.
실시예들에 따르면, 상기 제1 개질면의 파단 영역들 각각의 폭은 상기 제2 개질면의 파단 영역들 각각의 폭과 동일할 수 있다.
실시예들에 따르면, 상기 제1 기판의 일 측면에 이웃하는 타 측면은 제3 개질면을 포함하고, 상기 제3 개질면은 상기 제1 기판의 두께 방향으로 연장하는 개질 영역들과, 상기 개질 영역들 사이에 배치되는 파단 영역들을 포함할 수 있다.
실시예들에 따르면, 상기 제1 개질면의 파단 영역들 각각의 폭은 상기 제3 개질면의 파단 영역들 각각의 폭보다 작을 수 있다.
실시예들에 따르면, 상기 제1 기판이 사파이어를 포함하는 경우, 상기 제1 기판의 일 측면은 m-면 및 m-면에 틸트된 면을 포함하고, 상기 제1 기판의 타 측면은 a-면 및 a-면에 틸트된 면을 포함할 수 있다.
실시예들에 따르면, 상기 제3 개질면의 파단 영역들은 제1 폭을 가지며, 상기 제3 개질면은, 상기 일 측면과 상기 타 측면 만나는 모서리와 상기 모서리에서 가장 가까운 개질 영역 사이에, 상기 제1 폭보다 작은 제2 폭을 갖는 절단 영역을 더 포함할 수 있다.
실시예들에 따르면, 상기 제1 기판의 일 측면은 상기 제1 기판 및 상기 제1 발광부 사이 계면과 88.5 내지 91.5도 기울기를 가질 수 있다.
실시예들에 따르면, 상기 제2 기판의 일 측면은 상기 제2 기판 및 상기 제2 발광부 사이 계면과 88.5 내지 91.5도 기울기를 가질 수 있다.
실시예들에 따르면, 상기 제1 개질면의 파단 영역들은 제1 폭을 가지며, 상기 제1 개질면은, 상기 일 측면과 상기 일 측면에 이웃하는 타 측면 만나는 모서리와 상기 모서리에서 가장 가까운 개질 영역 사이에, 상기 제1 폭보다 작은 제2 폭을 갖는 절단 영역을 더 포함할 수 있다.
실시예들에 따르면, 상기 제1 발광부는, 상기 제1 기판의 일 면에 배치되는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되고, 상기 제1 도전형 반도체층의 일부를 노출시키는 활성층, 상기 활성층 상에 배치되고, 상기 제1 도전형 반도체층의 일부를 노출시키는 제2 도전형 반도체층, 상기 제1 기판, 상기 제1 도전형 반도체층, 상기 활성층, 및 상기 제2 도전형 반도체층을 덮으며, 상기 제1 및 제2 도전형 반도체층들을 노출시키는 제1 홀 및 제2 홀을 갖는 제1 반사막, 상기 제1 반사막 상에 배치되고, 상기 제1 홀을 통해 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 패드, 및 상기 제1 반사막 상에 배치되고, 상기 제2 홀을 통해 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 패드를 포함할 수 있다.
실시예들에 따르면, 상기 제1 반사막은 상기 제1 기판의 일 면의 가장자리를 노출시킬 수 있다.
실시예들에 따르면, 상기 발광 모듈은 상기 제1 발광부가 배치되는 제1 기판의 일 면에 대향하는 타 면에 배치되는 제2 반사막을 더 포함할 수 있다.
실시예들에 따르면, 상기 제1 반사막은 서로 상이한 두 개의 파장의 광을 반사시키며, 상기 제2 반사막은 하나의 파장의 광을 반사시킬 수 있다.
실시예들에 따르면, 상기 제1 반사막의 두께는 상기 제2 반사막의 두께보다 클 수 있다.
실시예들에 따르면, 상기 제2 반사막은 상기 제1 기판의 타 면의 가장자리를 노출시킬 수 있다.
본 발명의 실시예들에 따른 발광 소자는, 기판, 상기 기판 일 면에 배치되는 발광부를 포함하되, 상기 기판의 일 측면은 상기 기판의 두께 방향으로 연장하는 제1 폭을 갖는 개질 영역들 및 상기 개질 영역들 사이에 배치되며 제2 폭을 갖는 파단 영역들을 포함하고, 상기 일 측면은, 상기 일 측면과 상기 일 측면에 이웃하는 타 측면이 만나는 모서리 및 상기 모서리에 가장 가까운 개질 영역 사이에 배치되며, 상기 제2 폭보다 좁은 제3 폭을 갖는 절단 영역을 포함한다.
실시예들에 따르면, 상기 개질 영역들 각각은 레이저 조사에 의해 변화될 수 있다.
실시예들에 따르면, 상기 기판의 일 측면은 상기 기판 및 상기 발광부 사이 계면과 88.5 내지 91.5도 기울기를 가질 수 있다.
실시예들에 따르면, 상기 일 측면에 이웃하는 타 측면은 상기 기판의 두께 방향으로 연속적으로 연장하는 개질 영역들 및 상기 개질 영역들 사이에 배치되는 파단 영역들을 포함하며, 상기 타 측면의 파단 영역들 각각의 폭은 상기 제1 폭보다 작을 수 있다.
실시예들에 따르면, 상기 일 측면은 a-면 및 a-면에 틸트된 면을 포함하고, 상기 타 측면은 m-면 및 m-면에 틸트된 면을 포함할 수 있다.
실시예들에 따르면, 상기 발광부는, 상기 기판 상에 배치되는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되고, 상기 제1 도전형 반도체층의 일부를 노출시키는 활성층, 상기 활성층 상에 배치되고, 상기 제1 도전형 반도체층의 일부를 노출시키는 제2 도전형 반도체층, 상기 기판, 상기 제1 도전형 반도체층, 상기 활성층, 및 상기 제2 도전형 반도체층을 덮으며, 상기 제1 및 제2 도전형 반도체층들을 노출시키는 제1 홀 및 제2 홀을 갖는 제1 반사막, 상기 제1 반사막 상에 배치되고, 상기 제1 홀을 통해 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 패드, 및 상기 제1 반사막 상에 배치되고, 상기 제2 홀을 통해 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 패드를 포함할 수 있다.
실시예들에 따르면, 상기 제1 반사막은 상기 기판의 일 면에 가장자리를 노출시킬 수 있다.
실시예들에 따르면, 상기 발광 소자는, 상기 기판의 일 면에 대향하는 타 면에 배치되는 제2 반사막을 더 포함할 수 있다.
실시예들에 따르면, 상기 제1 반사막은 서로 상이한 두 개의 파장의 광을 반사키시고, 상기 제2 반사막은 하나의 파장의 광을 반사시킬 수 있다.
실시예들에 따르면, 상기 제1 반사막의 두께는 상기 제2 반사막의 두께보다 클 수 있다.
실시예들에 따르면, 상기 제2 반사막은 상기 기판의 타 면의 가장자리를 노출시킬 수 있다.
실시예들에 따르면, 상기 제1 폭은 상기 제3 폭보다 좁을 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따른 발광 칩에서, 실질적으로 수직인 측면들을 가져 픽업되어 전사되는 동안 회전되거나, 전사된 곳에서 쓰러짐을 방지할 수 있다. 또한, 발광 칩의 상부 및 하부에 반사막들이 배치되며 수직인 측면들을 갖는 발광 칩은 측면들을 통해 균일하게 광을 방출할 수 있다.
도 1은 웨이퍼 제작하기 위하여 잉곳을 절단하는 방법을 설명하기 위한 단면도이다.
도 2는 도 1의 웨이퍼를 설명하기 위한 단면도이다.
도 3a은 웨이퍼를 절단하기 위하여 종래 기술에 따른 레이저 사용 방법을 설명하기 위한 개략도이다.
도 3b은 종래 기술에 따라 절단된 기판의 사진들이다.
도 4a, 도 4b, 도 5, 도 6a, 도 6b, 도 7, 도 8a, 도 8b, 도 9a, 도 9b, 도 10a, 도 10b, 도 11, 도 12, 도 13, 도 14a, 도 14b, 도 15a, 도 15b, 도 16a, 도 16b, 도 17a, 및 도 17b는 본 발명의 일 실시예에 따른 발광 모듈들을 제조하는 방법을 설명하기 위한 단면도들이다.
도 18a은 웨이퍼를 절단하기 위하여 일반적인 레이저를 사용하는 방법을 설명하기 위한 개략도이다.
18b는 도 18a에서 설명된 방법으로 형성된 기판 사진들이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다.
또한, 본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 발광 칩을 상세하게 설명한다.
도 4a, 4b, 도 5, 도 6a, 도 6b, 도 7, 도 8a, 도 8b, 도 9a, 도 9b, 도 10a, 도 10b, 도 11, 도 12, 도 13, 도 14a, 도 14b, 도 15a, 도 15b, 도 16a, 도 16b, 도 17a, 및 도 17b는 본 발명의 일 실시예에 따른 발광 모듈을 제조하는 방법을 설명하기 위한 단면도들이다.
도 4a 및 도 4b를 참조하면, 웨이퍼(WF) 상에 제1 도전형 반도체층(110), 활성층(120), 제2 도전형 반도체층(130), 및 오믹층(140)을 형성할 수 있다.
일 실시예에 따르면, 웨이퍼(WF)는 도 1의 잉곳에서 획득된 웨이퍼(WF)일 수 있으며, 웨이퍼(WF)는 사파이어를 포함할 수 있다. 도 4a를 참조하면, 웨이퍼(WF)에서, 플랫존(FZ)의 연장 방향과 나란한 방향이 m-축일 수 있다. m-축 방향을 제1 방향(DR1)이라 하고, m-축과 수직인 방향을 제2 방향(DR2)이라고 한다. 예컨대, 제2 방향(DR2)은 a-축일 수 있다. a-면은 웨이퍼(WF)를 제1 방향으(DR1)으로 절단한 후 노출되는 면이고, m-면은 웨이퍼(WF)를 제2 방향(DR2)으로 절단한 후 노출되는 면일 수 있다.
일 실시예에 따르면, 웨이퍼(WF)는 칩 영역들(chip regions, CR) 및 칩 영역들(CR)을 정의하며 서로 이격시키는 스크라이브 라인(scribe lane, SL)을 포함할 수 있다. 발광 구조물들 각각은 칩 영역들(CR) 각각에 형성될 수 있다. 일 예로, 칩 영역들(CR) 각각은 평면적 관점에서 정사각형 구조를 가지며, 스크라이브 라인(SL)은 제1 방향(DR1)으로 연장하며 서로 평행한 제1 라인들(LN1)과 제2 방향(DR2)으로 연장하며 서로 평행한 제2 라인들(LN2)을 포함할 수 있다. 스크라이브 라인(SL)은, 제1 라인들(LN1) 및 제2 라인들(LN2)은 서로 교차하여 메쉬(mesh) 구조를 가질 수 있다.
한편, 일 예로, 사파이어는 육각 롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정을 가질 수 있다. 사파이어의 경우, c축 및 a축 방향의 격자 상수가 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 가진다. 사파이어의 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 반도체의 성장용 기판으로 사용될 수 있다.
웨이퍼(WF) 상에 MOCVD(Metal-Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy), MOC(Metal-Organic Chloride) 등의 성장법을 이용하여 제1 도전형 반도체층(110), 활성층(120), 및 제2 도전형 반도체층(130)을 형성할 수 있다.
제1 도전형 반도체층(110)은 n형 불순물, 예컨대 실리콘(Si)이 도핑된 질화갈륨계 반도체층일 수 있다. 제2 도전형 반도체층(130)은 p형 불순물, 예컨대 마그네슘(Mg)이 도핑된 질화갈륨계 반도체층일 수 있다. 이와는 다르게, 제1 도전형 반도체층(110)이 p형 반도체층이며, 제2 도전형 반도체층(130)이 n형 반도체층일 수 있다. 한편, 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130) 각각은 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있으며, 초격자층을 포함할 수도 있다. 활성층(120)은 다중양자우물구조(MQW, multi quantum well)을 포함할 수 있고, 원하는 피크 파장의 광을 방출하도록 그 조성비가 결정될 수 있다. 예를 들어, 활성층(120)은 UV 파장 대역의 피크 파장을 갖는 광 또는 청색 파장 대역의 피크 파장을 갖는 광을 방출할 수 있다.
제2 도전형 반도체층(130) 상에 화학적 기상 증착(Chemical Vapor Deposition: CVD) 공정과 같은 증착 공정을 통해 오믹층(140)을 형성할 수 있다. 예컨대, 오믹층(140)은 ITO(Indium Tin Oxide) 또는 아연산화물(ZnO)과 같은 투명 산화물층(Transparent Conductive Oxide: TCO)이 사용될 수 있다.
도 5를 참조하면, 오믹층(140), 제2 도전형 반도체층(130), 및 활성층(120)을 식각하여, 제1 도전형 반도체층(110)을 노출시키는 복수의 메사 구조물들(MS)을 형성할 수 있다. 메사 구조물들(MS) 각각은 칩 영역(CR) 내에 배치될 수 있다.
제1 도전형 반도체층(110)을 식각하여 소자 분리된 제1 도전형 반도체층들(110)을 형성할 수 있다. 제1 도전형 반도체층(110)은 칩 영역(CR) 내에 배치될 수 있다. 메사 구조물(MS)은 제1 도전형 반도체층(110)보다 작은 크기를 가지며, 제1 도전형 반도체층(110)의 일부를 노출시킬 수 있다.
일 예로, 메사 구조물(MS)을 형성한 후, 제1 도전형 반도체층(110)을 식각하여 소자 분리할 수 있다. 다른 예로, 제1 도전형 반도체층(110)을 식각하여 소자 분리한 후, 메사 구조물(MS)을 형성할 수도 있다.
도 6a 및 도 6b를 참조하면, 각 메사 구조물(MS)에 의해 노출된 각 제1 도전형 반도체층(110) 상에 제1 도전 패턴(CP1)과, 각 오믹층(140) 상에 제2 도전 패턴(CP2)을 각각 형성할 수 있다.
예컨대, 제1 도전 패턴(CP1) 및 제2 도전 패턴(CP2) 각각은 니켈(Ni), 티타늄(Ti), 크롬(Cr), 알루미늄(Al), 금(Au), 및 탄탈륨(Ta)으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
일 실시예에 따르면, 도 6b는 하나의 셀 영역(CR)에 형성된 제1 도전 패턴(CP1) 및 제2 도전 패턴(CP2)을 제1 도전 패턴(CP1) 및 제2 도전 패턴(CP2) 방향에서 바라본 평면도이다. 도 5b에 도시된 바와 같이, 제2 도전 패턴(CP2)은 제1 도전 패턴(CP1) 방향으로 연장하는 제1 부분(PT1) 및 제1 부분(PT1)으로부터 연장하며 제1 도전 패턴(CP1) 방향과 수직인 방향으로 연장하는 제2 부분(PT2)을 포함할 수 있다. 일 예로, 제2 부분(PT2)은 제1 도전 패턴(CP1) 방향으로 가장자리가 꺾인 구조를 가질 수 있다. 제2 도전 패턴(CP2)의 제1 부분(PT1) 및 제2 부분(PT2)을 포함하는 제2 도전 패턴(CP2)을 이용함으로써, 발광 칩의 전류 스프레딩(current spreading) 특성을 향상시킬 수 있다.
일 예로, 메사 구조물들(MS) 및 제1 도전형 반도체층들(110)이 형성된 웨이퍼(WF) 상에 도전막을 형성할 수 있다. 도전막은 다층막을 포함할 수 있다. 이어서, 도전막을 리프트 오프(lift-off) 공정을 수행하여,제1 도전형 반도체층(110)과 전기적으로 접하는 제1 도전 패턴(CP1)과, 오믹층(140)과 전기적으로 접하는 제2 도전 패턴(CP2)을 형성할 수 있다.
도 7을 참조하면, 웨이퍼(WF) 상에 제1 도전 패턴(CP1)들, 제2 도전 패턴(CP2)들, 메사 구조물들(MS), 및 제1 도전형 반도체층들(110)을 덮는 제1 반사막(RFT1)을 형성할 수 있다.
제1 반사막(RFT1)은 실리콘 산화물(SiO2) 및 티탄 산화물(TiO2)이 번갈아 적층된 구조의 DBR(Distributed Bragg Reflector)을 포함할 수 있다. 일 실시예에 따르면, 제1 반사막(RFT1)은 서로 다른 파장을 갖는 복수의 광을 반사시키며, 제1 두께(TH1)로 형성될 수 있다. 예컨대, 제1 반사막(RFT1)은 제1 DBR 및 제2 DBR을 포함하되, 제1 DBR은 제1 파장의 광을 반사시키고, 제2 DBR은 제1 파장보다 짧은 제2 파장의 광을 반사시킬 수 있다. 일 예로, 제1 DBR은 550nm 또는 630nm의 광을 반사하고, 제2 DBR은 460nm의 광을 반사할 수 있다.
도 8a 및 도 8b를 참조하면, 제1 반사막(RFT1)을 식각하여, 제1 도전 패턴(CP1)을 노출시키는 제1 홀(H1) 및 제2 도전 패턴(CP2)을 노출시키는 제2 홀(H2)을 형성할 수 있다.
도 8b에 도시된 일 실시예에 따르면, 제1 홀(H1) 및 제2 홀(H2)을 형성하는 동안 스크라이브 라인(SL)에 형성된 제1 반사막(RFT1)을 제거하여, 각 칩 영역(CR)의 가장자리를 노출시킬 수 있다. 이는 후속에서 웨이퍼(WF)를 절단하기 위한 레이저 공정에서 제1 반사막(RFT1)이 손상되는 것을 방지하기 위하여 스크라이브 라인(SL)과 스크라이브 라인(SL)에 인접한 칩 영역(CR)(즉, 칩 영역(CR)의 가장자리)에 형성된 제1 반사막(RFT1)이 식각될 수 있다.
한편, 스크라이브 라인(SL)의 제1 반사막(RFT1)을 제거하는 공정은 레이저 광(LB)의 조사 깊이 따라 생략될 수 있다. 예컨대, 레이저 광(LB, 도 3a 참조)이 조사되는 깊이가 연마된 웨이퍼(WF)의 두께와 동일한 경우, 레이저 광(LB)은 제1 반사막(RFT1)에 영향을 주지 않을 수 있어, 도 7에 도시된 바와 같이, 스크라이브 라인(SL)의 제1 반사막(RFT1)을 제거하는 공정은 생략될 수 있다.
도 9a 및 도 9b를 참조하면, 제1 반사막(RFT1) 상에 제1 홀(H1) 및 제2 홀(H2)을 각각 채우며, 제1 반사막(RFT1) 상에 배치되는 제1 패드(PD1) 및 제2 패드(PD2)를 각각 형성할 수 있다.
예컨대, 제1 패드(PD1) 및 제2 패드(PD2) 각각은 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 및 금(Au)으로 구성된 군으로부터 선택된 적어도 하나를 포함할 수 있다. 패드막은 다층 구조를 가질 수 있다.
일 예로, 제1 반사막(RFT1) 상에 제1 홀(H1) 및 제2 홀(H2)을 각각 채우며, 제1 반사막(RFT1) 상에 패드막을 형성할 수 있다. 패드막은 리프트 오프 공정을 수행하여, 제1 도전 패턴(CP1)과 전기적으로 접촉하는 제1 패드(PD1) 및 제2 도전 패턴(CP2)과 전기적으로 접촉하는 제2 패드(PD2)를 형성할 수 있다.
이로써, 웨이퍼(WF) 상에 복수의 발광 구조물들을 형성할 수 있다. 발광 구조물들 각각은 칩 영역들(CR) 각각에 형성될 수 있다. 도 9b는 하나의 발광 구조물을 제1 패드(PD1) 및 제2 패드(PD2) 방향에서 바라본 도면이다.
도 10a 및 도 10b를 참조하면, 제1 패드(PD1) 및 제2 패드(PD2) 각각 상에 제1 도전 접착부(CAD1) 및 제2 도전 접착부(CAD2)를 각각 형성할 수 있다.
일 실시예에 따르면, 제1 도전 접착부(CAD1) 및 제2 도전 접착부(CAD2)는 스텐실(stencil)을 이용하여 형성할 수 있다. 구체적으로 설명하면, 제1 패드(PD1) 및 제2 패드(PD2)를 오픈하는 개구들을 포함하는 스텐실을 웨이퍼(WF) 상에 정렬시킬 수 있다. 개구들 각각을 도전 접착막으로 채워, 제1 패드(PD1)와 전기적으로 접착하는 제1 도전 접착부(CAD1) 및 제2 패드(PD2)와 전기적으로 접착하는 제2 도전 접착부(CAD2)를 각각 형성할 수 있다. 제1 도전 접착부(CAD1) 및 제2 도전 접착부(CAD2) 각각은 인듐(In), 주석(Sn), 니켈(Ni), 구리(Cu)으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 이어서, 스텐실을 제거하고, 제1 도전 접착부(CAD1) 및 제2 도전 접착부(CAD2)에 대하여 리플로우(reflow) 공정을 수행할 수 있다. 제1 도전 접착부(CAD1)는 제1 패드(PD1)와 접하는 일 면(102)과 일 면(102)과 대향하는 타 면을 가질 수 있다.
도 10a에 도시된 일 실시예에 따르면, 제1 도전 접착부(CAD1)의 타 면은 곡면을 가질 수 있다. 제2 도전 접착부(CAD2)는 제2 패드(PD2)와 접하는 일 면(102)과 일 면(102)과 대향하는 타 면을 가질 수 있다. 제2 도전 접착부(CAD2)의 타 면은 곡면을 가질 수 있다.
도 10b에 도시된 다른 실시예에 따르면, 제1 도전 접착부(CAD1) 및 제2 도전 접착부(CAD2)의 상부를 식각하여, 제1 도전 접착부(CAD1)의 타 면 및 제2 도전 접착부(CAD2)의 타 면 각각이 평평한 직선면을 가질 수 있다. 이하, 도면에서는 도 9b의 제1 도전 접착부(CAD1) 및 제2 도전 접착부(CAD2)를 예시적으로 도시하고 설명하기로 한다.
선택적으로, 제1 도전 접착부(CAD1) 및 제2 도전 접착부(CAD2)를 형성하는 공정은 생략될 수 있다.
도 11을 참조하면, 웨이퍼(WF)의 일 면(102) 상에 발광 구조물들을 보호하는 보호 필름(PRT)을 덮을 수 있다. 보호 필름(PRT)은 탈부착 가능한(attachable/detachable) 접착제에 의해 발광 구조물들과 임시적으로 접착될 수 있다.
이어서, 웨이퍼(WF)를 뒤집어, 웨이퍼(WF)의 일 면(102)에 대향하는 타 면을 그라인딩(grinding) 및 연마(polishing) 공정을 통해 웨이퍼(WF)의 두께를 얇게 할 수 있다.
웨이퍼(WF)를 그라인딩 및 연마하는 동안 보호 필름(PRT)에 의해 발광 구조물들이 보호되며, 웨이퍼(WF) 연마 공정 중 파티클(particle)이 발광 구조물들 내로 침투하는 것을 방지할 수 있다.
본 실시예에서는, 제1 도전 접착부(CAD1) 및 제2 도전 접착부(CAD2)를 먼저 형성한 후, 웨이퍼(WF)의 타 면을 그라인딩 및 연마하는 것으로 설명하나, 웨이퍼(WF)의 타 면을 그라인딩 및 연마한 후, 제1 도전 접착부(CAD1) 및 제2 도전 접착부(CAD2)를 형성할 수도 있다.
도 12를 참조하면, 연마된 웨이퍼(WF)의 타 면에 제2 반사막(RFT2)을 형성할 수 있다.
제2 반사막(RFT2)은 실리콘 산화물(SiO2) 및 티탄 산화물(TiO2)이 번갈아 적층된 구조의 DBR을 포함할 수 있다. 일 실시예에 따르면, 제2 반사막(RFT2)은 제1 반사막(RFT1)의 제1 두께(TH1)보다 작은 제2 두께(TH2)를 가질 수 있다. 또한, 제2 반사막(RFT2)은 제2 파장의 광을 반사시킬 수 있다.
도 13을 참조하면, 스크라이브 라인(SL)에 형성된 제2 반사막(RFT2)을 식각하여, 각 칩 영역(CR)의 가장자리를 노출시킬 수 있다.
이는 후속에서 웨이퍼(WF)를 절단하기 위한 레이저 조사 공정에서 제2 반사막(RFT2)이 손상되는 방지하기 위하여 스크라이브 라인(SL)과 스크라이브 라인(SL)에 인접한 칩 영역(CR)(즉, 칩 영역(CR)의 가장자리)에 형성된 제2 반사막(RFT2)을 부분적으로 식각할 수 있다.
도 14a, 도 14b, 도 16a 및 도 16b를 참조하면, 웨이퍼(WF)의 스크라이브 라인(SL)을 따라 레이저 광(LB)을 조사하여 개질 영역들(MDF)를 형성할 수 있다. 개질 영역들(MDF)은 제1 방향(DR1)으로 형성된 제1 개질 영역들(MDF1) 및 제2 방향(DR2)으로 형성된 제2 개질 영역들(MDF2)을 포함할 수 있다.
일 실시예에 따르면, 레이저 광(LB)은 수 내지 수백 10 -15초(femtosecond)의 아주 짧은 펄스 폭을 갖는 펨토초 레이저를 통해 조사될 수 있다. 펨토초 레이저의 짧은 펄스 폭과 높은 피크 파워(peak power) 특성을 이용하여, 웨이퍼(WF)의 열확산 시간보다 조사되는 레이저 펄스의 시간이 짧아, 웨이퍼(WF) 내 물질의 열적 변성이 없는 비열 가공이 가능하다. 또한, 펨토초 레이저는 기존의 연속파 또는 나노초 레이저보다 상대적으로 적은 에너지로도 큰 피크 파워를 내기 때문에 웨이퍼(WF)에 가해지는 충격이 적을 수 있다. 또한, 다광자 흡수라고 불리는 비선형 광학 효과(nonlinear optical effect)로 레이저 빔의 회절한계보다 미세한 폭에 사용할 수 있다.
다광자 흡수에 대하여 간략하게 설명한다. 재료의 흡수 밴드 갭(EG)보다 광자의 에너지(hν)가 작으면 광학적으로 투명이 된다. 따라서, 재료에 흡수가 발생하는 조건은 hν＞EG이다. 그러나 광학적으로 투명해도 레이저 광(LB)의 강도를 매우 크게 하면 nhν＞EG의 조건(n=2,3,4,···이다)로 재료에 흡수가 발생한다. 이 현상을 다광자 흡수라고 한다. 펄스 파의 경우, 레이저 광(LB)의 강도는 레이저 광(LB)의 피크 파워 밀도(peak power density, W/cm 2)로 결정, 예를 들면 피크 파워 밀도가 1×10 8(W/cm 2) 이상의 조건에서 다광자 흡수가 발생한다.
일 실시예에 따르면, 제1 개질 영역들(MDF1)은 스크라이브 라인(SL)의 제1 라인들(LN1) 각각을 따라 레이저 광(LB)을 조사하여 형성할 수 있다. 레이저 광(LB)은 웨이퍼(WF)의 두께 방향으로 연속적으로 조사되며, 제1 방향(DR1)을 따라 제1 이격거리로 조사될 수 있다. 제1 개질 영역들(MDF1) 각각은 웨이퍼(WF)의 두께 방향으로 연속적으로 연장되는 라인 형상(lined shape)을 가지며, 제1 이격거리 서로 이격될 수 있다.
제2 개질 영역들(MDF2)은 스크라이브 라인(SL)의 제2 라인들(LN2) 각각을 따라 레이저 광(LB)을 조사하여 형성할 수 있다. 레이저 광(LB)은 웨이퍼(WF)의 두께 방향으로 연속적으로 조사되며, 제2 방향(DR2)을 따라 제2 이격거리로 조사될 수 있다. 제2 개질 영역들(MDF2) 각각은 웨이퍼(WF)의 두께 방향으로 연속적으로 연장되는 라인 형상을 가지며, 제1 이격거리보다 작은 제2 이격거리로 서로 이격될 수 있다.
레이저 광(LB) 조사 공정은 제1 방향(DR1)보다 제2 방향(DR2)으로 더 촘촘히 더 잦게 수행될 수 있다. 따라서, 제2 개질 영역들(MDF2)이 제1 개질 영역들(MDF1)보다 더 많고 더 촘촘히 형성될 수 있다. 일 예에 따르면, 제2 개질 영역들(MDF2)은 서로 중첩될 수도 있다.
제2 방향(DR2)에 의해 절단되어 노출되는 면은 m-면을 포함하며, 결정 구조상, m-면은 결정면이기 때문에 웨이퍼(WF)를 제1 방향(DR1)으로 절단하는 것보다 제2 방향(DR2)으로 절단하는 것이 더 수월할 수 있다.
그런데, 전술한 바와 같이, 잉곳에서 웨이퍼(WF)를 절단할 때 경사진 m-면이 형성되는데, 기존처럼 제1 방향(DR1)보다 제2 방향(DR2)으로 빠르게 절단하면, 노출되는 m-면은 기판의 일 면(102)에 대하여 경사진 면을 가질 것이다. 그래서, 제2 방향(DR2)으로 레이저 광(LB)을 더 촘촘하게 더 잦게 조사하고 더불어, 조사되는 레이저 광(LB)이 웨이퍼(WF)의 두께 방향으로 연속적으로 조사됨으로써, 제2 개질 영역들(MDF2) 각각은 웨이퍼(WF)의 일 면(102)에 대하여 수직하게 형성될 수 있다.
일 실시예에 따르면, 제1 개질 영역들(MDF1) 사이의 폭과 제2 개질 영역들(MDF2) 사이의 폭 조절은 펨코초 레이저의 조사 속도에 의해 결정될 수 있다. 웨이퍼(WF)를 고정시키고, 펨코초 레이저가 제1 방향(DR1)을 따라 조사하는 속도를 제2 방향(DR2)을 따라 조사하는 속도보다 빠르게 조절하여 제1 이격거리 및 제2 이격거리를 결정할 수 있다. 다른 예로, 펨코초 레이저를 고정시키고, 웨이퍼(WF)를 제1 방향(DR1) 및 제2 방향(DR2)으로 이동하는 속도를 달리하여 제1 이격거리 및 제2 이격거리를 조절할 수 있다.
한편, 제1 반사막(RFT1) 및 제2 반사막(RFT2)은 DBR를 포함하며, DBR은 레이저 광(LB)에 의해 손상될 수 있다. 따라서, 웨이퍼(WF)의 타 면, 즉 레이저 광(LB)이 조사되는 면에 배치된 제2 반사막(RFT2)은 스크라이브 라인(SL)을 따라 제거되며, 레이저 광(LB)이 조사되는 동안 레이저 광(LB)에 의해 제2 반사막(RFT2)이 손상되지 않을 수 있다.
그리고, 제1 반사막(RFT1)의 경우는, 일 예로, 레이저 광(LB)의 조사 깊이가 웨이퍼(WF)의 두께와 정확하게 일치하는 경우, 제1 반사막(RFT1)을 스크라이브 라인(SL)을 따라 제거하는 공정은 생략될 수 있다. 다른 예로, 레이저 광(LB)의 조사 깊이가 웨이퍼(WF)의 두께보다 클 경우, 제1 반사막(RFT1)을 스크라이브 라인(SL)을 따라 제거하는 공정을 수행할 수 있다.
도 15a, 도 15b, 도 16a 및 도 16b를 참조하면, 레이저 광(LB) 조사 공정을 수행한 웨이퍼(WF)의 타 면 상에 확장 테이프(EXT)(expansion tape)를 접착할 수 있다. 확장 테이프(EXT)는 탈부착 가능한 접착제에 의해 웨이퍼(WF)의 타 면에 임시적으로 접착될 수 있다.
확장 테이프(EXT)를 접착한 후, 보호 필름(PRT)을 제거하여 웨이퍼(WF) 일 면(102)의 발광 구조물들을 재노출시킬 수 있다.
확장 테이프(EXT)를 단부로 확장시켜 스크라이브 라인(SL)을 따라 레이저 광(LB)이 조사된 웨이퍼(WF)가 파단되어, 복수의 발광 칩들(LEC)을 형성할 수 있다. 복수의 발광 칩들(LEC)은 제1 방향(DR1) 및 제2 방향(DR2)으로 서로 이격되어 배치될 수 있다.
발광 칩들(LEC) 각각은 기판(SUB) 및 기판(SUB)의 일 면(102)에 배치된 발광 구조물을 포함할 수 있다. 기판(SUB)은 칩 영역(CR)과 동일한 크기이며, 제1 방향(DR1)으로 절단되고 서로 마주하는 제1 측면들(SD1)과, 제2 방향(DR2)으로 절단되고 서로 마주하는 제2 측면들(SD2)을 포함할 수 있다. 도 16a를 참조하면, 제1 측면들(SD1) 각각은 기판(SUB)의 일 면(102)과 88.5 내지 91.5도의 각도(α)를 가질 수 있다. 도 16b를 참조하면, 제2 측면들(SD2) 각각은 기판(SUB)의 일 면(102)과 88.5 내지 91.5도의 각도(β)를 가질 수 있다. 즉, 제1 측면들(SD1) 및 제2 측면들(SD2) 각각은 기판(SUB)의 일 면(102)과 실질적으로 수직일 수 있다.
일 실시예에 따르면, 도 15b 및 16a를 참조하면, 제1 방향(DR1)으로 절단된 면은 a-면족(a-plane group)을 포함할 수 있다. 제1 방향(DR1)으로 절단된 제1 측면들(SD1) 각각은 제1 개질 영역들(MDF1)과 제1 개질 영역들(MDF1) 사이에 배치되는 제1 파단 영역들(CT1)을 포함할 수 있다. 제1 개질 영역들(MDF1)은 레이저 광(LB)에 의해 개질된 부분들이고, 제1 파단 영역들(CT1)은 확장 테이프(EXT)의 확장에 의해 물리적으로 절단된 부분들일 수 있다. 전술한 바와 같이 제1 개질 영역들(MDF1) 각각은 웨이퍼(WF)의 두께 방향으로 연속적으로 형성됨으로써, 물리적 절단된 제1 파단 영역들(CT1) 각각도 웨이퍼(WF) 즉, 기판(SUB)의 두께 방향으로 연속적으로 연장하는 라인 형상을 가질 수 있다. 제1 개질 영역(MDF1)은 제1 폭(WT1)을 가지며, 제1 파단 영역(CT1)은 제1 폭(WT1)보다 큰 제2 폭(WT2)을 가질 수 있다. 전술한 바와 같이 이웃하는 제1 개질 영역들(MDF1) 사이는 제1 이격거리로 이격됨으로써, 제2 폭(WT2)은 제1 이격거리와 동일할 수 있다.
설명의 용이함을 위해, 기판(SUB)에서, 기판(SUB)의 제1 측면(SD1)의 단부와 제2 측면(SD2)의 단부가 만나는 면을 모서리(corner, CN)라 한다. 또한, 기판에서, 기판의 일 면(102), 제1 측면(SD1), 및 제2 측면(SD2)가 만나는 지점을 모서리점(corner point)라 한다.
일 실시예에 따르면, 제1 파단 영역들(CT1)은 모서리(CN)에 제1 절단 영역(ECT1)을 포함할 수 있다. 더욱 상세하게 설명하면, 제1 개질 영역들(MDF1)은 모서리(CN)로부터 가장 가까운 제1-1 개질 영역(MDF1-1)과, 제1-1 개질 영역(MDF1-1) 다음에 위치하는 제1-2 개질 영역(MDF1-2)을 포함할 수 있다. 제1 절단 영역(ECT1)은 모서리(CN) 및 제1-1 개질 영역(MDF1-1) 사이 구간일 수 있다. 모서리(CN)와 제1-1 개질 영역(MDF1-1) 사이 폭은 제1-1 개질 영역(MDF1-1)과 제1-2 개질 영역(MDF1-2) 사이의 폭보다 작을 수 있다. 따라서, 제1 절단 영역(ECT1)은 제2 폭(WT2)보다 작은 제3 폭(WT3)을 가질 수 있다. 제1 절단 영역(ECT1)은, 제1 방향(DR1)으로 레이저 광(LB)을 조사한 웨이퍼(WF)를 물리적으로 파단하는 동안 모서리(CN)에 인접한 부위에서 제1 파단 영역(CT1)이 쪼개져 형성되는 구간일 수 있다.
도 15b 및 도 16b를 참조하면, 제2 방향(DR2)으로 절단된 면은 m-면족을 포함할 수 있다 제2 방향(DR2)으로 절단된 제2 측면들(SD2) 각각은 제2 개질 영역들(MDF2)과 제2 개질 영역들(MDF2) 사이에 배치되는 제2 파단 영역들(CT2)을 포함할 수 있다. 제2 개질 영역들(MDF2)은 레이저 광(LB)에 의해 개질된 부분들이고, 제2 파단 영역들(CT2)은 확장 테이프(EXT)의 확장에 의해 물리적으로 절단된 부분들일 수 있다. 전술한 바와 같이 제2 개질 영역들(MDF2) 각각은 웨이퍼(WF)의 두께 방향으로 연속적으로 형성됨으로써, 물리적 절단된 제2 파단 영역들(CT2) 각각도 웨이퍼(WF) 즉, 기판(SUB)의 두께 방향으로 연속적으로 연장하는 라인 형상을 가질 수 있다. 제2 개질 영역(MDF2)은 제1 폭(WT1)을 가지며, 제2 파단 영역(CT2)은 제1 폭(WT1)보다 큰 제4 폭(WT4)을 가질 수 있다. 전술한 바와 같이 이웃하는 제2 개질 영역들(MDF2) 사이는 제2 이격거리로 이격됨으로써, 제4 폭(WT4)은 제2 이격거리와 동일할 수 있다.
일 실시예에 따르면, 또한, 제2 파단 영역들(CT2)은, 모서리(CN)에 제2 절단 영역(ECT2)을 포함할 수 있다. 더욱 상세하게 설명하면, 제2 개질 영역들(MDF2)은 모서리(CN)로부터 가장 가까운 제2-1 개질 영역(MDF2-1)과, 제2-1 개질 영역(MDF2-1) 다음에 위치하는 제2-2 개질 영역(MDF2-2)을 포함할 수 있다. 제2 절단 영역(ECT2)은 모서리(CN) 및 제2-1 개질 영역(MDF2-1) 사이 구간일 수 있다. 모서리(CN)와 제2-1 개질 영역(MDF2-1) 사이 폭은 제2-1 개질 영역(MDF2-1)과 제2-2 개질 영역(MDF2-2) 사이의 폭보다 작을 수 있다. 따라서, 제2 절단 영역(ECT2)은 제4 폭(WT4)보다 작은 제5 폭(WT5)을 가질 수 있다. 제2 절단 영역은, 제2 방향(DR2)으로 레이저 광(LB)을 조사한 웨이퍼(WF)를 물리적으로 파단하는 동안 모서리(CN)에 인접한 부분에서 제2 파단 영역(CT2)이 쪼개져 형성되는 구간일 수 있다.
본 발명의 실시예들에 따르면, 개질 영역들(MDF)은 기판(SUB)을 관통하는 라인형이며, 제1 방향(DR1)을 따라 제1 폭(WT1)으로 이격되는 제1 개질 영역들(MDF1)과 제2 방향(DR2)을 따라 제2 폭(WT2)으로 이격되는 제2 개질 영역들(MDF2)을 포함할 수 있다. 특히, 제2 개질 영역들(MDF2)은 제1 개질 영역들(MDF1)보다 더 촘촘하게 형성함으로써, 제2 방향(DR2)에 의해 노출되는 m-면을 기판(SUB)의 일 면(102)과 수직이게 형성할 수 있다.
일 실시예에 따르면, 발광 칩(LEC)은 기판(SUB), 기판(SUB)의 일 면(102)에 형성된 발광 구조물, 및 기판(SUB)의 타 면에 형성된 제2 반사막(RFT2)을 포함할 수 있다. 발광 구조물은 기판(SUB)의 일 면(102)에 기판(SUB)의 폭보다 작은 제1 도전형 반도체층(110), 제1 도전형 반도체층(110) 상에 제1 도전형 반도체층(110)의 폭보다 작은 메사 구조물(MS), 제1 도전 패턴(CP1), 제2 도전 패턴(CP2), 제1 반사막(RFT1), 제1 패드(PD1), 및 제2 패드(PD2)를 포함할 수 있다. 메사 구조물(MS)은 활성층(120), 제2 도전형 반도체층(130), 및 오믹층(140)을 포함할 수 있다. 이 경우, 발광 칩(LEC)은 기판(SUB)의 타 면이 광 추출면일 수 있다. 발광 칩(LEC)의 활성층(120)에서 발생된 광의 대부분은 제1 반사막(RFT1)에 의해 기판(SUB) 방향으로 반사되고, 일부는 제2 반사막(RFT2)에 의해 발광 구조물 방향으로 반사될 수 있다. 따라서, 발광 칩(LEC)은 활성층(120)에서 발생된 광의 20 내지 30%이 광 추출면을 통해 방출될 수 있다. 나머지 70 내지 80%의 광은 기판(SUB)의 제1 측면들(SD1) 및 제2 측면들(SD2)에 의해 출광될 수 있다.
도 17a 및 도 17b를 참조하면, 발광 칩들(LEC) 각각을 픽업하여 실장 기판(MSUB) 상에 실장하여 발광 모듈을 형성할 수 있다. 한편, 도 17b는 도 17a의 발광 칩들을 라인 A-A'으로 절단한 단면도이다.
발광 칩들(LEC) 각각은 기판(SUB)의 제1 측면들(SD1) 및 제2 측면들(SD2) 각각이 기판(SUB)의 일 면(102)에 대하여 실질적으로 수직이어서 픽업되어 이동되는 동안 회전되지 않으며, 실장 기판(MSUB) 상에 실장된 후에도 쓰러지지 않을 수 있다.
실장 기판(MSUB) 상에 발광 칩들(LEC) 각각은 제1 도전 접착부(CAD1) 및 제2 도전 접착부(CAD2)가 실장 기판(MSUB)의 실장 패드들(MPD)에 각각 전기적으로 접착될 수 있다. 일 예로, 도 10a 및 도 10b에 도시된 바와 같이 제1 도전 접착부(CAD1) 및 제2 도전 접착부(CAD2)가 발광 칩(LEC)에 형성될 수 있다. 다른 예로, 제1 도전 접착부(CAD1) 및 제2 도전 접착부(CAD2)가 실장 기판(MSUB)의 실장 패드들(MPD) 상에 형성될 수 있다. 또 다른 예로, 제1 도전 접착부(CAD1) 및 제2 도전 접착부(CAD2)는 발광 칩(LEC)에 형성되고, 제3 도전 접착부 및 제4 도전 접착부가 실장 패드들(MPD) 상에 더 형성되어, 제1 도전 접착부(CAD1)가 제3 도전 접착부와 전기적으로 접촉하고, 제2 도전 접착부(CAD2)가 제4 도전 접착부에 전기적으로 접촉할 수도 있다.
일 실시예에 따르면, 발광 칩들(LEC) 각각에서, 기판(SUB)의 제1 측면들(SD1) 및 제2 측면들(SD2) 각각이 기판(SUB)의 일 면(102)에 대하여 실질적으로 수직이더라도, 발광 칩들(LEC) 각각의 두께가 면적에 비하여 크면 쓰러질 수 있다. 따라서, 발광 칩(LEC)의 면적이 40,000um2 이하인 칩인 경우, 발광 칩(LEC)의 두께가 발광 칩(LEC)의 한 변의 1/2보다 작아야 한다. 일 예로, 발광 칩(LEC)의 가로 및 세로가 각각 200um일 경우, 발광 칩(LEC)은 100um이하의 두께를 가질 수 있다.
또한, 발광 칩들(LEC) 각각의 기판(SUB)의 제1 측면들(SD1)에 제1 개질 영역들(MDF1)과 제2 측면들(SD2)에 제2 개질 영역들(MDF2)에서 활성층(120)에서 발생된 광이 산란되어, 발광 칩들(LEC)의 광 추출을 향상시킬 수 있다.
본 실시예에서는 발광 칩들(LEC)이 제1 발광 칩(LEC1), 제2 발광 칩(LEC2), 제3 발광 칩(LEC3), 및 제4 발광 칩(LEC4)을 포함할 수 있다. 제1 발광 칩(LEC1), 제2 발광 칩(LEC2), 제3 발광 칩(LEC3), 및 제4 발광 칩(LEC4) 각각은 동일한 구조를 가질 수 있다.
전술한 바와 같이 발광 칩들(LEC)이 픽업 및 이동 시 회전되지 않아 실장 기판(MSUB) 상에 배치되는 발광 칩들(LEC)에서 마주하는 측면들을 동일한 구조를 가질 수 있다. 일 예로, 제1 발광 칩(LEC1)의 기판(SUB)의 제1 측면들(SD1) 중 하나는 제2 발광 칩(LEC2)의 기판(SUB)의 제1 측면들(SD1) 중 하나와 마주하며, 제1 발광 칩(LEC1)의 기판(SUB)의 제2 측면들(SD2) 중 하나는 제3 발광 칩(LEC3)의 기판(SUB)의 제2 측면들(SD2) 중 하나와 마주할 수 있다.
또한, 제1 발광 칩(LEC1), 제2 발광 칩(LEC2), 제3 발광 칩(LEC3), 및 제4 발광 칩(LEC4) 각각의 모서리가 마주하며, 전술한 바와 같이 모서리에는 제1 절단 영역(ECT1) 및 제2 절단 영역(ECT2)이 형성되어 있다. 제1 절단 영역(ECT1)은 제1 파단 영역들(CT1)보다 작은 폭을 가지며 제2 절단 영역(ECT2)은 제2 파단 영역들(CT2)보다 작을 폭을 갖는데, 이는 개질 영역들(MDF)이 모서리에 인접하게 배치되는 것을 의미한다. 따라서, 마주하는 모서리들 각각의 개질 영역들(MDF)에 의해 광의 전반사를 방지하여, 광 추출이 향상될 수 있다.
일반적으로 제2 반사막(RFT2) 없이 발광 칩의 활성층(120)에서 발생된 광이 발광 구조물 및 기판(SUB)을 통과하는 동안 흡수, 반사, 및 소멸된 후 기판(SUB)의 타 면을 통해 출광되는 광을 100%라 할 때, 본 발명의 실시예들에 따른 발광 칩은, 제1 반사막(RFT1) 및 제2 반사막(RFT2)에 의해 기판(SUB)의 타 면을 통해 출광되는 광은 20 내지 30%일 수 있다. 나머지 70 내지 80%의 광은 기판(SUB)의 제1 측면들(SD1) 및 제2 측면들(SD2)에 의해 출광될 수 있다.
따라서, 실시예들에 따른 발광 칩들(LEC)은 수평 방향으로 출광하는 광의 양이 수직 방향으로 출광하는 광의 양보다 많아, 균일한 휘도를 가질 수 있다. 발광 칩들(LEC)은 균일한 휘도를 필요로 하는 백라이트 유닛(Back Light Unit: BLU)에 사용될 수 있다.
이하에서는, 본 발명의 실시예들에 따른 공정에 의해 절단된 웨이퍼를 살펴본다.
도 18a은 웨이퍼 절단하기 위하여 본 발명의 일 실시예에 따른 레이저를 사용하는 방법을 설명하기 위한 개략도이다.
플랫존의 연장 방향과 나란한 제1 방향이 m-축방향이고, 제1 방향에 수직인 제2 방향이 a-축방향으로 갖는 웨이퍼를 준비한다. 웨이퍼를 절단하여 목적하는 기판의 사이즈는 가로 200um, 세로 200um, 및 두께 85um를 갖는다.
도 18a을 참조하면, 레이저 광(LB)을 웨이퍼의 두께 방향으로 연속적으로 조사하여 라인형의 개질 영역들(MDF)을 형성한다. 레이저 광(LB)은 제1 방향으로 제1 이격거리로 이격되어 개질 영역들(MDF)을 형성하고, 제2 방향으로 제1 이격거리보다 작은 제2 이격거리로 개질 영역들(MDF)을 형성한다. 라인형의 개질 영역들이 형성된 웨이퍼를 파단하면, 개질 영역들 사이에 두께 방향으로 연속적으로 연장하는 파단 영역들이 형성되며 복수의 기판들로 절단된다.
도 18b는 도 18a에서 설명된 방법으로 형성된 기판 사진들이다. 도 18b에서 왼쪽은 기판의 상부면의 사진이고, 중간은 웨이퍼를 제1 방향으로 절단된 제1 측면을 틸트하여 획득된 사진이고, 오른쪽은 웨이퍼를 제2 방향으로 절단된 제2 측면의 사진이다. 중간 사진의 왼쪽 부분에서 제2 측면의 일부를 볼 수 있다.
도 18b에 도시된 바와 같이, 절단된 기판은 수직에 가까운 것을 알 수 있다. 기판의 상부면과 제1 및 제2 측면들 사이 각도는 88.9 내지 90.6도 사이 범위에서 실질적으로 수직이다라고 할 수 있다. 또한, 개질 영역 및 파단 영역은 기판의 두께 방향에 나란한 것을 볼 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (28)

  1. 실장 기판;
    상기 실장 기판 상에 실장된 복수의 발광 칩들; 및
    상기 발광 칩들 및 상기 실장 기판 사이에 배치되는 복수의 패드들을 포함하고,
    상기 발광 칩들 각각은,
    제1 기판;
    상기 제1 기판의 일 면에 배치된 제1 발광부;
    상기 제1 기판과 이격되어 배치된 제2 기판; 및
    상기 제2 기판의 일 면에 배치된 제2 발광부를 포함하되,
    상기 제1 기판의 일 측면은 제1 개질면을 포함하고, 상기 제1 기판의 일 측면에 마주하는 제2 기판의 일 측면은 제2 개질면을 포함하며,
    상기 제1 개질면은 상기 제1 기판의 두께 방향으로 연장하는 개질 영역들과, 상기 개질 영역들 사이에 배치되는 파단 영역들을 포함하고,
    상기 제2 개질면은 상기 제2 기판의 두께 방향으로 연장하는 개질 영역들과, 상기 개질 영역들 사이에 배치되는 파단 영역들을 포함하며,
    상기 제1 개질면의 파단 영역들 각각의 폭은 상기 제2 개질면의 파단 영역들 각각의 폭과 동일한 발광 모듈.
  2. 제1항에 있어서,
    상기 개질 영역들 각각은 레이저 조사에 의해 변화된(modified) 발광 모듈.
  3. 제1항에 있어서,
    상기 파단 영역들 각각의 폭은 상기 개질 영역들 각각의 폭보다 큰 발광 모듈.
  4. 제1항에 있어서,
    상기 제1 기판의 일 측면에 이웃하는 타 측면은 제3 개질면을 포함하고,
    상기 제3 개질면은 상기 제1 기판의 두께 방향으로 연장하는 개질 영역들과, 상기 개질 영역들 사이에 배치되는 파단 영역들을 포함하는 발광 모듈.
  5. 제4항에 있어서,
    상기 제1 개질면의 파단 영역들 각각의 폭은 상기 제3 개질면의 파단 영역들 각각의 폭보다 작은 발광 모듈.
  6. 제5항에 있어서,
    상기 제1 기판이 사파이어를 포함하는 경우,
    상기 제1 기판의 일 측면은 m-면 및 m-면에 틸트된 면을 포함하고,
    상기 제1 기판의 타 측면은 a-면 및 a-면에 틸트된 면을 포함하는 발광 모듈.
  7. 제4항에 있어서,
    상기 제3 개질면의 파단 영역들은 제1 폭을 가지며,
    상기 제3 개질면은, 상기 일 측면과 상기 타 측면 만나는 모서리와 상기 모서리에서 가장 가까운 개질 영역 사이에, 상기 제1 폭보다 작은 제2 폭을 갖는 절단 영역을 더 포함하는 발광 모듈.
  8. 제1항에 있어서,
    상기 제1 기판의 일 측면은 상기 제1 기판 및 상기 제1 발광부 사이 계면과 88.5 내지 91.5도 기울기를 갖는 발광 모듈.
  9. 제1항에 있어서,
    상기 제2 기판의 일 측면은 상기 제2 기판 및 상기 제2 발광부 사이 계면과 88.5 내지 91.5도 기울기를 갖는 발광 모듈.
  10. 제1항에 있어서,
    상기 제1 개질면의 파단 영역들은 제1 폭을 가지며,
    상기 제1 개질면은, 상기 일 측면과 상기 일 측면에 이웃하는 타 측면 만나는 모서리와 상기 모서리에서 가장 가까운 개질 영역 사이에, 상기 제1 폭보다 작은 제2 폭을 갖는 절단 영역을 더 포함하는 발광 모듈.
  11. 제1항에 있어서,
    상기 제1 발광부는,
    상기 제1 기판의 일 면에 배치되는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치되고, 상기 제1 도전형 반도체층의 일부를 노출시키는 활성층;
    상기 활성층 상에 배치되고, 상기 제1 도전형 반도체층의 일부를 노출시키는 제2 도전형 반도체층;
    상기 제1 기판, 상기 제1 도전형 반도체층, 상기 활성층, 및 상기 제2 도전형 반도체층을 덮으며, 상기 제1 및 제2 도전형 반도체층들을 노출시키는 제1 홀 및 제2 홀을 갖는 제1 반사막;
    상기 제1 반사막 상에 배치되고, 상기 제1 홀을 통해 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 패드; 및
    상기 제1 반사막 상에 배치되고, 상기 제2 홀을 통해 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 패드를 포함하는 발광 모듈.
  12. 제11항에 있어서,
    상기 제1 반사막은 상기 제1 기판의 일 면의 가장자리를 노출시키는 발광 모듈.
  13. 제11항에 있어서,
    상기 제1 발광부가 배치되는 제1 기판의 일 면에 대향하는 타 면에 배치되는 제2 반사막을 더 포함하는 발광 모듈.
  14. 제13항에 있어서,
    상기 제1 반사막은 서로 상이한 두 개의 파장의 광을 반사시키며,
    상기 제2 반사막은 하나의 파장의 광을 반사시키는 발광 모듈.
  15. 제13항에 있어서,
    상기 제1 반사막의 두께는 상기 제2 반사막의 두께보다 큰 발광 모듈.
  16. 제13항에 있어서,
    상기 제2 반사막은 상기 제1 기판의 타 면의 가장자리를 노출시키는 발광 모듈.
  17. 기판; 및
    상기 기판 일 면에 배치되는 발광부를 포함하되,
    상기 기판의 일 측면은 상기 기판의 두께 방향으로 연장하는 제1 폭을 갖는 개질 영역들 및 상기 개질 영역들 사이에 배치되며 제2 폭을 갖는 파단 영역들을 포함하고,
    상기 일 측면은, 상기 일 측면과 상기 일 측면에 이웃하는 타 측면이 만나는 모서리 및 상기 모서리에 가장 가까운 개질 영역 사이에 배치되며, 상기 제2 폭보다 작은 제3 폭을 갖는 절단 영역을 포함하는 발광 소자.
  18. 제17항에 있어서,
    상기 개질 영역들 각각은 레이저 조사에 의해 변화된 발광 소자.
  19. 제17항에 있어서,
    상기 기판의 일 측면은 상기 기판 및 상기 발광부 사이 계면과 88.5 내지 91.5도 기울기를 갖는 발광 소자.
  20. 제17항에 있어서,
    상기 일 측면에 이웃하는 타 측면은 상기 기판의 두께 방향으로 연속적으로 연장하는 개질 영역들 및 상기 개질 영역들 사이에 배치되는 파단 영역들을 포함하며,
    상기 타 측면의 파단 영역들 각각의 폭은 상기 제1 폭보다 작은 발광 소자.
  21. 제20항에 있어서,
    상기 일 측면은 a-면 및 a-면에 틸트된 면을 포함하고,
    상기 타 측면은 m-면 및 m-면에 틸트된 면을 포함하는 발광 소자.
  22. 제17항에 있어서,
    상기 발광부는,
    상기 기판 상에 배치되는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치되고, 상기 제1 도전형 반도체층의 일부를 노출시키는 활성층;
    상기 활성층 상에 배치되고, 상기 제1 도전형 반도체층의 일부를 노출시키는 제2 도전형 반도체층;
    상기 기판, 상기 제1 도전형 반도체층, 상기 활성층, 및 상기 제2 도전형 반도체층을 덮으며, 상기 제1 및 제2 도전형 반도체층들을 노출시키는 제1 홀 및 제2 홀을 갖는 제1 반사막;
    상기 제1 반사막 상에 배치되고, 상기 제1 홀을 통해 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 패드; 및
    상기 제1 반사막 상에 배치되고, 상기 제2 홀을 통해 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 패드를 포함하는 발광 소자.
  23. 제22항에 있어서,
    상기 제1 반사막은 상기 기판의 일 면에 가장자리를 노출시키는 발광 소자.
  24. 제22항에 있어서,
    상기 기판의 일 면에 대향하는 타 면에 배치되는 제2 반사막을 더 포함하는 발광 소자.
  25. 제24항에 있어서,
    상기 제1 반사막은 서로 상이한 두 개의 파장의 광을 반사키시고,
    상기 제2 반사막은 하나의 파장의 광을 반사시키는 발광 소자.
  26. 제24항에 있어서,
    상기 제1 반사막의 두께는 상기 제2 반사막의 두께보다 큰 발광 소자.
  27. 제24항에 있어서,
    상기 제2 반사막은 상기 기판의 타 면의 가장자리를 노출시키는 발광 소자.
  28. 제17항에 있어서,
    상기 제1 폭은 상기 제3 폭보다 작은 발광 소자.
PCT/KR2019/015826 2018-11-21 2019-11-19 발광 소자 및 이를 포함하는 발광 모듈 WO2020106009A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/285,886 US11923345B2 (en) 2018-11-21 2019-11-19 Light emitting device and light emitting module including the same
EP19887869.6A EP3886173A4 (en) 2018-11-21 2019-11-19 LIGHT-emitting element and light-emitting module therewith
US18/427,456 US20240170461A1 (en) 2018-11-21 2024-01-30 Light emitting device and light emitting module including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180144872A KR20200059756A (ko) 2018-11-21 2018-11-21 발광 소자 및 이를 포함하는 발광 모듈
KR10-2018-0144872 2018-11-21

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/285,886 A-371-Of-International US11923345B2 (en) 2018-11-21 2019-11-19 Light emitting device and light emitting module including the same
US18/427,456 Continuation US20240170461A1 (en) 2018-11-21 2024-01-30 Light emitting device and light emitting module including the same

Publications (1)

Publication Number Publication Date
WO2020106009A1 true WO2020106009A1 (ko) 2020-05-28

Family

ID=70774677

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/015826 WO2020106009A1 (ko) 2018-11-21 2019-11-19 발광 소자 및 이를 포함하는 발광 모듈

Country Status (6)

Country Link
US (2) US11923345B2 (ko)
EP (1) EP3886173A4 (ko)
KR (1) KR20200059756A (ko)
CN (1) CN111211201A (ko)
TW (1) TW202021093A (ko)
WO (1) WO2020106009A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202143511A (zh) * 2020-05-04 2021-11-16 晶元光電股份有限公司 發光元件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120068795A (ko) * 2012-05-16 2012-06-27 이정훈 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
KR20130031377A (ko) * 2010-07-12 2013-03-28 필레이저 유에스에이 엘엘시 레이저 필라멘테이션에 의한 재료 가공 방법
US20150151380A1 (en) * 2013-12-03 2015-06-04 Rofin-Sinar Technologies Inc. Method and apparatus for laser processing of silicon by filamentation of burst ultrafast laser pulses
WO2015095090A1 (en) * 2013-12-17 2015-06-25 Corning Incorporated Method of laser cutting a sapphire substrate by lasers and an article comprising sapphire with edge having series of defects
KR20160005827A (ko) * 2014-07-07 2016-01-18 일진엘이디(주) 측면 발광형 질화물 반도체 발광 칩 및 이를 갖는 발광 소자

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4536407B2 (ja) 2004-03-30 2010-09-01 浜松ホトニクス株式会社 レーザ加工方法及び加工対象物
US8188497B2 (en) * 2007-02-02 2012-05-29 Sanyo Semiconductor Co., Ltd. Semiconductor device and method of manufacturing the same
JP5589942B2 (ja) * 2011-04-15 2014-09-17 豊田合成株式会社 半導体発光チップの製造方法
WO2014002535A1 (ja) 2012-06-29 2014-01-03 シャープ株式会社 半導体装置の製造方法
JP6047989B2 (ja) * 2012-08-07 2016-12-21 日亜化学工業株式会社 半導体発光素子及びその製造方法
CN103400779B (zh) 2013-07-09 2014-09-03 程君 一种半导体显示面板的制造方法
US10651337B2 (en) * 2014-10-22 2020-05-12 Sang Jeong An Supporting substrate for semiconductor device, semiconductor apparatus comprising the same, and method for manufacturing the same
JP6569291B2 (ja) * 2015-05-13 2019-09-04 日亜化学工業株式会社 発光素子
CN107039569B (zh) 2015-10-16 2019-04-23 首尔伟傲世有限公司 发光二极管芯片
US10529696B2 (en) * 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
CN108461595B (zh) * 2017-02-17 2020-05-29 首尔伟傲世有限公司 具有侧面反射层的发光二极管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130031377A (ko) * 2010-07-12 2013-03-28 필레이저 유에스에이 엘엘시 레이저 필라멘테이션에 의한 재료 가공 방법
KR20120068795A (ko) * 2012-05-16 2012-06-27 이정훈 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
US20150151380A1 (en) * 2013-12-03 2015-06-04 Rofin-Sinar Technologies Inc. Method and apparatus for laser processing of silicon by filamentation of burst ultrafast laser pulses
WO2015095090A1 (en) * 2013-12-17 2015-06-25 Corning Incorporated Method of laser cutting a sapphire substrate by lasers and an article comprising sapphire with edge having series of defects
KR20160005827A (ko) * 2014-07-07 2016-01-18 일진엘이디(주) 측면 발광형 질화물 반도체 발광 칩 및 이를 갖는 발광 소자

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3886173A4 *

Also Published As

Publication number Publication date
US20210351167A1 (en) 2021-11-11
EP3886173A1 (en) 2021-09-29
US20240170461A1 (en) 2024-05-23
EP3886173A4 (en) 2022-09-21
TW202021093A (zh) 2020-06-01
US11923345B2 (en) 2024-03-05
CN111211201A (zh) 2020-05-29
KR20200059756A (ko) 2020-05-29

Similar Documents

Publication Publication Date Title
WO2017138707A1 (ko) 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
EP1756857B1 (en) Production method of compound semiconductor device wafer
TWI228323B (en) Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof
WO2014088201A1 (ko) 발광 다이오드 및 그것의 어플리케이션
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2016018109A1 (ko) 발광 다이오드
WO2021085935A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2021086026A1 (ko) Led 디스플레이 장치
WO2020231173A1 (en) Led chip package and manufacturing method of the same
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2016133292A1 (ko) 광 추출 효율이 향상된 발광 소자
WO2021256787A1 (ko) 복수의 유닛 픽셀을 갖는 발광 모듈, 그것을 제조하는 방법, 및 그것을 갖는 디스플레이 장치
WO2017039208A1 (ko) Zno 투명 전극을 갖는 발광 소자 및 그것을 제조하는 방법
WO2015147518A1 (ko) 렌즈, 이를 포함하는 발광소자 모듈
US20220352000A1 (en) Light-emitting diode substrate and manufacturing method thereof, display device
WO2020241993A1 (ko) 수직형 발광 다이오드
WO2021080311A1 (ko) Led 디스플레이 장치
WO2020106009A1 (ko) 발광 소자 및 이를 포함하는 발광 모듈
WO2018174425A1 (ko) 분포 브래그 반사기 적층체를 구비하는 발광 다이오드
WO2014084500A1 (ko) 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법
WO2017119730A1 (ko) 발광 소자
WO2021085993A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2021162414A1 (ko) 발광 소자를 갖는 유닛 픽셀, 픽셀모듈 및 디스플레이 장치
WO2019066339A1 (ko) 발광 다이오드 칩
WO2021251717A1 (ko) 발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19887869

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019887869

Country of ref document: EP

Effective date: 20210621