WO2020100518A1 - 検出回路、駆動回路および発光装置 - Google Patents

検出回路、駆動回路および発光装置 Download PDF

Info

Publication number
WO2020100518A1
WO2020100518A1 PCT/JP2019/041008 JP2019041008W WO2020100518A1 WO 2020100518 A1 WO2020100518 A1 WO 2020100518A1 JP 2019041008 W JP2019041008 W JP 2019041008W WO 2020100518 A1 WO2020100518 A1 WO 2020100518A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
transistor
output
transistors
emitting elements
Prior art date
Application number
PCT/JP2019/041008
Other languages
English (en)
French (fr)
Inventor
湯脇　武志
満志 田畑
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to DE112019005742.1T priority Critical patent/DE112019005742T5/de
Priority to CN201980064416.0A priority patent/CN112805888A/zh
Priority to US17/292,545 priority patent/US11962124B2/en
Publication of WO2020100518A1 publication Critical patent/WO2020100518A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/06825—Protecting the laser, e.g. during switch-on/off, detection of malfunctioning or degradation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/06808—Stabilisation of laser output parameters by monitoring the electrical laser parameters, e.g. voltage or current

Definitions

  • the present disclosure relates to a detection circuit, a drive circuit, and a light emitting device.
  • a light emitting device in which a large number (for example, several hundreds) of light emitting elements are arranged in an array on one chip like a vertical cavity surface emitting laser (Vertical Cavity Surface Emitting Laser: VCSEL) (for example, see Patent Document 1).
  • VCSEL Vertical Cavity Surface Emitting Laser
  • the present disclosure proposes a detection circuit, a drive circuit, and a light-emitting device that can detect an abnormality even in one of many light-emitting elements.
  • a detection circuit includes an operational amplifier having a plurality of inputs and one output.
  • the operational amplifier has a first transistor group and a second transistor.
  • the first transistor group is configured by connecting a plurality of transistors in parallel, and the operating voltages of the plurality of light emitting elements are input to the gates of the plurality of transistors that are non-inverting input terminals.
  • the second transistor has a differential configuration with the first transistor group, and is negatively fed back from the output terminal to the gate which is the inverting input terminal.
  • the abnormality when an abnormality has occurred in even one of many light emitting elements, the abnormality can be detected.
  • the effects described here are not necessarily limited, and may be any effects described in the present disclosure.
  • FIG. 3 is a perspective view showing a configuration example of a light emitting device according to an embodiment of the present disclosure.
  • FIG. 3 is a circuit diagram showing a configuration example of a drive circuit according to an embodiment of the present disclosure.
  • FIG. 3 is a circuit diagram showing a configuration example of an operational amplifier according to an embodiment of the present disclosure.
  • FIG. 8 is a circuit diagram showing an operation example of an operational amplifier when the light emitting element according to the embodiment of the present disclosure is normal.
  • FIG. 8 is a circuit diagram showing an operation example of an operational amplifier when the light emitting element according to the embodiment of the present disclosure is abnormal.
  • FIG. 11 is a circuit diagram showing a configuration example of a drive circuit according to a modified example 1 of the embodiment of the present disclosure.
  • FIG. 16 is a circuit diagram showing a configuration example of a drive circuit according to a modified example 2 of the embodiment of the present disclosure.
  • FIG. 1 is a perspective view showing a configuration example of a light emitting device 1 according to an embodiment of the present disclosure. As shown in FIG. 1, the light emitting device 1 includes a light emitting element array 2 and a drive circuit 3.
  • the light emitting element array 2 includes a plurality of light emitting elements 5 (see FIG. 2).
  • the light emitting element array 2 may be a semiconductor laser, for example, and may be a vertical cavity surface emitting laser (VCSEL). In the embodiment, the light emitting element array 2 is not limited to these examples.
  • the drive circuit 3 includes a circuit that drives the light emitting element array 2. Specifically, the drive circuit 3 includes a drive unit 10 (see FIG. 2) that drives each of the plurality of light emitting elements 5. The internal configuration of the drive circuit 3 will be described later.
  • the light emitting element array 2 is mounted on the main surface of the drive circuit 3.
  • the light emitting element array 2 and the drive circuit 3 are mechanically and electrically connected to each other by a plurality of micro bumps 4.
  • the connection between the light emitting element array 2 and the drive circuit 3 is not limited to the micro bump 4.
  • FIG. 2 is a circuit diagram showing a configuration example of the drive circuit 3 according to the embodiment of the present disclosure.
  • the drive circuit 3 includes a drive unit 10 and a detection circuit 20.
  • light emitting elements 5 are provided in the light emitting element array 2 (hereinafter referred to as light emitting elements 5-1 to 5-8) for easy understanding. The case is shown below. In the embodiment, the number of light emitting elements 5 provided in the light emitting device array 2 is not limited to eight.
  • the driving unit 10 has P-type transistors 11-1 to 11-8, and controls the gate voltages of the P-type transistors 11-1 to 11-8 to control the light emitting elements 5-1 to 5-8, respectively. To drive.
  • the gate voltages of the P-type transistors 11-1 to 11-8 are controlled by a control unit (not shown) provided inside the drive circuit 3 based on a signal from the outside.
  • the power supply voltage Vcc is supplied to the sources of the P-type transistors 11-1 to 11-8.
  • the drains of the P-type transistors 11-1 to 11-8 are connected to the anodes of the light emitting elements 5-1 to 5-8, which are light emitting diodes, respectively.
  • the cathodes of the light emitting elements 5-1 to 5-8 are commonly grounded. That is, in the embodiment, the plurality of light emitting elements 5 are connected so as to be a common cathode.
  • the operating voltages V1 to V8 of the light emitting elements 5-1 to 5-8 are output from between the drains of the P-type transistors 11-1 to 11-8 and the anodes of the light emitting elements 5-1 to 5-8. It Then, the operating voltages V1 to V8 of the light emitting elements 5-1 to 5-8 are input to the detection circuit 20.
  • the detection circuit 20 includes an operational amplifier 30, comparators 40 and 50, and a level shift circuit 60.
  • the operational amplifier 30 is an operational amplifier with a plurality of inputs and one output, and the first transistor group 31 and the second transistor 32 have a differential configuration with respect to each other.
  • the first transistor group 31 is configured by connecting the same number of N-type transistors 31-1 to 31-8 as the plurality of light emitting elements 5 in parallel.
  • the power supply voltage Vcc is supplied to the drains of the N-type transistors 31-1 to 31-8 through the P-type transistor 33.
  • the sources of the N-type transistors 31-1 to 31-8 are grounded via the constant current source 35.
  • the second transistor 32 is composed of an N-type transistor.
  • the power supply voltage Vcc is supplied to the drain of the second transistor 32 via the P-type transistor 34.
  • the source of the second transistor 32 is grounded via the constant current source 35, and the gate of the second transistor 32 is a node between the drain of the P-type transistor 34 and the drain of the second transistor 32. Connected to 36.
  • the gate of the P-type transistor 33 and the gate of the P-type transistor 34 are commonly connected between the drain of the P-type transistor 33 and the drains of the N-type transistors 31-1 to 31-8.
  • the P-type transistor 33 and the P-type transistor 34 have the same size.
  • the operational amplifier 30 has the light emitting elements 5-1 to 5-on the gates of the N-type transistors 31-1 to 31-8 (first transistor group 31) that are non-inverting input terminals. 8 operating voltages V1 to V8 are input.
  • the operational amplifier 30 is negatively fed back to the gate of the second transistor 32, which is the inverting input terminal, from the node 36, which is the output terminal.
  • the output terminals (node 36) of the operational amplifier 30 are different depending on whether the operating voltages V1 to V8 of the light emitting elements 5-1 to 5-8 are normal values or abnormal values.
  • a value output voltage Vo is output.
  • FIG. 3 is a circuit diagram showing a configuration example of the operational amplifier 30 according to the embodiment of the present disclosure. As shown in FIG. 3, the gates of the N-type transistors 31-1 to 31-8, which are the non-inverting input terminals of the operational amplifier 30, are connected to the anodes of the light emitting elements 5-1 to 5-8, respectively.
  • the operating voltages V1 to V8 of the light emitting elements 5-1 to 5-8 are input to the gates of the N-type transistors 31-1 to 31-8, respectively.
  • all the N-type transistors 31-1 to 31-8 have the same size.
  • the second transistor 32 is configured such that the same number of N-type transistors 32-1 to 32-8 as the N-type transistors 31-1 to 31-8 are connected in parallel. Good to be done.
  • the power supply voltage Vcc is supplied to the drains of the N-type transistors 32-1 to 32-8 through the P-type transistor 34.
  • the sources of the N-type transistors 32-1 to 32-8 are grounded via the constant current source 35.
  • the gates of the N-type transistors 32-1 to 32-8 are connected to the node 36 via the switches SW1 to SW8, respectively.
  • the switches SW1 to SW8 are controlled by the control unit that controls the drive circuit 3.
  • the N-type transistors 32-1 to 32-8 are all the same size as the N-type transistor 31-1 of the first transistor group 31. That is, in the embodiment, the N-type transistors 31-1 to 31-8 and the N-type transistors 32-1 to 32-8 are all the same size.
  • FIG. 4 is a circuit diagram showing an operation example of the operational amplifier 30 when the light emitting element 5 according to the embodiment of the present disclosure is normal. 4 and 5, the light emitting element 5 that operates by a signal from the outside is shown by a solid line, and the light emitting element 5 that does not operate is shown by a broken line. That is, in the example of FIG. 4, the control unit of the drive circuit 3 operates the light emitting elements 5-1, 5-3, 5-5 to 5-7, and the light emitting elements 5-2, 5-4, 5 -8 is not operating.
  • the respective operating voltages V1, V3, and V5 to V7 correspond to the light emitting element 5-1
  • the operating voltage for example, 2.2V
  • the operating voltage based on the specifications of 5-3, 5-5 to 5-7, and the like have equal values.
  • the current I1 flowing through the first transistor group 31 is the N-type transistors corresponding to the operating light emitting elements 5-1, 5-3, and 5-5 to 5-7. 31-1, 31-3, 31-5 to 31-7 flow evenly.
  • the size of the operating first transistor group 31 and the size of the operating second transistor 32 are matched.
  • the switches SW1, SW3, SW5 to SW7 corresponding to the channel of the light emitting element 5 instructed to operate are made conductive, and the other switches SW2, SW4, SW8 are made nonconductive.
  • the control unit controls SW1 to SW8.
  • the output voltage Vo which is the average value (for example, 2.2 V) of the operating voltages V1, V3, and V5 to V7 input to the non-inverting input terminal is output from the node 36 which is the output terminal of the operational amplifier 30. It This is because the output voltage Vo output from the operational amplifier 30 is fed back to the respective N-type transistors 31-1, 31-3, 31-5 to 31-7 through which the current I1 flows evenly.
  • the operating voltages V1, V3, V5 to V7 input to the non-inverting input terminals are It is possible to prevent the average value from being offset. Therefore, according to the embodiment, the average value of the operating voltage of the operating light emitting element 5 can be more accurately output from the operational amplifier 30.
  • FIG. 5 is a circuit diagram showing an operation example of the operational amplifier 30 when the light emitting element 5 according to the embodiment of the present disclosure is abnormal.
  • the control unit of the drive circuit 3 operates the light emitting elements 5-1, 5-3, 5-5 to 5-7, and the light emitting element 5-2. 5-4 and 5-8 are not operating. Furthermore, in the example of FIG. 5, an abnormality has occurred in the light emitting element 5-3.
  • the operating voltages V1 and V5 to V7 of the normally operating light emitting elements 5-1, 5-5 to 5-7 are operating voltages in a normal case (for example, 2.2 V).
  • the operating voltage V3 of the light emitting element 5-3 in which the abnormality has occurred becomes a higher value (for example, 2.7 V) than in the normal case.
  • the current I2 flowing through the first transistor group 31 concentrates in the N-type transistor 31-3 corresponding to the abnormal light emitting element 5-3. ..
  • the output voltage Vo which is the value (for example, 2.7 V) of the operating voltage V3 input to the non-inverting input terminal is output from the node 36 which is the output terminal of the operational amplifier 30. This is because the output voltage Vo output from the operational amplifier 30 is fed back only to the N-type transistor 31-3 in which the current I2 flows in a concentrated manner.
  • the operational amplifier 30 outputs the average value of the operating voltages of the operating light emitting elements 5 as the output voltage when the operating voltages of the operating light emitting elements 5 are all equal. Output as Vo.
  • the operational amplifier 30 when the operating voltage of the specific light emitting element 5 is higher than the operating voltage of the other light emitting element 5 due to abnormality or the like, the operational amplifier 30 according to the embodiment outputs the operating voltage of the specific light emitting element 5 to the output voltage Vo. Output as.
  • the output voltage Vo from the operational amplifier 30 increases when abnormality occurs in even one of the many light emitting elements 5. Therefore, according to the embodiment, by monitoring the output voltage Vo from the operational amplifier 30, it is possible to detect such an abnormality even when one of the many light emitting elements 5 has an abnormality. ..
  • the output voltage Vo output from the operational amplifier 30 is input to the non-inverting input terminal of the comparator 40. Further, a threshold voltage Vth having a predetermined value (for example, 2.7 V) is input from the voltage source 41 to the inverting input terminal of the comparator 40.
  • the comparator 40 generates the detection signal E1 by comparing the output voltage Vo input to the non-inverting input terminal with the threshold voltage Vth input to the inverting input terminal.
  • the comparator 40 outputs the low level signal.
  • the detection signal E1 is output.
  • the operational amplifier 30 when an abnormality occurs in any of the operating light emitting elements 5 and the operational amplifier 30 outputs the output voltage Vo having a value equal to or higher than the threshold voltage Vth (for example, 2.7 V), the comparator 40 The high-level detection signal E1 is output.
  • Vth for example, 2.7 V
  • the value of the threshold voltage Vth is not limited to 2.7 V, and can be appropriately set based on the operating voltage of the light emitting element 5 and the like.
  • the output voltage Vo output from the operational amplifier 30 is further input to the non-inverting input terminal of the comparator 50. Further, the inverting input terminal and the output terminal of the comparator 50 are electrically connected. That is, since the comparator 50 has a so-called voltage follower configuration, the output voltage Vo is directly output from the comparator 50.
  • the output voltage Vo output from the comparator 50 is input to the level shift circuit 60.
  • the level shift circuit 60 includes a comparator 61 and resistors R1 to R4 having the same resistance value.
  • the non-inverting input terminal of the comparator 61 is connected to the power supply voltage Vcc via the resistor R1 and grounded via the resistor R2. Further, the inverting input terminal of the comparator 61 is connected to the output terminal of the comparator 50 via the resistor R3. Further, the output terminal of the comparator 61 is connected to the inverting input terminal of the comparator 61 via the resistor R4.
  • the level shift circuit 60 By inputting the output voltage Vo from the operational amplifier 30 to the level shift circuit 60 having such a configuration, the level shift circuit 60 outputs the differential voltage Vcc-Vo of the output voltage Vo with respect to the power supply voltage Vcc.
  • the power consumption of the drive circuit 3 can be reduced by appropriately controlling the power supply voltage Vcc by the control unit of the drive circuit 3 based on the differential voltage Vcc-Vo.
  • the comparator 50 serving as a buffer between the operational amplifier 30 and the level shift circuit 60, the current flowing through the resistors R3 and R4 of the level shift circuit 60 is supplied to the comparator 50 serving as a buffer. Thereby, the output error of the operational amplifier 30 can be suppressed.
  • FIG. 6 is a circuit diagram showing a configuration example of the drive circuit 3 according to the modified example 1 of the embodiment of the present disclosure.
  • the drive circuit 3 is provided with four drive units 10 that respectively drive eight light emitting elements 5 (not shown). Further, the configuration of the four drive units 10 (hereinafter, also referred to as drive units 10-1 to 10-4) is the same as that of the example of FIG. 2, and therefore detailed illustration of the configuration is omitted.
  • the detection circuit 20 of the first modification includes operational amplifiers 30 (hereinafter also referred to as operational amplifiers 30-1 to 30-4) in the same number as the plurality of driving units 10, a post-operational amplifier 70, comparators 40 and 50, and a level shifter. And a circuit 60.
  • operating voltages V1 to V8 of the eight light emitting elements 5 are output from the driving unit 10-1 and input to the operational amplifier 30-1. Then, the operational amplifier 30-1 outputs the output voltage Vo1 based on the operating voltages V1 to V8.
  • operating voltages V9 to V16 of the eight light emitting elements 5 are output from the drive unit 10-2 and input to the operational amplifier 30-2. Then, the operational amplifier 30-2 outputs the output voltage Vo2 based on the operating voltages V9 to V16.
  • the operating voltages V17 to V24 of the eight light emitting elements 5 are output from the drive unit 10-3 and input to the operational amplifier 30-3. Then, the operational amplifier 30-3 outputs the output voltage Vo3 based on the operating voltages V17 to V24.
  • the operating voltages V25 to V32 of the eight light emitting elements 5 are output from the drive unit 10-4 and input to the operational amplifier 30-4. Then, the operational amplifier 30-4 outputs an output voltage Vo4 based on the operating voltages V25 to V32.
  • the output voltages Vo1 to Vo4 output from the operational amplifiers 30-1 to 30-4 are input to the subsequent operational amplifier 70.
  • the latter-stage operational amplifier 70 has the same configuration as the operational amplifier 30. That is, the latter-stage operational amplifier 70 is an operational amplifier having a plurality of inputs and one output, and the third transistor group 71 and the fourth transistor 72 have a differential configuration.
  • the third transistor group 71 is configured by connecting the same number of N-type transistors 71-1 to 71-4 as the plurality of operational amplifiers 30 in parallel.
  • the power supply voltage Vcc is supplied to the drains of the N-type transistors 71-1 to 71-4 via the P-type transistor 73.
  • the sources of the N-type transistors 71-1 to 71-4 are grounded via the constant current source 75.
  • the fourth transistor 72 is composed of an N-type transistor.
  • the power supply voltage Vcc is supplied to the drain of the fourth transistor 72 via the P-type transistor 74.
  • the source of the fourth transistor 72 is grounded via the constant current source 75, and the gate of the fourth transistor 72 is a node between the drain of the P-type transistor 74 and the drain of the fourth transistor 72. Connected to 76.
  • the gate of the P-type transistor 73 and the gate of the P-type transistor 74 are commonly connected between the drain of the P-type transistor 73 and the drains of the N-type transistors 71-1 to 71-4.
  • the P-type transistor 73 and the P-type transistor 74 have the same size.
  • the second-stage operational amplifier 70 of the modified example 1 outputs the output from the operational amplifier 30 to the gates of the N-type transistors 71-1 to 71-4 (third transistor group 71) which are the non-inverting input terminals.
  • the voltages Vo1 to Vo4 are input respectively.
  • the post-stage operational amplifier 70 is negatively fed back to the gate of the fourth transistor 72 which is an inverting input terminal from the node 76 which is an output terminal.
  • the post-stage operational amplifier 70 sets the average value of the operating voltages of the operating light emitting elements 5 as the output voltage Vo when all the operating voltages of the operating light emitting elements 5 of the 32 light emitting elements 5 are equal. Output.
  • the post-stage operational amplifier 70 outputs the operating voltage of the specific light emitting element 5 as the output voltage Vo. ..
  • the operating voltage of a specific light emitting element 5 among the plurality of light emitting elements 5 driven by the driving unit 10-1 is higher than the operating voltage of another light emitting element 5, the operating voltage of the specific light emitting element 5 is Is output from the operational amplifier 30-1 as the output voltage Vo1.
  • the output voltage Vo1 has a higher value than the output voltages Vo2 to Vo4 of the other operational amplifiers 30-2 to 30-4, the output voltage Vo1 having a higher value than the other output voltage Vo1 is output from the subsequent operational amplifier 70 as the output voltage Vo. Is output.
  • the output voltage Vo from the post-stage operational amplifier 70 increases when abnormality occurs in even one of the many light emitting elements 5. Therefore, according to the first modification, by monitoring the output voltage Vo from the post-stage operational amplifier 70, even if one of the many light emitting elements 5 is abnormal, the abnormality can be detected. You can
  • the output from the post-stage operational amplifier 70 is determined by the comparator 40, so that even if one of the many light emitting elements 5 has an abnormality, the abnormality occurs. Can be easily detected.
  • the output voltage Vo output from the post-stage operational amplifier 70 is input to the level shift circuit 60 via the comparator 50.
  • the level shift circuit 60 outputs the differential voltage Vcc-Vo of the output voltage Vo with respect to the power supply voltage Vcc.
  • the power consumption of the drive circuit 3 can be reduced by appropriately controlling the power supply voltage Vcc by the control unit of the drive circuit 3 based on the difference voltage Vcc-Vo.
  • the output voltages Vo1 to Vo4 are often input from the operational amplifiers 30-1 to 30-4 to the latter-stage operational amplifier 70 of the first modification. Therefore, in the first modification, it is not necessary to configure the fourth transistor 72 with a plurality of transistors and a plurality of switches as in the operational amplifier 30 of the embodiment, and the total size of the N-type transistors 71-1 to 71-4 is not required.
  • the fourth transistor 72 may be configured to have the same size.
  • the configuration of the post-stage operational amplifier 70 can be simplified, so that the manufacturing cost of the drive circuit 3 can be reduced.
  • the fourth transistor 72 of the post-stage operational amplifier 70 may be composed of a plurality of transistors and a plurality of switches like the operational amplifier 30 of the embodiment shown in FIG. As a result, the average value of the operating voltages of all the light emitting elements 5 that are operating can be more accurately output from the post-stage operational amplifier 70.
  • FIG. 7 is a circuit diagram showing a configuration example of the drive circuit 3 according to the modified example 2 of the embodiment of the present disclosure.
  • the second modification is similar to the first modification in that the output voltage Vo from the post-stage operational amplifier 70 is output as the differential voltage Vcc-Vo via the comparator 50 and the level shift circuit 60. Note that, in FIG. 7, the configurations of the comparator 50 and the level shift circuit 60 are the same as those in the example of FIG.
  • the modification 2 is different from the modification 1 in the configuration of the comparator 40 that detects an abnormality of the light emitting element 5.
  • the same number of comparators 40-1 to 40-4 as the plurality of operational amplifiers 30-1 to 30-4, a logical sum circuit 80, and a logical product circuit 90 are separately provided. ..
  • the output voltage Vo1 output from the operational amplifier 30-1 is input to the non-inverting input terminal of the comparator 40-1. Further, the threshold voltage Vth having a predetermined value (for example, 2.7 V) is input from the voltage source 41-1 to the inverting input terminal of the comparator 40-1.
  • the comparator 40-1 generates the detection signal E1-1 by comparing the output voltage Vo1 input to the non-inverting input terminal with the threshold voltage Vth input to the inverting input terminal.
  • the comparator 40-1 operates as follows. , Low-level detection signal E1-1 is output.
  • the comparator The reference numeral 40-1 outputs a high level detection signal E1-1.
  • the comparators 40-2 to 40-4 have output voltages Vo2 to Vo4 inputted to their non-inverting input terminals and a threshold voltage Vth inputted to their inverting input terminals from the voltage sources 41-2 to 41-4.
  • the detection signals E1-2 to E1-4 are generated by comparing and.
  • the operational amplifiers 30-2 to 30-4 output the output voltage Vo2 having a value smaller than the threshold voltage Vth. ⁇ Vo4 is output.
  • the comparators 40-2 to 40-4 output low level detection signals E1-2 to E1-4.
  • any of the plurality of light emitting elements 5 driven by the driving units 10-2 to 10-4 is abnormal, at least one of the operational amplifiers 30-2 to 30-4 has a threshold value. Output voltages Vo2 to Vo4 having a value equal to or higher than the voltage Vth are output. In this case, at least one of the comparators 40-2 to 40-4 outputs the high-level detection signals E1-2 to E1-4.
  • the detection signals E1-1 to E1-4 output from the comparators 40-1 to 40-4 are input to the logical sum circuit 80. Accordingly, when all of the plurality of light emitting elements 5 driven by the driving units 10-1 to 10-4 are normal, the OR circuit 80 outputs the low level detection signal E2.
  • the OR circuit 80 outputs the high level detection signal E2.
  • the detection signal E2 output from the logical sum circuit 80 is input to the logical product circuit 90. Further, the AND circuit 90 is supplied with a signal S1 which is at a high level when the abnormality detection mode of the light emitting element 5 is enabled and is at a low level when the abnormality detection mode of the light emitting element 5 is disabled. It
  • the AND circuit 90 outputs the high level detection signal E3.
  • the light emitting element 5 of the light emitting element 5 is not based on the output voltage Vo from the post-stage operational amplifier 70 but based on the output voltages Vo1 to Vo4 from the pre-stage operational amplifiers 30-1 to 30-4. Perform anomaly detection. Accordingly, since the abnormality can be detected based on the output voltages Vo1 to Vo4 output from locations closer to the plurality of light emitting elements 5, highly accurate abnormality detection can be realized.
  • the AND circuit 90 is added to perform the abnormality detection only when the abnormality detection mode of the light emitting element 5 is enabled. This suppresses erroneous detection of an abnormality in the light emitting element 5 when the operating voltage of the plurality of light emitting elements 5 is not stable in a transient state such as when the drive circuit 3 starts operating. can do.
  • the logical product circuit 90 may be provided in the subsequent stage of the comparator 40 in the embodiment or the modification 1.
  • the driving unit 10 is composed of P-type transistors, drives the plurality of light emitting elements 5 having the cathodes commonly connected, and the first transistor group 31 and the second transistor 32 are all N-type.
  • An example of a type transistor is shown.
  • the driving unit 10 is configured by an N-type transistor, drives a plurality of light emitting elements 5 whose anodes are commonly connected, and the first transistor group 31 and the second transistor 32 are all P-type. It may be composed of a transistor.
  • a first transistor group configured by connecting a plurality of transistors in parallel, wherein the operating voltages of the plurality of light emitting elements are respectively input to the gates of the plurality of transistors that are non-inverting input terminals;
  • a second transistor having a differential configuration with the first transistor group and being negatively fed back from an output terminal to a gate which is an inverting input terminal; Of a plurality of inputs and one output having a detection circuit.
  • the second transistor is configured by connecting a plurality of transistors in parallel, The detection according to (1), further including a control unit that controls a connection state of the plurality of transistors of the second transistor so that the size of the first transistor group and the size of the second transistor match. circuit.
  • the detection circuit according to (1) or (2) further including a comparator that compares an output voltage output from the operational amplifier with a predetermined threshold voltage.
  • a plurality of the operational amplifiers A difference between the third transistor group and a third transistor group, which is configured by connecting a plurality of transistors in parallel, and outputs of the plurality of operational amplifiers are respectively input to the gates of the plurality of transistors that are non-inverting input terminals.
  • a multi-input one-output post-stage operational amplifier having a fourth configuration in which a fourth transistor having a dynamic configuration and being negatively fed back from an output terminal to a gate that is an inverting input terminal; The detection circuit according to any one of (1) to (3) above.
  • the detection circuit according to (4) further including a comparator that compares an output voltage output from the latter-stage operational amplifier with a predetermined threshold voltage.
  • the detection circuit according to (4) further including a plurality of comparators for respectively comparing output voltages output from the plurality of operational amplifiers with a predetermined threshold voltage.
  • a drive unit for driving a plurality of light emitting elements A first transistor group configured by connecting a plurality of transistors in parallel, wherein operating voltages of the plurality of light emitting elements are respectively input to gates of the plurality of transistors that are non-inverting input terminals; and the first transistor group And a second transistor having a differential configuration and having a second transistor negatively fed back from an output terminal to a gate that is an inverting input terminal, A drive circuit including.
  • the driving unit is configured by a P-type transistor, and drives the plurality of light emitting elements whose cathodes are commonly connected, The drive circuit according to (7), wherein the plurality of transistors in the first transistor group and the second transistor are all N-type transistors.
  • the driving unit is configured by an N-type transistor and drives the plurality of light emitting elements whose anodes are commonly connected,
  • a light emitting element array provided with a plurality of light emitting elements, A drive unit for driving a plurality of light emitting elements of the light emitting element array; A first transistor group configured by connecting a plurality of transistors in parallel, wherein operating voltages of the plurality of light emitting elements are respectively input to gates of the plurality of transistors that are non-inverting input terminals; and the first transistor group And a second transistor having a differential configuration and having a second transistor negatively fed back from an output terminal to a gate that is an inverting input terminal, A light emitting device comprising.
  • Light-Emitting Device 2 Light-Emitting Element Array 3 Drive Circuits 5, 5-1 to 5-8 Light-Emitting Element 10 Drive Unit 20 Detection Circuit 30 Operational Amplifier 31 First Transistor Group 32 Second Transistor 40, 40-1 to 40-4 Comparator 70 Rear-stage operational amplifier 71 Third transistor group 72 Fourth transistor V1 to V32 Operating voltage Vo Output voltage

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Control Of El Displays (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本開示に係る検出回路（２０）は、複数入力１出力のオペアンプ（３０）を備える。オペアンプ（３０）は、第１のトランジスタ群（３１）と、第２のトランジスタ（３２）とを有する。第１のトランジスタ群（３１）は、複数のトランジスタが並列接続されて構成され、非反転入力端子である複数のトランジスタのゲートに複数の発光素子（５）の動作電圧がそれぞれ入力される。第２のトランジスタ（３２）は、第１のトランジスタ群（３１）と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている。

Description

検出回路、駆動回路および発光装置
　本開示は、検出回路、駆動回路および発光装置に関する。
　近年、垂直共振器面発光レーザ（Vertical　Cavity　Surface　Emitting　Laser：ＶＣＳＥＬ）のように、多数（たとえば、数百個）の発光素子を１チップにアレイ状に並べて配置した発光装置が知られている（たとえば、特許文献１参照）。
国際公開第２０１５／１７４２３９号
　しかしながら、上記の従来技術では、多数の発光素子を設けた発光装置において、発光素子の１つにでも異常が発生している場合に、かかる異常を検出することは困難であった。
　そこで、本開示では、多数の発光素子のうち１つにでも異常が発生している場合に、かかる異常を検出することができる検出回路、駆動回路および発光装置を提案する。
　本開示によれば、検出回路が提供される。検出回路は、複数入力１出力のオペアンプを備える。オペアンプは、第１のトランジスタ群と、第２のトランジスタとを有する。第１のトランジスタ群は、複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに複数の発光素子の動作電圧がそれぞれ入力される。第２のトランジスタは、前記第１のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている。
　本開示によれば、多数の発光素子のうち１つにでも異常が発生している場合に、かかる異常を検出することができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本開示の実施形態に係る発光装置の構成例を示す斜視図である。 本開示の実施形態に係る駆動回路の構成例を示す回路図である。 本開示の実施形態に係るオペアンプの構成例を示す回路図である。 本開示の実施形態に係る発光素子が正常な場合のオペアンプの動作例を示す回路図である。 本開示の実施形態に係る発光素子が異常な場合のオペアンプの動作例を示す回路図である。 本開示の実施形態の変形例１に係る駆動回路の構成例を示す回路図である。 本開示の実施形態の変形例２に係る駆動回路の構成例を示す回路図である。
　以下に、本開示の各実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
［発光装置の構成］
　図１は、本開示の実施形態に係る発光装置１の構成例を示す斜視図である。図１に示すように、発光装置１は、発光素子アレイ２と、駆動回路３とを備える。
　発光素子アレイ２は、複数の発光素子５（図２参照）を備える。かかる発光素子アレイ２は、たとえば半導体レーザであってよく、具体的には垂直共振器面発光レーザ（ＶＣＳＥＬ）でありうる。なお、実施形態において、発光素子アレイ２は、これらの例に限られない。
　駆動回路３は、発光素子アレイ２を駆動する回路を備える。具体的には、駆動回路３は、複数の発光素子５をそれぞれ駆動する駆動部１０（図２参照）を備える。かかる駆動回路３の内部構成については後述する。
　また、実施形態に係る発光装置１において、発光素子アレイ２は、駆動回路３の主面上に搭載される。そして、発光素子アレイ２と駆動回路３とは、複数のマイクロバンプ４で機械的および電気的に接続される。なお、発光素子アレイ２と、駆動回路３との接続はマイクロバンプ４に限られない。
［駆動回路の構成］
　つづいて、駆動回路３の具体的な構成について、図２を参照しながら説明する。図２は、本開示の実施形態に係る駆動回路３の構成例を示す回路図である。図２に示すように、駆動回路３は、駆動部１０と、検出回路２０とを備える。
　なお、以降で説明する図２～図５の例では、理解の容易のため、発光素子アレイ２に設けられる発光素子５が８個（以降、発光素子５－１～５－８と呼称する）である場合について示す。なお、実施形態において、発光装置アレイ２に設けられる発光素子５の数は８個に限られない。
　駆動部１０は、Ｐ型トランジスタ１１－１～１１－８を有し、かかるＰ型トランジスタ１１－１～１１－８のゲート電圧を制御することにより、発光素子５－１～５－８をそれぞれ駆動する。なお、Ｐ型トランジスタ１１－１～１１－８のゲート電圧は、外部からの信号に基づいて、駆動回路３の内部に設けられる制御部（図示せず）によって制御される。
　Ｐ型トランジスタ１１－１～１１－８のソースには、電源電圧Ｖｃｃが供給される。Ｐ型トランジスタ１１－１～１１－８のドレインは、発光ダイオードである発光素子５－１～５－８のアノードにそれぞれ接続される。発光素子５－１～５－８のカソードは、共通に接地される。すなわち、実施形態において、複数の発光素子５はカソードコモンとなるように接続されている。
　また、Ｐ型トランジスタ１１－１～１１－８のドレインと、発光素子５－１～５－８のアノードとの間から、発光素子５－１～５－８の動作電圧Ｖ１～Ｖ８が出力される。そして、かかる発光素子５－１～５－８の動作電圧Ｖ１～Ｖ８は、検出回路２０に入力される。
　検出回路２０は、オペアンプ３０と、コンパレータ４０、５０と、レベルシフト回路６０とを有する。オペアンプ３０は、複数入力１出力のオペアンプであり、第１のトランジスタ群３１と、第２のトランジスタ３２とが互いに差動構成を有する。
　第１のトランジスタ群３１は、複数の発光素子５と同じ数のＮ型トランジスタ３１－１～３１－８が並列接続されて構成される。Ｎ型トランジスタ３１－１～３１－８のドレインには、Ｐ型トランジスタ３３を介して電源電圧Ｖｃｃが供給される。また、Ｎ型トランジスタ３１－１～３１－８のソースは、定電流源３５を介して接地される。
　第２のトランジスタ３２は、Ｎ型トランジスタで構成される。第２のトランジスタ３２のドレインには、Ｐ型トランジスタ３４を介して電源電圧Ｖｃｃが供給される。また、第２のトランジスタ３２のソースは、定電流源３５を介して接地され、第２のトランジスタ３２のゲートは、Ｐ型トランジスタ３４のドレインと第２のトランジスタ３２のドレインとの間にあるノード３６に接続される。
　また、Ｐ型トランジスタ３３のゲートおよびＰ型トランジスタ３４のゲートは、Ｐ型トランジスタ３３のドレインとＮ型トランジスタ３１－１～３１－８のドレインとの間に共通に接続される。なお、Ｐ型トランジスタ３３とＰ型トランジスタ３４とは同じサイズである。
　ここまで説明したように、実施形態に係るオペアンプ３０は、非反転入力端子であるＮ型トランジスタ３１－１～３１－８（第１のトランジスタ群３１）のゲートに発光素子５－１～５－８の動作電圧Ｖ１～Ｖ８がそれぞれ入力される。そして、オペアンプ３０は、反転入力端子である第２のトランジスタ３２のゲートに、出力端子であるノード３６から負帰還されている。
　これにより、実施形態では、発光素子５－１～５－８の動作電圧Ｖ１～Ｖ８が正常な値である場合と異常な値である場合とで、オペアンプ３０の出力端子（ノード３６）から異なる値の出力電圧Ｖｏが出力される。つづいては、オペアンプ３０の具体的な動作例について、図３～図５を参照しながら説明する。
　図３は、本開示の実施形態に係るオペアンプ３０の構成例を示す回路図である。図３に示すように、オペアンプ３０の非反転入力端子であるＮ型トランジスタ３１－１～３１－８のゲートは、発光素子５－１～５－８のアノードにそれぞれ接続される。
　これにより、Ｎ型トランジスタ３１－１～３１－８のゲートには、発光素子５－１～５－８の動作電圧Ｖ１～Ｖ８がそれぞれ入力される。なお、実施形態において、Ｎ型トランジスタ３１－１～３１－８はすべて同じサイズである。
　また、図３に示すように、実施形態に係る第２のトランジスタ３２は、Ｎ型トランジスタ３１－１～３１－８と同じ数のＮ型トランジスタ３２－１～３２－８が並列接続されて構成されるとよい。かかるＮ型トランジスタ３２－１～３２－８のドレインには、Ｐ型トランジスタ３４を介して電源電圧Ｖｃｃが供給される。また、Ｎ型トランジスタ３２－１～３２－８のソースは、定電流源３５を介して接地される。
　そして、実施形態では、Ｎ型トランジスタ３２－１～３２－８のゲートが、それぞれスイッチＳＷ１～ＳＷ８を介してノード３６に接続される。かかるスイッチＳＷ１～ＳＷ８は、駆動回路３を制御する上述の制御部によって制御される。
　なお、実施形態において、Ｎ型トランジスタ３２－１～３２－８は、第１のトランジスタ群３１のＮ型トランジスタ３１－１とすべて同じサイズである。すなわち、実施形態において、Ｎ型トランジスタ３１－１～３１－８およびＮ型トランジスタ３２－１～３２－８は、すべて同じサイズである。
　図４は、本開示の実施形態に係る発光素子５が正常な場合のオペアンプ３０の動作例を示す回路図である。なお、図４および図５では、外部からの信号により動作する発光素子５を実線で示し、動作しない発光素子５を破線で示す。すなわち、図４の例では、駆動回路３の制御部が、発光素子５－１、５－３、５－５～５－７を動作させており、発光素子５－２、５－４、５－８を動作させていない。
　ここで、動作している発光素子５－１、５－３、５－５～５－７がすべて正常である場合、それぞれの動作電圧Ｖ１、Ｖ３、Ｖ５～Ｖ７は、発光素子５－１、５－３、５－５～５－７の仕様などに基づいた動作電圧（たとえば、２．２Ｖ）で均等な値となる。
　そしてこの場合には、図４に示すように、第１のトランジスタ群３１に流れる電流Ｉ１は、動作する発光素子５－１、５－３、５－５～５－７に対応するＮ型トランジスタ３１－１、３１－３、３１－５～３１－７にそれぞれ均等に流れる。
　ここで、実施形態では、スイッチＳＷ１～ＳＷ８を制御することにより、動作する第１のトランジスタ群３１のサイズと動作する第２のトランジスタ３２のサイズとを合わせる。
　たとえば、図４に示すように、動作するよう指示のあった発光素子５のチャンネルに対応するスイッチＳＷ１、ＳＷ３、ＳＷ５～ＳＷ７を導通させ、その他のスイッチＳＷ２、ＳＷ４、ＳＷ８を導通させないようにスイッチＳＷ１～ＳＷ８を制御部で制御する。これにより、発光素子５が動作する際に、動作する第１のトランジスタ群３１のトランジスタの数と、動作する第２のトランジスタ３２のトランジスタの数とを合わせる。
　これにより、オペアンプ３０の出力端子であるノード３６からは、非反転入力端子に入力された動作電圧Ｖ１、Ｖ３、Ｖ５～Ｖ７の平均値（たとえば、２．２Ｖ）である出力電圧Ｖｏが出力される。なぜなら、オペアンプ３０から出力される出力電圧Ｖｏは、均等に電流Ｉ１が流れるそれぞれのＮ型トランジスタ３１－１、３１－３、３１－５～３１－７に帰還がかかるからである。
　また、実施形態では、動作する第１のトランジスタ群３１のサイズと動作する第２のトランジスタ３２のサイズとを合わせることにより、非反転入力端子に入力された動作電圧Ｖ１、Ｖ３、Ｖ５～Ｖ７の平均値がオフセットすることを抑制することができる。したがって、実施形態によれば、動作している発光素子５の動作電圧の平均値をより正確にオペアンプ３０から出力することができる。
　図５は、本開示の実施形態に係る発光素子５が異常な場合のオペアンプ３０の動作例を示す回路図である。図５の例では、図４の例と同様に、駆動回路３の制御部が、発光素子５－１、５－３、５－５～５－７を動作させており、発光素子５－２、５－４、５－８を動作させていない。さらに、図５の例では、発光素子５－３に異常が発生している。
　ここで、正常に動作する発光素子５－１、５－５～５－７の動作電圧Ｖ１、Ｖ５～Ｖ７は、正常な場合の動作電圧（たとえば、２．２Ｖ）となる。一方で、異常が発生している発光素子５－３の動作電圧Ｖ３は、正常な場合より高い値（たとえば、２．７Ｖ）となる。
　そしてこの場合には、図５に示すように、第１のトランジスタ群３１に流れる電流Ｉ２は、異常が発生している発光素子５－３に対応するＮ型トランジスタ３１－３に集中して流れる。
　これにより、オペアンプ３０の出力端子であるノード３６からは、非反転入力端子に入力された動作電圧Ｖ３の値（たとえば、２．７Ｖ）である出力電圧Ｖｏが出力される。なぜなら、オペアンプ３０から出力される出力電圧Ｖｏは、集中して電流Ｉ２が流れるＮ型トランジスタ３１－３にだけ帰還がかかるからである。
　ここまで説明したように、実施形態に係るオペアンプ３０は、動作する複数の発光素子５の動作電圧がすべて均等である場合には、動作する複数の発光素子５の動作電圧の平均値を出力電圧Ｖｏとして出力する。
　一方で、実施形態に係るオペアンプ３０は、異常などによって特定の発光素子５の動作電圧が他の発光素子５の動作電圧より大きい場合には、かかる特定の発光素子５の動作電圧を出力電圧Ｖｏとして出力する。
　すなわち、実施形態では、多数の発光素子５のうち１つにでも異常が発生している場合、オペアンプ３０からの出力電圧Ｖｏが増加する。したがって、実施形態によれば、かかるオペアンプ３０からの出力電圧Ｖｏをモニタすることによって、多数の発光素子５のうち１つにでも異常が発生している場合に、かかる異常を検出することができる。
　図２に戻り、実施形態に係る検出回路２０の説明を続ける。オペアンプ３０から出力される出力電圧Ｖｏは、コンパレータ４０の非反転入力端子に入力される。また、コンパレータ４０の反転入力端子には、電圧源４１から所定の値（たとえば、２．７Ｖ）のしきい電圧Ｖｔｈが入力される。
　そして、コンパレータ４０は、非反転入力端子に入力される出力電圧Ｖｏと、反転入力端子に入力されるしきい電圧Ｖｔｈとを比較することによって、検出信号Ｅ１を生成する。
　これにより、動作する複数の発光素子５がすべて正常であり、オペアンプ３０からしきい電圧Ｖｔｈより小さい値（たとえば、２．２Ｖ）の出力電圧Ｖｏが出力された場合、コンパレータ４０は、ローレベルの検出信号Ｅ１を出力する。
　一方で、動作する複数の発光素子５のいずれかに異常が発生し、オペアンプ３０からしきい電圧Ｖｔｈ以上の値（たとえば、２．７Ｖ）の出力電圧Ｖｏが出力された場合、コンパレータ４０は、ハイレベルの検出信号Ｅ１を出力する。
　ここまで説明したように、オペアンプ３０からの出力をコンパレータ４０で判定することによって、多数の発光素子５のうち１つにでも異常が発生している場合に、かかる異常を簡便に検出することができる。なお、実施形態において、しきい電圧Ｖｔｈの値は２．７Ｖに限られず、発光素子５の動作電圧などに基づいて適宜設定することができる。
　オペアンプ３０から出力される出力電圧Ｖｏは、さらにコンパレータ５０の非反転入力端子に入力される。また、コンパレータ５０の反転入力端子と出力端子とが導通している。すなわち、コンパレータ５０は、いわゆるボルテージフォロアの構成を有していることから、コンパレータ５０からは出力電圧Ｖｏがそのまま出力される。
　コンパレータ５０から出力される出力電圧Ｖｏは、レベルシフト回路６０に入力される。かかるレベルシフト回路６０は、コンパレータ６１と、すべて同じ抵抗値である抵抗Ｒ１～Ｒ４を有する。
　コンパレータ６１の非反転入力端子は、抵抗Ｒ１を介して電源電圧Ｖｃｃに接続されるとともに、抵抗Ｒ２を介して接地される。また、コンパレータ６１の反転入力端子は、抵抗Ｒ３を介してコンパレータ５０の出力端子に接続される。さらに、コンパレータ６１の出力端子は、抵抗Ｒ４を介してコンパレータ６１の反転入力端子に接続される。
　このような構成のレベルシフト回路６０にオペアンプ３０からの出力電圧Ｖｏを入力することにより、レベルシフト回路６０からは、電源電圧Ｖｃｃに対する出力電圧Ｖｏの差分電圧Ｖｃｃ－Ｖｏが出力される。
　これにより、実施形態では、かかる差分電圧Ｖｃｃ－Ｖｏに基づいて、駆動回路３の制御部が電源電圧Ｖｃｃを適宜制御することにより、駆動回路３の消費電力を低減することができる。
　また、実施形態では、オペアンプ３０とレベルシフト回路６０との間にバッファとなるコンパレータ５０を設けることにより、レベルシフト回路６０の抵抗Ｒ３、Ｒ４に流れる電流をバッファであるコンパレータ５０に供給する。これにより、オペアンプ３０の出力誤差を抑制することができる。
［各種変形例］
　つづいて、実施形態の各種変形例について、図６および図７を参照しながら説明する。図６は、本開示の実施形態の変形例１に係る駆動回路３の構成例を示す回路図である。
　なお、図６および図７の例では、理解の容易のため、８個の図示しない発光素子５をそれぞれ駆動する４個の駆動部１０が駆動回路３に設けられる場合について説明する。また、かかる４個の駆動部１０（以下、駆動部１０－１～１０－４とも呼称する）の構成は図２の例と同様であることから、詳細な構成の図示は省略する。
　変形例１の検出回路２０は、複数の駆動部１０と同じ数のオペアンプ３０（以下、オペアンプ３０－１～３０－４とも呼称する）と、後段オペアンプ７０と、コンパレータ４０、５０と、レベルシフト回路６０とを有する。
　変形例１では、駆動部１０－１から８個の発光素子５の動作電圧Ｖ１～Ｖ８が出力され、オペアンプ３０－１に入力される。そして、かかるオペアンプ３０－１からは、動作電圧Ｖ１～Ｖ８に基づいて、出力電圧Ｖｏ１が出力される。
　同様に、駆動部１０－２から８個の発光素子５の動作電圧Ｖ９～Ｖ１６が出力され、オペアンプ３０－２に入力される。そして、かかるオペアンプ３０－２からは、動作電圧Ｖ９～Ｖ１６に基づいて、出力電圧Ｖｏ２が出力される。
　また、駆動部１０－３から８個の発光素子５の動作電圧Ｖ１７～Ｖ２４が出力され、オペアンプ３０－３に入力される。そして、かかるオペアンプ３０－３からは、動作電圧Ｖ１７～Ｖ２４に基づいて、出力電圧Ｖｏ３が出力される。
　また、駆動部１０－４から８個の発光素子５の動作電圧Ｖ２５～Ｖ３２が出力され、オペアンプ３０－４に入力される。そして、かかるオペアンプ３０－４からは、動作電圧Ｖ２５～Ｖ３２に基づいて、出力電圧Ｖｏ４が出力される。
　オペアンプ３０－１～３０－４から出力される出力電圧Ｖｏ１～Ｖｏ４は、後段オペアンプ７０に入力される。かかる後段オペアンプ７０は、オペアンプ３０と同様の構成を有する。すなわち、後段オペアンプ７０は、複数入力１出力のオペアンプであり、第３のトランジスタ群７１と、第４のトランジスタ７２とが互いに差動構成を有する。
　第３のトランジスタ群７１は、複数のオペアンプ３０と同じ数のＮ型トランジスタ７１－１～７１－４が並列接続されて構成される。Ｎ型トランジスタ７１－１～７１－４のドレインには、Ｐ型トランジスタ７３を介して電源電圧Ｖｃｃが供給される。また、Ｎ型トランジスタ７１－１～７１－４のソースは、定電流源７５を介して接地される。
　第４のトランジスタ７２は、Ｎ型トランジスタで構成される。第４のトランジスタ７２のドレインには、Ｐ型トランジスタ７４を介して電源電圧Ｖｃｃが供給される。また、第４のトランジスタ７２のソースは、定電流源７５を介して接地され、第４のトランジスタ７２のゲートは、Ｐ型トランジスタ７４のドレインと第４のトランジスタ７２のドレインとの間にあるノード７６に接続される。
　また、Ｐ型トランジスタ７３のゲートおよびＰ型トランジスタ７４のゲートは、Ｐ型トランジスタ７３のドレインとＮ型トランジスタ７１－１～７１－４のドレインとの間に共通に接続される。なお、Ｐ型トランジスタ７３とＰ型トランジスタ７４とは同じサイズである。
　ここまで説明したように、変形例１の後段オペアンプ７０は、非反転入力端子であるＮ型トランジスタ７１－１～７１－４（第３のトランジスタ群７１）のゲートにオペアンプ３０から出力される出力電圧Ｖｏ１～Ｖｏ４がそれぞれ入力される。そして、後段オペアンプ７０は、反転入力端子である第４のトランジスタ７２のゲートに、出力端子であるノード７６から負帰還されている。
　これにより、後段オペアンプ７０は、３２個の発光素子５のうち、動作する発光素子５の動作電圧がすべて均等である場合には、動作する発光素子５の動作電圧の平均値を出力電圧Ｖｏとして出力する。
　一方で、後段オペアンプ７０は、異常などによって特定の発光素子５の動作電圧が他の発光素子５の動作電圧より大きい場合には、かかる特定の発光素子５の動作電圧を出力電圧Ｖｏとして出力する。
　たとえば、駆動部１０－１で駆動する複数の発光素子５のうち、特定の発光素子５の動作電圧が他の発光素子５の動作電圧より高い場合には、かかる特定の発光素子５の動作電圧が出力電圧Ｖｏ１としてオペアンプ３０－１から出力される。
　そして、出力電圧Ｖｏ１は他のオペアンプ３０－２～３０－４の出力電圧Ｖｏ２～Ｖｏ４より高い値であることから、後段オペアンプ７０からは、他より高い値である出力電圧Ｖｏ１が出力電圧Ｖｏとして出力される。
　すなわち、変形例１では、多数の発光素子５のうち１つにでも異常が発生している場合、後段オペアンプ７０からの出力電圧Ｖｏが増加する。したがって、変形例１によれば、かかる後段オペアンプ７０からの出力電圧Ｖｏをモニタすることによって、多数の発光素子５のうち１つにでも異常が発生している場合に、かかる異常を検出することができる。
　また、変形例１では、実施形態と同様に、後段オペアンプ７０からの出力をコンパレータ４０で判定することにより、多数の発光素子５のうち１つにでも異常が発生している場合に、かかる異常を簡便に検出することができる。
　さらに、変形例１では、実施形態と同様に、後段オペアンプ７０から出力される出力電圧Ｖｏをコンパレータ５０を介してレベルシフト回路６０に入力する。これにより、レベルシフト回路６０からは、電源電圧Ｖｃｃに対する出力電圧Ｖｏの差分電圧Ｖｃｃ－Ｖｏが出力される。
　したがって、変形例１では、かかる差分電圧Ｖｃｃ－Ｖｏに基づいて、駆動回路３の制御部が電源電圧Ｖｃｃを適宜制御することにより、駆動回路３の消費電力を低減することができる。
　なお、変形例１の後段オペアンプ７０には、すべてのオペアンプ３０－１～３０－４から出力電圧Ｖｏ１～Ｖｏ４が入力される場合が多い。したがって、変形例１では、実施形態のオペアンプ３０のように第４のトランジスタ７２を複数のトランジスタと複数のスイッチとで構成する必要は無く、Ｎ型トランジスタ７１－１～７１－４の合計サイズと同じサイズに第４のトランジスタ７２を構成すればよい。
　これにより、後段オペアンプ７０の構成を簡便にすることができることから、駆動回路３の製造コストを低減することができる。
　一方で、後段オペアンプ７０の第４のトランジスタ７２を、図３などに示した実施形態のオペアンプ３０のように、複数のトランジスタおよび複数のスイッチで構成してもよい。これにより、動作しているすべての発光素子５の動作電圧の平均値をより正確に後段オペアンプ７０から出力することができる。
　図７は、本開示の実施形態の変形例２に係る駆動回路３の構成例を示す回路図である。かかる変形例２は、後段オペアンプ７０からの出力電圧Ｖｏをコンパレータ５０およびレベルシフト回路６０を介して差分電圧Ｖｃｃ－Ｖｏとして出力する点については、変形例１と同様である。なお、図７では、コンパレータ５０およびレベルシフト回路６０の構成が図６の例と同様であることから、詳細な構成の図示は省略する。
　一方で、変形例２は、発光素子５の異常を検出するコンパレータ４０の構成が変形例１と異なる。かかる変形例２の駆動回路３には、複数のオペアンプ３０－１～３０－４と同じ数のコンパレータ４０－１～４０－４と、論理和回路８０と、論理積回路９０とが別途設けられる。
　オペアンプ３０－１から出力される出力電圧Ｖｏ１は、コンパレータ４０－１の非反転入力端子に入力される。また、コンパレータ４０－１の反転入力端子には、電圧源４１－１から所定の値（たとえば、２．７Ｖ）のしきい電圧Ｖｔｈが入力される。
　そして、コンパレータ４０－１は、非反転入力端子に入力される出力電圧Ｖｏ１と、反転入力端子に入力されるしきい電圧Ｖｔｈとを比較することによって、検出信号Ｅ１－１を生成する。
　これにより、駆動部１０－１で駆動される複数の発光素子５がすべて正常であり、オペアンプ３０－１からしきい電圧Ｖｔｈより小さい値の出力電圧Ｖｏ１が出力された場合、コンパレータ４０－１は、ローレベルの検出信号Ｅ１－１を出力する。
　一方で、駆動部１０－１で駆動される複数の発光素子５のいずれかに異常が発生して、オペアンプ３０－１からしきい電圧Ｖｔｈ以上の値の出力電圧Ｖｏ１が出力された場合、コンパレータ４０－１は、ハイレベルの検出信号Ｅ１－１を出力する。
　同様に、コンパレータ４０－２～４０－４は、非反転入力端子にそれぞれ入力される出力電圧Ｖｏ２～Ｖｏ４と、電圧源４１－２～４１－４から反転入力端子に入力されるしきい電圧Ｖｔｈとを比較することによって、検出信号Ｅ１－２～Ｅ１－４を生成する。
　これにより、駆動部１０－２～１０－４で駆動される複数の発光素子５がすべて正常である場合、オペアンプ３０－２～３０－４からは、しきい電圧Ｖｔｈより小さい値の出力電圧Ｖｏ２～Ｖｏ４が出力される。この場合、コンパレータ４０－２～４０－４は、ローレベルの検出信号Ｅ１－２～Ｅ１－４を出力する。
　一方で、駆動部１０－２～１０－４で駆動される複数の発光素子５のいずれかに異常が発生している場合、オペアンプ３０－２～３０－４の少なくとも一つからは、しきい電圧Ｖｔｈ以上の値の出力電圧Ｖｏ２～Ｖｏ４が出力される。この場合、コンパレータ４０－２～４０－４の少なくとも１つは、ハイレベルの検出信号Ｅ１－２～Ｅ１－４を出力する。
　そして、コンパレータ４０－１～４０－４から出力される検出信号Ｅ１－１～Ｅ１－４は、論理和回路８０に入力される。これにより、駆動部１０－１～１０－４で駆動される複数の発光素子５がすべて正常である場合、論理和回路８０は、ローレベルの検出信号Ｅ２を出力する。
　一方で、駆動部１０－１～１０－４で駆動される複数の発光素子５のいずれかに異常が発生している場合、論理和回路８０は、ハイレベルの検出信号Ｅ２を出力する。
　そして、論理和回路８０から出力される検出信号Ｅ２は、論理積回路９０に入力される。また、論理積回路９０には、発光素子５の異常検出モードを有効にした場合にはハイレベルとなり、発光素子５の異常検出モードを無効にした場合にはローレベルとなる信号Ｓ１が入力される。
　これにより、複数の発光素子５の異常検出モードを有効にし、かつハイレベルの検出信号Ｅ２が入力された場合、論理積回路９０は、ハイレベルとなる検出信号Ｅ３を出力する。
　ここまで説明したように、変形例２では、後段オペアンプ７０からの出力電圧Ｖｏに基づいてではなく、前段のオペアンプ３０－１～３０－４からの出力電圧Ｖｏ１～Ｖｏ４に基づいて発光素子５の異常検出を実施する。これにより、複数の発光素子５により近い箇所から出力される出力電圧Ｖｏ１～Ｖｏ４に基づいて異常を検出することができることから、精度の高い異常検出を実現することができる。
　また、変形例２では、論理積回路９０を追加して、発光素子５の異常検出モードを有効にした場合にのみ異常検出を実施する。これにより、駆動回路３を動作開始する際などの過渡状態において、複数の発光素子５の動作電圧が安定していない場合などに、誤って発光素子５に異常があると検出されることを抑制することができる。なお、かかる論理積回路９０は、実施形態または変形例１におけるコンパレータ４０の後段に設けてもよい。
　なお、上述の変形例１、２では、駆動回路３で３２個の発光素子５を動作させる場合、４個の駆動部１０およびオペアンプ３０を設けた例について示した。一方で、本開示において、発光素子５、駆動部１０およびオペアンプ３０の数はかかる例に限られない。
　たとえば、発光素子アレイ２に８００個の発光素子５が設けられる場合、駆動回路３に１６個の駆動部１０およびオペアンプ３０を設け、５０個の発光素子５ごとに１個の駆動部１０およびオペアンプ３０を接続してもよい。
　また、上述の実施形態では、駆動部１０がＰ型トランジスタで構成され、カソードが共通に接続される複数の発光素子５を駆動し、第１のトランジスタ群３１および第２のトランジスタ３２がすべてＮ型トランジスタで構成される例について示した。
　一方で、本開示は、駆動部１０がＮ型トランジスタで構成され、アノードが共通に接続される複数の発光素子５を駆動し、第１のトランジスタ群３１および第２のトランジスタ３２がすべてＰ型トランジスタで構成されてもよい。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術は以下のような構成も取ることができる。
（１）
　複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに複数の発光素子の動作電圧がそれぞれ入力される第１のトランジスタ群と、
　前記第１のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている第２のトランジスタと、
　を有する複数入力１出力のオペアンプ
　を備える検出回路。
（２）
　前記第２のトランジスタは、複数のトランジスタが並列接続されて構成され、
　前記第１のトランジスタ群のサイズと前記第２のトランジスタのサイズとが一致するように、前記第２のトランジスタの複数のトランジスタの接続状態を制御する制御部を備える
　前記（１）に記載の検出回路。
（３）
　前記オペアンプから出力される出力電圧と所定のしきい電圧とを比較するコンパレータを備える
　前記（１）または（２）に記載の検出回路。
（４）
　複数の前記オペアンプと、
　複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに前記複数のオペアンプの出力がそれぞれ入力される第３のトランジスタ群と、前記第３のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている第４のトランジスタと、を有する複数入力１出力の後段オペアンプと、
　を備える前記（１）～（３）のいずれか一つに記載の検出回路。
（５）
　前記後段オペアンプから出力される出力電圧と所定のしきい電圧とを比較するコンパレータを備える
　前記（４）に記載の検出回路。
（６）
　前記複数のオペアンプから出力される出力電圧と所定のしきい電圧とをそれぞれ比較する複数のコンパレータを備える
　前記（４）に記載の検出回路。
（７）
　複数の発光素子を駆動する駆動部と、
　複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに前記複数の発光素子の動作電圧がそれぞれ入力される第１のトランジスタ群と、前記第１のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている第２のトランジスタと、を有する複数入力１出力のオペアンプと、
　を備える駆動回路。
（８）
　前記駆動部は、Ｐ型トランジスタで構成され、カソードが共通に接続される前記複数の発光素子を駆動し、
　前記第１のトランジスタ群の複数のトランジスタおよび前記第２のトランジスタは、すべてＮ型トランジスタで構成される
　前記（７）に記載の駆動回路。
（９）
　前記駆動部は、Ｎ型トランジスタで構成され、アノードが共通に接続される前記複数の発光素子を駆動し、
　前記第１のトランジスタ群の複数のトランジスタおよび前記第２のトランジスタは、すべてＰ型トランジスタで構成される
　前記（７）に記載の駆動回路。
（１０）
　複数の発光素子が設けられる発光素子アレイと、
　前記発光素子アレイの複数の発光素子を駆動する駆動部と、
　複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに前記複数の発光素子の動作電圧がそれぞれ入力される第１のトランジスタ群と、前記第１のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている第２のトランジスタと、を有する複数入力１出力のオペアンプと、
　を備える発光装置。
１　　発光装置
２　　発光素子アレイ
３　　駆動回路
５、５－１～５－８　発光素子
１０　駆動部
２０　検出回路
３０　オペアンプ
３１　第１のトランジスタ群
３２　第２のトランジスタ
４０、４０－１～４０－４　コンパレータ
７０　後段オペアンプ
７１　第３のトランジスタ群
７２　第４のトランジスタ
Ｖ１～Ｖ３２　動作電圧
Ｖｏ　出力電圧

Claims (10)

  1. 　複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに複数の発光素子の動作電圧がそれぞれ入力される第１のトランジスタ群と、
    　前記第１のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている第２のトランジスタと、
    　を有する複数入力１出力のオペアンプ
    　を備える検出回路。
  2. 　前記第２のトランジスタは、複数のトランジスタが並列接続されて構成され、
    　前記第１のトランジスタ群のサイズと前記第２のトランジスタのサイズとが一致するように、前記第２のトランジスタの複数のトランジスタの接続状態を制御する制御部を備える
    　請求項１に記載の検出回路。
  3. 　前記オペアンプから出力される出力電圧と所定のしきい電圧とを比較するコンパレータを備える
    　請求項１に記載の検出回路。
  4. 　複数の前記オペアンプと、
    　複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに前記複数のオペアンプの出力がそれぞれ入力される第３のトランジスタ群と、前記第３のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている第４のトランジスタと、を有する複数入力１出力の後段オペアンプと、
    　を備える請求項１に記載の検出回路。
  5. 　前記後段オペアンプから出力される出力電圧と所定のしきい電圧とを比較するコンパレータを備える
    　請求項４に記載の検出回路。
  6. 　前記複数のオペアンプから出力される出力電圧と所定のしきい電圧とをそれぞれ比較する複数のコンパレータを備える
    　請求項４に記載の検出回路。
  7. 　複数の発光素子を駆動する駆動部と、
    　複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに前記複数の発光素子の動作電圧がそれぞれ入力される第１のトランジスタ群と、前記第１のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている第２のトランジスタと、を有する複数入力１出力のオペアンプと、
    　を備える駆動回路。
  8. 　前記駆動部は、Ｐ型トランジスタで構成され、カソードが共通に接続される前記複数の発光素子を駆動し、
    　前記第１のトランジスタ群の複数のトランジスタおよび前記第２のトランジスタは、すべてＮ型トランジスタで構成される
    　請求項７に記載の駆動回路。
  9. 　前記駆動部は、Ｎ型トランジスタで構成され、アノードが共通に接続される前記複数の発光素子を駆動し、
    　前記第１のトランジスタ群の複数のトランジスタおよび前記第２のトランジスタは、すべてＰ型トランジスタで構成される
    　請求項７に記載の駆動回路。
  10. 　複数の発光素子が設けられる発光素子アレイと、
    　前記発光素子アレイの複数の発光素子を駆動する駆動部と、
    　複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに前記複数の発光素子の動作電圧がそれぞれ入力される第１のトランジスタ群と、前記第１のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている第２のトランジスタと、を有する複数入力１出力のオペアンプと、
    　を備える発光装置。
PCT/JP2019/041008 2018-11-16 2019-10-18 検出回路、駆動回路および発光装置 WO2020100518A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112019005742.1T DE112019005742T5 (de) 2018-11-16 2019-10-18 Detektionsschaltung, ansteuerschaltung und lichtemittierende vorrichtung
CN201980064416.0A CN112805888A (zh) 2018-11-16 2019-10-18 检测电路、驱动电路和发光器件
US17/292,545 US11962124B2 (en) 2018-11-16 2019-10-18 Detection circuit, driving circuit, and light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018216049A JP2020088020A (ja) 2018-11-16 2018-11-16 検出回路、駆動回路および発光装置
JP2018-216049 2018-11-16

Publications (1)

Publication Number Publication Date
WO2020100518A1 true WO2020100518A1 (ja) 2020-05-22

Family

ID=70730890

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/041008 WO2020100518A1 (ja) 2018-11-16 2019-10-18 検出回路、駆動回路および発光装置

Country Status (5)

Country Link
US (1) US11962124B2 (ja)
JP (1) JP2020088020A (ja)
CN (1) CN112805888A (ja)
DE (1) DE112019005742T5 (ja)
WO (1) WO2020100518A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996673B2 (en) 2018-11-27 2024-05-28 Sony Semiconductor Solutions Corporation Drive device and light emitting device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044081A (ja) * 2007-08-10 2009-02-26 Rohm Co Ltd 駆動装置
JP2011181925A (ja) * 2010-02-27 2011-09-15 Samsung Led Co Ltd マルチセルアレイを有する半導体発光装置、発光モジュール及び照明装置
JP2012204075A (ja) * 2011-03-24 2012-10-22 Rohm Co Ltd 発光素子駆動用のスイッチング電源の制御回路、およびそれらを用いた発光装置および電子機器
JP2016509748A (ja) * 2012-11-21 2016-03-31 ヴェルシテック リミテッド カレントミラー回路及び方法
US20160349304A1 (en) * 2015-05-27 2016-12-01 Infineon Technologies Ag System and Method for Short-Circuit Detection in Load Chains

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2991893B2 (ja) * 1993-05-31 1999-12-20 富士通株式会社 発光素子の駆動回路及びこれを用いた光増幅中継器
US5796714A (en) * 1994-09-28 1998-08-18 Matsushita Electric Industrial Co., Ltd. Optical module having a vertical-cavity surface-emitting laser
JP3539524B2 (ja) * 1995-12-12 2004-07-07 松下電器産業株式会社 半導体レーザ駆動回路
DE19618010C1 (de) * 1996-05-04 1997-07-03 Hella Kg Hueck & Co Blinklichtsignalanlage für Kraftfahrzeuge
DE19719853A1 (de) * 1997-05-12 1998-11-19 Bosch Gmbh Robert Hochfrequenz-Halbleitermodul
US5966394A (en) * 1997-05-30 1999-10-12 Eastman Kodak Company Laser diode controller
US6005262A (en) * 1997-08-20 1999-12-21 Lucent Technologies Inc. Flip-chip bonded VCSEL CMOS circuit with silicon monitor detector
JP2001042170A (ja) * 1999-07-28 2001-02-16 Canon Inc 光配線装置、その駆動方法およびそれを用いた電子機器
JP2001069404A (ja) * 1999-08-27 2001-03-16 Canon Inc 光電変換装置
JP3990846B2 (ja) * 1999-08-27 2007-10-17 キヤノン株式会社 面型光素子、その製造方法、およびこれを用いた装置
JP3959920B2 (ja) * 2000-02-22 2007-08-15 ヤマハ株式会社 レーザダイオード駆動回路
DE60043000D1 (de) * 2000-04-01 2009-11-05 Bosch Gmbh Robert Verfahren und Einrichtung zur Ansteuerung eines piezoelektrischen Kraftstoffeinspritzventils
US6798797B2 (en) * 2001-06-07 2004-09-28 Science Research Laboratory, Inc. Method and apparatus for driving laser diode sources
JP2003017800A (ja) * 2001-06-28 2003-01-17 Nec Corp 発光素子駆動回路
WO2003026082A2 (en) * 2001-06-29 2003-03-27 Xanoptix, Inc. Laser arrays for high power fiber amplifier pumps
AU2003206740A1 (en) * 2002-01-19 2003-07-30 Stuhrenberg Gmbh Signal light comprising light-emitting diodes
JP4160597B2 (ja) * 2004-01-07 2008-10-01 浜松ホトニクス株式会社 半導体発光素子及びその製造方法
JP4704213B2 (ja) * 2005-01-11 2011-06-15 パナソニック株式会社 光線治療器
JP4857579B2 (ja) * 2005-03-28 2012-01-18 富士ゼロックス株式会社 発光素子駆動装置及び画像形成装置
JP2007142316A (ja) * 2005-11-22 2007-06-07 Nec Electronics Corp レーザダイオード駆動回路
US7884558B2 (en) * 2006-07-14 2011-02-08 Wolfson Microelectronics Plc Driver apparatus and method
US7680165B2 (en) * 2007-04-10 2010-03-16 Seiko Epson Corporation Light source device, monitor device, projector, and driving method for driving light source device
TWI391028B (zh) * 2008-04-18 2013-03-21 Novatek Microelectronics Corp 發光二極體驅動模組
US8729870B2 (en) * 2008-08-15 2014-05-20 Analog Modules, Inc. Biphase laser diode driver and method
US9300113B2 (en) * 2009-06-18 2016-03-29 Versatile Power, Inc. Apparatus and method for driving multiple lasers
US8415896B2 (en) * 2009-10-16 2013-04-09 Himax Display, Inc. Current-type driver of light emitting devices
US8456095B2 (en) * 2010-03-19 2013-06-04 Active-Semi, Inc. Reduced flicker AC LED lamp with separately shortable sections of an LED string
JP5583442B2 (ja) * 2010-03-20 2014-09-03 株式会社フジクラ 励起光源装置
DE102010031217A1 (de) * 2010-07-12 2012-01-12 Osram Gesellschaft mit beschränkter Haftung Laser-Modul für Projektionsanwendungen und Verfahren zum Betreiben eines derartigen Laser-Moduls
US8391328B2 (en) * 2010-08-09 2013-03-05 Coherent, Inc. Optical pumping of a solid-state gain-medium using a diode-laser bar stack with individually addressable bars
JP5942314B2 (ja) * 2011-02-22 2016-06-29 パナソニックＩｐマネジメント株式会社 点灯装置および、これを用いた照明器具
WO2012127844A1 (ja) 2011-03-24 2012-09-27 ローム株式会社 発光素子駆動用のスイッチング電源の制御回路、およびそれらを用いた発光装置および電子機器
GB2492833A (en) * 2011-07-14 2013-01-16 Softkinetic Sensors Nv LED boost converter driver circuit for Time Of Flight light sources
JP5947035B2 (ja) * 2011-12-21 2016-07-06 ミネベア株式会社 Ｌｅｄ駆動装置及び照明器具
US9570883B2 (en) * 2011-12-28 2017-02-14 Intel Corporation Photonic package architecture
US20140132165A1 (en) * 2012-11-15 2014-05-15 Richtek Technology Corporation, R.O.C Light Emitting Device Array Billboard and Row Switch Circuit and Control Method Thereof
US9041015B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
US9078328B2 (en) * 2013-03-14 2015-07-07 Grote Industries, Inc. Vehicle lighting outage detection circuit
US20140269799A1 (en) * 2013-03-15 2014-09-18 Raytheon Company Diode driver for battery operated laser systems
WO2014208048A1 (ja) * 2013-06-24 2014-12-31 日本電気株式会社 レーザーダイオード駆動装置、光直接増幅装置、光信号伝送システム及びレーザーダイオード駆動方法
TWI505588B (zh) * 2013-07-24 2015-10-21 Univ Nat Chi Nan Laser diode automatic stabilized optical power pulse driving device
DE102013216552B4 (de) * 2013-08-21 2017-07-06 Continental Automotive Gmbh Vorrichtung zum Betrieb zumindest einer als Laserdiode ausgebildeten lichtemittierenden Diode
DE102013221715A1 (de) * 2013-10-25 2015-04-30 Zumtobel Lighting Gmbh LED-Schaltungsanordnung und Verfahren zum Betreiben einer LED-Schaltungsanordnung
WO2015145742A1 (ja) * 2014-03-28 2015-10-01 株式会社島津製作所 レーザダイオードの駆動回路及びレーザ装置
US10483413B2 (en) 2014-05-13 2019-11-19 Sony Corporation Photoelectric module and optical device
JP2016071981A (ja) * 2014-09-29 2016-05-09 三菱電機株式会社 光源制御装置および光源制御方法
CN105759369B (zh) * 2014-12-19 2018-03-09 华为技术有限公司 防止激光泄露的光模块和控制方法
JP6668648B2 (ja) * 2015-09-17 2020-03-18 市光工業株式会社 表示灯装置
JP2017107651A (ja) * 2015-12-07 2017-06-15 株式会社ジャパンディスプレイ 光源装置及び表示装置
JP6800581B2 (ja) * 2015-12-28 2020-12-16 株式会社小糸製作所 点灯回路、車両用ターンシグナルランプ
CN108781060B (zh) * 2016-01-25 2023-04-14 康杜实验室公司 具有增强的高频增益的电压采样驱动器
WO2017154128A1 (ja) * 2016-03-09 2017-09-14 株式会社島津製作所 半導体発光装置
JP6829947B2 (ja) * 2016-05-17 2021-02-17 ローム株式会社 発光素子駆動用半導体集積回路、発光素子駆動装置、発光装置、車両
EP3297105B1 (en) * 2016-09-16 2021-05-12 STMicroelectronics (Research & Development) Limited Driver circuit for a laser diode
US10033331B1 (en) * 2016-12-29 2018-07-24 Texas Instruments Incorporated Op-amp IC chip
US9876328B1 (en) * 2017-01-30 2018-01-23 Infineon Technologies Ag Driving light emitting elements with reduced voltage drivers
US20180278011A1 (en) * 2017-03-23 2018-09-27 Infineon Technologies Ag Laser diode module
EP3683906A1 (en) * 2019-01-15 2020-07-22 ams AG Temperature sensor, laser circuit, light detection and ranging system and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044081A (ja) * 2007-08-10 2009-02-26 Rohm Co Ltd 駆動装置
JP2011181925A (ja) * 2010-02-27 2011-09-15 Samsung Led Co Ltd マルチセルアレイを有する半導体発光装置、発光モジュール及び照明装置
JP2012204075A (ja) * 2011-03-24 2012-10-22 Rohm Co Ltd 発光素子駆動用のスイッチング電源の制御回路、およびそれらを用いた発光装置および電子機器
JP2016509748A (ja) * 2012-11-21 2016-03-31 ヴェルシテック リミテッド カレントミラー回路及び方法
US20160349304A1 (en) * 2015-05-27 2016-12-01 Infineon Technologies Ag System and Method for Short-Circuit Detection in Load Chains

Also Published As

Publication number Publication date
US20220006259A1 (en) 2022-01-06
DE112019005742T5 (de) 2021-07-29
JP2020088020A (ja) 2020-06-04
CN112805888A (zh) 2021-05-14
US11962124B2 (en) 2024-04-16

Similar Documents

Publication Publication Date Title
JP4770894B2 (ja) 電圧検出装置
US6433727B1 (en) AD converter with a power saving circuit and its control method
WO2019235027A1 (ja) 組電池監視システム
US8084997B2 (en) Voltage sensor module and voltage monitoring apparatus
US11567522B2 (en) Voltage reference buffer circuit
WO2020100518A1 (ja) 検出回路、駆動回路および発光装置
CN108736849B (zh) 低偏移电流感测放大器
JP6711691B2 (ja) Ｏｐアンプおよび電子回路
US8063689B2 (en) Output stage system
US10999909B2 (en) LED lighting device, particularly for vehicles
US20090039862A1 (en) Voltage transformation circuit
US7173476B2 (en) Semiconductor integrated circuit device
EP1133061A1 (en) Current matrix type digital-to-analog converter incorporating operational amplifier
JP2007129677A (ja) リセット信号発生回路及び半導体集積回路装置
US7057445B2 (en) Bias voltage generating circuit and differential amplifier
JP5426255B2 (ja) 光源制御回路、光源制御方法、光源装置
US20050156636A1 (en) Output circuit
US11042177B2 (en) Voltage-current conversion circuit and charge-discharge control device
US20090184603A1 (en) Drive circuit
US11394392B2 (en) Flash analog to digital converter
US11899485B2 (en) Line driver having adjustable current mirror array
CN112600521B (zh) 用于放大器失调电压修调的开关电路、修调电路和放大器
JP4671894B2 (ja) ３値検出回路
CN109639249B (zh) 合成电阻电路及可变增益放大电路
US11411562B2 (en) Robust current sensing during inverse current load conditions

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19884408

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 19884408

Country of ref document: EP

Kind code of ref document: A1