WO2020075867A1 - Ａｃ－ｄｃコンバータ、ｄｃ－ｄｃコンバータおよびａｃ－ａｃコンバータ - Google Patents

Ａｃ－ｄｃコンバータ、ｄｃ－ｄｃコンバータおよびａｃ－ａｃコンバータ Download PDF

Info

Publication number
WO2020075867A1
WO2020075867A1 PCT/JP2019/040434 JP2019040434W WO2020075867A1 WO 2020075867 A1 WO2020075867 A1 WO 2020075867A1 JP 2019040434 W JP2019040434 W JP 2019040434W WO 2020075867 A1 WO2020075867 A1 WO 2020075867A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
circuit
current
buffer
converter
Prior art date
Application number
PCT/JP2019/040434
Other languages
English (en)
French (fr)
Inventor
泰生 大野
ミヒャエル ハイダー
ドミニク ボルティス
ヨハン ベー コラー
Original Assignee
ナブテスコ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナブテスコ株式会社 filed Critical ナブテスコ株式会社
Priority to EP19871651.6A priority Critical patent/EP3866321A4/en
Priority to JP2020550562A priority patent/JP7064615B2/ja
Publication of WO2020075867A1 publication Critical patent/WO2020075867A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/143—Arrangements for reducing ripples from dc input or output using compensating arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4291—Arrangements for improving power factor of AC input by using a Buck converter to switch the input current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to an AC-DC converter, a DC-DC converter and an AC-AC converter that convert electric power.
  • the electric power from a single-phase AC power supply is usually converted into DC power by an AC-DC converter, and this is converted into three-phase AC power by an inverter for motor control.
  • Such an AC-DC converter usually includes a rectifier circuit that converts electric power from an AC power supply into DC power.
  • the single-phase AC-DC power conversion inevitably causes a difference between the input power and the output power, so that pulsation occurs in the power.
  • a buffer is required to absorb and compensate for this pulsation.
  • this buffer is generally composed of a large capacity DC link capacitor. In this case, the capacitance required for the DC link capacitor is very large.
  • the DC link capacitor capacitance is on the order of mF.
  • the electrolytic capacitor is large in size and has a short life, there are great disadvantages in terms of size, cost and device life. Therefore, an AC-DC converter that does not require an electrolytic capacitor for the DC link capacitor is required.
  • the present invention has been made in view of these problems, and an object thereof is to realize an AC-DC converter without an electrolytic capacitor of a small capacity DC link capacitor.
  • an AC-DC converter includes a rectifier circuit that rectifies an AC voltage to generate a rectified voltage, a step-down circuit that steps down the rectified voltage, an inductor, and a first diode. And a rectifying circuit having an asymmetric full bridge circuit in which a front half-bridge including the first switch and a rear half-bridge including the second diode and the second switch are combined with a capacitor interposed therebetween.
  • a buffer circuit that generates a DC voltage from the voltage and a booster circuit that boosts the voltage of the buffer circuit are provided.
  • This AC-DC converter includes a rectifier circuit that rectifies an AC voltage to generate a rectified voltage, a step-down circuit that steps down the rectified voltage, an inductor, and a front-stage half that includes a first switch and a third switch.
  • a buffer circuit including an asymmetric full bridge circuit in which a bridge and a rear half bridge including a second switch and a fourth switch are sandwiched with a capacitor interposed therebetween, and a buffer circuit which generates a DC voltage from a rectified voltage And a booster circuit for boosting the voltage of.
  • This DC-DC converter includes a step-down circuit for stepping down the first DC voltage, an inductor, a front-stage half bridge including a first diode and a first switch, a second diode and a second switch.
  • a buffer circuit that includes an asymmetric full bridge circuit in which a capacitor is sandwiched between the latter half bridge and the buffer circuit that generates the second DC voltage from the first DC voltage, and a booster that boosts the voltage of the buffer circuit. And a circuit.
  • This AC-AC converter includes a rectifier circuit that rectifies a first AC voltage to generate a rectified voltage, a step-down circuit that steps down the rectified voltage, an inductor, a first diode, and a first switch.
  • a DC voltage is generated from the first AC voltage by including an asymmetric full-bridge circuit in which a front half-bridge and a rear half-bridge including a second diode and a second switch are combined with a capacitor interposed therebetween.
  • a buffer circuit, a booster circuit that boosts the voltage of the buffer circuit, and an inverter that converts a DC voltage into a second AC voltage are provided.
  • any combination of the above constituent elements, or the constituent elements or expressions of the present invention are mutually replaced between a method, an apparatus, a program, a temporary or non-temporary storage medium storing the program, a system, and the like. Is also effective as an aspect of the present invention.
  • FIG. 3 is a diagram showing changes over time in voltage, current and power of the AC-DC converter of FIG. 2.
  • A shows a time change of an input voltage, an input current, and an input power.
  • B shows time changes of the DC link voltage, the DC link capacitor current, and the DC link capacitor power.
  • FIG. 3 is a diagram showing a boosting operation of the AC-DC converter of FIG. 2.
  • FIG. 4 shows time changes of the input voltage, rectified voltage, DC link voltage, input current, inductor current, average step-down circuit switch current, average step-up circuit switch current, duty cycle, output power, and DC link capacitor power during the boosting operation of FIG. It is a figure.
  • FIG. 3 is a diagram showing a step-down operation of the AC-DC converter of FIG. 2.
  • FIG. 6 shows time changes of input voltage, rectified voltage, DC link voltage, input current, inductor current, average step-down circuit switch current, average step-up circuit switch current, duty cycle, output power, and DC link capacitor power during step-down operation in FIG. It is a figure. It is a figure which shows the current control of the buffer circuit of the AC-DC converter of FIG.
  • FIG. 3 is a diagram showing a boosting operation of the AC-DC converter of FIG. 1.
  • FIG. 10 is a diagram showing a time change of an input voltage, a rectified voltage, a DC link voltage, an input current, an inductor current, an average step-down circuit switch current, an average step-up circuit switch current, and a duty cycle during the boosting operation of FIG. 9.
  • FIG. 3 is a diagram showing a step-down operation of the AC-DC converter of FIG. 1.
  • FIG. 12 is a diagram showing a time change of an input voltage, a rectified voltage, a DC link voltage, an input current, an inductor current, an average step-down circuit switch current, an average step-up circuit switch current, and a duty cycle during the step-down operation of FIG. 11.
  • FIG. 3 is a diagram showing changes over time of buffer capacitor power, DC link capacitor power, buffer capacitor voltage, average buffer voltage, buffer duty cycle, first buffer duty cycle, and second buffer duty cycle of the AC-DC converter of FIG. 1.
  • 2 is a functional block diagram showing a control unit of the AC-DC converter of FIG. 1.
  • FIG. It is a schematic diagram which shows the buffer circuit of the AC-DC converter which concerns on embodiment.
  • FIG. 7 is a schematic diagram showing another buffer circuit of the AC-DC converter according to the embodiment.
  • FIG. 7 is a schematic diagram showing another buffer circuit of the AC-DC converter according to the embodiment.
  • It is a functional block diagram which shows the DC-DC converter which concerns on embodiment.
  • It is a
  • the same constituents will be referred to with the same signs while omitting their overlapping descriptions. Further, for convenience of description, some of the constituent elements are appropriately omitted in each drawing.
  • ⁇ A> indicates the average value of A and A * indicates the target value of A, unless otherwise specified.
  • the upstream side may be referred to as “preceding stage” or “input” and the downstream side may be referred to as “poststage” or “output” along the flow of current or signal from the power supply side to the output side.
  • FIG. 1 is a functional block diagram of an AC-DC converter 100 according to the first embodiment.
  • the AC-DC converter 100 functions as a converter that converts the power source power of the single-phase AC power source 2 into output DC power.
  • the output DC power is converted into three-phase AC power directly or by an inverter and used to drive various devices such as a pump, a compressor, an electric actuator of a ship or an airplane, a robot arm, and the like.
  • the AC-DC converter 100 includes a rectifier circuit 10, a step-down circuit 20, an inductor 30, a buffer circuit 40, a step-up circuit 50, and a controller 90.
  • the single-phase AC power supply 2 may be, for example, a commercial power supply or a generator.
  • the single-phase AC power supply 2 outputs the input voltage v G and the input current i G to the rectifier circuit 10 of the AC-DC converter 100.
  • the rectifier circuit 10 is a rectifier circuit having a PFC (Power Factor Correction) function, and may be realized by using a known technique.
  • the rectifier circuit 10 full-wave rectifies the input voltage v G input from the single-phase AC power supply 2 to generate a rectified voltage v R (rectified current i R ). After that, the rectifier circuit 10 uses the PFC function to remove high frequencies from the current waveform.
  • the rectifier circuit 10 outputs the rectified voltage v R and the rectified current i R to the step-down circuit 20.
  • the step-down circuit 20 is arranged in the subsequent stage of the rectifier circuit 10 and includes a capacitor C F , a switch T A, and a diode D A.
  • the step-down circuit 20 steps down the rectified voltage v R to the step-down circuit voltage v A when the control unit 90 controls the switch T A.
  • the step-down circuit 20 outputs the inductor current i L to the inductor 30. Details of the step-down operation of the step-down circuit 20 will be described later.
  • the inductor 30 is a circuit element arranged in a subsequent stage of the step-down circuit 20, and may be realized by using a known technique.
  • the inductor 30 stores or releases magnetic energy due to the inductor current i L.
  • the buffer circuit 40 is arranged in the subsequent stage of the inductor 30.
  • the buffer circuit 40 includes a capacitor C C between a front half bridge including a diode D C1 and a switch T C1 and a rear half bridge including a diode D C2 and a switch T C2. It is equipped with an asymmetric full bridge circuit that is sandwiched and combined.
  • the buffer circuit 40 is connected in series in the AC-DC converter 100 and actively compensates the pulsation of the input power. For this reason, the buffer circuit 40 may be referred to as a "series active buffer", a "Series Power Pulse Buffer", or an "SPPB".
  • the diodes D C1 and D C2 may be implemented using known techniques.
  • the switches T C1 and T C2 may be realized by a MOS-FET (Metal Oxide Semiconductor Field Effect Transistor) or a higher speed GaN (Gallium Nitride), SiC (Silicon Carbide), etc. according to the required switching speed. May be realized by a WBG (Wide Band Gap) semiconductor.
  • the capacitor C C is a small-capacity capacitor composed of, for example, a film capacitor or a ceramic capacitor, and need not be a large-capacity electrolytic capacitor.
  • the booster circuit 50 is arranged at the subsequent stage of the buffer circuit 40 and includes a DC link capacitor C PN , a switch T B, and a diode D B.
  • the booster circuit 50 boosts the buffer capacitor voltage v C to the booster circuit voltage v B when the control unit 90 controls the switch T B.
  • the DC link capacitor C PN is a small-capacity capacitor composed of, for example, a film capacitor or a ceramic capacitor, and does not need to be a large-capacity electrolytic capacitor.
  • the DC link capacitor C PN removes noise associated with switching from the booster circuit voltage v B and generates a smooth DC link voltage v PN .
  • the booster circuit 50 outputs the generated DC link voltage v PN , that is, the output voltage v PN to the outside. Details of the boosting operation of the booster circuit 50 will be described later.
  • the control unit 90 includes a buffer voltage control unit 92, a DC link voltage control unit 94, an inductor voltage control unit 96, and a PWM unit 98.
  • the control unit 90 controls the step-down circuit 20, the buffer circuit 40, and the step-up circuit 50 to adjust the rectified voltage, the buffer voltage, and the DC link voltage. Details of the control of the control unit 90 will be described later.
  • FIG. 2 is a functional block diagram of the AC-DC converter 200 according to the comparative example.
  • the difference from the AC-DC converter 100 of FIG. 1 is that the buffer circuit 40 is not provided and that the DC link capacitor C PN is composed of a large-capacity electrolytic capacitor.
  • the DC link capacitor C PN functions as an energy buffer while compensating for the pulsation of the input power.
  • the buffer circuit 40 of the AC-DC converter 100 only compensates the pulsation of the input power and does not function as an energy buffer.
  • the control unit 91 of the AC-DC converter 200 controls the step-down circuit 20 and the step-up circuit 50 to adjust the rectified voltage and the DC link voltage.
  • Other configurations of the AC-DC converter 200 are the same as the configurations of the AC-DC converter 100.
  • FIG. 3A shows the changes over time of the input voltage v G , the input current i G, and the input power p G of the AC-DC converter 200.
  • FIG. 3B shows a time change of the DC link voltage v PN , the DC link capacitor current i PN and the DC link capacitor power p PN of the AC-DC converter 200.
  • the input voltage (AC voltage supplied by the single-phase AC power supply 2) v G is assumed to be a sine wave having an amplitude V G and a frequency f G and is expressed as follows.
  • v G V G ⁇ sin (2 ⁇ f G t)
  • the input current i G is controlled so as to be a sine wave having the same frequency and the same phase as the input voltage v G. That is, the input current i G is expressed as follows when the amplitude is I G.
  • i G I G ⁇ sin (2 ⁇ f G t) Therefore, the input power p G input to the rectifier circuit 10 is as follows.
  • the DC link capacitor C PN compensates by buffering this pulsation of the input voltage v G.
  • the DC link capacitor C PN stores electrostatic energy E C inside.
  • E C 1/2 ⁇ C PN ⁇ v PN 2
  • the capacitance of the DC link capacitor C PN is set as C PN .
  • the capacitor current i C flows through the DC link.
  • a DC link voltage ripple ⁇ v PN that oscillates at a frequency 2f G that is twice the frequency f G of the input voltage v G is generated.
  • FIG. 4 shows the AC-DC converter 200 during the boosting operation.
  • the control unit 91 controls the step-down circuit 20 and the step-up circuit 50 so that the step-up operation is executed when the rectified voltage v R is lower than the DC link voltage v PN (v R ⁇ v PN ).
  • the rectified current i R is controlled so as to be proportional to the rectified voltage v R (i R ⁇ v R ).
  • FIG. 6 shows the AC-DC converter 200 in the step-down operation.
  • the control unit 91 controls the step-down circuit 20 and the step-up circuit 50 so that the step-down operation is executed when the rectified voltage v R is higher than the DC link voltage v PN (v R > v PN ).
  • the power of the DC link capacitor C PN , p CPN pulsates at ⁇ p PN to compensate for the pulsation of the input power.
  • the current i CPN of the DC link capacitor C PN also pulsates at ⁇ i PN .
  • FIG. 7 shows the input voltage v G , the rectified voltage v R , the DC link voltage v PN , the input current i G , the inductor current i L , and the average step-down circuit current ⁇ i A > T during the step-down operation.
  • SW average booster circuit current ⁇ i B > T SW
  • step-down duty cycle d A step-up duty cycle d B
  • output power p PN and DC link capacitor power p CPN are shown over time.
  • the buffer circuit 40 of the AC-DC converter 100 of FIG. 1 can perform four types of current control by combining ON and OFF of the switches T C1 and T C2 .
  • FIG. 8A shows the first current control of the buffer circuit 40.
  • both the switches T C1 and T C2 are OFF.
  • the inductor current i L passes through the two diodes D C1 and D C2 and flows through the capacitor C C in the positive direction.
  • i CC i L
  • the capacitor C C is charged. That is, in the first current control, the buffer circuit 40 can charge the overvoltage of the input.
  • This first current control corresponds to a state in which the positive power ripple buffer voltage v PPB is applied in series with the inductor 30.
  • FIG. 8B shows the second current control of the buffer circuit 40.
  • both the switches T C1 and T C2 are ON.
  • the inductor current i L passes through the two switches T C1 and T C2 and flows through the capacitor C C in the negative direction.
  • i CC ⁇ i L , and the capacitor C C is discharged. That is, in the second current control, the buffer circuit 40 can supply the charged charge to the output side.
  • This second current control corresponds to a state in which the negative power ripple buffer voltage v PPB is applied in series with the inductor 30.
  • FIGS. 8C and 8D show the third and fourth current control of the buffer circuit 40, respectively.
  • the switch T C1 is ON and T C2 is OFF.
  • the switch T C1 is OFF and T C2 is ON.
  • the third and fourth current controls correspond to a state where 0 voltage is applied in series to the inductor 30.
  • the method of calculating the modulation rate from the voltage ratio in this way may be called a “voltage conversion approach”.
  • the method of calculating the modulation rate from the current ratio in this way is sometimes called a “current conversion approach”.
  • FIG. 9 shows the AC-DC converter 100 during the boosting operation.
  • the control unit 90 controls the step-down circuit 20, the buffer circuit 40, and the step-down circuit 20 so that the step-up operation is executed when the rectified current i R is larger than the average step-up circuit current ⁇ i B > T SW (that is, when m I > 1).
  • the booster circuit 50 is controlled.
  • i L (v PN / ⁇ v B > T SW ) ⁇ ⁇ i B > T SW .
  • the buffer circuit 40 alternates the first current control (charging) and the fourth current control (no charging / discharging) at a high frequency.
  • the buffer circuit 40 functions as a voltage source and can output a constant output voltage v PN .
  • FIG. 10 shows the input voltage v G , the rectified voltage v R , the DC link voltage v PN , the input current i G , the inductor current i L , and the average step-down circuit current ⁇ i A > T during the boosting operation.
  • 3 shows changes with time of SW , average booster circuit current ⁇ i B > T SW , step-down duty cycle d A, and step-up duty cycle d B.
  • FIG. 11 shows the AC-DC converter 100 in the step-down operation.
  • the control unit 90 causes the step-down circuit 20, the buffer circuit 40, and the step-down circuit 20 to perform the step-down operation when the rectified current i R is smaller than the average step-up circuit current ⁇ i B > T SW (that is, when m I ⁇ 1).
  • the booster circuit 50 is controlled.
  • the rectified current i R is controlled so as to be proportional to the rectified voltage v R (i R ⁇ v R ).
  • the buffer circuit alternates the second current control (discharge) and the third current control (no charge / discharge) at a high frequency.
  • the buffer circuit 40 functions as a voltage source and can output the output voltage v PN .
  • FIG. 12 shows the input voltage v G , the rectified voltage v R , the DC link voltage v PN , the input current i G , the inductor current i L , and the average step-down circuit current ⁇ i A > T during the step-down operation.
  • 3 shows changes with time of SW , average booster circuit current ⁇ i B > T SW , step-down duty cycle d A, and step-up duty cycle d B.
  • the inductor current i L is expressed as follows.
  • i R > ⁇ i B > T SW (during step-up operation):
  • i L i R
  • i R ⁇ i B > T SW (during step-down operation):
  • i L ⁇ i B > T SW
  • max (a, b) indicates that the larger value of a and b is taken.
  • the inductor current i L thus obtained is smaller than the inductor current i L obtained from the AC-DC converter 200.
  • the step-up duty cycle d A and the step-down duty cycle d B are defined as follows using the modulation rate m I.
  • d A min (m I , 1)
  • d B 1-min (1 / m I , 1)
  • min (a, b) indicates that the smaller value of a and b is taken.
  • the buffer circuit 40 applies the buffer voltage v PPB that satisfies the following conditions.
  • ⁇ V PPB > T SW ⁇ v A > T SW ⁇ ⁇ v B > T SW
  • the switch node voltage ⁇ v A > T SW during the step-down operation and the switch node voltage ⁇ v B > T SW during the step-up operation are defined by the modulation rate m I.
  • the duty cycle d C1 of the front half bridge of the buffer circuit 40 (hereinafter, referred to as “first buffer duty cycle d C1 ”) and the duty cycle d C2 of the rear half bridge (hereinafter, “second buffer duty cycle d C2”). Is referred to as “.”) Is calculated from the buffer duty cycle d C.
  • FIG. 13 shows buffer capacitor power p CC , DC link capacitor power p CPN , buffer capacitor voltage v C , average buffer voltage ⁇ v PPB > T SW , buffer duty cycle d C , first buffer duty cycle d C1 and second buffer. The time change of the duty cycle d C2 is shown.
  • the step-down circuit 20, the buffer circuit 40, and the step-up circuit 50 are calculated by calculating the step-down duty cycle d A , the step-up duty cycle d B , the first buffer duty cycle d C1, and the second buffer duty cycle d C2.
  • the pulsation can be compensated from the input AC power, and a desired amount of DC power can be generated.
  • the capacitor C C of the buffer circuit 40 does not need to have a large capacity, it can be realized by a film capacitor or a ceramic capacitor instead of an electrolytic capacitor.
  • FIG. 14 is a functional block diagram of the control unit 90 of the AC-DC converter 100.
  • the control unit 90 includes a buffer voltage control unit 92, a DC link voltage control unit 94, an inductor voltage control unit 96, and a PWM unit 98.
  • the target buffer capacitor voltage v C * and the average buffer capacitor voltage ⁇ v C > from the filter F vc are input to the buffer voltage control unit 92.
  • the input target buffer capacitor voltage v C * is branched into two.
  • the average buffer capacitor voltage difference ⁇ ⁇ v C > is input to the voltage controller R vc and converted into the target average buffer capacitor current ⁇ i CC * > ( ⁇ ⁇ v C > ⁇ ⁇ i CC * >).
  • the average target input power ⁇ p G * > is 2 ⁇
  • multiplied by the square of the reciprocal of the average input voltage ⁇ v G >. are integrated to be calculated) by 2-fold, the target rectified current i R * is calculated (i R * ⁇ p G *> ⁇ 2 ⁇
  • the target rectified current i R * is output to the inductor voltage control unit 96.
  • the target DC link voltage v PN * and the DC link voltage v PN from the booster circuit 50 are input to the DC link voltage control unit 94.
  • the input target DC link voltage v PN * is branched into two.
  • the DC link voltage difference ⁇ v PN is input to the voltage controller R vPN and converted into the target capacitor current i CPN * ( ⁇ v PN ⁇ i CPN * ).
  • the target booster circuit power p B * is input to the filter F PB .
  • the average target booster circuit power ⁇ p B * > is output from the filter F PB .
  • the other of the target booster circuit current i B * branched into two is output to the inductor voltage control unit 96.
  • the target rectified current i R * , the target booster circuit current i B * , the inductor current i L, and the buffer capacitor voltage v c are input to the inductor voltage control unit 96.
  • the third of the target rectified current i R * branched into three is compared with the target booster circuit current i B * in magnitude.
  • the input target booster circuit current i B * is branched into three.
  • the third target booster circuit current i B * branched into three is compared in magnitude with the target rectified current i R * .
  • the step-down duty cycle d A is bifurcated.
  • One of the two divided step-down duty cycles d A is output to the PWM unit 98.
  • the other of the step-down duty cycle d A branched in two is multiplied by the absolute value
  • of the input voltage v G to calculate the step-down circuit voltage v A (v A d A ⁇
  • the quantity 1-d B on which the boost duty cycle d B is based is bifurcated.
  • One of the two branched quantities 1-d B is converted to the boost duty cycle d B and then output to the PWM unit 98 (1-d B ⁇ d B ).
  • the inductor current difference ⁇ i L is input to the voltage controller R IL and converted into the target inductor voltage v L * ( ⁇ i L ⁇ v L * ).
  • the calculated buffer duty cycle d C is output to the PWM unit 98.
  • the step-down duty cycle d A , the step-up duty cycle d B, and the buffer duty cycle d C are input to the PWM unit 98.
  • the PWM unit 98 performs pulse width modulation based on the step-down duty cycle d A , the step-up duty cycle d B, and the buffer duty cycle d C to obtain the step-down circuit switching signal S A , the step-up circuit switching signal S B , The first buffer switching signal S C1 and the second buffer switching signal S C2 are generated.
  • the PWM unit 98 outputs the step-down circuit switching signal S A to the step-down circuit 20, the step-up circuit switching signal S B to the step-up circuit 50, and the first buffer switching signal S C1 and the second buffer switching signal S C2 to the buffer circuit 40. , Output respectively.
  • the switches T C1 and T C2 of the buffer circuit 40 may be realized by a WBG semiconductor such as GaN or SiC.
  • the switching speed of the WBG semiconductor is about 10 times faster than that of the conventional Si-based MOS-FET. Therefore, by using the switches T C1 and T C2 of the buffer circuit 40 as WBG semiconductors, it is possible to generate DC power of a desired magnitude from high-frequency single-phase AC power.
  • the buffer circuit sandwiches a capacitor C C between a front half bridge including a switch T C1 and a switch T C3 and a rear half bridge including a switch T C2 and a switch T C4. It may include an asymmetrical full-bridge circuit combined with. That is, the buffer circuit may include T C3 in place of the diode D C1 of the buffer circuit 40, and may include a switch T C4 in place of the diode D C2 .
  • FIG. 15 schematically shows the buffer circuit 48 thus configured. Like the buffer circuit 40, the buffer circuit 48 can realize the above-described four types of current control by combining ON and OFF of the switches T C1 , T C2 , T C3, and T C4 . Furthermore, by using a switch instead of the diode, higher speed switching can be performed. With this configuration, it is possible to generate a desired amount of DC power from higher frequency single-phase AC power.
  • the buffer circuit may be the buffer circuit 40 of FIG. 1 with a half bridge added in parallel.
  • FIG. 16 schematically shows the buffer circuit 49a thus configured.
  • the buffer circuit 49a includes diodes D C11 , D C12 , ..., D C1n and switches T C11 , T C12 , ..., T C1n , and a front half bridge, and diodes D C21 , D C22 ,.
  • An asymmetric full-bridge circuit in which C2n and a rear half-bridge including switches T C21 , T C22 , ..., T C2n are combined with a capacitor C C interposed therebetween is provided.
  • n is an integer of 2 or more.
  • the buffer circuit 49a has a configuration in which n pieces of front half bridges and n pieces of rear half bridges are added in parallel to the buffer circuit 40. Like the buffer circuit 40, the buffer circuit 49a also performs the above-described four types of current control by combining ON and OFF of the switches T C11 , T C12 , ..., T C1n , T C21 , T C22 , ..., T C2n. realizable.
  • the buffer circuit 49a can reduce the switching load of each switch by adding a half bridge in parallel to the front half bridge and the rear half bridge. Therefore, the switching speed of each switch may be slower than the switch of the buffer circuit 40. With this configuration, it is possible to generate a desired amount of DC power from high-frequency single-phase AC power by using a switch having a relatively low speed.
  • the buffer circuit may be the buffer circuit 48 of FIG. 15 with a half bridge added in parallel.
  • FIG. 17 schematically shows the buffer circuit 49b thus configured.
  • the buffer circuit 49b includes a front half bridge including switches T C11 , T C12 , ..., T C1n , T C31 , T C32 , ..., T C3n , and switches T C21 , T C22 , ..., T C2n. , T C41 , T C42 , ..., T C4n and a rear half-bridge configured to include an asymmetric full bridge circuit with a capacitor C C interposed therebetween.
  • n is an integer of 2 or more.
  • the buffer circuit 49b has a configuration in which n pieces of front half bridges and n pieces of rear half bridges are added in parallel to the buffer circuit 48.
  • the buffer circuit 49b also includes the switches T C11 , T C12 , ..., T C1n , T C31 , T C32 , ..., T C3n , T C21 , T C22 , ..., T C2n , T C41 , T.
  • the buffer circuit 49b can reduce the switching load of each switch by adding a half bridge in parallel to the front half bridge and the rear half bridge. Therefore, the switching speed of each switch may be slower than the switch of the buffer circuit 48. With this configuration, it is possible to generate a desired amount of DC power from higher frequency single-phase AC power using a switch having a relatively low speed.
  • FIG. 18 is a functional block diagram of the DC-DC converter 300 according to the second embodiment.
  • the DC-DC converter 300 functions as a converter that converts the electric power from the DC power supply 3 into another DC electric power.
  • the converted DC power is converted into three-phase AC power directly or by an inverter and used to drive various devices such as a pump, a compressor, an electric actuator of a ship or an airplane, and a robot arm.
  • the DC-DC converter 300 includes a step-down circuit 20, an inductor 30, a buffer circuit 42, a step-up circuit 50, and a controller 90.
  • the DC-DC converter 300 differs from the AC-DC converter 100 in that the rectifier circuit 10 is not included.
  • the configurations and operations of the step-down circuit 20, the inductor 30, the step-up circuit 50, and the control unit 90 are the same as those of the AC-DC converter 100, so the description thereof will be omitted.
  • the buffer circuit 42 is a combination of a front half bridge including the diode DC1 and the switch TC1 and a rear half bridge including the diode DC2 and the switch TC2 with a capacitor CC interposed therebetween. It has an asymmetric full bridge circuit.
  • an input voltage with an input frequency of 50-60 kHz is input from a commercial single-phase AC power source.
  • the switches T C1 and T C2 of the buffer circuit 40 operate at a switching frequency of 10 kHz-100 kHz.
  • the DC power supplied from the DC power supply does not include a pulsation with a large amplitude like AC power, but includes a disturbance of a waveform with a small amplitude called a ripple.
  • the frequency of the ripple is usually 100 kHz-200 kHz. Therefore, in order to compensate for this ripple, the switches T C1 and T C2 of the buffer circuit 42 operate at a switching frequency of about 10 times the ripple frequency, ie 1 MHz-2 MHz. Therefore, the switches T C1 and T C2 of the buffer circuit 42 are composed of high-speed WBG semiconductors such as GaN and SiC.
  • FIG. 19 is a functional block diagram of the AC-AC converter 400 according to the third embodiment.
  • the AC-AC converter 400 functions as a converter that converts electric power from the single-phase AC power supply 2 into three-phase AC power.
  • the converted three-phase AC power is used to drive various devices such as a pump, a compressor, an electric actuator of a ship or an airplane, and a robot arm.
  • the AC-AC converter 400 includes a rectifier circuit 10, a step-down circuit 20, an inductor 30, a buffer circuit 40, a step-up circuit 50, an inverter 60, and a controller 90.
  • the configurations and operations of the rectifier circuit 10, the step-down circuit 20, the inductor 30, the buffer circuit 40, the step-up circuit 50, and the control unit 90 are the same as those of the AC-DC converter 100, and thus the description thereof will be omitted.
  • the inverter 60 generates a three-phase AC voltage from the DC link voltage v PN .
  • Inverter 60 may be implemented using known technology.
  • the three-phase AC voltage is composed of, for example, U phase, V phase, and W phase, and alternates with a phase difference of 2 ⁇ / 3.
  • the AC-DC converter includes one buffer circuit after the diode.
  • the present invention is not limited to this, and the AC-DC converter may include a plurality of buffer circuits in the subsequent stage of the diode. According to this modification, since the processing load on each buffer circuit can be reduced, it is possible to generate a desired amount of DC power from higher-frequency single-phase AC power.
  • the AC-DC converter compensates for the pulsation of the input voltage that oscillates at a frequency twice the frequency of the input voltage.
  • the present invention is not limited to this, and the AC-DC converter compensates for high frequency components of the input power pulsation, such as 4 times (second high frequency), 8 times (4th high frequency), and 12 times (6th high frequency) of the input voltage frequency. Good. According to this modification, since high frequency noise of the input power can be suppressed, smoother DC power can be obtained.
  • the present invention relates to an AC-DC converter, a DC-DC converter and an AC-AC converter that convert electric power.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)
  • Ac-Ac Conversion (AREA)
  • Inverter Devices (AREA)

Abstract

小容量ＤＣリンクキャパシタの電解コンデンサレスＡＣ－ＤＣコンバータを実現することを目的とする。ＡＣ－ＤＣコンバータ１００は、ＡＣ電圧を整流して整流電圧を生成する整流回路１０と、整流電圧を降圧する降圧回路２０と、インダクタ３０と、第１ダイオードおよび第１スイッチを含んで構成される前段側ハーフブリッジと第２ダイオードおよび第２スイッチを含んで構成される後段側ハーフブリッジとを間にコンデンサを挟んで組み合わせた非対称のフルブリッジ回路を備え整流電圧からＤＣ電圧を生成するバッファ回路４０と、バッファ回路４０の電圧を昇圧する昇圧回路５０とを備える。

Description

ＡＣ－ＤＣコンバータ、ＤＣ－ＤＣコンバータおよびＡＣ－ＡＣコンバータ
　本発明は、電力を変換するＡＣ－ＤＣコンバータ、ＤＣ－ＤＣコンバータおよびＡＣ－ＡＣコンバータに関する。
　単相ＡＣ電源からの電力をＤＣ電力に変換するＡＣ－ＤＣコンバータとして、整流回路と、平滑コンデンサとを備えるものが開示されている（例えば、特許文献１参照）。
特開２０１６－０６７１９９
　家電機器や産業機器では、通常単相ＡＣ電源からの電力をＡＣ－ＤＣコンバータでＤＣ電力に変換し、これをインバータで三相ＡＣ電力に変換することでモータ制御を行う。このようなＡＣ－ＤＣコンバータは、通常ＡＣ電源からの電力をＤＣ電力に変換する整流回路を含んで構成される。しかしながら、単相ＡＣ－ＤＣ電力変換を行うと、必然的に入力電力と出力電力との間に差が生じるため、電力に脈動が発生する。この脈動を吸収し補償するためにはバッファが必要である。従来このバッファは、大容量のＤＣリンクキャパシタで構成されることが一般的であった。この場合、ＤＣリンクキャパシタに要求される静電容量は非常に大きいものとなる。例えば動作周波数がｋＷ、電源電圧が１００Ｖの場合、ＤＣリンクキャパシタ容量はｍＦのオーダとなる。これを実現するためには、大容量の電解コンデンサを用いる必要がある。しかしながら電解コンデンサはサイズが大きく寿命が短いため、サイズ、コストおよび装置寿命などの点で大きなデメリットとなる。従って、ＤＣリンクキャパシタに電解コンデンサが不要なＡＣ－ＤＣコンバータが求められる。
　本発明は、こうした課題に鑑みてなされたものであり、その目的は、小容量ＤＣリンクキャパシタの電解コンデンサレスＡＣ－ＤＣコンバータを実現することにある。
　上記課題を解決するために、本発明のある態様のＡＣ－ＤＣコンバータは、ＡＣ電圧を整流して整流電圧を生成する整流回路と、整流電圧を降圧する降圧回路と、インダクタと、第１ダイオードおよび第１スイッチを含んで構成される前段側ハーフブリッジと第２ダイオードおよび第２スイッチを含んで構成される後段側ハーフブリッジとを間にコンデンサを挟んで組み合わせた非対称のフルブリッジ回路を備え整流電圧からＤＣ電圧を生成するバッファ回路と、バッファ回路の電圧を昇圧する昇圧回路とを備える。
　本発明の別の態様もまた、ＡＣ－ＤＣコンバータである。このＡＣ－ＤＣコンバータは、ＡＣ電圧を整流して整流電圧を生成する整流回路と、整流電圧を降圧する降圧回路と、インダクタと、第１スイッチおよび第３スイッチを含んで構成される前段側ハーフブリッジと第２スイッチおよび第４スイッチを含んで構成される後段側ハーフブリッジとを間にコンデンサを挟んで組み合わせた非対称のフルブリッジ回路を備え整流電圧からＤＣ電圧を生成するバッファ回路と、バッファ回路の電圧を昇圧する昇圧回路とを備える。
　本発明のさらに別の態様は、ＤＣ－ＤＣコンバータである。このＤＣ－ＤＣコンバータは、第１のＤＣ電圧を降圧する降圧回路と、インダクタと、第１ダイオードおよび第１スイッチを含んで構成される前段側ハーフブリッジと第２ダイオードおよび第２スイッチを含んで構成される後段側ハーフブリッジとを間にコンデンサを挟んで組み合わせた非対称のフルブリッジ回路を備え第１のＤＣ電圧から第２のＤＣ電圧を生成するバッファ回路と、バッファ回路の電圧を昇圧する昇圧回路とを備える。
　本発明のさらに別の態様は、ＡＣ－ＡＣコンバータである。このＡＣ－ＡＣコンバータは、第１のＡＣ電圧を整流して整流電圧を生成する整流回路と、整流電圧を降圧する降圧回路と、インダクタと、第１ダイオードおよび第１スイッチを含んで構成される前段側ハーフブリッジと第２ダイオードおよび第２スイッチを含んで構成される後段側ハーフブリッジとを間にコンデンサを挟んで組み合わせた非対称のフルブリッジ回路を備え第１のＡＣ電圧からＤＣ電圧を生成するバッファ回路と、バッファ回路の電圧を昇圧する昇圧回路と、ＤＣ電圧を第２のＡＣ電圧に変換するインバータとを備える。
　なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を方法、装置、プログラム、プログラムを記録した一時的なまたは一時的でない記憶媒体、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
　本発明によれば、小容量ＤＣリンクキャパシタの電解コンデンサレスＡＣ－ＤＣコンバータを実現することができる。
実施の形態に係るＡＣ－ＤＣコンバータを示す機能ブロック図である。 比較例に係るＡＣ－ＤＣコンバータを示す機能ブロック図である。 図２のＡＣ－ＤＣコンバータの電圧、電流および電力の時間変化を示す図である。（ａ）は入力電圧、入力電流および入力電力の時間変化を示す。（ｂ）はＤＣリンク電圧、ＤＣリンクキャパシタ電流およびＤＣリンクキャパシタ電力の時間変化を示す。 図２のＡＣ－ＤＣコンバータの昇圧動作を示す図である。 図４の昇圧動作時における入力電圧、整流電圧、ＤＣリンク電圧、入力電流、インダクタ電流、平均降圧回路スイッチ電流、平均昇圧回路スイッチ電流、デューティサイクル、出力電力およびＤＣリンクキャパシタ電力の時間変化を示す図である。 図２のＡＣ－ＤＣコンバータの降圧動作を示す図である。 図６の降圧動作時における入力電圧、整流電圧、ＤＣリンク電圧、入力電流、インダクタ電流、平均降圧回路スイッチ電流、平均昇圧回路スイッチ電流、デューティサイクル、出力電力およびＤＣリンクキャパシタ電力の時間変化を示す図である。 図１のＡＣ－ＤＣコンバータのバッファ回路の電流制御を示す図である。図（ａ）は第１の電流制御を示す。図（ｂ）は第２の電流制御を示す。図（ｃ）は第３の電流制御を示す。図（ｄ）は第４の電流制御を示す。 図１のＡＣ－ＤＣコンバータの昇圧動作を示す図である。 図９の昇圧動作時における入力電圧、整流電圧、ＤＣリンク電圧、入力電流、インダクタ電流、平均降圧回路スイッチ電流、平均昇圧回路スイッチ電流およびデューティサイクルの時間変化を示す図である。 図１のＡＣ－ＤＣコンバータの降圧動作を示す図である。 図１１の降圧動作時における入力電圧、整流電圧、ＤＣリンク電圧、入力電流、インダクタ電流、平均降圧回路スイッチ電流、平均昇圧回路スイッチ電流およびデューティサイクルの時間変化を示す図である。 図１のＡＣ－ＤＣコンバータのバッファキャパシタ電力、ＤＣリンクキャパシタ電力、バッファキャパシタ電圧、平均バッファ電圧、バッファデューティサイクル、第１バッファデューティサイクルおよび第２バッファデューティサイクルの時間変化を示す図である。 図１のＡＣ－ＤＣコンバータの制御部を示す機能ブロック図である。 実施の形態に係るＡＣ－ＤＣコンバータのバッファ回路を示す模式図である。 実施の形態に係るＡＣ－ＤＣコンバータの別のバッファ回路を示す模式図である。 実施の形態に係るＡＣ－ＤＣコンバータの別のバッファ回路を示す模式図である。 実施の形態に係るＤＣ－ＤＣコンバータを示す機能ブロック図である。 実施の形態に係るＡＣ－ＡＣコンバータを示す機能ブロック図である。
　以下の実施の形態では、同一の構成要素に同一の符号を付し、重複する説明を省略する。また説明の便宜のため、各図面では構成要素の一部を適宜省略する。特に断りのない限り、数値Ａに関し、＜Ａ＞はＡの平均値、Ａ＊はＡの目標値を示す。本明細書では、電源側から出力側に向かう電流または信号の流れに沿って、上流側を「前段」または「入力」と、下流側を「後段」または「出力」と表記することがある。
［第１実施の形態］
　図１は、第１実施の形態に係るＡＣ－ＤＣコンバータ１００の機能ブロック図である。ＡＣ－ＤＣコンバータ１００は、単相ＡＣ電源２の電源電力を出力ＤＣ電力に変換するコンバータとして機能する。出力ＤＣ電力は、直接、またはインバータにより三相ＡＣ電力に変換され、例えばポンプ、コンプレッサ、船や飛行機の電動アクチュエータ、ロボットアームなど多様な装置を駆動するために使用される。ＡＣ－ＤＣコンバータ１００は、整流回路１０と、降圧回路２０と、インダクタ３０と、バッファ回路４０と、昇圧回路５０と、制御部９０とを備える。
　単相ＡＣ電源２は、例えば商用電源や発電機であってよい。単相ＡＣ電源２は、ＡＣ－ＤＣコンバータ１００の整流回路１０に、入力電圧ｖＧ、入力電流ｉＧを出力する。
　整流回路１０は、ＰＦＣ（Ｐｏｗｅｒ　Ｆａｃｔｏｒ　Ｃｏｒｒｅｃｔｉｏｎ）機能を備えた整流回路であり、公知技術を用いて実現されてよい。整流回路１０は、単相ＡＣ電源２から入力された入力電圧ｖＧを全波整流して整流電圧ｖＲ（整流電流ｉＲ）を生成する。その後整流回路１０は、ＰＦＣ機能を用いて電流波形から高周波を除去する。整流回路１０は、整流電圧ｖＲ、整流電流ｉＲを降圧回路２０に出力する。
　降圧回路２０は、整流回路１０の後段に配置され、コンデンサＣＦと、スイッチＴＡと、ダイオードＤＡとを備える。降圧回路２０は、制御部９０によりスイッチＴＡが制御されることにより、整流電圧ｖＲを降圧回路電圧ｖＡに降圧する。降圧回路２０は、インダクタ電流ｉＬをインダクタ３０に出力する。降圧回路２０の降圧動作の詳細は後で述べる。
　インダクタ３０は、降圧回路２０の後段に配置される回路素子であり、公知技術を用いて実現されてよい。インダクタ３０は、インダクタ電流ｉＬに起因する磁気エネルギーを蓄積または開放する。
　バッファ回路４０は、インダクタ３０の後段に配置される。バッファ回路４０は、ダイオードＤＣ１およびスイッチＴＣ１を含んで構成される前段側ハーフブリッジと、ダイオードＤＣ２およびスイッチＴＣ２を含んで構成される後段側ハーフブリッジとを、間にコンデンサＣＣを挟んで組み合わせた、非対称のフルブリッジ回路を備える。バッファ回路４０は、ＡＣ－ＤＣコンバータ１００内で直列に接続され、入力電力の脈動を能動的に補償する。このことからバッファ回路４０を「シリーズアクティブバッファ」、「Ｓｉｒｉｅｓ　Ｐｏｗｅｒ　Ｐｕｌｓａｔｉｏｎ　Ｂｕｆｆｅｒ」または「ＳＰＰＢ」と呼ぶことがある。ダイオードＤＣ１およびＤＣ２は公知技術を用いて実現されてよい。スイッチＴＣ１、ＴＣ２は要求されるスイッチング速度に応じて、ＭＯＳ－ＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）で実現されてもよいし、より高速のＧａＮ（窒化ガリウム）、ＳｉＣ（シリコンカーバイド）などのＷＢＧ（Ｗｉｄｅ　Ｂａｎｄ　Ｇａｐ）半導体で実現されてもよい。コンデンサＣＣは、例えばフィルムコンデンサやセラミックコンデンサなどにより構成された小容量のコンデンサであり、大容量の電解コンデンサである必要はない。
　昇圧回路５０は、バッファ回路４０の後段に配置され、ＤＣリンクキャパシタＣＰＮと、スイッチＴＢと、ダイオードＤＢとを備える。昇圧回路５０は、制御部９０によりスイッチＴＢが制御されることにより、バッファキャパシタ電圧ｖＣを昇圧回路電圧ｖＢに昇圧する。ＤＣリンクキャパシタＣＰＮは、例えばフィルムコンデンサやセラミックコンデンサなどにより構成された小容量のコンデンサであり、大容量の電解コンデンサである必要はない。ＤＣリンクキャパシタＣＰＮは、昇圧回路電圧ｖＢからスイッチングなどに伴うノイズを除去し、平滑なＤＣリンク電圧ｖＰＮを生成する。昇圧回路５０は、生成したＤＣリンク電圧ｖＰＮ、すなわち出力電圧ｖＰＮを外部に出力する。昇圧回路５０の昇圧動作の詳細は後で述べる。
　制御部９０は、バッファ電圧制御部９２と、ＤＣリンク電圧制御部９４と、インダクタ電圧制御部９６と、ＰＷＭユニット９８とを備える。制御部９０は、降圧回路２０、バッファ回路４０および昇圧回路５０を制御して、整流電圧、バッファ電圧およびＤＣリンク電圧を調整する。制御部９０の制御の詳細は後で述べる。
［比較例の電圧制御］
　実施の形態に係るＡＣ－ＤＣコンバータの電圧制御を説明する前に、比較例に係るＡＣ－ＤＣコンバータの電圧制御を説明する。図２は、比較例に係るＡＣ－ＤＣコンバータ２００の機能ブロック図である。図１のＡＣ－ＤＣコンバータ１００との相違点は、バッファ回路４０を備えない点と、ＤＣリンクキャパシタＣＰＮが大容量の電解コンデンサで構成される点である。ＡＣ－ＤＣコンバータ２００では、ＤＣリンクキャパシタＣＰＮが入力電力の脈動を補償するとともに、エネルギーバッファとして機能する。これに対し、ＡＣ－ＤＣコンバータ１００のバッファ回路４０は、入力電力の脈動を補償するだけであり、エネルギーバッファとしては機能しない。ＡＣ－ＤＣコンバータ２００の制御部９１は、降圧回路２０および昇圧回路５０を制御して、整流電圧およびＤＣリンク電圧を調整する。ＡＣ－ＤＣコンバータ２００のその他の構成は、ＡＣ－ＤＣコンバータ１００の構成と共通である。
　図３（ａ）に、ＡＣ－ＤＣコンバータ２００の入力電圧ｖＧ、入力電流ｉＧおよび入力電力ｐＧの時間変化を示す。図３（ｂ）に、ＡＣ－ＤＣコンバータ２００のＤＣリンク電圧ｖＰＮ、ＤＣリンクキャパシタ電流ｉＰＮおよびＤＣリンクキャパシタ電力ｐＰＮの時間変化を示す。
　本明細書では、入力電圧（単相ＡＣ電源２によって供給されるＡＣ電圧）ｖＧは、振幅ＶＧ、周波数ｆＧの正弦波であるとし、以下のように表す。
ｖＧ＝ＶＧ・ｓｉｎ（２πｆＧｔ）
力率＝１の条件を満足するために、入力電流ｉＧは、入力電圧ｖＧと同じ周波数かつ同じ位相を持つ正弦波となるように制御される。すなわち入力電流ｉＧは、振幅をＩＧとおくと、以下のように表される。
ｉＧ＝ＩＧ・ｓｉｎ（２πｆＧｔ）
従って、整流回路１０に入力される入力電力ｐＧは、以下のようになる。
ｐＧ＝ｖＧ・ｉＧ＝ＶＧ・ｓｉｎ（２πｆＧｔ）・ＩＧ・ｓｉｎ（２πｆＧｔ）＝Ｐ０・（１－ｃｏｓ（２π・２ｆＧｔ））
ただしＰ０＝ＶＧ・ＩＧ／２とおいた。このように入力電力ｐＧは、入力電圧ｖＧの周波数ｆＧの２倍の周波数２ｆＧで脈動する。
　以下に述べるように、ＤＣリンクキャパシタＣＰＮはこの入力電圧ｖＧの脈動をバッファすることにより補償する。ＤＣリンクキャパシタＣＰＮは、内部に静電エネルギーＥＣを蓄積する。
ＥＣ＝１／２・ＣＰＮ・ｖＰＮ ２
ただしＤＣリンクキャパシタＣＰＮの容量をＣＰＮとおいた。これにより、ＤＣリンクにコンデンサ電流ｉＣが流れる。そしてＤＣリンク電圧ｖＰＮには、入力電圧ｖＧの周波数ｆＧの２倍の周波数２ｆＧで振動するＤＣリンク電圧脈動ΔｖＰＮが発生する。ＤＣリンク電圧脈動ΔｖＰＮは、平均出力電力＜ｐＰＮ＞、平均ＤＣリンク電圧＜ＶＰＮ＞、入力電圧ｖＧの周波数ｆＧおよびＤＣリンクキャパシタＣＰＮの容量ＣＰＮに依存し、以下のように表される。
ΔｖＰＮ＝（＜ｐＰＮ＞／２πｆＧ）・（１／（＜ＶＰＮ＞・ＣＰＮ））
すなわちこの脈動を補償して抑制するためには、ＤＣリンクキャパシタＣＰＮの容量ＣＰＮを十分大きくする必要がある。一般に正常なインバータ機能を実現するためには、ＤＣリンク電圧脈動ΔｖＰＮを平均ＤＣリンク電圧ｖＰＮの数％以内に抑制する必要がある。例えば、Ｐ０が５ｋＷ、ｖＰＮが１００Ｖ、ｆＧが５０Ｈｚのとき、ΔｖＰＮ／ｖＰＮを５％以内に抑制するためには、ＤＣリンクキャパシタＣＰＮの容量は約３ｍＦ以上必要であることが分かる。この容量は非常に大きいため、大容量の電解コンデンサが必要となる。このような大容量の電解コンデンサには、サイズが大きく寿命も短いという問題がある。従って、ＤＣリンクキャパシタの容量を小さくし、装置全体を電解コンデンサレスで構成することが求められる。
　図４に、昇圧動作時のＡＣ－ＤＣコンバータ２００を示す。制御部９１は、整流電圧ｖＲがＤＣリンク電圧ｖＰＮより小さいとき（ｖＲ＜ｖＰＮ）昇圧動作が実行されるように降圧回路２０および昇圧回路５０を制御する。昇圧動作時、降圧回路２０のスイッチＴＡは常時ＯＮとなる（ＴＡ＝ＯＮ）。従って降圧デューティサイクルｄＡは１となる（ｄＡ＝１）。一方、昇圧回路５０のスイッチＴＢは高周波数（Ｈｉｇｈ　Ｆｒｅｑｕｅｎｃｙ：ＨＦ）で動作する（ＴＢ＝ＨＦ）。変調率はｖＲ／ｖＰＮとなり、これにより昇圧デューティサイクルｄＢが算出される（ｄＢ＝ｍＩ＝ｖＲ／ｖＰＮ）。ＰＦＣ動作を実現するために、整流電流ｉＲは整流電圧ｖＲに比例するように制御される（ｉＲ∝ｖＲ）。このとき整流電流ｉＲは入力電流ｉＧと等しい（ｉＲ＝ｉＧ）。上述のように昇圧動作時、スイッチＴＡは常時ＯＮであるため、整流電流ｉＲはインダクタ電流ｉＬと等しい。すなわち、ｉＬ＝ｉＡ＝ｉＲ＝ｉＧが成立する。以上のように、ｉＬ＝ｉＧとなるように昇圧回路５０のスイッチＴＢを高周波制御することにより、ＲＦＣ整流と昇圧動作とを同時に実現することができる。
　図５（ハッチングされていない部分）に、昇圧動作時における入力電圧ｖＧ、整流電圧ｖＲ、ＤＣリンク電圧ｖＰＮ、入力電流ｉＧ、インダクタ電流ｉＬ、平均降圧回路電流＜ｉＡ＞ＴＳＷ、平均昇圧回路電流＜ｉＢ＞ＴＳＷ、降圧デューティサイクルｄＡ、昇圧デューティサイクルｄＢ、出力電力ｐＰＮおよびＤＣリンクキャパシタ電力ｐＣＰＮの時間変化を示す。ここで、＜ｉＡ＞ＴＳＷは、電流ｉＡをスイッチング周期ＴＳＷで時間平均したことを示す（以下同様）。以下、スイッチング周期での時間平均を「平均」と略称する。
　図６に、降圧動作時のＡＣ－ＤＣコンバータ２００を示す。制御部９１は、整流電圧ｖＲがＤＣリンク電圧ｖＰＮより大きいとき（ｖＲ＞ｖＰＮ）降圧動作が実行されるように降圧回路２０および昇圧回路５０を制御する。降圧動作時、昇圧回路５０のスイッチＴＢは常時ＯＦＦとなる（ＴＢ＝ＯＦＦ）。従って昇圧デューティサイクルｄＢは０となる（ｄＢ＝０）。一方、降圧回路２０ではスイッチＴＡは高周波数で動作する（ＴＡ＝ＨＦ）。変調率ｍＩはｖＲ／ｖＰＮとなり、これにより降圧デューティサイクルｄＡが算出される（ｄＡ＝ｍＩ＝ｖＲ／ｖＰＮ）。ＰＦＣ動作を実現するために、整流電流ｉＲは整流電圧ｖＲに比例するように制御される（ｉＲ∝ｖＲ）。昇圧動作時と異なりスイッチＴＡが高周波動作するため、インダクタ電流ｉＬは整流電流ｉＲと等しくなく、昇圧回路電流ｉＢと等しい（ｉＬ≠ｉＲ、ｉＬ＝ｉＢ＝ｉＣＰＮ＋ｉＰＮ）。ＤＣリンクキャパシタＣＰＮの電力ｐＣＰＮは、入力電力の脈動を補償するために±ｐＰＮで脈動する。これによりＤＣリンクキャパシタＣＰＮの電流ｉＣＰＮも±ｉＰＮで脈動する。以上のように、ｉＬ＝ｉＣＰＮ＋ｉＰＮとなるように降圧回路２０のスイッチＴＡを高周波制御することにより、ＲＦＣ整流と降圧動作とを同時に実現することができる。
　図７（ハッチングされていない部分）に、降圧動作時における入力電圧ｖＧ、整流電圧ｖＲ、ＤＣリンク電圧ｖＰＮ、入力電流ｉＧ、インダクタ電流ｉＬ、平均降圧回路電流＜ｉＡ＞ＴＳＷ、平均昇圧回路電流＜ｉＢ＞ＴＳＷ、降圧デューティサイクルｄＡ、昇圧デューティサイクルｄＢ、出力電力ｐＰＮおよびＤＣリンクキャパシタ電力ｐＣＰＮの時間変化を示す。
［実施の形態に係る電圧制御］
　実施の形態に係る電圧制御について説明する。図１のＡＣ－ＤＣコンバータ１００のバッファ回路４０は、スイッチＴＣ１およびＴＣ２のＯＮおよびＯＦＦの組み合わせによって、４種類の電流制御を行うことができる。図８（ａ）に、バッファ回路４０の第１の電流制御を示す。第１の電流制御時、スイッチＴＣ１およびＴＣ２はいずれもＯＦＦである。このときインダクタ電流ｉＬは、２つのダイオードＤＣ１およびＤＣ２を通り、コンデンサＣＣを正方向に導通して流れる。このときｉＣＣ＝ｉＬであり、コンデンサＣＣは充電される。すなわち第１の電流制御では、バッファ回路４０は入力の超過電圧を充電することができる。この第１の電流制御は、インダクタ３０に直列に、正の電力脈動バッファ電圧ｖＰＰＢが印加された状態に相当する。図８（ｂ）に、バッファ回路４０の第２の電流制御を示す。第２の電流制御時、スイッチＴＣ１およびＴＣ２はいずれもＯＮである。このときインダクタ電流ｉＬは、２つのスイッチＴＣ１およびＴＣ２を通り、コンデンサＣＣを負方向に導通して流れる。このときｉＣＣ＝－ｉＬであり、コンデンサＣＣは放電される。すなわち第２の電流制御では、バッファ回路４０は充電した電荷を出力側に供給することができる。この第２の電流制御は、インダクタ３０に直列に、負の電力脈動バッファ電圧ｖＰＰＢが印加された状態に相当する。図８（ｃ）および図８（ｄ）に、それぞれバッファ回路４０の第３および第４の電流制御を示す。第３の電流制御時、スイッチＴＣ１はＯＮであり、ＴＣ２はＯＦＦである。第４の電流制御時、スイッチＴＣ１はＯＦＦであり、ＴＣ２はＯＮである。第３および第４の電流制御時は、インダクタ電流ｉＬは、コンデンサＣＣをバイパスして流れる。このときｉＣＣ＝０であり、コンデンサＣＣは充電も放電もされない。
第３および第４の電流制御は、インダクタ３０に直列に０電圧が印加された状態に相当する。
　ＡＣ－ＤＣコンバータ２００では、変調率ｍＩは、整流電圧ｖＲと出力電圧（ＤＣリンク電圧）ｖＰＮの比により算出された（ｍＩ＝ｖＲ／ｖＰＮ）。このように電圧比から変調率を算出する方法を「電圧変換アプローチ」と呼ぶことがある。これに対しＡＣ－ＤＣコンバータ１００では、変調率ｍＩは、整流電流ｉＲと昇圧回路電流ｉＢのスイッチング周期における平均値＜ｉＢ＞ＴＳＷとの比により算出される（ｍＩ＝ｉＲ ／ ＜ｉＢ＞ＴＳＷ）。このように電流比から変調率を算出する方法を「電流変換アプローチ」と呼ぶことがある。
　図９に、昇圧動作時のＡＣ－ＤＣコンバータ１００を示す。制御部９０は、整流電流ｉＲが平均昇圧回路電流＜ｉＢ＞ＴＳＷより大きいとき（すなわち、ｍＩ＞１のとき）昇圧動作が実行されるように、降圧回路２０、バッファ回路４０および昇圧回路５０を制御する。昇圧動作時、降圧回路２０のスイッチＴＡは常時ＯＮとなる（ＴＡ＝ＯＮ）。従って降圧デューティサイクルｄＡは１となる（ｄＡ＝１）。
一方、昇圧回路５０のスイッチＴＢは高周波数で動作する（ＴＢ＝ＨＦ）。ＰＦＣ動作を実現するために、整流電流ｉＲは整流電圧ｖＲに比例するように制御される（ｉＲ∝ｖＲ）。このとき整流電流ｉＲは入力電流ｉＧと等しい（ｉＲ＝ｉＧ）。上述のように昇圧動作時、スイッチＴＡが常時ＯＮであるため、整流電流ｉＲはインダクタ電流ｉＬと等しい。すなわち、ｉＬ＝ｉＡ＝ｉＲ＝ｉＧが成立する。昇圧動作の結果、インダクタ電流ｉＬは昇圧回路電流ｉＢに変換される。平均昇圧回路電流＜ｉＢ＞ＴＳＷは、平均出力電流（平均ＤＣリンク電流）＜ｉＰＮ＞ＴＳＷと等しい（＜ｉＢ＞ＴＳＷ ＝ ＜ｉＰＮ＞ＴＳＷ）。
電力バランスの式
＜ｖＢ＞ＴＳＷ・ｉＬ＝ｖＰＮ・＜ｉＢ＞ＴＳＷ
から、
ｉＬ＝（ｖＰＮ・＜ｉＢ＞ＴＳＷ）／ ＜ｖＢ＞ＴＳＷ
となる。ｖＰＮおよび＜ｉＢ＞ＴＳＷは既知であるため、ｉＬ＝ｉＡとなるように昇圧回路５０のスイッチＴＢを高周波動作させて＜ｖＢ＞ＴＳＷを制御することにより、ＰＦＣ整流を実現することができる。さらに上記の電力バランスの式から、
ｉＬ ＝（ｖＰＮ ／ ＜ｖＢ＞ＴＳＷ ）・＜ｉＢ＞ＴＳＷ
となる。これより、ｖＰＮ ＞ ＜ｖＢ＞ＴＳＷのとき（すなわち、低電圧の＜ｖＢ＞ＴＳＷが高電圧のｖＰＮに昇圧されるとき）、インダクタ電流ｉＬ（すなわち、整流電流ｉＲ）は平均昇圧回路電流＜ｉＢ＞ＴＳＷより大きいことが分かる。すなわち、ＡＣ－ＤＣコンバータ１００では、整流電圧ｖＲと出力電圧（ＤＣリンク電圧）ｖＰＮの比とは独立に、整流電流ｉＲが平均昇圧回路電流＜ｉＢ＞ＴＳＷより大きいとき（すなわち、ｍＩ＞１のとき）昇圧動作が実行される。
　昇圧動作時、制御部９０は、スイッチＴＣ１を常時ＯＦＦとし、スイッチＴＣ２が高周波数で動作するようにバッファ回路４０を制御する（ＴＣ１＝ＯＦＦ、ＴＣ２＝ＨＦ）。このときバッファ回路４０は、第１の電流制御（充電）と第４の電流制御（充放電なし）を高周波数で交代する。これによりバッファ回路４０は電圧源として機能し、一定の出力電圧ｖＰＮを出力することができる。
　図１０（ハッチングされていない部分）に、昇圧動作時における入力電圧ｖＧ、整流電圧ｖＲ、ＤＣリンク電圧ｖＰＮ、入力電流ｉＧ、インダクタ電流ｉＬ、平均降圧回路電流＜ｉＡ＞ＴＳＷ、平均昇圧回路電流＜ｉＢ＞ＴＳＷ、降圧デューティサイクルｄＡおよび昇圧デューティサイクルｄＢの時間変化を示す。
　図１１に、降圧動作時のＡＣ－ＤＣコンバータ１００を示す。制御部９０は、整流電流ｉＲが平均昇圧回路電流＜ｉＢ＞ＴＳＷより小さいとき（すなわち、ｍＩ＜１のとき）降圧動作が実行されるように、降圧回路２０、バッファ回路４０および昇圧回路５０を制御する。降圧動作時、昇圧回路５０のスイッチＴＢは常時ＯＦＦとなる（ＴＢ＝ＯＦＦ）。従って昇圧デューティサイクルｄＢは０となる（ｄＢ＝０）。一方、降圧回路２０のスイッチＴＡは高周波数で動作する（ＴＡ＝ＨＦ）。ＰＦＣ動作を実現するために、整流電流ｉＲは整流電圧ｖＲに比例するように制御される（ｉＲ∝ｖＲ）。このときインダクタ電流ｉＬは昇圧回路電流ｉＢと等しい（ｉＬ＝ｉＢ）。整流電流ｉＲは、平均降圧回路電流＜ｉＡ＞ＴＳＷと等しい（ｉＲ＝＜ｉＡ＞ＴＳＷ）。
電力バランスの式
ｖＲ・＜ｉＡ＞ＴＳＷ＝＜ｖＡ＞ＴＳＷ・ｉＬ
から、
＜ｉＡ＞ＴＳＷ ＝ ｉＬ・＜ｖＡ＞ＴＳＷ／ｖＲ
となる。ｖＲおよびｉＬは既知であるため、＜ｉＡ＞ＴＳＷ＝ｉＲとなるように降圧回路２０のスイッチＴＡを高周波動作させて＜ｖＡ＞ＴＳＷを制御することにより、ＰＦＣ整流を実現することができる。さらに上記の電力バランスの式から、
＜ｉＡ＞ＴＳＷ ＝（＜ｖＡ＞ＴＳＷ ／ ｖＲ）・ｉＬ
となる。これより、＜ｖＡ＞ＴＳＷ ＜ ｖＲのとき（すなわち、高電圧のｖＲが低電圧の＜ｖＡ＞ＴＳＷに降圧されるとき）、平均降圧回路電流＜ｉＡ＞ＴＳＷ（すなわち、整流電流ｉＲ）は、インダクタ電流ｉＬ（すなわち、昇圧回路電流＜ｉＢ＞ＴＳＷ）より小さいことが分かる。すなわち、ＡＣ－ＤＣコンバータ１００では、整流電圧ｖＲと出力電圧（ＤＣリンク電圧）ｖＰＮの比とは独立に、整流電流ｉＲが平均昇圧回路電流＜ｉＢ＞ＴＳＷより小さいとき（すなわち、ｍＩ＜１のとき）降圧動作が実行される。
　降圧動作時、制御部９０は、スイッチＴＣ１を常時ＯＮとし、スイッチＴＣ２が高周波数で動作するようにバッファ回路４０を制御する（ＴＣ１＝ＯＮ、ＴＣ２＝ＨＦ）。このときバッファ回路は、第２の電流制御（放電）と第３の電流制御（充放電なし）を高周波数で交代する。これによりバッファ回路４０は電圧源として機能し、出力電圧ｖＰＮを出力することができる。
　図１２（ハッチングされていない部分）に、降圧動作時における入力電圧ｖＧ、整流電圧ｖＲ、ＤＣリンク電圧ｖＰＮ、入力電流ｉＧ、インダクタ電流ｉＬ、平均降圧回路電流＜ｉＡ＞ＴＳＷ、平均昇圧回路電流＜ｉＢ＞ＴＳＷ、降圧デューティサイクルｄＡおよび昇圧デューティサイクルｄＢの時間変化を示す。
　前述の通り、インダクタ電流ｉＬは以下のように表される。
ｉＲ ＞ ＜ｉＢ＞ＴＳＷのとき（昇圧動作時）：ｉＬ＝ｉＲ
ｉＲ ＜ ＜ｉＢ＞ＴＳＷのとき（降圧動作時）：ｉＬ＝＜ｉＢ＞ＴＳＷ
すなわち、
ｉＬ＝ｍａｘ（ｉＲ、＜ｉＢ＞ＴＳＷ）
である。ここでｍａｘ（ａ、ｂ）は、ａ、ｂの大きい方の値を取ることを示す。図５、７、１０および１２に示されるように、このようにして得られるインダクタ電流ｉＬは、ＡＣ－ＤＣコンバータ２００から得られるインダクタ電流ｉＬより小さい。
　昇圧デューティサイクルｄＡおよび降圧デューティサイクルｄＢは、変調率ｍＩを用いて以下のように定められる。
ｄＡ＝ｍｉｎ（ｍＩ、１）
ｄＢ＝１－ｍｉｎ（１／ｍＩ、１）
ここでｍｉｎ（ａ、ｂ）は、ａ、ｂの小さい方の値を取ることを示す。
　インダクタ３０の電力バランスを保ち、インダクタ電流ｉＬの変動を防ぐため、バッファ回路４０は以下の条件を満足するバッファ電圧ｖＰＰＢを印加する。
＜ｖＰＰＢ＞ＴＳＷ＝＜ｖＡ＞ＴＳＷ－＜ｖＢ＞ＴＳＷ
ここで、降圧動作時におけるスイッチノード電圧＜ｖＡ＞ＴＳＷおよび昇圧動作時におけるスイッチノード電圧＜ｖＢ＞ＴＳＷは、それぞれ変調率ｍＩで定められる。
　バッファデューティサイクルｄＣは、以下のように、平均バッファ電圧＜ｖＰＰＢ＞ＴＳＷとバッファキャパシタ電圧ｖＣとの比で定められる。
ｄＣ＝＜ｖＰＰＢ＞ＴＳＷ／ｖＣ
ここで、
｜＜ｖＰＰＢ＞ＴＳＷ｜＜｜ｖＣ｜（すなわち、－１＜ｄＣ＜１）
が常に成立する点に注意する。これにより、バッファキャパシタ電圧ｖＣの最小値は、平均バッファ電圧＜ｖＰＰＢ＞ＴＳＷの最大値によって定められる。さらに整流電圧ｖＲが０の場合であっても、バッファ回路４０はＤＣリンク電圧ｖＰＮを完全に補償する必要がある。従って、
ｖＣ＞ｖＰＮ
が常に成立する。
　バッファ回路４０の前段側ハーフブリッジのデューティサイクルｄＣ１（以下、「第１バッファデューティサイクルｄＣ１」と呼ぶ）と、後段側ハーブリッジのデューティサイクルｄＣ２（以下、「第２バッファデューティサイクルｄＣ２」と呼ぶ）とは、バッファデューティサイクルｄＣから求められる。バッファデューティサイクルｄＣは、入力電力ｐＧの脈動の２倍の周波数で振動する。ｄＣ＞０のとき、バッファキャパシタＣＣはインダクタ３０に正方向に接続され（ＴＣ１＝ＯＦＦ、ＴＣ２＝ＯＦＦ）、入力の超過電力はバッファ回路４０に充電される。一方ｄＣ＜０のとき、バッファキャパシタＣＣはインダクタ３０に負方向に接続され（ＴＣ１＝ＯＮ、ＴＣ２＝ＯＮ）、充電された電荷が出力側に放電される。以上のことから、バッファ回路４０の前段側ハーフブリッジ（ＴＣ１＝およびＤＣ１）は、バッファ電圧ｖＰＰＢの極性を決定することが分かる。すなわち、デューティサイクルｄＣが正のとき常にＴＣ１＝ＯＦＦとなり（ｄＣ１＝０）、デューティサイクルｄＣが負のとき常にＴＣ１＝ＯＮとなる（ｄＣ１＝１）。一方、バッファ回路４０の後段側ハーフブリッジ（ＴＣ２＝およびＤＣ２）は、高周波でパルス幅変調される。これにより、バッファ回路４０に蓄積される（またはバッファ回路４０から開放される）エネルギーの大きさが制御される。第２バッファデューティサイクルｄＣ２は以下のように求まる。
ｄＣ２＝１－ｄＣ１－ｄＣ
　図１３に、バッファキャパシタ電力ｐＣＣ、ＤＣリンクキャパシタ電力ｐＣＰＮ、バッファキャパシタ電圧ｖＣ、平均バッファ電圧＜ｖＰＰＢ＞ＴＳＷ、バッファデューティサイクルｄＣ、第１バッファデューティサイクルｄＣ１および第２バッファデューティサイクルｄＣ２の時間変化を示す。
　以上説明したように、降圧デューティサイクルｄＡ、昇圧デューティサイクルｄＢ、第１バッファデューティサイクルｄＣ１および第２バッファデューティサイクルｄＣ２を算出して、降圧回路２０、バッファ回路４０および昇圧回路５０を制御することにより、入力ＡＣ電力から脈動を補償し、所望の大きさのＤＣ電力を生成することができる。バッファ回路４０のコンデンサＣＣは大容量である必要はないため、電解コンデンサでなく、例えばフィルムコンデンサやセラミックコンデンサで実現することができる。
　次に図１４を参照して、ＡＣ－ＤＣコンバータ１００の制御部９０による制御を詳細に説明する。図１４は、ＡＣ－ＤＣコンバータ１００の制御部９０の機能ブロック図である。制御部９０は、バッファ電圧制御部９２と、ＤＣリンク電圧制御部９４と、インダクタ電圧制御部９６と、ＰＷＭユニット９８とを備える。
　バッファ電圧制御部９２には、目標バッファキャパシタ電圧ｖＣ ＊と、フィルタＦｖｃからの平均バッファキャパシタ電圧＜ｖＣ＞とが入力される。入力された目標バッファキャパシタ電圧ｖＣ ＊は２つに分岐される。２つに分岐された目標バッファキャパシタ電圧ｖＣ ＊の一方から、平均バッファキャパシタ電圧＜ｖｃ＞が減算され、平均バッファキャパシタ電圧差δ＜ｖｃ＞が算出される（δ＜ｖＣ＞ ＝ ｖＣ  ＊ － ＜ｖＣ＞）。平均バッファキャパシタ電圧差δ＜ｖＣ＞は電圧制御器Ｒｖｃに入力され、目標平均バッファキャパシタ電流＜ｉＣＣ ＊＞に変換される（δ＜ｖＣ＞→＜ｉＣＣ ＊＞）。目標平均バッファキャパシタ電流＜ｉＣＣ ＊＞は、２つに分岐された目標バッファキャパシタ電圧ｖＣ ＊の他方と乗算され、目標平均バッファキャパシタ電力＜ｐＣＣ ＊＞が算出される（＜ｐＣＣ ＊＞ ＝ ｖＣ ＊・＜ｉＣＣ ＊＞）。目標平均バッファキャパシタ電力＜ｐＣＣ ＊＞は、フィルタＦＰＢから出力された平均目標昇圧回路電力＜ｐＢ ＊＞と加算され、平均目標入力電力＜ｐＧ ＊＞が算出される（＜ｐＧ ＊＞ ＝ ＜ｐＣＣ ＊＞ ＋ ｖＣ ＊）。平均目標入力電力＜ｐＧ ＊＞は、２・｜ｖＧ｜／＜ｖＧ＞２（入力電圧の絶対値｜ｖＧ｜と、平均入力電圧＜ｖＧ＞の逆数の２乗との積の２倍により算出される）と積算され、目標整流電流ｉＲ ＊が算出される（ｉＲ ＊＝＜ｐＧ ＊＞ ・ ２・｜ｖＧ｜／＜ｖＧ＞２）。目標整流電流ｉＲ ＊は、インダクタ電圧制御部９６に出力される。
　ＤＣリンク電圧制御部９４には、目標ＤＣリンク電圧ｖＰＮ ＊と、昇圧回路５０からのＤＣリンク電圧ｖＰＮとが入力される。入力された目標ＤＣリンク電圧ｖＰＮ ＊は２つに分岐される。２つに分岐された目標ＤＣリンク電圧ｖＰＮ ＊の一方から、ＤＣリンク電圧ｖＰＮが減算され、ＤＣリンク電圧差δｖＰＮが算出される（δｖＰＮ ＝ ｖＰＮ ＊ － ｖＰＮ）。ＤＣリンク電圧差δｖＰＮは電圧制御器ＲｖＰＮに入力され、目標キャパシタ電流ｉＣＰＮ ＊に変換される（δｖＰＮ→ｉＣＰＮ ＊）。目標キャパシタ電流ｉＣＰＮ ＊は、キャパシタ電流ｉＣＰＮと加算され、目標昇圧回路電流ｉＢ ＊が算出される（ｉＢ ＊＝ｉＣＰＮ ＊＋ｉＣＰＮ）。目標昇圧回路電流ｉＢ ＊は２つに分岐され、その一方は、２つに分岐されたＤＣリンク電圧ｖＰＮ ＊の他方と乗算され、目標昇圧回路電力ｐＢ ＊が算出される（ｐＢ ＊＝ｉＢ ＊・ｖＰＮ ＊）。目標昇圧回路電力ｐＢ ＊は、フィルタＦＰＢに入力される。フィルタＦＰＢから、平均目標昇圧回路電力＜ｐＢ ＊＞が出力される。２つに分岐された目標昇圧回路電流ｉＢ ＊の他方は、インダクタ電圧制御部９６に出力される。
　インダクタ電圧制御部９６には、目標整流電流ｉＲ ＊と、目標昇圧回路電流ｉＢ ＊と、インダクタ電流ｉＬと、バッファキャパシタ電圧ｖｃとが入力される。入力された目標整流電流ｉＲ ＊は３つに分岐される。３つに分岐された目標整流電流ｉＲ ＊の１番目から、目標昇圧回路電流ｉＢ ＊が除算され、変調率ｍＩが算出される（ｍＩ＝ｉＲ ＊／ｉＢ ＊）。３つに分岐された目標整流電流ｉＲ ＊の２番目は、目標昇圧回路電流ｉＢ ＊から除算され、変調率の逆数１／ｍＩが算出される（１／ｍＩ＝ｉＢ ＊／ｉＲ ＊）。３つに分岐された目標整流電流ｉＲ ＊の３番目は、目標昇圧回路電流ｉＢ ＊と大小比較される。入力された目標昇圧回路電流ｉＢ ＊は３つに分岐される。３つに分岐された目標昇圧回路電流ｉＢ ＊の１番目から、目標整流電流ｉＲ ＊が除算され、変調率の逆数１／ｍＩが算出される（１／ｍＩ＝ｉＢ ＊／ｉＲ ＊）。３つに分岐された目標昇圧回路電流ｉＢ ＊の２番目は、目標整流電流ｉＲ ＊から除算され、変調率ｍＩが算出される（ｍＩ＝ｉＲ ＊／ｉＢ ＊）。３つに分岐された目標昇圧回路電流ｉＢ ＊の３番目は、目標整流電流ｉＲ ＊と大小比較される。変調率ｍＩは１と大小比較され、比較の結果小さい方が降圧デューティサイクルｄＡとして定義される（ｄＡ＝ｍｉｎ（ｍＩ、１））。
　降圧デューティサイクルｄＡは２つに分岐される。２つに分岐された降圧デューティサイクルｄＡの一方は、ＰＷＭユニット９８に出力される。変調率の逆数１／ｍＩは１と大小比較され、比較の結果小さい方が、昇圧デューティサイクルｄＢの基となる量１－ｄＢとして定義される（１－ｄＢ＝ｍｉｎ（１／ｍＩ、１））。２つに分岐された降圧デューティサイクルｄＡの他方には、入力電圧ｖＧの絶対値｜ｖＧ｜が乗算され、降圧回路電圧ｖＡが算出される（ｖＡ＝ｄＡ・｜ｖＧ｜）。昇圧デューティサイクルｄＢの基となる量１－ｄＢは２つに分岐される。２つに分岐された量１－ｄＢの一方は、昇圧デューティサイクルｄＢに変換された後、ＰＷＭユニット９８に出力される（１－ｄＢ→ｄＢ）。２つに分岐された量１－ｄＢの他方には、目標ＤＣリンク電圧ＶＰＮ ＊が乗算され、昇圧回路電圧ｖＢが算出される（ｖＢ＝（１－ｄＢ）・ＶＰＮ ＊）。前述の通り、目標整流電流ｉＲ ＊（３つに分岐されたものの３番目）と目標昇圧回路電流ｉＢ ＊（３つに分岐されたものの３番目）とは大小比較され、比較の結果大きい方が目標インダクタ電流ｉＬ ＊として定義される（ｉＬ ＊＝ｍａｘ（ｉＲ ＊、ｉＬ ＊））。目標インダクタ電流ｉＬ ＊から、インダクタ電流ｉＬが減算され、インダクタ電流差δｉＬが算出される（δｉＬ＝ｉＬ ＊－ｉＬ）。インダクタ電流差δｉＬは、電圧制御器ＲＩＬに入力され、目標インダクタ電圧ｖＬ ＊に変換される（δｉＬ→ｖＬ ＊）。降圧回路電圧ｖＡから、昇圧回路電圧ｖＢと目標インダクタ電圧ｖＬ ＊とが減算され、目標バッファ電圧ｖＰＰＢ ＊が算出される（ｖＰＰＢ ＊＝ｖＡ－ｖＢ－ｖＬ ＊）。目標バッファ電圧ｖＰＰＢ ＊から、バッファキャパシタ電圧ｖｃが除算され、バッファデューティサイクルｄＣが算出される（ｄＣ＝ｖＰＰＢ ＊／ｖｃ）。算出されたバッファデューティサイクルｄＣは、ＰＷＭユニット９８に出力される。
　ＰＷＭユニット９８には、降圧デューティサイクルｄＡと、昇圧デューティサイクルｄＢと、バッファデューティサイクルｄＣとが入力される。ＰＷＭユニット９８は、降圧デューティサイクルｄＡと、昇圧デューティサイクルｄＢと、バッファデューティサイクルｄＣとに基づいてパルス幅変調を行い、降圧回路スイッチング信号ＳＡと、昇圧回路スイッチング信号ＳＢと、第１バッファスイッチング信号ＳＣ１と、第２バッファスイッチング信号ＳＣ２とを生成する。ＰＷＭユニット９８は、降圧回路スイッチング信号ＳＡを降圧回路２０に、昇圧回路スイッチング信号ＳＢを昇圧回路５０に、第１バッファスイッチング信号ＳＣ１と第２バッファスイッチング信号ＳＣ２とをバッファ回路４０に、それぞれ出力する。
　本実施の形態によれば、電解コンデンサを必要とすることなく、単相ＡＣ電力から所望の大きさのＤＣ電力を生成することができる。
　バッファ回路４０のスイッチＴＣ１およびＴＣ２は、ＧａＮ、ＳｉＣなどのＷＢＧ半導体で実現されてもよい。ＷＢＧ半導体のスイッチング速度は、従来のＳｉベースのＭＯＳ－ＦＥＴに比べて約１０倍速い。従って、バッファ回路４０のスイッチＴＣ１およびＴＣ２をＷＢＧ半導体とすることにより、高周波数の単相ＡＣ電力から所望の大きさのＤＣ電力を生成することができる。
　バッファ回路は、スイッチＴＣ１およびスイッチＴＣ３を含んで構成される前段側ハーフブリッジと、スイッチＴＣ２およびスイッチＴＣ４を含んで構成される後段側ハーフブリッジとを、間にコンデンサＣＣを挟んで組み合わせた非対称のフルブリッジ回路を備えるものであってもよい。すなわちバッファ回路は、バッファ回路４０のダイオードＤＣ１に代えてＴＣ３を含み、ダイオードＤＣ２代えてスイッチＴＣ４を含むものであってもよい。図１５に、このようにして構成されたバッファ回路４８を模式的に示す。バッファ回路４８は、バッファ回路４０と同様に、スイッチＴＣ１、ＴＣ２、ＴＣ３およびＴＣ４のＯＮおよびＯＦＦの組み合わせによって、前述の４種類の電流制御を実現できる。さらにダイオードの代わりにスイッチを用いることで、より高速のスイッチングを行うことできる。この構成によれば、より高周波数の単相ＡＣ電力から所望の大きさのＤＣ電力を生成することができる。
　バッファ回路は、図１のバッファ回路４０にハーフブリッジを並列に追加したものであってもよい。図１６に、このようにして構成されたバッファ回路４９ａを模式的に示す。バッファ回路４９ａは、ダイオードＤＣ１１、ＤＣ１２、…、ＤＣ１ｎおよびスイッチＴＣ１１、ＴＣ１２、…、ＴＣ１ｎを含んで構成される前段側ハーフブリッジと、ダイオードＤＣ２１、ＤＣ２２、…、ＤＣ２ｎおよびスイッチＴＣ２１、ＴＣ２２、…、ＴＣ２ｎを含んで構成される後段側ハーフブリッジとを、間にコンデンサＣＣを挟んで組み合わせた非対称のフルブリッジ回路を備える。ただしｎは２以上の整数である。すなわちバッファ回路４９ａは、バッファ回路４０に、前段側ハーフブリッジと後段側ハーフブリッジをそれぞれｎ個ずつ並列に追加した構成となっている。バッファ回路４９ａも、バッファ回路４０と同様に、スイッチＴＣ１１、ＴＣ１２、…、ＴＣ１ｎ、ＴＣ２１、ＴＣ２２、…、ＴＣ２ｎのＯＮおよびＯＦＦの組み合わせによって、前述の４種類の電流制御を実現できる。バッファ回路４９ａは、前段側ハーフブリッジと後段側ハーフブリッジにハーフブリッジを並列に追加したことにより各スイッチのスイッチング負荷を低減することができる。従って各スイッチのスイッチング速度は、バッファ回路４０のスイッチより遅くてもよい。この構成によれば、比較的速度の遅いスイッチを用いて、高周波数の単相ＡＣ電力から所望の大きさのＤＣ電力を生成することができる。
　バッファ回路は、図１５のバッファ回路４８にハーフブリッジを並列に追加したものであってもよい。図１７に、このようにして構成されたバッファ回路４９ｂを模式的に示す。バッファ回路４９ｂは、スイッチＴＣ１１、ＴＣ１２、…、ＴＣ１ｎ、ＴＣ３１、ＴＣ３２、…、ＴＣ３ｎを含んで構成される前段側ハーフブリッジと、スイッチＴＣ２１、ＴＣ２２、…、ＴＣ２ｎ、ＴＣ４１、ＴＣ４２、…、ＴＣ４ｎを含んで構成される後段側ハーフブリッジとを、間にコンデンサＣＣを挟んで組み合わせた非対称のフルブリッジ回路を備える。ただしｎは２以上の整数である。すなわちバッファ回路４９ｂは、バッファ回路４８に、前段側ハーフブリッジと後段側ハーフブリッジをそれぞれｎ個ずつ並列に追加した構成となっている。バッファ回路４９ｂも、バッファ回路４８と同様に、スイッチＴＣ１１、ＴＣ１２、…、ＴＣ１ｎ、ＴＣ３１、ＴＣ３２、…、ＴＣ３ｎ、ＴＣ２１、ＴＣ２２、…、ＴＣ２ｎ、ＴＣ４１、ＴＣ４２、…、ＴＣ４ｎのＯＮおよびＯＦＦの組み合わせによって、前述の４種類の電流制御を実現できる。バッファ回路４９ｂは、前段側ハーフブリッジと後段側ハーフブリッジにハーフブリッジを並列に追加したことにより各スイッチのスイッチング負荷を低減することができる。従って各スイッチのスイッチング速度は、バッファ回路４８のスイッチより遅くてもよい。この構成によれば、比較的速度の遅いスイッチを用いて、より高周波数の単相ＡＣ電力から所望の大きさのＤＣ電力を生成することができる。
［第２実施の形態］
　図１８は、第２実施の形態に係るＤＣ－ＤＣコンバータ３００の機能ブロック図である。ＤＣ－ＤＣコンバータ３００は、ＤＣ電源３からの電力を別のＤＣ電力に変換するコンバータとして機能する。変換されたＤＣ電力は、直接、またはインバータにより三相ＡＣ電力に変換され、例えばポンプ、コンプレッサ、船や飛行機の電動アクチュエータ、ロボットアームなど多様な装置を駆動するために使用される。ＤＣ－ＤＣコンバータ３００は、降圧回路２０と、インダクタ３０と、バッファ回路４２と、昇圧回路５０と、制御部９０とを備える。ＤＣ－ＤＣコンバータ３００は、整流回路１０を含まない点でＡＣ－ＤＣコンバータ１００と異なる。降圧回路２０、インダクタ３０、昇圧回路５０および制御部９０の構成と動作はＡＣ－ＤＣコンバータ１００のものと同じであるので、説明を省略する。
　バッファ回路４２は、ダイオードＤＣ１およびスイッチＴＣ１を含んで構成される前段側ハーフブリッジと、ダイオードＤＣ２およびスイッチＴＣ２を含んで構成される後段側ハーフブリッジとを、間にコンデンサＣＣを挟んで組み合わせた、非対称のフルブリッジ回路を備える。ＡＣ－ＤＣコンバータ１００では、商用単相ＡＣ電源から入力周波数５０－６０ｋＨｚの入力電圧が入力する。この場合、バッファ回路４０のスイッチＴＣ１、ＴＣ２は１０ｋＨｚ－１００ｋＨｚのスイッチング周波数で動作する。これに対し、ＤＣ電源から供給されるＤＣ電力は、ＡＣ電力のような振幅の大きな脈動は含まないが、リップルと呼ばれる振幅の小さい波形の乱れを含む。リップルの周波数は通常１００ｋＨｚ－２００ｋＨｚである。従ってこのリップルを補償するために、バッファ回路４２のスイッチＴＣ１、ＴＣ２はリップル周波数の約１０倍、すなわち１ＭＨｚ－２ＭＨｚのスイッチング周波数で動作する。このためバッファ回路４２のスイッチＴＣ１、ＴＣ２は、例えばＧａＮ、ＳｉＣなどの高速のＷＢＧ半導体で構成される。
　本実施の形態によれば、電解コンデンサを必要とすることなく、ＤＣ電源からのＤＣ電力からリップルを補償して、所望の大きさのＤＣ電力を生成することができる。
［第３実施の形態］
　図１９は、第３実施の形態に係るＡＣ－ＡＣコンバータ４００の機能ブロック図である。
ＡＣ－ＡＣコンバータ４００は、単相ＡＣ電源２からの電力を三相ＡＣ電力に変換するコンバータとして機能する。変換された三相ＡＣ電力は、例えばポンプ、コンプレッサ、船や飛行機の電動アクチュエータ、ロボットアームなど多様な装置を駆動するために使用される。ＡＣ－ＡＣコンバータ４００は、整流回路１０と、降圧回路２０と、インダクタ３０と、バッファ回路４０と、昇圧回路５０と、インバータ６０と、制御部９０とを備える。
整流回路１０、降圧回路２０、インダクタ３０、バッファ回路４０、昇圧回路５０および制御部９０の構成と動作はＡＣ－ＤＣコンバータ１００のものと同じであるので、説明を省略する。
　インバータ６０は、ＤＣリンク電圧ｖＰＮから三相ＡＣ電圧を生成する。インバータ６０は公知技術を用いて実現されてよい。三相ＡＣ電圧は、例えばＵ相、Ｖ相およびＷ相からなり、２π／３の位相差で交番するものである。
　本実施の形態によれば、電解コンデンサを必要とすることなく、単相ＡＣ電力から所望の大きさの三相ＡＣ電力を生成することができる。
　以上、本発明の実施の形態を基に説明した。この実施の形態は例示であり、種々の変形および変更が本発明の特許請求の範囲内で可能なこと、またそうした変形例および変更も本発明の特許請求の範囲にあることは当業者に理解されるところである。従って、本明細書での記述および図面は限定的ではなく例証的に扱われるべきものである。
　以下、変形例について説明する。変形例の図面および説明では、実施の形態と同一または同等の構成要素、部材には、同一の符号を付する。実施の形態と重複する説明を適宜省略し、実施の形態と相違する構成について重点的に説明する。
（第１変形例）
　第１実施の形態では、ＡＣ－ＤＣコンバータは、ダイオードの後段にバッファ回路を１つ備えるものであった。これに限られず、ＡＣ－ＤＣコンバータは、ダイオードの後段に複数のバッファ回路を備えるものであってもよい。本変形例によれば、各バッファ回路の処理負荷を低減できるので、より高周波数の単相ＡＣ電力から所望の大きさのＤＣ電力を生成することができる。
（第２変形例）
　第１実施の形態では、ＡＣ－ＤＣコンバータは、入力電圧の周波数の２倍の周波数で振動する入力電圧の脈動を補償するものであった。これに限られず、ＡＣ－ＤＣコンバータは、入力電圧周波数の４倍（２次高周波）、８倍（４次高周波）、１２倍（６次高周波）といった、入力電力脈動の高周波成分を補償してもよい。本変形例によれば、入力電力の高周波ノイズを抑制できるので、より平滑なＤＣ電力を得ることができる。
　本発明は、電力を変換するＡＣ－ＤＣコンバータ、ＤＣ－ＤＣコンバータおよびＡＣ－ＡＣコンバータに関する。
　２・・単相ＡＣ電源、　３・・ＤＣ電源、　１０・・整流回路、　２０・・降圧回路、　３０・・インダクタ、　４０・・バッファ回路、　４２・・バッファ回路、　４８・・バッファ回路、　４９ａ・・バッファ回路、　４９ｂ・・バッファ回路、　５０・・昇圧回路、　６０・・インバータ、　９０・・制御部、　９２・・バッファ電圧制御部、　９４・・ＤＣリンク電圧制御部、９６・・インダクタ電圧制御部、　９８・・ＰＷＭユニット、　１００・・ＡＣ－ＤＣコンバータ、　１１０・・ＡＣ－ＤＣコンバータ、　３００・・ＤＣ－ＤＣコンバータ、　４００・・ＡＣ－ＡＣコンバータ

Claims (6)

  1. 　ＡＣ電圧を整流して整流電圧を生成する整流回路と、
    　前記整流電圧を降圧する降圧回路と、
    　インダクタと、
    　第１ダイオードおよび第１スイッチを含んで構成される前段側ハーフブリッジと第２ダイオードおよび第２スイッチを含んで構成される後段側ハーフブリッジとを間にコンデンサを挟んで組み合わせた非対称のフルブリッジ回路を備え前記整流電圧からＤＣ電圧を生成するバッファ回路と、
    　前記バッファ回路の電圧を昇圧する昇圧回路と
    を備えるＡＣ－ＤＣコンバータ。
  2. 　前記第１スイッチおよび前記第２スイッチは、ＷＢＧ半導体である請求項１に記載のＡＣ－ＤＣコンバータ。
  3. 　並列に接続された複数の前段側ハーフブリッジと、並列に接続された複数の後段側ハーフブリッジとを備える請求項１に記載のＡＣ－ＤＣコンバータ。
  4. 　ＡＣ電圧を整流して整流電圧を生成する整流回路と、
    　前記整流電圧を降圧する降圧回路と、
    　インダクタと、
    　第１スイッチおよび第３スイッチを含んで構成される前段側ハーフブリッジと第２スイッチおよび第４スイッチを含んで構成される後段側ハーフブリッジとを間にコンデンサを挟んで組み合わせた非対称のフルブリッジ回路を備え前記整流電圧からＤＣ電圧を生成するバッファ回路と、
    　前記バッファ回路の電圧を昇圧する昇圧回路と
    を備えるＡＣ－ＤＣコンバータ。
  5. 　第１のＤＣ電圧を降圧する降圧回路と、
    　インダクタと、
    　第１ダイオードおよび第１スイッチを含んで構成される前段側ハーフブリッジと第２ダイオードおよび第２スイッチを含んで構成される後段側ハーフブリッジとを間にコンデンサを挟んで組み合わせた非対称のフルブリッジ回路を備え前記第１のＤＣ電圧から第２のＤＣ電圧を生成するバッファ回路と、
    　前記バッファ回路の電圧を昇圧する昇圧回路と
    を備えるＤＣ－ＤＣコンバータ。
  6. 　第１のＡＣ電圧を整流して整流電圧を生成する整流回路と、
    　前記整流電圧を降圧する降圧回路と、
    　インダクタと、
    　第１ダイオードおよび第１スイッチを含んで構成される前段側ハーフブリッジと第２ダイオードおよび第２スイッチを含んで構成される後段側ハーフブリッジとを間にコンデンサを挟んで組み合わせた非対称のフルブリッジ回路を備え前記第１のＡＣ電圧からＤＣ電圧を生成するバッファ回路と、
    　前記バッファ回路の電圧を昇圧する昇圧回路と、
    　前記ＤＣ電圧を第２のＡＣ電圧に変換するインバータと
    を備えるＡＣ－ＡＣコンバータ。
PCT/JP2019/040434 2018-10-12 2019-10-15 Ａｃ－ｄｃコンバータ、ｄｃ－ｄｃコンバータおよびａｃ－ａｃコンバータ WO2020075867A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP19871651.6A EP3866321A4 (en) 2018-10-12 2019-10-15 Ac-dc converter, dc-dc converter, and ac-ac converter
JP2020550562A JP7064615B2 (ja) 2018-10-12 2019-10-15 Ａｃ－ｄｃコンバータ、ｄｃ－ｄｃコンバータおよびａｃ－ａｃコンバータ

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2018193799 2018-10-12
JP2018-193799 2018-10-12
JP2018-204658 2018-10-31
JP2018204658 2018-10-31
JP2019070746 2019-04-02
JP2019-070746 2019-04-02

Publications (1)

Publication Number Publication Date
WO2020075867A1 true WO2020075867A1 (ja) 2020-04-16

Family

ID=70165070

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/040434 WO2020075867A1 (ja) 2018-10-12 2019-10-15 Ａｃ－ｄｃコンバータ、ｄｃ－ｄｃコンバータおよびａｃ－ａｃコンバータ

Country Status (3)

Country Link
EP (1) EP3866321A4 (ja)
JP (1) JP7064615B2 (ja)
WO (1) WO2020075867A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009095160A (ja) * 2007-10-10 2009-04-30 Mitsubishi Electric Corp 電力変換装置
WO2010010710A1 (ja) * 2008-07-24 2010-01-28 三菱電機株式会社 電力変換装置
JP2015023697A (ja) * 2013-07-19 2015-02-02 三菱電機株式会社 電力変換装置
JP2016067199A (ja) 2014-09-25 2016-04-28 ダイキン工業株式会社 電力変換装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102350484B1 (ko) * 2014-12-01 2022-01-17 삼성전자주식회사 모터 구동 장치, 이를 포함하는 공기조화기 및 그의 제어방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009095160A (ja) * 2007-10-10 2009-04-30 Mitsubishi Electric Corp 電力変換装置
WO2010010710A1 (ja) * 2008-07-24 2010-01-28 三菱電機株式会社 電力変換装置
JP2015023697A (ja) * 2013-07-19 2015-02-02 三菱電機株式会社 電力変換装置
JP2016067199A (ja) 2014-09-25 2016-04-28 ダイキン工業株式会社 電力変換装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3866321A4

Also Published As

Publication number Publication date
EP3866321A4 (en) 2022-06-29
JPWO2020075867A1 (ja) 2021-05-13
EP3866321A1 (en) 2021-08-18
JP7064615B2 (ja) 2022-05-10

Similar Documents

Publication Publication Date Title
JP6569839B1 (ja) 電力変換装置
US11043905B2 (en) AC-AC power converter
JP6388745B1 (ja) 電力変換装置
US10622914B2 (en) Multi-stage DC-AC inverter
CN109964537A (zh) 高频率高功率转换器系统
WO2006061978A1 (ja) 多相電流供給回路、駆動装置、圧縮機、及び空気調和機
WO2013035383A1 (ja) 電力変換装置
CN111213311B (zh) Ac-ac转换器电路
JP5415387B2 (ja) 電力変換装置
JP2014530475A (ja) 電気エネルギ供給システム
US8755200B2 (en) Single stage power conversion unit with circuit to smooth and holdup DC output voltage
JP5952359B2 (ja) 力率補償回路
JP2011125102A (ja) 電動機駆動用インバータ装置
JP6968361B2 (ja) 電力変換回路及びその制御法
KR101804773B1 (ko) 리플 제거 기능을 구비한 교류-직류 컨버터 회로
WO2020075867A1 (ja) Ａｃ－ｄｃコンバータ、ｄｃ－ｄｃコンバータおよびａｃ－ａｃコンバータ
JP5950970B2 (ja) 電力変換装置
JP2009095202A (ja) インバータ
JP5748804B2 (ja) 電力変換装置
JP6513564B2 (ja) 共振回避可能なインバータ装置
JP3580089B2 (ja) ダイオード整流回路
US20240339940A1 (en) Integrated auxiliary power supply with stable output at high-line and light-load conditions
JP2019508008A (ja) エネルギー回生型整流装置
JP2013027091A (ja) 電力変換装置
JP2016127749A (ja) 整流回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19871651

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020550562

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019871651

Country of ref document: EP

Effective date: 20210512