JP2016127749A - 整流回路 - Google Patents
整流回路 Download PDFInfo
- Publication number
- JP2016127749A JP2016127749A JP2015001458A JP2015001458A JP2016127749A JP 2016127749 A JP2016127749 A JP 2016127749A JP 2015001458 A JP2015001458 A JP 2015001458A JP 2015001458 A JP2015001458 A JP 2015001458A JP 2016127749 A JP2016127749 A JP 2016127749A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- phase
- rectifier
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】
回路規模の大型化を伴わずに電源高調波電流を抑制できる整流回路を提供する。
【解決手段】
整流回路が、三相交流電源1に接続される三相全波整流器2と、三相全波整流器2の直流出力側に接続される昇圧チョッパ回路と、昇圧チョッパ回路の昇圧動作を制御する制御回路12と、三相全波整流器2の出力電圧を平滑する平滑回路を備え、昇圧チョッパ回路は、平滑回路の直流出力に接続される。昇圧チョッパ回路に流れる高周波電流が平滑回路から供給されるので、昇圧チョッパ回路に同期して三相交流電源側に流れる高周波電流が抑制され、三相交流電源側にフィルタ回路を設けなくても良いので、回路規模を小型化できる。
【選択図】図1
回路規模の大型化を伴わずに電源高調波電流を抑制できる整流回路を提供する。
【解決手段】
整流回路が、三相交流電源1に接続される三相全波整流器2と、三相全波整流器2の直流出力側に接続される昇圧チョッパ回路と、昇圧チョッパ回路の昇圧動作を制御する制御回路12と、三相全波整流器2の出力電圧を平滑する平滑回路を備え、昇圧チョッパ回路は、平滑回路の直流出力に接続される。昇圧チョッパ回路に流れる高周波電流が平滑回路から供給されるので、昇圧チョッパ回路に同期して三相交流電源側に流れる高周波電流が抑制され、三相交流電源側にフィルタ回路を設けなくても良いので、回路規模を小型化できる。
【選択図】図1
Description
本発明は、三相交流電源に接続し、直流電圧を出力する整流回路に関する。
三相交流電源から直流電圧を得る手段として、三相全波整流した電圧をコンデンサで平滑する方式がある。本方式については、出力される直流電圧は全波整流電圧相当の電圧が得られるものの、力率が低く、電源に高調波電流が多く含まれるので電源系統に悪影響を及ぼすことが指摘されている。
これに対し、電源高調波電流を抑制すると共に、全波整流電圧より高い直流電圧を得る手段として、特許文献1に記載の回路が知られている。この回路は、三相交流電源を入力とする低域通過フィルタと、これに接続した交流リアクトルと、三相全波整流器と、スイッチング素子と、ダイオードと、コンデンサとから構成される。この回路において、交流リアクトルとスイッチング素子とダイオードで昇圧チョッパ回路を形成して直流電圧を昇圧し、スイッチング素子のオン・オフ制御を行うことで、電源電流の高調波電流が抑制されると共に、力率が改善される。また、低域通過フィルタは、交流リアクトルに流れる高周波電流が電源側に流出することを抑制する。
上記の従来技術によれば、三相電源側と交流リアクトルの間に接続される低域通過フィルタは、三相の各相に接続されるリアクタと各相間に接続されるコンデンサ、すなわち、3つのリアクタと3つのコンデンサで構成されるので、コストアップや回路大型化を伴う。また、昇圧動作に利用する交流リアクトルは三相全波整流器の三相電源側に接続されるで、低域通過フィルタ用のリアクタとは別に3つのリアクタが必要であり、回路規模がさらに大型化するという問題がある。
そこで、本発明は、回路規模の大型化を伴わずに電源高調波電流を抑制できる整流回路を提供する。
上記課題を達成するため、本発明による整流回路は、三相交流電源に接続される三相全波整流器と、三相全波整流器の直流出力側に接続される昇圧チョッパ回路と、昇圧チョッパ回路の昇圧動作を制御する制御回路と、を備えるものであって、三相全波整流器の出力電圧を平滑する平滑回路を備え、昇圧チョッパ回路は、平滑回路の直流出力に接続される。
本発明によれば、昇圧チョッパ回路に流れる高周波電流が平滑回路から供給されるので、昇圧チョッパ回路に同期して三相交流電源側に流れる高周波電流が抑制される。従って、三相交流電源側にフィルタ回路を設けなくても良いので、回路規模を小型化できる。
上記した以外の課題、構成および効果は、以下の実施形態の説明により明らかにされる。
以下、本発明の実施例について図面を用いて説明する。
図1は、本発明の実施例1である整流回路の回路図である。
図1に示すように、本実施例1は、三相交流電源1に接続される三相全波整流器である三相整流ダイオード2(三相ダイオードブリッジ回路)と、三相整流ダイオード2の一対の直流側出力端子の一方(高電位側)に接続される第1のリアクトル3と、第1のリアクトル3を介して三相整流ダイオード2の直流側出力に並列に接続される第1のコンデンサ4を備える。第1のリアクトル3と第1のコンデンサ4は平滑回路を構成する。なお、第1のリアクトル3により、電源力率が向上する。
さらに、本実施例1は、第1のコンデンサ4の高電位側すなわち平滑回路の高電位側出力に接続される第2のリアクトル5と、第2のリアクトル5を介して第1のコンデンサ4すなわち平滑回路の出力に並列に接続される半導体スイッチング素子6と、半導体スイッチング素子の高電位側主端子にアノードが接続される逆流阻止用ダイオード7と、逆流阻止用ダイオードのカソードと、平滑回路の低電位側出力あるいは三相整流ダイオード2の低電位側直流出力端子との間に接続される第2のコンデンサ8を備える。第2のリアクトル5と、半導体スイッチング素子6と、逆流阻止用ダイオード7と、第2のコンデンサ8とは昇圧チョッパ回路を構成する。本チョッパ回路は、半導体スイッチング素子6のオン・オフ動作により昇圧動作を行う。第2のコンデンサの両端に、すなわちチョッパ回路の出力には負荷9が接続される。なお、図1においては、半導体スイッチング素子6として、絶縁ゲートバイポーラトランジスタ(IGBT)が用いられる。
半導体スイッチング素子6は、昇圧制御回路12が作成する駆動信号によってオン・オフ制御される。昇圧制御回路12は、第2のコンデンサ8の直流電圧を検出する電圧検出器11の信号と昇圧チョッパ回路の電流を検出する電流検出器10の信号をフィードバック信号とする制御回路によりスイッチング素子6の駆動信号を作成する。なお、本実施例1において、電流検出器10は、第1のコンデンサ4の低電位側と半導体スイッチング素子6の低電位側主端子との間に流れる電流を検出する。
昇圧チョッパ回路を構成する第2のリアクタ5に流れる高周波電流は、第1のコンデンサ4すなわち平滑回路から供給されるので、三相交流電源1側には昇圧チョッパ回路に同期した高周波電流はほとんど流れない。さらに、図1の整流回路では、従来技術で用いられる三相分のリアクトルと三相分のコンデンサからなる低域通過フィルタが、実質的に、第1のリアクトル3および第1のコンデンサ4からなる平滑回路に置き換えられるので、本回路部分の回路規模は従来の1/3程度に低減される。また、昇圧用のリアクトルすなわち第2のリアクトル5が三相全波整流回路の直流出力側に設けられるので、従来技術で用いられる三相分の交流リアクトルが、実質的に一つの直流リアクトルに置き換えられるので、リアクトルの数を1/3に減らすことが可能である。
さらに、本実施例1においては、第1のリアクトル3のインダクタンスL1[mH]が第2のリアクトルのインダクタンスL2[mH]以上の値に設定される(L1≧L2)。これにより、後述するように、第2のコンデンサ8のオーバーシュート電圧が抑制できる。
次に本実施例1の動作について説明する。
図1において、三相整流ダイオード2の直流側出力端子に接続される第1のリアクトル3と第1のコンデンサ4で構成される平滑回路は、三相全波整流ダイオード2から出力される全波整流電圧を電圧Vo1[V]の直流電圧に変換する。更に、この直流電圧は、第2のリアクトル5とスイッチング素子6と逆流阻止用ダイオード7と第2のコンデンサ8で構成される昇圧チョッパ回路の昇圧動作により電圧Vo2[V](Vo2>Vo1)の直流電圧に変換される。昇圧制御回路12は、電圧検出器11によって検出される第2のコンデンサ8の直流電圧と、電流検出器10によって検出される昇圧チョッパ回路の電流を基に、半導体スイッチング素子6の駆動信号を作成して、この駆動信号により昇圧チョッパ回路の昇圧動作を制御する。例えば、昇圧制御回路12は、電圧検出器11によって検出される第2のコンデンサ8の電圧が昇圧チョッパ回路の出力電圧指令値に近づくように、PWM制御回路によって駆動信号を作成する。この時、まず、電圧制御回路によって、第2のコンデンサ8の電圧が出力電圧指令値に近づくように、電流指令が作成され、さらに、電流制御回路によって、流検出器10によって検出される昇圧チョッパ回路の電流が電流指令に近づくように、PWM制御回路のための変調波(電圧指令)が作成される。そして、PWM制御回路において、変調波(電圧指令)と搬送波を比較して駆動信号が作成される。
ここで、第1のリアクトル3と第1のコンデンサ4で構成される平滑回路は、実質的に低域通過フィルタを構成する。また、第2のリアクトル5と第2のコンデンサ8も実質的に低域通過フィルタを構成する。すなわち、本実施例1の整流回路は、いわば、カスケードに接続される2段の低域通過フィルタを備えている。このような2段の低域通過フィルタを有する整流回路では、三相交流電源を投入したとき、あるいは三相交流電源で発生する瞬時電源停止から電圧復帰したとき、などに、リアクトルとコンデンサによるLC回路の出力電圧が入力電圧より大きくなり、整流回路の出力電圧にオーバーシュートが発生する場合がある。
本実施例1では、第1のリアクトル3と第1のコンデンサ4で構成される1段目のフィルタ回路の特性と、第2のリアクトル5と第2のコンデンサ8で構成される2段目のフィルタ回路の特性とにより、第2のコンデンサ8の電圧すなわち昇圧チョッパ回路の出力電圧のオーバーシュート量が変化する。フィルタ回路の特性はLおよびCの値によって変化するので、図1における第1のリアクトル3のインダクタンスL1および第2のリアクトル5のインダクタンスL2によりオーバーシュート量が変化する。
このようなオーバーシュート量の変化についてについて、図4〜6を用いて説明する。
図4は、本実施例1とは異なりL1<L2の場合における、電圧および電流波形例である。なお、本波形例は、本発明者によるシミュレーションの結果である。
図4の波形例ついては、L1=5[mH],L2=50[mH]である。さらに、第1のコンデンサ4の静電容量C1は1000[μF]であり、第2のコンデンサの静電容量C2は500[μF]である。また、負荷9は抵抗値100[Ω]の抵抗としている。このような回路定数のもとで、三相交流電源電圧200[V]を時刻t=0[ms」で印加したときの、第1のコンデンサ4(C1)の電圧Vo1および第2のコンデンサ8(C2)の電圧Vo2の時間変化を、図4の波形例は示している。なお、半導体スイッチング素子6はオフ状態であり、昇圧チョッパ回路は昇圧動作を停止している(図5,6も同様)。これは、三相交流電源1の電圧が印加されるとき、昇圧動作を行うと整流回路の出力電圧が、目標とする電圧すなわち昇圧制御回路12への出力電圧指令値より大きくなるためである。この場合、昇圧制御回路12は、例えば電圧検出器11からの信号に基づいて、三相交流電源1の電圧が印加されたと判断したら、半導体スイッチング素子6の駆動信号を作成しないか、あるいはオフ制御するための駆動信号を作成して、半導体スイッチング素子6がオフ状態となるように制御する。
三相交流電源の全波整流電圧ピーク値は282[V]程度であるため、1段目のフィルタの出力電圧すなわち第1のコンデンサ4の電圧Vo1の最大値Vo1(peak)は約400[V]程度である。これに対し、2段目のフィルタの出力電圧すなわち第2のコンデンサ8の電圧Vo2の最大値Vo2(peak)は約500[V]まで電圧が上昇している。これは1段目のフィルタの出力電圧(Vo1)のオーバーシュート電圧が2段目のフィルタに入力された結果、2段目のフィルタの出力電圧(Vo2)は1段目のフィルタの出力電圧(Vo1)よりも大きくなると考えられる。
図5は、本実施例1すなわちL1≧L2の場合における、電圧および電流波形例である。なお、本波形例も、本発明者によるシミュレーションの結果である。
図5の波形例ついては、L1=5[mH],L2=0.5[mH]である。なお、図4の場合と同様に、C1=1000[μF],C2=500[μF]であり、負荷9は抵抗値100[Ω]の抵抗である。このような回路定数のもとで、図4の場合と同様に、三相交流電源電圧200[V]を時刻t=0[ms」で印加したときの、第1のコンデンサ4(C1)の電圧Vo1および第2のコンデンサ8(C2)の電圧Vo2の時間変化を、図5の波形例は示している。
L1≧L2の場合、2段目のフィルタの時間応答は1段目のフィルタの時間応答より速いので、2段目のフィルタの出力電圧(Vo2)の最大値Vo2(peak)は、1段目のフィルタの出力電圧(Vo1)の最大値Vo1(peak)とほぼ等しくなり、約400[V]程度になる。
図6は、L1が0.5,0.7,1,2,5[mH]の各値を取る場合について、L2の値をL1の0.1倍から10倍まで変化させたときの、インダクタンス比L2/L1と電圧比Vo2/Vo1との関係を示す。但し、電圧比は、最大値Vo1(peak)と最大値Vo2(peak)から求めている。なお、本関係は、本発明者によるシミュレーションの結果である。
図6が示すように、L2/L1≦1であれば、Vo2/Vo1≦1.15である。すなわち本実施例1のようにL1≧L2であれば、コンデンサ8すなわち昇圧チョッハ゜回路の出力電圧のオーバーシュートが実効的に抑制できる。また、好ましくは、0.1≦L2/L1≦0.7であれば、より確実にオーバーシュートを抑制できる。
上述したように、本実施例1によれば、昇圧チョッパ回路を構成する第2のリアクトル5に流れる高周波電流が第1のコンデンサ4から供給されるので、昇圧チョッパ回路に同期して三相交流電源側に流れる高周波電流が抑制される。従って、本実施例1においては、三相分の低周波通過フィルタを設けなくても良い。また、第2のリアクトル5すなわち昇圧用のリアクトルが三相全波整流器の直流出力側に設けられるので、昇圧用に三相分の交流リアクトルを設けなくても良い。従って、本実施例1によれば、整流回路の回路規模が縮小できる。
なお、本実施例1においては、昇圧チョッパ回路により第2のコンデンサ8の電圧を第1のコンデンサの電圧より高くしているので、第2のコンデンサに流れる負荷電流のリップル電流値を低減できる。このため、第2のコンデンサの静電容量C2[μF]を第1のコンデンサ4の静電容量C1[μF]より小さくすることができるので、整流回路を小型化できる。
図2は、本発明の実施例2である整流回路の回路図である。本図2において、図1と同じ構成要件あるいは同じ機能については、図1と同じ符号を付し、詳細な説明は省略する。従って、図1の実施例1と異なる点について説明する。
本実施例2においては、実施例1に対し、第1のコンデンサ4の電圧を検出する電圧検出器13が付加される。上述したように、三相交流電源1の電圧が印加されるとき、昇圧動作を停止して、整流回路の出力電圧が目標とする電圧より大きくなることが防止されるが、これに対し、本実施例2では、昇圧制御回路12は、電圧検出器13からの信号に基づいて三相交流電源1の電圧が印加されたと判断したら、半導体スイッチング素子6がオフ状態となるように制御する。
図4に示すように、三相交流電源1の電圧が印加されるとき、第1のコンデンサ4の電圧は、第2のコンデンサ8の電圧よりも時間的に速く上昇する。従って、本実施例2によれば、電圧検出器13で検出される第1のコンデンサの電圧に基づいて昇圧動作を停止するので、整流回路の出力電圧の上昇を抑制できる。
図3は、本発明の実施例3である整流回路の回路図である。本図3において、図1,2と同じ構成要件あるいは同じ機能については、図1,2と同じ符号を付し、詳細な説明は省略する。従って、図1,2の実施例1,2と異なる点について説明する。
本実施例3においては、実施例1に対し、第1のコンデンサ4の電流を検出する電流検出器14が付加される。電流検出器14は、第1のコンデンサ4の低電位側と三相整流ダイオード2の低電位側の直流出力端子との間に流れる電流、すなわち平滑回路の電流を検出する。
上述したように、三相交流電源1の電圧が印加されるとき、昇圧動作を停止して、整流回路の出力電圧が目標とする電圧より大きくなることが防止されるが、これに対し、本実施例3では、昇圧制御回路12は、電流検出器14からの信号に基づいて三相交流電源1の電圧が印加されたと判断したら、半導体スイッチング素子6がオフ状態となるように制御する。
図4、図5に示すように、三相交流電源1の電圧が印加されるときは、第1のリアクトル3に流れる電流Irec1すなわち平滑回路の電流が、通常より大きな電流値かつ第2のリアクトル5に流れる電流Irec2より大きな電流値で検出される。このため、本実施例3によれば、電流検出器14で検出される平滑回路の電流に基づいて昇圧動作を停止するので、整流回路の出力電圧の上昇を高速かつ信頼性高く抑制できる。
なお、本発明は前述した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、前述した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、各実施形態の構成の一部について、他の構成の追加・削除・置き換えをすることが可能である。
例えば、平滑回路の第1のリアクトルを三分割して三相交流電源1側の各相に設けることができる。また、図1の整流回路において、三相交流電源1側にコモンモードチョークコイルを設けても良い。
1…三相交流電源、2…三相整流ダイオード、3…第1のリアクトル、4…第1のコンデンサ、5…第2のリアクトル、6…半導体スイッチング素子、7…逆流阻止用ダイオード、8…第2のコンデンサ、9…負荷、10…電流検出器、11…電圧検出器、12…昇圧制御回路、13…電圧検出器、14…電流検出器。
Claims (7)
- 三相交流電源に接続される三相全波整流器と、
前記三相全波整流器の直流出力側に接続される昇圧チョッパ回路と、
前記昇圧チョッパ回路の昇圧動作を制御する制御回路と、
を備える整流回路において、
前記三相全波整流器の出力電圧を平滑する平滑回路を備え、
前記昇圧チョッパ回路は、前記平滑回路の直流出力に接続されることを特徴とする整流回路。 - 請求項1に記載される整流回路において、
前記平滑回路は、前記三相全波整流器の直流出力に接続される第1のリアクトルと、前記第1のリアクトルを介して前記三相全波整流器の出力に接続される第1のコンデンサを有することを特徴とする整流回路。 - 請求項2に記載される整流回路において、
前記第1のリアクトルのインダクタンスの値は、前記昇圧チョッパ回路が備える昇圧用の第2のリアクトルのインダクタンスの値以上であることを特徴とする整流回路。 - 請求項2に記載される整流回路において、
前記昇圧チョッパ回路が備える昇圧用の第2のコンデンサの静電容量の値は、前記第1のコンデンサの静電容量の値よりも小さいことを特徴とする整流回路。 - 請求項1に記載の整流回路において、
前記三相交流電源の電圧が印加される時、前記制御回路は、前記昇圧チョッパ回路の前記昇圧動作を停止させることを特徴とする整流回路。 - 請求項5に記載の整流回路において、
前記制御回路は、前記三相交流電源の電圧が印加される時における前記平滑回路の出力電圧に基づいて、前記昇圧チョッパ回路の前記昇圧動作を停止させることを特徴とする整流回路。 - 請求項5に記載の整流回路において、
前記制御回路は、前記三相交流電源の電圧が印加される時に前記平滑回路に流れる電流に基づいて、前記昇圧チョッパ回路の前記昇圧動作を停止させることを特徴とする整流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015001458A JP2016127749A (ja) | 2015-01-07 | 2015-01-07 | 整流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015001458A JP2016127749A (ja) | 2015-01-07 | 2015-01-07 | 整流回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016127749A true JP2016127749A (ja) | 2016-07-11 |
Family
ID=56358285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015001458A Pending JP2016127749A (ja) | 2015-01-07 | 2015-01-07 | 整流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016127749A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018107862A (ja) * | 2016-12-22 | 2018-07-05 | 株式会社東芝 | 鉄道車両用電力変換装置 |
-
2015
- 2015-01-07 JP JP2015001458A patent/JP2016127749A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018107862A (ja) * | 2016-12-22 | 2018-07-05 | 株式会社東芝 | 鉄道車両用電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3634443B2 (ja) | 誘導性負荷用制御回路 | |
JP6569839B1 (ja) | 電力変換装置 | |
JP6220980B2 (ja) | 力率改善コンバータ、及び、力率改善コンバータを備えた電源装置 | |
JP6062058B2 (ja) | 電力変換装置 | |
US20160065077A1 (en) | Dc power supply equipment | |
JP6012822B1 (ja) | 電力変換装置 | |
AU2016240622A1 (en) | Three-phase/single-phase matrix converter | |
CN112134474A (zh) | 半导体装置 | |
JP2002010632A (ja) | Ac/dcコンバータ及びdc−dcコンバータ | |
JP2014050143A (ja) | Zソースインバータ | |
KR20200070298A (ko) | Ac-ac 컨버터 회로 | |
JP6142926B2 (ja) | 電力変換装置 | |
JP2011125102A (ja) | 電動機駆動用インバータ装置 | |
JP6651919B2 (ja) | 電源装置 | |
JP6179951B2 (ja) | 高調波抑制電源およびその制御回路 | |
JP2013085347A (ja) | 交流直流変換器 | |
US8836296B2 (en) | Power conversion apparatus | |
JP2000152647A (ja) | 系統連系インバータ | |
JPH11113256A (ja) | 3相力率改善形コンバータ | |
JP2016127749A (ja) | 整流回路 | |
JPH10174428A (ja) | 力率改善回路 | |
KR101804773B1 (ko) | 리플 제거 기능을 구비한 교류-직류 컨버터 회로 | |
JP2010110179A (ja) | 整流回路 | |
JP5950970B2 (ja) | 電力変換装置 | |
JP7258614B2 (ja) | 電力変換装置 |