WO2020071614A1 - 발광 장치 및 이의 제조 방법 - Google Patents

발광 장치 및 이의 제조 방법

Info

Publication number
WO2020071614A1
WO2020071614A1 PCT/KR2019/006991 KR2019006991W WO2020071614A1 WO 2020071614 A1 WO2020071614 A1 WO 2020071614A1 KR 2019006991 W KR2019006991 W KR 2019006991W WO 2020071614 A1 WO2020071614 A1 WO 2020071614A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
light emitting
emitting device
layer
disposed
Prior art date
Application number
PCT/KR2019/006991
Other languages
English (en)
French (fr)
Inventor
채종철
김현준
조현민
김경배
정민재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US17/281,500 priority Critical patent/US20210399040A1/en
Priority to EP19868353.4A priority patent/EP3863057A4/en
Priority to CN201980065203.XA priority patent/CN112789727A/zh
Publication of WO2020071614A1 publication Critical patent/WO2020071614A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0042—Assembling discrete nanostructures into nanostructural devices
    • B82B3/0052—Aligning two or more elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to an apparatus comprising a light emitting diode and a method for manufacturing the same.
  • a light emitting diode is a device that converts an electric signal into a form of light such as infrared light and visible light by using the properties of a compound semiconductor, and is used in home appliances, remote controls, electronic displays, and various automation devices.
  • the scope is gradually expanding.
  • attempts to apply a light emitting diode to a display device are expanding. For example, attempts are being made to use a light-emitting diode as a backlight of a display device, or to directly implement a self-luminous display device by miniaturizing the light-emitting diode into a fine pixel unit capable of displaying an image.
  • a structure capable of integrating a plurality of light emitting diodes is required in order to secure sufficient brightness for use in various types of devices while miniaturizing the light emitting diodes.
  • the light emitted from the side of the light emitting diode is reflected forward, thereby improving the light emission efficiency of the light emitting diode.
  • the manufacturing process of the light emitting device may be complicated due to the formation of a partition wall and the formation of a reflective electrode.
  • the problem to be solved by the present invention is to provide a light emitting device that can be manufactured through a more simplified process.
  • Another problem to be solved by the present invention is to provide a method of manufacturing a light emitting device capable of improving light emission efficiency.
  • a light emitting device for solving the above problems is a substrate, a first electrode disposed on the substrate and including holes and having an inclined surface formed along the edge of the holes, on the substrate
  • Light emitting electrodes disposed on the second electrodes positioned in the holes of the first electrode and disposed between the first electrode and the second electrodes and electrically connected to the first electrode and the second electrodes.
  • the light emitting device may further include a transistor electrically connected to the first electrode, and a power wiring electrically connected to the second electrodes.
  • the power wiring is disposed under the substrate, and each of the second electrodes may be electrically connected to the power wiring through a through hole through the substrate to expose the power wiring.
  • the first electrode includes a first metal bonding layer, a metal conductive layer disposed on the first metal bonding layer, and a second metal bonding layer disposed on the metal conductive layer, wherein
  • the metal conductive layer has a thickness greater than the thickness of the first metal bonding layer and a thickness greater than the thickness of the second metal bonding layer, and the inclined surface may be formed on the metal conductive layer.
  • the metal conductive layer may include a reflective material, and light emitted from the light emitting devices may be reflected by the metal conductive layer.
  • the inclination angle formed by the inclined surface based on the substrate may be less than 60 degrees and greater than 20 degrees.
  • the first taper angle of the inner wall of the metal conductive layer is different from the second taper angle of the outer wall of the metal conductive layer, and the inner wall of the metal conductive layer is adjacent to the second electrode. You can.
  • the inner wall of the metal conductive layer may be formed through a process different from the process of forming the outer wall of the metal conductive layer.
  • the light emitting device may further include a first pixel partition wall disposed on the first electrode, and the first pixel partition wall may include bank holes corresponding to the holes.
  • the light emitting device may further include a second pixel partition wall disposed on the second electrodes.
  • each of the second electrodes may include a first peripheral portion having a central portion, spaced apart from the central portion, and extending along an edge of the central portion and having mutually spaced ends, and the central portion and the first peripheral portion
  • the first electrode includes a first connection portion, and the first electrode extends along the edge of the center portion between the main body portion including the holes, the center portion, and the first peripheral portion, and is spaced apart between the first connection portion.
  • a second peripheral portion having ends, and a second connection portion connecting the second peripheral portion and the body portion across between the ends of the first peripheral portion may be included.
  • the central portion may have a circular plane shape, and each of the first peripheral portion and the second peripheral portion may have a ring shape in which a part of the plane is cut.
  • the light emitting device may include a first insulating layer disposed under the light emitting elements between the first electrode and the second electrodes, and cover the light emitting elements, and have both ends of each of the light emitting elements.
  • the organic insulating layer may further include a second contact electrode in contact with the second end of each of the light-emitting elements.
  • the light emitting device, the first contact electrode and the second contact electrode are disposed to face each other and are spaced apart, cover the first contact electrode and the second contact electrode, but the first contact electrode and the 2 may further include a second insulating layer disposed in regions spaced apart from each other.
  • the first contact electrode and the second contact electrode may be disposed on substantially the same plane.
  • each of the light emitting elements has a cylindrical shape, and a part of the lower surface of each of the light emitting elements may directly contact the first insulating layer.
  • a method of manufacturing a light emitting device for solving the above problems includes forming an electrode layer on a substrate; Patterning the electrode layer to form first pixel electrodes disposed independently of each other and an undivided electrode pattern surrounding the first pixel electrodes; Disposing light-emitting elements on the undivided electrode pattern and the first pixel electrodes; Forming an electric field between the non-separated electrode pattern and the first pixel electrodes to align the light emitting elements; And forming a first electrode surrounding at least one of the first pixel electrodes by patterning the unseparated electrode pattern.
  • the unseparated electrode pattern may have a net structure.
  • the forming of the first pixel electrodes and the undivided electrode pattern is disposed on the first pixel electrodes and the undivided electrode pattern, and the first pixel electrodes and the undivided electrode pattern are formed. And forming a first insulating layer positioned between the electrode patterns, and the light emitting device can be disposed on the first insulating layer.
  • the forming of the first pixel electrodes and the undivided electrode pattern further includes forming a first pixel partition wall on the first insulating layer, wherein the first pixel partition wall is Each of the first pixel electrodes may be enclosed in a plane overlapping with the un-separated electrode pattern.
  • the light emitting device may include a first electrode and a second electrode functioning as an integrated reflective electrode, so that the light emitting device can be manufactured through a more simplified process.
  • the first electrode is disposed in a form surrounding the second electrode, and the light emitting element is disposed between the first electrode and the second electrode, so that the arrangement area in which the light emitting element is disposed increases, and light emission efficiency can be improved.
  • a method of manufacturing a light emitting device may improve alignment efficiency of a light emitting device by forming an electric field using an unseparated electrode pattern before the first electrode is patterned.
  • FIG. 1 is a plan view of a light emitting device according to an embodiment.
  • FIG. 2 is a cross-sectional view showing an example of a light emitting device cut along the line I-I 'of FIG. 1.
  • FIG. 3 is a view showing an example of a light emitting device included in the light emitting device of FIG. 1.
  • FIG. 4 to 18 are views showing a manufacturing method of manufacturing the light emitting device of FIG. 1.
  • 19 is a cross-sectional view illustrating an example of a cropped light emitting device taken along line II-II 'of FIG. 1.
  • FIG. 20 is a plan view illustrating another example of the light emitting device cut along the line I-I 'of FIG. 1.
  • 21 is a plan view illustrating a display device according to another exemplary embodiment.
  • FIG. 23 is a cross-sectional view illustrating an example of a light emitting device cut along the line III-III 'of FIG. 22.
  • FIG. 24 is a cross-sectional view illustrating another example of the light emitting device cut along the line III-III 'of FIG. 22.
  • 25 is a circuit diagram of one pixel of a light emitting device according to an embodiment.
  • An element or layer being referred to as the "on" of another element or layer includes all cases in which another layer or other element is interposed immediately above or in between.
  • the same reference numerals refer to the same components throughout the specification.
  • FIG. 1 is a plan view of a light emitting device according to an embodiment.
  • the light emitting device 10 may include a first pixel PX1, a second pixel PX2, and a third pixel PX3.
  • the first pixel PX1, the second pixel PX2, and the third pixel PX3 may be repeatedly arranged along the first direction D1.
  • Each of the first pixel PX1, the second pixel PX2, and the third pixel PX3 may be a light emitting unit having a minimum unit emitting light.
  • each of the first pixel PX1, the second pixel PX2, and the third pixel PX3 may be a minimum unit of light emitting units that display colors included in the image have.
  • the first pixel PX1, the second pixel PX2, and the third pixel PX3 may emit light with different colors.
  • the first pixel PX1 emits light in a first color (eg, red)
  • the second pixel PX2 emits light in a second color (eg, green)
  • the third pixel ( PX3) may emit light in a third color (for example, blue).
  • the color may be realized through a combination of colors emitted by the first pixel PX1, the second pixel PX2, and the third pixel PX3.
  • the first pixel PX1, the second pixel PX2, and the third pixel PX3 will be described later with reference to FIG. 19.
  • the first pixel PX1, the second pixel PX2, and the third pixel PX3 may be substantially the same as each other except for colors emitting light.
  • common features of the first pixel PX1, the second pixel PX2, and the third pixel PX3 will be described based on the first pixel PX1, and repeated descriptions will not be repeated. .
  • the first pixel PX1 includes a first electrode 330 (or a pixel electrode), a second electrode 340 (or a common electrode), and light emitting elements ( 350).
  • the circuit board 100 may be included in the light emitting device 10.
  • the circuit board 100 may include a transistor (not shown) and a power electrode 162 that supplies current to the first pixel PX1.
  • the circuit board 100 will be described later with reference to FIG. 2.
  • the first electrode 330 may be disposed on the circuit board 100.
  • the first electrode 330 may have a rectangular shape in which the length in the first direction D1 is longer than the length in the second direction D2, but is not limited thereto.
  • the first electrode 330 may include a plurality of holes.
  • the first electrode 330 may include a first hole HOL1, a second hole HOL2, and a third hole HOL3 arranged along the second direction D2, but is not limited thereto. It is not.
  • the first electrode 330 may include two, four or more holes, or one hole.
  • the first electrode 330 includes a first hole HOL1, a second hole HOL2, and a third hole HOL3.
  • Each of the first hole HOL1, the second hole HOL2, and the third hole HOL3 forms a closed loop in a plan view and may not be connected to the outside.
  • each of the first hole HOL1, the second hole HOL2, and the third hole HOL3 may have a circular planar shape. However, this is exemplary and is not limited thereto. If each of the first hole HOL1, the second hole HOL2, and the third hole HOL3 can provide a space in which the second electrode 340 is disposed, the shape is not limited, for example. It may have a flat shape such as an ellipse, a polygon over a rectangle, and the like.
  • the second electrode 340 may be disposed on the circuit board 100.
  • a plurality of second electrodes 340 may be provided, and for example, three second electrodes 340 may be provided corresponding to the first to third holes HOL1, HOL2, and HOL3.
  • the second electrodes 340 may be located in the first to third holes HOL1, HOL2, and HOL3, respectively.
  • the second electrodes 340 may be surrounded by the first electrode 330.
  • the light emitting elements 350 are disposed between the first electrode 330 and the second electrodes 340 on the circuit board 100, and are electrically connected to the first electrode 330 and the second electrodes 340. You can.
  • the light emitting device 350 may be repeatedly arranged along the edge of the second electrodes 340 in the first hole HOL1 of the first electrode 330.
  • the light-emitting elements 350 may be arranged irregularly (or with non-uniform spacing), but are not limited thereto.
  • the light emitting elements 350 may be repeatedly arranged at equal intervals (or an isometric angle based on the center of the area of the second electrode 340).
  • the second electrode 340 may be electrically connected to the power electrode 162.
  • the power electrode 162 is disposed inside the circuit board 100 and extends along the second direction D2 and may be connected to the second electrodes 340.
  • a contact hole 319_2 (or a fifth contact hole) exposing the power electrode 162 through the upper surface of the circuit board 100 is formed on the circuit board 100, and the second electrodes 340 are in contact.
  • the power electrode 162 may be electrically connected to the hole 319_2 (or the fifth contact hole).
  • the first electrode 330 includes first to third holes HOL1, HOL2, and HOL3, and the second electrodes 340 include first to third holes HOL1,
  • Each of the light emitting elements 350 may be repeatedly disposed along the edge of the second electrodes 340 in the first to third holes HOL1, HOL2, and HOL3.
  • the arrangement area (or arrangement space) in which the light emitting element 350 is disposed between the first electrode 330 and the second electrodes 340 is an arrangement area formed between electrodes having a straight line ( That is, an area larger than the area where the light emitting device is disposed), and more light emitting devices 350 may be arranged, and accordingly, the maximum luminance of the light emitting device 10 may be improved.
  • the power electrode 162 is illustrated to extend in the second direction D2 (eg, the column direction) and cross the first to third pixels PX1, PX2, and PX3, respectively.
  • the power electrode 162 is not limited thereto.
  • the power electrode 162 may extend in a row direction or may be arranged in a mesh shape.
  • FIG. 2 is a cross-sectional view showing an example of a light emitting device cut along the line I-I 'of FIG. 1.
  • the light emitting device 10 may include a circuit board 100 (or a circuit element layer) and a light emitting element layer 300.
  • the circuit board 100 includes a substrate 110, a first transistor 120 (or a first thin film transistor, a first switching element), and a second transistor 140 (or a second thin film transistor, a second switching element) ).
  • Each of the transistors 120 and 140 may include active layers 126 and 146, gate electrodes 121 and 141, source electrodes 124 and 144, and drain electrodes 123 and 143.
  • the light emitting device layer 300 may include a first electrode 330, a second electrode 340, and a light emitting device 350.
  • the above-described transistors 120 and 140, the first electrode 330, the second electrode 340, and the light emitting device 350 may constitute a pixel circuit. A specific example of the pixel circuit is illustrated in FIG. 25.
  • 25 is a circuit diagram of one pixel of a light emitting device according to an embodiment.
  • the pixel circuit includes a first transistor TR1 (“120” in FIG. 2), a second transistor TR2 (“140” in FIG. 2), a capacitor Cst, and a light emitting diode (LED). can do.
  • the first transistor TR1 may be a driving transistor
  • the second transistor TR2 may be a switching transistor.
  • FIG. 25 illustrates a case where both the first transistor TR1 and the second transistor TR2 are PMOS transistors, one or all of the first transistor TR1 and the second transistor TR2 may be NMOS transistors. .
  • the source electrode of the first transistor TR1 (“124" in FIG. 2) is connected to the first power supply line ELVDDL, and the drain electrode (FIG. 2 "123") is the anode electrode of the organic light emitting diode (OLED). It is connected to the first electrode 330 of 2.
  • the source electrode (“144" in FIG. 2) of the second transistor TR2 is connected to the data line DL, and the drain electrode (“143” in FIG. 2) is the gate electrode (FIG. 2) of the first transistor TR1. (128 “).
  • the capacitor Cst is connected between the gate electrode and the source electrode of the first transistor TR1.
  • the cathode electrode of the light emitting diode (LED) (the second electrode 340 of FIG. 2 is provided with the second power voltage ELVSS.
  • the second power voltage ELVSS is the first provided from the first power wiring ELVDDL. It may be a voltage lower than the power supply voltage ELVDD.
  • the second transistor TR2 may output a data signal applied to the data line DL in response to the scan signal applied to the scan line GL.
  • the capacitor Cst may charge a voltage corresponding to the data signal received from the second transistor TR2.
  • the first transistor TR1 may control the driving current flowing in the light emitting diode LED in response to the amount of charge stored in the capacitor Cst.
  • the equivalent circuit of FIG. 25 is only one embodiment, and the pixel circuit may include a larger number (eg, 7) of transistors and capacitors.
  • the circuit board 100 includes a substrate 110, a buffer layer 115, a semiconductor layer, a first insulating layer 170, a first conductive layer, a second insulating layer 180, and a second conductive layer A layer, a third insulating layer 190, a third conductive layer and a fourth insulating layer 310 may be included.
  • the substrate 110 may be an insulating substrate.
  • the substrate 110 may be made of an insulating material such as glass, quartz, or polymer resin.
  • polymer materials include polyethersulphone (PES), polyacrylate (PA), polyarylate (PAR), polyetherimide (PEI), and polyethylene napthalate (PEN).
  • PET polyethylene terepthalate
  • PPS polyphenylene sulfide
  • PET polyallylate
  • PI polyimide
  • PC polycarbonate
  • CAT cellulose triacetate
  • CAP cellulose acetate propionate
  • the substrate 110 may be a rigid substrate, but may also be a flexible substrate capable of bending, folding, rolling, and the like.
  • the buffer layer 115 may be disposed on the substrate 110.
  • the buffer layer 115 may prevent the diffusion of impurity ions, prevent penetration of moisture or outside air, and may perform a surface planarization function.
  • the buffer layer 115 may include silicon nitride, silicon oxide, or silicon oxynitride.
  • a semiconductor layer may be disposed on the buffer layer 115.
  • the semiconductor layer may include a first active layer 126 of the first transistor 120, a second active layer 146 of the second transistor 140, and an auxiliary layer 163.
  • the semiconductor layer may include polycrystalline silicon, monocrystalline silicon, and oxide semiconductor.
  • the first insulating layer 170 may be disposed on the semiconductor layer.
  • the first insulating layer 170 may cover the semiconductor layer.
  • the first insulating layer 170 may function as a gate insulating layer of the transistor.
  • the first insulating layer 170 may include silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, hafnium oxide, zirconium oxide, titanium oxide, and the like. These may be used alone or in combination with each other.
  • a first conductive layer may be disposed on the first insulating layer 170.
  • the first conductive layer has the first insulating layer 170 interposed therebetween, the first gate electrode 121 disposed on the first active layer 126 of the first transistor 120, and the second of the second transistor 140.
  • the second gate electrode 141 disposed on the active layer 146 and the power wiring 161 disposed on the auxiliary layer 163 may be included.
  • the first conductive layer is molybdenum (Mo), aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd), It may include one or more metals selected from iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W), and copper (Cu).
  • the first conductive layer may be a single film or a multilayer film.
  • the second insulating layer 180 may be disposed on the first conductive layer.
  • the second insulating layer 180 may be made of an inorganic insulating material such as silicon oxide, silicon nitride, silicon oxynitride, hafnium oxide, aluminum oxide, titanium oxide, tantalum oxide, and zinc oxide.
  • a second conductive layer may be disposed on the second insulating layer 180.
  • the second conductive layer may include a capacitor electrode 128 disposed on the first gate electrode 121 with the second insulating layer interposed therebetween.
  • the capacitor electrode 128 may form a storage capacitor (eg, a capacitor that stores or maintains an electrical signal) together with the first gate electrode 121.
  • the second conductive layer is similar to the first conductive layer, molybdenum (Mo), aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel Contains one or more metals selected from (Ni), neodymium (Nd), iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W), copper (Cu) can do.
  • the third insulating layer 190 may be disposed on the second conductive layer.
  • the third insulating layer 190 may be an interlayer insulating layer.
  • the third insulating layer 190 may perform a surface planarization function.
  • the third insulating layer 190 is an acrylic resin (polyacrylates resin), epoxy resin (epoxy resin), phenolic resin (phenolic resin), polyamides resin (polyamides resin), polyimide resin (polyimides rein), unsaturated polyester It may include organic insulating materials such as unsaturated polyesters resin, poly phenylenethers resin, polyphenylenesulfides resin, or benzocyclobutene (BCB).
  • a third conductive layer may be disposed on the third insulating layer 190.
  • the third conductive layer includes the first drain electrode 123 and the first source electrode 124 of the first transistor 120, the second drain electrode 143 and the second source electrode 144 of the second transistor 140. , And a power electrode 162 disposed on the power wiring 161.
  • the first source electrode 124 and the first drain electrode 123 are respectively the first active layer 126 through the first contact hole 129 passing through the third insulating layer 190 and the second insulating layer 180. It can be electrically connected to.
  • the second source electrode 144 and the second drain electrode 143 each have a second active layer 146 through a second contact hole 149 penetrating the third insulating layer 190 and the second insulating layer 180. It can be electrically connected to.
  • the power electrode 162 may be electrically connected to the power wiring 161 through a third contact hole 169 penetrating through the third insulating layer 190 and the second insulating layer 180.
  • the third conductive layer is aluminum (Al), molybdenum (Mo), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd), It may include one or more metals selected from iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W), and copper (Cu).
  • the third conductive layer may be a single film or a multilayer film.
  • the third conductive layer may be formed of a stacked structure such as Ti / Al / Ti, Mo / Al / Mo, Mo / AlGe / Mo, Ti / Cu.
  • the fourth insulating layer 310 may be disposed on the third conductive layer.
  • the fourth insulating layer 310 is an acrylic resin (polyacrylates resin), epoxy resin (epoxy resin), phenolic resin (phenolic resin), polyamides resin (polyamides resin), polyimide resin (polyimides rein), unsaturated polyester It may be made of organic materials such as unsaturated polyesters resin, poly phenylenethers resin, polyphenylenesulfides resin or benzocyclobutene (BCB).
  • the surface of the fourth insulating layer 310 may be flat.
  • the first electrode 330 and the second electrode 340 may be disposed on the fourth insulating layer 310.
  • the first electrode 330 may be electrically connected to the first drain electrode 123 of the first transistor 120 through the fourth contact hole 319_1 passing through the fourth insulating layer 310.
  • the second electrode 340 is spaced apart from the first electrode 330 and may be electrically connected to the power electrode 162 through a fifth contact hole 319_2 passing through the fourth insulating layer 310.
  • the first electrode 330 and the second electrode 340 are aluminum (Al), molybdenum (Mo), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel Contains one or more metals selected from (Ni), neodymium (Nd), iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W), copper (Cu) can do.
  • the first electrode 330 and the second electrode 340 may be a single film or a multilayer film.
  • the first electrode 330 and the second electrode 340 may be formed of a stacked structure such as Ti / Al / Ti, Mo / Al / Mo, Mo / AlGe / Mo, Ti / Cu.
  • the first electrode 330 and the second electrode 340 may include a reflective material (or a material having a high reflectivity) having reflective properties that reflect light.
  • the reflective material is silver (Ag), magnesium (Mg), chromium (Cr), gold (Au), platinum (Pt), nickel (Ni), copper (Cu), tungsten (W), aluminum (Al), Aluminum-lithium (Al-Li), magnesium-indium (Mg-In) and magnesium-silver (Mg-Ag) may include one or more selected from the group consisting of.
  • the first electrode 330 and the second electrode 340 may function as a reflective partition wall reflecting light emitted from the side surface of the light emitting device 350.
  • At least one of the thickness of the first electrode 330 and the thickness of the second electrode 340 may be greater than the thickness of the light emitting device 350.
  • the thickness of the first electrode 330 and the thickness of the second electrode 340 are positioned in the thickness direction of the light emitting element 350, the angle at which light is emitted from the light emitting element 350, and the distance from the light emitting element 350.
  • the thickness of the first electrode 330 and the thickness of the second electrode 340 may be larger than the thickness of the light emitting device 350 (for example, 5000 mm 2).
  • the thickness of the first electrode 330 may be 6000 ⁇ or more, 8000 ⁇ or more, 10000 ⁇ or more, or 20000 ⁇ or more.
  • the thickness of the first electrode 330 and the thickness of the second electrode 340 may be greater than the length of the light emitting device 350 (or the maximum length, for example, 30000 mm 3).
  • the thickness of the first electrode 330 may be 40000 mm 2 or more.
  • the thickness of the first electrode 330 and the thickness of the second electrode 340 may be less than 100000 mm 2.
  • the first electrode 330 and the second electrode 340 may have an inclined sidewall or a tapered cross-sectional shape.
  • the inner wall 332_S1 (or the first inclined surface) of the first electrode 330 adjacent to the light emitting device 350 may form an acute angle with the fourth insulating layer 310.
  • the outer wall 342_S1 (or an inclined surface) of the second electrode 340 adjacent to the light emitting device 350 may form an acute angle with the fourth insulating layer 310. That is, the inner wall 332_S1 of the first electrode 330 and the outer wall 342_S1 of the second electrode 330 positioned adjacent to the light emitting device 350 may be formed to be inclined.
  • the light emitted from the side surface of the light emitting element 350 may be generally reflected upward by the inner wall 332_S1 of the first electrode 330 and the outer wall 342_S1 of the second electrode 340.
  • the outer wall 332_S2 (or the second inclined surface) of the first electrode 330 may also be formed at an acute angle or inclined with the fourth insulating layer 310.
  • the first inclination angle ⁇ 1 (or the first taper angle) of the inner wall 332_S1 (or the first inclined surface) of the first electrode 330 is 60 degrees or less, or 20 It may be 60 to 60 degrees, or 40 to 50 degrees. In this case, light emitted from the side surface of the light emitting element 350 may be reflected toward the upper portion in the region occupied by the first pixel PX1 illustrated in FIG. 1.
  • the inclination angle of the outer wall 342_S1 of the second electrode 340 may be the same as or similar to the first inclination angle ⁇ 1.
  • the inner wall 332_S1 of the first electrode 330 and the outer wall 342_S1 of the second electrode 340 are through the same process (for example, a patterning process, a mask process, or an etching process).
  • the first inclined surface of the first electrode 330 and the inclined surface of the second electrode 340 may be substantially the same.
  • the first inclination angle ⁇ 1 of the inner wall 332_S1 of the first electrode 330 is the second inclination angle ⁇ 2 of the outer wall 332_S2 of the first electrode 330 (or the second taper angle) ).
  • the inner wall 332_S2 of the first electrode 330 is a side surface formed along the outer edge of the first electrode 330, spaced apart from the second electrode 340, and another pixel (eg, the second The first electrode of the pixel PX2 may be adjacent to or opposite to the first electrode.
  • the outer wall 332_S2 of the first electrode 330 is formed through a process different from the process (or time) in which the inner wall 332_S1 of the first electrode 330 is formed (or, at a point in time) (or It may be formed at another point in time), and the outer wall 332_S2 of the first electrode 330 need not function as a reflective partition wall reflecting light in a specific direction. Accordingly, the second inclination angle ⁇ 2 of the outer wall 332_S2 of the first electrode 330 may be different from the first inclination angle ⁇ 1 of the inner wall 332_S1 of the first electrode 330. For example, the second inclination angle ⁇ 2 of the outer wall 332_S2 of the first electrode 330 may be greater than the first inclination angle ⁇ 1 of the inner wall 332_S1 of the first electrode 330.
  • the second inclination angle ⁇ 2 of the outer wall 332_S2 of the first electrode 330 may be smaller than the first inclination angle ⁇ 1 of the inner wall 332_S1 of the first electrode 330, and the first electrode The second inclination angle ⁇ 2 of the outer wall 332_S2 of 330 may be the same as the first inclination angle ⁇ 1 of the inner wall 332_S1 of the first electrode 330.
  • the first electrode 330 and the second electrode 340 may include first metal bonding layers 331 and 341, metal conductive layers 332 and 342, and second metal bonding layers 333 and 343. It may include. Based on the first electrode 330, the first metal bonding layer 331 is disposed on the circuit board 100 (or the fourth insulating layer 310), and the lower conductive layer (eg, the first electrode) The drain electrode 123 and the power electrode 162 may have low contact resistance.
  • the metal conductive layer 332 is disposed on the first metal bonding layer 331 and may have excellent electrical conductivity (or conductivity).
  • the second metal bonding layer 333 is disposed on the metal conductive layer 332 and may have a relatively excellent bonding strength with the fifth insulating layer 510 to be described later.
  • the metal conductive layer 332 may have a thickness greater than the thickness of the first metal bonding layer 331 and may also have a thickness greater than the thickness of the second metal bonding layer 332.
  • the inclined inner wall 332_S1 and the outer wall 332_S2 of the first electrode 330 may be formed on the metal conductive layer 332.
  • the inclined outer wall 342_S1 of the second electrode 340 may be formed on the metal conductive layer 342.
  • the metal conductive layer 332 has a relatively large thickness, and also, as the first electrode 330 is formed relatively thick, the resistance value of the first electrode 330 may be relatively small. Accordingly, the drop of the electrical signal (for example, a data signal corresponding to an image, or a power supply V used in the arrangement of the light emitting element 350 described later) by the first electrode 330 (for example, IR drop) may be reduced, and the alignment efficiency of the light emitting device 350 may be improved.
  • the electrical signal for example, a data signal corresponding to an image, or a power supply V used in the arrangement of the light emitting element 350 described later
  • a fifth insulating layer 510 may be disposed on a portion of the first electrode 330 and the second electrode 340.
  • the fifth insulating layer 510 may be disposed in a space between the first electrode 330 and the second electrode 340.
  • the fifth insulating layer 510 may include a first insulating pattern 511, a second insulating pattern 512 and a third insulating pattern 513.
  • the first insulating pattern 511 forms a closed loop along the edges of the holes HOL1, HOL2, and HOL3 of the first electrode 330 (or the edge of the second electrode 340) in a plan view, for example , May have a ring shape in a plane.
  • the second insulating pattern 512 may be disposed on the first electrode 330, and the third insulating pattern 513 may be disposed on the second electrode 340.
  • the first insulating pattern 511 may be disposed between the light emitting device 350 and the fourth insulating layer 310.
  • the lower surface of the first insulating pattern 511 contacts the fourth insulating layer 310, and the light emitting device 350 may be disposed on the upper surface of the first insulating pattern 511.
  • the first insulating pattern 511 is in contact with the first electrode 330 and the second electrode 340 on both sides, thereby physically separating the first electrode 330 and the second electrode 340, and the first electrode
  • the 330 and the second electrode 340 may be prevented from being directly connected to each other. That is, the first insulating pattern 511 can prevent the first electrode 330 and the second electrode 340 from being directly and electrically connected to each other on the same plane.
  • the fifth insulating layer 510 (or the first insulating pattern 511) is a portion of the first electrode 330 and the second electrode 340, for example, the first electrode 330 and the second electrode 340 ) May overlap with some of the inclined surfaces formed in opposite directions.
  • both ends of the first insulating pattern 511 may cover an inclined surface in which the first electrode 330 and the second electrode 340 are formed to face each other.
  • the first insulating pattern 511 may protect regions overlapping with the first electrode 330 and the second electrode 340 and electrically insulate them.
  • the first semiconductor layer 351 and the second semiconductor layer 352 of the light emitting device 350 to be described later may be prevented from directly contacting other substrates, thereby preventing damage to the light emitting device 350.
  • the first insulating pattern 511 is shown to extend longer than the light emitting device 350, but is not limited thereto.
  • the first insulating pattern 511 has a length similar to that of the light emitting element 350, and both sides of the first insulating pattern 511 may be aligned with both sides of the light emitting element 350.
  • the first electrode 330 and the second electrode 340 are spaced apart by a predetermined distance, and the spaced apart distance may be equal to or less than the length of the light emitting device 350. In this case, electrical contact between the first and second electrodes 330 and 340 and the light emitting device 350 may be smoothly performed.
  • Pixel partitions 421 and 422 may be formed on the fifth insulating layer 510.
  • the pixel partition walls 421 and 422 may define a boundary between the pixels PX1, PX2, and PX3.
  • the pixel partition walls 421 and 422 may define an area in which the light emitting device solution S (that is, the solution including the light emitting device 350), which will be described with reference to FIG. 10, is disposed by an inkjet printing method or the like.
  • the first pixel partition wall 421 may be disposed on the second insulating pattern 512, and the second pixel partition wall 422 may be disposed on the third insulating pattern 413.
  • the second pixel partition wall 422 may be omitted.
  • the first pixel partition wall 421 is overlapped with the second insulating pattern 512, but is not limited thereto.
  • the first pixel partition wall 421 may be disposed to overlap the outer surface of the first electrode 330.
  • the light emitting device 350 may be disposed between the first electrode 330 and the second electrode 340.
  • the light emitting device 350 may emit light of different colors depending on the material of the active material layer.
  • the pixels PX1, PX2, and PX3 may emit light of different colors.
  • the pixels PX1, PX2, and PX3 may emit blue, green, or red light, respectively.
  • the light emitting devices 350 emit light of a wavelength band of the same color so that the pixels PX1, PX2, and PX3 emit light of the same color (eg, blue). Further, light emitting elements emitting light of different color wavelength bands may be disposed in one pixel (eg, the first pixel PX1) to emit light of different colors (eg, white).
  • the light emitting device 350 may be a light emitting diode (LED).
  • the light emitting device 350 may be a nano-structure having a size of generally nano-units.
  • the light emitting device 350 may be an inorganic light emitting diode made of an inorganic material.
  • the light emitting device 350 is an inorganic light emitting diode, when a light emitting material having an inorganic crystal structure is disposed between two electrodes facing each other and an electric field is formed in a specific direction in the light emitting material, a specific polarity of the inorganic light emitting diode is formed. It can be aligned between the two electrodes. The alignment of the light emitting elements 350 will be described later with reference to FIG. 11.
  • the sixth insulating layer 520 is disposed on the light emitting device 350 to protect the light emitting device 350 and fix the light emitting device 350 between the first electrode 330 and the second electrode 340. have.
  • the sixth insulating layer 520 is also disposed on the outer surface of the light emitting device 350 to fix the light emitting device 350.
  • the sixth insulating layer 520 is disposed on a portion of the outer surface of the light emitting device 350, and both sides of the light emitting device 350 may be disposed to be exposed.
  • the sixth insulating layer 520 may include an insulating inorganic material.
  • a defect of inorganic crystals may occur in an upper surface, an outer circumferential surface of the light emitting device 350, and an area adjacent to the light emitting device 350.
  • the inorganic material layer may be excessively etched or the contacted materials may be separated due to defects in a mask process performed later.
  • a gap may be formed between the light emitting device 350 and the fourth insulating layer 310.
  • the sixth insulating layer 520 may be formed non-uniformly on the light emitting device 350 due to poor thin film coverage.
  • the contact electrode material may be cut off and the light emitting element 350 may be electrically disconnected.
  • the seventh insulating layer 530 may be disposed on the sixth insulating layer 520.
  • a cross section of the seventh insulating layer 530 may be disposed on a cross section of the sixth insulating layer 520, and the seventh insulating layer 530 is disposed to cover the outer surface of at least a portion of the sixth insulating layer 520 It may be.
  • the seventh insulating layer 530 may fill defects that may be formed in the inorganic material layer, such as the sixth insulating layer 520, or voids formed under the light emitting device 350. Accordingly, a defect in thin film coating property of the sixth insulating layer 520 can be solved, and disconnection of the contact electrode material can be prevented. Also, the sixth insulating layer 520 may be planarized by the seventh insulating layer 530. When the upper surfaces of the sixth insulating layer 520 are planarized by the seventh insulating layer 530, subsequent processes for forming the first contact electrode 360 and the second contact electrode 370 may be performed relatively smoothly. It might be.
  • the length of the seventh insulating layer 530 may be shorter than the length of the light emitting element 350, and in this case, the light emitting element 350 and the seventh insulating layer 530 may be stacked in a stepwise manner.
  • the first contact electrode 360 and the second contact electrode 370 may be disposed on the seventh insulating layer 530.
  • the first contact electrode 360 is disposed on the first electrode 330 and may overlap with at least a portion of the seventh insulating layer 530.
  • the second contact electrode 370 is disposed on the second electrode 340 but is spaced apart from the first contact electrode 360 and may contact at least a portion of the seventh insulating layer 530.
  • the first contact electrode 360 and the second contact electrode 370 are first exposed partially by the fifth insulating layer 510 (or the second insulating pattern 512 and the third insulating pattern 513).
  • the electrode 330 and the second electrode 340 may be electrically connected to each.
  • the first contact electrode 360 and the second contact electrode 370 are upper surfaces of the first electrode 330 and the second electrode 340 (ie, the second insulating pattern 512 and the third insulating pattern 513). Can be disposed on each).
  • the first contact electrode 360 and the second contact electrode 370 may contact the upper surfaces (and / or side surfaces and inclined surfaces) of the first electrode 330 and the second electrode 340.
  • the first contact electrode 360 and the second contact electrode 370 may contact the first semiconductor layer 351 and the second semiconductor layer 352 of the light emitting device 350, respectively. Accordingly, the first contact electrode 360 and the second contact electrode 370 may transmit signals applied to the first electrode 330 and the second electrode 340 to the light emitting device 350.
  • the first contact electrode 360 is disposed to cover it on the first electrode 330, and the lower surface thereof may partially contact the light emitting device 350 and the seventh insulating layer 530.
  • One end of the first contact electrode 360 in the direction in which the second electrode 340 is disposed may be disposed on the seventh insulating layer 530.
  • the second contact electrode 370 is disposed to cover it on the second electrode 340, but the lower surface thereof may partially contact the light emitting device 350, the seventh insulating layer 530, and the eighth insulating layer 540. have.
  • One end of the second contact electrode 370 in the direction in which the first electrode 330 is disposed may be disposed on the eighth insulating layer 540.
  • the first contact electrode 360 and the second contact electrode 370 may be disposed spaced apart from each other on the seventh insulating layer 530 or the eighth insulating layer 540. That is, the first contact electrode 360 and the second contact electrode 370 are in contact with the light emitting device 350 and the seventh insulating layer 530 or the eighth insulating layer 540, but the seventh insulating layer 530 ), They may not be connected to each other. As the first contact electrode 360 and the second contact electrode 370 are physically spaced, different voltages may be applied to each other. For example, the first contact electrode connected to the first electrode 330.
  • the 360 is applied with an electric signal (eg, a driving voltage) applied from the first transistor 120 to the first electrode 330 through the fourth contact hole 319_1 passing through the fourth insulating layer 310.
  • an electric signal eg, a driving voltage
  • the second contact electrode 370 connected to the second electrode 340 is second from the power wiring 161 and the power electrode 162 through a fifth contact hole 319_2 passing through the fourth insulating layer 310.
  • the power voltage applied to the electrode 340 may be applied. However, it is not limited thereto.
  • the first contact electrode 360 and the second contact electrode 370 may include a conductive material.
  • it may include ITO, IZO, ITZO, aluminum (Al), and the like. However, it is not limited thereto.
  • the first contact electrode 360 and the second contact electrode 370 are substantially on the first electrode 330 and the second electrode 340 so that the first electrode 330 and the second electrode 340 can be contacted. It can be arranged in the same pattern.
  • the eighth insulating layer 540 is disposed on the first contact electrode 360 to physically separate the first contact electrode 360 and the second contact electrode 370 and prevent them from being directly connected to each other. can do.
  • the eighth insulating layer 540 is disposed to cover the first contact electrode 360, so that the light emitting device 350 is not overlapped with some regions of the light emitting device 350 so that it can be connected to the second contact electrode 370. Can be deployed.
  • the eighth insulating layer 540 may partially contact the first contact electrode 360 and the seventh insulating layer 530 on the upper surface of the seventh insulating layer 530.
  • the eighth insulating layer 540 may be disposed to cover one end of the first contact electrode 360 on the upper surface of the seventh insulating layer 530. Accordingly, the eighth insulating layer 540 may protect the first contact electrode 360 and prevent the first contact electrode 360 from being directly connected to the second contact electrode 370.
  • One end of the eighth insulating layer 540 in the direction in which the second electrode 340 is disposed is disposed to cover the seventh insulating layer 530 and may be aligned with one side of the sixth insulating layer 520. .
  • the eighth insulating layer 540 may be omitted. Accordingly, the first contact electrode 360 and the second contact electrode 370 may be disposed on substantially the same plane, and the second contact electrode 360 and the second contact by the passivation layer 550 to be described later The electrodes 370 are physically separated and may not be directly connected to each other.
  • the passivation layer 550 is formed on the eighth insulating layer 540 and the second contact electrode 370 to function to protect members disposed on the fourth insulating layer 310 against the external environment. have.
  • the passivation layer 550 may cover them. That is, the passivation layer 550 may be disposed to cover the first electrode 330, the second electrode 340, the light emitting device 350, and the like.
  • the passivation layer 550 may be formed on the first contact electrode 360 and the second contact electrode 370. In this case, the passivation layer 550 may electrically insulate the first contact electrode 360 and the second contact electrode 370 from each other.
  • each of the fifth insulating layer 510, the sixth insulating layer 520, the eighth insulating layer 540, and the passivation layer 550 may include an inorganic insulating material.
  • the fifth insulating layer 510, the sixth insulating layer 520, the eighth insulating layer 540, and the passivation layer 550 are silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride ( SiOxNy), aluminum oxide (Al2O3), and aluminum nitride (AlN).
  • the fifth insulating layer 510, the sixth insulating layer 520, the eighth insulating layer 540, and the passivation layer 550 may be made of the same material, but may be made of different materials. In addition, various materials that impart insulation to the fifth insulating layer 510, the sixth insulating layer 520, the eighth insulating layer 540, and the passivation layer 550 may be applied.
  • the fifth insulating layer 510, the eighth insulating layer 540, and the passivation layer 550 may further include an organic insulating material such as the seventh insulating layer 530.
  • an organic insulating material included in the seventh insulating layer 530 is not particularly limited as long as it is within a range that does not affect the properties of the light emitting device solution S.
  • the organic insulating material is an epoxy-based resin, a cato-based resin, a polyimide-based resin, an acrylic-based resin, a siloxane-based resin, and a silsesquioxane-based resin. It may include at least one selected from the group consisting, but is not limited thereto.
  • the display device 10 includes a first electrode 330 and a second electrode 340 made of a reflective material and having a relatively thick and inclined surface, and the first electrode 330 and A light emitting device 350 disposed between the second electrodes 340 may be included. That is, the first electrode 330 and the second electrode 340 are configured as integrated reflective electrodes instead of including separate partition walls, electrodes, and reflective electrodes, thereby simplifying the manufacturing process of the display device 10. You can.
  • first electrode 330 and the second electrode 340 are formed to be relatively thick, so that their resistance values can be relatively reduced, and thus applied to the first electrode 330 and the second electrode 340.
  • the drop of the electrical signal for example, a power source for aligning the light emitting element 350, or a data signal for displaying an image
  • the light emission efficiency of the light emitting device 10 or the light emitting element 350 is Alignment efficiency
  • display quality can be improved.
  • FIG. 3 is a view showing an example of a light emitting device included in the light emitting device of FIG. 1.
  • the light emitting device 350 may include semiconductor layers 351 and 352 and an active material layer 353 disposed between the semiconductor layers 351 and 352.
  • the light emitting device 350 may further include an insulating material layer 358. Electrical signals applied from the first electrode 330 and the second electrode 340 may be transmitted to the active material layer 353 through the semiconductor layers 351 and 352 to emit light.
  • the first semiconductor layer 351 may be an n-type semiconductor layer.
  • the first semiconductor layer 351 when the light emitting device 350 emits light in a blue wavelength band, the first semiconductor layer 351 includes InxAlyGa1-x-yN (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ It may be a semiconductor material having the formula 1).
  • it may be any one or more of InAlGaN, GaN, AlGaN, InGaN, AlN, and InN doped with n-type.
  • the first semiconductor layer 351 may be doped with a first conductive dopant, for example, the first conductive dopant may be Si, Ge, Sn, or the like.
  • the length of the first semiconductor layer 351 may have a range of 1.5 ⁇ m to 5 ⁇ m, but is not limited thereto.
  • the second semiconductor layer 352 may be a p-type semiconductor layer.
  • the second semiconductor layer 352 may include InxAlyGa1-x-yN (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ It may be a semiconductor material having the formula 1).
  • it may be any one or more of InAlGaN, GaN, AlGaN, InGaN, AlN and InN doped with p-type.
  • the second semiconductor layer 352 may be doped with a second conductive dopant, for example, the second conductive dopant may be Mg, Zn, Ca, Se, Ba, or the like.
  • the length of the second semiconductor layer 352 may have a range of 0.08 ⁇ m to 0.25 ⁇ m, but is not limited thereto.
  • the active material layer 353 is disposed between the first semiconductor layer 351 and the second semiconductor layer 352, and may include a single or multiple quantum well structure material. However, the present invention is not limited thereto, and the active material layer 353 may have a structure in which a semiconductor material having a large band gap energy and a semiconductor material having a small band gap energy are alternately stacked.
  • the active material layer 353 may emit light by combining electron-hole pairs according to electrical signals applied through the first semiconductor layer 351 and the second semiconductor layer 352.
  • the active material layer 353 may include materials such as AlGaN, AlInGaN, and other group 3 to 5 semiconductor materials according to the wavelength range of the light that emits light.
  • the light emitted by the active material layer 353 is not limited to light in the blue wavelength band, but may also emit light in the red and green wavelength bands in some cases.
  • the length of the active material layer 353 may have a range of 0.05 ⁇ m to 0.25 ⁇ m, but is not limited thereto.
  • the light emitted from the active material layer 353 may be emitted on both sides as well as the longitudinal outer surface of the light emitting device 350. That is, the light emitted from the active material layer 353 is not limited in direction in one direction.
  • the insulating material layer 354 may be formed outside the light emitting device 350 to protect the light emitting device 350.
  • the insulating material layer 354 is formed to surround side surfaces of the light emitting device 350, so that both ends of the light emitting device 350 in the longitudinal direction, for example, the first semiconductor layer 351 and the second semiconductor layer It may not be formed at both ends where the 352 is disposed.
  • the insulating material layer 354 includes materials having insulating properties, for example, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), aluminum nitride (AlN) ), Aluminum oxide (A2), and the like.
  • the insulating material layer 354 includes the active material layer 353 to protect the outer surface of the light emitting device 350, it is possible to prevent a decrease in luminous efficiency.
  • the thickness of the insulating material layer 354 may have a range of 0.5 ⁇ m to 1.5 ⁇ m, but is not limited thereto.
  • the light emitting device 350 may be cylindrical. However, the shape of the light emitting device 350 is not limited thereto, and may have various shapes such as a regular cube, a rectangular parallelepiped, and a hexagonal columnar shape.
  • the light emitting device 350 may have a length of 1 ⁇ m to 10 ⁇ m or 2 ⁇ m to 5 ⁇ m, and preferably have a length of about 4 ⁇ m or more.
  • the diameter of the light emitting device 350 may have a range of 400nm to 700nm, and preferably may have a thickness of about 500nm.
  • the light emitting device 350 may further include an electrode layer on at least one of both sides on which the first semiconductor layer 351 and the second semiconductor layer 352 are disposed.
  • the insulating material layer 354 may be formed to extend in the longitudinal direction to cover the electrode layer.
  • the insulating material layer 354 is not limited thereto, and covers only the first semiconductor layer 351, the active material layer 353, and the second semiconductor layer 352, or covers only a portion of the outer surface of the electrode layer to partially cover the outer surface of the electrode layer. It may be exposed.
  • the electrode layer may be an ohmic contact electrode. However, the present invention is not limited thereto, and may be a Schottky contact electrode.
  • the electrode layer may include a conductive metal.
  • the electrode layer may include at least one of aluminum (Al), titanium (Ti), indium (In), gold (Au), and silver (Ag).
  • FIG. 4 to 18 are views showing a manufacturing method of manufacturing the light emitting device of FIG. 1.
  • the circuit board 100 is prepared. Although only the fourth insulating layer 310 of the circuit board 100 is illustrated in FIG. 4, for convenience, the substrate 101, the transistors 120 and 140, and the power wiring 161 are omitted, and refer to FIG. 2. The configuration of the circuit board 100 described above may be applied to FIGS. 4 to 18 as it is.
  • an unseparated mother electrode 210 is formed on the circuit board 100.
  • the parent electrode 210 is a front unseparated electrode formed on one entire surface of the circuit board 100, and is an electrode to be separated by patterning to become a plurality of first electrodes and a plurality of second electrodes.
  • the circuit board 100 has a plurality of fourth contact holes ('319_1 in FIG. 2) and a fifth contact hole (' 319_2 in FIG. 2) already formed, so that the parent electrode 210 has a fourth contact hole 319_1 ) And the fifth drain hole 319_2 to be electrically connected to the first drain electrode 123 and the power electrode 162 of the first transistor 120.
  • the parent electrode 210 may include a first metal bonding layer 211, a metal conductive layer 212, and a second metal bonding layer 213.
  • the first metal bonding layer 211, the metal conductive layer 212, and the second metal bonding layer 213 are the first metal bonding layer 331, the metal conductive layer 332, and the first metal bonding layer described with reference to FIG.
  • Each of the two metal bonding layers 333 may be substantially the same.
  • the parent electrode 210 is patterned to form a plurality of second electrodes 340 and an unseparated electrode pattern 230.
  • the unseparated electrode pattern 230 is a remaining electrode pattern formed by forming a plurality of second electrodes 340 from the parent electrode 210, and is an electrode pattern to be separated and become a plurality of first electrodes 330.
  • FIG. 6 is a plan view corresponding to FIG. 5, and as shown in FIG. 6, the un-separated electrode pattern 230 surrounds the second electrode 340 but is disposed on the entire circuit board 100 (ie, pixels) (PX1, PX2, PX3) may be a single electrode pattern shape.
  • the unseparated electrode pattern 230 may have a net structure.
  • the second electrode 340 may have a tapered shape, and the unseparated electrode pattern 230 may also have a tapered shape.
  • the tapered angle of the second electrode 340 is 60 degrees or less, and the unseparated electrode pattern 230 formed through panning from the same parent electrode 210 has the same tapered angle as the tapered angle of the second electrode 340.
  • a fifth insulating layer 510 is formed to cover the second electrode 340 and the unseparated electrode pattern 230.
  • a pixel partition wall 420 is formed on the fifth insulating layer 510 and the fifth insulating layer 510 is patterned to form a first insulating pattern 511 and a second insulating pattern 512. ) And a third insulating pattern 513.
  • the fifth insulating layer 510 may be patterned after the pixel partition wall 420 is formed, or the fifth insulating layer 510 may be patterned first to form the pixel partition wall 420.
  • the pixel partition wall 420 may include a first pixel partition wall 421 and a second pixel partition wall 422.
  • the first pixel partition wall 421 is formed on the second insulating pattern 512 on the undivided electrode pattern 230, and the second pixel partition wall 422 is the third insulating pattern 513 on the second electrode 340. It can be formed on.
  • 9 is a plan view corresponding to FIG. 8, as shown in FIG. 9, the first pixel partition wall 421 may be disposed to overlap an area in which the first electrode 330 is formed in the undivided electrode pattern 230 You can. That is, the first pixel partition wall 421 may be disposed in each area of the pixels PX1, PX2, and PX3.
  • the first pixel partition wall 421 may be disposed between adjacent second electrodes 340 along the second direction D2. That is, the first pixel partition wall 421 may be disposed along the edge (or adjacent to the edge) of each of the holes HOL1, HOL2, and HOL3 described with reference to FIG. 1.
  • the first pixel partition wall 421 may be disposed along the edge of the first pixel PX1.
  • the first pixel partition wall 421 mutually partitions regions in which the second electrodes 340 are disposed, adjacent to each other It may also be disposed between the second electrodes 340.
  • the first pixel partition wall 421 has a planar shape substantially the same as or similar to the planar shape of the first electrode 330 described with reference to FIG. 1, and the holes HOL1, HOL2, and HOL3 of the first electrode 330 ) May include bank holes.
  • the light emitting device solution (S) to be described later can be disposed only inside the bank hole, so that the manufacturing cost of the light emitting device 10 can be reduced.
  • the bank hole of the first pixel partition wall 421 is shown to have an octagonal planar shape, but this is exemplary and is not limited thereto.
  • the bank hole of the first pixel partition wall 421 has a planar shape such as a circle, a square, a hexagon, an ellipse, a rectangle in a larger range of the holes HOL1, HOL2, and HOL3 of the first electrode 330.
  • the second pixel partition wall 422 has a shape similar to the planar shape of the second electrode 340, but is not limited thereto.
  • the second pixel partition wall 422 may be omitted.
  • the light emitting device solution S containing the light emitting device 350 is loaded on the circuit board 100, and the light emitting device 350 is then mounted on the pixel partition wall 420.
  • the light emitting device solution (S) may have a formulation such as ink or paste, and may be any one or more of acetone, water, alcohol, and toluene.
  • the present invention is not limited thereto, and is not particularly limited in the case of a material that can be vaporized by room temperature or heat.
  • the light-emitting element solution S comes into contact with the pixel partition wall 420 and can maintain a hemispherical shape by the surface tension of the light-emitting element solution S.
  • a region where the light emitting device solution S and the pixel partition wall 420 contact each other may have a force acting in the center direction of the light emitting device solution S, and the light emitting device solution S may not overflow from the pixel partition wall 420. Accordingly, it is possible to prevent the light emitting device 350 from moving to another adjacent pixel.
  • an AC power may be applied and the light emitting device 350 may be aligned by using Dielectrophoretic (DEP).
  • DEP Dielectrophoretic
  • the power source V may be an external source or an internal power source of the light emitting device 10.
  • the power supply V may be an AC power supply or a DC power supply having a predetermined amplitude and period. Since the DC power is repeatedly applied to the unseparated electrode pattern 230 and the second electrode 340, power having a predetermined amplitude and period may be implemented.
  • the light emitting device 350 may be self-aligned between the unseparated electrode pattern 230 and the second electrode 340 by the DEP force.
  • the light emitting device solution S is vaporized and removed by room temperature or heat, so that the light emitting device 350 is disposed between the unseparated electrode pattern 230 and the second electrode 340. You can.
  • the unseparated electrode pattern 230 is not divided into pixels (PX1, PX2, and PX3), and as shown in FIG. 9, the resistance value of the unseparated electrode pattern 230 is an individual electrode. It can be very small compared to the first electrode 330 after the separation. That is, the voltage drop due to the unseparated electrode pattern 230 may be very small. Accordingly, power applied to align the light emitting device 350 is uniformly applied to each pixel (PX1, PX2, PX3), and further, to each region within the pixel (eg, an area adjacent to each second electrode 340).
  • a very uniform electric field E may be formed between the unseparated electrode pattern 230 and the second electrode 340. Therefore, the light emitting elements 350 may be arranged relatively uniformly in a uniform direction by a uniform electric field E, thereby improving the light emission quality or display quality of the light emitting device 10.
  • the light emitting device solution S may include at least one light emitting device 350.
  • the light emitting element solution S uses a light emitting element 350 that emits light of various colors. It can contain.
  • the light emitting device 350 emitting light of different colors may be mixed in the light emitting device solution S. However, it is not limited thereto.
  • a plurality of first electrodes 330 are formed through a patterning process on the unseparated electrode pattern 230.
  • the patterning process of the first electrode 330 is performed in the same process as the forming process of the second electrode 340 described with reference to FIGS. 5 and 6, the second inclined surface of the first electrode 330 (that is, different The second inclination angle of the first electrode 330 is substantially equal to the first inclination angle of the first inclined surface of the first electrode 330 (ie, the inner surface of the first electrode 330 adjacent to or opposite to the second electrode 340). It can be the same.
  • the first electrode 330 is formed at a time different from the time at which the second electrode 340 is formed, environmental factors that are not controllable through process equipment may vary, and accordingly, the first electrode 330 may be removed. 2
  • the second inclination angle of the inclined surface may be different from the first inclined angle of the first inclined surface.
  • the second inclined angle of the second inclined surface of the first electrode 330 is the first inclined surface It may not need to be limited to the range of the first inclination angle.
  • the second inclination angle of the second inclined surface of the first electrode 330 decreases, the separation distance between the pixels PX1, PX2, and PX3 increases, so the second inclination angle of the second inclined surface of the first electrode 330 As the size increases, the density of the pixels PX1, PX2, and PX3 may increase.
  • the second inclination angle of the second inclined surface of the first electrode 330 is different from the first inclined angle of the first inclined surface, for example, the second inclined angle of the second inclined surface of the first electrode 330 is It may be greater than the first inclination angle.
  • the sixth insulating layer 520 and the seventh insulating layer 530 are formed on the light emitting device 350.
  • the first contact electrode 360 is formed on the first electrode 330.
  • the first contact electrode 360 is formed to cover the first electrode 330, and some regions may contact the light emitting device 350 and the seventh insulating layer 530.
  • an eighth insulating layer 540 is formed on the first contact electrode 360.
  • the eighth insulating layer 540 may be formed to cover the first contact electrode 360 but expose the second electrode 340.
  • the eighth insulating layer 540 covers one end of the first contact electrode 360 (ie, one end in the direction in which the second electrode 340 is disposed), and one side of the seventh insulating layer 530 ( That is, one side of the direction in which the second electrode 340 is disposed may be covered.
  • the second contact electrode 370 is formed on the upper surface of the second electrode 340.
  • the second contact electrode 370 may partially contact the second electrode 340, the light emitting device 350, the seventh insulating layer 530, and the eighth insulating layer 540.
  • the second contact electrode 370 may be formed in a portion of the upper portion of the eighth insulating layer 540.
  • the eighth insulating layer 540 the second contact electrode 370 is physically separated from the first contact electrode 360, and the second contact electrode 370 is directly connected to the first contact electrode 360. Can be prevented.
  • a passivation layer 550 may be formed to cover the eighth insulating layer 540 and the second contact electrode 370.
  • the light emitting device 10 may be manufactured through a series of processes described with reference to FIGS. 14 to 18. By forming both the first electrode 330 and the second electrodes 340 having the inclined surface from one parent electrode 210 in the manufacturing process 10 of the light emitting device 10, separate partition walls, electrodes, and reflective electrodes Compared to the manufacturing process of the light emitting device including the light emitting device, the manufacturing process of the light emitting device 10 may be simplified.
  • the pixel partition wall 420 is formed to distinguish not only the pixels PX1, PX2, and PX3, but also the second electrodes 340, thereby preventing the light emitting solution S from being provided in unnecessary areas, and emitting light.
  • the manufacturing cost of the device 10 can be reduced.
  • 19 is a cross-sectional view illustrating an example of a cropped light emitting device taken along line II-II 'of FIG. 1.
  • the light emitting device 10_1 includes pixels PX1, PX2, and PX3, and a light emitting device layer 300 constituting the pixels PX1, PX2, and PX3.
  • a color conversion unit 500 may be included.
  • the pixels PX1, PX2, and PX3 may emit light having different colors.
  • the first pixel PX1 is light of the first color L1
  • the second pixel PX2 is light of the second color L2
  • the third pixel PX3 is light of the third color L3.
  • the present invention is not limited thereto, and in some cases, adjacent pixels may emit light of the same color.
  • the central wavelength band of the first color (L1) is longer than the central wavelength band of the second color (L2), and the central wavelength band of the second color (L2) is the central wavelength band of the third color (L3) Longer than
  • the first color L1 is red having a central wavelength band in the range of about 610 nm to 650 nm
  • the second color L2 is green having a central wavelength band in the range of about 530 nm to 570 nm. Green
  • the third color L3 may be blue having a central wavelength band in a range of about 430 nm to 470 nm.
  • the present invention is not limited thereto, and the first color L1, the second color L2, and the third color L3 are not particularly limited in a range having different center wavelength bands.
  • the light emitting device layer 300 and the color conversion unit 500 may include regions overlapping the pixels PX1, PX2, and PX3 of the light emitting device 10_1, respectively.
  • a region where the light emitting element layer 300 overlaps the first pixel PX1 overlaps the first pixel portion, the region overlapping the second pixel PX2, and the second pixel portion and the third pixel PX3.
  • the overlapping area is defined as a third pixel portion.
  • the region in which the color conversion unit 500 overlaps the first pixel PX1 overlaps the region overlapping the first pixel layer, the second pixel PX2 and the second pixel layer and the third pixel PX3.
  • the region to be defined is defined as a third pixel layer.
  • Each of the first to third pixel portions of the light emitting element layer 300 is substantially the same as the light emitting element layer 300 of the light emitting device 10 described with reference to FIG. 2, so that repeated descriptions will not be repeated.
  • the light emitting device layer 300 may emit light of a specific wavelength band including the light emitting device 350 and provide it to the color conversion unit 500.
  • the color converter 500 may convert light of a specific wavelength band provided from the light emitting device layer 300 to light of another wavelength band.
  • the color conversion unit 500 may include a support substrate 510, a color conversion layer 520, a color filter layer 550, a light blocking member BM, and a planarization layer OC.
  • the support substrate 510 may support a color filter layer 550, a color conversion layer 520, a light blocking member BM, and the like underneath.
  • the support substrate 510 may emit light provided from the light emitting device layer 300 to the outside of the light emitting device 10_1.
  • the support substrate 510 may be a transparent insulating substrate.
  • the support substrate 510 may include a glass material, a quartz material, or a translucent plastic material, but is not limited thereto.
  • the light blocking member BM may be disposed under the support substrate 510.
  • the light blocking member BM may be an area in which transmission of light provided from the light emitting element layer 300 is substantially blocked. Accordingly, color mixing of light emitted from the pixel layers can be prevented to improve color reproducibility and the like.
  • the light blocking member BM may be arranged in a predetermined pattern. For example, the light blocking member BM may have a lattice pattern surrounding pixel layers.
  • the light blocking member BM may include a material having a high absorption rate for visible light.
  • the light-shielding rich (BM) may include a metal such as chromium, a metal nitride, a metal oxide, or a resin material colored in black, but is not limited thereto.
  • the color conversion layer 520 may convert light incident from the light emitting device layer 300 into light of a different color. For example, when blue (L3) light is incident from the light emitting device layer 300, the color conversion layer 520 may convert to green (L2) light. However, it is not limited thereto.
  • the color conversion layer 520 may be disposed between the light blocking members BM spaced apart from the support substrate 510. However, the present invention is not limited thereto, and a portion of the color conversion layer 520 may be disposed to overlap at least a portion of the light blocking member BM.
  • the color conversion unit 500 includes first to third color conversion layers, and the first to third color conversion layers may emit light by changing incident light into light having different colors.
  • the color conversion layer 520 may include color conversion particles 530 that convert first light of an incident wavelength band into light of a wavelength different from the first light.
  • the color conversion particles 530 may be quantum dot materials or phosphor materials.
  • the color conversion particles 530 are quantum dot materials
  • the particle size of the quantum dot materials can be controlled to control the wavelength of emitted light.
  • the particle size of the quantum dot material may be about 55 ⁇ to 65 ⁇ in diameter, and blue light may be incident to emit red light.
  • the particle size of the quantum dot material may be about 40 ⁇ to 50 ⁇ , and blue light may be incident to emit green light.
  • the color conversion particles 530 may be dispersed on the light transmissive resin (R).
  • the light-transmitting resin R is not particularly limited as long as it does not absorb light incident on the color conversion layer 520 and does not affect light absorption and emission of the color conversion particles 530.
  • the light-transmitting resin (R) may include an organic material such as an epoxy-based resin or an acryl-based resin, but is not limited thereto.
  • the color conversion layer 520 including the color conversion particles 530 may be formed using various processes such as an ink jet injection method or a photo resist method (PR), but is not limited thereto.
  • the color filter layer 550 may be disposed between the color conversion layer 520 and the support substrate 510.
  • the color filter layer 550 determines the color displayed by pixels PX1, PX2, and PX3 of the light emitting device 10 when light incident from the light emitting element layer 300 passes through the color conversion layer 520. It can be a layer.
  • the color filter layer 550 may function as a color transmissive layer that transmits incident light as it is.
  • the present invention is not limited thereto, and the first light in an arbitrary wavelength band transmits, but the second light, the third light, etc. in the other wavelength band blocks or reflects a color filter or a wavelength-selective optical filter.
  • the color filter layer 550 may include a transparent organic layer and function as a color transmissive layer that transmits incident light as it is. Further, in order to increase the color purity of the transmitted color, the color filter layer 550 may include a colorant having a color in an arbitrary wavelength band. The dye may be dispersed in the transparent organic film of the color filter layer 550. However, it is not limited thereto.
  • the color filter layer 550 may include first color filter layers 551, a second color filter layer 552, and a third color filter layer 553.
  • the first color filter layers 551, the second color filter layer 552, and the third color filter layer 553 may be disposed on the first to third pixel layers.
  • Light incident on the color conversion layer 520 in each pixel portion of the light emitting device layer 300 may be different colors. Accordingly, the color filter layer 550 may be selectively disposed on the pixel layers to control the color displayed on each of the pixels PX1, PX2, and PX3 of the light emitting device 10_1.
  • the first color filter layer 551 is disposed on the first pixel layer, and may function as a color transmissive layer that transmits incident light as it is.
  • the second color filter layer 552 and the third color filter layer 553 are disposed on the second pixel layer and the third pixel layer to perform a function of a color filter that transmits only light of a specific wavelength band and blocks or reflects other light. It might be.
  • the present invention is not limited thereto, and the first color filter layer 551, the second color filter layer 552, and the third color filter layer 553 may all function as a color filter.
  • the first color filter layer 551 transmits red (L1) light
  • the second color filter layer 552 transmits green (L2) light
  • the third color filter layer 553 transmits blue (L3) light. It can transmit light.
  • the capping layer CL is disposed on the outer surface of the color conversion layer 520 to cover and protect the color conversion particles 530 or the light transmissive resin R, and the like.
  • the capping layer CL may include an inorganic material.
  • the capping layer CL may include at least one of silicon oxide (SiOx), silicon nitride (SiNx), and silicon oxynitride (SiOxNy), but is not limited thereto.
  • the planarization layer OC may be disposed under the color conversion layer 520, the color filter layer 550, and the light blocking member BM.
  • the planarization layer OC may be disposed to cover all members disposed under the support substrate 510. Accordingly, the planarization layer OC may planarize the lower surface of the color conversion unit 500 to minimize the step caused by members disposed under the support substrate 510. Since the lower surface of the color conversion unit 500 is flattened by the planarization layer OC, the light emitting device 10 may be manufactured by bonding with the light emitting device layer 300 manufactured through a separate process.
  • the planarization layer (OC) may include an organic material.
  • the planarization layer (OC) may include a thermosetting resin.
  • the planarization layer (OC) is at least selected from the group consisting of a cardo-based resin, a polyimide-based resin, an acrylic resin, a siloxane (Siloxane) -based resin, and a silsesquioxane-based resin. It may include any one, but is not limited thereto.
  • the color conversion unit 500 and the light emitting device layer 300 may be bonded by an adhesive layer (PSI).
  • PSI An adhesive layer
  • OC planarization layer
  • the adhesive layer PSI is not particularly limited as long as it is a type capable of bonding a plurality of adherend members.
  • the adhesive layer (PSI) may be formed of an optical clear adhesive (OCA), an optical clear resin (OCR) or a pressure sensitive adhesive (PSA).
  • the light emitting device 10_1 includes a light emitting element 350 of one type, and further includes a color converting unit that implements red (L1), green (L2), and blue (L3) ( 500), it can be implemented as a display device for displaying an image.
  • a color converting unit that implements red (L1), green (L2), and blue (L3) ( 500)
  • FIG. 20 is a plan view illustrating another example of the light emitting device cut along the line I-I 'of FIG. 1.
  • the fourth insulating layer 310_1 has a convex portion, and the first electrode 330_1 and the second electrode 330_2 are fourth. It is different from the light emitting device 10 described with reference to FIG. 2 in that it is disposed on the convex portion of the insulating layer 310_1. Except for the fourth insulating layer 310_1, the first electrode 330_1, and the second electrode 330_2, the display device 10_2 is substantially the same or similar to the display device 10 of FIG. 2, and thus overlaps with the description Will not repeat.
  • a convex portion may be formed on the upper surface of the fourth insulating layer 310_1. As illustrated in FIG. 20, a portion of the upper surface of the fourth insulating layer 310_1 overlapping (or contacting) the second electrode 340 may protrude upwards compared to other portions. For example, a portion of the upper surface of the fourth insulating layer 310_1 may protrude upward, along a closed loop positioned inside by the thickness of the second electrode 340 from the edge of the lower surface of the second electrode 340.
  • the thickness of the convex portion of the fourth insulating layer 310_1 is not limited, but may be, for example, 3000 ⁇ , 5000 ⁇ or more.
  • a portion of the upper surface of the fourth insulating layer 310_1 overlapping the first electrode 330 may protrude in an upper direction compared to other portions.
  • a portion of the upper surface of the fourth insulating layer 310_1 may protrude upward from the edge of the lower surface of the first electrode 330 to the upper portion of the fourth insulating layer 310_1 along the closed loop located inside by the thickness of the first electrode 330.
  • the first electrode 330_1 and the second electrode 340_1 may be substantially the same as the first electrode 330 and the second electrode 340 described with reference to FIG. 2 except for their thickness. Therefore, repeated descriptions will not be repeated.
  • the thickness of the first electrode 330_1 and the thickness of the second electrode 340_1 may be relatively reduced.
  • the thickness of the first electrode 330 and the thickness of the second electrode 340 illustrated in FIG. 2 are about 6000 mm 2
  • the thickness of the convex portion of the fourth insulating layer 310_1 is about 3000 mm 2
  • FIG. 20 The thickness of the first electrode 330_1 and the thickness of the second electrode 340_1 shown in may be about 3000 mm 2.
  • the first electrode 330_1 and the second electrode 340_1 may have an inclined surface by the convex portion of the fourth insulating layer 310_1. Therefore, the first electrode 330_1 and the second electrode 340_1 having inclined surfaces of a specific inclination angle (for example, an angle of 60 degrees or less) can be more easily formed.
  • a specific inclination angle for example, an angle of 60 degrees or less
  • a convex portion may be formed on the top surface of the fourth insulating layer 310_1 (or the circuit board 100), and in this case, the light emitted from the side surface of the light emitting element 350 may be
  • the first and second electrodes 330-1 and 340_1 having a taper angle sufficient to reflect can be more easily formed.
  • 21 is a plan view illustrating a display device according to another exemplary embodiment. 22 is an enlarged view of area AA of FIG. 21.
  • the light emitting device 10_3 may include first to third pixels PX1_1, PX2_1, and PX3_1. Since the first to third pixels PX1_1, PX2_1, and PX3_1 are substantially identical to each other, common features of the first to third pixels PX1_1, PX2_1, and PX3_1 are based on the first pixel PX1_1. I will explain.
  • the first pixel PX_1 is different from the first pixel PX described with reference to FIG. 1 in that it includes the first electrode 330_2 and the second electrode 340_2.
  • the first electrode 330_2 and the second electrode 340_2 may be substantially the same or similar to the first electrode 330 and the second electrode 340 described with reference to FIGS. 1 and 2, respectively, except for their shapes. have. Therefore, repeated descriptions will not be repeated.
  • a plurality of second electrodes 340_2 may be provided, and similar to the second electrode 340 illustrated in FIG. 1, three may be provided in the first pixel PX1_1. This is illustrative and not restrictive. For example, one, two, four or more second electrodes 340_2 may be included in the first pixel PX1_1.
  • the second electrode 340_2 may include a central portion 340a, a first peripheral portion 340b, and a first connection portion 340c.
  • the central portion 340a has a circular planar shape, and may have a specific area or a specific size.
  • the central portion 340a may have an area larger than the planar area of the contact hole 319_2 described with reference to FIG. 1.
  • the first peripheral portion 340b may be spaced apart from the central portion 340a and extend along the outer surface of the central portion 340a, and may have both ends spaced apart from each other.
  • the peripheral portion 340b may have an inverted “C” -shaped planar shape, a partially cut ring shape.
  • the first connecting portion 340c may connect the central portion 340a and the first peripheral portion 340b.
  • the first connecting portion 340c may extend from the central portion 340a in a specific direction (eg, the first direction D1) to be connected to the first peripheral portion 340b.
  • the first electrode 330_2 has a shape corresponding to the second electrode 340_2, and is spaced apart from the second electrode 340_2, but may entirely surround the second electrode 340_2.
  • the first electrode 330_2 has a body portion 330a having a hole therein, a second peripheral portion 330b disposed in the hole, and a second connection portion 330c extending from the body portion and connected to the second peripheral portion 330b It may include.
  • a second electrode 340_2 may be disposed inside the hole of the body portion 330a.
  • the second peripheral portion 330b may be disposed between the central portion 340a of the second electrode 340_2 and the first peripheral portion 340b.
  • the second peripheral portion 330b may be spaced apart from the central portion 340a of the second electrode 330_2 and extend along the outer surface of the central portion 340a, and between the first connecting portion 340c of the second electrode 330_2. They can have both ends spaced apart from each other.
  • the second peripheral portion 330b may have the same or similar plane shape to the first peripheral portion 340b.
  • the second connection part 330c extends across both ends of the first peripheral part 340b of the second electrode 340_2 and connects the second peripheral part 330b and the body part 330a.
  • the first electrode 330_2 may be spaced apart from the second electrode 340_2 at regular intervals along the edge of the second electrode 340_2.
  • the light emitting device 350 may be disposed between the first electrode 330_2 and the second electrode 340_2 (or in a space spaced between them).
  • the light emitting device 10_3 may have a light emitting device arrangement area formed by three concentric circles, thereby improving the density, placement efficiency, etc. of the light emitting device 350, and the display device ( The light emission characteristics (eg, maximum luminance) of 10_3) may be improved.
  • the shape of the first electrode 330_2 (or the shape of the second peripheral portion 330b), the shape of the second electrode 340_2 (or the shape of the central portion 340a, the first peripheral portion) (340b) is shown as a ring shape, but is not limited.
  • the outermost portion of the first peripheral portion 340b of the second electrode 340_2 may have a polygonal or elliptical shape, such as a triangle, square, hexagon, or octagon. If the second electrode 340_2 is an island shape arranged independently from other electrodes, the shape is not limited to a specific shape.
  • FIG. 23 is a cross-sectional view illustrating an example of a light emitting device cut along the line III-III 'of FIG. 22.
  • the light emitting device 10_3 of FIG. 23 may be substantially the same as the light emitting device 10 of FIG. 2 except for the number of light emitting devices 350 included therein. You can. Therefore, repeated descriptions will not be repeated.
  • three light emitting elements 350 may be disposed between the center of the area of the second electrode 340_2 from the edge of the second electrode 340_2.
  • the first electrode 330_2 (or the main body 330a), the second electrode 340_2 (or the first peripheral part 340b), and the first electrode 330_2 (from left to right) ( Alternatively, the second peripheral portion 330b) and the second electrode 340_2 (or the central portion 340a) may be sequentially disposed, and the light emitting element 350 may be disposed between them.
  • the structure of the light emitting part between the main body part 330a and the first peripheral part 340b is the same as that of the light emitting device layer 300 shown in FIG. 2, and between the first peripheral part 340b and the second peripheral part 330b.
  • the structure of the light emitting part is the same as the structure of the light emitting device layer 300 shown in FIG. 2 inverted left and right, and the structure of the light emitting part between the second peripheral part 330b and the central part 340a is the light emitting device shown in FIG. 2.
  • the structure of the layer 300 may be the same.
  • FIG. 24 is a cross-sectional view illustrating another example of the light emitting device cut along the line III-III 'of FIG. 22.
  • the display device 10_4 of FIG. 24 is different from the display device 10_3 of FIG. 23 in that the second pixel partition wall 422 is not included.
  • the display device 10_4 may be disposed.
  • the two-pixel partition wall 422 may not be required.
  • the light emitting device solution S including the light emitting device 350 may be disposed in a space formed by the pixel partition wall 421 on the pixel area.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

발광 장치는, 기판, 기판 상에 배치되고 홀들(holes)을 포함하며 홀들의 가장자리를 따라 형성된 경사면을 가지는 제1 전극, 기판 상에 배치되되 제1 전극의 홀들 내에 각각 위치하는 제2 전극들, 및 제1 전극과 제2 전극들 사이에 배치되고 제1 전극 및 제2 전극들과 전기적으로 연결되는 발광 소자들을 포함한다.

Description

발광 장치 및 이의 제조 방법
본 발명은 발광 다이오드를 포함하는 장치 및 이의 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, LED)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 등의 빛의 형태로 변환시키는 소자로서, 가전제품, 리모콘, 전광판, 각종 자동화 기기 등에 사용되고 있으며, 그 적용범위는 점차 확대되는 추세이다.
나아가, 발광 다이오드를 표시 장치에 적용하려는 시도가 확대되고 있다. 일 예로, 표시 장치의 백라이트로서 발광 다이오드가 이용되거나, 발광 다이오드를 화상을 표시할 수 있는 미세한 화소 단위로 소형화하여 자발광 형식의 표시 장치를 직접 구현하는 등의 시도가 확대되고 있다.
이에, 발광 다이오드들을 소형화하면서도 여러 종류의 장치에 사용할 수 있을 만큼 충분한 밝기를 확보하기 위하여, 여러 개의 발광 다이오드를 집적할 수 있는 구조가 요구된다.
발광 다이오드의 주변에 격벽을 형성하고, 격벽에 반사 전극을 형성하여 발광 다이오드의 측면에서 발산되는 광을 전방으로 반사시킴으로써, 발광 다이오드의 발광 효율을 높일 수 있다.
다만, 격벽 형성, 반사 전극 형성 등으로 인해 발광 장치의 제조 공정이 복잡해질 수 있다.
이에, 본 발명이 해결하고자 하는 과제는 보다 간소화된 공정을 통해 제조될 수 있는 발광 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 발광 효율을 향상시킬 수 있는 발광 장치의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 발광 장치는, 기판, 상기 기판 상에 배치되고 홀들(holes)을 포함하며 상기 홀들의 가장자리를 따라 형성된 경사면을 가지는 제1 전극, 상기 기판 상에 배치되되 상기 제1 전극의 상기 홀들 내에 각각 위치하는 제2 전극들, 및 상기 제1 전극과 상기 제2 전극들 사이에 배치되고 상기 제1 전극 및 상기 제2 전극들과 전기적으로 연결되는 발광 소자들을 포함한다.
일 실시예에 의하면, 상기 발광 장치는, 상기 제1 전극과 전기적으로 연결되는 트랜지스터, 및 상기 제2 전극들과 전기적으로 연결되는 전원 배선을 더 포함할 수 있다.
일 실시예에 의하면, 상기 전원 배선은 상기 기판 하부에 배치되며, 상기 제2 전극들 각각은 상기 기판을 관통하여 상기 전원 배선을 노출시키는 관통홀을 통해 상기 전원 배선에 전기적으로 연결될 할 수 있다.
일 실시예에 의하면, 상기 제1 전극은 제1 금속 결합층, 상기 제1 금속 결합층 상에 배치되는 금속 도전층, 및 상기 금속 도전층 상에 배치되는 제2 금속 결합층을 포함하고, 상기 금속 도전층은 상기 제1 금속 결합층의 두께보다 큰 두께를 가지고 상기 제2 금속 결합층의 두께보다 큰 두께를 가지며, 상기 경사면은 상기 금속 도전층에 형성될 수 있다.
일 실시예에 의하면, 상기 금속 도전층은 반사 물질을 포함하고, 상기 발광 소자들에서 발산된 광은 상기 금속 도전층에 의해 반사될 할 수 있다.
일 실시예에 의하면, 상기 기판을 기준으로 상기 경사면이 이루는 경사각은 60도 보다 작고 20도 보다 클 할 수 있다.
일 실시예에 의하면, 상기 금속 도전층의 내측벽의 제1 테이퍼 각도는 상기 금속 도전층의 외측벽의 제2 테이퍼 각도와 다르고, 상기 금속 도전층의 상기 내측벽은 상기 제2 전극에 인접할 할 수 있다.
일 실시예에 의하면, 상기 금속 도전층의 상기 내측벽은 상기 금속 도전층의 상기 외측벽을 형성하는 공정과 다른 공정을 통해 형성될 할 수 있다.
일 실시예에 의하면, 상기 발광 장치는, 상기 제1 전극 상에 배치되는 제1 화소 격벽을 더 포함하고, 상기 제1 화소 격벽은 상기 홀들에 대응하는 뱅크홀들을 포함할 할 수 있다.
일 실시예에 의하면, 상기 발광 장치는, 상기 제2 전극들 상에 각각 배치되는 제2 화소 격벽을 더 포함할 할 수 있다.
일 실시예에 의하면, 상기 제2 전극들 각각은, 중심부, 상기 중심부로부터 이격되어 상기 중심부의 가장자리를 따라 연장하며 상호 이격된 양 단부들을 가지는 제1 주변부, 및 상기 중심부 및 상기 제1 주변부를 연결하는 제1 연결부를 포함하고, 상기 제1 전극은 상기 홀들을 포함하는 본체부, 상기 중심부 및 상기 제1 주변부 사이에서 상기 중심부의 가장 자리를 따라 연장하며 상기 제1 연결부를 사이에 두고 이격된 양 단부들을 가지는 제2 주변부, 및 상기 제1 주변부의 상기 단부들 사이를 가로질러 상기 제2 주변부 및 상기 본체부를 연결하는 제2 연결부를 포함할 수 있다.
일 실시예에 의하면, 상기 중심부는 원의 평면 형상을 가지고, 상기 제1 주변부 및 상기 제2 주변부 각각은 평면상 일부가 절개된 고리(ring) 형상을 가질 할 수 있다.
일 실시예에 의하면, 상기 발광 장치는, 상기 제1 전극과 상기 제2 전극들 사이에서 상기 발광 소자들의 하부에 배치되는 제1 절연층, 상기 발광 소자들을 덮되 상기 발광 소자들 각각의 양 단부를 노출하는 유기 절연층, 상기 제1 전극과 전기적으로 연결되고 상기 유기 절연층 상에 배치되며 상기 발광 소자들 각각의 제1 단부와 접촉하는 제1 접촉 전극, 및 상기 제2 전극들과 전기적으로 연결되고 상기 유기 절연층 상에 배치되며 상기 발광 소자들 각각의 제2 단부와 접촉하는 제2 접촉 전극을 더 포함할 할 수 있다.
일 실시예에 의하면, 상기 발광 장치는, 상기 제1 접촉 전극과 제2 접촉 전극은 서로 대향하며 이격되어 배치되고, 상기 제1 접촉 전극과 제2 접촉 전극을 커버하되 상기 제1 접촉 전극과 제2 접촉 전극의 서로 이격된 영역에 배치되는 제2 절연층을 더 포함할 할 수 있다.
일 실시예에 의하면, 상기 제1 접촉 전극과 상기 제2 접촉 전극은 실질적으로 동일한 평면상에 배치될 할 수 있다.
일 실시예에 의하면, 상기 발광 소자들 각각은 원통형 형상을 갖고, 상기 발광 소자들 각각의 하면의 일부는 상기 제1 절연층과 직접 접할 할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 발광 장치의 제조 방법은, 기판 상에 전극층을 형성하는 단계; 상기 전극층을 패터닝하여 상호 독립하여 배치되는 제1 화소 전극들 및 상기 제1 화소 전극들을 에워싸는 미분리 전극 패턴을 형성하는 단계; 상기 미분리 전극 패턴 및 상기 제1 화소 전극들 상에 발광 소자들을 배치시키는 단계; 상기 미분리 전극 패턴 및 상기 제1 화소 전극들 사이에 전계를 형성하여 상기 발광 소자들을 정렬시키는 단계; 및 상기 미분리 전극 패턴을 패터닝하여 상기 제1 화소 전극들 중 적어도 하나를 에워싸는 제1 전극을 형성하는 단계를 포함한다.
일 실시예에 의하면, 상기 미분리 전극 패턴은 그물 구조를 가질 수 있다.
일 실시예에 의하면, 상기 제1 화소 전극들 및 상기 미분리 전극 패턴을 형성하는 단계는, 상기 제1 화소 전극들 및 상기 미분리 전극 패턴 상에 배치되고 상기 제1 화소 전극들 및 상기 미분리 전극 패턴들 사이에 위치하는 제1 절연층을 형성하는 단계를 포함하고, 상기 발광 소자는 상기 제1 절연층 상에 배치될 수 있다.
일 실시예에 의하면, 상기 제1 화소 전극들 및 상기 미분리 전극 패턴을 형성하는 단계는, 상기 제1 절연층 상에 제1 화소 격벽을 형성하는 단계를 더 포함하고, 상기 제1 화소 격벽은 상기 미분리 전극 패턴과 중첩하고, 평면상 상기 제1 화소 전극들 각각을 에워쌀 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 발광 장치는 일체화된 반사 전극으로 기능하는 제1 전극 및 제2 전극을 포함함으로써, 보다 간소화된 공정을 통해 발광 장치가 제조될 수 있다.
또한, 제1 전극은 제2 전극을 에워싸는 형태로 배치되고, 발광 소자는 제1 전극 및 제2 전극 사이에 배치됨으로써, 발광 소자가 배치되는 배치 면적이 증가하고, 발광 효율이 향상될 수 있다.
본 발명의 실시예들에 의하면 발광 장치의 제조 방법은 제1 전극이 패터닝 되기 전의 미분리 전극 패턴을 이용하여 전계를 형성함으로써, 발광 소자의 정렬 효율이 향상될 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 발광 장치의 평면도이다.
도 2는 도 1의 I-I'선을 따라 자른 발광 장치의 일 예를 나타내는 단면도이다.
도 3은 도 1의 발광 장치에 포함된 발광 소자의 일 예를 나타내는 도면이다.
도 4 내지 도 18은 도 1의 발광 장치를 제조하는 제조 방법을 나타내는 도면들이다.
도 19는 도 1의 II-II'선을 따른 자른 발광 장치의 일 예를 나타내는 단면도이다.
도 20은 도 1의 I-I'선을 따라 자른 발광 장치의 다른 예를 나타내는 평면도이다.
도 21은 다른 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 22는 도 21의 AA 영역을 확대한 도면이다.
도 23은 도 22의 III-III'선을 따라 자른 발광 장치의 일 예를 나타내는 단면도이다.
도 24는 도 22의 III-III'선을 따라 자른 발광 장치의 다른 예를 나타내는 단면도이다.
도 25는 일 실시예에 따른 발광 장치의 일 화소의 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 발광 장치의 평면도이다.
도 1을 참조하면, 발광 장치(10)는 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)를 포함할 수 있다. 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)은 제1 방향(D1)을 따라 반복적으로 배열될 수 있다.
제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 각각은 빛을 발하는 최소 단위의 발광 유닛일 수 있다. 발광 장치(10)가 영상을 표시하는 경우, 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3) 각각은 영상에 포함된 색을 표시하는 최소 단위의 발광 유닛일 수 있다. 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)는 상호 다른 색들을 가지고 발광할 수 있다. 예를 들어, 제1 화소(PX1)은 제1 색(예를 들어, 적색)으로 발광하며, 제2 화소(PX2)는 제2 색(예를 들어, 녹색)으로 발광하고, 제3 화소(PX3)는 제3 색(예를 들어, 청색)으로 발광할 수 있다. 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)가 발광하는 색들의 조합을 통해 색상이 구현될 수 있다. 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)에 대해서는 도 19를 참조하여 후술하기로 한다.
제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)는 발광하는 색상들을 제외하고 상호 실질적으로 동일할 수 있다. 이하에서는, 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)의 공통적인 특징에 대하여 제1 화소(PX1)를 기준으로 설명하고, 중복되는 설명은 반복하지 않기로 한다.
제1 화소(PX1)는 회로 기판(100)(또는, 기판) 상에 형성된 제1 전극(330)(또는, 화소 전극), 제2 전극(340)(또는, 공통 전극) 및 발광 소자들(350)을 포함할 수 있다. 회로 기판(100)은 발광 장치(10)에 포함될 수 있다.
회로 기판(100)(또는, 기판)은 제1 화소(PX1)에 전류를 공급하는 트랜지스터(미도시) 및 전원 전극(162)을 포함할 수 있다. 회로 기판(100)에 대해서는 도 2를 참조하여 후술하기로 한다.
제1 전극(330)은 회로 기판(100) 상에 배치될 수 있다. 제1 전극(330)은 제1 방향(D1)으로의 길이가 제2 방향(D2)으로의 길이보다 긴 직사각형 형상을 가질 수 있으나, 이는 예시적인 것으로 이에 제한되는 것은 아니다.
제1 전극(330)은 복수의 홀들을 포함할 수 있다. 예를 들어, 제1 전극(330)은 제2 방향(D2)을 따라 배열된 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3)을 포함할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 제1 전극(330)은 2개, 4개 이상의 홀들을 포함하거나, 하나의 홀을 포함할 수도 있다.
이하에서는, 제1 전극(330)이 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3)을 포함하는 것을 예시하여 설명하기로 한다.
제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 평면도 상 폐루프 형성하며, 외부와 연결되지 않을 수 있다.
도 1에 도시된 바와 같이, 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 원형의 평면 형상을 가질 수 있다. 다만, 이는 예시적인 것으로 이에 한정되는 것은 아니다. 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 제2 전극(340)이 배치되는 공간을 제공할 수 있다면, 그 형상이 제한되는 것은 아니며, 예를 들어, 타원, 사각형 이상의 다각형 등의 평면 형상을 가질 수 있다.
제2 전극(340)은 회로 기판(100) 상에 배치될 수 있다. 제2 전극(340)은 복수 개가 구비될 수 있으며, 예를 들어, 제1 내지 제3 홀들(HOL1, HOL2, HOL3)에 대응하여 3개의 제2 전극들(340)이 구비될 수 있다. 제2 전극들(340)은 제1 내지 제3 홀들(HOL1, HOL2, HOL3) 내에 각각 위치할 수 있다. 제2 전극들(340)은 제1 전극(330)에 의해 둘러싸일 수 있다.
발광 소자들(350)은 회로 기판(100) 상에서 제1 전극(330) 및 제2 전극들(340) 사이에 배치되고, 제1 전극(330) 및 제2 전극들(340)과 전기적으로 연결될 수 있다. 예를 들어, 발광 소자(350)는 제1 전극(330)의 제1 홀(HOL1) 내에서 제2 전극들(340)의 가장자리를 따라 반복적으로 배열될 수 있다. 발광 소자(350)는 불규칙적으로(또는, 비균일한 간격을 가지고) 배열될 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 발광 소자(350)는 등간격(또는, 제2 전극(340)의 면적 중심을 기준으로 등각도)을 가지고 반복적으로 배열될 수도 있다.
제2 전극(340)은 전원 전극(162)에 전기적으로 연결될 수 있다.
전원 전극(162)은 회로 기판(100)의 내부에 배치되며, 제2 방향(D2)을 따라 연장하며 제2 전극들(340)과 연결될 수 있다. 회로 기판(100)에는 회로 기판(100)의 상면을 관통하여 전원 전극(162)을 노출시키는 콘택홀(319_2)(또는, 제5 콘택홀)이 형성되고, 제2 전극들(340)은 콘택홀(319_2)(또는, 제5 콘택홀)을 통해 전원 전극(162)에 전기적으로 연결될 수 있다.
도 1을 참조하여 설명한 바와 같이, 제1 전극(330)은 제1 내지 제3 홀들(HOL1, HOL2, HOL3)을 포함하고, 제2 전극들(340) 은 제1 내지 제3 홀들(HOL1, HOL2, HOL3) 내에 각각 배치되며, 발광 소자(350)는 제1 내지 제3 홀들(HOL1, HOL2, HOL3) 내에서 제2 전극들(340)의 가장자리를 따라 반복적으로 배치될 수 있다. 이 경우, 제1 전극(330) 및 제2 전극들(340) 사이에 발광 소자(350)가 배치되는 배치 면적(또는, 배치 공간)은, 직선 형태를 가지는 전극들 사이에 형성되는 배치 면적(즉, 발광 소자가 배치되는 면적)보다 크고, 보다 많은 발광 소자(350)가 배치될 수 있으며, 이에 따라 발광 장치(10)의 최대 휘도가 향상될 수 있다.
한편, 도 1에서 전원 전극(162)은 제2 방향(D2)(예를 들어, 열 방향)으로 연장하여 제1 내지 제3 화소들(PX1, PX2, PX3)을 각각 가로지르는 것으로 도시되어 있으나, 이는 예시적인 것으로, 전원 전극(162)이 이에 한정되는 것은 아니다. 예를 들어, 전원 전극(162)은 행 방향으로 연장할 수 있거나, 그물(mesh) 형태로 배열될 수도 있다.
도 2는 도 1의 I-I'선을 따라 자른 발광 장치의 일 예를 나타내는 단면도이다.
도 2를 참조하면, 발광 장치(10)는 회로 기판(100)(또는, 회로소자층) 및 발광소자층(300)를 포함할 수 있다. 회로 기판(100)은 기판(110), 제1 트랜지스터(120)(또는, 제1 박막 트랜지스터, 제1 스위칭 소자), 및 제2 트랜지스터(140)(또는, 제2 박막 트랜지스터, 제2 스위칭 소자)을 포함한다. 트랜지스터들(120, 140) 각각은 활성층(126,146), 게이트 전극(121, 141), 소스 전극(124, 144) 및 드레인 전극(123, 143)을 포함할 수 있다. 발광소자층(300)는 제1 전극(330), 제2 전극(340) 및 발광 소자(350)를 포함할 수 있다. 상술한 트랜지스터(120, 140), 제1 전극(330), 제2 전극(340) 및 발광 소자(350)는 화소 회로를 구성할 수 있다. 화소 회로에 대한 구체적인 일예가 도 25에 도시되어 있다.
도 25는 일 실시예에 따른 발광 장치의 일 화소의 회로도이다.
도 25를 참조하면, 화소 회로는 제1 트랜지스터(TR1, 도 2의 "120"), 제2 트랜지스터(TR2, 도 2의 "140"), 커패시터(Cst), 및 발광 다이오드(LED)를 포함할 수 있다.
제1 트랜지스터(TR1)는 구동 트랜지스터이고, 제2 트랜지스터(TR2)는 스위칭 트랜지스터일 수 있다. 도 25에서는 제1 트랜지스터(TR1)와 제2 트랜지스터(TR2)가 모두 PMOS 트랜지스터인 경우를 예시하였지만, 제1 트랜지스터(TR1)와 제2 트랜지스터(TR2) 중 어느 하나 또는 전부는 NMOS 트랜지스터일 수도 있다.
제1 트랜지스터(TR1)의 소스 전극(도 2의 "124")은 제1 전원 배선(ELVDDL)에 연결되고, 드레인 전극(도 2 "123")은 유기발광 다이오드(OLED)의 애노드 전극(도 2의 제1 전극(330))에 연결된다. 제2 트랜지스터(TR2)의 소스 전극(도 2의 "144")은 데이터 배선(DL)에 연결되고, 드레인 전극(도 2의 "143")은 제1 트랜지스터(TR1)의 게이트 전극(도 2의 "128")에 연결된다. 커패시터(Cst)는 제1 트랜지스터(TR1)의 게이트 전극과 소스 전극 사이에 연결된다. 발광 다이오드(LED)의 캐소드 전극(도 2의 제2 전극(340)은 제2 전원 전압(ELVSS)을 제공받는다. 제2 전원 전압(ELVSS)은 제1 전원 배선(ELVDDL)으로부터 제공되는 제1 전원 전압(ELVDD)보다 낮은 전압일 수 있다.
제2 트랜지스터(TR2)는 주사 라인(GL)에 인가된 주사 신호에 응답하여 데이터 배선(DL)에 인가된 데이터 신호를 출력할 수 있다. 커패시터(Cst)는 제2 트랜지스터(TR2)로부터 수신한 데이터 신호에 대응하는 전압을 충전할 수 있다. 제1 트랜지스터(TR1)는 커패시터(Cst)에 저장된 전하량에 대응하여 발광 다이오드(LED)에 흐르는 구동전류를 제어할 수 있다. 도 25의 등가 회로는 하나의 일 실시예에 불과하며, 화소 회로는 더 많은 수(예컨대 7개)의 트랜지스터와 커패시터를 포함할 수 있다.
다시 도 2를 참조하면, 회로 기판(100)은 기판(110), 버퍼층(115), 반도체층, 제1 절연층(170), 제1 도전층, 제2 절연층(180), 제2 도전층, 제3 절연층(190), 제3 도전층 및 제4 절연층(310)을 포함할 수 있다.
기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
기판(110) 상에는 버퍼층(115)이 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(115)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
버퍼층(115) 상에는 반도체층이 배치될 수 있다. 반도체층은 제1 트랜지스터(120)의 제1 활성층(126), 제2 트랜지스터(140)의 제2 활성층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
반도체층 상에는 제1 절연층(170)이 배치될 수 있다. 제1 절연층(170)은 반도체층을 덮을 수 있다. 제1 절연층(170)은 트랜지스터의 게이트 절연막으로 기능할 수 있다. 제1 절연층(170)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 절연층(170) 상에는 제1 도전층이 배치될 수 있다. 제1 도전층은 제1 절연층(170)을 사이에 두고 제1 트랜지스터(120)의 제1 활성층(126) 상에 배치된 제1 게이트 전극(121), 제2 트랜지스터(140)의 제2 활성층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 도전층은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 도전층은 단일막 또는 다층막일 수 있다.
제1 도전층 상에는 제2 절연층(180)이 배치될 수 있다. 제2 절연층(180)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질로 이루어질 수 있다.
제2 절연층(180) 상에는 제2 도전층이 배치될 수 있다. 제2 도전층은 제2 절연층을 사이에 두고 제1 게이트 전극(121) 상에 배치된 커패시터 전극(128)을 포함할 수 있다. 커패시터 전극(128)은 제1 게이트 전극(121)과 함께 유지 커패시터(예를 들어, 전기 신호를 저장하거나 유지하는 커패시터)를 이룰 수 있다.
제2 도전층은, 제1 도전층과 유사하게, 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제2 도전층 상에는 제3 절연층(190)이 배치될 수 있다. 제3 절연층(190)은 층간 절연막일 수 있다. 또한, 제3 절연층(190)은 표면 평탄화 기능을 수행할 수 있다. 제3 절연층(190)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
제3 절연층(190) 상에는 제3 도전층이 배치될 수 있다. 제3 도전층은 제1 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함할 수 있다.
제1 소스 전극(124) 및 제1 드레인 전극(123)은 각각 제3 절연층(190)과 제2 절연층(180)을 관통하는 제1 콘택홀(129)을 통해 제1 활성층(126)과 전기적으로 연결될 수 있다. 제2 소스 전극(144) 및 제2 드레인 전극(143)은 각각 제3 절연층(190)과 제2 절연층(180)을 관통하는 제2 콘택홀(149)을 통해 제2 활성층(146)과 전기적으로 연결될 수 있다. 전원 전극(162)은 제3 절연층(190)과 제2 절연층(180)을 관통하는 제3 콘택홀(169)을 통해 전원 배선(161)과 전기적으로 연결될 수 있다.
제3 도전층은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제3 도전층은 단일막 또는 다층막일 수 있다. 예를 들어, 제3 도전층은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다.
제3 도전층 상에는 제4 절연층(310)이 배치될 수 있다. 제4 절연층(310)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질로 이루어질 수 있다. 제4 절연층(310)의 표면은 평탄할 수 있다.
이하, 발광소자층(300)를 설명한다.
제4 절연층(310) 상에 제1 전극(330) 및 제2 전극(340)이 배치될 수 있다. 제1 전극(330)은 제4 절연층(310)을 관통하는 제4 콘택홀(319_1)을 통해 제1 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 제2 전극(340)은 제1 전극(330)으로부터 이격되어 배치되며, 제4 절연층(310)을 관통하는 제5 콘택홀(319_2)을 통해 전원 전극(162)과 전기적으로 연결될 수 있다.
제1 전극(330) 및 제2 전극(340)은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 전극(330) 및 제2 전극(340)은 단일막 또는 다층막일 수 있다. 예를 들어, 제1 전극(330) 및 제2 전극(340)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다.
일 실시예에서, 제1 전극(330) 및 제2 전극(340)은 광을 반사하는 반사 특성을 가지는 반사 물질(또는, 반사율이 높은 물질)을 포함할 수 있다. 여기서, 반사 물질은 은(Ag), 마그네슘(Mg), 크롬(Cr), 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 텅스텐(W), 알루미늄(Al), 알루미늄-리튬(Al-Li), 마그네슘-인듐(Mg-In) 및 마그네슘-은(Mg-Ag)으로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다. 이 경우, 제1 전극(330) 및 제2 전극(340)은 발광 소자(350)의 측면에서 발광되는 광을 반사하는 반사 격벽으로 기능할 수 있다.
일 실시예에서, 제1 전극(330)의 두께 및 제2 전극(340)의 두께 중 적어도 하나는 발광 소자(350)의 두께보다 클 수 있다.
제1 전극(330)의 두께 및 제2 전극(340)의 두께는, 발광 소자(350)의 두께 방향으로의 위치, 발광 소자(350)로부터 광이 발산되는 각도, 발광 소자(350)와의 이격 거리 등에 의해 결정되나, 제1 전극(330)의 두께 및 제2 전극(340)의 두께는 대체적으로 발광 소자(350)의 두께(예를 들어, 5000Å)보다 클 수 있다. 예를 들어, 제1 전극(330)의 두께는 6000Å이상, 8000Å이상, 10000Å이상이거나, 20000Å일 수 있다. 나아가, 제1 전극(330)의 두께 및 제2 전극(340)의 두께는 발광 소자(350)의 길이(또는, 최대 길이, 예를 들어, 30000Å)보다 클 수 있다. 예를 들어, 제1 전극(330)의 두께는 40000Å 이상일 수 있다. 제1 전극(330)의 두께 및 제2 전극(340)의 두께는, 100000Å 보다 작을 수 있다.
일 실시예에서, 제1 전극(330) 및 제2 전극(340)은 경사진 측벽을 가지거나 테이퍼(taper) 진 단면 형상을 가질 수 있다.
발광 소자(350)와 인접한 제1 전극(330)의 내측벽(332_S1)(또는, 제1 경사면)은 제4 절연층(310)과 예각을 형성할 수 있다. 유사하게, 발광 소자(350)와 인접한 제2 전극(340)의 외측벽(342_S1)(또는, 경사면)은 제4 절연층(310)과 예각을 형성할 수 있다. 즉, 발광 소자(350)에 인접하여 위치하는 제1 전극(330)의 내측벽(332_S1)과 제2 전극(330)의 외측벽(342_S1)은 경사지게 형성될 수 있다. 이 경우, 발광 소자(350)의 측면에서 발사되는 광은 제1 전극(330)의 내측벽(332_S1)과 제2 전극(340)의 외측벽(342_S1)에 의해 대체적으로 상부로 반사될 수 있다. 또한, 제1 전극(330)의 외측벽(332_S2)(또는, 제2 경사면)도 제4 절연층(310)과 예각을 형성하거나 경사지게 형성될 수 있다.
실시예들에서, 제1 전극(330)의 내측벽(332_S1)(또는, 제1 경사면)의 제1 경사각(Θ1)(또는, 제1 테이퍼 각도(taper angle))은 60도 이하이거나, 20도 내지 60도 이거나, 40도 내지 50도 일 수 있다. 이 경우, 발광 소자(350)의 측면으로부터 발산되는 광은, 도 1에 도시된 제1 화소(PX1)가 차지하는 영역 내에서 대체적으로 상부를 향해 반사될 수 있다. 유사하게, 제2 전극(340)의 외측벽(342_S1)의 경사각은 제1 경사각(Θ1)과 같거나 유사할 수 있다. 후술하여 설명하겠지만, 제1 전극(330)의 내측벽(332_S1)과 제2 전극(340)의 외측벽(342_S1)은 동일 공정(예를 들어, 패터닝 공정, 마스크 공정, 또는, 식각 공정)을 통해 형성됨에 따라, 제1 전극(330)의 제1 경사면과 제2 전극(340)의 경사면은 실질적으로 같을 수 있다.
일 실시예에서, 제1 전극(330)의 내측벽(332_S1)의 제1 경사각(Θ1)은 제1 전극(330)의 외측벽(332_S2)의 제2 경사각(Θ2)(또는, 제2 테이퍼 각도)과 다를 수 있다. 여기서, 제1 전극(330)의 내측벽(332_S2)은 제1 전극(330)의 외측 가장자리를 따라 형성되는 측면으로, 제2 전극(340)과 이격되고, 다른 화소(예를 들어, 제2 화소(PX2))의 제1 전극과 인접하거나 마주할 수 있다.
도 13을 참조하여 설명하겠지만, 제1 전극(330)의 외측벽(332_S2)은 제1 전극(330)의 내측벽(332_S1)이 형성되는 공정(또는, 시점)과는 다른 공정을 통해(또는, 다른 시점에서) 형성될 수 있고, 또한, 제1 전극(330)의 외측벽(332_S2)은 광을 특정 방향으로 반사하는 반사 격벽으로 기능할 필요가 없다. 이에 따라, 제1 전극(330)의 외측벽(332_S2)의 제2 경사각(Θ2)은 제1 전극(330)의 내측벽(332_S1)의 제1 경사각(Θ1)과 다를 수 있다. 예를 들어, 제1 전극(330)의 외측벽(332_S2)의 제2 경사각(Θ2)은 제1 전극(330)의 내측벽(332_S1)의 제1 경사각(Θ1)보다 클 수 있다.
다만, 이는 예시적인 것으로 이에 제한되는 것은 아니다. 예를 들어, 제1 전극(330)의 외측벽(332_S2)의 제2 경사각(Θ2)은 제1 전극(330)의 내측벽(332_S1)의 제1 경사각(Θ1)보다 작을 수 있고, 제1 전극(330)의 외측벽(332_S2)의 제2 경사각(Θ2)은 제1 전극(330)의 내측벽(332_S1)의 제1 경사각(Θ1)과 같을 수도 있다.
실시예들에서, 제1 전극(330) 및 제2 전극(340)은 제1 금속 결합층(331, 341), 금속 도전층(332, 342), 및 제2 금속 결합층(333, 343)을 포함할 수 있다. 제1 전극(330)을 기준으로, 제1 금속 결합층(331)은 회로 기판(100)(또는, 제4 절연층(310)) 상에 배치되고, 하부 도전층(예를 들어, 제1 드레인 전극(123), 전원 전극(162))에 대한 낮은 컨택 저항을 가질 수 있다. 금속 도전층(332)은 제1 금속 결합층(331) 상에 배치되고, 전기 전도성(또는, 도전성)이 상대적으로 우수할 수 있다. 제2 금속 결합층(333)은 금속 도전층(332) 상에 배치되고, 후술하는 제5 절연층(510)과의 결합력이 상대적으로 우수할 수 있다.
금속 도전층(332)은 제1 금속 결합층(331)의 두께보다 큰 두께를 가지고, 또한, 제2 금속 결합층(332)의 두께보다 큰 두께를 가질 수 있다. 이 경우, 제1 전극(330)의 경사진 내측벽(332_S1) 및 외측벽(332_S2)(또는, 제1 경사면 및 제2 경사면)은 금속 도전층(332)에 형성될 수 있다. 유사하게, 제2 전극(340)의 경사진 외측벽(342_S1)은 금속 도전층(342)에 형성될 수 있다.
금속 도전층(332)이 상대적으로 큰 두께를 가짐에 따라, 또한, 제1 전극(330)이 상대적으로 두껍게 형성됨에 따라, 제1 전극(330)의 저항 값은 상대적으로 작아질 수 있다. 따라서, 제1 전극(330)에 의한 전기 신호(예를 들어, 영상에 대응하는 데이터 신호, 또는, 후술하는 발광 소자(350)의 배열에 이용되는 전원(V))의 강하(예를 들어, IR drop)가 감소되고, 발광 소자(350)의 정렬 효율이 향상될 수 있다.
다시 도 2를 참조하면, 제1 전극(330)과 제2 전극(340)의 일부 영역상에는 제5 절연층(510)이 배치될 수 있다. 제5 절연층(510)은 제1 전극(330)과 제2 전극(340) 사이의 공간 내에 배치될 수 있다. 예를 들어, 제5 절연층(510)은 제1 절연 패턴(511), 제2 절연 패턴(512) 및 제3 절연 패턴(513)을 포함할 수 있다.
제1 절연 패턴(511)은 평면상 제1 전극(330)의 홀들(HOL1, HOL2, HOL3)의 가장자리(또는, 제2 전극(340)의 가장자리)를 따라 폐루프를 형성하며, 예를 들어, 평면상 링 형상을 가질 수 있다. 제2 절연 패턴(512)은 제1 전극(330) 상에 배치되고, 제3 절연 패턴(513)은 제2 전극(340) 상에 배치될 수 있다.
제1 절연 패턴(511)은 발광 소자(350)와 제4 절연층(310) 사이에 배치될 수 있다. 제1 절연 패턴(511)의 하면은 제4 절연층(310)에 접촉하고, 제1 절연 패턴(511)의 상면에 발광 소자(350)가 배치될 수 있다. 제1 절연 패턴(511)은 양 측면에서 제1 전극(330)과 제2 전극(340)과 접촉하여, 제1 전극(330)과 제2 전극(340)을 물리적으로 분리하고, 제1 전극(330) 및 제2 전극(340)이 상호 직접적으로 연결되는 것을 방지할 수 있다. 즉, 제1 절연 패턴(511)은 제1 전극(330)과 제2 전극(340)이 동일 평면 상에서 상호 직접적으로 전기적으로 연결되는 것을 방지할 수 있다.
제5 절연층(510)(또는, 제1 절연 패턴(511))은 제1 전극(330)과 제2 전극(340)의 일부 영역, 예컨대, 제1 전극(330)과 제2 전극(340)이 서로 대향하는 방향으로 형성된 경사면 중 일부와 중첩될 수 있다. 예를 들어, 제1 절연 패턴(511)의 양측 단부는 제1 전극(330)과 제2 전극(340)이 서로 대향하는 방향으로 형성된 경사면을 덮을 수 있다. 제1 절연 패턴(511)은 제1 전극(330) 및 제2 전극(340)과 중첩된 영역을 보호함과 동시에, 이들을 전기적으로 상호 절연시킬 수 있다. 또한, 후술하는 발광 소자(350)의 제1 반도체층(351) 및 제2 반도체층(352)이 다른 기재와 직접 접촉하는 것을 방지하여 발광 소자(350)의 손상을 방지할 수 있다.
도 2에서, 제1 절연 패턴(511)이 발광 소자(350)보다 길게 연장되는 것으로 도시되어 있으나, 이에 제한되는 것은 아니다. 예를 들어, 제1 절연 패턴(511)은 발광 소자(350)의 길이와 유사한 길이를 가지고, 제1 절연 패턴(511)의 양 측면은 발광 소자(350)의 양 측면과 정렬될 수도 있다.
제1 전극(330) 및 제2 전극(340)은 일정 간격만큼 이격되어 배치되고, 이격된 간격은 발광 소자(350)의 길이보다 같거나 작을 수 있다. 이 경우, 제1 및 제2 전극들(330, 340) 및 발광 소자(350) 사이의 전기적 접촉이 원활하게 이루어질 수 있다.
제5 절연층(510) 상에는 화소 격벽들(421, 422)이 형성될 수 있다. 화소 격벽들(421, 422)은 화소들(PX1, PX2, PX3)의 경계를 정의할 수 있다. 또한, 화소 격벽들(421, 422)은 도 10을 후술할 발광 소자 용액(S)(즉, 발광 소자(350)를 포함하는 용액)이 잉크젯 프린트 방식 등에 의해 배치되는 영역을 정의할 수 있다.
제1 화소 격벽(421)은 제2 절연 패턴(512) 상에 배치되고, 제2 화소 격벽(422)은 제3 절연 패턴(413) 상에 배치될 수 있다. 제2 화소 격벽(422)은 생략될 수도 있다. 도 2에서 제1 화소 격벽(421)이 제2 절연 패턴(512)과 중첩하여 배치되는 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 화소 격벽(421)은 제1 전극(330)의 외측면과 중첩하여 배치될 수도 있다.
발광 소자(350)는 제1 전극(330)과 제2 전극(340)의 사이에 배치될 수 있다. 발광 소자(350)는 활성물질층의 재료에 따라 다른 색의 광을 방출할 수 있다. 서로 다른 종류의 발광 소자들이 화소들(PX1, PX2, PX3)에 정렬되는 경우, 화소들(PX1, PX2, PX3)은 서로 다른 색의 광을 방출할 수 있다. 예를 들어, 발광 소자(350)가 청색, 녹색 또는 적색 파장대의 광을 방출함으로써, 화소들(PX1, PX2, PX3)은 청색, 녹색 또는 적색의 광을 각각 방출할 수 있다. 다만, 이에 제한되는 것은 아니다. 경우에 따라서는 발광 소자(350)가 모두 같은 색의 파장대의 광을 방출하여 화소들(PX1, PX2, PX3)가 동일한 색(예컨대, 청색)의 광을 방출하도록 구현할 수 있다. 또한, 서로 다른 색의 파장대의 광을 방출하는 발광 소자들을 하나의 화소(예를 들어, 제1 화소(PX1))에 배치하여 다른 색(예컨대, 백색)의 광을 방출할 수도 있다.
발광 소자(350)는 발광 다이오드(Light Emitting Diode; LED)일 수 있다. 발광 소자(350)는 그 크기가 대체로 나노 단위인 나노 구조물일 수 있다. 발광 소자(350)는 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(350)가 무기 발광 다이오드일 경우, 서로 대향하는 두 전극들 사이에 무기 결정 구조를 갖는 발광 물질을 배치하고 발광 물질에 특정 방향으로 전계를 형성하면, 무기 발광 다이오드가 특정 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(350)의 정렬에 대해서는 도 11을 참조하여 후술하기로 한다.
제6 절연층(520)은 발광 소자(350) 상에 배치되어, 발광 소자(350)를 보호하고 제1 전극(330)과 제2 전극(340) 사이에서 발광 소자(350)를 고정시킬 수 있다. 제6 절연층(520)은 발광 소자(350)의 외면에도 배치되어 발광 소자(350)를 고정시킬 수 있다. 제6 절연층(520)은 발광 소자(350)의 외면 중 일부 영역에 배치되되, 발광 소자(350)의 양 측면은 노출되도록 배치될 수 있다.
제6 절연층(520)은 절연성 무기물을 포함할 수 있다. 제6 절연층(520)이 마스크 공정을 통해 형성되는 경우, 발광 소자(350)의 상부면, 외주면 및 발광 소자(350)와 인접한 영역에서 무기물 결정의 결함(seam)이 발생될 수 있다. 발광 소자(350)와 무기물층이 접하는 영역에서 결함이 발생되는 경우, 이후에 수행되는 마스크 공정시 결함에 의해 무기물층이 과하게 식각되거나 경우에 따라 접촉된 재료들이 분리될 수도 있다. 또한, 발광 소자(350)와 제4 절연층(310) 사이에 공극이 형성될 수도 있다. 나아가, 무기물층을 증착하는 경우, 박막도포성(Step-coverage)이 불량하여 발광 소자(350) 상에 제6 절연층(520)이 불균일하게 형성될 수 있다. 또한, 제1 접촉 전극(360)과 제2 접촉 전극(370)을 형성할 때도, 박막도포성이 불량할 경우 접촉 전극 재료가 끊어지고, 발광 소자(350)가 전기적으로 단선될 수 있다.
이에, 제6 절연층(520) 상에 제7 절연층(530)이 배치될 수 있다. 제7 절연층(530)의 단면이 제6 절연층(520)의 단면 상에 배치될 수 있고, 제7 절연층(530)은 제6 절연층(520)의 적어도 일부의 외면을 커버하도록 배치될 수도 있다.
제7 절연층(530)은 제6 절연층(520)과 같은 무기물층에 형성될 수 있는 결함(seam)이나 발광 소자(350)의 하부에 형성되는 공극을 충진할 수 있다. 이에 따라 제6 절연층(520)의 박막도포성의 불량이 해소되고 접촉 전극 재료가 단선이 방지될 수 있다. 또한, 제7 절연층(530)에 의해 제6 절연층(520)이 평탄화될 수 있다. 제7 절연층(530)에 의해 제6 절연층(520)의 상부면이 평탄화되면, 이후의 제1 접촉 전극(360)과 제2 접촉 전극(370)을 형성하는 공정이 비교적 원활하게 수행될 수도 있다.
제7 절연층(530)의 길이는 발광 소자(350)의 길이보다 짧을 수 있고, 이 경우, 발광 소자(350)와 제7 절연층(530)은 계단형으로 적층될 수 있다.
제7 절연층(530) 상에는 제1 접촉 전극(360) 및 제2 접촉 전극(370)이 배치될 수 있다. 제1 접촉 전극(360)은 제1 전극(330) 상에 배치되되 제7 절연층(530)의 적어도 일부와 중첩될 수 있다. 제2 접촉 전극(370)은 제2 전극(340) 상에 배치되되 제1 접촉 전극(360)과 이격되어 배치되며 제7 절연층(530)의 적어도 일부와 접촉할 수 있다.
제1 접촉 전극(360) 및 제2 접촉 전극(370)은 제5 절연층(510)(또는, 제2 절연 패턴(512), 제3 절연 패턴(513))에 의해 부분적으로 노출되는 제1 전극(330) 및 제2 전극(340)과 각각 전기적으로 연결될 수 있다. 제1 접촉 전극(360)과 제2 접촉 전극(370)은 제1 전극(330)과 제2 전극(340)의 상부면(즉, 제2 절연 패턴(512), 제3 절연 패턴(513)에 의해 노출된 상부면)에 각각 배치될 수 있다. 제1 접촉 전극(360)과 제2 접촉 전극(370)은 제1 전극(330)과 제2 전극(340)의 상부면(및/또는, 측면, 경사면)과 접촉할 수 있다. 제1 접촉 전극(360)과 제2 접촉 전극(370)은 발광 소자(350)의 제1 반도체층(351) 및 제2 반도체층(352)에 각각 접촉될 수 있다. 이에 따라, 제1 접촉 전극(360) 및 제2 접촉 전극(370)은 제1 전극(330) 및 제2 전극(340)에 인가된 신호를 발광 소자(350)에 전달할 수 있다.
제1 접촉 전극(360)은 제1 전극(330) 상에서 이를 커버하도록 배치되되, 하면이 부분적으로 발광 소자(350) 및 제7 절연층(530)과 접촉할 수 있다. 제1 접촉 전극(360)의 제2 전극(340)이 배치된 방향의 일 단부는 제7 절연층(530) 상에 배치될 수 있다. 제2 접촉 전극(370)은 제2 전극(340) 상에서 이를 커버하도록 배치되되, 하면이 부분적으로 발광 소자(350), 제7 절연층(530) 및 제8 절연층(540)과 접촉할 수 있다. 제2 접촉 전극(370)의 제1 전극(330)이 배치된 방향의 일 단부는 제8 절연층(540) 상에 배치될 수 있다.
제1 접촉 전극(360)과 제2 접촉 전극(370)은 제7 절연층(530) 또는 제8 절연층(540) 상에서 서로 이격되어 배치될 수 있다. 즉, 제1 접촉 전극(360)과 제2 접촉 전극(370)은 발광 소자(350)와 제7 절연층(530) 또는 제8 절연층(540)에 함께 접촉되나, 제7 절연층(530) 상에서는 서로 이격되어 연결되지 않을 수 있다. 제1 접촉 전극(360)과 제2 접촉 전극(370)이 물리적으로 이격되어 있음에 따라, 각각 서로 다른 전압이 인가될 수 있다.. 일 예로, 제1 전극(330)과 연결된 제1 접촉 전극(360)은 제4 절연층(310)을 관통하는 제4 콘택홀(319_1)을 통해 제1 트랜지스터(120)에서 제1 전극(330)으로 인가되는 전기 신호(예컨대, 구동 전압)를 인가받고, 제2 전극(340)과 연결된 제2 접촉 전극(370)은 제4 절연층(310)을 관통하는 제5 콘택홀(319_2)을 통해 전원 배선(161)과 전원 전극(162)으로부터 제2 전극(340)으로 인가되는 전원 전압을 인가받을 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 접촉 전극(360)과 제2 접촉 전극(370)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 접촉 전극(360)과 제2 접촉 전극(370)은 제1 전극(330) 및 제2 전극(340)에 컨택될 수 있도록, 제1 전극(330) 및 제2 전극(340) 상에서 실질적으로 동일한 패턴으로 배치될 수 있다.
제8 절연층(540)은 제1 접촉 전극(360)의 상부에 배치되어, 제1 접촉 전극(360)과 제2 접촉 전극(370)을 물리적으로 분리하고, 이들이 상호 직접적으로 연결되는 것을 방지할 수 있다. 제8 절연층(540)은 제1 접촉 전극(360)을 덮도록 배치되되, 발광 소자(350)가 제2 접촉 전극(370)과 연결될 수 있도록 발광 소자(350)의 일부 영역에는 중첩되지 않도록 배치될 수 있다. 제8 절연층(540)은 제7 절연층(530)의 상부면에서 제1 접촉 전극(360) 및 제7 절연층(530)과 부분적으로 접촉할 수 있다. 제8 절연층(540)은 제7 절연층(530)의 상부면에서 제1 접촉 전극(360)의 일 단부를 커버하도록 배치될 수 있다. 이에 따라 제8 절연층(540)은 제1 접촉 전극(360)을 보호함과 동시에, 제1 접촉 전극(360이 제2 접촉 전극(370)과 직접적으로 연결되는 것을 방지할 수 있다.
제8 절연층(540)의 제2 전극(340)이 배치된 방향의 일 단부는 제7 절연층(530)을 커버하도록 배치되고, 제6 절연층(520)의 일 측면과 정렬될 수 있다.
제8 절연층(540)은 생략될 수도 있다. 이에 따라, 제1 접촉 전극(360)과 제2 접촉 전극(370)은 실질적으로 동일한 평면상에 배치될 수 있고, 후술할 패시베이션층(550)에 의해 제1 접촉 전극(360)과 제2 접촉 전극(370)은 물리적으로 분리되고, 상호 직접적으로 연결되지 않을 수 있다.
패시베이션층(550)은 제8 절연층(540) 및 제2 접촉 전극(370)의 상부에 형성되어, 외부 환경에 대하여 제4 절연층(310) 상에 배치되는 부재들을 보호하는 기능을 할 수 있다. 제1 접촉 전극(360)과 제2 접촉 전극(370)이 노출될 경우, 전극 손상에 의해 접촉 전극 재료의 단선 문제가 발생할 수 있기 때문에, 패시베이션층(550)으로 이들을 커버할 수 있다. 즉, 패시베이션층(550)은 제1 전극(330), 제2 전극(340), 발광 소자(350) 등을 커버하도록 배치될 수 있다. 또한, 제8 절연층(540)이 생략되는 경우, 패시베이션층(550)은 제1 접촉 전극(360)과 제2 접촉 전극(370)의 상부에 형성될 수 있다. 이 경우, 패시베이션층(550)은 제1 접촉 전극(360)과 제2 접촉 전극(370)을 전기적으로 상호 절연시킬 수도 있다.
일 실시예에서, 제5 절연층(510), 제6 절연층(520), 제8 절연층(540) 및 패시베이션층(550) 각각은 무기물 절연성 물질을 포함할 수 있다. 예를 들어, 제5 절연층(510), 제6 절연층(520), 제8 절연층(540) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 물질을 포함할 수 있다. 제5 절연층(510), 제6 절연층(520), 제8 절연층(540) 및 패시베이션층(550)은 동일한 물질로 이루어질 수도 있지만, 서로 다른 물질로 이루어질 수도 있다. 기타, 제5 절연층(510), 제6 절연층(520), 제8 절연층(540) 및 패시베이션층(550)에 절연성을 부여하는 다양한 물질이 적용될 수 있다.
한편, 제5 절연층(510), 제8 절연층(540) 및 패시베이션층(550)은 제7 절연층(530)과 같은 유기 절연 물질을 더 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다. 제7 절연층(530)에 포함되는 유기 절연 물질은 발광 소자 용액(S)의 특성에 영향을 주지 않는 범위내의 것이라면 특별히 제한되지 않는다. 일 예로, 상기 유기 절연 물질은 에폭시(Epoxy)계 수지, 카토(cardo)계 수지, 폴리이미드(Polyimide)계 수지, 아크릴계 수지, 실록산(Siloxane)계 수지 및 실세스퀴옥산(Silsesquioxane)계 수지로 이루어진 군에서 선택된 적어도 어느 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
도 2를 참조하여 설명한 바와 같이, 표시 장치(10)는 반사 물질로 이루어지고 상대적으로 두껍고 경사면을 가지는 제1 전극(330) 및 제2 전극(340)을 포함하고, 제1 전극(330) 및 제2 전극(340) 사이에 배치되는 발광 소자(350)를 포함할 수 있다. 즉, 제1 전극(330) 및 제2 전극(340)은 별도의 격벽, 전극, 반사 전극 등을 포함하는 대신 일체화된 반사형 전극으로 구성됨으로써, 표시 장치(10)의 제조 공정이 보다 간소화될 수 있다.
또한, 제1 전극(330) 및 제2 전극(340)은 상대적으로 두껍게 형성되어 그 저항 값이 상대적으로 감소될 수 있고, 이에 따라 제1 전극(330) 및 제2 전극(340)에 가해지는 전기 신호(예를 들어, 발광 소자(350)의 정렬을 위한 전원, 또는 영상을 표시하기 위한 데이터 신호)의 강하가 방지되고, 발광 장치(10)의 발광 효율(또는, 발광 소자(350)의 정렬 효율) 및 표시 품질이 향상될 수 있다.
도 3은 도 1의 발광 장치에 포함된 발광 소자의 일 예를 나타내는 도면이다.
도 3을 참조하면, 발광 소자(350)는 반도체층들(351, 352) 및 반도체층들(351, 352) 사이에 배치되는 활성물질층(353)을 포함할 수 있다. 또한, 발광 소자(350)는 절연성 물질층(358)을 더 포함할 수 있다. 제1 전극(330) 및 제2 전극(340)으로부터 인가되는 전기 신호는 반도체층들(351, 352)을 통해 활성물질층(353)으로 전달되어 광을 방출할 수 있다.
제1 반도체층(351)은 n형 반도체층일 수 있다. 일 예로, 발광 소자(350)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(351)은 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, n형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(351)은 제1 도전성 도펀트가 도핑될 수 있으며, 예를 들어, 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있다. 제1 반도체층(351)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(352)은 p형 반도체층일 수 있다. 일 예로, 발광 소자(350)가 청색 파장대의 광을 방출하는 경우, 제2 반도체층(352)은 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, p형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(352)은 제2 도전성 도펀트가 도핑될 수 있으며, 일 예로 제2 도전성 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 제2 반도체층(352)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성물질층(353)은 제1 반도체층(351) 및 제2 반도체층(352) 사이에 배치되며, 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 활성물질층(353)은 밴드갭(Band gap) 에너지가 큰 종류 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조를 가질 수도 있다.
활성물질층(353)은 제1 반도체층(351) 및 제2 반도체층(352)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성물질층(353)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlInGaN 등의 물질을 포함할 수 있으며, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 이에 따라, 활성물질층(353)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성물질층(353)의 길이는 0.05㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성물질층(353)에서 방출되는 광은 발광 소자(350)의 길이방향 외부면 뿐만 아니다, 양 측면으로 방출될 수 있다. 즉, 활성물질층(353)에서 방출되는 광은 일 방향으로 방향성이 제한되지 않는다.
절연성 물질층(354)은 발광 소자(350)의 외부에 형성되어 발광 소자(350)를 보호할 수 있다. 일 예로, 절연성 물질층(354)은 발광 소자(350)의 측면부를 둘러싸도록 형성되어, 발광 소자(350)의 길이방향의 양 단부, 예를 들어 제1 반도체층(351) 및 제2 반도체층(352)이 배치된 양 단부에는 형성되지 않을 수 있다. 다만, 이에 제한되지는 않는다. 절연성 물질층(354)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성물질층(353)이 제1 전극(330) 또는 제2 전극(340)과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연성 물질층(354)은 활성물질층(353)을 포함하여 발광 소자(350)의 외부면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
절연성 물질층(354)의 두께는 0.5 ㎛ 내지 1.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(350)는 원통형일 수 있다. 다만, 발광 소자(350)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다양한 형태를 가질 수 있다. 발광 소자(350)는 길이가 1㎛ 내지 10㎛ 또는 2㎛ 내지 5㎛의 범위를 가질 수 있으며, 바람직하게는 4㎛ 내외의 길이를 가질 수 있다. 또한, 발광 소자(350)의 직경은 400nm 내지 700nm의 범위를 가질 수 있으며, 바람직하게는 500nm 내외의 두께를 가질 수 있다.
실시예들에서, 발광 소자(350)는 제1 반도체층(351) 및 제2 반도체층(352)이 배치되는 양 측면 중 적어도 어느 하나에 전극층을 더 포함할 수도 있다. 이 경우, 절연성 물질층(354)은 길이방향으로 연장되어 전극층을 커버하도록 형성될 수 있다. 다만, 이에 제한되지 않고 절연성 물질층(354)은 제1 반도체층(351), 활성물질층(353) 및 제2 반도체층(352)만 커버하거나, 전극층 외면의 일부만 커버하여 전극층의 일부 외면이 노출될 수도 있다.
전극층은 오믹(ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 전극층은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au) 및 은(Ag) 중에서 적어도 어느 하나를 포함할 수 있다.
도 4 내지 도 18은 도 1의 발광 장치를 제조하는 제조 방법을 나타내는 도면들이다.
먼저, 도 1, 도 2 및 도 4를 참조하면, 회로 기판(100)을 준비한다. 도 4에서 회로 기판(100)의 제4 절연층(310)만이 도시되어 있으나, 편의상 기판(101), 트랜지스터들(120, 140), 전원 배선(161) 등을 생략한 것이며, 도 2를 참조하여 설명한 회로 기판(100)의 구성이 도 4 내지 도 18에 그대로 적용될 수 있다.
이어, 회로 기판(100) 상에 미분리 모전극(mother electrode)(210)을 형성한다. 모전극(210)은 회로 기판(100)의 일면 전체에 대해 형성된 전면 미분리 전극으로, 이후 패터닝에 의해 분리되어 복수의 제1 전극과 복수의 제2 전극이 될 전극이다. 회로 기판(100)에는 복수의 제4 콘택홀(도 2의 '319_1)'과 제5 콘택홀(도 2의 '319_2)이 이미 형성되어 있어, 모전극(210)은 제4 콘택홀(319_1)과 제5 콘택홀(319_2)을 통해 제1 트랜지스터(120)의 제1 드레인 전극(123) 및 전원 전극(162)과 전기적으로 연결될 것이다.
모전극(210)은 제1 금속 결합층(211), 금속 도전층(212) 및 제2 금속 결합층(213)을 포함할 수 있다. 여기서, 제1 금속 결합층(211), 금속 도전층(212) 및 제2 금속 결합층(213)은 도 2를 참조하여 설명한 제1 금속 결합층(331), 금속 도전층(332) 및 제2 금속 결합층(333)과 각각 실질적으로 동일할 수 있다.
이어, 도 5에 도시된 바와 같이, 모전극(210)을 패터닝하여 복수의 제2 전극들(340) 및 미분리 전극 패턴(230)을 형성한다. 미분리 전극 패턴(230)은 모전극(210)으로부터 복수의 제2 전극들(340)을 형성하고 남은 잔여 전극 패턴으로서, 이후 분리되어 복수의 제1 전극(330)이 될 전극 패턴이다. 도 6은 도 5에 대응되는 평면도로, 도 6에 도시된 바와 같이, 미분리 전극 패턴(230)은 제2 전극(340)을 에워싸되 회로 기판(100) 전체에 배치되는(즉, 화소들(PX1, PX2, PX3) 별로 구분되지 않은) 하나의 전극 패턴 형상일 수 있다. 일 실시예에서, 미분리 전극 패턴(230)은 그물 구조를 가질 수 있다.
즉, 도 1 및 도 2를 참조하여 설명한 제1 및 제2 전극들(330, 340) 중에서 발광 소자(350)의 정렬에 필요한 제2 전극(340)(및 미분리 전극 패턴(230))만이 우선적으로 패터닝되거나 형성될 수 있다.
도 2를 참조하여 설명한 바와 같이, 제2 전극(340)은 테이퍼 진 형상을 가지고, 또한, 미분리 전극 패턴(230)도 테이퍼 진 형상을 가질 수 있다. 제2 전극(340)의 테이퍼 각도는 60도 이하이고, 동일한 모전극(210)으로부터 패너팅을 통해 형성되는 미분리 전극 패턴(230)은 제2 전극(340)의 테이퍼 각도와 동일한 테이퍼 각도를 가질 수 있다.
이어, 도 7에 도시된 바와 같이, 제2 전극(340) 및 미분리 전극 패턴(230)을 커버하도록 제5 절연층(510)을 형성한다.
이어, 도 8을 참조하면, 제5 절연층(510) 상에 화소 격벽(420)을 형성하고, 제5 절연층(510)을 패터닝하여 제1 절연 패턴(511), 제2 절연 패턴(512) 및 제3 절연 패턴(513)을 형성한다. 제5 절연층(510)의 패터닝은 화소 격벽(420)의 형성 후에 이루어질 수도 있고, 제5 절연층(510)을 먼저 패터닝한 이후 화소 격벽(420)을 형성할 수도 있다.
화소 격벽(420)은 제1 화소 격벽(421) 및 제2 화소 격벽(422)을 포함할 수 있다. 제1 화소 격벽(421)은 미분리 전극 패턴(230) 상의 제2 절연 패턴(512) 상에 형성되고, 제2 화소 격벽(422)은 제2 전극(340) 상의 제3 절연 패턴(513) 상에 형성될 수 있다. 도 9는 도 8에 대응하는 평면도로, 도 9에 도시된 바와 같이, 제1 화소 격벽(421)은 미분리 전극 패턴(230) 중 제1 전극(330)이 형성되는 영역과 중첩하도록 배치될 수 있다. 즉, 제1 화소 격벽(421)은 화소들(PX1, PX2, PX3) 각각의 영역 내에 배치될 수 있다.
실시예들에서, 제1 화소 격벽(421)은 제2 방향(D2)을 따라 인접한 제2 전극들(340) 사이에도 배치될 수 있다. 즉, 도 1을 참조하여 설명한 홀들(HOL1, HOL2, HOL3) 각각의 가장자리를 따라(또는, 가장자리에 인접하여) 제1 화소 격벽(421)이 배치될 수 있다. 예를 들어, 제1 화소(PX1)가 제2 전극(340)을 포함하는 경우, 제1 화소 격벽(421)은 제1 화소(PX1)의 가장자리를 따라 배치될 수 있다. 다른 예로, 제1 화소(PX1)가 복수의 제2 전극들(340)을 포함하는 경우, 제1 화소 격벽(421)은 각 제2 전극들(340)이 배치된 영역들을 상호 구획하면서, 인접한 제2 전극들(340) 사이에도 배치될 수 있다.
즉, 제1 화소 격벽(421)은 도 1을 참조하여 설명한 제1 전극(330)의 평면 형상과 실질적으로 동일하거나 유사한 평면 형상을 가지며, 제1 전극(330)의 홀들(HOL1, HOL2, HOL3)에 대응하는 뱅크홀들을 포함할 수 있다.
이 경우, 후술하는 발광 소자 용액(S)이 뱅크홀 내부에만 배치될 수 있어, 발광 장치(10)의 제조 비용이 절감될 수 있다.
한편, 도 9에서 제1 화소 격벽(421)의 뱅크홀은 팔각형의 평면 형상을 가지는 것으로 도시되어 있으나, 이는 예시적인 것으로 이에 한정되는 것은 아니다. 예를 들어, 제1 화소 격벽(421)의 뱅크홀은 제1 전극(330)의 홀들(HOL1, HOL2, HOL3)을 보다 큰 범위에서, 원형, 사각형, 육각형, 타원, 직사각형 등의 평면 형상을 가질 수 있다.
유사하게, 제2 화소 격벽(422)은 제2 전극(340)의 평면 형상과 유사한 형상을 가지나, 이에 한정되는 것은 아니다. 제2 화소 격벽(422)은 생략될 수도 있다.
도 10을 참조하면, 화소 격벽(420)이 형성된 이후, 발광 소자(350)를 포함하는 발광 소자 용액(S)을 회로 기판(100) 상에 로딩하여, 발광 소자(350)를 화소 격벽(420) 사이에(또는, 미분리 전극 패턴(230)과 제2 전극(340) 사이에) 배치한다. 여기서, 발광 소자 용액(S)은 잉크 또는 페이스트 등의 제형을 가질 수 있으며, 아세톤, 물, 알코올 및 톨루엔 중 어느 하나 이상일 수 있다. 다만, 이에 제한되는 것은 아니며, 상온 또는 열에 의해 기화될 수 있는 물질인 경우 특별히 제한되지 않는다.
이 경우, 발광 소자 용액(S)은 화소 격벽(420)과 접촉하게 되고, 발광 소자 용액(S)의 표면장력에 의해 반구형의 형태를 유지할 수 있다. 발광 소자 용액(S)과 화소 격벽(420)이 접하는 영역은 발광 소자 용액(S)의 중심 방향으로 힘이 작용되고, 발광 소자 용액(S)이 화소 격벽(420)에서 흘러 넘치지 않을 수 있다. 이에 따라, 인접한 다른 화소로 발광 소자(350)가 이동하는 것이 방지될 수 있다.
도 11을 참조하면, 발광 소자(350)가 배치된 이후, 교류 전원을 인가하고 유전영동법(Dielectrophoretic; DEP)을 이용하여 발광 소자(350)를 정렬시킬 수 있다.
미분리 전극 패턴(230)과 제2 전극(340)에 전원(V)을 인가하면, 미분리 전극 패턴(230)과 제2 전극(340) 사이에 전기장(E)이 형성될 수 있다. 여기서, 전원(V)은 외부 공급원 또는 발광 장치(10)의 내부 전원일 수 있다. 전원(V)은 소정의 진폭과 주기를 가진 교류 전원 또는 직류 전원일 수 있다. 직류 전원이 미분리 전극 패턴(230)과 제2 전극(340)에 반복적으로 인가됨으로써, 소정의 진폭과 주기를 갖는 전원이 구현될 수도 있다.
전기장(E) 하에서 발광 소자(350)에 쌍 극성이 유도되고, 발광 소자(350)는 유전영동힘(DEP Force)에 의해 전기장(E)의 기울기가 큰 쪽 또는 작은 쪽으로 힘을 받게 된다. 발광 소자(350)는 DEP 힘에 의해 미분리 전극 패턴(230)과 제2 전극(340) 사이에 자기 정렬될 수 있다.
발광 소자(350)를 정렬시킨 뒤, 발광 소자 용액(S)을 상온 또는 열에 의해 기화시켜 제거함으로써, 미분리 전극 패턴(230)과 제2 전극(340) 사이에 발광 소자(350)가 배치될 수 있다.
도 12는 도 11에 대응하는 평면도로, 발광 소자(350)는 상대적으로 균일하게 배열 또는 정렬될 수 있다. 미분리 전극 패턴(230)은 화소별(PX1, PX2, PX3)로 구분되지 않고, 도 9에 도시된 바와 같이 전체적으로 그물 구조를 가짐에 따라, 미분리 전극 패턴(230)의 저항 값은 개별 전극으로 분리된 이후의 제1 전극(330)에 비해 매우 작을 수 있다. 즉, 미분리 전극 패턴(230)에 기인한 전압 강하가 매우 작을 수 있다. 이에 따라, 발광 소자(350)를 정렬하기 위해 인가되는 전원은 화소별로(PX1, PX2, PX3), 나아가, 화소 내 영역별로(예를 들어, 각 제2 전극(340) 인접 영역) 균일하게 인가되고, 미분리 전극 패턴(230)과 제2 전극(340) 사이에 매우 균일한 전기장(E)이 형성될 수 있다. 따라서, 발광 소자(350)는 균일한 전기장(E)에 의해 균일한 방향을 가지고 상대적으로 균일하게 배열될 수 있어 발광 장치(10)의 발광 품질이나 표시 품질이 향상될 수 있다.
일 실시예에서, 발광 소자 용액(S)에는 적어도 한 종류의 발광 소자(350)를 포함할 수 있다. 발광 장치(10)의 화소들(PX1, PX2, PX3)에 서로 다른 색들의 발광 소자(350)를 정렬시키기 위해, 발광 소자 용액(S)은 다양한 색의 광을 방출하는 발광 소자(350)를 포함할 수 있다. 또한, 발광 소자 용액(S)에 서로 다른 색의 광의 방출하는 발광 소자(350)가 혼합될 수도 있다. 다만, 이에 제한되는 것은 아니다.
도 13을 참조하면, 발광 소자(350)가 정렬된 이후, 미분리 전극 패턴(230)에 대한 패터닝 공정을 통해, 복수의 제1 전극(330)을 형성한다. 제1 전극(330)의 패터닝 공정이 도 5 및 도 6을 참조하여 설명한 제2 전극(340)의 형성 공정과 동일한 공정으로 진행되는 경우, 제1 전극(330)의 제2 경사면(즉, 다른 제1 전극과 인접하거나 대향하는 외측면)의 제2 경사각은 제1 전극(330)의 제1 경사면(즉, 제2 전극(340)과 인접하거나 대향하는 내측면)의 제1 경사각과 실질적으로 동일 수 있다.
다만, 제1 전극(330)은 제2 전극(340)이 형성되는 시점과 다른 시점에서 형성되므로, 공정 설비를 통해 제어 불가능한 환경 요인들이 달라질 수 있고, 이에 따라, 제1 전극(330)의 제2 경사면의 제2 경사각은 제1 경사면의 제1 경사각과 차이가 있을 수도 있다. 또한, 제1 전극(330)의 제2 경사면은 발광 소자(350)와 직접적으로 마주하지 않고, 반사 전극으로서 기능하지 않으므로, 제1 전극(330)의 제2 경사면의 제2 경사각은 제1 경사면의 제1 경사각의 범위에 한정될 필요가 없을 수 있다. 나아가, 제1 전극(330)의 제2 경사면의 제2 경사각이 작아질수록 화소들(PX1, PX2, PX3) 간의 이격거리가 증가되므로, 제1 전극(330)의 제2 경사면의 제2 경사각이 커질수록 화소들(PX1, PX2, PX3)의 밀집도가 높아질 수 있다. 따라서, 제1 전극(330)의 제2 경사면의 제2 경사각은 제1 경사면의 제1 경사각과 다르고, 예를 들어, 제1 전극(330)의 제2 경사면의 제2 경사각은 제1 경사면의 제1 경사각보다 클 수 있다.
제1 전극(330)의 패터닝 이후에, 도 14에 도시된 바와 같이, 발광 소자(350) 상에 제6 절연층(520)과 제7 절연층(530)을 형성한다.
이후, 도 15에 도시된 바와 같이, 제1 전극(330) 상에 제1 접촉 전극(360)을 형성한다. 제1 접촉 전극(360)은 제1 전극(330)을 커버하도록 형성되되, 일부 영역은 발광 소자(350) 및 제7 절연층(530)과 접촉할 수 있다.
도 16을 참조하면, 이어, 제1 접촉 전극(360) 상에 제8 절연층(540)을 형성한다. 제8 절연층(540)은 제1 접촉 전극(360)을 커버하되, 제2 전극(340)을 노출시키도록 형성될 수 있다. 제8 절연층(540)은 제1 접촉 전극(360)의 일 단부(즉, 제2 전극(340)이 배치된 방향의 일 단부)를 커버하며, 제7 절연층(530)의 일 측면(즉, 제2 전극(340)이 배치된 방향의 일 측면)을 커버할 수 있다.
도 17을 참조하면, 계속해서, 제2 전극(340)의 상부면에 제2 접촉 전극(370)을 형성한다. 제2 접촉 전극(370)은 제2 전극(340), 발광 소자(350), 제7 절연층(530) 및 제8 절연층(540)과 부분적으로 접촉될 수 있다. 제2 접촉 전극(370)은 제8 절연층(540) 상부의 일부 영역에까지 형성될 수 있다. 제8 절연층(540)에 의해, 제2 접촉 전극(370)은 제1 접촉 전극(360)과 물리적으로 분리되며, 제2 접촉 전극(370)이 제1 접촉 전극(360)과 직접 연결되는 것을 방지할 수 있다.
이후, 도 18에 도시된 바와 같이, 제8 절연층(540)과 제2 접촉 전극(370)을 커버하도록 패시베이션층(550)을 형성할 수 있다.
도 14 내지 도 18을 참조하여 설명한 일련의 공정을 통해, 발광 장치(10)가 제조될 수 있다. 발광 장치(10)의 제조 과정(10)에서 하나의 모전극(210)으로부터 경사면을 가지는 제1 전극(330)과 제2 전극들(340)을 모두 형성함으로써, 별도의 격벽, 전극, 반사 전극 등을 포함하는 발광 장치의 제조 공정에 비해, 발광 장치(10)의 제조 공정이 간소화될 수 있다.
또한, 제2 전극(340)만을 패터닝 한 상태에서 발광 소자(350)를 정렬시킴으로써, 발광 소자(350)의 정렬 효율, 발광 장치(10)의 발광 효율 및 표시 품질이 향상될 수 있다.
나아가, 화소 격벽(420)은 화소들(PX1, PX2, PX3) 뿐만 아니라, 각 제2 전극들(340)을 구분하도록 형성됨으로써, 불필요한 영역에 발광 용액(S)이 제공되는 것이 방지되고, 발광 장치(10)의 제조 비용이 절감될 수 있다.
도 19는 도 1의 II-II'선을 따른 자른 발광 장치의 일 예를 나타내는 단면도이다.
도 1, 도 2 및 도 19를 참조하면, 발광 장치(10_1)은 화소들(PX1, PX2, PX3)을 포함하고, 화소들(PX1, PX2, PX3)을 구성하는 발광소자층(300) 및 색변환부(500)를 포함할 수 있다.
화소들(PX1, PX2, PX3)은 상호 다른 색들을 가지는 광을 방출할 수 있다. 일 예로, 제1 화소(PX1)는 제1 색(L1)의 광을, 제2 화소(PX2)는 제2 색(L2)의 광을, 제3 화소(PX3)는 제3 색(L3)의 광을 방출할 수 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서는 인접한 화소들이 같은 색의 광을 방출할 수도 있다.
일 실시예에서, 제1 색(L1)의 중심 파장대역은 제2 색(L2)의 중심 파장대역보다 길고, 제2 색(L2)의 중심 파장대역은 제3 색(L3)의 중심 파장대역보다 길다. 예를 들어, 제1 색(L1)은 약 610nm 내지 650nm의 범위에서 중심 파장대역을 갖는 적색(Red)이고, 제2 색(L2)은 약 530nm 내지 570nm의 범위에서 중심 파장대역을 갖는 녹색(Green)이며, 제3 색(L3)은 약 430nm 내지 470nm의 범위에서 중심 파장대역을 갖는 청색(Blue)일 수 있다. 다만, 이에 제한되지 않으며, 제1 색(L1), 제2 색(L2) 및 제3 색(L3)은 서로 다른 중심 파장대역을 가지는 범위에서 특별히 제한되지 않는다.
발광소자층(300) 및 색 변환부(500)는 발광 장치(10_1)의 화소들(PX1, PX2, PX3)과 각각 중첩하는 영역들을 포함할 수 있다. 설명의 편의상, 발광소자층(300)가 제1 화소(PX1)와 중첩하는 영역을 제1 화소부, 제2 화소(PX2)와 중첩하는 영역을 제2 화소부, 제3 화소(PX3)와 중첩하는 영역을 제3 화소부라 정의한다. 유사하게, 색 변환부(500)가 제1 화소(PX1)와 중첩되는 영역을 제1 화소층, 제2 화소(PX2)와 중첩하는 영역을 제2 화소층, 제3 화소(PX3)와 중첩되는 영역을 제3 화소층이라 정의한다.
발광소자층(300)의 제1 내지 제3 화소부들 각각은 도 2를 참조하여 설명한 발광 장치(10)의 발광소자층(300)와 각각 실질적으로 동일하므로, 중복되는 설명은 반복하지 않기로 한다.
발광소자층(300)는 발광 소자(350)를 포함하여 특정 파장대의 광을 방출하여 색 변환부(500)로 제공할 수 있다.
색 변환부(500)는 발광소자층(300)로부터 제공되는 특정 파장대의 광을 다른 파장대의 광으로 변환시킬 수 있다. 색 변환부(500)는 지지기판(510), 색 변환층(520), 색 필터층(550), 차광 부재(BM) 및 평탄화층(OC)을 포함할 수 있다.
지지기판(510)은 하부에 색 필터층(550), 색 변환층(520), 차광 부재(BM) 등을 지지할 수 있다. 지지기판(510)은 발광소자층(300)로부터 제공되는 광을 발광 장치(10_1)의 외부로 방출할 수 있다.
지지기판(510)은 투명한 절연 기판일 수 있다. 예를 들어, 지지기판(510)은 유리 재료, 석영재료 또는 투광성 플라스틱 재료를 포함할 수 있으나, 이제 제한되는 것은 아니다.
차광 부재(BM)는 지지기판(510) 하부에 배치될 수 있다. 차광 부재(BM)는 발광소자층(300)에서 제공되는 광의 투과가 실질적으로 차단되는 영역일 수 있다. 이에 따라 화소층들에서 방출되는 광의 혼색을 방지하여 색 재현성 등을 향상시킬 수 있다. 차광 부재(BM)는 소정의 패턴으로 배치될 수 있다. 예를 들어, 차광 부재(BM)는 화소층들을 둘러싸는 격자형 패턴을 가질 수 있다.
차광 부재(BM)는 가시광선에 대한 흡수율이 높은 재료를 포함할 수 있다. 일 예로, 차광 부자(BM)는 크롬 등의 금속, 금속 질화물, 금속 산화물 또는 흑색으로 착색된 수지 재료 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
색 변환층(520)은 발광소자층(300)로부터 입사되는 광을 다른 색의 광으로 변환시킬 수 있다. 예를 들어, 발광소자층(300)로부터 청색(L3) 광이 입사되는 경우, 색 변환층(520)은 녹색(L2)의 광으로 변환시킬 수 있다. 다만, 이에 제한되는 것은 아니다.
색 변환층(520)은 지지기판(510) 하부에서 이격되어 배치되는 차광 부재(BM)의 사이에 배치될 수 있다. 다만, 이에 제한되지 않고, 색 변환층(520)의 일부분은 차광 부재(BM)의 적어도 일부분과 중첩하도록 배치될 수도 있다. 예를 들어, 색 변환부(500)는 제1 내지 제3 색 변환층들을 포함하고, 제1 내지 제3 색 변환층들은 입사된 광을 상호 다른 색을 가지는 광으로 변화시켜 방출할 수 있다.
색 변환층(520)은 입사되는 임의의 파장대의 제1 광을 제1 광과 다른 파장대의 광으로 변환시키는 색 변환입자(530)를 포함할 수 있다. 색 변환입자(530)는 양자점 물질 또는 형광체 물질일 수 있다.
색 변환입자(530)가 양자점 물질일 경우, 임의의 파장대역을 가지는 제1 광이 입사되면, 양자점 물질의 가전도대(VB) 전자가 전도대(CB) 준위로 여기된다. 그리고, 전자가 다시 가전도대로 전이되면서 변환된 파장대역을 가지는 제2 광이 방출될 수 있다. 색 변환입자(530)가 양자점 물질일 경우, 양자점 물질의 입자 크기를 조절하여, 방출되는 광의 파장을 제어할 수 있다. 일 예로, 양자점 물질의 입자 크기는 직경이 약 55Å 내지 65Å일 수 있으며, 청색 광이 입사되어 적색 광을 방출할 수 있다. 또한, 양자점 물질의 입자 크기는 약 40Å 내지 50Å일 수 있으며, 청색 광이 입사되어 녹색 광을 방출할 수도 있다. 다만, 이에 제한되는 것은 아니다.
색 변환입자(530)는 광 투과성 수지(R) 상에 분산될 수 있다. 광 투과성 수지(R)는 색 변환층(520)으로 입사되는 광을 흡수하지 않으면서, 색 변환 입자(530)의 광 흡수 및 방출에 영향을 주지 않는 재료이면 특별히 제한되지 않는다. 예를 들어, 광 투과성 수지(R)는 에폭시(Epoxy)계 수지, 아크릴(Acryl)계 수지 등의 유기재료를 포함할 수 있으나, 이에 제한되는 것은 아니다. 색 변환입자(530)를 포함하는 색 변환층(520)은 잉크젯 주입법(Ink jet injection) 또는 포토레지스트법(Photo resist, PR)등 다양한 공정을 이용해 형성될 수 있으며, 이에 제한되는 것은 아니다.
색 필터층(550)은 색 변환층(520)과 지지기판(510) 사이에 배치될 수 있다. 색 필터층(550)은 발광소자층(300)로부터 입사되는 광이 색 변환층(520)을 통과하여 최종적으로 발광 장치(10)의 화소들(PX1, PX2, PX3)에 표시되는 색을 결정하는 층일 수 있다.
색 필터층(550)은 입사되는 광을 그대로 투과시키기는 색 투광층의 기능을 수행할 수 있다. 다만, 이에 제한되지 않고 임의의 파장대의 제1 광은 투과시키되, 이외의 파장대의 제2 광, 제3 광 등은 차단 또는 반사시키는 컬러 필터(Color filter) 또는 파장-선택적 광학 필터(Optical filter)일 수 있다.
색 필터층(550)은 투명한 유기막을 포함하여, 입사되는 광을 그대로 투과시키는 색 투광층의 기능을 수행할 수 있다. 또한, 투과되는 색의 색 순도를 높이기 위해, 색 필터층(550)은 임의의 파장대의 색을 갖는 색소(Colorant)를 포함할 수도 있다. 색소는 색 필터층(550)의 투명한 유기막 내에 분산될 수 있다. 다만, 이에 제한되는 것은 아니다.
색 필터층(550)은 제1 색 필터층들(551), 제2 색 필터층(552) 및 제3 색 필터층(553)을 포함할 수 있다. 제1 색 필터층들(551), 제2 색 필터층(552) 및 제3 색 필터층(553)은 제1 내지 제3 화소층들에 배치될 수 있다. 발광소자층(300)의 각 화소부들에서 색 변환층(520)으로 입사되는 광은 서로 다른 색일 수 있다. 이에 따라, 발광 장치(10_1)의 화소들(PX1, PX2, PX3) 각각에 표시되는 색을 제어하기 위해, 화소층들에 색 필터층(550)을 선택적으로 배치할 수 있다.
일 예로, 제1 화소층에는 제1 색 필터층(551)이 배치되며, 입사되는 광을 그대로 투과시키는 색 투광층의 기능을 수행할 수 있다. 제2 화소층 및 제3 화소층에는 제2 색 필터층(552)과 제3 색 필터층(553)이 배치되어, 특정 파장대의 광만 투과시키고 이외의 광은 차단 또는 반사시키는 컬러 필터의 기능을 수행할 수도 있다. 다만, 이에 제한되는 것은 아니고, 제1 색 필터층(551), 제2 색 필터층(552) 및 제3 색 필터층(553)이 모두 컬러 필터의 기능을 수행할 수도 있다. 예를 들어, 제1 색 필터층(551)은 적색(L1) 광을 투과시키고, 제2 색 필터층(552)은 녹색(L2) 광을 투과시키며, 제3 색 필터층(553)은 청색(L3) 광을 투과시킬 수 있다.
캡핑층(CL)은 색 변환층(520)의 외면에 배치되어 색 변환입자(530)나 광 투광성 수지(R) 등을 커버하여 보호할 수 있다. 캡핑층(CL)은 무기 재료를 포함할 수 있다. 예를 들어, 캡핑층(CL)은 산화규소(SiOx), 질화규소(SiNx) 및 산질화규소(SiOxNy)중 적어도 어느 하나를 포함할 수 있으나, 이에 제한되지 않는다.
평탄화층(OC)은 색 변환층(520), 색 필터층(550), 차광 부재(BM) 등의 하부에 배치될 수 있다. 평탄화층(OC)은 지지기판(510) 하부에 배치되는 부재들을 모두 커버하도록 배치될 수 있다. 이에 따라, 평탄화층(OC)은 색 변환부(500)의 하부면을 평탄화하여 지지기판(510) 하부에 배치된 부재들에 의해 발생하는 단차를 최소화할 수 있다. 평탄화층(OC)에 의해 색 변환부(500)의 하부 면이 평탄화되기 때문에, 별도의 공정을 통해 제조되는 발광소자층(300)와 합착하여 발광 장치(10)를 제조할 수 있다.
평탄화층(OC)은 유기 재료를 포함할 수 있다. 일 예로, 평탄화층(OC)은 열 경화성 수지를 포함할 수 있다. 예를 들어, 평탄화층(OC)은 카토(cardo)계 수지, 폴리이미드(Polyimide)계 수지, 아크릴계 수지, 실록산(Siloxane)계 수지 및 실세스퀴옥산(Silsesquioxane)계 수지로 이루어진 군에서 선택된 적어도 어느 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
색 변환부(500)가 발광소자층(300)와 별개의 공정으로 제조되어 합착되는 경우, 색 변환부(500)와 발광소자층(300)는 접착층(PSI)에 의해 합착될 수 있다. 발광소자층(300)의 상부 면과 색 변환부(500)의 평탄화층(OC)에 의해 평탄화된 면에 접착층(PSI)이 배치되어, 발광소자층(300)와 색 변환부(500)가 서로 결합될 수 있다.
접착층(PSI)은 복수의 피접착 부재들을 결합시킬 수 있는 종류이면 특별히 제한되지 않는다. 예를 들어, 접착층(PSI)은 광 투명 접착제(Optical clear adhesive, OCA), 광학 투명 레진(Optical clear resin, OCR) 또는 감압성 접착제(Pressure sensitive adhesive, PSA)등으로 이루질 수 있다.
도 19를 참조하여 설명한 바와 같이, 발광 장치(10_1)는 한 종류의 발광 소자(350)를 포함하고, 또한, 적색(L1), 녹색(L2) 및 청색(L3)을 구현하는 색 변환부(500)를 포함함으로써, 영상을 표시하는 표시 장치로 구현될 수 있다.
도 20은 도 1의 I-I'선을 따라 자른 발광 장치의 다른 예를 나타내는 평면도이다.
도 1, 도 2 및 도 20을 참조하면, 도 20의 발광 장치(10_2)는, 제4 절연층(310_1)이 볼록부를 갖고, 제1 전극(330_1)과 제2 전극(330_2)이 제4 절연층(310_1)의 볼록부 상에 배치된다는 점에서 도 2를 참조하여 설명한 발광 장치(10)와 상이하다. 제4 절연층(310_1), 제1 전극(330_1) 및 제2 전극(330_2)을 제외하고, 표시 장치(10_2)는 도 2의 표시 장치(10)와 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
제4 절연층(310_1)의 상면에는 볼록부가 형성될 수 있다. 도 20에 도시된 바와 같이, 제2 전극(340)과 중첩하는(또는, 접하는) 제4 절연층(310_1)의 상면 일부가 다른 부분에 비해 상부로 돌출될 수 있다. 예를 들어, 제2 전극(340)의 하면 가장자리로부터 제2 전극(340)의 두께만큼 내측에 위치하는 폐루프를 따라, 제4 절연층(310_1)의 상면 일부가 상부로 돌출될 수 있다. 제4 절연층(310_1)의 볼록부의 두께는 한정되지 않으나, 예를 들어, 3000Å, 5000Å 이상일 수 있다.
유사하게, 제1 전극(330)과 중첩하는 제4 절연층(310_1)의 상면 일부가 다른 부분에 비해 상부 방향으로 돌출될 수 있다. 예를 들어, 제1 전극(330)의 하면 가장자리부터 제1 전극(330)의 두께만큼 내측에 위치하는 폐루프를 따라, 제4 절연층(310_1)의 상면 일부가 상부로 돌출될 수 있다.
제1 전극(330_1) 및 제2 전극(340_1)은, 그 두께를 제외하고, 도 2를 참조하여 설명한 제1 전극(330) 및 제2 전극(340)과 실질적으로 동일할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제4 절연층(310_1)의 상면에 볼록부가 형성됨에 따라, 제1 전극(330_1)의 두께 및 제2 전극(340_1)의 두께는 상대적으로 감소될 수 있다. 예를 들어, 도 2에 도시된 제1 전극(330)의 두께 및 제2 전극(340)의 두께가 약 6000Å이고, 제4 절연층(310_1)의 볼록부의 두께가 약 3000Å인 경우, 도 20에 도시된 제1 전극(330_1)의 두께 및 제2 전극(340_1)의 두께는 약 3000Å일 수 있다.
제4 절연층(310_1)의 볼록부에 의해 제1 전극(330_1) 및 제2 전극(340_1)은 경사면을 가질 수 있다. 따라서, 특정 경사각(예를 들어, 60도 이하의 각도)의 경사면을 가지는 제1 전극(330_1) 및 제2 전극(340_1)이 보다 용이하게 형성될 수 있다.
도 20을 참조하여 설명한 바와 같이, 제4 절연층(310_1)(또는, 회로 기판(100))의 상면에 볼록부가 형성될 수 있고, 이 경우, 발광 소자(350)의 측면으로부터 발산된 광을 반사시키에 충분한 테이퍼 앵글을 가지는 제1 및 제2 전극들(330-1, 340_1)이 보다 용이하게 형성될 수 있다.
도 21은 다른 실시예에 따른 표시 장치를 나타내는 평면도이다. 도 22는 도 21의 AA 영역을 확대한 도면이다.
도 1, 도 21 및 도 22를 참조하면, 발광 장치(10_3)는 제1 내지 제3 화소들(PX1_1, PX2_1, PX3_1)을 포함할 수 있다. 제1 내지 제3 화소들(PX1_1, PX2_1, PX3_1)은 상호 실질적으로 동일하므로, 제1 내지 제3 화소들(PX1_1, PX2_1, PX3_1)의 공통적인 특징에 대해서는 제1 화소(PX1_1)를 기준으로 설명하기로 한다.
제1 화소(PX_1)는 제1 전극(330_2) 및 제2 전극(340_2)을 포함한다는 점에서, 도 1을 참조하여 설명한 제1 화소(PX)와 상이하다. 제1 전극(330_2) 및 제2 전극(340_2)은 그 형상을 제외하고 도 1 및 도 2를 참조하여 설명한 제1 전극(330) 및 제2 전극(340)과 각각 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제2 전극(340_2)은 복수 개가 구비될 수 있으며, 도 1에 도시된 제2 전극(340)과 유사하게, 제1 화소(PX1_1) 내에 3개가 구비될 수 있다. 이는 예시적인 것으로 이에 한정되는 것은 아니다. 예를 들어, 제1 화소(PX1_1) 내에서 1개, 2개, 4개 이상의 제2 전극(340_2)들을 포함할 수 있다.
도 22에 도시된 바와 같이, 제2 전극(340_2)은 중심부(340a), 제1 주변부(340b) 및 제1 연결부(340c)를 포함할 수 있다.
중심부(340a)는 원의 평면 형상을 가지고, 특정 면적 또는 특정 크기를 가질 수 있다. 중심부(340a)는 도 1을 참조하여 설명한 콘택홀(319_2)의 평면 면적보다 큰 면적을 가질 수 있다.
제1 주변부(340b)는 중심부(340a)로부터 이격되어 중심부(340a)의 외면을 따라 연장될 수 있고, 서로 이격된 양단을 가질 수 있다. 예를 들어, 주변부(340b)는 역 "C"자의 평면 형상, 일부가 절개된 고리(ring) 형상을 가질 수 있다.
제1 연결부(340c)는 중심부(340a) 및 제1 주변부(340b)를 연결할 수 있다. 제1 연결부(340c)는 중심부(340a)로부터 특정 방향(예를 들어, 제1 방향(D1))으로 연장하여 제1 주변부(340b)와 연결될 수 있다.
한편, 제1 전극(330_2)은 제2 전극(340_2)에 대응하는 형상을 가지고, 제2 전극(340_2)으로부터 이격되되, 전체적으로 제2 전극(340_2)을 에워쌀 수 있다.
제1 전극(330_2)은 내부에 홀을 갖는 본체부(330a), 홀 내에 배치되는 제2 주변부(330b), 및 본체부로부터 연장되어 제2 주변부(330b)와 연결되는 제2 연결부(330c)를 포함할 수 있다. 본체부(330a)의 홀 내부에는 제2 전극(340_2)이 배치될 수 있다. 제2 주변부(330b)는 제2 전극(340_2)의 중심부(340a) 및 제1 주변부(340b) 사이에 배치될 수 있다. 제2 주변부(330b)는 제2 전극(330_2)의 중심부(340a)로부터 이격되어 중심부(340a)의 외면을 따라 연장될 수 있고, 제2 전극(330_2)의 제1 연결부(340c)를 사이에 두고 서로 이격된 양단을 가질 수 있다. 제2 주변부(330b)는 제1 주변부(340b)의 평면 형상과 동일하거나 유사한 평면 형상을 가질 수 있다. 제2 연결부(330c)는 제2 전극(340_2)의 제1 주변부(340b)의 양단 사이를 가로질러 연장하고, 제2 주변부(330b) 및 본체부(330a)를 연결할 수 있다.
제1 전극(330_2)은 제2 전극(340_2)의 가장자리를 따라 일정한 간격을 가지고 제2 전극(340_2)으로부터 이격될 수 있다. 제1 전극(330_2) 및 제2 전극(340_2)의 사이에는(또는, 이들 사이의 이격된 공간에는), 발광 소자(350)가 배치될 수 있다.
도 22에 예시한 같이, 발광 장치(10_3)는 3개의 동심원들에 의해 형성되는 발광 소자 배치 영역을 가질 수 있고, 이에 따라 발광 소자(350)의 밀도, 배치 효율 등이 향상되며, 표시 장치(10_3)의 발광 특성(예를 들어, 최대 휘도)이 향상될 수 있다.
한편, 도 21 및 도 22에서 제1 전극(330_2)의 형상(또는, 제2 주변부(330b)의 형상), 제2 전극(340_2)의 형상(또는, 중심부(340a)의 형상, 제1 주변부(340b)의 형상)은 링 형상인 것으로 도시되어 있으나, 이는 제한되는 것은 아니다. 예를 들어, 제2 전극(340_2)의 제1 주변부(340b)의 최외곽은 삼각형, 사각형, 육각형, 팔각형 등의 다각형 또는 타원 등의 형상을 가질 수 있다. 제2 전극(340_2)은 다른 전극들로부터 독립적으로 배치되는 아일랜드 형태이면, 그 형상이 특정 형상으로 제한되는 것은 아니다.
도 23은 도 22의 III-III'선을 따라 자른 발광 장치의 일 예를 나타내는 단면도이다.
도 2 및 도 21 내지 도 23을 참조하면, 도 23의 발광 장치(10_3)는 그 내부에 포함된 발광 소자(350)의 개수를 제외하고, 도 2의 발광 장치(10)와 실질적으로 동일할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
도 22 및 도 23에 도시된 바와 같이, 제2 전극(340_2)의 가장자리로부터 제2 전극(340_2)의 면적 중심 사이에 3개의 발광 소자(350)들을 배치될 수 있다.
도 23을 기준으로, 좌측으로부터 우측으로 제1 전극(330_2)(또는, 본체부(330a)), 제2 전극(340_2)(또는, 제1 주변부(340b)), 제1 전극(330_2)(또는, 제2 주변부(330b)), 제2 전극(340_2)(또는, 중심부(340a))이 순차적으로 배치되고, 이들 사이에 발광 소자(350)가 배치될 수 있다.
본체부(330a)와 제1 주변부(340b) 사이에서 발광부의 구조는 도 2에 도시된 발광소자층(300)의 구조와 동일하고, 제1 주변부(340b)와 제2 주변부(330b) 사이에서 발광부의 구조는 도 2에 도시된 발광소자층(300)의 구조가 좌우 반전된 상태와 같으며, 제2 주변부(330b)와 중심부(340a) 사이에서 발광부의 구조는 도 2에 도시된 발광소자층(300)의 구조와 동일할 수 있다.
도 24는 도 22의 III-III'선을 따라 자른 발광 장치의 다른 예를 나타내는 단면도이다.
도 21 내지 도 24를 참조하면, 도 24의 표시 장치(10_4)는, 제2 화소 격벽(422)을 포함하지 않는다는 점에서, 도 23의 표시 장치(10_3)와 상이하다.
표시 장치(10_4)는 상대적으로 높은 밀도(또는, 많은 개수)의 발광 소자(350)를 화소 영역(예를 들어, 제1 화소(PX1)가 배치되는 영역) 전체에 걸쳐 배치시킴에 따라, 제2 화소 격벽(422)이 필요하지 않을 수 있다. 이 경우, 발광 소자(350)를 포함하는 발광 소자 용액(S)은 화소 영역 상에서 제 화소 격벽(421)에 의해 형성되는 공간 내에 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 기판;
    상기 기판 상에 배치되고 홀들(holes)을 포함하며 상기 홀들의 가장자리를 따라 형성된 경사면을 가지는 제1 전극;
    상기 기판 상에 배치되되 상기 제1 전극의 상기 홀들 내에 각각 위치하는 제2 전극들; 및
    상기 제1 전극과 상기 제2 전극들 사이에 배치되고 상기 제1 전극 및 상기 제2 전극들과 전기적으로 연결되는 발광 소자들을 포함하는 발광 장치.
  2. 제1 항에 있어서,
    상기 제1 전극과 전기적으로 연결되는 트랜지스터; 및
    상기 제2 전극들과 전기적으로 연결되는 전원 배선을 더 포함하는 발광 장치.
  3. 제2 항에 있어서,
    상기 전원 배선은 상기 기판 하부에 배치되며,
    상기 제2 전극들 각각은 상기 기판을 관통하여 상기 전원 배선을 노출시키는 관통홀을 통해 상기 전원 배선에 전기적으로 연결되는 발광 장치.
  4. 제1 항에 있어서,
    상기 제1 전극은
    제1 금속 결합층,
    상기 제1 금속 결합층 상에 배치되는 금속 도전층, 및
    상기 금속 도전층 상에 배치되는 제2 금속 결합층을 포함하고,
    상기 금속 도전층은 상기 제1 금속 결합층의 두께보다 큰 두께를 가지고 상기 제2 금속 결합층의 두께보다 큰 두께를 가지며,
    상기 경사면은 상기 금속 도전층에 형성되는 발광 장치.
  5. 제4 항에 있어서,
    상기 금속 도전층은 반사 물질을 포함하고,
    상기 발광 소자들에서 발산된 광은 상기 금속 도전층에 의해 반사되는 발광 장치.
  6. 제4 항에 있어서,
    상기 기판을 기준으로 상기 경사면이 이루는 경사각은 60도 보다 작고 20도 보다 큰 발광 장치.
  7. 제6 항에 있어서,
    상기 금속 도전층의 내측벽의 제1 테이퍼 각도는 상기 금속 도전층의 외측벽의 제2 테이퍼 각도와 다르고,
    상기 금속 도전층의 상기 내측벽은 상기 제2 전극에 인접하는 발광 장치.
  8. 제7 항에 있어서,
    상기 금속 도전층의 상기 내측벽은 상기 금속 도전층의 상기 외측벽을 형성하는 공정과 다른 공정을 통해 형성되는 발광 장치.
  9. 제1 항에 있어서,
    상기 제1 전극 상에 배치되는 제1 화소 격벽을 더 포함하고,
    상기 제1 화소 격벽은 상기 홀들에 대응하는 뱅크홀들을 포함하는 발광 장치.
  10. 제9 항에 있어서,
    상기 제2 전극들 상에 각각 배치되는 제2 화소 격벽을 더 포함하는 발광 장치.
  11. 제1 항에 있어서,
    상기 제2 전극들 각각은
    중심부,
    상기 중심부로부터 이격되어 상기 중심부의 가장자리를 따라 연장하며 상호 이격된 양 단부들을 가지는 제1 주변부, 및
    상기 중심부 및 상기 제1 주변부를 연결하는 제1 연결부를 포함하고,
    상기 제1 전극은
    상기 홀들을 포함하는 본체부,
    상기 중심부 및 상기 제1 주변부 사이에서 상기 중심부의 가장 자리를 따라 연장하며 상기 제1 연결부를 사이에 두고 이격된 양 단부들을 가지는 제2 주변부, 및
    상기 제1 주변부의 상기 단부들 사이를 가로질러 상기 제2 주변부 및 상기 본체부를 연결하는 제2 연결부를 포함하는 발광 장치.
  12. 제11 항에 있어서,
    상기 중심부는 원의 평면 형상을 가지고,
    상기 제1 주변부 및 상기 제2 주변부 각각은 평면상 일부가 절개된 고리(ring) 형상을 가지는 발광 장치.
  13. 제1 항에 있어서,
    상기 제1 전극과 상기 제2 전극들 사이에서 상기 발광 소자들의 하부에 배치되는 제1 절연층;
    상기 발광 소자들을 덮되 상기 발광 소자들 각각의 양 단부를 노출하는 유기 절연층;
    상기 제1 전극과 전기적으로 연결되고 상기 유기 절연층 상에 배치되며 상기 발광 소자들 각각의 제1 단부와 접촉하는 제1 접촉 전극; 및
    상기 제2 전극들과 전기적으로 연결되고 상기 유기 절연층 상에 배치되며 상기 발광 소자들 각각의 제2 단부와 접촉하는 제2 접촉 전극을 더 포함하는 발광 장치.
  14. 제13 항에 있어서,
    상기 제1 접촉 전극과 제2 접촉 전극은 서로 대향하며 이격되어 배치되고, 상기 제1 접촉 전극과 제2 접촉 전극을 커버하되 상기 제1 접촉 전극과 제2 접촉 전극의 서로 이격된 영역에 배치되는 제2 절연층을 더 포함하는 발광 장치.
  15. 제14 항에 있어서,
    상기 제1 접촉 전극과 상기 제2 접촉 전극은 실질적으로 동일한 평면상에 배치된 발광 장치.
  16. 제13 항에 있어서,
    상기 발광 소자들 각각은 원통형 형상을 갖고,
    상기 발광 소자들 각각의 하면의 일부는 상기 제1 절연층과 직접 접하는 발광 장치.
  17. 기판 상에 전극층을 형성하는 단계;
    상기 전극층을 패터닝하여 상호 독립하여 배치되는 제1 화소 전극들 및 상기 제1 화소 전극들을 에워싸는 미분리 전극 패턴을 형성하는 단계;
    상기 미분리 전극 패턴 및 상기 제1 화소 전극들 상에 발광 소자들을 배치시키는 단계;
    상기 미분리 전극 패턴 및 상기 제1 화소 전극들 사이에 전계를 형성하여 상기 발광 소자들을 정렬시키는 단계;
    상기 미분리 전극 패턴을 패터닝하여 상기 제1 화소 전극들 중 적어도 하나를 에워싸는 제2 화소 전극을 형성하는 단계를 포함하는 발광 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 미분리 전극 패턴은 그물 구조를 가지는 발광 장치의 제조 방법.
  19. 제17 항에 있어서,
    상기 제1 화소 전극들 및 상기 미분리 전극 패턴을 형성하는 단계는,
    상기 제1 화소 전극들 및 상기 미분리 전극 패턴 상에 배치되고 상기 제1 화소 전극들 및 상기 미분리 전극 패턴들 사이에 위치하는 제1 절연층을 형성하는 단계를 더 포함하고,
    상기 발광 소자들은 상기 제1 절연층 상에 배치되는 발광 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 제1 화소 전극들 및 상기 미분리 전극 패턴을 형성하는 단계는,
    상기 제1 절연층 상에 제1 화소 격벽을 형성하는 단계를 더 포함하고,
    상기 제1 화소 격벽은 상기 미분리 전극 패턴과 중첩하고, 평면상 상기 제1 화소 전극들 각각을 에워싸는 발광 장치의 제조 방법.
PCT/KR2019/006991 2018-10-01 2019-06-11 발광 장치 및 이의 제조 방법 WO2020071614A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/281,500 US20210399040A1 (en) 2018-10-01 2019-06-11 Light emitting device and method for manufacturing same
EP19868353.4A EP3863057A4 (en) 2018-10-01 2019-06-11 ELECTROLUMINESCENT DEVICE AND METHOD OF MANUFACTURING IT
CN201980065203.XA CN112789727A (zh) 2018-10-01 2019-06-11 发光装置和制造该发光装置的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180117061A KR102616602B1 (ko) 2018-10-01 2018-10-01 발광 장치 및 이의 제조 방법
KR10-2018-0117061 2018-10-01

Publications (1)

Publication Number Publication Date
WO2020071614A1 true WO2020071614A1 (ko) 2020-04-09

Family

ID=70055285

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/006991 WO2020071614A1 (ko) 2018-10-01 2019-06-11 발광 장치 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US20210399040A1 (ko)
EP (1) EP3863057A4 (ko)
KR (1) KR102616602B1 (ko)
CN (1) CN112789727A (ko)
WO (1) WO2020071614A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220181391A1 (en) * 2020-12-08 2022-06-09 Lg Display Co., Ltd. Electroluminescence display
US11798954B2 (en) 2019-11-26 2023-10-24 Samsung Display Co., Ltd. Display device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102299992B1 (ko) * 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
CN110767646B (zh) * 2019-10-31 2021-02-09 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
KR20210102560A (ko) * 2020-02-11 2021-08-20 삼성디스플레이 주식회사 표시 장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210157794A (ko) * 2020-06-22 2021-12-29 삼성전자주식회사 발광 다이오드 모듈 및 발광 다이오드 모듈 제조 방법
KR20220004849A (ko) * 2020-07-02 2022-01-12 삼성디스플레이 주식회사 표시 장치
KR20220019198A (ko) * 2020-08-07 2022-02-16 삼성디스플레이 주식회사 표시 장치
KR20220049685A (ko) * 2020-10-14 2022-04-22 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220088565A (ko) 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치
KR20230104411A (ko) * 2021-12-31 2023-07-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080069995A (ko) * 2006-08-07 2008-07-29 재단법인서울대학교산학협력재단 나노구조물 센서
JP2008235792A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
KR20100054197A (ko) * 2008-11-06 2010-05-25 삼성전자주식회사 발광 장치 및 그 제조 방법
JP2015220069A (ja) * 2014-05-16 2015-12-07 株式会社ジャパンディスプレイ 表示装置
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786496B2 (en) * 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
KR102075984B1 (ko) * 2013-12-06 2020-02-11 삼성전자주식회사 반도체 발광소자 및 이를 구비한 반도체 발광장치
KR101730977B1 (ko) * 2016-01-14 2017-04-28 피에스아이 주식회사 초소형 led 전극어셈블리
KR101987196B1 (ko) * 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
US11011555B2 (en) * 2016-10-12 2021-05-18 Shaoher Pan Fabricating integrated light-emitting pixel arrays for displays
KR102651097B1 (ko) * 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
US11094861B2 (en) * 2018-08-28 2021-08-17 Lg Display Co., Ltd. Display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080069995A (ko) * 2006-08-07 2008-07-29 재단법인서울대학교산학협력재단 나노구조물 센서
JP2008235792A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
KR20100054197A (ko) * 2008-11-06 2010-05-25 삼성전자주식회사 발광 장치 및 그 제조 방법
JP2015220069A (ja) * 2014-05-16 2015-12-07 株式会社ジャパンディスプレイ 表示装置
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3863057A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11798954B2 (en) 2019-11-26 2023-10-24 Samsung Display Co., Ltd. Display device
US20220181391A1 (en) * 2020-12-08 2022-06-09 Lg Display Co., Ltd. Electroluminescence display

Also Published As

Publication number Publication date
KR20200037906A (ko) 2020-04-10
KR102616602B1 (ko) 2023-12-21
EP3863057A1 (en) 2021-08-11
CN112789727A (zh) 2021-05-11
US20210399040A1 (en) 2021-12-23
EP3863057A4 (en) 2022-09-28

Similar Documents

Publication Publication Date Title
WO2020071614A1 (ko) 발광 장치 및 이의 제조 방법
WO2020009274A1 (ko) 표시 장치
WO2020009273A1 (ko) 표시 장치 및 그 제조 방법
WO2017142315A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020027396A1 (ko) 표시 장치
WO2020017712A1 (ko) 표시 장치
WO2016068418A1 (en) Display device using semiconductor light emitting device and method of fabricating the same
WO2015026032A1 (en) Display device using semiconductor light emitting device
WO2015026033A1 (en) Display device using semiconductor light emitting device
WO2015133709A1 (en) Display device using semiconductor light emitting device
WO2019151550A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020027369A1 (ko) 표시 장치
WO2018048019A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020022593A1 (ko) 표시 장치 및 그 제조 방법
WO2021070977A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2020111452A1 (ko) 표시 장치
WO2018135704A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020149517A1 (ko) 표시 장치
WO2020060002A1 (ko) 표시 장치 및 이의 제조 방법
WO2020004713A1 (ko) 표시 장치
WO2021241937A1 (ko) 표시 장치 및 이의 제조 방법
WO2020242116A1 (ko) 표시 장치
WO2020075939A1 (ko) 표시 장치
WO2020111453A1 (ko) 표시 장치
WO2021066287A1 (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19868353

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019868353

Country of ref document: EP

Effective date: 20210503