WO2020036340A1 - 에피택셜 웨이퍼 및 그 제조 방법 - Google Patents

에피택셜 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
WO2020036340A1
WO2020036340A1 PCT/KR2019/009453 KR2019009453W WO2020036340A1 WO 2020036340 A1 WO2020036340 A1 WO 2020036340A1 KR 2019009453 W KR2019009453 W KR 2019009453W WO 2020036340 A1 WO2020036340 A1 WO 2020036340A1
Authority
WO
WIPO (PCT)
Prior art keywords
buffer layer
conductivity type
dopant
gas
layer
Prior art date
Application number
PCT/KR2019/009453
Other languages
English (en)
French (fr)
Inventor
황금찬
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Publication of WO2020036340A1 publication Critical patent/WO2020036340A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

Definitions

  • Embodiments relate to epitaxial wafers and methods of manufacturing the same.
  • Epitaxial growth typically includes a chemical vapor deposition process, and substrates such as single crystal silicon wafers are heated while gaseous / liquid / solid silicon composites are transferred across the wafer surface to affect pyrolysis or decomposition.
  • the silicon is deposited in a manner that sustains the growth of the single crystal structure.
  • a substrate having a specific polarity N-type or P-type
  • a predetermined doping gas is injected together in the epitaxial growth process.
  • Embodiments provide an epitaxial wafer with reduced base surface potential.
  • the embodiment provides an epitaxial wafer with good surface roughness.
  • An epitaxial wafer includes a substrate; A buffer layer disposed on the substrate; And an epitaxial layer disposed on the buffer layer, wherein the substrate, the buffer layer, and the epi layer include silicon carbide and a dopant, and the buffer layer comprises: a plurality of first conductive buffer layers; And at least one second conductive buffer layer disposed between the plurality of first conductive buffer layers, wherein the first conductive buffer layer comprises a first dopant, and the second conductive buffer layer comprises a second dopant Wherein the first dopant and the second dopant have different polarities.
  • the first conductive buffer layer may have a thickness greater than that of the second conductive buffer layer.
  • the doping concentration of the first conductivity type buffer layer may be greater than that of the second conductivity type buffer layer.
  • the plurality of first conductivity type buffer layers may include a first-first conductivity type buffer layer disposed between the second conductivity type buffer layer and the substrate; And a 1-2 conductive buffer layer disposed between the second conductive buffer layer and the epi layer.
  • At least one second conductive buffer layer may be provided.
  • the doping concentration of the 1-2 conductive buffer layer may be greater than that of the second conductive buffer layer.
  • An atomic radius of the first dopant of the plurality of first conductivity type buffer layers may be smaller than an atomic radius of carbon of the silicon carbide.
  • An atomic radius of the second dopant of the second conductivity type buffer layer may be greater than an atomic radius of silicon of the silicon carbide.
  • the thickness of the second conductivity type buffer layer and the total thickness of the buffer layer may have a thickness ratio of 1: 5 to 1:30.
  • the first dopant may be nitrogen, and the second dopant may be aluminum.
  • the base surface potential of the epitaxial wafer can be reduced.
  • the surface roughness of the epitaxial wafer can be improved.
  • FIG. 1 is a conceptual diagram of an epitaxial wafer according to an embodiment of the present invention
  • FIG. 2 is a conceptual diagram of a buffer layer according to an embodiment of the present invention.
  • FIG. 4 is a conceptual diagram of a buffer layer according to another embodiment of the present invention.
  • FIG. 5 is a conceptual diagram of a buffer layer according to another embodiment of the present invention.
  • FIG. 6 is a timing diagram illustrating input amounts of first and second growth gases and doping gases with time in a buffer layer according to an embodiment of the present invention.
  • FIG. 7 is a modification of FIG. 6,
  • FIG. 8 is a timing diagram illustrating input amounts of first and second growth gases and doping gases with time in a buffer layer according to another embodiment of the present invention.
  • FIG. 9 is a modification of FIG. 8,
  • FIG. 10 is a flowchart illustrating a method of manufacturing an epitaxial wafer according to an embodiment of the present invention.
  • FIG. 11 is a conceptual diagram of an epitaxial wafer manufacturing apparatus according to an embodiment of the present invention.
  • first, second, A, B, (a), and (b) may be used.
  • a component when a component is described as being 'connected', 'coupled' or 'connected' to another component, the component is not only connected, coupled or connected directly to the other component, It may also include the case of 'connected', 'coupled' or 'connected' due to another component between the other components.
  • top (bottom) or the bottom (bottom) is not only when two components are in direct contact with each other, but also one. It also includes a case where the above-described further components are formed or disposed between two components.
  • up (up) or down (down) may include the meaning of the down direction as well as the up direction based on one component.
  • FIG. 1 is a conceptual diagram of an epitaxial wafer according to an embodiment of the present invention.
  • an epitaxial wafer includes a substrate 110, a buffer layer 120 disposed on the substrate 110, and an epitaxial layer 130 disposed on the buffer layer 120.
  • the buffer layer 120 may include a plurality of layers. Specifically, the buffer layer 120 may include the second conductive buffer layer 122 disposed between the plurality of first conductive buffer layers 120 and the plurality of first conductive buffer layers 120. It may include. Hereinafter, the buffer layer 120 may include the first-first conductivity buffer layer 121, the first-second conductivity buffer layer 123, the first-first conductivity buffer layer 121, and the first-second conductivity buffer layer 123. ) May include a second conductivity type buffer layer 122.
  • the substrate 110 may be a silicon carbide-based wafer (4H-SiC wafer). Accordingly, the epitaxial layer 130 to be described later may be formed of a doped silicon carbide-based.
  • the epi layers 130 may be formed of n-type conductive silicon carbide, that is, silicon carbide nitride (SiCN).
  • SiCN silicon carbide nitride
  • the present invention is not limited thereto, and the epi layer 130 may be formed of p-type conductive silicon carbide, that is, aluminum silicon carbide (AlSiC).
  • the structure is not limited to this structure, and the epi layer 130 may have a structure in which n-type and p-type are alternately stacked. For example, it may be made of various structures such as n / p, n / n / p.
  • the substrate 110 may have an off angle of 3 degrees to 10 degrees.
  • the off angle may be defined as an angle at which the substrate 110 is inclined based on the (0001) Si plane and the (000-1) C plane.
  • the present invention is not limited thereto.
  • the doping concentration of the substrate 110 is 1 ⁇ 10 18 cm - 3 to be 1 ⁇ 10 20 cm -3, but not necessarily limited to this.
  • the doping concentration of the substrate 110 may be constant in the thickness direction, but is not limited thereto.
  • the thickness direction is a first direction (X direction)
  • the second direction (Y direction) is a direction perpendicular to the first direction. Can be.
  • the buffer layer 120 may be disposed on the substrate 110.
  • the buffer layer 120 may reduce crystal defects due to lattice constant mismatch between the substrate 110 and the epi layer 130.
  • dislocations generally present in the substrate 110 include a basal plane dislocation (BPD) and a threading edge dislocation (TED).
  • BPD basal plane dislocation
  • TED threading edge dislocation
  • the base surface potential BPD may increase resistance when the diode is energized for a long time and deteriorate reliability of the power device.
  • the influence on the power device due to the blade potential TED may be relatively small.
  • the buffer layer 120 may improve the reliability of the power device by transforming the base surface potential BPD into the blade potential TED among the potentials present in the substrate 110.
  • the buffer layer 120 may include a plurality of layers as described above.
  • the buffer layer 120 may include at least one second conductivity type buffer layer disposed between the plurality of first conductivity type buffer layers and the plurality of first conductivity type buffer layers.
  • the buffer layer 120 includes the first-first conductivity buffer layer 121 disposed on the substrate 110, the second-conductive buffer layer 122 disposed on the first-first conductivity buffer layer 121, and It may include a 1-2 conductive buffer layer 123 disposed on the second conductive buffer layer 122.
  • the first-first conductivity buffer layer 121 may be disposed on the substrate 110.
  • the first-first conductivity type buffer layer 121 may be formed of a silicon carbide based doped likewise.
  • the first-first conductivity buffer layer 121 may be doped by the first dopant.
  • the first-first conductivity buffer layer 121 may be an N-type semiconductor layer.
  • the second conductive buffer layer 122 may be disposed on the first-first conductive buffer layer 121.
  • the second conductive buffer layer 122 may be formed of doped silicon carbide.
  • the second conductivity type buffer layer 122 may be doped by the second dopant.
  • the second dopant may be different in polarity from the first dopant.
  • the first-first conductivity type buffer layer 121 is made of n-type silicon carbide
  • the second conductivity type buffer layer 122 may be made of p-type silicon carbide.
  • the 1-2 conductive buffer layer 123 may be disposed on the second conductive buffer layer 122.
  • the first-second conductivity type buffer layer 123 may be formed of a doped silicon carbide similar to the first-first conductivity type buffer layer 121. In this case, the first-second conductivity type buffer layer 123 may be doped by the first dopant.
  • the epi layer 130 may be disposed on the buffer layer 120.
  • the doping concentration of the epi layer 130 may be 1 ⁇ 10 15 cm ⁇ 3 to 5 ⁇ 10 18 cm ⁇ 3 .
  • the epi layer 130 may have a plurality of sections in which the doping concentration changes in the thickness direction.
  • the epitaxial layer 130 may be increased or decreased in the thickness direction by way of example.
  • BPD conversion efficiency the efficiency of converting the base surface potential to the blade potential
  • the base surface potential may be converted into a blade potential.
  • the base surface potential may be easily converted to the blade potential.
  • FIG. 2 is a conceptual diagram of a buffer layer 120 according to an embodiment of the present invention
  • FIG. 3 is a diagram illustrating an effect of the buffer layer 120 according to an embodiment of the present invention.
  • the buffer layer 120 includes the first-first conductive buffer layer 121, the second conductive buffer layer 122, and the first-second conductive buffer layer 123. It may be stacked in order in one direction.
  • the first direction (X direction) which is the thickness direction, includes the first-first direction (X1 direction) and the first-second direction (X2 direction), and the first-first direction (X1 direction) is the substrate 110.
  • the first-second direction (X2 direction) is the direction toward the substrate 110 from the epi layer 130.
  • the 1-1st direction is a direction in which thickness increases below.
  • the doping concentration of the 1-1st conductivity type buffer layer 121 and the 1-2nd conductivity type buffer layer 123 may be greater than that of the second conductivity type buffer layer 122.
  • the first-first conductivity buffer layer 121 and the second-second conductivity buffer layer 123 may have a doping concentration of 1 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 .
  • the second conductivity type buffer layer 122 may have a doping concentration of 1 ⁇ 16 18 cm ⁇ 3 to 1 ⁇ 10 17 cm ⁇ 3 .
  • the doping concentrations of the 1-1 conductive buffer layer 121 and the 1-2 conductive buffer layer 123 may be the same, but the present invention is not limited thereto.
  • the buffer layer 120 may have a total thickness Tt of 1 ⁇ m to 3 ⁇ m.
  • the first conductive buffer layer 121 and the first conductive buffer layer 121 and the second conductive buffer layer 123 of the first conductive buffer layer 120 may each have a thickness of about 0.1 ⁇ m to about 0.5 ⁇ m.
  • the second conductivity type buffer layer 122 may have a thickness of about 0.1 ⁇ m to about 0.2 ⁇ m.
  • the thickness of the second conductivity type buffer layer 122 may be a 1: 5 to 1:30 thickness ratio of the overall thickness of the buffer layer 120.
  • the thickness ratio is less than 1: 5
  • the thickness of the second conductivity type buffer layer 122 is increased so that a memory effect occurs in the epi layer 130.
  • the thickness ratio is greater than 1:30
  • the thickness of the second conductive buffer layer 122 is small, so that it is difficult to control and form the process. If the thickness of the buffer layer 120 is large, there is a problem in that the manufacturing process becomes long.
  • the first-first conductive buffer layer 121, the second conductive buffer layer 122, and the first-second conductive buffer layer 123 may each include silicon carbide.
  • silicon carbide (SiC) will be described as a compound of silicon (Si, K1) and carbon (C, K2).
  • the first-first conductivity type buffer layer 121 may have an atomic radius of the first dopant P1 smaller than the atomic radius of carbon (C, K2) of the carbide.
  • the first dopant P1 may be nitrogen.
  • the first dopant P1 may be replaced with carbon (C, K2) of silicon carbide by doping.
  • the atomic radius of nitrogen which is the first dopant P1 is 0.071 nm
  • the atomic radius of carbon (C, K2) of silicon carbide is 0.077 nm.
  • the overall lattice constant of the first-first conductivity type buffer layer 121 decreases according to the atomic radius of the first dopant P1 substituted by doping, so that a tensile strain may act in the first-first direction. (A).
  • the second conductive buffer layer 122 may have an atomic radius of the second dopant P2 greater than that of silicon Si and K1 in silicon carbide.
  • the second dopant P2 may be aluminum.
  • the second dopant P2 may be replaced with silicon (Si, K1) of silicon carbide by doping.
  • the atomic radius of aluminum, which is the second dopant P2 is 0.121 nm
  • the atomic radius of silicon (Si, K1) is 0.111 nm. Accordingly, the overall lattice constant of the second conductivity type buffer layer 122 may increase according to the atomic radius of the second dopant P2 substituted by doping, so that a tensile strain may act in the 1-2 direction ( B).
  • the tensile force is balanced between the first-first conductivity buffer layer 121 and the second conductivity-type buffer layer 122, so that crystal defects may not extend in the growth direction.
  • the BPD deformation efficiency in which the base surface potential BPD is transformed into the blade potential TED can be increased.
  • the degree to which carrier mobility decreases due to the base surface potential in the epi layer 130 is reduced, thereby realizing a semiconductor device having low device resistance.
  • the first-second conductivity type buffer layer 123 may be doped by the first dopant P1 like the first-first conductivity type buffer layer 121.
  • the second conductivity type buffer layer 122 is doped by the second dopant P2, and when the doping concentration is high, there is a problem that a p memory effect occurs in the epi layer 130. exist.
  • the p-type memory buffer layer 123 may prevent the p-memory effect from being generated by the second conductive buffer layer 122.
  • the 1-2 conductive buffer layer 123 has a doping concentration greater than that of the second conductive buffer layer 122, and thus, doping between the epi layer 130 and the 1-2 conductive buffer layer 123.
  • the difference in concentration may be increased (the doping concentration of the epi layer 130 is smaller than the doping concentration of the buffer layer 120).
  • crystals are reduced (compressive stress) from the interface between the 1-2 conductive buffer layer 123 and the epi layer 130 to the 1-2 conductive buffer layer 123 so that the BPD defect can be easily converted to TED. Can be.
  • the buffer layer 120 improves the BPD conversion efficiency by reducing stress between the first-first conductivity type buffer layer 121 and the second conductivity type buffer layer 122, and further, the second conductivity type.
  • the BPD conversion efficiency may be further improved due to the doping concentration difference between the epi layers 130.
  • FIG. 4 is a conceptual diagram of a buffer layer according to another embodiment of the present invention.
  • the buffer layer 120 may planarize the surfaces t11 and t12 by etching (eg, etching) the surfaces t11 and t12 at the interface of each layer.
  • a pattern T may be formed on the top surface t11 of the first-first conductivity buffer layer 121 and the top surface t12 of the second conductivity-type buffer layer 122, but may not be flat.
  • the top surface of the conductive buffer layer 121 and the top surface of the second conductive buffer layer 122 may be etched to reduce surface roughness at each interface of the buffer layer 120.
  • the RMS roughness of the surface of the buffer layer 120 may be 0.01 nm to 1 nm at the interface of each layer. Thereby, propagation of the base surface potential and the blade potential of the substrate 110 can be suppressed.
  • FIG. 5 is a conceptual diagram of a buffer layer according to another embodiment of the present invention.
  • the first-first conductivity type buffer layer 121 and the first-second conductivity type buffer layer 123 may be separated into a plurality of layers, respectively.
  • the first-first conductivity type buffer layer 121 may be formed in plural numbers
  • only the first-second conductivity type buffer layer 123 may be formed in plural layers.
  • the 1-2 conductive buffer layer 123 may include a first sub buffer layer 123a and a second sub buffer layer 123b.
  • the second sub buffer layer 123b may be disposed on the first sub buffer layer 123a to completely remove the p memory effect generated in the epi layer 130.
  • FIG. 6 is a timing diagram illustrating input amounts of first and second growth gases and doping gases with time in a buffer layer according to an embodiment of the present invention
  • FIG. 7 is a modification of FIG. 6
  • FIG. 8 is an embodiment of the present invention
  • FIG. 9 is a timing diagram illustrating input amounts of the first and second growth gases and the doping gas with time in the buffer layer according to another embodiment.
  • FIG. 9 is a modification of FIG. 8 and FIG. 10 is an epi according to an embodiment of the present invention. It is a flowchart explaining the manufacturing method of a talcum wafer.
  • a method of manufacturing an epitaxial wafer includes disposing a substrate (S310), disposing a first conductive buffer layer including a first dopant (S320), and a second method.
  • the method may include disposing a second conductive buffer layer including a dopant (S330), disposing a first conductive buffer layer including a first dopant (S340), and disposing an epitaxial layer (S350).
  • the substrate in the placing of the substrate (S310), the substrate may be prepared in a chamber in which the reaction is performed.
  • the substrate of the silicon-carbide-based wafer (4H-SiC wafer) may be exemplified.
  • the substrate may be different depending on the device and the product to be manufactured.
  • the buffer layer can be grown.
  • the buffer layer may be grown on the substrate by placing the substrate in the chamber, and injecting the first growth gas, the second growth gas, and the doping gas (the reaction gas such as diluent gas may be further injected).
  • the first growth gas and the second growth gas may include a material capable of matching a lattice constant with the substrate.
  • the first growth gas and the second growth gas may include materials including carbon and silicon, such as SiH 4 + C 3 H 8 , MTS (CH 3 SiCl 3 ), TCS (SiHCl 3 ), Si x C x, and the like.
  • the first growth gas may be SiH 4
  • the second growth gas may be C 3 H 8 , but is not limited thereto.
  • the first growth gas may be C 3 H 8
  • the second growth gas may be SiH 4 .
  • the doping gas may be a different doping gas applied to the buffer layer to be stacked on the wafer, depending on the type of N or P.
  • a material of a Group 5 element such as nitrogen (N 2) may be used.
  • N 2 nitrogen
  • a doping gas containing a substance of a Group 5 element will be described as a first doping gas.
  • a material of a Group 3 element such as Al (aluminum) may be used.
  • a doping gas containing a material of a Group 3 element will be described as a second doping gas.
  • the semiconductor layer is doped with the first dopant by the first doping gas, the first doping gas in manufacturing and the first dopant in the semiconductor layer are mixed and described. Similarly, since the semiconductor layer is doped with the second dopant by the second doping gas, the second doping gas in manufacturing and the second dopant in the semiconductor layer are mixed and described.
  • hydrogen (H 2 ) may be used as the diluent gas (carrier gas), but is not limited thereto.
  • the buffer layer may include the first-first conductivity type buffer layer, the second conductivity type buffer layer, and the first period t1, the second period t2, and the third period t3, respectively.
  • a 1-2 conductive buffer layer can be manufactured. In the first period t1, the first-first conductivity type buffer layer including the first dopant is disposed, and in the second period t2, the second conductivity type buffer layer including the second dopant is disposed and the third period ( In t3), the 1-2 conductive buffer layer including the first dopant may be disposed.
  • the first period t1 and the third period t3 may have the same time interval. However, the present invention is not limited thereto, and the first period t1 and the third period t3 may be controlled at different time intervals. For example, the first period t1 may be 5 seconds and the second period t2 may be 3 seconds. In addition, the second period t2 may be controlled at different time intervals from the first period t1 and the third period t3. For example, the second period t2 may be controlled at a time interval shorter than the first period t1 and the third period t3.
  • the first growth gas and the second growth gas may be uniformly introduced over the first period t1 to the third period t3. That is, the same amount of the first growth gas and the second growth gas may be continuously added.
  • the second growth gas may be injected at a predetermined ratio with the first growth gas.
  • the ratio (C: Si) of the first growth gas and the second growth gas may be 0.7: 1 to 1.5: 1. That is, the first growth gas and the second growth gas may be supplied to maintain the ratio in the first period t1 to the third period t3.
  • the first-first conductivity type buffer layer may grow in the first period t1
  • the second conductivity-type buffer layer may grow in the second period t2
  • the buffer layer can grow.
  • the first doping gas may be input in the first period t1
  • the second doping gas may be input in the second period t2
  • the first doping gas may be input in the third period t3.
  • the first input amount C1, which is an input amount of the first doping gas P1 may be greater than the second input amount C2, which is an input amount of the second doping gas.
  • the first doping gas may be injected at 1 sccm to 10 sccm in the first period t1 and the third period t3.
  • the present invention is not limited thereto and may be modified with time.
  • the second conductivity type buffer layer may grow.
  • the first growth gas and the second growth gas may be injected at the same C / Si ratio as in the first period t1.
  • a second doping gas may be injected.
  • the second doping gas is injected at an input amount (second input amount, C2) smaller than the input amount (first input amount, C1) of the first doping gas in the first period t1 and the third period t3. Can be.
  • the first doping gas may be injected to grow the 1-2 conductive buffer layer.
  • the first doping gas may be introduced at the same dose as in the first period t1, but the first-first conductivity type buffer layer and the first-second conductivity type buffer layer have different doping concentrations. The dosages may differ from one another.
  • the epi layer may be grown on the substrate by introducing a first growth gas, a second growth gas, and a doping gas.
  • the first growth gas and the second growth gas may include a material capable of matching the lattice constant with the substrate.
  • a material including carbon and silicon such as SiH 4 + C 3 H 8 , MTS (CH 3 SiCl 3 ), TCS (SiHCl 3 ), SixCx, and the like, may be used as the first growth gas and the second growth gas.
  • the first growth gas may be SiH 4
  • the second growth gas may be C 3 H 8 , but is not limited thereto.
  • the first growth gas may be C 3 H 8
  • the second growth gas may be SiH 4 .
  • a material of a Group 5 element such as nitrogen (N 2) may be used. That is, the first doping gas may be introduced.
  • hydrogen (H 2) may be used as the diluent gas (carrier gas), but is not limited thereto.
  • the first doping gas P1 may increase with the growth time. For example, it may increase linearly as shown.
  • the doping concentration of the 1-1st conductivity type buffer layer and the 1-2nd conductivity type buffer layer may increase continuously in the thickness direction.
  • the BPD conversion efficiency may be improved due to the difference in dopant concentration.
  • the first doping gas P1 may increase stepwise but increase linearly to prevent lattice mismatch caused by discontinuous changes in the doping concentration.
  • the second doping gas P2 may be maintained according to the growth time.
  • the growth of the buffer layer according to another embodiment may be divided into first period t1 and fourth period t3.
  • the fourth period t4 may be located between the first period t1 and the second period t2 or between the second period t2 and the third period t3.
  • the fourth period t4 may be performed after the growth of each layer.
  • the epitaxial layer may not grow substantially. That is, by reducing the input amount of the second growth gas, the C / Si ratio may be controlled under the condition that silicon carbide cannot be formed. In the drawings, the first and second growth gases are blocked off.
  • hydrogen gas may be introduced into the surface treatment gas.
  • the surface treatment gas may be hydrogen (H 2 ), and the hydrogen gas may etch the surface of each layer of the buffer layer during the fourth period t4 in which a layer such as the buffer layer does not grow to control the surface smoothly. Therefore, there is an advantage that the base surface potential and the blade potential of the substrate can be suppressed from propagating to the upper epi layer. In addition, there is an advantage that the substrate can be smoothly controlled without a separate etching gas (eg, HCl).
  • a separate etching gas eg, HCl
  • the first-first conductivity is performed by repeatedly performing the fourth period t4 between the first period t1 and the second period t2 or between the second period t2 and the third period t3.
  • the interface between the buffer layer and the second conductive buffer layer and the interface between the second conductive buffer layer and the 1-2 conductive buffer layer may be controlled to be flat. Therefore, propagation of the potential of the substrate to the upper epitaxial layer can be suppressed.
  • the doping concentration changes in the first period t1 and the third period t3 according to the growth time (that is, in the thickness direction), the efficiency at which the base surface potential is converted to the blade potential at the interface. Can be improved.
  • Table 1 below is a table measuring the number of base surface potential defects and the number of surface defects of the epitaxial wafer according to the embodiment as shown in FIGS. 1, 4 and 5.
  • Example 2 Example 3 Epilayer 4.5E15 / 30.8 4.2E15 / 30.6 4.2E15 / 30.6 4.1E15 / 30.8 1-1 conductive buffer layer (/ cm 3 ) / thickness (um) 1.0E18 / 1.5 1.0E18 / 0.35 1.0E18 / 0.35 1.0E18 / 0.35 2nd conductivity type buffer layer (/ cm 3 ), thickness (um) - 8.3E16 / 0.15 8.3E16 / 0.15 8.5E16 / 0.15 1-2 conductive buffer layer (/ cm 3 ), thickness (um) - 1.5E18 / 0.50 1.5E18 / 0.50 1.5E18 / 0.50 1-3 conductive buffer layer (/ cm 3 ), thickness (um) - - 1.0E18 / 0.60 1.0E18 / 0.60 RMS roughness (nm) 1.2 0.5 0.5 0.1 Base Dislocation Defect Count (BPD, (ea / cm 2 )) 2.37 0.55 0.53
  • Example 1 a 4H-SiC substrate was attached to the susceptor, the inside of the chamber was placed in a vacuum atmosphere, and when the temperature reached 1400 ° C, the surface of the substrate was etched using hydrogen (H 2 ). After 5 minutes, the temperature was raised to 1500 ° C. to 1600 ° C., and SiH 4 and C 3 H 8 were supplied as growth gases (first, growth gases, and second growth gases). At the same time the dopant concentration by supplying nitrogen (N 2) 1 ⁇ 10 18 cm - while having 3 to form a first conductivity type buffer layer having a thickness of 1-1 having a 0.35 ⁇ m. Thereafter, nitrogen (N 2 ) was replaced with aluminum (Al) gas to supply aluminum gas.
  • N 2 nitrogen
  • Al aluminum
  • a second conductivity type buffer layer having a doping concentration of 1 ⁇ 10 16 cm ⁇ 3 to 1 ⁇ 10 17 cm ⁇ 3 and having a thickness of 0.15 ⁇ m was formed. Thereafter, a 1-2 conductive buffer layer was formed under the same growth conditions as those of the 1-1 conductive buffer layer. However, the first-second conductivity type buffer layer is doped with a concentration of 1.5 ⁇ 10 18 cm - 3 have, was formed to a thickness of the 0.5 ⁇ m. Subsequently, the epi layer had a C / Si ratio of 1.1 and was grown for 1 hour by supplying SiH 4 and C 3 H 8 as growth gases (first, growth gases, and second growth gases).
  • the epi layer was formed to have a doping concentration of 4.5 ⁇ 10 15 cm ⁇ 3 and a thickness of 30.8 ⁇ m with nitrogen supplied thereto. At the end of growth, the supply of all gases other than H 2 gas was stopped and cooling was carried out.
  • the obtained SiC epitaxial wafers were evaluated by the crystal defect analysis equipment (CS920 of KLA-Tencor) to evaluate the number of crystal defects. As a result, it was confirmed that the number of base surface potential defects was 0.53ea / cm 2 . In addition, RMS roughness measured by AFM was confirmed as 0.5 nm.
  • Example 2 after the 1-2 conductive buffer layer was formed, the 1-3 conductive buffer layer was formed on the 1-2 conductive buffer layer under the same growth conditions as the 1-2 conductive buffer layer.
  • the 1-3 conductive buffer layer was formed to have a thickness of 0.60 ⁇ m and a doping concentration of 1.5 ⁇ 10 18 cm ⁇ 3 by supplying nitrogen (N 2 ).
  • N 2 nitrogen
  • the number of crystal defects was evaluated by the crystal defect analysis equipment (CS920 KLA-Tencor Co., Ltd.), and as a result, the number of base surface defect defects was 0.55ea / cm 2 .
  • RMS roughness measured by atomic force microscope (AFM, Atomic Force Microscope) was confirmed at 0.5nm.
  • Example 3 in forming an epitaxial wafer as in Example 2, the first growth gas (SiH4) is formed at the end of growth of the first-first conductive buffer layer, the second conductive buffer layer, and the first-second conductive buffer layer. ) And the second growth gas (C 3 H 8 ) were stopped for 3 to 10 minutes, and the surface of each layer was etched in the hydrogen (H 2 ) state.
  • the grown wafers were measured with a crystal defect analysis device (CS920, KLA-Tencor), and found to have a base surface potential of 0.1 / cm 3 as a crystal defect.
  • the RMS roughness of the epitaxial wafer was confirmed to be 0.1 nm.
  • FIG. 11 is a conceptual diagram of an epitaxial wafer manufacturing apparatus according to an embodiment of the present invention.
  • the epitaxial wafer manufacturing apparatus 1 includes a plurality of rotating plates 12 including a receiving portion in which the semiconductor substrate 110 is disposed, a main plate 11 supporting the plurality of rotating plates 12, and It may include a gas distribution device 13 for injecting gas to the rotating plate (12).
  • the growth gas, the doping gas, and the like described above may be supplied through the gas distribution device 13.
  • the main plate 11 may be a circular plate having a predetermined area and may rotate.
  • the heater 14 is disposed outside the main plate 11 to transfer heat to the main plate 11.
  • the main plate 11 may be applied to the structure of a general susceptor.
  • the plurality of rotating plates 12 may be disposed on the main plate 11, and the wafer 10 may be disposed therein, and may rotate independently.
  • the rotating plate 12 may receive heat from the heater 14 through the main plate 11.
  • the gas distribution device 13 may spray the growth gas and the doping gas onto the semiconductor substrate 110.
  • the epitaxial wafer according to the above-described embodiment can be manufactured by the above-described epitaxial wafer manufacturing apparatus 1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

실시예는 기판; 및 상기 기판 상에 배치되는 버퍼층; 및 상기 버퍼층 상에 배치되는 에피층;을 포함하고, 상기 기판, 상기 버퍼층 및 상기 에피층은 실리콘 카바이드 및 도펀트를 포함하고, 상기 버퍼층은, 복수 개의 제1 도전형 버퍼층; 및 상기 복수 개의 제1 도전형 버퍼층 사이에 배치되는 제2 도전형 버퍼층;을 포함하고, 상기 제1 도전형 버퍼층은 제1 도펀트를 포함하고,상기 제2 도전형 버퍼층은 제2 도펀트를 포함하고, 상기 제1 도펀트와 상기 제2 도펀트는 극성이 상이한 에피택셜 웨이퍼를 개시한다.

Description

에피택셜 웨이퍼 및 그 제조 방법
실시예는 에피택셜 웨이퍼 및 그 제조 방법에 관한 것이다.
에피택셜 성장은 통상적으로 화학 기상 증착 프로세스를 포함하며, 단결정 실리콘 웨이퍼와 같은 기판은 기상/액상/고상의 실리콘 복합물이 웨이퍼 표면에 걸쳐 전달되어 열분해 또는 분해에 영향을 미치는 동안 가열된다.
단결정 실리콘 웨이퍼가 기판으로 사용될 때, 실리콘은 단결정 구조의 성장을 지속시키는 방식으로 적층된다. 또한 이때, 특정 극성(N-type 또는 P-type)을 갖는 기판을 제작하고자 하는 경우, 그 에피택셜 성장 과정에 소정의 도핑가스를 함께 주입하게 된다.
에피택셜층(epitaxial layer)을 성장함에 있어서 박막 내부 및 표면의 결함은 전력 소자의 성능 저하 및 장시간 신뢰성에 많은 제약을 가지게 한다. 그러나, 에피 성장 과정에서 기판에 전위가 에피택셜층으로 전파되어 표면 결함이 발생하는 문제가 있다. 또한, 표면 결함은 소자의 특성 열화를 발생하는 문제가 존재한다.
실시예는 기저면 전위가 감소한 에피택셜 웨이퍼를 제공한다.
실시예는 표면 조도가 우수한 에피택셜 웨이퍼를 제공한다.
실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
실시예에 따른 에피택셜 웨이퍼는 기판; 및 상기 기판 상에 배치되는 버퍼층; 및 상기 버퍼층 상에 배치되는 에피층;을 포함하고, 상기 기판, 상기 버퍼층 및 상기 에피층은 실리콘 카바이드 및 도펀트를 포함하고, 상기 버퍼층은, 복수 개의 제1 도전형 버퍼층; 및 상기 복수 개의 제1 도전형 버퍼층 사이에 배치되는 적어도 하나 이상의 제2 도전형 버퍼층;을 포함하고, 상기 제1 도전형 버퍼층은 제1 도펀트를 포함하고, 상기 제2 도전형 버퍼층은 제2 도펀트를 포함하고, 상기 제1 도펀트와 상기 제2 도펀트는 극성이 상이하다.
제1 도전형 버퍼층은 두께가 상기 제2 도전형 버퍼층의 두께보다 클 수 있다.
제1 도전형 버퍼층은 도핑 농도가 제2 도전형 버퍼층의 도핑 농도보다 클 수 있다.
상기 복수 개의 제1 도전형 버퍼층은, 상기 제2 도전형 버퍼층과 상기 기판 사이에 배치되는 제1-1 도전형 버퍼층; 및 상기 제2 도전형 버퍼층과 상기 에피층 사이에 배치되는 제1-2 도전형 버퍼층;을 포함할 수 있다.
상기 제1-2 도전형 버퍼층은 적어도 하나 이상일 수 있다.
상기 제1-2 도전형 버퍼층은 도핑 농도가 상기 제2 도전형 버퍼층의 도핑 농도보다 클 수 있다.
상기 복수 개의 제1 도전형 버퍼층의 제1 도펀트의 원자 반경은 상기 실리콘 카바이드의 탄소의 원자 반경 보다 작을 수 있다.
상기 제2 도전형 버퍼층의 제2 도펀트의 원자 반경은 상기 실리콘 카바이드의 실리콘의 원자 반경보다 클 수 있다.
상기 제2 도전형 버퍼층의 두께와 상기 버퍼층의 전체 두께는 두께 비가 1:5 내지 1:30일 수 있다.
상기 제1 도펀트는 질소이고, 상기 제2 도펀트는 알루미늄일 수 있다.
실시예에 따르면, 에피택셜 웨이퍼의 기저면 전위를 감소시킬 수 있다.
또한, 에피택셜 웨이퍼의 표면 조도를 향상시킬 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 에피택셜 웨이퍼의 개념도이고,
도 2는 본 발명의 일실시예에 따른 버퍼층의 개념도이고,
도 3은 본 발명의 일실시예에 따른 버퍼층의 효과를 설명하는 도면이고,
도 4는 본 발명의 다른 실시예에 따른 버퍼층의 개념도이고,
도 5는 본 발명의 또 다른 실시예에 따른 버퍼층의 개념도이고,
도 6은 본 발명의 일실시예에 따른 버퍼층에서 시간에 따라 제1, 제2 성장가스와 도핑가스의 투입량을 보여주는 타이밍도이고,
도 7은 도 6의 변형예이고,
도 8은 본 발명의 다른 실시예에 따른 버퍼층에서 시간에 따라 제1, 제2 성장가스와 도핑가스의 투입량을 보여주는 타이밍도이고,
도 9는 도 8의 변형예이고,
도 10은 본 발명의 일실시예에 따른 에피택셜 웨이퍼의 제조 방법을 설명하는 순서도이고,
도 11은 본 발명의 일 실시예에 따른 에피택셜 웨이퍼 제조장치의 개념도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.
또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 본 발명의 일실시예에 따른 에피택셜 웨이퍼의 개념도이다.
도 1을 참조하면, 일실시예에 따른 에피택셜 웨이퍼는 기판(110), 기판(110) 상에 배치되는 버퍼층(120) 및 버퍼층(120) 상에 배치되는 에피층(130)을 포함한다.
그리고 버퍼층(120)은 복수 개의 층으로 이루어질 수 있으며, 구체적으로 복수 개의 제1 도전형 버퍼층(120)과 복수 개의 제1 도전형 버퍼층(120) 사이에 배치되는 제2 도전형 버퍼층(122)을 포함할 수 있다. 이하에서, 버퍼층(120)은 제1-1 도전형 버퍼층(121), 제1-2 도전형 버퍼층(123) 및 제1-1 도전형 버퍼층(121)과 제1-2 도전형 버퍼층(123) 사이에 배치되는 제2 도전형 버퍼층(122)을 포함할 수 있다.
먼저, 기판(110)은 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)일 수 있으며, 이에 따라, 후술하는 에피층(130)도 도핑된 실리콘 카바이드 계열로 이루어질 수 있다.
기판(110)이 실리콘 카바이드(SiC)인 경우, 에피층(130)은 모두 n형 전도성 실리콘 카바이드계, 즉 실리콘 카바이드 나이트라이드(SiCN)로 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 에피층(130)은 모두 p형 전도성 실리콘 카바이드계, 즉 알루미늄 실리콘 카바이드 (AlSiC)로 형성될 수도 있다. 또한, 이러한 구조에 한정되는 것은 아니며 에피층(130)은 n형, p형이 교번하여 적층된 구조일 수 있다. 예컨대, n/p, n/n/p 등 다양한 구조로 이루어질 수 이다.
기판(110)은 오프각이 3도 내지 10도일 수 있다. 여기서 오프각이란 (0001)Si면, (000-1)C면을 기준으로 기판(110)이 기울어진 각도로 정의할 수 있다. 다만, 이에 반드시 한정되는 것은 아니다.
기판(110)의 도핑 농도는 1×1018cm- 3내지 1×1020cm-3일 수 있으나 반드시 이에 한정하지 않는다. 기판(110)의 도핑 농도는 두께 방향으로 일정할 수 있으나 반드시 이에 한정하지 않는다, 여기서, 두께 방향은 제1 방향(X 방향)이고, 제2 방향(Y 방향)은 제1 방향에 수직한 방향일 수 있다.
버퍼층(120)은 기판(110) 상에 배치될 수 있다. 버퍼층(120)은 기판(110)과 에피층(130) 사이의 격자 상수 불일치로 인한 결정 결함을 줄일 수 있다. 먼저, 일반적으로 기판(110)에 존재하는 전위는 기저면 전위(Basal Plane Dislocation, BPD)와 칼날 전위(threading edge dislocation, TED)를 포함한다. 이 중에서 기저면 전위(BPD)는 다이오드를 장시간 통전했을 때 저항을 증가시키고 전력 소자의 신뢰성을 악화시킬 수 있다. 이에 반해 칼날 전위(TED)에 의한 전력 소자에 대한 영향이 상대적으로 적을 수 있다. 이 때, 버퍼층(120)은 기판(110)에 존재하는 전위 중 기저면 전위(BPD)를 칼날 전위(TED)로 변형하여 전력 소자의 신뢰성을 개선할 수 있다.
그리고 버퍼층(120)은 상술한 바와 같이 복수 개의 층을 포함할 수 있다. 예컨대, 버퍼층(120)은 복수 개의 제1 도전형 버퍼층과 복수 개의 제1 도전형 버퍼층 사이에 배치되는 적어도 하나 이상의 제2 도전형 버퍼층을 포함할 수 있다. 구체적으로, 버퍼층(120)은 기판(110) 상에 배치되는 제1-1 도전형 버퍼층(121), 제1-1 도전형 버퍼층(121) 상에 배치되는 제2 도전형 버퍼층(122) 및 제2 도전형 버퍼층(122) 상에 배치되는 제1-2 도전형 버퍼층(123)을 포함할 수 있다.
먼저, 제1-1 도전형 버퍼층(121)은 기판(110) 상에 배치될 수 있다. 또한, 제1-1 도전형 버퍼층(121)은 마찬가지로 도핑된 실리콘 카바이드 계열로 이루어질 수 있다. 이 때, 제1-1 도전형 버퍼층(121)은 제1 도펀트에 의해 도핑될 수 있다. 이에 따라, 제1-1 도전형 버퍼층(121)은 N형 반도체층일 수 있다.
그리고 제2 도전형 버퍼층(122)은 제1-1 도전형 버퍼층(121) 상에 배치될 수 있다. 제2 도전형 버퍼층(122)은 도핑된 실리콘 카바이드 계열로 이루어질 수 있다. 이 때, 제2 도전형 버퍼층(122)은 제2 도펀트에 의해 도핑될 수 있다. 제2 도펀트는 제1 도펀트와 극성이 상이할 수 있다. 예컨대, 제1-1 도전형 버퍼층(121)이 n형 실리콘 카바이드계로 이루어진 경우, 제2 도전형 버퍼층(122)은 p형 실리콘 카바이드계로 이루어질 수 있다.
제1-2 도전형 버퍼층(123)은 제2 도전형 버퍼층(122) 상에 배치될 수 있다. 제1-2 도전형 버퍼층(123)은 제1-1 도전형 버퍼층(121)과 마찬가지로 도핑된 실리콘 카바이드 계열로 이루어질 수 있다. 이 때, 제1-2 도전형 버퍼층(123)은 제1 도펀트에 의해 도핑될 수 있다.
그리고 에피층(130)은 버퍼층(120) 상에 배치될 수 있다 먼저, 에피층(130)의 도핑 농도는 1×1015cm-3 내지 5×1018cm-3일 수 있다. 에피층(130)은 두께 방향으로 도핑 농도가 변화하는 복수 개의 구간을 가질 수 있다. 또한, 에피층(130)은 예시적으로 도핑 농도가 두께 방향으로 증가할 수도 있고 감소할 수도 있다.
또한, 에피층(130)과 버퍼층(120)의 도펀트 농도 차이가 클수록 기저면 전위가 칼날 전위로 변환되는 효율(이하 BPD 변환 효율)이 향상될 수 있다. 에피층(130)의 도펀트 농도가 낮을수록 버퍼층(120)과 도펀트 농도 차이가 크게 발생하므로 BPD 변환 효율이 향상될 수 있다.
실시예에 따르면, 에피층(130)과 버퍼층(120)의 경계면에서는 도핑 농도 차이가 크므로 기저면 전위가 칼날 전위로 변환될 수 있다. 또한, 에피층(130) 내에서 도핑 농도가 변하는 계면에서는 도핑 농도차가 발생하므로 기저면 전위가 칼날 전위로 용이하게 변환될 수 있다.
도 2는 본 발명의 일실시예에 따른 버퍼층(120)의 개념도이고, 도 3은 본 발명의 일실시예에 따른 버퍼층(120)의 효과를 설명하는 도면이다.
도 2를 참조하면, 버퍼층(120)은 전술한 바와 같이, 제1-1 도전형 버퍼층(121), 제2 도전형 버퍼층(122) 및 제1-2 도전형 버퍼층(123)이 제1-1 방향으로 순서대로 적층될 수 있다. 여기서, 두께 방향인 제1 방향(X 방향)은 제1-1 방향(X1 방향)과 제1-2 방향(X2 방향)을 포함하며, 제1-1 방향(X1 방향)은 기판(110)에서 에피층(130)을 향한 방향이고, 제1-2 방향(X2 방향)은 에피층(130)에서 기판(110)을 향한 방향이다. 또한, 제1-1 방향은 이하에서 두께가 증가하는 방향이다.
먼저, 제1-1 도전형 버퍼층(121)과 제1-2 도전형 버퍼층(123)은 도핑 농도가 제2 도전형 버퍼층(122)의 도핑 농도보다 클 수 있다. 예컨대, 제1-1 도전형 버퍼층(121)과 제1-2 도전형 버퍼층(123)은 도핑 농도가 1×1017cm-3 내지 1×1019cm-3일 수 있다. 그리고 제2 도전형 버퍼층(122)은 도핑 농도가 1×1618cm-3 내지 1×1017cm-3일 수 있다. 또한, 제1-1 도전형 버퍼층(121)과 제1-2 도전형 버퍼층(123)은 각각의 도핑 농도가 동일할 수 있으나, 이에 한정되는 것은 아니다.
도 3을 참조하면, 버퍼층(120)은 전체 두께(Tt)가 1㎛ 내지 3㎛일 수 있다. 그리고, 제1 도전형 버퍼층(120)의 제1-1 도전형 버퍼층(121)과 제1-2 도전형 버퍼층(123)은 각 두께가 0.1㎛ 내지 0.5㎛일 수 있다. 그리고 제2 도전형 버퍼층(122)은 두께가 0.1㎛ 내지 0.2㎛일 수 있다.
보다 구체적으로, 일실시예에 따른 제2 도전형 버퍼층(122)의 두께는 버퍼층(120)의 전체 두께와 두께 비가 1:5 내지 1:30일 수 있다. 상기 두께비가 1:5보다 작은 경우에 제2 도전형 버퍼층(122)의 두께가 커져 에피층(130)에서 메모리 이펙트(memory effect)가 발생하는 한계가 존재한다. 그리고 상기 두께 비가 1:30보다 큰 경우에 제2 도전형 버퍼층(122)의 두께가 작아 이를 공정상 제어하여 형성하기 어려우며 버퍼층(120)의 두께가 커지면 제조 공정이 길어지는 문제가 존재한다.
그리고 제1-1 도전형 버퍼층(121), 제2 도전형 버퍼층(122) 및 제1-2 도전형 버퍼층(123)은 각각 실리콘 카바이드를 포함할 수 있다. 이하에서 실리콘 카바이드(SiC)는 실리콘(Si, K1)과 탄소(C, K2)의 화합물로 설명한다.
이 때, 제1-1 도전형 버퍼층(121)은 제1 도펀트(P1)의 원자 반경이 카바이드의 탄소(C, K2)의 원자 반경보다 작을 수 있다. 예를 들어, 제1 도펀트(P1)는 질소(Nitrogen)일 수 있다. 그리고 제1 도펀트(P1)는 도핑에 의해 실리콘 카바이드의 탄소(C, K2)와 치환될 수 있다. 이 때, 제1 도펀트(P1)인 질소의 원자 반경이 0.071㎚이고, 실리콘 카바이드의 탄소(C, K2)의 원자 반경이 0.077㎚이다. 이에 따라, 도핑에 의해 치환된 제1 도펀트(P1)의 원자 반경에 따라 제1-1 도전형 버퍼층(121)의 전체 격자상수는 감소하여 제1-1 방향으로 인장력(tensile strain)이 작용할 수 있다(A).
그리고 제2 도전형 버퍼층(122)은 제2 도펀트(P2)의 원자 반경이 실리콘 카바이드에서 실리콘(Si, K1)의 원자 반경보다 클 수 있다. 예를 들어, 제2 도펀트(P2)는 알루미늄(Aluminum)일 수 있다. 그리고 제2 도펀트(P2)는 도핑에 의해 실리콘 카바이드의 실리콘(Si, K1)과 치환될 수 있다. 이 때, 제2 도펀트(P2)인 알루미늄의 원자 반경은 0.121㎚이고, 실리콘(Si, K1)의 원자 반경이 0.111㎚이다. 이에 따라, 도핑에 의해 치환된 제2 도펀트(P2)의 원자 반경에 따라 제2 도전형 버퍼층(122)의 전체 격자상수는 증가하여 제1-2 방향으로 인장력(tensile strain)이 작용할 수 있다(B).
이로써, 제1-1 도전형 버퍼층(121)과 제2 도전형 버퍼층(122) 사이에 인장력이 균형적으로 이루어져, 결정 결함이 성장 방향으로 신장하지 않을 수 있다. 특히, 이러한 구성에 의하여, 기저면 전위(BPD)가 칼날 전위(TED)로 변형되는 BPD 변형 효율이 상승할 수 있다. 또한, 에피층(130)에서 기저면 전위에 의하여 캐리어의 이동도 저하가 발생하는 정도가 감소하여 소자의 저항이 낮은 반도체 소자를 실현할 수 있다.
또한, 제1-2 도전형 버퍼층(123)은 제1-1 도전형 버퍼층(121)과 마찬가지로 제1 도펀트(P1)에 의해 도핑될 수 있다. 그리고 도 2에서 설명한 바와 같이, 제2 도전형 버퍼층(122)은 제2 도펀트(P2)에 의해 도핑되며, 도핑 농도가 높으면 에피층(130)에서 p 메모리 이펙트(memory effect)가 발생하는 문제가 존재한다. 이에 따라, 제1-2 도전형 버퍼층(123)은 제2 도전형 버퍼층(122)에 의해 p 메모리 이펙트(memory effect)가 발생하는 것을 방지할 수 있다. 또한, 제1-2 도전형 버퍼층(123)은 제2 도전형 버퍼층(122)의 도핑 농도보다 큰 도핑 농도를 가짐으로써, 에피층(130)과 제1-2 도전형 버퍼층(123) 간의 도핑 농도 차이를 증가시킬 수 있다(에피층(130)의 도핑 농도는 버퍼층(120)의 도핑 농도보다 작음). 이로 인해, 제1-2 도전형 버퍼층(123)과 에피층(130) 간의 계면에서 제1-2 도전형 버퍼층(123)으로 결정이 축소(압축 응력)하여 BPD 결함이 TED로 용이하게 전환될 수 있다.
즉, 실시예에 따른 에피택셜 웨이퍼에서 버퍼층(120)은 제1-1 도전형 버퍼층(121)과 제2 도전형 버퍼층(122) 간의 응력 완화로 BPD 전환 효율을 개선하고, 나아가 제2 도전형 버퍼층(122) 상에 제1-2 도전형 버퍼층(123)을 배치하여 에피층(130) 간의 도핑 농도 차이로 BPD 전환 효율을 더욱 향상시킬 수 있다.
도 4는 본 발명의 다른 실시예에 따른 버퍼층의 개념도이다.
다른 실시예에 따른 버퍼층(120)은 각 층의 계면에서 표면(t11, t12)을 표면 처리(예컨대, 에칭(etching))하여 표면을 평탄화할 수 있다. 구체적으로, 제1-1 도전형 버퍼층(121)의 상면(t11), 제2 도전형 버퍼층(122)의 상면(t12)에는 패턴(T)이 형성되어 평탄하지 않을 수 있으나, 제1-1 도전형 버퍼층(121)의 상면, 제2 도전형 버퍼층(122)의 상면을 에칭하여 버퍼층(120)의 각층의 계면에서 표면 거칠기를 감소할 수 있다. 이로써, 버퍼층(120)은 각층의 계면에서 표면의 RMS 거칠기(roughness)가 0.01㎚ 내지 1㎚일 수 있다. 이에 따라, 기판(110)의 기저면 전위 및 칼날 전위가 전파되는 것을 억제할 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 버퍼층의 개념도이다.
도 5를 참조하면, 제1-1 도전형 버퍼층(121)과 제1-2 도전형 버퍼층(123)은 각각 복수 개의 층으로 분리될 수 있다. 예컨대, 제1-1 도전형 버퍼층(121)만 복수 개로 이루어질 수도 있고, 제1-2 도전형 버퍼층(123)만 복수 개의 층으로 이루어질 수도 있다.
제1-2 도전형 버퍼층(123)은 제1 서브 버퍼층(123a), 제2 서브 버퍼층(123b)을 포함할 수 있다. 그리고 제2 서브 버퍼층(123b)은 에피층(130)에서 발생하는 p 메모리 이펙트(memory effect)를 완전히 제거하기 위해 제1 서브 버퍼층(123a) 상에 배치될 수 있다.
도 6은 본 발명의 일실시예에 따른 버퍼층에서 시간에 따라 제1, 제2 성장가스와 도핑가스의 투입량을 보여주는 타이밍도이고, 도 7은 도 6의 변형예이고, 도 8은 본 발명의 다른 실시예에 따른 버퍼층에서 시간에 따라 제1, 제2 성장가스와 도핑가스의 투입량을 보여주는 타이밍도이고, 도 9는 도 8의 변형예이고, 도 10은 본 발명의 일실시예에 따른 에피택셜 웨이퍼의 제조 방법을 설명하는 순서도이다.
도 6 및 도 9를 참조하면, 일실시예에 다른 에피택셜 웨이퍼의 제조 방법은 기판 배치하는 단계(S310), 제1 도펀트를 포함하는 제1 도전형 버퍼층을 배치하는 단계(S320), 제2 도펀트를 포함하는 제2 도전형 버퍼층 배치하는 단계(S330), 제1 도펀트를 포함하는 제1 도전형 버퍼층을 배치하는 단계(S340), 에피층을 배치하는 단계(S350)를 포함할 수 있다.
구체적으로, 기판 배치하는 단계(S310)는 반응이 이루어지는 챔버 내에 기판을 마련할 수 있다. 기판은 상술한 바와 같이　실리콘　카바이드　계열의 웨이퍼(4H-SiC　웨이퍼)가 예시되고 있지만, 최종 제작하고자 하는 소자, 제품에 따라 이와 상이할 수 있다.
그리고 버퍼층을 성장시킬 수 있다. 버퍼층은 보다 상세하게, 챔버 내에 기판을 배치한 후 제1 성장가스와 제2 성장가스 및 도핑가스(희석 가스 등의 반응 가스가 추가로 주입될 수도 있음)를 투입하여 기판 상에서 성장시킬 수 있다. 여기서, 기판으로 실리콘 카바이드 계열의 웨이퍼(예를 들어, 4H-SiC 웨이퍼)가 이용되는 경우, 제1 성장가스와 제2 성장가스는 기판과 격자 상수 일치가 가능한 물질을 포함할 수 있다. 예컨대, 제1 성장가스와 제2 성장가스는 SiH4+C3H8, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등과 같이 탄소 및 규소를 포함하는 물질이 이용될 수 있다. 그리고 제1 성장가스는 SiH4 이고, 제2 성장가스는 C3H8일 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제1 성장가스는 C3H8이고, 제2 성장가스는 SiH4일 수도 있다.
그리고 도핑가스는 웨이퍼 상에 적층될 버퍼층을 N 또는 P 등의 타입에 따라 상이한 도핑가스가 적용될 수 있다. 예컨대, 도핑가스는 버퍼층을 N 타입으로 도핑시키고자 하는 경우, 질소(N2)등의 5족 원소의 물질이 이용될 수 있다. 이하에서 5족 원소의 물질을 포함하는 도핑가스를 제1 도핑가스로 설명한다.
또한, 도핑가스는 버퍼층을 P 타입으로 도핑시키고자 하는 경우, Al(알루미늄) 등의 3족 원소의 물질이 이용될 수 있다. 이하에서 3족 원소의 물질을 포함하는 도핑가스를 제2 도핑가스로 설명한다.
그리고 제1 도핑가스에 의해 반도체층은 제1 도펀트로 도핑되므로, 제조 시의 제1 도핑가스와 반도체층 내의 제1 도펀트는 혼용하여 설명한다. 마찬가지로, 제2 도핑가스에 의해 반도체층은 제2 도펀트로 도핑되므로, 제조 시의 제2 도핑가스와 반도체층 내의 제2 도펀트는 혼용하여 설명한다.
그리고 희석 가스(캐리어 가스)로는 수소(H2)가 사용될 수 있으나 반드시 이에 한정하지 않는다.
구체적으로, 도 6을 참조하면, 버퍼층은 제1 주기(t1), 제2 주기(t2) 및 제3 주기(t3)를 통해 각각 상술한 제1-1 도전형 버퍼층, 제2 도전형 버퍼층 및 제1-2 도전형 버퍼층을 제조할 수 있다. 제1 주기(t1)에서 제1 도펀트를 포함하는 제1-1 도전형 버퍼층이 배치되고, 제2 주기(t2)에서 제2 도펀트를 포함하는 제2 도전형 버퍼층이 배치되고, 제3 주기(t3)에서 제1 도펀트를 포함하는 제1-2 도전형 버퍼층이 배치될 수 있다.
제1 주기(t1)와 제3 주기(t3)는 동일한 시간 간격을 가질 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1 주기(t1)와 제3 주기(t3)는 서로 다른 시간 간격으로 제어할 수도 있다. 예시적으로 제1 주기(t1)는 5초이고 제2 주기(t2)는 3초일 수도 있다. 또한, 제2 주기(t2)는 제1 주기(t1) 및 제3 주기(t3)와 서로 다른 시간 간격으로 제어할 수 있다. 예컨대, 제2 주기(t2)는 제1 주기t1) 및 제3 주기(t3)보다 자은 시간 간격으로 제어될 수 있다.
제1 성장가스와 제2 성장가스는 제1 주기(t1) 내지 제3 주기(t3)에 걸쳐 균일하게 투입할 수 있다. 즉, 제1 성장가스와 제2 성장가스는 연속적으로 동일한 양이 투입될 수 있다.
제2 성장가스는 제1 성장가스와 소정의 비율로 주입될 수 있다. 제1 성장가스와 제2 성장가스의 비율(C:Si)은 0.7:1 내지 1.5:1일 수 있다. 즉, 제1 성장가스와 제2 성장가스는 제1 주기(t1) 내지 제3 주기(t3)에서 상기 비율을 유지하도록 공급될 수 있다. 그리고 제1 주기(t1)에서 제1-1 도전형 버퍼층이 성장할 수 있으며, 제2 주기(t2)에서 제2 도전형 버퍼층이 성장할 수 있고, 제3 주기(t3)에서 제1-2 도전형 버퍼층이 성장할 수 있다.
또한, 제1 주기(t1)에서는 제1 도핑가스가 투입되고, 제2 주기(t2)에서는 제2 도핑가스가 투입되고, 제3 주기(t3)에서는 제1 도핑가스가 투입될 수 있다. 제1 도핑가스(P1)의 투입량인 제1 투입량(C1)은 제2 도핑가스의 투입량인 제2 투입량(C2)보다 클 수 있다. 이로써, 제2 도전형 버퍼층에 의해 에피층에서 p 메모리 이펙트(memory effect)가 발생하는 것을 방지할 수 있다.
또한, 제1 도핑가스는 제1 주기(t1) 및 제3 주기(t3)에서 1sccm 내지 10sccm로 주입될 수 있다. 다만, 이에 한정되지 않고 시간에 따라 변형될 수 있다.
제2 주기(t2)에서는 제2 도전형 버퍼층이 성장할 수 있다. 제2 주기(t2)에서는 제1 주기(t1)와 마찬가지로 동일한 C/Si 비율로 제1 성장가스 및 제2 성장가스가 주입될 수 있다. 또한, 제2 도핑가스가 주입될 수 있다. 다만, 상술한 바와 같이 제2 도핑가스는 제1 주기(t1) 및 제3 주기(t3)에서 제1 도핑가스의 투입량(제1 투입량, C1)보다 작은 투입량(제2 투입량, C2)으로 주입될 수 있다.
또한, 제3 주기(t3)에서는 제1 도핑가스가 주입되어 제1-2 도전형 버퍼층이 성장할 수 있다. 제3 주기(t3)에서는 제1 주기(t1)에서와 동일한 투입량으로 제1 도핑가스가 투입될 수 있으나, 제1-1 도전형 버퍼층과 제1-2 도전형 버퍼층이 상이한 도핑 농도를 갖는 경우에 투입량이 서로 상이할 수도 있다.
그리고 에피층을 배치할 수 있다. 에피층은 챔버 내에 기판을 배치한 후 제1 성장가스와 제2 성장가스 및 도핑가스를 투입하여 기판 상에 성장할 수 있다. 마찬가지로, 제1 성장가스와 제2 성장가스는 기판과 격자 상수 일치가 가능한 물질을 포함할 수 있다. 예컨대, 제1 성장가스와 제2 성장가스는 SiH4+C3H8, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등과 같이 탄소 및 규소를 포함하는 물질이 이용될 수 있다. 그리고 제1 성장가스는 SiH4 이고, 제2 성장가스는 C3H8일 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제1 성장가스는 C3H8 이고, 제2 성장가스는 SiH4일 수도 있다.
도핑가스는 웨이퍼 상에 적층될 에피층을 N 타입으로 도핑시키고자 하는 경우, 질소(N2)등의 5족 원소의 물질이 이용될 수 있다. 즉, 제1 도핑가스가 투입될 수 있다. 그리고 희석 가스(캐리어 가스)로는 수소(H2)가 사용될 수 있으나 반드시 이에 한정하지 않는다.
도 7을 참조하면, 제1 주기(t1) 및 제3 주기(t3)에서 제1 도핑가스(P1)는 성장시간에 따라 증가할 수 있다. 예컨대, 도시된 바와 같이 선형적으로 증가할 수 있다. 이러한 구성에 의하여, 제1-1 도전형 버퍼층과 제1-2 도전형 버퍼층은 두께 방향으로 연속적으로 도핑 농도가 증가할 수 있다. 이로써, 도펀트 농도 차이로 인하여 BPD 변환 효율이 향상될 수 있다. 그리고 선형적인 증가뿐만 아니라 제1 도핑가스(P1)는 단계적으로 증가할 수도 있으나 도핑 농도의 불연속적 변화에 의해 발생하는 격자 부정합을 방지하기 위해 선형적으로 증가함이 바람직하다. 반면, 제2 주기(t4)에서 제2 도핑가스(P2)가 성장시간에 따라 유지될 수 있다.
도 8을 참조하면, 다른 실시예에 따른 버퍼층의 성장은 제1 주기(t1) 내지 제4 주기(t3)로 구획될 수 있다. 그리고 제4 주기(t4)는 제1 주기(t1)와 제2 주기(t2) 사이에 또는 제2 주기(t2)와 제3 주기(t3) 사이에 위치할 수 있다. 또한, 제1-1 도전형 버퍼층과 제1-2 도전형 버퍼층이 복수 개의 층을 포함하는 경우에 각 층의 성장 이후에 제4 주기(t4)가 각각 수행될 수 있다.
제4 주기(t4)에서는 실질적으로 에피층이 성장하지 않을 수 있다. 즉, 제2 성장가스의 투입량을 줄여 C/Si 비율이 실리콘 카바이드가 형성될 수 없는 조건으로 제어한 것일 수 있다. 도면 상으로는 제1 성장가스와 제2 성장가스의 투입을 차단하여 도시하였다.
그리고 제4 주기(t4)에서는 표면 처리 가스로 예를 들어 수소 가스가 투입될 수 있다. 표면 처리 가스는 수소(H2)일 수 있고, 수소 가스는 버퍼층 등의 층이 성장하지 않는 제4 주기(t4) 동안 버퍼층의 각 층 표면을 에칭하여 표면을 평탄하게 제어할 수 있다. 따라서, 기판의 기저면 전위 및 칼날 전위가 상부의 에피층으로 전파되는 것을 억제할 수 있는 장점이 있다. 또한, 별도의 에칭 가스(예를 들어, HCl) 없이 기판을 평탄하게 제어할 수 있는 장점이 있다.
그러나, 장시간 수소에 노출되는 경우 수소가 버퍼층의 표면에 주입되어 오히려 표면이 불량해질 수 있다. 따라서, 미량의 Si, 탄소 등을 공급하여 잔존하는 수소 가스와의 반응을 통해 예컨대 SiH를 형성하도록 제어함으로써 버퍼층의 표면이 거칠어지는 문제를 해결할 수 있다.
실시예에 따르면 제4 주기(t4)를 제1 주기(t1)와 제2 주기(t2) 사이 도는 제2 주기(t2)와 제3 주기(t3) 사이에 반복하여 수행함으로써 제1-1 도전형 버퍼층과 제2 도전형 버퍼층 사이의 경계면 및 제2 도전형 버퍼층과 제1-2 도전형 버퍼층 사이의 경계면이 평탄하게 제어될 수 있다. 따라서, 기판의 전위가 상부의 에피층으로 전파되는 것을 억제할 수 있다. 또한, 도 9를 참조하면, 제1 주기(t1)와 제3 주기(t3)에서 성장 시간에 따라(즉, 두께 방향으로) 도핑 농도가 변화하므로 경계면에서 기저면 전위가 칼날 전위로 변환되는 효율을 향상시킬 수 있다.
하기 표 1은 도 1, 도 4 및 도 5와 같이 실시예에 따른 에피택셜 웨이퍼의 기저면 전위 결함 개수와 표면 결함 개수를 측정한 표이다.
항목 비교예 실시예1 실시예2 실시예3
에피층 4.5E15 / 30.8 4.2E15 / 30.6 4.2E15 / 30.6 4.1E15 / 30.8
제1-1 도전형 버퍼층(/cm3) / 두께(um) 1.0E18 / 1.5 1.0E18 / 0.35 1.0E18 / 0.35 1.0E18 / 0.35
제2 도전형 버퍼층(/cm3), 두께(um)) - 8.3E16 / 0.15 8.3E16 / 0.15 8.5E16 / 0.15
제1-2 도전형 버퍼층(/cm3), 두께(um)) - 1.5E18 / 0.50 1.5E18 / 0.50 1.5E18 / 0.50
제1-3 도전형 버퍼층(/cm3), 두께(um)) - - 1.0E18 / 0.60 1.0E18 / 0.60
RMS 거칠기(nm) 1.2 0.5 0.5 0.1
기저면 전위 결함 개수(BPD, (ea/cm2)) 2.37 0.55 0.53 0.12
실시예 1은 4H-SiC 기판을 서셉터에 장착하고, 챔버의 내부를 진공 분위기로 한 후, 온도가 1400℃에 도달하면 수소(H2)를 이용하여 기판의 표면을 에칭하였다. 그리고 5분이 지난 후, 온도를 1500℃ 내지 1600℃까지 상승 시킨 후 성장가스(제1, 성장가스 및 제2 성장가스)로 SiH4, C3H8를 공급하였다. 또한, 동시에 질소(N2)를 공급하여 도핑 농도가 1×1018cm- 3를 가지면서, 두께가 0.35㎛를 가지는 제1-1 도전형 버퍼층을 형성하였다. 이후에 질소(N2)의 공급을 알루미늄(Al) 가스로 치환하여 알루미늄 가스를 공급하였다. 그리고 도핑 농도가 1×1016cm-3 내지 1×1017cm- 3를 가지면서 두께가 0.15㎛를 가지는 제2 도전형 버퍼층을 형성하였다. 이후에, 제1-1 도전형 버퍼층과 동일한 성장 조건으로 제1-2 도전형 버퍼층을 형성하였다. 다만, 제1-2 도전형 버퍼층은 도핑 농도가 1.5×1018cm- 3를 가지고, 두께가 0.5㎛를 가지도록 형성하였다. 이후에, 에피층은 C/Si ratio가 1.1이며 성장가스(제1, 성장가스 및 제2 성장가스)로 SiH4, C3H8를 공급하여 1시간동안 성장하였다. 그리고 에피층은 질소가 공급되어 도핑 농도가 4.5×1015cm-3이고, 두께가 30.8㎛를 갖도록 형성하였다. 성장 종료시에는 H2 가스 이외의 모든 가스의 공급을 중지하고 냉각을 진행하였다.얻어진 SiC 에피택셜 웨이퍼는 결정 결함 분석 장비(KLA-Tencor사의 CS920)로 결정 결함 수를 평가하였다. 그 결과 기저면 전위 결함 개수는 0.53ea/cm2임을 확인하였다. 또한, AFM으로 측정한 RMS 거칠기는 0.5㎚로 확인하였다.
실시예 2는 제1-2 도전형 버퍼층을 형성한 이후에, 제1-2 도전형 버퍼층과 동일한 성장 조건으로 제1-3 도전형 버퍼층을 제1-2 도전형 버퍼층 상에 형성하였다. 제1-3 도전형 버퍼층은 두께가 0.60㎛이고, 질소(N2) 공급에 의한 도핑 농도가 1.5×1018cm-3를 가지도록 형성하였다. 이 경우, 결정 결함 분석 장비(KLA-Tencor사의 CS920)로 결정 결함 수를 평가 하였고, 그 결과 기저면 전위 결함 개수는 0.55ea/cm2임을 확인하였다. 그리고 원자현미경(AFM, Atomic Force Microscope)으로 측정한 RMS 거칠기는 0.5㎚로 확인하였다.
실시예 3은 실시예 2와 같이 에피택셜 웨이퍼를 형성함에 있어서, 제1-1 도전형 버퍼층, 제2 도전형 버퍼층, 제1-2 도전형 버퍼층의 성장이 끝나는 시점에 제1 성장가스(SiH4)와 제2 성장가스(C3H8)의 공급을 3분 내지 10분간 중단하고, 수소 (H2) 상태에서 각 층의 표면을 에칭하였다. 그리고 성장이 완료된 웨이퍼를 결정 결함 분석 장비(KLA-Tencor사의 CS920)로 측정한 결과 결정 결함인 기저면 전위는 0.1/cm3였다. 또한, 수소를 이용한 표면 처리를 진행한 경우 에피택셜 웨이퍼의 RMS 거칠기는 0.1㎚로 확인하였다.
실시예 1 내지 실시예 3은 제1-1 도전형 버퍼층만 형성된 에피택셜 웨이퍼(비교예 1) 대비 기저면 전위 결함 개수가 감소함을 알 수 있다.
또한, 실시예 3과 같이 표면 처리가 이루어진 경우, RMS 거칠기가 감소하여 조도가 향상되므로 이후에 전력 소자로 사용되는 경우 누설 전류(leakage current)가 개선될 수 있다.
도 11은 본 발명의 일 실시예에 따른 에피택셜 웨이퍼 제조장치의 개념도이다.
도 11을 참조하면, 에피택셜 웨이퍼 제조장치(1)는 반도체 기판(110)이 배치되는 수용부를 포함하는 복수 개의 회전판(12), 복수 개의 회전판(12)을 지지하는 메인 플레이트(11), 및 회전판(12)에 가스를 분사하는 가스 분배 장치(13)를 포함할 수 있다. 가스 분배 장치(13)를 통해 상술한 성장가스, 도핑가스 등이 공급될 수 있다.
메인 플레이트(11)는 소정의 면적을 갖는 원형 형상의 판일 수 있으며 회전할 수 있다. 메인 플레이트(11)의 외측에는 히터(14)가 배치되어 열을 메인 플레이트(11)에 전달할 수 있다. 메인 플레이트(11)는 일반적인 서셉터의 구조가 모두 적용될 수 있다.
복수 개의 회전판(12)은 메인 플레이트(11) 상에 배치되고 내부에 웨이퍼(10)가 배치되며 독립적으로 회전할 수 있다. 회전판(12)은 메인 플레이트(11)를 통해 히터(14)의 열을 전달받을 수 있다.
가스 분배 장치(13)는 성장가스 및 도핑가스를 반도체 기판(110)에 분사할 수 있다. 상술한 에피택셜 웨이퍼 제조장치(1)에 의해 상술한 실시예에 따른 에피택셜 웨이퍼가 제조될 수 있다.

Claims (10)

  1. 기판; 및
    상기 기판 상에 배치되는 버퍼층; 및
    상기 버퍼층 상에 배치되는 에피층;을 포함하고,
    상기 기판, 상기 버퍼층 및 상기 에피층은 실리콘 카바이드 및 도펀트를 포함하고,
    상기 버퍼층은,
    복수 개의 제1 도전형 버퍼층; 및
    상기 복수 개의 제1 도전형 버퍼층 사이에 배치되는 적어도 하나 이상의 제2 도전형 버퍼층;을 포함하고,
    상기 제1 도전형 버퍼층은 제1 도펀트를 포함하고,
    상기 제2 도전형 버퍼층은 제2 도펀트를 포함하고,
    상기 제1 도펀트와 상기 제2 도펀트는 극성이 상이한 에피택셜 웨이퍼.
  2. 제1항에 있어서,
    제1 도전형 버퍼층은 두께가 상기 제2 도전형 버퍼층의 두께보다 큰 에피택셜 웨이퍼.
  3. 제1항에 있어서,
    제1 도전형 버퍼층은 도핑 농도가 제2 도전형 버퍼층의 도핑 농도보다 큰 에피택셜 웨이퍼.
  4. 제1항에 있어서,
    상기 복수 개의 제1 도전형 버퍼층은,
    상기 제2 도전형 버퍼층과 상기 기판 사이에 배치되는 제1-1 도전형 버퍼층; 및
    상기 제2 도전형 버퍼층과 상기 에피층 사이에 배치되는 제1-2 도전형 버퍼층;을 포함하는 에피택셜 웨이퍼.
  5. 제4항에 있어서,
    상기 제1-2 도전형 버퍼층은 적어도 하나 이상인 에피택셜 웨이퍼.
  6. 제4항에 있어서,
    상기 제1-2 도전형 버퍼층은 도핑 농도가 상기 제2 도전형 버퍼층의 도핑 농도보다 큰 에피택셜 웨이퍼.
  7. 제1항에 있어서,
    상기 복수 개의 제1 도전형 버퍼층의 제1 도펀트의 원자 반경은 상기 실리콘 카바이드의 탄소의 원자 반경 보다 작은 에피택셜 웨이퍼.
  8. 제7항에 있어서,
    상기 제2 도전형 버퍼층의 제2 도펀트의 원자 반경은 상기 실리콘 카바이드의 실리콘의 원자 반경보다 큰 에피택셜 웨이퍼.
  9. 제1항에 있어서,
    상기 제2 도전형 버퍼층의 두께와 상기 버퍼층의 전체 두께는 두께 비가 1:5 내지 1:30인 에피택셜 웨이퍼.
  10. 제1항에 있어서,
    상기 제1 도펀트는 질소이고, 상기 제2 도펀트는 알루미늄인 에피택셜 웨이퍼.
PCT/KR2019/009453 2018-08-14 2019-07-30 에피택셜 웨이퍼 및 그 제조 방법 WO2020036340A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0095101 2018-08-14
KR1020180095101A KR102610826B1 (ko) 2018-08-14 2018-08-14 에피택셜 웨이퍼 및 그 제조 방법

Publications (1)

Publication Number Publication Date
WO2020036340A1 true WO2020036340A1 (ko) 2020-02-20

Family

ID=69525581

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/009453 WO2020036340A1 (ko) 2018-08-14 2019-07-30 에피택셜 웨이퍼 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR102610826B1 (ko)
WO (1) WO2020036340A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120241766A1 (en) * 2010-01-08 2012-09-27 Mitsubishi Electric Corporation Epitaxial wafer and semiconductor element
KR101287787B1 (ko) * 2007-09-12 2013-07-18 쇼와 덴코 가부시키가이샤 에피택셜 ＳｉＣ 단결정 기판 및 에피택셜 ＳｉＣ 단결정 기판의 제조 방법
WO2015038309A1 (en) * 2013-09-16 2015-03-19 Applied Materials, Inc. Method of forming strain-relaxed buffer layers
CN108122975A (zh) * 2016-11-29 2018-06-05 深圳尚阳通科技有限公司 超结器件
KR20180063715A (ko) * 2016-12-02 2018-06-12 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185215B2 (ja) 1999-05-07 2008-11-26 弘之 松波 ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
US7485512B2 (en) 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same
JP5458509B2 (ja) * 2008-06-04 2014-04-02 日立金属株式会社 炭化珪素半導体基板
US8791504B2 (en) 2011-10-20 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
JP6448419B2 (ja) * 2015-03-09 2019-01-09 昭和電工株式会社 炭化珪素単結晶エピタキシャルウェハの製造方法
KR20180084508A (ko) * 2017-01-17 2018-07-25 엘지이노텍 주식회사 반도체 소자 및 이를 갖는 발광소자 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101287787B1 (ko) * 2007-09-12 2013-07-18 쇼와 덴코 가부시키가이샤 에피택셜 ＳｉＣ 단결정 기판 및 에피택셜 ＳｉＣ 단결정 기판의 제조 방법
US20120241766A1 (en) * 2010-01-08 2012-09-27 Mitsubishi Electric Corporation Epitaxial wafer and semiconductor element
WO2015038309A1 (en) * 2013-09-16 2015-03-19 Applied Materials, Inc. Method of forming strain-relaxed buffer layers
CN108122975A (zh) * 2016-11-29 2018-06-05 深圳尚阳通科技有限公司 超结器件
KR20180063715A (ko) * 2016-12-02 2018-06-12 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법

Also Published As

Publication number Publication date
KR20200019502A (ko) 2020-02-24
KR102610826B1 (ko) 2023-12-07

Similar Documents

Publication Publication Date Title
KR101419279B1 (ko) 캐리어 수명이 개선된 기판을 제조하는 방법
CN1282386A (zh) 生长非常均匀的碳化硅外延层
WO2013062380A1 (en) Wafer and method of fabricating the same
WO2013032268A1 (ko) 전자 소자 및 그 제조 방법
WO2011096684A2 (en) Method for manufacturing galium naitride wafer
WO2014069859A1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
WO2013089463A1 (en) Method for deposition of silicon carbide and silicon carbide epitaxial wafer
WO2013180433A1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
JP6648627B2 (ja) 炭化珪素エピタキシャルウエハの製造方法、炭化珪素半導体装置の製造方法及び炭化珪素エピタキシャルウエハの製造装置
WO2020036340A1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102098297B1 (ko) 에피택셜 웨이퍼
WO2013062317A1 (en) Apparatus and method for fabricating epi wafer and epi wafer
WO2020101281A1 (ko) 탄화규소 에피 웨이퍼
EP0154373A1 (en) Methods for producing single crystals in insulators
KR20150107104A (ko) 탄화 규소 에피택셜층의 성장 방법 및 전력 소자
KR102565964B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
US20140353684A1 (en) Silicon carbide epitaxial wafer and method for fabricating the same
WO2012102539A2 (en) Semiconductor device and method for growing semiconductor crystal
KR102474331B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
WO2009128646A2 (en) Semiconductor substrate and method for manufacturing the same
WO2016021886A1 (ko) 탄화규소 에피 웨이퍼 및 그 제조 방법
WO2013180485A1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR102339608B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
WO2023033428A1 (ko) 반도체 기판 및 반도체 박막 증착 장치
JP3214109B2 (ja) 酸化シリコン膜の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19850514

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 08/07/2021)

122 Ep: pct application non-entry in european phase

Ref document number: 19850514

Country of ref document: EP

Kind code of ref document: A1