WO2020032014A1 - 表示装置および配線基板 - Google Patents

表示装置および配線基板 Download PDF

Info

Publication number
WO2020032014A1
WO2020032014A1 PCT/JP2019/030873 JP2019030873W WO2020032014A1 WO 2020032014 A1 WO2020032014 A1 WO 2020032014A1 JP 2019030873 W JP2019030873 W JP 2019030873W WO 2020032014 A1 WO2020032014 A1 WO 2020032014A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
circuit board
wirings
shield wiring
shield
Prior art date
Application number
PCT/JP2019/030873
Other languages
English (en)
French (fr)
Inventor
正之 鶴田
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2020032014A1 publication Critical patent/WO2020032014A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields

Definitions

  • the present invention relates to a display device and a wiring board.
  • Some display devices use a flexible circuit board for connection to a host device.
  • a technique of providing a shield layer has been proposed (for example, JP-A-2009-130198, JP-A-2010-154492).
  • An object of the present invention is to provide a technique capable of reducing the generation of noise from a flexible circuit board.
  • the display device includes a display panel and a first flexible circuit board connected to the display panel.
  • the first flexible circuit board includes a plurality of first wirings to which a differential signal is input, a plurality of second wirings to which a data signal is input, a first ground potential wiring, a second ground potential wiring, A first shield wiring connected to the first ground potential wiring and a second shield wiring connected to the second ground potential wiring are included.
  • the plurality of first wirings are covered with the first shield wiring, and the plurality of second wirings are covered with the second shield wiring.
  • the display device further includes a display panel and a first flexible circuit board connected to the display panel.
  • the first flexible circuit board includes: a plurality of first wirings to which an AC signal is input; a plurality of second wirings to which a data signal is input; a first reference potential wiring; a second reference potential wiring; A first shield wiring connected to the one reference potential wiring; and a second shield wiring connected to the second reference potential wiring.
  • the plurality of first wirings are covered with the first shield wiring, and the plurality of second wirings are covered with the second shield wiring.
  • the wiring board includes a plurality of first wirings to which an AC signal is input, a plurality of second wirings to which a data signal is input, a first reference potential wiring to which a first reference potential is supplied, and a second reference potential wiring.
  • the plurality of first wirings are covered with the first shield wiring, and the plurality of second wirings are covered with the second shield wiring.
  • FIG. 2 is a diagram illustrating a basic configuration of a pixel PX and an equivalent circuit of a display device.
  • FIG. 4 is a diagram illustrating a configuration example of wiring of a flexible printed circuit board.
  • FIG. 4 is a diagram showing each wiring of a flexible printed circuit board that connects between each output external terminal of the host device and each input external terminal of the printed circuit board.
  • FIG. 3 is a plan view illustrating a configuration of each wiring of a flexible printed circuit board.
  • FIG. 6 is a schematic cross-sectional view of the flexible printed circuit board taken along line AA in FIG. 5.
  • FIG. 6 is a schematic cross-sectional view of the flexible printed circuit board taken along line BB in FIG. 5.
  • FIG. 4 is a schematic cross-sectional view of a flexible printed circuit board according to a comparative example.
  • FIG. 4 is a schematic cross-sectional view of a flexible printed circuit board according to a comparative example.
  • a liquid crystal display device is disclosed as an example of a display device.
  • This liquid crystal display device can be used for various devices such as a smartphone, a tablet terminal, a mobile phone terminal, a personal computer, a television receiver, a vehicle-mounted device, and a game device.
  • inside and outside indicate the relative positional relationship between the two parts based on the display area. That is, “inside” refers to a side relatively closer to the display area with respect to one part, and “outside” refers to a side relatively far from the display area with respect to one part. However, the definitions of “inside” and “outside” here are in a state where the liquid crystal display device is not bent.
  • Display device refers to all display devices that display images using a display panel.
  • Display panel refers to a structure that displays an image using an electro-optic layer.
  • the term display panel may refer to a display cell including an electro-optic layer, or to a structure in which another optical member (eg, a polarizing member, a backlight, a touch panel, or the like) is attached to the display cell.
  • the “electro-optic layer” may include a liquid crystal layer, an electrochromic (EC) layer, an organic EL, a micro LED, and the like as long as there is no technical contradiction. Therefore, in the embodiments described below, a liquid crystal panel including a liquid crystal layer will be described as an example of a display panel, but application to a display panel including another electro-optical layer described above is not excluded.
  • FIG. 1 is a plan view showing the appearance of the display device DSP of the present embodiment.
  • the display device DSP includes a display panel PNL, a flexible printed circuit board (second flexible circuit board) FPC2, a display drive IC chip DDIC, a printed circuit board PCB, and a flexible printed circuit board (first flexible circuit board) FPC1. , Is provided.
  • the host device HOST is connected to the flexible printed circuit board FPC1.
  • the display panel PNL, the flexible printed circuit board FPC2, the printed circuit board PCB, and the flexible printed circuit board FPC1 are connected in this order.
  • the display panel PNL includes a first substrate (also referred to as an array substrate) SUB1, a second substrate (also referred to as a counter substrate) SUB2, a liquid crystal layer LC described later, and a sealant SE.
  • the display panel PNL includes a display section (display area) DA for displaying an image, and a frame-shaped non-display section (non-display area, peripheral area) NDA surrounding the display section DA.
  • the display section DA includes a plurality of pixels PX arranged in a matrix in the first direction X and the second direction Y.
  • the second substrate SUB2 faces the first substrate SUB1.
  • the first substrate SUB1 has a mounting portion MA extending in the second direction Y from the second substrate SUB2.
  • the sealing material SE is located in the non-display portion NDA, and bonds the first substrate SUB1 and the second substrate SUB2 and seals the liquid crystal layer LC.
  • a backlight device may be provided below the first substrate SUB1.
  • the display driving IC chip DDIC is mounted on the flexible printed circuit board FPC2.
  • the display driving IC chip DDIC may be mounted on the mounting unit MA.
  • the display driving IC chip DDIC outputs a signal necessary for image display to the display panel PNL in a display mode for displaying an image.
  • a power supply IC chip PSIC and a timing controller IC chip TCON are mounted on the printed circuit board PCB.
  • One end of the flexible printed circuit board FPC1 is connected to the printed circuit board PCB.
  • the other end of the flexible printed circuit board FPC1 is connected to a host device HOST.
  • the power supply IC chip PSIC and the timing controller IC chip TCON are connected to the host device HOST from a power supply potential, a ground potential, an analog signal, a display data signal, and a plurality of differentials via a plurality of wirings provided on the flexible printed circuit board FPC1.
  • a signal, a digital signal, and other reference potentials are supplied.
  • the power supply IC chip PSIC and the timing controller IC chip TCON control the display drive IC chip DDIC based on a power supply potential, a ground potential, an analog signal, a display data signal, a plurality of differential signals supplied from the host device HOST.
  • a signal, a display data signal and a power supply, and a power supply for the display panel PNL are generated.
  • a bent portion BP is provided between one end and the other end of the flexible printed circuit board FPC1.
  • the host device HOST can be arranged below the first substrate SUB1.
  • the display panel PNL of the present embodiment is a transmissive type having a transmissive display function of displaying an image by selectively transmitting light from the back side of the first substrate SUB1, and light from the front side of the second substrate SUB2.
  • a transmissive type having a transmissive display function of displaying an image by selectively transmitting light from the back side of the first substrate SUB1, and light from the front side of the second substrate SUB2.
  • the display panel PNL includes a display mode using a vertical electric field along a normal line of the main surface of the substrate, a display mode using an inclined electric field inclined in an oblique direction with respect to the main surface of the substrate, Any configuration corresponding to a display mode in which an electric field and a gradient electric field are appropriately used in combination may be provided.
  • FIG. 2 is a diagram illustrating a basic configuration of the pixel PX and an equivalent circuit of the display device DSP.
  • the plurality of pixels PX are arranged in a matrix in the first direction X and the second direction Y.
  • the plurality of scanning lines G (G1, G2,...) Are connected to a scanning line driving circuit GD.
  • the plurality of signal lines S (S1, S2,%) are connected to a signal line driving circuit SD.
  • the plurality of common electrodes CE CE1, CE2,...) are connected to a voltage supply unit CD for a common voltage (Vcom), and are arranged over a plurality of pixels PX.
  • One pixel PX is connected to one scanning line, one signal line, and one common electrode CE.
  • the scanning lines G and the signal lines S do not necessarily have to extend linearly, and some of them may be bent. For example, it is assumed that the signal line S extends in the second direction Y even if a part thereof is bent.
  • Each pixel PX includes a switching element SW, a pixel electrode PE, a common electrode CE, a liquid crystal layer LC, and the like.
  • the switching element SW is composed of, for example, a thin film transistor (TFT), and is electrically connected to the scanning line G and the signal line S.
  • the scanning line G is connected to the switching element SW in each of the pixels PX arranged in the first direction X.
  • the signal line S is connected to the switching element SW in each of the pixels PX arranged in the second direction Y.
  • the pixel electrode PE is electrically connected to the switching element SW.
  • Each of the pixel electrodes PE faces the common electrode CE, and drives the liquid crystal layer LC by an electric field generated between the pixel electrode PE and the common electrode CE.
  • the storage capacitor CS is formed, for example, between an electrode having the same potential as the common electrode CE and between an electrode having the same potential as the pixel electrode PE.
  • FIG. 3 is a diagram illustrating a configuration example of the wiring of the flexible printed circuit board FPC1.
  • FIG. 4 is a diagram showing each wiring of the flexible printed circuit board FPC1 which connects between each output external terminal of the host device HOST and each input external terminal of the printed circuit board PCB.
  • FIG. 3 shows each wiring of the flexible printed circuit board FPC1 that connects between each external terminal for output of the host device HOST and the printed circuit board PCB.
  • the flexible printed circuit board (wiring board) FPC1 includes a plurality of first wirings L1 to which a plurality of differential signals are input from the host device HOST, and a data signal, an analog signal, or a power supply from the host device HOST. And a plurality of second wirings L2 to which a potential is input.
  • the flexible printed circuit board FPC1 includes a plurality of first ground potential wirings (first reference potential wirings) LG1 to which a ground potential (first reference potential) is input from the host device HOST, and a ground potential (first ground potential wiring) from the host device HOST. And a plurality of second ground potential wirings (second reference potential wirings) LG2 to which a second reference potential is input.
  • the flexible printed circuit board FPC1 further includes a first shield wiring SHI1 connected to the plurality of first ground potential wirings LG1, and a second shield wiring SHI2 connected to the plurality of second ground potential wirings LG2.
  • the first shield wiring SHI1 is provided along the direction of the plurality of first wirings L1 so as to cover the plurality of first wirings L1.
  • the second shield wiring SHI2 is provided so as to cover the plurality of second wirings L2 and the first shield wiring SHI1. Therefore, the second shield wiring SHI2 overlaps with the first shield wiring SHI1.
  • the second ground potential wiring LG2 and the plurality of second wirings L2 are provided outside the first ground potential wiring LG1 and the plurality of first wirings L1 in plan view.
  • the second shield wiring SHI2 is not provided at the bent portion BP of the flexible printed circuit board FPC1. That is, the second shield wiring SHI2 has an opening at the bent portion BP of the flexible printed circuit board FPC1.
  • the host device HOST has a plurality of first external terminals ((S1P, S1N), (S2P, S2N), (S3P, S3N), (S4P, S4N)) for outputting a plurality of differential signals.
  • the plurality of first external terminals ((S1P, S1N), (S2P, S2N), (S3P, S3N), (S4P, S4N)) are respectively connected to the plurality of first wirings L1.
  • the host device HOST also has a plurality of second external terminals A1-A12 for outputting a data signal, an analog signal, or a power supply potential.
  • the plurality of second external terminals A1-A12 are respectively connected to the plurality of second lines L2.
  • the host device HOST includes a plurality of first ground potential external terminals GND2 that output a ground potential, and a plurality of second ground potential external terminals GND1 that output a ground potential.
  • the plurality of first ground potential external terminals GND2 are connected to the plurality of first ground potential wires LG1, respectively.
  • the plurality of second ground potential external terminals GND1 are connected to the plurality of second ground potential wirings LG2, respectively.
  • the timing controller IC chip TCON mounted on the printed circuit board PCB has a plurality of differential input circuits IN1 to IN4.
  • Each of the differential input circuits IN1 to IN4 includes a differential circuit and a terminating resistor.
  • the differential input circuit IN1 is connected to a pair of first differential output terminals S1P and S1N of the host device HOST, and the differential input circuit IN2 is connected to a pair of second differential output terminals S2P and S2N of the host device HOST. Connected to.
  • the differential input circuit IN3 is connected to a pair of third differential output terminals S3P and S3N of the host device HOST, and the differential input circuit IN4 is connected to a pair of fourth differential output terminals S4P of the host device HOST. Connected to S4N.
  • each external terminal for output of the host device HOST and each external terminal for input of the printed circuit board PCB connected to each external terminal for output of the host device HOST have the same reference symbols. Is shown.
  • the plurality of first external terminals ((S1P, S1N), (S2P, S2N), (S3P, S3N), (S4P, S4N)) of the host device HOST are connected to the first external terminals for input of the printed circuit board PCB. Terminals ((S1P, S1N), (S2P, S2N), (S3P, S3N), (S4P, S4N)).
  • the plurality of second external terminals A1-A12 of the host device HOST are connected to the input second external terminals A1-A12 of the printed circuit board PCB, respectively.
  • the plurality of first ground potential external terminals GND2 of the host device HOST are respectively connected to the plurality of input first ground potential external terminals GND2 of the printed circuit board PCB, and the plurality of second ground potential external terminals GND1 of the host device HOST.
  • the other configuration is the same as that of FIG. 3 and the description thereof is omitted.
  • FIG. 5 is a plan view illustrating the configuration of each wiring of the flexible printed circuit board FPC1.
  • FIG. 6 is a schematic cross-sectional view of the flexible printed circuit board FPC1 along the line AA in FIG.
  • FIG. 7 is a schematic cross-sectional view of the flexible printed circuit board FPC1 along the line BB in FIG.
  • the wirings L1, L2, LG1, and LG2 described with reference to FIGS. 3 and 4 are reference field symbols indicating input external terminals of the printed circuit board PCB. It is described on the side (or above).
  • the number of wirings L ⁇ b> 2 is drawn small in order to simplify the drawings.
  • the second shield wiring SHI2 is provided on both sides of the bent portion BP of the flexible printed circuit board FPC1. That is, the flexible printed circuit board FPC1 has an opening at the bent portion BP.
  • the first shield wiring SHI1 is disposed below the second shield wiring SHI2, is provided in substantially the entire area along the wiring direction of the flexible printed circuit board FPC1, and covers the plurality of first wirings L1. Therefore, the second shield wiring SHI2 overlaps with the first shield wiring SHI1 in plan view.
  • the plurality of first wirings L1 are provided between the plurality of first ground potential wirings LG1, as shown in FIGS. Further, the second ground potential wiring LG2 and the plurality of second wirings L2 are provided outside the plurality of first ground potential wirings LG1 and the plurality of first wirings L1 in plan view.
  • wirings L1, L2, LG1, and LG2 are provided on the lower surface of the substrate 60 of the flexible printed circuit board FPC1.
  • the first shield wiring SHI1 is provided above the surface of the substrate 60 located above the plurality of first wirings L1 so as to cover the plurality of first wirings L1. Is provided.
  • the plurality of first lines L1 are arranged between the plurality of first ground potential lines LG1.
  • the upper surface and side surfaces of the first shield wiring SHI1 are covered with a first protective film PR1 such as an insulating layer, and a second protective film PR2 such as an insulating layer is provided on the upper surface of the first protective film PR1.
  • the wirings L1, L2, LG1, LG2 provided on the lower surface of the substrate 60 of the flexible printed circuit board FPC1 are covered by a third protective film PR3 such as an insulating layer.
  • the first shield wiring SHI1 is connected to a plurality of first ground potential wirings LG1.
  • the second shield wiring SHI2 includes shield wiring parts SHI20, SHI21, SHI22.
  • the shield wiring sections SHI21 and SHI22 are connected to a plurality of second ground potential wirings LG2 different from the first ground potential wiring LG1 on both sides of the substrate 60.
  • the upper side of the plurality of second wirings L2 is covered by the second shield wirings SHI21 and SHI22.
  • the shield wiring part SHI20 is connected to the shield wiring parts SHI21 and SHI22 via the through holes TH1 provided in the first protective film PR1, and as a result, the second shield wiring SHI2 is located above the first shield wiring SHI1.
  • first shield wiring SHI1 Is provided so as to cover the first shield wiring SHI1.
  • first protective film PR1 such as an insulating layer.
  • the first shield wiring SHI1 and the second shield wiring SHI2 may be connected via a through hole TH1 provided in the first protective film.
  • the upper surface and the side surface of the second shield wiring SHI2 are covered with a second protective film PR2, and the respective wirings L1, L2 provided on the lower surface of the substrate 60 of the flexible printed circuit board FPC1.
  • LG1, and LG2 are covered with a third protective film PR3.
  • FIGS. 8 and 9 are schematic cross-sectional views of a flexible printed circuit board FPC1 according to a comparative example.
  • FIG. 8 is a sectional view of a bent portion of the flexible printed circuit board FPC1 corresponding to FIG. 6, and
  • FIG. 9 is a sectional view of the flexible printed circuit board FPC1 corresponding to FIG.
  • each wiring provided on the lower side of the board 60 of the flexible printed circuit board FPC1 is the same as that in FIGS. 6 and 7.
  • the first shield wiring SHI1 as shown in FIG. 6 is not provided in the bent portion of the flexible printed circuit board FPC1. Further, as shown in FIG. 9, in the comparative example, the first shield wiring SHI1 and the second shield wiring SHI2 as shown in FIG. 7 are not provided, and the plurality of first ground potential wirings LG1 and the plurality of Only a shield wiring SHIA commonly connected to the second ground potential wiring LG2 is provided.
  • the signal components of the plurality of first wirings L1 to which the differential signals are input are transmitted to the shield wiring SHIA, and EMI noise may occur.
  • the noise may be transmitted to the signals input to the plurality of second lines L2, causing the display device to malfunction.
  • FIG. 5, FIG. 6, and FIG. Is covered by a first shield wiring SHI1 connected to the plurality of first ground potential wirings LG1.
  • the upper side of the plurality of second wirings L2 is covered by a second shield wiring SHI2 connected to a plurality of second ground potential wirings LG2 different from the plurality of first ground potential wirings LG1.
  • the second shield wiring SHI2 is provided so as to overlap the first shield wiring SHI1.
  • the plurality of second lines L2 covered by the second shield line SHI2 does not affect the noise. Not much. Therefore, malfunction of the display device can be prevented.
  • the second shield wiring SHI2 has an opening at the position of the bent part BP. Therefore, bending at the position of the bent portion BP of the flexible printed circuit board FPC1 is easy. Further, the bending of the flexible printed circuit board FPC1 does not cause disconnection of the second shield wiring SHI2. Therefore, even if the flexible printed circuit board FPC1 is bent at the position of the bent portion BP, the shield effect of the second shield wiring SHI2 can be maintained.
  • the signals input to the plurality of first lines L1 are not limited to differential signals, but may be other digital signals or AC signals.
  • the first shield wiring SHI and the second shield wiring SHI2 may be connected to a reference voltage and a power supply voltage other than the ground potential.
  • a first reference potential may be supplied to the first shield wiring SHI
  • a second reference potential equal to or different from the first reference potential may be supplied to the second shield wiring SHI2.
  • ⁇ ⁇ Various inventions can be formed by appropriately combining a plurality of components disclosed in the above embodiments. For example, some components may be deleted from all the components shown in the embodiment. Further, components of different embodiments may be appropriately combined.
  • DSP Display device PNL: Display panel FPC1, FPC2: Flexible printed circuit board PCB: Printed circuit board DDIC: Display drive IC chip PSIC: Power supply IC chip TCON: Timing controller IC chip HOST: Host device BP: Bending portion SHI1: First Shield wiring SHI2: Second shield wiring LG1: First ground potential wiring LG2: Second ground potential wiring L1: First wiring L2: Second wiring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本発明の目的は、フレキシブル回路基板からのノイズの発生を低減させることが可能な技術を提供することにある。表示装置は、表示パネルと、前記表示パネルに接続された第1フレキシブル回路基板と、を含む。前記第1フレキシブル回路基板は、差動信号が入力される複数の第１配線と、データ信号が入力される複数の第２配線と、第１接地電位配線と、第２接地電位配線と、前記第１接地電位配線に接続された第１シールド配線と、前記第２接地電位配線に接続された第２シールド配線と、を含む。前記複数の第１配線は、前記第１シールド配線で覆われ、前記複数の第２配線は、前記第２シールド配線で覆われる。

Description

表示装置および配線基板
　本発明は表示装置および配線基板に関する。
　表示装置は、ホスト装置との接続にフレキシブル回路基板を用いるものがある。フレキシブル回路基板におけるノイズ対策として、シールド層を設ける技術が提案されている（たとえば、特開２００９－１３０１９８号公報、特開２０１０－１５４４９２号公報）。
特開２００９－１３０１９８号公報 特開２０１０－１５４４９２号公報
　本発明の目的は、フレキシブル回路基板からのノイズの発生を低減させることが可能な技術を提供することにある。
　その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
　本発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
　すなわち、表示装置は、表示パネルと、前記表示パネルに接続された第1フレキシブル回路基板と、を含む。前記第1フレキシブル回路基板は、差動信号が入力される複数の第１配線と、データ信号が入力される複数の第２配線と、第１接地電位配線と、第２接地電位配線と、前記第１接地電位配線に接続された第１シールド配線と、前記第２接地電位配線に接続された第２シールド配線と、を含む。前記複数の第１配線は、前記第１シールド配線で覆われ、前記複数の第２配線は、前記第２シールド配線で覆われる。
　また、表示装置は、表示パネルと、前記表示パネルに接続された第1フレキシブル回路基板と、を含む。前記第1フレキシブル回路基板は、交流信号が入力される複数の第１配線と、データ信号が入力される複数の第２配線と、第１基準電位配線と、第２基準電位配線と、前記第１基準電位配線に接続された第１シールド配線と、前記第２基準電位配線に接続された第２シールド配線と、を含む。前記複数の第１配線は、前記第１シールド配線で覆われ、前記複数の第２配線は、前記第２シールド配線で覆われる。
　また、配線基板は、交流信号が入力される複数の第１配線と、データ信号が入力される複数の第２配線と、第１の基準電位が供給される第１基準電位配線と、第２の基準電位が供給される第２基準電位配線と、前記第１基準電位配線に接続された第１シールド配線と、前記第２基準電位配線に接続された第２シールド配線と、を含む。前記複数の第１配線は、前記第１シールド配線で覆われ、前記複数の第２配線は、前記第２シールド配線で覆われる。
本実施形態の表示装置の外観を示す平面図である。 画素ＰＸの基本構成及び表示装置の等価回路を示す図である。 フレキシブルプリント回路基板の配線の構成例を示す図である。 ホスト装置の出力用の各外部端子とプリント回路基板の入力用の各外部端子との間を接続するフレキシブルプリント回路基板の各配線を示す図である。 フレキシブルプリント回路基板の各配線の構成を説明する平面図である。 図５のＡ－Ａ線に沿うフレキシブルプリント回路基板の模式的な断面図である。 図５のＢ－Ｂ線に沿うフレキシブルプリント回路基板の模式的な断面図である。 比較例に係るフレキシブルプリント回路基板の模式的な断面図である。 比較例に係るフレキシブルプリント回路基板の模式的な断面図である。
　以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
　なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
　本実施形態においては、表示装置の一例として、液晶表示装置を開示する。この液晶表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に用いることができる。
　なお、本明細書及び請求の範囲において、図面を説明する際の「上」、「下」などの表現は、着目する構造体と他の構造体との相対的な位置関係を表現している。具体的には、側面から見た場合において、第１基板（アレイ基板）から第２基板（対向基板）に向かう方向を「上」と定義し、その逆の方向を「下」と定義する。
　また、「内側」及び「外側」とは、２つの部位における、表示領域を基準とした相対的な位置関係を示す。すなわち、「内側」とは、一方の部位に対し相対的に表示領域に近い側を指し、「外側」とは、一方の部位に対し相対的に表示領域から遠い側を指す。ただし、ここで言う「内側」及び「外側」の定義は、液晶表示装置を折り曲げていない状態におけるものとする。
　「表示装置」とは、表示パネルを用いて映像を表示する表示装置全般を指す。「表示パネル」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示パネルという用語は、電気光学層を含む表示セルを指す場合もあるし、表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。ここで、「電気光学層」には、技術的な矛盾を生じない限り、液晶層、エレクトロクロミック（ＥＣ）層、有機ＥＬ、マイクロＬＥＤなどが含まれ得る。したがって、後述する実施形態について、表示パネルとして、液晶層を含む液晶パネルを例示して説明するが、上述した他の電気光学層を含む表示パネルへの適用を排除するものではない。
　（表示装置の全体構成例）
　図１は、本実施形態の表示装置ＤＳＰの外観を示す平面図である。表示装置ＤＳＰは、表示パネルＰＮＬと、フレキシブルプリント回路基板（第２フレキシブル回路基板）ＦＰＣ２と、表示駆動ＩＣチップＤＤＩＣと、プリント回路基板ＰＣＢと、フレキシブルプリント回路基板（第１フレキシブル回路基板）ＦＰＣ１と、を備えている。フレキシブルプリント回路基板ＦＰＣ１には、ホスト装置ＨＯＳＴが接続される。表示パネルＰＮＬ、フレキシブルプリント回路基板ＦＰＣ２、プリント回路基板ＰＣＢおよびフレキシブルプリント回路基板ＦＰＣ１は、この順序で接続されている。
　表示パネルＰＮＬは、第１基板（アレイ基板ともいう）ＳＵＢ１と、第２基板（対向基板ともいう）ＳＵＢ２と、後述する液晶層ＬＣと、シール材ＳＥと、を備えている。
　表示パネルＰＮＬは、画像を表示する表示部（表示領域）ＤＡと、表示部ＤＡを囲む額縁状の非表示部（非表示領域、周辺領域）ＮＤＡと、を備えている。表示部ＤＡは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置された複数の画素ＰＸを備えている。
　第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。第１基板ＳＵＢ１は、第２基板ＳＵＢ２よりも第２方向Ｙに延出した実装部ＭＡを有している。シール材ＳＥは、非表示部ＮＤＡに位置し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着するとともに、液晶層ＬＣを封止している。第１基板ＳＵＢ１の下側には、バックライト装置が設けられてもよい。
　フレキシブルプリント回路基板ＦＰＣ２の一端は実装部ＭＡに接続され、フレキシブルプリント回路基板ＦＰＣ２の他端はプリント回路基板ＰＣＢに接続されている。表示駆動ＩＣチップＤＤＩＣは、フレキシブルプリント回路基板ＦＰＣ２に実装されている。表示駆動ＩＣチップＤＤＩＣは、実装部ＭＡに実装されてもよい。表示駆動ＩＣチップＤＤＩＣは、画像を表示する表示モードにおいて画像表示に必要な信号を表示パネルＰＮＬへ出力する。
　プリント回路基板ＰＣＢには、たとえば、電源用ＩＣチップＰＳＩＣやタイミングコントローラＩＣチップＴＣＯＮが実装される。
　フレキシブルプリント回路基板ＦＰＣ１の一端は、プリント回路基板ＰＣＢに接続されている。フレキシブルプリント回路基板ＦＰＣ１の他端は、ホスト装置ＨＯＳＴが接続される。電源用ＩＣチップＰＳＩＣやタイミングコントローラＩＣチップＴＣＯＮは、フレキシブルプリント回路基板ＦＰＣ１に設けられた複数の配線を介して、ホスト装置ＨＯＳＴから電源電位、接地電位、アナログ信号、表示データ信号、複数の差動信号、デジタル信号、その他基準電位などを供給される。電源用ＩＣチップＰＳＩＣやタイミングコントローラＩＣチップＴＣＯＮは、ホスト装置ＨＯＳＴから供給された電源電位、接地電位、アナログ信号、表示データ信号、複数の差動信号などに基づいて、表示駆動ＩＣチップＤＤＩＣに対する制御信号、表示データ信号および電源、および、表示パネルＰＮＬの電源などを生成する。
　フレキシブルプリント回路基板ＦＰＣ１の一端と他端の間には、折り曲げ部ＢＰが設けられる。フレキシブルプリント回路基板ＦＰＣ１を折り曲げ部ＢＰで折り曲げることで、ホスト装置ＨＯＳＴを第１基板ＳＵＢ１の下側に配置することができる。
　本実施形態の表示パネルＰＮＬは、第１基板ＳＵＢ１の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。
　表示パネルＰＮＬは、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を備えていてもよい。
　（表示装置の回路構成例）
　図２は、画素ＰＸの基本構成及び表示装置ＤＳＰの等価回路を示す図である。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。複数本の走査線Ｇ（Ｇ１、Ｇ２・・・）は、走査線駆動回路ＧＤに接続されている。複数本の信号線Ｓ（Ｓ１、Ｓ２・・・）は、信号線駆動回路ＳＤに接続されている。複数本の共通電極ＣＥ（ＣＥ１、ＣＥ２・・・）は、コモン電圧（Ｖｃｏｍ）の電圧供給部ＣＤに接続され、複数の画素ＰＸに亘って配置されている。１つの画素ＰＸは、１本の走査線と、１本の信号線と、１本の共通電極ＣＥと、に接続されている。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。例えば、信号線Ｓは、その一部が屈曲していたとしても、第２方向Ｙに延出しているものとする。
　各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。
　（フレキシブルプリント回路基板ＦＰＣ１の構成例）
　図３は、フレキシブルプリント回路基板ＦＰＣ１の配線の構成例を示す図である。図４は、ホスト装置ＨＯＳＴの出力用の各外部端子とプリント回路基板ＰＣＢの入力用の各外部端子との間を接続するフレキシブルプリント回路基板ＦＰＣ１の各配線を示す図である。
　図３には、ホスト装置ＨＯＳＴの出力用の各外部端子とプリント回路基板ＰＣＢとの間を接続するフレキシブルプリント回路基板ＦＰＣ１の各配線が示されている。図３に示すように、フレキシブルプリント回路基板（配線基板）ＦＰＣ１は、ホスト装置ＨＯＳＴから複数の差動信号が入力される複数の第１配線Ｌ１と、ホスト装置ＨＯＳＴからデータ信号、アナログ信号または電源電位が入力される複数の第２配線Ｌ２と、を有する。フレキシブルプリント回路基板ＦＰＣ１は、また、ホスト装置ＨＯＳＴから接地電位（第１の基準電位）が入力される複数の第１接地電位配線（第１基準電位配線）ＬＧ１と、ホスト装置ＨＯＳＴから接地電位（第２の基準電位）が入力される複数の第２接地電位配線（第２基準電位配線）ＬＧ２と、を有する。
　フレキシブルプリント回路基板ＦＰＣ１は、また、複数の第１接地電位配線ＬＧ１に接続された第１シールド配線ＳＨＩ１と、複数の第２接地電位配線ＬＧ２に接続された第２シールド配線ＳＨＩ２と、を含む。第１シールド配線ＳＨＩ１は、複数の第１配線Ｌ１を覆う様に、複数の第１配線Ｌ１の配線の方向に沿って設けられる。第２シールド配線ＳＨＩ２は、複数の第２配線Ｌ２および第１シールド配線ＳＨＩ１を覆う様に設けられる。したがって、第２シールド配線ＳＨＩ２は、第１シールド配線ＳＨＩ１とオーバーラップしている。また、第２接地電位配線ＬＧ２および複数の第２配線Ｌ２は、平面視において、第１接地電位配線ＬＧ１および複数の第１配線Ｌ１の外側に設けられている。
　ただし、図５において説明されるように、第２シールド配線ＳＨＩ２は、フレキシブルプリント回路基板ＦＰＣ１の折り曲げ部ＢＰには設けられない。つまり、第２シールド配線ＳＨＩ２は、フレキシブルプリント回路基板ＦＰＣ１の折り曲げ部ＢＰにおいて、開口部を有する。
　ホスト装置ＨＯＳＴは、複数の差動信号を出力する複数の第１外部端子（（Ｓ１Ｐ、Ｓ１Ｎ）、（Ｓ２Ｐ、Ｓ２Ｎ）、（Ｓ３Ｐ、Ｓ３Ｎ）、（Ｓ４Ｐ、Ｓ４Ｎ））を有する。複数の第１外部端子（（Ｓ１Ｐ、Ｓ１Ｎ）、（Ｓ２Ｐ、Ｓ２Ｎ）、（Ｓ３Ｐ、Ｓ３Ｎ）、（Ｓ４Ｐ、Ｓ４Ｎ））は、複数の第１配線Ｌ１にそれぞれ接続される。ホスト装置ＨＯＳＴは、また、データ信号、アナログ信号または電源電位を出力する複数の第２外部端子Ａ１－Ａ１２を有する。複数の第２外部端子Ａ１－Ａ１２は、複数の第２配線Ｌ２にそれぞれ接続される。ホスト装置ＨＯＳＴは、接地電位を出力する複数の第１接地電位外部端子ＧＮＤ２と、接地電位を出力する複数の第２接地電位外部端子ＧＮＤ１と、を有する。複数の第１接地電位外部端子ＧＮＤ２は、複数の第１接地電位配線ＬＧ１にそれぞれ接続される。複数の第２接地電位外部端子ＧＮＤ１は、複数の第２接地電位配線ＬＧ２にそれぞれ接続される。
　図３に例示的に示されるように、プリント回路基板ＰＣＢに実装されたタイミングコントローラＩＣチップＴＣＯＮは、複数の差動入力回路ＩＮ１－ＩＮ４を有している。各差動入力回路ＩＮ１－ＩＮ４は、差動回路と終端抵抗とを含む。たとえば、差動入力回路ＩＮ１は、ホスト装置ＨＯＳＴの一対の第１差動出力端子Ｓ１Ｐ、Ｓ１Ｎに接続され、差動入力回路ＩＮ２は、ホスト装置ＨＯＳＴの一対の第２差動出力端子Ｓ２Ｐ、Ｓ２Ｎに接続される。同様に、差動入力回路ＩＮ３は、ホスト装置ＨＯＳＴの一対の第３差動出力端子Ｓ３Ｐ、Ｓ３Ｎに接続され、差動入力回路ＩＮ４は、ホスト装置ＨＯＳＴの一対の第４差動出力端子Ｓ４Ｐ、Ｓ４Ｎに接続される。
　図４に示すように、ホスト装置ＨＯＳＴの出力用の各外部端子と、ホスト装置ＨＯＳＴの出力用の各外部端子に接続されるプリント回路基板ＰＣＢの入力用の各外部端子とは同じ参照記号で示している。たとえば、ホスト装置ＨＯＳＴの複数の第１外部端子（（Ｓ１Ｐ、Ｓ１Ｎ）、（Ｓ２Ｐ、Ｓ２Ｎ）、（Ｓ３Ｐ、Ｓ３Ｎ）、（Ｓ４Ｐ、Ｓ４Ｎ））は、プリント回路基板ＰＣＢの入力用の第１外部端子（（Ｓ１Ｐ、Ｓ１Ｎ）、（Ｓ２Ｐ、Ｓ２Ｎ）、（Ｓ３Ｐ、Ｓ３Ｎ）、（Ｓ４Ｐ、Ｓ４Ｎ））にそれぞれ接続される。ホスト装置ＨＯＳＴの複数の第２外部端子Ａ１－Ａ１２は、プリント回路基板ＰＣＢの入力用の第２外部端子Ａ１－Ａ１２にそれぞれ接続される。ホスト装置ＨＯＳＴの複数の第１接地電位外部端子ＧＮＤ２は、プリント回路基板ＰＣＢの入力用の複数の第１接地電位外部端子ＧＮＤ２にそれぞれ接続され、ホスト装置ＨＯＳＴの複数の第２接地電位外部端子ＧＮＤ１は、プリント回路基板ＰＣＢの入力用の複数の第２接地電位外部端子ＧＮＤ１にそれぞれ接続される。他の構成は、図３と同じであり、その説明は省略する。
　図５は、フレキシブルプリント回路基板ＦＰＣ１の各配線の構成を説明する平面図である。図６は、図５のＡ－Ａ線に沿うフレキシブルプリント回路基板ＦＰＣ１の模式的な断面図である。図７は、図５のＢ－Ｂ線に沿うフレキシブルプリント回路基板ＦＰＣ１の模式的な断面図である。なお、図５において、図面の簡素化のため、図３および図４で説明された各配線Ｌ１、Ｌ２、ＬＧ１、ＬＧ２は、プリント回路基板ＰＣＢの入力用の各外部端子を示す参照場記号の横側(または、上側)に記載している。また、図６および図７の左側において、配線Ｌ２の数は、図面の簡素化のため、少なく描かれている。
　図５において、第２シールド配線ＳＨＩ２は、フレキシブルプリント回路基板ＦＰＣ１の折り曲げ部ＢＰを挟んで、両側に設けられている。つまり、フレキシブルプリント回路基板ＦＰＣ１は、折り曲げ部ＢＰの部分において、開口部を有する。
　第１シールド配線ＳＨＩ１は、第２シールド配線ＳＨＩ２の下層に配置されており、フレキシブルプリント回路基板ＦＰＣ１の配線の方向に沿ってほぼ全域に設けられ、複数の第１配線Ｌ１を覆っている。したがって、第２シールド配線ＳＨＩ２は、平面視において、第１シールド配線ＳＨＩ１とオーバーラップしている。
　複数の第１配線Ｌ１は、図３および図４にも示されるように、複数の第１接地電位配線ＬＧ１の間に設けられている。また、第２接地電位配線ＬＧ２および複数の第２配線Ｌ２は、平面視において、複数の第１接地電位配線ＬＧ１および複数の第１配線Ｌ１の外側に設けられている。
　図６および図７に示すように、フレキシブルプリント回路基板ＦＰＣ１の基板６０の下面に、各配線Ｌ１、Ｌ２、ＬＧ１、ＬＧ２が設けられる。
　図６に示すように、折り曲げ部ＢＰにおいて、複数の第１配線Ｌ１の上側に位置する基板６０の表面の上側には、複数の第１配線Ｌ１の上を覆う様に、第１シールド配線ＳＨＩ１が設けられる。複数の第１配線Ｌ１は、複数の第１接地電位配線ＬＧ１の間に配置されている。第１シールド配線ＳＨＩ１の上面および側面は、絶縁層等の第１保護膜ＰＲ１で覆われており、第１保護膜ＰＲ１の上面には、絶縁層等の第２保護膜ＰＲ２が設けられる。また、フレキシブルプリント回路基板ＦＰＣ１の基板６０の下面に設けられた各配線Ｌ１、Ｌ２、ＬＧ１、ＬＧ２は、絶縁層等の第３保護膜ＰＲ３によって覆われている。
　図７に示すように、第１シールド配線ＳＨＩ１は複数の第１接地電位配線ＬＧ１に接続される。第２シールド配線ＳＨＩ２は、シールド配線部ＳＨＩ２０、ＳＨＩ２１、ＳＨＩ２２を含む。シールド配線部ＳＨＩ２１、ＳＨＩ２２は、基板６０の両側において、第１接地電位配線ＬＧ１と異なる複数の第２接地電位配線ＬＧ２に接続される。複数の第２配線Ｌ２の上側は、第２シールド配線ＳＨＩ２１、ＳＨＩ２２によって覆われる。シールド配線部ＳＨＩ２０は、第１保護膜ＰＲ１に設けたスルーホールＴＨ１を介してシールド配線部ＳＨＩ２１、ＳＨＩ２２に接続されており、結果的に、第２シールド配線ＳＨＩ２は、第１シールド配線ＳＨＩ１の上側に、第１シールド配線ＳＨＩ１を覆う様に設けられる。また、図７に示すように第１シールド配線ＳＨＩ１の少なくとも上面および側面は絶縁層等の第１保護膜ＰＲ１で覆われている。なお、第１保護膜に設けられたスルーホールＴＨ１を介して第１シールド配線ＳＨＩ１と第２シールド配線ＳＨＩ２を接続してもよい。
また、図７に示すように、第２シールド配線ＳＨＩ２の上面および側面は、第２保護膜ＰＲ２で覆われており、フレキシブルプリント回路基板ＦＰＣ１の基板６０の下面に設けられた各配線Ｌ１、Ｌ２、ＬＧ１、ＬＧ２は、第３保護膜ＰＲ３によって覆われている。
　図８および図９は、比較例に係るフレキシブルプリント回路基板ＦＰＣ１の模式的な断面図である。図８は、図６に対応するフレキシブルプリント回路基板ＦＰＣ１の折り曲げ部の断面図を示しており、図９は、図７に対応するフレキシブルプリント回路基板ＦＰＣ１の断面図である。なお、図８および図９において、フレキシブルプリント回路基板ＦＰＣ１の基板６０の下側に設けられる各配線は、図６および図７と同じである。
　図８に示すように、比較例においては、フレキシブルプリント回路基板ＦＰＣ１の折り曲げ部には、図６で示されるような第１シールド配線ＳＨＩ１が設けられていない。また、図９に示すように、比較例においては、図７で示されるような第１シールド配線ＳＨＩ１および第２シールド配線ＳＨＩ２は設けられておらず、複数の第１接地電位配線ＬＧ１および複数の第２接地電位配線ＬＧ２に共通に接続されるシールド配線ＳＨＩＡが設けられているだけである。
　図８および図９に示されるようなシールド配線の構成では、差動信号が入力される複数の第１配線Ｌ１の信号成分が、シールド配線ＳＨＩＡに伝達されて、ＥＭＩノイズが発生する場合があった。また、そのノイズが複数の第２配線Ｌ２に入力された信号に伝達され、表示装置が誤動作を起こしてしまう場合があった。
　一方、本発明の実施態様においては、図５、図６および図７に示すように、差動信号が入力される複数の第１配線Ｌ１の上側は、フレキシブルプリント回路基板ＦＰＣ１の配線方向の全域において、複数の第１接地電位配線ＬＧ１に接続された第１シールド配線ＳＨＩ１によって覆われている。複数の第２配線Ｌ２の上側は、複数の第１接地電位配線ＬＧ１とは異なる複数の第２接地電位配線ＬＧ２に接続された第２シールド配線ＳＨＩ２によって覆われている。さらに、折り曲げ部ＢＰの位置以外において、第２シールド配線ＳＨＩ２は、第１シールド配線ＳＨＩ１を覆う様にオーバーラップして設けられる。
　これにより、複数の第１配線Ｌ１に入力された差動信号に起因してＥＭＩノイズが発生しても、第２シールド配線ＳＨＩ２によって覆われている複数の第２配線Ｌ２は、ノイズの影響をそれほど受けることが無い。したがって、表示装置の誤動作が防止できる。
　第１シールド配線ＳＨＩは、第２シールド配線ＳＨＩ２によって覆われているので、ＥＭＩノイズの発生を低減できる。
　フレキシブルプリント回路基板ＦＰＣ１の折り曲げ部ＢＰの位置には、第１シールド配線ＳＨＩ１のみが存在し、第２シールド配線ＳＨＩ２は存在していない。つまり、第２シールド配線ＳＨＩ２は、折り曲げ部ＢＰの位置において、開口部を有している。したがって、フレキシブルプリント回路基板ＦＰＣ１の折り曲げ部ＢＰの位置での折り曲げが容易である。また、フレキシブルプリント回路基板ＦＰＣ１の折り曲げによって、第２シールド配線ＳＨＩ２に断線が発生しない。したがって、フレキシブルプリント回路基板ＦＰＣ１を折り曲げ部ＢＰの位置で折り曲げても、第２シールド配線ＳＨＩ２のシールド効果は維持することができる。
　尚、複数の第１配線Ｌ１に入力される信号は差動信号に限らずその他のデジタル信号、あるいは交流信号であってもよい。また、第１シールド配線ＳＨＩ、第２シールド配線ＳＨＩ２は接地電位以外の基準電圧、電源電圧に接続してもよい。例えば、第１シールド配線ＳＨＩには第１基準電位を供給し、第２シールド配線ＳＨＩ２には第１基準電位と同等または異なる電位の第２基準電位を供給してもよい。
　本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
　本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
　また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
　上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
　ＤＳＰ：表示装置
　ＰＮＬ：表示パネル
　ＦＰＣ１、ＦＰＣ２：フレキシブルプリント回路基板
　ＰＣＢ：プリント回路基板
　ＤＤＩＣ：表示駆動ＩＣチップ
　ＰＳＩＣ：電源ＩＣチップ
　ＴＣＯＮ：タイミングコントローラＩＣチップ
　ＨＯＳＴ：ホスト装置
　ＢＰ：折り曲げ部
　ＳＨＩ１：第１シールド配線
　ＳＨＩ２：第２シールド配線
　ＬＧ１：第１接地電位配線
　ＬＧ２：第２接地電位配線
　Ｌ１：第１配線
　Ｌ２：第２配線

Claims (12)

  1. 　表示パネルと、
    　前記表示パネルに接続された第1フレキシブル回路基板と、を含み、
    　前記第1フレキシブル回路基板は、
    　　差動信号が入力される複数の第１配線と、
    　　データ信号が入力される複数の第２配線と、
    　　第１接地電位配線と、
    　　第２接地電位配線と、
    　　前記第１接地電位配線に接続された第１シールド配線と、
    　　前記第２接地電位配線に接続された第２シールド配線と、を含み、
    　前記複数の第１配線は、前記第１シールド配線で覆われ、
    　前記複数の第２配線は、前記第２シールド配線で覆われる、
    　表示装置。
  2. 　請求項１において、
    　前記第２シールド配線は、前記第１シールド配線とオーバーラップしている、表示装置。
  3. 　請求項２において、
    　前記第２接地電位配線および前記複数の第２配線は、平面視において、前記第１接地電位配線および前記複数の第１配線の外側にある、表示装置。
  4. 　請求項３において、
    　前記第1フレキシブル回路基板は、折り曲げ部を有し、
    　前記折り曲げ部において、前記第２シールド配線は開口部を有する、表示装置。
  5. 　請求項４において、さらに、
    　第２フレキシブル回路基板と、
    　プリント回路基板と、を含み、
    　前記表示パネル、前記第２フレキシブル回路基板、前記プリント回路基板および前記第１フレキシブル回路基板は、この順序で接続される、表示装置。
  6. 　請求項５において、
    　前記第１フレキシブル回路基板は、ホスト装置に接続され、
    　前記差動信号、前記データ信号、および、前記第１接地電位配線および前記第２接地電位配線に供給される接地電位は、前記ホスト装置から供給される、表示装置。
  7. 　表示パネルと、
    　前記表示パネルに接続された第1フレキシブル回路基板と、を含み、
    　前記第1フレキシブル回路基板は、
    　　交流信号が入力される複数の第１配線と、
    　　データ信号が入力される複数の第２配線と、
    　　第１基準電位配線と、
    　　第２基準電位配線と、
    　　前記第１基準電位配線に接続された第１シールド配線と、
    　　前記第２基準電位配線に接続された第２シールド配線と、を含み、
    　前記複数の第１配線は、前記第１シールド配線で覆われ、
    　前記複数の第２配線は、前記第２シールド配線で覆われる、
    　表示装置。
  8. 　請求項７において、
    　前記第２シールド配線は、前記第１シールド配線とオーバーラップしている、表示装置。
  9. 　請求項８において、
    　前記第1フレキシブル回路基板は、折り曲げ部を有し、
    　前記折り曲げ部において、前記第２シールド配線は開口部を有する、表示装置。
  10. 　　交流信号が入力される複数の第１配線と、
    　　データ信号が入力される複数の第２配線と、
    　　第１の基準電位が供給される第１基準電位配線と、
    　　第２の基準電位が供給される第２基準電位配線と、
    　　前記第１基準電位配線に接続された第１シールド配線と、
    　　前記第２基準電位配線に接続された第２シールド配線と、を含み、
    　前記複数の第１配線は、前記第１シールド配線で覆われ、
    　前記複数の第２配線は、前記第２シールド配線で覆われる、配線基板。
  11. 　請求項１０において、
    　前記第２シールド配線は、前記第１シールド配線とオーバーラップしている、配線基板。
  12. 　請求項１１において、
    　折り曲げ部を有し、
    　前記折り曲げ部において、前記第２シールド配線は開口部を有する、配線基板。
PCT/JP2019/030873 2018-08-10 2019-08-06 表示装置および配線基板 WO2020032014A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-151243 2018-08-10
JP2018151243A JP7208739B2 (ja) 2018-08-10 2018-08-10 表示装置および配線基板

Publications (1)

Publication Number Publication Date
WO2020032014A1 true WO2020032014A1 (ja) 2020-02-13

Family

ID=69414723

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/030873 WO2020032014A1 (ja) 2018-08-10 2019-08-06 表示装置および配線基板

Country Status (2)

Country Link
JP (1) JP7208739B2 (ja)
WO (1) WO2020032014A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218480A (ja) * 2002-01-25 2003-07-31 Mitsubishi Electric Corp プリント配線板及びその製造方法
JP2006018154A (ja) * 2004-07-05 2006-01-19 Sanyo Electric Co Ltd 液晶表示装置
JP2007157715A (ja) * 2005-12-01 2007-06-21 Samsung Electronics Co Ltd フレキシブル印刷回路基板用コネクタ、それに挿入されるフレキシブル印刷回路基板及びそれを有する表示装置、並びにフレキシブル印刷回路基板をコネクタに連結する方法
JP2010016076A (ja) * 2008-07-02 2010-01-21 Sharp Corp フレキシブルプリント基板及びこれを備えたリジッドフレキシブルプリント基板
WO2010116684A1 (ja) * 2009-03-30 2010-10-14 パナソニック株式会社 フレキシブルケーブル、および、伝送システム
JP3173143U (ja) * 2010-12-03 2012-01-26 株式会社村田製作所 高周波信号線路
JP2015082049A (ja) * 2013-10-23 2015-04-27 株式会社ジャパンディスプレイ 表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218480A (ja) * 2002-01-25 2003-07-31 Mitsubishi Electric Corp プリント配線板及びその製造方法
JP2006018154A (ja) * 2004-07-05 2006-01-19 Sanyo Electric Co Ltd 液晶表示装置
JP2007157715A (ja) * 2005-12-01 2007-06-21 Samsung Electronics Co Ltd フレキシブル印刷回路基板用コネクタ、それに挿入されるフレキシブル印刷回路基板及びそれを有する表示装置、並びにフレキシブル印刷回路基板をコネクタに連結する方法
JP2010016076A (ja) * 2008-07-02 2010-01-21 Sharp Corp フレキシブルプリント基板及びこれを備えたリジッドフレキシブルプリント基板
WO2010116684A1 (ja) * 2009-03-30 2010-10-14 パナソニック株式会社 フレキシブルケーブル、および、伝送システム
JP3173143U (ja) * 2010-12-03 2012-01-26 株式会社村田製作所 高周波信号線路
JP2015082049A (ja) * 2013-10-23 2015-04-27 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
JP2023030198A (ja) 2023-03-07
JP7208739B2 (ja) 2023-01-19
JP2020027843A (ja) 2020-02-20

Similar Documents

Publication Publication Date Title
US9961763B2 (en) Driving printed circuit board for display device and display device having the same
US20160019855A1 (en) Touch display device and driving method thereof
JP2016148751A (ja) 表示装置
KR102412456B1 (ko) 표시장치
KR102020938B1 (ko) 액정표시장치
KR20140080670A (ko) 액정 디스플레이 장치
KR20140147932A (ko) 액정 디스플레이 장치와 이의 구동방법
JP2014119746A (ja) 液晶ディスプレイ装置
JP2020154136A (ja) 表示装置
JP4367506B2 (ja) 電気光学装置の駆動方法、電気光学装置、及び電子機器
WO2020032014A1 (ja) 表示装置および配線基板
JP2019144597A (ja) 表示装置
US11300836B2 (en) Display device
JP7512449B2 (ja) 表示装置および配線基板
US8233105B2 (en) Image display device
JP7289693B2 (ja) 表示装置およびその駆動方法
KR20140081482A (ko) 플렉서블 액정 디스플레이 장치
KR20140080672A (ko) 액정 디스플레이 장치
US10663814B2 (en) Liquid crystal panel
JP2007093846A (ja) 電気光学装置、および電子機器
WO2022038856A1 (ja) 表示装置
WO2022014117A1 (ja) 表示装置および電子機器
JP2010130274A (ja) 電子デバイスおよび電子機器
US11899883B2 (en) Display device and watch
KR20070116373A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19848020

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19848020

Country of ref document: EP

Kind code of ref document: A1