WO2022038856A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2022038856A1
WO2022038856A1 PCT/JP2021/020356 JP2021020356W WO2022038856A1 WO 2022038856 A1 WO2022038856 A1 WO 2022038856A1 JP 2021020356 W JP2021020356 W JP 2021020356W WO 2022038856 A1 WO2022038856 A1 WO 2022038856A1
Authority
WO
WIPO (PCT)
Prior art keywords
display device
electrode
display unit
pixel
substrate
Prior art date
Application number
PCT/JP2021/020356
Other languages
English (en)
French (fr)
Inventor
武弘 島
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2022038856A1 publication Critical patent/WO2022038856A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means

Definitions

  • the embodiment of the present invention relates to a display device.
  • wearable devices with a touch detection function for example, wristwatch-type wearable devices, eyeglass-type wearable devices, etc.
  • Such wearable devices are required to have both display quality when displaying an image and excellent operability by touch, and various developments are underway.
  • one of the purposes of the present disclosure is to provide a display device capable of achieving both display quality when displaying an image and excellent operability by touch.
  • the display device is arranged in a display unit having a plurality of pixels having a memory capable of storing a digital signal, a non-display unit surrounding the display unit, and the non-display unit.
  • a first driver that supplies a digital signal to a plurality of memories, a plurality of touch detection electrodes arranged so as to face the first driver, and a plurality of touch detection electrodes arranged between the first driver and the plurality of touch detection electrodes.
  • a shield electrode having a predetermined potential is provided.
  • the present embodiment it is possible to provide a display device capable of achieving both display quality when displaying an image and excellent operability by touch.
  • FIG. 1 is a plan view showing a configuration example of a display device according to an embodiment.
  • FIG. 2 is a plan view showing a configuration example of a first substrate of the display device according to the embodiment.
  • FIG. 3 is a plan view showing a configuration example of a second substrate of the display device according to the embodiment.
  • FIG. 4 is a plan view for explaining a partial configuration of the display device according to the embodiment.
  • FIG. 5 is a cross-sectional view of the display device cut along the line AB shown in FIG.
  • FIG. 6 is a cross-sectional view of the display device cut by the CD line shown in FIG.
  • FIG. 7 is a cross-sectional view of the display device cut by the line EF shown in FIG. FIG.
  • FIG. 8 is a diagram showing an example of a circuit configuration of segment pixels according to the same embodiment.
  • FIG. 9 is a diagram showing a schematic configuration example of the horizontal driver according to the embodiment.
  • FIG. 10 is a diagram showing a schematic configuration example of a vertical driver according to the same embodiment.
  • FIG. 11 is a timing chart showing an example of a driving method of the display device according to the embodiment.
  • FIG. 12 is a timing chart showing another example of the driving method of the display device according to the same embodiment.
  • FIG. 13 is a cross-sectional view showing another configuration example of the display device according to the same embodiment.
  • FIG. 14 is a cross-sectional view showing still another configuration example of the display device according to the same embodiment.
  • FIG. 15 is a cross-sectional view showing still another configuration example of the display device according to the same embodiment.
  • FIG. 16 is a plan view showing another configuration example of the second substrate of the display device according to the same embodiment.
  • FIG. 17 is a plan view showing another configuration example of the first substrate of the display device according to the same embodiment.
  • FIG. 18 is a plan view for explaining an example of the wiring arrangement of the display device according to the embodiment.
  • a display device with a touch detection function will be described as an example of the display device.
  • touch detection methods such as an optical method, a resistance method, a capacitance method, and an electromagnetic induction method.
  • the capacitance method is a detection method that utilizes the fact that the capacitance changes due to the proximity or contact of an object (for example, a finger).
  • a display device with a touch detection function using a capacitance method will be mainly described.
  • an electric field is generated between a transmitting electrode (driving electrode) and a receiving electrode (detecting electrode) arranged apart from each other, and the change in the electric field due to the proximity or contact of an object is generated.
  • It includes a mutual capacitance method for detecting and a self-capacitance method for detecting a change in capacitance due to proximity or contact of an object using a single electrode.
  • a display device with a touch detection function using a self-capacity method will be mainly described.
  • FIG. 1 is a plan view showing a configuration example of the display device 1 of the present embodiment.
  • the first direction X, the second direction Y, and the third direction Z are orthogonal to each other, but may intersect at an angle other than 90 degrees.
  • the first direction X and the second direction Y correspond to the directions parallel to the main surface of the substrate constituting the display device 1
  • the third direction Z corresponds to the thickness direction of the display device 1.
  • the direction toward the tip of the arrow indicating the third direction Z may be referred to as an upward direction
  • the direction opposite to the tip of the arrow may be referred to as a downward direction.
  • there is an observation position for observing the display device 1 on the tip side of the arrow indicating the third direction Z. Looking from this observation position toward the XY plane defined by the first direction X and the second direction Y is called a plan view.
  • the display device 1 includes a display unit DA for displaying an image and a frame-shaped non-display unit NDA surrounding the display unit DA.
  • the display unit DA corresponds to the area where the image is displayed in the area where the first substrate SUB1 and the second substrate SUB2 overlap.
  • Pixels PX are arranged on the display unit DA. Specifically, in the display unit DA, a large number of pixels PX are arranged in a matrix along the first direction X and the second direction Y.
  • the pixel PX includes a red (R), green (G), and blue (B) sub-pixel SP. Further, each sub-pixel SP has a plurality of segment pixels SG.
  • Each segment pixel SG has pixel electrodes PE having different areas, and by switching the display / non-display state of the plurality of segment pixels SG, a gradation is formed for each sub-pixel SP.
  • the non-display unit NDA corresponds to a region outside the display unit DA in the region where the first substrate SUB1 and the second substrate SUB2 overlap. Although the details will be described later, the first substrate SUB1 and the second substrate SUB2 are bonded by a seal. Metal-coated beads are mixed in this seal, and the beads come into contact with the electrodes on the first substrate SUB1 side and the electrodes on the second substrate SUB2 side, so that conduction between the electrodes is shown. These electrodes are electrically connected.
  • the display unit DA has a circular shape and the non-display unit NDA surrounding the display unit DA also has the same system shape
  • the part DA may not have a circular shape
  • the non-display part NDA may have a shape of a system different from that of the display part DA.
  • the display unit DA or the non-display unit NDA may have a polygonal shape.
  • the non-display unit NDA may have a rectangular or circular shape having a system shape different from that of the display unit DA.
  • the display device 1 includes a flexible wiring board 2, a horizontal driver 3, and a vertical driver 4 in the non-display unit NDA.
  • the horizontal driver 3 and the vertical driver 4 are electrically connected to the flexible wiring board 2 via wiring (not shown) extending from each of them.
  • the operation of the horizontal driver 3 and the vertical driver 4 is controlled by a control device (not shown) electrically connected via the flexible wiring board 2.
  • the horizontal driver 3 has an arc shape along the lower edge of the display unit DA.
  • the vertical driver 4 has an arc shape along the left edge portion of the display unit DA.
  • the horizontal driver 3 can be paraphrased as a signal line drive circuit, a source driver, a first driver, or the like.
  • the vertical driver 4 can be paraphrased as a scanning line drive circuit, a gate driver, a second driver, or the like.
  • the segment pixel SG includes a switching element SW, a pixel circuit PC, a pixel electrode PE, a common electrode CE, a liquid crystal layer LC, and the like.
  • the switching element SW is composed of, for example, a thin film transistor (TFT), and is electrically connected to the scanning line G and the signal line S.
  • the scanning line G is electrically connected to the switching element SW in each of the segment pixels SG arranged in the first direction X.
  • the signal line S is electrically connected to the switching element SW in each of the segment pixels SG arranged in the second direction Y.
  • the pixel electrode PE is electrically connected to the switching element SW via the pixel circuit PC.
  • Each of the pixel electrode PEs faces the common electrode CE, and the liquid crystal layer LC is driven by the electric field generated between the pixel electrode PE and the common electrode CE.
  • the scanning line G is electrically connected to the above-mentioned vertical driver 4, and the signal line S is electrically connected to the above-mentioned horizontal driver 3.
  • each sub-pixel SP has a plurality of segment pixels SG
  • each sub-pixel SP may have one segment pixel SG.
  • the sub-pixel SP corresponds to the segment pixel SG shown enlarged in FIG. 1, and the switching element SW, the pixel circuit PC, and the pixel electrode PE are formed for each sub-pixel SP.
  • FIG. 2 is a plan view showing a configuration example of the first substrate SUB1 of the display device 1 of the present embodiment.
  • the first substrate SUB1 has a horizontal driver 3, a vertical driver 4, two shield electrodes SE1 and SE2, two common electrode terminals CT1 and CT2, and a plurality of detection electrode terminals.
  • RT1 to RT8 are provided.
  • the shield electrodes SE1 and SE2 have an arc shape and are arranged so as to surround the display unit DA.
  • the shield electrodes SE1 and SE2 are superimposed on the horizontal driver 3 and the vertical driver 4 in a plan view.
  • Contact holes CH1 and CH2 are formed near both ends of the shield electrode SE1, and contact holes CH3 and CH4 are formed near both ends of the shield electrode SE2.
  • the shield electrodes SE1 and SE2 are connected to the shield electrode wiring SL via the contact holes CH1 to CH4.
  • the shield electrode wiring SL extends along the arcs of the shield electrodes SE1 and SE2 and is formed in a circular shape.
  • the shield electrode wiring SL overlaps with the shield electrodes SE1 and SE2 in a plan view, and does not overlap with the horizontal driver 3 and the vertical driver 4 in a plan view.
  • the shield electrodes SE1 and SE2 are electrically connected to the flexible wiring substrate 2 shown in FIG. 1 via the shield electrode wiring SL, and a constant direct current voltage (for example, ground (GND) voltage) is connected to the shield electrodes SE1 and SE2. ) Is supplied. That is, the potentials of the shield electrodes SE1 and SE2 are fixed.
  • a constant direct current voltage for example, ground (GND) voltage
  • Common electrode terminal portions CT1 and CT2 are arranged between both ends of the shield electrode SE1 and both ends of the shield electrode SE2.
  • the common electrode terminal portions CT1 and CT2 are arranged so as to overlap with a part of the common electrode CE described later in a plan view, and extend from the boundary between the display unit DA and the non-display unit NDA toward the non-display unit NDA. ing.
  • the common electrode terminal portions CT1 and CT2 are electrically connected to the common electrode CE arranged on the second substrate SUB2.
  • the common electrode terminal portion CT1 is connected to the common electrode wiring CL1 via the contact hole CH5.
  • the common electrode terminal portion CT2 is connected to the common electrode wiring CL2 via the contact hole CH6.
  • the common electrode terminal portions CT1 and CT2 are electrically connected to the flexible wiring board 2 shown in FIG. 1 via the common electrode wirings CL1 and CL2, and a common voltage is supplied to the common electrode terminal portions CT1 and CT2. Ru. According to this, since the potentials of the common electrode terminal portions CT1 and CT2 can be set to the same potential as a part of the common electrode CE described later, when a common voltage is supplied to a part of the common electrode CE, It is possible to prevent the liquid crystal molecules located between a part of the common electrode CE and the common electrode terminal portions CT1 and CT2 from moving and causing erroneous touch detection.
  • the width (length in the radial direction) of the common electrode terminal portions CT1 and CT2 is larger than the width of the shield electrodes SE1 and SE2, and the contact holes CH5 and CH6 for passing the common electrode terminal portions CT1 and CT2. Is preferably formed on the outer side of the contact holes CH1 to CH4 through which the shield electrodes SE1 and SE2 pass. According to this, the shield electrode wiring SL and the common electrode wirings CL1 and CL2 can be prevented from intersecting with each other.
  • a plurality of detection electrode terminals RT1 to RT8 are arranged outside the shield electrodes SE1 and SE2 so as to surround the shield electrodes SE1 and SE2.
  • the detection electrode terminals RT1 to RT8 are electrically connected to the detection electrodes RX1 to RX8 arranged on the second substrate SUB2, respectively.
  • the detection electrode terminals RT1 to RT8 are connected to the detection electrode wirings RL1 to RL8 via contact holes CH7 to CH14, respectively.
  • the detection electrode terminals RT1 to RT8 are electrically connected to the flexible wiring board 2 shown in FIG. 1 via the detection electrode wirings RL1 to RL8, and the detection electrode wirings RL1 to RL8 are connected to the detection electrode wirings RL1 to RX8 by the detection electrodes RX1 to RX8.
  • the read detection signal is output.
  • the detection electrode terminals RT1 to RT8 are not arranged on the outer periphery of the shield electrodes SE1 and SE2 near both ends. More specifically, the detection electrode terminal portions RT1 to RT8 have contact holes CH1 to CH4 through which the shield electrodes SE1 and SE2 pass, and contact holes CH7 to CH14 through which the detection electrode terminal portions RT1 to RT8 pass. It is desirable that they are arranged so that they are not arranged side by side on the same straight line passing through the center of DA.
  • FIG. 3 is a plan view showing a configuration example of the second substrate SUB2 of the display device 1 of the present embodiment. As shown in FIG. 3, the second substrate SUB2 is provided with a common electrode CE and a plurality of detection electrodes (touch detection electrodes) RX1 to RX8.
  • the common electrode CE is arranged over the entire surface of the display unit DA. Further, the common electrode CE is also arranged at a position where it overlaps with the common electrode terminal portions CT1 and CT2 arranged on the first substrate SUB1 shown in FIG. 2 in a plan view. That is, a part of the common electrode CE arranged over the entire surface of the display unit DA extends from the display unit DA toward the non-display unit NDA, and a part of the extended common electrode CE extends from the display unit DA to the common electrode terminal. It overlaps with the parts CT1 and CT2 in a plan view.
  • the plurality of detection electrodes RX1 to RX8 are arranged so as to surround the display unit DA.
  • the plurality of detection electrodes RX1 to RX8 are respectively superimposed on the plurality of detection electrode terminal portions RT1 to RT8 shown in FIG. 2 in a plan view.
  • the detection electrodes RX3, RX4, RX7, RX8 corresponding to the detection electrode terminal portions RT3, RT4, RT7, RT8 arranged apart from both ends of the shield electrodes SE1 and SE2 are arcuate. It has a shape.
  • the detection electrodes RX1, RX2, RX5, RX6 corresponding to the detection electrode terminal portions RT1, RT2, RT5, RT6 arranged near both ends of the shield electrodes SE1 and SE2 are , It has a shape in which a part of the arc shape is missing.
  • the detection electrode RX1 corresponding to the detection electrode terminal portion RT1 arranged near one end of the shield electrode SE will be described.
  • the illustration of a partial configuration is omitted in order to prevent the drawing from becoming complicated.
  • the detection electrode RX1 has a shape in which a part of the arc shape is missing. Specifically, the detection electrode RX1 has a shape in which a part of the arc shape is missing so as not to overlap with the contact hole CH1 through which the shield electrode SE1 passes in a plan view (so that the beads hit and do not conduct). is doing. According to this, it is possible to prevent the detection electrode RX1 from being electrically connected to the shield electrode SE1.
  • the detection electrode RX1 is superimposed on the shield electrode SE1 in a plan view except for the portion where the contact hole CH1 is formed.
  • the detection electrodes RX2 and RX5 corresponding to the arranged detection electrode terminal portions RT2 and RT5 do not overlap with the contact holes CH2 to CH4 through which the shield electrodes SE1 and SE2 pass in a plan view. It has a shape in which a part of the arc shape is missing. According to this, it is possible to prevent the detection electrodes RX2, RX5, and RX6 from being electrically connected to the shield electrodes SE1 and SE2.
  • FIG. 5 is a cross-sectional view of the display device 1 cut by the line AB shown in FIG.
  • each of the configuration on the display unit DA side and the configuration on the non-display unit NDA side will be described.
  • the display device 1 includes a first substrate SUB1, a second substrate SUB2, and a liquid crystal layer LC.
  • the first substrate SUB1 and the second substrate SUB2 are formed in a flat plate shape parallel to the XY plane.
  • the first substrate SUB1 and the second substrate SUB2 are superposed in a plan view and are bonded by a seal 30.
  • the liquid crystal layer LC is sandwiched between the first substrate SUB1 and the second substrate SUB2, and is sealed by a seal 30.
  • the display device 1 is a reflection type display device in which a backlight is not arranged is illustrated, but the present invention is not limited to this, and the display device 1 employs an organic EL as a pixel. It may be a display device or a transmissive display device in which a backlight unit is arranged. Alternatively, the display device 1 may be a display device in which a reflective type and a transmissive type are combined. Such a display device includes a configuration in which a transparent conductive film such as ITO and a metal film capable of reflecting light are combined to form a pixel electrode, or light from a backlight is transmitted through a gap between metal pixel electrodes.
  • a transparent conductive film such as ITO and a metal film capable of reflecting light
  • the backlight unit is arranged on the back surface of the first substrate SUB1, and a polarizing plate is provided between the backlight unit and the first substrate SUB1.
  • a polarizing plate As the backlight unit, various types of backlight units can be used. For example, a unit using a light emitting diode (LED) as a light source, a unit using a cold cathode fluorescent lamp (CCFL), or the like can be used. be. Further, a polarizing plate, a cover member, or the like may be further arranged on the second substrate SUB2.
  • the first substrate SUB 1 includes a transparent substrate 10, an interlayer insulating film 11, a switching element SW, a pixel circuit PC, a flattening film 12, and a pixel electrode PE.
  • the alignment film AL1 is provided.
  • the first substrate SUB1 includes a scanning line G, a signal line S, and the like shown in FIG. 1 in addition to the above-described configuration, but these are not shown in FIG.
  • the transparent substrate 10 includes a main surface (lower surface) 10A and a main surface (upper surface) 10B on the opposite side of the main surface 10A.
  • the interlayer insulating film 11 is arranged on the main surface 10B of the transparent substrate 10.
  • the switching element SW and the pixel circuit PC are arranged on the interlayer insulating film 11.
  • the flattening film 12 is composed of at least one insulating film and covers the switching element SW and the pixel circuit PC.
  • the pixel electrode PE is arranged on the flattening film 12 and is connected to the pixel circuit PC via a contact hole formed in the flattening film 12.
  • the switching element SW, the pixel circuit PC, and the pixel electrode PE are arranged for each segment pixel SG.
  • the alignment film AL1 covers the pixel electrode PE and is in contact with the liquid crystal layer LC.
  • the switching element SW and the pixel circuit PC are shown in a simplified manner in FIG. 5, the switching element SW and the pixel circuit PC actually include a semiconductor layer and electrodes of each layer. Further, although not shown in FIG. 5, the switching element SW and the pixel circuit PC are electrically connected.
  • the second substrate SUB2 includes a transparent substrate 20, a color filter CF, an overcoat layer OC, a common electrode CE, and an alignment film AL2, as shown in FIG.
  • the transparent substrate 20 includes a main surface (lower surface) 20A and a main surface (upper surface) 20B on the opposite side of the main surface 20A.
  • the main surface 20A of the transparent substrate 20 faces the main surface 10B of the transparent substrate 10.
  • the color filter CF is arranged on the main surface 20A side of the transparent substrate 20.
  • the color filter CF includes a red color filter, a green color filter, a blue color filter, and the like.
  • the overcoat layer OC covers the color filter CF.
  • the common electrode CE is arranged over the plurality of pixels PX and faces the plurality of pixel electrodes PE in the third direction Z.
  • the common electrode CE is arranged on the overcoat layer OC.
  • the alignment film AL2 covers the common electrode CE and is in contact with the liquid crystal layer LC.
  • each segment pixel SG has been described.
  • a light-shielding film may be provided to partition the light-shielding film, and the light-shielding film may overlap with a part of the color filter CF.
  • the liquid crystal layer LC is arranged between the main surface 10A and the main surface 20A.
  • the transparent substrates 10 and 20 are insulating substrates such as a glass substrate and a plastic substrate.
  • the interlayer insulating film 11 is an inorganic insulating film.
  • the flattening film 12 is formed of a transparent insulating material such as silicon oxide, silicon nitride, silicon oxynitride or acrylic resin. In one example, the flattening film 12 includes an inorganic insulating film and an organic insulating film.
  • the pixel electrode PE is formed as a reflective electrode and has, for example, a three-layer laminated structure of indium zinc oxide (IZO), silver (Ag), and indium zinc oxide (IZO).
  • the common electrode CE is a transparent electrode formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).
  • the alignment films AL1 and AL2 are horizontal alignment films having an orientation regulating force substantially parallel to the XY plane.
  • the orientation regulating force may be imparted by a rubbing treatment or may be imparted by a photoalignment treatment.
  • the first substrate SUB 1 includes a transparent substrate 10, an interlayer insulating film 11, a horizontal driver 3, a shield electrode wiring SL, and a common electrode wiring CL1 (CL).
  • the flattening film 12, the shield electrode SE1 (SE), and the alignment film AL1 are provided. In the following, detailed description of the configuration already described on the display unit DA side will be omitted.
  • the horizontal driver 3 is arranged on the transparent substrate 10 (interlayer insulating film 11).
  • the shield electrode wiring SL is arranged on the interlayer insulating film 11.
  • the shield electrode wiring SL is arranged at a position facing the seal 30 in the third direction Z.
  • the common electrode wiring CL1 is arranged in the same layer as the shield electrode wiring SL, is located at a position facing the seal 30 in the third direction Z, and is arranged at a position outside the shield electrode wiring SL.
  • the horizontal driver 3, the shield electrode wiring SL, and the common electrode wiring CL1 are covered with the flattening film 12.
  • a contact hole CH1 (CH) is formed in the flattening film 12. The contact hole CH1 exposes the upper surface of the shield electrode wiring SL.
  • the shield electrode SE1 is arranged in the same layer as the pixel electrode PE arranged on the display unit DA side. That is, the shield electrode SE1 is arranged on the flattening film 12 and is connected to the shield electrode wiring SL through the contact hole CH1.
  • the shield electrode SE1 faces the horizontal driver 3 in the third direction Z.
  • the second substrate SUB2 includes a transparent substrate 20, a light-shielding film BM, an overcoat layer OC, a detection electrode RX1 (RX), and an alignment film AL2, as shown in FIG. ing.
  • a transparent substrate 20 On the non-display portion NDA side, the second substrate SUB2 includes a transparent substrate 20, a light-shielding film BM, an overcoat layer OC, a detection electrode RX1 (RX), and an alignment film AL2, as shown in FIG. ing.
  • RX1 detection electrode
  • AL2 alignment film
  • the light-shielding film BM is arranged on the main surface 20A side of the transparent substrate 20.
  • the light-shielding film BM is arranged over almost the entire surface of the non-display portion NDA.
  • the light-shielding film BM is arranged in the same layer as the light-shielding film that overlaps a part of the color filter CF arranged on the display unit DA side, for example.
  • the light-shielding film BM can suppress glare caused by various wirings arranged in the non-display portion NDA.
  • the overcoat layer OC covers the light-shielding film BM together with the color filter CF in the display area.
  • the detection electrode RX1 is arranged on the overcoat layer OC. In the configuration shown in FIG.
  • the detection electrode RX1 is arranged in the same layer as the common electrode CE on the display unit DA side, and is formed of, for example, the same transparent conductive material as the common electrode CE.
  • the alignment film AL2 covers the detection electrode RX together with the common electrode CE in the display region, and is in contact with the liquid crystal layer LC.
  • the detection electrode RX1 does not extend to a position facing the contact hole CH1 in the third direction Z.
  • the detection electrode RX1 is arranged so as to face the shield electrode SE1, and a liquid crystal layer LC is arranged between the detection electrode RX1 and the shield electrode SE1.
  • the liquid crystal layer LC is sealed by the seal 30.
  • the detection electrode RX is arranged so as to face at least one of the horizontal driver 3 and the vertical driver 4. In FIG. 5, the detection electrode RX1 faces the horizontal driver 3.
  • the shield electrode wiring SL and the common electrode wiring CL1 have, for example, a two-layer laminated structure composed of Ti (titanium) and Al (aluminum).
  • the shield electrode SE1 is made of a transparent conductive material such as ITO.
  • FIG. 6 is a cross-sectional view of the display device 1 cut by the CD line shown in FIG. Since the configuration on the display unit DA side is the same as that in FIG. 5, detailed description thereof will be omitted here. Hereinafter, a configuration of the non-display unit NDA side, which is different from that of FIG. 5, will be described.
  • the configuration arranged on the first substrate SUB1 and the configuration arranged on the second substrate SUB2 are electrically connected by the beads 31 mixed in the seal 30.
  • the detection electrode wiring RL1 (RL) is arranged on the interlayer insulating film 11.
  • the detection electrode wiring RL1 is arranged at a position facing the seal 30 in the third direction Z.
  • the shield electrode wiring SL is arranged in the same layer as the detection electrode wiring RL1, is located at a position facing the seal 30 in the third direction Z, and is arranged at a position inside the detection electrode wiring RL1.
  • the common electrode wiring CL1 (CL) is arranged in the same layer as the detection electrode wiring RL1 and the shield electrode wiring SL, and is a position facing the seal 30 in the third direction Z and a position outside the detection electrode wiring RL1. Is located in.
  • the horizontal driver 3, the detection electrode wiring RL1, the shield electrode wiring SL, and the common electrode wiring CL1 are covered with the flattening film 12.
  • a contact hole CH7 (CH) is formed in the flattening film 12. The contact hole CH7 exposes the upper surface of the detection electrode wiring RL1.
  • the detection electrode terminal unit RT1 (RT) is arranged in the same layer as the pixel electrode PE arranged on the display unit DA side. That is, the detection electrode terminal portion RT1 is arranged on the flattening film 12 and is connected to the detection electrode wiring RL1 through the contact hole CH7.
  • the detection electrode terminal portion RT1 and the shield electrode SE1 are arranged in the same layer and are adjacent to each other with a predetermined interval.
  • the detection electrode RX1 extends to a position facing the contact hole CH7 in the third direction Z.
  • the detection electrode RX1 is electrically connected to the detection electrode terminal portion RT1 and the detection electrode wiring RL1 via a seal 30 that also functions as a conductive material.
  • the detection electrode wiring RL1 has a two-layer laminated structure composed of, for example, Ti (titanium) and Al (aluminum), similarly to the shield electrode wiring SL and the common electrode wiring CL1.
  • FIG. 7 is a cross-sectional view of the display device 1 cut by the line EF shown in FIG. Since the configuration on the display unit DA side is the same as that in FIGS. 5 and 6, detailed description thereof will be omitted here. Hereinafter, the configuration on the non-display unit NDA side, which is different from those in FIGS. 5 and 6, will be described.
  • the common electrode wiring CL1 (CL) is arranged on the interlayer insulating film 11.
  • the common electrode wiring CL1 is arranged at a position facing the seal 30 in the third direction Z.
  • Both the detection electrode wiring RL1 (RL) and the shield electrode wiring SL are arranged in the same layer as the common electrode wiring CL1, at a position facing the seal 30 in the third direction Z, and at a position inside the common electrode wiring CL1.
  • the horizontal driver 3, the common electrode wiring CL1, the detection electrode wiring RL1, and the shield electrode wiring SL are covered with the flattening film 12.
  • a contact hole CH5 (CH) is formed in the flattening film 12. The contact hole CH5 exposes the upper surface of the common electrode wiring CL1.
  • the common electrode terminal portion CT1 (CT) is arranged in the same layer as the pixel electrode PE arranged on the display portion DA side. That is, the common electrode terminal portion CT1 is arranged on the flattening film 12 and is connected to the common electrode wiring CL1 through the contact hole CH5.
  • the common electrode terminal portion CT1 extends from the boundary between the display portion DA and the non-display portion NDA toward the non-display portion NDA, and faces the common electrode CE in the third direction Z.
  • the common electrode CE extends to a position facing the contact hole CH5 in the third direction Z.
  • the common electrode CE is electrically connected to the common electrode terminal portion CT1 and the common electrode wiring CL1 by the beads 31 mixed in the seal 30.
  • the liquid crystal modes classified into two according to the application direction of the electric field for changing the orientation of the liquid crystal molecules contained in the liquid crystal layer LC are the so-called vertical electric field modes.
  • this configuration is also applicable when the liquid crystal mode is the so-called lateral electric field mode.
  • the above-mentioned vertical electric field mode includes, for example, a TN (Twisted Nematic) mode, a VA (Vertical Alignment) mode, and the like.
  • the above-mentioned lateral electric field mode includes, for example, an IPS (In-Plane Switching) mode, an FFS (Fringe Field Switching) mode which is one of the IPS modes, and the like.
  • the transverse electric field mode is adopted, the common electrode provided in the display region is provided on the first substrate and faces the pixel electrode via a thin insulating layer.
  • FIG. 8 is a diagram showing an example of the circuit configuration of the segment pixel SG. As shown in FIG. 8, each segment pixel SG includes a first circuit C1, a pixel memory MA, and a second circuit C2.
  • the pixel circuit PC described above is composed of the first circuit C1 and the pixel memory MA.
  • the first circuit C1 includes switching elements Q1 and Q2.
  • the switching elements Q1 and Q2 are n-type transistors.
  • the switching element Q1 has an input end connected to the first drive line DL1, an output end connected to the selection signal line SS, and a control end connected to the pixel memory MA.
  • the switching element Q2 has an input end connected to the second drive line DL2, an output end connected to the selection signal line SS, and a control end connected to the pixel memory MA.
  • the first drive signal xFRP which is an image display signal
  • the second drive signal FRP which is a non-display signal of the image, is supplied to the second drive line DL2. Either one of the first drive signal xFRP and the second drive signal FRP is supplied to the selection signal line SS.
  • the pixel memory MA includes switching elements Q3 to Q6.
  • the switching elements Q3 and Q4 are n-type transistors, and the switching elements Q5 and Q6 are p-type transistors.
  • the first power supply wiring PL1 is connected to the input ends of the switching elements Q5 and Q6.
  • a high potential level power supply voltage VDD1 is supplied to the first power supply wiring PL1.
  • the second power supply wiring PL2 is connected to the input ends of the switching elements Q3 and Q4.
  • a low potential level power supply voltage VSS is supplied to the second power supply wiring PL2.
  • the potential of the power supply voltage VSS is lower than the potential of the power supply voltage VDD.
  • the output ends of the switching elements Q3 and Q5 form a first inverter connected to the control end of the switching element Q2, and the output ends of the switching elements Q4 and Q6 form a second inverter connected to the control end of the switching element Q1. do.
  • These inverters are connected in parallel in the opposite direction.
  • a memory having a so-called S-RAM structure is formed by these pair of inverters, and the input pixel signal Sig is latched.
  • One of the switching elements Q1 and Q2 is selectively turned on and the other is turned off according to the pixel signal Sig latched by the pixel memory MA.
  • the second circuit C2 (switching element SW) is a circuit that stores a binary pixel signal (digital signal) Sig supplied from the horizontal driver 3 to the signal line S in the pixel memory MA, and is a switching element of an n-type transistor. It is equipped with Q7.
  • the switching element Q7 has an input end connected to the signal line S, an output end connected to the pixel memory MA, and a control end connected to the scanning line G. When the scanning signal Gate is supplied to the scanning line G, the switching element Q7 is turned on, and the pixel signal Sigma supplied to the signal line S is supplied to the pixel memory MA.
  • the switching elements Q1 to Q7 are, for example, all thin film transistors and are formed on the first substrate SUB1.
  • the first drive line DL1, the second drive line DL2, the first power supply wiring PL1, the second power supply wiring PL2, and the scanning line G are also formed on the first substrate SUB1, and the plurality of segment pixels SG arranged in the first direction X are formed. It is connected to the pixel circuit PC.
  • the signal line S is also formed on the first substrate SUB1 and is connected to a pixel circuit PC of a plurality of segment pixels SG arranged in the second direction Y.
  • At least one of the first drive line DL1, the second drive line DL2, the first power supply wiring PL1, and the second power supply wiring PL2 may be formed along the signal line S, and in that case, the wiring is the first. It is connected to a pixel circuit PC of segment pixels SG arranged in two directions.
  • the display device 1 including the sub-pixel SP composed of a plurality of segment pixels SG individually controls the display / non-display of each segment pixel SG in the digital mode, whereby the gradation of the sub-pixel SP is controlled. ..
  • the digital mode is a method of controlling on / off (or bright / dark display, or lighting / non-lighting) of the segment pixel SG based on the pixel signal Sig stored in the pixel memory MA.
  • the pixel memory MA when the pixel memory MA is set to the High level (high potential level, hereinafter referred to as “H level”), the segment pixel SG is turned on (displayed in white), and the pixels are displayed.
  • H level high potential level
  • the white display indicates a state in which the segment pixel SG is turned on, and when the segment pixel SG has the color filter CF, the color corresponding to the color filter CF is displayed. become.
  • a mode in which the segment pixel SG is displayed in white when it is on and is in a black state when it is off is called a normal black mode
  • a mode in which the segment pixel SG is displayed in black when it is on and is displayed in white when it is off is called a normal black mode. Called normal white mode.
  • the display period in which one corresponding to the signal Sig (H level or L level) is selectively supplied to the pixel electrode PE is repeated. It may not be necessary to change the display for a long period of time depending on the display state and the mode of the user. In this case, each segment pixel SG executes display based on the pixel signal Sig stored in the pixel memory MA, and the display state is maintained for a long period of time. Therefore, during such a period, it is not necessary to provide a recording period (refresh of each pixel) as described above, and power consumption is saved by that amount.
  • the common electrode CE is supplied with an alternating current having a predetermined cycle.
  • a current (xFRP) having a phase opposite to that of the alternating current is supplied to the first drive line DL1.
  • xFRP alternating current having a phase opposite to that of the alternating current
  • the same current (FRP) as the AC current having the above-mentioned predetermined period is supplied to the second drive line DL2.
  • the switching element Q1 is turned on and the switching element Q2 is turned off. Therefore, the first drive signal xFRP of the first drive line DL1 is supplied to the pixel electrode PE via the selection signal line SS, and the segment pixel SG is turned on.
  • the switching element Q1 is turned off and the switching element Q2 is turned on. Therefore, the second drive signal FRP of the second drive line DL2 is supplied to the pixel electrode PE via the selection signal line SS, and the segment pixel SG is turned off.
  • the on / off of the segment pixel SG is controlled by setting the drive potential of the segment pixel SG to the potential corresponding to the pixel signal Sigma stored in the pixel memory MA.
  • a group of segment pixels SG arranged in the first direction X in the display unit DA will be referred to as horizontal lines. Further, the period required for writing the pixel signal Sig to one horizontal line will be described as a horizontal period.
  • FIG. 9 is a diagram showing a schematic configuration of the horizontal driver 3.
  • the horizontal driver 3 includes a plurality of first shift registers SRA1 to SRA4 and a plurality of line memories MB1 to MB4 corresponding to each of the first shift registers SRA1 to SRA4.
  • the first shift register SRA and the line memory MB are connected by two wirings L1 and L2 (pixel signal supply lines), respectively.
  • a signal line S extending toward each of the two pixel strings corresponding to red, the two pixel strings corresponding to green, and the two pixel strings corresponding to blue is connected to each line memory MB.
  • the output sp of the first shift register SRA is supplied to the wiring L1.
  • the output xsp of the first shift register SRA is supplied to the wiring L2.
  • the first shift register SRA and the line memory MB operate using the power supply voltages VDD1 and VSS as the drive power supply.
  • the first shift register SRA takes in the output pulse so of the first shift register SRA in the previous stage and latches the output pulse so.
  • the first shift register SRA2 takes in the output pulse so1 of the first shift register SRA1 located in the previous stage and latches it.
  • the output pulse so1 of the first shift register SRA1 in the previous stage is H level
  • the output sp2 of the first shift register SRA2 becomes H level
  • the output xsp2 of the first shift register SRA2 becomes L level.
  • the output pulse so1 of the first shift register SRA1 in the previous stage is L level
  • the output sp2 of the first shift register SRA2 is L level
  • the output xsp2 of the first shift register SRA2 is H level.
  • the output sp2 of the first shift register SRA2 is output as an output pulse so2 to the first shift register SRA3 of the next stage. Further, the outputs sp2 and xsp2 of the first shift register SRA2 are supplied to the line memory MB2 as sampling pulses. Although the focus here is on the first shift register SRA2, the other first shift registers SRA also operate in the same manner.
  • Data buses DBL1 to DBL6 extend between the first shift register SRA and the line memory MB.
  • the data buses DBL1 to DBL6 are connected to each line memory MB, and the image data Data of each pixel row serially supplied is sequentially supplied to each line memory MB.
  • the data buses DBL1 and DBL4 supply the image data Data1 and Data4 of the red pixel row to the line memory MB.
  • the data buses DBL2 and DBL5 supply the image data Data2 and Data5 of the green pixel row to the line memory MB.
  • the data buses DBL3 and DBL6 supply the image data Data3 and Data6 of the blue pixel row to the line memory MB. It should be noted that each image data includes binary digital data.
  • the data bus DBL1 to The image data Data1 to Data6 supplied to the DBL6 are supplied to the line memory MB.
  • the shift registers SRA1 to SRA4 drive the line memory MB in order, and the pixel signal Sig based on the image data Data is latched in each line memory MB.
  • the pixel signal Sig output to each pixel row (horizontal line) arranged in the first direction X is latched in the line memory MB.
  • FIG. 10 is a diagram showing a schematic configuration of the vertical driver 4.
  • the vertical driver 4 includes a plurality of second shift registers SRB1 and SRB2, and two buffer circuits BF1 and BF2 connected to each of the second shift registers SRB1 and SRB2.
  • the second shift register SRB and the buffer circuits BF1 and BF2 are connected by two wires L3 and L4, respectively.
  • the output sp of the second shift register SRB is supplied to the wiring L3.
  • the output xsp of the second shift register SRB is supplied to the wiring L4.
  • the second shift register SRB and the buffer circuits BF1 and BF2 operate with a high potential level power supply voltage VDD2 and a low potential level power supply voltage VSS as drive power supplies.
  • VDD2 high potential level power supply voltage
  • VSS low potential level power supply voltage
  • the second shift register SRB2 takes in the output pulse so1 of the second shift register SRB1 located in the previous stage and latches it.
  • the output pulse so1 of the second shift register SRB1 in the previous stage is H level
  • the output sp2 of the second shift register SRB2 becomes H level
  • the output sp2 of H level becomes the buffer circuits BF1 and BF2 via the wiring L3. Is supplied to.
  • the output xsp2 of the second shift register SRB2 becomes the L level
  • the output xsp2 of the L level is supplied to the buffer circuits BF1 and BF2 via the wiring L4.
  • the output sp2 of the second shift register SRB2 becomes L level, and the output sp2 of L level becomes the buffer circuits BF1 and BF2 via the wiring L3. Is supplied to. Further, in this case, the output xsp2 of the second shift register SRB2 becomes the H level, and the output xsp2 of the H level is supplied to the buffer circuits BF1 and BF2 via the wiring L4.
  • the output sp2 of the second shift register SRB2 is output as an output pulse so2 to the second shift register SRB of the next stage. Further, as described above, the outputs sp2 and xsp2 of the second shift register SRB are supplied to the buffer circuits BF1 and BF2 as sampling pulses. Although the focus here is on the second shift register SRB2, the other second shift registers SRB also operate in the same manner.
  • the enable signal ENB1 is supplied to the buffer circuit BF1.
  • the enable signal ENB2 is supplied to the buffer circuit BF2.
  • the buffer circuit BF1 is, for example, a scan connected to the buffer circuit BF1 in response to the output sp of the second shift register SRB being the H level, the output xsp being the L level, and the enable signal ENB1 being supplied.
  • the H level scanning signal Gate is supplied to the line G.
  • the buffer circuit BF2 is, for example, a scan connected to the buffer circuit BF2 in response to the output sp of the second shift register SRB being the H level, the output xsp being the L level, and the enable signal ENB2 being supplied.
  • the H level scanning signal Gate is supplied to the line G.
  • the switching element Q7 is turned on. According to this, in these segment pixels SG, the pixel signal Sigma supplied to the signal line S can be written to the pixel memory MA.
  • the effect of the display device 1 according to the present embodiment will be described using a general display device as a comparative example.
  • the comparative example is for explaining a part of the effect that the display device 1 according to the present embodiment can exert, and the configuration and the effect common to the comparative example and the present embodiment can be described from the scope of the present invention. It is not an exclusion.
  • a detection electrode for detecting a user's touch is often arranged in a display unit. According to this, it is possible to detect the user's touch on the image displayed on the display unit. However, if a plurality of detection electrodes are arranged on the display unit, the slit between the two adjacent detection electrodes may be visually recognized as unevenness.
  • the slit accompanying the formation of the detection electrode is not formed in the display portion, and the streak does not occur.
  • a liquid crystal layer LC exists between the detection electrode Rx arranged in the non-display unit NDA and the peripheral circuit, and the orientation state of the liquid crystal molecules contained in the liquid crystal layer LC is the potential of the peripheral circuit. May change locally due to.
  • the electrodes face each other, a certain parasitic capacitance is generated between the detection electrode and the horizontal driver, but if the orientation state of the liquid crystal molecule, which is a dielectric, changes locally, Only that portion has a different parasitic capacitance from the other portions, and the detection electrode Rx detects the capacitance change, which may cause erroneous touch detection.
  • the shield electrode SE having a predetermined potential is arranged between the detection electrode RX and the horizontal driver 3 (horizontal driver 3 including the line memory MB), so that the shield is shielded.
  • the influence of the horizontal driver 3 on the detection electrode RX can be blocked, the capacitance formed between the detection electrode RX and the shield electrode SE can be kept constant, and is included in the liquid crystal layer LC. It suppresses that the orientation state of the liquid crystal molecule changes locally, and suppresses that the detection electrode RX detects a local volume change. According to this, it is possible to suppress a decrease in touch detection accuracy and reduce erroneous touch detection.
  • one frame in order to reduce the above-mentioned false detection of touch, one frame is provided with a display period for driving a peripheral circuit to display an image and a touch period for detecting touch. It is known that the influence of the peripheral circuit on the detection electrode is suppressed by stopping the peripheral circuit during the touch period.
  • the shield electrode SE can block the influence of the horizontal driver 3 on the detection electrode RX, one frame is displayed as a display period and a touch period as in a general display device. There is no need to divide it into.
  • a method of driving the display device 1 will be described with reference to FIG.
  • FIG. 11 is a timing chart showing an example of the driving method of the display device 1.
  • the vertical period tVD is started after the back pouch period tBP.
  • the vertical driver 4 receives a scan line in response to the input of the vertical start pulse VST, the vertical clock pulse VCK, the enable signals ENB1 and ENB2 supplied from the control device, as shown in FIG.
  • the operation of sequentially supplying the H-level scanning signals Gate1 to Gaten to G1 to Gn is executed.
  • the horizontal driver 3 is a pixel based on the image data Data latched in the line memory MB in response to the input of the horizontal start pulse HST and the horizontal clock pulse HCK supplied from the control device. While supplying the signal sig to the signal line S, a normal operation (normal operation) of latching the pixel signal sig based on the image data Data of the next horizontal line to the line memory MB is executed.
  • a drive pulse is input from the control device to the detection electrode RX at an arbitrary timing.
  • the detection electrode RX reads out a detection signal in response to the input of the drive pulse and outputs the detection signal to the control device.
  • the control device can discriminate the touched detection electrode RX from the plurality of detection electrodes RX arranged in the display device 1.
  • the GND voltage is always supplied to the shield electrode SE, and the potential is fixed. According to this, the shield electrode SE can block the influence of the horizontal driver 3 on the detection electrode RX.
  • the shield electrode SE can block the influence of the horizontal driver 3 on the detection electrode RX, one frame is displayed like a general display device. It is possible to obtain the advantage that it is not necessary to divide into a period and a touch period. In other words, it is possible to obtain the advantage that it is not necessary to synchronize the touch detection operation using the detection electrode RX with the display operation for displaying an image.
  • a signal having the same phase as the drive pulse may be input to the shield electrode SE at the timing when the drive pulse is input to the detection electrode RX. According to this, the capacitance formed between the detection electrode RX and the shield electrode SE can be canceled, and the S / N ratio can be improved as compared with the drive method shown in FIG. ..
  • the detection electrode RX is arranged on the main surface 20A side of the transparent substrate 20 (in other words, it is arranged in the same layer as the common electrode CE).
  • the detection electrode RX may be arranged on the main surface 20B side of the transparent substrate 20.
  • the shield electrode SE may be arranged on the first substrate SUB1 side as in the case of FIG. 6, but preferably, the main surface 20A side of the transparent substrate 20 of the second substrate SUB2, more specifically, It is better to arrange it in the same layer as the common electrode CE on the display unit DA side.
  • the capacitance formed between the shield electrode SE and the horizontal driver 3 can be reduced, and the power consumption can be suppressed.
  • the shield electrode SE is electrically connected to the shield electrode terminal portion ST and the shield electrode wiring SL by the beads 31 mixed in the seal 30. Will be done.
  • the adhesive layer OCA and the polarizing plate PP are arranged on the detection electrode RX, and the detection electrode RX is protected by these layers. Even with the configuration shown in FIG. 13 described above, since the shield electrode SE is still arranged between the detection electrode RX and the horizontal driver 3, the shield electrode SE is horizontal with respect to the detection electrode RX. The influence of the driver 3 can be blocked, and the deterioration of the touch detection accuracy can be suppressed.
  • the detection electrode RX is arranged only in the non-display unit NDA, but as shown in FIG. 14, it is arranged in the non-display unit NDA.
  • one detection electrode RX may be further arranged on the display unit DA.
  • One detection electrode RX of the display unit DA is arranged on the main surface 20B side of the transparent substrate 20, for example, and covers the entire display unit DA.
  • the adhesive layer OCA and the polarizing plate PP are arranged on one detection electrode RX of the display unit DA, and the detection electrode RX is protected by these layers.
  • the detection electrode RX Since there is only one detection electrode RX arranged on the display unit DA, the above-mentioned slit does not exist, and streaks caused by the slit do not occur. On the other hand, since there is only one detection electrode RX arranged on the display unit DA, the detection electrode RX cannot determine which position of the display unit DA is touched, but the display unit DA is touched. Since it is possible to determine whether or not the display device 1 has been touched, for example, it is possible to implement a function of causing the display device 1 to execute a specific operation when the display unit DA is touched.
  • the shield electrode SE is still arranged between the detection electrode RX and the horizontal driver 3 in the non-display unit NDA, the influence of the horizontal driver 3 on the detection electrode RX in the shield electrode SE is affected. It can be blocked, and it is also possible to suppress a decrease in touch detection accuracy. That is, according to the configuration shown in FIG. 14, one detection electrode RX arranged in the display unit DA is used while suppressing a decrease in the touch detection accuracy of the plurality of detection electrodes RX arranged in the non-display unit NDA. It is possible to realize the implementation of the above-mentioned functions.
  • the display device 1 with a touch detection function using the self-capacity method has been described, but the present invention is not limited to this, and one is arranged in the display unit DA, for example, as shown in FIG.
  • the electrode As the drive electrode TX and the plurality of electrodes arranged in the non-display unit NDA as the detection electrode RX, it is possible to realize the display device 1 with the touch detection function of the mutual capacitance method.
  • the adhesive layer OCA and the polarizing plate PP are arranged on the drive electrode TX, and the drive electrode TX is protected by these layers. Even in the case shown in FIG.
  • the shield electrode SE since the shield electrode SE is still arranged between the detection electrode RX and the horizontal driver 3, the influence of the horizontal driver 3 on the detection electrode RX in the shield electrode SE is the same. Can be blocked, and it is possible to suppress a decrease in touch detection accuracy.
  • the positions of the detection electrode RX and the drive electrode TX may be interchanged with each other.
  • the present invention is not limited to this, and the first substrate SUB1 is not limited thereto.
  • the second substrate SUB2 may be adhered to each other by a seal in which the beads 31 are not mixed.
  • the conduction between the first substrate SUB1 and the second substrate SUB2 is realized by adding a conductive material only to the portion to be conductive and surrounding the periphery with a seal. According to this, even if the detection electrode RX is superimposed on the contact hole CH through which the shield electrode SE passes in a plan view, the detection electrode RX and the shield electrode SE are not electrically connected. Therefore, for example, as shown in FIG. 16, the shape of the detection electrode RX can be all arcuate, and the touch-detectable region can be expanded.
  • the shield electrode SE is arranged so as to surround the display unit DA, but as shown in FIG. 17, for example, it is arranged only at a position where it overlaps with the horizontal driver 3 in a plan view. It may be. According to such a configuration, the shield electrode SE can at least block the influence of the horizontal driver 3 on the detection electrode RX.
  • the wiring is not limited to this, and various wirings may be arranged from the inside to the outside in the order of the detection electrode wiring RL, the shield electrode wiring SL, and the common electrode wiring CL, for example, as shown in FIG.
  • the detection electrode terminal portion RT is arranged in the region surrounded by the alternate long and short dash line
  • the shield electrode terminal portion ST is arranged in the region surrounded by the dotted line
  • the common electrode terminal portion CT is arranged in the region surrounded by the thick line.
  • the contact hole CHS and a large number of contact hole CHCs for connecting the common electrode wiring CL and the common electrode terminal portion CT are arranged in a straight line in the direction along the outer periphery of the display device 1.
  • the shield electrode wiring SL is provided with a branch portion SLb that branches from the main body portion SLa and is aligned in the same linear shape as the detection electrode wiring RL and the common electrode wiring CL. There is.
  • the branch portion SLb is provided side by side with the main body portion SLa, and the branch portion SLb and the main body portion SLa are connected to each other via a plurality of connection portions SLc.
  • the contact holes CHR, CHS and CHC can be arranged in a straight line in the direction along the outer circumference of the display device 1.
  • the display device 1 surrounds the display unit DA in which a plurality of pixels PX (sub-pixel SP, segment pixel SG) including the pixel memory MA capable of storing the digital signal Sig are arranged, and the display unit DA.
  • a shield electrode SE which is arranged between the 3 and the plurality of detection electrodes RX and has a predetermined potential, is provided.
  • the shield electrode SE in which a constant voltage is always supplied and the potential is fixed is arranged between the detection electrode RX and the horizontal driver 3, the shield electrode SE is horizontal with respect to the detection electrode RX.
  • the influence of the driver 3 can be blocked, the capacitance formed between the detection electrode RX and the shield electrode SE can be kept constant, and the orientation state of the liquid crystal molecules contained in the liquid crystal layer LC can be localized. It suppresses the change to the detection electrode RX and suppresses the detection of the local capacitance change. According to this, it is possible to suppress a decrease in touch detection accuracy.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

画像を表示する際の表示品位とタッチによる優れた操作性との両立を実現することが可能な表示装置を提供すること。　実施形態によれば、表示装置は、デジタル信号を記憶可能なメモリを備える複数の画素が配置された表示部と、表示部を囲む非表示部と、非表示部に配置され、複数のメモリにデジタル信号を供給する第１ドライバと、第１ドライバと対向して配置される複数のタッチ検出電極と、第１ドライバと複数のタッチ検出電極との間に配置され、所定電位を有するシールド電極と、を備える。

Description

表示装置
　本発明の実施形態は、表示装置に関する。
　近年、タッチ検出機能付きのウェアラブルデバイス（例えば腕時計型のウェアラブルデバイス、眼鏡型のウェアラブルデバイス等）が徐々に普及してきている。このようなウェアラブルデバイスでは、画像を表示する際の表示品位と、タッチによる優れた操作性との両立が求められており、種々様々な開発が進められている。
特開２０１９－６１５６３号公報
　そこで、本開示は、画像を表示する際の表示品位とタッチによる優れた操作性との両立を実現することが可能な表示装置を提供することを目的の一つとする。
　一実施形態によれば、表示装置は、デジタル信号を記憶可能なメモリを備える複数の画素が配置された表示部と、前記表示部を囲む非表示部と、前記非表示部に配置され、前記複数のメモリにデジタル信号を供給する第１ドライバと、前記第１ドライバと対向して配置される複数のタッチ検出電極と、前記第１ドライバと前記複数のタッチ検出電極との間に配置され、所定電位を有するシールド電極と、を具備する。
　本実施形態によれば、画像を表示する際の表示品位とタッチによる優れた操作性との両立を実現することが可能な表示装置を提供することができる。
図１は、一実施形態に係る表示装置の一構成例を示す平面図である。 図２は、同実施形態に係る表示装置の第１基板の構成例を示す平面図である。 図３は、同実施形態に係る表示装置の第２基板の構成例を示す平面図である。 図４は、同実施形態に係る表示装置の一部構成を説明するための平面図である。 図５は、図４に示すＡ－Ｂ線により切断された表示装置の断面図である。 図６は、図４に示すＣ－Ｄ線により切断された表示装置の断面図である。 図７は、図４に示すＥ－Ｆ線により切断された表示装置の断面図である。 図８は、同実施形態に係るセグメント画素の回路構成例を示す図である。 図９は、同実施形態に係る水平ドライバの概略構成例を示す図である。 図１０は、同実施形態に係る垂直ドライバの概略構成例を示す図である。 図１１は、同実施形態に係る表示装置の駆動方法の一例を示すタイミングチャートである。 図１２は、同実施形態に係る表示装置の駆動方法の別の例を示すタイミングチャートである。 図１３は、同実施形態に係る表示装置の別の構成例を示す断面図である。 図１４は、同実施形態に係る表示装置のさらに別の構成例を示す断面図である。 図１５は、同実施形態に係る表示装置のさらに別の構成例を示す断面図である。 図１６は、同実施形態に係る表示装置の第２基板の別の構成例を示す平面図である。 図１７は、同実施形態に係る表示装置の第１基板の別の構成例を示す平面図である。 図１８は、同実施形態に係る表示装置の配線配置の一例を説明するための平面図である。
　いくつかの実施形態につき、図面を参照しながら説明する。
　なお、開示はあくまで一例に過ぎず、当業者において、発明の趣旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実施の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
　本実施形態においては、表示装置の一例として、タッチ検出機能付きの表示装置について説明する。タッチ検出方式には、光学式、抵抗式、静電容量方式、電磁誘導方式などの種々の方式がある。上記した各種検出方式のうちの静電容量方式は、物体（例えば指など）の近接または接触に起因して静電容量が変化することを利用する検出方式である。本実施形態では、主に、静電容量方式を利用したタッチ検出機能付きの表示装置について説明する。
　なお、静電容量方式は、互いに離間した状態で配置された送信電極（駆動電極）と受信電極（検出電極）との間に電界を発生させ、物体の近接または接触に伴う当該電界の変化を検出する相互容量方式と、単一の電極を用いて、物体の近接または接触に伴う静電容量の変化を検出する自己容量方式とを含む。本実施形態では、主に、自己容量方式を利用したタッチ検出機能付きの表示装置について説明する。
　図１は、本実施形態の表示装置１の一構成例を示す平面図である。一例では、第１方向Ｘ、第２方向Ｙ、および第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘおよび第２方向Ｙは、表示装置１を構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置１の厚さ方向に相当する。本明細書においては、第３方向Ｚを示す矢印の先端に向かう方向を上方向、当該矢印の先端から反対に向かう方向を下方向と称することもある。また、第３方向Ｚを示す矢印の先端側に表示装置１を観察する観察位置がある。この観察位置から、第１方向Ｘおよび第２方向Ｙで規定されるＸ－Ｙ平面に向かって見ることを平面視と言う。
　図１に示すように、表示装置１は、画像を表示する表示部ＤＡと、表示部ＤＡを囲む額縁状の非表示部ＮＤＡとを備えている。表示部ＤＡは、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが重畳する領域のうち、画像が表示される領域に相当する。表示部ＤＡには画素ＰＸが配置されている。具体的には、表示部ＤＡには、多数の画素ＰＸが第１方向Ｘおよび第２方向Ｙに沿ってマトリクス状に配列されている。本実施形態において、画素ＰＸは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の副画素ＳＰを含む。また、各副画素ＳＰは、複数のセグメント画素ＳＧを有する。各セグメント画素ＳＧは、面積の異なる画素電極ＰＥを有しており、これら複数のセグメント画素ＳＧの表示／非表示状態を切り替えることで、副画素ＳＰごとに階調が形成される。非表示部ＮＤＡは、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが重畳する領域のうち、表示部ＤＡの外側の領域に相当する。詳細については後述するが、第１基板ＳＵＢ１および第２基板ＳＵＢ２は、シールにより接着される。このシールの中には金属でコーティングされたビーズが混ぜ込まれており、当該ビーズが第１基板ＳＵＢ１側の電極と第２基板ＳＵＢ２側の電極とに当接することにより電極間での導通が図られ、これら電極は電気的に接続される。
　なお、本実施形態では、表示部ＤＡが円形状であり、かつ、表示部ＤＡを囲む非表示部ＮＤＡもまた同系統の形状である場合を例示しているが、これに限定されず、表示部ＤＡは円形状でなくてもよいし、非表示部ＮＤＡは表示部ＤＡとは異なる系統の形状であってもよい。例えば、表示部ＤＡと非表示部ＮＤＡのいずれかが多角形状であってもよい。あるいは、表示部ＤＡが円形または矩形状の場合に、非表示部ＮＤＡが表示部ＤＡとは異なる系統の形状である矩形または円形状であってもよい。
　図１に示すように、表示装置１は、非表示部ＮＤＡにおいて、フレキシブル配線基板２と、水平ドライバ３と、垂直ドライバ４とを備えている。水平ドライバ３および垂直ドライバ４は、各々から延出する配線（図示せず）を介して、フレキシブル配線基板２と電気的に接続されている。水平ドライバ３および垂直ドライバ４は、フレキシブル配線基板２を介して電気的に接続された制御装置（図示せず）によりその動作が制御される。水平ドライバ３は、表示部ＤＡの下方の縁部に沿う円弧形状を有している。また、垂直ドライバ４は、表示部ＤＡの左方の縁部に沿う円弧形状を有している。なお、水平ドライバ３は、信号線駆動回路、ソースドライバ、あるいは、第１ドライバなどと言い換えることもできる。また、垂直ドライバ４は、走査線駆動回路、ゲートドライバ、あるいは、第２ドライバなどと言い換えることもできる。
　図１において拡大して示すように、セグメント画素ＳＧは、スイッチング素子ＳＷ、画素回路ＰＣ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣなどを備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇおよび信号線Ｓと電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだセグメント画素ＳＧの各々におけるスイッチング素子ＳＷと電気的に接続されている。信号線Ｓは、第２方向Ｙに並んだセグメント画素ＳＧの各々におけるスイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥは、画素回路ＰＣを介して、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。走査線Ｇは上記した垂直ドライバ４と電気的に接続され、信号線Ｓは上記した水平ドライバ３と電気的に接続されている。
　なお、本実施形態では、各副画素ＳＰが複数のセグメント画素ＳＧを有する場合について説明するが、これに限定されず、各副画素ＳＰは一つのセグメント画素ＳＧを有するとしてもよい。この場合、副画素ＳＰが、図１において拡大して示したセグメント画素ＳＧに相当し、スイッチング素子ＳＷ、画素回路ＰＣおよび画素電極ＰＥは、副画素ＳＰごとに形成される。
　図２は、本実施形態の表示装置１の第１基板ＳＵＢ１の構成例を示す平面図である。図２に示すように、第１基板ＳＵＢ１には、水平ドライバ３と、垂直ドライバ４と、二つのシールド電極ＳＥ１およびＳＥ２と、二つの共通電極端子部ＣＴ１およびＣＴ２と、複数の検出電極端子部ＲＴ１～ＲＴ８とが設けられている。
　シールド電極ＳＥ１およびＳＥ２は円弧形状を有し、表示部ＤＡを囲むように配置されている。シールド電極ＳＥ１およびＳＥ２は、水平ドライバ３および垂直ドライバ４と平面視において重畳する。シールド電極ＳＥ１の両端部近辺にはコンタクトホールＣＨ１およびＣＨ２が形成され、シールド電極ＳＥ２の両端部近辺にはコンタクトホールＣＨ３およびＣＨ４が形成されている。シールド電極ＳＥ１およびＳＥ２は、コンタクトホールＣＨ１～ＣＨ４を介してシールド電極配線ＳＬに接続される。シールド電極配線ＳＬは、シールド電極ＳＥ１およびＳＥ２の円弧に沿って延出し、円状に形成される。シールド電極配線ＳＬは、シールド電極ＳＥ１およびＳＥ２とは平面視において重畳し、水平ドライバ３および垂直ドライバ４とは平面視において重畳しない。シールド電極ＳＥ１およびＳＥ２は、シールド電極配線ＳＬを介して、図１に示したフレキシブル配線基板２と電気的に接続され、シールド電極ＳＥ１およびＳＥ２には、一定の直流電圧（例えばグランド（ＧＮＤ）電圧）が供給される。つまり、シールド電極ＳＥ１およびＳＥ２の電位は固定されている。
　シールド電極ＳＥ１の両端部と、シールド電極ＳＥ２の両端部との間には、共通電極端子部ＣＴ１およびＣＴ２が配置されている。共通電極端子部ＣＴ１およびＣＴ２は、後述する共通電極ＣＥの一部と平面視において重畳するように配置され、表示部ＤＡと非表示部ＮＤＡの境界から、非表示部ＮＤＡに向けて延在している。共通電極端子部ＣＴ１およびＣＴ２は、第２基板ＳＵＢ２に配置される共通電極ＣＥと電気的に接続される。共通電極端子部ＣＴ１は、コンタクトホールＣＨ５を介して共通電極配線ＣＬ１に接続される。共通電極端子部ＣＴ２は、コンタクトホールＣＨ６を介して共通電極配線ＣＬ２に接続される。共通電極端子部ＣＴ１およびＣＴ２は、共通電極配線ＣＬ１およびＣＬ２を介して、図１に示したフレキシブル配線基板２と電気的に接続され、共通電極端子部ＣＴ１およびＣＴ２には、コモン電圧が供給される。これによれば、共通電極端子部ＣＴ１およびＣＴ２の電位を、後述する共通電極ＣＥの一部と同電位にすることが可能なため、共通電極ＣＥの一部にコモン電圧が供給された際に、共通電極ＣＥの一部と共通電極端子部ＣＴ１およびＣＴ２との間に位置する液晶分子が動いてしまい、タッチの誤検出が発生してしまうことを抑制することが可能である。
　なお、共通電極端子部ＣＴ１およびＣＴ２の幅（半径方向の長さ）は、シールド電極ＳＥ１およびＳＥ２の幅よりも大きい方が望ましく、共通電極端子部ＣＴ１およびＣＴ２が通るためのコンタクトホールＣＨ５およびＣＨ６は、シールド電極ＳＥ１およびＳＥ２が通るためのコンタクトホールＣＨ１～ＣＨ４よりも外側に形成される方が望ましい。これによれば、シールド電極配線ＳＬと、共通電極配線ＣＬ１およびＣＬ２とが、互いに交差しないようにすることができる。
　シールド電極ＳＥ１およびＳＥ２の外側には、複数の検出電極端子部ＲＴ１～ＲＴ８がシールド電極ＳＥ１およびＳＥ２を囲むように配置されている。検出電極端子部ＲＴ１～ＲＴ８は、それぞれ、第２基板ＳＵＢ２に配置される検出電極ＲＸ１～ＲＸ８と電気的に接続される。検出電極端子部ＲＴ１～ＲＴ８は、それぞれ、コンタクトホールＣＨ７～ＣＨ１４を介して検出電極配線ＲＬ１～ＲＬ８に接続される。検出電極端子部ＲＴ１～ＲＴ８は、検出電極配線ＲＬ１～ＲＬ８を介して、図１に示したフレキシブル配線基板２と電気的に接続され、検出電極配線ＲＬ１～ＲＬ８には、検出電極ＲＸ１～ＲＸ８により読み出された検出信号が出力される。
　なお、検出電極端子部ＲＴ１～ＲＴ８は、シールド電極ＳＥ１およびＳＥ２の両端部近辺の外周には配置されない方が望ましい。より詳しくは、検出電極端子部ＲＴ１～ＲＴ８は、シールド電極ＳＥ１およびＳＥ２が通るためのコンタクトホールＣＨ１～ＣＨ４と、検出電極端子部ＲＴ１～ＲＴ８が通るためのコンタクトホールＣＨ７～ＣＨ１４とが、表示部ＤＡの中心を通る同一直線上に並んで配置されないように、配置される方が望ましい。
　以上説明した図２においては、各種配線が、シールド電極配線ＳＬ、検出電極配線ＲＬ、共通電極配線ＣＬの順に、内側から外側に向かって配置されている場合を例示したが、これに限定されず、各種配線は互いに交差しなければ、図２とは異なる配置であっても構わない。
　図３は、本実施形態の表示装置１の第２基板ＳＵＢ２の構成例を示す平面図である。図３に示すように、第２基板ＳＵＢ２には、共通電極ＣＥと、複数の検出電極（タッチ検出電極）ＲＸ１～ＲＸ８とが設けられている。
　共通電極ＣＥは、表示部ＤＡの全面に亘って配置されている。また、共通電極ＣＥは、図２に示した第１基板ＳＵＢ１に配置された共通電極端子部ＣＴ１およびＣＴ２と平面視において重畳する位置にも配置される。つまり、表示部ＤＡの全面に亘って配置された共通電極ＣＥの一部は、表示部ＤＡから非表示部ＮＤＡに向けて延出し、当該延出した共通電極ＣＥの一部は、共通電極端子部ＣＴ１およびＣＴ２と平面視において重畳している。
　複数の検出電極ＲＸ１～ＲＸ８は、表示部ＤＡを囲んで配置されている。複数の検出電極ＲＸ１～ＲＸ８は、それぞれ、図２に示した複数の検出電極端子部ＲＴ１～ＲＴ８と平面視において重畳している。
　複数の検出電極ＲＸ１～ＲＸ８のうち、シールド電極ＳＥ１およびＳＥ２の両端部から離れて配置される検出電極端子部ＲＴ３，ＲＴ４，ＲＴ７，ＲＴ８に対応した検出電極ＲＸ３，ＲＸ４，ＲＸ７，ＲＸ８は、円弧形状を有している。一方で、複数の検出電極ＲＸ１～ＲＸ８のうち、シールド電極ＳＥ１およびＳＥ２の両端部近辺に配置される検出電極端子部ＲＴ１，ＲＴ２，ＲＴ５，ＲＴ６に対応した検出電極ＲＸ１，ＲＸ２，ＲＸ５，ＲＸ６は、円弧形状の一部が欠けた形状を有している。
　ここで、図４を参照して、シールド電極ＳＥの一方の端部近辺に配置された検出電極端子部ＲＴ１に対応した検出電極ＲＸ１について説明する。なお、図４では、図面が煩雑になるのを防ぐために一部構成の図示を省略している。
　図４に示すように、検出電極ＲＸ１は、円弧形状の一部が欠けた形状を有している。具体的には、検出電極ＲＸ１は、シールド電極ＳＥ１が通るためのコンタクトホールＣＨ１と平面視において重畳しないように（上記ビーズが当たって導通しないように）円弧形状の一部が欠けた形状を有している。これによれば、検出電極ＲＸ１がシールド電極ＳＥ１と電気的に接続されることを防ぐことが可能である。なお、検出電極ＲＸ１は、コンタクトホールＣＨ１が形成されている部分以外においては、シールド電極ＳＥ１と平面視において重畳する。
　以上説明した図４においては、検出電極ＲＸ１に着目したが、シールド電極ＳＥ１の他方の端部近辺に配置された検出電極端子部ＲＴ６に対応した検出電極ＲＸ６や、シールド電極ＳＥ２の両端部近辺に配置された検出電極端子部ＲＴ２およびＲＴ５に対応した検出電極ＲＸ２およびＲＸ５も、検出電極ＲＸ１と同様に、シールド電極ＳＥ１およびＳＥ２が通るためのコンタクトホールＣＨ２～ＣＨ４と平面視において重畳しないように、円弧形状の一部が欠けた形状を有している。これによれば、検出電極ＲＸ２，ＲＸ５，ＲＸ６が、シールド電極ＳＥ１およびＳＥ２と電気的に接続されることを防ぐことが可能である。
　図５は、図４に示すＡ－Ｂ線により切断された表示装置１の断面図である。以下では、表示部ＤＡ側の構成と、非表示部ＮＤＡ側の構成とのそれぞれについて説明する。
　表示装置１は、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、液晶層ＬＣとを備えている。第１基板ＳＵＢ１および第２基板ＳＵＢ２は、Ｘ－Ｙ平面と平行な平板状に形成されている。第１基板ＳＵＢ１および第２基板ＳＵＢ２は、平面視において重畳し、シール３０により接着されている。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に挟持され、シール３０によって封止されている。
　なお、本実施形態では、表示装置１が、バックライトが配置されない反射型の表示装置である場合を例示しているが、これに限定されず、表示装置１は、有機ＥＬを画素として採用した表示装置や、バックライトユニットが配置された透過型の表示装置であってもよい。あるいはまた、表示装置１は、反射型と透過型とを組み合わせた表示装置であってもよい。かかる表示装置としては、ＩＴＯなどの透明な導電膜と光を反射可能な金属膜とを組み合わせて画素電極を形成する構成や、金属製の画素電極間の隙間からバックライトからの光を透過させることで各画素の輝度を向上させる構成が挙げられる。これら構成の場合、バックライトユニットは、第１基板ＳＵＢ１の裏面に配置され、バックライトユニットと第１基板ＳＵＢ１との間に偏光板が設けられる。バックライトユニットとしては、種々の形態のバックライトユニットが利用可能であり、例えば、光源として発光ダイオード（ＬＥＤ）を利用したものや、冷陰極管（ＣＣＦＬ）を利用したもの、などが利用可能である。
　また、第２基板ＳＵＢ２の上には、偏光板やカバー部材などがさらに配置されてもよい。
　表示部ＤＡ側において、第１基板ＳＵＢ１は、図５に示すように、透明基板１０と、層間絶縁膜１１と、スイッチング素子ＳＷと、画素回路ＰＣと、平坦化膜１２と、画素電極ＰＥと、配向膜ＡＬ１とを備えている。第１基板ＳＵＢ１は、上記した構成の他に、図１に示した走査線Ｇや信号線Ｓなどを備えているが、図５ではこれらの図示を省略している。
　透明基板１０は、主面（下面）１０Ａと、主面１０Ａの反対側の主面（上面）１０Ｂと、を備えている。層間絶縁膜１１は、透明基板１０の主面１０Ｂの上に配置されている。スイッチング素子ＳＷおよび画素回路ＰＣは、層間絶縁膜１１の上に配置されている。平坦化膜１２は、少なくとも一つ以上の絶縁膜によって構成されており、スイッチング素子ＳＷおよび画素回路ＰＣを覆っている。画素電極ＰＥは、平坦化膜１２の上に配置され、平坦化膜１２に形成されたコンタクトホールを介して画素回路ＰＣに接続されている。スイッチング素子ＳＷ、画素回路ＰＣおよび画素電極ＰＥは、セグメント画素ＳＧ毎に配置されている。配向膜ＡＬ１は、画素電極ＰＥを覆い、液晶層ＬＣに接している。
　なお、図５においては、スイッチング素子ＳＷおよび画素回路ＰＣを簡略化して図示しているが、実際にはスイッチング素子ＳＷおよび画素回路ＰＣは半導体層や各層の電極を含んでいる。また、図５においては図示を省略しているが、スイッチング素子ＳＷと画素回路ＰＣとは電気的に接続されている。
　表示部ＤＡ側において、第２基板ＳＵＢ２は、図２に示すように、透明基板２０と、カラーフィルタＣＦと、オーバーコート層ＯＣと、共通電極ＣＥと、配向膜ＡＬ２とを備えている。
　透明基板２０は、主面（下面）２０Ａと、主面２０Ａの反対側の主面（上面）２０Ｂと、を備えている。透明基板２０の主面２０Ａは、透明基板１０の主面１０Ｂと対向している。カラーフィルタＣＦは透明基板２０の主面２０Ａ側に配置されている。カラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタ、などを含む。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。共通電極ＣＥは、複数の画素ＰＸに亘って配置され、第３方向Ｚにおいて複数の画素電極ＰＥと対向している。共通電極ＣＥはオーバーコート層ＯＣの上に配置されている。配向膜ＡＬ２は、共通電極ＣＥを覆い、液晶層ＬＣに接している。なお、図５では、表示部ＤＡ側の第２基板ＳＵＢ２の構成として、各セグメント画素ＳＧ（又は各カラーフィルタＣＦ）を区画する遮光膜が設けられていない構成を説明したが、各セグメント画素ＳＧを区画するために遮光膜が設けられ、この遮光膜がカラーフィルタＣＦの一部と重なる構成であってもよい。
　液晶層ＬＣは、主面１０Ａと主面２０Ａとの間に配置されている。
　透明基板１０および２０は、例えばガラス基材やプラスチック基板などの絶縁基板である。層間絶縁膜１１は無機絶縁膜である。平坦化膜１２は、例えばシリコン酸化物、シリコン窒化物、シリコン酸窒化物またはアクリル樹脂などの透明な絶縁材料によって形成されている。一例では、平坦化膜１２は、無機絶縁膜および有機絶縁膜を含んでいる。画素電極ＰＥは、反射電極として形成され、例えば、インジウム亜鉛酸化物（ＩＺＯ）、銀（Ａｇ）、インジウム亜鉛酸化物（ＩＺＯ）の三層積層構造になっている。共通電極ＣＥは、例えばインジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料によって形成された透明電極である。配向膜ＡＬ１およびＡＬ２は、Ｘ－Ｙ平面にほぼ平行な配向規制力を有する水平配向膜である。配向規制力は、ラビング処理により付与されてもよいし、光配向処理により付与されてもよい。
　非表示部ＮＤＡ側において、第１基板ＳＵＢ１は、図５に示すように、透明基板１０と、層間絶縁膜１１と、水平ドライバ３と、シールド電極配線ＳＬと、共通電極配線ＣＬ１（ＣＬ）と、平坦化膜１２と、シールド電極ＳＥ１（ＳＥ）と、配向膜ＡＬ１とを備えている。以下では、表示部ＤＡ側において既に説明した構成については、その詳しい説明を省略する。
　水平ドライバ３は、透明基板１０（層間絶縁膜１１）の上に配置されている。シールド電極配線ＳＬは、層間絶縁膜１１の上に配置されている。シールド電極配線ＳＬは、第３方向Ｚにおいてシール３０と対向する位置に配置される。共通電極配線ＣＬ１は、シールド電極配線ＳＬと同層に配置されており、第３方向Ｚにおいてシール３０と対向する位置であって、シールド電極配線ＳＬより外側の位置に配置されている。水平ドライバ３、シールド電極配線ＳＬおよび共通電極配線ＣＬ１は、平坦化膜１２によって覆われている。平坦化膜１２には、コンタクトホールＣＨ１（ＣＨ）が形成されている。コンタクトホールＣＨ１は、シールド電極配線ＳＬの上面を露出させている。
　シールド電極ＳＥ１は、表示部ＤＡ側に配置された画素電極ＰＥと同層に配置される。つまり、シールド電極ＳＥ１は、平坦化膜１２の上に配置され、コンタクトホールＣＨ１を通ってシールド電極配線ＳＬに接続される。シールド電極ＳＥ１は、第３方向Ｚにおいて水平ドライバ３と対向している。シールド電極ＳＥ１が画素電極ＰＥと同層に配置されることにより、画素電極ＰＥと同じ金属で一度に製膜することが可能である。
　非表示部ＮＤＡ側において、第２基板ＳＵＢ２は、図５に示すように、透明基板２０と、遮光膜ＢＭと、オーバーコート層ＯＣと、検出電極ＲＸ１（ＲＸ）と、配向膜ＡＬ２とを備えている。以下では、表示部ＤＡ側において既に説明した構成については、その詳しい説明を省略する。
　遮光膜ＢＭは、透明基板２０の主面２０Ａ側に配置されている。遮光膜ＢＭは、非表示部ＮＤＡのほぼ全面に亘って配置されている。遮光膜ＢＭは、例えば、表示部ＤＡ側に配置されたカラーフィルタＣＦの一部と重なる遮光膜と同層に配置される。遮光膜ＢＭは、非表示部ＮＤＡに配置される各種配線に起因したぎらつきを抑制することが可能である。オーバーコート層ＯＣは表示領域のカラーフィルタＣＦと共に遮光膜ＢＭを覆っている。検出電極ＲＸ１はオーバーコート層ＯＣの上に配置されている。図５に示す構成においては、検出電極ＲＸ１は、表示部ＤＡ側の共通電極ＣＥと同層に配置されており、例えば共通電極ＣＥと同じ透明導電材料によって形成されている。配向膜ＡＬ２は表示領域の共通電極ＣＥと共に検出電極ＲＸを覆い、液晶層ＬＣに接している。図５に示す断面においては、検出電極ＲＸ１は、第３方向ＺにおいてコンタクトホールＣＨ１と対向する位置まで延在していない。検出電極ＲＸ１は、シールド電極ＳＥ１と対向して配置され、検出電極ＲＸ１とシールド電極ＳＥ１との間には液晶層ＬＣが配置されている。液晶層ＬＣはシール３０により封止されている。
　検出電極ＲＸは、少なくとも水平ドライバ３と垂直ドライバ４のいずれか一方と対向して配置されている。なお、図５中では、検出電極ＲＸ１は水平ドライバ３と対向している。
　シールド電極配線ＳＬおよび共通電極配線ＣＬ１は、例えば、Ｔｉ（チタン）およびＡｌ（アルミ）によって構成された二層積層構造を有している。シールド電極ＳＥ１は、例えばＩＴＯなどの透明導電材料によって形成されている。
　図６は、図４に示すＣ－Ｄ線により切断された表示装置１の断面図である。なお、表示部ＤＡ側の構成は、図５と同様であるため、ここではその詳しい説明を省略する。以下では、非表示部ＮＤＡ側の構成であって、図５と異なる構成について説明する。
　図６に示すように、第１基板ＳＵＢ１に配置された構成と、第２基板ＳＵＢ２に配置された構成とは、シール３０の中に混ぜ込まれた上記ビーズ３１により電気的に接続される。
　図６に示すように、検出電極配線ＲＬ１（ＲＬ）は、層間絶縁膜１１の上に配置されている。検出電極配線ＲＬ１は、第３方向Ｚにおいてシール３０と対向する位置に配置されている。シールド電極配線ＳＬは、検出電極配線ＲＬ１と同層に配置されており、第３方向Ｚにおいてシール３０と対向する位置であって、検出電極配線ＲＬ１より内側の位置に配置されている。共通電極配線ＣＬ１（ＣＬ）は、検出電極配線ＲＬ１およびシールド電極配線ＳＬと同層に配置されており、第３方向Ｚにおいてシール３０と対向する位置であって、検出電極配線ＲＬ１より外側の位置に配置されている。水平ドライバ３、検出電極配線ＲＬ１、シールド電極配線ＳＬおよび共通電極配線ＣＬ１は、平坦化膜１２によって覆われている。平坦化膜１２には、コンタクトホールＣＨ７（ＣＨ）が形成されている。コンタクトホールＣＨ７は、検出電極配線ＲＬ１の上面を露出させている。
　検出電極端子部ＲＴ１（ＲＴ）は、表示部ＤＡ側に配置された画素電極ＰＥと同層に配置される。つまり、検出電極端子部ＲＴ１は、平坦化膜１２の上に配置され、コンタクトホールＣＨ７を通って検出電極配線ＲＬ１に接続される。検出電極端子部ＲＴ１とシールド電極ＳＥ１とは同層に配置され、所定の間隔を空けて隣接している。
　図６に示す断面においては、検出電極ＲＸ１は、第３方向ＺにおいてコンタクトホールＣＨ７と対向する位置まで延在している。検出電極ＲＸ１は、導通材としても機能するシール３０を介して、検出電極端子部ＲＴ１および検出電極配線ＲＬ１と電気的に接続される。
　なお、検出電極配線ＲＬ１は、シールド電極配線ＳＬおよび共通電極配線ＣＬ１と同様に、例えば、Ｔｉ（チタン）およびＡｌ（アルミ）によって構成された二層積層構造を有している。
　図７は、図４に示すＥ－Ｆ線により切断された表示装置１の断面図である。なお、表示部ＤＡ側の構成は、図５および図６と同様であるため、ここではその詳しい説明を省略する。以下では、非表示部ＮＤＡ側の構成であって、図５および図６と異なる構成について説明する。
　図７に示すように、共通電極配線ＣＬ１（ＣＬ）は、層間絶縁膜１１の上に配置されている。共通電極配線ＣＬ１は、第３方向Ｚにおいてシール３０と対向する位置に配置されている。検出電極配線ＲＬ１（ＲＬ）およびシールド電極配線ＳＬは共に、共通電極配線ＣＬ１と同層に配置され、第３方向Ｚにおいてシール３０と対向する位置であって、共通電極配線ＣＬ１より内側の位置に配置されている。水平ドライバ３、共通電極配線ＣＬ１、検出電極配線ＲＬ１およびシールド電極配線ＳＬは、平坦化膜１２によって覆われている。平坦化膜１２には、コンタクトホールＣＨ５（ＣＨ）が形成されている。コンタクトホールＣＨ５は、共通電極配線ＣＬ１の上面を露出させている。
　共通電極端子部ＣＴ１（ＣＴ）は、表示部ＤＡ側に配置された画素電極ＰＥと同層に配置される。つまり、共通電極端子部ＣＴ１は、平坦化膜１２の上に配置され、コンタクトホールＣＨ５を通って共通電極配線ＣＬ１に接続される。共通電極端子部ＣＴ１は、表示部ＤＡと非表示部ＮＤＡとの境界から、非表示部ＮＤＡに向けて延在し、第３方向Ｚにおいて共通電極ＣＥと対向している。
　図７に示す断面においては、共通電極ＣＥは、第３方向ＺにおいてコンタクトホールＣＨ５と対向する位置まで延在している。共通電極ＣＥは、シール３０の中に混ぜ込まれた上記ビーズ３１により、共通電極端子部ＣＴ１および共通電極配線ＣＬ１と電気的に接続される。
　以上説明した図５～図７においては、液晶層ＬＣに含まれる液晶分子の配向を変化させるための電界の印加方向によって２つに分類される液晶モードが、いわゆる縦電界モードである場合の構成を例示しているが、本構成は、液晶モードがいわゆる横電界モードの場合にも適用可能である。上記した縦電界モードは、例えばＴＮ（Twisted Nematic）モードや、ＶＡ（Vertical Alignment）モードなどを含む。また、上記した横電界モードは、例えばＩＰＳ（In-Plane Switching）モードや、ＩＰＳモードの１つであるＦＦＳ（Fringe Field Switching）モードなどを含む。横電界モードを採用する場合、表示領域に設けられる共通電極は第１基板に設けられ、薄い絶縁層を介して画素電極と対向する。
　図８は、セグメント画素ＳＧの回路構成の一例を示す図である。図８に示すように、各セグメント画素ＳＧは、第１回路Ｃ１と、画素メモリＭＡと、第２回路Ｃ２とを備えている。なお、上記した画素回路ＰＣは、第１回路Ｃ１および画素メモリＭＡによって構成される。
　第１回路Ｃ１は、スイッチング素子Ｑ１およびＱ２を備えている。スイッチング素子Ｑ１およびＱ２はｎ型トランジスタである。スイッチング素子Ｑ１は、第１駆動線ＤＬ１に接続された入力端と、選択信号線ＳＳに接続された出力端と、画素メモリＭＡに接続された制御端と、を有している。スイッチング素子Ｑ２は、第２駆動線ＤＬ２に接続された入力端と、選択信号線ＳＳに接続された出力端と、画素メモリＭＡに接続された制御端と、を有している。第１駆動線ＤＬ１には、画像の表示信号である第１駆動信号ｘＦＲＰが供給される。第２駆動線ＤＬ２には、画像の非表示信号である第２駆動信号ＦＲＰが供給される。選択信号線ＳＳには、第１駆動信号ｘＦＲＰおよび第２駆動信号ＦＲＰのいずれか一方が供給される。
　画素メモリＭＡは、スイッチング素子Ｑ３～Ｑ６を備えている。スイッチング素子Ｑ３およびＱ４はｎ型トランジスタであり、スイッチング素子Ｑ５およびＱ６はｐ型トランジスタである。スイッチング素子Ｑ５およびＱ６の入力端には、第１電源配線ＰＬ１が接続されている。第１電源配線ＰＬ１には、高電位レベルの電源電圧ＶＤＤ１が供給される。一方で、スイッチング素子Ｑ３およびＱ４の入力端には、第２電源配線ＰＬ２が接続されている。第２電源配線ＰＬ２には、低電位レベルの電源電圧ＶＳＳが供給される。電源電圧ＶＳＳの電位は、電源電圧ＶＤＤの電位よりも低い。スイッチング素子Ｑ３およびＱ５の出力端がスイッチング素子Ｑ２の制御端に接続された第１インバータを構成し、スイッチング素子Ｑ４およびＱ６の出力端がスイッチング素子Ｑ１の制御端に接続された第２インバータを構成する。これらインバータは逆方向に並列接続されている。これら一対のインバータによって所謂Ｓ－ＲＡＭ構造のメモリが形成され、入力される画素信号Ｓｉｇがラッチされる。当該画素メモリＭＡにラッチされる画素信号Ｓｉｇに応じてスイッチング素子Ｑ１およびＱ２のいずれか一方が選択的にオンとなり、他方がオフとなる。
　第２回路Ｃ２（スイッチング素子ＳＷ）は、水平ドライバ３から信号線Ｓに供給される２値の画素信号（デジタル信号）Ｓｉｇを画素メモリＭＡに記憶させる回路であって、ｎ型トランジスタのスイッチング素子Ｑ７を備えている。スイッチング素子Ｑ７は、信号線Ｓに接続された入力端と、画素メモリＭＡに接続された出力端と、走査線Ｇに接続された制御端と、を有している。走査線Ｇに走査信号Ｇａｔｅが供給されると、スイッチング素子Ｑ７はオン状態となり、信号線Ｓに供給されている画素信号Ｓｉｇが画素メモリＭＡに供給される。
　スイッチング素子Ｑ１～Ｑ７は、例えばいずれも薄膜トランジスタであって、第１基板ＳＵＢ１に形成されている。第１駆動線ＤＬ１、第２駆動線ＤＬ２、第１電源配線ＰＬ１、第２電源配線ＰＬ２および走査線Ｇも第１基板ＳＵＢ１に形成されており、第１方向Ｘに並ぶ複数のセグメント画素ＳＧの画素回路ＰＣに接続されている。信号線Ｓも第１基板ＳＵＢ１に形成されており、第２方向Ｙに並ぶ複数のセグメント画素ＳＧの画素回路ＰＣに接続されている。なお、第１駆動線ＤＬ１、第２駆動線ＤＬ２、第１電源配線ＰＬ１、第２電源配線ＰＬ２の少なくともいずれかは信号線Ｓに沿って形成されていてもよく、その場合、かかる配線は第２方向に並ぶセグメント画素ＳＧの画素回路ＰＣに接続される。
　上述の如く複数のセグメント画素ＳＧからなる副画素ＳＰを備える表示装置１は、デジタルモードで各セグメント画素ＳＧの表示／非表示を個別に制御し、これによって副画素ＳＰの階調が制御される。デジタルモードは、画素メモリＭＡが記憶する画素信号Ｓｉｇに基づきセグメント画素ＳＧのオン／オフ（あるいは明表示／暗表示、又は点灯／非点灯ともいう）を制御する方式である。本実施形態では、表示装置１は、画素メモリＭＡがＨｉｇｈレベル（高電位レベル、以下では「Ｈレベル」と表記する）に設定されているときにセグメント画素ＳＧがオン（白表示）され、画素メモリＭＡがＬｏｗレベル（低電位レベル、以下では「Ｌレベル」と表記する）に設定されているときにセグメント画素ＳＧがオフ（黒表示）される場合を想定する。なお、白表示とは、セグメント画素ＳＧがオンしている状態のことを示し、当該セグメント画素ＳＧがカラーフィルタＣＦを有している場合は、当該カラーフィルタＣＦに応じた色が表示されることになる。なお、また、セグメメント画素ＳＧがオンの時に白表示となり、オフの時に黒状態となるモードをノーマリブラックモードと称し、セグメント画素ＳＧがオンの時に黒表示となりオフの時に白表示となるモードをノーマリホワイトモードと称する。
　デジタルモードにおいては、信号線Ｓに供給された２値の画素信号Ｓｉｇを画素メモリＭＡに記憶させる記憶期間と、第１駆動信号ｘＦＲＰおよび第２駆動信号ＦＲＰのうち画素メモリＭＡに記憶された画素信号Ｓｉｇ（ＨレベルまたはＬレベル）に対応する一方を選択的に画素電極ＰＥに供給する表示期間とが繰り返される。なお、表示状態や使用者の態様によっては、表示を長期にわたって変更させる必要がない場合がある。この場合、各セグメント画素ＳＧは、画素メモリＭＡに記憶されている画素信号Ｓｉｇに基づいて表示を実行し、その表示状態は長期にわたって維持される。したがって、かかる期間の間は、上述のごとき記録期間（各画素のリフレッシュ）を設ける必要がなく、その分だけ消費電力が節約される。
　表示期間において、共通電極ＣＥには所定周期の交流電流が供給されている。第１駆動線ＤＬ１には、当該交流電流と逆相の電流（ｘＦＲＰ）が供給される。かかる電流が画素電極ＰＥに供給されると、画素電極ＰＥおよび共通電極ＣＥ間に電界が発生し、その結果、液晶層ＬＣに含まれる液晶分子の配向状態は当該電界により変化する。一方で、第２駆動線ＤＬ２には、上記した所定周期の交流電流と同じ電流（ＦＲＰ）が供給されている。かかる電流が画素電極ＰＥに供給されると、画素電極ＰＥおよび共通電極ＣＥ間には電界が発生せず、その結果、液晶層ＬＣに含まれる液晶分子の配向状態は変化しないことになる。
　なお、共通電極ＣＥが固定電位の場合、第１駆動線ＤＬ１には、所定周期の交流電流が供給され、第２駆動線ＤＬ２には固定電位が供給される。
　表示期間においては、画素メモリＭＡがＨレベルに設定されている場合、スイッチング素子Ｑ１はオンされ、スイッチング素子Ｑ２はオフされる。このため、画素電極ＰＥには選択信号線ＳＳを介して、第１駆動線ＤＬ１の第１駆動信号ｘＦＲＰが供給され、セグメント画素ＳＧはオンされる。一方で、画素メモリＭＡがＬレベルに設定されている場合、スイッチング素子Ｑ１はオフされ、スイッチング素子Ｑ２はオンされる。このため、画素電極ＰＥには選択信号線ＳＳを介して、第２駆動線ＤＬ２の第２駆動信号ＦＲＰが供給され、セグメント画素ＳＧはオフされる。以上のように、セグメント画素ＳＧのオン／オフは、セグメント画素ＳＧの駆動電位を、画素メモリＭＡに記憶されている画素信号Ｓｉｇに対応する電位に設定することで制御される。
　以下の説明においては、表示部ＤＡにおいて第１方向Ｘに並ぶ一群のセグメント画素ＳＧを、水平ラインと称して説明する。また、１水平ラインへの画素信号Ｓｉｇの書き込みに要する期間を、水平期間と称して説明する。
　次に、図９を参照して、水平ドライバ３について説明する。図９は、水平ドライバ３の概略的な構成を示す図である。図９に示すように、水平ドライバ３は、複数の第１シフトレジスタＳＲＡ１～ＳＲＡ４と、第１シフトレジスタＳＲＡ１～ＳＲＡ４の各々に対応する複数のラインメモリＭＢ１～ＭＢ４とを備えている。第１シフトレジスタＳＲＡと、ラインメモリＭＢとは、２本の配線Ｌ１およびＬ２（画素信号供給線）によりそれぞれ接続されている。各ラインメモリＭＢには、赤色に対応する二つの画素列と、緑色に対応する二つの画素列と、青色に対応する二つの画素列とに向けて延びる信号線Ｓがそれぞれ接続されている。配線Ｌ１には、第１シフトレジスタＳＲＡの出力ｓｐが供給される。配線Ｌ２には、第１シフトレジスタＳＲＡの出力ｘｓｐが供給される。
　第１シフトレジスタＳＲＡおよびラインメモリＭＢは、電源電圧ＶＤＤ１およびＶＳＳを駆動電源として動作する。第１シフトレジスタＳＲＡは、水平クロックパルスＨＣＫが入力すると、前段の第１シフトレジスタＳＲＡの出力パルスｓｏを取り込み、当該出力パルスｓｏをラッチする。
　例えば、第１シフトレジスタＳＲＡ２は、水平クロックパルスＨＣＫが入力すると、前段に位置する第１シフトレジスタＳＲＡ１の出力パルスｓｏ１を取り込み、これをラッチする。この時、前段の第１シフトレジスタＳＲＡ１の出力パルスｓｏ１がＨレベルであれば、第１シフトレジスタＳＲＡ２の出力ｓｐ２はＨレベルとなり、第１シフトレジスタＳＲＡ２の出力ｘｓｐ２はＬレベルとなる。一方で、前段の第１シフトレジスタＳＲＡ１の出力パルスｓｏ１がＬレベルであれば、第１シフトレジスタＳＲＡ２の出力ｓｐ２はＬレベルとなり、第１シフトレジスタＳＲＡ２の出力ｘｓｐ２はＨレベルとなる。なお、第１シフトレジスタＳＲＡ２の出力ｓｐ２は、次段の第１シフトレジスタＳＲＡ３に出力パルスｓｏ２として出力される。また、第１シフトレジスタＳＲＡ２の出力ｓｐ２とｘｓｐ２とは、サンプリングパルスとして、ラインメモリＭＢ２に供給される。なお、ここでは、第１シフトレジスタＳＲＡ２に着目したが、その他の第１シフトレジスタＳＲＡも同様に動作する。
　第１シフトレジスタＳＲＡとラインメモリＭＢとの間には、データバスＤＢＬ１～ＤＢＬ６が延在している。データバスＤＢＬ１～ＤＢＬ６は、各ラインメモリＭＢに接続されており、シリアルに供給される各画素行の画像データＤａｔａを順に各ラインメモリＭＢに供給する。例えば、データバスＤＢＬ１、ＤＢＬ４が赤色の画素行の画像データＤａｔａ１、Ｄａｔａ４をラインメモリＭＢに供給する。データバスＤＢＬ２、ＤＢＬ５が緑色の画素行の画像データＤａｔａ２、Ｄａｔａ５をラインメモリＭＢに供給する。データバスＤＢＬ３、ＤＢＬ６が青色の画素行の画像データＤａｔａ３、Ｄａｔａ６をラインメモリＭＢに供給する。なお、各画像データは２値のデジタルデータを備えてなる。また、ここでは、第１シフトレジスタＳＲＡとラインメモリＭＢとの間に、６本のデータバスＤＢＬ１～ＤＢＬ６が延在している場合を例示したが、これに限定されず、第１シフトレジスタＳＲＡとラインメモリＭＢとの間には任意の本数のデータバスＤＢＬが延在するとして構わない。
　第１シフトレジスタＳＲＡにＨレベルの出力パルスｓｏが入力した時（換言すれば、第１シフトレジスタＳＲＡの出力ｓｐがＨレベルであり、出力ｘｓｐがＬレベルである時）、例えばデータバスＤＢＬ１～ＤＢＬ６に供給された画像データＤａｔａ１～Ｄａｔａ６がラインメモリＭＢに供給される。このように、シフトレジスタＳＲＡ１～ＳＲＡ４が順にラインメモリＭＢを駆動させ、各ラインメモリＭＢには画像データＤａｔａに基づく画素信号Ｓｉｇがラッチされる。これにより、第１方向Ｘに並ぶ各画素列（水平ライン）に出力される画素信号ＳｉｇがラインメモリＭＢにラッチされる。
　次に、図１０を参照して、垂直ドライバ４について説明する。図１０は、垂直ドライバ４の概略的な構成を示す図である。図１０に示すように、垂直ドライバ４は、複数の第２シフトレジスタＳＲＢ１およびＳＲＢ２と、第２シフトレジスタＳＲＢ１およびＳＲＢ２の各々と接続する二つのバッファ回路ＢＦ１およびＢＦ２と、を備えている。第２シフトレジスタＳＲＢと、バッファ回路ＢＦ１およびＢＦ２とは、２本の配線Ｌ３およびＬ４によりそれぞれ接続されている。配線Ｌ３には、第２シフトレジスタＳＲＢの出力ｓｐが供給される。配線Ｌ４には、第２シフトレジスタＳＲＢの出力ｘｓｐが供給される。
　第２シフトレジスタＳＲＢと、バッファ回路ＢＦ１およびＢＦ２とは、高電位レベルの電源電圧ＶＤＤ２と、低電位レベルの電源電圧ＶＳＳとを駆動電源として動作する。第２シフトレジスタＳＲＢは、垂直クロックパルスＶＣＫが入力すると、前段の第２シフトレジスタＳＲＢの出力パルスｓｏを取り込み、当該出力パルスｓｏをラッチする。
　例えば、第２シフトレジスタＳＲＢ２は、垂直クロックパルスＶＣＫが入力すると、前段に位置する第２シフトレジスタＳＲＢ１の出力パルスｓｏ１を取り込み、これをラッチする。この時、前段の第２シフトレジスタＳＲＢ１の出力パルスｓｏ１がＨレベルであれば、第２シフトレジスタＳＲＢ２の出力ｓｐ２はＨレベルとなり、Ｈレベルの出力ｓｐ２が配線Ｌ３を介してバッファ回路ＢＦ１およびＢＦ２に供給される。またこの場合、第２シフトレジスタＳＲＢ２の出力ｘｓｐ２はＬレベルとなり、Ｌレベルの出力ｘｓｐ２が配線Ｌ４を介してバッファ回路ＢＦ１およびＢＦ２に供給される。一方で、前段の第２シフトレジスタＳＲＢ１の出力パルスｓｏ１がＬレベルであれば、第２シフトレジスタＳＲＢ２の出力ｓｐ２はＬレベルとなり、Ｌレベルの出力ｓｐ２が配線Ｌ３を介してバッファ回路ＢＦ１およびＢＦ２に供給される。またこの場合、第２シフトレジスタＳＲＢ２の出力ｘｓｐ２はＨレベルとなり、Ｈレベルの出力ｘｓｐ２が配線Ｌ４を介してバッファ回路ＢＦ１およびＢＦ２に供給される。
　なお、第２シフトレジスタＳＲＢ２の出力ｓｐ２は、次段の第２シフトレジスタＳＲＢに出力パルスｓｏ２として出力される。また、上記したように、第２シフトレジスタＳＲＢの出力ｓｐ２とｘｓｐ２とは、サンプリングパルスとして、バッファ回路ＢＦ１およびＢＦ２に供給される。なお、ここでは、第２シフトレジスタＳＲＢ２に着目したが、その他の第２シフトレジスタＳＲＢも同様に動作する。
　バッファ回路ＢＦ１には、イネーブル信号ＥＮＢ１が供給される。バッファ回路ＢＦ２には、イネーブル信号ＥＮＢ２が供給される。バッファ回路ＢＦ１は、例えば、第２シフトレジスタＳＲＢの出力ｓｐがＨレベルであり出力ｘｓｐがＬレベルであり、かつ、イネーブル信号ＥＮＢ１が供給されたことに応じて、バッファ回路ＢＦ１に接続された走査線ＧにＨレベルの走査信号Ｇａｔｅを供給する。バッファ回路ＢＦ２は、例えば、第２シフトレジスタＳＲＢの出ｓｐがＨレベルであり出力ｘｓｐがＬレベルであり、かつ、イネーブル信号ＥＮＢ２が供給されたことに応じて、バッファ回路ＢＦ２に接続された走査線ＧにＨレベルの走査信号Ｇａｔｅを供給する。Ｈレベルの走査信号Ｇａｔｅが供給された走査線Ｇに接続されたセグメント画素ＳＧにおいては、スイッチング素子Ｑ７がオンされる。これによれば、これらセグメント画素ＳＧでは、信号線Ｓに供給された画素信号Ｓｉｇを画素メモリＭＡに書き込むことができる。
　以下では、一般的な表示装置を比較例にして、本実施形態に係る表示装置１の効果について説明する。なお、比較例は、本実施形態に係る表示装置１が奏し得る効果の一部を説明するためのものであって、比較例と本実施形態とで共通する構成や効果を本願発明の範囲から除外するものではない。
　一般的な表示装置においては、ユーザのタッチを検出するための検出電極は表示部に配置されることが多い。これによれば、表示部に表示された画像に対するユーザのタッチを検出することが可能である。しかしながら、複数の検出電極が表示部に配置されてしまうと、隣接する二つの検出電極間のスリットがすじむらとして視認されてしまう可能性がある。
　そこで、上記した問題を解消するために、複数の検出電極を非表示部に配置することが検討されている。これによれば、検出電極の形成に伴うスリットが表示部に形成されることはなく、すじむらは発生しない。
　その一方で、複数の検出電極Ｒｘを非表示部ＮＤＡに配置する場合、これら検出電極Ｒｘは、非表示部ＮＤＡに配置される周辺回路の影響を受けやすく、タッチの誤検出が発生してしまう場合がある。具体的には、非表示部ＮＤＡに配置される検出電極Ｒｘと周辺回路との間には液晶層ＬＣが存在しており、この液晶層ＬＣに含まれる液晶分子の配向状態は周辺回路の電位に起因して局所的に変化してしまうことがある。電極同士が対向している関係上、検出電極と水平ドライバとの間には一定の寄生容量が発生することとなるが、誘電体たる液晶分子の配向状態が局所的に変化してしまうと、その部分だけ他の部分とは寄生容量が異なってしまうことになり、その容量変化を検出電極Ｒｘが検出してしまい、タッチの誤検出が発生してしまう場合がある。
　しかしながら、本実施形態の表示装置１には、検出電極ＲＸと水平ドライバ３（ラインメモリＭＢを含む水平ドライバ３）との間に、所定の電位を有するシールド電極ＳＥが配置されるため、当該シールド電極ＳＥにおいて、検出電極ＲＸに対する水平ドライバ３の影響を遮断することができ、検出電極ＲＸとシールド電極ＳＥとの間で形成される容量を一定に保つことが可能であり、液晶層ＬＣに含まれる液晶分子の配向状態が局所的に変化してしまうことを抑制して、検出電極ＲＸが局所的な容量変化を検出してしまうことを抑制する。これによれば、タッチ検出精度の低下を抑制し、タッチの誤検出を減らすことが可能である。
　また、一般的な表示装置においては、上記したタッチの誤検出を減らすために、１フレームを、周辺回路を駆動して画像を表示するための表示期間と、タッチを検出するためのタッチ期間とに分け、タッチ期間においては周辺回路を停止させることで、検出電極に対する周辺回路の影響を抑制することが知られている。しかしながら、本実施形態の表示装置１においては、シールド電極ＳＥが検出電極ＲＸに対する水平ドライバ３の影響を遮断することができるため、一般的な表示装置のように、１フレームを表示期間とタッチ期間とに分ける必要がない。以下、図１１を参照して、表示装置１の駆動方法について説明する。
　図１１は、表示装置１の駆動方法の一例を示すタイミングチャートである。
　１フレームが開始されると、バックポーチ期間ｔＢＰを経て、垂直期間ｔＶＤが開始される。
　垂直期間ｔＶＤが開始されると、垂直ドライバ４は、図１１に示すように、制御装置から供給される垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫ、イネーブル信号ＥＮＢ１およびＥＮＢ２の入力に応じて、走査線Ｇ１～ＧｎにＨレベルの走査信号Ｇａｔｅ１～Ｇａｔｅｎを順に供給する動作を実行する。
　一方で、水平ドライバ３は、図１１に示すように、制御装置から供給される水平スタートパルスＨＳＴおよび水平クロックパルスＨＣＫの入力に応じて、ラインメモリＭＢにラッチされている画像データＤａｔａに基づく画素信号Ｓｉｇを信号線Ｓに供給しつつ、次の水平ラインの画像データＤａｔａに基づく画素信号ＳｉｇをラインメモリＭＢにラッチする通常動作（Normal operation）を実行する。
　垂直期間ｔＶＤが終了すると、フロントポーチ期間ｔＦＰを経て、次の１フレームに遷移し、垂直ドライバ４および水平ドライバ３は、同様な動作を繰り返し実行する。
　図１１に示すように、検出電極ＲＸには、任意のタイミングで制御装置から駆動パルスが入力される。検出電極ＲＸは、駆動パルスの入力に応じて検出信号を読み出し、これを制御装置に出力する。これによれば、制御装置は、表示装置１に配置された複数の検出電極ＲＸのうち、タッチされた検出電極ＲＸを判別することが可能である。
　なお、図１１に示すように、シールド電極ＳＥにはＧＮＤ電圧が常に供給され、電位が固定されている。これによれば、シールド電極ＳＥは、検出電極ＲＸに対する水平ドライバ３の影響を遮断することが可能である。
　以上説明したように、本実施形態の表示装置１においては、シールド電極ＳＥが検出電極ＲＸに対する水平ドライバ３の影響を遮断することができるため、一般的な表示装置のように、１フレームを表示期間とタッチ期間とに分ける必要がないという利点を得ることが可能である。換言すれば、検出電極ＲＸを利用したタッチ検出動作と、画像を表示するための表示動作とを同期させる必要がないという利点を得ることが可能である。
　なお、図１２のタイミングチャートに示すように、シールド電極ＳＥには、検出電極ＲＸに駆動パルスが入力されるタイミングに、当該駆動パルスと同相の信号が入力されてもよい。これによれば、検出電極ＲＸとシールド電極ＳＥとの間で形成される容量をキャンセルすることができ、図１１に示した駆動方法に比べて、Ｓ／Ｎ比を向上させることが可能である。
　以上説明した本実施形態では、例えば図６に示したように、検出電極ＲＸは透明基板２０の主面２０Ａ側に配置されている（換言すると、共通電極ＣＥと同層に配置されている）としたが、図１３に示すように、検出電極ＲＸは透明基板２０の主面２０Ｂ側に配置されていても構わない。この場合、シールド電極ＳＥは、図６の場合と同様に第１基板ＳＵＢ１側に配置されていてもよいが、望ましくは、第２基板ＳＵＢ２の透明基板２０の主面２０Ａ側、より詳しくは、表示部ＤＡ側の共通電極ＣＥと同層に配置されている方がよい。これによれば、シールド電極ＳＥと水平ドライバ３との間で形成される容量を小さくすることができ、消費電力を抑制することが可能である。なお、シールド電極ＳＥが第２基板ＳＵＢ２側に配置される場合、シールド電極ＳＥは、シール３０の中に混ぜ込まれる上記ビーズ３１により、シールド電極端子部ＳＴおよびシールド電極配線ＳＬと電気的に接続される。なお、図１３中では、接着層ＯＣＡおよび偏光板ＰＰが検出電極ＲＸの上に配置されており、検出電極ＲＸはこれら層により保護されている。以上説明した図１３に示す構成であっても、検出電極ＲＸと水平ドライバ３との間にシールド電極ＳＥが配置されている点に変わりはないため、当該シールド電極ＳＥにおいて、検出電極ＲＸに対する水平ドライバ３の影響を遮断することができ、タッチ検出精度の低下を抑制することが可能である。
　以上説明した本実施形態では、例えば図６に示したように、検出電極ＲＸは非表示部ＮＤＡのみに配置されているとしたが、図１４に示すように、非表示部ＮＤＡに配置される検出電極ＲＸとは別に、表示部ＤＡに一つの検出電極ＲＸがさらに配置されていても構わない。表示部ＤＡの一つの検出電極ＲＸは、例えば、透明基板２０の主面２０Ｂ側に配置され、表示部ＤＡ全体をカバーする。なお、図１４中では、接着層ＯＣＡおよび偏光板ＰＰが表示部ＤＡの一つの検出電極ＲＸの上に配置されており、当該検出電極ＲＸはこれら層により保護されている。
　表示部ＤＡに配置される検出電極ＲＸは一つであるため、上記したスリットが存在せず、当該スリットに起因したすじむらは発生しない。一方で、表示部ＤＡに配置される検出電極ＲＸは一つであることから、当該検出電極ＲＸは表示部ＤＡのどの位置がタッチされたかを判別することはできないものの、表示部ＤＡがタッチされたか否かを判別することは可能であるため、例えば、表示部ＤＡがタッチされたことに伴い表示装置１に特定の動作を実行させる機能、などを実装することが可能である。
　なお、非表示部ＮＤＡにおいて、検出電極ＲＸと水平ドライバ３との間にシールド電極ＳＥが配置されている点に変わりはないため、当該シールド電極ＳＥにおいて、検出電極ＲＸに対する水平ドライバ３の影響を遮断することができ、タッチ検出精度の低下を抑制することも可能である。つまり、図１４に示す構成によれば、非表示部ＮＤＡに配置された複数の検出電極ＲＸのタッチ検出精度の低下を抑制しつつも、表示部ＤＡに配置された一つの検出電極ＲＸを利用した機能の実装を実現させることが可能である。
　以上説明した本実施形態では、自己容量方式を利用したタッチ検出機能付きの表示装置１について説明したが、これに限定されず、例えば図１５に示すように、表示部ＤＡに配置された一つの電極を駆動電極ＴＸとし、非表示部ＮＤＡに配置された複数の電極を検出電極ＲＸとすることで、相互容量方式のタッチ検出機能付きの表示装置１を実現させることも可能である。なお、図１５中では、接着層ＯＣＡおよび偏光板ＰＰが駆動電極ＴＸの上に配置されており、駆動電極ＴＸはこれら層により保護されている。図１５に示した場合においても、検出電極ＲＸと水平ドライバ３との間にシールド電極ＳＥが配置されている点に変わりはないため、当該シールド電極ＳＥにおいて、検出電極ＲＸに対する水平ドライバ３の影響を遮断することができ、タッチ検出精度の低下を抑制することが可能である。なお、検出電極ＲＸと駆動電極ＴＸの位置は互いに入れ替えるとしてもよい。
　以上説明した本実施形態では、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが、上記ビーズ３１が混ぜ込まれたシール３０により接着される場合について説明したが、これに限定されず、第１基板ＳＵＢ１と第２基板ＳＵＢ２とは、上記ビーズ３１が混ぜ込まれていないシールにより接着されてもよい。この場合、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間の導通は、導通させたい部分にのみ導通材を付加し、その周囲をシールで囲むことによって実現される。これによれば、検出電極ＲＸが、シールド電極ＳＥが通るためのコンタクトホールＣＨと平面視において重畳していたとしても、検出電極ＲＸとシールド電極ＳＥとが電気的に接続されてしまうことがないため、例えば図１６に示すように、検出電極ＲＸの形状を全て円弧形状にすることができ、タッチ検出可能な領域を拡張することが可能である。
　以上説明した本実施形態では、シールド電極ＳＥは、表示部ＤＡを囲むように配置されているとしたが、例えば図１７に示すように、水平ドライバ３と平面視において重畳する位置にのみ配置されるとしてもよい。かかる構成によれば、シールド電極ＳＥは、少なくとも検出電極ＲＸに対する水平ドライバ３の影響を遮断することができる。
　以上説明した本実施形態では、図２に示したように、各種配線が、シールド電極配線ＳＬ、検出電極配線ＲＬ、共通電極配線ＣＬの順に、内側から外側に向かって配置されている場合について説明したが、これに限定されず、各種配線は、例えば図１８に示すように、検出電極配線ＲＬ、シールド電極配線ＳＬ、共通電極配線ＣＬの順に、内側から外側に向かって配置されてもよい。なお、一点鎖線で囲まれる領域には検出電極端子部ＲＴが配置され、点線で囲まれる領域にはシールド電極端子部ＳＴが配置され、太線で囲まれる領域には共通電極端子部ＣＴが配置されている。
　この場合、図１８に示すように、検出電極配線ＲＬと検出電極端子部ＲＴとを接続するための多数のコンタクトホールＣＨＲと、シールド電極配線ＳＬとシールド電極端子部ＳＴとを接続するための多数のコンタクトホールＣＨＳと、共通電極配線ＣＬと共通電極端子部ＣＴとを接続するための多数のコンタクトホールＣＨＣとは、表示装置１の外周に沿った方向に一直線に並んで配置される。コンタクトホールＣＨＲ、ＣＨＳおよびＣＨＣを一直線に並べて配置するために、シールド電極配線ＳＬは、本体部ＳＬａから分岐し、検出電極配線ＲＬや共通電極配線ＣＬと同一直線状に並ぶ分岐部ＳＬｂを備えている。分岐部ＳＬｂは本体部ＳＬａと並んで設けられ、複数の接続部ＳＬｃを介してこれら分岐部ＳＬｂと本体部ＳＬａとは接続されている。コンタクトホールＣＨＣがこの分岐部ＳＬｂに形成されることにより、コンタクトホールＣＨＲ、ＣＨＳおよびＣＨＣを、表示装置１の外周に沿った方向に一直線に並べて配置することが可能である。
　以上説明したように、表示装置１は、デジタル信号Ｓｉｇを記憶可能な画素メモリＭＡを備える複数の画素ＰＸ（副画素ＳＰ、セグメント画素ＳＧ）が配置された表示部ＤＡと、表示部ＤＡを囲む非表示部ＮＤＡと、非表示部ＮＤＡに配置され、複数の画素メモリＭＡにデジタル信号Ｓｉｇを供給する水平ドライバ３と、水平ドライバ３と対向して配置される複数の検出電極ＲＸと、水平ドライバ３と複数の検出電極ＲＸとの間に配置され、所定電位を有するシールド電極ＳＥと、を備える。
　上記した構成の表示装置１によれば、複数の検出電極Ｒｘは、表示部ＤＡではなく非表示部ＮＤＡに配置されるため、上記したスリットが存在せず、当該スリットに起因したすじむらの発生を抑制することが可能である。また、検出電極ＲＸと水平ドライバ３との間には、常に一定の電圧が供給され、電位が固定されているシールド電極ＳＥが配置されているため、当該シールド電極ＳＥにおいて、検出電極ＲＸに対する水平ドライバ３の影響を遮断することができ、検出電極ＲＸとシールド電極ＳＥとの間で形成される容量を一定に保つことが可能であり、液晶層ＬＣに含まれる液晶分子の配向状態が局所的に変化してしまうことを抑制して、検出電極ＲＸが局所的な容量変化を検出してしまうことを抑制する。これによれば、タッチ検出精度の低下を抑制することが可能である。
　以上説明した一実施形態によれば、画像を表示する際の表示品位とタッチによる優れた操作性との両立を実現し得る表示装置を提供することが可能である。
　本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
　１…表示装置、３…水平ドライバ、４…垂直ドライバ、ＤＡ…表示部、ＮＤＡ…非表示部、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、ＲＬ…検出電極配線、ＲＴ…検出電極端子部、ＲＸ…検出電極、ＣＬ…共通電極配線、ＣＴ…共通電極端子部、ＣＥ…共通電極、ＳＬ…シールド電極配線、ＳＥ…シールド電極、ＣＨ…コンタクトホール。

Claims (10)

  1. 　デジタル信号を記憶可能なメモリを備える複数の画素が配置された表示部と、
    　前記表示部を囲む非表示部と、
    　前記非表示部に配置され、前記複数のメモリにデジタル信号を供給する第１ドライバと、
    　前記第１ドライバと対向して配置される複数のタッチ検出電極と、
    　前記第１ドライバと前記複数のタッチ検出電極との間に配置され、所定電位を有するシールド電極と、を具備する、表示装置。
  2. 　前記第１ドライバが配置された第１基板と、前記複数のタッチ検出電極が配置された第２基板との間に挟持される液晶層をさらに具備し、
    　前記第１基板は、前記表示部に配置された複数の画素電極を備え、
    　前記第２基板は、前記表示部の全面に亘って配置され、前記液晶層を介して複数の画素電極に対向する共通電極を備える、
    　請求項１に記載の表示装置。
  3. 　前記シールド電極は、前記第１基板側に配置され、絶縁膜を介して前記第１ドライバと対向し、前記液晶層を介して検出電極に対向している、
    　請求項２に記載の表示装置。
  4. 　前記シールド電極は、前記複数の画素電極と同層に配置されている、
    　請求項３に記載の表示装置。
  5. 　前記シールド電極は、前記第２基板側に配置されており、前記液晶層を介して前記第１ドライバに対向している、
    　請求項２に記載の表示装置。
  6. 　前記シールド電極は、前記共通電極と同層に配置されている、
    　請求項５に記載の表示装置。
  7. 　前記複数の画素電極は、前記第１基板側に配置される平坦化膜の上に配置され、
    　前記複数のタッチ検出電極は、前記第１基板および前記第２基板の間に配置されるシールと、前記平坦化膜に形成される第１コンタクトホールとを介して、前記第１基板側に配置される第１配線と電気的に接続し、
    　前記シールド電極は、前記平坦化膜に形成される第２コンタクトホールを通り、前記第１基板側に配置される第２配線と接続し、
    　前記共通電極は、前記シールと、前記平坦化膜に形成される第３コンタクトホールとを介して、前記第１基板側に配置される第３配線と電気的に接続し、
    　前記第１～第３コンタクトホールは、平面視において重畳せず、
    　前記第１～第３配線は、互いに交差しない、
    　請求項２に記載の表示装置。
  8. 　前記第１コンタクトホールと、前記第２コンタクトホールとは、前記表示部の中心を通る同一直線上に配置されない、
    　請求項７に記載の表示装置。
  9. 　前記複数のタッチ検出電極は、任意のタイミングに入力される駆動パルスに応じてタッチ検出を行う、
    　請求項１～請求項８のいずれか１項に記載の表示装置。
  10. 　前記シールド電極には、前記任意のタイミング時に前記駆動パルスと同相の信号が入力される、
    　請求項９に記載の表示装置。
PCT/JP2021/020356 2020-08-18 2021-05-28 表示装置 WO2022038856A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-138042 2020-08-18
JP2020138042A JP2022034305A (ja) 2020-08-18 2020-08-18 表示装置

Publications (1)

Publication Number Publication Date
WO2022038856A1 true WO2022038856A1 (ja) 2022-02-24

Family

ID=80322713

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/020356 WO2022038856A1 (ja) 2020-08-18 2021-05-28 表示装置

Country Status (2)

Country Link
JP (1) JP2022034305A (ja)
WO (1) WO2022038856A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018112937A (ja) * 2017-01-12 2018-07-19 株式会社ジャパンディスプレイ 表示装置
JP2018124650A (ja) * 2017-01-30 2018-08-09 株式会社ジャパンディスプレイ 表示装置
JP2019219565A (ja) * 2018-06-21 2019-12-26 株式会社ジャパンディスプレイ 電気光学装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018112937A (ja) * 2017-01-12 2018-07-19 株式会社ジャパンディスプレイ 表示装置
JP2018124650A (ja) * 2017-01-30 2018-08-09 株式会社ジャパンディスプレイ 表示装置
JP2019219565A (ja) * 2018-06-21 2019-12-26 株式会社ジャパンディスプレイ 電気光学装置

Also Published As

Publication number Publication date
JP2022034305A (ja) 2022-03-03

Similar Documents

Publication Publication Date Title
US20210223615A1 (en) Display device
US11476283B2 (en) Display device
WO2007034599A1 (ja) 表示装置
US11740521B2 (en) Display device having common electrodes
JP2017009654A (ja) 表示装置
US11567615B2 (en) Display device
JP7043297B2 (ja) 表示装置
KR102076841B1 (ko) 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판
JP2019175297A (ja) 表示装置
US11899877B2 (en) Display device and watch
WO2022038856A1 (ja) 表示装置
JP2018040972A (ja) 表示装置
JP2018040971A (ja) 表示装置
WO2022014117A1 (ja) 表示装置および電子機器
JP2019152745A (ja) 表示装置
US20230017680A1 (en) Display device and watch
US11899883B2 (en) Display device and watch
WO2022054671A1 (ja) 表示装置および時計
JP7391736B2 (ja) 表示装置及び半導体基板
US20230305500A1 (en) Display device and watch
WO2022039156A1 (ja) 表示装置、検出装置および時計
WO2022168411A1 (ja) 半導体基板及び電子機器
JP2023132063A (ja) 表示装置
WO2020032014A1 (ja) 表示装置および配線基板
JP2022076254A (ja) 表示装置および時計

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21858007

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21858007

Country of ref document: EP

Kind code of ref document: A1