JP2022076254A - 表示装置および時計 - Google Patents

Abstract

【課題】画像を表示する際の表示品位とタッチによる優れた操作性との両立を実現することが可能な表示装置および時計を提供すること。【解決手段】一実施形態に係る表示装置は、第１基板と、第１基板と対向して配置される第２基板と、第１基板と第２基板との間で挟持される液晶層と、画像を表示する表示領域を囲む周辺領域に配置される複数の検出電極と、第１基板上に配置され、かつ、周辺領域に配置される電極であって、所定の固定電位を有する第１シールド電極と、第２基板上に配置され、かつ、周辺領域に配置される電極であって、所定の固定電位を有する第２シールド電極と、を備え、第１シールド電極および第２シールド電極は共に、平面視において、各検出電極よりも表示領域側に配置される。【選択図】 図１

Description

本発明の実施形態は、表示装置および時計に関する。

近年、タッチ検出機能付きのウェアラブルデバイス（例えば腕時計型のウェアラブルデバイス、眼鏡型のウェアラブルデバイス等）が徐々に普及してきている。このようなウェアラブルデバイスでは、画像を表示する際の表示品位と、タッチによる優れた操作性との両立が求められており、種々様々な開発が進められている。

特開２０１９－６１５６３号公報

本開示は、画像を表示する際の表示品位とタッチによる優れた操作性との両立を実現することが可能な表示装置および時計を提供することを目的の１つとする。

本実施形態によれば、
第１基板と、前記第１基板と対向して配置される第２基板と、前記第１基板と前記第２基板との間で挟持される液晶層と、画像を表示する表示領域を囲む周辺領域に配置される複数の検出電極と、前記第１基板上に配置され、かつ、前記周辺領域に配置される電極であって、所定の固定電位を有する第１シールド電極と、前記第２基板上に配置され、かつ、前記周辺領域に配置される電極であって、前記所定の固定電位を有する第２シールド電極と、を具備し、前記第１シールド電極および前記第２シールド電極は共に、平面視において、前記各検出電極よりも前記表示領域側に配置される、表示装置が提供される。
本実施形態によれば、上記した表示装置を備える時計が提供される。

本実施形態によれば、
表示装置であって、第１基板と、前記第１基板と対向して配置される第２基板と、前記第１基板と前記第２基板との間で挟持される液晶層と、前記第２基板側に配置され、かつ、画像を表示する表示領域を囲む周辺領域に配置される複数の検出電極と、前記第１基板上に配置され、かつ、前記周辺領域に配置される電極であって、所定の固定電位を有する第１シールド電極と、を具備し、前記表示装置は、平面視において、前記各検出電極と前記表示領域との間に、５０μｍ～２００μｍ幅のスペースを有し、前記第１シールド電極は、平面視において、前記各検出電極よりも前記表示領域側に配置される、表示装置が提供される。

本実施形態によれば、
表示装置であって、第１基板と、前記第１基板と対向して配置される第２基板と、前記第１基板と前記第２基板との間で挟持される液晶層と、画像を表示する表示領域を囲む周辺領域に配置される複数の検出電極と、前記第１基板上に配置され、かつ、前記周辺領域に配置される複数の回路配線と、を具備し、前記表示装置は、前記複数の回路配線のうち最外周に位置する回路配線と、前記第１基板および前記第２基板を接着するためのシール材の最外端との間に、５０μｍ～２００μｍ幅のスペースまたは所定の固定電位を有する第３シールド電極を備える、表示装置が提供される。

図１は第１実施形態に係る表示装置の一構成例を示す平面図である。 図２は同実施形態に係る表示装置の別の構成例を示す平面図である。 図３は同実施形態に係る表示装置のさらに別の構成例を示す平面図である。 図４は同実施形態に係る表示装置のさらに別の構成例を示す平面図である。 図５は第１実施形態に係る表示装置の一構成例を示す断面図である。 図６は比較例に係る表示装置の一構成例を示す断面図である。 図７は第２実施形態に係る表示装置の一構成例を示す平面図である。 図８は同実施形態に係る表示装置の一構成例を示す断面図である。 図９は同実施形態に係る表示装置の別の構成例を示す断面図である。 図１０は比較例に係る表示装置の一構成例を示す断面図である。 図１１は第３実施形態に係る表示装置の一構成例を示す平面図である。 図１２は同実施形態に係る表示装置の一構成例を示す断面図である。 図１３は比較例に係る表示装置の一構成例を示す断面図である。 図１４は同実施形態に係る表示装置の別の構成例を示す断面図である。 図１５は同実施形態に係る表示装置のさらに別の構成例を示す断面図である。 図１６は各実施形態に係る表示装置の適用例を示す図である。 図１７は各実施形態に係る表示装置の別の適用例を示す図である。 図１８は自己容量方式によるタッチ検出の原理の一例を説明するための図である。

いくつかの実施形態につき、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実施の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。

各実施形態においては、表示装置の一例として、タッチ検出機能付きの表示装置について説明する。タッチ検出方式には、光学式、抵抗式、静電容量方式、電磁誘導方式、等の種々の方式がある。上記した各種検出方式のうちの静電容量方式は、物体（例えば指等）の近接または接触に起因して静電容量が変化することを利用する検出方式であり、比較的単純な構造で実現可能である、消費電力が少ない、等の利点を有している。各実施形態では、主に、静電容量方式を利用したタッチ検出機能付きの表示装置について説明する。

なお、静電容量方式は、互いに離間した状態で配置された一対の送信電極（駆動電極）と受信電極（検出電極）との間に電界を発生させ、物体の近接または接触に伴う当該電界の変化を検出する相互容量方式と、単一の電極を用いて、物体の近接または接触に伴う静電容量の変化を検出する自己容量方式とを含む。各実施形態では、主に、自己容量方式を利用したタッチ検出機能付きの表示装置について説明する。

（第１実施形態）
図１は、第１実施形態の表示装置ＤＳＰ１の一構成例を示す平面図である。一例では、第１方向Ｘ、第２方向Ｙ、および第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していても良い。第１方向Ｘおよび第２方向Ｙは、表示装置ＤＳＰ１を構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰ１の厚さ方向に相当する。本明細書においては、第３方向Ｚを示す矢印の先端に向かう方向を上方向、当該矢印の先端から反対に向かう方向を下方向と称することもある。また、本明細書では、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰ１を観察する観察位置があるものとし、この観察位置から、第１方向Ｘおよび第２方向Ｙで規定されるＸ－Ｙ平面に向かって見ることを平面視と言う。

図１に示すように、表示装置ＤＳＰ１は、表示パネルＰＮＬと、フレキシブル配線基板ＦＰＣ１と、回路基板ＰＣＢと、を備えている。表示パネルＰＮＬと、回路基板ＰＣＢとは、フレキシブル配線基板ＦＰＣ１を介して電気的に接続されている。より詳しくは、表示パネルＰＮＬの端子部Ｔと、回路基板ＰＣＢの接続部ＣＮとは、フレキシブル配線基板ＦＰＣ１を介して電気的に接続されている。

表示パネルＰＮＬは、画像を表示する表示部ＤＡと、表示部ＤＡを囲む額縁状の非表示部ＮＤＡと、を備えている。表示部ＤＡは表示領域と称される場合もある。また、非表示部ＮＤＡは周辺部または周辺領域と称される場合もある。表示部ＤＡには画素ＰＸが配置されている。具体的には、表示部ＤＡには、多数の画素ＰＸが第１方向Ｘおよび第２方向Ｙに沿ってマトリクス状に配列されている。本実施形態において、画素ＰＸは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の副画素ＳＰを含む。また、各副画素ＳＰは、複数のセグメント画素ＳＧを有する。各セグメント画素ＳＧは、面積の異なる画素電極を有しており、これら複数のセグメント画素ＳＧの表示／非表示を切り替えることで、副画素ＳＰごとに階調が形成される。

図１に示す複数の同心円のうち、最も内側に位置する円の領域が表示部ＤＡに相当し、最も外側に位置する円から最も内側に位置する円を除いた領域が非表示部ＮＤＡに相当する。なお、本実施形態では、表示部ＤＡが円形状であり、かつ、表示部ＤＡを囲む非表示部ＮＤＡもまた同系統の形状である場合を例示しているが、これに限定されず、表示部ＤＡは円形状でなくてもよいし、非表示部ＮＤＡは表示部ＤＡとは異なる系統の形状であってもよい。例えば、表示部ＤＡおよび非表示部ＮＤＡは多角形状であってもよい。さらに、表示部ＤＡが多角形状の場合に、非表示部ＮＤＡが表示部ＤＡとは異なる系統の形状である円形状であってもよい。

図１に示すように、非表示部ＮＤＡには、複数の検出電極Ｒｘ１～Ｒｘ８が表示部ＤＡを囲むように配置されている。なお、図１では、８個の検出電極Ｒｘ１～Ｒｘ８を例示しているが、非表示部ＮＤＡに配置される検出電極Ｒｘの個数はこれに限定されず、任意の個数の検出電極Ｒｘが表示部ＤＡを囲むように配置されて構わない。複数の検出電極Ｒｘ１～Ｒｘ８は、Ｒｘ配線ＲＬ１～ＲＬ８を介して、非表示部ＮＤＡに配置される端子部Ｔと電気的に接続される。なお、図１では、Ｒｘ配線ＲＬ１～ＲＬ８が検出電極Ｒｘ１～Ｒｘ８の外周に沿って延出する形状を例示しているが、Ｒｘ配線ＲＬ１～ＲＬ８の形状はその他の形状であっても構わない。Ｒｘ配線ＲＬ１～ＲＬ８は、検出電極Ｒｘ１～Ｒｘ８への駆動信号Ｔｘの供給、および、検出電極Ｒｘ１～Ｒｘ８からの検出信号ＲｘＡＦＥ１～ＲｘＡＦＥ８の出力、のために使用される配線である。

図１に示すように、非表示部ＮＤＡには、第１シールド電極ＳＥ１および第２シールド電極ＳＥ２が表示部ＤＡを囲むように配置されている。より詳細には、第１シールド電極ＳＥ１および第２シールド電極ＳＥ２は、平面視において、表示部ＤＡと複数の検出電極Ｒｘ１～Ｒｘ８との間に位置するように、配置されている。図１では、第１シールド電極ＳＥ１が第２シールド電極ＳＥ２よりも外側に配置されている場合を例示しているが、これに限定されず、第２シールド電極ＳＥ２が第１シールド電極ＳＥ１よりも外側に配置されてもよい。また、図１では、１個の第１シールド電極ＳＥ１および１個の第２シールド電極ＳＥ２を例示しているが、非表示部ＮＤＡに配置される第１シールド電極ＳＥ１および第２シールド電極ＳＥ２の個数はこれに限定されず、複数の第１シールド電極ＳＥ１および複数の第２シールド電極ＳＥ２が、平面視において、表示部ＤＡと複数の検出電極Ｒｘ１～Ｒｘ８との間に位置するように分割配置されても構わない。この場合、分割配置された複数の第１シールド電極ＳＥ１同士は、図示しない配線を介して電気的に接続される。また、分割配置された複数の第２シールド電極ＳＥ２同士も、図示しない配線を介して電気的に接続される。第１シールド電極ＳＥ１および第２シールド電極ＳＥ２には、ＧＮＤ電圧（検出電極Ｒｘと同電位）または所定の直流電圧（固定電圧）が印加される。

図１において拡大して示すように、セグメント画素ＳＧは、スイッチング素子ＳＷ、画素回路ＰＣ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇおよび信号線Ｓと電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだセグメント画素ＳＧの各々におけるスイッチング素子ＳＷと電気的に接続されている。信号線Ｓは、第２方向Ｙに並んだセグメント画素ＳＧの各々におけるスイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥは、画素回路ＰＣを介して、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。なお、本実施形態では、画素電極ＰＥが画素回路ＰＣを介してスイッチング素子ＳＷと電気的に接続される構成を例示したが、これに限定されず、画素電極ＰＥは画素回路ＰＣを介さずにスイッチング素子ＳＷと電気的に接続されるとしてもよい。

図１に示すように、回路基板ＰＣＢには、タッチコントローラＴＣと、ディスプレイコントローラＤＣと、ＣＰＵ１と、等が配置される。タッチコントローラＴＣは、表示パネルＰＮＬに配置される複数の検出電極Ｒｘ１～Ｒｘ８に対して駆動信号Ｔｘを出力し、かつ、検出電極Ｒｘ１～Ｒｘ８からの検出信号（ＲｘＡＦＥ信号）の入力を受け付ける（つまり、外部近接物体の近接または接触を検出する）。タッチコントローラＴＣは検出部と称されてもよい。ディスプレイコントローラＤＣは、表示パネルＰＮＬの表示部ＤＡに表示される画像を示す映像信号を出力する。ＣＰＵ１は、タッチコントローラＴＣとディスプレイコントローラＤＣの動作タイミングを規定する同期信号の出力や、タッチコントローラＴＣにより検出されたタッチに応じた動作の実行、等を行う。

なお、図１では、タッチコントローラＴＣと、ディスプレイコントローラＤＣと、ＣＰＵ１とが１つの半導体チップにより実現されている場合を例示しているが、これらの実装形態はこれに限定されず、例えば図２に示すように、タッチコントローラＴＣのみを別体として分けた上で各部を回路基板ＰＣＢ上に実装するとしてもよいし、図３に示すように、回路基板ＰＣＢ上にタッチコントローラＴＣとＣＰＵ１とを分けて実装し、表示パネルＰＮＬ上にディスプレイコントローラＤＣをＣＯＧ（Chip On Glass）により実装するとしてもよいし、図４に示すように、回路基板ＰＣＢ上にＣＰＵ１のみを実装し、表示パネルＰＮＬ上にタッチコントローラＴＣとディスプレイコントローラＤＣとをＣＯＧにより実装するとしてもよい。

図５は、本実施形態に係る表示装置ＤＳＰ１の一構成例を示す断面図である。以下では、表示部ＤＡ側の構成と、非表示部ＮＤＡ側の構成とのそれぞれについて説明する。
表示装置ＤＳＰ１は、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シール３０と、液晶層ＬＣと、カバー部材ＣＭとを備えている。第１基板ＳＵＢ１および第２基板ＳＵＢ２は、Ｘ－Ｙ平面と平行な平板状に形成されている。第１基板ＳＵＢ１および第２基板ＳＵＢ２は、平面視において重畳し、シール３０によって接着されている。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持され、シール３０によって封止されている。シール３０には、ここでは図示しない導通材（金属でコーティングされた導電ビーズ）が含まれており、これにより、第１基板ＳＵＢ１側の構成と、第２基板ＳＵＢ２側の構成とが電気的に接続される。

なお、図５では図示を省略しているが、第１基板ＳＵＢ１の下には偏光板が設けられる。同様に図５では図示を省略しているが、第２基板ＳＵＢ２とカバー部材ＣＭとの間にも偏光板が設けられる。

また、図５では、表示装置ＤＳＰ１が、バックライトユニットが配置されない反射型の表示装置である場合を例示しているが、これに限定されず、表示装置ＤＳＰ１は、有機ＥＬを画素として採用した表示装置や、バックライトユニットが配置された透過型の表示装置であってもよい。あるいは、表示装置ＤＳＰ１は、反射型と透過型を組み合わせた表示装置であってもよい。バックライトユニットとしては、種々の形態のバックライトユニットが利用可能であり、例えば、光源として発光ダイオード（ＬＥＤ）を利用したものや、冷陰極管（ＣＣＦＬ）を利用したもの、などが利用可能である。

表示部ＤＡ側において、第１基板ＳＵＢ１は、図５に示すように、透明基板１０と、スイッチング素子ＳＷと、画素回路ＰＣと、平坦化膜１１と、画素電極ＰＥと、配向膜ＡＬ１とを備えている。第１基板ＳＵＢ１は、上記した構成の他に、図１に示した走査線Ｇや信号線Ｓ等を備えているが、図５ではこれらの図示を省略している。

透明基板１０は、主面（下面）１０Ａと、主面１０Ａの反対側の主面（上面）１０Ｂと、を備えている。スイッチング素子ＳＷおよび画素回路ＰＣは、主面１０Ｂ側に配置されている。平坦化膜１１は、少なくとも一つ以上の絶縁膜によって構成されており、スイッチング素子ＳＷおよび画素回路ＰＣを覆っている。画素電極ＰＥは、平坦化膜１１の上に配置され、平坦化膜１１に形成されたコンタクトホールを介して画素回路ＰＣに接続されている。スイッチング素子ＳＷ、画素回路ＰＣおよび画素電極ＰＥは、セグメント画素ＳＧ毎に配置されている。配向膜ＡＬ１は、画素電極ＰＥを覆い、液晶層ＬＣに接している。

なお、図５においては、スイッチング素子ＳＷおよび画素回路ＰＣを簡略化して図示しているが、実際にはスイッチング素子ＳＷおよび画素回路ＰＣは半導体層や各層の電極を含んでいる。また、図５においては図示を省略しているが、スイッチング素子ＳＷと画素回路ＰＣとは電気的に接続されている。さらに、上記したように、図５において図示を省略した走査線Ｇや信号線Ｓは、例えば、透明基板１０と平坦化膜１１との間に配置されている。

表示部ＤＡ側において、第２基板ＳＵＢ２は、図５に示すように、透明基板２０と、遮光膜ＢＭと、カラーフィルタＣＦと、オーバーコート層ＯＣと、共通電極ＣＥと、配向膜ＡＬ２と、を備えている。

透明基板２０は、主面（下面）２０Ａと、主面２０Ａの反対側の主面（上面）２０Ｂと、を備えている。透明基板２０の主面２０Ａは、透明基板１０の主面１０Ｂと対向している。遮光膜ＢＭは、各セグメント画素ＳＧを区画している。カラーフィルタＣＦは透明基板２０の主面２０Ａ側に配置され、画素電極ＰＥと対向し、その一部が遮光膜ＢＭに重なっている。カラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタ、などを含む。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。共通電極ＣＥは、複数のセグメント画素ＳＧ（複数の画素ＰＸ）に亘って配置され、第３方向Ｚにおいて複数の画素電極ＰＥと対向している。共通電極ＣＥはオーバーコート層ＯＣの上に配置されている。配向膜ＡＬ２は、共通電極ＣＥを覆い、液晶層ＬＣに接している。
液晶層ＬＣは、主面１０Ａと主面２０Ａとの間に配置されている。

透明基板１０および２０は、例えばガラス基材やプラスチック基板などの絶縁基板である。平坦化膜１１は、例えばシリコン酸化物、シリコン窒化物、シリコン酸窒化物またはアクリル樹脂などの透明な絶縁材料によって形成されている。一例では、平坦化膜１１は、無機絶縁膜および有機絶縁膜を含んでいる。画素電極ＰＥは、反射電極として形成され、例えば、インジウム亜鉛酸化物（ＩＺＯ）、銀（Ａｇ）、インジウム亜鉛酸化物（ＩＺＯ）の三層積層構造になっている。共通電極ＣＥは、例えばインジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料によって形成された透明電極である。配向膜ＡＬ１およびＡＬ２は、Ｘ－Ｙ平面にほぼ平行な配向規制力を有する水平配向膜である。配向規制力は、ラビング処理により付与されてもよいし、光配向処理により付与されてもよい。

非表示部ＮＤＡ側において、第１基板ＳＵＢ１は、図５に示すように、透明基板１０と、Ｒｘ配線ＲＬと、平坦化膜１１と、検出電極Ｒｘと、第１シールド電極ＳＥ１と、配向膜ＡＬ１とを備えている。以下では、表示部ＤＡ側において既に説明した構成については、その詳しい説明を省略する。

透明基板１０の主面１０Ｂ側には、Ｒｘ配線ＲＬが配置されている。検出電極Ｒｘは、平坦化膜１１の上に配置され、平坦化膜１１に形成されたコンタクトホールを介してＲｘ配線ＲＬに接続されている。なお、検出電極Ｒｘは、第２基板ＳＵＢ２側に配置されても構わない。この場合、検出電極Ｒｘは、シール３０まで延出し、シール３０に含まれる導電ビーズによって、第１基板ＳＵＢ１側に配置されるＲｘ端子部およびＲｘ配線と電気的に接続される。

第１シールド電極ＳＥ１は、平坦化膜１１の上に配置されている。第１シールド電極ＳＥ１は、検出電極Ｒｘと所定の間隔を介して隣接して配置されている。第１シールド電極ＳＥ１は、隣接する検出電極Ｒｘよりも表示部ＤＡの近くに配置されている。第１シールド電極ＳＥ１は、表示部ＤＡ側の画素電極ＰＥと同層に配置されており、例えば画素電極ＰＥと同じ透明導電材料によって形成されている。第１シールド電極ＳＥ１は、図５に描かれた断面とは別の断面において、平坦化膜１１に形成されたコンタクトホールを介して図示しないシールド配線に接続されている。第１シールド電極ＳＥ１には、上記したシールド配線を介して、ＧＮＤ電圧または所定の直流電圧が印加される。これによれば、第１シールド電極ＳＥ１は、検出電極Ｒｘが他の構成（例えば、表示部ＤＡに配置された画素電極ＰＥや共通電極ＣＥ）と容量結合してしまうことを抑制することが可能である。

配向膜ＡＬ１は、検出電極Ｒｘおよび第１シールド電極ＳＥ１を覆い、液晶層ＬＣに接している。

非表示部ＮＤＡ側において、第２基板ＳＵＢ２は、図５に示すように、透明基板２０と、遮光膜ＢＭと、オーバーコート層ＯＣと、第２シールド電極ＳＥ２と、配向膜ＡＬ２とを備えている。以下では、表示部ＤＡ側において既に説明した構成については、その詳しい説明を省略する。

透明基板２０の主面２０Ａ側には、遮光膜ＢＭが配置されている。遮光膜ＢＭは、非表示部ＮＤＡのほぼ全面に亘って配置されている。オーバーコート層ＯＣは、表示部ＤＡ側のカラーフィルタＣＦと共に遮光膜ＢＭを覆っている。第２シールド電極ＳＥ２はオーバーコート層ＯＣの上に配置されている。第２シールド電極ＳＥ２は、平面視において、検出電極Ｒｘよりも表示部ＤＡの近くに配置されている。第２シールド電極ＳＥ２は、表示部ＤＡ側の共通電極ＣＥと同層に配置されており、例えば共通電極ＣＥと同じ透明導電材料によって形成されている。第２シールド電極ＳＥ２は、図５に描かれた断面とは別の断面において、シール３０まで延出し、シール３０に含まれる導電ビーズによって、第１基板ＳＵＢ１側に配置されるシールド端子部およびシールド配線と電気的に接続されている。第２シールド電極ＳＥ２には、上記したシールド端子部、シールド配線および導電ビーズを介して、ＧＮＤ電圧または所定の直流電圧が印加される。これによれば、第２シールド電極ＳＥ２は、検出電極Ｒｘが他の構成（例えば、表示部ＤＡに配置された画素電極ＰＥや共通電極ＣＥ）と容量結合してしまうことを抑制することが可能である。

なお、図５では、第２シールド電極ＳＥ２が、第１シールド電極ＳＥ１と平面視において重畳する構成を例示しているが、第２シールド電極ＳＥ２は第１シールド電極ＳＥ１と平面視において重畳していなくてもよい。また、図５では、第２シールド電極ＳＥ２が、検出電極Ｒｘと平面視において重畳しない構成を例示しているが、第２シールド電極ＳＥ２は検出電極Ｒｘと平面視において一部重畳していてもよい。但し、タッチ検出の観点によれば、第２シールド電極ＳＥ２は、検出電極Ｒｘと平面視において重畳していない方が望ましい。
配向膜ＡＬ２は第２シールド電極ＳＥ２を覆い、液晶層ＬＣに接している。

なお、図５では、液晶層ＬＣに含まれる液晶分子の配向を変化させるための電界の印加方向によって２つに分類される液晶モードが、いわゆる縦電界モードである場合の構成を例示しているが、本構成は、液晶モードがいわゆる横電界モードの場合にも適用可能である。上記した縦電界モードは、例えばＴＮ（Twisted Nematic）モードや、ＶＡ（Vertical Alignment）モードなどを含む。また、上記した横電界モードは、例えばＩＰＳ（In-Plane Switching）モードや、ＩＰＳモードの１つであるＦＦＳ（Fringe Field Switching）モードなどを含む。横電界モードを採用する場合、表示領域に設けられる共通電極ＣＥは第１基板ＳＵＢ１側に設けられ、薄い絶縁層を介して画素電極ＰＥと対向する。

ここで、比較例を用いて、本実施形態に係る表示装置ＤＳＰ１の効果について説明する。なお、比較例は、本実施形態に係る表示装置ＤＳＰ１が奏し得る効果の一部を説明するためのものであって、比較例と本実施形態とで共通する効果を本願発明の範囲から除外するものではない。

比較例における表示装置ＤＳＰ１’は、図６に示すように、第１シールド電極ＳＥ１および第２シールド電極ＳＥ２が配置されていない点で、図５に示した本実施形態の表示装置ＤＳＰ１の構成と相違している。

比較例に係る表示装置ＤＳＰ１’においては、電極同士が対向または隣接している関係上、図６の点線の矢印に示されるように、検出電極Ｒｘと、画素電極ＰＥおよび共通電極ＣＥとの間において、フリンジ電界が形成されてしまっている。このフリンジ電界は、画像の表示に伴い液晶層ＬＣに含まれる液晶分子の配向状態が変化した際に、その影響を受けてしまう。これによれば、検出電極Ｒｘが、上記した影響に起因した誘電体たる液晶分子の容量変化を誤って検出してしまう場合があり、タッチの誤検出が発生してしまう場合がある。

これに対し、本実施形態に係る表示装置ＤＳＰ１においては、検出電極Ｒｘと表示部ＤＡとの間に、第１シールド電極ＳＥ１および第２シールド電極ＳＥ２が配置されているため、図５の点線の矢印に示されるように、検出電極Ｒｘと、画素電極ＰＥおよび共通電極ＣＥとの間で形成されてしまっていたフリンジ電界を、第１シールド電極ＳＥ１および第２シールド電極ＳＥ２でシールドすることが可能である。換言すると、第１シールド電極ＳＥ１および第２シールド電極ＳＥ２が配置されることにより、検出電極Ｒｘと、画素電極ＰＥおよび共通電極ＣＥとの間でフリンジ電界が形成されてしまうことを抑制することが可能である。これによれば、画像の表示に伴い液晶層ＬＣに含まれる液晶分子の配向状態が変化したとしても、検出電極Ｒｘはその影響を受けにくく、Ｒｘ－ＳＥ１間およびＲｘ－ＳＥ２間の容量が変化してしまうことを抑制することができるため、上記したタッチの誤検出の発生を抑制することが可能である。

（第２実施形態）
次に、第２実施形態について説明する。図７は第２実施形態の表示装置ＤＳＰ２の一構成例を示す平面図であり、図８は第２実施形態の表示装置ＤＳＰ２の一構成例を示す断面図である。

第２実施形態に係る表示装置ＤＳＰ２は、図７および図８に示すように、第２シールド電極ＳＥ２が配置されない代わりに、検出電極Ｒｘと表示部ＤＡとの間に所定の距離Ｄ１を有したスペースＳＰＡ１が設けられている点で、上記した第１実施形態と相違している。また、第２実施形態に係る表示装置ＤＳＰ２は、図８に示すように、検出電極Ｒｘが第２基板ＳＵＢ２側に設けられている点で、上記した第１実施形態と相違している。さらに、第２実施形態に係る表示装置ＤＳＰ２は、図８に示すように、回路配線ＣＬ（額縁配線）が透明基板１０の主面１０Ｂの上に設けられている点で、上記した第１実施形態と相違している。なお、回路配線ＣＬは、例えば信号線Ｓなど、画像を表示するにあたって使用される配線である。

図８に示すように、検出電極Ｒｘは、オーバーコート層ＯＣの上に配置されており、シール３０と平面視において重畳する領域まで延出している。検出電極Ｒｘは、シール３０に含まれる導電ビーズ３１を介して、平坦化膜１１の上に設けられたＲｘ端子部ＲＴと電気的に接続される。Ｒｘ端子部ＲＴは、平坦化膜１１に形成されたコンタクトホールを介して、透明基板１０の主面１０Ｂの上に配置されたＲｘ配線ＲＬに接続される。

また、図８に描かれる断面において、第１シールド電極ＳＥ１は、平坦化膜１１に形成されたコンタクトホールを介して、透明基板１０の主面１０Ｂの上に配置されたシールド配線ＳＬに接続される。

検出電極Ｒｘと表示部ＤＡとの間のスペースＳＰＡ１は、例えば１０μｍ～４００μｍのうちの任意の距離Ｄ１を有するように設定され、好ましくは、５０μｍ～２００μｍのうちの任意の距離Ｄ１を有するように設定される。これによれば、検出電極Ｒｘと、画素電極ＰＥおよび共通電極ＣＥとの間に十分な距離を設けることができるため、検出電極Ｒｘと、画素電極ＰＥおよび共通電極ＣＥとの間でフリンジ電界が形成されてしまうことを抑制することが可能である。

なお、第１シールド電極ＳＥ１が配置されることにより、検出電極Ｒｘと、画素電極ＰＥおよび共通電極ＣＥとの間でフリンジ電界が形成されてしまうことを十分に抑制することができる場合、検出電極Ｒｘと表示部ＤＡとの間のスペースＳＰＡ１は、上記した値よりも小さな値に設定されても構わない。

なお、図９に示すように、検出電極Ｒｘと表示部ＤＡとの間に上記したスペースＳＰＡ１を設けた上で、当該スペースＳＰＡ１に第２シールド電極ＳＥ２がさらに配置されてもよい。これによれば、検出電極Ｒｘと、画素電極ＰＥおよび共通電極ＣＥとの間でフリンジ電界が形成されてしまうことをさらに抑制することが可能である。

ここで、比較例を用いて、本実施形態に係る表示装置ＤＳＰ２の効果について説明する。なお、比較例は、本実施形態に係る表示装置ＤＳＰ２が奏し得る効果の一部を説明するためのものであって、比較例と本実施形態とで共通する効果を本願発明の範囲から除外するものではない。

比較例における表示装置ＤＳＰ２’は、図１０に示すように、第１シールド電極ＳＥ１が配置されていない点で、図８に示した本実施形態の表示装置ＤＳＰ２の構成と相違している。

比較例に係る表示装置ＤＳＰ２’においては、本実施形態に係る表示装置ＤＳＰ２と同様に、検出電極Ｒｘと表示部ＤＡとの間に十分な距離が設けられているため、検出電極Ｒｘと、画素電極ＰＥおよび共通電極ＣＥとの間でフリンジ電界が形成されてしまうことを抑制することは可能である。しかしながら、比較例に係る表示装置ＤＳＰ２’においては、電極同士が対向している関係上、図１０の点線の矢印に示されるように、検出電極Ｒｘと、回路配線ＣＬとの間において、フリンジ電界が形成されてしまっている。このフリンジ電界は、画像の表示に伴い回路配線ＣＬの電位が変化した際の影響を受けてしまう。これによれば、検出電極Ｒｘが、上記した影響に起因した誘電体たる液晶分子の容量変化を誤って検出してしまう場合があり、タッチの誤検出が発生してしまう場合がある。

これに対し、本実施形態に係る表示装置ＤＳＰ２においては、検出電極Ｒｘと回路配線ＣＬとの間に、第１シールド電極ＳＥ１が配置されているため、図８の点線の矢印に示されるように、検出電極Ｒｘと、回路配線ＣＬとの間で形成されてしまっていたフリンジ電界を、第１シールド電極ＳＥ１でシールドすることが可能である。換言すると、第１シールド電極ＳＥ１が配置されることにより、検出電極Ｒｘと、回路配線ＣＬとの間でフリンジ電界が形成されてしまうことを抑制することが可能である。これによれば、画像の表示に伴い回路配線ＣＬの電位が変化したとしても、検出電極Ｒｘはその影響を受けにくく、Ｒｘ－ＳＥ１間の容量が変化してしまうことを抑制することができるため、上記したタッチの誤検出の発生を抑制することが可能である。

（第３実施形態）
続いて、第３実施形態について説明する。図１１は第３実施形態に係る表示装置ＤＳＰ３の一構成例を示す平面図であり、図１２は第３実施形態に係る表示装置ＤＳＰ３の一構成例を示す断面図である。

第３実施形態に係る表示装置ＤＳＰ３は、図１１および図１２に示すように、検出電極Ｒｘを囲むように、第３シールド電極ＳＥ３がさらに設けられている点で、上記した第１実施形態と相違している。また、第３実施形態に係る表示装置ＤＳＰ３は、図１２に示すように、検出電極Ｒｘが第２基板ＳＵＢ２側に設けられている点で、上記した第１実施形態と相違している。さらに、第３実施形態に係る表示装置ＤＳＰ３は、図１２に示すように、第１回路配線ＣＬ１および第２回路配線ＣＬ２が透明基板１０の主面１０Ｂの上に設けられている点で、上記した第１実施形態と相違している。なお、第１回路配線ＣＬ１および第２回路配線ＣＬ２は、例えば信号線Ｓなど、画像を表示するにあたって使用される配線である。

上記したように、第１回路配線ＣＬ１は、透明基板１０の主面１０Ｂの上に配置されている。第１シールド電極ＳＥ１は、平坦化膜１１の上に配置され、第１回路配線ＣＬ１と平面視において重畳する。これによれば、検出電極Ｒｘと、第１回路配線ＣＬ１との間でフリンジ電界が形成されてしまうことを抑制することが可能であり、第１回路配線ＣＬ１の電位の変化に起因したタッチの誤検出の発生を抑制することが可能である。なお、第１シールド電極ＳＥ１は、第３方向Ｚにおいて、検出電極Ｒｘと第１回路配線ＣＬ１との間に配置されていればよいため、第１シールド電極ＳＥ１と第１回路配線ＣＬ１とは必ずしも平面視において重畳していなくても構わない。

図１２に示すように、第２回路配線ＣＬ２は、第１回路配線ＣＬ１と同層に配置されている。第２回路配線ＣＬ２は、第１回路配線ＣＬ１よりも外側に配置されている。より詳しくは、第２回路配線ＣＬ２は、シール３０と平面視において重畳する位置に配置されている。

上記したように、第３シールド電極ＳＥ３は、検出電極Ｒｘを囲むように配置されている。図１２に示すように、第３シールド電極ＳＥ３は、第２回路配線ＣＬ２と同層に配置されている。第３シールド電極ＳＥ３は、第２回路配線ＣＬ２よりも外側に配置されている。

図１２に示すように、検出電極Ｒｘは、オーバーコート層ＯＣの上に配置されており、シール３０と平面視において重畳する領域まで延出している。検出電極Ｒｘは、シール３０に含まれる導電ビーズ３１を介して、平坦化膜１１の上に配置されたＲｘ端子部ＲＴと電気的に接続される。Ｒｘ端子部ＲＴは、平坦化膜１１に形成されたコンタクトホールを介して、透明基板１０の主面１０Ｂの上に設けられたＲｘ配線ＲＬに接続される。

ここで、比較例を用いて、本実施形態に係る表示装置ＤＳＰ３の効果について説明する。なお、比較例は、本実施形態に係る表示装置ＤＳＰ３が奏し得る効果の一部を説明するためのものであって、比較例と本実施形態とで共通する効果を本願発明の範囲から除外するものではない。

比較例における表示装置ＤＳＰ３’は、図１３に示すように、第３シールド電極ＳＥ３が設けられておらず、第２回路配線ＣＬ２が本実施形態に係る表示装置ＤＳＰ３に比べて外側に（具体的には、表示装置ＤＳＰ３における第３シールド電極ＳＥ３が配置されている位置に）配置されている点で、図１２に示した本実施形態の表示装置ＤＳＰ３の構成と相違している。

比較例に係る表示装置ＤＳＰ３’においては、図１３の点線の矢印に示されるように、第２回路配線ＣＬ２と、検出電極Ｒｘとの間において、フリンジ電界（換言すると、空気層を介した回り込み電界）が形成されてしまっている。このフリンジ電界は、画像の表示に伴い第２回路配線ＣＬ２の電位が変化した際の影響を受けてしまう。これによれば、検出電極Ｒｘが、上記した影響に起因した誘電体たる液晶分子の容量変化を誤って検出してしまう場合があり、タッチの誤検出が発生してしまう場合がある。

これに対し、本実施形態に係る表示装置ＤＳＰ３においては、第２回路配線ＣＬ２よりも外側に第３シールド電極ＳＥ３が配置されているため、図１２の点線の矢印に示されるように、第２回路配線ＣＬ２と、検出電極Ｒｘとの間で形成されてしまっていたフリンジ電界を、第３シールド電極ＳＥ３でシールドすることが可能である。換言すると、第３シールド電極ＳＥ３が配置されることにより、第２回路配線ＣＬ２と、検出電極Ｒｘとの間でフリンジ電界が形成されてしまうことを抑制することが可能である。これによれば、画像の表示に伴い第２回路配線ＣＬ２の電位が変化したとしても、検出電極Ｒｘはその影響を受けにくく、Ｒｘ－ＳＥ３間の容量が変化してしまうことを抑制することができるため、上記したタッチの誤検出の発生を抑制することが可能である。

なお、本実施形態では、図１１および図１２に示したように、検出電極Ｒｘと表示部ＤＡとの間に、第２シールド電極ＳＥ２が配置されている構成を例示したが、これに限定されず、第２シールド電極ＳＥ２の代わりに、所定の距離を有したスペース（より詳しくは、１０μｍ～４００μｍのスペース、好ましくは、５０μｍ～２００μｍのスペース）が設けられてもよい。また、検出電極Ｒｘと表示部ＤＡとの間に、上記所定の距離を有したスペースが設けられた上で、当該スペースに第２シールド電極ＳＥ２が配置されても構わない。この場合であっても、第３シールド電極ＳＥ３が第２回路配線ＣＬ２よりも外側に配置されている点に変わりはないため、上記した効果と同様な効果を得ることが可能である。

さらに、本実施形態では、図１１および図１２に示したように、第２回路配線ＣＬ２よりも外側に第３シールド電極ＳＥ３が配置されている構成を例示したが、これに限定されず、例えば図１４に示すように、第２回路配線ＣＬ２をできるだけ内側に配置することで、第３シールド電極ＳＥ３の代わりに、所定の距離Ｄ２を有したスペースＳＰＡ２（より詳しくは、１０μｍ～４００μｍのスペース、好ましくは、５０μｍ～２００μｍのスペース）が設けられてもよい。この場合においても、第２回路配線ＣＬ２と、検出電極Ｒｘとの間に（換言すると、第２回路配線ＣＬ２と、シール３０の最外端との間に）十分な距離を設けることができるため、第２回路配線ＣＬ２と、検出電極Ｒｘとの間でフリンジ電界が形成されてしまうことを抑制することが可能である。つまり、上記したタッチの誤検出の発生を抑制することが可能である。

また、本実施形態では、図１２に示したように、検出電極Ｒｘが第２基板ＳＵＢ２側に配置されている構成を例示したが、これに限定されず、例えば図１５に示すように、検出電極Ｒｘは第１基板ＳＵＢ１側に配置されてもよい。この場合であっても、第３シールド電極ＳＥ３が第２回路配線ＣＬ２よりも外側に配置されている点に変わりはないため、上記した効果と同様な効果を得ることが可能である。

図１６は、各実施形態に係る表示装置ＤＳＰの適用例を示している。図１６に示すように、表示装置ＤＳＰは、例えば腕時計１００に適用される。この場合、表示装置ＤＳＰの表示部ＤＡには、時刻等が表示され、表示装置ＤＳＰは、非表示部ＮＤＡに配置された検出電極がタッチされることにより所定のジェスチャを検出し（例えば時計の外周部を時計回りに１回転するように触れるジェスチャ、時計の外周部を反時計回りに１回転するように触れるジェスチャ、タップするジェスチャ等）、検出した所定のジェスチャに応じた動作を実現することが可能である。

図１７は、各実施形態に係る表示装置ＤＳＰの別の適用例を示している。図１７に示すように、表示装置ＤＳＰは、例えば車載バックミラー２００に適用される。この場合、表示装置ＤＳＰの表示部ＤＡには、車両に設置されたカメラにより撮影された車両後方の映像等が表示され、表示装置ＤＳＰは、非表示部ＮＤＡに配置された検出電極がタッチされることにより所定のジェスチャを検出し、検出した所定のジェスチャに応じた動作を実現することが可能である。

図１８は、自己容量方式によるタッチ検出の原理の一例を説明するための図である。電源Ｖｄｄの電圧を抵抗分割にて分圧した電圧をバイアス電圧として検出電極Ｒｘに供給している。駆動回路３００ｂからは容量結合等により所定の波形の駆動信号が検出電極Ｒｘに供給され、検出電極Ｒｘから所定の波形の検出信号が読み出される。このとき、指等による容量が検出電極Ｒｘに負荷されると検出電極の振幅が変化する。図１８においては検出電極Ｒｘの振幅が低下する。従って、図１８に例示する等価回路において、検出回路４００ｂにて検出電極Ｒｘの振幅を検出することで指等の外部近接物体の接触または近接の有無を検出する。尚、セルフ検出回路は、図１８に例示する回路に限定されるものではなく、検出電極のみで指等の外部近接物体の有無を検出可能であればどのような回路方式を採用してもよい。

以上説明した一実施形態によれば、表示装置ＤＳＰは、第１基板ＳＵＢ１および第２基板ＳＵＢ２の両方において、検出電極Ｒｘと表示部ＤＡとの間に、シールド電極ＳＥまたはシールド電極ＳＥの設置に相当する所定の距離を有したスペースが設けられている。これによれば、検出電極Ｒｘが他の構成と容量結合してしまうことを抑制することが可能となるので、タッチの誤検出の発生を抑制することが可能である。また、表示装置ＤＳＰは、シール３０の最外端にもシールド電極ＳＥまたはシールド電極ＳＥの設置に相当する所定の距離を有したスペースを設けることが可能である。これによれば、所謂回り込み電界の発生を抑制することが可能となり、上記したタッチの誤検出の発生を抑制することが可能である。

さらに、検出電極Ｒｘと、表示部ＤＡの構成（例えば、画素電極ＰＥや共通電極ＣＥなど）との間にフリンジ電界が形成されてしまうと、上記したタッチの誤検出だけでなく、表示部ＤＡ側の液晶層ＬＣに含まれる液晶分子の配向状態も変化してしまい、表示品位が低下してしまう可能性があるが、上記した構成によれば、検出電極Ｒｘが他の構成と容量結合してしまうことを抑制することが可能となるので、これも抑制することが可能である。

つまり、以上説明した一実施形態によれば、画像を表示する際の表示品位とタッチによる優れた操作性を両立させた表示装置および時計を提供することが可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＤＳＰ１…表示装置、ＰＮＬ…表示パネル、ＤＡ…表示部、ＮＤＡ…非表示部、Ｒｘ１～Ｒｘ８…検出電極、ＲＬ１～ＲＬ８…Ｒｘ配線、Ｔ…端子部、ＦＰＣ１…フレキシブル配線基板、ＰＣＢ…回路基板、ＣＮ…接続部、ＤＣ…ディスプレイコントローラ、ＴＣ…タッチコントローラ、１…ＣＰＵ、ＳＥ１…第１シールド電極、ＳＥ２…第２シールド電極。

Claims (19)

1. 第１基板と、
   前記第１基板と対向して配置される第２基板と、
   前記第１基板と前記第２基板との間で挟持される液晶層と、
   画像を表示する表示領域を囲む周辺領域に配置される複数の検出電極と、
   前記第１基板上に配置され、かつ、前記周辺領域に配置される電極であって、所定の固定電位を有する第１シールド電極と、
   前記第２基板上に配置され、かつ、前記周辺領域に配置される電極であって、前記所定の固定電位を有する第２シールド電極と、
   を具備し、
   前記第１シールド電極および前記第２シールド電極は共に、平面視において、前記各検出電極よりも前記表示領域側に配置される、表示装置。
2. 前記第１基板は、透明基板と、前記透明基板の上に配置される配線層と、前記配線層を覆う平坦化膜と、を備え、
   前記各検出電極は、前記平坦化膜の上に配置される、請求項１に記載の表示装置。
3. 前記第１基板は、透明基板と、前記透明基板の上に配置される配線層と、前記配線層を覆う平坦化膜と、を備え、
   前記各検出電極は、前記第２基板上に配置される、請求項１に記載の表示装置。
4. 前記第１基板は、前記第１シールド電極と同層に配置される画素電極を備え、
   前記第２基板は、前記第２シールド電極と同層に配置される共通電極を備える、請求項１～請求項３のいずれか１項に記載の表示装置。
5. 前記所定の固定電位は、前記各検出電極と同電位である、請求項１～請求項４のいずれか１項に記載の表示装置。
6. 前記所定の固定電位は、所定の値を有した直流電位である、請求項１～請求項４のいずれか１項に記載の表示装置。
7. 前記第１基板は、前記第１シールド電極と同層に配置される画素電極を備え、
   前記画素電極は、反射電極を有する、請求項１～請求項６のいずれか１項に記載の表示装置。
8. 請求項１～請求項７のいずれか１項に記載の表示装置を備える、時計。
9. 表示装置であって、
   第１基板と、
   前記第１基板と対向して配置される第２基板と、
   前記第１基板と前記第２基板との間で挟持される液晶層と、
   前記第２基板側に配置され、かつ、画像を表示する表示領域を囲む周辺領域に配置される複数の検出電極と、
   前記第１基板上に配置され、かつ、前記周辺領域に配置される電極であって、所定の固定電位を有する第１シールド電極と、
   を具備し、
   前記表示装置は、平面視において、前記各検出電極と前記表示領域との間に、５０μｍ～２００μｍ幅のスペースを有し、
   前記第１シールド電極は、平面視において、前記各検出電極よりも前記表示領域側に配置される、表示装置。
10. 前記第２基板側に設けられた前記スペースに配置される電極であって、前記所定の固定電位を有する第２シールド電極をさらに具備する、請求項９に記載の表示装置。
11. 前記所定の固定電位は、前記各検出電極と同電位である、請求項９または請求項１０に記載の表示装置。
12. 前記所定の固定電位は、所定の値を有した直流電位である、請求項９または請求項１０に記載の表示装置。
13. 前記第１基板は、前記第１シールド電極と同層に配置される画素電極を備え、
    前記第２基板は、前記スペースと同層に配置される共通電極を備える、請求項９～請求項１２のいずれか１項に記載の表示装置。
14. 表示装置であって、
    第１基板と、
    前記第１基板と対向して配置される第２基板と、
    前記第１基板と前記第２基板との間で挟持される液晶層と、
    画像を表示する表示領域を囲む周辺領域に配置される複数の検出電極と、
    前記第１基板上に配置され、かつ、前記周辺領域に配置される複数の回路配線と、
    を具備し、
    前記表示装置は、前記複数の回路配線のうち最外周に位置する回路配線と、前記第１基板および前記第２基板を接着するためのシール材の最外端との間に、５０μｍ～２００μｍ幅のスペースまたは所定の固定電位を有する第３シールド電極を備える、表示装置。
15. 前記第３シールド電極は、前記各回路配線と同層に配置される、請求項１４に記載の表示装置。
16. 前記第１基板は、前記スペースと同層に配置される画素電極を備え、
    前記第２基板は、共通電極を備える、請求項１４または請求項１５に記載の表示装置。
17. 前記第１基板は、透明基板と、前記透明基板の上に配置され、前記複数の回路配線とは異なる配線層と、前記配線層を覆う平坦化膜と、を備え、
    前記各検出電極は、前記平坦化膜の上に配置される、請求項１４～請求項１６のいずれか１項に記載の表示装置。
18. 前記第１基板は、透明基板と、前記透明基板の上に配置され、前記複数の回路配線とは異なる配線層と、前記配線層を覆う平坦化膜と、を備え、
    前記各検出電極は、前記第２基板上に配置される、請求項１４～請求項１６のいずれか１項に記載の表示装置。
19. 前記所定の固定電位は、前記各検出電極と同電位または所定の値を有した直流電位である、請求項１４に記載の表示装置。

Images