JP2018205590A - 表示装置 - Google Patents

Abstract

【課題】表示装置の性能を向上させる。
【解決手段】表示装置ＤＳＰ１は、前面１０ｆを有する可撓性の基板１０の前面１０ｆ上にあり、複数の画素電極に電気的に接続された端子群（第１端子群）ＴＭＧ１と、基板２０の背面２０ｂ上にあり、基板２０の複数の第１電極に電気的に接続された第２端子群と、基板１０および基板２０にあり、液晶層ＬＱと重畳する表示領域ＤＡと、基板１０および基板２０にあり、接着材ＢＮＤの外側にある周辺領域ＰＦ１、ＰＦ２と、を備える。端子群ＴＭＧ１は、基板１０の周辺領域ＰＦ１の端子配置領域ＴＡＲ１に形成される。第２端子群は、基板２０の周辺領域ＰＦ２の第２端子配置領域に形成される。周辺領域ＰＦ１は、Ｚ方向の一方側に曲げられる。
【選択図】図２

Description

本発明は、表示装置に関し、例えば、互いに対向する基板のそれぞれに電極が形成された表示装置に適用して有効な技術に関する。

表示装置を構成する基板として、可撓性を有する基板を使用する技術がある（特開２０１５−１１８３７３号公報（特許文献１）参照）。

特開２０１５−１１８３７３号公報

互いに対向する基板のそれぞれに電極が形成された表示装置の場合、一方の基板と他方の基板とを電気的に接続することにより、制御回路を集約できる。ところが、一方の基板と他方の基板とを電気的に接続するための伝送経路の数が多くなると、多数の伝送経路を配置する領域の確保が難しい。

本発明の目的は、表示装置の性能を向上させる技術を提供することにある。

本発明の一態様である表示装置は、第１Ａ面を有する可撓性の第１基板と、前記第１Ａ面と対向する第２Ａ面を有し、接着材を介して第１基板に接着された第２基板と、前記第１基板の前記第１Ａ面と、前記第２基板の前記第２Ａ面との間にある電気光学層と、前記第１基板と前記電気光学層との間にある複数の画素電極と、前記第１Ａ面側にあり、前記複数の画素電極に電気的に接続された第１端子群と、前記第２基板と前記電気光学層との間にある複数の第１電極と、前記第２Ａ面側にあり、前記複数の第１電極に電気的に接続された第２端子群と、前記第１基板および前記第２基板にあり、前記電気光学層と重畳する表示領域と、前記第１基板および前記第２基板にあり、前記電気光学層及び前記接着材の外側にある周辺領域と、を備える。前記第１端子群は、前記第１基板の前記周辺領域である第１周辺領域の第１端子配置領域に形成される。前記第２端子群は、前記第２基板の前記周辺領域である第２周辺領域の第２端子配置領域に形成される。平面視において、前記第１周辺領域と前記第２周辺領域との間に前記表示領域がある。または、前記第１周辺領域と前記第２周辺領域は互いに重畳している。前記第１基板および前記第２基板は第１方向に配列される。前記第１周辺領域は、前記１方向の一方側に曲げられる。

実施の形態の表示装置の一例を示す平面図である。 図１のＡ−Ａ線に沿った断面図である。 図１の表示領域の一部分の拡大断面図である。 図１に示す表示装置における一つの画素周辺の回路構成例を示す回路図である。 図１に示す表示装置が備えるタッチセンサの回路構成例を示す平面図である。 図２に示す基板と配線板とが接続されている領域周辺を拡大して示す拡大平面図である。 図５に示す二つの基板の接続構造例を示す拡大断面図である。 図１に対する変形例である表示装置の平面図である。 図８に示す表示装置が備えるタッチセンサの回路構成例を示す平面図である。 図９に示す検出電極およびこれに接続される配線の配線経路に沿った断面図である。 図８に示す基板と配線板とが接続されている領域周辺を拡大して示す拡大平面図である。 図１に対する他の変形例である表示装置の平面図である。 図１２に示す表示装置が備えるタッチセンサの回路構成例を示す平面図である。 図１２に示す検出電極およびこれに接続される配線の配線経路に沿った断面図である。 図１４に対する変形例である表示装置の背面側の配線板のレイアウトの一例を示す平面図である。 図１５に示すコネクタの構造例を示す拡大断面図である。 図１５に示すコネクタの他の構造例を示す拡大断面図である。 図２に対する検討例である表示装置の断面図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一または関連する符号を付して、詳細な説明を適宜省略することがある。

本願において、入力部または入力装置とは、外部から入力されたコマンドを信号として検出する部分または装置を意味する。本願明細書では、電極に対して近接または接触する物体の容量に応じて変化する静電容量を利用して、入力を信号として検出する、静電容量検出型の入力部について説明する。

また、タッチパネルとは、入力部（入力装置）の一態様であって、指やタッチペンなどの誘電体を近接させて（近づけて、または接触させて）、入力動作を行ったときに、入力信号を検出すると共に、タッチ位置を算出して出力する入力部である。タッチ位置は、入力信号を検出する座標面において、入力信号を検出した位置の座標である。

タッチパネルのように、タッチ位置を算出する入力部（入力装置）は、多くの場合、画像を表示する表示部（表示装置）と組み合わされて利用される。表示部と入力部とを互いに独立した部品で組み立て、表示部と入力部とが重なった状態で利用される、入力機能付き表示装置を、外付け型、またはオンセルタイプの表示装置と呼ぶ。また、画像を表示する表示部を構成する部品の間に、入力信号を検出する入力検出部を構成する部品のうちの一部または全部が組み込まれた状態で利用される入力機能付き表示装置を、内蔵型、またはインセルタイプの表示装置と呼ぶ。インセルタイプの表示装置は、入力部を構成する部品のうちの一部または全部が、表示部を構成する部品のうちの一部または全部と兼用化される表示装置を含んでいる。また、インセルタイプの表示装置は、入力部を構成する部品と表示部を構成する部品とが互いに兼用化されない表示装置を含んでいる。

また、以下の実施の形態では、表示装置の例として、電気光学層である液晶層を備えた液晶表示装置を取り上げて説明する。ただし、以下で説明する技術は、液晶表示装置の他、種々の変形例に適用できる。例えば、電気光学層は、液晶層の他、有機発光素子層、無機発光素子層、ＭＥＭＳシャッター（Micro Electro Mechanical Systems）あるいは、電気泳動素子層など、電気的なエネルギーを印加することにより、光学特性が変化する素子を含んだ層であれば良い。

また、液晶表示装置は、液晶層の液晶分子の配向を変化させるための電界の印加方向により、大きくは以下の２通りに分類される。すなわち、第１の分類として、表示装置の厚さ方向（あるいは面外方向）に電界が印加される、所謂、縦電界モードがある。縦電界モードには、例えばＴＮ（Twisted Nematic）モードや、ＶＡ（Vertical Alignment）モードなどがある。また、第２の分類として、表示装置の平面方向（あるいは面内方向）に電界が印加される、所謂、横電界モードがある。横電界モードには、例えばＩＰＳ（In-Plane Switching）モードや、ＩＰＳモードの一つであるＦＦＳ（Fringe Field Switching）モードなどがある。以下で説明する技術は、縦電界モードおよび横電界モードのいずれにも適用できるが、以下で説明する実施の形態では、一例として、横電界モードの表示装置を取り上げて説明する。
＜表示装置の構成＞

まず、表示装置の構成について説明する。図１は、本実施の形態の表示装置の一例を示す平面図である。図１では、平面視における表示領域ＤＡと非表示領域ＮＤＡの境界を二点鎖線で示している。また、図１では、表示装置ＤＳＰ１が備える回路のうち、画像を表示する表示部に相当する回路ブロックや配線の一部を実線で模式的に示している。また、図１では、基板ＳＵＢ１と対向するように配置された基板ＳＵＢ２の輪郭を、点線で示している。また、図１では、平面視において、接着材ＢＮＤが配置される領域（シール領域）にドットパターンを付している。また、図２は図１のＡ−Ａ線に沿った断面図である。図２は断面図であるが、見易さのため、液晶層ＬＱ、接着材ＢＮＤ、非表示領域ＮＤＲの配線ＷＲ１および配線板ＦＷＢ１を除き、ハッチングは省略されている。また、図３は、図１の表示領域の一部分の拡大断面図である。図３では、基板ＳＵＢ１の厚さ方向（図１に示すＺ方向）における走査線ＧＬと信号線ＳＬとの位置関係の例を示すため、図３とは異なる断面に設けられた走査線ＧＬを一緒に示している。また、図４は、図１に示す表示装置における一つの画素周辺の回路構成例を示す回路図である。また、図５は、図１に示す表示装置が備えるタッチセンサの回路構成例を示す平面図である。図５では、平面視における表示領域ＤＡと非表示領域ＮＤＡの境界、およびタッチセンサ用の回路に接続される経路を二点鎖線で示している。また、図５では、基板ＳＵＢ１と対向するように配置された基板ＳＵＢ２の輪郭、および基板ＳＵＢ２に形成された電極、端子、あるいは配線を点線で示している。また、図１および図５では、図２に示すカバー部材ＣＶＭの図示を省略している。

図１に示すように、本実施の形態の表示装置ＤＳＰ１は、外部から供給される入力信号に応じて画像が形成される表示領域ＤＡを有する。また、表示装置ＤＳＰ１は、平面視において、表示領域ＤＡの周囲を囲むように設けられた非表示領域（額縁領域）ＮＤＡを有する。なお、図１に示す表示装置ＤＳＰ１の表示領域ＤＡは四角形であるが、表示領域が多角形や円形など、四角形以外の形状であってもよい。表示領域ＤＡは、表示面を視た平面視において、表示装置ＤＳＰ１が画像を表示する有効領域である。したがって、基板ＳＵＢ１および基板ＳＵＢ２のそれぞれが表示領域ＤＡを備えている。

本実施の形態の表示装置ＤＳＰ１は、外部から供給される入力信号に応じて画像を表示する表示部と、指やタッチペンなどによる入力動作により入力された信号を検出する入力部と、を有するタッチセンサ付きの表示装置である。図１に示す表示領域ＤＡは、入力部の検出領域でもある。

また、図２に示すように、表示装置ＤＳＰ１は、液晶層ＬＱを介して対向するように貼り合せられた基板ＳＵＢ１および基板ＳＵＢ２を有している。基板ＳＵＢ１と基板ＳＵＢ２とは、表示装置ＤＳＰ１の厚さ方向であるＺ方向に配列される。言い換えれば、基板ＳＵＢ１と基板ＳＵＢ２とは、表示装置ＤＳＰ１の厚さ方向（Ｚ方向）において互いに対向する。基板ＳＵＢ１は、液晶層ＬＱ（および基板ＳＵＢ２）と対向する前面（主面、面）ＢＳｆを有する。また基板ＳＵＢ２は、基板ＳＵＢ１の前面ＢＳｆ（および液晶層ＬＱ）と対向する背面（主面、面）ＦＳｂを有する。基板ＳＵＢ１は、スイッチング素子（能動素子）としての複数のトランジスタがアレイ状に配置されたアレイ基板である。また、基板ＳＵＢ２は、表示面側に設けられた基板である。基板ＳＵＢ２は、アレイ基板に対向配置された基板という意味で、対向基板と言い換えることができる。

また、液晶層ＬＱは、基板ＳＵＢ１の前面ＢＳｆと基板ＳＵＢ２の背面ＦＳｂとの間にある。液晶層ＬＱは、上記した電気光学層であって、上記したスイッチング素子を介して液晶層ＬＱの周辺に形成される電界の状態を制御することにより、そこを通過する光を変調する機能を備えている。基板ＳＵＢ１および基板ＳＵＢ２にある表示領域ＤＡは、図２に示すように液晶層ＬＱと重畳する。

また、基板ＳＵＢ１と基板ＳＵＢ２とは、接着材（シール材）ＢＮＤを介して接着される。図１に示すように、接着材ＢＮＤは、表示領域ＤＡの周囲を囲むように、非表示領域ＮＤＡに配置される。接着材ＢＮＤの内側には、図２に示すように液晶層ＬＱがある。接着材ＢＮＤは基板ＳＵＢ１と基板ＳＵＢ２との間に液晶を封入するシール材としての役割を果たす。

また、図２に示すように、表示装置ＤＳＰ１は、光学素子ＯＤ１と、光学素子ＯＤ２と、を有する。光学素子ＯＤ１は、基板ＳＵＢ１とバックライトユニットＢＬとの間に配置される。光学素子ＯＤ２は、基板ＳＵＢ２の表示面側、すなわち基板ＳＵＢ２を挟んで基板ＳＵＢ１の反対側に配置される。光学素子ＯＤ１および光学素子ＯＤ２は、それぞれ少なくとも偏光板を含んでおり、必要に応じて位相差板を含んでいてもよい。

また、図２に示すように、表示装置ＤＳＰ１は、基板ＳＵＢ２の表示面側を覆う、カバー部材ＣＶＭを備えている。カバー部材ＣＶＭは、基板ＳＵＢ２の背面（面）ＦＳｂの反対側の前面（面）ＦＳｆに対向する。言い換えれば、カバー部材ＣＶＭは、基板２０（図３参照）の背面（面）２０ｂ（図３参照）の反対側の前面（面）２０ｆに対向する。基板ＳＵＢ２（言い換えれば図３に示す基板２０）は、Ｚ方向において、カバー部材ＣＶＭと基板ＳＵＢ１（言い換えれば図３に示す基板１０）の間にある。言い換えれば、Ｚ方向において、カバー部材ＣＶＭは、基板ＳＵＢ２（言い換えれば図３に示す基板２０）のＺ１側に配置されている。カバー部材ＣＶＭは、基板ＳＵＢ１、ＳＵＢ２や光学素子ＯＤ２を保護する保護部材であって、表示装置ＤＳＰ１の表示面側に配置されている。ただし、本実施の形態に対する変形例としては、カバー部材ＣＶＭが無い場合もある。

また、図３に示すように、基板ＳＵＢ１は、基板（ベース基板、絶縁性基板）１０を備えている。また、基板ＳＵＢ２は、基板（ベース基板、絶縁性基板）２０を備えている。基板１０および基板２０のそれぞれは、可視光が透過する特性を備えている。また、基板１０は、可撓性を備えている。図２に例示するように、平面視において、基板ＳＵＢ１の周辺領域ＰＦ１と、基板ＳＵＢ２の周辺領域ＰＦ２とが重畳している。また、基板ＳＵＢ１は、非表示領域ＮＤＡの一部分が折り曲げられている。言い換えれば、基板ＳＵＢ１の非表示領域ＮＤＡのうち、接着材ＢＮＤの外側にある周辺領域ＰＦ１は湾曲した部分を有している。さらに言い換えれば基板ＳＵＢ１の前面ＢＳｆ（詳しくは基板１０の前面１０ｆ）は、平坦面領域と、厚さ方向（Ｚ方向）に曲がった曲面領域と、を有する。基板ＳＵＢ１は図２に例示するような曲げ変形が可能な程度の可撓性を備えている。上記した可撓性を基板ＳＵＢ１に持たせるため、基板１０は、可撓性を備えている。可撓性を備える基板１０の構成材料として、例えば、基板１０は、ポリイミドやポリアミド、ポリカルボナート、あるいは、ポリエステルなどのポリマーを含む樹脂材料を例示することができる。一方、図２に示す例では、基板ＳＵＢ２の背面ＦＳｂは、平坦面であり、曲面領域は有していない。このため、基板２０は可撓性を備えていなくても良い。この場合、基板２０を構成する材料は、基板１０を構成する材料と比較して選択の自由度が高い。ただし、変形例として後述するように、基板ＳＵＢ２の周辺領域ＰＦ２を曲げ変形させる場合には、基板２０も可撓性を備えている必要がある。この場合、基板１０と基板２０とは、例えば同じ材料で構成されている。もちろん、基板ＳＵＢ２が曲げられていない場合でも、基板１０と基板２０とが同じ材料で構成されていても良い。

基板１０は、液晶層ＬＱ（および基板２０）と対向する前面（主面、面）１０ｆを有する。また基板２０は、基板１０の前面１０ｆ（および液晶層ＬＱ）と対向する背面（主面、面）２０ｂを有する。液晶層ＬＱは、基板１０の前面１０ｆと基板２０の背面２０ｂとの間にある。

また、基板ＳＵＢ１は、基板１０と液晶層ＬＱとの間にある複数の導体パターンを有する。基板１０と液晶層ＬＱとの間にある複数の導体パターンには、複数の走査線（ゲート線）ＧＬ、複数の信号線（ソース線）ＳＬ、コモン線ＣＭＬ、共通電極ＣＥ、および複数の画素電極ＰＥが含まれる。また、複数の導体パターンのそれぞれの間には絶縁膜が介在している。隣り合う導体パターンの間に配置され、導体パターンを互いに絶縁する絶縁膜には、絶縁膜１１、１２、１３、１４、および配向膜ＡＬ１が含まれる。なお、図３では、走査線ＧＬ、共通電極ＣＥ、およびコモン線ＣＭＬについては、それぞれ一個ずつ示している。

上記した複数の導体パターンのそれぞれは、積層された複数の配線層に形成される。図３に示す例では、共通電極（表示電極）ＣＥ、および画素電極（表示電極）ＰＥはそれぞれ異なる層に形成され、共通電極ＣＥが形成された層の下層に、基板１０側から順に、３層の配線層ＷＬ１、ＷＬ２、およびＷＬ３が設けられている。

図１に示すように、複数の走査線ＧＬのそれぞれは、Ｘ方向に延在している。また、複数の走査線ＧＬは、Ｙ方向に互いに間隔を空けて配列される。言い換えれば、複数の走査線ＧＬは、Ｙ方向の一方の側であるＹ１側から他方の側であるＹ２側に向かって配列される。複数の走査線ＧＬのそれぞれは、表示領域ＤＡの外側の非表示領域ＮＤＡに引き出され、走査線駆動回路（ゲート駆動回路）ＧＤに接続される。走査線駆動回路ＧＤは、複数の走査線ＧＬに入力される走査信号Ｇｓｉ（図４参照）を出力する走査信号出力回路である。走査線駆動回路ＧＤは、基板ＳＵＢ１の非表示領域ＮＤＡにある。

また、図３に示す基板１０と絶縁膜１１の間には、走査線ＧＬの他に、図４に示す画素スイッチ素子ＰＳＷとしてのトランジスタＴｒ１のゲート電極ＧＥや半導体層などが形成される。図４に示すトランジスタＴｒ１は薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）である。また、走査線ＧＬは、画素スイッチ素子ＰＳＷとしてのトランジスタＴｒ１のゲート電極ＧＥを含んでいる。

また、図１に示すように、複数の信号線（映像信号線）ＳＬのそれぞれは、Ｙ方向に延在している。また、複数の信号線ＳＬは、Ｘ方向に互いに間隔を空けて配列される。言い換えれば、複数の信号線ＳＬは、Ｘ方向の一方の側であるＸ１側から他方の側であるＸ２側に向かって配列される。複数の信号線ＳＬのそれぞれは、表示領域ＤＡの外側の非表示領域ＮＤＡに引き出される。複数の信号線ＳＬの各々は、図４に示すように、トランジスタＴｒ１を介して画素電極ＰＥに接続される。詳しくは、信号線ＳＬは、トランジスタＴｒ１のソース電極ＳＥに接続され、画素電極ＰＥは、トランジスタＴｒ１のドレイン電極ＤＥに接続される。トランジスタＴｒ１がオンになっている時、画素電極ＰＥには、信号線ＳＬから映像信号Ｓｐｉｃが供給される。映像信号Ｓｐｉｃは、信号線駆動回路ＳＤから供給される。図１に示すように、表示領域ＤＡ内の信号線ＳＬは、接続配線（引き出し配線とも呼ぶ）としての信号用接続配線ＳＣＬを介して信号線駆動回路ＳＤ（図４参照）と電気的に接続される。信号線駆動回路ＳＤは、信号線ＳＬを介して複数の画素ＰＸのそれぞれが備える画素電極ＰＥ（図４参照）に映像信号Ｓｐｉｃ（図４参照）を供給する。信号線駆動回路ＳＤは、図２に示す配線板（フレキシブル配線板）ＦＷＢ１、または、回路基板ＣＢ１に形成される。

信号線駆動回路ＳＤに接続され、複数の画素ＰＸに映像信号を供給する信号伝送経路である映像信号線のうち、表示領域ＤＡにある部分（配線部）を信号線ＳＬと呼ぶ。また、上記映像信号線のうち、表示領域ＤＡの外側にある部分（配線部）を信号用接続配線ＳＣＬと呼ぶ。複数の信号線ＳＬのそれぞれは、Ｙ方向に延びている。一方、信号用接続配線ＳＣＬは、Ｙ方向に対して交差する方向に延びる部分を有している。また、図１に示す例では、信号線ＳＬと信号用接続配線ＳＣＬとの間には、スイッチ回路部ＳＷＳがある。スイッチ回路部ＳＷＳは、例えばマルチプレクサ回路であって、各色用の信号線ＳＬを選択して入力された信号を出力する。

また、基板ＳＵＢ１の表示領域ＤＡには、共通電極ＣＥおよび画素電極ＰＥ（図３参照）がある。表示装置ＤＳＰ１が画像を表示する表示期間において、共通電極ＣＥと画素電極ＰＥとの間の電位差に応じて、液晶分子を駆動する電界が形成される。図３に示すように、共通電極ＣＥは、絶縁膜１３上に形成される。共通電極ＣＥには、表示期間において、複数の画素ＰＸ（図１参照）に対して共通の駆動電位が供給される。共通の駆動電位は、図３に示すコモン線ＣＭＬを介して図４に示す共通電極駆動回路ＣＤ（図４参照）から供給される。共通電極駆動回路ＣＤは、図２に示す配線板ＦＷＢ１、または、回路基板ＣＢ１に形成される。共通電極ＣＥは、表示領域ＤＡの全体に配置される。表示領域ＤＡに１個の共通電極ＣＥがあっても良いし、表示領域ＤＡに複数の共通電極ＣＥがあっても良い。共通電極ＣＥは、ＩＴＯ（Indium tin oxide）またはＩＺＯ（Indium Zinc Oxide）などの透明導電材料が好ましい。

また、図３に示す例では、複数の画素電極ＰＥは絶縁膜１４上に形成される。平面視において、各画素電極ＰＥは、互いに隣り合う２つの信号線ＳＬの間に位置している。また、図１３に示す例では、共通電極ＣＥと画素電極ＰＥとは互いに異なる層に形成されている。ただし変形例としては、複数の共通電極ＣＥと複数の画素電極ＰＥとが同一面（例えば絶縁膜１３上）に形成され、互いに隣り合うように交互に配列されていても良い。また、共通電極ＣＥが基板ＳＵＢ２に設けられている場合もある。画素電極ＰＥは、例えば、ＩＴＯまたはＩＺＯなどの透明な導電材料または金属材料が好ましい。複数の画素電極ＰＥのそれぞれは、上記したように、図４に示すトランジスタＴｒ１を介して信号線ＳＬおよび信号用接続配線ＳＣＬと電気的に接続されている。

また、複数の画素電極ＰＥのそれぞれは、配向膜ＡＬ１に覆われる。配向膜ＡＬ１は液晶層ＬＱに含まれる液晶分子の初期配向を揃える機能を備える有機絶縁膜であって、例えばポリイミド樹脂から成る。また、配向膜ＡＬ１は、液晶層ＬＱに接する。

また、基板ＳＵＢ２は、基板２０と液晶層ＬＱとの間にある複数の導体パターンを有する。基板２０と液晶層ＬＱとの間にある複数の導体パターンには、複数の検出電極（電極）ＴＳＥ（図５参照）が含まれる。検出電極ＴＳＥは、表示装置ＤＳＰ１が備えるタッチセンサ（入力部）の一部分を構成する部材である。複数の検出電極ＴＳＥのそれぞれは、容量素子を構成し、指やタッチペンなどの誘電体を表示装置ＤＳＰ１の検出面に近づけて入力動作を行うと、上記容量素子の容量が変化する。検出電極ＴＳＥは、この容量の変化に基づいて検出信号を出力する。

図５に示す例では、表示装置ＤＳＰ１が備えるタッチセンサは、共通電極ＣＥと検出電極ＴＳＥに形成される複数の容量素子の容量変化を利用してタッチ検出を行う。基板ＳＵＢ１には、Ｘ方向に延びる複数の共通電極ＣＥがある。一方、基板ＳＵＢ２の複数の検出電極ＴＳＥのそれぞれは、Ｙ方向に延びる。平面視において、複数の検出電極ＴＳＥと複数の共通電極ＣＥは交差する。この場合、検出電極ＴＳＥと共通電極ＣＥとが交差する場所にそれぞれ容量素子が形成される。また、共通電極ＣＥは、配線ＴＤＣＬを介して検出駆動回路ＴＤＣに接続されている。検出駆動回路ＴＤＣは、タッチ検出を行う検出期間において、共通電極ＣＥにタッチ検出用の駆動波形を供給する回路である。検出駆動回路ＴＤＣは、図２に示す配線板ＦＷＢ１、または、回路基板ＣＢ１に形成される。また、検出電極ＴＳＥは、配線ＴＳＣＬを介して検出回路ＴＳＣに接続されている。検出回路ＴＳＣは、タッチ検出期間において、検出電極ＴＳＥから伝送された信号を受信し、データ処理する回路である。検出回路ＴＳＣは、図２に示す配線板ＦＷＢ１、または、回路基板ＣＢ１に形成される。

また、図３に示すように、基板ＳＵＢ２は、基板２０の基板ＳＵＢ１に対向する背面（主面、面）２０ｂと液晶層ＬＱとの間にある、遮光膜ＢＭと、カラーフィルタＣＦＲ、ＣＦＧおよびＣＦＢと、絶縁膜ＯＣ１と、配向膜ＡＬ２と、を有する。図３に示す例では、検出電極ＴＳＥは、遮光膜ＢＭと基板２０との間にある。

カラーフィルタＣＦＲ、ＣＦＧおよびＣＦＢは、基板ＳＵＢ１と対向する背面２０ｂ側に形成される。図３に示す例では、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢが周期的に配列される。カラー表示装置では、例えばこの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の画素を１組として、カラー画像を表示する。基板ＳＵＢ２の複数のカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、基板ＳＵＢ１に形成される画素電極ＰＥを有するそれぞれの画素ＰＸ（図１参照）と、互いに対向する位置に配置される。なお、カラーフィルタの種類は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に限定されるものではない。

また、各色のカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢのそれぞれの境界には、遮光膜ＢＭが配置される。遮光膜ＢＭはブラックマトリクスと呼ばれ、例えば黒色の樹脂や、低反射性の金属から成る。遮光膜ＢＭは、平面視において、例えば格子状に形成される。言い換えれば、遮光膜ＢＭは、Ｘ方向およびＹ方向に延在している。詳しくは、遮光膜ＢＭは、Ｙ方向に延びる複数の部分と、Ｙ方向に交差するＸ方向に延びる複数の部分を有している。各画素ＰＸをブラックマトリクスで区画することにより、光漏れや混色を抑制することができる。

また、遮光膜ＢＭは、基板ＳＵＢ２の非表示領域ＮＤＡに形成される。非表示領域ＮＤＡは、遮光膜ＢＭと重畳する。表示領域ＤＡは、非表示領域ＮＤＡよりも内側の領域として規定される。また、非表示領域ＮＤＡは、図２に示すバックライトユニット（光源）ＢＬから照射された光を遮光する遮光膜ＢＭと重畳する領域である。遮光膜ＢＭは表示領域ＤＡ内にも形成されるが、表示領域ＤＡには、遮光膜ＢＭに複数の開口部が形成される。一般的に、遮光膜ＢＭに形成され、カラーフィルタが露出する開口部のうち、最も周縁部側に形成された開口部の端部が、表示領域ＤＡと非表示領域ＮＤＡの境界として規定される。

また、図３に示す絶縁膜ＯＣ１は、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢを覆っている。絶縁膜ＯＣ１は、カラーフィルタから液晶層に対して不純物が拡散するのを防止する保護膜として機能する。絶縁膜ＯＣ１は、例えばアクリル系の感光性樹脂等から成る、有機絶縁膜である。
＜配線レイアウト＞

次に基板ＳＵＢ１や基板ＳＵＢ２の表示領域ＤＡに形成された各種の電極と、表示領域ＤＡの外に形成された回路とを電気的に接続する配線のレイアウトについて説明する。図６は、図２に示す基板と配線板とが接続されている領域周辺を拡大して示す拡大平面図である。また、図７は、図５に示す二つの基板の接続構造例を示す拡大断面図である。また、図１８は、図２に対する検討例である表示装置の断面図である。

表示領域ＤＡに配置されている各種の電極のそれぞれは、駆動回路や制御回路と電気的に接続されている。これらの駆動回路や制御回路は、表示領域ＤＡの外に形成されている。例えば、表示装置ＤＳＰ１の場合、駆動回路や制御回路は、図２に示す配線板ＦＷＢ１、または、回路基板ＣＢ１に形成される。このため、基板ＳＵＢ１および基板ＳＵＢ２のそれぞれには、基板ＳＵＢ１、ＳＵＢ２の外部端子として機能する端子が形成されている。これらの端子は、図１および図５に示す非表示領域ＮＤＡのうち、液晶層ＬＱおよび接着材ＢＮＤの外側にある周辺領域ＰＦ１、ＰＦ２に形成されている。

図６に示すように、基板ＳＵＢ１には、複数の端子ＴＭ１からなる端子群ＴＭＧ１を有している。端子群ＴＭＧ１を構成する複数の端子ＴＭ１には、図３に示す画素電極ＰＥに接続される映像信号端子が含まれる。また、複数の端子ＴＭ１には、図３に示す共通電極ＣＥに接続される共通電極駆動信号端子が含まれる。また、複数の端子ＴＭ１には、図１に示す走査線ＧＬに接続される走査線駆動信号端子が含まれる。端子群ＴＭＧ１は、基板ＳＵＢ１の周辺領域ＰＦ１のうちの端子配置領域ＴＡＲ１に配置されている。

複数の端子ＴＭ１のそれぞれは、基板ＳＵＢ１に形成された配線ＷＲ１を介して図３に示す画素電極ＰＥ、共通電極ＣＥ、あるいは図１に示す走査線ＧＬに接続されている。この配線ＷＲ１には、図１に示す信号線ＳＬに接続される信号用接続配線ＳＣＬが含まれる。また、図６に模式的に示すように、複数の端子ＴＭ１は、走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、共通電極駆動回路ＣＤ、または検出駆動回路ＴＤＣのいずれかに接続されている。

また、基板ＳＵＢ１には、複数の端子ＴＭ３からなる端子群ＴＭＧ３を有している。端子群ＴＭＧ３は、基板ＳＵＢ１の周辺領域ＰＦ１のうちの端子配置領域ＴＡＲ３に配置されている。端子群ＴＭＧ３を構成する複数の端子ＴＭ３のそれぞれは、基板ＳＵＢ２に形成された検出電極ＴＳＥと電気的に接続される。詳しくは、図１に示すように、基板ＳＵＢ１の端子ＴＭ３は、基板ＳＵＢ１の配線ＷＲ３を介して図１に示す基板ＳＵＢ１の端子ＴＭ４と電気的に接続されている。複数の端子ＴＭ４からなる端子群ＴＭＧ４は、基板ＳＵＢ１の周辺領域ＰＦ１のうち、基板ＳＵＢ２の周辺領域ＰＦ２（詳しくは図５に示す端子配置領域ＴＡＲ２）と対向する端子配置領域ＴＡＲ４にある。また、端子ＴＭ４は、導電性部材である異方導電膜ＡＣＦ１（図７参照）を介して図５に示す基板ＳＵＢ２の端子ＴＭ２と電気的に接続されている。複数の端子ＴＭ２からなる端子群ＴＭＧ２は、基板ＳＵＢ２の周辺領域ＰＦ２のうちの端子配置領域ＴＡＲ２に配置されている。端子群ＴＭＧ２は、配線ＷＲ２を介して検出電極ＴＳＥと電気的に接続されている。また、図６に模式的に示すように、複数の端子ＴＭ３は検出回路ＴＳＣに接続されている。

本実施の形態のように、基板ＳＵＢ２に形成された複数の検出電極ＴＳＣのそれぞれが基板ＳＵＢ１の端子ＴＭ３に接続されている場合、基板ＳＵＢ１および基板ＳＵＢ２のそれぞれに配線板ＦＷＢ１を接続しなくて良い。このため、表示装置ＤＳＰ１を構成する部品点数を低減できる。

また、図示は省略するが、表示装置ＤＳＰ１に対する検討例として、基板ＳＵＢ１に走査線駆動回路ＧＤや信号線駆動回路ＳＤを備えた半導体チップを搭載する構造も考えられる。表示装置ＤＳＰ１の場合、基板ＳＵＢ１には半導体チップが搭載されず、走査線駆動回路ＧＤや信号線駆動回路ＳＤは、図２に示す配線板ＦＷＢ１、または、回路基板ＣＢ１に形成される。このため、表示装置ＤＳＰ１の場合、基板ＳＵＢ１の周辺領域ＰＦ１において、半導体チップが搭載されるスペースが必要ない。この結果、表示装置ＤＳＰ１は、平面視において、周辺領域の面積を低減できる。

ただし、表示装置ＤＳＰ１の場合、基板ＳＵＢ１と基板ＳＵＢ２とを電気的に接続する端子群ＴＭＧ４（図１参照）および端子群ＴＭＧ２（図５参照）を配置するスペースが必要になる。図１に示すように、接着材ＢＮＤで囲まれた領域内には、多数の配線が高密度で配置されているので、端子群ＴＭＧ４を配置するスペースを確保することが難しい。したがって、表示装置ＤＳＰ１の場合、接着材ＢＮＤの外側の周辺領域ＰＦ１に端子群ＴＭＧ４が配置されている。また、図５に示すように、表示装置ＤＳＰ１の場合、接着材ＢＮＤの外側の周辺領域ＰＦ２に端子群ＴＭＧ２が配置されている。

また、図２に示すように、周辺領域ＰＦ１は、Ｚ方向の一方側（図２に示す例では表示面の反対側に相当するＺ２側）に曲げられている。また、端子配置領域ＴＡＲ１は、基板１０（図３参照）の表示領域ＤＡにおける前面１０ｆ（図３参照）とは異なる方向を向いている。本実施の形態の例では、図３に示すように基板１０の表示領域ＤＡにおける前面１０ｆは、Ｚ方向においてＺ１側を向いている。一方、図２に示す端子配置領域ＴＡＲ１は、Ｚ１側の反対側であるＺ２側を向いている。このように、基板ＳＵＢ１自体が曲げられ、基板ＳＵＢ１の前面ＢＳｆ側において、端子配置領域ＴＡＲ１と表示領域ＤＡとが異なる方向を向いている場合、平面視において、周辺領域ＰＦ１を含む非表示領域ＮＤＡの面積を低減することができる。

例えば、図２に示す例では、表示装置ＤＳＰ１の厚さ方向（Ｚ方向）において、端子配置領域ＴＡＲ１と基板ＳＵＢ２とは重畳する。端子配置領域ＴＡＲ１と表示領域ＤＡとが同一平面上に存在する場合、配線板ＦＷＢ１と基板ＳＵＢ２とが互いに干渉することを回避するためには、端子配置領域ＴＡＲ１と基板ＳＵＢ２と重畳させることが出来ない。表示装置ＤＳＰ１の場合、端子配置領域ＴＡＲ１は、基板ＳＵＢ２とは対向していないので、端子配置領域ＴＡＲ１と基板ＳＵＢ２とが重畳する場合でも基板ＳＵＢ２と配線板ＦＷＢ１との干渉を防止できる。

また、表示装置ＤＳＰ１の場合、基板ＳＵＢ１は、Ｙ方向におけるＹ１側において、Ｚ方向におけるＺ２側に曲げられている。また、周辺領域ＰＦ１の一部分は、バックライトユニットＢＬのＺ２側において、Ｙ方向におけるＹ１側に向かって延びるように折り返されている。この場合、平面視において、非表示領域ＮＤＡ内に基板ＳＵＢ１を曲げるためのスペースが必要になる。ただし、図１８に示す検討例である表示装置ＤＳＰｈ１のように、基板ＳＵＢ１が曲げられていない場合、基板ＳＵＢ１のＺ２側に配置される回路基板ＣＢ１と配線板ＦＷＢ１とを接続するためには、配線板ＦＷＢ１を曲げる必要がある。また、配線板ＦＷＢ１を曲げる場合、基板ＳＵＢ１を巻き込むように曲げる必要がある。このため、配線板ＦＷＢ１を折り返すために必要なスペースは、図２に示す基板ＳＵＢ１を折り返すためのスペースより大きい。言い換えれば、表示装置ＤＳＰ１の場合、基板ＳＵＢ１自体が曲げられていることにより、折り返すためのスペースを低減することができる。

また、図２に示すように、配線板ＦＷＢ１は、表示領域ＤＡと重畳する。また、図２に示す例では回路基板ＣＢ１は表示領域ＤＡと重畳する。ただし、配線板ＦＷＢ１および回路基板ＣＢ１のそれぞれは、バックライトユニットＢＬのＺ２側に配置されている。バックライトユニット（光源部）ＢＬは、表示面側（基板ＳＵＢ１側）に向かって光を照射する光源として機能する。バックライトユニットＢＬによる光の供給方式には種々の態様があるが、特に限定されない。例えば、表示領域ＤＡと重畳する領域に導孔板が設けられ、導光板の周囲に配置された発光素子から供給された光を表示面側に向かって反射させる方式がある。また例えば、表示領域ＤＡと重畳する領域に、発光素子が配置され、発光素子から表示面側に光が供給される方式でも良い。また、例えば、バックライトユニットＢＬに可視光を反射する反射板が配置され、表示面側に向かって反射光が供給される方式でも良い。

表示装置ＤＳＰ１のように、バックライトユニットＢＬから表示面側に向かって供給される光により画像を表示する場合、バックライトユニットＢＬの背面側（図２に示すＺ２側）に配置される部材が、可視光を透過しない不透明な材料で形成されていても、表示画像の品質には影響しない。つまり、配線板ＦＷＢ１および回路基板ＣＢ１は、表示領域ＤＡと重畳する領域に配置されていても良い。また、配線板ＦＷＢ１および回路基板ＣＢ１は、材料選択の自由度が高い。例えば、配線板ＦＷＢ１は、金属を含む複数の配線と、複数の配線のそれぞれを絶縁する絶縁材料を含んでいる。この絶縁材料を選択する際には、可視光透過性を考慮しなくて良いので、耐久性や柔軟性などの特性から好ましい材料を選択することができる。

また、図７に示すように、表示装置ＤＳＰ１の場合、基板ＳＵＢ１の周辺領域ＰＦ１と基板ＳＵＢ２の周辺領域ＰＦ２とは互いに対向している。詳しくは、基板ＳＵＢ２の周辺領域ＰＦ２は、周辺領域ＰＦ１の一部分と対向している。また、端子配置領域ＴＡＲ２および端子配置領域ＴＡＲ４のそれぞれは、基板ＳＵＢ１と基板ＳＵＢ２とが互いに対向する領域にある。これにより、端子群ＴＭＧ２と端子群ＴＭＧ４とを、異方導電膜ＡＣＦ１を介して電気的に接続することができる。異方導電膜ＡＣＦ１は、複数の導電粒子ＣＰ１および複数の導電粒子ＣＰ１の周囲にある絶縁膜ＩＦ１を含む。言い換えれば、異方導電膜ＡＣＦ１は、複数の導電粒子ＣＰ１を含有する絶縁膜ＩＦ１である。異方導電膜ＡＣＦ１は、基板１０の前面１０ｆと基板２０の背面２０ｂの両方に接着されている。また、導電粒子ＣＰ１は、端子ＴＭ２と端子ＴＭ４の両方に接触している。このため、端子ＴＭ２と端子ＴＭ４とは、一個以上の導電粒子ＣＰ１を介して電気的に接続されている。基板ＳＵＢ１の端子ＴＭ４と基板ＳＵＢ２の端子ＴＭ２とを、異方導電膜ＡＣＦ１を介して接続する場合、基板間の接続構造を単純化することができる。また、異方導電膜ＡＣＦ１を用いる場合、図１に示す複数の端子ＴＭ４と図５に示す複数の端子ＴＭ２とを一度に接続することができるので、製造工程を効率化することができる。

また、図２に示すように、端子群ＴＭＧ１と配線板ＦＷＢ１の端子とは、異方導電膜ＡＣＦ２を介して電気的に接続されている。また、図６に示す端子群ＴＭＧ３は、図２に示す異方導電膜ＡＣＦ２を介して配線板ＦＷＢ１と電気的に接続されている。異方導電膜ＡＣＦ２は、図７に示す異方導電膜ＡＣＦ１と同様に、複数の導電粒子ＣＰ１および複数の導電粒子ＣＰ１の周囲にある絶縁膜ＩＦ１を含む。言い換えれば、異方導電膜ＡＣＦ２は、複数の導電粒子ＣＰ１を含有する絶縁膜ＩＦ１である。基板ＳＵＢ１に形成された複数の端子群ＴＭＧ１、ＴＭＧ３と、配線板ＦＷＢ１の端子とは異方導電膜ＡＣＦ２を介して電気的に接続されているので、基板ＳＵＢ１と配線板ＦＷＢ１とを容易に接続することができる。

また、図５に示すように、表示領域ＤＡにおいて、複数の検出電極ＴＳＥが等間隔で配列されている。一方、検出電極ＴＳＥに接続される端子群ＴＭＧ２は周辺領域ＰＦ２のＸ方向において、Ｘ１側およびＸ２側にそれぞれ集約配置されている。基板ＳＵＢ２の表示領域ＤＡと周辺領域ＰＦ２とはＹ方向に配列される。Ｙ方向と交差するＸ方向において、端子配置領域ＴＡＲ２の長さは表示領域ＤＡの長さより短い。Ｘ方向において、周辺領域ＰＦ２はＸ１側領域、Ｘ１側領域の反対のＸ２側領域、およびＸ１側領域とＸ２側領域の間の中央領域を有している。端子配置領域ＴＡＲ２は、Ｘ方向においてＸ１側領域にある。また、図５に示す例では、端子配置領域ＴＡＲ２は、Ｘ方向においてＸ２側領域にある。また、Ｘ１側領域にある端子配置領域ＴＡＲ２とＸ２側領域にある端子配置領域ＴＡＲ２との間の中央領域には、端子群ＴＭＧ２が配置されていない。

上記したように、図５に示す端子群ＴＭＧ２と図１に示す端子群ＴＭＧ４とは互いに対向するように配置されている。したがって、端子群ＴＭＧ２（図５参照）に接続される端子群ＴＭＧ４は周辺領域ＰＦ１のＸ方向において、Ｘ１側およびＸ２側にそれぞれ集約配置されている。図１に示すように、基板ＳＵＢ１の表示領域ＤＡと周辺領域ＰＦ１とはＹ方向に配列される。Ｙ方向と交差するＸ方向において、端子配置領域ＴＡＲ４の長さは表示領域ＤＡの長さより短い。Ｘ方向において、周辺領域ＰＦ１はＸ１側領域、Ｘ１側領域の反対のＸ２側領域、およびＸ１側領域とＸ２側領域の間の中央領域を有している。端子配置領域ＴＡＲ４は、Ｘ方向においてＸ１側領域にある。また、図５に示す例では、端子配置領域ＴＡＲ４は、Ｘ方向においてＸ２側領域にある。また、Ｘ１側領域にある端子配置領域ＴＡＲ４とＸ２側領域にある端子配置領域ＴＡＲ４との間の中央領域には、画素電極ＰＥ（図４参照）に接続される複数の信号用接続配線ＳＣＬを含む、配線ＷＲ１が配置されている。

表示装置ＤＳＰ１の場合、周辺領域ＰＦ１と周辺領域ＰＦ２とが重畳する領域において、画素電極ＰＥ（図４参照）に接続される複数の信号用接続配線ＳＣＬ（図１参照）と複数の検出電極ＴＳＥ（図５参照）に接続される端子群ＴＭＧ２とが重畳していない。このため、図７に示すように、異方導電膜ＡＣＦ１を介して端子ＴＭ２と端子ＴＭ４とを接続した時に、図１に示す複数の信号用接続配線ＳＣＬと図５に示す端子ＴＭ２とが短絡することを防止できる。

また、上記したように、複数の信号用接続配線ＳＣＬを含む配線ＷＲ１は、図１に示すＸ方向において、Ｘ１側領域にある端子配置領域ＴＡＲ４とＸ２側領域にある端子配置領域ＴＡＲ４との間の中央領域に集約されている。このため、図６に示す配線板ＦＷＢ１と接続される領域では、以下のような配列になっている。すなわち、Ｘ方向において、端子配置領域ＴＡＲ１の長さは表示領域ＤＡ（図１参照）の長さより短い。Ｘ方向において、周辺領域ＰＦ１はＸ１側領域、Ｘ１側領域の反対のＸ２側領域、およびＸ１側領域とＸ２側領域の間の中央領域を有している。端子配置領域ＴＡＲ１は、Ｘ１側領域とＸ２側領域の間の中央領域にある。また、端子配置領域ＴＡＲ３は、Ｘ１側領域およびＺ２側領域にある。これにより、画素電極ＰＥ（図４参照）に接続される信号伝送経路と検出電極ＴＳＥ（図５参照）に接続される伝送経路が立体的に交差することを抑制できる。このため、信号伝送経路間でのクロストークノイズを低減できる。

＜変形例１＞
次に、上記した表示装置ＤＳＰ１に対する種々の変形例について、順に説明する。図８は、図１に対する変形例である表示装置の平面図である。図９は、図８に示す表示装置が備えるタッチセンサの回路構成例を示す平面図である。また、図１０は、図９に示す検出電極およびこれに接続される配線の配線経路に沿った断面図である。また、図１１は、図８に示す基板と配線板とが接続されている領域周辺を拡大して示す拡大平面図である。

図８〜図１１に示す表示装置ＤＳＰ２は、図１０に示すように、基板ＳＵＢ１および基板ＳＵＢ２のそれぞれが曲げられている点で、図２に示す表示装置ＤＳＰ１と相違する。基板ＳＵＢ２が備える基板２０は、基板１０と同様に可撓性の基板である。また、基板ＳＵＢ２の周辺領域ＰＦ２は、Ｙ方向におけるＹ２側でＺ方向におけるＺ２側に曲げられている。また、基板ＳＵＢ２の端子群ＴＭＧ２が配置される端子配置領域ＴＡＲ２は、基板ＳＵＢ２の表示領域ＤＡにおける背面２０ｂとは異なる方向を向いている。図１０に示す例では、端子配置領域ＴＡＲ２は基板ＳＵＢ２の曲面の領域にあり、端子配置領域ＴＡＲ４は基板ＳＵＢ１の曲面の領域にある。

表示装置ＤＳＰ２のように、基板ＳＵＢ１および基板ＳＵＢ２のそれぞれが曲げられている場合、非表示領域ＮＤＡには、周辺領域ＰＦ１を曲げるスペースおよび周辺領域ＰＦ２を曲げるスペースが必要である。

ただし、図８および図９に示すように、表示装置ＤＳＰ２の場合、表示領域ＤＡの近傍（言い換えれば接着材ＢＮＤの近傍）には、端子群ＴＭＧ４（図８参照）および端子群ＴＭＧ２（図９参照）が配置されていない。図１１に示すように、端子群ＴＭＧ４および端子群ＴＭＧ２は、端子群ＴＭＧ３の近傍において、互いに対向するように配置されている。また、表示装置ＤＳＰ２の配線レイアウトは、図１０に示す検出電極ＴＳＥと端子群ＴＭＧ２とを電気的に接続する配線ＷＲ２、および端子群ＴＭＧ４と端子群ＴＭＧ３とを接続する配線３とを用いて以下のように表現できる。すなわち、配線ＷＲ２のうち、接着材ＢＮＤと重畳する部分から端子群ＴＭＧ２までの経路距離は、配線ＷＲ３の経路距離より長い。

表示装置ＤＳＰ２は、接着材ＢＮＤの近傍に端子群が配置されないので、接着材ＢＮＤの近傍における配線レイアウトを単純化できる。この結果、図１と図８を比較して判るように、Ｙ方向における周辺領域ＰＦ１の長さを短くすることができる。このため、基板ＳＵＢ１の周辺領域ＰＦ１を覆うように基板ＳＵＢ２の周辺領域ＰＦ２が配置されている場合でも、Ｙ方向における非表示領域ＮＤＡの長さの増大を抑制できる。

また、表示装置ＤＳＰ２の場合、図１１に示すように、端子群ＴＭＧ１の近傍では多数の端子群ＴＭＧ２、ＴＭＧ３およびＴＭＧ４が配置されるので、図６に示す表示装置ＤＳＰ１と比較して導体パターンの配置密度が増大する。しかし、図１０に示すように端子群ＴＭＧ１、ＴＭＧ３、およびＴＭＧ４のそれぞれは、表示領域ＤＡにおける基板１０の前面１０ｆとは異なる方向を向く位置に配置されている。また、端子群ＴＭＧ２、は、表示領域ＤＡにおける基板２０の背面２０ｂとは異なる方向を向く位置に配置されている。このため、図１１に示すように端子群ＴＭＧ１の近傍において導体パターンの配置密度が大きいことは、非表示領域ＮＤＡの面積が増大する原因にはならない。

また、図１０に示すように、表示装置ＤＳＰ２の場合、曲面に配置された端子群ＴＭＧ２と曲面に配置された端子群ＴＭＧ４とが、異方導電膜ＡＣＦ１を介して電気的に接続されている。異方放電膜ＡＣＦ１は、被接着面の形状に倣って自在に変形する。したがって、表示装置ＤＳＰ２のように、端子群ＴＭＧ２および端子群ＴＭＧ４が局面に配置されている場合でも、接続信頼性を向上させることができる。

また、図１０に示すように、基板ＳＵＢ２の周辺領域ＰＦ２は基板ＳＵＢ１の周辺領域ＰＦ１を囲むように配置されている。このため、基板２０の背面２０ｂに沿って形成されている配線ＷＲ２の長さは、基板１０の前面１０ｆに沿って形成されている配線ＷＲ１（図８参照）の長さよりも長い。詳しくは、表示装置ＤＳＰ２の複数の画素電極ＰＥ（図４参照）は、前面１０ｆ上にある配線ＷＲ１を介して端子群ＴＭＧ１に電気的に接続され、複数の検出電極ＴＳＥ（図１０参照）は、背面２０ｂ上にある配線ＷＲ２を介して端子群ＴＭＧ２に電気的に接続されている。前面１０ｆ上において、配線ＷＲ１が接着材ＢＮＤと重畳する位置から端子群ＴＭＧ１までの配線ＷＲ１の経路距離は、背面２０ｂ上において、配線ＷＲ２が接着材ＢＮＤと重畳する位置から端子群ＴＭＧ２までの配線ＷＲ２の経路距離より短い。

図４に示す画素電極ＰＥに映像信号Ｓｐｉｃを供給する信号伝送経路は、図５に示す検出電極ＴＳＥに接続される信号伝送経路と比較して、信号伝送経路が長くなることにより、相対的に信号品質が低下し易い。このため、信号用接続配線ＳＣＬを含む配線ＷＲ１の経路距離を短くすることは、映像信号Ｓｐｉｃの信号品質の低下を抑制できる点で好ましい。

なお、図１０に示す配線ＷＲ３の長さによっては、配線ＷＲ２の長さよりも配線ＷＲ１の長さが長くなる場合もある。しかし、表示装置ＤＳＰ２の構造の場合、前面１０ｆ上において、配線ＷＲ１が接着材ＢＮＤと重畳する位置から端子群ＴＭＧ１までの配線ＷＲ１の経路距離は、少なくとも、背面２０ｂ上において、配線ＷＲ２が接着材ＢＮＤと重畳する位置から端子群ＴＭＧ２までの配線ＷＲ２の経路距離と配線ＷＲ３の経路距離との合計値よりは短い。

また、図１４に示すように表示装置ＤＳＰ２の場合、図２に示すカバー部材ＣＶＭが取り付けられていない。ただし、表示装置ＤＳＰ２の変形例として、図１４に示す基板ＳＵＢ２のＺ１側に、図２に示すカバー部材ＣＶＭが配置されていても良い。また、上記した相違点を除き、図８〜図１１に示す表示装置ＤＳＰ２は、図１に示す表示装置ＤＳＰ１と同様である。したがって重複する説明は省略する。
＜変形例２＞
次に、基板ＳＵＢ１の周辺領域ＰＦ１と基板ＳＵＢ２の周辺領域ＰＦ２とが互いに重畳しない位置で曲げられている実施例について説明する。図１２は、図１に対する他の変形例である表示装置の平面図である。図１３は、図１２に示す表示装置が備えるタッチセンサの回路構成例を示す平面図である。また、図１４は、図１２に示す検出電極およびこれに接続される配線の配線経路に沿った断面図である。

図１２〜図１４に示す表示装置ＤＳＰ３は、図１４に示すように、基板ＳＵＢ１および基板ＳＵＢ２のそれぞれがＹ方向においてそれぞれ反対側の位置で曲げられている点で、図２に示す表示装置ＤＳＰ１や図８に示す表示装置ＤＳＰ２と相違する。図１２および図１３に示すように、基板ＳＵＢ１の周辺領域ＰＦ１はＹ方向においてＹ２側にあり、基板ＳＵＢ２の周辺領域ＰＦ２はＹ方向においてＹ１側にある。言い換えれば、平面視において、表示装置ＤＳＰ３の表示領域ＤＡは、周辺領域ＰＦ１と周辺領域ＰＦ２との間にある。また、基板ＳＵＢ１の周辺領域ＰＦ１と基板ＳＵＢ２の周辺領域ＰＦ２とは互いに対向していない。

また、表示装置ＤＳＰ３の場合、基板ＳＵＢ１に形成される信号伝送経路は図１２に示すようにＹ２側に設けられている。一方、基板ＳＵＢ２に形成される信号伝送経路は図１３に示すようにＹ１側に設けられている。このため、基板ＳＵＢ１と基板ＳＵＢ２とが電気的に接続される部分は、基板ＳＵＢ１の表示面側（図１４に示すＺ方向におけるＺ１側）には無い。画素電極ＰＥ（図４参照）に接続される信号用接続配線ＳＣＬを含む複数の配線ＷＲ１は、バックライトユニットＢＬのＺ２側において配線板ＦＷＢ１に接続されている。また、検出電極ＴＳＥに接続される配線ＴＳＣＬを含む配線ＷＲ２は、バックライトユニットＢＬのＺ２側において配線板ＦＷＢ２に接続されている。また、図１４に示す例では、配線板ＦＷＢ１および配線板ＦＷＢ２のそれぞれは、回路基板ＣＢ１に接続されている。

また、表示装置ＤＳＰ３のように、基板ＳＵＢ１の配線ＷＲ１と基板ＳＵＢ２の配線ＷＲ２とがそれぞれ異なる方向に引き出されていることにより、配線ＷＲ１および配線ＷＲ２のレイアウトは、図８〜図１１を用いて説明した表示装置ＤＳＰ２よりもさらに単純化することができる。すなわち、図１２に示すように基板ＳＵＢ１の周辺領域ＰＦ１に引き出される複数の配線ＷＲ１は、Ｘ方向における中央領域に集約される。また、図１３に示すように基板ＳＵＢ２の周辺領域ＰＦ２に引き出される複数の配線ＷＲ２は、Ｘ方向における中央領域に集約される。複数の配線ＷＲ１がＸ方向における一部の領域に集約されている場合、基板ＳＵＢ１のうち、曲げられる部分のＸ方向における長さ（幅）を低減できるので、曲げ加工を容易に実施できる。同様に、複数の配線ＷＲ２がＸ方向における一部の領域に集約されている場合、基板ＳＵＢ２のうち、曲げられる部分のＸ方向における長さ（幅）を低減できるので、曲げ加工を容易に実施できる。

また、表示装置ＤＳＰ３の場合、基板ＳＵＢ１には配線板ＦＷＢ１が、基板ＳＵＢ２には配線板ＦＷＢ２がそれぞれ接続されているので、図１や図６、あるいは図８や図１１に示す端子群ＴＭＧ３および端子群ＴＭＧ４が無い。図１４に示すように、表示装置ＤＳＰ３の端子群ＴＭＧ２は、異方導電膜ＡＣＦ２を介して配線板ＦＷＢ２の端子と接続されている。このように、表示装置ＤＳＰ３の場合、上記した表示装置ＤＳＰ１や表示装置ＤＳＰ２と比較して端子数を低減できる。

また、上記したように、図４に示す画素電極ＰＥに映像信号Ｓｐｉｃを供給する信号伝送経路は、図５に示す検出電極ＴＳＥに接続される信号伝送経路と比較して、信号伝送経路が長くなることにより、相対的に信号品質が低下し易い。このため、表示装置ＤＳＰ３の場合、端子群ＴＭＧ１から回路基板ＣＢ１までの経路距離は、端子群ＴＭＧ２から回路基板ＣＢ１までの経路距離より短い。詳しくは、端子群ＴＭＧ１と回路基板ＣＢ１とを電気的に接続する配線板ＦＷＢ１の配線経路距離は、端子群ＴＭＧ２と回路基板ＣＢ１とを電気的に接続する配線板ＦＷＢ２の配線経路距離より短い。

また、図１４に示す表示装置ＤＳＰ３の場合、配線板ＦＷＢ１と配線板ＦＷＢ２とは直接的には接続されず、それぞれが回路基板ＣＢ１に接続されている。しかし、表示装置ＤＳＰ３に対する変形例として、図１５に示す表示装置ＤＳＰ４のように、配線板ＦＷＢ１と配線板ＦＷＢ２とが接続されていても良い。図１５は、図１４に対する変形例である表示装置の背面側の配線板のレイアウトの一例を示す平面図である。また、図１６および図１７は、図１５に示すコネクタの構造例を示す拡大断面図である。

図１５に示す表示装置ＤＳＰ４は、配線板ＦＷＢ１および配線板ＦＷＢ２の接続構造が図１２〜図１４に示す表示装置ＤＳＰ３と相違する。表示装置ＤＳＰ４は配線板ＦＷＢ１と配線板ＦＷＢ２とが互いに接続されている。表示装置ＤＳＰ４が備える複数の信号伝送経路のそれぞれは、配線板ＦＷＢ１の一部分に集約され、回路基板ＣＢ１のコネクタＣＮＣ３に接続されている。なお、表示装置ＤＳＰ４は、上記した配線板ＦＷＢ１、ＦＷＢ２の接続構造を除き、図１２〜図１４に示す表示装置ＤＳＰ３と同様の構造を備える。したがって、図１５に示すように、端子群ＴＭＧ１は配線板ＦＷＢ１に接続され、端子群ＴＭＧ２は配線板ＦＷＢ２に接続されている。

表示装置ＤＳＰ４のように、複数の信号伝送経路を一箇所に集約することで、回路基板ＣＢ１側のコネクタＣＮＣ１の数を低減することができる。これにより、回路基板ＣＢ１における回路レイアウトの自由度を向上させることができる。なお、図１５では、回路基板ＣＢ１のコネクタＣＮＣ１のみを示しているが、回路基板ＣＢ１の本体部分は、バックライトユニットＢＬの背面側において任意の位置に配置することができる。

また、表示装置ＤＳＰ４の場合、配線板ＦＷＢ２が配線板ＦＷＢ１のコネクタＣＮＣ２に接続されている。詳しくは、図１６に示すように、配線板ＦＷＢ１のコネクタＣＮＣ２は、配線板ＦＷＢ２の一部分（端子部ＴＭＰ）を収容するソケット（収容部、開口部）ＳＯＣを備えている。また、ソケットＳＯＣの内面において、配線板ＦＷＢ１の配線ＢＷ１と電気的に接続される端子ＢＴ１が絶縁膜ＩＦＢ１から露出している。一方、配線板ＦＷＢ２の端子部（先端部）ＴＭＰは、配線板ＦＷＢ２の配線ＢＷ２に接続され、かつ、絶縁膜ＩＦＢ２から露出する端子ＢＴ２を備えている。図１６に矢印で模式的に示すように、配線板ＦＷＢ２の端子部ＴＭＰを配線板ＦＷＢ２のソケットＳＯＣに挿入すると、配線板ＦＷＢ１の端子ＢＴ１と配線板ＦＷＢ２の端子ＢＴ２とが電気的に接続される。端子ＢＴ１と端子ＢＴ２とを電気的に接続する方法は、これらを直接圧着する方法でも良いし、端子ＢＴ１と端子ＢＴ２との間に別の導電性部材を介在させても良い。

また、図１６では、配線板ＦＷＢ２の端子ＢＴ２がＺ方向において絶縁膜ＩＦＢ２のＺ２側で露出している例について説明したが、図１７に示すように、配線板ＦＷＢ２の端子ＢＴ２がＺ方向において絶縁膜ＩＦＢ２のＺ２側で露出していても良い。ソケットＳＯＣに配線板ＦＷＢ２の端子部ＴＭＰが挿入された時に、配線板ＦＷＢ２の端子ＢＴ２と対向する位置に端子ＢＴ１が配置されていれば、端子ＢＴ１と端子ＢＴ２とを電気的に接続することができる。

また、図１５に示すように、表示装置ＤＳＰ４の場合にも、端子群ＴＭＧ１から回路基板ＣＢ１までの経路距離（図１５の端子ＴＭ１に接続される配線ＢＷ１の延在距離）は、端子群ＴＭＧ２から回路基板ＣＢ１までの経路距離（図１５の配線ＢＷ２の延在距離と配線ＢＷ２に接続される配線ＢＷ１の延在距離との合計値）より短い。このため、図４に示す画素電極ＰＥに映像信号Ｓｐｉｃを供給する信号伝送経路の信号品質の低下を抑制できる。

また、図１０に示すように、基板ＳＵＢ２の周辺領域ＰＦ２は基板ＳＵＢ１の周辺領域ＰＦ１を囲むように配置されている。このため、基板２０の背面２０ｂに沿って形成されている配線ＷＲ２の長さは、基板１０の前面１０ｆに沿って形成されている配線ＷＲ１（図８参照）の長さよりも長い。詳しくは、表示装置ＤＳＰ２の複数の画素電極ＰＥ（図４参照）は、前面１０ｆ上にある配線ＷＲ１を介して端子群ＴＭＧ１に電気的に接続され、複数の検出電極ＴＳＥ（図１０参照）は、背面２０ｂ上にある配線ＷＲ２を介して端子群ＴＭＧ２に電気的に接続されている。前面１０ｆ上において、配線ＷＲ１が接着材ＢＮＤと重畳する位置から端子群ＴＭＧ１までの配線ＷＲ１の経路距離は、背面２０ｂ上において、配線ＷＲ２が接着材ＢＮＤと重畳する位置から端子群ＴＭＧ２までの配線ＷＲ２の経路距離より短い。

また、図１５に示す例では、配線板ＦＷＢ１には、コネクタＣＮＣ３を介して配線板ＦＷＢ３が接続されている。配線板ＦＷＢ３は、バックライトユニットＢＬに接続され、バックライトユニットの駆動を制御する信号が伝送される。例えば、バックライトユニットＢＬを制御する回路は、回路基板ＣＢ１に形成され、配線板ＦＷＢ１の配線ＢＷ１および配線板ＦＷＢ３の配線ＢＷ３を介してバックライトユニットＢＬに電気的に接続されている。図１５に示すコネクタＣＮＣ３の構造、およびコネクタＣＮＣ１の構造は、コネクタＣＮＣ２の構造と同様なので、重複する説明は省略する。また、上記した相違点を除き、図１２〜図１４に示す表示装置ＤＳＰ３、および図１５に示す表示装置ＤＳＰ４は、図８〜図１１を用いて説明した表示装置ＤＳＰ２と同様である。したがって重複する説明は省略する。

＜他の変形例＞
上記の通り説明した技術は、既に説明した実施形態および複数の変形例の他、種々の変形例に適用可能である。例えば、図５では、基板ＳＵＢ２に形成される電極として、タッチ検出用の検出電極ＴＳＥを例示的に取り上げて説明した。しかし、基板ＳＵＢ２に形成される電極には種々の変形例がある。例えば、図５では、共通電極ＣＥをタッチ検出用の駆動電極として利用する例について説明したが、基板ＳＵＢ２にタッチ検出用の駆動電極が形成されていても良い。また、図５に示す検出電極ＴＳＥ自身にタッチ検出用の駆動信号を印加する場合もある。また、タッチセンサを内蔵しない表示装置の場合でも、基板ＳＵＢ２に電極が形成され、電極を基板ＳＵＢ２の外部の回路と電気的に接続する場合には、上記した技術を適用できる。

また、図８に示す表示装置ＤＳＰ２や図１２に示す表示装置ＤＳＰ３の場合、信号線ＳＬの延在方向であるＹ方向に沿って周辺領域ＰＦ１および周辺領域ＰＦ２が引き出される例について説明した。しかし、周辺領域ＰＦ１および周辺領域ＰＦ２が引き出される方向はＹ方向には限定されず、例えば、図８や図９に示すＸ方向に引き出されても良い。例えば、図９や図１３に示す複数の検出電極ＴＳＥのそれぞれが、Ｘ方向に延びている場合、検出電極ＴＳＥに接続される配線ＴＳＣＬが形成される周辺領域ＰＦ２が、Ｘ方向に引き出されていれば、配線ＴＳＣＬの配線距離を低減できる。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

本発明は、表示装置や表示装置が組み込まれた電子機器に利用可能である。

１０，２０ 基板（ベース基板、絶縁性基板）
１０ｆ，２０ｆ，ＢＳｆ， 前面（主面、面）
２０ｂ，ＦＳｂ 背面（主面、面）
１１ 絶縁膜（無機絶縁膜）
１２，１３，１４，１５ 絶縁膜（有機絶縁膜）
ＡＣＦ１，ＡＣＦ２ 異方導電膜
ＡＬ１，ＡＬ２ 配向膜
ＢＬ バックライトユニット（光源）
ＢＮＤ 接着材（シール材）
ＢＴ１，ＢＴ２，ＴＭ１，ＴＭ２，ＴＭ３，ＴＭ４ 端子
ＢＷ１，ＢＷ２，ＢＷ３，ＴＤＣＬ，ＴＳＣＬ，ＷＲ１，ＷＲ２，ＷＲ３ 配線
ＣＢ１ 回路基板
ＣＤ 共通電極駆動回路
ＣＥ 共通電極（表示電極）
ＣＦＢ，ＣＦＧ，ＣＦＲ カラーフィルタ
ＣＭＬ コモン線（金属配線）
ＣＮＣ１，ＣＮＣ２，ＣＮＣ３ コネクタ
ＣＰ１ 導電粒子
ＣＶＭ カバー部材
ＤＡ 表示領域
ＤＥ ドレイン電極
ＤＳＰ１，ＤＳＰ２，ＤＳＰ３，ＤＳＰ４，ＤＳＰｈ１ 表示装置
ＦＷＢ１，ＦＷＢ２，ＦＷＢ３ 配線板（フレキシブル配線板）
ＧＤ 走査線駆動回路（ゲート駆動回路）
ＧＥ ゲート電極
ＧＬ 走査線（ゲート線）
Ｇｓｉ 走査信号
ＩＦ１，ＩＦＢ１，ＩＦＢ２，ＯＣ１ 絶縁膜
ＬＱ 液晶層
ＮＤＡ 非表示領域（額縁領域）
ＯＤ１，ＯＤ２ 光学素子
ＰＥ 画素電極（表示電極）
ＰＦ１，ＰＦ２ 周辺領域
ＰＳＷ 画素スイッチ素子
ＰＸ 画素
ＳＣＬ 信号用接続配線
ＳＤ 信号線駆動回路
ＳＥ ソース電極
ＳＬ 信号線（映像信号線、ソース線）
ＳＬＰ シール部（シール材）
ＳＬＴ スリット
Ｓｐｉｃ 映像信号
ＳＵＢ１，ＳＵＢ２ 基板
ＳＷＳ スイッチ回路部
ＴＡＲ１，ＴＡＲ２，ＴＡＲ３，ＴＡＲ４ 端子配置領域
ＴＤＣ 検出駆動回路
ＴＭＧ１，ＴＭＧ２，ＴＭＧ３，ＴＭＧ４ 端子群
ＴＭＰ 端子部
ＴＳＥ 検出電極（電極）
Ｔｒ１ トランジスタ
ＷＬ１，ＷＬ２，ＷＬ３ 配線層
Ｘ，Ｙ，Ｚ 方向

Claims (12)

1. 第１Ａ面を有する可撓性の第１基板と、
   前記第１Ａ面と対向する第２Ａ面を有し、接着材を介して前記第１基板に接着された第２基板と、
   前記第１基板の前記第１Ａ面と、前記第２基板の前記第２Ａ面との間にある電気光学層と、
   前記第１基板と前記電気光学層との間にある複数の画素電極と、
   前記第１Ａ面側にあり、前記複数の画素電極に電気的に接続された第１端子群と、
   前記第２基板と前記電気光学層との間にある複数の第１電極と、
   前記第２Ａ面側にあり、前記複数の第１電極に電気的に接続された第２端子群と、
   前記第１基板および前記第２基板にあり、前記電気光学層と重畳する表示領域と、
   前記第１基板および前記第２基板にあり、前記電気光学層及び前記接着材の外側にある周辺領域と、
   を備え、
   前記第１端子群は、前記第１基板の前記周辺領域である第１周辺領域の第１端子配置領域に形成され、
   前記第２端子群は、前記第２基板の前記周辺領域である第２周辺領域の第２端子配置領域に形成され、
   平面視において、前記第１周辺領域と前記第２周辺領域との間に前記表示領域がある、または、前記第１周辺領域と前記第２周辺領域は互いに重畳しており、
   前記第１基板および前記第２基板は第１方向に配列され、
   前記第１周辺領域は、前記第１方向の一方側に曲げられている、表示装置。
2. 第１Ａ面を有する可撓性の第１基板と、
   前記第１Ａ面と対向する第２Ａ面を有し、接着材を介して前記第１基板に接着された可撓性の第２基板と、
   前記第１基板の前記第１Ａ面と、前記第２基板の前記第２Ａ面との間にある電気光学層と、
   前記第１基板と前記電気光学層との間にある複数の画素電極と、
   前記第１Ａ面側にあり、前記複数の画素電極に電気的に接続された第１端子群と、
   前記第２基板と前記電気光学層との間にある複数の第１電極と、
   前記第２Ａ面側にあり、前記複数の第１電極に電気的に接続された第２端子群と、
   前記第１基板および前記第２基板にあり、前記電気光学層と重畳する表示領域と、
   前記第１基板および前記第２基板にあり、前記電気光学層及び前記接着材の外側にある周辺領域と、
   前記第１端子群に電気的に接続された第１配線板と、
   を備え、
   前記第１端子群は、前記第１基板の前記周辺領域である第１周辺領域に形成され、
   前記第２端子群は、前記第２基板の前記周辺領域である第２周辺領域に形成され、
   前記第２端子群は、異方導電膜を介して前記第１配線板に電気的に接続されており、
   前記第１基板および前記第２基板は第１方向に配列され、
   前記第１周辺領域は、前記第１方向の一方側に曲げられている、表示装置。
3. 前記第２基板の前記第２Ａ面と反対側の第２Ｂ面に対向するカバー部材を備え、
   前記第２基板は、前記第１方向において、前記カバー部材と前記第１基板の間にある、請求項１または２に記載の表示装置。
4. 前記第１周辺領域と前記第２周辺領域とは互いに対向している、請求項１〜３のいずれか１項に記載の表示装置。
5. 前記複数の画素電極は、前記第１Ａ面上にある第１配線を介して前記第１端子群に電気的に接続され、
   前記複数の第１電極は、前記第２Ａ面上にある第２配線を介して前記第２端子群に電気的に接続され、
   前記第１Ａ面上において、前記第１配線が前記接着材と重畳する位置から前記第１端子群までの前記第１配線の経路距離は、前記第２Ａ面上において、前記第２配線が前記接着材と重畳する位置から前記第２端子群までの前記第２配線の経路距離より短い、請求項１〜４のいずれか１項に記載の表示装置。
6. 前記第１端子群は第１配線板に接続され、
   前記第２端子群は第２配線板に接続され、
   前記第１配線板と前記第２配線板とは互いに接続されている、請求項１、３、４、または５のいずれか１項に記載の表示装置。
7. 前記第１端子群は、前記第１基板の前記第１周辺領域の第１端子配置領域に形成され、
   前記第２端子群は、前記第２基板の前記第２周辺領域の第２端子配置領域に形成され、
   前記第２端子配置領域は、前記第１周辺領域と対向し、
   前記表示装置は、
   前記第１基板の前記第１Ａ面上において、前記第１周辺領域の第３端子配置領域に形成される第３端子群と、
   前記第３端子群と電気的に接続され、前記第１基板の前記第１Ａ面上において、前記第２基板の前記第２端子配置領域と対向する第４端子配置領域に形成される第４端子群を備え、
   前記第４端子群は、異方性導電膜を介して、前記第２端子群と電気的に接続されている、請求項４〜６のいずれか１項に記載の表示装置。
8. 前記第１端子群は、前記第１基板の前記第１周辺領域の第１端子配置領域に形成され、
   前記第２端子群は、前記第２基板の前記第２周辺領域の第２端子配置領域に形成され、
   前記第２基板の前記表示領域と前記第２周辺領域とは第２方向に配列され、
   前記第２方向と交差する第３方向において、前記第２端子配置領域の長さは前記表示領域の長さより短く、
   前記第３方向において、前記第２周辺領域は第１側領域、前記第１側領域の反対の第２側領域、および前記第１側領域と前記第２側領域の間の中央領域を有し、
   前記第２端子配置領域は、前記第１側領域にある、請求項１〜７のいずれか１項に記載の表示装置。
9. 前記第１端子群は、前記第１基板の前記第１周辺領域の第１端子配置領域に形成され、
   前記第２端子群は、前記第２基板の前記第２周辺領域の第２端子配置領域に形成され、
   前記第１基板の前記表示領域と前記第１周辺領域とは第２方向に配列され、
   前記第２方向と交差する第３方向において、前記第１端子配置領域の長さは前記表示領域の長さより短く、
   前記第３方向において、前記第１周辺領域は第１側領域、前記第１側領域の反対の第２側領域、および前記第１側領域と前記第２側領域の間の中央領域を有し、
   前記第１端子配置領域は、前記中央領域にある、請求項１〜７のいずれか１項に記載の表示装置。
10. 前記第１周辺領域と前記第２周辺領域とは互いに対向していない、請求項１または３に記載の表示装置。
11. 平面視において、前記第１周辺領域と前記第２周辺領域との間に前記表示領域がある、請求項１０に記載の表示装置。
12. 前記第１端子群および前記第２端子群は回路基板に接続され、
    前記第１端子群から前記回路基板までの経路距離は、前記第２端子群から前記回路基板までの経路距離より短い、請求項６、１０または１１に記載の表示装置。
    

Images