JP2018040971A - 表示装置 - Google Patents

Abstract

【課題】入力装置を備えた表示装置の性能を向上させる。【解決手段】表示装置ＤＳＰ１の周辺領域ＳＡと重畳する遮光層は、Ｙ方向に沿ってそれぞれ延びる延在部ＥＸＴ１および延在部ＥＸＴ２と、延在部ＥＸＴ１と延在部ＥＸＴ２との間にある屈曲部ＢＥＮ１および屈曲部ＢＥＮ２と、屈曲部ＢＥＮ１と屈曲部ＢＥＮ２との間にある延在部ＥＸＴ３を有する。延在部ＥＸＴ３と重畳した領域において、駆動回路（第１駆動回路）ＧＤ１を介して複数の走査信号線ＧＬに電位を供給するイネーブル線（第１電位供給線）ＧＷＥ１は、配線層（第１配線層）ＷＬ１と、配線層ＷＬ１よりも抵抗率が低い材料で形成された配線層（第２配線層）ＷＬ２と、を経由する。【選択図】図８

Description

本発明は表示装置に関する。

表示装置は、長方形の外形形状であるものが一般的である。また、近年、表示装置の利用分野の拡大に伴って、長方形以外の形状を持つ表示装置がある。例えば、特開２００９−１２２６３６号公報（特許文献１）、特開２００８−２９２９９５号公報（特許文献２）には、表示装置が記載されている。

特開２００９−１２２６３６号公報 特開２００８−２９２９９５号公報

表示装置の表示領域には、電気光学層を駆動する複数の電極と、複数の電極に駆動信号や走査信号を供給する信号線がある。また、表示領域の周囲の周辺領域には、上記複数の電極に信号を供給する回路が配置されている。表示領域の形状、あるいは周辺領域の外縁部の形状が長方形や正方形以外の形状である場合、表示領域や周辺領域の形状に起因して課題が生じる。以下、本明細書において、長方形や正方形以外の形状のことを「異形」と記載する場合がある。

例えば、表示領域が異形であることに起因して複数の信号線の長さが互いに異なっている場合、信号線に付与される負荷の面内分布が不均一になる。このように、信号線に付与される負荷の面内分布が不均一になると、画質低下の原因になる。

また、複数の信号線のそれぞれの長さが互いに同じ長さになるようにすると、周辺領域の外形形状を長方形にする必要がある。この場合、表示装置における表示領域の専有面積が低下する。

本発明の目的は、表示装置の性能を向上させる技術を提供することにある。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明の一態様としての表示装置は、第１画素が配列した表示領域と、遮光層と重畳し、表示領域の外側にある周辺領域と、前記表示領域内にある複数の走査信号線および複数の映像信号線と走査信号を供給する第１駆動回路および第２駆動回路と、前記第１駆動回路を介して前記複数の走査信号線に電位を供給する第１電位供給線と、第１配線層と、前記第１配線層よりも抵抗率が低い材料で形成された第２配線層と、を備えている。前記複数の映像信号線は第１方向に延在する。前記遮光層は、前記第１方向に沿ってそれぞれ延びる第１延在部および第２延在部と、前記第１延在部と前記第２延在部との間にある第１屈曲部および第２屈曲部と、前記第１屈曲部と前記第２屈曲部との間にある第３延在部と、を有している。前記第１延在部は前記第１屈曲部に接続され、前記第２延在部は前記第２屈曲部に接続されている。前記第１電位供給線は前記第３延在部と重畳している。前記複数の走査信号線は第１走査信号線と第２走査信号線とを有している。前記第１走査信号線の一部分は前記第３延在部と重畳し、前記第２走査信号線の一部分は前記第１延在部と重畳している。平面視において、前記表示領域内で、前記第１走査信号線が交差する前記複数の映像信号線の本数と、前記第２走査信号線が交差する前記複数の映像信号線の本数とは異なっている。前記第３延在部と重畳した領域において、前記第１電位供給線は、前記第１配線層および前記第２配線層を経由している。

一実施の形態である表示装置の一つの構成例を示す平面図である。 図１に示す表示装置の表示領域の一部分の拡大断面図である。 図１に示す表示装置における共通電極の配置の一例を示す平面図である。 図１に示す表示装置における画素を示す等価回路図である。 図１に示すドライバチップと基板との接続部分の拡大断面図である。 図１に示す走査信号線駆動回路の構成例を示す回路ブロック図である。 図３に示す複数の画素のそれぞれに付与される負荷の要因を模式的に示す回路図である。 図３に示す表示装置のうち、上辺側の回路構成の詳細を示す拡大平面図である。 図８に示す表示装置と同じ部分において、駆動回路にクロック信号を供給する配線のレイアウトの例を示す拡大平面図である。 図８に対する変形例である表示装置の拡大平面図である。 図１０に示す回路ブロック周辺の回路レイアウトを示す拡大平面図である。 図１１に対する変形例を示す拡大平面図である。 図１０に対する他の変形例である表示装置の拡大平面図である。 図１３に示す回路ブロック周辺の回路レイアウトを示す拡大平面図である。 図１３に示す複数の回路ブロックのうち、図１４に示す回路ブロックとは別の回路ブロック周辺の回路レイアウトを示す拡大平面図である。 図１２および図１４に対する変形例である表示装置の回路ブロック周辺の回路レイアウトを示す拡大平面図である。 図３に示す表示装置のうち、下辺側の回路構成の詳細を示す拡大平面図である。 図１７に示す平面において、共通電極のレイアウトの例を示す拡大平面図である。 図６に示す回路ブロックに対する変形例を示す回路ブロック図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。

なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っても適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実施の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。

また本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

さらに、実施の形態で用いる図面においては、構造物を区別するために付したハッチングを図面に応じて省略する場合もある。

また、以下の実施の形態で説明する技術は、電気光学層が設けられた表示領域の複数の素子に、表示領域の周囲から信号を供給する機構を備える表示装置に広く適用可能である。電気光学層は、電気的な制御信号により駆動され、表示画像を形成する機能を有する素子を備えた層である。上記のような表示装置には、例えば、液晶表示装置、有機ＥＬ（Electro-Luminescence）表示装置、あるいはプラズマディスプレイ装置など、種々の表示装置が例示できる。以下の実施の形態では、表示装置の代表例として、液晶表示装置を取り上げて説明する。

また、液晶表示装置は、表示機能層である液晶層の液晶分子の配向を変化させるための電界の印加方向により、大きくは以下の２通りに分類される。すなわち、第１の分類として、表示装置の厚さ方向（あるいは面外方向）に電界が印加される、所謂、縦電界モードがある。縦電界モードには、例えばＴＮ（Twisted Nematic）モードや、ＶＡ（Vertical Alignment）モードなどがある。また、第２の分類として、表示装置の平面方向（あるいは面内方向）に電界が印加される、所謂、横電界モードがある。横電界モードには、例えばＩＰＳ（In-Plane Switching）モードや、ＩＰＳモードの一つであるＦＦＳ（Fringe Field Switching）モードなどがある。以下で説明する技術は、縦電界モードおよび横電界モードのいずれにも適用できるが、以下で説明する実施の形態では、一例として、横電界モードの表示装置を取り上げて説明する。

＜表示装置の構成＞
図１は、一実施の形態である表示装置の一つの構成例を示す平面図である。図２は、図１に示す表示装置の表示領域の一部分の拡大断面図である。図３は、図１に示す表示装置における回路レイアウトの一例を示す平面図である。図４は、図３に示す表示装置における画素を示す等価回路図である。図５は、図１に示すドライバチップと基板との接続部分の拡大断面図である。図６は、図１に示す走査信号線駆動回路の構成例を示す回路ブロック図である。なお、図１では、周辺領域ＳＡのうち、遮光層ＢＭと重畳する部分には表示領域ＤＡよりも濃い色のパターンを付して示している。また、図２では、基板ＳＵＢ１の厚さ方向における走査信号線ＧＬと映像信号線ＳＬとの位置関係の例を示すため、図２とは異なる断面に設けられた走査信号線ＧＬを一緒に示している。また、図３に示すスイッチ回路ＳＷＳには、多数の映像信号接続線ＳＣＬが接続されているが、図３では、多数のＳＣＬが配置されている領域にドットパターンを付している。

図１に示すように、表示装置ＤＳＰ１は、表示パネルＰＮＬ１と、表示パネルＰＮＬ１に搭載されたドライバチップＤＲＣ１と、を有する。表示パネルＰＮＬ１は、画像が表示される表示面ＤＳ（図２参照）を有する。ドライバチップＤＲＣ１は、表示パネルＰＮＬ１の駆動を制御する制御回路を備えているＩＣ（Integrated Circuit）チップである。また、表示装置ＤＳＰ１は、表示パネルＰＮＬ１に接続された配線部材である配線板（配線部）ＦＷＢ１を有する。配線板ＦＷＢ１は、複数の配線が樹脂で覆われたフレキシブル配線板である。配線板ＦＷＢ１は、図１に矢印を付して模式的に示すように、表示パネルＰＮＬ１の端子部ＴＭ１に接続されている。端子部ＴＭ１には、表示パネルＰＮＬ１の外部の回路から、配線板ＦＷＢ１を介して駆動信号や映像信号などの電気信号の他、表示パネルＰＮＬ１を駆動するための電源電圧が供給される。

また、表示パネルＰＮＬ１は、複数の画素（第１画素）ＰＸ（図３参照）が配列された表示領域ＤＡと、表示領域ＤＡの外側にある周辺領域ＳＡと、を備えている。図１に示す例では、表示領域ＤＡは台形であり、互いに平行に延びる長辺および短辺のそれぞれがＹ方向に沿って延びている。また、図１に示す例では、Ｙ方向が表示領域ＤＡの長手方向になっている。表示領域ＤＡは、表示装置ＤＳＰ１に入力される信号に基づいて、表示面ＤＳ（図２参照）側から視認可能な画像が表示される領域である。周辺領域ＳＡは、平面視において、表示領域ＤＡの周囲を連続的に囲むように配置されている。平面視において、周辺領域ＳＡの内側の辺（端部）は、表示領域ＤＡの外縁部に接している。表示領域ＤＡには、複数の画素ＰＸが配列されている。例えば、図１に示すように、平面視において、互いに交差、好ましくは直交する２つの方向をＸ方向およびＹ方向とする。複数の画素ＰＸは、平面視において、表示領域ＤＡ内において、Ｘ方向およびＹ方向にマトリクス状に配列されている。なお、本願では、「平面視において」とは、表示パネルＰＮＬ１の表示面に垂直な方向から視た場合を意味する。

また、周辺領域ＳＡは、外部から視認可能な画像が表示されない非表示領域であって、表示領域ＤＡの周囲を囲むように配置されている。周辺領域ＳＡは、非表示領域であって、周辺領域ＳＡの大部分は遮光層ＢＭと重畳している。

また、図２に示すように、表示パネルＰＮＬ１は、基板ＳＵＢ１と、基板ＳＵＢ１と対向配置された基板ＳＵＢ２と、基板ＳＵＢ１と基板ＳＵＢ２との間に配置された電気光学層としての液晶層ＬＱと、を有する。言い換えれば、本実施の形態の表示装置ＤＳＰ１は、電気光学層としての液晶層ＬＱを備える液晶表示装置である。なお、本実施の形態において、基板ＳＵＢ１をアレイ基板と言い換えることができ、基板ＳＵＢ２を対向基板と言い換えることができる。

図１に示すように、ドライバチップＤＲＣ１および端子部ＴＭ１は、表示パネルＰＮＬ１の周辺領域ＳＡのうち、遮光層ＢＭと重畳しない領域（露出領域）ＮＤＡ２にある。図１に示すＹ方向における一方側をＹ１側、他方側をＹ２側とした時に、領域ＮＤＡ２は、Ｙ方向において、表示領域ＤＡよりもＹ１側にある。表示パネルＰＮＬ１は、平面視における大部分において、図２に示すように、基板ＳＵＢ１と基板ＳＵＢ２とが対向している。しかし、図１に示す領域ＮＤＡ２は、基板ＳＵＢ２（図５参照）から露出している。図５に示す例では、遮光層ＢＭは、基板ＳＵＢ２に形成されており、領域ＮＤＡ２（図１参照）は遮光層ＢＭと重畳しない。なお、遮光層ＢＭは、周辺領域ＳＡの他、表示領域ＤＡ内にも配置されている。平面視において、表示領域ＤＡにある複数の画素ＰＸ（図３参照）のそれぞれの周囲を囲むように設けられている。

また、ドライバチップＤＲＣ１は、周辺領域ＳＡ（詳しくは領域ＮＤＡ２）にある領域ＤＲＡに搭載されている。図５に示すように、基板ＳＵＢ１の領域ＤＲＡには、端子ＰＤ１および端子ＰＤ２が配置され、ドライバチップＤＲＣ１は、端子ＰＤ１および端子ＰＤ２に接続されている。端子ＰＤ１は、ドライバチップＤＲＣ１に形成された回路と、表示パネルＰＮＬ１（図１参照）上に形成された回路とを電気的に接続するインタフェースである。また、端子ＰＤ２は、ドライバチップＤＲＣ１と配線板ＦＷＢ１とを電気的に接続するインタフェースである。ドライバチップＤＲＣ１は、端子ＰＤ２および配線ＦＤＷを介して端子ＰＤ３に接続されている。また、端子ＰＤ３には配線板ＦＷＢ１の配線ＦＷが接続されている。また、図１に示すように、ドライバチップＤＲＣ１の少なくとも一部分（例えば長辺）は、Ｙ方向およびＸ方向のそれぞれに対して傾斜する方向Ｔ３に沿って延在している。

図４に示すように、表示装置ＤＳＰ１は、映像信号線駆動回路ＳＤを有する。映像信号線駆動回路ＳＤは、画素ＰＸと電気的に接続され、映像信号線ＳＬを介して電気光学層である液晶層ＬＱを駆動する。本実施の形態の例では、映像信号線駆動回路ＳＤは、ドライバチップＤＲＣ１に形成されている。映像信号線駆動回路ＳＤは、映像信号線ＳＬを介して複数の画素ＰＸのそれぞれが備える画素電極（第１電極）ＰＥに映像信号Ｓｐｉｃを供給する。また、図６に示すように、ドライバチップＤＲＣ１は、制御配線ＧＷを介して駆動回路に制御信号を供給する制御回路（第１制御回路）ＣＴＣを有する。制御回路ＣＴＣは、端子ＰＤ１（図５参照）を介して駆動回路と電気的に接続されている。

本実施の形態では、図５に示すように、ドライバチップＤＲＣ１が基板ＳＵＢ１上に搭載された例を取り上げて説明する。ただし、ドライバチップＤＲＣ１の位置や制御回路ＣＴＣの位置は、図１に示す領域ＤＲＡの他、種々の変形例がある。例えば、配線板ＦＷＢ１にドライバチップＤＲＣ１が搭載されていても良い。この場合、配線板ＦＷＢ１が端子ＰＤ１に接続される。これにより、ドライバチップＤＲＣ１を配線板ＦＷＢ１に搭載した場合でも、ドライバチップＤＲＣ１の制御回路ＣＴＣは、領域ＤＲＡの端子ＰＤ１を介して駆動回路と電気的に接続される。

図３に示すように、表示装置ＤＳＰ１は、複数の映像信号線ＳＬと、複数の画素ＰＸを有する。表示領域ＤＡにおいて、基板ＳＵＢ１と基板ＳＵＢ２（図２参照）との間には、複数の画素ＰＸが配置されている。複数の画素ＰＸは、Ｘ方向およびＹ方向にマトリクス状に配列され、ｍ×ｎ個配置されている（ただし、ｍおよびｎは正の整数である）。複数の映像信号線ＳＬは、Ｙ方向にそれぞれ延在し、かつ、Ｘ方向に互いに間隔を空けて配列されている。複数の画素ＰＸのそれぞれは、Ｘ方向において、映像信号線ＳＬにより区画されている。このため、Ｘ方向沿って配列される画素ＰＸの数は、映像信号線ＳＬの数に対応している。図３に示す例では、ｍ本の映像信号線ＳＬが、映像信号線ＳＬ１、ＳＬ２およびＳＬｍの順で、Ｘ方向の一方の側であるＸ１から他方の側であるＸ２側に向かって配列されている。複数の映像信号線ＳＬの各々は、表示領域ＤＡの外側の周辺領域ＳＡに引き出されている。複数の映像信号線ＳＬの各々は、表示領域ＤＡ内の映像信号線ＳＬとドライバチップＤＲＣ１とを相互に接続する接続配線（引き出し配線とも呼ぶ）としての映像信号接続線ＳＣＬを介してドライバチップＤＲＣ１と電気的に接続されている。

映像信号線ＳＬおよび映像信号接続線ＳＣＬは、映像信号を伝送する配線として機能する映像線であるが、映像信号線ＳＬと映像信号接続線ＳＣＬとは、以下のように区別することができる。すなわち、ドライバチップＤＲＣ１に接続され、複数の画素ＰＸに映像信号を供給する信号伝送経路である映像線のうち、表示領域ＤＡと重なる位置にある部分（配線部）を映像信号線ＳＬと呼ぶ。また、上記映像線のうち、表示領域ＤＡの外側にある部分（配線部）を映像信号接続線ＳＣＬと呼ぶ（または、引き出し配線とも呼ぶ）。複数の映像信号線ＳＬのそれぞれは、Ｙ方向に直線的に延びている。一方、映像信号接続線ＳＣＬは、映像信号線ＳＬとドライバチップＤＲＣ１とを接続する配線なので、図３に示すように、映像信号線ＳＬとドライバチップＤＲＣ１との間に屈曲部を有している。

図３に示す例では、映像信号線ＳＬと映像信号接続線ＳＣＬとの間には、スイッチ回路（選択回路）ＳＷＳがある。スイッチ回路ＳＷＳは、例えば複数のトランジスタにより構成されるマルチプレクサ回路であって、各色用の映像信号線ＳＬを選択して入力された信号を出力する。スイッチ回路ＳＷＳは、例えば、赤色の信号、緑色の信号、あるいは青色の信号など、映像信号の種類を選択する選択スイッチとして動作する。言い換えれば、スイッチ回路ＳＷＳは、映像信号線ＳＬに供給される映像信号Ｓｐｉｃ（図４参照）の種類を選択する選択回路である。この場合、スイッチ回路ＳＷＳとドライバチップＤＲＣ１とを接続する映像信号接続線ＳＣＬの数は、映像信号線ＳＬの数より少ない。このように、スイッチ回路ＳＷＳを設けることで、映像信号接続線ＳＣＬの数を低減できれば、ドライバチップＤＲＣ１とスイッチ回路ＳＷＳとの間において、映像信号接続線ＳＣＬの数を低減できる。図３に示すようにスイッチ回路ＳＷＳが設けられている場合、映像信号線ＳＬと映像信号接続線ＳＣＬとは、以下のように区別することができる。すなわち、ドライバチップＤＲＣ１とスイッチ回路ＳＷＳとを接続する部分（配線部）を映像信号接続線ＳＣＬと呼ぶ。また、映像線のうち、表示領域ＤＡと重なる位置にある部分（配線部）からスイッチ回路ＳＷＳに接続される部分（配線部）までを映像信号線ＳＬと呼ぶ。

また、図３に示すようにスイッチ回路ＳＷＳは、表示領域ＤＡのＹ１側の辺の形状に倣って屈曲している。詳細には、スイッチ回路ＳＷＳは、複数のトランジスタにより構成されているので、スイッチ回路ＳＷＳを構成する複数のトランジスタの配列ラインは、表示領域ＤＡのＹ１側の辺の形状に沿って屈曲している。このように、スイッチ回路ＳＷＳが表示領域ＤＡのＹ１側の辺に沿って屈曲していることにより、周辺領域ＳＡのうち、Ｙ１側の部分（図１に示す屈曲部ＢＥＮ３、ＢＥＮ４、および延在部ＥＸＴ４）の面積を低減できる。

また、表示装置ＤＳＰ１は、複数の走査信号線ＧＬと、複数の走査信号線ＧＬに入力される走査信号Ｇｓｉ（図６参照）を出力する走査信号出力回路としての駆動回路と、を有する。駆動回路は、周辺領域ＳＡ（図１参照）において、基板ＳＵＢ１上に設けられている。ドライバチップＤＲＣ１は、制御配線ＧＷを介して駆動回路に接続されている。複数の走査信号線ＧＬは、Ｘ方向にそれぞれ延在し、かつ、Ｙ方向に互いに間隔を空けて配列されている。複数の画素ＰＸのそれぞれは、Ｙ方向において、走査信号線ＧＬにより区画されている。このため、Ｙ方向沿って配列される画素ＰＸの数は、走査信号線ＧＬの数に対応している。図１に示す例では、ｎ本の走査信号線ＧＬが、走査信号線ＧＬ１、ＧＬ２およびＧＬｎの順で、Ｙ方向の一方の側から他方の側に向かって配列されている。複数の走査信号線ＧＬの各々は、表示領域ＤＡの外側の周辺領域ＳＡに引き出され、駆動回路に接続されている。また、複数の走査信号線ＧＬは、複数の映像信号線ＳＬと互いに交差している。走査信号線ＧＬは、図４に示す画素スイッチ素子ＰＳＷとしてのトランジスタ（画素トランジスタ）Ｔｒ１のゲート電極ＧＥを含んでいる。

図３では、駆動回路ＧＤが設けられた領域を枠で囲んで模式的に示している。駆動回路は、複数種類の回路部分を含んでいる。例えば、図６に示すように、駆動回路ＧＤは、シフトレジスタ回路ＧＳＲと、シフトレジスタ回路ＧＳＲに接続され、制御信号に基づいて走査信号線ＧＬに供給する電位を選択するスイッチ回路（走査信号スイッチ回路）ＧＳＷと、を含んでいる。また、駆動回路ＧＤは、制御配線ＧＷを介してドライバチップＤＲＣ１と接続されている。ドライバチップＤＲＣ１は、制御配線ＧＷを介してクロック信号ＧＣＬやイネーブル信号ＥＮＢなどの制御信号を駆動回路ＧＤに供給する。

図６に示す例では、クロック信号ＧＣＬは、クロック線ＧＷＣを介して駆動回路ＧＤの複数のシフトレジスタ回路ＧＳＲのそれぞれに伝送される。また、イネーブル信号ＥＮＢは、イネーブル線ＧＷＥを介して駆動回路ＧＤの複数のスイッチ回路ＧＳＷのそれぞれに伝送される。イネーブル線ＧＷＥは、走査信号Ｇｓｉとしての電位を走査信号線ＧＬに供給する電位供給線である。図６に示す例では、走査信号線ＧＬ１に走査信号Ｇｓｉ１が供給され、走査信号線ＧＬ２に走査信号Ｇｓｉ２が供給され、走査信号線ＧＬｎには、走査信号Ｇｓｉｎが供給されている。図６に模式的に示すように、複数の走査信号Ｇｓｉのそれぞれは、クロック信号ＧＣＬのタイミングに対応して電圧レベルが変化するパルス信号である。また、スタートパルス信号ＧＳＰは、スタートパルス線ＧＷＳを介して複数のシフトレジスタ回路ＧＳＲのうち、最初に駆動されるシフトレジスタ回路ＧＳＲに伝送される。

また、図６に示す例では、シフトレジスタ回路ＧＳＲとスイッチ回路ＧＳＷとのセットが回路ブロックＧＤＢ１またはＧＤＢ２を構成し、回路ブロックＧＤＢ１およびＧＤＢ２のそれぞれは、走査信号線ＧＬに接続されている。図６では、判り易さのため、非ロスのシフトレジスタ回路ＧＳＲに一つのスイッチ回路ＧＳＷが接続され、スイッチ回路ＧＳＷのそれぞれに走査信号線ＧＬが接続されている。しかし、回路ブロックＧＤＢ１およびＧＤＢ２の回路構成には種々の変形例がある。例えば、一つのシフトレジスタ回路ＧＳＲに複数のスイッチ回路ＧＳＷが接続されている場合もある。

また、駆動回路ＧＤとドライバチップＤＲＣ１との間には、バッファ回路ＧＢＵが接続されている。バッファ回路ＧＢＵは、駆動回路ＧＤを介して走査信号線ＧＬに供給する電位を中継する回路である。制御信号の伝送経路中にバッファ回路ＧＢＵが介在している場合、駆動回路ＧＤに供給されるゲート信号の波形がバッファ回路ＧＢＵにより修正される。図６に示すように、バッファ回路ＧＢＵと電源回路ＰＳＣとは、駆動回路ＧＤに電源電位を供給する電源配線ＰＬを介して接続されている。詳しくは、バッファ回路ＧＢＵと電源回路ＰＳＣとは、相対的に高い電位ＶＤＨが供給される配線ＰＬＨ、および電位ＶＤＨより低い電位が供給される配線ＰＬＬを介して接続されている。バッファ回路ＧＢＵでは、電位ＶＤＨや電位ＶＤＬを利用して、イネーブル信号ＥＮＢなどの制御信号の波形を補正して、駆動回路ＧＤに出力する。図６に示す電源回路ＰＳＣは、例えば、配線板ＦＷＢ１に形成されている。また、変形例としては、電源回路ＰＳＣは、表示装置ＤＳＰ１の外部に形成され、配線板ＦＷＢ１を介してバッファ回路ＧＢＵと接続されていても良い。

また、図３に示す例では、Ｘ方向において、一方の側であるＸ１側、および他方の側であるＸ２側の両方に駆動回路ＧＤが配置されている。詳しくは、Ｘ方向において、Ｘ１側には、駆動回路（走査信号線駆動回路、第１駆動回路）ＧＤ１があり、Ｘ２側には、駆動回路（走査信号線駆動回路、第２駆動回路）ＧＤ２がある。また、Ｘ方向において、表示領域ＤＡは、駆動回路ＧＤ１と駆動回路ＧＤ２との間にある。図３に示すように、走査信号線ＧＬの両端に駆動回路ＧＤが接続された状態での駆動方式を、走査信号線ＧＬの両側駆動方式と呼ぶ。ただし、駆動回路ＧＤのレイアウトには種々の変形例がある。例えば、図３に示すＸ方向において、Ｘ１側およびＸ２側のうちの、いずれか一方に駆動回路ＧＤが配置されていても良い。走査信号線ＧＬの一方の端部に駆動回路ＧＤが接続され、他方の端部には駆動回路ＧＤが接続されていない状態での駆動方式を、走査信号線ＧＬの片側駆動方式と呼ぶ。また、例えば、ドライバチップＤＲＣ１と駆動回路ＧＤとの間に、バッファ回路ＧＢＵ（図６参照）が接続されていなくても良い。

また、図２に示すように、表示装置ＤＳＰ１は、共通電極（第２電極）ＣＥを有する。また、図４に示すように、表示装置ＤＳＰ１は、表示装置ＤＳＰ１が画像を表示する際に、共通電極ＣＥを駆動する共通電極駆動回路（共通電位回路とも呼ぶ）ＣＤを有する。共通電極ＣＥにはコモン線ＣＭＬを介して共通電極駆動回路ＣＤと電気的に接続されている。図４に示す例では、共通電極駆動回路ＣＤは、配線板ＦＷＢ１に形成されている。共通電極ＣＥは、複数の画素のそれぞれに対して共通の電位が供給される電極である。このため、表示領域ＤＡと重畳するように一つの共通電極ＣＥが設けられていれば良い。ただし、複数に分割された共通電極ＣＥが、表示領域ＤＡと重畳するように設けられていても良い。

なお、共通電極駆動回路ＣＤが形成される位置は、図３に示す態様の他、種々の変形例がある。例えば、共通電極駆動回路ＣＤがドライバチップＤＲＣ１に形成されていても良い。また例えば、共通電極駆動回路ＣＤが図１に示す基板ＳＵＢ１上に配置されている形態も、共通電極駆動回路ＣＤが周辺領域ＳＡに形成されている実施態様に含まれる。また例えば、共通電極駆動回路ＣＤが表示装置ＤＳＰ１の外部に形成され、配線板ＦＷＢ１に接続されていても良い。

図４に示すように、画素ＰＸは、画素スイッチ素子ＰＳＷと、画素電極ＰＥと、を有する。また、本実施の形態の例では、複数の画素ＰＸは、共通電極ＣＥを、共有する。画素スイッチ素子ＰＳＷは、例えば薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）であるトランジスタＴｒ１を含む。画素スイッチ素子ＰＳＷは、走査信号線ＧＬおよび映像信号線ＳＬと電気的に接続されている。詳しくは、画素スイッチ素子ＰＳＷであるトランジスタＴｒ１のソース電極ＳＥは映像信号線ＳＬに接続され、ドレイン電極ＤＥは画素電極ＰＥに接続されている。また、トランジスタＴｒ１のゲート電極ＧＥは、走査信号線ＧＬに含まれている。駆動回路（図３参照）は、ゲート電極ＧＥに電位（図６に示す走査信号Ｇｓｉ）を供給し、画素スイッチ素子ＰＳＷをオンオフ動作させることにより、画素電極ＰＥに対する映像信号Ｓｐｉｃの供給状態を制御する。言い換えれば、トランジスタＴｒ１は、画素電極ＰＥへの電位供給を制御する画素スイッチ素子ＰＳＷとして機能する。画素スイッチ素子ＰＳＷは、トップゲート型ＴＦＴおよびボトムゲート型ＴＦＴのいずれであってもよい。また、画素スイッチ素子ＰＳＷの半導体層の材料は、例えば、多結晶シリコン（ポリシリコン）であるが、酸化物半導体やアモルファスシリコンでも良い。

画素電極ＰＥは、絶縁膜１４（図２参照）を介して共通電極ＣＥと対向している。共通電極ＣＥ、絶縁膜１４および画素電極ＰＥは、保持容量ＣＳを形成している。映像信号に基づいて表示画像を形成する表示動作期間において、画素電極ＰＥと共通電極ＣＥとの間には各電極に印加される駆動信号に基づいて電界が形成される。そして、電気光学層である液晶層ＬＱを構成する液晶分子は、画素電極ＰＥと共通電極ＣＥとの間に形成される電界により駆動される。例えば、本実施の形態のように、横電界モードを利用する表示装置ＤＳＰ１では、図２に示すように、基板ＳＵＢ１に画素電極ＰＥおよび共通電極ＣＥが設けられている。液晶層ＬＱを構成する液晶分子は、画素電極ＰＥと共通電極ＣＥとの間に形成される電界（例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界）を利用して回転される。

つまり、表示動作期間において、画素電極ＰＥおよび共通電極ＣＥのそれぞれは、電気光学層である液晶層ＬＱを駆動する駆動電極として動作する。言い換えれば、複数の画素電極ＰＥのそれぞれは、電気光学層を駆動する第１電極である。また、共通電極ＣＥのそれぞれは、電気光学層を駆動する第２電極である。

図２に示すように、基板ＳＵＢ１と基板ＳＵＢ２とは互いに離間した状態で貼り合わされている。液晶層ＬＱは、基板ＳＵＢ１と基板ＳＵＢ２との間に封入されている。基板ＳＵＢ１は、ガラス基板や樹脂基板などの光透過性を有する絶縁基板１０を有する。また、基板ＳＵＢ１は、絶縁基板１０の基板ＳＵＢ２に対向する側に、複数の導体パターンを有する。複数の導体パターンには、複数の走査信号線ＧＬ、複数の映像信号線ＳＬ、複数のコモン線ＣＭＬ、複数の共通電極ＣＥ、および複数の画素電極ＰＥが含まれる。また、複数の導体パターンのそれぞれの間には絶縁膜が介在している。隣り合う導体パターンの間に配置され、導体パターンを互いに絶縁する絶縁膜には、絶縁膜１１、絶縁膜１２、絶縁膜１３、絶縁膜１４、および配向膜ＡＬ１が含まれる。なお、図２では、走査信号線ＧＬ、共通電極ＣＥ、およびコモン線ＣＭＬについては、それぞれ一個ずつ示している。

上記した複数の導体パターンのそれぞれは、積層された複数の配線層に形成されている。図２に示す例では、共通電極ＣＥ、および画素電極ＰＥはそれぞれ異なる層に形成され、共通電極ＣＥが形成された層の下層に三層の配線層が設けられている。絶縁基板１０上に形成された三層の配線層のうち、最も絶縁基板１０側に設けられた第１層目の配線層ＷＬ１には、主に走査信号線ＧＬが形成されている。配線層ＷＬ１に形成された導体パターンは、例えばクロム（Ｃｒ）、チタン（Ｔｉ）、もしくはモリブデン（Ｍｏ）等の金属またはそれらの合金からなる。

絶縁膜１１は、配線層ＷＬ１および絶縁基板１０の上に形成されている。絶縁膜１１は、例えば窒化シリコンまたは酸化シリコン等からなる透明な絶縁膜である。なお、絶縁基板１０と絶縁膜１１との間には、走査信号線ＧＬの他に、画素スイッチ素子のゲート電極や半導体層などが形成されている。

絶縁膜１１上には、第２層目の配線層ＷＬ２が形成されている。配線層ＷＬ２には、主に映像信号線ＳＬが形成されている。配線層（２配線層）ＷＬ２は、配線層（第１配線層）ＷＬ１よりも抵抗率が低い材料で形成されている。配線層ＷＬ２に形成された導体パターンは、例えばアルミニウム（Ａｌ）をモリブデン（Ｍｏ）やチタン（Ｔｉ）等で挟んだ多層構造の金属膜からなる。配線層ＷＬ２の配線材料は配線層ＷＬ１の配線材料よりも比抵抗が低いと好ましい。また、画素スイッチ素子のソース電極やドレイン電極なども絶縁膜１１の上に形成されている。図２に示す例では、映像信号線ＳＬは、Ｙ方向に延在する。絶縁膜１２は、映像信号線ＳＬおよび絶縁膜１１の各々の上に形成されている。絶縁膜１２は、例えばアクリル系の感光性樹脂からなる。

また、図２に示す例では、絶縁膜１２上には、第３層目の配線層ＷＬ３が形成されている。配線層ＷＬ３には、主にコモン線ＣＭＬが形成されている。配線層ＷＬ３に形成された導体パターンは、配線層ＷＬ２と同様に、例えばアルミニウム（Ａｌ）をモリブデン（Ｍｏ）やチタン（Ｔｉ）等で挟んだ多層構造の金属膜からなる。図２に示す例では、コモン線ＣＭＬは、Ｙ方向に延在する。絶縁膜１３は、コモン線ＣＭＬおよび絶縁膜１２の各々の上に形成されている。絶縁膜１３は、例えばアクリル系の感光性樹脂からなる。なお、図２では、走査信号線ＧＬ、映像信号線ＳＬやコモン線ＣＭＬなどの配線が三層の配線層に配置された例を示している。しかし、配線層の層数は上記には限定されず、種々の変形例がある。例えば、図２に示す配線層ＷＬ３が設けられていなくても良い。この場合、コモン線ＣＭＬは例えば、共通電極ＣＥが形成される層と同層に形成されていても良い。

図２では、図１に示す表示領域ＤＡの拡大断面を示しているが、図２に示す配線層ＷＬ１、ＷＬ２およびＷＬ３のそれぞれは、図１に示す周辺領域ＳＡにも配置されている。図３に示す映像信号接続線ＳＣＬ、制御配線ＧＷや、電源配線ＰＬは、配線層ＷＬ１、ＷＬ２およびＷＬ３のうちの一つまたは複数の配線層に形成されている。また、図３に示すスイッチ回路ＳＷＳなど、周辺領域ＳＡに配置された複数の回路のそれぞれは、配線層ＷＬ１、ＷＬ２およびＷＬ３のうちの一つまたは複数の配線層に形成されている。

図２に示すように、共通電極ＣＥは、絶縁膜１３上に形成されている。共通電極ＣＥは、ＩＴＯ（Indium tin oxide）またはＩＺＯ（Indium Zinc Oxide）などの透明な導電材料が好ましい。なお、表示装置が、縦電界モードとしてのＴＮモードまたはＶＡモード等の表示装置である場合、共通電極ＣＥは、基板ＳＵＢ２に形成されていてもよい。また、図２に示す断面では、共通電極ＣＥとコモン線ＣＭＬとの間に絶縁膜１３が介在している。ただし、図３に示すように、コモン線ＣＭＬの一部分と共通電極ＣＥの一部分は電気的に接続されている。また、外光の反射を利用する反射型表示装置であれば、共通電極ＣＥは金属材料であってもよい。

絶縁膜１４は、絶縁膜１３および共通電極ＣＥの上に形成されている。画素電極ＰＥは、絶縁膜１４上に形成されている。平面視において、各画素電極ＰＥは、互いに隣り合う２つの映像信号線ＳＬの間に位置し、共通電極ＣＥと対向する位置に配置されている。画素電極ＰＥは、例えば、ＩＴＯまたはＩＺＯなどの透明な導電材料または金属材料が好ましい。配向膜ＡＬ１は、画素電極ＰＥおよび絶縁膜１４を覆っている。

一方、基板ＳＵＢ２は、ガラス基板や樹脂基板などの光透過性を備える絶縁基板２０を有する。また、基板ＳＵＢ２は、絶縁基板２０の基板ＳＵＢ１に対向する側に、遮光膜である遮光層ＢＭと、カラーフィルタＣＦＲ、ＣＦＧおよびＣＦＢと、オーバーコート層ＯＣＬと、配向膜ＡＬ２と、導電膜ＣＤＦを有する。

導電膜ＣＤＦは、絶縁基板２０が有する平面のうち、液晶層ＬＱと対向する面の反対側の面に配置されている。導電膜ＣＤＦは、例えば、ＩＴＯまたはＩＺＯなどの透明な導電材料からなる。導電膜ＣＤＦは、外部からの電磁波の影響が液晶層ＬＱなどに及ぶことを抑制するシールド層として機能する。また、液晶層ＬＱを駆動する方式が、ＴＮモードや、ＶＡモードなどの縦電解モードの場合、基板ＳＵＢ２に電極が設けられ、この電極がシールド層としても機能するので、導電膜ＣＤＦは省略できる。

表示装置ＤＳＰ１は、光学素子ＯＤ１と、光学素子ＯＤ２と、を有する。光学素子ＯＤ１は、絶縁基板１０とバックライトユニットＢＬとの間に配置されている。光学素子ＯＤ２は、絶縁基板２０の上方、すなわち絶縁基板２０を挟んで基板ＳＵＢ１と反対側に配置されている。光学素子ＯＤ１および光学素子ＯＤ２は、それぞれ少なくとも偏光板を含んでおり、必要に応じて位相差板を含んでいてもよい。

＜表示装置の平面形状と回路レイアウト＞
次に本実施の形態の表示装置の平面形状と、回路レイアウトの関係について説明する。図７は、図３に示す複数の画素のそれぞれに付与される負荷の要因を模式的に示す回路図である。また、図８は、図３に示す表示装置のうち、上辺側の回路構成の詳細を示す拡大平面図である。

なお、図７において、共通電極ＣＥは、複数の画素電極ＰＥに跨って配置されていることを明示的に示すため、シート状の共通電極ＣＥを図示している。図８では、駆動回路ＧＤ１、ＧＤ２の回路レイアウトの見易さのため、図６に示す複数の制御配線ＧＷのうち、イネーブル信号を伝送するイネーブル線ＧＷＥを代表的に示している。また、図８では、図６に示す回路ブロックＧＤＢ１、ＧＤＢ２を四角形で示している。図８に示す回路ブロックＧＢＡ１、ＧＢＢ１、ＧＢＣ１、ＧＢＤ１、およびＧＢＥ１のそれぞれは、駆動回路ＧＤ１を構成する複数の回路ブロックＧＤＢ１に含まれている。また、回路ブロックＧＢＡ２、ＧＢＢ２、ＧＢＣ２、ＧＢＤ２、およびＧＢＥ２のそれぞれは、駆動回路ＧＤ２を構成する複数の回路ブロックＧＤＢ２に含まれている。回路ブロックＧＢＡ１とＧＢＡ２、ＧＢＢ１とＧＢＢ２、ＧＢＣ１とＧＢＣ２、ＧＢＤ１とＧＢＤ２、およびＧＢＥ１とＧＢＥ２のそれぞれは、互いに同一の走査信号線ＧＬに接続されている。図８では、見易さのため、複数の走査信号線ＧＬのそれぞれを一点鎖線で示し、複数の映像信号線ＳＬのそれぞれを点線で示している。また、図８では、イネーブル線ＧＷＥ１およびＧＷＥ２のそれぞれにおいて、図２に示す配線層ＷＬ１に形成された部分を実線で示し、配線層ＷＬ２または配線層ＷＬ３に形成された部分を点線で示している。また、図８では、複数の画素ＰＸのうち、走査信号線ＧＬＡに接続される一つの画素ＰＸＡおよび走査信号線ＧＬＥに接続される一つの画素ＰＸＥを模式的に四角形で示している。

図１に示すように本実施の形態の表示装置ＤＳＰ１は、表示領域ＤＡの平面形状、および周辺領域ＳＡの外形形状がそれぞれ「異形」になっている。図１に示す例では、表示装置ＤＳＰ１は、自動車の後方確認用のミラー（rearview mirror）と兼用され、表示領域ＤＡの平面形状、および周辺領域ＳＡの外形形状は、それぞれ台形である。また、平面視において、表示領域ＤＡの周囲に配置されている遮光層ＢＭの形状は、以下の通りである。すなわち、遮光層ＢＭは、Ｙ方向に沿ってそれぞれ延びる延在部（第１延在部）ＥＸＴ１および延在部（第２延在部）ＥＸＴ２と、を有する。また、遮光層ＢＭは、延在部ＥＸＴ１と延在部ＥＸＴ２との間にある屈曲部（第１屈曲部）ＢＥＮ１および屈曲部（第２屈曲部）ＢＥＮ２とを有する。また、延在部ＥＸＴ１は屈曲部ＢＥＮ１に接続され、延在部ＥＸＴ２は屈曲部ＢＥＮ２に接続されている。また、延在部ＥＸＴ２の長さは延在部ＥＸＴ１の長さよりも長い。また、図１に示す例では、遮光層ＢＭは、屈曲部ＢＥＮ１と屈曲部ＢＥＮ２との間に延在部（第３延在部）ＥＸＴ３を有し、延在部ＥＸＴ３は、Ｙ方向およびＸ方向のそれぞれに対して傾斜する方向Ｔ１に沿って延在する辺（内端辺）を有している。なお、Ｙ方向に対して傾斜する方向とは、Ｙ方向に対して、直角および平行以外の角度を成す方向である。同様に、Ｘ方向に対して傾斜する方向とは、Ｘ方向に対して、直角および平行以外の角度を成す方向である。

なお、屈曲部とは、延在方向が変化する部分の事を意味する。屈曲部には、図１に示すように曲線的に曲がっている部分の他、折れ曲がっている部分も含まれる。また、曲線的に曲がっている場合には、曲線部分による延在方向の変化量（角度）／曲線部分の全長を曲率として定義することができる。

また、図１に示す例では、遮光層ＢＭは、延在部ＥＸＴ１を介して屈曲部ＢＥＮ１の反対側に屈曲部（第３屈曲部）ＢＥＮ３を有する。また、遮光層ＢＭは、延在部ＥＸＴ２を介して屈曲部ＢＥＮ２の反対側に屈曲部（第４屈曲部）ＢＥＮ４を有する。また、遮光層ＢＭは、屈曲部ＢＥＮ３と屈曲部ＢＥＮ４との間に延在部（第４延在部）ＥＸＴ４を有し、延在部ＥＸＴ４は、Ｙ方向およびＸ方向のそれぞれに対して傾斜する方向Ｔ２に沿って延在する辺（内端辺）を有している。本実施の形態の例では、表示領域ＤＡは台形を成すので、方向Ｔ１と方向Ｔ２は互いに平行ではない。また、図１に示す例では、方向Ｔ２と方向Ｔ３とは、互いに平行である。この「方向Ｔ２と方向Ｔ３とが互いに平行である」という表現には、厳密に両者が平行である場合の他、加工精度などの影響により厳密には平行ではないが、実質的に平行とみなせるものも含む。なお、図１では、Ｙ方向におけるＹ２側にある屈曲部ＢＥＮ１および屈曲部ＢＥＮ２と区別するため、屈曲部ＢＥＮ３を第３屈曲部と記載し、屈曲部ＢＥＮ４を第４屈曲部として記載した。ただし、後述する図１７に示すように、Ｙ１側の部分に着目すれば、屈曲部ＢＥＮ３を第１屈曲部と読み替え、屈曲部ＢＥＮ４を第２屈曲部と読み替えることもできる。同様に、延在部ＥＸＴ４については、第４延在部と記載したが、第３延在部と読み替えることもできる。

表示装置ＤＳＰ１に表示される画像の品質を向上させる観点からは、表示領域ＤＡに配列される複数の画素ＰＸのそれぞれに付与される負荷の値（例えば寄生容量や配線抵抗などに起因するインピーダンス値）を表示領域ＤＡと重畳する平面内において均一化することが好ましい。表示領域ＤＡ内において、画素ＰＸに対する負荷の値の面内分布が不均一になれば、表示ムラなど、画質低下の原因になる。

複数の画素ＰＸのそれぞれに付与される負荷要因には、図７に示す寄生容量Ｃ１〜寄生容量Ｃ５、および走査信号線ＧＬの配線抵抗や映像信号線ＳＬの配線抵抗が含まれる。寄生容量Ｃ１は、走査信号線ＧＬと映像信号線ＳＬとの間の寄生容量である。寄生容量Ｃ２は、トランジスタＴｒ１のソース電極およびドレイン電極と、映像信号線ＳＬとの間の寄生容量である。寄生容量Ｃ３は、トランジスタＴｒ１のソース電極およびドレイン電極と、走査信号線ＧＬとの間の寄生容量である。また、寄生容量Ｃ４は、走査信号線ＧＬと共通電極ＣＥとの間の寄生容量である。寄生容量Ｃ５は、映像信号線ＳＬと共通電極ＣＥとの間の寄生容量である。

まず、複数の画素ＰＸのそれぞれに付与される負荷要因のうち、主に走査信号線ＧＬの配線抵抗に起因する負荷に着目して検討する。図８に示すように、複数の走査信号線ＧＬのそれぞれは、Ｘ方向に沿って、表示領域ＤＡを横切るように配置されている。表示領域ＤＡの形状が正方形や長方形でない場合、複数の走査信号線ＧＬには、互いに長さ（延在距離）が異なるものが含まれている。例えば、図８に示す例では、走査信号線ＧＬＡと走査信号線ＧＬＥとは互いに長さが異なる。詳しくは、走査信号線ＧＬＡは、延在部ＥＸＴ３に重畳する回路ブロックＧＢＡ１と、屈曲部ＢＥＮ２に重畳する回路ブロックＧＢＡ２とに接続されている。言い換えれば、走査信号線ＧＬＡの一部分は延在部ＥＸＴ３と重畳し、他の一部分は、屈曲部ＢＥＮ２と重畳する。また、走査信号線ＧＬＥは、延在部ＥＸＴ１に重畳する回路ブロックＧＢＥ１と、延在部ＥＸＴ２に重畳する回路ブロックＧＢＥ２とに接続されている。言い換えれば、走査信号線ＧＬＥの一部分は延在部ＥＸＴ１と重畳し、他の一部分は、延在部ＥＸＴ２と重畳する。この場合、走査信号線ＧＬＥの長さ（延在距離）は、走査信号線ＧＬＡの長さより長い。

ここで、図８に示す、走査信号線ＧＬＡの中央付近に位置する画素ＰＸＡと、走査信号線ＧＬＥの中央付近に位置する画素ＰＸＥと、に付与される負荷のうち、走査信号線ＧＬの配線抵抗に起因する負荷は以下の通りである。すなわち、走査信号線ＧＬの配線抵抗は、走査信号線ＧＬの端部から、画素ＰＸのゲート電極ＧＥ（図４）参照までの経路距離に比例して大きくなる。すなわち、走査信号線ＧＬの配線抵抗は、走査信号線ＧＬの端部から、画素ＰＸのゲート電極ＧＥ（図４）参照までの経路距離に比例して大きくなる。また、図７で示した通り、走査信号線ＧＬの配線抵抗は、各画素のトランジスタＴｒ１や映像信号線ＳＬと交差する回数が増えるほど、寄生容量の影響を受けて増大する。このため、表示品質を向上させるためには、複数の画素ＰＸのそれぞれに対応する時定数の差を低減することが好ましい。

そこで、本実施の形態では、図６に示す駆動回路ＧＤを介して走査信号線ＧＬに走査信号Ｇｓｉ（図６参照）としての電位を供給するイネーブル線ＧＷＥの配線抵抗を調整することにより、複数の画素ＰＸ（図８参照）に付与される負荷の均一化を図っている。詳しくは、図２を用いて説明したように、表示装置ＤＳＰ１は、配線層（第１配線層）ＷＬ１と、配線層ＷＬ１よりも抵抗率が低い材料で形成された配線層（第２配線層）ＷＬ２と、を備える。配線層ＷＬ１に形成された導体パターンは、例えばクロム（Ｃｒ）、チタン（Ｔｉ）、もしくはモリブデン（Ｍｏ）等の金属またはそれらの合金からなる。また、配線層ＷＬ２に形成された導体パターンは、例えばアルミニウム（Ａｌ）をモリブデン（Ｍｏ）やチタン（Ｔｉ）等で挟んだ多層構造の金属膜からなる。この場合、配線層ＷＬ１の抵抗率（比抵抗）は、配線層ＷＬ２の比抵抗より高い。図２に示すように、走査信号線ＧＬは、配線層ＷＬ１に形成されている。そして、延在部ＥＸＴ３と重畳した領域において、イネーブル線（第１電位供給線）ＧＷＥ１は、配線層ＷＬ１および配線層ＷＬ２を経由している。

単にイネーブル線ＧＷＥ１の配線抵抗を低減させる観点のみを考慮すれば、イネーブル線ＧＷＥ１が配線層ＷＬ１を経由しないことが好ましい。例えば、イネーブル線ＧＷＥ１が配線層ＷＬ２のみを経由している場合、イネーブル線ＧＷＥ１の配線抵抗に起因して画素ＰＸに付与される負荷を実質的に無視できる程小さくできる。しかし、イネーブル線ＧＷＥ１の一部分が配線層ＷＬ１を経由している場合、配線層ＷＬ１を経由する部分の配線経路距離に応じてイネーブル線ＧＷＥ１の配線抵抗の値を調整できる。例えば、図８に示す例では、制御回路ＣＴＣから回路ブロックＧＢＡ１に至るイネーブル線ＧＷＥ１の配線経路において、イネーブル線ＧＷＥ１は、複数の部分（Ｘ方向に沿って延びる実線で示された部分）で配線層ＷＬ１を経由する。

ここで、走査信号線ＧＬＡに電位を供給するイネーブル線ＧＷＥ１のうち、配線層ＷＬ１を経由する部分の配線経路距離の合計値は、例えば、走査信号線ＧＬＥに電位を供給するイネーブル線ＧＷＥ１のうち、配線層ＷＬ１を経由する部分の配線経路距離よりも長い。この場合、走査信号線ＧＬＡに電位を供給するイネーブル線ＧＷＥ１の配線抵抗は、走査信号線ＧＬＥに電位を供給するイネーブル線ＧＷＥ１の配線抵抗よりも大きい。また、イネーブル線ＧＷＥ１の一部分が配線層ＷＬ１を経由する場合、画素ＰＸＡおよび画素ＰＸＥのそれぞれに付与される負荷要因には、イネーブル線ＧＷＥ１の配線抵抗が含まれる。そして、画素ＰＸＡおよび画素ＰＸＥの走査信号Ｇｓｉにおいて、走査信号線ＧＬの配線抵抗、イネーブル配線ＧＷＥ１の配線抵抗、および寄生容量Ｃ１の影響を総合的に考慮すると、時定数の差を低減することができる。言い換えれば、表示領域ＤＡに配置された複数の画素ＰＸのそれぞれに対する時定数の面内差を低減することができる。つまり、本実施の形態によれば、イネーブル配線ＧＷＥ１の配線抵抗を調整することにより、走査信号線ＧＬの配線抵抗および寄生容量Ｃ１に起因する負荷の面内分布のバラつきを低減させている。この結果、表示装置ＤＳＰ１に表示される画像の品質を向上させることができる。

また、駆動回路ＧＤ１は、回路ブロック（第１Ａ回路ブロック）ＧＢＡ１回路ブロック（第１Ｂ回路ブロック）ＧＢＢ１、回路ブロック（第１Ｃ回路ブロック）ＧＢＣ１、および回路ブロック（第１Ｄ回路ブロック）ＧＢＤ１を有している。図８に示す例では、回路ブロックＧＢＡ１および回路ブロックＧＢＢ１は延在部ＥＸＴ３と重畳し、回路ブロックＧＢＣ１および回路ブロックＧＢＤ１は屈曲部ＢＥＮ１と重畳する。イネーブル線ＧＷＥ１は、回路ブロックＧＢＡ１と回路ブロックＧＢＢ１との間で、距離（第１距離）Ｄ１で配線層ＷＬ１を経由する。また、イネーブル線ＧＷＥ１は、回路ブロックＧＢＣ１と回路ブロックＧＢＤ１との間で、距離（第１距離）Ｄ２で配線層ＷＬ１を経由する。距離Ｄ２は距離Ｄ１よりも短い。

図８に示す例では、イネーブル線ＧＷＥ１は、駆動回路ＧＤ１の終端にある回路ブロックＧＤＢ１と、その隣にある回路ブロックＧＢＡ１との間で、距離Ｄ４で配線層ＷＬ１を経由する。図８に示す例では、距離Ｄ４は、距離Ｄ１よりも短い。ただし、距離Ｄ４の長さは延在部ＥＸＴ３のスペースに応じて決定されるので、距離Ｄ４と距離Ｄ１とが等しい場合もある。

また、駆動回路ＧＤ２は、回路ブロック（第２Ａ回路ブロック）ＧＢＡ２、および回路ブロック（第２Ｂ回路ブロック）ＧＢＢ２を有している。図８に示す例では、回路ブロックＧＢＡ２および回路ブロックＧＢＢ２は屈曲部ＢＥＮ２と重畳する。イネーブル線ＧＷＥ２は、回路ブロックＧＢＡ２と回路ブロックＧＢＢ２との間で、距離（第３距離）Ｄ３で配線層ＷＬ１を経由する。距離Ｄ１は距離Ｄ３よりも長い。

複数の走査信号線ＧＬのそれぞれはＸ方向に沿って延びている。このため、イネーブル線ＧＷＥ１およびＧＷＥ２のうち、配線層ＷＬ１に形成される部分がＸ方向に沿って延びていれば、複数の信号伝送経路（イネーブル線ＧＷＥおよび走査信号線ＧＬを含む配線経路距離）の抵抗値を揃え易い。延在部ＥＸＴ３のＸ方向の長さは、屈曲部ＢＥＮ１や屈曲部ＢＥＮ２のＸ方向の長さよりも長い。したがって、延在部ＥＸＴ３と重畳する領域では、屈曲部ＢＥＮ１やＢＥＮ２と重畳する領域と比較して、Ｘ方向の配線長さを長くすることができる。したがって、図８に示すように、距離Ｄ１が距離Ｄ２や距離Ｄ３よりも長くなっている場合、複数の信号伝送経路の抵抗値を揃え易い。

また、図８に示す例では、屈曲部ＢＥＮ２と重畳した領域において、イネーブル線（第２電位供給線）ＧＷＥ２は、配線層ＷＬ１および配線層ＷＬ２を経由している。この場合、イネーブル配線ＧＷＥ２の配線抵抗を調整することにより、走査信号線ＧＬの配線抵抗および寄生容量Ｃ１に起因する負荷の面内分布のバラつきを低減させることができる。ただし、延在部ＥＸＴ３の方が屈曲部ＢＥＮ２よりも面積が大きいので、配線層ＷＬ１を経由する距離を長くできる。このため、イネーブル線の一部分が配線層ＷＬ１を経由していることによる時定数のバラつきを抑制する効果は、イネーブル線ＧＷＥ１の方が相対的に高い。ただし、イネーブル線ＧＷＥ１およびイネーブル線ＧＷＥ２のそれぞれが、配線層ＷＬ１および配線層ＷＬ２の両方を経由している場合、時定数のバラつきを抑制する効果が特に高い。

また、本実施の形態のように、複数の画素ＰＸに付与される負荷の面内差を低減する観点からは、相対的に配線抵抗が低い走査信号線ＧＬに接続される部分では、イネーブル線ＧＷＥ１、またはＧＷ２の一部分が配線層ＷＬ１を経由していない方が好ましい場合もある。例えば、図８に示す例では、延在部ＥＸＴ１と重畳した領域において、イネーブル線ＧＷＥ１は、配線層ＷＬ２を経由し、かつ配線層ＷＬ１を経由しない。また、延在部ＥＸＴ２と重畳した領域において、イネーブル線ＧＷＥ２は、配線層ＷＬ２を経由し、かつ配線層ＷＬ１を経由しない。延在部ＥＸＴ１と延在部ＥＸＴ２とを結ぶ複数の走査信号線ＧＬのそれぞれの長さは、設計上同じ長さになっている（ただし、加工精度等の理由により多少の相違はある）。延在部ＥＸＴ１と延在部ＥＸＴ２とを結ぶ複数の走査信号線ＧＬのそれぞれの長さは、表示装置ＤＳＰ１が備える複数の走査信号線ＧＬのうち、最も長い。例えば走査信号線ＧＬＥのように、一方の端部が延在部ＥＸＴ１と重畳し、他方の端部が延在部ＥＸＴ２と重畳する複数の走査信号線ＧＬの長さは、一方の端部が延在部ＥＸＴ３と重畳する走査信号線ＧＬ（例えば走査信号線ＧＬＡ）の長さよりも長い。つまり、走査信号線ＧＬＥの配線抵抗は走査信号線ＧＬＡの配線抵抗より大きい。したがって、延在部ＥＸＴ１、ＥＸＴ２と重畳する領域では、電位を供給する経路（イネーブル線ＧＷＥ１、ＧＷＥ２）の配線抵抗を高くしても、時定数の面内差を低減する効果は得られない。また、イネーブル線ＧＷＥ１、ＧＷＥ２の全体の配線抵抗が大きいと、複数の画素ＰＸのそれぞれに付与される負荷が大きくなる。したがって、イネーブル線ＧＷＥ１、ＧＷＥ２の配線抵抗の調整マージンを大きくする観点からは、延在部ＥＸＴ１と重畳した領域、および延在部ＥＸＴ２と重畳した領域では、イネーブル線ＧＷＥ１、ＧＷＥ２は配線層ＷＬ１を経由しない事が好ましい。

また、駆動回路ＧＤ２は、回路ブロック（第２Ｃ回路ブロック）ＧＢＣ２、および回路ブロック（第２Ｄ回路ブロック）ＧＢＤ２を有している。回路ブロックＧＢＣ１と回路ブロックＧＢＣ２とは、同一の走査信号線ＧＬＣに接続されている。また、回路ブロックＧＢＤ１と回路ブロックＧＢＤ２とは、同一の走査信号線ＧＬＤに接続されている。ここで、イネーブル線ＧＷＥ１は、回路ブロックＧＢＣ１と回路ブロックＧＢＤ１との間で配線層ＷＬ１および配線層ＷＬ２を経由する。一方、イネーブル線ＧＷＥ２は、回路ブロックＧＢＣ２と回路ブロックＧＢＤ２との間で、配線層ＷＬ２を経由し、かつ配線層ＷＬ１は経由しない。図８に示す例では、回路ブロックＧＢＣ２は屈曲部ＢＥＮ２と重畳し、回路ブロックＧＢＤ２は延在部ＥＸＴ２と重畳する。回路ブロックＧＢＣ２は延在部ＥＸＴ２の近傍に配置されており、延在部ＥＸＴ２と重畳する位置に配置された複数の回路ブロックＧＤＢ２の配列ラインの延長線上に配置されている。この場合、イネーブル線ＧＷＥ１が、回路ブロックＧＢＣ１と回路ブロックＧＢＤ１との間で配線層ＷＬ１および配線層ＷＬ２を経由していれば、イネーブル線ＧＷＥ２は配線層ＷＬ１を経由していなくても画素ＰＸに付与される負荷を調整することは可能である。

また、イネーブル線ＧＷＥ１の一部分は延在部ＥＸＴ１と重畳する。イネーブル線ＧＷＥ１は、延在部ＥＸＴ１と重畳した領域において、配線層ＷＬ２を経由し、かつ、配線層ＷＬ１を経由しない。これにより、例えば走査信号線ＧＬＥに接続される画素ＰＸＥに付与される負荷を低減できる。

ただし、延在部ＥＸＴ１と重畳した領域、および延在部ＥＸＴ２と重畳した領域において、イネーブル線ＧＷＥ１、ＧＷＥ２の一部分が配線層ＷＬ１を経由している場合でも、スペース上の制約により、配線層ＷＬ１を経由する距離は長くできない。したがって、図８に対する変形例としては、延在部ＥＸＴ１と重畳した領域、および延在部ＥＸＴ２と重畳した領域において、イネーブル線ＧＷＥ１、ＧＷＥ２の一部分が配線層ＷＬ１を経由していても良い。

また、本実施の形態では、複数の走査信号線ＧＬそれぞれの両端に駆動回路が接続されている。言い換えれば、複数の走査信号線ＧＬのそれぞれは、両側駆動方式により駆動されている。このように、両側駆動方式により複数の走査信号線ＧＬを駆動する場合、複数の走査信号線ＧＬのうちの一部に、片側駆動方式で駆動されるものが含まれると、複数の走査信号線ＧＬに付与される負荷の面内分布が不均一になる原因になる。つまり、画質向上の観点からは、全ての走査信号線ＧＬが両側駆動方式で駆動されることが好ましい。

仮に、表示領域ＤＡの平面形状が正方形や長方形であれば、複数の走査信号線ＧＬの長さを揃えること、および複数の映像信号線ＳＬの長さを揃えること、は容易である。このため、表示領域ＤＡと重畳するように配列された複数の画素ＰＸのそれぞれに付与される負荷の値をほぼ一定にすることは比較的容易である。ところが、本実施の形態のように、異形の表示領域ＤＡを有する表示装置ＤＳＰ１の場合、複数の画素ＰＸのそれぞれに付与される負荷の値の面内分布が不均一になり易い。

そこで、本実施の形態の表示装置ＤＳＰ１の場合、図３に示すように、駆動回路ＧＤ１は、屈曲部ＢＥＮ１（図１参照）と重畳する領域を跨いで、屈曲部ＢＥＮ２（図２参照）の近傍まで延びている。言い換えれば、平面視において、屈曲部ＢＥＮ２は駆動回路ＧＤ１の終端部と駆動回路ＧＤ２の終端部との間にある。これにより、複数の走査信号線ＧＬのうち、Ｙ方向において最もＹ２側に配列されている走査信号線ＧＬ１の両端に駆動回路ＧＤが接続される。言い換えれば、走査信号線ＧＬ１を含む複数の走査信号線ＧＬのそれぞれは、両側駆動方式で駆動される。これにより、複数の走査信号線ＧＬのうちの一部が片側駆動方式で駆動されることにより起因する画質の低下を抑制できる。

上記した構成は、図９に示すクロック線ＧＷＣ１、ＧＷＣ２を用いて以下のようの表現することもできる。図９は、図８に示す表示装置と同じ部分において、駆動回路にクロック信号を供給する配線のレイアウトの例を示す拡大平面図である。図９では、駆動回路ＧＤ１、ＧＤ２の回路レイアウトの見易さのため、図６に示す複数の制御配線ＧＷのうち、クロック信号を伝送するクロック線ＧＷＣを代表的に示している。

図９に示すように、すなわち、表示装置ＤＳＰ１は、制御回路ＣＴＣと駆動回路ＧＤ１とを接続し、クロック信号（第１クロック信号）ＧＣＬ１（図６参照）が供給されるクロック線（第１クロック線）ＧＷＣ１と、制御回路ＣＴＣと駆動回路ＧＤ１とを接続し、クロック信号（第２クロック信号）ＧＣＬ２（図６参照）が供給されるクロック線（第２クロック線）ＧＷＣ２と、を備えている。また、平面視において、屈曲部ＢＥＮ１は、クロック線ＧＷＣ１と重畳しており、かつ、屈曲部ＢＥＮ２は、クロック線ＧＷＣ１の終端部とクロック線ＧＷＣ２の終端部との間にある。図９に示すように、クロック線ＧＷＣ１の終端部は、屈曲部ＢＥＮ１と屈曲部ＢＥＮ２との間にある。図９に示す例では、クロック線ＧＷＣ２の終端部は屈曲部ＢＥＮ２と重畳し、かつ、クロック線ＧＷＣ１の終端部は、屈曲部ＢＥＮ２と重畳していない。台形の平面形状を持つ表示装置ＤＳＰ１の一方の斜辺、すなわち、図９に示す延在部ＥＸＴ３に沿った辺では、その斜辺に沿って駆動回路ＧＤ１を配置することができる。これにより、駆動回路ＧＤ１の終端部および駆動回路ＧＤ２の終端部、言い換えればクロック線ＧＷＣ１の終端部およびクロック線ＧＷＣ２の終端部まで、走査信号線ＧＬの両側駆動方式を適用することができる。

次に、図７に示す複数の画素ＰＸのそれぞれに付与される負荷要因のうち、走査信号線ＧＬと映像信号線ＳＬの間の寄生容量Ｃ１（図７参照）に起因する負荷について検討する。図１０は、図８に対する変形例である表示装置の拡大平面図である。また、図１１は、図１０に示す回路ブロック周辺の回路レイアウトを示す拡大平面図である。また、図１２は、図１１に対する変形例を示す拡大平面図である。図１１および図１２では、走査信号線ＧＬの配線部（主配線部）ＧＬＰＭと配線部（副配線部）ＧＬＰＳとの境界を識別するため、走査信号線ＧＬにハッチングを付して示している。配線部ＧＬＰＭと配線部ＧＬＰＳには互いに異なる種類のハッチングを付しているが、配線部ＧＬＰＭおよび配線部ＧＬＰＳは、同じ導電性材料で配線層ＷＬ１（図２参照）に連続的に形成された導体パターンである。

表示領域ＤＡの形状が正方形や長方形でない場合、複数の走査信号線ＧＬには、交差する映像信号線ＳＬの本数が互いに異なるものが含まれている。例えば、図８に示す例では、平面視において、表示領域ＤＡ内で走査信号線ＧＬＡが交差する映像信号線ＳＬの本数と、表示領域ＤＡ内で走査信号線ＧＬＥが交差する映像信号線ＳＬの本数とは互いに異なる。詳しくは、走査信号線ＧＬＡが交差する映像信号線ＳＬの本数は、表示領域ＤＡ内で走査信号線ＧＬＥが交差する映像信号線ＳＬの本数より少ない。言い換えれば、図８に示す画素ＰＸＥに走査信号Ｇｓｉ（図６参照）を伝送する信号伝送経路に接続される寄生容量Ｃ１（図７参照）の数は、画素ＰＸＡに走査信号Ｇｓｉを伝送する信号伝送経路に接続される寄生容量Ｃ１の数よりも多い。したがって、単に図７に示す寄生容量Ｃ１のみを考慮した場合、画素ＰＸＥに付与される負荷の方が、画素ＰＸＡに付与される負荷よりも大きい。そして、表示品質を向上させるためには、複数の画素ＰＸのそれぞれに付与される負荷の面内差を低減することが好ましいことは上記した通りである。

そこで、図１０に示す表示装置ＤＳＰ２では、複数の映像信号線ＳＬのうちの一部が表示領域ＤＡを跨いで周辺領域ＳＡの延在部ＥＸＴ３と重畳する領域まで延びている。そして、延在部ＥＸＴ３において、走査信号線ＧＬと映像信号線ＳＬとが交差している。この場合、延在部ＥＸＴ３と重畳する走査信号線ＧＬ（例えば走査信号線ＧＬＡ）が交差する映像信号線ＳＬの本数が図８に示す表示装置ＤＳＰ１と比較して多くなる。つまり、走査信号線ＧＬＡに接続される画素ＰＸＡに付与される負荷のうち、図７に示す寄生容量Ｃ１に対応する負荷が増える。これにより、複数の画素ＰＸのそれぞれに付与される負荷の面内差を低減することができる。

詳しくは、図１１に示すように、平面視において、走査信号線ＧＬＡは、駆動回路（第１駆動回路）ＧＤ１と表示領域ＤＡの間、および表示領域ＤＡ内にある配線部（主配線部）ＧＬＰＭと、配線部ＧＬＰＭに接続され、駆動回路ＧＤ１と周辺領域ＳＡの外縁との間にある配線部（副配線部）ＧＬＰＳと、を有している。平面視において、配線部ＧＬＰＳは映像信号線ＳＬと交差する。配線部ＧＬＰＳは、配線部ＧＬＰＭの延長線上にあり、Ｘ方向に沿って延びている。図１１に示す例では、複数の走査信号線ＧＬのそれぞれは、配線部ＧＬＰＭと配線部ＧＬＰＳとを有している。また、複数の映像信号線ＳＬのそれぞれは、平面視において表示領域ＤＡ内にある配線部（主配線部）ＳＬＰＭと、平面視において周辺領域ＳＡにある配線部（副配線部）ＳＬＰＳとを有している。そして、周辺領域ＳＡ、詳しくは延在部ＥＸＴ３と重畳する領域において、走査信号線ＧＬの配線部ＧＰＬＳと複数の映像信号線ＳＬの配線部ＳＬＰＳとが互いに交差している。

周辺領域ＳＡにおいて走査信号線ＧＬＡと複数の映像信号線ＳＬとが交差する部分には、それぞれ寄生容量Ｃ１（図７参照）が付与される。この複数の交差部分での寄生容量Ｃ１のそれぞれは、走査信号線ＧＬＡに接続される画素ＰＸＡ（図１０参照）に付与される負荷として算入される。この結果、図１０に示す画素ＰＸＥに付与される負荷と画素ＰＸＡに付与される負荷の差を低減できる。

また、図１０に示す例では、走査信号線ＧＬＡを含む複数の走査信号線ＧＬは、屈曲部ＢＥＮ２と重畳する領域において、映像信号線ＳＬと交差している。この場合、走査信号線ＧＬＡが周辺領域において交差する映像信号線ＳＬの本数をさらに増加させることができる。ただし、走査信号線ＧＬＡの延長線上において、延在部ＥＸＴ３と重畳する領域の長さは屈曲部ＢＥＮ２と重畳する領域の長さより長い。このため、走査信号線ＧＬＡと交差する映像信号線ＳＬの本数は、延在部ＥＸＴ３と重畳する領域の方が屈曲部ＢＥＮ２と重畳する領域より多い。

ところで、表示装置ＤＳＰ２のように、周辺領域ＳＡに走査信号線ＧＬの配線部ＧＬＰＳや映像信号線ＳＬの配線部ＳＬＰＳが配置されている場合、周辺領域ＳＡに配置される制御配線ＧＷ（図６参照）のレイアウトによっては、制御配線ＧＷと走査信号線ＧＬ、あるいは制御配線ＧＷと映像信号線ＳＬとが交差する場合も考えられる。しかし、走査信号線ＧＬおよび映像信号線ＳＬのそれぞれと、制御配線ＧＷとは平面視において交差しないことが好ましい。例えば、図１１に示す例では、走査信号線ＧＬの配線部ＧＬＰＳは、平面視において、イネーブル線ＧＷＥ１と交差しない。また、映像信号線ＳＬの配線部ＳＬＰＳは、平面視においてイネーブル線ＧＷＥ１と交差しない。また、図１１では図示を省略しているが、図６に示すクロック線ＧＷＣおよびスタートパルス線ＧＷＳのそれぞれは、周辺領域ＳＡにおいて走査信号線ＧＬおよび映像信号線ＳＬと交差しないことが好ましい。

また、図１０に示すように、複数の走査信号線ＧＬには、配線部ＧＬＰＳ（図１１参照）を有していないものが含まれる。例えば、図１０に示す走査信号線ＧＬＥは、配線部ＧＬＰＳを有していない。平面視において、表示領域ＤＡ内で走査信号線ＧＬＡが交差する映像信号線ＳＬの本数は、走査信号線ＧＬＥが交差する映像信号線ＳＬの本数よりも少ない。表示装置ＤＳＰ２の場合、複数の走査信号線ＧＬのうち、交差する映像信号線ＳＬの本数が相対的に少ない走査信号線ＧＬに対して選択的に配線部ＧＬＰＳが設けられている。特に、走査信号線ＧＬＥは、一方の端部が延在部ＥＸＴ１と重畳し、他方の端部が延在部ＥＸＴ２と重畳する。このため、表示領域ＤＡ内で走査信号線ＧＬＥが交差する映像信号線ＳＬの本数は、他の走査信号線ＧＬの場合よりも多い。複数の画素ＰＸに付与される負荷の面内差を低減させる観点からは、走査信号線ＧＬＥのように、表示領域ＤＡ内において交差する映像信号線ＳＬの数が最大になる走査信号線ＧＬの場合、配線部ＧＬＰＳを有していない事が好ましい。

図１０および図１１に示す表示装置ＤＳＰ２は、周辺領域ＳＡにおいて映像信号線ＳＬと走査信号線とが交差している点を除き、図８に示す表示装置ＤＳＰ１と同様である。このため、表示装置ＤＳＰ１と表示装置ＤＳＰ２の共通する部分に関し、重複する説明は省略する。

また、図１２に示す表示装置ＤＳＰ３のように、一つの走査信号線ＧＬと一つの映像信号線ＳＬが周辺領域ＳＡの複数箇所で交差している場合、一つの走査信号線ＧＬに付与される寄生容量Ｃ１の数をさらに増加させることができる。表示装置ＤＳＰ３は、配線部ＧＬＰＳの形状が図１１に示す表示装置ＤＳＰ２と相違する。表示装置ＤＳＰ３の場合、走査信号線ＧＬ（少なくとも走査信号線ＧＬＡを含む）の配線部ＧＬＰＳは、配線部ＧＬＰＭに接続される配線部（第１配線部）ＧＬＰ１と、配線部ＧＬＰＳに接続され、配線部ＧＬＰ１とは異なる位置に延びる配線部（第２配線部）ＧＬＰ２を有している。配線部ＧＬＰ１は、配線部ＧＬＰＭの延長線上にあり、Ｘ方向に沿って延びている。配線部ＧＬＰ１の一方の端部は配線部ＧＬＰＭに接続されている。配線部ＧＬＰ１の他方の端部は、Ｙ方向に沿って延びる配線部ＧＬＰＪを介して配線部ＧＬＰ２に接続されている。また、配線部ＧＬＰ２は、配線部ＧＬＰＭの延長線上には無く、Ｘ方向に沿って延びている。配線部ＧＬＰ１と配線部ＧＬＰ２のそれぞれは、周辺領域ＳＡ（詳しくは延在部ＥＸＴ３と重畳する領域）において、複数の映像信号線ＳＬと交差している。言い換えれば、図１２に示す複数の映像信号線ＳＬのうちの少なくとも一部は、配線部ＧＬＰＳと複数箇所で交差している。図１２に示す走査信号線ＧＬＡの例では、６本の映像信号線ＳＬのそれぞれが、配線部ＧＬＰＳの配線部ＧＬＰ１および配線部ＧＬＰ２と交差している。

表示装置ＤＳＰ３の場合、周辺領域ＳＡにおいて走査信号線ＧＬＡと交差する映像信号線ＳＬの本数は、図１１に示す表示装置ＤＳＰ２と同数である。しかし、走査信号線ＧＬＡと映像信号線ＳＬとが交差する箇所は、表示装置ＤＳＰ３の場合の方が表示装置ＤＳＰ２の場合よりも多い。図１２に示す例では、走査信号線ＧＬＡは、複数の映像信号線ＳＬのそれぞれと、二箇所で交差している。この場合、表示装置ＤＳＰ３の場合、表示装置ＤＳＰ２と比較して、走査信号線ＧＬＡに付与される寄生容量Ｃ１（図７参照）の数を増加させることができる。なお、図１２では、一つの走査信号線ＧＬと一つの映像信号線ＳＬが周辺領域ＳＡの複数箇所で交差している例として、二箇所で交差する実施態様を例示的に示したが、「複数箇所」は三箇所以上であっても良い。

また、図１２に示す例では、配線部ＧＬＰ２の長さ（Ｘ方向の長さ）は配線部ＧＬＰ１の長さ（Ｘ方向の長さ）より短い。このため、配線部ＧＬＰ１と交差する複数の映像信号線ＳＬには、配線部ＧＬＰ２と交差しないものが含まれている。図１２に示す走査信号線ＧＬＡの例では、２本の映像信号線ＳＬのそれぞれが配線部ＧＬＰ１と交差し、かつ配線部ＧＬＰ２とは交差しない。この実施形態によれば、走査信号線ＧＬ間における配線抵抗の差を緩和することが出来る。

図１２に示す表示装置ＤＳＰ３は、上記した相違点を除き、図１１に示す表示装置ＤＳＰ２と同様である。例えば、図１０に示す表示装置ＤＳＰ２と同様に、表示装置ＤＳＰ３の場合も、複数の走査信号線ＧＬのうちの一部（例えば走査信号線ＧＬＥ）は、配線部ＧＬＰＳを有していない。表示装置ＤＳＰ３と表示装置ＤＳＰ２の共通する部分に関し、重複する説明は省略する。

次に、図７に示す複数の画素ＰＸのそれぞれに付与される負荷要因のうち、走査信号線ＧＬと共通電極ＣＥとの間の寄生容量である寄生容量Ｃ４に起因する負荷について検討する。図１３は、図１０に対する他の変形例である表示装置の拡大平面図である。また、図１４は、図１３に示す回路ブロック周辺の回路レイアウトを示す拡大平面図である。図１５は、図１３に示す複数の回路ブロックのうち、図１４に示す回路ブロックとは別の回路ブロック周辺の回路レイアウトを示す拡大平面図である。図１３〜図１５では、共通電極ＣＥと重畳する領域にドットパターンを付して示している。なお、以下では、表示装置ＤＳＰ４と図１０に示す表示装置ＤＳＰ１０との相違点を中心に説明し、重複する説明は省略する。

表示領域ＤＡの形状が正方形や長方形でない場合、複数の走査信号線ＧＬには、共通電極ＣＥと重畳する長さが互いに異なるものが含まれている。例えば、図１３に示す例では、平面視において、走査信号線ＧＬＡが共通電極ＣＥと重畳する長さは、走査信号線ＧＬＥが共通電極ＣＥと重畳する長さより短い。言い換えれば、図１３に示す画素ＰＸＥに走査信号Ｇｓｉ（図６参照）を伝送する信号伝送経路に接続される寄生容量Ｃ４（図７参照）の数は、画素ＰＸＡに走査信号Ｇｓｉを伝送する信号伝送経路に接続される寄生容量Ｃ４の数よりも多い。したがって、単に図７に示す寄生容量Ｃ４のみを考慮した場合、画素ＰＸＥに付与される負荷の方が、画素ＰＸＡに付与される負荷よりも大きい。そして、表示品質を向上させるためには、複数の画素ＰＸのそれぞれに付与される負荷の面内差を低減することが好ましいことは上記した通りである。

図１３〜図１５に示す表示装置ＤＳＰ４は、周辺領域ＳＡに共通電極ＣＥの一部分を有し、周辺領域ＳＡにおいて、走査信号線ＧＬと共通電極ＣＥとが重畳する。例えば、図１４に示す部分では、周辺領域ＳＡのうち、延在部ＥＸＴ３と重畳する領域において、走査信号線ＧＬの配線部ＧＬＰＳは共通電極ＣＥと重畳する。この場合、走査信号線ＧＬ（例えば走査信号線ＧＬＡ）が共通電極ＣＥと重畳する長さが、表示装置ＤＳＰ１（図８参照）や表示装置ＤＳＰ２（図１０参照）と比較して長くなる。つまり、走査信号線ＧＬＡに接続される画素ＰＸＡに付与される負荷のうち、図７に示す寄生容量Ｃ４に対応する負荷が増える。これにより、複数の画素ＰＸのそれぞれに付与される負荷の面内差を低減することができる。

また、表示装置ＤＳＰ４の場合、走査信号線ＧＬの配線部ＧＬＰＳが共通電極ＣＥと重畳する長さは一定ではない。走査信号線ＧＬの配線部ＧＬＰＳが共通電極ＣＥと重畳する長さは、その走査信号線ＧＬが交差する映像信号線ＳＬの本数に応じて異なる長さになっている。交差する映像信号線ＳＬの本数が多い程、図７に示す寄生容量Ｃ１に起因する負荷が大きくなるので、寄生容量Ｃ４に起因する負荷は小さくても良い。このため、走査信号線ＧＬに交差する映像信号線ＳＬの本数が多い程、共通電極ＣＥと重畳する距離は短い。一方、交差する映像信号線ＳＬの本数が少ない場合、図７に示す寄生容量Ｃ１に起因する負荷が小さいので、寄生容量Ｃ４に起因する負荷を大きくすることで、全体の負荷を大きくする必要がある。このため、交差する映像信号線ＳＬの本数が少ない程、共通電極ＣＥと重畳する距離は長い方が好ましい。

例えば図１５に示すように、屈曲部ＢＥＮ１と重畳する領域において、走査信号線ＧＬの配線部ＧＬＰＳは共通電極ＣＥと重畳する。図１４に示す走査信号線ＧＬＡと図１５に示す走査信号線ＧＬＤとを比較すると、平面視において、表示領域ＤＡ内で走査信号線ＧＬＡが交差する映像信号線ＳＬの本数は、走査信号線ＧＬＤが交差する映像信号線ＳＬの本数よりも少ない。この場合、周辺領域ＳＡにおいて、走査信号線ＧＬＡの配線部ＧＬＰＳが共通電極ＣＥと重畳する長さは、走査信号線ＧＬＤの配線部ＧＬＰＳが共通電極ＣＥと重畳する長さよりも長い。また、図１０を用いて説明した表示装置ＤＳＰ２と同様に、例えば走査信号線ＧＬＥ（図１３参照）のように、表示領域ＤＡ内において交差する映像信号線ＳＬの数が最大になる走査信号線ＧＬの場合、配線部ＧＬＰＳを有していない。このように、走査信号線ＧＬの配線部ＧＬＰＳが共通電極ＣＥと重畳する長さは、その走査信号線ＧＬが交差する映像信号線ＳＬの本数に応じて異なる長さになっている場合、複数の画素ＰＸのそれぞれに付与される負荷のうち、図７に示す寄生容量Ｃ４に起因する負荷の面内差を低減できる。

また、図１３〜図１５に示す表示装置ＤＳＰ４で説明した技術と、図１２に示す表示装置ＤＳＰ３で説明した技術とを組み合わせても良い。図１６は、図１２および図１４に対する変形例である表示装置の回路ブロック周辺の回路レイアウトを示す拡大平面図である。図１６に示す表示装置ＤＳＰ５の場合、走査信号線ＧＬ（少なくとも走査信号線ＧＬＡを含む）の配線部ＧＬＰＳは、配線部ＧＬＰＭに接続される配線部（第１配線部）ＧＬＰ１と、配線部ＧＬＰＳに接続され、配線部ＧＬＰ１とは異なる位置に延びる配線部（第２配線部）ＧＬＰ２を有している。配線部ＧＬＰ１は、配線部ＧＬＰＭの延長線上にあり、Ｘ方向に沿って延びている。配線部ＧＬＰ１の一方の端部は配線部ＧＬＰＭに接続されている。配線部ＧＬＰ１の他方の端部は、Ｙ方向に沿って延びる配線部ＧＬＰＪを介して配線部ＧＬＰ２に接続されている。また、配線部ＧＬＰ２は、配線部ＧＬＰＭの延長線上には無く、Ｘ方向に沿って延びている。配線部ＧＬＰ１と配線部ＧＬＰ２のそれぞれは、周辺領域ＳＡ（詳しくは延在部ＥＸＴ３と重畳する領域）において、共通電極ＣＥと重畳している。表示装置ＤＳＰ５の場合、図１４に示す表示装置ＤＳＰ４と比較して走査信号線ＧＬＡが共通電極ＣＥと重畳する距離がさらに長くなる。

次に、図１に示すＹ方向において、Ｙ２側の反対に位置するＹ１側の周辺領域ＳＡにおける回路レイアウトについて説明する。台形の平面形状を持つ表示装置ＤＳＰ１の他方の斜辺、すなわち、延在部ＥＸＴ４（図１参照）に沿った辺には、スイッチ回路ＳＷＳが配置され、複数の映像信号線ＳＬが表示領域ＤＡに向かって延びている。このため、延在部ＥＸＴ４に沿って駆動回路ＧＤ１または駆動回路ＧＤ２を配置することが難しい。そこで、図３に示すＹ方向におけるＹ１側の辺では、Ｙ２側の辺とは異なる回路レイアウトが適用されている。

図１７は、図３に示す表示装置のうち、下辺側の回路構成の詳細を示す拡大平面図である。また、図１８は、図１７に示す平面において、共通電極のレイアウトの例を示す拡大平面図である。図１７に示すように、表示装置ＤＳＰ１は、表示領域ＤＡと制御回路ＣＴＣ（図６参照）が形成されたドライバチップＤＲＣ１との間にスイッチ回路（選択回路）ＳＷＳを備えている。また、平面視において、スイッチ回路ＳＷＳと表示領域ＤＡとの間に駆動回路ＧＤ１およびＧＤ２がない。この場合、複数の映像信号線ＳＬのそれぞれは、途中に屈曲部を持たず、スイッチ回路ＳＷＳからＹ方向に沿って直線的に延びている。映像信号線ＳＬの総数は、走査信号線ＧＬの総数よりも多い。このため、複数の映像信号線ＳＬのそれぞれは屈曲せず、直線的に延びていることが好ましい。

一方、複数の走査信号線ＧＬには、例えば図１７に示す走査信号線ＧＬｎ１や走査信号線ＧＬｎ２のように、屈曲した部分を有する走査信号線ＧＬを含んでいる。詳しくは、表示領域ＤＡとスイッチ回路ＳＷＳとの間を経由する走査信号線ＧＬｎ１および走査信号線ＧＬｎ２は、周辺領域ＳＡに屈曲部を有している。走査信号線ＧＬｎ１および走査信号線ＧＬｎ２のそれぞれの一部分は、表示領域ＤＡとスイッチ回路ＳＷＳとの間（言い換えれば、表示領域ＤＡとドライバチップＤＲＣ１の制御回路ＣＴＣの間）に延在する。ただし、複数の走査信号線ＧＬのそれぞれは、表示領域ＤＡ内（言い換えれば表示領域ＤＡと重畳する区間）においては、Ｘ方向に沿って延在している。また、表示領域ＤＡ内では、複数の走査信号線ＧＬのそれぞれは、等間隔で配列される。

複数の走査信号線ＧＬのそれぞれについて両側駆動方式を適用する場合、駆動回路ＧＤ１を構成する回路ブロックＧＤＢ１の数と、駆動回路ＧＤ２を構成する回路ブロックＧＤＢ２の数は等しい。しかし、延在部ＥＸＴ１と延在部ＥＸＴ２とは上記したように長さが異なるため、回路ブロックＧＤＢ１、ＧＤＢ２の配置スペースが異なる。すなわち、上記したようにＹ方向において、延在部ＥＸＴ２は延在部ＥＸＴ１より長い。この場合、延在部ＥＸＴ２と重畳する領域は、駆動回路ＧＤ２を構成する複数の回路ブロックＧＤＢ２を配置するためのスペースを広く確保できる。このため、複数の回路ブロックＧＤＢ２は、Ｙ方向に沿って直線的に配列されている。言い換えれば、駆動回路ＧＤ２を構成する複数の回路ブロックＧＤＢ２は、スイッチ回路ＳＷＳと表示領域ＤＡとの間を避けて配置し易い。

一方、延在部ＥＸＴ１と重畳する領域は、駆動回路ＧＤ１を構成する複数の回路ブロックＧＤＢ１を配置するためのスペースであるが、その面積は延在部ＥＸＴ２と重畳する領域の面積より小さい。この結果、駆動回路ＧＤ１を構成する複数の回路ブロックＧＤＢ１は、延在部ＥＸＴ１と重畳する領域に加え、屈曲部ＢＥＮ３と重畳する領域にも配置される。屈曲部ＢＥＮ３と重畳する回路ブロックＧＤＢ１は、延在部ＥＸＴ２と重畳する回路ブロックＧＤＢ２より狭ピッチで配置されている。このため、Ｙ２側の領域では、Ｙ方向において、互いに異なる位置に配置された回路ブロックＧＤＢ１と回路ブロックＧＤＢ２とが一本の走査信号線ＧＬを介して接続される場合がある。例えば、図１７に示す走査信号線ＧＬＮ１や走査信号線ＧＬｎ２は、それぞれ一方の端部が回路ブロックＧＤＢ１に接続され、他方の端部が回路ブロックＧＤＢ２に接続されている。そして。Ｙ方向において、回路ブロックＧＤＢ１と回路ブロックＧＤＢ２との位置は互いに異なっている。

また、図１７に示すように、表示領域ＤＡ内において、走査信号線ＧＬｎ１が交差する複数の映像信号線ＳＬの本数は、走査信号線ＧＬｎ２が交差する複数の映像信号線ＳＬの本数とは互いに異なっている。図１７に示す例では、平面視において、表示領域ＤＡ内で、走査信号線ＧＬｎ１が交差する複数の映像信号線ＳＬの本数は、走査信号線ＧＬｎ２が交差する前記複数の映像信号線の本数よりも少ない。図７に示す画素ＰＸは、走査信号線ＧＬと映像信号線ＳＬとが交差毎に設けられているので、図１７に示す走査信号線ＧＬｎ１と走査信号線ＧＬｎ２との関係は以下のように表現できる。すなわち、走査信号線ＧＬｎ１に接続される画素ＰＸの数は、走査信号線ＧＬｎ２が接続される画素ＰＸの数よりも少ない。また、画素ＰＸにはトランジスタ（画素トランジスタ）Ｔｒ１を含んでいるので、以下のように表現することもできる。走査信号線ＧＬｎ１に接続されるトランジスタＴｒ１の数は、走査信号線ＧＬｎ２が接続されるトランジスタＴｒ１の数よりも少ない。

図１７に示す例では、平面視において、走査信号線ＧＬｎ１が交差する複数の映像信号線ＳＬの本数は、走査信号線ＧＬｎ２が交差する複数の映像信号線ＳＬの本数と同数である。このため、図７に示す複数の画素ＰＸのそれぞれに付与される負荷要因のうち、寄生容量Ｃ１に起因する負荷は、均一化されている。ただし、寄生容量Ｃ３に起因する負荷は、以下の理由により面内差が大きくなる可能性がある。

すなわち、寄生容量Ｃ３は、走査信号線ＧＬに接続されるトランジスタＴｒ１の数に応じて変化する。図１７に示すように、走査信号線ＧＬｎ１に接続されるトランジスタＴｒ１（図７参照）の数が、走査信号線ＧＬｎ２が接続されるトランジスタＴｒ１の数よりも少ない場合、走査信号線ＧＬｎ１に付与される負荷の方が相対的に小さくなる。この寄生容量Ｃ３に起因する負荷の面内差を低減する方法としては、周辺領域ＳＡにトランジスタＴｒ１と同様の構造のトランジスタ（ダミー画素のトランジスタ等）を配置して、複数の走査信号線ＧＬに接続されるトランジスタＴｒ１の数の差を小さくする方法もある。しかし、図１７に示すように、表示領域ＤＡとスイッチ回路ＳＷＳとの間の領域では、走査信号線ＧＬの一部分が回路ブロックＧＤＢ１との接続位置よりもＹ１側に引き出され、表示領域ＤＡの外縁部（外周の辺）に沿って他の領域よりも狭い配置ピッチで配列されている。また、この領域では、複数の回路ブロックＧＤＢ１の配置ピッチ自体が狭くなるので、走査信号線ＧＬの配置密度が局所的に高くなる領域が存在する。図１７では、表示領域ＤＡとスイッチ回路ＳＷＳとの間の領域には、複数の走査信号線ＧＬと複数の映像信号線ＳＬとが平面視において直交する部分と、直交以外の角度で交差する部分が含まれる。そして、複数の走査信号線ＧＬと複数の映像信号線ＳＬとが直交以外の角度で交差する部分では、走査信号線ＧＬの配置密度が相対的に高くなっている。このように、走査信号線ＧＬの配置密度が高い領域では、トランジスタＴｒ１を配置することが難しい。

したがって、表示領域ＤＡとスイッチ回路ＳＷＳとの間を経由する走査信号線ＧＬに対しては、寄生容量Ｃ３に起因する負荷のバラつきを、他の負荷により補うことが好ましい。例えば、図１８に示すように、走査信号線ＧＬｎ１が共通電極ＣＥと重畳する長さは、走査信号線ＧＬｎ２が共通電極ＣＥと重畳する長さよりも長い。このため、寄生容量Ｃ４（図７参照）を考えると、走査信号線ＧＬｎ１に付与される寄生容量Ｃ４に起因する負荷は、走査信号線ＧＬｎ２に付与される寄生容量Ｃ４に起因する負荷よりも大きい。この場合、寄生容量Ｃ３に起因する負荷のバラつきを、寄生容量Ｃ４に起因する負荷により補って負荷全体としてのバラつきを低減させることができる。

また、図１７および図１８に示すように、走査信号線ＧＬｎ１は走査信号線ＧＬｎ２よりもスイッチ回路ＳＷＳの近く、言い換えれば、ドライバチップＤＲＣ１の制御回路ＣＴＣの近くに配置されている。また、走査信号線ＧＬｎ１の長さは、走査信号線ＧＬｎ２の長さよりも長い。このため、走査信号線ＧＬの配線抵抗に起因する負荷を考えると、走査信号線ＧＬｎ１の配線抵抗に起因する負荷は走査信号線ＧＬｎ２の配線抵抗に起因する負荷よりも大きい。この場合、寄生容量Ｃ３に起因する負荷のバラつきを、配線抵抗に起因する負荷により補って負荷全体としてのバラつきを低減させることができる。

次に、図７に示す複数の画素ＰＸのそれぞれに付与される負荷要因のうち、映像信号線ＳＬとトランジスタＴｒ１の間の寄生容量Ｃ２に起因する負荷について検討する。図７に示す寄生容量Ｃ２に起因する容量は、映像信号線ＳＬに接続されるトランジスタＴｒ１の数に応じて変化する。したがって、複数の映像信号線ＳＬのそれぞれに接続されるトランジスタＴｒ１の数が互いに異なっている場合、複数の映像信号線ＳＬに付与される寄生容量Ｃ２に起因する負荷にバラつきが生じる。また、図３に示すように、複数の映像信号線ＳＬのそれぞれは、Ｙ方向に延在し、表示領域ＤＡと重畳する長さが互いに異なる。例えば図３に示す例では、映像信号線ＳＬ１よりもＸ２側にある映像信号線ＳＬｍが表示領域ＤＡと重畳する長さは、映像信号線ＳＬ１が表示領域ＤＡと重畳する長さよりも長い。また、図１７に示す例では、表示装置ＤＳＰ１は、映像信号線（第１映像信号線）ＳＬｄ１と映像信号線（第２映像信号線）ＳＬｄ２を有している。映像信号線ＳＬｄ２が表示領域ＤＡと重畳する長さは、映像信号線ＳＬｄ１が表示領域ＤＡと重畳する長さよりも長い。この場合、平面視において、映像信号線ＳＬｄ１に接続されたトランジスタＴｒ１（図７参照）の個数は、映像信号線ＳＬに接続されたトランジスタＴｒ１の個数よりも少ない。したがって、映像信号線ＳＬｄ１に付与される寄生容量Ｃ２に起因する負荷は、映像信号線ＳＬｄ２に付与される寄生容量Ｃ２に起因する負荷よりも小さい。

図１８に示す表示領域ＤＡとスイッチ回路ＳＷＳとの間に位置する周辺領域ＳＡには、共通電極ＣＥと重畳する領域と、共通電極ＣＥと重畳しない領域とが含まれる。少なくとも映像信号線ＳＬｄ２は、周辺領域ＳＡにおいて、共通電極ＣＥと重畳しない部分を有している。周辺領域ＳＡにおいて、映像信号線ＳＬｄ１が共通電極ＣＥと重畳する長さは、映像信号線ＳＬｄ２が共通電極ＣＥと重畳する長さよりも長い。ここで、図７に示す複数の画素ＰＸのそれぞれに付与される負荷要因のうち、映像信号線ＳＬと共通電極ＣＥの間の寄生容量Ｃ５に起因する負荷は、映像信号線ＳＬと共通電極ＣＥとが重畳する長さに比例して大きくなる。このため、周辺領域ＳＡにおいて映像信号線ＳＬｄ１に付与される寄生容量Ｃ５に起因する負荷は、映像信号線ＳＬｄ２に付与される寄生容量Ｃ５に起因する負荷よりも大きい。したがって、寄生容量Ｃ２に起因する負荷のバラつきを、寄生容量Ｃ５に起因する負荷により補って負荷全体としてのバラつきを低減させることができる。

なお、上記した「周辺領域ＳＡにおいて、映像信号線ＳＬｄ１が共通電極ＣＥと重畳する長さは、映像信号線ＳＬｄ２が共通電極ＣＥと重畳する長さよりも長い。」という表現には、映像信号線ＳＬｄ１および映像信号線ＳＬｄ２のそれぞれが、周辺領域ＳＡにおいて、共通電極ＣＥと重畳する態様の他、映像信号線ＳＬｄ２が周辺領域ＳＡでは共通電極ＣＥと重畳しない態様も含まれる。

また、図１７に示す例では、複数の映像信号線ＳＬのそれぞれは、スイッチ回路ＳＷＳから表示領域ＤＡまでの長さがそれぞれ異なる。複数の映像信号線ＳＬは、映像信号線（第３映像信号線）ＳＬｄ３と映像信号線（第４映像信号線）ＳＬｄ４を有している。平面視において、スイッチ回路ＳＷＳから表示領域ＤＡまでの映像信号線ＳＬｄ４の長さは、スイッチ回路ＳＷＳから表示領域ＤＡまでの映像信号線ＳＬｄ３の長さよりも長い。図１７に示すように、複数の走査信号線ＧＬのうち、最もスイッチ回路ＳＷＳに近い位置に配置されている走査信号線ＧＬｎ１は、表示領域ＤＡ内で映像信号線ＳＬｄ３と交差している。映像信号線ＳＬｄ３は、表示領域ＤＡの外側（すなわち、周辺領域ＳＡ）で走査信号線ＧＬと交差させる必要がないので、スイッチ回路ＳＷＳまでの長さを短くすることができる。一方、走査信号線ＧＬｎ１は、表示領域ＤＡの外（詳しくは表示領域ＤＡとスイッチ回路ＳＷＳとの間）で映像信号線ＳＬｄ４と交差している。スイッチ回路ＳＷＳから表示領域ＤＡまでの映像信号線ＳＬｄ４の長さが長ければ、周辺領域ＳＡにおいて複数本の走査信号線ＧＬと映像信号線ＳＬｄ４とを交差させることができる。

このように、表示領域ＤＡの外で、複数の走査信号線ＧＬのうちの一部と映像信号線ＳＬｄ４とを交差させることにより、複数の映像信号線ＳＬと複数の走査信号線ＧＬとが互いに交差する数を均一化することができる。図７を用いて説明したように、走査信号線ＧＬと映像信号線ＳＬとの間の寄生容量Ｃ１は、画素ＰＸに付与される負荷要因の一つである。したがって、複数の映像信号線ＳＬと複数の走査信号線ＧＬとが互いに交差する数を均一化することで、画素ＰＸに付与される負荷の面内分布のバラつきを低減させることができる。

また、図１８に示す例では、映像信号線ＳＬｄ３が共通電極ＣＥと重畳する長さは、映像信号線ＳＬｄ４が共通電極ＣＥと重畳する長さよりも長い。一方、周辺領域ＳＡにおいては、映像信号線ＳＬｄ４が共通電極ＣＥと重畳する長さは、映像信号線ＳＬｄ３が共通電極ＣＥと重畳する長さよりも長い。映像信号線ＳＬｄ４は、映像信号線ＳＬｄ３よりもＸ１側にあり、全体の長さが短い。このため、表示領域ＤＡ内では、映像信号線ＳＬｄ３が共通電極ＣＥと重畳する長さは、映像信号線ＳＬｄ４が共通電極ＣＥと重畳する長さよりも長くなる。この場合、図７を用いて説明した寄生容量Ｃ５に起因する負荷にバラつきが生じる。図１８に示すように、周辺領域ＳＡにおいては、映像信号線ＳＬｄ４が共通電極ＣＥと重畳する長さは、映像信号線ＳＬｄ３が共通電極ＣＥと重畳する長さよりも長い場合、寄生容量Ｃ５に起因する負荷のバラつきを低減できる。

以上、本願発明者が見出した技術について、一例としての実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

例えば、上記実施の形態においては、開示例として液晶表示装置の場合を例示したが、その他の適用例として、有機ＥＬ表示装置、その他の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。

また例えば、正方形や長方形以外の異形の表示領域を有する表示装置の一例として、台形の表示領域を備える表示装置を取り上げて説明した。しかし、表示領域ＤＡの形状は台形以外であっても良い。例えば、表示領域ＤＡの形状が平行四辺形であっても良い。

また、例えば、上記実施の形態においては、図３に示すように複数の走査信号線ＧＬのそれぞれの両端部が駆動回路ＧＤ１および駆動回路ＧＤ２に接続され、表示領域ＤＡの内の全体を両側駆動方式で駆動する実施態様について説明した。しかし変形例として、表示領域ＤＡの内の全体を片側駆動方式で駆動しても良い。この場合、例えば、図３に示す駆動回路ＧＤ１が無く、全ての走査信号線ＧＬが駆動回路ＧＤ２により片側駆動方式で駆動されても良い。あるいは、複数の走査信号線ＧＬのそれぞれが、駆動回路ＧＤ１および駆動回路ＧＤ２のうちのいずれか一方に接続され、他方には接続されていなくても良い。

また、例えば、図６など、駆動回路ＧＤおよび駆動回路ＧＤに接続された走査信号線ＧＬの関係を説明する各図では、一つのシフトレジスタ回路ＧＳＲに一つのスイッチ回路ＧＳＷが接続された回路ブロックＧＤＢのそれぞれに一本の走査信号線ＧＬが接続されている例を示した。スイッチ回路ＧＳＷと走査信号線ＧＬは、一対一で対応している必要があるが、例えば図１９に示す変形例のように、一つのシフトレジスタ回路ＧＳＲに複数のスイッチ回路ＧＳＷが接続されていても良い。図１９は、図６に示す回路ブロックに対する変形例を示す回路ブロック図である。図１９に示す例では、複数のシフトレジスタ回路ＧＳＲのそれぞれには、４個のスイッチ回路ＧＳＷが接続されている。一つのシフトレジスタ回路ＧＳＲと４個のスイッチ回路のＧＳＷのセットで一つの回路ブロックを構成する。また、複数のスイッチ回路のそれぞれには、一本の走査信号線ＧＬが接続されている。

図１９に示す変形例の場合、一つの回路ブロックＧＤＢに含まれるスイッチ回路ＧＳＷのそれぞれに対して互いに独立したイネーブル線ＧＷＥが接続されている。この場合、シフトレジスタ回路ＧＳＲから供給されるパルス信号とイネーブル線ＧＷＥから供給されるパルス信号とを組み合わせることにより、複数の走査信号線ＧＬのそれぞれに対して順次走査信号Ｇｓｉ（図６参照）を伝送することができる。図１９に示す変形例の場合、図６を用いて説明した例と比較して、シフトレジスタ回路ＧＳＲの数を低減できる。また、走査信号線ＧＬの数が同じであると仮定した場合、図１９に示すように、複数の走査信号線ＧＬのそれぞれが、互いに独立した複数のイネーブル線ＧＷＥのうちのいずれかに接続されている構成は以下の点で有利である。すなわち、イネーブル線ＧＷＥに接続されるＧＳスイッチ回路ＧＳＷの数が少なくなる為(図の例では１／４)、イネーブルＧＷＥ線の負荷容量を低減する事ができる。

また、本明細書では、技術思想に基づく様々な実施態様について、複数の変形例に分けて説明したが、複数の実施態様（変形例）において、共通する部分については重複する説明は省略している。したがって、上記した複数の変形例のうち、二個以上を組み合わせて適用しても良い。

本発明の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても本発明の範囲に属するものと了解される。

例えば、前述の各実施の形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

本発明は、入力装置や、入力検出機能を備えた表示装置に適用して有効である。

１０,２０ 絶縁基板
１１，１２,１３，１４ 絶縁膜
ＡＬ１，ＡＬ２ 配向膜
ＢＥＮ１，ＢＥＮ２，ＢＥＮ３，ＢＥＮ４ 屈曲部
ＢＬ バックライトユニット
ＢＭ 遮光層
Ｃ１，Ｃ２，Ｃ３，Ｃ４、Ｃ５ 寄生容量
ＣＤ 共通電極駆動回路
ＣＤＦ 導電膜
ＣＥ 共通電極
ＣＦＢ，ＣＦＧ，ＣＦＲ カラーフィルタ
ＣＭＬ コモン線
ＣＳ 保持容量
ＣＴＣ 制御回路
Ｄ１，Ｄ２，Ｄ３，Ｄ４ 距離
ＤＡ 表示領域
ＤＥ ドレイン電極
ＤＲＣ１ ドライバチップ（半導体チップ）
ＤＲＡ 領域（第１領域）
ＤＳ 表示面
ＤＳＣ 内部回路
ＤＳＰ１，ＤＳＰ２，ＤＳＰ３，ＤＳＰ４，ＤＳＰ５ 表示装置
ＥＮＢ イネーブル信号
ＥＸＴ１，ＥＸＴ２，ＥＸＴ３，ＥＸＴ４ 延在部
ＦＤＷ，ＦＷ，ＰＬＨ，ＰＬＬ 配線
ＦＷＢ１ 配線板
ＧＢＡ１，ＧＢＡ２，ＧＢＢ１，ＧＢＢ２，ＧＢＣ１，ＧＢＣ２，ＧＢＤ１，ＧＢＤ２，ＧＢＥ１，ＧＢＥ２，ＧＤＢ，ＧＤＢ１，ＧＤＢ２ 回路ブロック
ＧＢＵ バッファ回路
ＧＣＬ，ＧＣＬ１，ＧＣＬ２ クロック信号
ＧＤ，ＧＤ１，ＧＤ２ 駆動回路
ＧＥ ゲート電極
ＧＬ，ＧＬ１，ＧＬ２，ＧＬＡ，ＧＬＣ，ＧＬＤ，ＧＬＥ，ＧＬｎ，ＧＬｎ１、ＧＬｎ２ 走査信号線
ＧＬＰ，ＧＬＰ１，ＧＬ２２，ＧＬＰＪ，ＧＬＰＭ，ＧＬＰＳ 配線部
Ｇｓｉ，Ｇｓｉ１，Ｇｓｉ２，Ｇｓｉｎ 走査信号
ＧＳＰ スタートパルス信号
ＧＳＲ シフトレジスタ回路
ＧＳＷ スイッチ回路
ＧＷ 制御配線
ＧＷＣ，ＧＷＣ１，ＧＷＣ２ クロック線
ＧＷＥ，ＧＷＥ１，ＧＷＥ２ イネーブル線
ＧＷＳ スタートパルス線
ＬＱ 液晶層
ＮＤＡ２ 領域
ＯＣＬ オーバーコート層
ＯＤ１，ＯＤ２ 光学素子
ＰＤ１，ＰＤ２，ＰＤ３ 端子
ＰＥ 画素電極
ＰＬ，ＰＬ１，ＰＬ２ 電源配線
ＰＮＬ１ 表示パネル
ＰＳＣ 電源回路
ＰＳＷ 画素スイッチ素子
ＰＸ，ＰＸＡ，ＰＸＥ 画素
ＳＡ 周辺領域
ＳＣＬ 映像信号接続線
ＳＤ 映像信号線駆動回路
ＳＥ ソース電極
ＳＬ，ＳＬ１，ＳＬ２，ＳＬｄ１，ＳＬｄ２，ＳＬｄ３，ＳＬｄ４，ＳＬｍ 映像信号線
Ｓｐｉｃ 映像信号
ＳＵＢ１，ＳＵＢ２ 基板
ＳＷＳ スイッチ回路
Ｔ１，Ｔ２，Ｔ３，Ｘ，Ｙ 方向
ＴＭ１ 端子部
Ｔｒ１ トランジスタ
ＶＤ 電源電位
ＶＤＨ，ＶＤＬ 電位
ＷＬ１，ＷＬ２，ＷＬ３ 配線層

Claims (10)

1. 第１画素が配列した表示領域と、
   遮光層と重畳し、表示領域の外側にある周辺領域と、
   前記表示領域内にある複数の走査信号線および複数の映像信号線と、
   走査信号を供給する第１駆動回路および第２駆動回路と、
   前記第１駆動回路を介して前記複数の走査信号線に電位を供給する第１電位供給線と、
   第１配線層と、前記第１配線層よりも抵抗率が低い材料で形成された第２配線層と、を備え、
   前記複数の映像信号線は、第１方向に延在し、
   前記遮光層は、前記第１方向に沿ってそれぞれ延びる第１延在部および第２延在部と、前記第１延在部と前記第２延在部との間にある第１屈曲部および第２屈曲部と、前記第１屈曲部と前記第２屈曲部との間にある第３延在部と、を有し、
   前記第１延在部は、前記第１屈曲部に接続され、前記第２延在部は、前記第２屈曲部に接続され、
   前記第１電位供給線は、前記第３延在部と重畳し、
   前記複数の走査信号線は、第１走査信号線と第２走査信号線とを有し、
   前記第１走査信号線の一部分は、前記第３延在部と重畳し、前記第２走査信号線の一部分は、前記第１延在部と重畳し、
   平面視において、前記表示領域内で、前記第１走査信号線が交差する前記複数の映像信号線の本数と、前記第２走査信号線が交差する前記複数の映像信号線の本数とは異なり、
   前記第３延在部と重畳した領域において、前記第１電位供給線は、前記第１配線層および前記第２配線層を経由している、表示装置。
2. 前記第１駆動回路は、第１Ａ回路ブロックと第１Ｂ回路ブロックと第１Ｃ回路ブロックと第１Ｄ回路ブロックとを有し、
   前記第１電位供給線は、前記第１Ａ回路ブロックと前記第１Ｂ回路ブロックとの間で、第１距離で前記第１配線層を経由し、かつ、前記第１Ｃ回路ブロックと前記第１Ｄ回路ブロックとの間で、第２距離で前記第１配線層を経由し、
   前記第２距離は、前記第１距離よりも長い、請求項１に記載の表示装置。
3. 前記第２駆動回路を介して前記走査信号線に電位を供給する第２電位供給線を備え、
   前記第１駆動回路は、第１Ａ回路ブロックと第１Ｂ回路ブロックを有し、
   前記第１電位供給線は、前記第１Ａ回路ブロックと前記第１Ｂ回路ブロックとの間で、第１距離で前記第１配線層を経由し、
   前記第２駆動回路は、第２Ａ回路ブロックと第２Ｂ回路ブロックを有し、
   前記第２電位供給線は、前記第２Ａ回路ブロックと前記第２Ｂ回路ブロックとの間で、第３距離で前記第１配線層を経由し、
   前記第１Ａ回路ブロックと前記第２Ａ回路ブロックとは、前記複数の走査信号線のうち、同一の走査信号線に接続され、
   前記第１距離は、前記第３距離よりも長い、請求項１または２に記載の表示装置。
4. 前記第２駆動回路を介して前記複数の走査信号線に電位を供給する第２電位供給線を備え、
   前記第１駆動回路は、第１Ｃ回路ブロックおよび第１Ｄ回路ブロックを有し、
   前記第１電位供給線は、前記第１Ｃ回路ブロックと前記第１Ｄ回路ブロックとの間で、前記第１配線層および前記第２配線層を経由し、
   前記第２駆動回路は、第２Ｃ回路ブロックおよび第２Ｄ回路ブロックを有し、
   前記第２電位供給線は、前記第２Ｃ回路ブロックと前記第２Ｄ回路ブロックとの間で、前記第２配線層を経由し、かつ、前記第１配線層を経由せず、
   前記第１Ｄ回路ブロックと前記第２Ｄ回路ブロックとは、前記複数の走査信号線のうち、同一の走査信号線に接続されている、請求項１〜３のいずれか１項に記載の表示装置。
5. 前記第１電位供給線の一部分は、前記第１延在部と重畳し、
   前記第１延在部と重畳した領域において、前記第１電位供給線は、前記第２配線層を経由し、かつ、前記第１配線層を経由しない、請求項１〜４のいずれか１項に記載の表示装置。
6. 平面視において、前記第１走査信号線は、前記第１駆動回路と前記表示領域の間、および前記表示領域内にある主配線部と、前記主配線部に接続され、前記第１駆動回路と前記周辺領域の外縁との間にある副配線部と、を有し、
   平面視において、前記副配線部は、前記映像信号線と交差する、請求項１〜５のいずれか１項に記載の表示装置。
7. 平面視において、前記副配線部は、前記主配線部に接続される第１配線部と、前記第１配線部に接続され、前記周辺領域において前記第１配線部とは異なる位置に延びる第２配線部と、を有し、
   前記副配線部は、前記映像信号線と前記周辺領域の複数箇所で交差する、請求項６に記載の表示装置。
8. 前記第２走査信号線は、前記副配線部を有さず、
   平面視において、前記表示領域内で、前記第１走査信号線が交差する前記複数の映像信号線の本数は、前記第２走査信号線が交差する前記複数の映像信号線の本数よりも少ない、請求項６に記載の表示装置。
9. 電気光学層と、
   前記電気光学層を駆動する複数の第１電極と、前記複数の第１電極と対向する第２電極と、を備え、
   前記副配線部は、前記第２電極と重畳する、請求項６に記載の表示装置。
10. 前記第２延在部の長さは、前記第１延在部の長さよりも長い、請求項１〜９のいずれか１項に記載の表示装置。

Images