WO2020019432A1

WO2020019432A1 - 液晶面板

Info

Publication number: WO2020019432A1
Application number: PCT/CN2018/105411
Authority: WO
Inventors: 陈帅
Original assignee: 深圳市华星光电技术有限公司
Priority date: 2018-07-26
Filing date: 2018-09-13
Publication date: 2020-01-30
Also published as: CN109119036B; CN109119036A

Abstract

一种液晶面板，其包括GOA电路，所述GOA电路具有级联的多个单级GOA电路单元，每个单级GOA电路单元包括：第一下拉维持单元（10），连接到低电源电压线（VSS）并包括具有第一输入端（C）和第一输出端（E）的第一反相器（R1）；第二下拉维持单元（20），连接到低电源电压线（VSS）并包括具有第二输入端（D）和第二输出端（F）的第二反相器（R2）；第一补偿单元（1），连接到第一下拉维持单元（10），并且被构造为响应于第一控制信号（LC1）将第一输入端（C）连接到预充电节点（Q（N））并响应于第二控制信号（LC2）将第一输入端（C）连接到高电源电压线（QH）；第二补偿单元（2），连接到第二下拉维持单元（20），并且被构造为响应于第一控制信号（LC1）将第二输入端（D）连接到高电源电压线（QH）并响应于第二控制信号（LC2）将第二输入端（D）连接到预充电节点（Q（N））。

Description

液晶面板

技术领域

本发明涉及显示技术领域，更具体地讲，涉及一种包括GOA(Gate Driver OnArray，阵列基板行驱动)电路的液晶面板。

背景技术

液晶显示器因其具有低辐射、体积小及低耗能等优点，现在已经被广泛地应用于笔记本电脑、个人数字助理PDA、平面电视或移动电话等产品上。传统的液晶显示器利用外部驱动芯片来驱动显示面板上的芯片以显示图像，但是为减少元件数目并且降低制造成本，近年来逐渐发展成采用例如GOA技术将驱动电路结构直接制作于显示面板上。

GOA技术是将TFT LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器)的栅极驱动电路集成在玻璃基板上，形成对液晶面板的扫描驱动。GOA技术相比传统的利用COF(Chip OnFlex/Film，覆晶薄膜)的驱动技术可以大幅度节约制造成本，而且省去了Gate侧COF的Bonding制程，对产能提升也极为有利。因此，GOA是未来液晶面板发展的重点技术。

如图1所示，现有液晶面板的GOA电路通常包括级联的多个单级GOA电路单元，每个单级GOA电路单元均与相应级的扫描驱动线对应。每个单级GOA电路单元可以包括：上拉控制单元①、上拉单元②、信号下传单元③、下拉单元④、下拉维持单元⑤以及自举电容⑥。

在图1中，上拉控制单元①主要用于为预充电节点Q(N)实现预充电，其通常被输入来自上一级GOA电路单元的起始信号ST(N-1)和扫描驱动信号G(N-1)。上拉单元②主要用于提高本级扫描驱动信号G(N)的电位。信号下传单元③主要用于控制向下一级GOA电路单元传递信号的打开和关闭。下拉单元④主要用于将预充电节点Q(N)和本级扫描驱动信号G(N)的电位下拉至低电源电压VSS。下拉维持单元⑤主要用于将预充电节点Q(N)和本级扫描驱动信号G(N)的电位维持在低电源电压VSS不变。自举电容⑥主要用于提供并维持预充电节点Q(N)电位，这样有利于上拉单元②输出扫描驱动信号G(N)。

下拉维持单元⑤实际上包括一种反相器。例如，下拉维持单元⑤可以采用达灵顿反相器构成，其具体电路结构如图2所示。达灵顿反相器可以包括四个薄膜晶体管并具有输入端Input和输出端Output。如果把控制信号LC设置成始终为高电位信号并把低电源电压VSS设置成始终为低电位信号，当输入端Input输入高电位信号时，输出端Output输出低电位信号；当输入端Input输入低电位信号时，输出端Output输出高电位信号。当下拉维持单元⑤包括如图2所示的达灵顿反相器时，其具体电路结构可如图3所示：以2CK信号为例，通常会设置两个下拉维持单元1和2交替工作以防止薄膜晶体管T32、T42、T33和T43长时间受到PBS(Positive Bias Stress，正偏压)的作用，导致器件的阈值电压V _th正向漂移，从而造成GOA电路的器件失效。

图4是薄膜晶体管(TFT)的等效电路图。如图4所示，TFT的三个电极在本文中将分别称为栅极Gate、源极Source和漏极Drain。相应地，加载在电极上的电压分别标记为Vg、Vs和Vd。在这里，源极Source和漏极Drain实际上是没有区别的，为了便于说明，在示例性实施例中，通常将电压较低的一端称为源极Source，将电压较高的另一端称为漏极Drain。因此，决定TFT的导通状态的电压Vgs＝Vg-Vs，当Vgs>0时，TFT处于导通状态，电流从漏极Drain流向源极Source；当Vgs<0时，TFT处于截止状态。可选择地，在其他的示例性实施例中，也可以将TFT的电压较低的一端称为漏极Drain，将TFT的电压较高的另一端称为源极Source，即，当TFT处于导通状态时，电流从其源极Source流向漏极Drain。

接下来，将阐述本申请所面临的技术问题。可以按照图5来设置控制信号LC的波形。一起参照图3和图5，当第一控制信号LC1为高电位、第二控制信号LC2为低电位时，下拉维持单元1处于工作状态，下拉维持单元2处于关闭状态。此时，A点处于高电位，薄膜晶体管T32、T42受到PBS的作用，B点处于低电位，薄膜晶体管T33、T43受到NBS(Negative Bias Stress，负偏压)的作用。同理当第一控制信号LC1为低电位、第二控制信号LC2为高电位时，下拉维持单元2处于工作状态，下拉维持单元1处于关闭状态。此时，A点为低电位，薄膜晶体管T32、T42可受到NBS的作用，B点为高电位，薄膜晶体管T33、T43可受到PBS的作用。因此，在一段时间内，位于A点和B点位置处的薄膜晶体管T32、T42、T33、T43既可以受到PBS的作用，也可以受到NBS的作用，这样由于电荷俘获导致的器件失效就可以在一定程度上得到缓解。

然而，对于图3中的另外一些薄膜晶体管，例如，T52、T54、T62、T64这四个TFT而言，情况却大不相同。上述四颗TFT的栅极均连接至Q点，Q点为预充电节点，其只有在上一级及本级扫描线开启时处于高电位，其他时间均处于低电位，因此Q点的高、低电位时间占空比可估计为2：(n-2)，其中，n为显示面板的扫描线的数量。由此可见，因为Q点长期处于低电位，所以这四颗TFT器件会长期受到NBS的作用而极易导致器件失效。

发明内容

本发明的示例性实施例旨在提供一种液晶面板，所述液晶面板包括级联的多个单级GOA电路单元的GOA电路。在每个单级GOA电路单元中，针对下拉维持单元中包括的反相器进行了重新设计，使得构成该反相器的多个晶体管可以交替地工作在PBS和NBS两种状态下，由此可以缓解由于电荷俘获造成的器件失效问题。

本发明的示例性实施例公开了一种液晶面板，其包括GOA电路，所述GOA电路包括级联的多个单级GOA电路单元，每个单级GOA电路单元包括：第一下拉维持单元，连接到低电源电压线VSS并且包括具有第一输入端和第一输出端的第一反相器；第二下拉维持单元，连接到低电源电压线并且包括具有第二输入端和第二输出端的第二反相器；第一补偿单元，连接到第一下拉维持单元并且被构造为响应于第一控制信号将第一输入端连接到预充电节点并响应于第二控制信号将第一端入端连接到高电源电压线；第二补偿单元，连接到第二下拉维持单元并且被构造为响应于第一控制信号将第二输入端连接到高电源电压线并响应于第二控制信号将第二端入端连接到预充电节点。

进一步地，高电源电压线可以被供应有第一高电平，低电源电压线可以被供应有第一低电平，其中，第一控制信号的电平大于第一高电平，第二控制信号的电平小于第一低电平。

进一步地，第一补偿单元可以包括：第一晶体管，被构造为其栅极接收第一控制信号，其源极电连接到预充电节点，其漏极连接到第二晶体管和第一输入端；以及第二晶体管，被构造为其栅极接收第二控制信号，其源极电连接到高电源电压线，其漏极连接到第一晶体管和第一输入端。

进一步地，第二补偿单元可以包括：第三晶体管，被构造为其栅极接收第二控制信号，其源极电连接到预充电节点，其漏极连接到第四晶体管和第二输入端；第四晶体管，被构造为其栅极接收第一控制信号，其源极电连接到高电源电压线，其漏极连接到第一晶体管和第二输入端。

进一步地，第一反相器可以包括：第五晶体管，被构造为其栅极被输入第一控制信号，其源极与其栅极呈二极管连接，其漏极连接到第六晶体管的源极和第七晶体管的栅极；第六晶体管，被构造为其栅极连接到第一输入端，其源极连接到第五晶体管的漏极，其漏极连接到低电源电压线；第七晶体管，被构造为其栅极连接到第五晶体管的漏极，其源极被输入第一控制信号，其漏极连接到第一输出端；第八晶体管，被构造为其栅极连接到第六晶体管的栅极，其源极连接到第一输出端，其漏极连接到低电源电压线。

进一步地，第二反相器可以包括：第九晶体管，被构造为其栅极被输入第二控制信号，其源极与其栅极呈二极管连接，其漏极连接到第十晶体管的源极和第十一晶体管的栅极；第十晶体管，被构造为其栅极连接到第十二晶体管的栅极，其源极连接到第九晶体管的漏极，其漏极连接到低电源电压线；第十一晶体管，被构造为其栅极连接到第九晶体管的漏极，其源极被输入第二控制信号，其漏极连接到第二输出端；第十二晶体管，被构造为其栅极连接到第二输入端，其源极连接到第二输出端，其漏极连接到低电源电压线。

进一步地，第一下拉维持单元还可以包括：第十三晶体管，被构造为其栅极连接到第一输出端，其源极连接到本级的扫描驱动线，其漏极连接到低电源电压线；第十四晶体管，被构造为其栅极连接到第十三晶体管的栅极，其源极连接到预充电节点，其漏极连接到低电源电压线。

进一步地，第二下拉维持单元还可以包括：第十五晶体管，被构造为其栅极连接到第二输出端，其源极连接到本级的扫描驱动线，其漏极连接到低电源电压线；第十六晶体管，被构造为其栅极连接到第十五晶体管的栅极，其源极连接到预充电节点，其漏极连接到低电源电压线。

进一步地，每个单级GOA电路单元还可以包括上拉控制单元，上拉控制单元可以包括第十七薄膜晶体管，其栅极被输入来自上一级GOA电路单元的起始信号，其漏极被输入来自上一级GOA电路单元的扫描驱动信号，其源极连接到预充电节点。

进一步地，每个单级GOA电路单元还可以包括上拉单元、下拉单元、信号下传单元和自举电容，其中，上拉单元可以包括第十八晶体管，其栅极连接到自举电容的第一电极和预充电节点，其源极连接到本级的扫描驱动线以输出扫描驱动信号，其漏极被输入本级的时钟信号；其中，信号下传单元可以包括第十九晶体管，其栅极连接到第十八晶体管的栅极，其漏极连接到第十八晶体管的漏极，其源极输出用于传递到下一级GOA电路单元的本级起始信号；自举电容的第一电极可以连接到预充电节点，自举电容的第二电极可以连接到本级的扫描驱动线；其中，下拉单元可以包括第二十晶体管和第二十一晶体管，两者的栅极彼此对接，两者的漏极均连接到低电压电源线，第二十晶体管的源极连接到本级的扫描驱动线，第二十一晶体管的漏极连接到预充电节点。

附图说明

通过下面结合附图进行的对实施例的描述，本发明的上述和/或其它目的和优点将会变得更加清楚，其中：

图1是现有技术中单级GOA电路单元的示意图；

图2是图1的下拉维持电路单元中包括的达灵顿反相器的电路图；

图3是图1的详细电路图；

图4是薄膜晶体管的等效电路图；

图5是图3的单级GOA电路单元的控制信号的波形图；

图6是根据本发明的示例性实施例的单级GOA电路单元的电路图。

具体实施方式

现在将参照附图更详细地描述本公开的一个或更多个示例性实施例。相同或相对应的那些组件可以使用相同的附图标记并且省略重复的解释。

在此使用的术语仅出于描述特定的示例性实施例的目的，而并不意图限制本发明构思。如这里使用的，除非上下文另外清楚地指出，否则单数形式的“一个(种/者)”和“该(所述)”也意图包括复数形式。也将理解，当术语“包含”和“包括”在本说明书中使用时，说明存在所述的特征、整体、步骤、操作、构件、元件和/或它们的组，但是不排除存在或者附加一个或更多个其他的特征、整体、步骤、操作、构件、元件和/或它们的组。

图6是根据本发明的示例性实施例的单级GOA电路单元的电路图。根据本发明的示例性实施例的液晶面板包括GOA电路，所述GOA电路包括级联的多个单级GOA电路单元。如图6所示，每个单级GOA电路单元包括：第一下拉维持单元10、第二下拉维持单元20、第一补偿单元1和第二补偿单元2。第一补偿单元1和第二补偿单元2分别连接到第一下拉维持单元10和第二下拉维持单元20。在本实施例中，第一下拉维持单元20连接到低电源电压线VSS并且包括具有第一输入端C和第一输出端E的第一反相器R1；第二下拉维持单元20连接到低电源电压线VSS并且包括具有第二输入端D和第二输出端F的第二反相器R2；第一补偿单元1被构造为响应于第一控制信号LC1将第一输入端C连接到预充电节点Q(N)，并且被构造为响应于第二控制信号LC2将第一端入端C连接到高电源电压线QH；第二补偿单元2被构造为响应于第一控制信号LC1将第二输入端D连接到高电源电压线QH，并且被构造为响应于第二控制信号LC2将第二端入端D连接到预充电节点Q(N)。

与图3中所示的单级GOA电路单元相比，根据本发明的示例性实施例的液晶面板所包括的单级GOA电路单元具有重新设计的下拉维持单元结构，增加了补偿单元，避免反相器中的TFT器件长期工作在同一种状态下，提高了反相器的稳定性，解决了由电荷俘获造成的器件失效问题。

下面，将结合具体的实施例来详细描述发明构思。

在本发明的示例性实施例中，GOA电路中包括的薄膜晶体管可以为高电平导通的薄膜晶体管，例如，高电平导通的非晶硅(a-Si)薄膜晶体管或者NMOS晶体管。然而，发明构思不限于此，GOA电路中包括的薄膜晶体管也可以为低电平导通的薄膜晶体管，诸如，PMOS薄膜晶体管。为了便于描述，在下文中将以单级GOA电路单元中包括的所有薄膜晶体管均为高电平导通的晶体管作为示例进行阐述。

另外，为了便于描述，在下文中将以第一反相器R1和第二反相器R2均为图2所示的达灵顿反相器为例来描述发明构思。另外，还将假定控制信号LC具有如图5所示的波形。

参照图6，本级GOA电路单元的第一补偿单元1和第二补偿单元2均连接到高电源电压线QH。根据本发明的一个示例性实施例，高电源电压线QH可以被供应有第一高电平，例如，直流高电平。低电源电压线VSS可以被供应有第一低电平。在这种情况下，第一控制信号LC1的电平LC _high可以大于第一高电平V _QH，第二控制信号LC2的电平LC _low可以小于第一低电平V _vss。另外，预充电节点Q(N)的低电位可以由低电源电压线VSS决定。

在本示例性实施例中，进一步地，第一补偿单元1可以包括第一晶体管T55和第二晶体管T56。第一晶体管T55可以被构造为经由其栅极接收第一控制信号LC1，其源极电连接到预充电节点Q(N)，其漏极连接到第二晶体管T56的漏极和第一输入端C。第二晶体管T56可以被构造为经由其栅极接收第二控制信号LC2，其源极电连接到高电源电压线QH，其漏极连接到第一晶体管T55的漏极和第一输入端C。

在本示例性实施例中，更进一步地，第二补偿单元2可以包括第三晶体管T65和第四晶体管T66。第三晶体管T65可以被构造为经由其栅极接收第二控制信号LC2，其源极电连接到预充电节点Q(N)，其漏极连接到第四晶体管T66的漏极和第二输入端D；第四晶体管T66可以被构造为经由其栅极接收第一控制信号LC1，其源极电连接到高电源电压线QH，其漏极连接到第一晶体管T65的漏极和第二输入端D。

如前所述，本示例性实施例的第一反相器R1和第二反相器R1可以是达灵顿反相器，因此下拉维持单元1和2中的每者可以包括达灵顿反相器。在这种情况下，参见图6，第一反相器R1可以具有第一输入端C和第一输出端E。第一反相器R1可以包括第五晶体管T51、第六晶体管T52、第七晶体管T53和第八晶体管T54。具体地讲，第五晶体管T51可以被构造为经由其栅极接收第一控制信号LC1。第五晶体管T51的源极可以与其栅极呈二极管连接，并且可以连接到第七晶体管T53的源极以接收第一控制信号LC1。第五晶体管T51的漏极可以连接到第六晶体管T52的源极和第七晶体管T53的栅极。另外，第六晶体管T52可以被构造为其栅极连接到第一输入端C，其源极可以连接到第五晶体管T51的漏极，其漏极可以连接到低电源电压线VSS。第七晶体管T53可以被构造为其栅极连接到第五晶体管T51的漏极，其源极可以被输入第一控制信号LC1，其漏极可以连接到第一输出端E。第八晶体管T54可以被构造为其栅极连接到第六晶体管T52的栅极，其源极可以连接到第一输出端E，其漏极可以连接到低电源电压线VSS。

进一步地，第二反相器R2可以具有第二输入端D和第二输出端F。第二反相器R2可以包括第九晶体管T61、第十晶体管T62、第十一晶体管T63和第十二晶体管T64。具体地讲，第九晶体管T61可以被构造为经由其栅极接收第二控制信号LC2。第九晶体管T61的源极可以与其栅极呈二极管连接，并且可以连接到第十一晶体管T63的源极以接收第二控制信号LC2。第九晶体管T61的漏极可以连接到第十晶体管T62的源极和第十一晶体管T63的栅极。另外，第十晶体管T62可以被构造为其栅极连接到第十二晶体管T64的栅极，其源极连接到第九晶体管T61的漏极，其漏极连接到低电源电压线VSS。第十一晶体管T63可以被构造为其栅极连接到第九晶体管T61的漏极，其源极可以被输入第二控制信号LC2，其漏极可以连接到第二输出端F。第十二晶体管T64可以被构造为其栅极连接到第二输入端D，其源极连接到第二输出端F，其漏极连接到低电源电压线VSS。

根据图6中示出的单级GOA电路单元的结构特点，当第一控制信号LC1为高电位、第二控制信号LC2为低电位时，第一下拉维持单元10与第一补偿单元1处于工作状态。此时，第一补偿单元1中的第一晶体管T55的Vgs>0，其处于导通状态，第二晶体管T56的Vgs<0，其处于截止状态。由于第一晶体管T55被导通，预充电节点Q(N)被连接到第一反相器R1的第一输入端C。第一输入端C点的电位只受到预充电节点Q(N)的电位影响而处于低电位，因此第六晶体管T52和第八晶体管T54可以受到NBS作用。

另一方面，当第一下拉维持单元10和第一补偿单元1处于工作状态时，第二下拉维持单元20和第二补偿单元2可以处于关闭状态。此时，第二补偿单元2中的第三晶体管T65的Vgs<0，即，第三晶体管T65处于截止状态，而第四晶体管T66的Vgs>0，其处于导通状态。由于第四晶体管T66被导通，第二反相器R2的第二输入端D被连接到高电源电压线QH。第二输入端D点的电位只受到高电源电压线QH的电位影响而处于高电位，因此第十晶体管T62 和第十二晶体管T64可以受到PBS作用。

与此同理，当第一控制信号LC1为低电位、第二控制信号LC2为高电位的时候，第二下拉维持单元20与第二补偿单元2处于工作状态。此时，第二补偿单元2中的第三晶体管T65的Vgs>0，其处于导通状态，第四晶体管T66的Vgs<0，其处于截止状态。由于第三晶体管T65被导通，第二反相器R2的第二输入端D被连接到预充电节点Q(N)。第二输入端D点的电位只受到预充电节点Q(N)的电位影响而处于低电位，因此第十晶体管T62和第十二晶体管T64可以受到NBS作用。

另一方面，当第二下拉维持单元20和第二补偿单元2处于工作状态时，第一下拉维持单元10和第一补偿单元1可以处于关闭状态。此时，第一补偿单元1中的第一晶体管T55的Vgs<0，即，第一晶体管T55处于截止状态，第二晶体管T56的Vgs>0，其处于导通状态。由于第二晶体管T56被导通，第一反相器R1的第一输入端C被连接到高电源电压线QH。第一输入端C点的电位只受到高电源电压线QH的电位影响而处于高电位，因此第六晶体管T52和第八晶体管T54可以受到PBS作用。

通过以上描述，可以得知第一反相器R1中的第六晶体管T52和第八晶体管T54以及第二反相器R2中的第十晶体管T62和第十二晶体管T64可以交替工作在PBS和NBS两种状态下，避免了它们长期处于一种状态，由此可以缓解由于电荷俘获造成的器件失效问题。

如图6所示，进一步地，第一下拉维持单元10还可以包括第十三晶体管T32和第十四晶体管T42，其中，第十三晶体管T32可以被构造为其栅极连接到第一输出端E，其源极可以连接到本级的扫描驱动线SDL，其漏极可以连接到低电源电压线VSS。第十四晶体管T42可以被构造为其栅极连接到第十三晶体管T32的栅极，其源极可以连接到预充电节点Q(N)，其漏极可以连接到低电源电压线VSS。

另外，第二下拉维持单元20还可以包括第十五晶体管T33和第十六晶体管T43，其中，第十五晶体管T33可以被构造为其栅极连接到第二输出端F，其源极连接到本级的扫描驱动线SDL，其漏极连接到低电源电压线VSS。第十六晶体管T43可以被构造为其栅极连接到第十五晶体管T33的栅极，其源极连接到预充电节点Q(N)，其漏极连接到低电源电压线VSS。

在这种情况下，当第一下拉维持单元10处于工作状态而第二下拉维持单元20处于关闭状态时，预充电节点Q(N)维持在低电位。当第一控制信号LC1为高电位、第二控制信号LC2为低电位时，第一反相器R1的第一输入端C连接到预充电节点Q(N)，从而被输入低电平。相应地，第一反相器R1的第一输出端E则输出高电平，使得第一下拉维持单元10的第十三晶体管T32和第十四晶体管T42导通。由于第十三晶体管T32处于导通状态，使得本级的扫描驱动线SDL保持低电位而不输出本级的扫描驱动信号G(N)。由于第十四晶体管T42处于导通状态，使得预充电节点Q(N)被低电源电压线VSS保持在低电位。

相反，当第一控制信号LC1为低电位、第二控制信号LC2为高电位时，第一反相器R1的第一输入端C连接到高电源电压线QH，从而被输入高电平。相应地，第一反相器R1的第一输出端E则输出低电平，第十三晶体管T32和第十晶体管T42截止，第一下拉维持单元10不工作。

当第一下拉维持单元10处于关闭状态而第二下拉维持单元20处于工作状态时，预充电节点Q(N)仍维持在低电位。由于第一控制信号LC1为低电位、第二控制信号LC2为高电位，因此第二反相器R2的第二输入端D连接到预充电节点Q(N)，从而被输入低电平。相应地，第二反相器R2的第二输出端F则输出高电平，使得第二下拉维持单元20的第十五晶体管T33和第十六晶体管T43导通。第十五晶体管T33处于导通状态，使得本级的扫描驱动线SDL保持低电位而不输出本级的扫描驱动信号G(N)。第十六晶体管T43处于导通状态，使得预充电节点Q(N)被低电源电压线VSS保持在低电位。

通过以上描述，可以得知在第一下拉维持单元10和第二下拉维持单元20交替工作时，第一补偿单元1和第二补偿单元2也同步地交替工作，使得第一反相器R1中的第六晶体管T52和第八晶体管T54及第二反相器R2中的第十晶体管T62和第十二晶体管T64可以交替工作在PBS和NBS两种状态下，由此可以缓解由于电荷俘获造成的器件失效问题，从而提高液晶面板的驱动元件的耐久性和可靠性。

此外，在图6示出的示例性实施例中，每个单级GOA电路单元还可以包括上拉控制单元1。上拉控制单元1可以包括第十七薄膜晶体管T11，其栅极可以被输入来自上一级GOA电路单元的起始信号ST(N-1)，其漏极可以被输入来自上一级GOA电路单元的扫描驱动信号G(N-1)，其源极可以连接到预充电节点Q(N)。当来自上一级GOA电路单元的起始信号ST(N-1)为高电平时，第十七晶体管T11可以被导通，使得扫描驱动信号G(N-1)被输入至预充电节点Q(N)以对预充电节点Q(N)进行预充电。

此外，每个单级GOA电路单元还可以包括上拉单元2、下拉单元4、信号下传单元3和自举电容Cbt 6。

例如，参见图6，上拉单元2可以包括第十八晶体管T21，其栅极可以连接到自举电容Cbt 6的第一电极和预充电节点Q(N)，其源极可以连接到本级的扫描驱动线SDL以输出扫描驱动信号G(N)，并且其漏极可以被输入本级的时钟信号CK(N)。信号下传单元3可以包括第十九晶体管T22，其栅极可以连接到第十八晶体管T21的栅极，其漏极可以连接到第十八晶体管T21的漏极，并且其源极可以输出用于传递到下一级GOA电路单元的本级起始信号ST(N)。

上拉电路单元2主要用于提高扫描驱动信号G(N)的电位。当本级的扫描驱动线SDL开启时，预充电节点Q(N)处于高电位，此时，第十八晶体管T21和第十九晶体管T22导通，当本级的时钟信号CK(N)处于高电平时，本级的GOA电路单元可以向下一级GOA电路单元发送起始信号ST(N)，并且可以输出本级的扫描驱动信号G(N)。

自举电容Cbt 6是利用了电容两端电压不能突变的特性。当电容的两端保持有一定电压时，提高电容负端电压，正端电压仍保持与负端的原始压差，等于正端的电压被负端举起来了。如图6所示，自举电容Cbt 6的一端被连接到预充电节点Q(N)，另一端连接到本级的扫描驱动线SDL，其主要用于维持并提高预充电节点Q(N)的电位以保证起始信号的下传和扫描驱动信号的输出。

下拉单元4可以包括第二十晶体管T31和第二十一晶体管T41，两者的栅极可以彼此对接，两者的漏极可以均连接到低电压电源线VSS。第二十晶体管T31的源极可以连接到本级的扫描驱动线SDL，而第二十一晶体管T41的漏极可以连接到预充电节点Q(N)。当来自下一级GOA电路单元的扫描驱动信号G(N+1)被输入到第二十晶体管T31和第二十一晶体管T41的栅极时，第二十晶体管T31和第二十一晶体管T41可以被导通，从而使预充电节点Q(N)和扫描驱动信号G(N)的电位被下拉至低电源电压VSS。

接下来，第一下拉维持单元10和第二下拉维持单元20交替工作以使预充电节点Q(N)保持在低电位。在这个过程中，由于根据本发明的示例性实施例的液晶面板所包括的GOA电路的每个单级GOA电路单元具有第一补偿单元和第二补偿单元，使得第一下拉维持单元和第二下拉维持单元内的器件避免长期工作在同一种偏压状态，由此可以缓解由于电荷俘获造成的器件失效问题，进而提高液晶面板的耐久性和可靠性。

前述内容是本发明的示例且不应被解释为限制本发明。虽然已经描述了本发明的一些实施例，但是本领域技术人员将容易地理解，在实质上不脱离本发明的特征和方面的情况下，可以在实施例中进行许多修改。因此，所有这样的修改意在被包括在由权利要求及其等同物限定的本发明的范围内。

Claims

一种液晶面板，包括GOA电路，所述GOA电路包括级联的多个单级GOA电路单元，其中，每个单级GOA电路单元包括：

第一下拉维持单元，连接到低电源电压线并且包括具有第一输入端和第一输出端的第一反相器；

第二下拉维持单元，连接到低电源电压线并且包括具有第二输入端和第二输出端的第二反相器；

第一补偿单元，连接到第一下拉维持单元，并且被构造为响应于第一控制信号将第一输入端连接到预充电节点并响应于第二控制信号将第一端入端连接到高电源电压线；

第二补偿单元，连接到第二下拉维持单元，并且被构造为响应于第一控制信号将第二输入端连接到高电源电压线并响应于第二控制信号将第二端入端连接到预充电节点。
根据权利要求1所述的液晶面板，其中，高电源电压线被供应有第一高电平，低电源电压线被供应有第一低电平，

其中，第一控制信号的电平大于第一高电平，第二控制信号的电平小于第一低电平。
根据权利要求2所述的液晶面板，其中，第一补偿单元包括：

第一晶体管，被构造为其栅极接收第一控制信号，其源极电连接到预充电节点，其漏极连接到第二晶体管和第一输入端；

第二晶体管，被构造为其栅极接收第二控制信号，其源极电连接到高电源电压线，其漏极连接到第一晶体管和第一输入端。
根据权利要求3所述的液晶面板，其中，第二补偿单元包括：

第三晶体管，被构造为其栅极接收第二控制信号，其源极电连接到预充电节点，其漏极连接到第四晶体管和第二输入端；

第四晶体管，被构造为其栅极接收第一控制信号，其源极电连接到高电源电压线，其漏极连接到第一晶体管和第二输入端。
根据权利要求3所述的液晶面板，其中，第一反相器包括：

第五晶体管，被构造为其栅极被输入第一控制信号，其源极与其栅极呈二极管连接，其漏极连接到第六晶体管的源极和第七晶体管的栅极；

第六晶体管，被构造为其栅极连接到第一输入端，其源极连接到第五晶体管的漏极，其漏极连接到低电源电压线；

第七晶体管，被构造为其栅极连接到第五晶体管的漏极，其源极被输入第一控制信号，其漏极连接到第一输出端；

第八晶体管，被构造为其栅极连接到第六晶体管的栅极，其源极连接到第一输出端，其漏极连接到低电源电压线。
根据权利要求4所述的液晶面板，其中，第二反相器包括：

第九晶体管，被构造为其栅极被输入第二控制信号，其源极与其栅极呈二极管连接，其漏极连接到第十晶体管的源极和第十一晶体管的栅极；

第十晶体管，被构造为其栅极连接到第十二晶体管的栅极，其源极连接到第九晶体管的漏极，其漏极连接到低电源电压线；

第十一晶体管，被构造为其栅极连接到第九晶体管的漏极，其源极被输入第二控制信号，其漏极连接到第二输出端；

第十二晶体管，被构造为其栅极连接到第二输入端，其源极连接到第二输出端，其漏极连接到低电源电压线。
根据权利要求5所述的液晶面板，其中，第一下拉维持单元还包括：

第十三晶体管，被构造为其栅极连接到第一输出端，其源极连接到本级的扫描驱动线，其漏极连接到低电源电压线；

第十四晶体管，被构造为其栅极连接到第十三晶体管的栅极，其源极连接到预充电节点，其漏极连接到低电源电压线。
根据权利要求6所述的液晶面板，其中，第二下拉维持单元还包括：

第十五晶体管，被构造为其栅极连接到第二输出端，其源极连接到本级的扫描驱动线，其漏极连接到低电源电压线；

第十六晶体管，被构造为其栅极连接到第十五晶体管的栅极，其源极连接到预充电节点，其漏极连接到低电源电压线。
根据权利要求1所述的液晶面板，其中，每个单级GOA电路单元还包括上拉控制单元，上拉控制单元包括第十七薄膜晶体管，其栅极被输入来自上一级GOA电路单元的起始信号，其漏极被输入来自上一级GOA电路单元的扫描驱动信号，其源极连接到预充电节点。
根据权利要求1所述的液晶面板，其中，每个单级GOA电路单元还包括上拉单元、信号下传单元、自举电容和下拉单元，

其中，上拉单元包括第十八晶体管，其栅极连接到自举电容的第一电极和预充电节点，其源极连接到本级的扫描驱动线以输出扫描驱动信号，其漏极被输入本级的时钟信号，

其中，信号下传单元包括第十九晶体管，其栅极连接到第十八晶体管的栅极，其漏极连接到第十八晶体管的漏极，其源极输出用于传递到下一级GOA电路单元的本级起始信号，

其中，自举电容的第一电极连接到预充电节点，自举电容的第二电极连接到本级的扫描驱动线，

其中，下拉单元包括第二十晶体管和第二十一晶体管，两者的栅极彼此对接，两者的漏极均连接到低电压电源线，第二十晶体管的源极连接到本级的扫描驱动线，第二十一晶体管的漏极连接到预充电节点。