WO2019181181A1

WO2019181181A1 - 共振型コンバータの制御装置

Info

Publication number: WO2019181181A1
Application number: PCT/JP2019/002019
Authority: WO
Inventors: 建陳
Original assignee: 富士電機株式会社
Priority date: 2018-03-23
Filing date: 2019-01-23
Publication date: 2019-09-26
Also published as: US10855189B2; JPWO2019181181A1; CN111052581B; JP6849143B2; US20200195151A1; CN111052581A

Abstract

力率改善回路の出力に接続されたバルクコンデンサの電圧を入力の直流電圧とする共振型コンバータにおいて、共振はずれを確実に防止しながらバルクコンデンサの容量を増やすことなく長い保持時間を確保できるようにする。　制御ＩＣ（１２）は、バルクコンデンサの電圧を分圧した電圧が入力されるＢＯ端子および共振電流を分流して電圧に変換した共振電流検出信号が入力されるＩＳ端子を有する強制ターンオフ制御回路（２２）を備えている。強制ターンオフ制御回路（２２）では、共振電流検出信号が共振電流反転を判断するための閾値電圧よりも低下したときに強制ターンオフ信号（ｆｔｏ）を出力するが、その閾値電圧は、ＢＯ端子の電圧に依存して変化させる。これにより、共振はずれが防止されるとともに、長い保持時間が確保できる。

Description

共振型コンバータの制御装置

　本発明は共振型コンバータの制御装置に関し、特に入力に力率改善回路の出力コンデンサであるバルクコンデンサが接続された電流共振型のＤＣ－ＤＣコンバータである共振型コンバータの制御装置に関する。

　電流共振型のＤＣ－ＤＣコンバータは、高効率化・薄型化に適しているため、液晶テレビ、ＡＣ－ＤＣアダプタなどに広く採用されている。この電流共振型のＤＣ－ＤＣコンバータでは、スイッチング動作によって発生する高調波電流をある制限値以下に抑え、力率を改善する力率改善回路と組み合わされて用いられている。力率改善回路は、交流入力電圧から昇圧された直流の中間電圧を生成し、ＤＣ－ＤＣコンバータがその中間電圧を所定の値の直流電圧に変換している。

　力率改善回路とＤＣ－ＤＣコンバータとの間には、大容量のバルクコンデンサが設けられ、力率改善回路で生成された中間電圧は、バルクコンデンサに蓄積され、バルクコンデンサに蓄積された中間電圧は、ＤＣ－ＤＣコンバータの入力電圧となる。ＤＣ－ＤＣコンバータは、その入力電圧を変換して負荷に供給している。

　ここで、たとえば、電源プラグが誤ってコンセントから外れるなどして力率改善回路への交流入力電圧の供給がなくなると、力率改善回路からバルクコンデンサへのエネルギの供給が停止してしまう。この場合、ＤＣ－ＤＣコンバータに入力されるエネルギは、バルクコンデンサに蓄積されているエネルギのみとなってしまい、このため、バルクコンデンサの端子間の中間電圧は低下していくことになる。

　ＤＣ－ＤＣコンバータは、入力電圧が低下すると、共振はずれ現象が生じ、スイッチング素子が破壊されることがある。すなわち、電流共振型のＤＣ－ＤＣコンバータでは、ハイサイドおよびローサイドのスイッチング素子を直列接続したハーフブリッジ回路が用いられ、ハイサイドおよびローサイドのスイッチング素子を交互にターンオンさせることで電流共振回路を駆動している。電流共振型のＤＣ－ＤＣコンバータでは、入力電圧が低下すると、所定の出力電圧を維持するためにスイッチングの動作周波数を低下させる制御が行われ、スイッチングの周期が長くなる。すると、スイッチング素子のオン時間が長すぎてオン時間中に共振電流が反転する共振はずれが生じてしまい、その後のスイッチングで大電流が流れるという現象が生ずることがある。たとえば、ハイサイドのスイッチング素子がオンからオフに切り替わる場合を考えると、通常動作ではターンオフするときの共振電流の向きは、ハイサイドのスイッチング素子に逆並列に接続されているボディダイオード（スイッチング素子がＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）の場合）の順方向とは逆の方向になっている。言い換えれば、ボディダイオードに電流が流れていない状態で、スイッチング素子をターンオフさせるようにしている。しかしながら、スイッチング周期が長くなりすぎて、スイッチング素子のオン時間中に共振電流が反転すると、ボディダイオードに電流が流れるようになってしまう。ボディダイオードに電流が流れている状態でハイサイドおよびローサイドのスイッチング素子のオンオフが反転すると、ハイサイドのボディダイオードの逆回復動作が開始され、ダイオードの逆回復電流がターンオンしたローサイドのスイッチング素子に流れる形で、電源とグランド間に瞬間的に大電流（貫通電流）が流れる。このときに流れる電流がスイッチング素子の定格を超えると、スイッチング素子が破壊される可能性がある。

　そこで、ＤＣ－ＤＣコンバータでは、入力電圧が低くなると、共振はずれを起こす前に、スイッチング動作を停止してスイッチング素子を保護することが行われている（たとえば、特許文献１，２参照）。

　特許文献１に記載の共振はずれ防止技術によれば、共振電流を監視し、共振電流が第１の閾値を超えると、ＤＣ－ＤＣコンバータの強制ターンオフを許可し、その後、共振電流が第２の閾値より低下すると、ＤＣ－ＤＣコンバータの強制ターンオフを実行する。これにより、共振電流が反転する前に確実にＤＣ－ＤＣコンバータの共振はずれを防止している。

　また、特許文献２によれば、共振電流および共振電圧を監視し、共振電圧により共振電流の極性反転を判定してＤＣ－ＤＣコンバータの強制ターンオフを許可し、その後、共振電流が所定の電流閾値より低下すると、ＤＣ－ＤＣコンバータの強制ターンオフを実行する。これにより、共振電流が反転する前に確実にＤＣ－ＤＣコンバータの共振はずれを防止している。

　ＤＣ－ＤＣコンバータにおいては、力率改善回路から供給される電源の喪失時にできるだけ長い時間、負荷に対して直流電圧を供給できることが望まれている。これは、電源喪失が発生した場合に、データ処理装置のような負荷がシャットダウンする前にデータのバックアップを行う、保持時間と呼ばれる時間が必要であることによる。この保持時間を確保するには、バルクコンデンサの中間電圧をできるだけ低い電圧まで利用できるようにするか、バルクコンデンサの容量を増やすことである。

特許第４３８６７４３号公報特許第５７６１２０６号公報

　ＤＣ－ＤＣコンバータがバルクコンデンサの中間電圧をできるだけ低い電圧まで利用できるようにするには、強制ターンオフを実行する共振電流の閾値を低く設定すればよい。しかしながら、強制ターンオフを実行する共振電流の閾値を低く設定すると、入力電圧が高いとき、共振電流の電流変化率（ｄＩ／ｄｔ）が大きくなるため、共振はずれ防止が難しくなる。一方、強制ターンオフを実行する共振電流の閾値を高く設定すると、入力電圧が低下しないうちに強制ターンオフが実行されるため、保持時間が短くなり、その分、バルクコンデンサのエネルギが有効利用されなくなる。つまり、共振電流の閾値を低く設定すると共振はずれ防止が困難になり、共振電流の閾値を高く設定すると保持時間の確保が困難になる。このため、保持時間を確保するにはバルクコンデンサの容量を増やすのがよいが、バルクコンデンサの部品コストが高くなるという問題点があった。

　本発明はこのような点に鑑みてなされたものであり、共振はずれを確実に防止しながらバルクコンデンサの容量を増やすことなく長い保持時間を確保することができる共振型コンバータの制御装置を提供することを目的とする。

　本発明では、上記の課題を解決するために、バルクコンデンサの直流電圧を入力とする共振型コンバータの制御装置が提供される。この共振型コンバータの制御部は、強制ターンオフ制御回路を備えている。強制ターンオフ制御回路は、共振型コンバータに流れる共振電流を分流して電圧に変換した共振電流検出信号を入力してその共振電流検出信号が第１の可変閾値と第１の可変閾値より小さい第２の可変閾値との間に入ると強制ターンオフ信号を出力する。また、強制ターンオフ制御回路は、第１の可変閾値および第２の可変閾値をバルクコンデンサの直流電圧を分圧して入力した入力電圧に応じて可変する。

　上記構成の共振型コンバータの制御装置は、共振電流検出信号と比較される第１の可変閾値および第２の可変閾値の絶対値を入力電圧に応じて可変することで、高入力電圧時の共振はずれ防止機能を実現しながら低入力電圧時の保持時間の確保を両立できるという利点がある。

　本発明の上記および他の目的、特徴および利点は、本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。

本発明の制御装置を適用したＤＣ－ＤＣコンバータを備えるスイッチング電源装置の構成例を示す回路図である。本発明の実施の形態に係る共振型コンバータの制御装置の構成例を示す機能ブロック図である。強制ターンオフ制御回路の構成例を示す回路図である。強制ターンオフ制御回路の閾値電圧算出部の入出力関係を示す図である。強制ターンオフ信号の生成タイミングチャートである。スイッチオン・オフ制御回路の構成例を示す回路図である。ＦＢ端子電圧によるターンオフ時のタイミングチャートである。強制ターンオフ時のタイミングチャートである。レベルシフト回路の構成例を示す回路図である。

　以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、以下の説明において、回路の端子名とその端子における電圧、信号などは、同じ符号を用いることがある。

　図１は本発明の制御装置を適用したＤＣ－ＤＣコンバータを備えるスイッチング電源装置の構成例を示す回路図、図２は本発明の実施の形態に係る共振型コンバータの制御装置の構成例を示す機能ブロック図である。

　本実施の形態に係るスイッチング電源装置は、力率改善回路（ＰＦＣ）１とＤＣ－ＤＣコンバータ２とを備え、力率改善回路１とＤＣ－ＤＣコンバータ２との間には、バルクコンデンサＣ１が配置されている。

　力率改善回路１は、その入力端子に交流電源１０が接続され、出力端子にはバルクコンデンサＣ１が接続されていて、交流電圧を整流および昇圧し、バルクコンデンサＣ１の充電電圧として直流電圧Ｖｉを生成する。この直流電圧Ｖｉは、ＤＣ－ＤＣコンバータ２の直流入力電圧となる。

　ＤＣ－ＤＣコンバータ２では、バルクコンデンサＣ１の正極端子および負極端子は、ハイサイドのスイッチング素子Ｑ１とローサイドのスイッチング素子Ｑ２とを直列接続したハーフブリッジ回路に接続されている。この実施の形態では、スイッチング素子Ｑ１，Ｑ２は、ＮチャネルＭＯＳＦＥＴを使用している。

　スイッチング素子Ｑ１，Ｑ２の共通の接続点は、トランスＴ１の一次巻線Ｐ１の一方の端子に接続され、一次巻線Ｐ１の他方の端子は、共振コンデンサＣ６を介してグランドに接続されている。ここで、トランスＴ１のリーケージインダクタンス成分および共振コンデンサＣ６は、共振回路を構成している。なお、リーケージインダクタンスを利用せずに、共振コンデンサＣ６にトランスＴ１を構成するインダクタンスとは別のインダクタを直列に接続し、当該インダクタを共振回路の共振リアクタンスとするようにしてもよい。

　トランスＴ１の二次巻線Ｓ１の一方の端子は、ダイオードＤ３のアノード端子に接続され、二次巻線Ｓ２の一方の端子は、ダイオードＤ４のアノード端子に接続されている。ダイオードＤ３，Ｄ４のカソード端子は、ともに、出力コンデンサＣｏの正極端子および出力端子１１ｐに接続されている。出力コンデンサＣｏの負極端子は、二次巻線Ｓ１，Ｓ２の共通の接続点および出力端子１１ｎに接続されている。二次巻線Ｓ１，Ｓ２、ダイオードＤ３，Ｄ４および出力コンデンサＣｏは、二次巻線Ｓ１，Ｓ２に生起された交流電圧を整流・平滑して直流の出力電圧Ｖｏに変換する回路を構成し、ＤＣ－ＤＣコンバータ２の出力回路を構成している。

　制御ＩＣ（Integrated Circuit）１２は、ＤＣ－ＤＣコンバータ２を制御する制御部である。制御ＩＣ１２は、バルクコンデンサＣ１の正極端子に接続されたＶＨ端子、グランドに接続されたＧＮＤ端子、入力の直流電圧Ｖｉを検出するＢＯ端子を有している。ＢＯ端子は、抵抗Ｒｂ１の一方の端子および抵抗Ｒｂ２の一方の端子に接続され、抵抗Ｒｂ１の他方の端子は、バルクコンデンサＣ１の正極端子に接続され、抵抗Ｒｂ２の他方の端子は、バルクコンデンサＣ１の負極端子に接続されている。抵抗Ｒｂ１，Ｒｂ２は、入力の直流電圧Ｖｉを分圧し、分圧された電圧をＢＯ端子へ供給する分圧回路を構成している。

　制御ＩＣ１２は、また、抵抗Ｒ１１を介してスイッチング素子Ｑ１のゲート端子に接続されたＨＯ端子および抵抗Ｒ１２を介してスイッチング素子Ｑ２のゲート端子に接続されたＬＯ端子を有している。制御ＩＣ１２は、さらに、ハイサイド電源用のＶＢ端子、ハイサイド基準電位のＶＳ端子、制御ＩＣ１２の電源用のＶＣＣ端子、共振電圧検出用のＶＷ端子、出力電圧Ｖｏの情報がフィードバックされるＦＢ端子および共振電流検出用のＩＳ端子を有している。

　制御ＩＣ１２のＶＢ端子とＶＳ端子との間には、コンデンサＣ５が接続され、ＶＳ端子は、スイッチング素子Ｑ１，Ｑ２の共通の接続点に接続されている。ＶＣＣ端子は、コンデンサＣ３の正極端子に接続され、コンデンサＣ３の負極端子はグランドに接続されている。ＶＣＣ端子は、また、ダイオードＤ２のアノード端子に接続され、このダイオードＤ２のカソード端子は、ＶＢ端子に接続されている。ＶＣＣ端子は、さらに、電流制限用の抵抗Ｒ１３の一方の端子に接続され、抵抗Ｒ１３の他方の端子は、ダイオードＤ１のカソード端子に接続されている。ダイオードＤ１のアノード端子は、トランスＴ１の補助巻線Ｐ２の一方の端子に接続され、補助巻線Ｐ２の他方の端子は、グランドに接続されている。これにより、コンデンサＣ３は、このＤＣ－ＤＣコンバータ２が起動した後は、その補助巻線Ｐ２に誘起された電流を蓄積して制御ＩＣ１２の電源にしている。

　トランスＴ１の補助巻線Ｐ２の一方の端子は、また、抵抗Ｒ１４の一方の端子に接続され、抵抗Ｒ１４の他方の端子は、抵抗Ｒ１５の一方の端子に接続され、抵抗Ｒ１５の他方の端子は、グランドに接続されている。抵抗Ｒ１４および抵抗Ｒ１５の共通の接続点は、制御ＩＣ１２のＶＷ端子に接続され、共振電圧検出信号がＶＷ端子に供給される。トランスＴ１の一次巻線Ｐ１の他方の端子と共振コンデンサＣ６との接続点は、コンデンサＣｉｓの一方の端子に接続され、コンデンサＣｉｓの他方の端子は、抵抗Ｒｉｓの一方の端子に接続され、抵抗Ｒｉｓの他方の端子は、グランドに接続されている。コンデンサＣｉｓおよび抵抗Ｒｉｓの共通の接続点は、制御ＩＣ１２のＩＳ端子に接続されている。これにより、共振コンデンサＣ６を流れる共振電流がコンデンサＣｉｓおよび抵抗Ｒｉｓの直列回路によって分流され、その分流された電流が抵抗Ｒｉｓにより電圧に変換され、共振電流検出信号として制御ＩＣ１２のＩＳ端子に供給される。

　出力コンデンサＣｏの正極端子は、抵抗Ｒ１６を介してフォトカプラＰＣ１の発光ダイオードのアノード端子に接続され、発光ダイオードのカソード端子は、シャントレギュレータＳＲ１のカソード端子に接続されている。発光ダイオードのアノード端子およびカソード端子間には、抵抗Ｒ１７が接続されている。シャントレギュレータＳＲ１のアノード端子は、出力端子１１ｎに接続されている。シャントレギュレータＳＲ１は、出力コンデンサＣｏの正極端子と負極端子との間に直列接続された抵抗Ｒ１８，Ｒ１９の接続点に接続されたリファレンス端子を有している。シャントレギュレータＳＲ１は、リファレンス端子とカソード端子との間に、抵抗Ｒ２０およびコンデンサＣ１１の直列回路が接続されている。このシャントレギュレータＳＲ１は、出力電圧Ｖｏ（出力コンデンサＣｏの両端電圧）を抵抗Ｒ１８，Ｒ１９により分圧した電位と内蔵の基準電圧との差に応じた電流をフォトカプラＰＣ１の発光ダイオードに流すものである。これにより、発光ダイオードには、出力電圧Ｖｏの目標の電圧に対する誤差に相当する電流が流れることになる。フォトカプラＰＣ１のフォトトランジスタは、そのコレクタ端子が制御ＩＣ１２のＦＢ端子に接続され、エミッタ端子がグランドに接続され、コレクタ端子およびエミッタ端子間には、コンデンサＣ２が接続されている。なお、ＦＢ端子は図示しない抵抗を介して図示しない内部基準電圧にプルアップされている。

　制御ＩＣ１２は、図２に示したように、スイッチオン・オフ制御回路２１、強制ターンオフ制御回路２２、ハイサイドドライブ回路２３、ローサイドドライブ回路２４、起動回路２５および電圧レギュレータ２６を備えている。

　制御ＩＣ１２のＶＨ端子は、起動回路２５の入力端子に接続され、起動回路２５の出力端子は、ＶＣＣ端子と、スイッチオン・オフ制御回路２１と、ローサイドドライブ回路２４と、電圧レギュレータ２６とに接続されている。電圧レギュレータ２６は、内部電源の電圧ＶＤＤを生成し、スイッチオン・オフ制御回路２１および強制ターンオフ制御回路２２に供給している。

　ＦＢ端子は、スイッチオン・オフ制御回路２１の入力端子に接続され、スイッチオン・オフ制御回路２１のハイサイド出力端子は、ハイサイドドライブ回路２３の入力端子に接続されてハイサイドドライブ信号ｈｉ＿ｐｒｅを供給する。スイッチオン・オフ制御回路２１のローサイド出力端子は、ローサイドドライブ回路２４の入力端子に接続されてローサイドドライブ信号ｌｏ＿ｐｒｅを供給する。ハイサイドドライブ回路２３の出力端子は、ＨＯ端子に接続され、ローサイドドライブ回路２４の出力端子は、ＬＯ端子に接続されている。ハイサイドドライブ回路２３は、また、ハイサイドの電源用のＶＢ端子およびハイサイドの基準電位となるＶＳ端子に接続されている。

　ＶＷ端子、ＩＳ端子およびＢＯ端子は、強制ターンオフ制御回路２２の入力端子に接続され、強制ターンオフ制御回路２２の出力端子は、スイッチオン・オフ制御回路２１の入力端子に接続され、強制ターンオフ信号ｆｔｏを供給している。強制ターンオフ制御回路２２は、また、スイッチオン・オフ制御回路２１のハイサイド出力端子およびローサイド出力端子に接続されて、ハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅを受けている。

　このようなＤＣ－ＤＣコンバータ２によれば、バルクコンデンサＣ１の充電電圧が高くなると、制御ＩＣ１２では、まず、起動回路２５が動作してその出力端子からコンデンサＣ３を充電する電流を出力する。この電流は、ＶＣＣ端子を介してＶＣＣ端子に接続されたコンデンサＣ３を充電して電圧ＶＣＣを生成する。そして、電圧レギュレータ２６により電圧ＶＣＣから定電圧の電圧ＶＤＤが生成され、スイッチオン・オフ制御回路２１および強制ターンオフ制御回路２２に供給される。電圧ＶＣＣおよび電圧ＶＤＤが確立され、ＤＣ－ＤＣコンバータ２がスイッチング動作を開始すると、ＶＣＣ端子の電圧は、トランスＴ１の補助巻線Ｐ２から供給される電流によって維持される。

　スイッチオン・オフ制御回路２１は、ＦＢ端子に入力された出力電圧Ｖｏの情報を受けてハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅのオン幅を制御して、出力電圧Ｖｏが所定の一定値になるよう制御する。

　強制ターンオフ制御回路２２は、ＢＯ端子に入力電圧検出信号を入力し、ＶＷ端子に共振電圧検出信号を入力し、ＩＳ端子に共振電流検出信号を入力する。ＶＷ端子に入力された共振電圧検出信号は、共振電流が変化する方向（増大する方向か減少する方向か）を特定し、ＩＳ端子に入力された共振電流検出信号は、ハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅを強制ターンオフするタイミングを決めている。ＢＯ端子の入力電圧検出信号は、ハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅをターンオフするときの閾値を決めている。

　したがって、強制ターンオフ制御回路２２は、ＶＷ端子の信号の減少時に、ＶＷ端子の信号が第１の固定閾値より低下したときであって、かつ、ＩＳ端子の信号が第１の可変閾値より低下したときにハイサイドドライブ信号ｈｉ＿ｐｒｅをターンオフする。また、強制ターンオフ制御回路２２は、ＶＷ端子の信号の上昇時に、ＶＷ端子の信号が第１の固定閾値より小さい第２の固定閾値より上昇したときであって、かつ、ＩＳ端子の信号が第１の可変閾値より小さい第２の可変閾値より上昇したときにローサイドドライブ信号ｌｏ＿ｐｒｅをターンオフする。ここで、第１の可変閾値および第２の可変閾値については、ＢＯ端子の入力電圧検出信号の値、すなわち入力の直流電圧Ｖｉの値に依存して変化され、直流電圧Ｖｉが高いとき、高く設定され、直流電圧Ｖｉが低くなると低く設定される。なお、第１の可変閾値および第２の可変閾値が低く設定される範囲は、ＤＣ－ＤＣコンバータ２が所定の出力電圧Ｖｏを維持できる範囲である。これにより、直流電圧Ｖｉが高いときには、第１の可変閾値および第２の可変閾値が高く設定されるので、共振はずれを確実に防止することができる。一方、直流電圧Ｖｉが低くなると、第１の可変閾値および第２の可変閾値が低く設定され、ＩＳ端子の信号が第１の可変閾値および第２の可変閾値に達するまでに時間がかかり、その分、強制ターンオフが遅れて実行されるので、保持時間を長くすることができる。

　次に、強制ターンオフ制御回路２２およびスイッチオン・オフ制御回路２１の具体的な構成例について説明する。
　図３は強制ターンオフ制御回路の構成例を示す回路図、図４は強制ターンオフ制御回路の閾値電圧算出部の入出力関係を示す図、図５は強制ターンオフ信号の生成タイミングチャートである。

　強制ターンオフ制御回路２２では、図３に示したように、ＶＷ端子が比較器ＣＯＭＰ１の反転入力端子と比較器ＣＯＭＰ２の非反転入力端子とに接続されている。比較器ＣＯＭＰ１の非反転入力端子は、ハイサイド用の固定の閾値電圧Ｖｔｈｖｗｈ（第１の固定閾値）が印加され、比較器ＣＯＭＰ１の出力端子は、ＤフリップフロップＤＦＦ１のクロック入力端子Ｃに接続されている。比較器ＣＯＭＰ２の反転入力端子は、ローサイド用の固定の閾値電圧Ｖｔｈｖｗｌ（第２の固定閾値）が印加され、比較器ＣＯＭＰ２の出力端子は、ＤフリップフロップＤＦＦ２のクロック入力端子Ｃに接続されている。

　ＤフリップフロップＤＦＦ１，ＤＦＦ２の入力端子Ｄは、内部電源の電圧ＶＤＤがそれぞれ印加されている。ＤフリップフロップＤＦＦ１の出力端子Ｑは、リセット優先のＲＳフリップフロップＲＳＦＦ１のセット入力端子Ｓに接続されている。ＤフリップフロップＤＦＦ２の出力端子Ｑは、リセット優先のＲＳフリップフロップＲＳＦＦ２のセット入力端子Ｓに接続されている。ＤフリップフロップＤＦＦ１のリセット入力端子ＲおよびＲＳフリップフロップＲＳＦＦ１の第１のリセット入力端子Ｒ１には、スイッチオン・オフ制御回路２１が出力するローサイドドライブ信号ｌｏ＿ｐｒｅが入力されている。ＤフリップフロップＤＦＦ２のリセット入力端子ＲおよびＲＳフリップフロップＲＳＦＦ２の第１のリセット入力端子Ｒ１には、スイッチオン・オフ制御回路２１が出力するハイサイドドライブ信号ｈｉ＿ｐｒｅが入力されている。

　ＩＳ端子は、レベルシフト回路３２を介して比較器ＣＯＭＰ３の非反転入力端子と比較器ＣＯＭＰ４の反転入力端子とに接続されている。なお、レベルシフト回路３２については後で説明するまで無いものとみなし、したがって、レベルシフト回路の出力の信号は、ＩＳ端子の電圧と同じとして以下の説明を行う。比較器ＣＯＭＰ３の出力端子は、ＲＳフリップフロップＲＳＦＦ１の第２のリセット入力端子Ｒ２に接続され、比較器ＣＯＭＰ４の出力端子は、ＲＳフリップフロップＲＳＦＦ２の第２のリセット入力端子Ｒ２に接続されている。

　比較器ＣＯＭＰ３の反転入力端子および比較器ＣＯＭＰ４の非反転入力端子には、直流電圧Ｖｉに応じて可変される閾値電圧Ｖｔｈｉｓｈ（第１の可変閾値），Ｖｔｈｉｓｌ（第２の可変閾値）がそれぞれ入力される。すなわち、ＢＯ端子は、アナログ・デジタル変換器ＡＤＣの入力端子に接続され、アナログ・デジタル変換器ＡＤＣの出力端子は、閾値電圧算出部３１の入力端子に接続されている。閾値電圧算出部３１のハイサイド用出力端子は、デジタル・アナログ変換器ＤＡＣ１の入力端子に接続され、閾値電圧算出部３１のローサイド用出力端子は、デジタル・アナログ変換器ＤＡＣ２の入力端子に接続されている。デジタル・アナログ変換器ＤＡＣ１の出力端子は、比較器ＣＯＭＰ３の反転入力端子に接続され、デジタル・アナログ変換器ＤＡＣ２の出力端子は、比較器ＣＯＭＰ４の非反転入力端子に接続されている。なお、アナログ・デジタル変換器ＡＤＣおよびデジタル・アナログ変換器ＤＡＣ１，ＤＡＣ２は、この実施の形態では、分解能を１０ビットにしている。

　ＲＳフリップフロップＲＳＦＦ１，ＲＳＦＦ２の出力端子Ｑは、それぞれ、論理和回路ＯＲ１の入力端子に接続され、論理和回路ＯＲ１の出力端子は、強制ターンオフ信号ｆｔｏを出力する強制ターンオフ制御回路２２の出力端子に接続されている。

　ここで、閾値電圧算出部３１は、図４に示した関係に従って、ＢＯ端子に入力された電圧Ｖｂｏからハイサイド用の閾値電圧Ｖｔｈｉｓｈおよびローサイド用の閾値電圧Ｖｔｈｉｓｌを算出している。図４において、横軸は、直流電圧Ｖｉを抵抗Ｒｂ１，Ｒｂ２による分圧回路で分圧した電圧Ｖｂｏを示し、縦軸は、閾値電圧算出部３１によって算出される共振電流比較用の閾値電圧Ｖｔｈｉｓ（閾値電圧Ｖｔｈｉｓｈおよび閾値電圧Ｖｔｈｉｓｌを総称して閾値電圧Ｖｔｈｉｓとしている）を示している。

　閾値電圧算出部３１は、電圧Ｖｂｏの所定の電圧範囲において電圧Ｖｂｏに応じて可変する閾値電圧Ｖｔｈｉｓを出力し、その所定の電圧範囲外では電圧Ｖｂｏに応じて変化しない閾値電圧Ｖｔｈｉｓを出力する。

　すなわち、ハイサイド用の閾値電圧Ｖｔｈｉｓｈは、電圧ＶｂｏがＶｂｏ２＜Ｖｂｏ＜Ｖｂｏ１の関係にあるとき、

となり、電圧ＶｂｏがＶｂｏ≧Ｖｂｏ１のとき、
Ｖｔｈｉｓｈ＝Ｖｔｈｉｓｈ１・・・（２）
となり、電圧ＶｂｏがＶｂｏ≦Ｖｂｏ２のとき、
Ｖｔｈｉｓｈ＝Ｖｔｈｉｓｈ２・・・（３）
となる。

　一方、ローサイド用の閾値電圧Ｖｔｈｉｓｌは、電圧ＶｂｏがＶｂｏ２＜Ｖｂｏ＜Ｖｂｏ１の関係にあるとき、

となり、電圧ＶｂｏがＶｂｏ≧Ｖｂｏ１のとき、
Ｖｔｈｉｓｌ＝Ｖｔｈｉｓｌ１・・・（５）
となり、電圧ＶｂｏがＶｂｏ≦Ｖｂｏ２のとき、
Ｖｔｈｉｓｌ＝Ｖｔｈｉｓｌ２・・・（６）
となる。

　ここで、一数値例を挙げると、直流電圧Ｖｉは、Ｖｂｏ１が規定の電圧の４００ボルト（Ｖ）に相当し、Ｖｂｏ２が電源喪失時に低下したときの２６０Ｖに相当する。また、ハイサイド用の閾値電圧Ｖｔｈｉｓｈ１およびローサイド用の閾値電圧Ｖｔｈｉｓｌ１の絶対値は１Ｖ、ハイサイド用の閾値電圧Ｖｔｈｉｓｈ２およびローサイド用の閾値電圧Ｖｔｈｉｓｌ２の絶対値は０．５Ｖである。これにより、共振電流比較用の閾値電圧Ｖｔｈｉｓは、直電圧Ｖｉが高いときに高く設定され、直流電圧Ｖｉが低いときに低く設定される。

　次に、以上の構成の強制ターンオフ制御回路２２の動作について図５を参照しながら説明する。図５において、共振電圧信号比較用の閾値電圧Ｖｔｈｖｗｈ，Ｖｔｈｖｗｌは、固定値であり、共振電流信号比較用の閾値電圧Ｖｔｈｉｓｈ，Ｖｔｈｉｓｌは、閾値電圧算出部３１によって算出された可変の値を有する。

　まず、ハイサイドドライブ信号ｈｉ＿ｐｒｅがハイ（Ｈ）レベル、ローサイドドライブ信号ｌｏ＿ｐｒｅがロー（Ｌ）レベルのとき、ＩＳ端子の共振電流検出信号は、ハイサイド用の閾値電圧Ｖｔｈｉｓｈより高い状態にある。したがって、比較器ＣＯＭＰ３は、Ｈレベルの信号を出力し、ＲＳフリップフロップＲＳＦＦ１をリセットし、ＤフリップフロップＤＦＦ２およびＲＳフリップフロップＲＳＦＦ２は、ハイサイドドライブ信号ｈｉ＿ｐｒｅによってリセットされている。

　ここで、ＶＷ端子の共振電圧検出信号が閾値電圧Ｖｔｈｖｗｈより低下すると、比較器ＣＯＭＰ１の出力端子がＨレベルになる。これにより、ＤフリップフロップＤＦＦ１は、クロック入力端子Ｃに入力される信号が立ち上がるので、その立ち上がりタイミングで電圧ＶＤＤ（Ｈレベルの信号）をラッチし、出力端子ＱにＨレベルの信号を出力する。このＨレベルの信号は、ＲＳフリップフロップＲＳＦＦ１のセット入力端子Ｓに入力されるが、ＲＳフリップフロップＲＳＦＦ１は、比較器ＣＯＭＰ３の出力信号によって優先的にリセットされているので、その出力端子Ｑは、Ｌレベルのままである。また、ＲＳフリップフロップＲＳＦＦ２も、ハイサイドドライブ信号ｈｉ＿ｐｒｅによってリセットされているので、その出力端子Ｑは、Ｌレベルのままである。したがって、論理和回路ＯＲ１が出力する強制ターンオフ信号ｆｔｏは、Ｌレベルである。

　その後、ＩＳ端子の共振電流検出信号がハイサイド用の閾値電圧Ｖｔｈｉｓｈより低下すると、比較器ＣＯＭＰ３は、Ｌレベルの信号を出力する。これにより、ＲＳフリップフロップＲＳＦＦ１の第１のリセット入力端子Ｒ１および第２のリセット入力端子Ｒ２がともにＬレベルになる。このとき、ＲＳフリップフロップＲＳＦＦ１のリセットが解除され、そのセット入力端子Ｓに入力されているＨレベルの信号によってセットされ、出力端子ＱにＨレベルの信号を出力する。これにより、論理和回路ＯＲ１は、Ｈレベルの強制ターンオフ信号ｆｔｏを出力し、これを受けたスイッチオン・オフ制御回路２１は、そのタイミングでＨレベルのハイサイドドライブ信号ｈｉ＿ｐｒｅを強制的にＬレベルにする。

　Ｈレベルの強制ターンオフ信号ｆｔｏは、ローサイドドライブ信号ｌｏ＿ｐｒｅがＨレベルになってＲＳフリップフロップＲＳＦＦ１がリセットされるタイミングでＬレベルになる。

　同様に、ハイサイドドライブ信号ｈｉ＿ｐｒｅがＬレベル、ローサイドドライブ信号ｌｏ＿ｐｒｅがＨレベルのとき、ＩＳ端子の共振電流検出信号は、ローサイド用の閾値電圧Ｖｔｈｉｓｌより低い状態（但し、絶対値はローサイド用の閾値電圧Ｖｔｈｉｓｌの絶対値より大きい）にある。したがって、比較器ＣＯＭＰ４は、Ｈレベルの信号を出力し、ＲＳフリップフロップＲＳＦＦ２をリセットし、ＤフリップフロップＤＦＦ１およびＲＳフリップフロップＲＳＦＦ１は、ローサイドドライブ信号ｌｏ＿ｐｒｅによってリセットされている。

　ここで、ＶＷ端子の共振電圧検出信号が閾値電圧Ｖｔｈｖｗｌより高くなると、比較器ＣＯＭＰ２の出力端子がＨレベルになる。これにより、ＤフリップフロップＤＦＦ２は、クロック入力端子Ｃに入力される信号が立ち上がるので、その立ち上がりタイミングで電圧ＶＤＤ（Ｈレベルの信号）をラッチし、出力端子ＱにＨレベルの信号を出力する。このＨレベルの信号は、ＲＳフリップフロップＲＳＦＦ２のセット入力端子Ｓに入力されるが、ＲＳフリップフロップＲＳＦＦ２は、比較器ＣＯＭＰ４の出力信号によって優先的にリセットされているので、その出力端子Ｑは、Ｌレベルのままである。また、ＲＳフリップフロップＲＳＦＦ１も、ローサイドドライブ信号ｌｏ＿ｐｒｅによってリセットされているので、その出力端子Ｑは、Ｌレベルのままである。したがって、論理和回路ＯＲ１が出力する強制ターンオフ信号ｆｔｏは、Ｌレベルである。

　その後、ＩＳ端子の共振電流検出信号がローサイド用の閾値電圧Ｖｔｈｉｓｌより高くなると、比較器ＣＯＭＰ４は、Ｌレベルの信号を出力する。これにより、ＲＳフリップフロップＲＳＦＦ２の第１のリセット入力端子Ｒ１および第２のリセット入力端子Ｒ２がともにＬレベルになる。このとき、ＲＳフリップフロップＲＳＦＦ２は、そのセット入力端子ＳにＨレベルの信号が入力されているので、セットされ、出力端子ＱにＨレベルの信号を出力する。これにより、論理和回路ＯＲ１は、Ｈレベルの強制ターンオフ信号ｆｔｏを出力し、これを受けたスイッチオン・オフ制御回路２１は、そのタイミングで、Ｈレベルのローサイドドライブ信号ｌｏ＿ｐｒｅを強制的にＬレベルにする。

　Ｈレベルの強制ターンオフ信号ｆｔｏは、ハイサイドドライブ信号ｈｉ＿ｐｒｅがＨレベルになって、ＲＳフリップフロップＲＳＦＦ２をリセットするタイミングでＬレベルになる。

　なお、共振はずれが起こらない通常動作では、強制ターンオフ信号ｆｔｏが出力される前にハイサイドドライブ信号ｈｉ＿ｐｒｅまたはローサイドドライブ信号ｌｏ＿ｐｒｅがハイレベルになって、ＤフリップフロップＤＦＦ１またはＤＦＦ２が再度リセットされるので、強制ターンオフ信号ｆｔｏが出力されることはない。

　強制ターンオフ制御回路２２は、以上の動作を繰り返し実行しながら、ハイサイド用の閾値電圧Ｖｔｈｉｓｈおよびローサイド用の閾値電圧Ｖｔｈｉｓｌが入力の直流電圧Ｖｉの変化に応じて可変される。

　図６はスイッチオン・オフ制御回路の構成例を示す回路図、図７はＦＢ端子電圧によるターンオフ時のタイミングチャート、図８は強制ターンオフ時のタイミングチャートである。

　スイッチオン・オフ制御回路２１は、図６に示したように、ＦＢ端子が比較器ＣＯＭＰ５の反転入力端子に接続されている。比較器ＣＯＭＰ５の非反転入力端子は、定電流源Ｉｏｓの一方の端子とコンデンサＣｏｓの一方の端子との接続点に接続され、コンデンサＣｏｓの充電電圧Ｖｏｓを受けている。定電流源Ｉｏｓの他方の端子は、電圧ＶＤＤを受けており、コンデンサＣｏｓの他方の端子は、グランドに接続されている。コンデンサＣｏｓには、スイッチＳＷ１が並列に接続されている。ここで、比較器ＣＯＭＰ５、定電流源Ｉｏｓ、コンデンサＣｏｓおよびスイッチＳＷ１は、ハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅのオン幅、すなわちターンオフのタイミングを決める回路を構成している。

　比較器ＣＯＭＰ５の出力端子は、論理和回路ＯＲ２の第１の入力端子に接続されている。論理和回路ＯＲ２の第２の入力端子は、強制ターンオフ制御回路２２から出力される強制ターンオフ信号ｆｔｏを受ける端子に接続されている。論理和回路ＯＲ２の出力端子は、リセット優先のＲＳフリップフロップＲＳＦＦ３のセット入力端子Ｓに接続されている。

　ＲＳフリップフロップＲＳＦＦ３の出力端子Ｑは、スイッチＳＷ１の制御入力端子と、インバータ回路ＩＮＶ３の入力端子と、ワンショット回路ＯＳ２の入力端子とに接続され、信号Ｔｄを出力している。インバータ回路ＩＮＶ３の出力端子は、ワンショット回路ＯＳ１の入力端子に接続されている。

　インバータ回路ＩＮＶ３の出力端子は、スイッチＳＷ２の制御入力端子に接続されている。スイッチＳＷ２の一方の端子は、定電流源Ｉｔｄの一方の端子と、コンデンサＣｔｄの一方の端子と、インバータ回路ＩＮＶ１の入力端子とに接続され、インバータ回路ＩＮＶ１は、コンデンサＣｔｄの充電電圧Ｖｔｄを受けている。定電流源Ｉｔｄの他方の端子は、電圧ＶＤＤを受け、コンデンサＣｔｄの他方の端子とスイッチＳＷ２の他方の端子は、グランドに接続されている。インバータ回路ＩＮＶ１の出力端子は、インバータ回路ＩＮＶ２の入力端子に接続され、インバータ回路ＩＮＶ２の出力端子は、ＲＳフリップフロップＲＳＦＦ３の第２のリセット入力端子Ｒ２に接続されている。ここで、定電流源Ｉｔｄ、スイッチＳＷ２、コンデンサＣｔｄ、インバータ回路ＩＮＶ１，ＩＮＶ２は、デッドタイム、すなわち、ハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅの一方がターンオフ（Ｌレベルの信号になる）してから他方がターンオン（Ｈレベルの信号になる）するまでの時間を決める回路を構成している。

　ＲＳフリップフロップＲＳＦＦ３の第１のリセット入力端子Ｒ１は、ヒステリシス比較器ＣＯＭＰ６の出力端子に接続されている。ヒステリシス比較器ＣＯＭＰ６の反転入力端子は、この制御ＩＣ１２の電源の電圧ＶＣＣを受けており、ヒステリシス比較器ＣＯＭＰ６の非反転入力端子は、閾値電圧Ｖｔｈｖｃｃｈ，Ｖｔｈｖｃｃｌを受けている。このヒステリシス比較器ＣＯＭＰ６は、電圧ＶＣＣが低下して制御ＩＣ１２の内部回路が動作可能な電圧以下に低下したときに異常動作を引き起こさないようにする低電圧誤動作防止（ＵＶＬＯ：Under Voltage Lock Out）回路を構成している。

　ワンショット回路ＯＳ１の出力端子は、ＲＳフリップフロップＲＳＦＦ４のセット入力端子Ｓに接続され、ＲＳフリップフロップＲＳＦＦ４をセットするオントリガ信号ｏｎ＿ｔｒｇを出力する。ワンショット回路ＯＳ２の出力端子は、ＲＳフリップフロップＲＳＦＦ４のリセット入力端子Ｒに接続され、ＲＳフリップフロップＲＳＦＦ４をリセットするオフトリガ信号ｏｆｆ＿ｔｒｇを出力する。ＲＳフリップフロップＲＳＦＦ４の出力端子Ｑは、論理積回路ＡＮＤ１，ＡＮＤ２の第１の入力端子に接続されている。

　ワンショット回路ＯＳ２の出力端子は、また、インバータ回路ＩＮＶ４の入力端子に接続されている。インバータ回路ＩＮＶ４の出力端子は、ＤフリップフロップＤＦＦ３のクロック入力端子Ｃに接続されている。ＤフリップフロップＤＦＦ３の入力端子Ｄは、インバータ回路ＩＮＶ５の出力端子に接続され、インバータ回路ＩＮＶ５の入力端子は、ＤフリップフロップＤＦＦ３の出力端子Ｑに接続されている。ＤフリップフロップＤＦＦ３の出力端子Ｑは、また、論理積回路ＡＮＤ１の第２の入力端子とインバータ回路ＩＮＶ６の入力端子とに接続され、ドライブ選択信号ｄｒｉ＿ｓｅｌを出力している。インバータ回路ＩＮＶ６の出力端子は、論理積回路ＡＮＤ２の第２の入力端子に接続されている。論理積回路ＡＮＤ１の出力端子は、ハイサイドドライブ信号ｈｉ＿ｐｒｅを出力するスイッチオン・オフ制御回路２１の出力端子を構成している。論理積回路ＡＮＤ２の出力端子は、ローサイドドライブ信号ｌｏ＿ｐｒｅを出力するスイッチオン・オフ制御回路２１の出力端子を構成している。ＤフリップフロップＤＦＦ３のリセット入力端子Ｒは、ヒステリシス比較器ＣＯＭＰ６の出力端子に接続されている。

　次に、このスイッチオン・オフ制御回路２１の動作について、図７を参照しながら説明する。まず、ＦＢ端子の電圧よりもコンデンサＣｏｓの充電電圧Ｖｏｓが高くなると、比較器ＣＯＭＰ５が論理和回路ＯＲ２を介してＲＳフリップフロップＲＳＦＦ３をセットする。これにより、ＲＳフリップフロップＲＳＦＦ３からＨレベルの信号Ｔｄが出力される。この信号Ｔｄは、ワンショット回路ＯＳ２に入力され、ワンショット回路ＯＳ２は、信号Ｔｄの立ち上がりエッジに同期して立ち上がる所定のオン幅を有するオフトリガ信号ｏｆｆ＿ｔｒｇを出力する。このオフトリガ信号ｏｆｆ＿ｔｒｇは、ＲＳフリップフロップＲＳＦＦ４をリセットし、ＲＳフリップフロップＲＳＦＦ４は、論理積回路ＡＮＤ１，ＡＮＤ２の第１の入力端子にＬレベルの信号を供給する。これにより、論理積回路ＡＮＤ１，ＡＮＤ２が出力するハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅは、Ｌレベルになる。

　信号ＴｄがＨレベルになると、スイッチＳＷ１がオン（導通）してコンデンサＣｏｓの電荷は放電される。また、インバータ回路ＩＮＶ３の出力がＬレベルになるので、スイッチＳＷ２がオフ（遮断）し、コンデンサＣｔｄの充電が開始され、その充電電圧Ｖｔｄが上昇する。充電電圧Ｖｔｄが上昇して、インバータ回路ＩＮＶ１の閾値電圧より高くなると、インバータ回路ＩＮＶ１の出力がＬレベルになり、インバータ回路ＩＮＶ２の出力がＨレベルになる。このＨレベルの信号は、ＲＳフリップフロップＲＳＦＦ３をリセットして、その出力の信号ＴｄをＬレベルにする。このＬレベルの信号Ｔｄは、インバータ回路ＩＮＶ３により論理反転されてワンショット回路ＯＳ１に入力され、ワンショット回路ＯＳ１は、インバータ回路ＩＮＶ３の出力信号の立ち上がり、すなわち信号Ｔｄの立ち下がりエッジに同期して立ち上がる所定のオン幅のオントリガ信号ｏｎ＿ｔｒｇを出力する。このオントリガ信号ｏｎ＿ｔｒｇは、ＲＳフリップフロップＲＳＦＦ４をセットし、ＲＳフリップフロップＲＳＦＦ４は、論理積回路ＡＮＤ１，ＡＮＤ２の第１の入力端子にＨレベルの信号を供給する。これにより、論理積回路ＡＮＤ１，ＡＮＤ２は、その第２の入力端子に入力されるドライブ選択信号ｄｒｉ＿ｓｅｌまたはその論理反転信号をハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅとして出力する。

　また、信号ＴｄがＬレベルになると、スイッチＳＷ２がオン（導通）してコンデンサＣｔｄの電荷が放電されるとともに、スイッチＳＷ１がオフ（遮断）し、コンデンサＣｏｓの充電が開始され、その充電電圧Ｖｏｓが上昇する。充電電圧ＶｏｓがＦＢ端子の電圧に達したタイミングで、比較器ＣＯＭＰ５は、その出力状態が反転され、ＲＳフリップフロップＲＳＦＦ３のセット入力端子ＳにＨレベルの信号が入力される。このタイミングでは、ＲＳフリップフロップＲＳＦＦ３の第２のリセット入力端子Ｒ２がＬレベルであるので、ＲＳフリップフロップＲＳＦＦ３は、Ｈレベルの信号Ｔｄを出力する。

　信号ＴｄがＨレベルになることにより、ワンショット回路ＯＳ２は、オフトリガ信号ｏｆｆ＿ｔｒｇを出力する。このオフトリガ信号ｏｆｆ＿ｔｒｇは、インバータ回路ＩＮＶ４により論理反転されてＤフリップフロップＤＦＦ３のクロック入力端子Ｃに入力される。これにより、ＤフリップフロップＤＦＦ３は、オフトリガ信号ｏｆｆ＿ｔｒｇの立ち下がりエッジに同期してインバータ回路ＩＮＶ５の出力状態をラッチする。すなわち、ＤフリップフロップＤＦＦ３の出力状態がＬレベルのとき、Ｈレベルの信号をラッチし、Ｈレベルの信号を出力する。逆に、ＤフリップフロップＤＦＦ３の出力状態がＨレベルのときには、インバータ回路ＩＮＶ５によって論理反転されたＬレベルの信号をラッチし、Ｌレベルの信号を出力する。このＤフリップフロップＤＦＦ３の出力信号は、ドライブ選択信号ｄｒｉ＿ｓｅｌとして論理積回路ＡＮＤ１に入力され、論理積回路ＡＮＤ１からハイサイドドライブ信号ｈｉ＿ｐｒｅとして出力される。また、ＤフリップフロップＤＦＦ３の出力のドライブ選択信号ｄｒｉ＿ｓｅｌをインバータ回路ＩＮＶ６で論理反転された信号は、論理積回路ＡＮＤ２に入力され、論理積回路ＡＮＤ２からローサイドドライブ信号ｌｏ＿ｐｒｅとして出力される。

　なお、ヒステリシス比較器ＣＯＭＰ６が電圧ＶＣＣの異常低下を検出したときには、ヒステリシス比較器ＣＯＭＰ６は、Ｈレベルの信号を出力し、ＲＳフリップフロップＲＳＦＦ３およびＤフリップフロップＤＦＦ３を強制的にリセットする。

　ここで、強制ターンオフ制御回路２２から強制ターンオフ信号ｆｔｏが入力された場合について説明する。論理和回路ＯＲ２は、比較器ＣＯＭＰ５からＦＢ端子の電圧によってオン幅を制御する信号と強制ターンオフ制御回路２２からの強制ターンオフ信号ｆｔｏとを入力し、ＲＳフリップフロップＲＳＦＦ４にセット信号を入力している。このため、ＲＳフリップフロップＲＳＦＦ４は、オン幅を制御する信号および強制ターンオフ信号ｆｔｏのうち、先にＨレベルとなった信号に応答してセットされる。

　ここで、コンデンサＣｏｓの充電電圧ＶｏｓがＦＢ端子の電圧に達する前に強制ターンオフ信号ｆｔｏが入力されると、ＲＳフリップフロップＲＳＦＦ４は、強制ターンオフ信号ｆｔｏの立ち上がりエッジに同期して立ち上がる信号Ｔｄを出力する。これ以降の、デッドタイムの設定およびターンオンのタイミングは、図８に示したように、通常制御時と同じである。

　次に、図３に示したレベルシフト回路３２について説明する。
　図９はレベルシフト回路の構成例を示す回路図である。まず、ＩＳ端子に入力される電圧は、共振電流の分流が抵抗Ｒｉｓに流れることによって生じるが、共振電流の向きによって正にも負にもなる。制御ＩＣ１２は、負電圧電源を供給されているものであれば負電圧の入力に対応できるが、負電圧電源を供給されていないものだと、入力が負電圧になるとラッチアップしてしまう。レベルシフト回路３２は、負電圧電源を供給されていない制御ＩＣ１２でもラッチアップを起こすことなく正にも負にもなるＩＳ端子に入力される電圧（これもＩＳで示す）を扱えるように、電圧ＩＳをレベルシフト（レベルアップ）して常に正電圧となる電圧ＩＳ２に変換するものである。

　レベルシフト回路３２は、図９に示したように、抵抗Ｒｌｓ１，Ｒｌｓ２からなる直列回路を介してＩＳ端子を電圧ＶＤＤの内部電源に接続し、抵抗Ｒｌｓ１とＲｌｓ２の接続点の電位ＩＳ２をレベルシフト回路３２の出力信号とするものである。ここで、出力信号の電圧ＩＳ２は、以下の式となる。

　レベルシフト回路３２を用いる場合は、上述の（１）～（６）式で求めたＶｔｈｉｓｈ，Ｖｔｈｉｓｌを（７）式のＩＳに代入して得られる値を、ＩＳ２と比較すればよい。
　また、ＶＷ端子に入力される共振電圧検出信号も正にも負にもなる電圧なので、制御ＩＣ１２が負電圧を扱えない場合は、ＩＳ端子と同様に、ＶＷ端子に接続されるレベルシフト（レベルアップ回路）を設け、ＶＷ端子の電圧と比較される閾値電圧に対し（７）式と同様な変換をすればよい。

　上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。

　１　力率改善回路
　２　ＤＣ－ＤＣコンバータ
　１０　交流電源
　１１ｎ　出力端子
　１１ｐ　出力端子
　１２　制御ＩＣ
　２１　スイッチオン・オフ制御回路
　２２　強制ターンオフ制御回路
　２３　ハイサイドドライブ回路
　２４　ローサイドドライブ回路
　２５　起動回路
　２６　電圧レギュレータ
　３１　閾値電圧算出部
　３２　レベルシフト回路
　ＡＤＣ　アナログ・デジタル変換器
　ＡＮＤ１，ＡＮＤ２　論理積回路
　Ｃ１　バルクコンデンサ
　Ｃ２，Ｃ３，Ｃ５，Ｃ１１　コンデンサ
　Ｃ６　共振コンデンサ
　ＣＯＭＰ１，ＣＯＭＰ２，ＣＯＭＰ３，ＣＯＭＰ４，ＣＯＭＰ５　比較器
　ＣＯＭＰ６　ヒステリシス比較器
　Ｃｉｓ　コンデンサ
　Ｃｏ　出力コンデンサ
　Ｃｏｓ，Ｃｔｄ　コンデンサ
　Ｄ１，Ｄ２，Ｄ３，Ｄ４　ダイオード
　ＤＡＣ１，ＤＡＣ２　デジタル・アナログ変換器
　ＤＦＦ１，ＤＦＦ２，ＤＦＦ３　Ｄフリップフロップ
　ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ４，ＩＮＶ５，ＩＮＶ６　インバータ回路
　Ｉｏｓ，Ｉｔｄ　定電流源
　ＯＲ１，ＯＲ２　論理和回路
　ＯＳ１，ＯＳ２　ワンショット回路
　Ｐ１　一次巻線
　Ｐ２　補助巻線
　ＰＣ１　フォトカプラ
　Ｑ１，Ｑ２　スイッチング素子
　Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６，Ｒ１７，Ｒ１８，Ｒ１９，Ｒ２０，Ｒｂ１，Ｒｂ２，Ｒｉｓ，Ｒｌｓ１，Ｒｌｓ２　抵抗
　ＲＳＦＦ１，ＲＳＦＦ２，ＲＳＦＦ３，ＲＳＦＦ４　ＲＳフリップフロップ
　Ｓ１，Ｓ２　二次巻線
　ＳＲ１　シャントレギュレータ
　ＳＷ１，ＳＷ２　スイッチ
　Ｔ１　トランス

Claims

　バルクコンデンサの直流電圧を入力とする共振型コンバータの制御装置において、
　前記共振型コンバータに流れる共振電流を分流して電圧に変換した共振電流検出信号を入力して前記共振電流検出信号が第１の可変閾値と前記第１の可変閾値より小さい第２の可変閾値との間に入ると強制ターンオフ信号を出力し、前記第１の可変閾値および前記第２の可変閾値を前記バルクコンデンサの直流電圧を分圧して入力した入力電圧に応じて可変するようにした強制ターンオフ制御回路を備えている、共振型コンバータの制御装置。
　前記強制ターンオフ制御回路は、前記第１の可変閾値および前記第２の可変閾値を、前記入力電圧の所定の変化範囲において、それぞれ、前記入力電圧が規定の電圧以上のときに第１共振電流値および前記第１共振電流値とは符合が逆の第２共振電流値に相当する閾値に設定し、前記入力電圧が規定の電圧より低くなるにつれて前記第１共振電流値より絶対値がより低い電流値および前記第２共振電流値より絶対値がより低い電流値に相当する閾値に設定する、請求項１記載の共振型コンバータの制御装置。
　前記強制ターンオフ制御回路は、前記第１の可変閾値および前記第２の可変閾値の絶対値の可変の範囲を、前記共振型コンバータが所定の動作を維持できる範囲とした、請求項２記載の共振型コンバータの制御装置。
　前記強制ターンオフ制御回路は、前記共振型コンバータの共振電圧を検出した共振電圧検出信号を入力して前記共振電圧検出信号の減少時に前記共振電圧検出信号が第１の固定閾値を超える、または前記共振電圧検出信号の上昇時に前記共振電圧検出信号が第２の固定閾値を超えると前記強制ターンオフ信号の出力を有効にする、請求項２記載の共振型コンバータの制御装置。
　前記強制ターンオフ制御回路は、
　前記共振電圧検出信号と前記第１の固定閾値とを比較する第１の比較器と、
　前記共振電圧検出信号と前記第２の固定閾値とを比較する第２の比較器と、
　前記第１の比較器の出力をクロック入力に受けたときにハイレベルの信号をラッチし、前記ＤＣ－ＤＣコンバータを構成するハーフブリッジ回路のローサイド用スイッチング素子を駆動するローサイドドライブ信号を受けてリセットされる第１のＤフリップフロップと、
　前記第２の比較器の出力をクロック入力に受けたときにハイレベルの信号をラッチし、前記ハーフブリッジ回路のハイサイド用スイッチング素子を駆動するハイサイドドライブ信号を受けてリセットされる第２のＤフリップフロップと、
　前記第１のＤフリップフロップの出力をセット入力に受け、前記ローサイドドライブ信号を第１のリセット入力に受ける第１のＲＳフリップフロップと、
　前記第２のＤフリップフロップの出力をセット入力に受け、前記ハイサイドドライブ信号を第１のリセット入力に受ける第２のＲＳフリップフロップと、
　前記第１のＲＳフリップフロップの出力と前記第２のＲＳフリップフロップの出力とを入力して前記強制ターンオフ信号を出力する論理和回路と、
　前記入力電圧を分圧した信号をデジタルに変換するアナログ・デジタル変換器と、
　前記アナログ・デジタル変換器の出力を受けて前記入力電圧に応じたハイサイド用閾値およびローサイド用閾値を算出する算出部と、
　前記共振電流検出信号と前記ハイサイド用閾値とを比較し、出力が前記第１のＲＳフリップフロップの第２のリセット入力に接続された第３の比較器と、
　前記共振電流検出信号と前記ローサイド用閾値とを比較し、出力が前記第２のＲＳフリップフロップの第２のリセット入力に接続された第４の比較器と、
　を有している、請求項４記載の共振型コンバータの制御装置。
　前記共振電流検出信号は、前記共振型コンバータに流れる共振電流を分流した電流を電流検出抵抗に流し、前記電流検出抵抗により生成された電圧をレベルシフト回路によりレベルシフトした信号である、請求項１記載の共振型コンバータの制御装置。
　前記第１の可変閾値および前記第２の可変閾値は、絶対値が等しく符合が逆の電流をそれぞれ前記レベルシフト回路によりレベルシフトした値に相当する、請求項６記載の共振型コンバータの制御装置。