CN111052581B

CN111052581B - 谐振型转换器的控制装置

Info

Publication number: CN111052581B
Application number: CN201980004095.5A
Authority: CN
Inventors: 陈建
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2018-03-23
Filing date: 2019-01-23
Publication date: 2023-01-24
Anticipated expiration: 2039-01-23
Also published as: CN111052581A; JPWO2019181181A1; WO2019181181A1; US10855189B2; JP6849143B2; US20200195151A1

Abstract

在以连接于功率因数校正电路的输出的大容量电容器的电压为输入的直流电压的谐振型转换器中，能够在可靠地防止谐振偏移的同时，不增加大容量电容器的容量而确保长的保持时间。控制IC(12)具备强制关断控制电路(22)，该强制关断控制电路(22)具有BO端子和IS端子，BO端子被输入将大容量电容器的电压进行分压而得到的电压，IS端子被输入将谐振电流进行分流并转换为电压而得到的谐振电流检测信号。在强制关断控制电路(22)中，在谐振电流检测信号低于用于判断谐振电流反转的阈值电压时输出强制关断信号(fto)，但使该阈值电压依赖于BO端子的电压而变化。由此，防止谐振偏移，并且能够确保长的保持时间。

Description

谐振型转换器的控制装置

技术领域

本发明涉及一种谐振型转换器的控制装置，特别地涉及在输入连接有作为功率因数校正电路的输出电容器的大容量电容器的电流谐振型的DC-DC转换器即谐振型转换器的控制装置。

背景技术

由于电流谐振型的DC-DC转换器适于高效化、薄型化，所以被广泛用于液晶电视、AC-DC适配器等。该电流谐振型的DC-DC转换器中，组合使用有将由开关动作而产生的高次谐波电流抑制在某限制值以下，并改善功率因数的功率因数校正电路。功率因数校正电路从交流输入电压生成被升压的直流的中间电压，DC-DC转换器将该中间电压转换为预定的值的直流电压。

在功率因数校正电路与DC-DC转换器之间设置有大容量的大容量电容器，在功率因数校正电路生成的中间电压被储存在大容量电容器中，被储存在大容量电容器的中间电压成为DC-DC转换器的输入电压。DC-DC转换器将该输入电压进行转换而提供给负载。

这里，例如，如果电源插塞错误地从插座脱落等而交流输入电压不向功率因数校正电路供给，则从功率因数校正电路向大容量电容器的能量的供给停止。在此情况下，输入到DC-DC转换器的能量仅为储存在大容量电容器中的能量，因此，大容量电容器的端子间的中间电压逐渐下降。

如果输入电压下降，则DC-DC转换器有时会产生谐振偏移(共振はずれ)现象，开关元件被破坏。即，在电流谐振型的DC-DC转换器中，使用将高侧的开关元件和低侧的开关元件串联连接而成的半桥电路，并通过使高侧的开关元件和低侧的开关元件交替地导通，从而驱动电流谐振电路。在电流谐振型的DC-DC转换器中，如果输入电压下降，则为了维持预定的输出电压而进行使开关的动作频率下降的控制，且开关的周期变长。于是，有时会产生开关元件的导通时间过长而在导通时间内产生谐振电流反转的谐振偏移，并在之后的开关中流通大电流这样的现象。例如，若考虑高侧的开关元件从导通切换为关断的情况，则在通常动作下进行关断时的谐振电流的朝向成为与高侧的开关元件反向并联连接的体二极管(开关元件为MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管)的情况)的正向的相反方向。换言之，使开关元件在体二极管中未流通有电流的状态下关断。然而，如果开关周期变得过长而在开关元件的导通时间内谐振电流进行反转，则导致在体二极管中流通有电流。如果在体二极管中流通有电流的状态下使高侧的开关元件和低侧的开关元件的导通关断反转，则高侧的体二极管的反向恢复动作开始，并以二极管的反向恢复电流在导通了的低侧的开关元件流通的形式，在电源与地之间瞬间流通大电流(直通电流)。如果此时流通的电流超过开关元件的额定值，则有可能导致开关元件被破坏。

因此，在DC-DC转换器中，进行如下控制：如果输入电压变低，则在引起谐振偏移之前停止开关动作而保护开关元件(例如，参照专利文献1、2)。

根据专利文献1所记载的防谐振偏移技术，监视谐振电流，如果谐振电流超过第一阈值，则允许DC-DC转换器的强制关断，之后，如果谐振电流低于第二阈值，则执行DC-DC转换器的强制关断。由此，在谐振电流反转前可靠地防止DC-DC转换器的谐振偏移。

此外，根据专利文献2，监视谐振电流和谐振电压，根据谐振电压来判定谐振电流的极性反转而允许DC-DC转换器的强制关断，之后，如果谐振电流低于预定的电流阈值，则执行DC-DC转换器的强制关断。由此，在谐振电流反转前可靠地防止DC-DC转换器的谐振偏移。

在DC-DC转换器中，期望在失去了从功率因数校正电路提供的电源时能够在尽可能长的时间对负载提供直流电压。这是因为在失去了电源的情况下数据处理装置那样的负载需要在关机之前进行数据备份的被称为保持时间的时间。为了确保该保持时间，或者使得能够将大容量电容器的中间电压利用到尽可能低的电压为止，或者增加大容量电容器的容量。

现有技术文献

专利文献

专利文献1：日本专利第4386743号公报

专利文献2：日本专利第5761206号公报

发明内容

技术问题

为了使DC-DC转换器能够将大容量电容器的中间电压利用到尽可能低的电压为止，可以将执行强制关断的谐振电流的阈值设定得低。然而，如果将执行强制关断的谐振电流的阈值设定得低，则在输入电压高时，谐振电流的电流变化率(dI/dt)变大，因此，变得难以防止谐振偏移。另一方面，如果将执行强制关断的谐振电流的阈值设定得高，则会在输入电压不下降的期间执行强制关断，因此，保持时间变短，相应地，大容量电容器的能量变得无法被有效利用。即，如果将谐振电流的阈值设定得低则难以防止谐振偏移，如果将谐振电流的阈值设定得高则难以确保保持时间。因此，虽然为了确保保持时间而增加大容量电容器的容量为好，但存在大容量电容器的部件成本变高的问题。

本发明是鉴于这一点而完成的，其目的在于提供能够在可靠地防止谐振偏移的同时，不增加大容量电容器的容量而确保长的保持时间的谐振型转换器的控制装置。

技术方案

在本发明中，为了解决上述问题，提供一种以大容量电容器的直流电压为输入的谐振型转换器的控制装置。该谐振型转换器的控制装置具备强制关断控制电路。强制关断控制电路被输入将在谐振型转换器流通的谐振电流进行分流并转换为电压所得的谐振电流检测信号，如果该谐振电流检测信号落入第一可变阈值与小于第一可变阈值的第二可变阈值之间则输出强制关断信号。此外，强制关断控制电路能够根据将大容量电容器的直流电压进行分压而输入的输入电压来改变第一可变阈值和第二可变阈值。

技术效果

上述构成的谐振型转换器的控制装置具有如下优点：通过使与谐振电流检测信号进行比较的第一可变阈值和第二可变阈值的绝对值根据输入电压而可变，从而能够兼顾在实现高输入电压时的谐振偏移防止功能的同时确保低输入电压时的保持时间。

本发明的上述及其他目的、特征和优点将通过作为本发明的例子而表示优选的实施方式的附图和关联的下述说明而变得清楚。

附图说明

图1是示出具备应用了本发明的控制装置的DC-DC转换器的开关电源装置的构成例的电路图。

图2是示出本发明的实施方式的谐振型转换器的控制装置的构成例的功能框图。

图3是示出强制关断控制电路的构成例的电路图。

图4是示出强制关断控制电路的阈值电压计算部的输入输出关系的图。

图5是强制关断信号的生成时序图。

图6是示出开关导通关断控制电路的构成例的电路图。

图7是基于FB端子电压的关断时的时序图。

图8是强制关断时的时序图。

图9是示出电平转换电路的构成例的电路图。

符号说明

1：功率因数校正电路

2：DC-DC转换器

10：交流电源

11n：输出端子

11p：输出端子

12：控制IC

21：开关导通关断控制电路

22：强制关断控制电路

23：高侧驱动电路

24：低侧驱动电路

25：启动电路

26：稳压器

31：阈值电压计算部

32：电平转换电路

ADC：模拟-数字转换器

AND1、AND2：逻辑与电路

C1：大容量电容器

C2、C3、C5、C11：电容器

C6：谐振电容器

COMP1、COMP2、COMP3、COMP4、COMP5：比较器

COMP6：迟滞比较器

Cis：电容器

Co：输出电容器

Cos、Ctd：电容器

D1、D2、D3、D4：二极管

DAC1、DAC2：数字-模拟转换器

DFF1、DFF2、DFF3：D触发器

INV1、INV2、INV3、INV4、INV5、INV6：反相器电路

Ios、Itd：恒定电流源

OR1、OR2：逻辑或电路

OS1、OS2：单触发电路

P1：初级线圈

P2：辅助线圈

PC1：光电耦合器

Q1、Q2：开关元件

R11、R12、R13、R14、R15、R16、R17、R18、R19、R20、Rb1、Rb2、Ris、Rls1、Rls2：电阻

RSFF1、RSFF2、RSFF3、RSFF4：RS触发器

S1、S2：次级线圈

SR1：并联稳压器

SW1、SW2：开关

T1：变压器

具体实施方式

以下，参照附图对本发明的实施方式进行详细说明。应予说明，在以下的说明中，有时电路的端子名与该端子处的电压、信号等使用相同符号。

图1是示出具备应用了本发明的控制装置的DC-DC转换器的开关电源装置的构成例的电路图，图2是示出本发明的实施方式的谐振型转换器的控制装置的构成例的功能框图。

本实施方式的开关电源装置具备功率因数校正电路(PFC)1和DC-DC转换器2，在功率因数校正电路1与DC-DC转换器2之间配置有大容量电容器C1。

功率因数校正电路1在其输入端子连接有交流电源10，并在输出端子连接有大容量电容器C1，功率因数校正电路1对交流电压进行整流和升压，生成直流电压Vi作为大容量电容器C1的充电电压。该直流电压Vi成为DC-DC转换器2的直流输入电压。

在DC-DC转换器2中，大容量电容器C1的正极端子和负极端子与将高侧的开关元件Q1和低侧的开关元件Q2串联连接而成的半桥电路连接。在该实施方式中，开关元件Q1、Q2使用N沟道MOSFET。

开关元件Q1、Q2的共同的连接点与变压器T1的初级线圈P1的一个端子连接，初级线圈P1的另一个端子介由谐振电容器C6而连接于地。这里，变压器T1的漏电感成分和谐振电容器C6构成谐振电路。应予说明，也可以不利用漏电感，而在谐振电容器C6上串联连接不同于构成变压器T1的电感的另一个电感，并将该电感作为谐振电路的谐振电抗。

变压器T1的次级线圈S1的一个端子连接于二极管D3的阳极端子，次级线圈S2的一个端子连接于二极管D4的阳极端子。二极管D3、D4的阴极端子都连接于输出电容器Co的正极端子和输出端子11p。输出电容器Co的负极端子连接于次级线圈S1、S2的共同的连接点和输出端子11n。次级线圈S1、S2、二极管D3、D4和输出电容器Co构成对在次级线圈S1、S2产生的交流电压进行整流、平滑而将其转换为直流的输出电压Vo的电路，并构成DC-DC转换器2的输出电路。

控制IC(Integrated Circuit：集成电路)12是控制DC-DC转换器2的控制部。控制IC12具有与大容量电容器C1的正极端子连接的VH端子、连接于地的GND端子、检测输入的直流电压Vi的BO端子。BO端子连接于电阻Rb1的一个端子和电阻Rb2的一个端子，电阻Rb1的另一个端子连接于大容量电容器C1的正极端子，电阻Rb2的另一个端子连接于大容量电容器C1的负极端子。电阻Rb1、Rb2构成对输入的直流电压Vi进行分压，并将分压得到的电压提供给BO端子的分压电路。

控制IC12还具有介由电阻R11而连接于开关元件Q1的栅极端子的HO端子和介由电阻R12而连接于开关元件Q2的栅极端子的LO端子。控制IC12还具有高侧电源用的VB端子、高侧基准电位的VS端子、控制IC12的电源用的VCC端子、谐振电压检测用的VW端子、反馈输出电压Vo的信息的FB端子和谐振电流检测用的IS端子。

在控制IC12的VB端子与VS端子之间连接有电容器C5，VS端子连接于开关元件Q1、Q2的共同的连接点。VCC端子连接于电容器C3的正极端子，电容器C3的负极端子连接于地。VCC端子还连接于二极管D2的阳极端子，该二极管D2的阴极端子连接于VB端子。VCC端子还连接于电流限制用的电阻R13的一个端子，电阻R13的另一个端子连接于二极管D1的阴极端子。二极管D1的阳极端子连接于变压器T1的辅助线圈P2的一个端子，辅助线圈P2的另一个端子连接于地。由此，电容器C3在该DC-DC转换器2启动后，储存在该辅助线圈P2感应的电流而作为控制IC12的电源。

变压器T1的辅助线圈P2的一个端子还连接于电阻R14的一个端子，电阻R14的另一个端子连接于电阻R15的一个端子，电阻R15的另一个端子连接于地。电阻R14和电阻R15的共同的连接点连接于控制IC12的VW端子，将谐振电压检测信号提供给VW端子。变压器T1的初级线圈P1的另一个端子与谐振电容器C6之间的连接点连接于电容器Cis的一个端子，电容器Cis的另一个端子连接于电阻Ris的一个端子，电阻Ris的另一个端子连接于地。电容器Cis和电阻Ris的共同的连接点连接于控制IC12的IS端子。由此，在谐振电容器C6流通的谐振电流被电容器Cis和电阻Ris的串联电路分流，该分流出来的电流被电阻Ris转换为电压，并作为谐振电流检测信号提供给控制IC12的IS端子。

输出电容器Co的正极端子介由电阻R16而连接于光电耦合器PC1的发光二极管的阳极端子，发光二极管的阴极端子连接于并联稳压器SR1的阴极端子。在发光二极管的阳极端子和阴极端子之间连接有电阻R17。并联稳压器SR1的阳极端子连接于输出端子11n。并联稳压器SR1具有参考端子，该参考端子连接于在输出电容器Co的正极端子与负极端子之间串联连接的电阻R18、R19的连接点。并联稳压器SR1在参考端子与阴极端子之间连接有电阻R20和电容器C11的串联电路。该并联稳压器SR1是使通过电阻R18、R19对输出电压Vo(输出电容器Co的两端电压)进行分压而得到的电位与内置的基准电压之差所对应的电流在光电耦合器PC1的发光二极管流通的器件。由此，在发光二极管流通有与输出电压Vo相对于目标电压的误差相当的电流。光电耦合器PC1的光电晶体管的集电极端子连接于控制IC12的FB端子，发射极端子连接于地，并在集电极端子和发射极端子之间连接有电容器C2。应予说明，FB端子介由未图示的电阻而被上拉为未图示的内部基准电压。

如图2所示，控制IC12具备开关导通关断控制电路21、强制关断控制电路22、高侧驱动电路23、低侧驱动电路24、启动电路25和稳压器26。

控制IC12的VH端子连接于启动电路25的输入端子，启动电路25的输出端子连接于VCC端子、开关导通关断控制电路21、低侧驱动电路24和稳压器26。稳压器26生成内部电源的电压VDD，并将其提供给开关导通关断控制电路21和强制关断控制电路22。

FB端子连接于开关导通关断控制电路21的输入端子，开关导通关断控制电路21的高侧输出端子连接于高侧驱动电路23的输入端子而提供高侧驱动信号hi_pre。开关导通关断控制电路21的低侧输出端子连接于低侧驱动电路24的输入端子而提供低侧驱动信号lo_pre。高侧驱动电路23的输出端子连接于HO端子，低侧驱动电路24的输出端子连接于LO端子。高侧驱动电路23还连接于高侧的电源用的VB端子和成为高侧的基准电位的VS端子。

VW端子、IS端子和BO端子连接于强制关断控制电路22的输入端子，强制关断控制电路22的输出端子连接于开关导通关断控制电路21的输入端子，并提供强制关断信号fto。强制关断控制电路22还连接于开关导通关断控制电路21的高侧输出端子和低侧输出端子，接受高侧驱动信号hi_pre和低侧驱动信号lo_pre。

根据这样的DC-DC转换器2，如果大容量电容器C1的充电电压变高，则在控制IC12中，首先，启动电路25动作而从其输出端子输出对电容器C3进行充电的电流。该电流介由VCC端子对连接于VCC端子的电容器C3进行充电而生成电压VCC。并且，利用稳压器26从电压VCC生成恒定电压的电压VDD，并提供给开关导通关断控制电路21和强制关断控制电路22。如果电压VCC和电压VDD被确立，且DC-DC转换器2开始开关动作，则VCC端子的电压由从变压器T1的辅助线圈P2提供的电流来维持。

开关导通关断控制电路21接受输入到FB端子的输出电压Vo的信息而控制高侧驱动信号hi_pre和低侧驱动信号lo_pre的导通宽度，以使输出电压Vo成为预定的恒定值的方式进行控制。

强制关断控制电路22在BO端子接收输入电压检测信号，在VW端子接收谐振电压检测信号，并在IS端子接收谐振电流检测信号。在VW端子接收到的谐振电压检测信号确定谐振电流变化的方向(增大的方向或减小的方向)，在IS端子接收到的谐振电流检测信号确定将高侧驱动信号hi_pre和低侧驱动信号lo_pre强制关断的时刻。BO端子的输入电压检测信号确定将高侧驱动信号hi_pre和低侧驱动信号lo_pre关断时的阈值。

因此，强制关断控制电路22在VW端子的信号减小时，在VW端子的信号低于第一固定阈值且IS端子的信号低于第一可变阈值时，将高侧驱动信号hi_pre关断。此外，强制关断控制电路22在VW端子的信号上升时，在VW端子的信号高于比第一固定阈值小的第二固定阈值且IS端子的信号高于比第一可变阈值小的第二可变阈值时，将低侧驱动信号lo_pre关断。这里，对于第一可变阈值和第二可变阈值而言，依赖于BO端子的输入电压检测信号的值即输入的直流电压Vi的值而变化，在直流电压Vi高时，第一可变阈值和第二可变阈值被设定得高，在直流电压Vi变低时，第一可变阈值和第二可变阈值被设定得低。应予说明，第一可变阈值和第二可变阈值被设定得低的范围是DC-DC转换器2能够维持预定的输出电压Vo的范围。由此，在直流电压Vi高时，第一可变阈值和第二可变阈值被设定得高，因此能够可靠地防止谐振偏移。另一方面，如果直流电压Vi变低，则第一可变阈值和第二可变阈值被设定得低，直到IS端子的信号达到第一可变阈值和第二可变阈值为止要花费时间，并相应地延迟执行强制关断，因此能够延长保持时间。

接下来，对强制关断控制电路22和开关导通关断控制电路21的具体的构成例进行说明。

图3是示出强制关断控制电路的构成例的电路图，图4是示出强制关断控制电路的阈值电压计算部的输入输出关系的图，图5是强制关断信号的生成时序图。

如图3所示，在强制关断控制电路22中，VW端子与比较器COMP1的反相输入端子和比较器COMP2的非反相输入端子连接。比较器COMP1的非反相输入端子被施加有高侧用的固定的阈值电压Vthvwh(第一固定阈值)，比较器COMP1的输出端子连接于D触发器DFF1的时钟输入端子C。比较器COMP2的反相输入端子被施加有低侧用的固定的阈值电压Vthvwl(第二固定阈值)，比较器COMP2的输出端子连接于D触发器DFF2的时钟输入端子C。

D触发器DFF1、DFF2的输入端子D分别被施加有内部电源的电压VDD。D触发器DFF1的输出端子Q连接于复位优先的RS触发器RSFF1的置位输入端子S。D触发器DFF2的输出端子Q连接于复位优先的RS触发器RSFF2的置位输入端子S。在D触发器DFF1的复位输入端子R和RS触发器RSFF1的第一复位输入端子R1输入开关导通关断控制电路21所输出的低侧驱动信号lo_pre。在D触发器DFF2的复位输入端子R和RS触发器RSFF2的第一复位输入端子R1输入开关导通关断控制电路21所输出的高侧驱动信号hi_pre。

IS端子介由电平转换电路32而与比较器COMP3的非反相输入端子和比较器COMP4的反相输入端子连接。应予说明，在后面进行说明前看做没有电平转换电路32，因此将电平转换电路的输出的信号设为与IS端子的电压相同而进行以下的说明。比较器COMP3的输出端子连接于RS触发器RSFF1的第二复位输入端子R2，比较器COMP4的输出端子连接于RS触发器RSFF2的第二复位输入端子R2。

在比较器COMP3的反相输入端子和比较器COMP4的非反相输入端子分别输入有根据直流电压Vi而可变的阈值电压Vthish(第一可变阈值)、Vthisl(第二可变阈值)。即，BO端子连接于模拟-数字转换器ADC的输入端子，模拟-数字转换器ADC的输出端子连接于阈值电压计算部31的输入端子。阈值电压计算部31的高侧用输出端子连接于数字-模拟转换器DAC1的输入端子，阈值电压计算部31的低侧用输出端子连接于数字-模拟转换器DAC2的输入端子。数字-模拟转换器DAC1的输出端子连接于比较器COMP3的反相输入端子，数字-模拟转换器DAC2的输出端子连接于比较器COMP4的非反相输入端子。应予说明，模拟-数字转换器ADC和数字-模拟转换器DAC1、DAC2在该实施方式中将分辨率设为10位。

RS触发器RSFF1、RSFF2的输出端子Q分别连接于逻辑或电路OR1的输入端子，逻辑或电路OR1的输出端子连接于输出强制关断信号fto的强制关断控制电路22的输出端子。

这里，阈值电压计算部31根据图4所示的关系，基于输入到BO端子的电压Vbo而计算出高侧用的阈值电压Vthish和低侧用的阈值电压Vthisl。在图4中，横轴表示利用由电阻Rb1、Rb2构成的分压电路将直流电压Vi进行分压而得到的电压Vbo，纵轴表示由阈值电压计算部31计算出的谐振电流比较用的阈值电压Vthis(将阈值电压Vthish和阈值电压Vthisl统称为阈值电压Vthis)。

阈值电压计算部31在电压Vbo的预定的电压范围内输出根据电压Vbo而可变的阈值电压Vthis，并在该预定的电压范围外输出不根据电压Vbo而变化的阈值电压Vthis。

即，高侧用的阈值电压Vthish在电压Vbo处于Vbo2<Vbo<Vbo1的关系时，成为：

【数学式1】

在电压Vbo为Vbo≥Vbo1时，成为：

Vthish＝Vthish1 (2)

在电压Vbo为Vbo≤Vbo2时，成为：

Vthish＝Vthish2 (3)。

另一方面，低侧用的阈值电压Vthisl在电压Vbo处于Vbo2<Vbo<Vbo1的关系时，成为：

【数学式2】

在电压Vbo为Vbo≥Vbo1时，成为：

Vthisl＝Vthisl1 (5)

在电压Vbo为Vbo≤Vbo2时，成为：

Vthisl＝Vthisl2 (6)。

这里，若举一数值例，则就直流电压Vi而言，Vbo1相当于规定的电压的400伏(V)，Vbo2相当于在失去电源时进行了下降时的260V。此外，高侧用的阈值电压Vthish1和低侧用的阈值电压Vthisl1的绝对值为1V，高侧用的阈值电压Vthish2和低侧用的阈值电压Vthisl2的绝对值为0.5V。由此，谐振电流比较用的阈值电压Vthis在直流电压Vi高时被设定得高，在直流电压Vi低时被设定得低。

接下来，参照图5对以上的构成的强制关断控制电路22的动作进行说明。在图5中，谐振电压信号比较用的阈值电压Vthvwh、Vthvwl为固定值，谐振电流信号比较用的阈值电压Vthish、Vthisl具有由阈值电压计算部31计算出的可变的值。

首先，在高侧驱动信号hi_pre为高(H)电平，低侧驱动信号lo_pre为低(L)电平时，IS端子的谐振电流检测信号处于比高侧用的阈值电压Vthish高的状态。因此，比较器COMP3输出H电平的信号，将RS触发器RSFF1复位，D触发器DFF2和RS触发器RSFF2根据高侧驱动信号hi_pre而被复位。

这里，如果VW端子的谐振电压检测信号低于阈值电压Vthvwh，则比较器COMP1的输出端子成为H电平。由此，对于D触发器DFF1而言，输入到时钟输入端子C的信号上升，因此在该上升时刻将电压VDD(H电平的信号)锁存，并在输出端子Q输出H电平的信号。虽然该H电平的信号被输入到RS触发器RSFF1的置位输入端子S，但是由于RS触发器RSFF1根据比较器COMP3的输出信号而被优先复位，所以其输出端子Q保持在L电平。此外，由于RS触发器RSFF2也根据高侧驱动信号hi_pre而被复位，所以其输出端子Q保持在L电平。因此，逻辑或电路OR1所输出的强制关断信号fto为L电平。

其后，如果IS端子的谐振电流检测信号低于高侧用的阈值电压Vthish，则比较器COMP3输出L电平的信号。由此，RS触发器RSFF1的第一复位输入端子R1和第二复位输入端子R2都成为L电平。此时，RS触发器RSFF1的复位被解除，并根据输入到其置位输入端子S的H电平的信号而被置位，在输出端子Q输出H电平的信号。由此，逻辑或电路OR1输出H电平的强制关断信号fto，接受到该信号的开关导通关断控制电路21在该时刻将H电平的高侧驱动信号hi_pre强制地设为L电平。

H电平的强制关断信号fto在低侧驱动信号lo_pre变为H电平而RS触发器RSFF1被复位的时刻变为L电平。

同样地，在高侧驱动信号hi_pre为L电平，并且低侧驱动信号lo_pre为H电平时，IS端子的谐振电流检测信号处于比低侧用的阈值电压Vthisl低的状态(但是，绝对值比低侧用的阈值电压Vthisl的绝对值大)。因此，比较器COMP4输出H电平的信号，将RS触发器RSFF2复位，D触发器DFF1和RS触发器RSFF1根据低侧驱动信号lo_pre而被复位。

这里，如果VW端子的谐振电压检测信号变得高于阈值电压Vthvwl，则比较器COMP2的输出端子变为H电平。由此，D触发器DFF2中，输入到时钟输入端子C的信号上升，因此在该上升时刻将电压VDD(H电平的信号)锁存，并在输出端子Q输出H电平的信号。虽然该H电平的信号输入到RS触发器RSFF2的置位输入端子S，但是由于RS触发器RSFF2根据比较器COMP4的输出信号而被优先复位，所以其输出端子Q保持在L电平。此外，由于RS触发器RSFF1也根据低侧驱动信号lo_pre而被复位，所以其输出端子Q保持在L电平。因此，逻辑或电路OR1所输出的强制关断信号fto为L电平。

其后，如果IS端子的谐振电流检测信号变得高于低侧用的阈值电压Vthisl，则比较器COMP4输出L电平的信号。由此，RS触发器RSFF2的第一复位输入端子R1和第二复位输入端子R2都成为L电平。此时，RS触发器RSFF2由于在其置位输入端子S输入有H电平的信号，所以被置位，在输出端子Q输出H电平的信号。由此，逻辑或电路OR1输出H电平的强制关断信号fto，接受到该信号的开关导通关断控制电路21在该时刻将H电平的低侧驱动信号lo_pre强制地设为L电平。

H电平的强制关断信号fto在高侧驱动信号hi_pre变为H电平而将RS触发器RSFF2复位的时刻变为L电平。

应予说明，在未引起谐振偏移的通常动作中，由于在输出强制关断信号fto之前高侧驱动信号hi_pre或低侧驱动信号lo_pre变为高电平而再次将D触发器DFF1或DFF2复位，所以不会输出强制关断信号fto。

强制关断控制电路22在反复执行以上的动作的同时，使高侧用的阈值电压Vthish和低侧用的阈值电压Vthisl根据输入的直流电压Vi的变化而可变。

图6是示出开关导通关断控制电路的构成例的电路图，图7是基于FB端子电压的关断时的时序图，图8是强制关断时的时序图。

如图6所示，开关导通关断控制电路21中，FB端子连接于比较器COMP5的反相输入端子。比较器COMP5的非反相输入端子连接于恒定电流源Ios的一个端子与电容器Cos的一个端子之间的连接点，接受电容器Cos的充电电压Vos。恒定电流源Ios的另一个端子接受电压VDD，电容器Cos的另一个端子连接于地。在电容器Cos上并联连接有开关SW1。这里，比较器COMP5、恒定电流源Ios、电容器Cos和开关SW1构成确定高侧驱动信号hi_pre和低侧驱动信号lo_pre的导通宽度即关断的时刻的电路。

比较器COMP5的输出端子连接于逻辑或电路OR2的第一输入端子。逻辑或电路OR2的第二输入端子连接于接受从强制关断控制电路22输出的强制关断信号fto的端子。逻辑或电路OR2的输出端子连接于复位优先的RS触发器RSFF3的置位输入端子S。

RS触发器RSFF3的输出端子Q与开关SW1的控制输入端子、反相器电路INV3的输入端子和单触发电路OS2的输入端子连接，并输出信号Td。反相器电路INV3的输出端子连接于单触发电路OS1的输入端子。

反相器电路INV3的输出端子连接于开关SW2的控制输入端子。开关SW2的一个端子与恒定电流源Itd的一个端子、电容器Ctd的一个端子和反相器电路INV1的输入端子连接，反相器电路INV1接受电容器Ctd的充电电压Vtd。恒定电流源Itd的另一个端子接受电压VDD，电容器Ctd的另一个端子和开关SW2的另一个端子连接于地。反相器电路INV1的输出端子连接于反相器电路INV2的输入端子，反相器电路INV2的输出端子连接于RS触发器RSFF3的第二复位输入端子R2。这里，恒定电流源Itd、开关SW2、电容器Ctd、反相器电路INV1、INV2构成确定死区时间即从高侧驱动信号hi_pre和低侧驱动信号lo_pre的一方关断(成为L电平的信号)起到另一方导通(成为H电平的信号)为止的时间的电路。

RS触发器RSFF3的第一复位输入端子R1连接于迟滞比较器COMP6的输出端子。迟滞比较器COMP6的反相输入端子接受该控制IC12的电源电压VCC，迟滞比较器COMP6的非反相输入端子接受阈值电压Vthvcch、Vthvccl。该迟滞比较器COMP6构成低电压误动作防止(UVLO：Under Voltage Lock Out：欠压锁定)电路以使得在电压VCC下降而下降到控制IC12的内部电路能够动作的电压以下时不引起异常动作。

单触发电路OS1的输出端子连接于RS触发器RSFF4的置位输入端子S，并输出将RS触发器RSFF4置位的导通触发信号on_trg。单触发电路OS2的输出端子连接于RS触发器RSFF4的复位输入端子R，并输出将RS触发器RSFF4复位的关断触发信号off_trg。RS触发器RSFF4的输出端子Q连接于逻辑与电路AND1、AND2的第一输入端子。

单触发电路OS2的输出端子还连接于反相器电路INV4的输入端子。反相器电路INV4的输出端子连接于D触发器DFF3的时钟输入端子C。D触发器DFF3的输入端子D连接于反相器电路INV5的输出端子，反相器电路INV5的输入端子连接于D触发器DFF3的输出端子Q。D触发器DFF3的输出端子Q还与逻辑与电路AND1的第二输入端子和反相器电路INV6的输入端子连接，并输出驱动选择信号dri_sel。反相器电路INV6的输出端子连接于逻辑与电路AND2的第二输入端子。逻辑与电路AND1的输出端子构成输出高侧驱动信号hi_pre的开关导通关断控制电路21的输出端子。逻辑与电路AND2的输出端子构成输出低侧驱动信号lo_pre的开关导通关断控制电路21的输出端子。D触发器DFF3的复位输入端子R连接于迟滞比较器COMP6的输出端子。

接下来，参照图7对该开关导通关断控制电路21的动作进行说明。首先，如果电容器Cos的充电电压Vos变得高于FB端子的电压，则比较器COMP5介由逻辑或电路OR2而将RS触发器RSFF3置位。由此，从RS触发器RSFF3输出H电平的信号Td。该信号Td被输入到单触发电路OS2，单触发电路OS2输出与信号Td的上升沿同步地上升的具有预定的导通宽度的关断触发信号off_trg。该关断触发信号off_trg将RS触发器RSFF4复位，RS触发器RSFF4向逻辑与电路AND1、AND2的第一输入端子提供L电平的信号。由此，逻辑与电路AND1、AND2所输出的高侧驱动信号hi_pre和低侧驱动信号lo_pre变为L电平。

如果信号Td变为H电平，则开关SW1导通(接通)而将电容器Cos的电荷释放。此外，由于反相器电路INV3的输出变为L电平，所以开关SW2关断(断开)，开始电容器Ctd的充电，其充电电压Vtd上升。如果充电电压Vtd上升而变得高于反相器电路INV1的阈值电压，则反相器电路INV1的输出变为L电平，反相器电路INV2的输出变为H电平。该H电平的信号将RS触发器RSFF3复位而使其输出信号Td为L电平。该L电平的信号Td被反相器电路INV3进行逻辑反转而被输入到单触发电路OS1，单触发电路OS1输出与反相器电路INV3的输出信号的上升沿即信号Td的下降沿同步地上升的预定的导通宽度的导通触发信号on_trg。该导通触发信号on_trg将RS触发器RSFF4置位，RS触发器RSFF4向逻辑与电路AND1、AND2的第一输入端子提供H电平的信号。由此，逻辑与电路AND1、AND2将输入到其第二输入端子的驱动选择信号dri_sel或其逻辑反转信号作为高侧驱动信号hi_pre和低侧驱动信号lo_pre而输出。

此外，如果信号Td变为L电平，则开关SW2导通(接通)而将电容器Ctd的电荷释放，并且开关SW1关断(断开)，开始电容器Cos的充电，其充电电压Vos上升。在充电电压Vos达到FB端子的电压的时刻，比较器COMP5的输出状态反转，在RS触发器RSFF3的置位输入端子S输入H电平的信号。在该时刻，由于RS触发器RSFF3的第二复位输入端子R2为L电平，所以RS触发器RSFF3输出H电平的信号Td。

由于信号Td变为H电平，所以单触发电路OS2输出关断触发信号off_trg。该关断触发信号off_trg被反相器电路INV4进行逻辑反转而输入到D触发器DFF3的时钟输入端子C。由此，D触发器DFF3与关断触发信号off_trg的下降沿同步地将反相器电路INV5的输出状态锁存。即，在D触发器DFF3的输出状态为L电平时，将H电平的信号锁存，输出H电平的信号。相反地，在D触发器DFF3的输出状态为H电平时，将被反相器电路INV5进行逻辑反转而得到的L电平的信号锁存，输出L电平的信号。该D触发器DFF3的输出信号作为驱动选择信号dri_sel而输入到逻辑与电路AND1，并作为高侧驱动信号hi_pre而从逻辑与电路AND1输出。此外，利用反相器电路INV6将D触发器DFF3的输出的驱动选择信号dri_sel进行逻辑反转而得到的信号被输入到逻辑与电路AND2，并作为低侧驱动信号lo_pre而从逻辑与电路AND2输出。

应予说明，在迟滞比较器COMP6检测出电压VCC的异常下降时，迟滞比较器COMP6输出H电平的信号，将RS触发器RSFF3和D触发器DFF3强制复位。

这里，对从强制关断控制电路22接收到强制关断信号fto的情况进行说明。逻辑或电路OR2从比较器COMP5接收通过FB端子的电压来控制导通宽度的信号，并接收来自强制关断控制电路22的强制关断信号fto，向RS触发器RSFF3输入置位信号。因此，RS触发器RSFF3响应于控制导通宽度的信号和强制关断信号fto中的先变为H电平的信号而被置位。

这里，如果在电容器Cos的充电电压Vos达到FB端子的电压之前被输入强制关断信号fto，则RS触发器RSFF3输出与强制关断信号fto的上升沿同步地上升的信号Td。如图8所示，此后的死区时间的设定和导通的时刻与通常控制时相同。

接下来，对图3所示的电平转换电路32进行说明。

图9是示出电平转换电路的构成例的电路图。首先，虽然通过谐振电流的分流流通于电阻Ris而产生输入到IS端子的电压，但是根据谐振电流的朝向，该电压可正可负。控制IC12如果是被提供负电压电源的器件则能够应对负电压的输入，但如果不是被提供负电压电源的器件则如果输入变为负电压就会产生闩锁。电平转换电路32是将电压IS电平转换(电平上升)而转换为始终是正电压的电压IS2的电路，以使得即使控制IC12不是被提供负电压电源的器件也不发生闩锁而能够处理输入到IS端子的可正可负的电压(该电压也示为IS)。

如图9所示，电平转换电路32介由由电阻Rls1、Rls2构成的串联电路而将IS端子连接于电压VDD的内部电源，并将电阻Rls1与Rls2之间的连接点的电位IS2作为电平转换电路32的输出信号。这里，输出信号的电压IS2为以下的式子。

【数学式3】

在使用电平转换电路32的情况下，将利用上述(1)～(6)式求出的Vthish、Vthisl代入到(7)式的IS而得到的值与IS2进行比较即可。

此外，输入到VW端子的谐振电压检测信号也是可正可负的电压，因此，在控制IC12不处理负电压的情况下，与IS端子同样地，设置与VW端子连接的电平转换(电平上升)电路，对于与VW端子的电压进行比较的阈值电压，只要进行与(7)式同样的转换即可。

关于上述内容仅是示出本发明的原理的示例。对本领域技术人员来说，还能够进行大量的变形、变更，本发明并不限于上述示出并说明的准确的构成和应用例，对应的所有变形例和等价物都看作是由所附的权利要求及其等价物所限定的本发明的范围。

Claims

1.一种谐振型转换器的控制装置，其特征在于，所述谐振型转换器以大容量电容器的直流电压为输入，

所述谐振型转换器的控制装置具备强制关断控制电路，所述强制关断控制电路被输入将在所述谐振型转换器流通的谐振电流进行分流并转换为电压而得的谐振电流检测信号，如果所述谐振电流检测信号落入第一可变阈值与小于所述第一可变阈值的第二可变阈值之间，则输出强制关断信号，并且能够根据将所述大容量电容器的直流电压进行分压而输入的输入电压来改变所述第一可变阈值和所述第二可变阈值。

2.根据权利要求1所述的谐振型转换器的控制装置，其特征在于，

所述强制关断控制电路在所述输入电压的预定的变化范围内，在所述输入电压为规定的电压以上时将所述第一可变阈值和所述第二可变阈值分别设定为与第一谐振电流值和符号与所述第一谐振电流值相反的第二谐振电流值相当的阈值，并随着所述输入电压变得低于规定的电压而将所述第一可变阈值和所述第二可变阈值分别设定为与绝对值比所述第一谐振电流值小的电流值和绝对值比所述第二谐振电流值小的电流值相当的阈值。

3.根据权利要求2所述的谐振型转换器的控制装置，其特征在于，

所述强制关断控制电路将所述第一可变阈值和所述第二可变阈值的绝对值的可变的范围设为所述谐振型转换器能够维持预定的动作的范围。

4.根据权利要求2所述的谐振型转换器的控制装置，其特征在于，

所述强制关断控制电路被输入检测所述谐振型转换器的谐振电压而得的谐振电压检测信号，并且如果在所述谐振电压检测信号减小时所述谐振电压检测信号超过第一固定阈值则将所述强制关断信号的输出设为有效，或者如果在所述谐振电压检测信号上升时所述谐振电压检测信号超过第二固定阈值则将所述强制关断信号的输出设为有效。

5.根据权利要求4所述的谐振型转换器的控制装置，其特征在于，

所述强制关断控制电路具有：

第一比较器，将所述谐振电压检测信号与所述第一固定阈值进行比较；

第二比较器，将所述谐振电压检测信号与所述第二固定阈值进行比较；

第一D触发器，在时钟输入端接受到所述第一比较器的输出时将高电平的信号锁存，并接受对构成DC-DC转换器的半桥电路的低侧用开关元件进行驱动的低侧驱动信号而被复位；

第二D触发器，在时钟输入端接受到所述第二比较器的输出时将高电平的信号锁存，并接受对所述半桥电路的高侧用开关元件进行驱动的高侧驱动信号而被复位；

第一RS触发器，在置位输入端接受所述第一D触发器的输出，并在第一复位输入端接受所述低侧驱动信号；

第二RS触发器，在置位输入端接受所述第二D触发器的输出，并在第一复位输入端接受所述高侧驱动信号；

逻辑或电路，被输入所述第一RS触发器的输出和所述第二RS触发器的输出，并输出所述强制关断信号；

模拟-数字转换器，将对所述输入电压进行分压而得的信号转换为数字信号；

计算部，接受所述模拟-数字转换器的输出而计算出与所述输入电压对应的高侧用阈值和低侧用阈值；

第三比较器，将所述谐振电流检测信号与所述高侧用阈值进行比较，并且输出端连接于所述第一RS触发器的第二复位输入端；以及

第四比较器，将所述谐振电流检测信号与所述低侧用阈值进行比较，并且输出端连接于所述第二RS触发器的第二复位输入端。

6.根据权利要求1所述的谐振型转换器的控制装置，其特征在于，

所述谐振电流检测信号是使将在所述谐振型转换器流通的谐振电流分流而得到的电流流通于电流检测电阻，并通过电平转换电路将由所述电流检测电阻生成的电压进行电平转换而得到的信号。

7.根据权利要求6所述的谐振型转换器的控制装置，其特征在于，

所述第一可变阈值和所述第二可变阈值与通过所述电平转换电路分别将绝对值相等且符号相反的电流进行电平转换而得到的值相当。