WO2019172283A1 - 高周波回路 - Google Patents

高周波回路 Download PDF

Info

Publication number
WO2019172283A1
WO2019172283A1 PCT/JP2019/008708 JP2019008708W WO2019172283A1 WO 2019172283 A1 WO2019172283 A1 WO 2019172283A1 JP 2019008708 W JP2019008708 W JP 2019008708W WO 2019172283 A1 WO2019172283 A1 WO 2019172283A1
Authority
WO
WIPO (PCT)
Prior art keywords
line
amplifier
node
power distributor
impedance
Prior art date
Application number
PCT/JP2019/008708
Other languages
English (en)
French (fr)
Inventor
勝利 徳田
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2019172283A1 publication Critical patent/WO2019172283A1/ja
Priority to US17/014,342 priority Critical patent/US11476810B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Amplifiers (AREA)

Abstract

高周波回路（１）は、増幅器（１０）と、増幅器（１０）の出力側に接続された整合回路（２０）と、整合回路（２０）の出力側に接続された電力分配器（３０）とを備える。電力分配器（３０）は、整合回路（２０）に接続される入力ノード（ｎｉ）、ならびに、入力ノード（ｎｉ）にそれぞれ接続されるコイル状の第１線路（４１）および第２線路（４２）を有する差動インダクタ（４０）と、第１線路（４１）の出力側のノード（ｎ１）および第２線路（４２）の出力側のノード（ｎ２）を接続する抵抗素子（５０）とを備える。第１線路（４１）および第２線路（４２）は、コイルの巻方向が逆で、かつ、互いに同じコイル軸（Ｊ）を有している。

Description

高周波回路
　本発明は、増幅器と電力分配器とを備える高周波回路に関する。
　携帯端末等に内蔵される通信装置には、増幅器を備える高周波回路が用いられる。この高周波回路の一例として、特許文献１には、入力された高周波信号を増幅するＬＮＡ（ローノイズアンプ）と、ＬＮＡから出力された信号を２つの出力信号に分配する電力分配器（スプリッタ）とを備える高周波回路が記載されている。また、特許文献２には、入力された高周波信号を２つの経路に分岐し、各経路に設けられたインダクタを介して信号を出力する電力分配回路が記載されている。
特開２０１２－１７０１２１号公報 特開２００２－６４３５３号公報
　しかしながら特許文献１に記載されている高周波回路では、ＬＮＡから出力された信号を、複数の抵抗を用いて２つの出力信号に分配しているので、信号の電力損失が大きくなるという問題がある。また、特許文献１に記載の高周波回路にて、特許文献１に記載の電力分配器の代わりに特許文献２に記載されている電力分配回路を用いれば電力損失を低減できるが、２つ以上のインダクタが必要となるので電力分配回路の面積が大きくなり、高周波回路が大型化するという問題がある。
　そこで、本発明は、増幅器と電力分配器とを備える高周波回路において、信号の電力損失を抑制し、また、高周波回路を小型化することを目的とする。
　上記目的を達成するために、本発明の一態様に係る高周波回路は、増幅器と、前記増幅器の出力側に接続された整合回路と、前記整合回路の出力側に接続された電力分配器とを備える高周波回路であって、前記電力分配器は、前記整合回路に接続される入力ノード、ならびに、前記入力ノードにそれぞれ接続されるコイル状の第１線路および第２線路を有する差動インダクタと、前記第１線路の出力側のノードおよび前記第２線路の出力側のノードを接続する抵抗素子とを備え、前記第１線路および前記第２線路は、コイルの巻方向が逆で、かつ、互いに同じコイル軸を有している。
　これにより、抵抗を用いることなく電力分配器を構成できるため、高周波回路における信号の電力損失を抑制することができる。
　また、第１線路および第２線路のコイルの巻方向を逆にし、かつ、互いに同じコイル軸を有する構造とすることで、第１線路および第２線路を互いに近づけて配置することができ、電力分配器を構成するインダクタの面積を小さくすることができる。これにより、高周波回路を小型化することができる。
　また、前記第１線路および前記第２線路は、互いに交差する交差部を少なくとも１箇所有していてもよい。
　このように、第１線路および第２線路が、互いに交差する交差部を有することで、第１線路および第２線路を互いに、より近づけて配置することができ、電力分配器を構成するインダクタの面積を小さくすることができる。これにより、高周波回路を小型化することができる。
　また、前記増幅器、前記整合回路および前記電力分配器は、１つの半導体集積回路に集積されている。
　これによれば、高周波回路をより小型化することができる。
　また、前記電力分配器の出力側には高周波負荷が接続され、前記整合回路の出力側から前記電力分配器の入力側を見た場合のインピーダンスは、前記電力分配器の前記第１線路の出力側から前記高周波負荷側を見たインピーダンスと、前記電力分配器の前記第２線路の出力側から前記高周波負荷側を見たインピーダンスとの並列インピーダンスであり、かつ、前記電力分配器の入力側から前記整合回路の出力側を見た場合のインピーダンスと整合されていてもよい。
　このように、整合回路の出力側から電力分配器の入力側を見た場合のインピーダンスと、電力分配器の入力側から整合回路の出力側を見た場合のインピーダンスとを、電力分配器の第１線路の出力側から高周波負荷側を見たインピーダンスと、電力分配器の第２線路の出力側から高周波負荷側を見たインピーダンスとの並列インピーダンスの値にて整合させることで、当該並列インピーダンスの値に整合させるための余計な整合回路を追加することなく、増幅器と電力分配器との間のインピーダンス整合をとることができる。これにより、高周波回路をより小型化することができる。
　さらに、前記増幅器および前記整合回路をバイパスし、第１スイッチおよび減衰器を含むバイパス回路と、第２スイッチおよび第３スイッチと、を備え、前記第１スイッチおよび前記減衰器は、前記増幅器の入力側のノードと前記電力分配器の入力側のノードとを結ぶ経路上に直列に配置され、前記第１スイッチは、前記増幅器の入力側のノードに接続され、前記減衰器は、前記電力分配器の入力側のノードに接続され、前記第２スイッチは、前記バイパス回路が備えられた経路上において前記減衰器と前記電力分配器の入力側のノードとの間に接続され、前記第３スイッチは、前記増幅器および前記整合回路が備えられた経路上において前記整合回路と前記電力分配器の入力側のノードとの間に接続され、前記減衰器の出力側から前記電力分配器の入力側を見た場合のインピーダンスは、前記電力分配器の入力側から前記減衰器の出力側を見た場合のインピーダンスと整合されていてもよい。
　このように、減衰器の出力側から電力分配器の入力側を見た場合のインピーダンスと、電力分配器の入力側から減衰器の出力側を見た場合のインピーダンスとを整合させることで、減衰器をバイパス回路と電力分配器との間のインピーダンス整合回路として用いることができる。そのため、一般的にバイパス回路に備わることが多い減衰器の他に余計な整合回路を追加することなく、バイパス回路と電力分配器との間のインピーダンス整合をとることができ、高周波回路をより小型化することができる。
　また、例えば、減衰器の出力側から電力分配器の入力側を見た場合のインピーダンスと、電力分配器の入力側から減衰器の出力側を見た場合のインピーダンスとを、電力分配器の第１線路の出力側から高周波負荷側を見たインピーダンスと、電力分配器の第２線路の出力側から高周波負荷側を見たインピーダンスとの並列インピーダンスの値にて整合させた場合は、当該並列インピーダンスの値に整合させるための余計な整合回路を追加することなく、バイパス回路と電力分配器との間のインピーダンス整合をとることができる。これにより、高周波回路をより小型化することができる。
　また、電力分配器と減衰器との間に第２スイッチを備えることで、整合回路により増幅器と電力分配器との間のインピーダンス整合をとる場合に、電力分配器と減衰器との間の導通を切断することができ、増幅器と電力分配器との間のインピーダンス整合をよりとりやすくなる。さらに、電力分配器と整合回路との間に第３スイッチを備えることで、減衰器によりバイパス回路と電力分配器との間のインピーダンス整合をとる場合に、電力分配器と整合回路との間の導通を切断することができ、増幅器と電力分配器との間のインピーダンス整合をよりとりやすくなる。
　また、前記増幅器に電圧を印加する電圧入力端子をさらに備え、前記整合回路は、前記増幅器と前記電力分配器とを結ぶ経路上に直列に配置された複数のキャパシタと、前記増幅器と前記電圧入力端子との間において、前記電圧入力端子に対して互いに並列となるように接続された複数のインダクタとを備え、前記複数のインダクタのうちの１つのインダクタは、前記複数のキャパシタのうちの前記増幅器に最も近いキャパシタと前記増幅器との間のノードに接続され、前記複数のインダクタのうちの前記１つのインダクタと異なるインダクタは、前記複数のキャパシタのうちの互いに隣り合うキャパシタ間のノードに接続されていてもよい。
　このように、電圧入力端子に対して並列に接続された複数のインピーダンス素子（インダクタまたはキャパシタ）を備えることで、整合回路にて整合可能な周波数帯を広げることができ、高周波回路を広帯域化することができる。また、例えば１つのインダクタを用いて整合回路を形成する場合に比べて、インダクタンス値を小さくせずにインピーダンス整合することができ、増幅器のゲインが低くなることを抑制できる。
　また、前記増幅器は、ローノイズアンプであってもよい。
　これによれば、ローノイズアンプによって増幅された信号の電力損失を抑制することができる。また、ローノイズアンプを備える高周波回路を小型化することができる。
　本発明は、増幅器と電力分配器とを備える高周波回路において、信号の電力損失を抑制し、また、高周波回路を小型化することができる。
図１は、実施の形態１に係る高周波回路の回路構成図である。 図２は、実施の形態１の高周波回路の電力分配器を示す図である。 図３は、実施の形態１に高周波回路の電力分配器の一部拡大図である。 図４は、実施の形態２に係る高周波回路の回路構成図である。 図５は、実施の形態３に係る高周波回路の回路構成図である。
　以下、本発明の実施の形態について、実施の形態および図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。
　（実施の形態１）
　本実施の形態に係る高周波回路１は、例えば、複数のバンドを含む高周波信号を増幅し、増幅した信号を２つの出力信号に電力分配する回路である。複数のバンドとしては、例えば、ＷｉＦｉ（登録商標）における５ＧＨｚ帯のバンド、および、ＬＡＡ（Licensed-Assisted　Access　using　LTE）における５ＧＨｚ帯のバンドや、ＷｉＦｉにおける２ＧＨｚ帯のバンド、および、Ｂｌｕｅｔｏｏｔｈ（登録商標）におけるバンドが挙げられる。
　［高周波回路の回路構成］
　まず、実施の形態１の高周波回路１について、図１を参照しながら説明する。図１は、実施の形態１に係る高周波回路１の回路構成図である。
　高周波回路１は、増幅器１０と、整合回路２０と、電力分配器３０とを備えている。また、高周波回路１は、高周波信号が入力される入力ポートｐｉと、増幅器１０、整合回路２０および電力分配器３０を経た信号が出力される第１出力ポートｐ１および第２出力ポートｐ２とを備えている。
　増幅器１０の入力側は、配線を介して入力ポートｐｉに接続されている。増幅器１０は、入力ポートｐｉを介して入力された高周波信号を増幅して出力する。増幅器１０は、例えば、ＬＮＡである。
　整合回路２０は、増幅器１０の出力側に接続されている。整合回路２０は、増幅器１０と電力分配器３０とをインピーダンス整合させるための回路である。整合回路２０は、例えば、インダクタおよびキャパシタなどの整合素子によって構成される。
　電力分配器３０は、整合回路２０の出力側に接続されている。電力分配器３０は、整合回路２０から出力された信号を２つの出力信号に電力分配して出力する。電力分配された各信号は、第１出力ポートｐ１および第２出力ポートｐ２のそれぞれから出力される。なお、第１出力ポートｐ１および第２出力ポートｐ２、すなわち、電力分配器３０の出力側には、図示したように１以上の高周波負荷ｒＡおよびｒＢが接続される。高周波負荷とは、例えば、フィルタ、アンプ、減衰器、高周波スイッチ、インダクタ、キャパシタ、抵抗、ＲＦ信号処理回路およびベースバンド信号処理回路などである。図１には、高周波負荷ｒＡ、ｒＢの一例として、電力分配器３０の出力側に接続された抵抗が示されている。この高周波負荷ｒＡ、ｒＢは必ずしも高周波回路１の構成要素として高周波回路１に含まれる必要はない。
　電力分配器３０は、差動インダクタ４０と抵抗素子５０とを備えている。
　差動インダクタ４０は、整合回路２０に接続される入力ノードｎｉ、ならびに、入力ノードｎｉにそれぞれ接続されるコイル状の第１線路４１および第２線路４２を有している。第１線路４１および第２線路４２は、コイルの巻方向が逆で、かつ、互いに同じコイル軸を有している。
　第１線路４１の一方端は、入力ノードｎｉに接続され、他方端は第１線路４１の出力側の第１のノードｎ１に接続されている。第１のノードｎ１は、第１線路４１の出力端と第１出力ポートｐ１との間に位置するノードである。
　第２線路４２の一方端は、入力ノードｎｉに接続され、他方端は第２線路４２の出力側の第２のノードｎ２に接続されている。第２のノードｎ２は、第２線路４２の出力端と第２出力ポートｐ２との間に位置するノードである。以下、第１のノードｎ１、第２のノードｎ２のそれぞれを、ノードｎ１、ノードｎ２と呼ぶ場合がある。
　抵抗素子５０は、ノードｎ１およびノードｎ２間に配置され、ノードｎ１とノードｎ２とを接続する素子である。抵抗素子５０は、第１出力ポートｐ１から出力される信号と、第２出力ポートｐ２から出力される信号とのアイソレーションを確保するために設けられている。抵抗素子５０の抵抗値は、例えば、ノードｎ１およびノードｎ２におけるインピーダンスをそれぞれ５０Ωとする場合、その２倍である１００Ωに設定される。
　このように本実施の形態の高周波回路１では、電力分配器３０が差動インダクタ４０と抵抗素子５０とを用いて構成されている。例えば、従来技術のように複数の抵抗素子を用いて信号を電力分配すると、６ｄＢ程度の電力損失が生じることがある。それに対し、本実施の形態の高周波回路１では、インダクタを用いているため、高周波回路１における信号の電力損失を３ｄＢ程度に抑えることができる。
　高周波回路１において、整合回路２０の出力側から電力分配器３０の入力側を見た場合のインピーダンスは、電力分配器３０の第１線路４１の出力側から高周波負荷ｒＡ側を見た第１出力側インピーダンス、または、電力分配器３０の第２線路４２の出力側から高周波負荷ｒＢ側を見た第２出力側インピーダンスよりも小さい。これは、整合回路２０の出力側から電力分配器３０の入力側を見た場合のインピーダンスが、第１出力側インピーダンスと第２出力側インピーダンスとの合成インピーダンスである並列インピーダンスとなるためである。
　例えば、第１出力側インピーダンスと第２出力側インピーダンスとが同程度の場合、整合回路２０の出力側から電力分配器３０の入力側を見た場合のインピーダンスは、第１出力側インピーダンスまたは第２出力側インピーダンスの１／２程度である。具体的には、ノードｎ１から高周波負荷ｒＡ側を見た場合の第１出力側インピーダンスまたはノードｎ２から高周波負荷ｒＢ側を見た場合の第２出力側インピーダンスが５０Ωである場合、整合回路２０の出力側から入力ノードｎｉを見た場合のインピーダンスは２５Ωである。整合回路２０の出力側から入力ノードｎｉを見た場合のインピーダンスが、電力分配器３０の第１出力側インピーダンスおよび第２出力側インピーダンスの並列インピーダンスとなるのは、第１線路４１および第２線路４２が、互いの磁界を打ち消し合い、それぞれがインダクタ成分を有さない線路として見えるからである。
　また、高周波回路１において、電力分配器３０の入力側から整合回路２０の出力側を見た場合のインピーダンスは、整合回路２０の出力側から電力分配器３０の入力側を見た場合のインピーダンスと整合されている。例えば、整合回路２０の出力側から電力分配器３０の入力側を見た場合のインピーダンスは２５Ωであり、電力分配器３０の入力側から整合回路２０の出力側を見た場合のインピーダンスは２５Ωとなっている。
　このように本実施の形態では、整合回路２０の出力側から電力分配器３０の入力側を見た場合のインピーダンスと、電力分配器３０の入力側から整合回路２０の出力側を見た場合のインピーダンスとを、電力分配器３０の第１線路４１の出力側から高周波負荷ｒＡ側を見た場合の第１出力側インピーダンスと、電力分配器３０の第２線路４２の出力側から高周波負荷ｒＢ側を見た場合の第２出力側インピーダンスとの並列インピーダンスの値にて整合させている。
　例えば、差動インダクタを用いない一般的な電力分配器の入力側インピーダンスは複数ある出力側インピーダンスそれぞれと同程度となるため、増幅器と電力分配器との間に設けられる整合回路では、インピーダンスを電力分配器の出力側インピーダンスの値にて整合させる。しかしながらそのような整合回路を、差動インダクタを含んで構成される電力分配器のインピーダンス整合にそのまま用いた場合はインピーダンスの整合がとりきれなくなってしまう。なぜならば、差動インダクタを含む電力分配器では、入力側インピーダンスは、複数ある出力側インピーダンスの並列インピーダンスとなり、出力側インピーダンスより小さくなるためである。この場合に増幅器と電力分配器との間のインピーダンス整合をとろうとすると、当該並列インピーダンスの値にて整合させるための整合回路を別途設ける必要がある。
　これに対して本実施形態における整合回路２０では、インピーダンスを上記並列インピーダンスの値にて整合させる。これにより、並列インピーダンスの値に整合させるための余計な整合回路を追加することなく、増幅器１０と電力分配器３０との間のインピーダンス整合をとることができる。従って、高周波回路１を小型化することができる。
　なお、図１に示すように、高周波回路１が備える増幅器１０、整合回路２０および電力分配器３０は、１つの半導体集積回路に内蔵されていてもよい。このとき、入力ポートｐｉ、第１出力ポートｐ１および第２出力ポートｐ２のそれぞれは、例えば、実装基板に接続される外部端子となる。また、半導体集積回路には、増幅器１０、整合回路２０および電力分配器３０と異なる他の電子部品が内蔵されていてもよい。
　［高周波回路の構造］
　次に、高周波回路１の構造について、図１および図２を参照しながら説明する。
　まず、集積回路に集積されている電力分配器３０の構造について説明する。図２は、高周波回路１の電力分配器３０を示す図である。なお図２は、電力分配器３０を後述する各層の積層方向から平面視して、第１線路４１および第２線路４２を見た透視図である。
　前述したように、電力分配器３０は、差動インダクタ４０と抵抗素子５０とを備えている。
　図２に示すように、差動インダクタ４０は、信号の入力側に位置する入力ノードｎｉ、ならびに、入力ノードｎｉにそれぞれ接続されるコイル状の第１線路４１および第２線路４２を有している。第１線路４１および第２線路４２は、導電性材料によって形成される。
　第１線路４１の一方端は、入力ノードｎｉに接続され、他方端は、第１線路４１の出力側に位置するノードｎ１に接続されている。また、第２線路４２の一方端は、入力ノードｎｉに接続され、他方端は、第２線路４２の出力側に位置するノードｎ２に接続されている。
　第１線路４１および第２線路４２は、コイルの巻方向が逆で、かつ、互いに同じコイル軸Ｊを有している。図２に示す方向から見て、コイル軸Ｊを中心として、第１線路４１は右巻きで、第２線路４２は左巻きである。例えば、第１線路４１および第２線路４２の巻き数は、ともに２．５ターンである。なお、第１線路４１および第２線路４２の巻き数は、０．５ターン以上であればよい。なお、同じコイル軸Ｊとは、実質的に同一のコイル軸であればよいことを意味する。第１線路４１のコイル軸Ｊおよび第２線路４２のコイル軸Ｊは、製造ばらつき等による軸ずれがあってもよい。
　第１線路４１および第２線路４２のそれぞれは、平面渦巻状のコイルであり、入力ノードｎｉからノードｎ１またはノードｎ２に向かうにしたがって、段階的に外周長が長くなっている。第１線路４１および第２線路４２の少なくとも一部は、隣り合って互いに平行に配置されている。例えば、第１線路４１の０～０．５ターン目は、第２線路４２の０．５ターン目～１ターン目と隣り合い、互いに平行に配置されている。また、第２線路４２の０．５ターン目～１ターン目は、第１線路４１の１ターン目～１．５ターン目と隣り合い、互いに平行に配置されている。
　ノードｎ１から第１線路４１および第２線路４２を経てノードｎ２に至る経路の長さは、波長λの１／２である。第１線路４１および第２線路４２の長さは、互いに同じであり、ともにλ／４である。また、第１線路４１および第２線路４２は、コイル軸Ｊと入力ノードｎｉとを結ぶ直線を基準として線対称である。このような構造を有する第１線路４１および第２線路４２は、ノードｎ１およびノードｎ２間において、入力ノードｎｉにて巻方向が逆転するひと繋がりのコイルとなっている。
　抵抗素子５０は、ノードｎ１とノードｎ２とを接続する素子であり、例えば、ポリシリコン抵抗によって形成されている。
　ここで図３を参照しながら、第１線路４１と第２線路４２とが交差している交差部ＩＩＩａの構造について説明する。図３は、電力分配器３０の一部拡大図である。具体的には、図３の（ａ）は、図２に示す交差部ＩＩＩａ部を拡大した図である。図３（ｂ）は、図３の（ａ）におけるＩＩＩｂ－ＩＩＩｂ線の断面図である。図３の（ｃ）は、図３の（ａ）におけるＩＩＩｃ－ＩＩＩｃ線の断面図である。
　図３の（ｂ）および（ｃ）に示すように、電力分配器３０は、例えば、複数の層ｓ１、ｓ２、ｓ３、ｓ４、ｓ５、ｓ６、ｓ７が積層されることで形成されている。各層ｓ１～ｓ７は、絶縁材料を基材として形成され、各層ｓ１～ｓ７のうちの所定の層には、導体層である第１線路４１および第２線路４２が含まれている。なお、入力ノードｎｉ、ノードｎ１、ｎ２、抵抗素子５０は、層ｓ６と同じ層に形成され、上層に位置する各線路に接続される。
　図３の（ｃ）に示すように、第１線路４１は、層ｓ２に含まれる上線路４１ａ、層ｓ４に含まれる下線路４１ｂ、および、層ｓ３に含まれるビア導体４１ｃによって構成されている。ビア導体４１ｃは、上線路４１ａと下線路４１ｂとを接続している。図３の（ｂ）に示すように、第２線路４２は、層ｓ２に含まれる上線路４２ａ、層ｓ４に含まれる下線路４２ｂ、および、層ｓ３に含まれるビア導体４２ｃによって構成されている。ビア導体４２ｃは、上線路４２ａと下線路４２ｂとを接続している。
　上記第１線路４１および第２線路４２は、ともに２重線路構造を有している。ただし、第１線路４１は、交差部ＩＩＩａにおいて、上線路４１ａが無く、下線路４１ｂのみで繋がっている。第２線路４２は、交差部ＩＩＩａにおいて、下線路４２ｂが無く、上線路４２ａのみで繋がっている。これにより交差部ＩＩＩａにおいて、第１線路４１と第２線路４２とが接触せずに交差する構造となっている。このような構造を有する電力分配器３０は、例えば半導体プロセスを用いて形成される。
　例えば、従来技術のように複数のインダクタを介して信号を出力する構造では、電力分配器の面積が大きくなってしまう。それに対し、本実施の形態の高周波回路１では、第１線路４１および第２線路４２のコイルの巻方向が逆で、かつ、互いに同じコイル軸を有しているので、第１線路４１および第２線路４２を互いに近づけて配置することができ、差動インダクタ４０の面積を小さくすることができる。これにより、従来技術の高周波回路に比べて、本実施の形態の高周波回路１を小型化することができる。
　また、差動インダクタ４０は、第１線路４１および第２線路４２が互いに交差する交差部ＩＩＩａを少なくとも１箇所有するように形成されている。これにより第１線路４１および第２線路４２を互いに近づけて配置することができ、差動インダクタ４０の面積をより小さくすることができる。従って、本実施の形態の高周波回路１をより小型化することができる。
　（実施の形態２）
　次に、実施の形態２の高周波回路１Ａについて、図４を参照しながら説明する。実施の形態２の高周波回路１Ａは、増幅器１０および整合回路２０をバイパスするバイパス回路６０を備えている。
　図４は、実施の形態２に係る高周波回路１Ａの回路構成図である。
　図４に示すように、高周波回路１Ａは、増幅器１０と、整合回路２０と、電力分配器３０と、バイパス回路６０と、第２スイッチ７２と、第３スイッチ７３とを備えている。バイパス回路６０は、入力ポートｐｉに入力される信号が大きい場合に、その信号を増幅器１０に入力せず、増幅器１０を迂回して電力分配器３０に出力する回路である。なお、電力分配器３０の出力側には高周波負荷ｒＡ、ｒＢが接続されている。
　バイパス回路６０は、増幅器１０および整合回路２０に並列接続されている。バイパス回路６０は、増幅器１０の入力側のノードｎ１０と電力分配器３０の入力側のノードｎ２０とを結ぶ経路上に直列に配置された第１スイッチ６１および減衰器６２を備えている。
　具体的には、第１スイッチ６１は、入力ポートｐｉと増幅器１０との間のノードｎ１０に接続されている。第１スイッチ６１は、例えば、電界効果トランジスタなどのスイッチング素子である。
　減衰器６２は、整合回路２０と電力分配器３０との間のノードｎ２０に接続されている。減衰器６２は、例えば、第１抵抗ｒ１と、第１抵抗ｒ１よりも抵抗値が大きい第２抵抗ｒ２とによって構成される。第１抵抗ｒ１は、第１スイッチ６１と電力分配器３０の入力側のノードとを結ぶ経路上に配置され、第２抵抗ｒ２は、一端が第１抵抗ｒ１と電力分配器３０との間のノードに接続され、他端がグランドに接続されている。より具体的には、第１抵抗ｒ１は、第１スイッチ６１と後述する第２スイッチ７２とを結ぶ経路上に設けられ、第２抵抗ｒ２は、第１抵抗ｒ１と第２スイッチ７２とを結ぶ経路上のノードとグランドとの間に設けられている。
　なお、第１抵抗ｒ１の抵抗値と第２抵抗ｒ２の抵抗値とを適宜調整することで様々な効果が得られる。例えば、第１抵抗ｒ１の抵抗値が第２抵抗ｒ２の抵抗値以上となっていてもよい。この場合、減衰器６２の出力側のノードにおけるインピーダンスは減衰器６２の入力側のノードにおけるインピーダンスに比べて小さくなりやすいため、バイパス回路６０と電力分配器３０との間のインピーダンス整合をとりやすくなる。また、第１抵抗ｒ１の抵抗値が、第２抵抗ｒ２の抵抗値より小さくなっていてもよい。この場合には、高周波信号が通過するバイパス回路６０が配置される経路上に接続される第１抵抗ｒ１の抵抗値が小さくなりやすいため、減衰器６２の挿入損失を小さくすることが可能となる。
　第２スイッチ７２は、バイパス回路６０が備えられた経路上において減衰器６２と電力分配器３０の入力側のノードとの間に接続されている。第２スイッチ７２は、減衰器６２と電力分配器３０との間の導通・非導通を切替えるスイッチである。
　また、第３スイッチ７３は、増幅器１０および整合回路２０が備えられた経路上において整合回路２０と電力分配器３０の入力側のノードとの間に接続されている。第３スイッチ７３は、整合回路２０と電力分配器３０との間の導通・非道通を切替えるスイッチである。
　第１スイッチ６１、第２スイッチ７２、および、第３スイッチ７３の導通・非導通は、高周波回路１において高周波信号が通過する経路によって切替えられる。すなわち、高周波信号を増幅器１０で増幅する場合は、第１スイッチ６１および第２スイッチ７２がオフで第３スイッチ７３がオンとなり、高周波信号を増幅器１０で増幅させずにバイパス回路６０を用いてバイパスさせる場合には、第１スイッチ６１および第２スイッチ７２がオンで第３スイッチ７３がオフとなる。
　減衰器６２の出力側から電力分配器３０の入力側を見た場合のインピーダンスは、電力分配器３０の入力側から減衰器６２の出力側を見た場合のインピーダンスと整合されている。例えば、減衰器６２の出力側から電力分配器３０の入力側を見た場合のインピーダンスは２５Ωであり、電力分配器３０の入力側から減衰器６２の出力側を見た場合のインピーダンスは２５Ωとなっている。
　本実施の形態では、減衰器６２の出力側から電力分配器３０の入力側を見た場合のインピーダンスと、電力分配器３０の入力側から減衰器６２の出力側を見た場合のインピーダンスとを整合させている。また、上記の各インピーダンスを、電力分配器３０の第１線路４１の出力側から高周波負荷ｒＡ側を見た場合の第１出力側インピーダンスと、電力分配器３０の第２線路４２の出力側から高周波負荷ｒＢ側を見た場合の第２出力側インピーダンスとの並列インピーダンスの値にて整合させている。これにより、減衰器６２をバイパス回路６０と電力分配器３０との間のインピーダンス整合回路として用いることができる。そのため、一般的にバイパス回路に備わることが多い減衰器の他に余計な整合回路を追加することなく、バイパス回路６０と電力分配器３０との間のインピーダンス整合をとることができ、高周波回路１Ａをより小型化することができる。
　さらに、増幅器１０で信号を増幅するために増幅器１０、整合回路２０、および、電力分配器３０が互いに導通される場合、すなわち、第１スイッチ６１がオフおよび第３スイッチ７３がオンとなる場合に第２スイッチ７２をオフとすれば、電力分配器３０と減衰器６２との間の導通を切断することができ、整合回路２０により整合された増幅器１０と電力分配器３０との間のインピーダンスに影響を与え難くなる。すなわち、増幅器１０と電力分配器３０との間のインピーダンス整合をよりとりやすくなる。
　また、増幅器１０で信号を増幅せずバイパスするためにバイパス回路６０、および、電力分配器３０が互いに導通される場合、すなわち、第１スイッチ６１がオンおよび第２スイッチがオンとなる場合に第３スイッチ７３をオフとすれば、電力分配器３０と整合回路２０との間の導通を切断することができ、減衰器６２により整合された増幅器１０と電力分配器３０との間のインピーダンスに影響を与え難くなる。すなわち、増幅器１０と電力分配器３０との間のインピーダンス整合をよりとりやすくなる。
　（実施の形態３）
　次に、実施の形態３の高周波回路１Ｂについて図５を参照しながら説明する。実施の形態３の高周波回路１Ｂは、整合回路２０が複数のインダクタを有している。
　図５は、実施の形態３に係る高周波回路１Ｂの回路構成図である。なお、図５においては、第１出力ポートｐ１および第２出力ポートｐ２に接続される高周波負荷の図示を省略している。以下、図５に基づいて、増幅器１０および整合回路２０の回路構成を説明する。
　増幅器１０は、例えば、カスコード接続されたトランジスタＴｒ１およびＴｒ２を有している。入力ポートｐｉから増幅器１０に入力された高周波信号は、トランジスタＴｒ１、Ｔｒ２によって増幅される。各トランジスタＴｒ１、Ｔｒ２は、ｎ型の電界効果トランジスタであるが、それに限られず、ｐ型の電界効果トランジスタであってもよいし、バイポーラトランジスタであってもよい。
　トランジスタＴｒ１のゲートには入力整合回路１１が接続されている。入力整合回路１１には、バイアス電圧印加用のバイアス端子Ｂ１が接続されている。トランジスタＴｒ１のソースは、インダクタＬ３を介してグランド端子に接続されている。トランジスタＴｒ１のドレインには、トランジスタＴｒ２のソースが接続されている。トランジスタＴｒ２のゲートには、バイアス端子Ｂ２が接続されている。トランジスタＴｒ２のドレインには、整合回路２０が接続されている。
　なお、高周波回路１Ｂは、増幅器１０に電圧を印加する電圧入力端子ＶＤＤを備えている。
　整合回路２０は、増幅器１０と電力分配器３０とを結ぶ経路上に直列に配置された複数のキャパシタＣ１およびＣ２を備えている。キャパシタＣ１、Ｃ２は、インピーダンス整合用の整合素子であり、ＤＣカット用のコンデンサでもある。
　また、整合回路２０は、増幅器１０と電圧入力端子ＶＤＤとの間において、電圧入力端子ＶＤＤに対して互いに並列となるように接続されたインダクタＬ１およびＬ２を備えている。インダクタＬ１、Ｌ２は、電圧入力端子ＶＤＤとインダクタＬ１、Ｌ２との間に位置するノードｎ２４にて互いに接続されている。インダクタＬ１、Ｌ２は、インピーダンス整合用の素子であり、チョーク用のコイルでもある。
　インダクタＬ１は、増幅器１０に最も近いキャパシタＣ１と増幅器１０との間のノードｎ２１に接続されている。インダクタＬ２は、互いに隣り合うキャパシタＣ１、Ｃ２間のノードｎ２２に接続されている。
　なお、整合回路２０では、キャパシタＣ２と電力分配器３０との間のノードｎ２３と電圧入力端子ＶＤＤとの間に、さらにインピーダンスを整合するためのキャパシタＣ３が設けられている。
　実施の形態３の整合回路２０では、電圧入力端子ＶＤＤに対して並列に接続された複数のインピーダンス素子（例えばインダクタＬ１、Ｌ２またはキャパシタ）を備えているので、整合回路２０にて整合可能な周波数帯を広げることができ、高周波回路１Ｂを広帯域化することができる。また、例えば１つのインダクタを用いて整合回路を形成する場合に比べて、インダクタンス値を小さくせずにインピーダンス整合することができ、増幅器１０のゲインが低くなることを抑制できる。なお、実施の形態３の整合回路２０を用いると整合素子の数が増えるが、実施の形態１で示した電力分配器３０を用いることで、高周波回路１Ｂとしては大型化することを抑制できる。
　（その他の形態など）
　以上、本発明の実施の形態に係る高周波回路１～１Ｂについて説明したが、本発明は、上記実施の形態には限定されない。例えば上記実施の形態に次のような変形を施した態様も、本発明に含まれ得る。
　高周波回路１は、通信装置に内蔵されていてもよい。例えば、高周波回路１の入力ポートｐｉにフィルタが接続され、第１出力ポートｐ１および第２出力ポートｐ２のそれぞれに、ＲＦ信号処理回路（ＲＦＩＣ）およびベースバンド信号処理回路（ＢＢＩＣ）などの信号処理回路が設けられることで、通信装置が形成されてもよい。
　高周波回路１は、ＩＥＥＥ８０２．１１規格、または、ＩＥＥＥ８０２．１１規格以外の規格（例えば、ＬＴＥ規格、または、Ｗ－ＣＤＭＡ規格）で信号を送受信する通信装置に内蔵されていてもよい。
　電力分配器３０は、半導体プロセスに限られず、ＬＴＣＣ（低温同時焼成セラミックス）の製造プロセスによって作製されてもよい。この場合、電力分配器３０は、線路となる導体ペーストが形成された複数のセラミックグリーンシートを重ねて一体化し、焼成することにより形成される。また、電力分配器３０はプリント基板を用いて作製されてもよい。この場合、電力分配器３０は、プリント基板上に配置された配線により形成される。
　本発明は、高周波信号の電力損失が抑制された高周波回路として、通信機器に広く利用できる。また、小型化された高周波回路として通信機器に広く利用できる。
　１、１Ａ、１Ｂ　高周波回路
　１０　　増幅器
　１１　　入力整合回路
　２０　　整合回路
　３０　　電力分配器
　４０　　差動インダクタ
　４１　　第１線路
　４１ａ　上線路
　４１ｂ　下線路
　４１ｃ　ビア導体
　４２　　第２線路
　４２ａ　上線路
　４２ｂ　下線路
　４２ｃ　ビア導体
　５０　　抵抗素子
　６０　　バイパス回路
　６１　　第１スイッチ
　６２　　減衰器
　７２　　第２スイッチ
　７３　　第３スイッチ
　Ｂ１、Ｂ２　バイアス端子
　Ｃ１、Ｃ２、Ｃ３　キャパシタ
　Ｊ　　　コイル軸
　Ｌ１、Ｌ２、Ｌ３　インダクタ
　ｎｉ　　入力ノード
　ｎ１、ｎ２、ｎ１０、ｎ２０、ｎ２１、ｎ２２、ｎ２３、ｎ２４　ノード
　ｐｉ　　入力ポート
　ｐ１　　第１出力ポート
　ｐ２　　第２出力ポート
　ｒ１　　第１抵抗
　ｒ２　　第２抵抗
　ｒＡ、ｒＢ　高周波負荷
　ｓ１、ｓ２、ｓ３、ｓ４、ｓ５、ｓ６、ｓ７　層
　Ｔｒ１、Ｔｒ２　トランジスタ
　ＶＤＤ　　電圧入力端子

Claims (7)

  1. 　増幅器と、
    　前記増幅器の出力側に接続された整合回路と、
    　前記整合回路の出力側に接続された電力分配器と
    　を備える高周波回路であって、
    　前記電力分配器は、前記整合回路に接続される入力ノード、ならびに、前記入力ノードにそれぞれ接続されるコイル状の第１線路および第２線路を有する差動インダクタと、前記第１線路の出力側のノードおよび前記第２線路の出力側のノードを接続する抵抗素子とを備え、前記第１線路および前記第２線路は、コイルの巻方向が逆で、かつ、互いに同じコイル軸を有している
    　高周波回路。
  2. 　前記第１線路および前記第２線路は、互いに交差する交差部を少なくとも１箇所有する
    　請求項１に記載の高周波回路。
  3. 　前記増幅器、前記整合回路および前記電力分配器は、１つの半導体集積回路に集積されている
    　請求項１または２に記載の高周波回路。
  4. 　前記電力分配器の出力側には高周波負荷が接続され、
    　前記整合回路の出力側から前記電力分配器の入力側を見た場合のインピーダンスは、前記電力分配器の前記第１線路の出力側から前記高周波負荷側を見たインピーダンスと、前記電力分配器の前記第２線路の出力側から前記高周波負荷側を見たインピーダンスとの並列インピーダンスであり、かつ、前記電力分配器の入力側から前記整合回路の出力側を見た場合のインピーダンスと整合されている
    　請求項１～３のいずれか１項に記載の高周波回路。
  5. 　さらに、前記増幅器および前記整合回路をバイパスし、第１スイッチおよび減衰器を含むバイパス回路と、
    　第２スイッチおよび第３スイッチと、を備え、
    　前記第１スイッチおよび前記減衰器は、前記増幅器の入力側のノードと前記電力分配器の入力側のノードとを結ぶ経路上に直列に配置され、
    　前記第１スイッチは、前記増幅器の入力側のノードに接続され、
    　前記減衰器は、前記電力分配器の入力側のノードに接続され、
    　前記第２スイッチは、前記バイパス回路が備えられた経路上において前記減衰器と前記電力分配器の入力側のノードとの間に接続され、
    　前記第３スイッチは、前記増幅器および前記整合回路が備えられた経路上において前記整合回路と前記電力分配器の入力側のノードとの間に接続され、
    　前記減衰器の出力側から前記電力分配器の入力側を見た場合のインピーダンスは、前記電力分配器の入力側から前記減衰器の出力側を見た場合のインピーダンスと整合されている
    　請求項１～４のいずれか１項に記載の高周波回路。
  6. 　前記増幅器に電圧を印加する電圧入力端子をさらに備え、
    　前記整合回路は、
    　前記増幅器と前記電力分配器とを結ぶ経路上に直列に配置された複数のキャパシタと、
    　前記増幅器と前記電圧入力端子との間において、前記電圧入力端子に対して互いに並列となるように接続された複数のインダクタと
    　を備え、
    　前記複数のインダクタのうちの１つのインダクタは、前記複数のキャパシタのうちの前記増幅器に最も近いキャパシタと前記増幅器との間のノードに接続され、
    　前記複数のインダクタのうちの前記１つのインダクタと異なるインダクタは、前記複数のキャパシタのうちの互いに隣り合うキャパシタ間のノードに接続されている
    　請求項１～５のいずれか１項に記載の高周波回路。
  7. 　前記増幅器は、ローノイズアンプである
    　請求項１～６のいずれか１項に記載の高周波回路。
PCT/JP2019/008708 2018-03-09 2019-03-05 高周波回路 WO2019172283A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/014,342 US11476810B2 (en) 2018-03-09 2020-09-08 Radio-frequency circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018043355 2018-03-09
JP2018-043355 2018-03-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/014,342 Continuation US11476810B2 (en) 2018-03-09 2020-09-08 Radio-frequency circuit

Publications (1)

Publication Number Publication Date
WO2019172283A1 true WO2019172283A1 (ja) 2019-09-12

Family

ID=67845725

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/008708 WO2019172283A1 (ja) 2018-03-09 2019-03-05 高周波回路

Country Status (2)

Country Link
US (1) US11476810B2 (ja)
WO (1) WO2019172283A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114157318A (zh) * 2020-09-08 2022-03-08 苹果公司 具有无源射频功率分配电路的电子设备
US11750153B2 (en) 2019-12-26 2023-09-05 Murata Manufacturing Co., Ltd. High-frequency circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113300732A (zh) * 2021-04-15 2021-08-24 广州慧智微电子有限公司 一种功率分配电路和射频前端收发设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004159342A (ja) * 2002-11-07 2004-06-03 Northrop Grumman Corp 平衡分数調波ミクサ
JP2007295146A (ja) * 2006-04-24 2007-11-08 Niigata Seimitsu Kk 自動利得制御回路および低雑音増幅回路
JP2010010344A (ja) * 2008-06-26 2010-01-14 Seiko Epson Corp 差動型スパイラルインダクタ、集積回路装置及び電子機器
JP2011151771A (ja) * 2009-12-22 2011-08-04 Sumitomo Electric Device Innovations Inc 電子回路
JP2016189592A (ja) * 2009-08-19 2016-11-04 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ デジタルのチューナブル段間整合回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887005A (en) * 1987-09-15 1989-12-12 Rough J Kirkwood H Multiple electrode plasma reactor power distribution system
JP3625753B2 (ja) 2000-08-18 2005-03-02 日本電信電話株式会社 電力分配合成回路
US8060041B2 (en) 2006-02-09 2011-11-15 Qualcomm, Incorporated Adaptive receiver for wireless communication device
US10177722B2 (en) * 2016-01-12 2019-01-08 Qualcomm Incorporated Carrier aggregation low-noise amplifier with tunable integrated power splitter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004159342A (ja) * 2002-11-07 2004-06-03 Northrop Grumman Corp 平衡分数調波ミクサ
JP2007295146A (ja) * 2006-04-24 2007-11-08 Niigata Seimitsu Kk 自動利得制御回路および低雑音増幅回路
JP2010010344A (ja) * 2008-06-26 2010-01-14 Seiko Epson Corp 差動型スパイラルインダクタ、集積回路装置及び電子機器
JP2016189592A (ja) * 2009-08-19 2016-11-04 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ デジタルのチューナブル段間整合回路
JP2011151771A (ja) * 2009-12-22 2011-08-04 Sumitomo Electric Device Innovations Inc 電子回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11750153B2 (en) 2019-12-26 2023-09-05 Murata Manufacturing Co., Ltd. High-frequency circuit
CN114157318A (zh) * 2020-09-08 2022-03-08 苹果公司 具有无源射频功率分配电路的电子设备
US11581633B2 (en) 2020-09-08 2023-02-14 Apple Inc. Electronic devices with passive radio-frequency power distribution circuitry
US11728566B2 (en) 2020-09-08 2023-08-15 Apple Inc. Electronic devices with passive radio-frequency power distribution circuitry
CN114157318B (zh) * 2020-09-08 2023-09-29 苹果公司 具有无源射频功率分配电路的电子设备

Also Published As

Publication number Publication date
US11476810B2 (en) 2022-10-18
US20200403581A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
US7526256B2 (en) Transformer-based multi-band RF front-end architecture
KR101079015B1 (ko) 합성 우좌향 전송선로를 이용한 이중대역 고주파 증폭기
US9712131B2 (en) High isolation power combiner/splitter and coupler
EP1756941B1 (en) Multi-band low noise amplifier system
US20100019857A1 (en) Hybrid impedance matching
WO2019172283A1 (ja) 高周波回路
US8912845B2 (en) Multiple winding transformer coupled amplifier
KR20120107965A (ko) 고주파 회로, 고주파 회로 부품 및 통신 장치
WO2018079614A1 (ja) 方向性結合器内蔵基板、高周波フロントエンド回路及び通信装置
JP2007142418A (ja) 可変インダクタを備えた多層回路、及びその製造方法
US11811125B2 (en) Power distribution/coupling circuit and power distribution/coupling component
US9800282B2 (en) Passive voltage-gain network
DE202021101428U1 (de) Hochfrequenzmodul und Kommunikationsgerät
KR102452114B1 (ko) 고주파 모듈 및 통신 장치
US7459989B2 (en) Integrated phase shifter of differential signals in quadrature
WO2018123914A1 (ja) 高周波モジュール及び通信装置
DE202021101541U1 (de) Hochfrequenzmodul und Kommunikationsgerät
KR101351693B1 (ko) 모놀리식 집적회로를 채용하는 고주파 전력 분배기
JP2010041316A (ja) ハイパスフィルタ、高周波モジュールおよびそれを用いた通信機器
US20220321067A1 (en) Low noise amplifier incorporating sutardja transformer
JP4708317B2 (ja) 電力分配合成回路
WO2022270185A1 (ja) フィルタ装置およびそれを搭載した高周波フロントエンド回路
CN108281743B (zh) 一种片上集成紧凑型宽带功分器
JP6532618B2 (ja) 高周波回路及び高周波電力増幅器
Wright et al. Innovative architectures for advanced handset power amplifier performance

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19764921

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19764921

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP