WO2019142294A1 - 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 - Google Patents

表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 Download PDF

Info

Publication number
WO2019142294A1
WO2019142294A1 PCT/JP2018/001421 JP2018001421W WO2019142294A1 WO 2019142294 A1 WO2019142294 A1 WO 2019142294A1 JP 2018001421 W JP2018001421 W JP 2018001421W WO 2019142294 A1 WO2019142294 A1 WO 2019142294A1
Authority
WO
WIPO (PCT)
Prior art keywords
flat portion
display device
electrode
layer
bank
Prior art date
Application number
PCT/JP2018/001421
Other languages
English (en)
French (fr)
Inventor
達 岡部
信介 齋田
博己 谷山
市川 伸治
遼佑 郡司
芳浩 仲田
彬 井上
浩治 神村
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2018/001421 priority Critical patent/WO2019142294A1/ja
Priority to CN201880086484.2A priority patent/CN111602190B/zh
Priority to US16/961,445 priority patent/US11800738B2/en
Publication of WO2019142294A1 publication Critical patent/WO2019142294A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8428Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8723Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations

Definitions

  • the present invention relates to a display device provided with a light emitting element.
  • Patent Document 1 discloses a display panel in which a spacer is formed in a backplane.
  • the spacer is used for height control of the lower substrate and the opposite substrate, or used as a photo spacer for bringing a deposition mask used for forming each layer of the display device into contact.
  • the display device of the present application includes, in order from the substrate side, a planarization film, a first electrode, an edge cover, a light emitting layer, and a second electrode, and a plurality of display regions and a plurality of display regions. And a plurality of openings of the edge cover where the first electrode is exposed, wherein the planarizing film includes a first flat portion, a second flat portion, and a contact hole. Each of the plurality of openings overlaps the first flat portion, and the second flat portion is provided between the plurality of openings, and the first flat is formed from the bottom surface of the planarizing film on the substrate side. The height to the surface on the second electrode side of the edge cover overlapping the portion is lower than the height to the surface on the second electrode side of the second flat portion from the bottom surface.
  • the method for manufacturing a display device of the present invention comprises a planarization film, a first electrode, an edge cover, a light emitting layer and a second electrode in order from the substrate side, and a display area
  • a method of manufacturing a display device comprising: a plurality of pixels forming a region; and a plurality of openings of the edge cover where the first electrode is exposed, wherein the planarizing film is a multi-tone mask.
  • first flat portion overlapping with each of the plurality of openings, and the plurality of openings in the planarizing film formation step including: Forming a second flat portion and a contact hole, and a height from a bottom surface of the planarizing film on the substrate side to a surface on the second electrode side of the edge cover overlapping the first flat portion is From the bottom, 2 so as to be lower than the height to the surface of the second electrode side of the flat portion to form the planarization layer.
  • the display device manufacturing apparatus of the present application includes, in order from the substrate side, a planarization film, a first electrode, an edge cover, a light emitting layer, and a second electrode, and a display area
  • a manufacturing apparatus of a display device comprising a plurality of pixels forming a region and a plurality of openings of the edge cover where the first electrode is exposed, wherein a multi-tone mask is used in forming the planarizing film.
  • the height from the bottom surface of the planarizing film on the substrate side to the surface on the second electrode side of the edge cover overlapping the first flat portion is the bottom surface to the second electrode side of the second flat portion Lower than the height to the surface So that the comprises a film forming apparatus for forming the planarization layer.
  • FIG. 5 is a cross-sectional view in a display area of the display device according to Embodiment 1.
  • FIG. FIG. 1 is a top view of a display device according to Embodiment 1.
  • FIG. 7 is a top view for explaining the positional relationship between the planarization film and the cover film of the display device according to Embodiment 1.
  • FIG. 6 is a cross-sectional view showing the periphery of the first bank and the second bank in the frame area of the display device according to Embodiment 1.
  • 5 is a flowchart showing a method of manufacturing a display device according to Embodiment 1.
  • 7 is a flowchart showing in detail the formation of a planarizing film in the method of manufacturing a display device according to Embodiment 1.
  • FIG. 7 is a process cross-sectional view for explaining the method of manufacturing the display device according to Embodiment 1.
  • FIG. 7 is another process cross-sectional view for explaining the method for manufacturing a display device according to Embodiment 1.
  • FIG. 7 is another process cross-sectional view for explaining the method for manufacturing a display device according to Embodiment 1.
  • FIG. 10 is a cross-sectional view in a display area of a display device according to Embodiment 2.
  • FIG. 13 is a top view for explaining the positional relationship between the planarizing film and the cover film of the display device according to Embodiment 2.
  • FIG. 18 is a cross-sectional view showing the periphery of the first bank and the second bank in the frame area of the display device according to Embodiment 3.
  • FIG. 21 is a cross-sectional view showing the periphery of the first bank and the second bank in a frame area of a display device according to a modification of Embodiment 3. It is sectional drawing which shows the display area of the display device which concerns on a comparison form, and the circumference
  • Embodiment 1 means being formed of the same material in the same process. Also, “lower layer” means that it is formed in a process prior to the layer to be compared, and “upper layer” means that it is formed in a process later than the layer to be compared . Further, in this specification, the direction from the lower layer to the upper layer of the display device is referred to as upper.
  • FIG. 2 is a top view of the display device 2 according to the present embodiment. 1 is a cross-sectional view taken along the line AA in FIG. 2, and FIG. 4 is a cross-sectional view taken along the line BB in FIG.
  • the display device 2 As shown in FIG. 2, the display device 2 according to the present embodiment has a display area DA and a frame area NA adjacent to the periphery of the display area DA.
  • the display device 2 according to the present embodiment will be described in detail with reference to FIG.
  • the support substrate 10 As shown in FIG. 1, in the display device 2 according to the present embodiment, the support substrate 10, the resin layer 12, the barrier layer 3, the TFT layer 4, the light emitting element layer 5, and the sealing layer And 6.
  • the display device 2 may further include a functional film having an optical compensation function, a touch sensor function, a protection function, and the like in the upper layer of the sealing layer 6.
  • the support substrate 10 may be, for example, a glass substrate.
  • Examples of the material of the resin layer 12 include polyimide.
  • the barrier layer 3 is a layer that prevents foreign matter such as water and oxygen from penetrating into the TFT layer 4 and the light emitting element layer 5 when the display device is used.
  • the barrier layer 3 can be formed of, for example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a laminated film thereof formed by CVD.
  • the TFT layer 4 includes, in order from the lower layer, the semiconductor layer 15, the first inorganic layer 16 (gate insulating film), the gate electrode GE, the second inorganic layer 18, the capacitance wiring CE, and the third inorganic layer 20.
  • Source interconnection SH metal interconnection layer
  • planarizing film 21 interlayer insulating film
  • a thin film transistor (TFT) Tr is configured to include the semiconductor layer 15, the first inorganic layer 16, and the gate electrode GE.
  • the semiconductor layer 15 is made of, for example, low temperature polysilicon (LTPS) or an oxide semiconductor.
  • LTPS low temperature polysilicon
  • FIG. 2 shows the TFT having the semiconductor layer 15 as a channel in a top gate structure, it may have a bottom gate structure (for example, when the channel of the TFT is an oxide semiconductor).
  • the gate electrode GE, the capacitor electrode CE, or the source wiring SH is, for example, aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu) And at least one of them may be included. Further, the gate electrode GE, the capacitor electrode CE, or the source wiring SH is formed of a single layer film or a laminated film of the above-described metal. In particular, in the present embodiment, the gate electrode GE contains Mo, and the source wiring SH contains Al.
  • the first inorganic layer 16, the second inorganic layer 18, and the third inorganic layer 20 are formed of, for example, a silicon oxide (SiOx) film, a silicon nitride (SiNx) film, or a laminated film thereof formed by a CVD method. be able to.
  • the planarizing film 21 can be made of, for example, a coatable photosensitive organic material such as polyimide or acrylic.
  • the planarization film 21 includes the first flat portion 21 a, the second flat portion 21 b, and the contact hole 21 c.
  • the first flat portion 21a and the second flat portion 21b have heights H1 and H2 from the bottom surface 21d of the planarizing film 21 on the support substrate 10 side to the surfaces 21m and 21u on the light emitting element layer 5 side, respectively.
  • the height H1 is less than the height H2.
  • the contact hole 21c is an opening of the first flat portion 21a.
  • a flat part is a name for showing the area
  • the first flat portion 21a or the second flat portion 21b may partially include a gently convex or concave shape.
  • the above-mentioned height refers to the height from the bottom to the highest position of the surface on the light emitting element layer 5 side.
  • the light emitting element layer 5 (for example, an organic light emitting diode layer) includes, in order from the lower layer, a pixel electrode 22 (first electrode, for example, an anode), a cover film (edge cover) 23 covering the edge of the pixel electrode 22, and a light emitting layer 24. And an upper electrode (second electrode, for example, a cathode) 25.
  • the light emitting element layer 5 includes a light emitting element (for example, OLED: organic light emitting diode) including an island-like pixel electrode 22, an island-like light emitting layer 24, and a top electrode 25 for each sub-pixel SP (pixel). A sub-pixel circuit to be driven is provided.
  • the pixel electrode 22 is provided at a position overlapping the first flat portion 21 a of the planarization film 21 and the contact hole 21 c in plan view.
  • the pixel electrode 22 is electrically connected to the source wiring SH through the contact hole 21c. Therefore, a signal in the TFT layer 4 is supplied to the pixel electrode 22 through the source wiring SH.
  • the thickness of the pixel electrode 22 may be, for example, 100 nm.
  • the cover film 23 is an organic insulating film, and is formed, for example, by applying a photosensitive organic material such as polyimide or acrylic and then patterning it by a photolithography method.
  • the cover film 23 includes a cover film first flat portion 23a overlapping the first flat portion 21a in plan view, a cover film second flat portion 23b overlapping the second flat portion 21b in plan view, and a cover film first flat And an opening 23c of the portion 23a.
  • the cover film 23 is formed at a position covering the edge of the pixel electrode 22.
  • the cover film 23 has an opening 23c for each of the plurality of sub-pixels SP, and a part of the pixel electrode 22 is exposed.
  • Each of the plurality of openings 23c overlaps with the first flat portion 21a in a plan view, and the second flat portion 21b is formed between the plurality of openings 23c.
  • FIG. 3 is an enlarged top view of the region D in FIG. 2 for explaining the positional relationship between the planarization film 21 and the cover film 23 in the present embodiment.
  • the sealing layer 6, the upper electrode 25, and the light emitting layer 24 are illustrated in order from the upper layer of the display device 2.
  • the second flat portion 21 b passes through the cover film second flat portion 23 b overlapping the second flat portion 21 b in a plan view, and is illustrated by a dotted line.
  • the upper layer is transmitted through the contact hole 21 c.
  • the cover film first flat portion 23 a and the cover film second flat portion 23 b have heights E 1 and E 2 from the bottom surface 21 d of the planarizing film 21 on the support substrate 10 side to the surfaces 23 m and 23 u on the light emitting element layer 5 side.
  • the height E1 is less than the height H2.
  • the cover film 23 may have a thickness capable of covering the edge of the pixel electrode 22, and the thickness of the cover film 23 may be 1 ⁇ m or less.
  • a cover film 23 having a height close to the height E2 is formed around the second flat portion 21b even at a position overlapping the first flat portion 21a in plan view.
  • the cover film 23 at the position is located around the second flat portion 21b and at a position near the height E2. , Treat as the cover film second flat portion 23b.
  • the distance between the outer surface 23f of the second flat portion 21b in FIG. 1 with respect to the center of the second flat portion 21b and the inner surface 21i of the contact hole 21c closest to the outer surface 23f with respect to the center of the contact hole 21c is It is D1. Further, the distance between the outer side surface 23f and the inner side surface 23i with respect to the center of the opening 23c in the opening 23c closest to the outer side surface 23f is D2. In the present embodiment, D1 is longer than D2. That is, the closest opening 23c is formed closer to a certain second flat portion 21b than the closest contact hole 21c.
  • the light emitting layer 24 is configured, for example, by laminating a hole transport layer, a light emitting layer, and an electron transport layer in order from the lower layer side.
  • the light emitting layer is formed in an island shape for each sub-pixel SP by a vapor deposition method or an inkjet method.
  • the hole transport layer and the electron transport layer may be formed in an island shape for each sub-pixel SP, or may be formed in a solid shape as a common layer of a plurality of sub-pixels SP.
  • the pixel electrode 22 is formed in an island shape for each of the plurality of sub-pixels SP, and is formed of, for example, a stack of ITO (Indium Tin Oxide) and an alloy containing Ag, and has light reflectivity.
  • the upper electrode 25 is formed in a solid shape as a common layer of a plurality of sub-pixels SP, and can be made of a translucent conductive material such as ITO (Indium Tin Oxide) or IZO (Indium Zincum Oxide).
  • the light emitting element layer 5 is an OLED layer
  • holes and electrons are recombined in the light emitting layer 24 by the drive current between the pixel electrode 22 and the upper electrode 25, and the exciton generated thereby falls to the ground state, Light is emitted.
  • the upper electrode 25 has a light transmitting property and the pixel electrode 22 has a light reflecting property, the light emitted from the light emitting layer 24 is directed upward to be the top emission.
  • the sealing layer 6 includes a first inorganic sealing film 26 above the upper electrode 25, an organic sealing film 27 above the first inorganic sealing film 26, and a first layer above the organic sealing film 27. And (2) the inorganic sealing film 28 to prevent the penetration of foreign matter such as water and oxygen into the light emitting element layer 5.
  • the first inorganic sealing film 26 and the second inorganic sealing film 28 can be made of, for example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a laminated film thereof formed by CVD.
  • the organic sealing film 27 can be made of a coatable photosensitive organic material such as polyimide or acrylic.
  • FIG. 4 is a cross-sectional view taken along the line BB in FIG. 2 and illustrates the periphery of the bank in the frame area NA adjacent to the periphery of the display area DA of the display device 2 according to the present embodiment.
  • the display device 2 includes a first bank 29 a, a second bank 29 b, and a terminal portion 40 in the frame area NA.
  • the first bank 29 a is formed in a frame shape at a position surrounding the upper electrode 25.
  • the second bank 29b is formed in a frame shape around the first bank 29a.
  • the first bank 29 a includes the first flat portion 21 a of the planarization film 21, and includes the second bank 29 b and the second flat portion 21 b of the planarization film 21. For this reason, the height of the second bank 29 b is higher than that of the first bank 29 a.
  • the first bank 29 a and the second bank 29 b regulate the wetting and spreading of the organic sealing film 27 due to the application of the organic sealing film 27 of the upper sealing layer 6. For example, in FIG. 4, the first bank 29 a abuts the end of the organic sealing film 27 to restrict the wetting and spreading of the organic sealing film 27.
  • the terminal portion 40 is formed around the second bank 21 e.
  • the terminal portion 40 is mounted with a driver (not shown) that supplies signals for driving the respective light emitting elements in the display area DA via the lead wiring 44.
  • the resin layer 12 is formed on a translucent support substrate (for example, a mother glass substrate) (step S1).
  • the barrier layer 3 is formed on the resin layer 12 (step S2).
  • step S3 the TFT layer 4 is formed on the barrier layer 3 (step S3).
  • the formation of the TFT layer 4, in particular, the planarization film 21 in step S 3 will be described in more detail in conjunction with the process cross-sectional views of FIGS. 7 to 9.
  • 7 to 9 are diagrams showing the configuration of the position corresponding to FIG. 1 in step S3.
  • step S 3 first, the semiconductor layer 15, the first inorganic layer 16, the gate electrode GE, the second inorganic layer 18, the capacitance wiring CE, and the third inorganic layer 20 on the barrier layer 3.
  • Source wirings SH are formed in order from the lower layer.
  • a conventionally known film forming method can be adopted. By the film forming process up to this point, the structure shown in FIG. 7A is obtained.
  • a photosensitive resin R is applied from the upper layer of the third inorganic layer 20 and the source wiring SH (step S3-1).
  • the photosensitive resin R may be, for example, a positive photosensitive resin.
  • a photomask M shown in FIG. 7B is placed (step S3-2).
  • the photomask M is a multi-tone mask, and is, for example, a halftone mask including a light shielding portion M1, a semi-transmission light portion M2, and a transmission light portion M3.
  • the light shielding portion M1 has lower light transmittance than the transmitted light portion M3.
  • the semi-transmission light part M2 has the light transmittance between the light-shielding part M1 and the transmission light part M3.
  • step S3-3 light is irradiated from above the photomask M to expose the photosensitive resin R.
  • step S3-4 the exposed photosensitive resin R is washed with an appropriate exposure solution.
  • the photosensitive resin R at the position corresponding to the light shielding portion M1 since the photosensitive resin R at the position corresponding to the light shielding portion M1 is not strongly exposed, it does not dissolve in the exposure liquid, and the photosensitive resin R remains thick. In addition, since the photosensitive resin R at the position corresponding to the transmitted light portion M3 is strongly exposed and dissolved in the exposure liquid, an opening of the photosensitive resin R is formed. Furthermore, since the photosensitive resin R at the position corresponding to the transmitted light portion M3 is partially exposed, it is partially dissolved in the exposure liquid and thinner than the photosensitive resin R at the position corresponding to the light shielding portion M1. The photosensitive resin R remains.
  • step S3-5 the photosensitive resin R after cleaning is baked (step S3-5).
  • the planarizing film 21 shown in FIG. 7C is obtained by photolithography by one exposure. That is, the first flat portion 21a is formed at a position corresponding to the semi-transmission light portion M2, the second flat portion 21b is formed at a position corresponding to the light shielding portion M1, and the contact hole 21c is formed at a position corresponding to the transmission light portion M3.
  • Steps S3-1 to S3-5 are also performed in the frame area NA, and the first flat portion 21a at the position corresponding to the first bank 29a in the frame area NA shown in FIG. 4 and the second bank 29b.
  • the second flat portion 21b may be formed at a position corresponding to.
  • a top emission type light emitting element layer (for example, an OLED element layer) 5 is formed (step S4).
  • the pixel electrode 22 is formed at a position including the contact hole 21c.
  • the cover film 23 is formed at a position covering the edge of the pixel electrode 22.
  • the light emitting element layer 5 and the plurality of sub-pixels SP are formed.
  • the metal mask can contact with each layer in the sub-pixel SP to reduce the possibility of failure.
  • step S5 the sealing layer 6 shown in (b) of FIG. 9 is formed (step S5).
  • the first bank 29 a and the second bank 29 b regulate the wetting and spreading of the organic sealing film 27.
  • step S6 the laminate including the supporting substrate 10, the resin layer 12, the barrier layer 3, the TFT layer 4, the light emitting element layer 5, and the sealing layer 6 is divided to obtain a plurality of pieces.
  • an electronic circuit board for example, an IC chip
  • step S7 an electronic circuit board
  • step S5 the lower surface of the resin layer 12 is irradiated with laser light through the support substrate 10 to reduce the bonding strength between the support substrate 10 and the resin layer 12 and peel the support substrate 10 from the resin layer 12 .
  • step S6 the flexible display device 2 is obtained.
  • the display device 2 uses photolithography using a multi-tone mask in the formation of the planarization film 21 in order to form the cover film second flat portion 23 b used as a spacer such as a photo spacer.
  • the second flat portion 21 b was formed by using.
  • the cover film 23 using photolithography using a multi-tone mask, the volume of the photosensitive material at the position where the heat drips in the baking step in photolithography is reduced rather than forming the spacer. it can. Therefore, the deformation of the spacer due to the thermal sag can be reduced, and the height accuracy of the spacer can be obtained, which leads to the improvement of the yield of the display device 2.
  • planarizing film 21 is formed by photolithography by one exposure, it is possible to form the planarizing film 21 by exposing the photosensitive resin R twice to manufacture the planarizing film 21. The cost of R can be reduced.
  • the cover film 23 can be easily manufactured by photolithography using a mask having binary transmittance.
  • the second flat portion 21 b is formed at a position farther from the contact hole 21 c closest to the closest opening 23 c. Therefore, the deformation of the second flat portion 21b due to the thermal sag in the baking step of photolithography is relatively small because the contact hole 21c which is the opening of the planarizing film 21 is farther than the second flat portion 21b. . For this reason, by forming the cover film 23 using photolithography using a multi-tone mask, it is possible to reduce the thermal sag in the baking step more than forming the spacer.
  • the flattening film 21 becomes dominant for controlling the height of the spacer. For this reason, this embodiment which can raise height accuracy of the 2nd flat part 21b can perform height control of a spacer more precisely.
  • the cover film 23 is formed at the position overlapping with the second flat portion 21 b, the height E2 is higher than the height E1. Therefore, the upper surface of the cover film second flat portion 23b can be reliably formed higher than the upper surface of the cover film first flat portion 23a.
  • FIG. 10 shows a cross-sectional view of the display device 2 according to the present embodiment at a position corresponding to FIG.
  • the display device 2 according to the present embodiment is the same as the display device 2 according to the previous embodiment except that the cover film 23 is not formed at a position overlapping with the second flat portion 21 b in plan view.
  • the configuration of That is, in the display area DA, the display device 2 according to the present embodiment includes the cover film 23 only at a position overlapping the first flat portion 21 a of the planarization film 21 and the contact hole 21 c in plan view.
  • FIG. 11 is an enlarged top view at a position corresponding to FIG. 3 for explaining the positional relationship between the planarization film 21 and the cover film 23 in the present embodiment.
  • the sealing layer 6, the upper electrode 25, and the light emitting layer 24 are illustrated in order from the upper layer of the display device 2 in order to simplify the description.
  • the upper layer is transmitted through the contact hole 21c at a position overlapping with the contact hole 21c in plan view.
  • the display device 2 according to the present embodiment is obtained by changing only the point where the cover film 23 is not formed at the position overlapping with the second flat portion 21 b in plan view in the method of manufacturing the display device 2 described above. Good.
  • the light emitting layer 24 may be formed by depositing a metal mask in contact with the second flat portion 21b.
  • the cover film 23 is formed at a position at least covering the edge of the pixel electrode 22 and overlapping the contact hole 21c in plan view. Just do it.
  • the cover film 23 may be formed only at the frame-like position surrounding the peripheral end of the pixel electrode 22 and the contact hole 21c.
  • the second flat portion 21 b has a function as a spacer. Therefore, the height accuracy of the spacer is not largely influenced by the deformation of the cover film 23 in the photolithography of the cover film 23. Therefore, the height control of the spacer can be performed more precisely.
  • FIG. 12 shows a cross-sectional view of the display device 2 according to the present embodiment at a position corresponding to FIG.
  • the first bank 29a and the second bank 29b in the frame area NA respectively have the first metal layer 22a and the second metal layer 22a in comparison with any of the display devices 2 according to the above-described embodiments.
  • It has the same configuration except that it includes the two metal layer 22b. That is, the display device 2 according to the present embodiment includes the frame-shaped first metal layer 22a at a position straddling the first flat portion 21a in the upper layer of the first flat portion 21a in the first bank 29a. Similarly, the display device 2 according to the present embodiment includes the frame-shaped second metal layer 22b at a position straddling the second flat portion 21b also in the upper layer of the second flat portion 21b in the second bank 29b. .
  • the metal material used for the pixel electrode 22 straddles each of the first flat portion 21 a and the second flat portion 21 b in the frame area NA while forming the pixel electrode 22. It also forms in position. Thereby, the above-mentioned 1st metal layer 22a and the 2nd metal layer 22b are obtained.
  • the first metal layer 22a and the second metal layer 22b are formed independently on each of the first bank 29a and the second bank 29b.
  • the present embodiment is not limited to this, and a metal layer may be formed across the first bank 29a and the second bank 29b.
  • the first bank 29a and the second bank 29b have a first metal layer 22a and a second metal layer 22b covering the side surface and the top surface of each flat portion.
  • the inorganic layer of the sealing layer 6 is performed by low temperature CVD at 70 ° C. to 100 ° C., it is difficult to form it on the upper end and the lower end of the first bank 29 a and the second bank 29 b.
  • the inorganic layer of the sealing layer 6 is formed by low temperature CVD, it is difficult to cause the inorganic layer to wrap around the lower end of the bank.
  • the inorganic layer of the sealing layer 6 can be formed with better coverage in the first bank 29a and the second bank 29b. Furthermore, since the lower end of the bank is covered by the metal layer, the coverage of the inorganic layer in the bank is improved.
  • FIG. 13 is a view for explaining a modification of the display device 2 according to the embodiment shown in FIG.
  • the upper layer of the first metal layer 22a and the second metal layer 22b of the first bank 29a and the second bank 29b in the frame area NA is further added.
  • the cover film 23 has the same configuration except that it is formed in a frame shape.
  • the cover film 23 is further formed in a frame shape on the upper layer of the first metal layer 22 a and the second metal layer 22 b in the method of manufacturing the display device 2 of the previous embodiment. It may be obtained by changing only the points. Also in the present modification, as shown in FIG. 13, the first metal layer 22a and the second metal layer 22b may be formed independently on each of the first bank 29a and the second bank 29b. A metal layer may be formed across the first bank 29a and the second bank 29b.
  • the heights of the respective banks can be formed higher than in the display device 2 according to the above-described embodiment. Therefore, it is possible to improve the function of restricting the wetting and spreading of the sealing layer 6 to the outside of the organic sealing film 27.
  • FIG. 14 is a view for explaining a display device according to a comparison form to the above-described embodiments.
  • FIG. 14A is an enlarged cross-sectional view of the periphery of the position where the spacer is formed at the position corresponding to FIG. 1 or FIG. 10 in the display device according to the comparative embodiment.
  • (B) of FIG. 14 is a cross-sectional view showing a position corresponding to FIG. 4, FIG. 12 or FIG. 13 in the display device according to the comparative embodiment.
  • the spacer is formed only by the cover film second flat portion 23 b. Therefore, when such a cover film 23 is formed by photolithography using a multi-tone mask, the cover film second flat portion 23b is largely thermally sagging in the baking step. This is because the volume of the cover film second flat portion 23b which is the target of heat sagging is larger than the second flat portion 21b described above, and the cover film second flat portion 23b is closer to the opening 23c. by.
  • the bank does not include the pixel electrode 22 in the display device according to the comparative embodiment. For this reason, the possibility of the occurrence of water permeation to the planarizing film 21 or the cover film 23 in the bank is increased, which leads to the reduction in the reliability of the display device.
  • FIG. 15 is a block diagram showing a display device manufacturing apparatus 50 used in the manufacturing process of the display device 2 in each of the embodiments described above.
  • the display device manufacturing apparatus 50 includes a controller 52 and a film forming apparatus 54.
  • the controller 52 may control the film forming apparatus 54.
  • the film forming apparatus 54 may perform film formation of each layer of the display device 2.
  • the display device includes, in order from the substrate side, a planarization film, a first electrode, an edge cover, a light emitting layer, and a second electrode, a display area, a plurality of pixels forming the display area, and the first It is a display device provided with a plurality of openings of the above-mentioned edge cover which an electrode exposes, and the above-mentioned flattening film is provided with the 1st flat part, the 2nd flat part, and a contact hole.
  • Each of the edge covers overlaps the first flat portion, has the second flat portion between the plurality of openings, and overlaps the first flat portion from the bottom surface of the planarizing film on the substrate side
  • the height to the surface on the second electrode side is smaller than the height from the bottom surface to the surface on the second electrode side of the second flat portion.
  • the edge cover is provided only at a frame-like position surrounding the circumferential end of the first electrode and the contact hole.
  • the second flat portion and the edge cover overlap, and the height from the bottom surface to the surface on the second electrode side of the edge cover overlapping the first flat portion is from the bottom surface The height to the surface on the second electrode side of the edge cover overlapping the second flat portion is higher.
  • a metal wiring layer is provided closer to the substrate than the planarizing film, and the first electrode is in contact with the metal wiring layer in the contact hole.
  • a sealing layer is provided on the upper layer of the second electrode, and the sealing layer is a first inorganic sealing film, an organic sealing film, and a second inorganic sealing from the second electrode side.
  • a frame-shaped first bank including a film and including the first flat portion in a frame area and surrounding the display area is provided, and the first bank abuts on an end of the organic sealing film.
  • a frame-shaped first metal layer is provided at a position straddling the first flat portion in the upper layer of the first flat portion in the first bank.
  • a frame-like bank including the same material as the edge cover is further provided on the upper layer of the first metal layer.
  • the image processing apparatus further includes a frame-like second bank that includes the second flat portion and surrounds the first bank.
  • a frame-shaped second metal layer is provided at a position straddling the second flat portion in the upper layer of the second flat portion in the second bank.
  • a frame-like bank including the same material as the edge cover is further provided in the upper layer of the second metal layer.
  • a distance between an outer side surface of the second flat portion with respect to the center of the second flat portion and an inner side surface of the contact hole with respect to the center of the contact hole is the outer side surface and the plurality of openings. The distance from the inner surface to the center of the opening at the opening closest to the outer surface is greater.
  • the method for manufacturing a display device includes, in order from the substrate side, a planarization film, a first electrode, an edge cover, a light emitting layer, and a second electrode, a display area, and a plurality of pixels forming the display area.
  • planarizing film Forming a planarizing film, and forming a planarizing film, wherein in the planarizing film forming process, a first planar portion overlapping with each of the plurality of openings, a second planar portion between the plurality of openings, and a contact hole And the height from the bottom surface of the planarizing film on the substrate side to the surface on the second electrode side of the edge cover overlapping the first flat portion is the height of the second flat portion from the bottom surface. 2High to the surface on the electrode side To be lower than, to form the planarizing film.
  • the planarizing film is formed of a positive photosensitive material, and the first planar portion is formed at a position corresponding to the semi-transmissive portion of the multi-tone mask.
  • the second flat portion is formed at a position corresponding to the light shielding portion of the multi-tone mask, and the contact hole is formed at a position corresponding to the transmitted light portion of the multi-tone mask.
  • a seal is formed by forming a seal layer including a first inorganic seal film, an organic seal film, and a second inorganic seal film in the upper layer of the second electrode from the second electrode side.
  • the method further includes forming a stopper layer, forming a frame-shaped first bank including the first flat portion in a frame area surrounding the display area in the planarizing film forming step, and forming the sealing layer in the sealing layer forming process. The end of the organic sealing film is brought into contact with the first bank.
  • the metal material used for the first electrode is provided at a position straddling the first flat portion in the upper layer of the first flat portion in the first bank.
  • a first metal layer forming step of forming a frame-like first metal layer by forming is provided.
  • a frame-shaped second bank including the second flat portion is further formed to surround the first bank.
  • the metal material used for the first electrode is provided at a position straddling the second flat portion in the upper layer of the second flat portion in the second bank.
  • a second metal layer forming step of forming a frame-like second metal layer by forming is provided.
  • a second bank edge cover forming step of forming a frame-like bank containing the same material as the edge cover is further formed on the second metal layer in combination with the formation of the edge cover.
  • the method further includes an edge cover forming step of forming the edge cover using photolithography by one-time exposure using a photomask having only a light shielding portion and a transmission light portion.
  • the apparatus for manufacturing a display device includes, in order from the substrate side, a planarization film, a first electrode, an edge cover, a light emitting layer, and a second electrode, a display area, and a plurality of pixels forming the display area.
  • Reference Signs List 2 display device 10 support substrate 21 flattening film 21a first flat portion 21b second flat portion 21c contact hole 22 pixel electrode (first electrode) 22a first metal layer 22b second metal layer 23 cover film (edge cover) 23a cover film first flat portion 23b cover film second flat portion 23c opening 24 light emitting layer 25 upper electrode (second electrode) 26 1st inorganic sealing film 27 organic sealing film 28 2nd inorganic sealing film 29a 1st bank 29b 2nd bank 50 display device manufacturing device M Photo mask R photosensitive resin DA display area NA frame area SH source wiring Metal wiring layer) SP sub pixel (pixel)

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

バックプレーンにおけるスペーサの高さ精度を出すことを目的として、第1電極(22)が露出する複数の開口(23c)を含む前記エッジカバー(23)と、第1平坦部(21a)、第2平坦部(21b)、およびコンタクトホール(21c)を含む平坦化膜(21)を備えた表示デバイス(2)であって、前記複数の開口(23c)のそれぞれは、平面視において前記第1平坦部(21a)と重畳し、平面視における前記複数の開口(23c)の間に前記第2平坦部(21b)を有し、前記平坦化膜(21)の基板側の底面(21d)から、平面視において前記第1平坦部(21a)と重畳する前記エッジカバー(23)の第2電極(25)側の表面(21m)までの高さ(H1)は、前記底面(21d)から、前記第2平坦部(21b)の第2電極(25)側の表面(21u)までの高さ(H2)よりも低い表示デバイス(2)を提供する。

Description

表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
 本発明は、発光素子を備えた表示デバイスに関する。
 特許文献1には、バックプレーンにおいてスペーサが形成された表示パネルを開示している。スペーサは、下部基板と対向基板との高さ制御に使用されたり、表示デバイスの各層形成のために使用される蒸着用のマスクを当接させるフォトスペーサとして使用されたりする。
国際公開公報「WO2014-24455号(2014年2月13日公開)」
 表示デバイスのバックプレーンにおけるスペーサを、同層における他の構造と共に1回のフォトリソグラフィにより形成するために、ハーフトーンマスクまたはグレートーンマスク等を含む、多階調マスクを使用したフォトリソグラフィを採用する場合がある。しかしながら、スペーサを形成するために、多階調マスクを用いた成膜方法を使用すると、フォトリソグラフィにおける洗浄後のベーク工程において、感光性材料の熱ダレが発生する。
 この際、熱ダレが発生する対象の感光性材料の体積が大きい場合、または、感光性材料の開口とスペーサとの距離が近い場合、スペーサの熱ダレは比較的大きく発生し、スペーサの上面の高さが大きく変化する場合がある。このため、多階調マスクを使用したフォトリソグラフィでは、スペーサの高さ精度を出すことが困難である場合があった。
 上記課題を解決するために、本願の表示デバイスは、基板側から順に、平坦化膜、第1電極、エッジカバー、発光層および第2電極を備え、表示領域と、該表示領域を形成する複数の画素と、前記第1電極が露出する前記エッジカバーの複数の開口とを備えた表示デバイスであって、前記平坦化膜は、第1平坦部と、第2平坦部と、コンタクトホールとを備え、前記複数の開口のそれぞれは、前記第1平坦部と重畳し、前記複数の開口の間に前記第2平坦部を有し、前記平坦化膜の基板側の底面から、前記第1平坦部と重畳する前記エッジカバーの第2電極側の表面までの高さは、前記底面から、前記第2平坦部の第2電極側の表面までの高さよりも低い。
 また、上記課題を解決するために、本願の表示デバイスの製造方法は、基板側から順に、平坦化膜、第1電極、エッジカバー、発光層および第2電極を備え、表示領域と、該表示領域を形成する複数の画素と、前記第1電極が露出する前記エッジカバーの複数の開口とを備えた表示デバイスの製造方法であって、前記平坦化膜を、多階調マスクを使用した1回の露光による、フォトリソグラフィを用いて形成する平坦化膜形成工程を備え、前記平坦化膜形成工程において、前記複数の開口のそれぞれと重畳する前記第1平坦部と、前記複数の開口の間の前記第2平坦部と、コンタクトホールとを形成し、前記平坦化膜の基板側の底面から、前記第1平坦部と重畳する前記エッジカバーの第2電極側の表面までの高さが、前記底面から、前記第2平坦部の第2電極側の表面までの高さよりも低くなるように、前記平坦化膜を形成する。
 また、上記課題を解決するために、本願の表示デバイスの製造装置は、基板側から順に、平坦化膜、第1電極、エッジカバー、発光層および第2電極を備え、表示領域と、該表示領域を形成する複数の画素と、前記第1電極が露出する前記エッジカバーの複数の開口とを備えた表示デバイスの製造装置であって、前記平坦化膜の形成において、多階調マスクを使用した1回の露光による、フォトリソグラフィを用いて、前記複数の開口のそれぞれと重畳する前記第1平坦部と、前記複数の開口の間の前記第2平坦部と、コンタクトホールとを形成し、前記平坦化膜の基板側の底面から、前記第1平坦部と重畳する前記エッジカバーの第2電極側の表面までの高さが、前記底面から、前記第2平坦部の第2電極側の表面までの高さよりも低くなるように、前記平坦化膜を形成する成膜装置を備える。
 上記構成によれば、多階調マスクを使用したフォトリソグラフィを採用しつつ、感光性材料の熱ダレによるスペーサの高さ精度を向上させることにより、歩留まりをより改善して表示デバイスを製造できる。
実施形態1に係る表示デバイスの表示領域における断面図である。 実施形態1に係る表示デバイスの上面図である。 実施形態1に係る表示デバイスの平坦化膜およびカバー膜の位置関係を説明するための上面図である。 実施形態1に係る表示デバイスの額縁領域における、第1バンクおよび第2バンクの周囲を示す断面図である。 実施形態1に係る表示デバイスの製造方法を示すフローチャートである。 実施形態1に係る表示デバイスの製造方法における、平坦化膜の形成をより詳細に示すフローチャートである。 実施形態1に係る表示デバイスの製造方法を説明するための工程断面図である。 実施形態1に係る表示デバイスの製造方法を説明するための別の工程断面図である。 実施形態1に係る表示デバイスの製造方法を説明するための別の工程断面図である。 実施形態2に係る表示デバイスの表示領域における断面図である。 実施形態2に係る表示デバイスの平坦化膜およびカバー膜の位置関係を説明するための上面図である。 実施形態3に係る表示デバイスの額縁領域における、第1バンクおよび第2バンクの周囲を示す断面図である。 実施形態3の変形例に係る表示デバイスの額縁領域における、第1バンクおよび第2バンクの周囲を示す断面図である。 比較形態に係る表示デバイスの表示領域と、額縁領域における、第1バンクおよび第2バンクの周囲とを示す断面図である。 各実施形態に係る表示デバイスの製造装置を示すブロック図である。
  〔実施形態1〕
 以下においては、「同層」とは同一プロセスにて同材料で形成されていることを意味する。また、「下層」とは、比較対象の層よりも先のプロセスで形成されていることを意味し、「上層」とは比較対象の層よりも後のプロセスで形成されていることを意味する。また、本明細書においては、表示デバイスの下層から上層へ向かう方向を上方とする。
 図2は、本実施形態に係る表示デバイス2の上面図である。図1は、図2におけるAA線矢視断面図であり、図4は、図2におけるBB線矢視断面図である。
 本実施形態に係る表示デバイス2は、図2に示すように、表示領域DAと、当該表示領域DAの周囲に隣接する額縁領域NAとを有する。図1を参照して、本実施形態に係る表示デバイス2を詳細に説明する。
 図1に示すように、本実施形態に係る表示デバイス2は、下層から順に、支持基板10と、樹脂層12と、バリア層3と、TFT層4と、発光素子層5と、封止層6とを備える。表示デバイス2は、封止層6のさらに上層に、光学補償機能、タッチセンサ機能、保護機能等を有する機能フィルム等を備えていてもよい。
 支持基板10、例えばガラス基板であってもよい。樹脂層12の材料としては、例えば、ポリイミドが挙げられる。
 バリア層3は、表示デバイスの使用時に、水、酸素等の異物がTFT層4、発光素子層5に浸透することを防ぐ層である。バリア層3は、例えば、CVDにより形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。
 TFT層4は、下層から順に、半導体層15と、第1無機層16(ゲート絶縁膜)と、ゲート電極GEと、第2無機層18と、容量配線CEと、第3無機層20と、ソース配線SH(金属配線層)と、平坦化膜21(層間絶縁膜)とを含む。半導体層15と、第1無機層16と、ゲート電極GEとを含むように、薄層トランジスタ(TFT)Trが構成される。
 半導体層15は、例えば低温ポリシリコン(LTPS)あるいは酸化物半導体で構成される。なお、図2においては、半導体層15をチャネルとするTFTがトップゲート構造で示されているが、ボトムゲート構造であってもよい(例えば、TFTのチャネルが酸化物半導体の場合)。
 ゲート電極GE、容量電極CE、またはソース配線SHは、例えば、アルミニウム(Al)、タングステン(W)、モリブデン(Mo)、タンタル(Ta)、クロム(Cr)、チタン(Ti)、銅(Cu)の少なくとも1つを含んでいてもよい。また、ゲート電極GE、容量電極CE、またはソース配線SHは、上述の金属の単層膜あるいは積層膜によって構成される。特に本実施形態においては、ゲート電極GEはMoを含み、ソース配線SHはAlを含む。
 第1無機層16、第2無機層18、および第3無機層20は、例えば、CVD法によって形成された、酸化シリコン(SiOx)膜あるいは窒化シリコン(SiNx)膜またはこれらの積層膜によって構成することができる。平坦化膜21は、例えば、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。
 本実施形態に係る表示デバイス2において、平坦化膜21は、第1平坦部21aと、第2平坦部21bと、コンタクトホール21cとを備える。第1平坦部21aおよび第2平坦部21bは、平坦化膜21の支持基板10側の底面21dから、それぞれの発光素子層5側の表面21mおよび21uまでの高さH1およびH2をそれぞれ有する。高さH1は高さH2よりも低い。コンタクトホール21cは、第1平坦部21aの開口である。
 なお、本明細書において、平坦部とは、それぞれ高さの異なる領域を示すための名称であり、厳密に平坦形状を備えていなくともよい。例えば、第1平坦部21aまたは第2平坦部21bは、部分的に緩やかな凸形状または凹形状を含んでいてもよい。この場合、上述した高さとは、底面から、発光素子層5側の表面の内、最も高さが高い位置までの高さを指す。
 発光素子層5(例えば、有機発光ダイオード層)は、下層から順に、画素電極22(第1電極、例えばアノード)と、画素電極22のエッジを覆うカバー膜(エッジカバー)23と、発光層24と、上部電極(第2電極、例えばカソード)25とを含む。発光素子層5は、サブピクセルSP(画素)ごとに、島状の画素電極22、島状の発光層24、および上部電極25を含む発光素子(例えば、OLED:有機発光ダイオード)と、これを駆動するサブ画素回路とが設けられる。
 画素電極22は、平面視において平坦化膜21の第1平坦部21aおよびコンタクトホール21cに重畳する位置に設けられる。画素電極22は、コンタクトホール21cを介してソース配線SHと電気的に接続される。このため、TFT層4における信号が、ソース配線SHを介して画素電極22に供給される。なお、画素電極22の厚みは、例えば、100nmであってもよい。
 カバー膜23は有機絶縁膜であり、例えば、ポリイミド、アクリル等の感光性有機材料を塗布した後にフォトリソグラフィ法によってパターニングすることにより形成される。カバー膜23は、平面視において第1平坦部21aと重畳するカバー膜第1平坦部23aと、平面視において第2平坦部21bと重畳するカバー膜第2平坦部23bと、カバー膜第1平坦部23aの開口23cとを備える。
 カバー膜23は、画素電極22のエッジを覆う位置に形成され、複数のサブピクセルSPごとに開口23cを備え、画素電極22の一部が露出する。複数の開口23cのそれぞれは、平面視において第1平坦部21aと重畳し、複数の開口23cの間に第2平坦部21bが形成されている。
 図3は、本実施形態における平坦化膜21およびカバー膜23の位置関係を説明するための、図2における領域Dの拡大上面図である。なお、説明の簡単のために、図3においては、表示デバイス2の上層から順に、封止層6、上部電極25、および発光層24を透過して図示している。同様に、図3においては、第2平坦部21bを、平面視において当該第2平坦部21bと重畳するカバー膜第2平坦部23bを透過して、点線にて図示している。さらに、図3においては、平面視においてコンタクトホール21cと重畳する位置においては、コンタクトホール21cよりも上層を透過して図示している。
 カバー膜第1平坦部23aおよびカバー膜第2平坦部23bは、平坦化膜21の支持基板10側の底面21dから、それぞれの発光素子層5側の表面23mおよび23uまでの高さE1およびE2をそれぞれ有する。高さE1は高さE2よりも低い。さらに、高さE1は高さH2よりも低い。なお、カバー膜23は、画素電極22のエッジを覆うことができる厚みを有していればよく、カバー膜23の厚みは、1μm以下であってもよい。
 なお、図1に示すように、第2平坦部21bに周囲においては、平面視において第1平坦部21aと重畳する位置においても、高さE2に近い高さを有するカバー膜23が形成される。本実施形態においては、平面視において第1平坦部21aと重畳する位置であっても、第2平坦部21bの周囲であり、高さがE2に近い位置においては、当該位置におけるカバー膜23を、カバー膜第2平坦部23bとして扱う。
 ここで、図1における第2平坦部21bにおける第2平坦部21bの中心に対する外側面23fと、当該外側面23fに最も近接するコンタクトホール21cにおけるコンタクトホール21cの中心に対する内側面21iとの距離をD1とする。また、外側面23fと、当該外側面23fに最も近接する開口23cにおける開口23cの中心に対する内側面23iとの距離をD2とする。本実施形態においては、D1はD2よりも長い。すなわち、ある1つの第2平坦部21bに対して、最も近接するコンタクトホール21cよりも、最も近接する開口23cの方が近くに形成されている。
 発光層24は、例えば、下層側から順に、正孔輸送層、発光層、電子輸送層を積層することで構成される。発光層は、蒸着法あるいはインクジェット法によって、サブピクセルSPごとに島状に形成される。正孔輸送層および電子輸送層は、サブピクセルSPごとに島状に形成されていてもよく、複数のサブピクセルSPの共通層としてベタ状に形成されていてもよい。
 画素電極22は、複数のサブピクセルSPごとに島状に形成され、例えばITO(Indium Tin Oxide)とAgを含む合金との積層によって構成され、光反射性を有する。上部電極25は、複数のサブピクセルSPの共通層としてベタ状に形成され、ITO(Indium Tin Oxide)、IZO(Indium Zincum Oxide)等の透光性の導電材によって構成することができる。
 発光素子層5がOLED層である場合、画素電極22および上部電極25間の駆動電流によって正孔と電子が発光層24内で再結合し、これによって生じたエキシトンが基底状態に落ちることによって、光が放出される。上部電極25が透光性を有し、画素電極22が光反射性を有するため、発光層24から放出された光は上方に向かい、トップエミッションとなる。
 封止層6は、上部電極25よりも上層の第1無機封止膜26と、第1無機封止膜26よりも上層の有機封止膜27と、有機封止膜27よりも上層の第2無機封止膜28とを含み、水、酸素等の異物の発光素子層5への浸透を防ぐ。第1無機封止膜26および第2無機封止膜28は、例えば、CVDにより形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。有機封止膜27は、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。
 図4は、図2のBB線矢視断面図を示し、本実施形態に係る表示デバイス2の表示領域DAの周囲に隣接する額縁領域NAにおける、バンクの周辺を示している。図2および図4に示すように、表示デバイス2は、額縁領域NAにおいて、第1バンク29aと、第2バンク29bと、端子部40とを備える。
 第1バンク29aは、上部電極25の周囲を囲う位置に、枠状に形成される。第2バンク29bは、第1バンク29aの周囲に、枠状に形成される。第1バンク29aは、平坦化膜21の第1平坦部21aを含み、第2バンク29bと、平坦化膜21の第2平坦部21bを含む。このため、第1バンク29aよりも、第2バンク29bの高さが高い。第1バンク29aと第2バンク29bとは、上層の封止層6の有機封止膜27の塗布による、有機封止膜27の濡れ広がりを規制する。例えば、図4においては、第1バンク29aは有機封止膜27の端部と当接して、有機封止膜27の濡れ広がりを規制する。
 端子部40は、第2バンク21eの周囲に形成される。端子部40には、引き回し配線44を介して表示領域DAにおける各発光素子を駆動するための信号を供給する、図示しないドライバ等が実装される。
 図5および図6のフローチャートを参照し、本実施形態に係る表示デバイス2の製造方法について詳細に説明する。
 はじめに、透光性の支持基板(例えば、マザーガラス基板)上に樹脂層12を形成する(ステップS1)。次いで、樹脂層12の上層にバリア層3を形成する(ステップS2)。
 次いで、バリア層3の上層にTFT層4を形成する(ステップS3)。ステップS3におけるTFT層4、特に平坦化膜21の形成について、図7から図9の工程断面図と併せて、さらに詳細に説明する。なお、図7から図9は、ステップS3における、図1と対応する位置の構成を示す図である。
 ステップS3においては、はじめに、バリア層3の上層に、半導体層15と、第1無機層16と、ゲート電極GEと、第2無機層18と、容量配線CEと、第3無機層20と、ソース配線SHとを、下層から順に形成する。これらの各層の形成においては、従来公知の成膜方法を採用できる。ここまでの成膜工程により、図7の(a)に示す構造が得られる。
 次いで、図7の(b)に示すように、第3無機層20と、ソース配線SHとの上層から、感光性樹脂Rを塗布する(ステップS3-1)。感光性樹脂Rは、例えば、ポジ型の感光性樹脂であってもよい。次いで、感光性樹脂Rの上方に、図7の(b)に示す、フォトマスクMを設置する(ステップS3-2)。フォトマスクMは多階調マスクであり、例えば、遮光部M1、半透過光部M2、および透過光部M3を備える、ハーフトーンマスクである。遮光部M1は、透過光部M3よりも低い光透過性を備える。また、半透過光部M2は、遮光部M1と透過光部M3との間の光透過性を有する。
 次いで、フォトマスクMの上方から光を照射して、感光性樹脂Rを露光する(ステップS3-3)。次いで、露光された感光性樹脂Rを、適切な露光液によって洗浄する(ステップS3-4)。
 本実施形態においては、遮光部M1に対応する位置における感光性樹脂Rは、強く露光されないため、露光液に溶解せず、感光性樹脂Rが厚く残存する。また、透過光部M3に対応する位置における感光性樹脂Rは、強く露光され、露光液に溶解するため、感光性樹脂Rの開口が形成される。さらに、透過光部M3に対応する位置における感光性樹脂Rは、一部が露光されるため、一部が露光液に溶解して、遮光部M1に対応する位置における感光性樹脂Rよりも薄く感光性樹脂Rが残存する。
 次いで、洗浄後の感光性樹脂Rをベークする(ステップS3-5)。これにより、図7の(c)に示す平坦化膜21が、1回の露光によるフォトリソグラフィにより得られる。すなわち、第1平坦部21aを半透過光部M2と対応する位置に形成し、第2平坦部21bを遮光部M1と対応する位置に形成し、コンタクトホール21cを透過光部M3と対応する位置に形成する。なお、ステップS3-1からS3-5までを、額縁領域NAにおいても行い、図4において示した、額縁領域NAにおける第1バンク29aに対応する位置に第1平坦部21aを、第2バンク29bに対応する位置に第2平坦部21bを形成してもよい。
 次いで、トップエミッション型の発光素子層(例えば、OLED素子層)5を形成する(ステップS4)。始めに、図8の(b)に示すように、コンタクトホール21cを含む位置に画素電極22を形成する。次いで、例えば、遮光部と透過光部とのみを備えたフォトマスクのように、2種の透過率のみを有するフォトマスクを使用した1回の露光によるフォトリソグラフィを用いて、図8の(b)に示すカバー膜23を得る。この際カバー膜23を、画素電極22のエッジを覆う位置に形成する。
 次いで、発光層24、および上部電極25を形成することにより、図9の(a)に示すように、発光素子層5および複数のサブピクセルSPが形成される。この際、発光層24を、メタルマスク越しに有機材料を蒸着させることによって形成する場合、カバー膜第2平坦部23bを、メタルマスクが当接するフォトスペーサとして使用してもよい。これにより、メタルマスクがサブピクセルSPにおける各層と当接することにより、不良となる可能性を低減できる。
 次いで、図9の(b)に示す、封止層6を形成する(ステップS5)。この際、封止層6の有機封止膜27の形成において、有機封止膜27の濡れ広がりを、第1バンク29aと第2バンク29bとが規制する。
 次いで、支持基板10、樹脂層12、バリア層3、TFT層4、発光素子層5、封止層6を含む積層体を分断し、複数の個片を得る(ステップS6)。次いで、端子部40に電子回路基板(例えば、ICチップ)をマウントし、表示デバイス2とする(ステップS7)。
 なお、本実施形態においては、硬質の支持基板10を備えた表示デバイス2の製造方法について説明を行った。しかし、一部工程を追加することにより、フレキシブルな表示デバイス2を製造することが可能である。例えば、ステップS5に次いで、支持基板10越しに樹脂層12の下面にレーザ光を照射して、支持基板10および樹脂層12間の結合力を低下させ、支持基板10を樹脂層12から剥離する。次いで、樹脂層12の下面に下面フィルムを貼り付ける。その後、ステップS6に移行することにより、フレキシブルな表示デバイス2が得られる。
 本実施形態に係る表示デバイス2は、フォトスペーサ等のスペーサとして使用されるカバー膜第2平坦部23bを形成するために、平坦化膜21の形成において、多階調マスクを使用したフォトリソグラフィを用いて、第2平坦部21bを形成した。
 このため、多階調マスクを使用したフォトリソグラフィを用いて、カバー膜23を形成することにより、スペーサを形成するよりも、フォトリソグラフィにおけるベーク工程において熱ダレする位置における感光性材料の体積を低減できる。したがって、熱ダレによるスペーサの変形を低減し、スペーサの高さ精度を出すことができるため、表示デバイス2の歩留まり向上に繋がる。
 また、本実施形態においては、1回の露光によるフォトリソグラフィによって、平坦化膜21を形成しているため、感光性樹脂Rを2回露光して平坦化膜21を製造するより、感光性樹脂Rのコストを低減できる。なお、カバー膜23は、2値の透過率を有するマスクを使用したフォトリソグラフィによって、容易に製造することが可能である。
 さらに、第2平坦部21bは、最も近接する開口23cよりも最も近接するコンタクトホール21cの方が遠い位置に形成される。このため、フォトリソグラフィのベーク工程における熱ダレによる第2平坦部21bの変形は、平坦化膜21の開口であるコンタクトホール21cが、第2平坦部21bよりも離れているため、比較的小さくなる。このため、多階調マスクを使用したフォトリソグラフィを用いて、カバー膜23を形成することにより、スペーサを形成するよりも、ベーク工程における熱ダレを低減することができる。
 また、高さH2は高さE1よりも高いため、スペーサの高さ制御に対しては、平坦化膜21が支配的となる。このため、第2平坦部21bの高さ精度をより高くできる本実施形態は、スペーサの高さ制御をより精度よく行うことができる。また、本実施形態においては、第2平坦部21bに重畳する位置において、カバー膜23が形成されるものの、高さE2が高さE1よりも高い。このため、カバー膜第2平坦部23bの上面を、確実にカバー膜第1平坦部23aの上面よりも高く形成することができる。
  〔実施形態2〕
 図10は、本実施形態に係る表示デバイス2の、図1に対応する位置における断面図を示す。本実施形態に係る表示デバイス2は、前実施形態に係る表示デバイス2と比較して、カバー膜23が、平面視において第2平坦部21bと重畳する位置に形成されない点を除いては、同一の構成を備える。すなわち、本実施形態に係る表示デバイス2は、表示領域DAにおいて、カバー膜23を、平面視において平坦化膜21の第1平坦部21aおよびコンタクトホール21cと重畳する位置にのみ備える。
 図11は、本実施形態における平坦化膜21およびカバー膜23の位置関係を説明するための、図3に対応する位置における拡大上面図である。なお、説明の簡単のために、図11においては、表示デバイス2の上層から順に、封止層6、上部電極25、および発光層24を透過して図示している。さらに、図11においては、平面視においてコンタクトホール21cと重畳する位置においては、コンタクトホール21cよりも上層を透過して図示している。
 本実施形態に係る表示デバイス2は、前述の表示デバイス2の製造方法において、カバー膜23を平面視において第2平坦部21bと重畳する位置に形成しない点のみを変更することにより得られてもよい。この場合、メタルマスクを、第2平坦部21bに当接して蒸着を行うことにより、発光層24の形成を行ってもよい。
 なお、図10および図11に示すように、本実施形態において、カバー膜23は、少なくとも、画素電極22のエッジを覆い、かつ、コンタクトホール21cと、平面視において重畳する位置に形成されていればよい。例えば、図11に示すように、カバー膜23を、画素電極22の周端およびコンタクトホール21cを囲む枠状の位置にのみ形成してもよい。
 本実施形態に係る表示デバイス2は、第2平坦部21bのみがスペーサとしての機能を備える。このため、スペーサの高さ精度が、カバー膜23のフォトリソグラフィにおける、カバー膜23の変形の影響を大きく受けない。したがって、スペーサの高さ制御をより精密に行うことができる。
  〔実施形態3〕
 図12は、本実施形態に係る表示デバイス2の、図4に対応する位置における断面図を示す。本実施形態に係る表示デバイス2は、上述の実施形態に係る表示デバイス2の何れかと比較して、額縁領域NAにおける第1バンク29aと第2バンク29bとが、それぞれ第1金属層22aと第2金属層22bとを含む点を除いては、同一の構成を備える。すなわち、本実施形態に係る表示デバイス2は、第1バンク29aにおける第1平坦部21aの上層において、第1平坦部21aを跨ぐ位置に、枠状の第1金属層22aを備えている。同様に、本実施形態に係る表示デバイス2は、第2バンク29bにおける第2平坦部21bの上層においても、第2平坦部21bを跨ぐ位置に、枠状の第2金属層22bを備えている。
 本実施形態に係る表示デバイス2の製造方法においては、画素電極22の形成と共に、画素電極22に使用される金属材料を額縁領域NAにおける第1平坦部21aおよび第2平坦部21bのそれぞれを跨ぐ位置においても形成する。これにより、上述の第1金属層22aと第2金属層22bとが得られる。なお、本実施形態においては、図12に示すように、第1バンク29aと第2バンク29bとのそれぞれに第1金属層22aと第2金属層22bとが独立して形成されている。しかし、本実施形態においてはこれに限られず、第1バンク29aと第2バンク29bとに跨って、金属層が形成されていてもよい。
 本実施形態に係る表示デバイス2は、第1バンク29aおよび第2バンク29bが、それぞれの平坦部の側面および上面を覆う第1金属層22aと第2金属層22bとを有する。このため、それぞれのバンクの平坦部に水分が浸透する可能性を低減でき、ひいては、表示領域DAにおける発光素子層5への水分浸透の可能性を低減できる。したがって、発光素子層5が水分により失活する可能性を低減できるため、表示デバイス2の信頼性が向上する。
 ところで、封止層6の無機層は、70℃から100℃の低温CVDにて実行されるため、第1バンク29aおよび第2バンク29bの上端および下端に形成しにくい。特に、封止層6の無機層を低温CVDによって形成する場合、当該無機層をバンクの下端に回り込ませることが困難である。
 本実施形態においては、無機層を形成される前のバンクの上面および側面に金属層が形成されているため、無機層が低温CVDによって金属層において均一に表面反応する。したがって、本実施形態に係る表示デバイス2においては、第1バンク29aおよび第2バンク29bに、封止層6の無機層がより被覆性よく形成できる効果を奏する。さらに金属層によりバンクの下端が覆われるため、バンクにおける無機層の被覆性が向上する。
 図13は、図12に示した実施形態に係る表示デバイス2の変形例を説明するための図である。本変形例は、前実施形態の表示デバイス2と比較して、額縁領域NAにおける第1バンク29aおよび第2バンク29bのそれぞれの第1金属層22aと第2金属層22bとの上層に、さらにカバー膜23が枠状に形成される点を除いては、同一の構成を備える。
 本変形例に係る表示デバイス2は、前実施形態の表示デバイス2の製造方法において、それぞれの第1金属層22aと第2金属層22bとの上層に、さらにカバー膜23を枠状に形成する点のみを変更することにより得られてもよい。なお、本変形例においても、図13に示すように、第1バンク29aと第2バンク29bとのそれぞれに第1金属層22aと第2金属層22bとが独立して形成されていてもよく、第1バンク29aと第2バンク29bとに跨って、金属層が形成されていてもよい。
 本変形例に係る表示デバイス2は、前述の実施形態に係る表示デバイス2と比較して、それぞれのバンクの高さを高く形成できる。したがって、封止層6の有機封止膜27の外部への濡れ広がりを規制する機能を向上させることが可能である。
 図14は、上述の各実施形態に対する比較形態に係る表示デバイスを説明するための図である。図14の(a)は、比較形態に係る表示デバイスにおいて、図1または図10に対応する位置における、スペーサが形成される位置の周囲を拡大した断面図である。図14の(b)は、比較形態に係る表示デバイスにおいて、図4、図12、または図13に対応する位置を示す断面図である。
 比較形態に係る表示デバイスは、図14の(a)に示すように、スペーサがカバー膜第2平坦部23bによってのみ形成されている。このため、このようなカバー膜23を、多階調マスクを使用したフォトリソフィによって形成すると、ベーク工程においてカバー膜第2平坦部23bが大きく熱ダレする。これは、熱ダレが発生する対象であるカバー膜第2平坦部23bの体積が、前述の第2平坦部21bよりも大きいこと、および、カバー膜第2平坦部23bが開口23cにより近接することによる。
 このため、カバー膜第2平坦部23bの熱ダレによるカバー膜23の形状変化が大きく発生することにより、スペーサの高さ精度が悪くなり、表示デバイスの歩留まり低下に繋がる。
 また、図14の(b)に示す通り、比較形態に係る表示デバイスにおいては、バンクが画素電極22を含まない。このため、バンクにおける平坦化膜21またはカバー膜23への水分浸透が発生する可能性が高まり、表示デバイスの信頼性低下に繋がる。
 図15は、上述の各実施形態における表示デバイス2の製造工程において使用される、表示デバイスの製造装置50を示すブロック図である。
 表示デバイスの製造装置50は、コントローラ52と成膜装置54とを備える。コントローラ52は、成膜装置54を制御してもよい。成膜装置54は、表示デバイス2の各層の成膜を実行してもよい。
  〔まとめ〕
 態様1の表示デバイスは、基板側から順に、平坦化膜、第1電極、エッジカバー、発光層および第2電極を備え、表示領域と、該表示領域を形成する複数の画素と、前記第1電極が露出する前記エッジカバーの複数の開口とを備えた表示デバイスであって、前記平坦化膜は、第1平坦部と、第2平坦部と、コンタクトホールとを備え、前記複数の開口のそれぞれは、前記第1平坦部と重畳し、前記複数の開口の間に前記第2平坦部を有し、前記平坦化膜の基板側の底面から、前記第1平坦部と重畳する前記エッジカバーの第2電極側の表面までの高さは、前記底面から、前記第2平坦部の第2電極側の表面までの高さよりも低い。
 態様2においては、前記表示領域において、前記エッジカバーを、前記第1電極の周端および前記コンタクトホールを囲む枠状の位置にのみ備える。
 態様3においては、前記第2平坦部と前記エッジカバーとが重畳し、前記底面から、前記第1平坦部と重畳する前記エッジカバーの第2電極側の表面までの高さが、前記底面から、前記第2平坦部と重畳する前記エッジカバーの第2電極側の表面までの高さよりも高い。
 態様4においては、前記平坦化膜よりも基板側に、金属配線層を備え、前記コンタクトホールにおいて、前記第1電極が前記金属配線層と接する。
 態様5においては、前記第2電極の上層に封止層を備え、前記封止層は、前記第2電極側から、第1無機封止膜と、有機封止膜と、第2無機封止膜とを含み、額縁領域において、前記第1平坦部を含み、前記表示領域を囲む枠状の第1バンクを備え、前記第1バンクは前記有機封止膜の端部と当接する。
 態様6においては、前記第1バンクにおける前記第1平坦部の上層の、該第1平坦部を跨ぐ位置に、枠状の第1金属層を備える。
 態様7においては、前記第1金属層の上層に、前記エッジカバーと同材料を含む枠状のバンクをさらに備える。
 態様8においては、前記第2平坦部を含み、前記第1バンクを囲む枠状の第2バンクをさらに備える。
 態様9においては、前記第2バンクにおける前記第2平坦部の上層の、該第2平坦部を跨ぐ位置に、枠状の第2金属層を備える。
 態様10においては、前記第2金属層の上層に、前記エッジカバーと同材料を含む枠状のバンクをさらに備える。
 態様11においては、前記第2平坦部における該第2平坦部の中心に対する外側面と前記コンタクトホールにおける該コンタクトホールの中心に対する内側面との距離が、前記外側面と、前記複数の開口のうち前記外側面に最も近接する開口における該開口の中心に対する内側面との距離よりも長い。
 態様12の表示デバイスの製造方法は、基板側から順に、平坦化膜、第1電極、エッジカバー、発光層および第2電極を備え、表示領域と、該表示領域を形成する複数の画素と、前記第1電極が露出する前記エッジカバーの複数の開口とを備えた表示デバイスの製造方法であって、前記平坦化膜を、多階調マスクを使用した1回の露光による、フォトリソグラフィを用いて形成する平坦化膜形成工程を備え、前記平坦化膜形成工程において、前記複数の開口のそれぞれと重畳する第1平坦部と、前記複数の開口の間の第2平坦部と、コンタクトホールとを形成し、前記平坦化膜の基板側の底面から、前記第1平坦部と重畳する前記エッジカバーの第2電極側の表面までの高さが、前記底面から、前記第2平坦部の第2電極側の表面までの高さよりも低くなるように、前記平坦化膜を形成する。
 態様13においては、前記平坦化膜形成工程において、前記平坦化膜をポジ型の感光性材料から形成し、前記第1平坦部を前記多階調マスクの半透過光部と対応する位置に形成し、前記第2平坦部を前記多階調マスクの遮光部と対応する位置に形成し、前記コンタクトホールを前記多階調マスクの透過光部と対応する位置に形成する。
 態様14においては、前記第2電極の上層に、前記第2電極側から、第1無機封止膜と、有機封止膜と、第2無機封止膜とを含む封止層を形成する封止層形成工程をさらに備え、前記平坦化膜形成工程において、前記表示領域を囲む額縁領域における、前記第1平坦部を含む枠状の第1バンクを形成し、前記封止層形成工程において、前記有機封止膜の端部を前記第1バンクに当接させる。
 態様15においては、前記第1電極の形成に併せて、前記第1バンクにおける前記第1平坦部の上層の、該第1平坦部を跨ぐ位置に、前記第1電極に使用される金属材料を形成することにより、枠状の第1金属層を形成する、第1金属層形成工程を備える。
 態様16においては、前記エッジカバーの形成に併せて、前記第1金属層の上層に、前記エッジカバーと同材料を含む枠状のバンクをさらに形成する、第1バンクエッジカバー形成工程を備える。
 態様17においては、前記平坦化膜形成工程において、前記第1バンクを囲み、前記第2平坦部を含む枠状の第2バンクをさらに形成する。
 態様18においては、前記第1電極の形成に併せて、前記第2バンクにおける前記第2平坦部の上層の、該第2平坦部を跨ぐ位置に、前記第1電極に使用される金属材料を形成することにより、枠状の第2金属層を形成する、第2金属層形成工程を備える。
 態様19においては、前記エッジカバーの形成に併せて、前記第2金属層の上層に、前記エッジカバーと同材料を含む枠状のバンクをさらに形成する、第2バンクエッジカバー形成工程を備える。
 態様20においては、前記エッジカバーを、遮光部と透過光部とのみを備えたフォトマスクを使用した1回の露光による、フォトリソグラフィを用いて形成するエッジカバー形成工程をさらに備える。
 態様21の表示デバイスの製造装置は、基板側から順に、平坦化膜、第1電極、エッジカバー、発光層および第2電極を備え、表示領域と、該表示領域を形成する複数の画素と、前記第1電極が露出する前記エッジカバーの複数の開口とを備えた表示デバイスの製造装置であって、前記平坦化膜の形成において、多階調マスクを使用した1回の露光による、フォトリソグラフィを用いて、前記複数の開口のそれぞれと重畳する第1平坦部と、前記複数の開口の間の第2平坦部と、コンタクトホールとを形成し、前記平坦化膜の基板側の底面から、前記第1平坦部と重畳する前記エッジカバーの第2電極側の表面までの高さが、前記底面から、前記第2平坦部の第2電極側の表面までの高さよりも低くなるように、前記平坦化膜を形成する成膜装置を備える。
 本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
2        表示デバイス
10       支持基板
21       平坦化膜
21a      第1平坦部
21b      第2平坦部
21c      コンタクトホール
22       画素電極(第1電極)
22a      第1金属層
22b      第2金属層
23       カバー膜(エッジカバー)
23a      カバー膜第1平坦部
23b      カバー膜第2平坦部
23c      開口
24       発光層
25       上部電極(第2電極)
26       第1無機封止膜
27       有機封止膜
28       第2無機封止膜
29a      第1バンク
29b      第2バンク
50       表示デバイスの製造装置
M        フォトマスク
R        感光性樹脂
DA       表示領域
NA       額縁領域
SH       ソース配線(金属配線層)
SP       サブピクセル(画素)

Claims (21)

  1.  基板側から順に、平坦化膜、第1電極、エッジカバー、発光層および第2電極を備え、表示領域と、該表示領域を形成する複数の画素と、前記第1電極が露出する前記エッジカバーの複数の開口とを備えた表示デバイスであって、
     前記平坦化膜は、第1平坦部と、第2平坦部と、コンタクトホールとを備え、
     前記複数の開口のそれぞれは、前記第1平坦部と重畳し、
     前記複数の開口の間に前記第2平坦部を有し、
     前記平坦化膜の基板側の底面から、前記第1平坦部と重畳する前記エッジカバーの第2電極側の表面までの高さは、前記底面から、前記第2平坦部の第2電極側の表面までの高さよりも低い表示デバイス。
  2.  前記表示領域において、前記エッジカバーを、前記第1電極の周端および前記コンタクトホールを囲む枠状の位置にのみ備えた請求項1に記載の表示デバイス。
  3.  前記第2平坦部と前記エッジカバーとが重畳し、前記底面から、前記第1平坦部と重畳する前記エッジカバーの第2電極側の表面までの高さが、前記底面から、前記第2平坦部と重畳する前記エッジカバーの第2電極側の表面までの高さよりも高い請求項1または2に記載の表示デバイス。
  4.  前記平坦化膜よりも基板側に、金属配線層を備え、
     前記コンタクトホールにおいて、前記第1電極が前記金属配線層と接する請求項1から3の何れか1項に記載の表示デバイス。
  5.  前記第2電極の上層に封止層を備え、
     前記封止層は、前記第2電極側から、第1無機封止膜と、有機封止膜と、第2無機封止膜とを含み、
     額縁領域において、前記第1平坦部を含み、前記表示領域を囲む枠状の第1バンクを備え、
     前記第1バンクは前記有機封止膜の端部と当接する請求項1から4の何れか1項に記載の表示デバイス。
  6.  前記第1バンクにおける前記第1平坦部の上層の、該第1平坦部を跨ぐ位置に、枠状の第1金属層を備えた請求項5に記載の表示デバイス。
  7.  前記第1金属層の上層に、前記エッジカバーと同材料を含む枠状のバンクをさらに備えた請求項6に記載の表示デバイス。
  8.  前記第2平坦部を含み、前記第1バンクを囲む枠状の第2バンクをさらに備えた請求項5から7の何れか1項に記載の表示デバイス。
  9.  前記第2バンクにおける前記第2平坦部の上層の、該第2平坦部を跨ぐ位置に、枠状の第2金属層を備えた請求項8に記載の表示デバイス。
  10.  前記第2金属層の上層に、前記エッジカバーと同材料を含む枠状のバンクをさらに備えた請求項9に記載の表示デバイス。
  11.  前記第2平坦部における該第2平坦部の中心に対する外側面と前記コンタクトホールにおける該コンタクトホールの中心に対する内側面との距離が、前記外側面と、前記複数の開口のうち前記外側面に最も近接する開口における該開口の中心に対する内側面との距離よりも長い請求項1から10の何れか1項に記載の表示デバイス。
  12.  基板側から順に、平坦化膜、第1電極、エッジカバー、発光層および第2電極を備え、表示領域と、該表示領域を形成する複数の画素と、前記第1電極が露出する前記エッジカバーの複数の開口とを備えた表示デバイスの製造方法であって、
     前記平坦化膜を、多階調マスクを使用した1回の露光による、フォトリソグラフィを用いて形成する平坦化膜形成工程を備え、
     前記平坦化膜形成工程において、前記複数の開口のそれぞれと重畳する第1平坦部と、前記複数の開口の間の第2平坦部と、コンタクトホールとを形成し、前記平坦化膜の基板側の底面から、前記第1平坦部と重畳する前記エッジカバーの第2電極側の表面までの高さが、前記底面から、前記第2平坦部の第2電極側の表面までの高さよりも低くなるように、前記平坦化膜を形成する表示デバイスの製造方法。
  13.  前記平坦化膜形成工程において、前記平坦化膜をポジ型の感光性材料から形成し、前記第1平坦部を前記多階調マスクの半透過光部と対応する位置に形成し、前記第2平坦部を前記多階調マスクの遮光部と対応する位置に形成し、前記コンタクトホールを前記多階調マスクの透過光部と対応する位置に形成する請求項12に記載の表示デバイスの製造方法。
  14.  前記第2電極の上層に、前記第2電極側から、第1無機封止膜と、有機封止膜と、第2無機封止膜とを含む封止層を形成する封止層形成工程をさらに備え、
     前記平坦化膜形成工程において、前記表示領域を囲む額縁領域における、前記第1平坦部を含む枠状の第1バンクを形成し、
     前記封止層形成工程において、前記有機封止膜の端部を前記第1バンクに当接させる請求項12または13に記載の表示デバイスの製造方法。
  15.  前記第1電極の形成に併せて、前記第1バンクにおける前記第1平坦部の上層の、該第1平坦部を跨ぐ位置に、前記第1電極に使用される金属材料を形成することにより、枠状の第1金属層を形成する、第1金属層形成工程を備えた請求項14に記載の表示デバイスの製造方法。
  16.  前記エッジカバーの形成に併せて、前記第1金属層の上層に、前記エッジカバーと同材料を含む枠状のバンクをさらに形成する、第1バンクエッジカバー形成工程を備えた請求項15に記載の表示デバイスの製造方法。
  17.  前記平坦化膜形成工程において、前記第1バンクを囲み、前記第2平坦部を含む枠状の第2バンクをさらに形成する請求項14から16の何れか1項に記載の表示デバイスの製造方法。
  18.  前記第1電極の形成に併せて、前記第2バンクにおける前記第2平坦部の上層の、該第2平坦部を跨ぐ位置に、前記第1電極に使用される金属材料を形成することにより、枠状の第2金属層を形成する、第2金属層形成工程を備えた請求項17に記載の表示デバイスの製造方法。
  19.  前記エッジカバーの形成に併せて、前記第2金属層の上層に、前記エッジカバーと同材料を含む枠状のバンクをさらに形成する、第2バンクエッジカバー形成工程を備えた請求項18に記載の表示デバイスの製造方法。
  20.  前記エッジカバーを、遮光部と透過光部とのみを備えたフォトマスクを使用した1回の露光による、フォトリソグラフィを用いて形成するエッジカバー形成工程をさらに備えた請求項12から19の何れか1項に記載の表示デバイスの製造方法。
     
  21.  基板側から順に、平坦化膜、第1電極、エッジカバー、発光層および第2電極を備え、表示領域と、該表示領域を形成する複数の画素と、前記第1電極が露出する前記エッジカバーの複数の開口とを備えた表示デバイスの製造装置であって、
     前記平坦化膜の形成において、多階調マスクを使用した1回の露光による、フォトリソグラフィを用いて、前記複数の開口のそれぞれと重畳する第1平坦部と、前記複数の開口の間の第2平坦部と、コンタクトホールとを形成し、前記平坦化膜の基板側の底面から、前記第1平坦部と重畳する前記エッジカバーの第2電極側の表面までの高さが、前記底面から、前記第2平坦部の第2電極側の表面までの高さよりも低くなるように、前記平坦化膜を形成する成膜装置を備えた表示デバイスの製造装置。
PCT/JP2018/001421 2018-01-18 2018-01-18 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 WO2019142294A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2018/001421 WO2019142294A1 (ja) 2018-01-18 2018-01-18 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
CN201880086484.2A CN111602190B (zh) 2018-01-18 2018-01-18 显示设备、显示设备的制造方法、显示设备的制造装置
US16/961,445 US11800738B2 (en) 2018-01-18 2018-01-18 Display device, method of manufacturing display device, apparatus for manufacturing a display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/001421 WO2019142294A1 (ja) 2018-01-18 2018-01-18 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置

Publications (1)

Publication Number Publication Date
WO2019142294A1 true WO2019142294A1 (ja) 2019-07-25

Family

ID=67301299

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/001421 WO2019142294A1 (ja) 2018-01-18 2018-01-18 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置

Country Status (3)

Country Link
US (1) US11800738B2 (ja)
CN (1) CN111602190B (ja)
WO (1) WO2019142294A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610972B (zh) * 2019-09-19 2022-06-03 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100652A (ja) * 1999-09-29 2001-04-13 Nec Corp アクティブマトリックス基板及びその製造方法
JP2007305357A (ja) * 2006-05-10 2007-11-22 Casio Comput Co Ltd 表示装置及びその製造方法
JP2009070708A (ja) * 2007-09-13 2009-04-02 Casio Comput Co Ltd 表示装置及び表示装置の製造方法
JP2011008969A (ja) * 2009-06-23 2011-01-13 Canon Inc 表示装置
WO2011132215A1 (ja) * 2010-04-19 2011-10-27 パナソニック株式会社 有機el表示パネルおよびそれを備えた有機el表示装置並びに有機el表示パネルの製造方法
US20150041772A1 (en) * 2013-08-08 2015-02-12 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
US20160079324A1 (en) * 2014-09-16 2016-03-17 Samsung Display Co., Ltd. Display apparatus
JP2016053647A (ja) * 2014-09-03 2016-04-14 富士フイルム株式会社 液晶表示装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100420028C (zh) * 2003-07-28 2008-09-17 友达光电股份有限公司 有机发光二极管显示面板及制造方法
JP5748192B2 (ja) 2010-04-27 2015-07-15 Necライティング株式会社 有機エレクトロルミネッセンス照明装置の製造方法、および有機エレクトロルミネッセンス照明装置
JP6025324B2 (ja) * 2011-12-15 2016-11-16 三菱電機株式会社 液晶表示装置
KR101998447B1 (ko) * 2012-03-09 2019-07-09 에이지씨 가부시키가이샤 포지티브형 감광성 수지 조성물, 격벽 및 광학 소자
CN104508731B (zh) 2012-08-10 2017-05-03 夏普株式会社 显示面板
JP2015072770A (ja) * 2013-10-02 2015-04-16 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス装置及びその製造方法
KR102250048B1 (ko) * 2014-09-16 2021-05-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102391361B1 (ko) * 2015-01-14 2022-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2016173460A (ja) * 2015-03-17 2016-09-29 株式会社ジャパンディスプレイ 表示装置
KR102326069B1 (ko) * 2015-07-29 2021-11-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR102422279B1 (ko) * 2015-10-22 2022-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
EP3240036B1 (en) * 2016-04-29 2024-05-01 LG Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
CN105866994A (zh) * 2016-05-09 2016-08-17 京东方科技集团股份有限公司 一种显示装置
KR102470042B1 (ko) * 2017-11-16 2022-11-24 삼성디스플레이 주식회사 표시 장치
CN110993821B (zh) * 2019-12-10 2022-04-05 武汉华星光电半导体显示技术有限公司 一种oled显示面板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100652A (ja) * 1999-09-29 2001-04-13 Nec Corp アクティブマトリックス基板及びその製造方法
JP2007305357A (ja) * 2006-05-10 2007-11-22 Casio Comput Co Ltd 表示装置及びその製造方法
JP2009070708A (ja) * 2007-09-13 2009-04-02 Casio Comput Co Ltd 表示装置及び表示装置の製造方法
JP2011008969A (ja) * 2009-06-23 2011-01-13 Canon Inc 表示装置
WO2011132215A1 (ja) * 2010-04-19 2011-10-27 パナソニック株式会社 有機el表示パネルおよびそれを備えた有機el表示装置並びに有機el表示パネルの製造方法
US20150041772A1 (en) * 2013-08-08 2015-02-12 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
JP2016053647A (ja) * 2014-09-03 2016-04-14 富士フイルム株式会社 液晶表示装置およびその製造方法
US20160079324A1 (en) * 2014-09-16 2016-03-17 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
CN111602190B (zh) 2022-04-15
US11800738B2 (en) 2023-10-24
US20210083226A1 (en) 2021-03-18
CN111602190A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
US8153531B2 (en) Semiconductor device and method of manufacturing the same
WO2018158953A1 (ja) 表示装置およびその製造方法
CN111149431B (zh) 显示设备、显示设备的制造方法
JP2012089814A (ja) 表示装置及びその製造方法
KR102447049B1 (ko) 대면적 미러 표시 장치 및 이의 제조 방법
JP7045185B2 (ja) アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子
WO2019180878A1 (ja) 表示デバイス、及び表示デバイスの製造方法
WO2018138823A1 (ja) Oledパネル、oledパネルの製造方法、oledパネルの製造装置
KR101039022B1 (ko) 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
KR20160080042A (ko) 유기 발광 표시 장치 및 그의 제조 방법
WO2019150503A1 (ja) 表示装置
WO2018179133A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、成膜装置、コントローラ
WO2019142294A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
WO2019167113A1 (ja) 表示パネル
JP2010170949A (ja) 有機el表示装置
US20200274097A1 (en) Display device, exposure device, and manufacturing method of display device
WO2021250749A1 (ja) 表示装置及び表示装置の製造方法
WO2019043761A1 (ja) 表示素子を備えた非可撓性基板及び可撓性表示装置の製造方法
WO2020008583A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
WO2019167239A1 (ja) 表示装置及び表示装置の製造方法
WO2019159261A1 (ja) 表示デバイスの製造方法および露光マスク
US11114522B2 (en) Display device, manufacturing method of display device, and exposure device
WO2020012535A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
CN113421903B (zh) 显示基板及其制备方法、显示面板、显示装置
WO2019087255A1 (ja) 表示デバイスの製造方法、および表示デバイスの製造装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18901367

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18901367

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP