WO2019123629A1 - Procédé et dispositif de fabrication d'un dispositif électronique fabriqué de manière additive - Google Patents

Procédé et dispositif de fabrication d'un dispositif électronique fabriqué de manière additive Download PDF

Info

Publication number
WO2019123629A1
WO2019123629A1 PCT/JP2017/046125 JP2017046125W WO2019123629A1 WO 2019123629 A1 WO2019123629 A1 WO 2019123629A1 JP 2017046125 W JP2017046125 W JP 2017046125W WO 2019123629 A1 WO2019123629 A1 WO 2019123629A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit wiring
dimensional
electronic device
insulating layer
dimensional laminated
Prior art date
Application number
PCT/JP2017/046125
Other languages
English (en)
Japanese (ja)
Inventor
謙磁 塚田
亮二郎 富永
Original Assignee
株式会社Ｆｕｊｉ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Ｆｕｊｉ filed Critical 株式会社Ｆｕｊｉ
Priority to JP2019559982A priority Critical patent/JP7394626B2/ja
Priority to PCT/JP2017/046125 priority patent/WO2019123629A1/fr
Publication of WO2019123629A1 publication Critical patent/WO2019123629A1/fr

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern

Definitions

  • the insulating layer process S10 and the conductive paste process S20 are repeated. Thereby, as shown in FIG. 6, in the three-dimensional laminated three-dimensional object 202, the second insulating layer 210 is formed, and a plurality of second circuit wirings 212 are formed and cured.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

La présente invention concerne un procédé de fabrication d'un dispositif électronique fabriqué de manière additive, lequel procédé comprend : une étape de fabrication additive qui comprend un processus de formation pour former une couche de câblage de circuit unique par décharge d'une pâte conductrice ayant, mélangés dans celle-ci, des particules conductrices, une résine durcissable aux UV et un solvant organique sur une couche isolante, et un processus de durcissement pour faire durcir la couche de câblage de circuit unique par émission d'un rayonnement ultraviolet sur la couche de câblage de circuit unique, et dans laquelle un article fabriqué de manière additive comprenant au moins une couche de câblage de circuit unique est fabriqué en conséquence de la stratification de la couche de câblage de circuit unique sur la couche isolante par l'intermédiaire du processus de formation et du processus de durcissement ; et une étape de chauffage pour former un dispositif électronique fabriqué de manière additive par chauffage de l'article fabriqué de manière additive après la fin de l'étape de fabrication additive. La conductivité de la pâte conductrice est produite par l'intermédiaire de l'irradiation UV dans le processus de durcissement et est améliorée par l'intermédiaire du chauffage dans l'étape de chauffage.
PCT/JP2017/046125 2017-12-22 2017-12-22 Procédé et dispositif de fabrication d'un dispositif électronique fabriqué de manière additive WO2019123629A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019559982A JP7394626B2 (ja) 2017-12-22 2017-12-22 ３次元積層電子デバイスの製造方法及び製造装置
PCT/JP2017/046125 WO2019123629A1 (fr) 2017-12-22 2017-12-22 Procédé et dispositif de fabrication d'un dispositif électronique fabriqué de manière additive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/046125 WO2019123629A1 (fr) 2017-12-22 2017-12-22 Procédé et dispositif de fabrication d'un dispositif électronique fabriqué de manière additive

Publications (1)

Publication Number Publication Date
WO2019123629A1 true WO2019123629A1 (fr) 2019-06-27

Family

ID=66994677

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/046125 WO2019123629A1 (fr) 2017-12-22 2017-12-22 Procédé et dispositif de fabrication d'un dispositif électronique fabriqué de manière additive

Country Status (2)

Country Link
JP (1) JP7394626B2 (fr)
WO (1) WO2019123629A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021199421A1 (fr) * 2020-04-03 2021-10-07

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108129A (ja) * 2004-09-30 2006-04-20 Teikoku Tsushin Kogyo Co Ltd 回路基板の製造方法及び回路基板
WO2015041189A1 (fr) * 2013-09-17 2015-03-26 東レエンジニアリング株式会社 Procédé de fabrication d'un substrat multicouche de câblage, et dispositif de modélisation tridimensionnelle utilisé pour celui-ci
JP2015187946A (ja) * 2014-03-26 2015-10-29 国立大学法人山梨大学 導電性ペースト
WO2016125275A1 (fr) * 2015-02-05 2016-08-11 富士機械製造株式会社 Appareil de conversion de données et système de fabrication additive

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735411B1 (ko) 2005-12-07 2007-07-04 삼성전기주식회사 배선기판의 제조방법 및 배선기판
EP2736701B1 (fr) * 2012-06-19 2017-08-09 Canon Kabushiki Kaisha Procédé de fabrication de structure et appareil de fabrication
EP3431514A4 (fr) * 2016-03-18 2019-03-06 Ricoh Company, Ltd. Composition de type à durcissement par rayonnement d'énergie active, procédé de fabrication, et article moulé tridimensionnel ainsi que procédé de fabrication de celui-ci

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108129A (ja) * 2004-09-30 2006-04-20 Teikoku Tsushin Kogyo Co Ltd 回路基板の製造方法及び回路基板
WO2015041189A1 (fr) * 2013-09-17 2015-03-26 東レエンジニアリング株式会社 Procédé de fabrication d'un substrat multicouche de câblage, et dispositif de modélisation tridimensionnelle utilisé pour celui-ci
JP2015187946A (ja) * 2014-03-26 2015-10-29 国立大学法人山梨大学 導電性ペースト
WO2016125275A1 (fr) * 2015-02-05 2016-08-11 富士機械製造株式会社 Appareil de conversion de données et système de fabrication additive

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021199421A1 (fr) * 2020-04-03 2021-10-07
WO2021199421A1 (fr) * 2020-04-03 2021-10-07 株式会社Ｆｕｊｉ Procédé et dispositif de formation de circuit
JP7230276B2 (ja) 2020-04-03 2023-02-28 株式会社Fuji 回路形成方法および回路形成装置

Also Published As

Publication number Publication date
JP7394626B2 (ja) 2023-12-08
JPWO2019123629A1 (ja) 2020-10-22

Similar Documents

Publication Publication Date Title
JP6403785B2 (ja) 製造装置及び製造方法
JP6947842B2 (ja) ３次元積層電子デバイスの製造方法
JP6533112B2 (ja) 回路形成方法
JPWO2016147284A1 (ja) 形成方法及び形成装置
WO2019193644A1 (fr) Procédé et dispositif de formation de structure tridimensionnelle
JP6714109B2 (ja) 回路形成方法、および回路形成装置
JP6811770B2 (ja) 回路形成方法
JPWO2020012626A1 (ja) 回路形成方法、および回路形成装置
JP6554541B2 (ja) 配線形成方法および配線形成装置
WO2019123629A1 (fr) Procédé et dispositif de fabrication d'un dispositif électronique fabriqué de manière additive
WO2016189577A1 (fr) Procédé de formation de câblage
JP7325532B2 (ja) 積層造形法による３次元造形物の製造方法及び３次元造形物製造装置
JP6949751B2 (ja) ３次元積層造形のビア形成方法
WO2021075051A1 (fr) Procédé de montage de composant et dispositif de montage de composant
WO2019186780A1 (fr) Procédé et dispositif de formation de circuit
WO2023209960A1 (fr) Procédé de conception, programme de conception et procédé de production de carte de circuit imprimé
WO2023223562A1 (fr) Procédé de fabrication et dispositif de fabrication
WO2021166139A1 (fr) Procédé de formation de circuit
WO2023079607A1 (fr) Procédé de formation de circuit et appareil de formation de circuit
JP7358614B2 (ja) 配線形成方法
JP7145334B2 (ja) ３次元積層造形による電子回路製造方法
JP2020077661A (ja) 回路形成方法
JP7142781B2 (ja) 配線基板の製造方法及び配線基板製造装置
JP7238206B2 (ja) 造形方法
JP7284275B2 (ja) ３次元積層造形による３次元積層電子デバイスの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17935451

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019559982

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17935451

Country of ref document: EP

Kind code of ref document: A1