WO2019123629A1 - Method and device for manufacturing additively manufactured electronic device - Google Patents

Method and device for manufacturing additively manufactured electronic device Download PDF

Info

Publication number
WO2019123629A1
WO2019123629A1 PCT/JP2017/046125 JP2017046125W WO2019123629A1 WO 2019123629 A1 WO2019123629 A1 WO 2019123629A1 JP 2017046125 W JP2017046125 W JP 2017046125W WO 2019123629 A1 WO2019123629 A1 WO 2019123629A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit wiring
dimensional
electronic device
insulating layer
dimensional laminated
Prior art date
Application number
PCT/JP2017/046125
Other languages
French (fr)
Japanese (ja)
Inventor
謙磁 塚田
亮二郎 富永
Original Assignee
株式会社Fuji
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Fuji filed Critical 株式会社Fuji
Priority to JP2019559982A priority Critical patent/JP7394626B2/en
Priority to PCT/JP2017/046125 priority patent/WO2019123629A1/en
Publication of WO2019123629A1 publication Critical patent/WO2019123629A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern

Definitions

  • the insulating layer process S10 and the conductive paste process S20 are repeated. Thereby, as shown in FIG. 6, in the three-dimensional laminated three-dimensional object 202, the second insulating layer 210 is formed, and a plurality of second circuit wirings 212 are formed and cured.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

This method for manufacturing an additively manufactured electronic device comprises: an additive manufacturing step which comprises a formation process for forming a single circuit wiring layer by discharging a conductive paste having, mixed therein, conductive particles , a UV-curable resin, and an organic solvent onto an insulating layer and a curing process for curing the single circuit wiring layer by irradiating ultraviolet radiation onto the single circuit wiring layer, and in which an additively manufactured article including at least one single circuit wiring layer is manufactured as a result of the lamination of the single circuit wiring layer onto the insulating layer through the formation process and curing process; and a heating step for forming an additively manufactured electronic device by heating the additively manufactured article after the additive manufacturing step has ended. The conductivity of the conductive paste is produced through the UV irradiation in the curing process and is enhanced through the heating in the heating step.

Description

3次元積層電子デバイスの製造方法及び製造装置Method and apparatus for manufacturing three-dimensional laminated electronic device
 本開示は、3次元積層造形を用いた3次元積層電子デバイスの製造方法及び製造装置に関するものである。 The present disclosure relates to a method and an apparatus for manufacturing a three-dimensional laminated electronic device using three-dimensional lamination molding.
 従来より、3次元積層造形に関し、種々の技術が提案されている。 Conventionally, various techniques have been proposed for three-dimensional additive manufacturing.
 例えば、下記特許文献1に記載の配線基板の製造方法は、絶縁基材上に配線パターンに沿って導電パターンと絶縁パターンを少なくとも1層形成する方法であって、前記絶縁基材と絶縁パターンの少なくとも一つは、半硬化状態でその上部に前記導電パターンを形成し積層体を得て、該積層体を熱処理して前記半硬化状態の絶縁基材または/及び絶縁パターンを完全硬化し、導電パターンは焼成することを含んで成る。 For example, a method of manufacturing a wiring board described in Patent Document 1 below is a method of forming at least one layer of a conductive pattern and an insulating pattern along a wiring pattern on an insulating base material, wherein the insulating base material and the insulating pattern At least one of them forms the conductive pattern on top in a semi-cured state to obtain a laminate, and heat treatment of the laminate to completely cure the insulating substrate or / and insulating pattern in the semi-cured state, conducting The pattern comprises baking.
特開2007-158352号公報Unexamined-Japanese-Patent No. 2007-158352
 上記の配線基板の製造方法によれば、半硬化された絶縁層上に導電パターンを形成し、また半硬化絶縁層と導電パターンの同時熱処理によって、半硬化状態の絶縁層は硬化され、導電パターンは焼成されるため、配線基板に対する熱負荷の低減や生産時間の短縮ができる。しかしながら、更に好適に、熱負荷の低減や生産時間の短縮が望まれている。 According to the method of manufacturing a wiring substrate described above, the conductive pattern is formed on the semi-cured insulating layer, and the semi-cured insulating layer is cured by simultaneous heat treatment of the semi-cured insulating layer and the conductive pattern. Since these are fired, it is possible to reduce the thermal load on the wiring substrate and shorten the production time. However, more preferably, reduction in heat load and reduction in production time are desired.
 そこで、本開示は、上述した点を鑑みてなされたものであり、熱負荷の低減や生産時間の短縮が可能な3次元積層電子デバイスの製造方法及び製造装置を提供することを課題とする。 Then, this indication is made in view of the point mentioned above, and makes it a subject to provide a manufacturing method and a manufacturing device of a three-dimensional lamination electronic device which can reduce thermal load and shortening production time.
 本明細書は、絶縁層の上に、導電性粒子、紫外線硬化樹脂、及び有機溶剤が混ぜ合わされた導電性ペーストを吐出することによって、回路配線単層を形成する形成処理と、回路配線単層に紫外線を照射して回路配線単層を硬化させる硬化処理とを有し、形成処理と硬化処理で絶縁層に回路配線単層を積層することによって、少なくとも1層の回路配線単層が含まれる3次元積層造形物を造形する積層造形工程と、積層造形工程が終了した後で3次元積層造形物を加熱することによって3次元積層電子デバイスを製造する加熱工程とを備え、導電性ペーストの導電性は、硬化処理における紫外線の照射によって発現し、加熱工程における加熱によって向上する3次元積層電子デバイスの製造方法を開示する。 The present specification describes a forming process of forming a single layer of a circuit wiring by discharging a conductive paste in which a conductive particle, an ultraviolet curable resin, and an organic solvent are mixed on an insulating layer, and a circuit wiring single layer And curing the circuit wiring single layer by curing the single layer of the circuit wiring, and at least one circuit wiring single layer is included by laminating the circuit wiring single layer on the insulating layer by the forming process and the curing process. A conductive molding process comprising: a lamination molding process for forming a three-dimensional lamination molded article; and a heating process for manufacturing a three-dimensional laminated electronic device by heating the three-dimensional lamination molded article after the lamination molding process is completed. Disclosed is a method of manufacturing a three-dimensional laminated electronic device in which the property is developed by the irradiation of ultraviolet light in the curing treatment and is improved by the heating in the heating step.
 本開示によれば、3次元積層電子デバイスの製造方法は、熱負荷の低減や生産時間の短縮が可能である。 According to the present disclosure, the method of manufacturing a three-dimensional laminated electronic device can reduce the heat load and shorten the production time.
3次元積層電子デバイス製造装置を示す図である。It is a figure which shows a three-dimensional laminated electronic device manufacturing apparatus. 制御装置を示すブロック図である。It is a block diagram showing a control device. 導電性ペーストの焼成時間と体積抵抗の変化率の関係を示す図である。It is a figure which shows the relationship between the baking time of an electroconductive paste, and the change rate of volume resistance. 3次元積層電子デバイスの製造工程の流れを示すフローチャートである。It is a flowchart which shows the flow of the manufacturing process of a three-dimensional laminated electronic device. 基板上に造形された3次元積層造形物を示す斜視図である。It is a perspective view which shows the three-dimensional laminated molded object modeled on the board | substrate. 基板上に造形された3次元積層造形物を示す斜視図である。It is a perspective view which shows the three-dimensional laminated molded object modeled on the board | substrate. 基板上に造形された3次元積層造形物を示す斜視図である。It is a perspective view which shows the three-dimensional laminated molded object modeled on the board | substrate. 基板上に造形された3次元積層造形物を示す斜視図である。It is a perspective view which shows the three-dimensional laminated molded object modeled on the board | substrate. 3次元積層電子デバイスを示す斜視図である。It is a perspective view showing a three-dimensional lamination electronic device. 基板上に造形された3次元積層造形物の変更例を示す断面図である。It is sectional drawing which shows the example of a change of the three-dimensional laminated three-dimensional object modeled on the board | substrate. 3次元積層電子デバイスの変更例を示す断面図である。It is sectional drawing which shows the example of a change of a three-dimensional laminated electronic device.
 以下、本開示の好適な実施形態を、図面を参照しつつ詳細に説明する。 Hereinafter, preferred embodiments of the present disclosure will be described in detail with reference to the drawings.
(A)3次元積層電子デバイス製造装置の構成
 図1に、3次元積層電子デバイス製造装置10を示す。3次元積層電子デバイス製造装置10は、搬送装置20と、第1造形ユニット22と、第2造形ユニット24と、装着ユニット26と、制御装置(図2参照)27を備えている。それら搬送装置20と第1造形ユニット22と第2造形ユニット24と装着ユニット26とは、3次元積層電子デバイス製造装置10のベース28の上に配置されている。さらに、3次元積層電子デバイス製造装置10は、加熱部200を備えている。加熱部200は、電気炉であり、ベース28と並んだ状態で配置されている。ベース28は、概して長方形状をなしており、以下の説明では、ベース28の長手方向をX軸方向、ベース28の短手方向をY軸方向、X軸方向及びY軸方向の両方に直交する方向をZ軸方向と称して説明する。
(A) Configuration of Three-Dimensional Multilayer Electronic Device Manufacturing Apparatus FIG. 1 shows a three-dimensional multilayer electronic device manufacturing apparatus 10. The three-dimensional laminated electronic device manufacturing apparatus 10 includes a transport device 20, a first modeling unit 22, a second modeling unit 24, a mounting unit 26, and a control device 27 (see FIG. 2). The transfer device 20, the first shaping unit 22, the second shaping unit 24, and the mounting unit 26 are disposed on the base 28 of the three-dimensional laminated electronic device manufacturing apparatus 10. Furthermore, the three-dimensional laminated electronic device manufacturing apparatus 10 includes a heating unit 200. The heating unit 200 is an electric furnace and is arranged in line with the base 28. The base 28 has a generally rectangular shape, and in the following description, the longitudinal direction of the base 28 is the X-axis direction, and the short direction of the base 28 is orthogonal to both the Y-axis direction, the X-axis direction and the Y-axis direction. The direction is referred to as the Z-axis direction.
 搬送装置20は、X軸スライド機構30と、Y軸スライド機構32とを備えている。そのX軸スライド機構30は、X軸スライドレール34とX軸スライダ36とを有している。X軸スライドレール34は、X軸方向に延びるように、ベース28の上に配設されている。X軸スライダ36は、X軸スライドレール34によって、X軸方向にスライド可能に保持されている。さらに、X軸スライド機構30は、電磁モータ(図2参照)38を有しており、電磁モータ38の駆動により、X軸スライダ36がX軸方向の任意の位置に移動する。また、Y軸スライド機構32は、Y軸スライドレール50とステージ52とを有している。Y軸スライドレール50は、Y軸方向に延びるように、ベース28の上に配設されている。Y軸スライドレール50の一端部が、X軸スライダ36に連結されている。そのため、Y軸スライドレール50は、X軸方向に移動可能とされている。そして、そのY軸スライドレール50には、ステージ52が、Y軸方向にスライド可能に保持されている。さらに、Y軸スライド機構32は、電磁モータ(図2参照)56を有しており、電磁モータ56の駆動により、ステージ52がY軸方向の任意の位置に移動する。これにより、ステージ52は、X軸スライド機構30及びY軸スライド機構32の駆動により、ベース28上の任意の位置に移動する。 The transfer device 20 includes an X-axis slide mechanism 30 and a Y-axis slide mechanism 32. The X-axis slide mechanism 30 has an X-axis slide rail 34 and an X-axis slider 36. The X-axis slide rail 34 is disposed on the base 28 so as to extend in the X-axis direction. The X-axis slider 36 is slidably held in the X-axis direction by the X-axis slide rail 34. Furthermore, the X-axis slide mechanism 30 includes an electromagnetic motor (see FIG. 2) 38. By driving the electromagnetic motor 38, the X-axis slider 36 is moved to an arbitrary position in the X-axis direction. The Y-axis slide mechanism 32 also has a Y-axis slide rail 50 and a stage 52. The Y-axis slide rail 50 is disposed on the base 28 so as to extend in the Y-axis direction. One end of the Y-axis slide rail 50 is connected to the X-axis slider 36. Therefore, the Y-axis slide rail 50 is movable in the X-axis direction. The stage 52 is slidably held in the Y-axis direction on the Y-axis slide rail 50. Furthermore, the Y-axis slide mechanism 32 has an electromagnetic motor (see FIG. 2) 56. By driving the electromagnetic motor 56, the stage 52 moves to any position in the Y-axis direction. Thereby, the stage 52 is moved to an arbitrary position on the base 28 by the drive of the X-axis slide mechanism 30 and the Y-axis slide mechanism 32.
 ステージ52は、基台60と、保持装置62と、昇降装置64とを有している。基台60は、平板状に形成され、上面に基板が載せられる。保持装置62は、基台60のX軸方向の両側部に設けられている。そして、基台60に載置された基板のX軸方向の両縁部が、保持装置62によって挟まれることで、基板が固定的に保持される。また、昇降装置64は、基台60の下方に配設されており、基台60をZ軸方向で昇降させる。 The stage 52 has a base 60, a holding device 62, and a lifting device 64. The base 60 is formed in a flat plate shape, and the substrate is placed on the upper surface. The holding devices 62 are provided on both sides in the X-axis direction of the base 60. Then, both edges in the X-axis direction of the substrate placed on the base 60 are held by the holding device 62, whereby the substrate is fixedly held. In addition, the lifting device 64 is disposed below the base 60, and lifts the base 60 in the Z-axis direction.
 第1造形ユニット22は、ステージ52の基台60に載せられた基板(図5参照)70の上に回路配線を造形するユニットであり、吐出部72と、第1硬化部74とを有している。吐出部72は、ディスペンスヘッド(図2参照)76を有しており、基台60に載せられた基板70の上に導電性ペーストを吐出する。導電性ペーストは、紫外線の照射により硬化する樹脂(つまり、紫外線硬化樹脂)に、銀などの金属微粒子、有機溶剤、及び光開始剤等が混ぜ合わされたものである。なお、導電性ペーストの粘度は、下記絶縁層を構成する紫外線硬化樹脂と比較して、比較的高い。そのため、ディスペンスヘッド76は、下記インクジェットヘッド(図2参照)88のノズルの径より大きな径の1個のノズルから導電性ペーストを吐出する。 The first shaping unit 22 is a unit for shaping the circuit wiring on the substrate (see FIG. 5) 70 mounted on the base 60 of the stage 52, and has a discharge portion 72 and a first curing portion 74. ing. The discharge part 72 has a dispense head (see FIG. 2) 76 and discharges the conductive paste onto the substrate 70 placed on the base 60. The conductive paste is obtained by mixing metal fine particles such as silver, an organic solvent, a photoinitiator, and the like with a resin (that is, an ultraviolet curable resin) that is cured by irradiation of ultraviolet rays. In addition, the viscosity of the conductive paste is relatively high as compared with the ultraviolet curable resin constituting the following insulating layer. Therefore, the dispense head 76 discharges the conductive paste from one nozzle having a diameter larger than the diameter of the nozzle of the following ink jet head (see FIG. 2).
 第1硬化部74は、照射装置(図2参照)78を有している。照射装置78は、光源として水銀ランプもしくはLEDを備えており、基板70の上に吐出された導電性ペーストに紫外線を照射する。これにより、基板70の上に吐出された導電性ペーストが硬化し、回路配線が形成される。 The first curing unit 74 has an irradiation device (see FIG. 2) 78. The irradiation device 78 includes a mercury lamp or an LED as a light source, and irradiates the conductive paste discharged on the substrate 70 with ultraviolet light. Thus, the conductive paste discharged onto the substrate 70 is cured to form a circuit wiring.
 また、第2造形ユニット24は、ステージ52の基台60に載せられた基板70の上に絶縁層を造形するユニットであり、印刷部84と、第2硬化部86とを有している。印刷部84は、インクジェットヘッド88(図2参照)を有しており、基台60に載せられた基板70の上に紫外線硬化樹脂を吐出する。紫外線硬化樹脂は、紫外線の照射により硬化する樹脂である。なお、インクジェットヘッド88は、例えば、圧電素子を用いたピエゾ方式でもよく、樹脂を加熱して気泡を発生させ複数のノズルから吐出するサーマル方式でもよい。 The second modeling unit 24 is a unit that models an insulating layer on the substrate 70 placed on the base 60 of the stage 52, and includes a printing unit 84 and a second curing unit 86. The printing unit 84 has an ink jet head 88 (see FIG. 2), and discharges the ultraviolet curing resin onto the substrate 70 placed on the base 60. An ultraviolet curable resin is a resin that is cured by irradiation of ultraviolet light. The inkjet head 88 may be, for example, a piezo method using a piezoelectric element, or may be a thermal method in which a resin is heated to generate air bubbles and discharged from a plurality of nozzles.
 第2硬化部86は、平坦化装置(図2参照)90と照射装置(図2参照)92とを有している。平坦化装置90は、インクジェットヘッド88によって基板70の上に吐出された紫外線硬化樹脂の上面を平坦化するものであり、例えば、紫外線硬化樹脂の表面を均しながら余剰分の樹脂を、ローラもしくはブレードによって掻き取ることで、紫外線硬化樹脂の厚みを均一にさせる。また、照射装置92は、光源として水銀ランプもしくはLEDを備えており、基板70の上に吐出された紫外線硬化樹脂に紫外線を照射する。これにより、基板70の上に吐出された紫外線硬化樹脂が硬化し、絶縁層が形成される。 The second curing unit 86 includes a planarization device (see FIG. 2) 90 and an irradiation device (see FIG. 2) 92. The planarization apparatus 90 planarizes the upper surface of the ultraviolet curable resin discharged onto the substrate 70 by the ink jet head 88. For example, the excess resin may be a roller or an adhesive while the surface of the ultraviolet curable resin is smoothed. The thickness of the ultraviolet curable resin is made uniform by scraping with a blade. In addition, the irradiation device 92 includes a mercury lamp or an LED as a light source, and irradiates the ultraviolet curable resin discharged on the substrate 70 with ultraviolet light. Thereby, the ultraviolet curing resin discharged onto the substrate 70 is cured to form an insulating layer.
 また、装着ユニット26は、ステージ52の基台60に載せられた基板70の上に電子部品(図7参照)94を装着するユニットであり、供給部100と、装着部102とを有している。供給部100は、テーピング化された電子部品94を1つずつ送り出すテープフィーダ(図2参照)110を複数有しており、供給位置において、電子部品94を供給する。なお、供給部100は、テープフィーダ110に限らず、トレイから電子部品94をピックアップして供給するトレイ型の供給装置でもよい。また、供給部100は、テープ型とトレイ型との両方、あるいはそれ以外の供給装置を備えた構成でもよい。 The mounting unit 26 is a unit for mounting the electronic component (see FIG. 7) 94 on the substrate 70 mounted on the base 60 of the stage 52, and has a supply unit 100 and a mounting unit 102. There is. The supply unit 100 has a plurality of tape feeders (see FIG. 2) 110 for feeding the taped electronic components 94 one by one, and supplies the electronic components 94 at the supply position. The supply unit 100 is not limited to the tape feeder 110, but may be a tray-type supply device that picks up and supplies the electronic component 94 from the tray. Further, the supply unit 100 may be configured to include both a tape type and a tray type or other supply devices.
 装着部102は、装着ヘッド(図2参照)112と、移動装置(図2参照)114とを有している。装着ヘッド112は、電子部品94を吸着保持するための吸着ノズル(図7参照)116を有している。吸着ノズル116は、正負圧供給装置(図示省略)から負圧が供給されることで、エアの吸引により電子部品94を吸着保持する。そして、正負圧供給装置から僅かな正圧が供給されることで、電子部品94を離脱する。また、移動装置114は、テープフィーダ110による電子部品94の供給位置と、基台60に載せられた基板70との間で、装着ヘッド112を移動させる。これにより、装着部102では、テープフィーダ110から供給された電子部品94が、吸着ノズル116により保持され、その吸着ノズル116によって保持された電子部品94が、基板70の上に装着される。 The mounting unit 102 includes a mounting head (see FIG. 2) 112 and a moving device (see FIG. 2) 114. The mounting head 112 has a suction nozzle (see FIG. 7) 116 for holding the electronic component 94 by suction. The suction nozzle 116 sucks and holds the electronic component 94 by suction of air by being supplied with a negative pressure from a positive / negative pressure supply device (not shown). Then, the electronic component 94 is separated by supplying a slight positive pressure from the positive and negative pressure supply device. Further, the moving device 114 moves the mounting head 112 between the supply position of the electronic component 94 by the tape feeder 110 and the substrate 70 placed on the base 60. Thereby, in the mounting unit 102, the electronic component 94 supplied from the tape feeder 110 is held by the suction nozzle 116, and the electronic component 94 held by the suction nozzle 116 is mounted on the substrate 70.
 また、制御装置27は、図2に示すように、コントローラ120と、複数の駆動回路122とを備えている。複数の駆動回路122は、上記電磁モータ38,56、保持装置62、昇降装置64、ディスペンスヘッド76、照射装置78、インクジェットヘッド88、平坦化装置90、照射装置92、テープフィーダ110、装着ヘッド112、移動装置114に接続されている。コントローラ120は、CPU,ROM,RAM等を備え、コンピュータを主体とするものであり、複数の駆動回路122に接続されている。これにより、搬送装置20、第1造形ユニット22、第2造形ユニット24、装着ユニット26の作動が、コントローラ120によって制御される。 Further, as shown in FIG. 2, the control device 27 includes a controller 120 and a plurality of drive circuits 122. The plurality of drive circuits 122 includes the electromagnetic motors 38 and 56, the holding device 62, the lifting device 64, the dispensing head 76, the irradiating device 78, the inkjet head 88, the flattening device 90, the irradiating device 92, the tape feeder 110, and the mounting head 112. , Mobile device 114 is connected. The controller 120 includes a CPU, a ROM, a RAM, and the like, is mainly composed of a computer, and is connected to a plurality of drive circuits 122. Thus, the controller 120 controls the operation of the transfer device 20, the first modeling unit 22, the second modeling unit 24, and the mounting unit 26.
(B)導電性ペーストの導電性
 次に、導電性ペーストの導電性について説明する。導電性ペーストは、上述したように、回路配線を形成するものであって、紫外線の照射により硬化する樹脂に、金属微粒子、有機溶剤、及び光開始剤等が混ぜ合わされたものである。導電性ペーストでは、紫外線の照射により樹脂が硬化し、収縮することで、金属微粒子が接触し、(回路配線の)導電性が発現する。さらに、導電性ペーストでは、加熱焼成により、金属微粒子間の接触面積が増加することで、(回路配線の)導電性が向上する。
(B) Conductivity of Conductive Paste Next, the conductivity of the conductive paste will be described. The conductive paste is, as described above, for forming a circuit wiring, and is a resin in which metal fine particles, an organic solvent, a photoinitiator, and the like are mixed with a resin that is cured by irradiation of ultraviolet light. In the conductive paste, the resin is cured and shrunk by the irradiation of ultraviolet rays, whereby the metal fine particles come into contact and the conductivity (of the circuit wiring) is developed. Furthermore, in the conductive paste, the contact area between the metal fine particles is increased by heating and firing, whereby the conductivity (of the circuit wiring) is improved.
 ここで、導電性の向上について、具体的に説明する。例えば、紫外線照射によって導電性が発現した導電性ペーストが80℃で加熱焼成される場合において、その加熱焼成前の導電性ペーストの体積抵抗率を100%とする。このような場合において、その加熱焼成の時間が約50分以上になると、図3に示すように、導電性ペーストの体積抵抗率が約60%まで低下する。つまり、図3によれば、導電性ペーストの導電性は、加熱焼成により、約1.6倍(=100%/60%)向上する。 Here, the improvement of the conductivity will be specifically described. For example, when the conductive paste in which the conductivity is expressed by ultraviolet irradiation is heated and baked at 80 ° C., the volume resistivity of the conductive paste before the heating and baking is set to 100%. In such a case, when the heating and firing time is about 50 minutes or more, as shown in FIG. 3, the volume resistivity of the conductive paste decreases to about 60%. That is, according to FIG. 3, the conductivity of the conductive paste is improved by about 1.6 times (= 100% / 60%) by heating and firing.
 なお、導電性ペーストに含まれている有機溶剤は、導電ペーストが基板70の上に吐出された際に揮発して、導電性ペーストから大気に放出される。そのため、紫外線照射によって硬化した導電性ペーストが加熱焼成されても、導電ペーストの体積収縮や副生成物の発生が起きないため、剥がれやボイド等の不具合が(回路配線に)生じない。 When the conductive paste is discharged onto the substrate 70, the organic solvent contained in the conductive paste is volatilized and released from the conductive paste to the atmosphere. Therefore, even if the conductive paste cured by ultraviolet irradiation is heated and fired, volumetric shrinkage of the conductive paste and generation of by-products do not occur, and problems such as peeling and voids do not occur (in the circuit wiring).
(C)3次元積層電子デバイスの製造方法
 次に、3次元積層電子デバイスの製造方法について説明する。図4に示すように、3次元積層電子デバイスの製造方法130は、積層造形工程P10と、加熱工程P12と、剥離工程P14とを備えている。積層造形工程P10では、上記3次元積層電子デバイス製造装置10によって、基台60に対してセットされた基板70の上に、3次元積層造形物202(図5乃至図8参照)が造形される。加熱工程P12では、3次元積層造形物202(図8参照)が基板70ごと加熱されることによって、3次元積層電子デバイス204(図8参照)が製造される。剥離工程P14では、基板70が3次元積層電子デバイス204から剥がされる。
(C) Method of Manufacturing Three-Dimensional Laminated Electronic Device Next, a method of manufacturing a three-dimensional laminated electronic device will be described. As shown in FIG. 4, the manufacturing method 130 of the three-dimensional laminated electronic device includes a lamination molding process P10, a heating process P12, and a peeling process P14. In the layer forming process P10, the three-dimensional layered object 202 (see FIGS. 5 to 8) is formed on the substrate 70 set with respect to the base 60 by the three-dimensional layered electronic device manufacturing apparatus 10 . In the heating step P12, the three-dimensional laminated three-dimensional object 202 (see FIG. 8) is heated together with the substrate 70, whereby the three-dimensional laminated electronic device 204 (see FIG. 8) is manufactured. In the peeling step P14, the substrate 70 is peeled from the three-dimensional laminated electronic device 204.
(C-1)積層造形工程
 積層造形工程P10は、コントローラ120によって実行され、絶縁層処理S10と、導電性ペースト処理S20と、装着処理S30とを有している。なお、上記の各処理S10,S20,S30の実行順序は、3次元積層造形物202の積層構造等によって決定される。そのため、上記の各処理S10,S20,S30は、それらの表記順で繰り返されるものでない。以下の説明では、図5乃至図8に示された3次元積層造形物202が造形される際の、積層造形工程P10について説明する。
(C-1) Layer Forming Process The layer forming step P10 is executed by the controller 120, and includes an insulating layer process S10, a conductive paste process S20, and a mounting process S30. In addition, the execution order of each said process S10, S20, S30 is determined by the laminated structure of the three-dimensional laminated three-dimensional object 202, etc. Therefore, the above-described processes S10, S20, and S30 are not repeated in the order of their description. In the following description, a lamination modeling process P10 when the three-dimensional lamination molded article 202 shown in FIGS. 5 to 8 is modeled will be described.
 まず、絶縁層処理S10では、図5に示すように、基板70の上に、3次元積層造形物202の1層目の絶縁層206が形成される。そのためには、樹脂積層体形成処理S12と樹脂積層体硬化処理S14とが実行される。樹脂積層体形成処理S12では、ステージ52が第2造形ユニット24の下方に移動される。これにより、ステージ52の基台60に対してセットされている基板70は、第2造形ユニット24の下方に移動される。さらに、印刷部84において、インクジェットヘッド88が、基板70の上面に対して紫外線硬化樹脂を薄膜状に吐出する。続いて、第2硬化部86において、平坦化装置90が、その吐出された紫外線硬化樹脂を、その膜厚が均一となるように平坦化する。その後、樹脂積層体硬化処理S14では、照射装置92が、その平坦化された紫外線硬化樹脂に紫外線を照射する。これにより、紫外線硬化樹脂が硬化する。以後、樹脂積層体形成処理S12と樹脂積層体硬化処理S14とが繰り返されることによって、基板70の上では、3次元積層造形物202の1層目の絶縁層206が形成される。 First, in the insulating layer process S10, as shown in FIG. 5, the first insulating layer 206 of the three-dimensional layered object 202 is formed on the substrate 70. For that purpose, resin laminated body formation process S12 and resin laminated body hardening process S14 are performed. In the resin laminate formation process S12, the stage 52 is moved to the lower side of the second modeling unit 24. Thereby, the substrate 70 set on the base 60 of the stage 52 is moved to the lower side of the second shaping unit 24. Furthermore, in the printing unit 84, the inkjet head 88 discharges the ultraviolet curable resin in a thin film form on the upper surface of the substrate 70. Subsequently, in the second curing unit 86, the flattening device 90 flattens the discharged ultraviolet curing resin so that the film thickness becomes uniform. Thereafter, in the resin laminate curing process S14, the irradiation device 92 irradiates the flattened ultraviolet-curing resin with ultraviolet radiation. Thereby, the ultraviolet curable resin is cured. Thereafter, the resin laminate forming process S12 and the resin laminate curing process S14 are repeated, whereby the first insulating layer 206 of the three-dimensional laminate model 202 is formed on the substrate 70.
 導電性ペースト処理S20では、基板70の上に、3次元積層造形物202の1層目の回路配線208が形成され、硬化される。そのためには、回路配線形成処理S22と回路配線硬化処理S24とが実行される。回路配線形成処理S22では、ステージ52が第1造形ユニット22の下方に移動される。さらに、吐出部72において、ディスペンスヘッド76が、3次元積層造形物202の絶縁層206の上面に対して、導電性ペーストを配線回路パターンに応じて線状に吐出する。これにより、3次元積層造形物202の絶縁層206の上面では、1層目の回路配線208が複数形成される。その後、回路配線硬化処理S24では、第1硬化部74において、照射装置78が、その線状に吐出された導電性ペーストに紫外線を照射する。これにより、導電性ペーストが硬化する。このようにして、3次元積層造形物202の絶縁層206の上面では、各回路配線208が硬化される。 In the conductive paste process S20, the circuit wiring 208 of the first layer of the three-dimensional laminated three-dimensional object 202 is formed on the substrate 70 and cured. For that purpose, circuit wiring formation processing S22 and circuit wiring hardening processing S24 are performed. In the circuit wiring formation process S22, the stage 52 is moved to the lower side of the first shaping unit 22. Furthermore, in the discharge part 72, the dispense head 76 discharges the conductive paste linearly on the upper surface of the insulating layer 206 of the three-dimensional layered object 202 according to the wiring circuit pattern. Thereby, on the upper surface of the insulating layer 206 of the three-dimensional laminated three-dimensional object 202, a plurality of circuit wirings 208 of the first layer are formed. Thereafter, in the circuit wiring curing process S24, in the first curing unit 74, the irradiation device 78 irradiates the conductive paste discharged in the form of a line with ultraviolet light. Thereby, the conductive paste is cured. In this manner, each circuit wiring 208 is cured on the upper surface of the insulating layer 206 of the three-dimensional layered object 202.
 以上より、3次元積層造形物202の絶縁層206には、各回路配線208が積層される。さらに、各回路配線208では、それらの材料である導電性ペースト(つまり、各回路配線208)が紫外線で硬化することにより、上述したようにして、導電性が発現する。これらの点は、下記回路配線212,220,226においても、同様である。 As mentioned above, each circuit wiring 208 is laminated on the insulating layer 206 of the three-dimensional laminated three-dimensional object 202. Furthermore, in each circuit wiring 208, the conductive paste (that is, each circuit wiring 208) that is the material thereof is cured by ultraviolet light, and thus the conductivity is expressed as described above. These points are the same also in the following circuit wirings 212, 220 and 226.
 その後、上記絶縁層処理S10及び導電性ペースト処理S20が繰り返される。これにより、図6に示すように、3次元積層造形物202では、2層目の絶縁層210が形成され、2層目の回路配線212が複数形成され、硬化される。 Thereafter, the insulating layer process S10 and the conductive paste process S20 are repeated. Thereby, as shown in FIG. 6, in the three-dimensional laminated three-dimensional object 202, the second insulating layer 210 is formed, and a plurality of second circuit wirings 212 are formed and cured.
 但し、絶縁層処理S10では、樹脂積層体形成処理S12と樹脂積層体硬化処理S14とが繰り返される際において、インクジェットヘッド88が、1層目の各回路配線208の上面に対して、所定の部分が概して円形に露出するように、紫外線硬化樹脂を吐出する。これにより、2層目の絶縁層210では、複数のビアホール214が形成される。各ビアホール214は、2層目の絶縁層210の上面から1層目の回路配線208の上面に向かうに連れて先細りした形状である。さらに、インクジェットヘッド88が、1層目の絶縁層206の上面に対して、所定の部分が概して矩形に露出するように、紫外線硬化樹脂を吐出する。これにより、2層目の絶縁層210では、空間部216が形成される。 However, in the insulating layer process S10, when the resin laminate formation process S12 and the resin laminate curing process S14 are repeated, the inkjet head 88 is a predetermined portion with respect to the upper surface of each circuit wiring 208 in the first layer. The UV curable resin is discharged so that the is generally circularly exposed. Thus, in the second insulating layer 210, a plurality of via holes 214 are formed. Each via hole 214 has a tapered shape from the upper surface of the second insulating layer 210 to the upper surface of the first circuit wiring 208. Further, the inkjet head 88 discharges the ultraviolet curing resin so that a predetermined portion is exposed in a generally rectangular shape with respect to the upper surface of the first insulating layer 206. Thus, in the second insulating layer 210, the space portion 216 is formed.
 また、導電性ペースト処理S20では、回路配線形成処理S22において、導電性ペーストが、2層目の絶縁層210の上面から、各ビアホール214の傾斜面を経由して、1層目の各回路配線208の上面に至るまで吐出される。従って、回路配線硬化処理S24が実行されると、2層目の回路配線212が、各ビアホール214の傾斜面を経由して、1層目の各回路配線208と電気的に接続される。 Further, in the conductive paste processing S20, in the circuit wiring formation processing S22, the conductive paste passes from the upper surface of the second insulating layer 210 to the respective circuit wirings in the first layer via the inclined surfaces of the via holes 214. It is discharged up to the upper surface of 208. Therefore, when the circuit wiring curing process S24 is performed, the circuit wiring 212 of the second layer is electrically connected to the circuit wiring 208 of the first layer via the inclined surface of each via hole 214.
 その後、上記絶縁層処理S10及び導電性ペースト処理S20が繰り返される。これにより、図7に示すように、3次元積層造形物202では、3層目の絶縁層218が形成され、3層目の回路配線220が複数形成され、硬化される。その際、2層目の絶縁層210にある各ビアホール214は、硬化した紫外線硬化樹脂で埋められる。さらに、3層目の絶縁層218では、2層目の絶縁層210に形成された各ビアホール214や空間部216と同様にして、複数のビアホール222や空間部224が形成される。これにより、3層目の回路配線220が、各ビアホール222の傾斜面を経由して、2層目の各回路配線212と電気的に接続される。また、3層目の絶縁層218に形成された空間部224は、2層目の絶縁層210にある空間部216と上下方向で連なった状態で設けられる。 Thereafter, the insulating layer process S10 and the conductive paste process S20 are repeated. As a result, as shown in FIG. 7, in the three-dimensional laminated three-dimensional object 202, the third insulating layer 218 is formed, and a plurality of third layer circuit wirings 220 are formed and cured. At this time, each via hole 214 in the second insulating layer 210 is filled with the cured ultraviolet curable resin. Further, in the third insulating layer 218, a plurality of via holes 222 and spaces 224 are formed in the same manner as the via holes 214 and the spaces 216 formed in the second insulating layer 210. Thus, the circuit wiring 220 of the third layer is electrically connected to the circuit wiring 212 of the second layer via the inclined surface of each via hole 222. In addition, the space portion 224 formed in the third insulating layer 218 is provided in a state of being vertically connected to the space portion 216 in the second insulating layer 210.
 なお、図7では、1層目の絶縁層206の上面にある各回路配線208と、2層目の絶縁層210に形成された各ビアホール214や空間部216は、省略している。これらの点は、図8及び図9でも同様である。 In FIG. 7, the circuit wiring 208 on the upper surface of the first insulating layer 206 and the via holes 214 and the space 216 formed in the second insulating layer 210 are omitted. These points are the same as in FIG. 8 and FIG.
 続いて、装着処理S30が実行される。装着処理S30では、ステージ52が装着ユニット26の下方に移動される。装着ユニット26では、テープフィーダ110により供給された電子部品94が、図7に示すように、装着ヘッド112の吸着ノズル116に保持される。その保持された電子部品94は、装着ヘッド112が移動装置114で移動するに伴って、空間部224(及び空間部216)に装着される。その際、電子部品94の各電極96は、上方を向く。 Subsequently, the mounting process S30 is performed. In the mounting process S30, the stage 52 is moved to the lower side of the mounting unit 26. In the mounting unit 26, the electronic component 94 supplied by the tape feeder 110 is held by the suction nozzle 116 of the mounting head 112, as shown in FIG. The held electronic component 94 is mounted to the space portion 224 (and the space portion 216) as the mounting head 112 is moved by the moving device 114. At this time, each electrode 96 of the electronic component 94 faces upward.
 その後、上記絶縁層処理S10及び導電性ペースト処理S20が繰り返される。これにより、図7に示すように、3層目の絶縁層218にある各ビアホール222は、硬化した紫外線硬化樹脂で埋められる。また、空間部224(及び空間部216)を区画する内壁面と電子部品94との間も、硬化した紫外線硬化樹脂で埋められる。さらに、4層目の回路配線226が、3層目の回路配線220の一部と電子部品94の各電極96とを繋ぐように形成され、硬化される。これにより、電子部品94は、各回路配線208,212,220,226と電気的に接続される。 Thereafter, the insulating layer process S10 and the conductive paste process S20 are repeated. As a result, as shown in FIG. 7, the via holes 222 in the third insulating layer 218 are filled with the cured ultraviolet curable resin. In addition, the space between the inner wall surface defining the space portion 224 (and the space portion 216) and the electronic component 94 is also filled with the cured ultraviolet curable resin. Further, the fourth layer circuit wiring 226 is formed and cured so as to connect a part of the third layer circuit wiring 220 and each electrode 96 of the electronic component 94. Thus, the electronic component 94 is electrically connected to each of the circuit wirings 208, 212, 220, and 226.
 その後、上記絶縁層処理S10が実行される。これにより、図8に示すように、4層目の絶縁層228が形成される。 Thereafter, the insulating layer process S10 is performed. Thereby, as shown in FIG. 8, the fourth insulating layer 228 is formed.
 なお、図8では、2層目の絶縁層210の上面にある各回路配線212と、3層目の絶縁層218に形成された各ビアホール222や空間部224は、省略している。これらの点は、図9でも同様である。 In FIG. 8, the circuit wiring 212 on the upper surface of the second insulating layer 210 and the via holes 222 and spaces 224 formed in the third insulating layer 218 are omitted. These points are the same as in FIG.
(C-2)加熱工程
 加熱工程P12では、基板70が、その上面に3次元積層造形物202が造形された状態(つまり、付着した状態)のままで、基台60から取り外された後、加熱部200の電気炉内にセットされる。その電気炉では、3次元積層造形物202が基板70ごと80℃にて60分加熱される。
(C-2) Heating Step In the heating step P12, after the substrate 70 is removed from the base 60 with the three-dimensional laminated three-dimensional object 202 shaped on its upper surface (that is, in the adhered state), It is set in the electric furnace of the heating unit 200. In the electric furnace, the three-dimensional laminate model 202 is heated together with the substrate 70 at 80 ° C. for 60 minutes.
 これにより、3次元積層造形物202では、各回路配線208,212,220,226が加熱焼成されることにより、上述したようにして、各回路配線208,212,220,226の導電性が向上する。このようにして、基板70の上面では、3次元積層造形物202が3次元積層電子デバイス204となる。これにより、3次元積層電子デバイス204が製造される。 Thereby, in the three-dimensional laminated three-dimensional object 202, the circuit wirings 208, 212, 220, 226 are heated and fired, thereby improving the conductivity of the circuit wirings 208, 212, 220, 226 as described above. Do. Thus, on the upper surface of the substrate 70, the three-dimensional laminated three-dimensional object 202 becomes the three-dimensional laminated electronic device 204. Thereby, the three-dimensional laminated electronic device 204 is manufactured.
(C-3)剥離工程
 剥離工程P14では、基板70が、その上面に3次元積層電子デバイス204が製造された状態(つまり、付着した状態)のままで、加熱部200の電気炉から取り出される。その後、図9に示すように、溶剤などによって、基板70から3次元積層電子デバイス204が分離される。
(C-3) Peeling Step In the peeling step P14, the substrate 70 is taken out of the electric furnace of the heating unit 200 while the three-dimensional laminated electronic device 204 is manufactured (that is, attached) on the upper surface thereof. . Thereafter, as shown in FIG. 9, the three-dimensional laminated electronic device 204 is separated from the substrate 70 by a solvent or the like.
(D)まとめ
 以上詳細に説明したように、本実施形態の3次元積層電子デバイスの製造方法130では、加熱工程P12が積層造形工程P10の終了後に一度だけ実行されることから、3次元積層電子デバイス204に対する熱負荷の低減や生産時間の短縮が可能である。
(D) Summary As described above in detail, in the method 130 for manufacturing a three-dimensional multilayer electronic device of the present embodiment, the heating step P12 is performed only once after the completion of the layer formation process P10. It is possible to reduce the heat load on the device 204 and shorten the production time.
 ちなみに、本実施形態において、導電性ペースの金属微粒子は、導電性粒子の一例である。3次元積層電子デバイス製造装置10は、製造装置の一例である。各回路配線208,212,220,226は、回路配線単層の一例である。回路配線形成処理S22は、形成処理の一例である。回路配線硬化処理S24は、硬化処理の一例である。 Incidentally, in the present embodiment, the conductive fine metal particles are an example of the conductive particles. The three-dimensional laminated electronic device manufacturing apparatus 10 is an example of a manufacturing apparatus. Each of the circuit wirings 208, 212, 220, and 226 is an example of a circuit wiring single layer. The circuit wiring formation process S22 is an example of a formation process. The circuit wiring curing process S24 is an example of the curing process.
(E)変更例
 尚、本開示は上記実施形態に限定されるものでなく、その趣旨を逸脱しない範囲で様々な変更が可能である。
 例えば、3次元積層造形物202には、合計で4層の回路配線208,212,220,226が含まれているが、4層以外の層数の回路配線が含まれていてもよい。このような場合でも、その回路配線(つまり、導電性ペースト)の導電性を紫外線で発現させ、その発現させた導電性を加熱焼成で向上させることは可能である。
(E) Modified Example The present disclosure is not limited to the above embodiment, and various modifications can be made without departing from the scope of the present invention.
For example, although the three-dimensional laminated three-dimensional object 202 includes a total of four circuit wirings 208, 212, 220, and 226, the number of circuit wirings other than four may be included. Even in such a case, it is possible to cause the conductivity of the circuit wiring (that is, the conductive paste) to be expressed by ultraviolet light, and to improve the generated conductivity by heating and baking.
 また、第1造形ユニット22では、転写装置が導電性ペーストを転写することなどによって、各回路配線208,212,220,226が形成されてもよい。 Further, in the first shaping unit 22, the circuit wirings 208, 212, 220, 226 may be formed by the transfer device transferring the conductive paste, or the like.
 また、基板70の上面には、図10に示すように、サポート材230を含んだ3次元積層造形物232が造形されもよい。サポート材230は、加熱工程P12で溶解するワックス系の材料(例えば、融点が60℃のろう材)で作られたものであり、3次元積層造形物232の最下部において、基板70と3次元積層造形物232の絶縁層234の間に配置されることによって、絶縁層234を支えている。 In addition, as shown in FIG. 10, a three-dimensional laminated three-dimensional object 232 including the support material 230 may be formed on the upper surface of the substrate 70. The support material 230 is made of a wax-based material (for example, a brazing material having a melting point of 60 ° C.) that melts in the heating step P12, and at the lowermost part of the three-dimensional laminated object 232, The insulating layer 234 is supported by being disposed between the insulating layers 234 of the layered object 232.
 このような場合には、加熱工程P12が実行されると、図11に示すように、基板70の上面において、3次元積層造形物232が3次元積層電子デバイス236になると共に、サポート材230が溶解する。その後に、剥離工程P14が実行されると、3次元積層電子デバイス236が基板70から分離する。 In such a case, when the heating step P12 is performed, as shown in FIG. 11, the three-dimensional laminated three-dimensional object 232 becomes the three-dimensional laminated electronic device 236 and the support material 230 is on the upper surface of the substrate 70. Dissolve. Thereafter, when the peeling process P14 is performed, the three-dimensional laminated electronic device 236 is separated from the substrate 70.
 3次元積層造形物232では、絶縁層234が複数の層で構成されている。さらに、3次元積層造形物232は、複数の層で構成された回路配線238と、複数のビアホール240と、複数の電子部品242,244等を有している。もっとも、3次元積層造形物232は、上記3次元積層造形物202と同様にして、3次元積層電子デバイスの製造方法130で造形されるので、3次元積層造形物232が有する、絶縁層234と、回路配線238と、ビアホール240と、電子部品242,244等の説明については、省略する。なお、回路配線238を構成する各層は、回路配線単層の一例である。 In the three-dimensional laminated three-dimensional object 232, the insulating layer 234 is composed of a plurality of layers. Furthermore, the three-dimensional laminated three-dimensional object 232 has a circuit wiring 238 composed of a plurality of layers, a plurality of via holes 240, a plurality of electronic components 242 and 244, and the like. However, since the three-dimensional laminated three-dimensional object 232 is formed by the manufacturing method 130 of the three-dimensional laminated electronic device in the same manner as the three-dimensional laminated three-dimensional object 202, the insulating layer 234 of the three-dimensional laminated three-dimensional object 232 The description of the circuit wiring 238, the via hole 240, the electronic components 242 and 244, and the like will be omitted. Each layer constituting the circuit wiring 238 is an example of a single layer of the circuit wiring.
 10  3次元積層電子デバイス製造装置
130 3次元積層電子デバイスの製造方法
202,232 3次元積層造形物
204,236 3次元積層電子デバイス
206,210,218,234 絶縁層
208,212,220,226,238 回路配線
230 サポート材
P10 積層造形工程
P12 加熱工程
S22 回路配線形成処理
S24 回路配線硬化処理
10 Three-dimensional laminated electronic device manufacturing apparatus 130 Three-dimensional laminated electronic device manufacturing method 202, 232 Three-dimensional laminated molded object 204, 236 Three-dimensional laminated electronic device 206, 210, 218, 234 Insulating layer 208, 212, 220, 226, 238 Circuit Wiring 230 Support Material P10 Stacking Process P12 Heating Process S22 Circuit Wiring Formation Processing S24 Circuit Wiring Hardening Processing

Claims (3)

  1.  絶縁層の上に、導電性粒子、紫外線硬化樹脂、及び有機溶剤が混ぜ合わされた導電性ペーストを吐出することによって、回路配線単層を形成する形成処理と、前記回路配線単層に紫外線を照射して前記回路配線単層を硬化させる硬化処理とを有し、前記形成処理と前記硬化処理で前記絶縁層に前記回路配線単層を積層することによって、少なくとも1層の前記回路配線単層が含まれる3次元積層造形物を造形する積層造形工程と、
     前記積層造形工程が終了した後で前記3次元積層造形物を加熱することによって3次元積層電子デバイスを製造する加熱工程とを備え、
     前記導電性ペーストの導電性は、前記硬化処理における紫外線の照射によって発現し、前記加熱工程における加熱によって向上する3次元積層電子デバイスの製造方法。
    A process of forming a circuit wiring single layer by discharging a conductive paste in which a conductive particle, an ultraviolet curing resin, and an organic solvent are mixed on the insulating layer, and irradiating the circuit wiring single layer with ultraviolet light And curing the circuit wiring single layer, and laminating the circuit wiring single layer on the insulating layer in the forming process and the curing process to form at least one circuit wiring single layer. An additive manufacturing process for forming a three-dimensional laminated object to be contained;
    And a heating step of manufacturing a three-dimensional laminated electronic device by heating the three-dimensional laminated object after the lamination forming step is completed,
    The method for manufacturing a three-dimensional laminated electronic device, wherein the conductivity of the conductive paste is exhibited by irradiation of ultraviolet light in the curing treatment, and is improved by heating in the heating step.
  2.  前記3次元積層造形物は、前記3次元積層造形物の最下部にあって、前記3次元積層造形物を支えるサポート材を備え、
     前記加熱工程は、前記サポート材を溶解させる請求項1に記載の3次元積層電子デバイスの製造方法。
    The three-dimensional layered object is provided at the lowermost part of the three-dimensional layered object, and includes a support material that supports the three-dimensional layered object.
    The method for manufacturing a three-dimensional laminated electronic device according to claim 1, wherein the heating step melts the support material.
  3.   請求項1又は請求項2に記載の製造方法によって3次元積層電子デバイスを製造する製造装置。 The manufacturing apparatus which manufactures a three-dimensional laminated electronic device by the manufacturing method of Claim 1 or Claim 2.
PCT/JP2017/046125 2017-12-22 2017-12-22 Method and device for manufacturing additively manufactured electronic device WO2019123629A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019559982A JP7394626B2 (en) 2017-12-22 2017-12-22 Manufacturing method and manufacturing apparatus for three-dimensional laminated electronic device
PCT/JP2017/046125 WO2019123629A1 (en) 2017-12-22 2017-12-22 Method and device for manufacturing additively manufactured electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/046125 WO2019123629A1 (en) 2017-12-22 2017-12-22 Method and device for manufacturing additively manufactured electronic device

Publications (1)

Publication Number Publication Date
WO2019123629A1 true WO2019123629A1 (en) 2019-06-27

Family

ID=66994677

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/046125 WO2019123629A1 (en) 2017-12-22 2017-12-22 Method and device for manufacturing additively manufactured electronic device

Country Status (2)

Country Link
JP (1) JP7394626B2 (en)
WO (1) WO2019123629A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021199421A1 (en) * 2020-04-03 2021-10-07

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108129A (en) * 2004-09-30 2006-04-20 Teikoku Tsushin Kogyo Co Ltd Method of manufacturing circuit board, and circuit board
WO2015041189A1 (en) * 2013-09-17 2015-03-26 東レエンジニアリング株式会社 Method for manufacturing multilayer wiring substrate, and three-dimensional modeling device used for same
JP2015187946A (en) * 2014-03-26 2015-10-29 国立大学法人山梨大学 conductive paste
WO2016125275A1 (en) * 2015-02-05 2016-08-11 富士機械製造株式会社 Data conversion apparatus and additive manufacturing system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735411B1 (en) * 2005-12-07 2007-07-04 삼성전기주식회사 Method For Forming Printed Wiring Board and Printed Wiring Board Thus Obtained
RU2564355C1 (en) * 2012-06-19 2015-09-27 Кэнон Кабусики Кайся Method to manufacture structure and device for manufacturing
WO2017159871A1 (en) * 2016-03-18 2017-09-21 株式会社リコー Active-energy-ray-curable composition, method for manufacturing three-dimensional shaped object, and device for manufacturing three-dimensional shaped object

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108129A (en) * 2004-09-30 2006-04-20 Teikoku Tsushin Kogyo Co Ltd Method of manufacturing circuit board, and circuit board
WO2015041189A1 (en) * 2013-09-17 2015-03-26 東レエンジニアリング株式会社 Method for manufacturing multilayer wiring substrate, and three-dimensional modeling device used for same
JP2015187946A (en) * 2014-03-26 2015-10-29 国立大学法人山梨大学 conductive paste
WO2016125275A1 (en) * 2015-02-05 2016-08-11 富士機械製造株式会社 Data conversion apparatus and additive manufacturing system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021199421A1 (en) * 2020-04-03 2021-10-07
WO2021199421A1 (en) * 2020-04-03 2021-10-07 株式会社Fuji Circuit formation method and circuit formation device
JP7230276B2 (en) 2020-04-03 2023-02-28 株式会社Fuji CIRCUIT-FORMING METHOD AND CIRCUIT-FORMING APPARATUS

Also Published As

Publication number Publication date
JPWO2019123629A1 (en) 2020-10-22
JP7394626B2 (en) 2023-12-08

Similar Documents

Publication Publication Date Title
JP6403785B2 (en) Manufacturing apparatus and manufacturing method
JP6947842B2 (en) Manufacturing method of 3D laminated electronic device
JP6533112B2 (en) Circuit formation method
JPWO2016147284A1 (en) Forming method and forming apparatus
WO2019193644A1 (en) Three-dimensional structure formation method and three-dimensional structure formation device
WO2020012626A1 (en) Circuit formation method and circuit formation device
JP6714109B2 (en) Circuit forming method and circuit forming apparatus
JP6811770B2 (en) Circuit formation method
JP6554541B2 (en) Wiring formation method and wiring formation apparatus
WO2019123629A1 (en) Method and device for manufacturing additively manufactured electronic device
WO2016189577A1 (en) Wiring forming method
JP7325532B2 (en) 3D object manufacturing method and 3D object manufacturing device by layered manufacturing method
JP6949751B2 (en) Via forming method for 3D laminated modeling
WO2019186780A1 (en) Circuit formation method and circuit formation device
WO2023209960A1 (en) Design method, design program and method for producing circuit board
WO2023223562A1 (en) Manufacturing method and manufacturing device
WO2021166139A1 (en) Circuit forming method
WO2023079607A1 (en) Circuit-forming method and circuit-forming apparatus
JP7358614B2 (en) Wiring formation method
JP7145334B2 (en) Electronic circuit manufacturing method by 3D additive manufacturing
JP2020077661A (en) Circuit formation method
JP7142781B2 (en) Wiring board manufacturing method and wiring board manufacturing apparatus
JP7238206B2 (en) Modeling method
JP7284275B2 (en) Manufacturing method of three-dimensional layered electronic device by three-dimensional layered manufacturing
JP7455953B2 (en) Wiring formation method

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17935451

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019559982

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17935451

Country of ref document: EP

Kind code of ref document: A1