JP7394626B2 - Manufacturing method and manufacturing apparatus for three-dimensional laminated electronic device - Google Patents

Manufacturing method and manufacturing apparatus for three-dimensional laminated electronic device Download PDF

Info

Publication number
JP7394626B2
JP7394626B2 JP2019559982A JP2019559982A JP7394626B2 JP 7394626 B2 JP7394626 B2 JP 7394626B2 JP 2019559982 A JP2019559982 A JP 2019559982A JP 2019559982 A JP2019559982 A JP 2019559982A JP 7394626 B2 JP7394626 B2 JP 7394626B2
Authority
JP
Japan
Prior art keywords
dimensional
manufacturing
circuit wiring
electronic device
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019559982A
Other languages
Japanese (ja)
Other versions
JPWO2019123629A1 (en
Inventor
謙磁 塚田
亮二郎 富永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPWO2019123629A1 publication Critical patent/JPWO2019123629A1/en
Application granted granted Critical
Publication of JP7394626B2 publication Critical patent/JP7394626B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本開示は、3次元積層造形を用いた3次元積層電子デバイスの製造方法及び製造装置に関するものである。 The present disclosure relates to a method and apparatus for manufacturing a three-dimensional laminated electronic device using three-dimensional laminated manufacturing.

従来より、3次元積層造形に関し、種々の技術が提案されている。 Conventionally, various techniques have been proposed regarding three-dimensional additive manufacturing.

例えば、下記特許文献1に記載の配線基板の製造方法は、絶縁基材上に配線パターンに沿って導電パターンと絶縁パターンを少なくとも1層形成する方法であって、前記絶縁基材と絶縁パターンの少なくとも一つは、半硬化状態でその上部に前記導電パターンを形成し積層体を得て、該積層体を熱処理して前記半硬化状態の絶縁基材または/及び絶縁パターンを完全硬化し、導電パターンは焼成することを含んで成る。 For example, a method for manufacturing a wiring board described in Patent Document 1 below is a method of forming at least one layer of a conductive pattern and an insulating pattern along a wiring pattern on an insulating base material, the method comprising forming at least one layer of a conductive pattern and an insulating pattern along a wiring pattern on an insulating base material, The conductive pattern is formed on at least one of the conductive patterns in a semi-cured state to obtain a laminate, and the laminate is heat-treated to completely cure the semi-cured insulating base material and/or the insulating pattern. The pattern comprises firing.

特開2007-158352号公報Japanese Patent Application Publication No. 2007-158352

上記の配線基板の製造方法によれば、半硬化された絶縁層上に導電パターンを形成し、また半硬化絶縁層と導電パターンの同時熱処理によって、半硬化状態の絶縁層は硬化され、導電パターンは焼成されるため、配線基板に対する熱負荷の低減や生産時間の短縮ができる。しかしながら、更に好適に、熱負荷の低減や生産時間の短縮が望まれている。 According to the above method for manufacturing a wiring board, a conductive pattern is formed on a semi-cured insulating layer, and the semi-cured insulating layer is cured by simultaneous heat treatment of the semi-cured insulating layer and the conductive pattern, and the conductive pattern is Since it is fired, it is possible to reduce the heat load on the wiring board and shorten production time. However, it is desired to further suitably reduce the heat load and shorten the production time.

そこで、本開示は、上述した点を鑑みてなされたものであり、熱負荷の低減や生産時間の短縮が可能な3次元積層電子デバイスの製造方法及び製造装置を提供することを課題とする。 Therefore, the present disclosure has been made in view of the above-mentioned points, and an object of the present disclosure is to provide a method and apparatus for manufacturing a three-dimensionally laminated electronic device that can reduce heat load and shorten production time.

本明細書は、絶縁層の上に、導電性粒子、紫外線硬化樹脂、及び有機溶剤が混ぜ合わされた導電性ペーストを吐出することによって、回路配線単層を形成する形成処理と、前記回路配線単層に紫外線を照射して前記回路配線単層を硬化させる硬化処理とを有し、前記形成処理と前記硬化処理で前記絶縁層に前記回路配線単層を積層することで積層体を造形し、さらに複数の前記積層体を積層することによって、前記複数の積層体が積層された3次元積層造形物を造形する積層造形工程と、前記積層造形工程が終了した後で前記複数の積層体が積層された3次元積層造形物を80度で加熱することによって3次元積層電子デバイスを製造する加熱工程とを備え、前記導電性ペーストの導電性は、前記硬化処理における紫外線の照射によって発現し、前記加熱工程における加熱によって向上する3次元積層電子デバイスの製造方法であって、前記3次元積層造形物は、前記3次元積層造形物の最下部にあって、前記3次元積層造形物を支えるサポート材を備え、前記サポート材は、前記加熱工程で溶解する融点を有する材料により成形され、前記加熱工程は、前記3次元積層造形物を加熱して前記導電性ペーストの導電性を向上させるとともに、前記サポート材も加熱して前記サポート材を溶解させる3次元積層電子デバイスの製造方法を開示する。 This specification describes a formation process for forming a single layer of circuit wiring by discharging a conductive paste containing a mixture of conductive particles, an ultraviolet curable resin, and an organic solvent onto an insulating layer, and a process for forming a single layer of circuit wiring on an insulating layer. a curing process of curing the single layer of circuit wiring by irradiating the layer with ultraviolet rays, and forming a laminate by laminating the single layer of circuit wiring on the insulating layer in the forming process and the curing process, A laminate manufacturing step of further laminating a plurality of the laminates to form a three-dimensional laminate manufactured object in which the plurality of laminates are laminated; a heating step of manufacturing a three-dimensional laminated electronic device by heating the three-dimensional laminated product at 80 degrees , the conductivity of the conductive paste is developed by irradiation with ultraviolet rays in the curing treatment, A method for manufacturing a three-dimensional laminated electronic device that is improved by heating in a heating step, wherein the three-dimensional laminated article is provided with a support material that is located at the lowest part of the three-dimensional laminated article and supports the three-dimensional laminated article. The support material is formed of a material having a melting point that melts in the heating step, and the heating step improves the conductivity of the conductive paste by heating the three-dimensional laminate model, and A method for manufacturing a three-dimensionally stacked electronic device is disclosed in which the support material is also heated to melt the support material .

本開示によれば、3次元積層電子デバイスの製造方法は、熱負荷の低減や生産時間の短縮が可能である。 According to the present disclosure, the method for manufacturing a three-dimensionally stacked electronic device can reduce heat load and shorten production time.

3次元積層電子デバイス製造装置を示す図である。FIG. 1 is a diagram showing a three-dimensional stacked electronic device manufacturing apparatus. 制御装置を示すブロック図である。FIG. 2 is a block diagram showing a control device. 導電性ペーストの焼成時間と体積抵抗の変化率の関係を示す図である。FIG. 3 is a diagram showing the relationship between the firing time of a conductive paste and the rate of change in volume resistivity. 3次元積層電子デバイスの製造工程の流れを示すフローチャートである。It is a flowchart showing the flow of the manufacturing process of a three-dimensional laminated electronic device. 基板上に造形された3次元積層造形物を示す斜視図である。FIG. 2 is a perspective view showing a three-dimensional layered product formed on a substrate. 基板上に造形された3次元積層造形物を示す斜視図である。FIG. 2 is a perspective view showing a three-dimensional layered product formed on a substrate. 基板上に造形された3次元積層造形物を示す斜視図である。FIG. 2 is a perspective view showing a three-dimensional layered product formed on a substrate. 基板上に造形された3次元積層造形物を示す斜視図である。FIG. 2 is a perspective view showing a three-dimensional layered product formed on a substrate. 3次元積層電子デバイスを示す斜視図である。FIG. 1 is a perspective view showing a three-dimensional stacked electronic device. 基板上に造形された3次元積層造形物の変更例を示す断面図である。It is a sectional view showing a modification of a three-dimensional layered product formed on a substrate. 3次元積層電子デバイスの変更例を示す断面図である。FIG. 7 is a cross-sectional view showing a modified example of a three-dimensional stacked electronic device.

以下、本開示の好適な実施形態を、図面を参照しつつ詳細に説明する。 Hereinafter, preferred embodiments of the present disclosure will be described in detail with reference to the drawings.

(A)3次元積層電子デバイス製造装置の構成
図1に、3次元積層電子デバイス製造装置10を示す。3次元積層電子デバイス製造装置10は、搬送装置20と、第1造形ユニット22と、第2造形ユニット24と、装着ユニット26と、制御装置(図2参照)27を備えている。それら搬送装置20と第1造形ユニット22と第2造形ユニット24と装着ユニット26とは、3次元積層電子デバイス製造装置10のベース28の上に配置されている。さらに、3次元積層電子デバイス製造装置10は、加熱部200を備えている。加熱部200は、電気炉であり、ベース28と並んだ状態で配置されている。ベース28は、概して長方形状をなしており、以下の説明では、ベース28の長手方向をX軸方向、ベース28の短手方向をY軸方向、X軸方向及びY軸方向の両方に直交する方向をZ軸方向と称して説明する。
(A) Configuration of three-dimensional laminated electronic device manufacturing apparatus FIG. 1 shows a three-dimensional laminated electronic device manufacturing apparatus 10. The three-dimensional laminated electronic device manufacturing apparatus 10 includes a transport device 20, a first modeling unit 22, a second modeling unit 24, a mounting unit 26, and a control device 27 (see FIG. 2). The transport device 20, the first modeling unit 22, the second modeling unit 24, and the mounting unit 26 are arranged on the base 28 of the three-dimensional laminated electronic device manufacturing apparatus 10. Furthermore, the three-dimensional laminated electronic device manufacturing apparatus 10 includes a heating section 200. The heating unit 200 is an electric furnace, and is arranged in line with the base 28. The base 28 has a generally rectangular shape, and in the following description, the longitudinal direction of the base 28 is the X-axis direction, the short direction of the base 28 is the Y-axis direction, and it is perpendicular to both the X-axis direction and the Y-axis direction. The direction will be described as the Z-axis direction.

搬送装置20は、X軸スライド機構30と、Y軸スライド機構32とを備えている。そのX軸スライド機構30は、X軸スライドレール34とX軸スライダ36とを有している。X軸スライドレール34は、X軸方向に延びるように、ベース28の上に配設されている。X軸スライダ36は、X軸スライドレール34によって、X軸方向にスライド可能に保持されている。さらに、X軸スライド機構30は、電磁モータ(図2参照)38を有しており、電磁モータ38の駆動により、X軸スライダ36がX軸方向の任意の位置に移動する。また、Y軸スライド機構32は、Y軸スライドレール50とステージ52とを有している。Y軸スライドレール50は、Y軸方向に延びるように、ベース28の上に配設されている。Y軸スライドレール50の一端部が、X軸スライダ36に連結されている。そのため、Y軸スライドレール50は、X軸方向に移動可能とされている。そして、そのY軸スライドレール50には、ステージ52が、Y軸方向にスライド可能に保持されている。さらに、Y軸スライド機構32は、電磁モータ(図2参照)56を有しており、電磁モータ56の駆動により、ステージ52がY軸方向の任意の位置に移動する。これにより、ステージ52は、X軸スライド機構30及びY軸スライド機構32の駆動により、ベース28上の任意の位置に移動する。 The transport device 20 includes an X-axis slide mechanism 30 and a Y-axis slide mechanism 32. The X-axis slide mechanism 30 includes an X-axis slide rail 34 and an X-axis slider 36. The X-axis slide rail 34 is arranged on the base 28 so as to extend in the X-axis direction. The X-axis slider 36 is held by the X-axis slide rail 34 so as to be slidable in the X-axis direction. Further, the X-axis slide mechanism 30 includes an electromagnetic motor (see FIG. 2) 38, and the X-axis slider 36 is moved to any position in the X-axis direction by driving the electromagnetic motor 38. Further, the Y-axis slide mechanism 32 includes a Y-axis slide rail 50 and a stage 52. The Y-axis slide rail 50 is arranged on the base 28 so as to extend in the Y-axis direction. One end of the Y-axis slide rail 50 is connected to the X-axis slider 36. Therefore, the Y-axis slide rail 50 is movable in the X-axis direction. A stage 52 is held on the Y-axis slide rail 50 so as to be slidable in the Y-axis direction. Further, the Y-axis slide mechanism 32 includes an electromagnetic motor (see FIG. 2) 56, and the stage 52 is moved to an arbitrary position in the Y-axis direction by driving the electromagnetic motor 56. Thereby, the stage 52 is moved to an arbitrary position on the base 28 by driving the X-axis slide mechanism 30 and the Y-axis slide mechanism 32.

ステージ52は、基台60と、保持装置62と、昇降装置64とを有している。基台60は、平板状に形成され、上面に基板が載せられる。保持装置62は、基台60のX軸方向の両側部に設けられている。そして、基台60に載置された基板のX軸方向の両縁部が、保持装置62によって挟まれることで、基板が固定的に保持される。また、昇降装置64は、基台60の下方に配設されており、基台60をZ軸方向で昇降させる。 The stage 52 includes a base 60, a holding device 62, and a lifting device 64. The base 60 is formed into a flat plate shape, and a substrate is placed on the top surface. The holding device 62 is provided on both sides of the base 60 in the X-axis direction. Then, both edges of the substrate placed on the base 60 in the X-axis direction are held between the holding devices 62, so that the substrate is fixedly held. Further, the lifting device 64 is disposed below the base 60 and raises and lowers the base 60 in the Z-axis direction.

第1造形ユニット22は、ステージ52の基台60に載せられた基板(図5参照)70の上に回路配線を造形するユニットであり、吐出部72と、第1硬化部74とを有している。吐出部72は、ディスペンスヘッド(図2参照)76を有しており、基台60に載せられた基板70の上に導電性ペーストを吐出する。導電性ペーストは、紫外線の照射により硬化する樹脂(つまり、紫外線硬化樹脂)に、銀などの金属微粒子、有機溶剤、及び光開始剤等が混ぜ合わされたものである。なお、導電性ペーストの粘度は、下記絶縁層を構成する紫外線硬化樹脂と比較して、比較的高い。そのため、ディスペンスヘッド76は、下記インクジェットヘッド(図2参照)88のノズルの径より大きな径の1個のノズルから導電性ペーストを吐出する。 The first modeling unit 22 is a unit that models circuit wiring on a substrate (see FIG. 5) placed on a base 60 of the stage 52, and includes a discharge section 72 and a first hardening section 74. ing. The discharge unit 72 has a dispense head (see FIG. 2) 76, and discharges the conductive paste onto the substrate 70 placed on the base 60. The conductive paste is a mixture of a resin that hardens upon irradiation with ultraviolet light (that is, an ultraviolet curing resin), fine metal particles such as silver, an organic solvent, a photoinitiator, and the like. Note that the viscosity of the conductive paste is relatively high compared to the ultraviolet curing resin that constitutes the insulating layer described below. Therefore, the dispense head 76 discharges the conductive paste from one nozzle having a diameter larger than that of the nozzle of an inkjet head 88 (see FIG. 2) described below.

第1硬化部74は、照射装置(図2参照)78を有している。照射装置78は、光源として水銀ランプもしくはLEDを備えており、基板70の上に吐出された導電性ペーストに紫外線を照射する。これにより、基板70の上に吐出された導電性ペーストが硬化し、回路配線が形成される。 The first curing section 74 has an irradiation device (see FIG. 2) 78. The irradiation device 78 includes a mercury lamp or an LED as a light source, and irradiates the conductive paste discharged onto the substrate 70 with ultraviolet rays. As a result, the conductive paste discharged onto the substrate 70 is cured, and circuit wiring is formed.

また、第2造形ユニット24は、ステージ52の基台60に載せられた基板70の上に絶縁層を造形するユニットであり、印刷部84と、第2硬化部86とを有している。印刷部84は、インクジェットヘッド88(図2参照)を有しており、基台60に載せられた基板70の上に紫外線硬化樹脂を吐出する。紫外線硬化樹脂は、紫外線の照射により硬化する樹脂である。なお、インクジェットヘッド88は、例えば、圧電素子を用いたピエゾ方式でもよく、樹脂を加熱して気泡を発生させ複数のノズルから吐出するサーマル方式でもよい。 Further, the second modeling unit 24 is a unit that models an insulating layer on the substrate 70 placed on the base 60 of the stage 52, and includes a printing section 84 and a second curing section 86. The printing unit 84 has an inkjet head 88 (see FIG. 2), and discharges ultraviolet curing resin onto the substrate 70 placed on the base 60. Ultraviolet curable resin is a resin that is cured by irradiation with ultraviolet rays. Note that the inkjet head 88 may be of a piezo type using a piezoelectric element, for example, or may be a thermal type of heating resin to generate bubbles and ejecting the bubbles from a plurality of nozzles.

第2硬化部86は、平坦化装置(図2参照)90と照射装置(図2参照)92とを有している。平坦化装置90は、インクジェットヘッド88によって基板70の上に吐出された紫外線硬化樹脂の上面を平坦化するものであり、例えば、紫外線硬化樹脂の表面を均しながら余剰分の樹脂を、ローラもしくはブレードによって掻き取ることで、紫外線硬化樹脂の厚みを均一にさせる。また、照射装置92は、光源として水銀ランプもしくはLEDを備えており、基板70の上に吐出された紫外線硬化樹脂に紫外線を照射する。これにより、基板70の上に吐出された紫外線硬化樹脂が硬化し、絶縁層が形成される。 The second curing section 86 includes a flattening device (see FIG. 2) 90 and an irradiation device (see FIG. 2) 92. The flattening device 90 flattens the upper surface of the ultraviolet curable resin discharged onto the substrate 70 by the inkjet head 88. For example, while smoothing the surface of the ultraviolet curable resin, the excess resin is removed by a roller or a roller. By scraping with a blade, the thickness of the ultraviolet curing resin is made uniform. Further, the irradiation device 92 includes a mercury lamp or an LED as a light source, and irradiates the ultraviolet curing resin discharged onto the substrate 70 with ultraviolet rays. As a result, the ultraviolet curing resin discharged onto the substrate 70 is cured, and an insulating layer is formed.

また、装着ユニット26は、ステージ52の基台60に載せられた基板70の上に電子部品(図7参照)94を装着するユニットであり、供給部100と、装着部102とを有している。供給部100は、テーピング化された電子部品94を1つずつ送り出すテープフィーダ(図2参照)110を複数有しており、供給位置において、電子部品94を供給する。なお、供給部100は、テープフィーダ110に限らず、トレイから電子部品94をピックアップして供給するトレイ型の供給装置でもよい。また、供給部100は、テープ型とトレイ型との両方、あるいはそれ以外の供給装置を備えた構成でもよい。 Further, the mounting unit 26 is a unit that mounts an electronic component (see FIG. 7) 94 onto a substrate 70 placed on a base 60 of the stage 52, and includes a supply section 100 and a mounting section 102. There is. The supply unit 100 has a plurality of tape feeders (see FIG. 2) 110 that feed out taped electronic components 94 one by one, and supplies the electronic components 94 at a supply position. Note that the supply unit 100 is not limited to the tape feeder 110, and may be a tray-type supply device that picks up and supplies the electronic components 94 from a tray. Further, the supply unit 100 may be configured to include both a tape type and a tray type, or other types of supply devices.

装着部102は、装着ヘッド(図2参照)112と、移動装置(図2参照)114とを有している。装着ヘッド112は、電子部品94を吸着保持するための吸着ノズル(図7参照)116を有している。吸着ノズル116は、正負圧供給装置(図示省略)から負圧が供給されることで、エアの吸引により電子部品94を吸着保持する。そして、正負圧供給装置から僅かな正圧が供給されることで、電子部品94を離脱する。また、移動装置114は、テープフィーダ110による電子部品94の供給位置と、基台60に載せられた基板70との間で、装着ヘッド112を移動させる。これにより、装着部102では、テープフィーダ110から供給された電子部品94が、吸着ノズル116により保持され、その吸着ノズル116によって保持された電子部品94が、基板70の上に装着される。 The mounting section 102 includes a mounting head (see FIG. 2) 112 and a moving device (see FIG. 2) 114. The mounting head 112 has a suction nozzle (see FIG. 7) 116 for suctioning and holding the electronic component 94. The suction nozzle 116 is supplied with negative pressure from a positive and negative pressure supply device (not shown) and suctions and holds the electronic component 94 by suctioning air. Then, by supplying a slight positive pressure from the positive and negative pressure supply device, the electronic component 94 is detached. Further, the moving device 114 moves the mounting head 112 between the position where the electronic component 94 is supplied by the tape feeder 110 and the substrate 70 placed on the base 60. As a result, in the mounting section 102 , the electronic component 94 supplied from the tape feeder 110 is held by the suction nozzle 116 , and the electronic component 94 held by the suction nozzle 116 is mounted onto the substrate 70 .

また、制御装置27は、図2に示すように、コントローラ120と、複数の駆動回路122とを備えている。複数の駆動回路122は、上記電磁モータ38,56、保持装置62、昇降装置64、ディスペンスヘッド76、照射装置78、インクジェットヘッド88、平坦化装置90、照射装置92、テープフィーダ110、装着ヘッド112、移動装置114に接続されている。コントローラ120は、CPU,ROM,RAM等を備え、コンピュータを主体とするものであり、複数の駆動回路122に接続されている。これにより、搬送装置20、第1造形ユニット22、第2造形ユニット24、装着ユニット26の作動が、コントローラ120によって制御される。 Further, the control device 27 includes a controller 120 and a plurality of drive circuits 122, as shown in FIG. The plurality of drive circuits 122 include the electromagnetic motors 38 and 56, the holding device 62, the lifting device 64, the dispensing head 76, the irradiation device 78, the inkjet head 88, the flattening device 90, the irradiation device 92, the tape feeder 110, and the mounting head 112. , connected to the mobile device 114. The controller 120 is mainly a computer, including a CPU, ROM, RAM, etc., and is connected to a plurality of drive circuits 122. As a result, the operations of the transport device 20 , the first modeling unit 22 , the second modeling unit 24 , and the mounting unit 26 are controlled by the controller 120 .

(B)導電性ペーストの導電性
次に、導電性ペーストの導電性について説明する。導電性ペーストは、上述したように、回路配線を形成するものであって、紫外線の照射により硬化する樹脂に、金属微粒子、有機溶剤、及び光開始剤等が混ぜ合わされたものである。導電性ペーストでは、紫外線の照射により樹脂が硬化し、収縮することで、金属微粒子が接触し、(回路配線の)導電性が発現する。さらに、導電性ペーストでは、加熱焼成により、金属微粒子間の接触面積が増加することで、(回路配線の)導電性が向上する。
(B) Conductivity of conductive paste Next, the conductivity of the conductive paste will be explained. As described above, the conductive paste is used to form circuit wiring, and is a mixture of a resin that hardens upon irradiation with ultraviolet rays, metal fine particles, an organic solvent, a photoinitiator, and the like. In a conductive paste, the resin hardens and contracts when irradiated with ultraviolet rays, causing metal particles to come into contact with each other and exhibit conductivity (of the circuit wiring). Furthermore, in the conductive paste, heating and baking increases the contact area between the metal fine particles, thereby improving the conductivity (of the circuit wiring).

ここで、導電性の向上について、具体的に説明する。例えば、紫外線照射によって導電性が発現した導電性ペーストが80℃で加熱焼成される場合において、その加熱焼成前の導電性ペーストの体積抵抗率を100%とする。このような場合において、その加熱焼成の時間が約50分以上になると、図3に示すように、導電性ペーストの体積抵抗率が約60%まで低下する。つまり、図3によれば、導電性ペーストの導電性は、加熱焼成により、約1.6倍(=100%/60%)向上する。 Here, improvement in conductivity will be specifically explained. For example, when a conductive paste that has developed conductivity through ultraviolet irradiation is heated and baked at 80° C., the volume resistivity of the conductive paste before heating and baking is assumed to be 100%. In such a case, when the heating and baking time is about 50 minutes or more, the volume resistivity of the conductive paste decreases to about 60%, as shown in FIG. 3. That is, according to FIG. 3, the conductivity of the conductive paste is improved by about 1.6 times (=100%/60%) by heating and baking.

なお、導電性ペーストに含まれている有機溶剤は、導電ペーストが基板70の上に吐出された際に揮発して、導電性ペーストから大気に放出される。そのため、紫外線照射によって硬化した導電性ペーストが加熱焼成されても、導電ペーストの体積収縮や副生成物の発生が起きないため、剥がれやボイド等の不具合が(回路配線に)生じない。 Note that the organic solvent contained in the conductive paste evaporates when the conductive paste is discharged onto the substrate 70 and is released from the conductive paste into the atmosphere. Therefore, even when the conductive paste hardened by ultraviolet irradiation is heated and fired, the conductive paste does not shrink in volume or generate by-products, so problems such as peeling and voids (in the circuit wiring) do not occur.

(C)3次元積層電子デバイスの製造方法
次に、3次元積層電子デバイスの製造方法について説明する。図4に示すように、3次元積層電子デバイスの製造方法130は、積層造形工程P10と、加熱工程P12と、剥離工程P14とを備えている。積層造形工程P10では、上記3次元積層電子デバイス製造装置10によって、基台60に対してセットされた基板70の上に、3次元積層造形物202(図5乃至図8参照)が造形される。加熱工程P12では、3次元積層造形物202(図8参照)が基板70ごと加熱されることによって、3次元積層電子デバイス204(図8参照)が製造される。剥離工程P14では、基板70が3次元積層電子デバイス204から剥がされる。
(C) Method for manufacturing a three-dimensional stacked electronic device Next, a method for manufacturing a three-dimensional stacked electronic device will be described. As shown in FIG. 4, the method 130 for manufacturing a three-dimensional laminated electronic device includes a layered manufacturing process P10, a heating process P12, and a peeling process P14. In the layered manufacturing process P10, a three-dimensional layered product 202 (see FIGS. 5 to 8) is formed on the substrate 70 set on the base 60 by the three-dimensional layered electronic device manufacturing apparatus 10. . In the heating step P12, the three-dimensional layered electronic device 204 (see FIG. 8) is manufactured by heating the three-dimensional layered product 202 (see FIG. 8) together with the substrate 70. In the peeling step P14, the substrate 70 is peeled off from the three-dimensionally laminated electronic device 204.

(C-1)積層造形工程
積層造形工程P10は、コントローラ120によって実行され、絶縁層処理S10と、導電性ペースト処理S20と、装着処理S30とを有している。なお、上記の各処理S10,S20,S30の実行順序は、3次元積層造形物202の積層構造等によって決定される。そのため、上記の各処理S10,S20,S30は、それらの表記順で繰り返されるものでない。以下の説明では、図5乃至図8に示された3次元積層造形物202が造形される際の、積層造形工程P10について説明する。
(C-1) Laminated Manufacturing Process The layered manufacturing process P10 is executed by the controller 120 and includes an insulating layer process S10, a conductive paste process S20, and a mounting process S30. Note that the execution order of each of the above processes S10, S20, and S30 is determined by the layered structure of the three-dimensional layered object 202, etc. Therefore, the above-mentioned processes S10, S20, and S30 are not repeated in the order in which they are written. In the following description, the layered manufacturing process P10 when the three-dimensional layered object 202 shown in FIGS. 5 to 8 is manufactured will be described.

まず、絶縁層処理S10では、図5に示すように、基板70の上に、3次元積層造形物202の1層目の絶縁層206が形成される。そのためには、樹脂積層体形成処理S12と樹脂積層体硬化処理S14とが実行される。樹脂積層体形成処理S12では、ステージ52が第2造形ユニット24の下方に移動される。これにより、ステージ52の基台60に対してセットされている基板70は、第2造形ユニット24の下方に移動される。さらに、印刷部84において、インクジェットヘッド88が、基板70の上面に対して紫外線硬化樹脂を薄膜状に吐出する。続いて、第2硬化部86において、平坦化装置90が、その吐出された紫外線硬化樹脂を、その膜厚が均一となるように平坦化する。その後、樹脂積層体硬化処理S14では、照射装置92が、その平坦化された紫外線硬化樹脂に紫外線を照射する。これにより、紫外線硬化樹脂が硬化する。以後、樹脂積層体形成処理S12と樹脂積層体硬化処理S14とが繰り返されることによって、基板70の上では、3次元積層造形物202の1層目の絶縁層206が形成される。 First, in insulating layer processing S10, as shown in FIG. 5, the first insulating layer 206 of the three-dimensional layered product 202 is formed on the substrate 70. For this purpose, a resin laminate forming process S12 and a resin laminate curing process S14 are performed. In the resin laminate forming process S12, the stage 52 is moved below the second modeling unit 24. As a result, the substrate 70 set on the base 60 of the stage 52 is moved below the second modeling unit 24. Furthermore, in the printing section 84, an inkjet head 88 discharges a thin film of ultraviolet curing resin onto the upper surface of the substrate 70. Subsequently, in the second curing section 86, a flattening device 90 flattens the discharged ultraviolet curable resin so that the film thickness becomes uniform. After that, in the resin laminate curing process S14, the irradiation device 92 irradiates the flattened ultraviolet curing resin with ultraviolet rays. This cures the ultraviolet curable resin. Thereafter, by repeating the resin laminate forming process S12 and the resin laminate curing process S14, the first insulating layer 206 of the three-dimensional laminate-molded article 202 is formed on the substrate 70.

導電性ペースト処理S20では、基板70の上に、3次元積層造形物202の1層目の回路配線208が形成され、硬化される。そのためには、回路配線形成処理S22と回路配線硬化処理S24とが実行される。回路配線形成処理S22では、ステージ52が第1造形ユニット22の下方に移動される。さらに、吐出部72において、ディスペンスヘッド76が、3次元積層造形物202の絶縁層206の上面に対して、導電性ペーストを配線回路パターンに応じて線状に吐出する。これにより、3次元積層造形物202の絶縁層206の上面では、1層目の回路配線208が複数形成される。その後、回路配線硬化処理S24では、第1硬化部74において、照射装置78が、その線状に吐出された導電性ペーストに紫外線を照射する。これにより、導電性ペーストが硬化する。このようにして、3次元積層造形物202の絶縁層206の上面では、各回路配線208が硬化される。 In the conductive paste process S20, the first layer of circuit wiring 208 of the three-dimensional layered product 202 is formed on the substrate 70 and hardened. For this purpose, a circuit wiring forming process S22 and a circuit wiring hardening process S24 are performed. In the circuit wiring forming process S22, the stage 52 is moved below the first modeling unit 22. Further, in the discharge section 72, the dispense head 76 discharges the conductive paste linearly onto the upper surface of the insulating layer 206 of the three-dimensional laminate-molded object 202 according to the wiring circuit pattern. As a result, a plurality of first-layer circuit wirings 208 are formed on the upper surface of the insulating layer 206 of the three-dimensional layered product 202. Thereafter, in the circuit wiring curing process S24, in the first curing section 74, the irradiation device 78 irradiates the linearly discharged conductive paste with ultraviolet rays. This causes the conductive paste to harden. In this way, each circuit wiring 208 is hardened on the upper surface of the insulating layer 206 of the three-dimensional layered product 202.

以上より、3次元積層造形物202の絶縁層206には、各回路配線208が積層される。さらに、各回路配線208では、それらの材料である導電性ペースト(つまり、各回路配線208)が紫外線で硬化することにより、上述したようにして、導電性が発現する。これらの点は、下記回路配線212,220,226においても、同様である。 As described above, each circuit wiring 208 is laminated on the insulating layer 206 of the three-dimensional layered product 202. Further, in each circuit wiring 208, the conductive paste (that is, each circuit wiring 208) that is the material thereof is cured by ultraviolet rays, thereby developing conductivity as described above. These points also apply to the circuit wirings 212, 220, and 226 described below.

その後、上記絶縁層処理S10及び導電性ペースト処理S20が繰り返される。これにより、図6に示すように、3次元積層造形物202では、2層目の絶縁層210が形成され、2層目の回路配線212が複数形成され、硬化される。 Thereafter, the insulating layer treatment S10 and the conductive paste treatment S20 are repeated. As a result, as shown in FIG. 6, in the three-dimensional layered product 202, a second layer insulating layer 210 is formed, a plurality of second layer circuit wirings 212 are formed, and then hardened.

但し、絶縁層処理S10では、樹脂積層体形成処理S12と樹脂積層体硬化処理S14とが繰り返される際において、インクジェットヘッド88が、1層目の各回路配線208の上面に対して、所定の部分が概して円形に露出するように、紫外線硬化樹脂を吐出する。これにより、2層目の絶縁層210では、複数のビアホール214が形成される。各ビアホール214は、2層目の絶縁層210の上面から1層目の回路配線208の上面に向かうに連れて先細りした形状である。さらに、インクジェットヘッド88が、1層目の絶縁層206の上面に対して、所定の部分が概して矩形に露出するように、紫外線硬化樹脂を吐出する。これにより、2層目の絶縁層210では、空間部216が形成される。 However, in the insulating layer process S10, when the resin laminate forming process S12 and the resin laminate curing process S14 are repeated, the inkjet head 88 attaches a predetermined portion to the top surface of each circuit wiring 208 in the first layer. The ultraviolet curable resin is discharged so that a generally circular shape is exposed. As a result, a plurality of via holes 214 are formed in the second insulating layer 210. Each via hole 214 has a shape that tapers from the top surface of the second layer insulating layer 210 toward the top surface of the first layer circuit wiring 208. Further, the inkjet head 88 discharges the ultraviolet curing resin onto the upper surface of the first insulating layer 206 so that a predetermined portion is exposed in a generally rectangular shape. As a result, a space 216 is formed in the second insulating layer 210.

また、導電性ペースト処理S20では、回路配線形成処理S22において、導電性ペーストが、2層目の絶縁層210の上面から、各ビアホール214の傾斜面を経由して、1層目の各回路配線208の上面に至るまで吐出される。従って、回路配線硬化処理S24が実行されると、2層目の回路配線212が、各ビアホール214の傾斜面を経由して、1層目の各回路配線208と電気的に接続される。 Further, in the conductive paste process S20, in the circuit wiring forming process S22, the conductive paste is applied from the top surface of the second layer insulating layer 210 to each of the first layer circuit wirings via the inclined surface of each via hole 214. The liquid is discharged until it reaches the upper surface of 208. Therefore, when the circuit wiring hardening process S24 is executed, the second layer circuit wiring 212 is electrically connected to each first layer circuit wiring 208 via the inclined surface of each via hole 214.

その後、上記絶縁層処理S10及び導電性ペースト処理S20が繰り返される。これにより、図7に示すように、3次元積層造形物202では、3層目の絶縁層218が形成され、3層目の回路配線220が複数形成され、硬化される。その際、2層目の絶縁層210にある各ビアホール214は、硬化した紫外線硬化樹脂で埋められる。さらに、3層目の絶縁層218では、2層目の絶縁層210に形成された各ビアホール214や空間部216と同様にして、複数のビアホール222や空間部224が形成される。これにより、3層目の回路配線220が、各ビアホール222の傾斜面を経由して、2層目の各回路配線212と電気的に接続される。また、3層目の絶縁層218に形成された空間部224は、2層目の絶縁層210にある空間部216と上下方向で連なった状態で設けられる。 Thereafter, the insulating layer treatment S10 and the conductive paste treatment S20 are repeated. As a result, as shown in FIG. 7, in the three-dimensional layered product 202, a third insulating layer 218 is formed, and a plurality of third layer circuit wirings 220 are formed and hardened. At this time, each via hole 214 in the second insulating layer 210 is filled with the cured ultraviolet curing resin. Further, in the third insulating layer 218, a plurality of via holes 222 and spaces 224 are formed in the same manner as the via holes 214 and spaces 216 formed in the second insulating layer 210. Thereby, the third layer circuit wiring 220 is electrically connected to each second layer circuit wiring 212 via the inclined surface of each via hole 222. Furthermore, the space 224 formed in the third insulating layer 218 is provided in a vertically continuous manner with the space 216 in the second insulating layer 210.

なお、図7では、1層目の絶縁層206の上面にある各回路配線208と、2層目の絶縁層210に形成された各ビアホール214や空間部216は、省略している。これらの点は、図8及び図9でも同様である。 Note that in FIG. 7, each circuit wiring 208 on the upper surface of the first insulating layer 206 and each via hole 214 and space 216 formed in the second insulating layer 210 are omitted. These points also apply to FIGS. 8 and 9.

続いて、装着処理S30が実行される。装着処理S30では、ステージ52が装着ユニット26の下方に移動される。装着ユニット26では、テープフィーダ110により供給された電子部品94が、図7に示すように、装着ヘッド112の吸着ノズル116に保持される。その保持された電子部品94は、装着ヘッド112が移動装置114で移動するに伴って、空間部224(及び空間部216)に装着される。その際、電子部品94の各電極96は、上方を向く。 Subsequently, a mounting process S30 is executed. In the mounting process S30, the stage 52 is moved below the mounting unit 26. In the mounting unit 26, the electronic component 94 supplied by the tape feeder 110 is held by the suction nozzle 116 of the mounting head 112, as shown in FIG. The held electronic component 94 is mounted in the space 224 (and space 216) as the mounting head 112 moves by the moving device 114. At this time, each electrode 96 of the electronic component 94 faces upward.

その後、上記絶縁層処理S10及び導電性ペースト処理S20が繰り返される。これにより、図7に示すように、3層目の絶縁層218にある各ビアホール222は、硬化した紫外線硬化樹脂で埋められる。また、空間部224(及び空間部216)を区画する内壁面と電子部品94との間も、硬化した紫外線硬化樹脂で埋められる。さらに、4層目の回路配線226が、3層目の回路配線220の一部と電子部品94の各電極96とを繋ぐように形成され、硬化される。これにより、電子部品94は、各回路配線208,212,220,226と電気的に接続される。 Thereafter, the insulating layer treatment S10 and the conductive paste treatment S20 are repeated. As a result, as shown in FIG. 7, each via hole 222 in the third insulating layer 218 is filled with the cured ultraviolet curing resin. Moreover, the space between the inner wall surface that partitions the space 224 (and the space 216) and the electronic component 94 is also filled with the cured ultraviolet curing resin. Further, a fourth layer of circuit wiring 226 is formed so as to connect a portion of the third layer of circuit wiring 220 and each electrode 96 of the electronic component 94, and is hardened. Thereby, the electronic component 94 is electrically connected to each circuit wiring 208, 212, 220, 226.

その後、上記絶縁層処理S10が実行される。これにより、図8に示すように、4層目の絶縁層228が形成される。 After that, the insulating layer treatment S10 is performed. Thereby, as shown in FIG. 8, a fourth insulating layer 228 is formed.

なお、図8では、2層目の絶縁層210の上面にある各回路配線212と、3層目の絶縁層218に形成された各ビアホール222や空間部224は、省略している。これらの点は、図9でも同様である。 Note that, in FIG. 8, each circuit wiring 212 on the upper surface of the second insulating layer 210 and each via hole 222 and space 224 formed in the third insulating layer 218 are omitted. These points are the same in FIG. 9 as well.

(C-2)加熱工程
加熱工程P12では、基板70が、その上面に3次元積層造形物202が造形された状態(つまり、付着した状態)のままで、基台60から取り外された後、加熱部200の電気炉内にセットされる。その電気炉では、3次元積層造形物202が基板70ごと80℃にて60分加熱される。
(C-2) Heating process In the heating process P12, after the substrate 70 is removed from the base 60 with the three-dimensional layered product 202 formed on its upper surface (that is, attached), It is set in the electric furnace of the heating section 200. In the electric furnace, the three-dimensional layered product 202 is heated together with the substrate 70 at 80° C. for 60 minutes.

これにより、3次元積層造形物202では、各回路配線208,212,220,226が加熱焼成されることにより、上述したようにして、各回路配線208,212,220,226の導電性が向上する。このようにして、基板70の上面では、3次元積層造形物202が3次元積層電子デバイス204となる。これにより、3次元積層電子デバイス204が製造される。 As a result, in the three-dimensional layered product 202, each circuit wiring 208, 212, 220, 226 is heated and fired, thereby improving the conductivity of each circuit wiring 208, 212, 220, 226 as described above. do. In this way, the three-dimensional layered product 202 becomes a three-dimensional layered electronic device 204 on the upper surface of the substrate 70. As a result, a three-dimensional stacked electronic device 204 is manufactured.

(C-3)剥離工程
剥離工程P14では、基板70が、その上面に3次元積層電子デバイス204が製造された状態(つまり、付着した状態)のままで、加熱部200の電気炉から取り出される。その後、図9に示すように、溶剤などによって、基板70から3次元積層電子デバイス204が分離される。
(C-3) Peeling process In the peeling process P14, the substrate 70 is taken out of the electric furnace of the heating section 200 with the three-dimensionally laminated electronic device 204 manufactured on its top surface (that is, in a state where it is attached). . Thereafter, as shown in FIG. 9, the three-dimensionally stacked electronic device 204 is separated from the substrate 70 using a solvent or the like.

(D)まとめ
以上詳細に説明したように、本実施形態の3次元積層電子デバイスの製造方法130では、加熱工程P12が積層造形工程P10の終了後に一度だけ実行されることから、3次元積層電子デバイス204に対する熱負荷の低減や生産時間の短縮が可能である。
(D) Summary As explained in detail above, in the method 130 for manufacturing a three-dimensionally laminated electronic device of the present embodiment, the heating step P12 is executed only once after the end of the additive manufacturing step P10. It is possible to reduce the heat load on the device 204 and shorten production time.

ちなみに、本実施形態において、導電性ペースの金属微粒子は、導電性粒子の一例である。3次元積層電子デバイス製造装置10は、製造装置の一例である。各回路配線208,212,220,226は、回路配線単層の一例である。回路配線形成処理S22は、形成処理の一例である。回路配線硬化処理S24は、硬化処理の一例である。 Incidentally, in this embodiment, the metal fine particles of the conductive paste are an example of conductive particles. The three-dimensional laminated electronic device manufacturing apparatus 10 is an example of a manufacturing apparatus. Each circuit wiring 208, 212, 220, 226 is an example of a single layer of circuit wiring. The circuit wiring forming process S22 is an example of a forming process. The circuit wiring hardening process S24 is an example of a hardening process.

(E)変更例
尚、本開示は上記実施形態に限定されるものでなく、その趣旨を逸脱しない範囲で様々な変更が可能である。
例えば、3次元積層造形物202には、合計で4層の回路配線208,212,220,226が含まれているが、4層以外の層数の回路配線が含まれていてもよい。このような場合でも、その回路配線(つまり、導電性ペースト)の導電性を紫外線で発現させ、その発現させた導電性を加熱焼成で向上させることは可能である。
(E) Modification Examples The present disclosure is not limited to the above embodiments, and various modifications can be made without departing from the spirit thereof.
For example, the three-dimensional layered product 202 includes a total of four layers of circuit wiring 208, 212, 220, and 226, but may include circuit wiring with a number of layers other than four. Even in such a case, it is possible to develop the conductivity of the circuit wiring (that is, the conductive paste) using ultraviolet rays, and to improve the developed conductivity by heating and baking.

また、第1造形ユニット22では、転写装置が導電性ペーストを転写することなどによって、各回路配線208,212,220,226が形成されてもよい。 Further, in the first modeling unit 22, the circuit wirings 208, 212, 220, and 226 may be formed by, for example, transferring a conductive paste using a transfer device.

また、基板70の上面には、図10に示すように、サポート材230を含んだ3次元積層造形物232が造形されもよい。サポート材230は、加熱工程P12で溶解するワックス系の材料(例えば、融点が60℃のろう材)で作られたものであり、3次元積層造形物232の最下部において、基板70と3次元積層造形物232の絶縁層234の間に配置されることによって、絶縁層234を支えている。 Further, as shown in FIG. 10, a three-dimensional layered product 232 including a support material 230 may be formed on the upper surface of the substrate 70. The support material 230 is made of a wax-based material (for example, a brazing material with a melting point of 60° C.) that melts in the heating step P12, and is connected to the substrate 70 at the bottom of the three-dimensional laminate model 232. The insulating layer 234 is supported by being disposed between the insulating layers 234 of the laminate-molded article 232 .

このような場合には、加熱工程P12が実行されると、図11に示すように、基板70の上面において、3次元積層造形物232が3次元積層電子デバイス236になると共に、サポート材230が溶解する。その後に、剥離工程P14が実行されると、3次元積層電子デバイス236が基板70から分離する。 In such a case, when the heating step P12 is executed, the three-dimensional layered product 232 becomes a three-dimensional layered electronic device 236 on the upper surface of the substrate 70, and the support material 230 is turned into a three-dimensional layered electronic device 236, as shown in FIG. dissolve. After that, when a peeling step P14 is performed, the three-dimensionally laminated electronic device 236 is separated from the substrate 70.

3次元積層造形物232では、絶縁層234が複数の層で構成されている。さらに、3次元積層造形物232は、複数の層で構成された回路配線238と、複数のビアホール240と、複数の電子部品242,244等を有している。もっとも、3次元積層造形物232は、上記3次元積層造形物202と同様にして、3次元積層電子デバイスの製造方法130で造形されるので、3次元積層造形物232が有する、絶縁層234と、回路配線238と、ビアホール240と、電子部品242,244等の説明については、省略する。なお、回路配線238を構成する各層は、回路配線単層の一例である。 In the three-dimensional layered product 232, the insulating layer 234 is composed of multiple layers. Further, the three-dimensional layered product 232 includes circuit wiring 238 made up of multiple layers, multiple via holes 240, multiple electronic components 242, 244, and the like. However, since the three-dimensional layered product 232 is manufactured by the three-dimensional layered electronic device manufacturing method 130 in the same manner as the three-dimensional layered product 202, the insulating layer 234 that the three-dimensional layered product 232 has, , the circuit wiring 238, the via hole 240, the electronic components 242, 244, etc. will not be described. Note that each layer constituting the circuit wiring 238 is an example of a single layer of circuit wiring.

10 3次元積層電子デバイス製造装置
130 3次元積層電子デバイスの製造方法
202,232 3次元積層造形物
204,236 3次元積層電子デバイス
206,210,218,234 絶縁層
208,212,220,226,238 回路配線
230 サポート材
P10 積層造形工程
P12 加熱工程
S22 回路配線形成処理
S24 回路配線硬化処理
10 Three-dimensional laminated electronic device manufacturing apparatus 130 Three-dimensional laminated electronic device manufacturing method 202, 232 Three-dimensional laminated product 204, 236 Three-dimensional laminated electronic device 206, 210, 218, 234 Insulating layer 208, 212, 220, 226, 238 Circuit wiring 230 Support material P10 Laminated manufacturing process P12 Heating process S22 Circuit wiring forming process S24 Circuit wiring hardening process

Claims (2)

絶縁層の上に、導電性粒子、紫外線硬化樹脂、及び有機溶剤が混ぜ合わされた導電性ペーストを吐出することによって、回路配線単層を形成する形成処理と、前記回路配線単層に紫外線を照射して前記回路配線単層を硬化させる硬化処理とを有し、前記形成処理と前記硬化処理で前記絶縁層に前記回路配線単層を積層することで積層体を造形し、さらに複数の前記積層体を積層することによって、前記複数の積層体が積層された3次元積層造形物を造形する積層造形工程と、
前記積層造形工程が終了した後で前記複数の積層体が積層された3次元積層造形物を80度で加熱することによって3次元積層電子デバイスを製造する加熱工程とを備え、
前記導電性ペーストの導電性は、前記硬化処理における紫外線の照射によって発現し、前記加熱工程における加熱によって向上する3次元積層電子デバイスの製造方法であって、
前記3次元積層造形物は、前記3次元積層造形物の最下部にあって、前記3次元積層造形物を支えるサポート材を備え、
前記サポート材は、前記加熱工程で溶解する融点を有する材料により成形され、
前記加熱工程は、前記3次元積層造形物を加熱して前記導電性ペーストの導電性を向上させるとともに、前記サポート材も加熱して前記サポート材を溶解させる3次元積層電子デバイスの製造方法。
A formation process of forming a single layer of circuit wiring by discharging a conductive paste containing a mixture of conductive particles, an ultraviolet curing resin, and an organic solvent onto the insulating layer, and irradiating the single layer of circuit wiring with ultraviolet rays. and curing the single layer of circuit wiring, and forming a laminate by laminating the single layer of circuit wiring on the insulating layer in the forming treatment and the curing treatment, and further forming a laminate by laminating the single layer of circuit wiring on the insulating layer, and a layered manufacturing step of building a three-dimensional layered object in which the plurality of layered bodies are layered by layering the bodies;
and a heating step of manufacturing a three-dimensional laminated electronic device by heating the three-dimensional laminated product in which the plurality of laminates are laminated at 80 degrees after the laminated manufacturing step is completed,
A method for manufacturing a three-dimensionally laminated electronic device in which the conductivity of the conductive paste is developed by irradiation with ultraviolet rays in the curing treatment and improved by heating in the heating step ,
The three-dimensional layered product includes a support material that is located at the bottom of the three-dimensional layered product and supports the three-dimensional layered product,
The support material is molded from a material having a melting point that melts in the heating step,
In the heating step, the three-dimensional layered electronic device is heated to improve the conductivity of the conductive paste, and the support material is also heated to melt the support material.
請求項1に記載の製造方法によって3次元積層電子デバイスを製造する製造装置。 A manufacturing apparatus for manufacturing a three-dimensional laminated electronic device by the manufacturing method according to claim 1 .
JP2019559982A 2017-12-22 2017-12-22 Manufacturing method and manufacturing apparatus for three-dimensional laminated electronic device Active JP7394626B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/046125 WO2019123629A1 (en) 2017-12-22 2017-12-22 Method and device for manufacturing additively manufactured electronic device

Publications (2)

Publication Number Publication Date
JPWO2019123629A1 JPWO2019123629A1 (en) 2020-10-22
JP7394626B2 true JP7394626B2 (en) 2023-12-08

Family

ID=66994677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019559982A Active JP7394626B2 (en) 2017-12-22 2017-12-22 Manufacturing method and manufacturing apparatus for three-dimensional laminated electronic device

Country Status (2)

Country Link
JP (1) JP7394626B2 (en)
WO (1) WO2019123629A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021199421A1 (en) * 2020-04-03 2021-10-07 株式会社Fuji Circuit formation method and circuit formation device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108129A (en) 2004-09-30 2006-04-20 Teikoku Tsushin Kogyo Co Ltd Method of manufacturing circuit board, and circuit board
JP2007158352A (en) 2005-12-07 2007-06-21 Samsung Electro Mech Co Ltd Method of manufacturing wiring board, and wiring board
WO2015041189A1 (en) 2013-09-17 2015-03-26 東レエンジニアリング株式会社 Method for manufacturing multilayer wiring substrate, and three-dimensional modeling device used for same
JP2015187946A (en) 2014-03-26 2015-10-29 国立大学法人山梨大学 conductive paste
WO2016125275A1 (en) 2015-02-05 2016-08-11 富士機械製造株式会社 Data conversion apparatus and additive manufacturing system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103764377B (en) * 2012-06-19 2016-03-02 佳能株式会社 The manufacture method of structure and manufacturing equipment
WO2017159871A1 (en) * 2016-03-18 2017-09-21 株式会社リコー Active-energy-ray-curable composition, method for manufacturing three-dimensional shaped object, and device for manufacturing three-dimensional shaped object

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108129A (en) 2004-09-30 2006-04-20 Teikoku Tsushin Kogyo Co Ltd Method of manufacturing circuit board, and circuit board
JP2007158352A (en) 2005-12-07 2007-06-21 Samsung Electro Mech Co Ltd Method of manufacturing wiring board, and wiring board
WO2015041189A1 (en) 2013-09-17 2015-03-26 東レエンジニアリング株式会社 Method for manufacturing multilayer wiring substrate, and three-dimensional modeling device used for same
JP2015187946A (en) 2014-03-26 2015-10-29 国立大学法人山梨大学 conductive paste
WO2016125275A1 (en) 2015-02-05 2016-08-11 富士機械製造株式会社 Data conversion apparatus and additive manufacturing system

Also Published As

Publication number Publication date
JPWO2019123629A1 (en) 2020-10-22
WO2019123629A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
JP6403785B2 (en) Manufacturing apparatus and manufacturing method
JP6947842B2 (en) Manufacturing method of 3D laminated electronic device
JP6479957B2 (en) Forming method and forming apparatus
JP6554541B2 (en) Wiring formation method and wiring formation apparatus
JP6987975B2 (en) 3D structure forming method and 3D structure forming device
JP7316742B2 (en) Manufacturing method of mounting board by 3D additive manufacturing
JP6533112B2 (en) Circuit formation method
JP7394626B2 (en) Manufacturing method and manufacturing apparatus for three-dimensional laminated electronic device
JP6714109B2 (en) Circuit forming method and circuit forming apparatus
WO2017212567A1 (en) Method for forming circuit
JP6949751B2 (en) Via forming method for 3D laminated modeling
WO2016189577A1 (en) Wiring forming method
JP7325532B2 (en) 3D object manufacturing method and 3D object manufacturing device by layered manufacturing method
WO2019186780A1 (en) Circuit formation method and circuit formation device
WO2023209960A1 (en) Design method, design program and method for producing circuit board
JP7344297B2 (en) Method for manufacturing circuit wiring using 3D additive manufacturing
JP2020077661A (en) Circuit formation method
WO2023223562A1 (en) Manufacturing method and manufacturing device
WO2021166139A1 (en) Circuit forming method
JP7543432B2 (en) Method and device for manufacturing three-dimensional objects
JP7142781B2 (en) Wiring board manufacturing method and wiring board manufacturing apparatus
JP7358614B2 (en) Wiring formation method
JP6967138B2 (en) How to form a cavity
WO2023079607A1 (en) Circuit-forming method and circuit-forming apparatus
JP2023166848A (en) Electric circuit forming method and electric circuit forming device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221006

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221006

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221014

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221018

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20221223

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20221227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231128

R150 Certificate of patent or registration of utility model

Ref document number: 7394626

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150