WO2019083099A1 - 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법 - Google Patents

전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법

Info

Publication number
WO2019083099A1
WO2019083099A1 PCT/KR2018/000782 KR2018000782W WO2019083099A1 WO 2019083099 A1 WO2019083099 A1 WO 2019083099A1 KR 2018000782 W KR2018000782 W KR 2018000782W WO 2019083099 A1 WO2019083099 A1 WO 2019083099A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
type semiconductor
semiconductor layer
thin film
Prior art date
Application number
PCT/KR2018/000782
Other languages
English (en)
French (fr)
Inventor
장진
김효민
Original Assignee
경희대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교산학협력단 filed Critical 경희대학교산학협력단
Priority to US16/759,556 priority Critical patent/US11430966B2/en
Publication of WO2019083099A1 publication Critical patent/WO2019083099A1/ko
Priority to US17/836,673 priority patent/US11638381B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H10K50/165—Electron transporting layers comprising dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H10K50/166—Electron transporting layers comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs

Definitions

  • Embodiments of the present invention relate to a thin film type light emitting device including a charge generating junction layer and a manufacturing method thereof, and more particularly to a thin film type light emitting device including a charge generating junction layer having improved power efficiency and current efficiency (e.g., Emitting device and a method of manufacturing the same.
  • LED Light Emitting Device
  • GaN gallium nitride
  • a charge generating junction layer is added which serves to reduce the energy barrier for the charge to move to the next transport layer in the light emitting device.
  • the low-molecular P-N bonding layer used as such a charge generating bonding layer is formed only in a vacuum deposition process because it is very difficult to form into a liquid form.
  • the vacuum deposition process has a disadvantage in that a substrate or a mask may warp during the manufacture of a large-area display, and a long tack time (about 1 hour) for vaporizing a low molecular weight is required. Therefore, there is a need for an easy method for fabricating a charge generating junction layer capable of low cost investment and large area processing.
  • Embodiments of the present invention are directed to a method of manufacturing a semiconductor light emitting device in which a thin film light emitting device including a charge generating junction layer composed of a p-type semiconductor layer and an n-type semiconductor layer annealed is formed so that the oxygen vacancy concentration at the interface between the p- To improve power efficiency and current efficiency.
  • Embodiments of the present invention provide a thin film light emitting device including a charge generating junction layer composed of a p-type semiconductor layer and an n-type semiconductor layer formed of an oxide semiconductor, thereby improving the resistance to oxygen and moisture, .
  • One embodiment of the present invention is to form a thin film light emitting device including a charge generating junction layer composed of a p-type semiconductor layer and an n-type semiconductor layer to generate charges at the interface between the p-type semiconductor layer and the n- To stabilize the generation and injection of the particles.
  • Embodiments of the present invention can reduce the processing time by forming a charge generating junction layer composed of a p-type semiconductor layer and an n-type semiconductor layer by a solution process, and improve the work function of the upper electrode or the lower electrode of the thin- ) To improve the problem
  • Embodiments of the present invention are for forming a thin film type light emitting device having a tandem structure and manufacturing a thin film type light emitting device having high performance at low cost.
  • a thin film light emitting device including a charge generating junction layer includes a cathode; At least one light emitting unit formed on the cathode and including a charge generating junction layer, an electron injection / transport layer, a thin film light emitting layer, and a hole injection / transport layer sequentially; And a positive electrode formed on the at least one light emitting unit, wherein the charge generating junction layer is a layer-by-layer structure in which a p-type semiconductor layer and an n-type semiconductor layer are formed, Layer is annealed to adjust the oxygen vacancy concentration at the interface between the p-type semiconductor layer and the n-type semiconductor layer.
  • the annealing process can increase the ratio of the p-type semiconductor layer at the interface between the p-type semiconductor layer and the n-type semiconductor layer.
  • the charge generating junction layer may be formed using a solution process.
  • the temperature of the annealing treatment may be 160 ° C to 250 ° C.
  • the thickness ratio of the p-type semiconductor layer and the n-type semiconductor layer may be 1: 1 to 1: 5.
  • the thickness of the p-type semiconductor layer may be 1 nm to 50 nm.
  • the thickness of the n-type semiconductor layer may be 1 nm to 50 nm.
  • the p-type semiconductor layer and the n-type semiconductor layer may be formed using an oxide semiconductor.
  • the p-type semiconductor layer may include at least one of copper oxide (CuO) or copper oxide doped with a first dopant (CuO).
  • the first dopant may include at least one of nickel (Ni), copper (Cu), lithium (Li), and zinc (Zn).
  • the first dopant may include 1 atomic% to 50 atomic% in the copper oxide (CuO).
  • the p-type semiconductor layer may include at least one of nickel oxide (NiO) or nickel oxide (NiO) doped with a second dopant.
  • the second dopant may include at least one of Sn (tin), copper (Cu), lithium (Li), and zinc (Zn).
  • the second dopant may include 0.1 atomic% to 50 atomic% in the nickel oxide (NiO).
  • the n-type semiconductor layer may include at least one of zinc oxide (ZnO) or zinc oxide (ZnO) doped with a third dopant.
  • the third dopant may include at least one of cesium, lithium, aluminum, magnesium, indium, calcium, and gallium.
  • the third dopant may be contained in the zinc oxide (ZnO) at 0.1 atomic% to 20 atomic%.
  • the light emitting unit may be repeatedly laminated one to five times.
  • the thin film type light emitting device may further include a reflective layer formed on the cathode.
  • the thin film type light emitting device may further include a refractive index compensation layer formed on the anode.
  • the thin film type luminescent layer may be a quantum dot luminescent layer or an organic luminescent layer.
  • a thin film light emitting device including a charge generating junction layer includes a step of forming a cathode on a substrate; Forming at least one light emitting unit on the cathode; And forming an anode on the at least one light emitting unit, wherein the forming the at least one light emitting unit comprises: forming a charge generating bonding layer on the cathode; Forming an electron injection / transport layer on the charge generating junction layer; Forming a thin film light emitting layer on the electron injection / transport layer; And forming a hole injection / transport layer on the thin film light emitting layer, wherein the charge generating junction layer is a layer-by-layer structure in which a p-type semiconductor layer and an n-type semiconductor layer are formed, Type semiconductor layer is annealed to adjust the oxygen vacancy concentration at the interface between the p-type semiconductor layer and the n-type semiconductor layer.
  • the charge generating junction layer may be formed using a solution process.
  • the temperature of the annealing treatment may be 160 ° C to 250 ° C.
  • the thin film light emitting device includes the charge generating junction layer composed of the p-type semiconductor layer and the annealed n-type semiconductor layer, so that the oxygen vacancy concentration at the interface between the p- Can be adjusted to improve power efficiency and current efficiency.
  • the thin film light emitting device includes a charge generating junction layer composed of a p-type semiconductor layer and an n-type semiconductor layer formed of an oxide semiconductor, thereby improving the resistance to oxygen and moisture, .
  • the thin film light emitting device includes a charge generating junction layer composed of a p-type semiconductor layer and an n-type semiconductor layer, so that charge is generated at the interface between the p-type semiconductor layer and the n- Production and injection can be stabilized.
  • a charge generating junction layer composed of a p-type semiconductor layer and an n-type semiconductor layer is formed by a solution process to shorten the processing time, and the upper electrode or the lower electrode Problems with work-functions can be improved.
  • the thin film type light emitting device can form a thin film type light emitting device having a tandem structure and can produce a thin film type light emitting device having high performance at low cost.
  • FIG. 1A is a cross-sectional view illustrating a thin film light emitting device including a charge generating junction layer according to an embodiment of the present invention.
  • FIG. 1B is a cross-sectional view illustrating a thin film light emitting device including a charge generating junction layer according to another embodiment of the present invention.
  • FIG. 2 is a view showing a tandem structure of a thin film light emitting device according to an embodiment of the present invention.
  • 3A and 3B are flowcharts illustrating a method of manufacturing a thin film light emitting device according to an embodiment of the present invention.
  • FIGS. 4A to 4H are schematic diagrams of a thin film light emitting device (CGL) including a thin film type light emitting device according to a comparative example that does not include a charge generating junction layer based on a solution process, and a charge generating junction layer according to Example 1 of the present invention Device).
  • CGL thin film light emitting device
  • FIGS. 5A to 5D show characteristics of a thin film light emitting device including a charge generating junction layer according to Example 1 of the present invention according to a dopant concentration of a p-type semiconductor layer.
  • 6A to 6D show the characteristics of the thin film light emitting device including the charge generating junction layer according to the first embodiment of the present invention according to the annealing process temperature of the n-type semiconductor layer.
  • FIG. 7A to 7D show the characteristics of the thin film light emitting device including the charge generating junction layer according to the first embodiment of the present invention according to the thickness of the n-type semiconductor layer.
  • FIGS. 8A to 8D show the characteristics of the thin film light emitting device including the charge generating junction layer according to the first embodiment of the present invention, depending on the thickness of the electron injection / transport layer formed on the charge generation layer based on the solution process.
  • 9A to 9C show characteristics of the thin film light emitting device w / o not including the n-type semiconductor layer and the thin film light emitting device w / including the charge generating junction layer according to the first embodiment of the present invention will be.
  • FIG. 10 is a sectional view showing a thin film light emitting device (PP: WOx / LZO CGJ) including a charge generating junction layer composed of a p-type semiconductor layer containing an organic material and an n-type semiconductor layer containing an oxide semiconductor, (Li: CuO / LZO CGJ) including a charge generating junction layer.
  • PP thin film light emitting device
  • Li CuO / LZO CGJ
  • 11A to 11C show characteristics of a top emitting thin film type light emitting device (a thin film type light emitting device including a charge generating junction layer according to another embodiment of the present invention).
  • UV spectroscopy results of a thin film light emitting device including a charge generating junction layer according to Example 1 of the present invention.
  • FIGS. 13A to 13D are diagrams illustrating a method of manufacturing a thin film light emitting device including a thin film light emitting device including a NPD / HAT-CN junction as a charge generating junction layer and a charge generating junction layer (Li: CuO / LiZnO) according to Embodiment 1 of the present invention
  • FIG. 13A to 13D are diagrams illustrating a method of manufacturing a thin film light emitting device including a thin film light emitting device including a NPD / HAT-CN junction as a charge generating junction layer and a charge generating junction layer (Li: CuO / LiZnO) according to Embodiment 1 of the present invention
  • XPS X-ray photoelectron spectroscopy
  • 15 is a graph showing the electric conductivity of the air-annealed n-type semiconductor layer.
  • 16 shows the current efficiency-luminance and power efficiency-luminance characteristics of the thin film light emitting device including the charge generating junction layer according to the first embodiment of the present invention.
  • the term 'or' implies an inclusive or 'inclusive' rather than an exclusive or 'exclusive'. That is, unless expressly stated otherwise or clear from the context, the expression 'x uses a or b' means any of the natural inclusive permutations.
  • FIGS. 1A to 2 a thin film light emitting device including a charge generating junction layer according to embodiments of the present invention will be described with reference to FIGS. 1A to 2.
  • FIG. 1A is a bottom emission type structure of a thin film type light emitting device including a charge generation bonding layer according to an embodiment of the present invention.
  • FIG. 1B is a plan view of a thin film type light emitting device including a charge generation bonding layer according to an embodiment of the present invention. The same structure is included except for the point that it is a front emission type structure, and hence the same structure will be described with reference to FIG. 1A.
  • FIG. 1A is a cross-sectional view illustrating a thin film light emitting device including a charge generating junction layer according to an embodiment of the present invention.
  • the thin film light emitting device including the charge generating junction layer is formed on the cathode 110 and the cathode 110 and includes a charge generating junction layer 121, an electron injecting / transporting layer 131, At least one light emitting unit EU1 including a light emitting layer 141 and a hole injecting / transporting layer 151 sequentially and an anode 150 formed on at least one light emitting unit EU1.
  • the thin film type light emitting device including the charge generating junction layer according to an embodiment of the present invention includes a cathode 110.
  • the cathode 110 may be used as a substrate and an electrode itself, or may be formed using a material for forming a cathode 110 on a substrate.
  • the substrate is a base substrate for forming a light-emitting device, and is not particularly limited as a substrate used in the art, but various materials such as silicon, glass, quartz, plastic, or metal foil can be used .
  • the plastic substrate includes at least one of PET (polyethylene terephthalate), PEN (polyethylenenaphthhelate), PP (polypropylene), PC (polycarbonate), PI (polyamide), TAC (triacetyl cellulose)
  • PET polyethylene terephthalate
  • PEN polyethylenenaphthhelate
  • PP polypropylene
  • PC polycarbonate
  • PI polyamide
  • TAC triacetyl cellulose
  • a flexible substrate including any one of aluminum foil and stainless steel foil may be used.
  • the cathode 110 is an electrode for providing electrons to the element, and may be a metal material, an ionized metal material, an alloy material, a metal ink material in a colloid state in a predetermined liquid, or a transparent metal oxide.
  • the metal material examples include Li, Mg, Al, Al-Li, Ca, Mg-In, (Pt), Au, Ni, Cu, Ba, Ag, In, Ru, Pd, Rh ), Iridium (Ir), osmium (Os), and cesium (Cs) may be used. Further, carbon (C), a conductive polymer, or a combination thereof may be used as the metal material.
  • the transparent metal oxide may include at least one of ITO (Indium Tin Oxide), FTO (Fluorine-doped Tin Oxide), ATO (Antimony Tin Oxide), and AZO (Aluminum-doped Zinc Oxide).
  • ITO is generally used as a material for forming an anode, but in the case of an inverted solar cell structure, ITO may be used as a material for forming an anode to form a transparent cathode.
  • the transparent metal oxide electrode the electrode can be formed by applying sol-gel, spray pyrolysis, sputtering, ALD (atomic layer deposition), or e-beam evaporation have.
  • the cathode 110 may be formed using a vapor deposition method such as chemical vapor deposition (CVD) or a method of printing a paste metal ink in which a binder is mixed with a metal flake or a particle And may be formed using a coating method, and the method is not limited as long as it is capable of forming an electrode.
  • CVD chemical vapor deposition
  • a method of printing a paste metal ink in which a binder is mixed with a metal flake or a particle may be formed using a coating method, and the method is not limited as long as it is capable of forming an electrode.
  • At least one light emitting unit EU1 including a charge generating junction layer 121, a thin film light emitting layer 141 and a hole injecting / transporting layer 151 sequentially on the cathode 110.
  • the charge generating junction layer 121 has a pn junction structure formed in a layer-by-layer structure in which a p-type semiconductor layer 121a and an n-type semiconductor layer 121b are sequentially formed.
  • the charge generating junction layer 121 may exhibit an effect similar to that of containing a metal between the electrodes (cathode and anode) in terms of supplying charge carriers.
  • the injection of electrons from the cathode 110 is critically dependent on the work function of the cathode 121 material.
  • Cleaning the cathode 121 or preparing the surface of the cathode 121 before forming the cathode 121 may have a strong effect on the work function of the cathode 121 and may have a strong effect on the barrier have.
  • the charge generating junction layer 121 separates the charge injection characteristics of the thin film light emitting device from the work function of the cathode 110 to improve the charge injection characteristics of the thin film light emitting device.
  • the charge generating junction layer 121 may be formed using a solution process. Specifically, the charge-generating junction layer 121 may be formed by spin-coating, slit dye coating, ink-jet printing, spray coating, or dip coating. May be formed using any one of the selected solution processes.
  • the charge generating bonding layer 121 may be formed using spin coating, and spin coating is a method of dropping a predetermined amount of the solution and coating the substrate by centrifugal force applied to the solution by rotating the substrate at high speed.
  • the charge generating junction layer 121 is formed by a solution process so that a large-area process can be performed, the process time can be shortened, and the restrictions on the semiconductor characteristics of the upper and lower electrodes (anode and cathode) are reduced.
  • the p-type semiconductor layer 121a and the n-type semiconductor layer 121b used for the charge generating junction layer 121 may be formed using an oxide semiconductor.
  • the thin film light emitting device including the charge generating junction layer can be formed by forming the p-type semiconductor layer 121a and the n-type semiconductor layer 121b using an oxide semiconductor, So as to improve the lifetime of the device.
  • the p-type semiconductor layer 121a used for the charge generating junction layer 121 may include at least one of copper oxide (CuO) or copper oxide doped with a first dopant, and the first dopant may include nickel (Ni), copper (Cu), lithium (Li), and zinc (Zn).
  • the second dopant may comprise from 0.1 atomic% to 50 atomic% in copper oxide (CuO).
  • the content of the second dopant is less than 0.1 atomic%, there is a problem that the amount is too small to exhibit the effect. If the content of the second dopant is more than 50 atomic%, the characteristics of the p-type semiconductor layer are degraded and charge generation is reduced.
  • the p-type semiconductor layer 121a may include at least one of nickel oxide (NiO) or nickel oxide (NiO) doped with a second dopant.
  • the second dopant may include Sn (tin), copper (Cu) , Lithium (Li), and zinc (Zn).
  • the second dopant may comprise from 0.1 atomic% to 50 atomic% in nickel oxide (NiO).
  • the content of the second dopant is less than 0.1 atomic%, there is a problem that the amount is too small to exhibit the effect. If the content of the second dopant is more than 50 atomic%, the characteristics of the p-type semiconductor layer are degraded and charge generation is reduced.
  • the n-type semiconductor layer used for the charge generating junction layer 121 may include at least one of zinc oxide (ZnO) or zinc oxide (ZnO) doped with a third dopant, and the third dopant may include at least one of cesium (Cs) , At least one of lithium (Li), aluminum (Al), magnesium (Mg), indium (In), calcium (Ca), and gallium (Ga).
  • the third dopant may comprise from 0.1 atomic% to 20 atomic% in zinc oxide (ZnO).
  • the content of the third dopant is less than 0.1 atomic%, there is a problem that too little is added to exhibit the effect. If the content of the third dopant is more than 20 atomic%, the characteristics of the p-type semiconductor layer are degraded and charge generation is reduced.
  • Nickel oxide (NiO), copper oxide (CuO), and zinc oxide (ZnO) contained in the charge generating junction layer 121 may be formed in at least one of sol-gel or nanoparticle- have.
  • the thin film light emitting device including the charge generating junction layer according to an embodiment of the present invention anneals the n-type semiconductor layer 121b.
  • the annealing process can be performed in an atmosphere of air or nitrogen (N 2 ).
  • the annealing treatment may be conducted under an inert gas atmosphere of rare gas such as air, nitrogen (N 2 ), argon, neon or helium, or under a reduced pressure.
  • the n-type semiconductor layer 121b may serve as an electron generating layer or an electron transporting layer depending on an annealing process environment. If the annealing process is performed in an air atmosphere, the n-type semiconductor layer 121b acts as an electron generating layer And when the heat treatment is performed in an atmosphere of nitrogen (N 2 ), it can serve as an electron transporting layer.
  • the thin film light emitting device including the charge generating junction layer may be formed by annealing the n-type semiconductor layer 121b to form an interface between the p-type semiconductor layer 121a and the n-type semiconductor layer 121b
  • concentration of oxygen vacancies can be controlled.
  • the oxygen vacancies also act as defects in the thin film to trap holes or electrons, the charges generated at the junction of the p-type semiconductor layer 121a and the n-type semiconductor layer 121b can also be trapped in the oxygen vacancies.
  • the heat treatment in the air (in the air) Oxygen penetrates the oxygen vacancies at the interface between the n-type semiconductor layer 121a and the n-type semiconductor layer 121b to fill the oxygen vacancies, thereby reducing the concentration of oxygen vacancies and affecting the conductivity.
  • the oxygen vacancies induce the charge trap to form the p-type semiconductor layer 121b
  • concentration of oxygen-hydrogen (OH) at the interface between the n-type semiconductor layer 121a and the n-type semiconductor layer 121b is reduced to suppress the trap of the charge generated in the charge generating junction layer.
  • the heat treatment in the air (in the air) Type semiconductor layer 121a and the n-type semiconductor layer 121b can be selectively increased.
  • the charge-generating junction layer 121 increases the amount of metal-oxygen (MO) formed therein and contributes to charge generation.
  • a thin film light emitting device including a charge generating junction layer according to an embodiment of the present invention includes an n-type semiconductor layer Type semiconductor layer 121a and the n-type semiconductor layer 121b are increased by increasing the ratio of the p-type semiconductor layer 121a at the interface between the p-type semiconductor layer 121a and the n-
  • the concentration of metal-oxygen (MO), for example, Cu-O, at the interface of the n-type semiconductor layer 121b is increased, so that the charge generating efficiency of the charge generating junction layer 121 can be further improved.
  • the temperature of the annealing treatment may be from 160 to 250 ⁇ . If the temperature of the annealing treatment is less than 160 ⁇ , there is a problem that the electrical characteristics are deteriorated. When the temperature exceeds 250 ⁇ , the underlying thin film is deteriorated.
  • the annealing process may be performed in an air or nitrogen (N 2 ) atmosphere, and the annealing process may be a hot plate, furnace annealing, or rapid thermal annealing (RTA).
  • the rapid heating annealing may include a gas rapid thermal annealing (GRTA) method using a heated gas or a lamp rapid thermal annealing (LRTA) method using a lamp light.
  • GRTA gas rapid thermal annealing
  • LRTA lamp rapid thermal annealing
  • the thin film type light emitting device including the charge generating junction layer according to an embodiment of the present invention may be preheated for about 20 minutes by setting a hot plate to a desired temperature, and then heat-treated.
  • the light emitting device has a charge injection characteristic depending on the work function of the metal.
  • the light emitting device includes a single charge generation merging layer 121 including only one of the p-type semiconductor layer 121a and the n-type semiconductor layer 121b. There is a problem that charge injection is not smooth due to the energy barrier due to the work function of the upper and lower electrodes.
  • the thin film light emitting device including the charge generating junction layer according to an embodiment of the present invention includes the charge generating junction layer 121, so that it is possible to prevent the charge generating junction layer 121 from being formed at the interface between the p-type semiconductor layer 121a and the n- Since a charge is generated, even if a metal having a different work function is used as an electrode, it is not affected. Therefore, in the thin film light emitting device including the charge generating junction layer according to the embodiment of the present invention, the charge generating junction layer 121 generates charge in the interface between the p-type semiconductor layer 121a and the n- Charge generation and implantation can be stabilized.
  • the thickness of the p-type semiconductor layer 121a is less than 1 nm, there is a problem that no charge is generated and tunneling occurs. If the thickness of the p-type semiconductor layer 121a is more than 50 nm, There is a problem that the pathway increases and the characteristics decrease and the resistance increases.
  • the thickness of the n-type semiconductor layer 121b is less than 1 nm, there is a problem that no charge is generated.
  • the thickness of the n-type semiconductor layer 121b is more than 50 nm, there is a problem that the pathway is increased and the characteristics are reduced and the resistance becomes large.
  • the thickness of the n-type semiconductor layer 121b may be 15 nm, and when the thickness of the n-type semiconductor layer 121b is 15 nm, charge is well generated and the characteristics of the thin film type light emitting diode are excellent.
  • the amount of holes coming from the anode 160 is determined, but when the thickness of the n-type semiconductor layer 121b is minimized to 15 nm, the distance traveled by the generated electrons is shortened to minimize the trap And efficient excitons can be generated. Therefore, the characteristics of the thin film light emitting diode can be improved.
  • the thickness ratio of the p-type semiconductor layer 121a and the n-type semiconductor layer 121b may be 1: 1 to 1: 5.
  • the thickness ratios of the p-type semiconductor layer 121a and the n-type semiconductor layer 121b in the above-described range it is possible to balance the holes and electrons, thereby improving the characteristics of the thin film type light emitting diode.
  • the electron injection / transport layer 131 formed on the charge generating junction layer 121 is a layer added for high efficiency of the device by moving the electrons generated from the cathode 110 to the thin film light emitting layer 141, ) And the thin film type light emitting layer 141.
  • the electron injecting / transporting layer 131 may be formed of a material selected from the group consisting of TiO 2 , ZnO, SiO 2 , SnO 2 , WO 3 , Ta 2 O 3 , BaTiO 3 , BaZrO 3 , ZrO 2 , HfO 2 , Al 2 O 3, Y 2 O 3 , ZrSiO 4 , SnO 2 , TPBI, and TAZ.
  • the electron injection / transport layer 131 may be formed as one layer, and the electron injection layer 131 and the electron transport layer may be provided as separate layers, or only one of them may be provided.
  • the exciton formed at this time can be used as a light emitting layer which generates light having a specific wavelength .
  • the thin film type light emitting layer 141 may include a quantum dot, an organic compound layer, an oxide layer, a nitride layer, a semiconductor layer, an organic compound layer, an inorganic compound layer, a phosphor layer, and a dye layer.
  • the thin film type luminescent layer 141 may be a quantum dot luminescent layer including a quantum dot or an organic luminescent layer containing an organic compound, and more preferably, the thin film luminescent layer 141 may include a quantum dot Can be a Qdot foot and layer.
  • the quantum dot luminescent layer may use at least one semiconductor material selected from the group consisting of II-VI semiconductor compounds, III-V semiconductor compounds, IV-VI semiconductor compounds, IV group elements or compounds, and combinations thereof.
  • the II-VI group semiconductor compound is selected from the group consisting of CdSe, CdS, ZnS, CdTe, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe and mixtures thereof; A triple compound selected from the group consisting of CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, At least one material selected from the group consisting of CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSe
  • the III-V semiconductor compound may be one selected from the group consisting of GaN, GaP, GaS, AlN, AlN, AlS, InN, InP, InAs, InSb, GaNNAs, GaAlNb, GaInPb, GaInNAs, GaInNAs, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb, GaInPb,
  • the IV-VI group semiconductor compound is selected from the group consisting of SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe and SnBeSe which are selected from the group consisting of SnS, SnSe, SnTe, PbS, PbSe, PbTe, And mixtures thereof, and at least one material selected from the group consisting of SnPbSSe, SnPbSeTe, SnPbSTe, and a mixture of these materials may be used.
  • the Group IV element or compound is at least one element selected from the group consisting of an elemental compound selected from the group consisting of Si, Ge, and mixtures thereof, and this elemental compound selected from the group consisting of SiC, SiGe, and mixtures thereof Can be used.
  • the quantum dot luminescent layer may be CdSe / CdS / ZnS.
  • the thin film type light emitting layer 141 may be formed by a vacuum deposition method, a chemical vapor deposition method, a physical vapor deposition method, an atomic layer deposition method, a metal organic chemical vapor deposition method ), Plasma-enhanced chemical vapor deposition (MOCVD), molecular beam epitaxy, hydride vapor phase epitaxy, sputtering, spin coating, dip coating dip coating, and zone casting.
  • a vacuum deposition method a chemical vapor deposition method, a physical vapor deposition method, an atomic layer deposition method, a metal organic chemical vapor deposition method ), Plasma-enhanced chemical vapor deposition (MOCVD), molecular beam epitaxy, hydride vapor phase epitaxy, sputtering, spin coating, dip coating dip coating, and zone casting.
  • MOCVD Plasma-enhanced chemical vapor deposition
  • the hole injection / transport layer 151 may be formed by a vacuum deposition process or a solution process using an organic material or an inorganic material as a layer for moving and injecting holes into the thin film light emitting layer 141.
  • the hole injecting / transporting layer 151 may be formed as one layer, and the hole injecting layer and the hole transporting layer may be provided as separate layers, or only one of them may be provided.
  • the hole injection / transport layer 151 allows the holes to be efficiently transferred to the thin film type light emitting layer 141, and the density of the holes and electrons in the thin film type light emitting layer 141 can be balanced to improve the light emitting efficiency.
  • the electrons injected from the cathode 110 into the thin film luminescent layer 141 are trapped in the thin film luminescent layer 141 by the energy barrier existing at the interface between the hole injecting / transporting layer 141 and the thin film luminescent layer 141, The recombination probability increases and the luminous efficiency is improved.
  • the hole injection / transport layer 151 may be formed between the thin film light emitting layer 141 and the charge generating junction layer 121 or the auxiliary charge generating junction layer to form the charge generating junction layer 121 or the auxiliary charge generating junction layer The effect can be further improved.
  • the hole injecting / transporting layer 151 may be formed of PEDOT: PSS for the hole transporting and injecting layer and PEDOT: PSS may be formed of tungsten oxide, graphen oxide (GO), CNT, molybdenum oxide (MoOx), vanadium oxide V 2 O 5 ), and nickel oxide (NiO x), but the present invention is not limited thereto, and may be formed of various organic materials or inorganic materials.
  • auxiliary charge generating junction layer may be formed under the anode 150, and the auxiliary charge generating junction layer may be formed by a pn junction formed in a layer-by-layer structure in which a p- Structure.
  • the auxiliary charge generating junction layer may be formed of the same material and the same process as the charge generating junction layer 121.
  • band bending allows electrons to tunnel from the highest occupied molecular orbital (HOMO) to the lowest unoccupied molecular orbital (LUMO).
  • This tunneling process supplies charge carriers (electrons or holes) to the thin film light emitting device, and in the case of the second charge generating layer on the anode 150 side, the charge carriers supplied are holes.
  • auxiliary charge generating junction layer may exhibit an effect similar to that of containing a metal between the electrodes (cathode and anode) in terms of supplying charge carriers.
  • the injection of holes from the anode 150 is critically dependent on the work function of the cathode material. Cleaning the anode 150 or preparing the surface of the anode 150 prior to forming the anode 150 may have a strong effect on the work function of the anode 150 and may have a strong effect on the barrier to the implant.
  • the auxiliary charge generating junction layer of the thin film type light emitting device including the charge generating junction layer is formed by separating the charge injection characteristics of the thin film type light emitting device from the work function of the anode 150, The charge injection characteristics of the light emitting element can be improved.
  • the auxiliary charge generating junction layer 150 includes an n-type semiconductor layer formed in the anode direction and a p-type semiconductor layer formed in the thin-film light emitting layer 141 side so that the hole and electron transport for charge transport can be switched.
  • the auxiliary charge generating junction layer may be formed using a solution process.
  • the auxiliary charge generating junction layer is selected from among spin coating, slit dye coating, ink-jet printing, spray coating and dip coating. May be formed using any one of the solution processes.
  • the light emitting element has charge injection characteristics depending on the work function of the metal, There arises a problem that the charge injection is not smooth due to the energy barrier due to the energy barrier.
  • the thin film type light emitting device including the charge generating junction layer according to an embodiment of the present invention generates charges at the interface between the p-type semiconductor layer and the n-type semiconductor layer when the auxiliary charge generating junction layer is formed, Even if a metal having a function is used as an electrode, it is not affected. In other words, charge generation occurs at the interface between the p-type semiconductor layer and the n-type semiconductor layer by the 21 < th > charge generating junction layer according to an embodiment of the present invention, so that charge generation and implantation can be stabilized.
  • the light emitting unit may be repeatedly laminated one to five times. Therefore, the thin film type light emitting device including the charge generating junction layer according to an embodiment of the present invention can be formed into a tandem structure, and the tandem structure of the thin film type light emitting device including the charge generating junction layer according to an embodiment of the present invention Will be described in detail with reference to FIG.
  • the anode 150 is an electrode for providing holes to the device, and can be formed through a solution process such as a screen printing, a transparent electrode, a reflective electrode, a metal paste, or a metal ink material in a colloidal state in a predetermined liquid.
  • Transparent electrode materials include transparent and highly conductive indium tin oxide (ITO), indium zinc oxide (IZO), tin oxide (SnO 2), zinc oxide (ZnO), metal oxide / metal / metal oxide multilayer, graphene ) And a carbon nanotube (carbon nano tube).
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • SnO 2 tin oxide
  • ZnO zinc oxide
  • metal oxide / metal / metal oxide multilayer graphene
  • carbon nanotube carbon nanotube
  • the reflective electrode material may be at least one selected from the group consisting of Mg, Al, Ag, ITO, Ag / IZO, Al-Li, Ca, Mg- ) And magnesium-silver (Mg-Ag).
  • the metal paste may be at least one of Ag paste, Al paste, Au paste, and Cu paste material, or may be in the form of an alloy.
  • the metal ink material may be at least one of silver (Ag) ink, aluminum (Al) ink, gold (Au) ink, calcium (Ca) ink, magnesium (Mg) ink, lithium (Li) ink and cesium And the metal material contained in the metal ink material may be ionized inside the solution.
  • the anode 150 may be formed on the substrate using a deposition method such as CVD (Chemical Vapor Deposition) or a paste metal ink in which metal flakes or particles are mixed with a binder Or a method of printing a conductive paste.
  • a method of forming an electrode can be used without limitation.
  • FIG. 1B is a view showing a thin film light emitting device including a charge generating junction layer according to another embodiment of the present invention.
  • the thin film type light emitting device includes a cathode 110, a reflection layer 170 formed on the cathode 110, a charge generation junction layer 121, an electron injection / transport layer 131 At least one light emitting unit EU1 including a thin film light emitting layer 141 and a hole injecting / transporting layer 151 sequentially, an anode 150 and an anode 150 formed on at least one light emitting unit EU1, And a refractive index compensation layer 180 formed on the substrate.
  • the cathode 110 is an electrode for providing electrons to the element, and may be a metal material, an ionized metal material, an alloy material, a metal ink material in a colloid state in a predetermined liquid, or a transparent metal oxide.
  • the reflective layer 170 includes a reflective layer 170 formed on the cathode 110 so that the reflective layer 170 can be easily reflected from the cathode 110.
  • the reflective layer 170 is formed of Ag, And may include at least one of gold (Au), calcium (Ca), magnesium (Mg), lithium (Li), nickel (Ni), platinum (Pt), copper (Cu) and cesium (Cs).
  • At least one light emitting unit EU1 including a charge generating junction layer 121, a thin film light emitting layer 141 and a hole injecting / transporting layer 151 sequentially on the reflective layer 170.
  • the charge generating junction layer 121 may have a pn junction structure formed by a layer-by-layer structure in which a p-type semiconductor layer 121a and an n-type semiconductor layer 121b are sequentially formed.
  • the n-type semiconductor layer 121b is annealed to adjust the concentration of oxygen vacancies at the interface between the p-type semiconductor layer 121a and the n-type semiconductor layer 121b.
  • the annealing process may be performed in an air or nitrogen (N 2 ) atmosphere.
  • the concentration of oxygen vacancies at the interface between the p-type semiconductor layer 121a and the n-type semiconductor layer 121b can be reduced in the air (in the air) .
  • the oxygen vacancies for inducing the charge trap are reduced. This is because oxygen-hydrogen (OH) at the interface between the p-type semiconductor layer 121a and the n- ) Concentration, thereby preventing the generated charge from being re-trapped.
  • the metal-oxygen (M-O) concentration By increasing the metal-oxygen (M-O) concentration, the charge generation efficiency can be improved, and the metal-oxygen (M-O) contributes to charge generation by improving the semiconductor characteristics.
  • the annealing process can increase the ratio of the p-type semiconductor layer 121a at the interface between the p-type semiconductor layer 121a and the n-type semiconductor layer 121b.
  • oxygen may penetrate to increase the ratio of the p-type semiconductor layer 121a at the interface between the p-type semiconductor layer 121a and the n- have.
  • CuO copper oxide
  • the thin film type light emitting device can reduce the roughness of the surface of the p-type semiconductor layer 121a.
  • the surface of the p-type semiconductor layer 121a is roughened while a thin film is formed. However, if the surface roughness of the p-type semiconductor layer 121a is increased, the electric field is not uniformly applied, The driving stability of the device can be reduced, or the lifetime of the device can be reduced.
  • the p-type semiconductor layer 121a and the electron injection / transport layer 131 which are two layers, are formed on the p-type semiconductor layer 121a, 121a to reduce the increased illuminance, stabilize the driving of the device, and improve the lifetime of the device.
  • a thin film light emitting device includes a plurality (multi-layer) of n-type semiconductor layers 121b formed on a p-type semiconductor layer 121a,
  • the increased illuminance can be reduced to stabilize the driving of the device and improve the lifetime of the device.
  • the anode 150 is an electrode for providing holes to the element, and may be a metal material, an ionized metal material, an alloy material, a metal ink material in a colloid state in a predetermined liquid, or a transparent metal oxide.
  • the refractive index compensation layer 180 is used to adjust the refractive index between the anode 150 and the air and the refractive index compensation layer 180 is made of SiO, SiO 2 , Al 2 O 3 , BaO, MgO, HfO 2 , ZrO 2 , CaO 2 , SrO 2 , Y 2 O 3 , Si 3 N 3 and AlN.
  • the light emitted from the thin film light emitting layer 141 passes through the anode 150 having a high refractive index and then passes through the air having a low refractive index and the refractive index compensation layer 180 to finally emit light effectively.
  • the index of refraction of the refractive index compensation layer 180 is 0.5 to 4 and the index of refraction of the refractive index compensation layer 180 is less than 0.5, the refractive index difference with respect to the anode 150 is too large to compensate for the refractive index. 4, there is a problem that the refractive index difference with air is too large to compensate the refractive index.
  • FIG. 2 is a view showing a tandem structure of a thin film light emitting device according to an embodiment of the present invention.
  • the thin film light emitting device having the tandem structure including the charge generating junction layer according to an embodiment of the present invention includes the same components as those of FIG. 1A or 1B, so that detailed description of the overlapping components will be omitted.
  • Fig. 2 illustrates a thin film type light emitting device having a tandem structure including two light emitting units, the number of light emitting units is not limited thereto.
  • the thin film type light emitting device having a tandem structure including a charge generating junction layer is formed on a cathode 110 and a cathode 110 and includes charge generating junction layers 121 and 122, At least one light emitting unit EU1 or EU2 and at least one light emitting unit EU1 or EU2 sequentially including the light emitting units 131 and 132, the thin film light emitting layers 141 and 142 and the hole injecting / And an anode 150 formed on the cathode 150.
  • At least one of the light emitting units EU1 and EU2 includes a first charge generation junction layer 121, a first electron injection / transport layer 131, a first thin film light emitting layer 141, and a first hole injection / Transporting layer 132, the second thin film-type luminescent layer 142, and the second hole injection / transport layer 152, sequentially including the first light emitting unit EU1 and the second charge generating junction layer 122, And a second light emitting unit EU1 including the second light emitting unit EU1.
  • the number of layers of the light-emitting units EU1 and EU2 is not particularly limited, but it is preferable that the light-emitting units EU1 and EU2 are laminated one to five times repeatedly.
  • the at least one light emitting unit EU1 or EU2 is repeatedly laminated five or more times, the same color can be repeatedly laminated to improve luminous efficiency, and various colors can be stacked to emit white light.
  • the thin film type light emitting device having a tandem structure including a charge generating junction layer according to an embodiment of the present invention is formed in a tandem structure including a plurality of stacked light emitting units EU1 and EU2, Emitting device.
  • 3A and 3B are flowcharts illustrating a method of manufacturing a thin film light emitting device including a charge generating junction layer according to an embodiment of the present invention.
  • the method of manufacturing a thin film type light emitting device including a charge generating junction layer according to an embodiment of the present invention shown in FIG. 3A and FIG. 3B includes a charge generating junction layer according to an embodiment of the present invention shown in FIG.
  • the same constituent elements as the thin film type light emitting element are included, and thus the same constituent elements will be omitted.
  • FIG. 1B a charge generating junction layer according to another embodiment of the present invention and a tandem-shaped thin film light emitting device (FIG. 2) as a charge generating junction layer according to an embodiment of the present invention, Type light emitting device according to an embodiment of the present invention as shown in FIGS. 3A and 3B.
  • FIG. 2 a tandem-shaped thin film light emitting device
  • the thin film type light emitting device including a charge generating junction layer includes a step of forming a cathode on a substrate (S110), forming at least one light emitting unit on a cathode (S120) And forming an anode on the light emitting unit (S130).
  • forming at least one light emitting unit (S120) may include forming a charge generating junction layer (S121) on the cathode, forming an electron injecting / transporting layer (S122) on the charge generating junction layer (S123) of forming a thin film type light emitting layer on the light emitting layer / the light emitting layer (S123) and forming a hole injection / transport layer on the thin film type light emitting layer (S124).
  • a method of manufacturing a thin film light emitting device including a charge generating junction layer according to an embodiment of the present invention forms a cathode on a substrate in step S110.
  • step S120 a charge generating junction layer is formed on the cathode.
  • the cathode may be used as a substrate and an electrode itself, or may be formed using a material for forming a cathode on the substrate.
  • the substrate is a base substrate for forming a light-emitting device.
  • the substrate used in this field is not particularly limited, but various materials such as silicon, glass, plastic, or metal foil can be used.
  • the cathode is an electrode for providing electrons to the device, and may be a metal material, an ionized metal material, an alloy material, a metal ink material in a colloid state in a predetermined liquid, or a transparent metal oxide.
  • the cathode may be formed by using a deposition method such as chemical vapor deposition (CVD), a coating method such as printing a paste metal ink in which a binder is mixed with a metal flake or a particle, And it is not limited to a method capable of forming an electrode.
  • CVD chemical vapor deposition
  • coating method such as printing a paste metal ink in which a binder is mixed with a metal flake or a particle
  • Step S120 includes forming a charge generating junction layer on the cathode (S121), forming an electron injection / transport layer on the charge generating junction layer (S122), forming a thin film light emitting layer on the electron injection / And forming a hole injection / transport layer on the thin film type light emitting layer (S124).
  • step S121 a charge generating junction layer is formed on the cathode.
  • the charge generating junction layer is a layer-by-layer structure in which a p-type semiconductor layer and an n-type semiconductor layer are formed, and the charge generating junction layer can be formed using a solution process.
  • step S121 includes forming a p-type semiconductor layer on the cathode, forming an n-type semiconductor layer on the p-type semiconductor layer, and annealing the n-type semiconductor layer.
  • the p-type semiconductor layer and the n-type semiconductor layer can be formed by using a solution process, thereby enabling a large-area process, shortening the process time, and limiting the semiconductor characteristics of the upper and lower electrodes (anode and cathode) .
  • the p-type semiconductor layer and the n-type semiconductor layer may be formed by spin coating, slit dye coating, ink jet printing, spray coating, dip coating, coating, and the like.
  • the p-type semiconductor layer and the n-type semiconductor layer can be formed using spin coating, and the spin coating is a method of dropping a predetermined amount of the solution and coating the substrate with centrifugal force applied to the solution by rotating the substrate at high speed.
  • the charge generating junction layer (the p-type semiconductor layer and the n-type semiconductor layer) can be formed by a solution process so that a large-area process can be performed, the process time can be shortened and restrictions on the semiconductor characteristics of the upper and lower electrodes .
  • the n-type semiconductor layer 121b is annealed.
  • the annealing process can be performed in an atmosphere of air or nitrogen (N 2 ).
  • the annealing treatment may be conducted under an inert gas atmosphere of rare gas such as air, nitrogen (N 2 ), argon, neon or helium, or under a reduced pressure.
  • the annealing process is performed on the n-type semiconductor layer to control the concentration of oxygen vacancies at the interface between the p-type semiconductor layer and the n-type semiconductor layer. More specifically, when the annealing process is performed on the n- The concentration of oxygen vacancies at the interface between the p-type semiconductor layer and the n-type semiconductor layer can be reduced by heat treatment.
  • the annealing process proceeding to the n-type semiconductor layer 121b can dehydrate or dehydrogenate the charge generating junction layer and dehydrogenation or dehydrogenation can be performed not only for H 2 but also for H, . ≪ / RTI >
  • a thin film light emitting device including a charge generating junction layer when an annealing process is performed on an n-type semiconductor layer, oxygen vacancies induce charge traps, there is an effect that the concentration of oxygen-hydrogen (OH) at the interface of the n-type semiconductor layer is reduced and the generated charge is prevented from being re-trapped.
  • oxygen-hydrogen OH
  • oxygen can penetrate and the ratio of the p-type semiconductor layer at the interface between the p-type semiconductor layer and the n-type semiconductor layer can be increased.
  • the metal-oxide (MO) formed therein improves the semiconductor characteristics and contributes to charge generation.
  • the thin film type light emitting device including the charge generating junction layer according to an embodiment of the present invention has a The annealing process is performed to increase the ratio of the p-type semiconductor layer at the interface between the p-type semiconductor layer and the n-type semiconductor layer to increase the metal-oxygen (MO) concentration at the interface between the p- For example, since the concentration of Cu-O is increased, the charge generating efficiency of the charge generating junction layer 121 can be further improved.
  • the temperature of the annealing treatment may be from 160 to 250 ⁇ . If the temperature of the annealing treatment is less than 160 ⁇ , there is a problem that the resistance increases. When the temperature exceeds 250 ⁇ , there is a problem that the underlying thin film is deteriorated.
  • the annealing process may be performed in an air or nitrogen (N 2 ) atmosphere, and the annealing process may be a hot plate, furnace annealing, or rapid thermal annealing (RTA).
  • the rapid heating annealing may include a gas rapid thermal annealing (GRTA) method using a heated gas or a lamp rapid thermal annealing (LRTA) method using a lamp light.
  • GRTA gas rapid thermal annealing
  • LRTA lamp rapid thermal annealing
  • a hot plate may be set to a desired temperature, preheated for about 20 minutes, and then heat-treated .
  • the p-type semiconductor layer and the n-type semiconductor layer used for the charge generation bonding layer can be formed using an oxide semiconductor.
  • the p-type semiconductor layer and the n-type semiconductor layer used for the charge generation bonding layer can be formed using an oxide semiconductor.
  • step S122 an electron injection / transport layer is formed on the charge generating junction layer.
  • the electron injection / transport layer may be formed of at least one of TiO 2 , ZnO, SiO 2 , SnO 2 , WO 3 , Ta 2 O 3 , BaTiO 3 , BaZrO 3 , ZrO 2 , HfO 2 , Al 2 O 3, Y 2 O 3 , ZrSiO 4 , SnO 2 , TPBI, and TAZ.
  • the electron injection / transport layer may be formed by vacuum deposition, chemical vapor deposition, physical vapor deposition, atomic layer deposition, Metal Organic Chemical Vapor Deposition, , Plasma chemical vapor deposition (CVD), molecular beam epitaxy, hydride vapor phase epitaxy, sputtering, spin coating, dip coating, dip coating, coating and / or zone casting.
  • vacuum deposition chemical vapor deposition, physical vapor deposition, atomic layer deposition, Metal Organic Chemical Vapor Deposition, , Plasma chemical vapor deposition (CVD), molecular beam epitaxy, hydride vapor phase epitaxy, sputtering, spin coating, dip coating, dip coating, coating and / or zone casting.
  • step S123 a thin film light emitting layer is formed.
  • the thin film type luminescent layer may be a quantum dot luminescent layer or an organic luminescent layer, but preferably the thin film luminescent layer may be a quantum dot luminescent layer.
  • the quantum dot luminescent layer may use at least one semiconductor material selected from the group consisting of II-VI semiconductor compounds, III-V semiconductor compounds, IV-VI semiconductor compounds, IV group elements or compounds, and combinations thereof.
  • step S124 a hole injecting / transporting layer is formed on the thin film light emitting layer.
  • the hole injection / transport layer is a layer for hole transport and injection of PEDOT: may be formed of a PSS, PEDOT: PSS on a tungsten oxide, the graphene oxide (GO), CNT, molybdenum oxide (MoOx), vanadium oxide (V 2 O 5 ), and nickel oxide (NiOx), but the present invention is not limited thereto, and may be formed of various organic materials or inorganic materials.
  • the hole injection / transport layer may be formed by vacuum deposition, chemical vapor deposition, physical vapor deposition, atomic layer deposition, Metal Organic Chemical Vapor Deposition, , Plasma chemical vapor deposition (CVD), molecular beam epitaxy, hydride vapor phase epitaxy, sputtering, spin coating, dip coating, dip coating, coating and / or zone casting.
  • vacuum deposition chemical vapor deposition, physical vapor deposition, atomic layer deposition, Metal Organic Chemical Vapor Deposition, , Plasma chemical vapor deposition (CVD), molecular beam epitaxy, hydride vapor phase epitaxy, sputtering, spin coating, dip coating, dip coating, coating and / or zone casting.
  • step S130 an anode is formed on at least one of the light emitting units.
  • the anode is an electrode for providing holes in the device, and can be formed through a solution process such as a screen printing, a transparent electrode, a reflective electrode, a metal paste or a metal ink material in a colloid state in a predetermined liquid.
  • the anode may be formed by using a vapor deposition method such as CVD (Chemical Vapor Deposition), which is well known in the art, or by printing a paste metal ink mixed with a metal flake or a particle with a binder Method, and the method can be used without limitation as long as the method can form an electrode.
  • CVD Chemical Vapor Deposition
  • the method may further include a step of forming a sub-charge generating junction layer on at least one of the light-emitting units after the step S120.
  • the manufacturing method of the sub charge generating junction layer can be manufactured by using a material and a method which are the same as the charge generating junction layer described above.
  • the sub charge generating junction layer is a layer-by-layer structure in which a p-type semiconductor layer and an n-type semiconductor layer are formed, and the charge generating junction layer can be formed using a solution process.
  • the sub-charge generating junction layer can be formed using a solution process, thus enabling a large-area process, shortening the process time, and reducing restrictions on the semiconductor properties of the upper and lower electrodes (anode and cathode).
  • the p-type semiconductor layer and the n-type semiconductor layer may be formed by spin coating, slit dye coating, ink-jet printing, spray coating and dip coating ). ≪ / RTI >
  • the p-type semiconductor layer and the n-type semiconductor layer can be formed using spin coating, and the spin coating is a method of dropping a predetermined amount of the solution and coating the substrate with centrifugal force applied to the solution by rotating the substrate at high speed.
  • the sub-charge generating junction layer (p-type semiconductor layer and n-type semiconductor layer) can be formed by a solution process so that a large-area process can be performed, the process time can be shortened, .
  • the n-type semiconductor layer 121b can be annealed, and the annealing process can be performed in an atmosphere of air or nitrogen (N 2 ).
  • the annealing treatment may be conducted under an inert gas atmosphere of rare gas such as air, nitrogen (N 2 ), argon, neon or helium, or under a reduced pressure.
  • the annealing process may be performed in an air or nitrogen (N 2 ) atmosphere, and the annealing process may be a hot plate, furnace annealing, or rapid thermal annealing (RTA).
  • the rapid heating annealing may include a gas rapid thermal annealing (GRTA) method using a heated gas or a lamp rapid thermal annealing (LRTA) method using a lamp light.
  • GRTA gas rapid thermal annealing
  • LRTA lamp rapid thermal annealing
  • the thin film type light emitting device including the charge generating junction layer according to an embodiment of the present invention may be preheated for about 20 minutes by setting a hot plate to a desired temperature, and then heat-treated.
  • a cathode was formed on a glass substrate, and then 2 at% Li-doped ZnO was formed to a thickness of 50 nm by spin coating on the formed cathode to inject electrons.
  • a hole transport layer was formed to a thickness of 20 nm on the thin film type light emitting layer by spin coating and a PEDOT: PSS (hole transport layer) was formed on the hole transport layer on the hole transport layer.
  • a PEDOT: PSS hole transport layer
  • aluminum (Al) was deposited by a vacuum evaporation method to form a cathode.
  • a solution prepared by using Li: CuO doped with 20 atomic% of Li with copper oxide and Li: ZnO doped with 10 atomic% Li with zinc oxide as a solvent was subjected to a solution process , 20 atomic% Li: CuO and 10 atomic% Li: ZnO were formed in a layer-by-layer structure, and 10 atomic% Li: ZnO was formed on a hot plate for 10 minutes Annealing was performed at 250 ⁇ to form a charge generating junction layer of 15 nm.
  • nm 15 nm was formed by printing the electron transport layer of 10 atomic% Li: ZnO and 30 nm to 40 nm was formed by printing the light emitting layer of the CdSe / CdS / ZnS (core / shell / shell type) Hole transport layer of 4,4,4-tris (Ncarbazolyl) triphenylamine (TCTA) and 4,4'-bis [N- (naphthyl) -Nphenylamino] biphenyl And 20 nm of HAT-CN, which is a hole injection layer, is formed by a vacuum deposition method.
  • a thin film type light emitting device was fabricated by forming an anode of Al to a thickness of 100 nm by a vacuum vapor deposition method.
  • FIGS. 4A to 4H are schematic diagrams of a thin film light emitting device (CGL) including a thin film type light emitting device according to a comparative example that does not include a charge generating junction layer based on a solution process, and a charge generating junction layer according to Example 1 of the present invention Device).
  • CGL thin film light emitting device
  • FIG. 4A is a band diagram of a thin film light emitting device according to a comparative example that does not include a charge generating junction layer based on a solution process
  • FIG. 4B is a band diagram of a thin film light emitting device including a charge generating junction layer according to Example 1 of the present invention Lt; / RTI > shows a band diagram of the device.
  • FIG. 4C shows the current density-voltage characteristics (JV characteristics)
  • FIG. 4D shows the LV characteristics
  • FIG. 4E shows the C / EL characteristics
  • 4f show power efficiency-luminance characteristics (P / EL characteristics).
  • 4G and 4H are histograms of a current efficiency and a power efficiency maximum value of a thin film light emitting device including a charge generating junction layer according to Example 1 of the present invention, FIG.
  • FIGS. 4G and 4H illustrate a thin film light emitting device (CGL Device) including a charge generating junction layer according to Example 1 of the present invention using 18 devices in five batches.
  • CGL Device thin film light emitting device
  • VT is enough indicates the voltage at the time of the emission light of 1cd / m 2
  • VD is 1,000 cd / m represents the voltage at the time of light emission of the second strength
  • C / E is frozen at a current of 1A
  • P / E represents the efficiency of light to generate a certain amount of light at a power of 1 W
  • C / Emax represents the maximum efficiency of C / E
  • P / Emax represents the maximum efficiency of P / E.
  • a thin film light emitting device (CGL Device) including a charge generating junction layer according to Example 1 of the present invention includes a charge generating junction layer based on a solution process, The current density-voltage characteristic, the luminance-voltage characteristic, the current efficiency-luminance characteristic, and the power efficiency-luminance characteristic are improved.
  • FIGS. 5A to 5D show characteristics of a thin film light emitting device including a charge generating junction layer according to Example 1 of the present invention according to a dopant concentration of a p-type semiconductor layer.
  • FIG. 5A shows current density-voltage characteristics
  • FIG. 5B shows luminance-voltage characteristics
  • FIG. 5C shows current efficiency-luminance characteristics
  • FIG. 5D shows power efficiency-luminance characteristics.
  • CuO based on solution process was used as a p-type semiconductor layer, and characteristics were measured by changing the doping amount of Li to 0 at%, 5 at%, 10 at%, 20 at%, and 40 at%.
  • Table 2 shows the detailed characteristics of Figs. 5A to 5D.
  • 6A to 6D show the characteristics of the thin film light emitting device including the charge generating junction layer according to the first embodiment of the present invention according to the annealing process temperature of the n-type semiconductor layer.
  • FIG. 6A shows the current density-voltage characteristic
  • FIG. 6B shows the luminance-voltage characteristic
  • FIG. 6C shows the current efficiency-luminance characteristic
  • FIG. 6D shows the power efficiency-luminance characteristic.
  • the LZO based on the solution process was used as the n-type semiconductor layer, and the characteristics were measured by changing the annealing treatment temperature to 160 ⁇ , 190 ⁇ , 220 ⁇ and 250 ⁇ .
  • Table 3 shows the detailed characteristics of Figs. 6A to 6D.
  • the thin film light emitting device including the charge generating junction layer according to Example 1 of the present invention has a current density-voltage characteristic, a luminance-voltage characteristic, a current efficiency- The characteristics of the diode (diode) are improved when the annealing temperature of the n-type semiconductor layer LZO is 220 ° C or more.
  • FIG. 7A to 7D show the characteristics of the thin film light emitting device including the charge generating junction layer according to the first embodiment of the present invention according to the thickness of the n-type semiconductor layer.
  • FIG. 7A shows the current density-voltage characteristic
  • FIG. 7B shows the luminance-voltage characteristic
  • FIG. 7C shows the current efficiency-luminance characteristic
  • FIG. 7D shows the power efficiency-luminance characteristic.
  • LZO based on a solution process was used as an n-type semiconductor layer, and characteristics were measured by changing the thickness to 15 nm, 25 nm, 35 nm, and 50 nm.
  • Table 4 shows the detailed characteristics of Figs. 7A to 7D.
  • the thin film type light emitting device including the charge generating junction layer according to Example 1 of the present invention is characterized in that current density-voltage characteristics, luminance-voltage characteristics, The current efficiency-luminance characteristic and the power efficiency-luminance characteristic are controlled, and the device (diode) characteristic is most improved when the thickness of the n-type semiconductor layer LZO is 15 nm.
  • FIGS. 8A to 8D show the characteristics of the thin film light emitting device including the charge generating junction layer according to the first embodiment of the present invention, depending on the thickness of the electron injection / transport layer formed on the charge generation layer based on the solution process.
  • FIG. 8A shows the current density-voltage characteristic
  • FIG. 8B shows the luminance-voltage characteristic
  • FIG. 8C shows the current efficiency-luminance characteristic
  • FIG. 8D shows the power efficiency-luminance characteristic.
  • Table 5 shows the detailed characteristics of Figs. 8A to 8D.
  • the thin film type light emitting device including the charge generating junction layer according to Example 1 of the present invention has a current density-voltage characteristic, a luminance-voltage characteristic, It can be seen that the device (diode) characteristics are most improved when the current efficiency-luminance characteristic and the power efficiency-luminance characteristic are adjusted and the thickness of the electron injection / transport layer is 15 nm.
  • 9A to 9C show characteristics of the thin film light emitting device w / o not including the n-type semiconductor layer and the thin film light emitting device w / including the charge generating junction layer according to the first embodiment of the present invention will be.
  • FIG. 9A shows the current density-voltage characteristic
  • FIG. 9B shows the luminance-voltage characteristic
  • FIG. 9C shows the current efficiency-luminance characteristic.
  • Table 6 shows the detailed characteristics of Figs. 9A to 9C.
  • the thin film light emitting device w / including the charge generating junction layer according to the first embodiment of the present invention is a thin film light emitting device w / o ),
  • the current density-voltage characteristics, the luminance-voltage characteristics, the current efficiency-luminance characteristics, and the power efficiency-luminance characteristics are improved and the device characteristics are improved.
  • FIG. 10 is a sectional view showing a thin film light emitting device (PP: WOx / LZO CGJ) including a charge generating junction layer composed of a p-type semiconductor layer containing an organic material and an n-type semiconductor layer containing an oxide semiconductor, (Li: CuO / LZO CGJ) including a charge generating junction layer.
  • PP thin film light emitting device
  • Li CuO / LZO CGJ
  • a charge generating junction layer according to Example 1 of the present invention is different from a thin film light emitting device including a charge generating junction layer composed of a p-type semiconductor layer containing an organic compound and an n-type semiconductor layer containing an oxide semiconductor Emitting device including the thin-film light-emitting device can flow more current, thereby remarkably improving the characteristics of the device.
  • 11A to 11C show characteristics of a top emitting thin film type light emitting device (a thin film type light emitting device including a charge generating junction layer according to another embodiment of the present invention).
  • FIG. 11A shows current density and luminance characteristics
  • FIG. 11B shows CIE color coordinates
  • FIG. 9C shows the emission image of the top emitting thin film type light emitting device. Respectively.
  • the current density and luminance of the top emitting thin film type light emitting device (the thin film type light emitting device including the charge generating junction layer according to another embodiment of the present invention) .
  • UV spectroscopy results of a thin film light emitting device including a charge generating junction layer according to Example 1 of the present invention.
  • FIG. 12A shows a band diagram of a thin film light emitting device including a charge generating junction layer according to Example 1 of the present invention including a green quantum dot light emitting layer
  • FIG. 12B shows a band diagram of a secondary electron cutoff region
  • 12C shows the Fermi-edge regions of the UV / O 3 treated anode
  • FIG. 12D shows the Fermi-edge regions of the UV / O 3 -processed p-type semiconductor layer
  • FIG. 12E shows the Fermi edge region of the UV / O 3 treated n-type semiconductor layer
  • FIG. 12F shows the Fermi edge region of the UV / O 3 treated green quantum dot light emitting layer.
  • the work functions of the anode, the p-type semiconductor layer, the n-type semiconductor layer, and the green quantum dot luminescent layer are calculated from the secondary electron cut-off region as 4.60 eV, 4.29 eV, 2.95 eV and 2.90 eV, respectively.
  • FIGS. 13A to 13D are diagrams illustrating a method of manufacturing a thin film light emitting device including a thin film light emitting device including a NPD / HAT-CN junction as a charge generating junction layer and a charge generating junction layer (Li: CuO / LiZnO) according to Embodiment 1 of the present invention
  • FIG. 13A to 13D are diagrams illustrating a method of manufacturing a thin film light emitting device including a thin film light emitting device including a NPD / HAT-CN junction as a charge generating junction layer and a charge generating junction layer (Li: CuO / LiZnO) according to Embodiment 1 of the present invention
  • FIG. 13A is a band diagram of a thin film type light emitting device including a NPD / HAT-CN junction as a charge generating junction layer
  • FIG. 13B is a band diagram of a thin film type light emitting device including a charge generating junction layer according to Embodiment 1 of the present invention
  • FIG. 13C shows the current density-voltage characteristic
  • FIG. 13D shows the relative charge generation efficiencies.
  • the relative charge generation efficiency can be calculated by the following equation (1).
  • the relative charge generation efficiency of the thin film type light emitting device including the NPD / HAT-CN junction as the charge generating junction layer was 67% at -3 V and the relative charge generation efficiency of the thin film type light emitting device including the charge generating junction layer according to Example 1 of the present invention It can be seen that the charge generation efficiency is significantly improved from -3 V to 83%.
  • the thin film light emitting device including the charge generating junction layer according to the first embodiment of the present invention reduces the oxygen vacancy in the metal oxide in the n-type semiconductor layer, Electrical and optical properties can be improved.
  • XPS X-ray photoelectron spectroscopy
  • FIG. 14A shows measurement points P1, P2, P3, and P4 of the charge generating junction layer of the thin film light emitting device including the charge generating junction layer according to Example 1 of the present invention
  • FIGS. 14B to 14D show measurement points
  • FIG. 14E is a graph showing a depth profile of atoms forming the charge generating junction layer when the annealing process is performed under an atmosphere of nitrogen (N 2 ) Showing the depth profile of the atoms constituting the bonding layer.
  • the X-ray photoelectron spectroscopy can confirm the oxygen vacancy concentration and the oxygen-hydrogen (OH) concentration by annealing in air or nitrogen atmosphere at the measurement points P1, P2, P3 and P4 of the charge generating junction layer .
  • the oxygen vacancies induce charge traps to increase the oxygen vacancy concentration of P1 to P3 (the interface between the n-type semiconductor layer and the p- - It can be seen that the concentration of hydrogen (OH) is gradually decreased and the concentration of MO is increased.
  • the efficiency of the charge-generating junction layer can be further improved by performing the annealing treatment in air or a nitrogen atmosphere.
  • the roughness of the surface of the p-type semiconductor layer is reduced by the annealing treatment in air or nitrogen atmosphere.
  • 15 is a graph showing the electric conductivity of the air-annealed n-type semiconductor layer.
  • EODs electron-only-devices
  • Li: ZnO annealed at 250 ° C. exhibits 500 times higher electrical conductivity than Li: ZnO annealed at 160 ° C.
  • 16 shows the current efficiency-luminance and power efficiency-luminance characteristics of the thin film light emitting device including the charge generating junction layer according to the first embodiment of the present invention.
  • the thin film type light emitting device including the charge generating junction layer according to the first embodiment of the present invention improves current efficiency and power efficiency according to brightness.

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조방법을 개시한다. 본 발명의 일 실시예에 전하 생성 접합층을 포함하는 박막형 발광소자는 음극; 상기 음극 상에 형성되고, 전하 생성 접합층, 전자 주입/수송층, 박막형 발광층 및 정공 주입/수송층을 순차적으로 포함하는 적어도 하나 이상의 발광 유닛; 및 상기 적어도 하나 이상의 발광유닛 상에 형성되는 음극을 포함하고, 상기 전하 생성 접합층은 p형 반도체층 및 n형 반도체층이 형성된 레이어-바이-레이어 구조이고, 상기 박막형 발광소자는 상기 n형 반도체층을 어닐링 처리하여 상기 p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 조절하는 것을 특징으로 한다.

Description

전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법
본 발명의 실시예들은 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 전력 효율 및 전류 효율이 향상된 전하 생성 접합층을 포함하는 박막형(예; 양자점 또는 유기) 발광소자 및 그 제조 방법에 관한 것이다.
발광소자(Light Emitting Device:LED)는 질화갈륨(GaN)계 화합물 반도체로 만들어진 다이오드에 전류가 흐를 때 전자와 홀이 결합하면서 빛을 발하는 현상을 이용한 소자로서, 광소자 및 고출력 전자 소자 개발 분야에서 큰 주목을 받고 있다.
최근 들어 고성능, 장수명의 박막형(예; 양자점 또는 유기) 발광소자를 제작하기 위한 개발이 꾸준히 이루어지고 있다. 그러기 위해서는 발광소자로의 전하 주입, 주입된 전하의 수송 및 발광소자 내에서의 추가적인 전하의 생성이 매우 중요하다.
그리하여, 발광소자 내에 전하가 다음 수송층으로 이동하기 위한 에너지 장벽을 감소시켜주는 역할을 하는 전하생성 접합층을 추가하였다.
그러나, 이러한 전하생성 접합층으로 사용되는 저분자 P-N 접합층은 액상 형태로 만들기가 매우 어려워 진공 증착 공정으로만 형성하였다.
하지만 진공 증착 공정은 대면적 디스플레이 제작 시 기판이나 마스크가 휘어질 수 있고, 저분자를 기화시키기 위한 긴 Tack time (약 1시간)이 필요하다는 단점을 가지고 있다. 그러므로 저비용투자, 대면적 공정이 가능한 전하생성 접합층을 제작하기 위한 손쉬운 방법이 필요하다.
또한, 발광소자는 2개 이상의 발광 유닛을 적층하여 제작하는 텐덤(Tandem) 발광소자의 경우, 각 발광 유닛의 층(layer) 수가 서로 상이하여 공정이 복잡해지는 문제점이 있고, 각 발광 유닛의 구성 물질이 서로 상이하여 재료 원가가 상승되는 문제점이 있으며, 층(layer) 수가 증가하여 구동전압이 상승하여 효율이 저하되는 문제점이 있다.
본 발명의 실시예들은 p형 반도체층과 어닐링 처리된 n형 반도체층으로 구성된 전하생성 접합층을 포함하는 박막형 발광소자를 형성함으로써, p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 조절하여 전력 효율 및 전류 효율을 향상시키기 위한 것이다.
본 발명의 실시예들은 산화물 반도체로 형성되는 p형 반도체층과 n형 반도체층으로 구성된 전하생성 접합층을 포함하는 박막형 발광소자를 형성함으로써, 산소 및 수분에 대한 내성을 향상시켜 소자의 수명을 향상시키기 위한 것이다.
본 발명의 일 실시예들은 p형 반도체층과 n형 반도체층으로 구성된 전하생성 접합층을 포함하는 박막형 발광소자를 형성함으로써, p형 반도체층과 n형 반도체층의 계면에서 전하를 생성하여, 전하의 생성 및 주입을 안정화하기 위한 것이다.
본 발명의 실시예들은 p형 반도체층과 n형 반도체층으로 구성된 전하생성 접합층을 용액 공정으로 형성하여, 공정 시간을 단축시키고, 박막형 발광소자의 상부 전극 또는 하부 전극의 일함수 (Work-function)에 대한 문제점을 개선하기 위한 것이다
본 발명의 실시예들은 텐덤(Tandem) 구조의 박막형 발광소자를 형성하여, 저비용으로 고성능의 박막형 발광소자를 제작하기 위한 것이다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 음극; 상기 음극 상에 형성되고, 전하 생성 접합층, 전자 주입/수송층, 박막형 발광층 및 정공 주입/수송층을 순차적으로 포함하는 적어도 하나 이상의 발광 유닛; 및 상기 적어도 하나 이상의 발광유닛 상에 형성되는 양극을 포함하고, 상기 전하 생성 접합층은 p형 반도체층 및 n형 반도체층이 형성된 레이어-바이-레이어 구조이고, 상기 박막형 발광소자는 상기 n형 반도체층을 어닐링 처리하여 상기 p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 조절한다.
상기 어닐링 처리는, 상기 p형 반도체층 및 n형 반도체층의 계면에서의 p형 반도체층의 비율을 증가시킬 수 있다.
상기 전하 생성 접합층은, 용액 공정을 이용하여 형성될 수 있다.
상기 발광 유닛 상에 보조 전하 생성 접합층을 더 포함할 수 있다.
상기 어닐링 처리의 온도는 160℃ 내지 250℃일 수 있다.
상기 p형 반도체층 및 n형 반도체층의 두께비는 1:1 내지 1:5일 수 있다.
상기 p형 반도체층의 두께는 1nm 내지 50nm일 수 있다.
상기 n형 반도체층의 두께는 1nm 내지 50nm일 수 있다.
상기 p형 반도체층 및 n형 반도체층은, 산화물 반도체를 이용하여 형성될 수 있다.
상기 p형 반도체층은, 산화구리(CuO) 또는 제1 도펀트가 도핑된 산화구리(CuO) 중 적어도 하나 이상을 포함할 수 있다.
상기 제1 도펀트는, 니켈(Ni), 구리(Cu), 리튬(Li) 및 아연(Zn) 중 적어도 하나 이상을 포함할 수 있다.
상기 제1 도펀트는, 상기 산화구리(CuO) 내에 1 atomic% 내지 50 atomic%로 포함할 수 있다.
상기 p형 반도체층은, 산화니켈(NiO) 또는 제2 도펀트로 도핑된 산화니켈(NiO) 중 적어도 하나 이상을 포함할 수 있다.
상기 제2 도펀트는, Sn(주석), 구리(Cu), 리튬(Li) 및 아연(Zn) 중 적어도 하나 이상을 포함할 수 있다.
상기 제2 도펀트는, 상기 산화니켈(NiO) 내에 0.1 atomic% 내지 50 atomic%로 포함할 수 있다.
상기 n형 반도체층은, 산화아연(ZnO) 또는 제3 도펀트가 도핑된 산화아연(ZnO) 중 적어도 하나 이상을 포함할 수 있다.
상기 제3 도펀트는, 세슘(Cs), 리튬(Li), 알루미늄(Al), 마그네슘(Mg), 인듐(In), 칼슘(Ca) 및 갈륨(Ga) 중 적어도 하나 이상을 포함할 수 있다.
상기 제3 도펀트는, 상기 산화아연(ZnO) 내에 0.1 atomic% 내지 20 atomic%로 포함될 수 있다.
상기 발광 유닛은 1번 내지 5번 반복 적층될 수 있다.
상기 박막형 발광소자는 상기 음극 상에 형성되는 반사층을 더 포함할 수 있다.
상기 박막형 발광소자는 상기 양극 상에 형성되는 굴절률 보상층을 더 포함할 수 있다.
상기 박막형 발광층은 양자점 발광층 또는 유기 발광층일 수 있다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 기판 상에 음극을 형성하는 단계; 상기 음극 상에 적어도 하나 이상의 발광 유닛을 형성하는 단계; 및 상기 적어도 하나 이상의 발광 유닛 상에 양극을 형성하는 단계를 포함하고, 상기 적어도 하나 이상의 발광 유닛을 형성하는 단계는, 상기 음극 상에 전하 생성 접합층을 형성하는 단계; 상기 전하 생성 접합층 상에 전자 주입/수송층을 형성하는 단계; 상기 전자 주입/수송층 상에 박막형 발광층을 형성하는 단계; 및 상기 박막형 발광층 상에 정공 주입/수송층을 형성하는 단계를 포함하며, 상기 전하 생성 접합층은 p형 반도체층 및 n형 반도체층이 형성된 레이어-바이-레이어 구조이고, 상기 박막형 발광소자는 상기 n형 반도체층를 어닐링 처리하여 상기 p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 조절한다.
상기 전하 생성 접합층은, 용액 공정을 이용하여 형성될 수 있다.
상기 어닐링 처리의 온도는 160℃ 내지 250℃일 수 있다.
상기 적어도 하나 이상의 발광 유닛을 형성하는 단계를 진행한 다음, 상기 적어도 하나 이상의 발광 유닛 상에 보조 전하 생성 접합층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따른 박막형 발광소자는 p형 반도체층과 어닐링 처리된 n형 반도체층으로 구성된 전하생성 접합층을 포함함으로써, p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 조절하여 전력 효율 및 전류 효율을 향상시킬 수 있다.
본 발명의 실시예들에 따른 박막형 발광소자는 산화물 반도체로 형성되는 p형 반도체층과 n형 반도체층으로 구성된 전하생성 접합층을 포함함으로써, 산소 및 수분에 대한 내성을 향상시켜 소자의 수명을 향상시킬 수 있다.
본 발명의 실시예들에 따른 박막형 발광소자는 p형 반도체층과 n형 반도체층으로 구성된 전하생성 접합층을 포함함으로써, p형 반도체층과 n형 반도체층의 계면에서 전하가 생성되어, 전하의 생성 및 주입이 안정화될 수 있다.
본 발명의 실시예들에 따른 박막형 발광소자는 p형 반도체층과 n형 반도체층으로 구성된 전하생성 접합층을 용액 공정으로 형성하여, 공정 시간을 단축시키고, 박막형 발광소자의 상부 전극 또는 하부 전극의 일함수 (Work-function)에 대한 문제점을 개선할 수 있다.
본 발명의 일 실시예에 따른 박막형 발광소자는 텐덤(Tandem) 구조의 박막형 발광소자를 형성하여, 저비용으로 고성능의 박막형 발광소자를 제작할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자를 도시한 단면도이다.
도 1b는 본 발명의 다른 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 박막형 발광소자의 텐덤구조를 도시한 도면이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 박막형 발광소자의 제조 방법을 도시한 흐름도이다.
도 4a 내지 도 4h는 용액 공정 기반의 전하 생성 접합층을 포함하지 않는 비교예에 따른 박막형 발광소자(control Device) 및 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(CGL Device)의 특성을 도시한 것이다.
도 5a 내지 도 5d는 p형 반도체층의 도펀트 농도에 따른 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 6a 내지 도 6d는 n형 반도체층의 어닐링 처리 온도에 따른 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 7a 내지 도 7d는 n형 반도체층의 두께에 따른 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 8a 내지 도 8d는 용액 공정 기반의 전하 생성층 상부에 형성되는 전자 주입/수송층의 두께에 따른 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 9a 내지 도 9c는 n형 반도체층을 포함하지 않는(w/o) 박막형 발광소자 및 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(w/)의 특성을 도시한 것이다.
도 10은 유기물을 포함하는 p형 반도체층과 산화물 반도체를 포함하는 n형 반도체층으로 이루어진 전하 생성 접합층을 포함하는 박막형 발광소자(PP;WOx/LZO CGJ) 및 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(Li:CuO/LZO CGJ)의 전류 전압 특성을 나타낸 도면이다.
도 11a 내지 도 11c는 전면발광형(Top emitting) 박막형 발광소자(본 발명의 다른 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자)의 특성을 도시한 것이다.
도 12a 내지 도 12f는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 자외광 전자 분광법 스펙트라(ultraviolet photoelectron spectroscopy spectra) 결과를 도시한 것이다.
도 13a 내지 도 13d는 NPD/HAT-CN 접합을 전하 생성 접합층으로 포함하는 박막형 발광소자 및 본 발명의 실시예 1에 따른 전하 생성 접합층(Li:CuO/LiZnO)을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 14a 내지 도 14g는 전하 생성 접합층의 깊이에 따른 X선 광전자 분광법(XPS; X-ray photoelectron spectroscopy) 프로파일을 도시한 것이다.
도 15는 공기 어닐링 처리된 n형 반도체층의 전기전도도를 도시한 그래프이다.
도 16는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 전류효율-휘도 및 전력효율-휘도 특성을 나타낸 것이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 일 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.
또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 일 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하에서는, 도 1a 내지 도 2를 참조하여 본 발명의 실시예들에 따른 전하 생성 접합층을 포함하는 박막형 발광소자에 대해 설명하기로 한다.
도 1a는 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 배면발광형 구조이고, 도 1b는 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 전면발광형 구조인 점을 제외하면 동일한 구성을 포함하고 있으므로, 동일한 구성에 대해서는 도 1a에서 설명하기로 한다.
도 1a는 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자를 도시한 단면도이다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 음극(110), 음극(110) 상에 형성되고, 전하 생성 접합층(121), 전자 주입/수송층(131), 박막형 발광층(141) 및 정공 주입/수송층(151)을 순차적으로 포함하는 적어도 하나 이상의 발광 유닛(EU1) 및 적어도 하나 이상의 발광유닛(EU1) 상에 형성되는 양극(150)을 포함한다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 음극(110)을 포함한다.
음극(110)은 음극(110) 자체가 기판 및 전극으로 사용되거나, 기판 상에 음극(110)을 형성하기 위한 물질을 이용하여 형성될 수 있다.
기판은 발광소자를 형성하기 위한 베이스 기판으로서, 당 분야에서 사용하는 기판으로 그 재질을 특별하게 한정하는 것은 아니나, 실리콘, 유리, 석영, 플라스틱 또는 금속 호일(foil)과 같은 다양한 재질을 사용할 수 있다.
예를 들어, 플라스틱 기판으로는 PET(polyethylene terephthalate), PEN(polyethylenenaphthelate), PP(polypropylene), PC(polycarbonate), PI(polyamide), TAC(tri acetyl cellulose) 및 PES(polyethersulfone) 중 적어도 하나를 포함하거나, 알루미늄 포일(aluminum foil) 및 스테인리스 스틸 포일(stainlesssteel foil) 중 어느 하나를 포함하는 플렉서블(flexible) 기판이 이용될 수 있다.
음극(110)은 소자에 전자를 제공하는 전극으로서, 금속 물질, 이온화된 금속 물질, 합금 물질, 소정의 액체 속에서 콜로이드(colloid) 상태인 금속 잉크 물질, 투명 금속 산화물이 사용될 수 있다.
금속 물질의 구체적인 예로서는 리튬(Li), 마그네슘(Mg), 알루미늄(Al), 알루미늄-리튬(Al-Li), 칼슘(Ca), 마그네슘-인듐(Mg-In), 마그네슘-은(Mg-Ag), 플래티넘(Pt), 금(Au), 니켈(Ni), 구리(Cu), 바륨(Ba), 은(Ag), 인듐(In), 루테늄(Ru), 납(Pd), 로듐(Rh), 이리듐(Ir), 오스뮴(Os) 및 세슘(Cs) 중 적어도 어느 하나의 물질이 사용될 수 있다. 또한, 금속 물질로 탄소(C), 전도성 고분자 또는 이들의 조합이 사용될 수도 있다.
또한, 투명 금속 산화물은 ITO(Indium Tin Oxide), FTO(Fluorine-doped Tin Oxide), ATO(Antimony Tin Oxide) 및 AZO(Aluminum doped Zinc Oxide) 중 적어도 어느 하나의 물질을 포함할 수 있다. ITO는 일반적으로 양극을 형성하는 물질로 사용되지만, 인버티드 태양전지 구조에서는 ITO를 음극 형성의 재료로 사용하여, 투명한 음극을 형성할 수도 있다. 투명 금속산화물 전극의 경우, 졸 겔(sol-gel), 분무열분해(spray pyrolysis), 스퍼터링(sputtering), ALD(Atomic Layer Deposition) 또는 전자 빔 증착(e-beam evaporation) 공정을 적용하여 형성될 수 있다.
음극(110)은 화학기상증착(CVD; Chemical Vapor Deposition)과 같은 증착법을 이용하거나, 메탈 플레이크(flake) 또는 파티클(particle)에 바인더(binder)가 혼합되어 있는 페이스트 메탈 잉크를 프린팅하는 방식과 같은 도포법을 사용하여 형성될 수 있고, 전극을 형성할 수 있는 방법이면 이에 제한되지 않는다.
음극(110) 상에는 전하 생성 접합층(121), 박막형 발광층(141) 및 정공 주입/수송층(151)을 순차적으로 포함하는 적어도 하나 이상의 발광 유닛(EU1)을 포함한다.
전하 생성 접합층(121)은 p형 반도체층(121a) 및 n형 반도체층(121b)이 순차적으로 형성된 레이어-바이-레이어 구조로 형성되어 있는 pn 접합 구조를 가진다.
따라서, 전자들이 밴드 벤딩(band bending)으로 인하여 HOMO(highest occupied molecular orbital)로부터 LUMO(lowest unoccupied molecular orbital)로 터널링(tunnel)될 수 있다. 이 터널링 프로세스는 박막형 발광소자에 전하 캐리어(전자 또는 정공)를 공급하는데, 음극(110) 측에 있는 제1 전자 생성 접합층(121)의 경우 공급되는 전하 캐리어는 전자이다.
또한, 전하 생성 접합층(121)은 전하 캐리어를 공급한다는 점에서 전극(음극 및 양극) 사이에 금속을 함유하는 것과 유사한 효과를 나타낼 수 있다.
음극(110)에서부터 전자를 주입하는 것은 음극(121) 물질의 일함수에 결정적으로 의존한다. 음극(121)을 형성하기 전에 음극(121)을 세정하거나, 음극(121) 표면을 준비하는 것은 음극(121)의 일함수에 강력한 영향을 미칠 수 있고, 이로 인해 주입 장벽에도 강력한 영향을 미칠 수 있다.
전하 생성 접합층(121)은 박막형 발광소자의 전하 주입 특성을 음극(110)의 일함수(work function)로부터 분리하여 박막형 발광소자의 전하 주입 특성을 향상시킨다.
전하 생성 접합층(121)은 용액 공정을 이용하여 형성될 수 있다. 구체적으로 전하 생성 접합층(121)은 스핀 코팅(Spin-coating), 슬릿 다이 코팅(Slit dye coating), 잉크젯 프린팅(Ink-jet printing), 스프레이 코팅(spray coating) 및 딥 코팅(dip coating) 중 선택되는 어느 하나의 용액 공정을 이용하여 형성될 수 있다.
바람직하게는, 전하 생성 접합층(121)은 스핀 코팅을 이용하여 형성될 수 있고, 스핀 코팅은 용액을 일정량 떨어뜨리고 기판을 고속으로 회전시켜서 용액에 가해지는 원심력으로 코팅하는 방법이다.
전하 생성 접합층(121)은 용액 공정으로 형성되어 대면적 공정이 가능하고, 공정시간을 단축시킬 수 있으며, 상하부 전극 (양극 및 음극)의 반도체 특성에 대한 제한을 감소시킨다.
전하 생성 접합층(121)에 사용되는 p형 반도체층(121a) 및 n형 반도체층(121b)은 산화물 반도체를 이용하여 형성될 수 있다.
따라서, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 p형 반도체층(121a) 및 n형 반도체층(121b)을 산화물 반도체를 이용하여 형성함으로써, 산소 및 수분에 대한 내성을 향상시켜 소자의 수명을 향상시키기 위한 것이다.
전하 생성 접합층(121)에 사용되는 p형 반도체층(121a)는 산화구리(CuO) 또는 제1 도펀트가 도핑된 산화구리(CuO) 중 적어도 하나 이상을 포함할 수 있고, 제1 도펀트는 니켈(Ni), 구리(Cu), 리튬(Li) 및 아연(Zn) 중 적어도 하나 이상을 포함 수 있다.
제2 도펀트는 산화구리(CuO) 내에 0.1 atomic% 내지 50 atomic%를 포함할 수 있다.
제2 도펀트의 함유량이 0.1 atomic% 이하이면 너무 소량 첨가되어 효과를 나타내지 못하는 문제점이 있고, 50 atomic%를 초과하면 p형 반도체층의 특성이 저하되어, 전하 생성이 감소하는 문제점이 있다.
또한, p형 반도체층(121a)은 산화니켈(NiO) 또는 제2 도펀트로 도핑된 산화니켈(NiO) 중 적어도 하나 이상을 포함할 수 있고, 제2 도펀트는 Sn(주석), 구리(Cu), 리튬(Li) 및 아연(Zn) 중 적어도 하나 이상을 포함할 수 있다.
제2 도펀트는 산화니켈(NiO) 내에 0.1 atomic% 내지 50 atomic%를 포함할 수 있다.
제2 도펀트의 함유량이 0.1 atomic% 이하이면 너무 소량 첨가되어 효과를 나타내지 못하는 문제점이 있고, 50 atomic%를 초과하면 p형 반도체층의 특성이 저하되어, 전하 생성이 감소하는 문제점이 있다.
전하 생성 접합층(121)에 사용되는 n형 반도체층은 산화아연(ZnO) 또는 제3 도펀트가 도핑된 산화아연(ZnO) 중 적어도 하나 이상을 포함할 수 있고, 제3 도펀트는 세슘(Cs), 리튬(Li), 알루미늄(Al), 마그네슘(Mg), 인듐(In), 칼슘(Ca) 및 갈륨(Ga) 중 적어도 하나 이상을 포함할 수 있다.
제3 도펀트는 산화아연(ZnO) 내에 0.1 atomic% 내지 20 atomic%를 포함할 수 있다.
제3 도펀트의 함유량이 0.1 atomic% 이하이면 너무 소량 첨가되어 효과를 나타내지 못하는 문제점이 있고, 20 atomic%를 초과하면 p형 반도체층의 특성이 저하되어, 전하 생성이 감소하는 문제점 이 있다.
전하 생성 접합층(121)에 포함되는 산화니켈(NiO), 산화구리(CuO) 및 산화아연(ZnO)은 졸겔(Sol-gel) 또는 나노입자(Nanoparticle) 형태 중 적어도 하나의 방식으로 생성 될 수 있다.
또한, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층(121b)에 어닐링 처리를 한다.
어닐링 처리는 공기(Air) 또는 질소 (N2) 분위기하에서 진행될 수 있다. 그러나, 이에 제한되지 않고, 어닐링 처리는 공기(Air), 질소 (N2), 아르곤, 네온 또는 헬륨과 같은 희가스의 불활성 기체 분위기하 또는 감압하에서 진행될 수 있다.
n형 반도체층(121b)은 어닐링 처리 환경에 따라 전자 생성층 또는 전자 수송층으로의 역할을 할 수 있는데, 공기 분위기하에서 어닐링 처리를 진행하면 n형 반도체층(121b)은 전자 생성층으로의 역할을 할 수 있고, 질소 (N2) 분위기하에서 열처리를 진행하면 전자 수송층으로의 역할을 할 수 있다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층(121b)에 어닐링 처리를 진행함으로써, p형 반도체층(121a) 및 n형 반도체층(121b)의 계면의 산소 공공의 농도를 조절할 수 있다.
산소 공공은 박막 내에서 결함으로도 작용하여 정공 또는 전자를 트랩시킬 수 있으므로, p형 반도체층(121a) 및 n형 반도체층(121b)의 접합에서 생성된 전하 역시 산소 공공에 트랩될 수 있다.
그러나, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층(121b)에 어닐링 처리를 진행하면, 공기 중(대기중)에서의 열처리에 대하여 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면의 산소 공공에 산소가 침투하여 산소 공공을 채우게, 되어 산소 공공의 농도를 감소시키고, 전도도에 영향을 줄 수 있다.
또한, n형 반도체층(121b)에 공기 중(대기중)에서의 열처리를 진행하면 산소가 침투하여 산소 공공을 채우게 되어, 상대적으로 작은 결합 에너지(bonding energy)를 가지는 산소-수소(O-H) 결합이 분리면서 산소-수소(O-H)의 농도가 줄어들게 된다. 산소-수소(O-H) 농도 감소는 전자와 정공의 재결합 시, 트랩(trap)을 막아주는 역할을 한다.
보다 구체적으로, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층(121b)에 어닐링 처리를 진행하면, 산소 공공이 전하 트랩을 유도하여 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면의 산소-수소(O-H) 농도를 감소시켜, 전하 생성 접합층에서 생성된 전하의 트랩을 억제하는 효과가 있다.
또한, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층(121b)에 어닐링 처리를 진행하면, 공기 중(대기중)에서의 열처리에 대하여 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면에서의 p형 반도체층(121a)의 특정 반도체의 농도 비율을 선택적으로 증가시킬 수 있다.
전하 생성 접합층(121)은 내부 형성된 금속-산소(M-O)가 증가하여 전하 생성에 기여하게 되는데, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층(121b)에 어닐링 처리를 진행함으로써, p형 반도체층(121a) 및 n형 반도체층(121b)의 계면에서의 p형 반도체층(121a)의 비율을 증가시켜, p형 반도체층(121a) 및 n형 반도체층(121b)의 계면에서의 금속-산소(M-O) 농도, 예를 들면 Cu-O의 농도가 증가됨으로, 전하 생성 접합층(121)의 전하 생성 효율을 보다 향상시킬 수 있다.
어닐링 처리의 온도는 160℃ 내지 250℃일 수 있고, 어닐링 처리의 온도가 160℃ 미만이면, 전기적 특성이 저하되는 문제가 있고, 250℃를 초과하면 하부 박막이 열화되는 문제가 있다.
어닐링 처리는 공기(Air) 또는 질소(N2) 분위기에서 진행될 수 있고, 어닐링 처리는 핫플레이트(Hot plate), 퍼니스 어닐링(furnace annealing) 또는 급속 가열 어닐링(rapid thermal annealing; RTA)일 수 있다. 급속 가열 어닐링은 가열된 기체를 이용하는 GRTA(Gas Rapid Thermal Anneal) 법 또는 램프광을 이용하는 LRTA(Lamp Rapid Thermal Anneal)법을 포함할 수 있다.
바람직하게, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 핫플레이트(Hot plate)를 원하는 온도로 셋팅하여 약 20분동안 예열한 다음, 열처리를 진행할 수 있다.
발광소자는 금속의 일함수에 의존하여 전하 주입 특성을 갖게 되고, p형 반도체층(121a) 또는 n형 반도체층(121b) 중 하나만 포함하는 단일의 전하 생성 전합층(121)을 포함하는 발광소자의 경우, 상/하부 전극의 일함수로 인한 에너지 장벽으로 인해 전하의 주입이 원활하지 않다는 문제점이 발생하게 된다.
그러나, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 전하 생성 접합층(121)을 포함함으로써, p형 반도체층(121a) 및 n형 반도체층(121b)의 계면에서 전하가 생성되므로, 서로 다른 일함수를 가지는 금속을 전극으로 사용하더라도 그에 대한 영향을 받지 않는다. 따라서, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 전하 생성 접합층(121)에 의해 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면에서 전하 생성이 일어나므로 전하 생성 및 주입이 안정화될 수 있다.
p형 반도체층(121a)의 두께는 1nm 내지 50nm일 수 있고, p형 반도체층(121a)의 두께가 1nm 미만이면 전하가 생성되지 않고 터널링하게 되는 문제가 있고, 50nm를 초과하면 소자의 두께가 증가하여 경로(pathway)가 많아져 특성이 감소하고, 저항이 커질 수 있는 문제가 있다.
n형 반도체층(121b)의 두께는 1nm 내지 50nm일 수 있고, n형 반도체층(121b)의 두께가 1nm 미만이면 전하가 생성되지 않는 문제가 있고, 50nm를 초과하면 소자의 두께가 증가하여 경로(pathway)가 많아져 특성이 감소하고, 저항이 커질 수 있는 문제가 있다.
바람직하게는 n형 반도체층(121b)의 두께는 15nm일 수 있고, n형 반도체층(121b)의 두께가 15nm일 때, 전하가 잘 생성되고 박막형 발광다이오드의 특성이 우수한 효과가 있다.
보다 구체적으로, 양극(160)에서 들어오는 정공의 양은 정해져 있으나, n형 반도체층(121b)의 두께를 15 nm로 최소화할 시, 생성된 전자들이 이동하는 거리가 짧아져 트랩(trap)을 최소화 할 수 있어, 효율적인 엑시톤(Exciton)들이 생성될 수 있다. 따라서, 박막형 발광다이오드의 특성이 우수해질 수 있다.
p형 반도체층(121a) 및 n형 반도체층(121b)의 두께비는 1:1 내지 1:5일 수 있다.
p형 반도체층(121a) 및 n형 반도체층(121b)의 두께비가 전술한 범위를 가짐으로써, 정공 및 전자의 균형을 맞출 수 있어, 박막형 발광다이오드의 특성이 개선되는 효과가 있다.
전하 생성 접합층(121) 상에 형성되는 전자 주입/수송층(131)은 음극(110)에서 발생된 전자를 박막형 발광층(141)으로 이동시켜 소자의 높은 효율을 위해 추가되는 층으로서, 음극(110)과 박막형 발광층(141) 사이에 형성될 수 있다.
전자 주입/수송층(131)은 TiO2, ZnO, SiO2, SnO2, WO3, Ta2O3, BaTiO3, BaZrO3, ZrO2, HfO2, Al2O3, Y2O3, ZrSiO4, SnO2, TPBI 및 TAZ 중 적어도 어느 하나의 물질을 포함할 수 있다.
전자 주입/수송층(131)은 하나의 층으로 형성될 수 도 있고, 전자 주입층(131)과 전자 수송층이 별개의 층으로 제공되거나, 이 중 하나의 층만이 제공될 수 도 있다.
박막형 발광층(141)은 양극(150)에서 주입된 홀과 음극(110)에서 주입된 전자가 만나 엑시톤(exciton)을 형성하고, 이때 형성된 엑시톤이 특정한 파장을 갖는 빛을 발생시키는 발광층으로 사용될 수 있다.
박막형 발광층(141)은 양자점(Quantum dot), 유기화합물(Organic compound)층, 산화층(oxide layer), 질화층(nitride layer), 반도체층(semiconductor layer), 유기화합물층(organic compound layer), 무기화합물층(inorganic compound layer), 인광층(phosphor layer) 및 염료층(dye layer) 중 어느 하나를 포함할 수 있다.
바람직하게는, 박막형 발광층(141)은 양자점(Quantum dot)을 포함하는 양자점 발광층 또는 유기화합물을 포함하는 유기 발광층일 수 있고, 더욱 바람직하게는, 박막형 발광층(141)은 양자점(Quantum dot)을 포함하는 양자점 발과층일 수 있다.
양자점 발광층은 II-VI족 반도체 화합물, III-V족 반도체 화합물, IV-VI족 반도체 화합물, IV족 원소 또는 화합물 및 이들의 조합으로 이루어진 군에서 선택되는 적어도 하나 이상의 반도체 물질을 사용할 수 있다.
II-VI족 반도체 화합물은 CdSe, CdS, ZnS, CdTe, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물 및 CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe, 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택되는 적어도 하나 이상의 물질이 사용될 수 있다.
III-V족 반도체 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택되는 적어도 하나 이상의 물질이 사용될 수 있다.
IV-VI족 반도체 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물 및 SnPbSSe, SnPbSeTe, SnPbSTe, 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택되는 적어도 하나 이상의 물질이 사용될 수 있다.
IV족 원소 또는 화합물은 Si, Ge, 및 이들의 혼합물로 이루어진 군에서 선택되는 원소 화합물 및 SiC, SiGe, 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물로 이루어진 군에서 선택되는 적어도 하나 이상의 물질이 사용될 수 있다.
바람직하게는, 양자점 발광층은 CdSe/CdS/ZnS이 사용될 수 있다.
박막형 발광층(141)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting)을 이용하여 형성될 수 있다.
정공 주입/수송층(151)은 정공을 박막형 발광층(141)으로 이동 및 주입시키는 층으로서, 유기 물질 또는 무기 물질을 이용하여 진공 증착 공정 또는 용액공정에 의해 형성될 수 있다.
정공 주입/수송층(151)은 하나의 층으로 형성될 수 도 있고, 정공 주입층과 정공 수송층이 별개의 층으로 제공되거나, 이 중 하나의 층만이 제공될 수 있다.
정공 주입/수송층(151)은 정공이 박막형 발광층(141)으로 효과적으로 전달되게 하고, 박막형 발광층(141)에서 정공과 전자의 밀도가 균형을 이루도록 하여 발광효율이 높일 수 있다.
또한, 음극(110)에서 박막형 발광층(141)으로 주입된 전자가 정공 주입/수송층 (141) 및 박막형 발광층(141) 계면에 존재하는 에너지 장벽에 의해 박막형 발광층(141)에 갇히게 되어 전자와 정공의 재결합 확률이 높아지므로 발광 효율이 향상된다.
실시예에 따라, 정공 주입/수송층(151)은 박막형 발광층(141)과 전하 생성 접합층(121) 또는 보조 전하 생성 접합층 사이에 형성되어 전하 생성 접합층(121) 또는 보조 전하 생성 접합층의 효과를 더욱 향상시킬 수 있다.
정공 주입/수송층(151)은 정공 수송 및 주입을 위한 층은 PEDOT:PSS로 형성될 수 있고, PEDOT:PSS에 텅스텐 옥사이드, 그라핀 옥사이드(GO), CNT, 몰리브덴 옥사이드(MoOx), 바나듐 옥사이드(V2O5), 니켈 옥사이드(NiOx)와 같은 첨가물을 혼합하여 형성될 수 있으나, 이제 제한되지 않고, 다양한 유기 물질 또는 무기 물질로 형성될 수 있다.
발광 유닛(EU1) 상에 보조 전하 생성 접합층을 더 포함할 수 있다. 따라서, 보조 전하 생성 접합층은 양극(150) 하부에 형성될 수 있고, 보조 전하 생성 접합층은 p형 반도체층 및 n형 반도체층이 순차적으로 형성된 레이어-바이-레이어 구조로 형성되어 있는 pn 접합 구조를 가질 수 있다.
실시예에 따라, 보조 전하 생성 접합층은 전하 생성 접합층(121)과 동일한 물질 및 동일한 공정으로 형성될 수 있다.
따라서, 밴드벤딩(band bending)으로 인하여 전자들이 HOMO(highest occupied molecular orbital)로부터 LUMO(lowest unoccupied molecular orbital)로 터널링(tunnel) 할 수 있도록 한다. 이 터널링 프로세스는 박막형 발광소자에 전하 캐리어(전자 또는 정공)를 공급하는데, 양극(150) 측에 있는 제2 전하생성층의 경우 공급되는 전하 캐리어는 정공이다.
또한, 보조 전하 생성 접합층은 전하 캐리어를 공급한다는 점에서 전극(음극 및 양극) 사이에 금속을 함유하는 것과 유사한 효과를 나타낼 수 있다.
양극(150)에서부터 정공을 주입하는 것은 양극 물질의 일함수에 결정적으로 의존한다. 양극(150)을 형성하기 전에 양극(150)을 세정하거나, 양극(150) 표면을 준비하는 것은 양극(150)의 일함수에 강력한 영향을 미칠 수 있어, 주입 장벽에도 강력한 영향을 미칠 수 있다.
그러나, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 보조 전하 생성 접합층은 박막형 발광소자의 전하 주입 특성을 양극(150)의 일함수(work function)로부터 분리하여 박막형 발광소자의 전하 주입 특성을 향상시킬 수 있다.
또한, 보조 전하 생성 접합층(150)은 양극 방향에 형성된 n형 반도체층과 박막형 발광층(141) 쪽에 형성된 p형 반도체층을 포함하여 전하 수송을 위한 정공과 전자 수송 간 전환이 가능해지게 한다.
보조 전하 생성 접합층은 용액 공정을 이용하여 형성될 수 있다. 구체적으로 보조 전하 생성 접합층은 스핀 코팅(Spin-coating), 슬릿 다이 코팅(Slit dye coating), 잉크젯 프린팅(Ink-jet printing), 스프레이 코팅(spray coating) 및 딥 코팅(dip coating) 중 선택되는 어느 하나의 용액 공정을 이용하여 형성될 수 있다.
발광소자는 금속의 일함수에 의존하여 전하 주입 특성을 갖게 되고, p형 반도체층 또는 n형 반도체층 중 하나만 포함하는 단일의 전하 주입층을 포함하는 발광소자의 경우, 상/하부 전극의 일함수로 인한 에너지 장벽으로 인해 전하의 주입이 원활하지 않다는 문제점이 발생하게 된다.
그러나, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 보조 전하 생성 접합층을 형성하면, p형 반도체층 및 n형 반도체층의 계면에서 전하가 생성되므로, 서로 다른 일함수를 가지는 금속을 전극으로 사용하더라도 그에 대한 영향을 받지 않는다. 즉, 본 발명의 일 실시예에 따른 제21 전하 생성 접합층에 의해 p형 반도체층 및 n형 반도체층의 계면에서 전하 생성이 일어나므로 전하 생성 및 주입이 안정화될 수 있다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 발광 유닛은 1번 내지 5번 반복 적층될 수 있다. 따라서, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 텐덤 구조로 형성될 수 있고, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 텐덤 구조에 대해서는 도 2에서 상세히 설명하기로 한다.
발광 유닛(EU1) 상에는 양극(150)을 포함한다.
양극(150)은 소자에 정공을 제공하는 전극으로서, 투과형 전극, 반사형 전극, 금속 페이스트 또는 소정의 액체 속에서 콜로이드 상태인 금속 잉크 물질을 스크린 인쇄와 같은 용액공정을 통하여 형성될 수 있다.
투과형 전극 물질로는 투명하고 전도성이 우수한 산화인듐주석(ITO), 산화인듐아연(IZO), 산화주석(SnO2), 산화아연(ZnO), 금속산화물/금속/금속산화물 다중층, 그래핀 (graphene) 및 카본 나노 튜브 (carbon nano tube) 중 적어도 어느 하나일 수 있다.
반사형 전극 물질로는 마그네슘(Mg), 알루미늄(Al), 은(Ag), Ag/ITO, Ag/IZO, 알루미늄-리튬(Al-Li), 칼슘(Ca), 마그네슘-인듐(Mg-In) 및 마그네슘-은(Mg-Ag) 중 적어도 어느 하나일 수 있다.
금속 페이스트는 은 페이스트(Ag paste), 알루미늄 페이스트(Al paste), 금 페이스트(Au paste) 및 구리 페이스트(Cu paste) 물질 중 적어도 어느 하나이거나 합금의 형태일 수 있다.
금속 잉크 물질은, 은(Ag) 잉크, 알루미늄(Al) 잉크, 금(Au) 잉크, 칼슘(Ca) 잉크, 마그네슘(Mg) 잉크, 리튬(Li) 잉크 및 세슘(Cs) 잉크 중 적어도 어느 하나일 수 있고, 금속 잉크 물질에 포함된 금속 물질은 용액 내부에서 이온화된 상태일 수 있다.
양극(150)은 기판 상에 종래에 잘 알려진 화학기상증착(CVD; Chemical Vapor Deposition)과 같은 증착법을 이용하거나, 메탈 플레이크(flake) 내지 파티클(particle)이 바인더(binder)와 혼합된 페이스트 메탈 잉크를 프린팅하는 방식의 도포법과 같은 방법을 사용하여 형성할 수 있고, 전극을 형성할 수 있는 방법이면 이에 제한되지 않고 사용할 수 있다.
도 1b는 본 발명의 다른 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자를 도시한 도면이다.
본 발명의 다른 실시예에 따른 박막형 발광소자는 음극(110), 음극(110) 상에 형성되는 반사층(170), 반사층 상에 형성되고, 전하 생성 접합층(121), 전자 주입/수송층(131), 박막형 발광층(141) 및 정공 주입/수송층(151)을 순차적으로 포함하는 적어도 하나 이상의 발광 유닛(EU1), 적어도 하나 이상의 발광유닛(EU1) 상에 형성되는 양극(150) 및 양극(150) 상에 형성되는 굴절률 보상층(180)을 포함한다.
음극(110)은 소자에 전자를 제공하는 전극으로서, 금속 물질, 이온화된 금속 물질, 합금 물질, 소정의 액체 속에서 콜로이드(colloid) 상태인 금속 잉크 물질, 투명 금속 산화물이 사용될 수 있다.
음극(110) 상에 형성되는 반사층(170)을 포함하고, 반사층(170)은 음극(110)에서의 반사가 용이하게 이루어지도록 하며, 반사층(170)은 은(Ag), 알루미늄(Al), 금(Au), 칼슘(Ca), 마그네슘(Mg), 리튬(Li), 니켈(Ni), 백금(Pt), 구리(Cu) 및 세슘(Cs) 중 적어도 어느 하나를 포함할 수 있다.
반사층(170) 상에는 전하 생성 접합층(121), 박막형 발광층(141) 및 정공 주입/수송층(151)을 순차적으로 포함하는 적어도 하나 이상의 발광 유닛(EU1)을 포함한다.
전하 생성 접합층(121)은 p형 반도체층(121a) 및 n형 반도체층(121b)이 순차적으로 형성된 레이어-바이-레이어 구조로 형성되어 있는 pn 접합 구조를 가질 수 있다.
따라서, 전자들이 밴드 벤딩(band bending)으로 인하여 HOMO(highest occupied molecular orbital)로부터 LUMO(lowest unoccupied molecular orbital)로 터널링(tunnel)될 수 있다. 이 터널링 프로세스는 박막형 발광소자에 전하 캐리어(전자 또는 정공)를 공급하는데, 음극 측에 있는 제1 전자 생성 접합층(121)의 경우 공급되는 전하 캐리어는 전자이다.
또한, n형 반도체층(121b)은 어닐링 처리하여 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면의 산소 공공의 농도를 조절한다.
어닐링 처리는 공기(Air) 또는 질소(N2) 분위기에서 진행될 수 있다.
n형 반도체층(121b)에 어닐링 처리를 진행하면, 공기 중(대기중) 열처리에 대하여 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면의 산소 공공의 농도를 감소시킬 수 있다.
또한, n형 반도체층(121b)에 어닐링 처리를 진행하면, 전하 트랩을 유도하는 산소 공공이 감소하는데 이는 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면의 산소-수소(O-H) 농도를 감소시켜, 생성된 전하가 재트랩되는 것을 방지하는 효과가 있다.
금속-산소(M-O) 농도를 증가시켜, 전하 생성 효율을 향상시킬 수 있고, 금속-산소(M-O)는 반도체 특성 개선에 의해 전하 생성에 기여한다.
또한, 어닐링 처리는, p형 반도체층(121a) 및 n형 반도체층(121b)의 계면에서의 p형 반도체층(121a)의 비율을 증가시킬 수 있다.
n형 반도체층(121b)에 어닐링 처리를 진행하면, 산소가 침투하여 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면에서의 p형 반도체층(121a)의 비율을 증가시킬 수 있다.
예를 들면, p형 반도체층(121a)으로 산화구리(CuO)를 사용하는 경우, n형 반도체층(121b)에 어닐링 처리를 진행하면, 산소가 침투하여 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면에서의 Cu-O 결합을 증가시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 박막형 발광소자는 p형 반도체층(121a) 표면의 조도(roughness)를 감소시킬 수 있다.
p형 반도체층(121a)은 박막이 형성되면서, p형 반도체층(121a)의 표면에 조도가 생성되나, p형 반도체층(121a)의 표면 조도가 증가하게 되면 전기장이 균일하게 걸리지 않아, 소자의 구동 안정성을 감소시키거나, 소자의 수명을 감소시킬 수 있다.
그러나, 본 발명의 일 실시예에 따른 박막형 발광소자는 p형 반도체층(121a) 상에 2개의 층인 p형 반도체층(121a)과 전자 주입/수송층(131)을 형성함으로써, p형 반도체층(121a)으로 인해 증가된 조도를 감소시켜, 소자의 구동을 안정화시키는 동시에, 소자의 수명을 향상시킬 수 있다.
실시예에 따라, 본 발명의 일 실시예에 따른 박막형 발광소자는 p형 반도체층(121a) 상에 복수(다층)의 n형 반도체층(121b)을 형성함으로써, p형 반도체층(121a)으로 인해 증가된 조도를 감소시켜, 소자의 구동을 안정화시키는 동시에, 소자의 수명을 향상시킬 수 있다.
양극(150)은 소자에 정공을 제공하는 전극으로서, 금속 물질, 이온화된 금속 물질, 합금 물질, 소정의 액체 속에서 콜로이드(colloid) 상태인 금속 잉크 물질, 투명 금속 산화물이 사용될 수 있다.
양극(150) 상에 형성되는 굴절률 보상층(180)을 포함하고, 굴절률 보상층(180)은 양극(150)과 공기 사이의 굴절률을 조절하기 위해 사용되며, 굴절률 보상층(180)은 SiO, SiO2, Al2O3, BaO, MgO, HfO2, ZrO2, CaO2, SrO2, Y2O3, Si3N3 및 AlN 중 적어도 어느 하나를 포함할 수 있다.
박막형 발광층(141)에서 형성된 빛은 고 굴절률을 가지는 양극(150)을 거친 다음, 저 굴절률을 갖는 과 공기와 굴절률 보상층(180)을 통과하여 최종적으로 빛이 효과적으로 방출된다.
굴절률 보상층(180)의 굴절률 값은 0.5 내지 4를 가지고, 굴절률 보상층(180)의 굴절률 값이 0.5 미만이면 양극(150)과의 굴절률 차이가 너무 커 굴절률 보상 역할을 하지 못하는 문제가 있고, 4를 초과하면 공기와의 굴절률 차이가 너무 커 굴절률 보상 역할을 하지 못하는 문제가 있다.
도 2는 본 발명의 일 실시예에 따른 박막형 발광소자의 텐덤구조를 도시한 도면이다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 텐덤 구조의 박막형 발광소자는 도 1a 또는 1b와 동일한 구성요소를 포함함으로써, 중복되는 구성요소에 대한 상세한 설명은 제외하기로 한다.
도 2에서는 2개의 발광 유닛을 포함하는 텐덤 구조의 박막형 발광소자에 대해 설명하고 있으나, 발광 유닛의 수는 이에 제한되지 않는다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 텐덤 구조의 박막형 발광소자는 음극(110), 음극(110) 상에 형성되고, 전하 생성 접합층(121, 122), 전자 주입/수송층(131, 132), 박막형 발광층(141, 142) 및 정공 주입/수송층(151, 152)을 순차적으로 포함하는 적어도 하나 이상의 발광 유닛(EU1, EU2) 및 적어도 하나 이상의 발광유닛(EU1, EU2) 상에 형성되는 양극(150)을 포함한다.
적어도 하나 이상의 발광 유닛(EU1, EU2)은 제1 전하 생성 접합층(121), 제1 전자 주입/수송층(131), 제1 박막형 발광층(141) 및 제1 정공 주입/수송층(151)을 순차적으로 포함하는 제1 발광 유닛(EU1) 및 제2 전하 생성 접합층(122), 제2 전자 주입/수송층(132), 제2 박막형 발광층(142) 및 제2 정공 주입/수송층(152)을 순차적으로 포함하는 제2 발광 유닛(EU1)을 포함한다.
발광 유닛(EU1, EU2)의 적층 수는 특별히 제한되지는 않으나, 발광 유닛(EU1, EU2)은 1번 내지 5번 반복 적층되는 것이 바람직하다.
적어도 하나 이상의 발광 유닛(EU1, EU2)이 5번 이상 반복 적층되면, 동일색을 반복 적층하여 발광효율을 향상시킬 수 있고, 다양한 색을 적층하여 백색을 발광하는 소지를 만들 수 있다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 텐덤 구조의 박막형 발광소자는 복수 적층된 발광 유닛(EU1, EU2)을 포함하는 텐덤(Tandem) 구조로 형성되어, 저비용으로 고성능을 갖는 박막형 발광소자로 제작될 수 있다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 전하 생성 접합층으로 포함하는 박막형 발광소자의 제조 방법을 도시한 흐름도이다.
도 3a 및 도 3b에 도시된 본 발명의 일 실시예에 따른 전하 생성 접합층으로 포함하는 박막형 발광소자의 제조 방법은 도 1a에 도시된 본 발명의 일 실시예에 따른 전하 생성 접합층으로 포함하는 박막형 발광소자과 동일한 구성요소를 포함하고 있으므로, 동일한 구성 요소에 대해서는 생략하기로 한다.
또한, 본 발명의 다른 실시예에 따른 전하 생성 접합층으로 포함하는 박막형 발광소자(도 1b) 및 본 발명의 일 실시예에 따른 전하 생성 접합층으로 포함하는 텐덤 구조의 박막형 발광소자(도 2)는 도 3a 및 도 3b에 도시된 본 발명의 일 실시예에 따른 전하 생성 접합층으로 포함하는 박막형 발광소자의 제조 방법의 순서를 조절하여 동일한 방법으로 제조될 수 있다.
본 발명의 일 실시예에 따른 전하 생성 접합층으로 포함하는 박막형 발광소자는 기판 상에 음극을 형성하는 단계(S110), 음극 상에 적어도 하나 이상의 발광 유닛을 형성하는 단계(S120) 및 적어도 하나 이상의 발광 유닛 상에 양극을 형성하는 단계(S130)를 포함한다.
또한, 적어도 하나 이상의 발광 유닛을 형성하는 단계(S120)는 음극 상에 전하 생성 접합층을 형성하는 단계(S121), 전하 생성 접합층 상에 전자 주입/수송층을 형성하는 단계(S122), 전자 주입/수송층 상에 박막형 발광층을 형성하는 단계(S123) 및 박막형 발광층 상에 정공 주입/수송층을 형성하는 단계(S124)를 포함한다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 제조방법은 단계 S110에서, 기판 상에 음극을 형성한다.
이후, 단계 S120에서, 음극 상에 전하 생성 접합층을 형성한다.
음극은 자체가 기판 및 전극으로 사용되거나, 기판 상에 음극 형성하기 위한 물질을 이용하여 형성될 수 있다.
기판은 발광 소자를 형성하기 위한 베이스 기판으로서, 당 분야에서 사용하는 기판으로서 그 재질을 특별하게 한정하는 것은 아니나, 실리콘, 유리, 플라스틱 또는 금속 호일(foil)과 같은 다양한 재질을 사용할 수 있다.
음극은 소자에 전자를 제공하는 전극으로서, 금속 물질, 이온화된 금속 물질, 합금 물질, 소정의 액체 속에서 콜로이드(colloid) 상태인 금속 잉크 물질, 투명 금속 산화물이 사용될 수 있다.
음극은 화학기상증착(CVD; Chemical Vapor Deposition)과 같은 증착법을 이용하거나, 메탈 플레이크(flake) 또는 파티클(particle)에 바인더(binder)가 혼합되어 있는 페이스트 메탈 잉크를 프린팅하는 방식과 같은 도포법을 사용하여 형성될 수 있고, 전극을 형성할 수 있는 방법이면 이에 제한되지 않는다.
단계 S120은 음극 상에 전하 생성 접합층을 형성하는 단계(S121), 전하 생성 접합층 상에 전자 주입/수송층을 형성하는 단계(S122), 전자 주입/수송층 상에 박막형 발광층을 형성하는 단계(S123) 및 박막형 발광층 상에 정공 주입/수송층을 형성하는 단계(S124)를 포함한다.
단계 S121에서, 음극 상에 전하 생성 접합층을 형성한다.
전하 생성 접합층은 p형 반도체층 및 n형 반도체층이 형성된 레이어-바이-레이어 구조이고, 전하 생성 접합층은 용액 공정을 이용하여 형성될 수 있다.
보다 구체적으로, 단계 S121는 음극 상에 p형 반도체층을 형성하는 단계, p형 반도체층 상에 n형 반도체층을 형성하는 단계 및 n형 반도체층을 어닐링 처리하는 단계를 포함한다.
p형 반도체층 및 n형 반도체층은 용액 공정을 이용하여 형성될 수 있고, 따라서 대면적 공정이 가능하며, 공정시간을 단축시킬 수 있고, 상하부 전극 (양극 및 음극)의 반도체 특성에 대한 제한을 감소시킨다.
구체적으로, p형 반도체층 및 n형 반도체층은 스핀 코팅(Spin-coating), 슬릿 다이 코팅(Slit dye coating), 잉크젯 프린팅(Ink-jet printing), 스프레이 코팅(spray coating) 및 딥 코팅(dip coating) 중 선택되는 어느 하나의 용액 공정을 이용하여 형성될 수 있다.
바람직하게는, p형 반도체층 및 n형 반도체층은 스핀 코팅을 이용하여 형성될 수 있고, 스핀 코팅은 용액을 일정량 떨어뜨리고 기판을 고속으로 회전시켜서 용액에 가해지는 원심력으로 코팅하는 방법이다.
전하 생성 접합층(p형 반도체층 및 n형 반도체층)은 용액 공정으로 형성되어 대면적 공정이 가능하고, 공정시간을 단축시킬 수 있으며, 상하부 전극 (양극 및 음극)의 반도체 특성에 대한 제한을 감소시킨다.
또한, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 제조 방법은 n형 반도체층(121b)에 어닐링 처리를 진행한다.
어닐링 처리는 공기(Air) 또는 질소 (N2) 분위기하에서 진행될 수 있다. 그러나, 이에 제한되지 않고, 어닐링 처리는 공기(Air), 질소 (N2), 아르곤, 네온 또는 헬륨과 같은 희가스의 불활성 기체 분위기하 또는 감압하에서 진행될 수 있다.
n형 반도체층에 어닐링 처리를 진행함으로써, p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 조절하고, 보다 구체적으로, n형 반도체층에 어닐링 처리를 진행하면, 공기 중(대기중) 열처리에 의해 p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 감소시킬 수 있다.
또한, n형 반도체층(121b)에 진행되는 어닐링 처리는 전하 생성 접합층을 탈수화(dehydration) 또는 탈수소화(dehydrogenation)시킬 수 있고, 탈수화 또는 탈수소화는 H2뿐만 아니라, H, OH 등을 제거하는 것을 의미한다.
보다 구체적으로, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 제조 방법은 n형 반도체층에 어닐링 처리를 진행하면, 산소 공공이 전하 트랩을 유도하여 p형 반도체층 및 n형 반도체층의 계면의 산소-수소(O-H) 농도를 감소시켜, 생성된 전하가 재트랩되는 것을 억제하는 효과가 있다.
따라서, 탈수화 또는 탈수소화에 의해 과잉의 수소(물이나 수산기를 포함함)를 제거하여, 전하 생성 접합층의 구조를 가지런하게 하고, 에너지 갭 중의 불순물 준위를 저감시킬 수 있다.
또한, n형 반도체층(121b)에 어닐링 처리를 진행하면, 산소가 침투하여 p형 반도체층 및 n형 반도체층의 계면에서의 p형 반도체층의 비율을 증가시킬 수 있다.
전하 생성 접합층은 내부 형성된 금속-산소(M-O)가 반도체 특성이 개선되어 전하 생성에 기여하게 되는데, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층에 어닐링 처리를 진행함으로써, p형 반도체층 및 n형 반도체층의 계면에서의 p형 반도체층의 비율을 증가시켜, p형 반도체층 및 n형 반도체층의 계면에서의 금속-산소(M-O) 농도, 예를 들면 Cu-O의 농도가 증가됨으로, 전하 생성 접합층(121)의 전하 생성 효율을 보다 향상시킬 수 있다.
어닐링 처리의 온도는 160℃ 내지 250℃일 수 있고, 어닐링 처리의 온도가 160℃ 미만이면, 저항이 증가하는 문제가 있고, 250℃를 초과하면 하부 박막이 열화되는 문제가 있다.
어닐링 처리는 공기(Air) 또는 질소(N2) 분위기에서 진행될 수 있고, 어닐링 처리는 핫플레이트(Hot plate), 퍼니스 어닐링(furnace annealing) 또는 급속 가열 어닐링(rapid thermal annealing; RTA)일 수 있다. 급속 가열 어닐링은 가열된 기체를 이용하는 GRTA(Gas Rapid Thermal Anneal) 법 또는 램프광을 이용하는 LRTA(Lamp Rapid Thermal Anneal)법을 포함할 수 있다.
바람직하게, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 제조 방법은 핫플레이트(Hot plate)를 원하는 온도로 셋팅하여 약 20분동안 예열한 다음, 열처리를 진행할 수 있다.
전하 생성 접합층에 사용되는 p형 반도체층 및 n형 반도체층은 산화물 반도체를 이용하여 형성될 수 있고, p형 반도체층 및 n형 반도체층을 산화물 반도체를 이용하여 형성함으로써, 산소 및 수분에 대한 내성을 향상시켜 소자의 수명을 향상시킬 수 있다.
이후, 단계 S122에서, 전하 생성 접합층 상에 전자 주입/수송층을 형성한다.
전자 주입/수송층은 TiO2, ZnO, SiO2, SnO2, WO3, Ta2O3, BaTiO3, BaZrO3, ZrO2, HfO2, Al2O3, Y2O3, ZrSiO4, SnO2, TPBI 및 TAZ 중 적어도 어느 하나의 물질을 포함할 수 있다.
전자 주입/수송층은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 어느 하나를 이용하여 형성될 수 있다.
이후, 단계 S123에서, 박막형 발광층을 형성한다.
박막형 발광층은 양자점 발광층 또는 유기 발광층일 수 있으나, 바람직하게는, 박막형 발광층은 양자점 발광층일 수 있다.
양자점 발광층은 II-VI족 반도체 화합물, III-V족 반도체 화합물, IV-VI족 반도체 화합물, IV족 원소 또는 화합물 및 이들의 조합으로 이루어진 군에서 선택되는 적어도 하나 이상의 반도체 물질을 사용할 수 있다.
박막형 발광층은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting)을 이용하여 형성될 수 있다.
이후, 단계 S124에서 박막형 발광층 상에 정공 주입/수송층을 형성한다.
정공 주입/수송층은 정공 수송 및 주입을 위한 층은 PEDOT:PSS로 형성될 수 있고, PEDOT:PSS에 텅스텐 옥사이드, 그라핀 옥사이드(GO), CNT, 몰리브덴 옥사이드(MoOx), 바나듐 옥사이드(V2O5), 니켈 옥사이드(NiOx)와 같은 첨가물을 혼합하여 형성될 수 있으나, 이제 제한되지 않고, 다양한 유기 물질 또는 무기 물질로 형성될 수 있다.
정공 주입/수송층은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 어느 하나를 이용하여 형성될 수 있다.
마지막으로, 단계 S130에서 적어도 하나 이상의 발광 유닛 상에 양극을 형성한다.
양극은 소자에 정공을 제공하는 전극으로서, 투과형 전극, 반사형 전극, 금속 페이스트 또는 소정의 액체 속에서 콜로이드 상태인 금속 잉크 물질을 스크린 인쇄와 같은 용액공정을 통하여 형성될 수 있다.
양극은 기판 상에 종래에 잘 알려진 화학기상증착(CVD; Chemical Vapor Deposition)과 같은 증착법을 이용하거나, 메탈 플레이크(flake) 내지 파티클(particle)이 바인더(binder)와 혼합된 페이스트 메탈 잉크를 프린팅하는 방식의 도포법과 같은 방법을 사용하여 형성할 수 있고, 전극을 형성할 수 있는 방법이면 이에 제한되지 않고 사용할 수 있다.
실시예에 따라, S120을 진행한 다음, 적어도 하나 이상의 발광 유닛 상에 서브 전하 생성 접합층을 형성하는 단계를 더 포함할 수 있다.
서브 전하 생성 접합층의 제조 방법은 앞서 전술한 전하 생성 접합층과 종일한 물질 및 방법을 이용하여 제조 될 수 있다.
서브 전하 생성 접합층은 p형 반도체층 및 n형 반도체층이 형성된 레이어-바이-레이어 구조이고, 전하 생성 접합층은 용액 공정을 이용하여 형성될 수 있다.
서브 전하 생성 접합층은 용액 공정을 이용하여 형성될 수 있고, 따라서 대면적 공정이 가능하며, 공정시간을 단축시킬 수 있고, 상하부 전극 (양극 및 음극)의 반도체 특성에 대한 제한을 감소시킨다.
구체적으로 p형 반도체층 및 n형 반도체층은 스핀 코팅(Spin-coating), 슬릿 다이 코팅(Slit dye coating), 잉크젯 프린팅(Ink-jet printing), 스프레이 코팅(spray coating) 및 딥 코팅(dip coating) 중 선택되는 어느 하나의 용액 공정을 이용하여 형성될 수 있다.
바람직하게는, p형 반도체층 및 n형 반도체층은 스핀 코팅을 이용하여 형성될 수 있고, 스핀 코팅은 용액을 일정량 떨어뜨리고 기판을 고속으로 회전시켜서 용액에 가해지는 원심력으로 코팅하는 방법이다.
서브 전하 생성 접합층(p형 반도체층 및 n형 반도체층)은 용액 공정으로 형성되어 대면적 공정이 가능하고, 공정시간을 단축시킬 수 있으며, 상하부 전극 (양극 및 음극)의 반도체 특성에 대한 제한을 감소시킨다.
또한, n형 반도체층(121b)에 어닐링 처리를 진행할 수 있고, 어닐링 처리는 공기(Air) 또는 질소 (N2) 분위기하에서 진행될 수 있다. 그러나, 이에 제한되지 않고, 어닐링 처리는 공기(Air), 질소 (N2), 아르곤, 네온 또는 헬륨과 같은 희가스의 불활성 기체 분위기하 또는 감압하에서 진행될 수 있다.
어닐링 처리는 공기(Air) 또는 질소(N2) 분위기에서 진행될 수 있고, 어닐링 처리는 핫플레이트(Hot plate), 퍼니스 어닐링(furnace annealing) 또는 급속 가열 어닐링(rapid thermal annealing; RTA)일 수 있다. 급속 가열 어닐링은 가열된 기체를 이용하는 GRTA(Gas Rapid Thermal Anneal) 법 또는 램프광을 이용하는 LRTA(Lamp Rapid Thermal Anneal)법을 포함할 수 있다.
바람직하게, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 핫플레이트(Hot plate)를 원하는 온도로 셋팅하여 약 20분동안 예열한 다음, 열처리를 진행할 수 있다.
이하에서는, 도 4a 내지 도 16을 참고하여 본 발명의 실시예들에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 전기적 또는 광학적 특성에 대해 설명하기로 한다.
제조예
비교예
유리 기판상에 음극을 형성한 다음, 형성된 음극 상에 전자 주입을 위해 2 at% Li doped ZnO를 스핀 코팅을 이용하여 50 nm 두께로 형성하였다. 형성된 전자주입층 상에는 박막형 구조의 발광층을 스핀 코팅을 이용하여 30 nm 두께로 형성하였고, 박막형 발광층 상에는 정공수송층을 스핀 코팅을 이용하여 20 nm 두께로 형성하였으며, 정공수송층 상에는 정공주입을 위해 PEDOT:PSS를 스핀 코팅을 이용하여 20 nm 두께로 형성하였다. 형성된 정공주입층 상에는 양극을 형성하기 위해 진공 증착 방식으로 알루미늄(Al)을 성막하였다.
실시예 1
20 atomic%의 Li을 산화구리에 도핑한 Li:CuO과 10 atomic% Li을 산화아연에 도핑한 Li:ZnO를 모두 에탄올을 용매로 사용하여 제조된 용액을 ITO의 음극 상에 공기 분위기 하에서 용액 공정으로 프린팅하여, 20 atomic% Li:CuO 와 10 atomic % Li:ZnO가 레이어-바이-레이어(layer-by-layer) 구조로 형성한 다음, 10 atomic % Li:ZnO를 핫 플레이트를 이용하여 10분 동안 250 ℃로 어닐링 처리를 진행하여 전하 생성 접합층을 15 nm로 형성하였다.
이후, 10 atomic % Li:ZnO 의 전자수송층을 프린팅 방법으로 15 nm를 형성하고, CdSe/CdS/ZnS (core/shell/shell type) 구조의 양자점 물질의 발광층을 프린팅 방법으로 30~40nm를 형성하며, 4,4,4-tris(Ncarbazolyl) triphenylamine (TCTA) 및 4,4'-bis[N-(naphthyl)-Nphenylamino] biphenyl (NPB)의 정공 수송층을 진공증착 방식으로 각 10nm 와 20 nm를 형성하고, 정공주입층인 HAT-CN을 진공증착방식으로 20 nm 형성한다. Al의 양극을 진공증착방식로 100 nm를 형성 하여 박막형 발광소자를 제조하였다.
도 4a 내지 도 4h는 용액 공정 기반의 전하 생성 접합층을 포함하지 않는 비교예에 따른 박막형 발광소자(control Device) 및 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(CGL Device)의 특성을 도시한 것이다.
도 4a는 용액 공정 기반의 전하 생성 접합층을 포함하지 않는 비교예에 따른 박막형 발광소자의 밴드다이어그램을 도시한 것이고, 도 4b는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 밴드다이어그램을 도시한 것이다.
도 4c는 전류밀도-전압 특성(J-V characteristics)을 나타낸 것이고, 도 4d 는 휘도-전압 특성(L-V characteristics)을 나타낸 것이며, 도 4e는 전류효율-휘도 특성(C/E-L characteristics)을 나타낸 것이고, 도 4f 는 전력효율-휘도 특성(P/E-L characteristics)을 나타낸 것이다.
도 4g 및 도 4h는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(CGL Device)의 전류 효율(current efficiency) 및 전력 효율(power efficiency)의 최대 값의 히스토그램(Histogram)을 도시한 것이다.
도 4g 및 도 4h는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(CGL Device)를 5개의 배치(batches)로 18개의 소자를 이용하여 측정하였다.
하기 표 1은 도 4c 내지 도 4f의 세부 특성을 도시한 것이다.
[표 1]
Figure PCTKR2018000782-appb-I000001
표 1에서 VT는 1cd/m2 의 빛이 발광할 때의 전압을 나타내고, VD는 1,000 cd/m2 세기의 빛이 발광할 때의 전압을 나타내며, C/E는 1A의 전류로 얼만큼의 빛이 날 수 있는지에 대한 효율을 나타내고, P/E는 E는 1W의 전력으로 빛이 어느 정도의 빛이 발생시킬 수 있는지에 대한 효율을 나타내며, C/Emax는 C/E의 최대 효율을 나타내고, P/Emax는 P/E의 최대 효율을 나타낸다.
도 4a 내지 도 4h 및 표 1을 참조하면, 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(CGL Device)는 용액 공정 기반의 전하 생성 접합층을 포함함으로써, 비교예 대비 전류밀도-전압 특성, 휘도-전압 특성, 전류효율-휘도 특성 및 전력효율-휘도 특성이 향상되는 것을 알 수 있다.
도 5a 내지 도 5d는 p형 반도체층의 도펀트 농도에 따른 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 5a는 전류밀도-전압 특성을 나타낸 것이고, 도 5b 는 휘도-전압 특성을 나타낸 것이며, 도 5c는 전류효율-휘도 특성을 나타낸 것이고, 도 5d는 전력효율-휘도 특성을 나타낸 것이다.
도 5a 내지 도 5d에서, 용액 공정 기반의 CuO를 p형 반도체층으로 사용하였고, Li의 도핑양을 0at%, 5at%, 10at%, 20at%, 40at%로 변화시켜 특성을 측정하였다.
표 2는 도 5a 내지 도 5d의 세부 특성을 도시한 것이다.
[표 2]
Figure PCTKR2018000782-appb-I000002
도 5a 내지 도 5d 및 표 2를 참조하면, p형 반도체층의 도펀트 농도에 따라 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 전류밀도-전압 특성, 휘도-전압 특성, 전류효율-휘도 특성 및 전력효율-휘도 특성이 조절되고, p형 반도체층에 포함되는 도펀트의 농도가 10at%일 때 가장 뛰어난 특성을 나타내는 것을 알 수 있다.
도 6a 내지 도 6d는 n형 반도체층의 어닐링 처리 온도에 따른 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 6a는 전류밀도-전압 특성을 나타낸 것이고, 도 6b 는 휘도-전압 특성을 나타낸 것이며, 도 6c는 전류효율-휘도 특성을 나타낸 것이고, 도 6d는 전력효율-휘도 특성을 나타낸 것이다.
도 6a 내지 도 6d에서, 용액 공정 기반의 LZO를 n형 반도체층으로 사용하였고, 어닐링 처리 온도를 160℃, 190℃, 220℃ 및 250℃로 변화시켜 특성을 측정하였다.
표 3은 도 6a 내지 도 6d의 세부 특성을 도시한 것이다.
[표 3]
Figure PCTKR2018000782-appb-I000003
도 6a 내지 도 6d 및 표 3을 참조하면, 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 어닐링 처리 온도에 따라 전류밀도-전압 특성, 휘도-전압 특성, 전류효율-휘도 특성 및 전력효율-휘도 특성이 조절되고, n형 반도체층인 LZO의 어닐링 처리 온도가 220℃ 이상이 될 때 소자(다이오드) 특성이 가장 개선되는 것을 알 수 있다.
도 7a 내지 도 7d는 n형 반도체층의 두께에 따른 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 7a는 전류밀도-전압 특성을 나타낸 것이고, 도 7b 는 휘도-전압 특성을 나타낸 것이며, 도 7c는 전류효율-휘도 특성을 나타낸 것이고, 도 7d는 전력효율-휘도 특성을 나타낸 것이다.
도 7a 내지 도 7d에서, 용액 공정 기반의 LZO를 n형 반도체층으로 사용하였고, 두께를 15nm, 25nm, 35nm 및 50nm로 변화시켜 특성을 측정하였다.
표 4은 도 7a 내지 도 7d의 세부 특성을 도시한 것이다.
[표 4]
Figure PCTKR2018000782-appb-I000004
도 7a 내지 도 7d 및 표 4를 참조하면, 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층의 두께에 따라 전류밀도-전압 특성, 휘도-전압 특성, 전류효율-휘도 특성 및 전력효율-휘도 특성이 조절되고, n형 반도체층인 LZO의 두께가 15nm일 때, 소자(다이오드) 특성이 가장 개선되는 것을 알 수 있다.
도 8a 내지 도 8d는 용액 공정 기반의 전하 생성층 상부에 형성되는 전자 주입/수송층의 두께에 따른 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 8a는 전류밀도-전압 특성을 나타낸 것이고, 도 8b 는 휘도-전압 특성을 나타낸 것이며, 도 8c는 전류효율-휘도 특성을 나타낸 것이고, 도 8d는 전력효율-휘도 특성을 나타낸 것이다.
표 5는 도 8a 내지 도 8d의 세부 특성을 도시한 것이다.
[표 5]
Figure PCTKR2018000782-appb-I000005
도 8a 내지 도 8d 및 표 5를 참조하면, 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 전자 주입/수송층의 두께에 따라 전류밀도-전압 특성, 휘도-전압 특성, 전류효율-휘도 특성 및 전력효율-휘도 특성이 조절되고, 전자 주입/수송층의 두께가 15nm일 때, 소자(다이오드) 특성이 가장 개선되는 것을 알 수 있다.
도 9a 내지 도 9c는 n형 반도체층을 포함하지 않는(w/o) 박막형 발광소자 및 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(w/)의 특성을 도시한 것이다.
도 9a는 전류밀도-전압 특성을 나타낸 것이고, 도 9b 는 휘도-전압 특성을 나타낸 것이며, 도 9c는 전류효율-휘도 특성을 나타낸 것이다.
표 6는 도 9a 내지 도 9c의 세부 특성을 도시한 것이다.
[표 6]
Figure PCTKR2018000782-appb-I000006
도 9a 내지 도 9c 및 표 6을 참조하면, 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(w/)는 n형 반도체층을 포함하지 않는 박막형 발광소자(w/o) 대비 전류밀도-전압 특성, 휘도-전압 특성, 전류효율-휘도 특성 및 전력효율-휘도 특성이 개선되어, 소자 특성이 향상되는 것을 알 수 있다.
도 10은 유기물을 포함하는 p형 반도체층과 산화물 반도체를 포함하는 n형 반도체층으로 이루어진 전하 생성 접합층을 포함하는 박막형 발광소자(PP;WOx/LZO CGJ) 및 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(Li:CuO/LZO CGJ)의 전류 전압 특성을 나타낸 도면이다.
도 10을 참조하면, 유기물을 포함하는 p형 반도체층과 산화물 반도체를 포함하는 n형 반도체층으로 이루어진 전하 생성 접합층을 포함하는 박막형 발광소자 보다 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자가 더 많은 전류를 흐를 수 있게 하여, 소자(디바이스)의 특성을 월등히 개선되는 것을 알 수 있다.
도 11a 내지 도 11c는 전면발광형(Top emitting) 박막형 발광소자(본 발명의 다른 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자)의 특성을 도시한 것이다.
도 11a는 전류밀도-전압(Current Dencity) 및 휘도-전압(Luminance) 특성을 나타낸 것이고, 도 11b는 CIE 색좌표를 도시한 것이며, 도 9c는 전면발광형(Top emitting) 박막형 발광소자의 발광 이미지를 도시한 것이다.
도 11a 내지 도 11c를 참조하면, 전면발광형(Top emitting) 박막형 발광소자(본 발명의 다른 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자)의 전류 밀도 및 휘도가 월등히 향상되는 것을 알 수 있다.
도 12a 내지 도 12f는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 자외광 전자 분광법 스펙트라(ultraviolet photoelectron spectroscopy spectra) 결과를 도시한 것이다.
도 12a는 그린 양자점 발광층을 포함하는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 밴드다이어그램을 도시한 것이고, 도 12b는 2차 전자 컷오프 영역(Secondary-electron cutoff regions)을 도시한 것이며, 도 12c는 UV/O3 처리된 양극의 페르미 엣지 영역(Fermi-edge regions)을 도시한 것이고, 도 12d는 UV/O3 처리된 p형 반도체층의 페르미 엣지 영역을 도시한 것이며, 도 12e는 UV/O3 처리된 n형 반도체층의 페르미 엣지 영역을 도시한 것이고, 도 12f는 UV/O3 처리된 그린 양자점 발광층의 페르미 엣지 영역을 도시한 것이다.
도 12a 내지 도 12f에서 양극, p형 반도체층, n형 반도체층 및 그린 양자점 발광층의 일함수는 2차 전자 컷오프 영역으로부터 각각 4.60eV, 4.29eV, 2.95eV 및 2.90 eV로 계산된다.
도 12a 내지 도 12f를 참조하면, 각 층이 적층되면서 에너지 레벨이 변화하는 것을 알 수 있다.
도 13a 내지 도 13d는 NPD/HAT-CN 접합을 전하 생성 접합층으로 포함하는 박막형 발광소자 및 본 발명의 실시예 1에 따른 전하 생성 접합층(Li:CuO/LiZnO)을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 13a는 NPD/HAT-CN 접합을 전하 생성 접합층으로 포함하는 박막형 발광소자의 밴드다이어그램을 도시한 것이고, 도 13b는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 밴드다이어그램을 도시한 것이며, 도 13c는 전류 밀도-전압 특성을 도시한 것이고, 도 13d는 상대 전하 생성 효율(relative charge generation efficiencies)을 도시한 것이다.
상대 전하 생성 효율은 하기 [식 1]로 계산될 수 있다.
[식 1]
Figure PCTKR2018000782-appb-I000007
NPD/HAT-CN 접합을 전하 생성 접합층으로 포함하는 박막형 발광소자의 상대 전하 생성 효율은 -3V에서 67%이고, 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 상대 전하 생성 효율은 -3V에서 83%로 월등히 개선되는 것을 알 수 있다.
또한, 도 13a 내지 도 13d를 참조하면, 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층에 공기 어닐링 처리가 금속 산화물에서의 산소 공공을 감소시켜 소자의 전기 및 광학 특성을 개선하는 것을 알 수 있다.
도 14a 내지 도 14g는 전하 생성 접합층의 깊이에 따른 X선 광전자 분광법(XPS; X-ray photoelectron spectroscopy) 프로파일을 도시한 것이다.
도 14a는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 전하 생성 접합층의 측정 포인트(P1, P2, P3 및 P4)를 도시한 것이고, 도 14b 내지 도 14d는 질소(N2) 분위기 하에서 어닐링 처리를 진행하였을 때의 전하 생성 접합층을 구성하는 원자들의 깊이 프로파일을 도시한 것이며, 도 14e 내지 도 14g는 공기(Air) 분위기 하에서 어닐링 처리를 진행하였을 때의 전하 생성 접합층을 구성하는 원자들의 깊이 프로파일을 도시한 것이다.
X선 광전자 분광법은 전하 생성 접합층의 측정 포인트(P1, P2, P3 및 P4)에서의 공기 또는 질소 분위기 하에서 어닐링 처리를 진행하면, 산소 공공 농도 및 산소-수소(O-H) 농도를 확인 할 수 있다.
도 14a 내지 도 14g를 참조하면, 공기 또는 질소 분위기 하에서 어닐링 처리를 진행하면, 산소 공공이 전하 트랩을 유도하여 P1 내지 P3(n형 반도체층 및 p형 반도체층의 계면)의 산소 공공 농도 및 산소-수소(O-H) 농도가 점진적(gradually)으로 감소되고, M-O의 농도는 증가되는 것을 알 수 있다.
M-O의 농도는 전하 생성에 기여하기 때문에, 공기 또는 질소 분위기 하에서 어닐링 처리를 진행하면, 전하 생성 접합층의 효율이 더욱 향상될 수 있다.
또한, 공기 또는 질소 분위기 하에서 어닐링 처리에 의해 p형 반도체층 표면의 조도(roughness)가 감소되는 것을 알 수 있다.
도 15는 공기 어닐링 처리된 n형 반도체층의 전기전도도를 도시한 그래프이다.
도 15는 150nm의 Li:ZnO층을 포함하는 전자-온리-소자(electron-only-devices; EODs)에서 측정되었다.
도 15를 참조하면, 250℃에서 어닐링 처리된 Li:ZnO는 160℃에서 어닐링 처리된 Li:ZnO보다 500배 더 높은 전기 전도도를 나타내는 것을 알 수 있다.
도 16는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 전류효율-휘도 및 전력효율-휘도 특성을 나타낸 것이다.
도 16을 참조하면, 는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 휘도에 따른 전류 효율 및 전력 효율이 개선되는 것을 알 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니고, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되고, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (26)

  1. 박막형 발광소자에 있어서,
    음극;
    상기 음극 상에 형성되고, 전하 생성 접합층, 전자 주입/수송층, 박막형 발광층 및 정공 주입/수송층을 순차적으로 포함하는 적어도 하나 이상의 발광 유닛; 및
    상기 적어도 하나 이상의 발광유닛 상에 형성되는 양극
    을 포함하고,
    상기 전하 생성 접합층은 p형 반도체층 및 n형 반도체층이 형성된 레이어-바이-레이어 구조이고,
    상기 박막형 발광소자는 상기 n형 반도체층을 어닐링 처리하여 상기 p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 조절하는 것을 특징으로 하는 박막형 발광소자.
  2. 제1항에 있어서,
    상기 어닐링 처리는,
    상기 p형 반도체층 및 n형 반도체층의 계면에서의 p형 반도체층의 비율을 증가시키는 것을 특징으로 하는 박막형 발광소자.
  3. 제1항에 있어서,
    상기 전하 생성 접합층은,
    용액 공정을 이용하여 형성되는 것을 특징으로 하는 박막형 발광소자.
  4. 제1항에 있어서,
    상기 발광 유닛 상에 보조 전하 생성 접합층을 더 포함하는 것을 특징으로 하는 박막형 발광소자.
  5. 제1항에 있어서,
    상기 어닐링 처리의 온도는 160℃ 내지 250℃인 것을 특징으로 하는 박막형 발광소자.
  6. 제1항에 있어서,
    상기 p형 반도체층 및 n형 반도체층의 두께비는 1:1 내지 1:5인 것을 특징으로 하는 박막형 발광소자.
  7. 제1항에 있어서,
    상기 p형 반도체층의 두께는 1nm 내지 50nm인 것을 특징으로 하는 박막형 발광소자.
  8. 제1항에 있어서,
    상기 n형 반도체층의 두께는 1nm 내지 50nm인 것을 특징으로 하는 박막형 발광소자.
  9. 제1항에 있어서,
    상기 p형 반도체층 및 n형 반도체층은,
    산화물 반도체를 이용하여 형성되는 것을 특징으로 하는 박막형 발광소자.
  10. 제9항에 있어서,
    상기 p형 반도체층은,
    산화구리(CuO) 또는 제1 도펀트가 도핑된 산화구리(CuO) 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 박막형 발광소자.
  11. 제10항에 있어서,
    상기 제1 도펀트는,
    니켈(Ni), 구리(Cu), 리튬(Li) 및 아연(Zn) 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 박막형 발광소자.
  12. 제10항에 있어서,
    상기 제1 도펀트는,
    상기 산화구리(CuO) 내에 1 atomic% 내지 50 atomic%로 포함되는 것을 특징으로 하는 박막형 발광소자.
  13. 제9항에 있어서,
    상기 p형 반도체층은,
    산화니켈(NiO) 또는 제2 도펀트로 도핑된 산화니켈(NiO) 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 박막형 발광소자.
  14. 제13항에 있어서,
    상기 제2 도펀트는,
    Sn(주석), 구리(Cu), 리튬(Li) 및 아연(Zn) 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 박막형 발광소자.
  15. 제13항에 있어서,
    상기 제2 도펀트는,
    상기 산화니켈(NiO) 내에 0.1 atomic% 내지 50 atomic%로 포함되는 것을 특징으로 하는 박막형 발광소자.
  16. 제9항에 있어서,
    상기 n형 반도체층은,
    산화아연(ZnO) 또는 제3 도펀트가 도핑된 산화아연(ZnO) 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 박막형 발광소자.
  17. 제16항에 있어서,
    상기 제3 도펀트는,
    세슘(Cs), 리튬(Li), 알루미늄(Al), 마그네슘(Mg), 인듐(In), 칼슘(Ca) 및 갈륨(Ga) 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 박막형 발광소자.
  18. 제16항에 있어서,
    상기 제3 도펀트는,
    상기 산화아연(ZnO) 내에 0.1 atomic% 내지 20 atomic%로 포함되는 것을 특징으로 하는 박막형 발광소자.
  19. 제1항에 있어서,
    상기 발광 유닛은 1번 내지 5번 반복 적층되는 것을 특징으로 하는 박막형 발광소자.
  20. 제1항에 있어서,
    상기 박막형 발광소자는 상기 음극 상에 형성되는 반사층을 더 포함하는 것을 특징으로 하는 박막형 발광소자.
  21. 제1항에 있어서,
    상기 박막형 발광소자는 상기 양극 상에 형성되는 굴절률 보상층을 더 포함하는 것을 특징으로 하는 박막형 발광소자.
  22. 제1항에 있어서,
    상기 박막형 발광층은 양자점 발광층 또는 유기 발광층인 것을 특징으로 하는 박막형 발광소자.
  23. 박막형 발광소자 제조 방법에 있어서,
    기판 상에 음극을 형성하는 단계;
    상기 음극 상에 적어도 하나 이상의 발광 유닛을 형성하는 단계; 및
    상기 적어도 하나 이상의 발광 유닛 상에 양극을 형성하는 단계
    를 포함하고,
    상기 적어도 하나 이상의 발광 유닛을 형성하는 단계는,
    상기 음극 상에 전하 생성 접합층을 형성하는 단계;
    상기 전하 생성 접합층 상에 전자 주입/수송층을 형성하는 단계;
    상기 전자 주입/수송층 상에 박막형 발광층을 형성하는 단계; 및
    상기 박막형 발광층 상에 정공 주입/수송층을 형성하는 단계
    를 포함하고,
    상기 전하 생성 접합층은 p형 반도체층 및 n형 반도체층이 형성된 레이어-바이-레이어 구조이고,
    상기 박막형 발광소자는 상기 n형 반도체층를 어닐링 처리하여 상기 p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 조절하는 것을 특징으로 하는 박막형 발광소자의 제조 방법.
  24. 제23항에 있어서,
    상기 전하 생성 접합층은,
    용액 공정을 이용하여 형성되는 것을 특징으로 하는 박막형 발광소자의 제조 방법.
  25. 제23항에 있어서,
    상기 어닐링 처리의 온도는 160℃ 내지 250℃인 것을 특징으로 하는 박막형 발광소자의 제조 방법.
  26. 제23항에 있어서,
    상기 적어도 하나 이상의 발광 유닛을 형성하는 단계를 진행한 다음,
    상기 적어도 하나 이상의 발광 유닛 상에 보조 전하 생성 접합층을 형성하는 단계를 더 포함 하는 박막형 발광소자의 제조 방법.
PCT/KR2018/000782 2017-10-27 2018-01-17 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법 WO2019083099A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/759,556 US11430966B2 (en) 2017-10-27 2018-01-17 Thin-film light-emitting device including charge generating junction layer and method of fabricating thin-film light-emitting device
US17/836,673 US11638381B2 (en) 2017-10-27 2022-06-09 Thin-film light-emitting device including charge generating junction layer and method of fabricating thin-film light-emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170141177A KR101985102B1 (ko) 2017-10-27 2017-10-27 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법
KR10-2017-0141177 2017-10-27

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/759,556 A-371-Of-International US11430966B2 (en) 2017-10-27 2018-01-17 Thin-film light-emitting device including charge generating junction layer and method of fabricating thin-film light-emitting device
US17/836,673 Division US11638381B2 (en) 2017-10-27 2022-06-09 Thin-film light-emitting device including charge generating junction layer and method of fabricating thin-film light-emitting device

Publications (1)

Publication Number Publication Date
WO2019083099A1 true WO2019083099A1 (ko) 2019-05-02

Family

ID=66246890

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/000782 WO2019083099A1 (ko) 2017-10-27 2018-01-17 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법

Country Status (3)

Country Link
US (2) US11430966B2 (ko)
KR (1) KR101985102B1 (ko)
WO (1) WO2019083099A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102706471B1 (ko) * 2020-06-25 2024-09-11 주식회사 엘지화학 전자 수송층, 이를 포함하는 양자점 발광 소자, 이러한 전자 수송층 평가를 위한 단일 전하 소자 및 그 제조 방법
CN111883693A (zh) * 2020-07-27 2020-11-03 湖北工业大学 一种基于氧化物空穴注入层的钙钛矿发光二极管及其制备方法
KR20220162928A (ko) * 2021-06-01 2022-12-09 덕산네오룩스 주식회사 양자점 발광소자용 화합물, 이를 이용한 양자점 발광소자 및 그 전자장치
CN113299845A (zh) * 2021-06-11 2021-08-24 维沃移动通信有限公司 电致发光单元、显示面板及电子设备
KR102639310B1 (ko) * 2021-11-25 2024-02-21 한림대학교 산학협력단 요오드 도핑된 CuO 필름을 포함하는 반도체 소자 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060049289A (ko) * 2004-08-04 2006-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광소자, 디스플레이 디바이스, 및 전자기기
KR101397078B1 (ko) * 2013-09-10 2014-05-19 부산대학교 산학협력단 투명 복합체 전도성 산화막 및 이를 이용하여 제조된 디스플레이 장치
KR20160066721A (ko) * 2014-12-03 2016-06-13 경희대학교 산학협력단 용액공정을 통해 형성된 전하 생성층을 사용한 발광 소자 및 이의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100540548B1 (ko) 2002-12-10 2006-01-11 엘지이노텍 주식회사 양자점 발광 소자 및 그의 제조 방법
US20090039764A1 (en) 2005-03-17 2009-02-12 Cho Kyung Sang Quantum Dot Light-Emitting Diode Comprising Inorganic Electron Transport Layer
US9680129B2 (en) 2013-02-22 2017-06-13 Konica Minolta, Inc. Method for manufacturing organic light emitting element including light extracting layer formed by irradiating coating solution
KR102377366B1 (ko) 2014-12-12 2022-03-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060049289A (ko) * 2004-08-04 2006-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광소자, 디스플레이 디바이스, 및 전자기기
KR101397078B1 (ko) * 2013-09-10 2014-05-19 부산대학교 산학협력단 투명 복합체 전도성 산화막 및 이를 이용하여 제조된 디스플레이 장치
KR20160066721A (ko) * 2014-12-03 2016-06-13 경희대학교 산학협력단 용액공정을 통해 형성된 전하 생성층을 사용한 발광 소자 및 이의 제조 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KIM, HYO-MIN ET AL.: "Solution Processed Metal-oxide P-N Charge Generation Junction for High Performance Inverted Quantum-dot Light Emitting Diodes", ACS APPLIED MATERIALS & INTERFACE, vol. 9, no. 44, 18 October 2017 (2017-10-18), pages 38678 - 38686, XP055598301 *
OH, TERESA: "Analysis of Crystallinity and Electrical Characteristics of Oxide Semiconductor of ZnO in Accordance with Annealing Methods", KOREAN JOURNAL OF MATERIALS RESEARCH, vol. 27, no. 5, May 2017 (2017-05-01), pages 242 - 247 *

Also Published As

Publication number Publication date
US20220310963A1 (en) 2022-09-29
US11430966B2 (en) 2022-08-30
US11638381B2 (en) 2023-04-25
KR101985102B1 (ko) 2019-05-31
US20210367181A1 (en) 2021-11-25
KR20190047363A (ko) 2019-05-08

Similar Documents

Publication Publication Date Title
WO2019083099A1 (ko) 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법
WO2018056578A1 (ko) 용액 공정형 전하 생성 접합을 포함하는 양자점 발광소자 및 그 제조 방법
WO2016072806A2 (ko) 코어-쉘 구조의 페로브스카이트 나노결정입자 발광체, 이의 제조방법 및 이를 이용한 발광소자
WO2012002780A2 (en) Composition for light-emitting particle-polymer composite, light-emitting particle-polymer composite, and device including the light-emitting particle-polymer composite
WO2015005654A1 (ko) 초소형 led 를 포함하는 디스플레이 및 이의 제조방법
WO2009091231A2 (ko) 유기발광소자 및 이의 제조 방법
WO2015005653A1 (ko) 초소형 led 전극어셈블리를 이용한 led 램프
WO2015005655A1 (ko) 초소형 led 전극어셈블리 및 이의 제조방법
WO2014058124A1 (ko) 유기광전자소자용 화합물, 이를 포함하는 유기발광소자 및 상기 유기발광소자를 포함하는 표시장치
WO2016072805A1 (ko) 페로브스카이트 나노결정입자 및 이를 이용한 광전자 소자
WO2012091239A1 (ko) 유기광전자소자용 화합물, 이를 포함하는 유기발광소자 및 상기 유기발광소자를 포함하는 표시장치
WO2020213814A1 (ko) 패시베이션 층을 포함하는 페로브스카이트 발광 소자 및 이의 제조방법
WO2016047950A1 (en) Light emitting device and method of fabricating the same
WO2013055138A2 (ko) 단순화된 유기 발광 소자 및 이의 제조 방법
WO2021201572A1 (ko) 양자점, 상기 양자점의 제조 방법, 상기 양자점을 포함한 광학 부재 및 상기 양자점을 포함한 전자 장치
WO2016072807A1 (ko) 유기 리간드가 치환된 페로브스카이트 나노결정입자 발광체 제조방법, 이에 의해 제조된 나노결정입자 발광체 및 이를 이용한 발광소자
WO2022025365A1 (ko) 표시 장치
WO2021020695A2 (ko) 하이브리드 파장변환체, 이의 제조방법 및 이를 포함하는 발광장치
WO2014133285A1 (ko) 전도성 박막, 이의 제조 방법 및 이를 포함한 전자 소자
WO2022255606A1 (ko) 양자점 발광소자용 화합물, 이를 이용한 양자점 발광소자 및 그 전자장치
WO2018052252A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2021107645A1 (ko) 페로브스카이트 광전소자 및 이의 제조방법
WO2023140633A1 (ko) 양자점 조성물, 이를 이용한 발광 소자 및 상기 발광 소자를 포함한 전자 장치
WO2021157787A1 (ko) 색 변환 기판, 및 이를 포함하는 표시 장치
WO2024014798A1 (ko) 전하 수송 복합체 및 이를 포함하는 전하 수송층의 고해상도 패터닝 방법, 이를 포함하는 전하 수송층 조성물, 이를 포함하는 유기 발광 소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18871408

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18871408

Country of ref document: EP

Kind code of ref document: A1