KR101985102B1 - 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법 - Google Patents

전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101985102B1
KR101985102B1 KR1020170141177A KR20170141177A KR101985102B1 KR 101985102 B1 KR101985102 B1 KR 101985102B1 KR 1020170141177 A KR1020170141177 A KR 1020170141177A KR 20170141177 A KR20170141177 A KR 20170141177A KR 101985102 B1 KR101985102 B1 KR 101985102B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
type semiconductor
semiconductor layer
thin film
Prior art date
Application number
KR1020170141177A
Other languages
English (en)
Other versions
KR20190047363A (ko
Inventor
장진
김효민
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020170141177A priority Critical patent/KR101985102B1/ko
Priority to PCT/KR2018/000782 priority patent/WO2019083099A1/ko
Priority to US16/759,556 priority patent/US11430966B2/en
Publication of KR20190047363A publication Critical patent/KR20190047363A/ko
Application granted granted Critical
Publication of KR101985102B1 publication Critical patent/KR101985102B1/ko
Priority to US17/836,673 priority patent/US11638381B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H01L51/5237—
    • H01L51/0026—
    • H01L51/502—
    • H01L51/5271—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H10K50/165—Electron transporting layers comprising dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H10K50/166—Electron transporting layers comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조방법을 개시한다. 본 발명의 일 실시예에 전하 생성 접합층을 포함하는 박막형 발광소자는 음극; 상기 음극 상에 형성되고, 전하 생성 접합층, 전자 주입/수송층, 박막형 발광층 및 정공 주입/수송층을 순차적으로 포함하는 적어도 하나 이상의 발광 유닛; 및 상기 적어도 하나 이상의 발광유닛 상에 형성되는 음극을 포함하고, 상기 전하 생성 접합층은 p형 반도체층 및 n형 반도체층이 형성된 레이어-바이-레이어 구조이고, 상기 박막형 발광소자는 상기 n형 반도체층을 어닐링 처리하여 상기 p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 조절하는 것을 특징으로 한다.

Description

전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법{THIN-FILM LIGHT EMITTING DEVICE COMPRISING CHARGE GENERATION JUNCTION LAYER AND MANUFACTURING METHOD THEREOF}
본 발명의 실시예들은 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 전력 효율 및 전류 효율이 향상된 전하 생성 접합층을 포함하는 박막형(예; 양자점 또는 유기) 발광소자 및 그 제조 방법에 관한 것이다.
발광소자(Light Emitting Device:LED)는 질화갈륨(GaN)계 화합물 반도체로 만들어진 다이오드에 전류가 흐를 때 전자와 홀이 결합하면서 빛을 발하는 현상을 이용한 소자로서, 광소자 및 고출력 전자 소자 개발 분야에서 큰 주목을 받고 있다.
최근 들어 고성능, 장수명의 박막형(예; 양자점 또는 유기) 발광소자를 제작하기 위한 개발이 꾸준히 이루어지고 있다. 그러기 위해서는 발광소자로의 전하 주입, 주입된 전하의 수송 및 발광소자 내에서의 추가적인 전하의 생성이 매우 중요하다.
그리하여, 발광소자 내에 전하가 다음 수송층으로 이동하기 위한 에너지 장벽을 감소시켜주는 역할을 하는 전하생성 접합층을 추가하였다.
그러나, 이러한 전하생성 접합층으로 사용되는 저분자 P-N 접합층은 액상 형태로 만들기가 매우 어려워 진공 증착 공정으로만 형성하였다.
하지만 진공 증착 공정은 대면적 디스플레이 제작 시 기판이나 마스크가 휘어질 수 있고, 저분자를 기화시키기 위한 긴 Tack time (약 1시간)이 필요하다는 단점을 가지고 있다. 그러므로 저비용투자, 대면적 공정이 가능한 전하생성 접합층을 제작하기 위한 손쉬운 방법이 필요하다.
또한, 발광소자는 2개 이상의 발광 유닛을 적층하여 제작하는 텐덤(Tandem) 발광소자의 경우, 각 발광 유닛의 층(layer) 수가 서로 상이하여 공정이 복잡해지는 문제점이 있고, 각 발광 유닛의 구성 물질이 서로 상이하여 재료 원가가 상승되는 문제점이 있으며, 층(layer) 수가 증가하여 구동전압이 상승하여 효율이 저하되는 문제점이 있다.
대한민국 특허등록공보 제10-0540548호, "양자점 발광소자 및 그의 제조 방법" 대한민국 특허등록공보 제10-0642431호, "무기 전자수송층을 포함하는 양자점 발광 다이오드" 대한민국 특허등록공보 제10-2016-0071924호", "유기 발광 표시 장치 및 이의 제조 방법"
본 발명의 실시예들은 p형 반도체층과 어닐링 처리된 n형 반도체층으로 구성된 전하생성 접합층을 포함하는 박막형 발광소자를 형성함으로써, p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 조절하여 전력 효율 및 전류 효율을 향상시키기 위한 것이다.
본 발명의 실시예들은 산화물 반도체로 형성되는 p형 반도체층과 n형 반도체층으로 구성된 전하생성 접합층을 포함하는 박막형 발광소자를 형성함으로써, 산소 및 수분에 대한 내성을 향상시켜 소자의 수명을 향상시키기 위한 것이다.
본 발명의 일 실시예들은 p형 반도체층과 n형 반도체층으로 구성된 전하생성 접합층을 포함하는 박막형 발광소자를 형성함으로써, p형 반도체층과 n형 반도체층의 계면에서 전하를 생성하여, 전하의 생성 및 주입을 안정화하기 위한 것이다.
본 발명의 실시예들은 p형 반도체층과 n형 반도체층으로 구성된 전하생성 접합층을 용액 공정으로 형성하여, 공정 시간을 단축시키고, 박막형 발광소자의 상부 전극 또는 하부 전극의 일함수 (Work-function)에 대한 문제점을 개선하기 위한 것이다
본 발명의 실시예들은 텐덤(Tandem) 구조의 박막형 발광소자를 형성하여, 저비용으로 고성능의 박막형 발광소자를 제작하기 위한 것이다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 음극; 상기 음극 상에 형성되고, 전하 생성 접합층, 전자 주입/수송층, 박막형 발광층 및 정공 주입/수송층을 순차적으로 포함하는 적어도 하나 이상의 발광 유닛; 및 상기 적어도 하나 이상의 발광유닛 상에 형성되는 양극을 포함하고, 상기 전하 생성 접합층은 p형 반도체층 및 n형 반도체층이 형성된 레이어-바이-레이어 구조이고, 상기 박막형 발광소자는 상기 n형 반도체층을 어닐링 처리하여 상기 p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 조절한다.
상기 어닐링 처리는, 상기 p형 반도체층 및 n형 반도체층의 계면에서의 p형 반도체층의 비율을 증가시킬 수 있다.
상기 전하 생성 접합층은, 용액 공정을 이용하여 형성될 수 있다.
상기 발광 유닛 상에 보조 전하 생성 접합층을 더 포함할 수 있다.
상기 어닐링 처리의 온도는 160℃ 내지 250℃일 수 있다.
상기 p형 반도체층 및 n형 반도체층의 두께비는 1:1 내지 1:5일 수 있다.
상기 p형 반도체층의 두께는 1nm 내지 50nm일 수 있다.
상기 n형 반도체층의 두께는 1nm 내지 50nm일 수 있다.
상기 p형 반도체층 및 n형 반도체층은, 산화물 반도체를 이용하여 형성될 수 있다.
상기 p형 반도체층은, 산화구리(CuO) 또는 제1 도펀트가 도핑된 산화구리(CuO) 중 적어도 하나 이상을 포함할 수 있다.
상기 제1 도펀트는, 니켈(Ni), 구리(Cu), 리튬(Li) 및 아연(Zn) 중 적어도 하나 이상을 포함할 수 있다.
상기 제1 도펀트는, 상기 산화구리(CuO) 내에 1 atomic% 내지 50 atomic%로 포함할 수 있다.
상기 p형 반도체층은, 산화니켈(NiO) 또는 제2 도펀트로 도핑된 산화니켈(NiO) 중 적어도 하나 이상을 포함할 수 있다.
상기 제2 도펀트는, Sn(주석), 구리(Cu), 리튬(Li) 및 아연(Zn) 중 적어도 하나 이상을 포함할 수 있다.
상기 제2 도펀트는, 상기 산화니켈(NiO) 내에 0.1 atomic% 내지 50 atomic%로 포함할 수 있다.
상기 n형 반도체층은, 산화아연(ZnO) 또는 제3 도펀트가 도핑된 산화아연(ZnO) 중 적어도 하나 이상을 포함할 수 있다.
상기 제3 도펀트는, 세슘(Cs), 리튬(Li), 알루미늄(Al), 마그네슘(Mg), 인듐(In), 칼슘(Ca) 및 갈륨(Ga) 중 적어도 하나 이상을 포함할 수 있다.
상기 제3 도펀트는, 상기 산화아연(ZnO) 내에 0.1 atomic% 내지 20 atomic%로 포함될 수 있다.
상기 발광 유닛은 1번 내지 5번 반복 적층될 수 있다.
상기 박막형 발광소자는 상기 음극 상에 형성되는 반사층을 더 포함할 수 있다.
상기 박막형 발광소자는 상기 양극 상에 형성되는 굴절률 보상층을 더 포함할 수 있다.
상기 박막형 발광층은 양자점 발광층 또는 유기 발광층일 수 있다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 기판 상에 음극을 형성하는 단계; 상기 음극 상에 적어도 하나 이상의 발광 유닛을 형성하는 단계; 및 상기 적어도 하나 이상의 발광 유닛 상에 양극을 형성하는 단계를 포함하고, 상기 적어도 하나 이상의 발광 유닛을 형성하는 단계는, 상기 음극 상에 전하 생성 접합층을 형성하는 단계; 상기 전하 생성 접합층 상에 전자 주입/수송층을 형성하는 단계; 상기 전자 주입/수송층 상에 박막형 발광층을 형성하는 단계; 및 상기 박막형 발광층 상에 정공 주입/수송층을 형성하는 단계를 포함하며, 상기 전하 생성 접합층은 p형 반도체층 및 n형 반도체층이 형성된 레이어-바이-레이어 구조이고, 상기 박막형 발광소자는 상기 n형 반도체층를 어닐링 처리하여 상기 p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 조절한다.
상기 전하 생성 접합층은, 용액 공정을 이용하여 형성될 수 있다.
상기 어닐링 처리의 온도는 160℃ 내지 250℃일 수 있다.
상기 적어도 하나 이상의 발광 유닛을 형성하는 단계를 진행한 다음, 상기 적어도 하나 이상의 발광 유닛 상에 보조 전하 생성 접합층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따른 박막형 발광소자는 p형 반도체층과 어닐링 처리된 n형 반도체층으로 구성된 전하생성 접합층을 포함함으로써, p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 조절하여 전력 효율 및 전류 효율을 향상시킬 수 있다.
본 발명의 실시예들에 따른 박막형 발광소자는 산화물 반도체로 형성되는 p형 반도체층과 n형 반도체층으로 구성된 전하생성 접합층을 포함함으로써, 산소 및 수분에 대한 내성을 향상시켜 소자의 수명을 향상시킬 수 있다.
본 발명의 실시예들에 따른 박막형 발광소자는 p형 반도체층과 n형 반도체층으로 구성된 전하생성 접합층을 포함함으로써, p형 반도체층과 n형 반도체층의 계면에서 전하가 생성되어, 전하의 생성 및 주입이 안정화될 수 있다.
본 발명의 실시예들에 따른 박막형 발광소자는 p형 반도체층과 n형 반도체층으로 구성된 전하생성 접합층을 용액 공정으로 형성하여, 공정 시간을 단축시키고, 박막형 발광소자의 상부 전극 또는 하부 전극의 일함수 (Work-function)에 대한 문제점을 개선할 수 있다.
본 발명의 일 실시예에 따른 박막형 발광소자는 텐덤(Tandem) 구조의 박막형 발광소자를 형성하여, 저비용으로 고성능의 박막형 발광소자를 제작할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자를 도시한 단면도이다.
도 1b는 본 발명의 다른 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 박막형 발광소자의 텐덤구조를 도시한 도면이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 박막형 발광소자의 제조 방법을 도시한 흐름도이다.
도 4a 내지 도 4h는 용액 공정 기반의 전하 생성 접합층을 포함하지 않는 비교예에 따른 박막형 발광소자(control Device) 및 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(CGL Device)의 특성을 도시한 것이다.
도 5a 내지 도 5d는 p형 반도체층의 도펀트 농도에 따른 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 6a 내지 도 6d는 n형 반도체층의 어닐링 처리 온도에 따른 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 7a 내지 도 7d는 n형 반도체층의 두께에 따른 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 8a 내지 도 8d는 용액 공정 기반의 전하 생성층 상부에 형성되는 전자 주입/수송층의 두께에 따른 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 9a 내지 도 9c는 n형 반도체층을 포함하지 않는(w/o) 박막형 발광소자 및 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(w/)의 특성을 도시한 것이다.
도 10은 유기물을 포함하는 p형 반도체층과 산화물 반도체를 포함하는 n형 반도체층으로 이루어진 전하 생성 접합층을 포함하는 박막형 발광소자(PP;WOx/LZO CGJ) 및 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(Li:CuO/LZO CGJ)의 전류 전압 특성을 나타낸 도면이다.
도 11a 내지 도 11c는 전면발광형(Top emitting) 박막형 발광소자(본 발명의 다른 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자)의 특성을 도시한 것이다.
도 12a 내지 도 12f는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 자외광 전자 분광법 스펙트라(ultraviolet photoelectron spectroscopy spectra) 결과를 도시한 것이다.
도 13a 내지 도 13d는 NPD/HAT-CN 접합을 전하 생성 접합층으로 포함하는 박막형 발광소자 및 본 발명의 실시예 1에 따른 전하 생성 접합층(Li:CuO/LiZnO)을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 14a 내지 도 14g는 전하 생성 접합층의 깊이에 따른 X선 광전자 분광법(XPS; X-ray photoelectron spectroscopy) 프로파일을 도시한 것이다.
도 15는 공기 어닐링 처리된 n형 반도체층의 전기전도도를 도시한 그래프이다.
도 16는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 전류효율-휘도 및 전력효율-휘도 특성을 나타낸 것이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 일 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.
또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 일 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하에서는, 도 1a 내지 도 2를 참조하여 본 발명의 실시예들에 따른 전하 생성 접합층을 포함하는 박막형 발광소자에 대해 설명하기로 한다.
도 1a는 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 배면발광형 구조이고, 도 1b는 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 전면발광형 구조인 점을 제외하면 동일한 구성을 포함하고 있으므로, 동일한 구성에 대해서는 도 1a에서 설명하기로 한다.
도 1a는 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자를 도시한 단면도이다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 음극(110), 음극(110) 상에 형성되고, 전하 생성 접합층(121), 전자 주입/수송층(131), 박막형 발광층(141) 및 정공 주입/수송층(151)을 순차적으로 포함하는 적어도 하나 이상의 발광 유닛(EU1) 및 적어도 하나 이상의 발광유닛(EU1) 상에 형성되는 양극(150)을 포함한다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 음극(110)을 포함한다.
음극(110)은 음극(110) 자체가 기판 및 전극으로 사용되거나, 기판 상에 음극(110)을 형성하기 위한 물질을 이용하여 형성될 수 있다.
기판은 발광소자를 형성하기 위한 베이스 기판으로서, 당 분야에서 사용하는 기판으로 그 재질을 특별하게 한정하는 것은 아니나, 실리콘, 유리, 석영, 플라스틱 또는 금속 호일(foil)과 같은 다양한 재질을 사용할 수 있다.
예를 들어, 플라스틱 기판으로는 PET(polyethylene terephthalate), PEN(polyethylenenaphthelate), PP(polypropylene), PC(polycarbonate), PI(polyamide), TAC(tri acetyl cellulose) 및 PES(polyethersulfone) 중 적어도 하나를 포함하거나, 알루미늄 포일(aluminum foil) 및 스테인리스 스틸 포일(stainlesssteel foil) 중 어느 하나를 포함하는 플렉서블(flexible) 기판이 이용될 수 있다.
음극(110)은 소자에 전자를 제공하는 전극으로서, 금속 물질, 이온화된 금속 물질, 합금 물질, 소정의 액체 속에서 콜로이드(colloid) 상태인 금속 잉크 물질, 투명 금속 산화물이 사용될 수 있다.
금속 물질의 구체적인 예로서는 리튬(Li), 마그네슘(Mg), 알루미늄(Al), 알루미늄-리튬(Al-Li), 칼슘(Ca), 마그네슘-인듐(Mg-In), 마그네슘-은(Mg-Ag), 플래티넘(Pt), 금(Au), 니켈(Ni), 구리(Cu), 바륨(Ba), 은(Ag), 인듐(In), 루테늄(Ru), 납(Pd), 로듐(Rh), 이리듐(Ir), 오스뮴(Os) 및 세슘(Cs) 중 적어도 어느 하나의 물질이 사용될 수 있다. 또한, 금속 물질로 탄소(C), 전도성 고분자 또는 이들의 조합이 사용될 수도 있다.
또한, 투명 금속 산화물은 ITO(Indium Tin Oxide), FTO(Fluorine-doped Tin Oxide), ATO(Antimony Tin Oxide) 및 AZO(Aluminum doped Zinc Oxide) 중 적어도 어느 하나의 물질을 포함할 수 있다. ITO는 일반적으로 양극을 형성하는 물질로 사용되지만, 인버티드 태양전지 구조에서는 ITO를 음극 형성의 재료로 사용하여, 투명한 음극을 형성할 수도 있다. 투명 금속산화물 전극의 경우, 졸 겔(sol-gel), 분무열분해(spray pyrolysis), 스퍼터링(sputtering), ALD(Atomic Layer Deposition) 또는 전자 빔 증착(e-beam evaporation) 공정을 적용하여 형성될 수 있다.
음극(110)은 화학기상증착(CVD; Chemical Vapor Deposition)과 같은 증착법을 이용하거나, 메탈 플레이크(flake) 또는 파티클(particle)에 바인더(binder)가 혼합되어 있는 페이스트 메탈 잉크를 프린팅하는 방식과 같은 도포법을 사용하여 형성될 수 있고, 전극을 형성할 수 있는 방법이면 이에 제한되지 않는다.
음극(110) 상에는 전하 생성 접합층(121), 박막형 발광층(141) 및 정공 주입/수송층(151)을 순차적으로 포함하는 적어도 하나 이상의 발광 유닛(EU1)을 포함한다.
전하 생성 접합층(121)은 p형 반도체층(121a) 및 n형 반도체층(121b)이 순차적으로 형성된 레이어-바이-레이어 구조로 형성되어 있는 pn 접합 구조를 가진다.
따라서, 전자들이 밴드 벤딩(band bending)으로 인하여 HOMO(highest occupied molecular orbital)로부터 LUMO(lowest unoccupied molecular orbital)로 터널링(tunnel)될 수 있다. 이 터널링 프로세스는 박막형 발광소자에 전하 캐리어(전자 또는 정공)를 공급하는데, 음극(110) 측에 있는 제1 전자 생성 접합층(121)의 경우 공급되는 전하 캐리어는 전자이다.
또한, 전하 생성 접합층(121)은 전하 캐리어를 공급한다는 점에서 전극(음극 및 양극) 사이에 금속을 함유하는 것과 유사한 효과를 나타낼 수 있다.
음극(110)에서부터 전자를 주입하는 것은 음극(121) 물질의 일함수에 결정적으로 의존한다. 음극(121)을 형성하기 전에 음극(121)을 세정하거나, 음극(121) 표면을 준비하는 것은 음극(121)의 일함수에 강력한 영향을 미칠 수 있고, 이로 인해 주입 장벽에도 강력한 영향을 미칠 수 있다.
전하 생성 접합층(121)은 박막형 발광소자의 전하 주입 특성을 음극(110)의 일함수(work function)로부터 분리하여 박막형 발광소자의 전하 주입 특성을 향상시킨다.
전하 생성 접합층(121)은 용액 공정을 이용하여 형성될 수 있다. 구체적으로 전하 생성 접합층(121)은 스핀 코팅(Spin-coating), 슬릿 다이 코팅(Slit dye coating), 잉크젯 프린팅(Ink-jet printing), 스프레이 코팅(spray coating) 및 딥 코팅(dip coating) 중 선택되는 어느 하나의 용액 공정을 이용하여 형성될 수 있다.
바람직하게는, 전하 생성 접합층(121)은 스핀 코팅을 이용하여 형성될 수 있고, 스핀 코팅은 용액을 일정량 떨어뜨리고 기판을 고속으로 회전시켜서 용액에 가해지는 원심력으로 코팅하는 방법이다.
전하 생성 접합층(121)은 용액 공정으로 형성되어 대면적 공정이 가능하고, 공정시간을 단축시킬 수 있으며, 상하부 전극 (양극 및 음극)의 반도체 특성에 대한 제한을 감소시킨다.
전하 생성 접합층(121)에 사용되는 p형 반도체층(121a) 및 n형 반도체층(121b)은 산화물 반도체를 이용하여 형성될 수 있다.
따라서, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 p형 반도체층(121a) 및 n형 반도체층(121b)을 산화물 반도체를 이용하여 형성함으로써, 산소 및 수분에 대한 내성을 향상시켜 소자의 수명을 향상시키기 위한 것이다.
전하 생성 접합층(121)에 사용되는 p형 반도체층(121a)는 산화구리(CuO) 또는 제1 도펀트가 도핑된 산화구리(CuO) 중 적어도 하나 이상을 포함할 수 있고, 제1 도펀트는 니켈(Ni), 구리(Cu), 리튬(Li) 및 아연(Zn) 중 적어도 하나 이상을 포함 수 있다.
제2 도펀트는 산화구리(CuO) 내에 0.1 atomic% 내지 50 atomic%를 포함할 수 있다.
제2 도펀트의 함유량이 0.1 atomic% 이하이면 너무 소량 첨가되어 효과를 나타내지 못하는 문제점이 있고, 50 atomic%를 초과하면 p형 반도체층의 특성이 저하되어, 전하 생성이 감소하는 문제점이 있다.
또한, p형 반도체층(121a)은 산화니켈(NiO) 또는 제2 도펀트로 도핑된 산화니켈(NiO) 중 적어도 하나 이상을 포함할 수 있고, 제2 도펀트는 Sn(주석), 구리(Cu), 리튬(Li) 및 아연(Zn) 중 적어도 하나 이상을 포함할 수 있다.
제2 도펀트는 산화니켈(NiO) 내에 0.1 atomic% 내지 50 atomic%를 포함할 수 있다.
제2 도펀트의 함유량이 0.1 atomic% 이하이면 너무 소량 첨가되어 효과를 나타내지 못하는 문제점이 있고, 50 atomic%를 초과하면 p형 반도체층의 특성이 저하되어, 전하 생성이 감소하는 문제점이 있다.
전하 생성 접합층(121)에 사용되는 n형 반도체층은 산화아연(ZnO) 또는 제3 도펀트가 도핑된 산화아연(ZnO) 중 적어도 하나 이상을 포함할 수 있고, 제3 도펀트는 세슘(Cs), 리튬(Li), 알루미늄(Al), 마그네슘(Mg), 인듐(In), 칼슘(Ca) 및 갈륨(Ga) 중 적어도 하나 이상을 포함할 수 있다.
제3 도펀트는 산화아연(ZnO) 내에 0.1 atomic% 내지 20 atomic%를 포함할 수 있다.
제3 도펀트의 함유량이 0.1 atomic% 이하이면 너무 소량 첨가되어 효과를 나타내지 못하는 문제점이 있고, 20 atomic%를 초과하면 p형 반도체층의 특성이 저하되어, 전하 생성이 감소하는 문제점 이 있다.
전하 생성 접합층(121)에 포함되는 산화니켈(NiO), 산화구리(CuO) 및 산화아연(ZnO)은 졸겔(Sol-gel) 또는 나노입자(Nanoparticle) 형태 중 적어도 하나의 방식으로 생성 될 수 있다.
또한, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층(121b)에 어닐링 처리를 한다.
어닐링 처리는 공기(Air) 또는 질소 (N2) 분위기하에서 진행될 수 있다. 그러나, 이에 제한되지 않고, 어닐링 처리는 공기(Air), 질소 (N2), 아르곤, 네온 또는 헬륨과 같은 희가스의 불활성 기체 분위기하 또는 감압하에서 진행될 수 있다.
n형 반도체층(121b)은 어닐링 처리 환경에 따라 전자 생성층 또는 전자 수송층으로의 역할을 할 수 있는데, 공기 분위기하에서 어닐링 처리를 진행하면 n형 반도체층(121b)은 전자 생성층으로의 역할을 할 수 있고, 질소 (N2) 분위기하에서 열처리를 진행하면 전자 수송층으로의 역할을 할 수 있다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층(121b)에 어닐링 처리를 진행함으로써, p형 반도체층(121a) 및 n형 반도체층(121b)의 계면의 산소 공공의 농도를 조절할 수 있다.
산소 공공은 박막 내에서 결함으로도 작용하여 정공 또는 전자를 트랩시킬 수 있으므로, p형 반도체층(121a) 및 n형 반도체층(121b)의 접합에서 생성된 전하 역시 산소 공공에 트랩될 수 있다.
그러나, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층(121b)에 어닐링 처리를 진행하면, 공기 중(대기중)에서의 열처리에 대하여 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면의 산소 공공에 산소가 침투하여 산소 공공을 채우게, 되어 산소 공공의 농도를 감소시키고, 전도도에 영향을 줄 수 있다.
또한, n형 반도체층(121b)에 공기 중(대기중)에서의 열처리를 진행하면 산소가 침투하여 산소 공공을 채우게 되어, 상대적으로 작은 결합 에너지(bonding energy)를 가지는 산소-수소(O-H) 결합이 분리면서 산소-수소(O-H)의 농도가 줄어들게 된다. 산소-수소(O-H) 농도 감소는 전자와 정공의 재결합 시, 트랩(trap)을 막아주는 역할을 한다.
보다 구체적으로, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층(121b)에 어닐링 처리를 진행하면, 산소 공공이 전하 트랩을 유도하여 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면의 산소-수소(O-H) 농도를 감소시켜, 전하 생성 접합층에서 생성된 전하의 트랩을 억제하는 효과가 있다.
또한, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층(121b)에 어닐링 처리를 진행하면, 공기 중(대기중)에서의 열처리에 대하여 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면에서의 p형 반도체층(121a)의 특정 반도체의 농도 비율을 선택적으로 증가시킬 수 있다.
전하 생성 접합층(121)은 내부 형성된 금속-산소(M-O)가 증가하여 전하 생성에 기여하게 되는데, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층(121b)에 어닐링 처리를 진행함으로써, p형 반도체층(121a) 및 n형 반도체층(121b)의 계면에서의 p형 반도체층(121a)의 비율을 증가시켜, p형 반도체층(121a) 및 n형 반도체층(121b)의 계면에서의 금속-산소(M-O) 농도, 예를 들면 Cu-O의 농도가 증가됨으로, 전하 생성 접합층(121)의 전하 생성 효율을 보다 향상시킬 수 있다.
어닐링 처리의 온도는 160℃ 내지 250℃일 수 있고, 어닐링 처리의 온도가 160℃ 미만이면, 전기적 특성이 저하되는 문제가 있고, 250℃를 초과하면 하부 박막이 열화되는 문제가 있다.
어닐링 처리는 공기(Air) 또는 질소(N2) 분위기에서 진행될 수 있고, 어닐링 처리는 핫플레이트(Hot plate), 퍼니스 어닐링(furnace annealing) 또는 급속 가열 어닐링(rapid thermal annealing; RTA)일 수 있다. 급속 가열 어닐링은 가열된 기체를 이용하는 GRTA(Gas Rapid Thermal Anneal) 법 또는 램프광을 이용하는 LRTA(Lamp Rapid Thermal Anneal)법을 포함할 수 있다.
바람직하게, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 핫플레이트(Hot plate)를 원하는 온도로 셋팅하여 약 20분동안 예열한 다음, 열처리를 진행할 수 있다.
발광소자는 금속의 일함수에 의존하여 전하 주입 특성을 갖게 되고, p형 반도체층(121a) 또는 n형 반도체층(121b) 중 하나만 포함하는 단일의 전하 생성 전합층(121)을 포함하는 발광소자의 경우, 상/하부 전극의 일함수로 인한 에너지 장벽으로 인해 전하의 주입이 원활하지 않다는 문제점이 발생하게 된다.
그러나, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 전하 생성 접합층(121)을 포함함으로써, p형 반도체층(121a) 및 n형 반도체층(121b)의 계면에서 전하가 생성되므로, 서로 다른 일함수를 가지는 금속을 전극으로 사용하더라도 그에 대한 영향을 받지 않는다. 따라서, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 전하 생성 접합층(121)에 의해 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면에서 전하 생성이 일어나므로 전하 생성 및 주입이 안정화될 수 있다.
p형 반도체층(121a)의 두께는 1nm 내지 50nm일 수 있고, p형 반도체층(121a)의 두께가 1nm 미만이면 전하가 생성되지 않고 터널링하게 되는 문제가 있고, 50nm를 초과하면 소자의 두께가 증가하여 경로(pathway)가 많아져 특성이 감소하고, 저항이 커질 수 있는 문제가 있다.
n형 반도체층(121b)의 두께는 1nm 내지 50nm일 수 있고, n형 반도체층(121b)의 두께가 1nm 미만이면 전하가 생성되지 않는 문제가 있고, 50nm를 초과하면 소자의 두께가 증가하여 경로(pathway)가 많아져 특성이 감소하고, 저항이 커질 수 있는 문제가 있다.
바람직하게는 n형 반도체층(121b)의 두께는 15nm일 수 있고, n형 반도체층(121b)의 두께가 15nm일 때, 전하가 잘 생성되고 박막형 발광다이오드의 특성이 우수한 효과가 있다.
보다 구체적으로, 양극(160)에서 들어오는 정공의 양은 정해져 있으나, n형 반도체층(121b)의 두께를 15 nm로 최소화할 시, 생성된 전자들이 이동하는 거리가 짧아져 트랩(trap)을 최소화 할 수 있어, 효율적인 엑시톤(Exciton)들이 생성될 수 있다. 따라서, 박막형 발광다이오드의 특성이 우수해질 수 있다.
p형 반도체층(121a) 및 n형 반도체층(121b)의 두께비는 1:1 내지 1:5일 수 있다.
p형 반도체층(121a) 및 n형 반도체층(121b)의 두께비가 전술한 범위를 가짐으로써, 정공 및 전자의 균형을 맞출 수 있어, 박막형 발광다이오드의 특성이 개선되는 효과가 있다.
전하 생성 접합층(121) 상에 형성되는 전자 주입/수송층(131)은 음극(110)에서 발생된 전자를 박막형 발광층(141)으로 이동시켜 소자의 높은 효율을 위해 추가되는 층으로서, 음극(110)과 박막형 발광층(141) 사이에 형성될 수 있다.
전자 주입/수송층(131)은 TiO2, ZnO, SiO2, SnO2, WO3, Ta2O3, BaTiO3, BaZrO3, ZrO2, HfO2, Al2O3, Y2O3, ZrSiO4, SnO2, TPBI 및 TAZ 중 적어도 어느 하나의 물질을 포함할 수 있다.
전자 주입/수송층(131)은 하나의 층으로 형성될 수 도 있고, 전자 주입층(131)과 전자 수송층이 별개의 층으로 제공되거나, 이 중 하나의 층만이 제공될 수 도 있다.
박막형 발광층(141)은 양극(150)에서 주입된 홀과 음극(110)에서 주입된 전자가 만나 엑시톤(exciton)을 형성하고, 이때 형성된 엑시톤이 특정한 파장을 갖는 빛을 발생시키는 발광층으로 사용될 수 있다.
박막형 발광층(141)은 양자점(Quantum dot), 유기화합물(Organic compound)층, 산화층(oxide layer), 질화층(nitride layer), 반도체층(semiconductor layer), 유기화합물층(organic compound layer), 무기화합물층(inorganic compound layer), 인광층(phosphor layer) 및 염료층(dye layer) 중 어느 하나를 포함할 수 있다.
바람직하게는, 박막형 발광층(141)은 양자점(Quantum dot)을 포함하는 양자점 발광층 또는 유기화합물을 포함하는 유기 발광층일 수 있고, 더욱 바람직하게는, 박막형 발광층(141)은 양자점(Quantum dot)을 포함하는 양자점 발과층일 수 있다.
양자점 발광층은 II-VI족 반도체 화합물, III-V족 반도체 화합물, IV-VI족 반도체 화합물, IV족 원소 또는 화합물 및 이들의 조합으로 이루어진 군에서 선택되는 적어도 하나 이상의 반도체 물질을 사용할 수 있다.
II-VI족 반도체 화합물은 CdSe, CdS, ZnS, CdTe, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물 및 CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe, 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택되는 적어도 하나 이상의 물질이 사용될 수 있다.
III-V족 반도체 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택되는 적어도 하나 이상의 물질이 사용될 수 있다.
IV-VI족 반도체 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물 및 SnPbSSe, SnPbSeTe, SnPbSTe, 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택되는 적어도 하나 이상의 물질이 사용될 수 있다.
IV족 원소 또는 화합물은 Si, Ge, 및 이들의 혼합물로 이루어진 군에서 선택되는 원소 화합물 및 SiC, SiGe, 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물로 이루어진 군에서 선택되는 적어도 하나 이상의 물질이 사용될 수 있다.
바람직하게는, 양자점 발광층은 CdSe/CdS/ZnS이 사용될 수 있다.
박막형 발광층(141)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting)을 이용하여 형성될 수 있다.
정공 주입/수송층(151)은 정공을 박막형 발광층(141)으로 이동 및 주입시키는 층으로서, 유기 물질 또는 무기 물질을 이용하여 진공 증착 공정 또는 용액공정에 의해 형성될 수 있다.
정공 주입/수송층(151)은 하나의 층으로 형성될 수 도 있고, 정공 주입층과 정공 수송층이 별개의 층으로 제공되거나, 이 중 하나의 층만이 제공될 수 있다.
정공 주입/수송층(151)은 정공이 박막형 발광층(141)으로 효과적으로 전달되게 하고, 박막형 발광층(141)에서 정공과 전자의 밀도가 균형을 이루도록 하여 발광효율이 높일 수 있다.
또한, 음극(110)에서 박막형 발광층(141)으로 주입된 전자가 정공 주입/수송층 (141) 및 박막형 발광층(141) 계면에 존재하는 에너지 장벽에 의해 박막형 발광층(141)에 갇히게 되어 전자와 정공의 재결합 확률이 높아지므로 발광 효율이 향상된다.
실시예에 따라, 정공 주입/수송층(151)은 박막형 발광층(141)과 전하 생성 접합층(121) 또는 보조 전하 생성 접합층 사이에 형성되어 전하 생성 접합층(121) 또는 보조 전하 생성 접합층의 효과를 더욱 향상시킬 수 있다.
정공 주입/수송층(151)은 정공 수송 및 주입을 위한 층은 PEDOT:PSS로 형성될 수 있고, PEDOT:PSS에 텅스텐 옥사이드, 그라핀 옥사이드(GO), CNT, 몰리브덴 옥사이드(MoOx), 바나듐 옥사이드(V2O5), 니켈 옥사이드(NiOx)와 같은 첨가물을 혼합하여 형성될 수 있으나, 이제 제한되지 않고, 다양한 유기 물질 또는 무기 물질로 형성될 수 있다.
발광 유닛(EU1) 상에 보조 전하 생성 접합층을 더 포함할 수 있다. 따라서, 보조 전하 생성 접합층은 양극(150) 하부에 형성될 수 있고, 보조 전하 생성 접합층은 p형 반도체층 및 n형 반도체층이 순차적으로 형성된 레이어-바이-레이어 구조로 형성되어 있는 pn 접합 구조를 가질 수 있다.
실시예에 따라, 보조 전하 생성 접합층은 전하 생성 접합층(121)과 동일한 물질 및 동일한 공정으로 형성될 수 있다.
따라서, 밴드벤딩(band bending)으로 인하여 전자들이 HOMO(highest occupied molecular orbital)로부터 LUMO(lowest unoccupied molecular orbital)로 터널링(tunnel) 할 수 있도록 한다. 이 터널링 프로세스는 박막형 발광소자에 전하 캐리어(전자 또는 정공)를 공급하는데, 양극(150) 측에 있는 제2 전하생성층의 경우 공급되는 전하 캐리어는 정공이다.
또한, 보조 전하 생성 접합층은 전하 캐리어를 공급한다는 점에서 전극(음극 및 양극) 사이에 금속을 함유하는 것과 유사한 효과를 나타낼 수 있다.
양극(150)에서부터 정공을 주입하는 것은 양극 물질의 일함수에 결정적으로 의존한다. 양극(150)을 형성하기 전에 양극(150)을 세정하거나, 양극(150) 표면을 준비하는 것은 양극(150)의 일함수에 강력한 영향을 미칠 수 있어, 주입 장벽에도 강력한 영향을 미칠 수 있다.
그러나, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 보조 전하 생성 접합층은 박막형 발광소자의 전하 주입 특성을 양극(150)의 일함수(work function)로부터 분리하여 박막형 발광소자의 전하 주입 특성을 향상시킬 수 있다.
또한, 보조 전하 생성 접합층(150)은 양극 방향에 형성된 n형 반도체층과 박막형 발광층(141) 쪽에 형성된 p형 반도체층을 포함하여 전하 수송을 위한 정공과 전자 수송 간 전환이 가능해지게 한다.
보조 전하 생성 접합층은 용액 공정을 이용하여 형성될 수 있다. 구체적으로 보조 전하 생성 접합층은 스핀 코팅(Spin-coating), 슬릿 다이 코팅(Slit dye coating), 잉크젯 프린팅(Ink-jet printing), 스프레이 코팅(spray coating) 및 딥 코팅(dip coating) 중 선택되는 어느 하나의 용액 공정을 이용하여 형성될 수 있다.
발광소자는 금속의 일함수에 의존하여 전하 주입 특성을 갖게 되고, p형 반도체층 또는 n형 반도체층 중 하나만 포함하는 단일의 전하 주입층을 포함하는 발광소자의 경우, 상/하부 전극의 일함수로 인한 에너지 장벽으로 인해 전하의 주입이 원활하지 않다는 문제점이 발생하게 된다.
그러나, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 보조 전하 생성 접합층을 형성하면, p형 반도체층 및 n형 반도체층의 계면에서 전하가 생성되므로, 서로 다른 일함수를 가지는 금속을 전극으로 사용하더라도 그에 대한 영향을 받지 않는다. 즉, 본 발명의 일 실시예에 따른 제21 전하 생성 접합층에 의해 p형 반도체층 및 n형 반도체층의 계면에서 전하 생성이 일어나므로 전하 생성 및 주입이 안정화될 수 있다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 발광 유닛은 1번 내지 5번 반복 적층될 수 있다. 따라서, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 텐덤 구조로 형성될 수 있고, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 텐덤 구조에 대해서는 도 2에서 상세히 설명하기로 한다.
발광 유닛(EU1) 상에는 양극(150)을 포함한다.
양극(150)은 소자에 정공을 제공하는 전극으로서, 투과형 전극, 반사형 전극, 금속 페이스트 또는 소정의 액체 속에서 콜로이드 상태인 금속 잉크 물질을 스크린 인쇄와 같은 용액공정을 통하여 형성될 수 있다.
투과형 전극 물질로는 투명하고 전도성이 우수한 산화인듐주석(ITO), 산화인듐아연(IZO), 산화주석(SnO2), 산화아연(ZnO), 금속산화물/금속/금속산화물 다중층, 그래핀 (graphene) 및 카본 나노 튜브 (carbon nano tube) 중 적어도 어느 하나일 수 있다.
반사형 전극 물질로는 마그네슘(Mg), 알루미늄(Al), 은(Ag), Ag/ITO, Ag/IZO, 알루미늄-리튬(Al-Li), 칼슘(Ca), 마그네슘-인듐(Mg-In) 및 마그네슘-은(Mg-Ag) 중 적어도 어느 하나일 수 있다.
금속 페이스트는 은 페이스트(Ag paste), 알루미늄 페이스트(Al paste), 금 페이스트(Au paste) 및 구리 페이스트(Cu paste) 물질 중 적어도 어느 하나이거나 합금의 형태일 수 있다.
금속 잉크 물질은, 은(Ag) 잉크, 알루미늄(Al) 잉크, 금(Au) 잉크, 칼슘(Ca) 잉크, 마그네슘(Mg) 잉크, 리튬(Li) 잉크 및 세슘(Cs) 잉크 중 적어도 어느 하나일 수 있고, 금속 잉크 물질에 포함된 금속 물질은 용액 내부에서 이온화된 상태일 수 있다.
양극(150)은 기판 상에 종래에 잘 알려진 화학기상증착(CVD; Chemical Vapor Deposition)과 같은 증착법을 이용하거나, 메탈 플레이크(flake) 내지 파티클(particle)이 바인더(binder)와 혼합된 페이스트 메탈 잉크를 프린팅하는 방식의 도포법과 같은 방법을 사용하여 형성할 수 있고, 전극을 형성할 수 있는 방법이면 이에 제한되지 않고 사용할 수 있다.
도 1b는 본 발명의 다른 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자를 도시한 도면이다.
본 발명의 다른 실시예에 따른 박막형 발광소자는 음극(110), 음극(110) 상에 형성되는 반사층(170), 반사층 상에 형성되고, 전하 생성 접합층(121), 전자 주입/수송층(131), 박막형 발광층(141) 및 정공 주입/수송층(151)을 순차적으로 포함하는 적어도 하나 이상의 발광 유닛(EU1), 적어도 하나 이상의 발광유닛(EU1) 상에 형성되는 양극(150) 및 양극(150) 상에 형성되는 굴절률 보상층(180)을 포함한다.
음극(110)은 소자에 전자를 제공하는 전극으로서, 금속 물질, 이온화된 금속 물질, 합금 물질, 소정의 액체 속에서 콜로이드(colloid) 상태인 금속 잉크 물질, 투명 금속 산화물이 사용될 수 있다.
음극(110) 상에 형성되는 반사층(170)을 포함하고, 반사층(170)은 음극(110)에서의 반사가 용이하게 이루어지도록 하며, 반사층(170)은 은(Ag), 알루미늄(Al), 금(Au), 칼슘(Ca), 마그네슘(Mg), 리튬(Li), 니켈(Ni), 백금(Pt), 구리(Cu) 및 세슘(Cs) 중 적어도 어느 하나를 포함할 수 있다.
반사층(170) 상에는 전하 생성 접합층(121), 박막형 발광층(141) 및 정공 주입/수송층(151)을 순차적으로 포함하는 적어도 하나 이상의 발광 유닛(EU1)을 포함한다.
전하 생성 접합층(121)은 p형 반도체층(121a) 및 n형 반도체층(121b)이 순차적으로 형성된 레이어-바이-레이어 구조로 형성되어 있는 pn 접합 구조를 가질 수 있다.
따라서, 전자들이 밴드 벤딩(band bending)으로 인하여 HOMO(highest occupied molecular orbital)로부터 LUMO(lowest unoccupied molecular orbital)로 터널링(tunnel)될 수 있다. 이 터널링 프로세스는 박막형 발광소자에 전하 캐리어(전자 또는 정공)를 공급하는데, 음극 측에 있는 제1 전자 생성 접합층(121)의 경우 공급되는 전하 캐리어는 전자이다.
또한, n형 반도체층(121b)은 어닐링 처리하여 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면의 산소 공공의 농도를 조절한다.
어닐링 처리는 공기(Air) 또는 질소(N2) 분위기에서 진행될 수 있다.
n형 반도체층(121b)에 어닐링 처리를 진행하면, 공기 중(대기중) 열처리에 대하여 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면의 산소 공공의 농도를 감소시킬 수 있다.
또한, n형 반도체층(121b)에 어닐링 처리를 진행하면, 전하 트랩을 유도하는 산소 공공이 감소하는데 이는 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면의 산소-수소(O-H) 농도를 감소시켜, 생성된 전하가 재트랩되는 것을 방지하는 효과가 있다.
금속-산소(M-O) 농도를 증가시켜, 전하 생성 효율을 향상시킬 수 있고, 금속-산소(M-O)는 반도체 특성 개선에 의해 전하 생성에 기여한다.
또한, 어닐링 처리는, p형 반도체층(121a) 및 n형 반도체층(121b)의 계면에서의 p형 반도체층(121a)의 비율을 증가시킬 수 있다.
n형 반도체층(121b)에 어닐링 처리를 진행하면, 산소가 침투하여 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면에서의 p형 반도체층(121a)의 비율을 증가시킬 수 있다.
예를 들면, p형 반도체층(121a)으로 산화구리(CuO)를 사용하는 경우, n형 반도체층(121b)에 어닐링 처리를 진행하면, 산소가 침투하여 p형 반도체층(121a) 및 n형 반도체층(121b)의 계면에서의 Cu-O 결합을 증가시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 박막형 발광소자는 p형 반도체층(121a) 표면의 조도(roughness)를 감소시킬 수 있다.
p형 반도체층(121a)은 박막이 형성되면서, p형 반도체층(121a)의 표면에 조도가 생성되나, p형 반도체층(121a)의 표면 조도가 증가하게 되면 전기장이 균일하게 걸리지 않아, 소자의 구동 안정성을 감소시키거나, 소자의 수명을 감소시킬 수 있다.
그러나, 본 발명의 일 실시예에 따른 박막형 발광소자는 p형 반도체층(121a) 상에 2개의 층인 p형 반도체층(121a)과 전자 주입/수송층(131)을 형성함으로써, p형 반도체층(121a)으로 인해 증가된 조도를 감소시켜, 소자의 구동을 안정화시키는 동시에, 소자의 수명을 향상시킬 수 있다.
실시예에 따라, 본 발명의 일 실시예에 따른 박막형 발광소자는 p형 반도체층(121a) 상에 복수(다층)의 n형 반도체층(121b)을 형성함으로써, p형 반도체층(121a)으로 인해 증가된 조도를 감소시켜, 소자의 구동을 안정화시키는 동시에, 소자의 수명을 향상시킬 수 있다.
양극(150)은 소자에 정공을 제공하는 전극으로서, 금속 물질, 이온화된 금속 물질, 합금 물질, 소정의 액체 속에서 콜로이드(colloid) 상태인 금속 잉크 물질, 투명 금속 산화물이 사용될 수 있다.
양극(150) 상에 형성되는 굴절률 보상층(180)을 포함하고, 굴절률 보상층(180)은 양극(150)과 공기 사이의 굴절률을 조절하기 위해 사용되며, 굴절률 보상층(180)은 SiO, SiO2, Al2O3, BaO, MgO, HfO2, ZrO2, CaO2, SrO2, Y2O3, Si3N3 및 AlN 중 적어도 어느 하나를 포함할 수 있다.
박막형 발광층(141)에서 형성된 빛은 고 굴절률을 가지는 양극(150)을 거친 다음, 저 굴절률을 갖는 과 공기와 굴절률 보상층(180)을 통과하여 최종적으로 빛이 효과적으로 방출된다.
굴절률 보상층(180)의 굴절률 값은 0.5 내지 4를 가지고, 굴절률 보상층(180)의 굴절률 값이 0.5 미만이면 양극(150)과의 굴절률 차이가 너무 커 굴절률 보상 역할을 하지 못하는 문제가 있고, 4를 초과하면 공기와의 굴절률 차이가 너무 커 굴절률 보상 역할을 하지 못하는 문제가 있다.
도 2는 본 발명의 일 실시예에 따른 박막형 발광소자의 텐덤구조를 도시한 도면이다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 텐덤 구조의 박막형 발광소자는 도 1a 또는 1b와 동일한 구성요소를 포함함으로써, 중복되는 구성요소에 대한 상세한 설명은 제외하기로 한다.
도 2에서는 2개의 발광 유닛을 포함하는 텐덤 구조의 박막형 발광소자에 대해 설명하고 있으나, 발광 유닛의 수는 이에 제한되지 않는다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 텐덤 구조의 박막형 발광소자는 음극(110), 음극(110) 상에 형성되고, 전하 생성 접합층(121, 122), 전자 주입/수송층(131, 132), 박막형 발광층(141, 142) 및 정공 주입/수송층(151, 152)을 순차적으로 포함하는 적어도 하나 이상의 발광 유닛(EU1, EU2) 및 적어도 하나 이상의 발광유닛(EU1, EU2) 상에 형성되는 양극(150)을 포함한다.
적어도 하나 이상의 발광 유닛(EU1, EU2)은 제1 전하 생성 접합층(121), 제1 전자 주입/수송층(131), 제1 박막형 발광층(141) 및 제1 정공 주입/수송층(151)을 순차적으로 포함하는 제1 발광 유닛(EU1) 및 제2 전하 생성 접합층(122), 제2 전자 주입/수송층(132), 제2 박막형 발광층(142) 및 제2 정공 주입/수송층(152)을 순차적으로 포함하는 제2 발광 유닛(EU1)을 포함한다.
발광 유닛(EU1, EU2)의 적층 수는 특별히 제한되지는 않으나, 발광 유닛(EU1, EU2)은 1번 내지 5번 반복 적층되는 것이 바람직하다.
적어도 하나 이상의 발광 유닛(EU1, EU2)이 5번 이상 반복 적층되면, 동일색을 반복 적층하여 발광효율을 향상시킬 수 있고, 다양한 색을 적층하여 백색을 발광하는 소지를 만들 수 있다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 텐덤 구조의 박막형 발광소자는 복수 적층된 발광 유닛(EU1, EU2)을 포함하는 텐덤(Tandem) 구조로 형성되어, 저비용으로 고성능을 갖는 박막형 발광소자로 제작될 수 있다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 전하 생성 접합층으로 포함하는 박막형 발광소자의 제조 방법을 도시한 흐름도이다.
도 3a 및 도 3b에 도시된 본 발명의 일 실시예에 따른 전하 생성 접합층으로 포함하는 박막형 발광소자의 제조 방법은 도 1a에 도시된 본 발명의 일 실시예에 따른 전하 생성 접합층으로 포함하는 박막형 발광소자과 동일한 구성요소를 포함하고 있으므로, 동일한 구성 요소에 대해서는 생략하기로 한다.
또한, 본 발명의 다른 실시예에 따른 전하 생성 접합층으로 포함하는 박막형 발광소자(도 1b) 및 본 발명의 일 실시예에 따른 전하 생성 접합층으로 포함하는 텐덤 구조의 박막형 발광소자(도 2)는 도 3a 및 도 3b에 도시된 본 발명의 일 실시예에 따른 전하 생성 접합층으로 포함하는 박막형 발광소자의 제조 방법의 순서를 조절하여 동일한 방법으로 제조될 수 있다.
본 발명의 일 실시예에 따른 전하 생성 접합층으로 포함하는 박막형 발광소자는 기판 상에 음극을 형성하는 단계(S110), 음극 상에 적어도 하나 이상의 발광 유닛을 형성하는 단계(S120) 및 적어도 하나 이상의 발광 유닛 상에 양극을 형성하는 단계(S130)를 포함한다.
또한, 적어도 하나 이상의 발광 유닛을 형성하는 단계(S120)는 음극 상에 전하 생성 접합층을 형성하는 단계(S121), 전하 생성 접합층 상에 전자 주입/수송층을 형성하는 단계(S122), 전자 주입/수송층 상에 박막형 발광층을 형성하는 단계(S123) 및 박막형 발광층 상에 정공 주입/수송층을 형성하는 단계(S124)를 포함한다.
본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 제조방법은 단계 S110에서, 기판 상에 음극을 형성한다.
이후, 단계 S120에서, 음극 상에 전하 생성 접합층을 형성한다.
음극은 자체가 기판 및 전극으로 사용되거나, 기판 상에 음극 형성하기 위한 물질을 이용하여 형성될 수 있다.
기판은 발광 소자를 형성하기 위한 베이스 기판으로서, 당 분야에서 사용하는 기판으로서 그 재질을 특별하게 한정하는 것은 아니나, 실리콘, 유리, 플라스틱 또는 금속 호일(foil)과 같은 다양한 재질을 사용할 수 있다.
음극은 소자에 전자를 제공하는 전극으로서, 금속 물질, 이온화된 금속 물질, 합금 물질, 소정의 액체 속에서 콜로이드(colloid) 상태인 금속 잉크 물질, 투명 금속 산화물이 사용될 수 있다.
음극은 화학기상증착(CVD; Chemical Vapor Deposition)과 같은 증착법을 이용하거나, 메탈 플레이크(flake) 또는 파티클(particle)에 바인더(binder)가 혼합되어 있는 페이스트 메탈 잉크를 프린팅하는 방식과 같은 도포법을 사용하여 형성될 수 있고, 전극을 형성할 수 있는 방법이면 이에 제한되지 않는다.
단계 S120은 음극 상에 전하 생성 접합층을 형성하는 단계(S121), 전하 생성 접합층 상에 전자 주입/수송층을 형성하는 단계(S122), 전자 주입/수송층 상에 박막형 발광층을 형성하는 단계(S123) 및 박막형 발광층 상에 정공 주입/수송층을 형성하는 단계(S124)를 포함한다.
단계 S121에서, 음극 상에 전하 생성 접합층을 형성한다,
전하 생성 접합층은 p형 반도체층 및 n형 반도체층이 형성된 레이어-바이-레이어 구조이고, 전하 생성 접합층은 용액 공정을 이용하여 형성될 수 있다.
보다 구체적으로, 단계 S121는 음극 상에 p형 반도체층을 형성하는 단계, p형 반도체층 상에 n형 반도체층을 형성하는 단계 및 n형 반도체층을 어닐링 처리하는 단계를 포함한다.
p형 반도체층 및 n형 반도체층은 용액 공정을 이용하여 형성될 수 있고, 따라서 대면적 공정이 가능하며, 공정시간을 단축시킬 수 있고, 상하부 전극 (양극 및 음극)의 반도체 특성에 대한 제한을 감소시킨다.
구체적으로, p형 반도체층 및 n형 반도체층은 스핀 코팅(Spin-coating), 슬릿 다이 코팅(Slit dye coating), 잉크젯 프린팅(Ink-jet printing), 스프레이 코팅(spray coating) 및 딥 코팅(dip coating) 중 선택되는 어느 하나의 용액 공정을 이용하여 형성될 수 있다.
바람직하게는, p형 반도체층 및 n형 반도체층은 스핀 코팅을 이용하여 형성될 수 있고, 스핀 코팅은 용액을 일정량 떨어뜨리고 기판을 고속으로 회전시켜서 용액에 가해지는 원심력으로 코팅하는 방법이다.
전하 생성 접합층(p형 반도체층 및 n형 반도체층)은 용액 공정으로 형성되어 대면적 공정이 가능하고, 공정시간을 단축시킬 수 있으며, 상하부 전극 (양극 및 음극)의 반도체 특성에 대한 제한을 감소시킨다.
또한, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 제조 방법은 n형 반도체층(121b)에 어닐링 처리를 진행한다.
어닐링 처리는 공기(Air) 또는 질소 (N2) 분위기하에서 진행될 수 있다. 그러나, 이에 제한되지 않고, 어닐링 처리는 공기(Air), 질소 (N2), 아르곤, 네온 또는 헬륨과 같은 희가스의 불활성 기체 분위기하 또는 감압하에서 진행될 수 있다.
n형 반도체층에 어닐링 처리를 진행함으로써, p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 조절하고, 보다 구체적으로, n형 반도체층에 어닐링 처리를 진행하면, 공기 중(대기중) 열처리에 의해 p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 감소시킬 수 있다.
또한, n형 반도체층(121b)에 진행되는 어닐링 처리는 전하 생성 접합층을 탈수화(dehydration) 또는 탈수소화(dehydrogenation)시킬 수 있고, 탈수화 또는 탈수소화는 H2뿐만 아니라, H, OH 등을 제거하는 것을 의미한다.
보다 구체적으로, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 제조 방법은 n형 반도체층에 어닐링 처리를 진행하면, 산소 공공이 전하 트랩을 유도하여 p형 반도체층 및 n형 반도체층의 계면의 산소-수소(O-H) 농도를 감소시켜, 생성된 전하가 재트랩되는 것을 억제하는 효과가 있다.
따라서, 탈수화 또는 탈수소화에 의해 과잉의 수소(물이나 수산기를 포함함)를 제거하여, 전하 생성 접합층의 구조를 가지런하게 하고, 에너지 갭 중의 불순물 준위를 저감시킬 수 있다.
또한, n형 반도체층(121b)에 어닐링 처리를 진행하면, 산소가 침투하여 p형 반도체층 및 n형 반도체층의 계면에서의 p형 반도체층의 비율을 증가시킬 수 있다.
전하 생성 접합층은 내부 형성된 금속-산소(M-O)가 반도체 특성이 개선되어 전하 생성에 기여하게 되는데, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층에 어닐링 처리를 진행함으로써, p형 반도체층 및 n형 반도체층의 계면에서의 p형 반도체층의 비율을 증가시켜, p형 반도체층 및 n형 반도체층의 계면에서의 금속-산소(M-O) 농도, 예를 들면 Cu-O의 농도가 증가됨으로, 전하 생성 접합층(121)의 전하 생성 효율을 보다 향상시킬 수 있다.
어닐링 처리의 온도는 160℃ 내지 250℃일 수 있고, 어닐링 처리의 온도가 160℃ 미만이면, 저항이 증가하는 문제가 있고, 250℃를 초과하면 하부 박막이 열화되는 문제가 있다.
어닐링 처리는 공기(Air) 또는 질소(N2) 분위기에서 진행될 수 있고, 어닐링 처리는 핫플레이트(Hot plate), 퍼니스 어닐링(furnace annealing) 또는 급속 가열 어닐링(rapid thermal annealing; RTA)일 수 있다. 급속 가열 어닐링은 가열된 기체를 이용하는 GRTA(Gas Rapid Thermal Anneal) 법 또는 램프광을 이용하는 LRTA(Lamp Rapid Thermal Anneal)법을 포함할 수 있다.
바람직하게, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 제조 방법은 핫플레이트(Hot plate)를 원하는 온도로 셋팅하여 약 20분동안 예열한 다음, 열처리를 진행할 수 있다.
전하 생성 접합층에 사용되는 p형 반도체층 및 n형 반도체층은 산화물 반도체를 이용하여 형성될 수 있고, p형 반도체층 및 n형 반도체층을 산화물 반도체를 이용하여 형성함으로써, 산소 및 수분에 대한 내성을 향상시켜 소자의 수명을 향상시킬 수 있다.
이후, 단계 S122에서, 전하 생성 접합층 상에 전자 주입/수송층을 형성한다.
전자 주입/수송층은 TiO2, ZnO, SiO2, SnO2, WO3, Ta2O3, BaTiO3, BaZrO3, ZrO2, HfO2, Al2O3, Y2O3, ZrSiO4, SnO2, TPBI 및 TAZ 중 적어도 어느 하나의 물질을 포함할 수 있다.
전자 주입/수송층은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 어느 하나를 이용하여 형성될 수 있다.
이후, 단계 S123에서, 박막형 발광층을 형성한다.
박막형 발광층은 양자점 발광층 또는 유기 발광층일 수 있으나, 바람직하게는, 박막형 발광층은 양자점 발광층일 수 있다.
양자점 발광층은 II-VI족 반도체 화합물, III-V족 반도체 화합물, IV-VI족 반도체 화합물, IV족 원소 또는 화합물 및 이들의 조합으로 이루어진 군에서 선택되는 적어도 하나 이상의 반도체 물질을 사용할 수 있다.
박막형 발광층은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting)을 이용하여 형성될 수 있다.
이후, 단계 S124에서 박막형 발광층 상에 정공 주입/수송층을 형성한다.
정공 주입/수송층은 정공 수송 및 주입을 위한 층은 PEDOT:PSS로 형성될 수 있고, PEDOT:PSS에 텅스텐 옥사이드, 그라핀 옥사이드(GO), CNT, 몰리브덴 옥사이드(MoOx), 바나듐 옥사이드(V2O5), 니켈 옥사이드(NiOx)와 같은 첨가물을 혼합하여 형성될 수 있으나, 이제 제한되지 않고, 다양한 유기 물질 또는 무기 물질로 형성될 수 있다.
정공 주입/수송층은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 어느 하나를 이용하여 형성될 수 있다.
마지막으로, 단계 S130에서 적어도 하나 이상의 발광 유닛 상에 양극을 형성한다.
양극은 소자에 정공을 제공하는 전극으로서, 투과형 전극, 반사형 전극, 금속 페이스트 또는 소정의 액체 속에서 콜로이드 상태인 금속 잉크 물질을 스크린 인쇄와 같은 용액공정을 통하여 형성될 수 있다.
양극은 기판 상에 종래에 잘 알려진 화학기상증착(CVD; Chemical Vapor Deposition)과 같은 증착법을 이용하거나, 메탈 플레이크(flake) 내지 파티클(particle)이 바인더(binder)와 혼합된 페이스트 메탈 잉크를 프린팅하는 방식의 도포법과 같은 방법을 사용하여 형성할 수 있고, 전극을 형성할 수 있는 방법이면 이에 제한되지 않고 사용할 수 있다.
실시예에 따라, S120을 진행한 다음, 적어도 하나 이상의 발광 유닛 상에 서브 전하 생성 접합층을 형성하는 단계를 더 포함할 수 있다.
서브 전하 생성 접합층의 제조 방법은 앞서 전술한 전하 생성 접합층과 종일한 물질 및 방법을 이용하여 제조 될 수 있다.
서브 전하 생성 접합층은 p형 반도체층 및 n형 반도체층이 형성된 레이어-바이-레이어 구조이고, 전하 생성 접합층은 용액 공정을 이용하여 형성될 수 있다.
서브 전하 생성 접합층은 용액 공정을 이용하여 형성될 수 있고, 따라서 대면적 공정이 가능하며, 공정시간을 단축시킬 수 있고, 상하부 전극 (양극 및 음극)의 반도체 특성에 대한 제한을 감소시킨다.
구체적으로 p형 반도체층 및 n형 반도체층은 스핀 코팅(Spin-coating), 슬릿 다이 코팅(Slit dye coating), 잉크젯 프린팅(Ink-jet printing), 스프레이 코팅(spray coating) 및 딥 코팅(dip coating) 중 선택되는 어느 하나의 용액 공정을 이용하여 형성될 수 있다.
바람직하게는, p형 반도체층 및 n형 반도체층은 스핀 코팅을 이용하여 형성될 수 있고, 스핀 코팅은 용액을 일정량 떨어뜨리고 기판을 고속으로 회전시켜서 용액에 가해지는 원심력으로 코팅하는 방법이다.
서브 전하 생성 접합층(p형 반도체층 및 n형 반도체층)은 용액 공정으로 형성되어 대면적 공정이 가능하고, 공정시간을 단축시킬 수 있으며, 상하부 전극 (양극 및 음극)의 반도체 특성에 대한 제한을 감소시킨다.
또한, n형 반도체층(121b)에 어닐링 처리를 진행할 수 있고, 어닐링 처리는 공기(Air) 또는 질소 (N2) 분위기하에서 진행될 수 있다. 그러나, 이에 제한되지 않고, 어닐링 처리는 공기(Air), 질소 (N2), 아르곤, 네온 또는 헬륨과 같은 희가스의 불활성 기체 분위기하 또는 감압하에서 진행될 수 있다.
어닐링 처리는 공기(Air) 또는 질소(N2) 분위기에서 진행될 수 있고, 어닐링 처리는 핫플레이트(Hot plate), 퍼니스 어닐링(furnace annealing) 또는 급속 가열 어닐링(rapid thermal annealing; RTA)일 수 있다. 급속 가열 어닐링은 가열된 기체를 이용하는 GRTA(Gas Rapid Thermal Anneal) 법 또는 램프광을 이용하는 LRTA(Lamp Rapid Thermal Anneal)법을 포함할 수 있다.
바람직하게, 본 발명의 일 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 핫플레이트(Hot plate)를 원하는 온도로 셋팅하여 약 20분동안 예열한 다음, 열처리를 진행할 수 있다.
이하에서는, 도 4a 내지 도 16을 참고하여 본 발명의 실시예들에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 전기적 또는 광학적 특성에 대해 설명하기로 한다.
제조예
비교예
유리 기판상에 음극을 형성한 다음, 형성된 음극 상에 전자 주입을 위해 2 at% Li doped ZnO를 스핀 코팅을 이용하여 50 nm 두께로 형성하였다. 형성된 전자주입층 상에는 박막형 구조의 발광층을 스핀 코팅을 이용하여 30 nm 두께로 형성하였고, 박막형 발광층 상에는 정공수송층을 스핀 코팅을 이용하여 20 nm 두께로 형성하였으며, 정공수송층 상에는 정공주입을 위해 PEDOT:PSS를 스핀 코팅을 이용하여 20 nm 두께로 형성하였다. 형성된 정공주입층 상에는 양극을 형성하기 위해 진공 증착 방식으로 알루미늄(Al)을 성막하였다.
실시예 1
20 atomic%의 Li을 산화구리에 도핑한 Li:CuO과 10 atomic% Li을 산화아연에 도핑한 Li:ZnO를 모두 에탄올을 용매로 사용하여 제조된 용액을 ITO의 음극 상에 공기 분위기 하에서 용액 공정으로 프린팅하여, 20 atomic% Li:CuO 와 10 atomic % Li:ZnO가 레이어-바이-레이어(layer-by-layer) 구조로 형성한 다음, 10 atomic % Li:ZnO를 핫 플레이트를 이용하여 10분 동안 250 ℃로 어닐링 처리를 진행하여 전하 생성 접합층을 15 nm로 형성하였다.
이후, 10 atomic % Li:ZnO 의 전자수송층을 프린팅 방법으로 15 nm를 형성하고, CdSe/CdS/ZnS (core/shell/shell type) 구조의 양자점 물질의 발광층을 프린팅 방법으로 30~40nm를 형성하며, 4,4,4-tris(Ncarbazolyl) triphenylamine (TCTA) 및 4,4'-bis[N-(naphthyl)-Nphenylamino] biphenyl (NPB)의 정공 수송층을 진공증착 방식으로 각 10nm 와 20 nm를 형성하고, 정공주입층인 HAT-CN을 진공증착방식으로 20 nm 형성한다. Al의 양극을 진공증착방식로 100 nm를 형성 하여 박막형 발광소자를 제조하였다.
도 4a 내지 도 4h는 용액 공정 기반의 전하 생성 접합층을 포함하지 않는 비교예에 따른 박막형 발광소자(control Device) 및 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(CGL Device)의 특성을 도시한 것이다.
도 4a는 용액 공정 기반의 전하 생성 접합층을 포함하지 않는 비교예에 따른 박막형 발광소자의 밴드다이어그램을 도시한 것이고, 도 4b는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 밴드다이어그램을 도시한 것이다.
도 4c는 전류밀도-전압 특성(J-V characteristics)을 나타낸 것이고, 도 4d 는 휘도-전압 특성(L-V characteristics)을 나타낸 것이며, 도 4e는 전류효율-휘도 특성(C/E-L characteristics)을 나타낸 것이고, 도 4f 는 전력효율-휘도 특성(P/E-L characteristics)을 나타낸 것이다.
도 4g 및 도 4h는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(CGL Device)의 전류 효율(current efficiency) 및 전력 효율(power efficiency)의 최대 값의 히스토그램(Histogram)을 도시한 것이다.
도 4g 및 도 4h는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(CGL Device)를 5개의 배치(batches)로 18개의 소자를 이용하여 측정하였다.
하기 표 1은 도 4c 내지 도 4f의 세부 특성을 도시한 것이다.
[표 1]
Figure 112017106566466-pat00001
표 1에서 VT는 1cd/m2 의 빛이 발광할 때의 전압을 나타내고, VD는 1,000 cd/m2 세기의 빛이 발광할 때의 전압을 나타내며, C/E는 1A의 전류로 얼만큼의 빛이 날 수 있는지에 대한 효율을 나타내고, P/E는 E는 1W의 전력으로 빛이 어느 정도의 빛이 발생시킬 수 있는지에 대한 효율을 나타내며, C/Emax는 C/E의 최대 효율을 나타내고, P/Emax는 P/E의 최대 효율을 나타낸다.
도 4a 내지 도 4h 및 표 1을 참조하면, 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(CGL Device)는 용액 공정 기반의 전하 생성 접합층을 포함함으로써, 비교예 대비 전류밀도-전압 특성, 휘도-전압 특성, 전류효율-휘도 특성 및 전력효율-휘도 특성이 향상되는 것을 알 수 있다.
도 5a 내지 도 5d는 p형 반도체층의 도펀트 농도에 따른 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 5a는 전류밀도-전압 특성을 나타낸 것이고, 도 5b 는 휘도-전압 특성을 나타낸 것이며, 도 5c는 전류효율-휘도 특성을 나타낸 것이고, 도 5d는 전력효율-휘도 특성을 나타낸 것이다.
도 5a 내지 도 5d에서, 용액 공정 기반의 CuO를 p형 반도체층으로 사용하였고, Li의 도핑양을 0at%, 5at%, 10at%, 20at%, 40at%로 변화시켜 특성을 측정하였다.
표 2는 도 5a 내지 도 5d의 세부 특성을 도시한 것이다.
[표 2]
Figure 112017106566466-pat00002
도 5a 내지 도 5d 및 표 2를 참조하면, p형 반도체층의 도펀트 농도에 따라 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 전류밀도-전압 특성, 휘도-전압 특성, 전류효율-휘도 특성 및 전력효율-휘도 특성이 조절되고, p형 반도체층에 포함되는 도펀트의 농도가 10at%일 때 가장 뛰어난 특성을 나타내는 것을 알 수 있다.
도 6a 내지 도 6d는 n형 반도체층의 어닐링 처리 온도에 따른 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 6a는 전류밀도-전압 특성을 나타낸 것이고, 도 6b 는 휘도-전압 특성을 나타낸 것이며, 도 6c는 전류효율-휘도 특성을 나타낸 것이고, 도 6d는 전력효율-휘도 특성을 나타낸 것이다.
도 6a 내지 도 6d에서, 용액 공정 기반의 LZO를 n형 반도체층으로 사용하였고, 어닐링 처리 온도를 160℃, 190℃, 220℃ 및 250℃로 변화시켜 특성을 측정하였다.
표 3은 도 6a 내지 도 6d의 세부 특성을 도시한 것이다.
[표 3]
Figure 112017106566466-pat00003
도 6a 내지 도 6d 및 표 3을 참조하면, 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 어닐링 처리 온도에 따라 전류밀도-전압 특성, 휘도-전압 특성, 전류효율-휘도 특성 및 전력효율-휘도 특성이 조절되고, n형 반도체층인 LZO의 어닐링 처리 온도가 220℃ 이상이 될 때 소자(다이오드) 특성이 가장 개선되는 것을 알 수 있다.
도 7a 내지 도 7d는 n형 반도체층의 두께에 따른 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 7a는 전류밀도-전압 특성을 나타낸 것이고, 도 7b 는 휘도-전압 특성을 나타낸 것이며, 도 7c는 전류효율-휘도 특성을 나타낸 것이고, 도 7d는 전력효율-휘도 특성을 나타낸 것이다.
도 7a 내지 도 7d에서, 용액 공정 기반의 LZO를 n형 반도체층으로 사용하였고, 두께를 15nm, 25nm, 35nm 및 50nm로 변화시켜 특성을 측정하였다.
표 4은 도 7a 내지 도 7d의 세부 특성을 도시한 것이다.
[표 4]
Figure 112017106566466-pat00004
도 7a 내지 도 7 및 표 4를 참조하면, 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층의 두께에 따라 전류밀도-전압 특성, 휘도-전압 특성, 전류효율-휘도 특성 및 전력효율-휘도 특성이 조절되고, n형 반도체층인 LZO의 두께가 15nm일 때, 소자(다이오드) 특성이 가장 개선되는 것을 알 수 있다.
도 8a 내지 도 8d는 용액 공정 기반의 전하 생성층 상부에 형성되는 전자 주입/수송층의 두께에 따른 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 8a는 전류밀도-전압 특성을 나타낸 것이고, 도 8b 는 휘도-전압 특성을 나타낸 것이며, 도 8c는 전류효율-휘도 특성을 나타낸 것이고, 도 8d는 전력효율-휘도 특성을 나타낸 것이다.
표 5는 도 8a 내지 도 8d의 세부 특성을 도시한 것이다.
[표 5]
Figure 112017106566466-pat00005
도 8a 내지 도 8d 및 표 5를 참조하면, 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 전자 주입/수송층의 두께에 따라 전류밀도-전압 특성, 휘도-전압 특성, 전류효율-휘도 특성 및 전력효율-휘도 특성이 조절되고, 전자 주입/수송층의 두께가 15nm일 때, 소자(다이오드) 특성이 가장 개선되는 것을 알 수 있다.
도 9a 내지 도 9c는 n형 반도체층을 포함하지 않는(w/o) 박막형 발광소자 및 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(w/)의 특성을 도시한 것이다.
도 9a는 전류밀도-전압 특성을 나타낸 것이고, 도 9b 는 휘도-전압 특성을 나타낸 것이며, 도 9c는 전류효율-휘도 특성을 나타낸 것이고, 도 9d는 전력효율-휘도 특성을 나타낸 것이다.
표 6는 도 9a 내지 도 9d의 세부 특성을 도시한 것이다.
[표 6]
Figure 112017106566466-pat00006
도 9a 내지 도 9d 및 표 6을 참조하면, 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(w/)는 n형 반도체층을 포함하지 않는 박막형 발광소자(w/o) 대비 전류밀도-전압 특성, 휘도-전압 특성, 전류효율-휘도 특성 및 전력효율-휘도 특성이 개선되어, 소자 특성이 향상되는 것을 알 수 있다.
도 10은 유기물을 포함하는 p형 반도체층과 산화물 반도체를 포함하는 n형 반도체층으로 이루어진 전하 생성 접합층을 포함하는 박막형 발광소자(PP;WOx/LZO CGJ) 및 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자(Li:CuO/LZO CGJ)의 전류 전압 특성을 나타낸 도면이다.
도 10을 참조하면, 유기물을 포함하는 p형 반도체층과 산화물 반도체를 포함하는 n형 반도체층으로 이루어진 전하 생성 접합층을 포함하는 박막형 발광소자 보다 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자가 더 많은 전류를 흐를 수 있게 하여, 소자(디바이스)의 특성을 월등히 개선되는 것을 알 수 있다.
도 11a 내지 도 11c는 전면발광형(Top emitting) 박막형 발광소자(본 발명의 다른 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자)의 특성을 도시한 것이다.
도 11a는 전류밀도-전압(Current Dencity) 및 휘도-전압(Luminance) 특성을 나타낸 것이고, 도 11b는 CIE 색좌표를 도시한 것이며, 도 9c는 전면발광형(Top emitting) 박막형 발광소자의 발광 이미지를 도시한 것이다.
도 11a 내지 도 11c를 참조하면, 전면발광형(Top emitting) 박막형 발광소자(본 발명의 다른 실시예에 따른 전하 생성 접합층을 포함하는 박막형 발광소자)의 전류 밀도 및 휘도가 월등히 향상되는 것을 알 수 있다.
도 12a 내지 도 12f는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 자외광 전자 분광법 스펙트라(ultraviolet photoelectron spectroscopy spectra) 결과를 도시한 것이다.
도 12a는 그린 양자점 발광층을 포함하는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 밴드다이어그램을 도시한 것이고, 도 12b는 2차 전자 컷오프 영역(Secondary-electron cutoff regions)을 도시한 것이며, 도 12c는 UV/O3 처리된 양극의 페르미 엣지 영역(Fermi-edge regions)을 도시한 것이고, 도 12d는 UV/O3 처리된 p형 반도체층의 페르미 엣지 영역을 도시한 것이며, 도 12e는 UV/O3 처리된 n형 반도체층의 페르미 엣지 영역을 도시한 것이고, 도 12f는 UV/O3 처리된 그린 양자점 발광층의 페르미 엣지 영역을 도시한 것이다.
도 12a 내지 도 12f에서 양극, p형 반도체층, n형 반도체층 및 그린 양자점 발광층의 일함수는 2차 전자 컷오프 영역으로부터 각각 4.60eV, 4.29eV, 2.95eV 및 2.90 eV로 계산된다.
도 12a 내지 도 12f를 참조하면, 각 층이 적층되면서 에너지 레벨이 변화하는 것을 알 수 있다.
도 13a 내지 도 13d는 NPD/HAT-CN 접합을 전하 생성 접합층으로 포함하는 박막형 발광소자 및 본 발명의 실시예 1에 따른 전하 생성 접합층(Li:CuO/LiZnO)을 포함하는 박막형 발광소자의 특성을 도시한 것이다.
도 13a는 NPD/HAT-CN 접합을 전하 생성 접합층으로 포함하는 박막형 발광소자의 밴드다이어그램을 도시한 것이고, 도 13b는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 밴드다이어그램을 도시한 것이며, 도 13c는 전류 밀도-전압 특성을 도시한 것이고, 도 13d는 상대 전하 생성 효율(relative charge generation efficiencies)을 도시한 것이다.
상대 전하 생성 효율은 하기 [식 1]로 계산될 수 있다.
[식 1]
Figure 112017106566466-pat00007
NPD/HAT-CN 접합을 전하 생성 접합층으로 포함하는 박막형 발광소자의 상대 전하 생성 효율은 -3V에서 67%이고, 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 상대 전하 생성 효율은 -3V에서 83%로 월등히 개선되는 것을 알 수 있다.
또한, 도 13a 내지 도 13d를 참조하면, 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 n형 반도체층에 공기 어닐링 처리가 금속 산화물에서의 산소 공공을 감소시켜 소자의 전기 및 광학 특성을 개선하는 것을 알 수 있다.
도 14a 내지 도 14g는 전하 생성 접합층의 깊이에 따른 X선 광전자 분광법(XPS; X-ray photoelectron spectroscopy) 프로파일을 도시한 것이다.
도 14a는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 전하 생성 접합층의 측정 포인트(P1, P2, P3 및 P4)를 도시한 것이고, 도 14b 내지 도 14d는 질소(N2) 분위기 하에서 어닐링 처리를 진행하였을 때의 전하 생성 접합층을 구성하는 원자들의 깊이 프로파일을 도시한 것이며, 도 14e 내지 도 14g는 공기(Air) 분위기 하에서 어닐링 처리를 진행하였을 때의 전하 생성 접합층을 구성하는 원자들의 깊이 프로파일을 도시한 것이다.
X선 광전자 분광법은 전하 생성 접합층의 측정 포인트(P1, P2, P3 및 P4)에서의 공기 또는 질소 분위기 하에서 어닐링 처리를 진행하면, 산소 공공 농도 및 산소-수소(O-H) 농도를 확인 할 수 있다.
도 14a 내지 도 14g를 참조하면, 공기 또는 질소 분위기 하에서 어닐링 처리를 진행하면, 산소 공공이 전하 트랩을 유도하여 P1 내지 P3(n형 반도체층 및 p형 반도체층의 계면)의 산소 공공 농도 및 산소-수소(O-H) 농도가 점진적(gradually)으로 감소되고, M-O의 농도는 증가되는 것을 알 수 있다.
M-O의 농도는 전하 생성에 기여하기 때문에, 공기 또는 질소 분위기 하에서 어닐링 처리를 진행하면, 전하 생성 접합층의 효율이 더욱 향상될 수 있다.
또한, 공기 또는 질소 분위기 하에서 어닐링 처리에 의해 p형 반도체층 표면의 조도(roughness)가 감소되는 것을 알 수 있다.
도 15는 공기 어닐링 처리된 n형 반도체층의 전기전도도를 도시한 그래프이다.
15는 150nm의 Li:ZnO층을 포함하는 전자-온리-소자(electron-only-devices; EODs)에서 측정되었다.
도 15를 참조하면, 250℃에서 어닐링 처리된 Li:ZnO는 160℃에서 어닐링 처리된 Li:ZnO보다 500배 더 높은 전기 전도도를 나타내는 것을 알 수 있다.
도 16는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자의 전류효율-휘도 및 전력효율-휘도 특성을 나타낸 것이다.
도 16을 참조하면, 는 본 발명의 실시예 1에 따른 전하 생성 접합층을 포함하는 박막형 발광소자는 휘도에 따른 전류 효율 및 전력 효율이 개선되는 것을 알 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니고, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되고, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
EU1, EU2: 발광 유닛 110: 음극
121a, 122a: p형 반도체층 121b, 122b: n형 반도체층
131, 132: 전자 주입/수송층 141, 142: 박막형 발광층
151, 152: 정공 주입/수송층 160: 양극
170: 반사층 180: 굴절률 보상층

Claims (26)

  1. 박막형 발광소자에 있어서,
    음극;
    상기 음극 상에 형성되고, 전하 생성 접합층, 전자 주입/수송층, 박막형 발광층 및 정공 주입/수송층을 순차적으로 포함하는 적어도 둘 이상의 발광 유닛; 및
    상기 적어도 둘 이상의 발광유닛 상에 형성되는 양극
    을 포함하고,
    상기 전하 생성 접합층은 p형 반도체층 및 n형 반도체층이 형성된 레이어-바이-레이어 구조이고,
    상기 p형 반도체층 및 n형 반도체층은 산화물 반도체를 이용하여 형성되며,
    상기 박막형 발광소자는 상기 n형 반도체층을 어닐링 처리하여 상기 산화물 반도체를 이용한 p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 조절하고, 금속-산소(M-O) 농도를 증가시키는 것을 특징으로 하는 박막형 발광소자.
  2. 제1항에 있어서,
    상기 어닐링 처리는,
    상기 p형 반도체층 및 n형 반도체층의 계면에서의 p형 반도체층의 비율을 증가시키는 것을 특징으로 하는 박막형 발광소자.
  3. 제1항에 있어서,
    상기 전하 생성 접합층은,
    용액 공정을 이용하여 형성되는 것을 특징으로 하는 박막형 발광소자.
  4. 제1항에 있어서,
    상기 발광 유닛 상에 보조 전하 생성 접합층을 더 포함하는 것을 특징으로 하는 박막형 발광소자.
  5. 제1항에 있어서,
    상기 어닐링 처리의 온도는 160℃ 내지 250℃인 것을 특징으로 하는 박막형 발광소자.
  6. 제1항에 있어서,
    상기 p형 반도체층 및 n형 반도체층의 두께비는 1:1 내지 1:5인 것을 특징으로 하는 박막형 발광소자.
  7. 제1항에 있어서,
    상기 p형 반도체층의 두께는 1nm 내지 50nm인 것을 특징으로 하는 박막형 발광소자.
  8. 제1항에 있어서,
    상기 n형 반도체층의 두께는 1nm 내지 50nm인 것을 특징으로 하는 박막형 발광소자.
  9. 삭제
  10. 제1항에 있어서,
    상기 p형 반도체층은,
    산화구리(CuO) 또는 제1 도펀트가 도핑된 산화구리(CuO) 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 박막형 발광소자.
  11. 제10항에 있어서,
    상기 제1 도펀트는,
    니켈(Ni), 구리(Cu), 리튬(Li) 및 아연(Zn) 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 박막형 발광소자.
  12. 제10항에 있어서,
    상기 제1 도펀트는,
    상기 산화구리(CuO) 내에 1 atomic% 내지 50 atomic%로 포함되는 것을 특징으로 하는 박막형 발광소자.
  13. 제1항에 있어서,
    상기 p형 반도체층은,
    산화니켈(NiO) 또는 제2 도펀트로 도핑된 산화니켈(NiO) 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 박막형 발광소자.
  14. 제13항에 있어서,
    상기 제2 도펀트는,
    Sn(주석), 구리(Cu), 리튬(Li) 및 아연(Zn) 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 박막형 발광소자.
  15. 제13항에 있어서,
    상기 제2 도펀트는,
    상기 산화니켈(NiO) 내에 0.1 atomic% 내지 50 atomic%로 포함되는 것을 특징으로 하는 박막형 발광소자.
  16. 제1항에 있어서,
    상기 n형 반도체층은,
    산화아연(ZnO) 또는 제3 도펀트가 도핑된 산화아연(ZnO) 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 박막형 발광소자.
  17. 제16항에 있어서,
    상기 제3 도펀트는,
    세슘(Cs), 리튬(Li), 알루미늄(Al), 마그네슘(Mg), 인듐(In), 칼슘(Ca) 및 갈륨(Ga) 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 박막형 발광소자.
  18. 제16항에 있어서,
    상기 제3 도펀트는,
    상기 산화아연(ZnO) 내에 0.1 atomic% 내지 20 atomic%로 포함되는 것을 특징으로 하는 박막형 발광소자.
  19. 제1항에 있어서,
    상기 발광 유닛은 1번 내지 5번 반복 적층되는 것을 특징으로 하는 박막형 발광소자.
  20. 제1항에 있어서,
    상기 박막형 발광소자는 상기 음극 상에 형성되는 반사층을 더 포함하는 것을 특징으로 하는 박막형 발광소자.
  21. 제1항에 있어서,
    상기 박막형 발광소자는 상기 양극 상에 형성되는 굴절률 보상층을 더 포함하는 것을 특징으로 하는 박막형 발광소자.
  22. 제1항에 있어서,
    상기 박막형 발광층은 양자점 발광층 또는 유기 발광층인 것을 특징으로 하는 박막형 발광소자.
  23. 박막형 발광소자 제조 방법에 있어서,
    기판 상에 음극을 형성하는 단계;
    상기 음극 상에 적어도 둘 이상의 발광 유닛을 형성하는 단계; 및
    상기 적어도 둘 이상의 발광 유닛 상에 양극을 형성하는 단계
    를 포함하고,
    상기 적어도 둘 이상의 발광 유닛을 형성하는 단계는,
    상기 음극 상에 전하 생성 접합층을 형성하는 단계;
    상기 전하 생성 접합층 상에 전자 주입/수송층을 형성하는 단계;
    상기 전자 주입/수송층 상에 박막형 발광층을 형성하는 단계; 및
    상기 박막형 발광층 상에 정공 주입/수송층을 형성하는 단계
    를 포함하고,
    상기 전하 생성 접합층은 p형 반도체층 및 n형 반도체층이 형성된 레이어-바이-레이어 구조이고,
    상기 p형 반도체층 및 n형 반도체층은 산화물 반도체를 이용하여 형성되며,
    상기 박막형 발광소자는 상기 n형 반도체층를 어닐링 처리하여 상기 상기 산화물 반도체를 이용한 p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 조절하고, 금속-산소(M-O) 농도를 증가시키는 것을 특징으로 하는 박막형 발광소자의 제조 방법.
  24. 제23항에 있어서,
    상기 전하 생성 접합층은,
    용액 공정을 이용하여 형성되는 것을 특징으로 하는 박막형 발광소자의 제조 방법.
  25. 제23항에 있어서,
    상기 어닐링 처리의 온도는 160℃ 내지 250℃인 것을 특징으로 하는 박막형 발광소자의 제조 방법.
  26. 제23항에 있어서,
    상기 적어도 둘 이상의 발광 유닛을 형성하는 단계를 진행한 다음,
    상기 적어도 둘 이상의 발광 유닛 상에 보조 전하 생성 접합층을 형성하는 단계를 더 포함 하는 박막형 발광소자의 제조 방법.
KR1020170141177A 2017-10-27 2017-10-27 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법 KR101985102B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170141177A KR101985102B1 (ko) 2017-10-27 2017-10-27 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법
PCT/KR2018/000782 WO2019083099A1 (ko) 2017-10-27 2018-01-17 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법
US16/759,556 US11430966B2 (en) 2017-10-27 2018-01-17 Thin-film light-emitting device including charge generating junction layer and method of fabricating thin-film light-emitting device
US17/836,673 US11638381B2 (en) 2017-10-27 2022-06-09 Thin-film light-emitting device including charge generating junction layer and method of fabricating thin-film light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170141177A KR101985102B1 (ko) 2017-10-27 2017-10-27 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20190047363A KR20190047363A (ko) 2019-05-08
KR101985102B1 true KR101985102B1 (ko) 2019-05-31

Family

ID=66246890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170141177A KR101985102B1 (ko) 2017-10-27 2017-10-27 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법

Country Status (3)

Country Link
US (2) US11430966B2 (ko)
KR (1) KR101985102B1 (ko)
WO (1) WO2019083099A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230077188A (ko) * 2021-11-25 2023-06-01 한림대학교 산학협력단 요오드 도핑된 CuO 필름을 포함하는 반도체 소자 및 이의 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883693A (zh) * 2020-07-27 2020-11-03 湖北工业大学 一种基于氧化物空穴注入层的钙钛矿发光二极管及其制备方法
KR20220162928A (ko) * 2021-06-01 2022-12-09 덕산네오룩스 주식회사 양자점 발광소자용 화합물, 이를 이용한 양자점 발광소자 및 그 전자장치
CN113299845A (zh) * 2021-06-11 2021-08-24 维沃移动通信有限公司 电致发光单元、显示面板及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101397078B1 (ko) * 2013-09-10 2014-05-19 부산대학교 산학협력단 투명 복합체 전도성 산화막 및 이를 이용하여 제조된 디스플레이 장치
WO2014129536A1 (ja) * 2013-02-22 2014-08-28 コニカミノルタ株式会社 有機発光素子の製造方法及び有機発光素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100540548B1 (ko) 2002-12-10 2006-01-11 엘지이노텍 주식회사 양자점 발광 소자 및 그의 제조 방법
EP1624502B1 (en) * 2004-08-04 2015-11-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, display device, and electronic appliance
US20090039764A1 (en) 2005-03-17 2009-02-12 Cho Kyung Sang Quantum Dot Light-Emitting Diode Comprising Inorganic Electron Transport Layer
KR101772437B1 (ko) * 2014-12-03 2017-08-30 경희대학교 산학협력단 용액공정을 통해 형성된 전하 생성층을 사용한 발광 소자 및 이의 제조 방법
KR102377366B1 (ko) 2014-12-12 2022-03-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014129536A1 (ja) * 2013-02-22 2014-08-28 コニカミノルタ株式会社 有機発光素子の製造方法及び有機発光素子
KR101397078B1 (ko) * 2013-09-10 2014-05-19 부산대학교 산학협력단 투명 복합체 전도성 산화막 및 이를 이용하여 제조된 디스플레이 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230077188A (ko) * 2021-11-25 2023-06-01 한림대학교 산학협력단 요오드 도핑된 CuO 필름을 포함하는 반도체 소자 및 이의 제조 방법
KR102639310B1 (ko) 2021-11-25 2024-02-21 한림대학교 산학협력단 요오드 도핑된 CuO 필름을 포함하는 반도체 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
US20210367181A1 (en) 2021-11-25
WO2019083099A1 (ko) 2019-05-02
US20220310963A1 (en) 2022-09-29
KR20190047363A (ko) 2019-05-08
US11638381B2 (en) 2023-04-25
US11430966B2 (en) 2022-08-30

Similar Documents

Publication Publication Date Title
US11818907B2 (en) Quantum-dot light emitting device comprising solution processed charge generation junction and manufacturing method thereof
KR102540847B1 (ko) 전계 발광 소자 및 이를 포함하는 표시 장치
KR102611215B1 (ko) 전계 발광 소자, 및 표시 장치
US11638381B2 (en) Thin-film light-emitting device including charge generating junction layer and method of fabricating thin-film light-emitting device
KR101453082B1 (ko) 교류 구동형 양자점 전계발광소자
KR100789559B1 (ko) 절연층을 포함하는 무기 전계발광 소자, 그의 제조방법 및이를 포함하는 전자소자
US20080238299A1 (en) Nanodot electroluminescent diode of tandem structure and method for fabricating the same
KR102405260B1 (ko) 양자점 소자 및 전자 장치
KR20190079111A (ko) 전계 발광 소자 및 이를 포함하는 표시 장치
US11171299B2 (en) Quantum dot device and electronic device
JP2007095685A (ja) 間隙を持たない半導体ナノ結晶層を含む発光素子およびその製造方法
KR101980979B1 (ko) 전자 수송층을 포함하는 박막형 발광소자 및 그 제조 방법
EP3537491A1 (en) Quantum dot device and electronic device
KR102452650B1 (ko) 전계 발광 소자, 및 표시 장치
KR20190110046A (ko) 전계 발광 소자 및 이를 포함하는 표시 장치
KR102001734B1 (ko) 양자점 발광 다이오드 및 그의 제조방법
KR20180022134A (ko) 전자 소자, 및 이를 포함하는 표시 장치
KR101878615B1 (ko) 수명이 향상된 양자점 발광 다이오드 및 그의 제조방법
KR102125204B1 (ko) 전자 수송층을 포함하는 박막형 발광소자 및 그 제조 방법
US11569471B2 (en) Light emitting device (LED) and multi-stacked LED including charge generation junction (CGJ) layer, and manufacturing method thereof
CN113130788B (zh) 复合材料、薄膜、量子点发光二极管
KR20170091818A (ko) 발광 소자
CN116615041A (zh) 改性氧化锌纳米颗粒及其制备方法、qled
CN116156935A (zh) 电致发光器件及显示装置
CN117693254A (zh) 光电器件的制备方法、光电器件及显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant