KR102639310B1 - 요오드 도핑된 CuO 필름을 포함하는 반도체 소자 및 이의 제조 방법 - Google Patents

요오드 도핑된 CuO 필름을 포함하는 반도체 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR102639310B1
KR102639310B1 KR1020210164182A KR20210164182A KR102639310B1 KR 102639310 B1 KR102639310 B1 KR 102639310B1 KR 1020210164182 A KR1020210164182 A KR 1020210164182A KR 20210164182 A KR20210164182 A KR 20210164182A KR 102639310 B1 KR102639310 B1 KR 102639310B1
Authority
KR
South Korea
Prior art keywords
cuo
iodine
film
doping
cuo film
Prior art date
Application number
KR1020210164182A
Other languages
English (en)
Other versions
KR20230077188A (ko
Inventor
방성근
박재훈
이현주
김보경
Original Assignee
한림대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한림대학교 산학협력단 filed Critical 한림대학교 산학협력단
Priority to KR1020210164182A priority Critical patent/KR102639310B1/ko
Publication of KR20230077188A publication Critical patent/KR20230077188A/ko
Application granted granted Critical
Publication of KR102639310B1 publication Critical patent/KR102639310B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 요오드 도핑된 CuO 필름을 포함하는 반도체 소자 및 이의 제조 방법에 관한 것으로, 구체적으로는 기판 상에 CuO 필름을 형성하는 단계; 및 상기 CuO 필름 상에 요오드를 도핑하는 단계;를 포함하는 반도체 소자 및 이의 제조 방법에 관한 것이다.

Description

요오드 도핑된 CuO 필름을 포함하는 반도체 소자 및 이의 제조 방법 {Semiconductor device including iodine-doped CuO film and manufacturing method thereof}
본 발명은 요오드 도핑된 CuO 필름을 포함하는 반도체 소자 및 이의 제조 방법에 관한 것으로, 구체적으로는 기판 상에 CuO 필름을 형성하는 단계; 및 상기 CuO 필름 상에 요오드를 도핑하는 단계;를 포함하는 반도체 소자 및 이의 제조 방법에 관한 것이다.
산화물 반도체는 우수한 전하 캐리어 이동도, 가시광선 영역에서의 높은 광투과율, 우수한 화학적 안정성 및 가공의 다양성으로 인해 박막 트랜지스터(thin-film transistors; TFT)의 활성 채널 재료로 사용되고 있다. 따라서 산화물 반도체 기반 TFT는 전자 메모리 소자, 화학 센서 및 능동 매트릭스 디스플레이와 같은 다양한 전자 응용 분야에 사용되어 왔다.
현재까지 산화물 TFT는 산화아연, 산화인듐, 인듐아연산화물, 산화인듐갈륨과 같은 n-형 반도체가 널리 사용되기 때문에, 대부분 n-채널 동작 거동을 보인다. 그러나 p-채널 산화물 TFT는 복잡한 제조 절차로 인해 거의 보고되지 않고 있다.
p-형 고성능 산화물 TFT를 구현하기는 어렵지만, 산화물 반도체 기반 상보 회로 및 p-n 접합 시스템은 여전히 시연될 필요가 있다. 특히 p-형 산화물 반도체는 다른 반도체에 비해 2원, 3원 및 4원 조성을 형성할 가능성이 더 높고, 화학적 조성에 따라 전기적 특성을 조절할 수 있기 때문에 전자소자에 적용하기에 본질적으로 유리하다. 그 중 p-형 산화물 반도체 중 Cu 기반 산화물은 비교적 제조가 간단하고 유망한 전기 광학 특성을 나타낸다.
최근 연구는 무독성, 비용 효율성 및 소재의 풍부함의 이점이 있는 산화구리(CuO) 반도체에 대한 연구가 활발하다. 일예로, 고성능 p-채널 장치에 대한 수요를 충족하기 위해, 갈륨 도핑된 반도체 필름을 도입하였고, 그 결과 정공 캐리어의 전도를 방해하는 것으로 알려진 산소 결손을 줄여, 구리 기반 TFT의 성능을 향상시킨 연구가 있었다. 또한 이트륨(yttrium; Y) 원자로 CuO를 도핑하면 장치 성능이 향상될 수 있음이 확인한 연구가 있었다.
이전 연구에서 입증된 바와 같이 p-형 산화물 반도체의 도핑 공정은 반도체 필름의 전하 캐리어 밀도를 조절하고 CuO 기반 TFT의 전기적 성능을 향상시키는 데 중요하다. 그럼에도 불구하고 p-형 산화물 반도체에 대한 도핑 기술에 대한 연구는 아직 초기 단계이며 이러한 물질을 후처리 기술로 도핑하는 연구는 거의 이루어지지 않고 있다.
Bae JH, Lee JH, Park SP, et al. Gallium Doping Effects for Improving Switching Performance of p-Type Copper(I) Oxide Thin-Film Transistors. ACS Applied Materials & Interfaces. 2020 Aug;12(34):38350-38356. Baig, S.; Kumar, P.; Ngai, J.; Li, Y.; Ahmed, S. Yttrium doped copper (II) oxide hole transport material as efficient thin film transistor. Chemphyschem 2020, 21, 895907.
본 발명에서는, 요오드 도핑된 CuO 필름을 제공하여 비용효율적이고 구조적 특성 및 전기적 특성이 향상된 TFT를 제공할 수 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 기판 상에 CuO 필름을 형성하는 단계; 및 상기 CuO 필름 상에 요오드를 도핑하는 단계;를 포함하는 반도체 소자 제조 방법을 제공하는 것이다.
또한 본 발명에서, 상기 기판은 p-도핑된 실리콘을 포함하는 것일 수 있다.
또한 본 발명에서, 상기 CuO 필름은 160℃ 이상에서 Cu(OH)2가 탈수반응하여 형성된 것일 수 있다.
또한 본 발명에서, 상기 CuO 필름은 구리(II) 아세테이트 수화물을 전구체로 사용하여 형성된 것일 수 있다.
또한 본 발명에서, 상기 구리(II) 아세테이트 수화물은 100℃ 이상에서 가수분해되는 것일 수 있다.
또한 본 발명에서, 상기 도핑하는 단계는 상기 CuO 필름을 요오드(I2)에 노출시키는 과정을 포함하는 것일 수 있다.
또한 본 발명에서, 상기 노출시키는 과정은 70초 미만으로 지속되는 것일 수 있다.
본 발명의 다른 실시예에 따르면, 본 발명의 제조 방법에 의해 제조된 반도체 소자를 포함하는 p-형 반도체 소자를 제공하는 것일 수 있다.
본 발명의 또 다른 실시예에 따르면, 게이트 유전막 층; 상기 게이트 유전막 층의 일단에 구비된 실리콘 반도체 층; 및 상기 게이트 유전막 층의 타단에 구비된 요오드 도핑된 CuO 필름;을 포함하는 반도체 소자를 제공하는 것일 수 있다.
본 발명에 의한 요오드 도핑된 CuO 필름은 전기적 특성이 우수한 CuO 반도체 및 향상된 성능의 CuO TFT를 제공할 수 있다.
본 발명의 효과들은 이상에서 언급된 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 CuO TFT의 구성 및 요오드 도핑 설비를 통하여 CuO TFT를 제작하는 과정을 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 CuO 전구체 용액의 TGA 특성 곡선을 측정하여 나타낸 것이다.
도 3은 본 발명의 일 실시예에 따른 CuO 필름에 대한 AFM 측정 결과를 나타낸 것이다.
도 4는 본 발명의 일 실시예에 따른 CuO 필름에 대한 단면 FE-SEM 측정 결과를 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른 CuO 필름에 대한 라만 분광 측정 결과를 나타낸 것이다.
도 6은 본 발명의 일 실시예에 따른 CuO 필름에 대한 홀 효과를 측정한 결과를 나타낸 것이다.
도 7은 본 발명의 일 실시예에 따른 CuO 필름에 대한 요오드 도핑 과정을 단계별로 모델링한 것이다.
도 8은 본 발명의 일 실시예에 따른 CuO 필름에 대한 전기적 특성을 측정한 결과를 나타낸 것이다.
도 9는 본 발명의 일 실시예에 따른 CuO 필름에 대한 전기적 특성을 측정한 결과를 나타낸 것이다.
도 10은 본 발명의 일 실시예에 따라 요오드 도핑 기간에 따른 CuO TFT의 전류 변화를 측정한 것이다.
이하, 본 발명에 대하여 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 특허청구범위에 사용된 용어 또는 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예에 기재된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
한편, 본 명세서에서 개시된 각각의 설명 및 실시형태는 각각의 다른 설명 및 실시 형태에도 적용될 수 있다. 즉, 본 명세서에서 개시된 다양한 요소들의 모든 조합이 본 출원의 범주에 속한다. 또한, 하기 기술된 구체적인 서술에 의하여 본 발명의 범주가 제한된다고 볼 수 없다.
본 발명의 일 구현예에 따르면, 기판 상에 CuO 필름을 형성하는 단계; 및 상기 CuO 필름 상에 요오드를 도핑하는 단계;를 포함하는 반도체 소자 제조 방법을 제공할 수 있다.
본 발명에서, 상기 기판은 p-도핑된 실리콘을 포함하는 것일 수 있고, 게이트 유전막을 더 포함하는 것일 수 있다.
본 발명에서, 상기 CuO 필름은 160℃ 이상에서 Cu(OH)2가 탈수반응하여 형성된 것일 수 있다.
본 발명에서, 상기 CuO 필름은 유기 구리 화합물을 전구체로 사용하여 형성된 것일 수 있고, 상기 CuO 필름은 구리(II) 아세테이트 수화물을 전구체로 사용하여 형성된 것일 수 있다.
본 발명에서, 상기 구리(II) 아세테이트 수화물은 100℃ 이상에서 가수분해되는 것일 수 있고, 상기 구리(II) 아세테이트 수화물은 100℃ 이상 110℃ 미만, 110℃ 이상 120℃ 미만, 120℃ 이상 130℃ 미만, 130℃ 이상 140℃ 미만, 140℃ 이상 150℃ 미만, 150℃ 이상 160℃ 미만, 160℃ 이상 170℃ 미만, 170℃ 이상 180℃ 미만, 180℃ 이상 190℃ 미만 또는 190℃ 이상 200℃ 미만에서 가수분해되는 것일 수 있다.
본 발명에서, 상기 도핑하는 단계는 상기 CuO 필름을 요오드(I2)에 노출시키는 과정을 포함하는 것일 수 있고, 상기 요오드는 고체 요오드가 기화한 것일 수 있다.
본 발명에서, 상기 노출시키는 과정은 70초 미만으로 지속되는 것일 수 있고, 상기 노출시키는 과정은 1초 이상 5초 미만, 5초 이상 10초 미만, 10초 이상 15초 미만, 15초 이상 20초 미만, 20초 이상 25초 미만, 25초 이상 30초 미만, 30초 이상 35초 미만, 35초 이상 40초 미만, 40초 이상 45초 미만, 45초 이상 50초 미만 또는 50초 이상 70초 미만으로 지속되는 것일 수 있다.
본 발명의 다른 구현예에 따르면, 본 발명의 제조 방법에 의해 제조된 반도체 소자를 포함하는 p-형 반도체 소자를 제공하는 것일 수 있다.
본 발명에서, 생략된 나머지 기재들은 앞서 기재된 제조 방법에 관한 기재와 마찬가지로 해석될 수 있다.
본 발명의 또 다른 구현예에 따르면, 게이트 유전막 층; 상기 게이트 유전막 층의 일단에 구비된 실리콘 반도체 층; 및 상기 게이트 유전막 층의 타단에 구비된 요오드 도핑된 CuO 필름;을 포함하는 반도체 소자를 제공하는 것일 수 있다.
본 발명에서, 상기 게이트 유전막 층은 두께가 10nm 내지 200nm인 것일 수 있다.
본 발명에서, 상기 요오드 도핑된 CuO 필름은, 두께가 10nm 이상 22nm 미만, 24nm 이상 26nm 미만, 26nm 이상 28nm 미만, 28nm 이상 30nm 미만, 30nm 이상 32nm 미만, 32nm 이상 34nm 미만 또는 34nm 이상 36nm 미만인 것일 수 있다.
본 발명에서, 상기 요오드 도핑된 CuO 필름은, 요오드 도핑 전 CuO 필름의 두께가 15nm 이상 24nm 미만, 24nm 이상 26nm 미만, 26nm 이상 28nm 미만, 28nm 이상 30nm 미만, 30nm 이상 32nm 미만, 32nm 이상 34nm 미만 또는 34nm 이상 36nm 미만인 것일 수 있다.
본 발명에서, 생략된 나머지 기재들은 앞서 기재된 제조 방법에 관한 기재와 마찬가지로 해석될 수 있다.
이하, 실시예를 통해 본 발명을 더욱 상술하나 하기 실시예에 의해 본 발명이 제한되지 아니함은 자명하다.
제조예
1. 요오드 도핑된 CuO 필름의 제조
요오드 도핑 설비를 통하여 CuO TFT를 제작하였다. 도 1 왼쪽에 나타난 것과 같이, 역 지그재그 구조의 CuO TFT를 제조하기 위해 100nm 두께의 실리콘 질화물(SiNx) 유전층이 있는 p-도핑된 실리콘 기판에 대하여, 아세톤, 이소프로필 알코올 및 탈이온화 처리에 의해 순차적으로 세척하였다. 기판 표면을 친수성으로 만들기 위해 산소 플라즈마 처리를 수행하였으며, 이는 기판에 CuO 전구체 용액의 코팅성을 향상시키기 위해 필요한 공정이었다. 산소 플라즈마 처리를 위해 45W의 고주파 전력을 2분간 인가하고 산소 유량은 20sccm로 유지하였다. CuO-전구체 용액은 0.3M의 구리(II) 아세테이트 수화물[Cu(CO2CH3)2H2O]을 2-메톡시에탄올(2-methoxyethanol)에 용해시켜 제조한 다음, 1시간 동안 75℃로 가열된 핫플레이트에 자석 막대를 사용하여 약 750rpm의 회전 속도로 교반하였다. 다음으로 전구체 용액을 0.2μm의 기공 크기를 갖는 폴리테트라플루오로에틸렌(polytetrafluoroethylene) 주사기 필터를 통해 여과하고 산소 플라즈마 처리된 기판에 2000rpm에서 1분 동안 스핀 코팅하였다. 코팅된 필름을 80℃에서 5분, 120℃에서 20분 동안 핫플레이트에서 건조하여 용매를 증발시킨 후, 500℃ 진공관로에서 30분 동안 열처리하였다. 마지막으로 서로 맞물린 형상을 가진 30nm 두께의 Au 소스 및 드레인 전극이 약 6x10-6Torr의 기본 압력에서 섀도우 마스크를 통해 CuO 반도체 층에 열 증착되었다. 맞물린 전극은 80μm 채널 길이와 400μm 전극 너비를 갖는 5쌍으로 구성되었다. 따라서 트랜지스터의 유효 채널 길이와 너비는 각각 80μm와 2000μm였다.
도 1 오른쪽과 같이 CuO 필름을 요오드로 도핑하기 위하여, 제작된 CuO TFT를 5초 동안 요오드 증기에 노출시켰다. 요오드 증기는 실온에서 고체 요오드로부터 승화에 의해 생성되었고, 이때 실온에서 요오드의 증기압은 약 0.4 mbar인 것으로 알려져 있었다.
2. CuI 반도체의 제조
p-형 산화물 반도체는 정공이 유효 질량이 크고 이동도가 낮은 단점을 가지고 있다. 이를 보완하기 위한 p-형 구리 요오드화물(CuI) 반도체를 제조한 결과, 금속 공석으로 인한 과도한 홀 농도(> 1019cm-3) 및 102 미만의 TFT 온/오프 전류 비율을 가져, 이는 필연적으로 트랜지스터의 스위칭 기능을 저하시키는 심각한 문제를 야기하였다.
따라서 상기 문제를 해결하기 위하여, 상기 구리 요오드화물(CuI) 반도체는 Zn2+, Ga3+ 및 Sn4+와 같은 금속 이온으로 도핑되어야 하는 것을 확인하였다.
평가예
1. 실험 방법
본 발명의 실시예에 따라 제작된 CuO TFT에 대하여, 조사 및 평가를 위한 실험 방법을 계획하여 수행하였다. 전구체 용액의 열분해 거동을 조사하기 위해서는 열중량 분석(TGA)을 수행하였다. 제조된 CuO 박막의 형태 및 구조적 특성에 대한 요오드 도핑의 영향은 원자간력현미경(atomic force microscope; AFM)과 전계방출 주사전자현미경(field emission scanning electron microscopy; FE-SEM)을 사용하여 조사되었다. CuO 박막의 표면 젖음성 변화를 평가하기 위해 탈이온수 방울을 이용한 접촉각 측정을 수행하였다. 라만 분광법(Raman spectroscopy)은 CuO 필름의 격자 구조에 대한 요오드 도핑의 영향을 조사하는 데 사용되었다. 면저항 측정방법(Van der Pauw method)을 이용한 홀 효과 측정은 CuO 필름의 홀 이동도, 전기 저항률 및 캐리어 농도를 측정하기 위해 수행되었다. 제작된 TFT의 전기적 특성은 주변 공기 조건의 암상자(dark box)에서 측정되었다.
2. TGA 특성 곡선 측정
CuO 전구체 용액의 TGA 특성 곡선을 측정하여 도 2에서 나타내었다. 온도가 약 108℃로 증가함에 따라 전구체 용액의 대부분의 중량 손실(> 90%)은 2-메톡시에탄올(2-methoxyethanol) 용매의 증발로 인해 발생하였다. 온도가 108℃에서 165℃로 증가함에 따라 중량 감소율이 점차 감소하였다. 이는 Cu(CO2CH3)2H2O가 Cu(OH)2로 가수분해됨을 의미한다. 온도가 165℃를 초과함에 따라 중량 감소율은 더욱 감소하였으며, 이 온도 범위에서 Cu(OH)2가 탈수 반응하여 CuO를 형성한 것으로 생각된다. 특히, 500℃ 이상의 온도에서는 중량의 눈에 띄는 변화가 없었다. 따라서 본 실험에서 CuO 반도체막을 제조하기 위한 최적의 어닐링(Annealing) 온도는 500℃ 이상 또는 500℃인 것을 확인하였다.
3. AFM을 통한 구조적 특징 조사
AFM을 사용하여 특성화한 (a) 깨끗한 상태의 CuO 필름(pristine CuO films) 및 (b) 요오드 도핑된 CuO 필름(iodine-doped CuO films)의 표면 형태를 확인하였고, (c) 깨끗한 상태의 CuO 필름 및 (d) 요오드 도핑된 CuO 필름의 표면에 형성된 물방울의 형태를 확인하여, 도 3에 나타내었다.
먼저 (c) 및 (d)에서 나타난 것처럼, 두 필름 모두 유사한 표면 형태를 가지는 것을 확인하였다. 이는 요오드 도핑된 CuO 필름에서 기공 형성, 박리 또는 균열과 같은 중요한 형태학적 변화를 일으키지 않았음을 확인하였다. 그러나, 요오드 도핑된 CuO 필름은 깨끗한 상태의 CuO 필름과 비교하여 다소 매끄러운 표면을 가지는 것을 확인하였는데, 구체적으로는 깨끗한 상태의 CuO 필름 및 깨끗한 상태의 CuO 필름의 제곱 평균 제곱근 거칠기 값은 각각 약 6.7±0.3nm 및 6.1±0.2nm로 나타났다. 여기서 빨간색 선으로 표시된 부분은 요오드가 존재한다고 가정한 영역, 특히 결정립계에서 요오드가 대부분 결정립계를 통해 CuO 필름을 관통함을 시사한다. 따라서, 요오드 도핑된 CuO 필름의 표면 거칠기의 감소는 요오드가 결정립계를 통해 CuO 필름으로 침투하는 동안 결정립계에 잔류하는 요오드에 기인할 수 있다.
또한 (c) 및 (d)에 나타난 것처럼, 깨끗한 상태의 CuO 필름의 표면에 형성된 물방울 접촉각은 약 20.3˚인 반면, 요오드 도핑된 CuO 필름의 물방울 접촉각은 약 17.8˚임을 확인하였다. 이는 상기 AFM 이미지에서 관찰된 바와 같이 CuO 필름의 도핑 과정에서 결정립계에 남아있는 요오드 때문인 것으로 생각된다.
4. 단면 FE-SEM을 통한 구조적 특징 조사
깨끗한 상태의 CuO 필름 및 요오드 도핑된 CuO 필름의 단면 FE-SEM 이미지를 확인하여 도 4에 나타내었다. CuO 필름은 100nm 두께의 SiNx 유전층을 갖는 p-도핑된 실리콘 기판 상에 형성되었고, 요오드 도핑된 CuO 필름(두께 ~29±3nm)은 깨끗한 상태의 CuO 필름(두께 ~27±2nm)보다 약간 더 두꺼웠으며, 이를 통하여 CuO 필름으로 요오드가 침투한 것을 확인하였다. 또한 FE-SEM 표면 이미지에서 볼 수 있는 것처럼, 깨끗한 상태의 CuO 필름과 요오드 도핑된 CuO 필름은 유사한 표면을 가지는 것을 확인하였고, 수십 나노미터 크기의 CuO 입자가 두 필름에 모두 채워져 있음을 확인하였다. 앞서 살펴본 AFM 및 FE-SEM 결과를 통하여 결정립계를 통해 막으로 침투하는 요오드가 CuO 필름의 두께를 증가시킬 수 있음을 확인할 수 있었다.
5. 라만 분광법을 통한 구조적 특징 조사
우리는 라만 분광법(Raman spectroscopy)을 사용하여 CuO 필름의 격자 구조에 대한 요오드 도핑의 영향을 추가로 조사하였다. 측정을 위해 여기 레이저 빔의 파장은 532nm로 고정되었고 레이저 스폿 크기는 약 1μm에서 제어되었고, 요오드 도핑 전후의 용액 처리된 CuO 필름의 라만 스펙트럼 확인하여 도 5에 나타냈다.
그 결과, 깨끗한 상태의 CuO 필름은 약 297.44cm-1, 343.92cm-1 및 629.89cm-1에서 라만 피크를 나타냈지만, 요오드 도핑된 CuO 필름의 라만 피크는 약 296.93cm-1, 343.41cm-1 및 629.40cm-1에서 나타났다. 라만 특성 피크의 이러한 파수는 문헌에 보고된 것과 유사하므로 297.44cm-1/296.93cm-1의 피크를 Ag 모드에 할당하고 343.92cm-1/343.41cm-1 및 629.89cm-1/629.40cm-1의 피크를 CuO의 Bg 모드에 할당할 수 있었다.
특히, CuO의 요오드 도핑은 라만 피크 위치에서 낮은 파수를 향한 이동을 유발하는 것을 확인할 수 있었다. 인장 및 압축 응력이 각각 더 낮은 파수와 더 높은 파수로 이동하는 것으로 특성화될 수 있음을 고려하면, 낮은 파수로 피크 위치의 이동은 CuO 필름이 요오드 투과로 인해 인장 응력을 받았다는 것을 의미하고, 이러한 결과는 CuO 필름에 침투한 요오드가 막에 인장응력을 유발하여 격자 특성에 변화를 일으키는 것을 나타내는 것이다.
6. 홀 효과 측정
깨끗한 상태의 CuO 필름 및 요오드 도핑된 CuO 필름의 홀 효과를 측정하기 위하여, (a) 홀 이동도, (b) 저항률, (c) 정공 운반체 농도를 측정하여, 도 6에 나타내었다.
그 결과, 요오드 도핑으로 인한 CuO 필름의 격자 구조 변화는 막의 전기적 특성을 변화시킬 수 있음을 확인하였다. 구체적으로는, CuO 필름의 요오드 도핑은 홀 이동도를 5.13cm2·V-1·s-1에서 10.27cm2·V-1·s-1로 증가시키고 전기 저항을 10.35Ω·cm에서 1.41Ω·cm로 감소시키는 것으로 관찰되었다. 또한 CuO 필름의 정공 운반체 농도가 1.78x1013cm-1에서 14.73x1013cm-1으로 증가할 수 있음을 확인할 수 있었다.
7. 요오드화 구리 형성 반응의 모델링
CuO 필름에서 요오드로 인한 가능한 반응을 (a) 요오드 침투 전 CuO 필름, (b) 요오드 침투 후 요오드 음이온의 형성하는 단계, (c) 요오드화 구리를 형성하는 단계별로 모델링하여 도 7에서 나타내었다.
그 결과 (a)에 나타난 것처럼, 요오드 침투 전 CuO 필름은 순수한 CuO의 격자 구조를 보여주었다. Cu-O 결합, 구리 결손 및 산소 결손이 존재하는 막. 구리 결손은 p-형 CuO 반도체의 대다수 전하 캐리어인 정공을 생성하고, 산소 결손은 소수 전하 캐리어인 전자를 생성하는 것으로 잘 알려져 있다. 그리고 Cu 3d 오비탈과 O 2p 오비탈이 혼성화되어 CuO의 가전자대를 형성하는데, 여기서 정공은 자유롭게 이동할 수 있다.
또한 (b)에서 나타난 것처럼, 상기 모형은 요오드 도핑을 통해 CuO 필름에 요오드가 침투할 경우 양상을 보여준다. 첫째, CuO 필름에 침투한 요오드는 막에 분포된 전자와 결합하여 두 개의 요오드 음이온(I-)을 형성할 것으로 예상된다. 둘째, 요오드에 의한 CuO의 환원 반응을 통해 막에 또 다른 산소 결손, 즉 여분의 전자가 생성될 수 있으며, 이러한 여분의 전자와 요오드는 결합하여 추가의 요오드화물 음이온을 형성할 수 있다. I- 음이온을 생성하는 이 두 공정 중 CuO의 환원이 필요한 후자의 공정은 전자에 비해 I- 음이온 형성에 더 오랜 시간이 소요될 가능성이 있다.
또한 (c)에서 나타난 것처럼, 상기 반응에서 생성된 I- 음이온은 Cu2+ 양이온과 결합하여 요오드화구리(CuI2)를 형성하고 산소(O2) 가스도 방출할 수 있었다. 그 결과 CuO 필름에 요오드 도핑을 통해 I2를 산소 원자 또는 산소 결손으로 대체함으로써 Cu 3d 오비탈과 O 2p 오비탈로 인해 형성되는 CuO의 가전자대에 I 5p 오비탈이 국부적으로 혼성화될 가능성이 있다. 따라서 CuO 격자에 O 2p 오비탈 보다 상대적으로 큰 크기를 갖는 I 5p 오비탈의 존재는 CuO의 가전자대에서 정공 수송을 위한 에너지 상태의 비편재화에 기여할 수 있어 홀 이동도를 증가시키고 전기 전도도를 향상시킬 수 있고, 이것은 홀 효과 결과에서 관찰된 바와 같이 전기 저항을 감소시킬 수 있다.
또한 상기 모형에서, 요오드 원자(원자 직경: 약 115pm)가 산소 원자(원자 직경: 약 48pm)보다 크다는 점을 고려하면, FE-SEM 단면 이미지 및 라만 분광법에서 관찰된 바와 같이, 산소 원자 또는 산소 결손이 요오드 원자로 대체될 경우에 CuO 필름의 두께가 증가하고 CuO 필름에 인장 응력을 유발하는 이유를 설명할 수 있다.
또한 상기 모델은 CuO의 요오드 도핑으로 인한 전자 및 산소 결손의 감소가 요오드 도핑된 CuO 필름의 구조적, 전기적 특성의 변화를 초래할 수 있음을 이해시킬 수 있다.
8. 전기적 특성 확인
요오드 도핑으로 인한 CuO 필름에서의 박막 트랜지스터(thin-film transistors; TFT) 성능 변화를 확인하기 위하여, 요오드 도핑 전후에 트랜지스터의 전기적 특성인 (a)의 출력 특성(ID 대 VD 플롯). CuO TFT의 전달 특성(ID 및 ID 1/2 대 VG 플롯)을 측정하여 도 8에 나타내었고, (c) 요오드 도핑 전 및 (d) 요오드 도핑 후를 측정하여 도 9에 나타내었다.
구체적으로 먼저 (a)에서는, 0V, -10V 및 -20V의 게이트 전압(Gate Voltage; VG)에서 드레인 전압(Drain Voltage; VD)을 -1V 단위로 0V에서 -20V로 변경하여 요오드 도핑 전에 측정한 CuO TFT의 출력 특성을 조사한 결과, CuO TFT는 p-채널 축적 모드 작동에서 명확한 핀치오프 및 우수한 포화를 나타내어 CuO 반도체 필름에서 정공이 대부분의 전하 캐리어임을 확인하였다.
또한 (b)에서는 CuO TFT의 출력 특성이 요오드 도핑 프로세스를 통해 향상될 수 있다는 것을 확인하였다. 구체적으로는 요오드 도핑 후 TFT는 더 높은 드레인 전류(ID)를 나타내었지만 핀치-오프 및 포화 동작은 열화 없이 여전히 유지될 수 있었다.
또한, 각각 요오드 (c) 도핑 전과 (d) 도핑 후의 CuO TFT의 전달 특성을 확인하였다. 구체적으로는 상기 전달 특성을 -20V의 고정 드레인 전압에서 측정하였으며, 게이트 전압은 -1V 단위로 10V에서 -30V로 가역적으로 스위프 되었다. TFT의 성능을 평가하기 위해 하위 임계값 스윙(드레인 전류를 10배로 변경하는 데 필요한 게이트 전압의 변화로 정의되는 SS)를 ID 대 VG의 플롯에서 추출하고 다음 플롯에서 임계 전압(VT)을 구하였다. ID 1/2 대 VG는 0A의 드레인 전류로 외삽하였다. 전계 효과 이동도(μeff)는 포화 영역에서 계산되어, 도 9에 나타내었다. 이때 TFT 매개변수는 표 1와 같다.
그 결과, 게이트 전압이 10V에서 -30V로 스위프되었을 때 요오드 도핑이 없는 CuO TFT는 3.3V·decade-1의 하위 임계값 스윙, -4.13V의 임계값 전압, 필드-효과 이동도는 4.25x10-3cm2·V-1·s-1이고 온/오프 전류 비율은 2.4x103 이었다. 게이트 전압 스위프 방향을 -30V에서 10V로 반전하면 임계 전압이 음으로 이동하였고, 방향 및 반시계 방향 히스테리시스가 관찰되었다. 임계값 전압의 측정된 이동은 약 -12.36V였다. 요오드 도핑 후 트랜지스터는 3.0V·decade-1의 하위 임계값 스윙, -3.08V의 임계값 전압, 6.61x10-3cm2·V-1·s-1의 전계 효과 이동도 및 3.51x103의 온/오프 전류 비율을 나타냈는데, 이는 기존 전구체 기반 용액 처리된 p-형 CuO TFT에 대한 종래 기술에서 전계 효과 이동도가 약 2.83x10-3cm2·V-1·s-1로 나타난 것에 비하여 현저한 것을 확인하였다.
또한, 게이트 전압 스위프 방향의 역전 시 문턱 전압과 반시계 방향 히스테리시스의 음의 이동도 관찰되었고, 문턱 전압의 변화는 약 -10.35V였다. 문턱 전압의 감소와 요오드 도핑에 의한 전계 효과 이동도의 증가는 앞서 살펴본 홀 효과에서 확인된 바와 같이 CuO 반도체막의 전기적 특성의 개선 때문일 수 있다. 여기서 우리는 반시계 방향 히스테리시스, 즉 임계 전압의 음의 이동이 요오드 도핑에 의해 감소된다는 점에 유의해야 한다. P-형 TFT의 반시계 방향 히스테리시스는 이동 전하와 결함 관련 트랩 상태에 의해 발생한다는 것은 잘 알려져 있으므로, 앞서 살펴본 모델과 종합해 볼 때, 요오드 도핑에 의한 전자와 산소 결손의 감소는 CuO TFT의 전달 특성에서 히스테리시스를 줄이는 데 기여하는 것으로 믿어진다.
9. 요오드 도핑 지속 시간에 따른 CuO 필름의 전류비 특성 비교.
또한, 우리는 요오드 도핑 기간을 증가시키면서 CuO TFT의 드레인 전류의 변화를 관찰하기 위하여, 요오드 도핑 기간을 변경하면서 드레인 전류의 변화를 비교하였다. 전류 변화는 요오드 도핑 후 측정된 드레인 전류를 요오드 도핑 전 측정된 드레인 전류로 나눈 전류비로 표현하였으며, 각 조건에서 최소 10개의 TFT를 사용하여 요오드 도핑 지속시간의 영향을 조사하여 도 10에 나타내었다.
그 결과 전류 비율이 요오드 도핑 기간이 증가함에 따라 감소하였다. 요오드 도핑 지속시간이 120초일 때 TFT의 드레인 전류는 1.0 미만의 전류비를 가지는 바, 상기 요오드 도핑 후 열화되는 것을 확인할 수 있었다. 이는 요오드 도핑 지속시간을 늘려도 TFT 성능 향상에는 한계가 있음을 의미하고, 요오드의 물리화학적 반응이 CuO 반도체 층의 격자 변형과 인장 응력을 더욱 증가시켜 CuO의 가전자대에서 정공 수송을 위한 에너지 상태를 오히려 악화시킬 수 있음을 시사한다.
앞서 살펴본 모델을 고려할 때, 장기간 요오드 도핑은 CuO의 환원 반응을 크게 증가시킬 수 있으며, 이는 격자 구조에서 Cu-O 결합을 크게 감소시킬 수 있다. 본 발명의 일 실시예 따른 필름 내 요오드 농도의 함수로서 상태 밀도 및 에너지 밴드 구조의 캐리어 분포와 같은 CuO의 에너지 특성에 대한 정량적 분석은 요오드 도핑 프로세스의 최적화에 기여할 것으로 기대된다. 결과적으로, 본 발명에 따른 요오드 도핑이 일반적으로 CuO 반도체의 전기적 특성과 특히 CuO TFT의 성능을 향상시키는 새로운 방법임을 보여주었다.
본 발명의 실시예에서는, p-형 CuO 반도체의 구조적, 전기적 특성과 CuO TFT의 성능에 대한 요오드 도핑의 영향을 조사했다. 도핑된 요오드는 필름을 관통하여 인장 응력을 유발하고 필름의 두께를 증가시켰다. 또한, 요오드 도핑은 홀 이동도와 정공 운반체 농도를 높이고 전기 저항을 줄이는 데 기여하였다. 이 연구에서 제안된 요오드에 의한 물리화학적 반응 모델에 따르면, 도핑된 요오드에 의한 산소 원자 또는 산소 결손의 대체는 CuO의 가전자대에서 대다수 캐리어인 정공의 수송을 위한 에너지 상태의 비편재화를 유도한다. 이것은 요오드 도핑을 통한 p-형 CuO 반도체의 전기적 특성 개선을 설명하고, 이는 차례로 TFT 성능을 향상시키는 것을 의미한다. 특히, 요오드 도핑으로 인한 CuO 반도체막의 소수 캐리어 전자와 산소 결손의 감소는 트랜지스터의 전달 특성의 히스테리시스를 줄이는 데 효과적임을 발견하였다. 실험 결과는 후처리 방법으로 요오드 도핑을 사용하여 p-형 산화물 반도체 재료의 전기적 특성을 향상시켜 고성능 p-형 산화물 TFT를 개발할 수 있음을 보여주었다. 따라서 본 발명에서 제안된 요오드에 의한 물리화학적 반응을 사용할 경우, 용액 처리된 산화물 TFT 기반 회로를 센서 제작용 소자를 제공할 것으로 믿는다.
이상으로 본 발명의 특정한 부분을 상세히 기술하였는 바, 당업계의 통상의 지식을 가진 자에게 있어서, 이러한 구체적 기술은 단지 바람직한 실시예일 뿐이며, 이에 의해 본 발명의 범위가 제한되는 것이 아닌 점은 명백할 것이다. 따라서, 본 발명의 실질적인 범위는 첨부된 청구항들과 그것들의 등가물에 의하여 정의된다고 할 것이다.

Claims (9)

  1. 기판 상에 구리(II) 아세테이트 수화물을 코팅하고, 열처리하여 CuO 필름을 형성하는 단계; 및
    상기 CuO 필름을 요오드 증기에 노출시켜 상기 CuO 필름 상에 요오드를 도핑하는 단계;를 포함하며,
    상기 기판은 실리콘 질화물 유전층을 포함하는 것이고,
    상기 노출시키는 과정은 70초 미만으로 지속되는 것인, 반도체 소자 제조 방법.
  2. 제1항에 있어서,
    상기 기판은 p-도핑된 실리콘을 포함하는 것인, 제조 방법.
  3. 제1항에 있어서,
    상기 CuO 필름은 160℃ 이상에서 Cu(OH)2가 탈수반응하여 형성된 것인, 제조 방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 구리(II) 아세테이트 수화물은 100℃ 이상에서 가수분해되는 것인, 제조 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR1020210164182A 2021-11-25 2021-11-25 요오드 도핑된 CuO 필름을 포함하는 반도체 소자 및 이의 제조 방법 KR102639310B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210164182A KR102639310B1 (ko) 2021-11-25 2021-11-25 요오드 도핑된 CuO 필름을 포함하는 반도체 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210164182A KR102639310B1 (ko) 2021-11-25 2021-11-25 요오드 도핑된 CuO 필름을 포함하는 반도체 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20230077188A KR20230077188A (ko) 2023-06-01
KR102639310B1 true KR102639310B1 (ko) 2024-02-21

Family

ID=86770890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210164182A KR102639310B1 (ko) 2021-11-25 2021-11-25 요오드 도핑된 CuO 필름을 포함하는 반도체 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102639310B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101275282B1 (ko) 2011-09-07 2013-06-18 성균관대학교산학협력단 Ｎ―도핑된 그래핀을 이용한 전계효과 트랜지스터 및 그의 제조 방법
KR101406170B1 (ko) 2013-07-30 2014-06-13 전북대학교산학협력단 밴드 갭 조절이 가능한 질소가 도핑된 산화아연 제조방법 및 이를 이용한 태양전지 응용
WO2018008891A2 (ko) 2016-07-07 2018-01-11 성균관대학교 산학협력단 반투명막 제조방법, 가시광영역의 흡수성 특성을 갖는 산화물반도체 및 그 제조방법
KR101985102B1 (ko) 2017-10-27 2019-05-31 경희대학교 산학협력단 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL3516710T3 (pl) * 2016-09-20 2023-08-21 Inuru Gmbh Ograniczająca dyfuzję warstwa bariery elektroaktywnej dla komponentu optoelektronicznego

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101275282B1 (ko) 2011-09-07 2013-06-18 성균관대학교산학협력단 Ｎ―도핑된 그래핀을 이용한 전계효과 트랜지스터 및 그의 제조 방법
KR101406170B1 (ko) 2013-07-30 2014-06-13 전북대학교산학협력단 밴드 갭 조절이 가능한 질소가 도핑된 산화아연 제조방법 및 이를 이용한 태양전지 응용
WO2018008891A2 (ko) 2016-07-07 2018-01-11 성균관대학교 산학협력단 반투명막 제조방법, 가시광영역의 흡수성 특성을 갖는 산화물반도체 및 그 제조방법
KR101985102B1 (ko) 2017-10-27 2019-05-31 경희대학교 산학협력단 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20230077188A (ko) 2023-06-01

Similar Documents

Publication Publication Date Title
KR102144999B1 (ko) 이차원 물질과 그 형성방법 및 이차원 물질을 포함하는 소자
Dejam et al. Structural and optical characterization of ZnO and AZO thin films: the influence of post-annealing
US9658186B2 (en) Device including vertically aligned two-dimensional material
KR20080027276A (ko) 금속 산화물 나노입자를 사용한 전자 소자의 제조 방법
Spalenka et al. Electron mobility enhancement in ZnO thin films via surface modification by carboxylic acids
KR20140017399A (ko) 그래핀 반도체 및 이를 포함하는 전기소자
KR101856883B1 (ko) 그래핀 전극을 이용한 페로브스카이트 태양전지 및 그 제조 방법
KR20160149577A (ko) 전이금속 칼코겐화물 구조체 및 그 제조방법
Bang et al. Effects of Li doping on the structural and electrical properties of solution-processed ZnO films for high-performance thin-film transistors
Kumar et al. Solution-processed highly efficient Au nanoparticles and their reduced graphene oxide nanocomposites as charge trapping media for ZnO thin film transistor nonvolatile memory
KR101856858B1 (ko) 산화물 박막트랜지스터 및 그 제조방법
CN114361338A (zh) 一种增强n型半导体稳定性的方法
WO2019245990A1 (en) General solution-processable approach to high-quality two-dimensional ink materials for printable high-performance large-area and low-cost devices
KR101649553B1 (ko) 유기 전계 효과 트랜지스터의 제조방법
Ahn et al. Colloidal ZnO quantum dot-based, solution-processed transparent field-effect transistors
KR102639310B1 (ko) 요오드 도핑된 CuO 필름을 포함하는 반도체 소자 및 이의 제조 방법
Bhattacharjee et al. Polyvinyl-alcohol based devices with highly conductive, optically active boron-doped ZnO nanoparticles for efficient resistive-switching at ultralow operating voltage
Mudhaffar et al. Switching Enhancement in Copper Oxide Thin-Film Transistors via Molybdenum Trioxide Buffering and Nitrogen Doping
JP2017045974A (ja) ゲルマニウム層の製造方法、ゲルマニウム層、ゲルマニウム層付き基板、ゲルマニウムナノドット、ゲルマニウムナノワイヤ付き基板、積層体、薄膜トランジスタおよび半導体素子
KR102484464B1 (ko) 무기 나노입자 박막을 포함하는 전자 부재의 제조 방법 및 이에 의해 제조된 전자 부재
KR102420428B1 (ko) 산화물 반도체 기반의 p-n 접합을 이용한 반도체 소자, 이의 제조방법 및 이를 포함하는 광 검출기
KR102389220B1 (ko) 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법
Hanifah et al. Performance and reliability improvement of all-solution processed indium zinc oxide thin-film transistor by UV irradiation treatment
Lee et al. Copper halide anion engineering for p-channel electrolyte-gated transistors with superior operational reliability
Sarangi et al. Low Temperature Combustion Processed Stable Al Doped ZnO Thin Film Transistor: Process Extendable up to Flexible Devices

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right