WO2019074320A1 - 배리스터 기반의 광 검출기 및 이를 포함하는 이미지 센서 - Google Patents

배리스터 기반의 광 검출기 및 이를 포함하는 이미지 센서 Download PDF

Info

Publication number
WO2019074320A1
WO2019074320A1 PCT/KR2018/012029 KR2018012029W WO2019074320A1 WO 2019074320 A1 WO2019074320 A1 WO 2019074320A1 KR 2018012029 W KR2018012029 W KR 2018012029W WO 2019074320 A1 WO2019074320 A1 WO 2019074320A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
substrate
photodetector
junction
layer
Prior art date
Application number
PCT/KR2018/012029
Other languages
English (en)
French (fr)
Inventor
정현종
이준호
Original Assignee
건국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 건국대학교 산학협력단 filed Critical 건국대학교 산학협력단
Priority to US16/755,827 priority Critical patent/US20200343392A1/en
Publication of WO2019074320A1 publication Critical patent/WO2019074320A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0324—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIVBVI or AIIBIVCVI chalcogenide compounds, e.g. Pb Sn Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0272—Selenium or tellurium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/1013—Devices sensitive to infrared, visible or ultraviolet radiation devices sensitive to two or more wavelengths, e.g. multi-spectrum radiation detection devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor

Definitions

  • the following embodiments relate to a varistor-based photodetector and an image sensor including the same.
  • Conventional semiconductor photodetectors determine the minimum energy of light absorbed by the size of the bandgap of a semiconductor. At this time, the photodetector detects (or absorbs) light corresponding to the minimum energy of the semiconductor or larger light.
  • the height of the Schottky barrier determines the minimum energy of light absorbed.
  • the energy of the light absorbed by the photodetector is determined by a specific combination of a specific semiconductor or a semiconductor metal, and can not be changed after fabrication.
  • Embodiments are directed to a technique for detecting and measuring light energy and light intensity by specifying and varying the wavelength band of the energy of light absorbed by adjusting the wavelength band of the minimum energy of light absorbed by changing the gate voltage to the gate electrode .
  • the embodiments can more broadly adjust the wavelength band of the minimum energy of the absorbed light by using a two-dimensional semiconductor having a characteristic in which the energy band gap varies depending on the thickness, and change the wavelength band of the energy of the absorbed light more widely Technology can be provided.
  • the embodiments can provide a technique for use in a sensor for measuring various wavelength ranges by using a photodetector for detecting and measuring light energy and light intensity.
  • a photodetector includes a substrate, a gate electrode stacked on the substrate, a first electrode and a second electrode stacked on the substrate and spaced apart from the gate electrode, And a gate insulating layer formed between the gate electrode and the graphene layer.
  • the substrate may be implemented as at least one of a semiconductor substrate and a non-conductive substrate.
  • the semiconductor substrate may be any one of silicon, germanium, silicon-germanium, III-V semiconductor, II-VI semiconductor, semiconducting CNT, MoS2, IZO and GIZO.
  • the non-conductive substrate may include at least one of SiO 2 and Si.
  • the photodetector according to an embodiment may further include a two-dimensional semiconductor formed in contact with the first electrode and the graphene layer.
  • the two-dimensional semiconductor may include a first layer formed with a first thickness and a second layer formed with a second thickness.
  • the first layer may form a first junction with the first electrode and the second layer may form a second junction with the graphene layer.
  • the first thickness may be the same as or different from the second thickness.
  • the first junction may be either a Schottky junction or an Ohmic junction.
  • the second junction may be any one of the Schottky junction and the ohmic junction.
  • the two-dimensional semiconductor may be at least one of tungsten disulfide, transition metal dichalcogenides (TMDs), and black phosphorus.
  • the transition metal chalcogenide compound may include at least one of WSe2, WTe2, MoS2, MoSe2, and MoTe2.
  • the photodetector according to an exemplary embodiment may further include an insulating layer formed between the graphene layer and the first electrode.
  • the gate electrode may be in direct contact with the substrate, and may be formed between the substrate and the gate insulating layer.
  • An image sensor includes a plurality of color pixels and a pixel array including an IR pixel comprising a varistor element based photo detector for detecting light in the IR band.
  • the photodetector includes a substrate, a gate electrode stacked on the substrate, a first electrode and a second electrode stacked on the substrate and spaced apart from the gate electrode, and a second electrode formed between the substrate and the second electrode A graphene layer extending toward the first electrode, and a gate insulating layer formed between the gate electrode and the graphene layer.
  • the substrate may be implemented as at least one of a semiconductor substrate and a non-conductive substrate.
  • the semiconductor substrate may be any one of silicon, germanium, silicon-germanium, III-V semiconductor, II-VI semiconductor, semiconducting CNT, MoS2, IZO and GIZO.
  • the non-conductive substrate may include at least one of SiO 2 and Si.
  • the image sensor according to an exemplary embodiment may further include a two-dimensional semiconductor formed in contact with the first electrode and the graphene layer.
  • the two-dimensional semiconductor may include a first layer formed with a first thickness and a second layer formed with a second thickness.
  • the first layer may form a first junction with the first electrode and the second layer may form a second junction with the graphene layer.
  • the first thickness may be the same as or different from the second thickness.
  • the first junction may be either a Schottky junction or an Ohmic junction.
  • the second junction may be any one of the Schottky junction and the ohmic junction.
  • the two-dimensional semiconductor may be at least one of tungsten disulfide, transition metal dichalcogenides (TMDs), and black phosphorus.
  • the transition metal chalcogenide compound may include at least one of WSe2, WTe2, MoS2, MoSe2, and MoTe2.
  • the image sensor according to an exemplary embodiment may further include an insulating layer formed between the graphene layer and the first electrode.
  • the gate electrode may be in direct contact with the substrate, and may be formed between the substrate and the gate insulating layer.
  • FIG. 1 shows a schematic structure of a varistor element for explaining the concept of a photodetector according to an embodiment.
  • FIG. 2A and 2B show an example of an energy band diagram of the varistor element shown in FIG.
  • Figs. 3A and 3B show another example of the energy band diagram of the varistor element shown in Fig.
  • FIG. 4 shows an example of a varistor element-based photodetector.
  • FIG. 5 shows another example of a varistor element-based photodetector.
  • Figure 6 shows another example of a varistor element based photodetector.
  • Fig. 7 shows an example for explaining a two-dimensional semiconductor of the photodetector shown in Fig.
  • Fig. 8 shows another example of a varistor element-based photodetector.
  • FIG. 9 shows an example of an image sensor including a varistor element-based photodetector.
  • Fig. 10 shows an example for explaining the pixel array shown in Fig.
  • Fig. 11 shows another example for explaining the pixel array shown in Fig.
  • first, second, or the like may be used to describe various elements, but the elements should not be limited by the terms.
  • the terms may be named for the purpose of distinguishing one element from another, for example without departing from the scope of the right according to the concept of the present invention, the first element being referred to as the second element, Similarly, the second component may also be referred to as the first component.
  • FIG. 1 shows a schematic structure of a varistor element for explaining the concept of a photodetector according to an embodiment.
  • a barristor device 100 includes a substrate 110 and a graphene layer 130.
  • the varistor element 100 may further include a plurality of electrodes, for example, a gate electrode (not shown), a source electrode (not shown), and a drain electrode (not shown).
  • the plurality of electrodes may be stacked on or under the substrate 100 and / or the graphene layer 130 so that a voltage can be applied.
  • the substrate 110 may be implemented as a semiconductor substrate or a non-conductive substrate.
  • the semiconductor substrate may be doped with any one of an n-type impurity and a p-type impurity.
  • the semiconductor substrate may be a two-dimensional semiconductor (MoS 2 , WS 2 ) including silicon, germanium, silicon-germanium, III-V semiconductor, II-VI semiconductor, semiconducting CNT, , IZO, GIZO, or the like.
  • the graphene layer 130 may be formed by patterning after the graphene produced by chemical vapor deposition (CVD) is transferred.
  • the graphene layer 130 may be implemented with one to four layers of graphene.
  • the graphene layer 130 may be a passage through which the carrier is moved.
  • the graphene layer 130 may be grown directly on the substrate 110.
  • the work function of the graphene layer 130 may vary depending on the gate voltage applied to the gate electrode due to graphene intrinsic properties. Further, the energy band of the substrate 110 may also be affected by the gate voltage.
  • the energy barrier or junction height (or size) between the graphene layer 130 and the substrate 110 depends on the work function of the graphene and the energy band (or conduction band, Or a balance band).
  • the varistor element 100 can control the energy barrier height between the graphene layer 130 and the substrate 110 according to the gate voltage. Accordingly, the photodetector based on the varistor element 100 can absorb various energy of light by controlling the energy barrier height between the graphene layer 130 and the substrate 110 according to the gate voltage. In the state where the energy of the light is fixed, the photodetector can not absorb the light when the energy barrier height is higher than the light energy, but can absorb light when the energy barrier height is equal to or smaller than the light energy.
  • FIG. 1 The energy barrier control of the varistor element 100 will be described with reference to FIGS. 2A to 3B through the energy band diagram of the varistor element 100.
  • FIG. 1 A first figure
  • FIG. 2A and 2B show an example of an energy band diagram of the varistor element shown in FIG.
  • Fig. 3 is an energy band diagram of the varistor element 100.
  • the energy band structure of the varistor element 100 may be formed corresponding to the work function of the graphene and the energy band of the substrate 110.
  • the carriers of the varistor element 100 become electrons, and the carrier movement is limited by the energy barrier E b between the graphene layer 130 and the substrate 110.
  • E F means the Fermi energy level of the graphene layer 130.
  • the Fermi energy level E F of the graphene layer 130 moves upward as shown by an arrow, and the energy barrier E b of the substrate 110 becomes small .
  • the carrier can easily pass from the graphene layer 130 to the substrate 110.
  • Figs. 3A and 3B show another example of the energy band diagram of the varistor element shown in Fig.
  • 3A and 3B show the case where the substrate 110 is a semiconductor doped with a p-type impurity, or in the case of a semiconductor having a smaller energy difference between the decoupling point and the balanced band than the energy difference between the decoupling point and the conduction band of graphene, Is an energy band diagram of the device 100.
  • the energy band structure of the varistor element 100 may be formed corresponding to the work function of the graphene and the energy band of the substrate 110.
  • the carrier of the varistor element 100 becomes a hole, and the movement of the carrier is limited by the energy barrier E b between the graphene layer 130 and the substrate 110.
  • E F means the Fermi energy level of the graphene layer 130.
  • a reverse bias voltage is applied between the source (or source electrode) and the drain (or drain electrode) in the state where a negative voltage is applied to the drain electrode, and the energy barrier E b ) Are still in great condition.
  • the Fermi energy level E F of the graphene layer 130 moves down as shown by an arrow, and the energy barrier E b of the substrate 110 is small Loses.
  • the carrier can easily pass from the graphene layer 130 to the substrate 110.
  • the energy barrier E b of the substrate 110 is adjusted according to the magnitude of the gate voltage
  • the energy barrier E b of the varistor element 100 is also adjustable .
  • the energy barrier E b of the varistor element 100 can control the barrier height of about 0.6 eV.
  • the energy barrier E b of the varistor element 100 can control the barrier height of about 0.6 eV.
  • the energy barrier E b of the varistor element 100 may be the height of the Schottky barrier depending on the magnitude of the gate voltage.
  • the height of the Schottky barrier may occur between the substrate 110 and the graphene layer 130.
  • FIG. 4 shows an example of a varistor element-based photodetector.
  • a photodetector 10 includes a substrate 110, a graphene layer 130, a plurality of electrodes 200, and a gate insulating layer 300 .
  • the plurality of electrodes 200 may include a first electrode 210, a second electrode 230, and a gate electrode 250.
  • the substrate 110 may be embodied as a semiconductor substrate.
  • the semiconductor substrate may be any one of silicon, germanium, silicon-germanium, III-V semiconductor, II-VI semiconductor, semiconducting CNT, MoS2, IZO and GIZO.
  • the substrate 110 may include a graphene layer 130, a plurality of electrodes 200, and a gate insulating layer 300.
  • the substrate 110 can be stacked directly on the graphene layer 130, the first electrode 210, and the gate insulating layer 300.
  • the substrate 110 can be stacked without contacting the second electrode 230 and the gate electrode 250.
  • the graphene layer 130 may be formed between the substrate 110 and the second electrode 230 and extend toward the first electrode 210.
  • the graphene layer 130 may be in direct contact with the substrate 110, the second electrode 230, and the gate insulating layer 300 to extend from the second electrode 230 toward the first electrode 210 .
  • the graphene layer 130 may be spaced apart from the first electrode 210 and the gate electrode 250 and may be disposed in a non-contact manner.
  • the first electrode 210 and the second electrode 230 may be stacked on the substrate 110 and spaced apart from the gate electrode 250.
  • the first electrode 210 may be in direct contact with the substrate 110 and deposited thereon.
  • the first electrode 210 may be spaced apart from the graphene layer 130, the second electrode 230, the gate electrode 250, and the gate insulating layer 300 and may be disposed in a non-contact manner.
  • the second electrode 230 may be directly contacted and stacked on the graphene layer 130. At this time, the graphene layer 130 may be directly contacted to the substrate 110 and stacked thereon. The second electrode 230 may be spaced apart from the substrate 110, the first electrode 210, the gate electrode 250, and the gate insulator 300 and may be disposed in a non-contact manner.
  • the gate electrode 250 may be stacked on the substrate 110 in a non-contact manner.
  • the gate electrode 250 may be directly in contact with and stacked on the gate insulating layer 300.
  • the gate insulating layer 300 may be directly in contact with and stacked on the substrate 110.
  • the gate electrode 250 may be spaced apart from the substrate 110, the graphene layer 130, the first electrode 210, and the second electrode 230 and may be disposed in a non-contact manner.
  • a gate insulating layer 300 may be formed between the gate electrode 250 and the graphene layer 130.
  • the gate insulating layer 300 may be formed between the gate electrode 250 and the graphene layer 130 by directly contacting the substrate 110, the graphene layer 130, and the gate electrode 230.
  • the gate insulating layer 300 may be spaced apart from the first electrode 210 and the second electrode 230 and may be disposed in a non-contact manner.
  • FIG. 5 shows another example of a varistor element-based photodetector
  • FIG. 6 shows another example of a varistor element-based photodetector
  • FIG. 7 shows a two-dimensional semiconductor of the photodetector shown in FIG. For example.
  • the photodetector 10 of Figures 5 and 6 is similar to the photodetector 10 of Figure 4. However, the photodetector 10 of FIGS. 5 and 6 further includes a two-dimensional semiconductor (a 2D semiconductor) 400.
  • a 2D semiconductor a two-dimensional semiconductor
  • the substrate 110 may be embodied as a non-conductive substrate.
  • the non-conductive substrate may comprise at least one of the foregoing.
  • the SiO 2 111 may be disposed on the top of the substrate 110 and the Si 113 may be disposed on the bottom of the substrate 110.
  • the substrate 110 may be stacked with a graphene layer 130, a plurality of electrodes 200, a gate insulating layer 300, and a two-dimensional semiconductor 400.
  • the substrate 110 may be stacked directly on the graphene layer 130 and the two-dimensional semiconductor 400.
  • the substrate 110 can be stacked without contacting the first electrode 210, the second electrode 230, the gate electrode 250, and the gate insulating layer 300.
  • the graphene layer 130 may be formed between the substrate 110 and the second electrode 230 and extend toward the first electrode 210.
  • the graphene layer 130 may be spaced apart from the first electrode 210 and the gate electrode 250 and may be disposed in a non-contact manner.
  • the first electrode 210 and the second electrode 230 may be stacked on the substrate 110 and spaced apart from the gate electrode 250.
  • the first electrode 210 may be directly contacted and stacked on the two-dimensional semiconductor 400.
  • the two-dimensional semiconductor 400 may be directly contacted and stacked on the substrate 110.
  • the first electrode 210 may be spaced apart from the substrate 110, the graphene layer 130, the second electrode 230, the gate electrode 250, and the gate insulating layer 300 and may be disposed in a non-contact manner.
  • the second electrode 230 may be directly contacted and stacked on the graphene layer 130. At this time, the graphene layer 130 may be directly contacted to the substrate 110 and stacked thereon. The second electrode 230 may be spaced apart from the substrate 110, the first electrode 210, the gate electrode 250, and the gate insulator 300 and may be disposed in a non-contact manner.
  • a gate insulating layer 300 may be formed between the gate electrode 250 and the graphene layer 130.
  • the gate insulating layer 300 may be formed between the gate electrode 250 and the graphene layer 130 by directly contacting the graphene layer 130, the gate electrode 230, and the two- have.
  • the gate insulating layer 300 may be spaced apart from the substrate 110, the first electrode 210, and the second electrode 230 and may be disposed in a non-contact manner.
  • the two-dimensional semiconductor 400 may be at least one of tungsten disulfide, transition metal chalcogenide compounds (TMDs), and black phosphorus.
  • TMDs transition metal chalcogenide compounds
  • the transition metal chalcogenide compound may be WSe 2 , WTe 2 , MoS 2 , MoSe 2 , and MoTe 2 .
  • the two-dimensional semiconductor 400 may be formed in contact with the first electrode 210 and the graphene layer 130.
  • the two-dimensional semiconductor 400 may be formed in direct contact with the substrate 110, the graphene layer 130, the first electrode 210, and the gate insulating layer 300.
  • the two-dimensional semiconductor 400 may be spaced apart from the second electrode 230 and the gate electrode 250 and may be disposed in a non-contact manner.
  • the two-dimensional semiconductor 400 includes a first layer formed with a first thickness and a second layer formed with a second thickness.
  • the first thickness may be either the same thickness as the second thickness or a different thickness.
  • the two-dimensional semiconductor 400 of FIG. 7 may include a first layer 410 formed of a first thickness L1 and a second layer 430 formed of a second thickness L2.
  • the second thickness L2 may be larger than the first thickness L1.
  • the first layer 410 and the second layer 430 may have different thicknesses through at least one of a semiconductor growth method, a thermal etching method, a chemical etching method, and a laser etching method.
  • the first layer may form a first junction with the first electrode 210 and the second layer may form a second junction with the graphene layer 130.
  • the first junction can be either a Schottky junction or an Ohmic junction
  • the second junction can be either a Schottky junction or an Ohmic junction.
  • the first junction formed between the first layer 410 of FIG. 7 and the first electrode 210, that is, the drain electrode may be an ohmic junction.
  • the second junction formed between the second layer 430 and the graphene layer 130 may be a Schottky junction.
  • the two-dimensional semiconductor 400 may have characteristics (or properties) that the energy band intervals of the two-dimensional semiconductor 400 vary depending on the thickness of the layer.
  • the two-dimensional semiconductor 100 can form a Schottky junction having various barrier sizes from an ohmic junction by bonding with a metal. At this time, the size of the Schottky barrier can be adjusted according to the thickness of the two-dimensional semiconductor 400.
  • a current may not flow or flow due to the voltage of the first electrode 210.
  • the two-dimensional semiconductor 400 may have no barrier to obstruct the movement of the electrons (that is, the resistance may be small). At this time, the current can flow well.
  • a forward bias for example, V D > 0
  • the two-dimensional semiconductor 400 may have a barrier that hinders the movement of electrons. At this time, the current can not flow well.
  • a reverse bias for example, V D ⁇ 0
  • the thickness of the first layer 110 and the second layer 130 may be different from that of the two-dimensional semiconductor 400, thereby reducing the cost of the additional process for bonding.
  • the two-dimensional semiconductor 400 can realize the device performance to be used at various positions by determining the size of the Schottky barrier that is initially generated by adjusting the thickness of the two-dimensional semiconductor 100.
  • the two-dimensional semiconductor 400 can be fabricated by being included in semiconductor devices of various structures by providing an additional degree of freedom of thickness to semiconductor device fabrication.
  • Fig. 8 shows another example of a varistor element-based photodetector.
  • the photodetector 10 of Fig. 8 is not similar to the photodetector 10 of Fig.
  • the photodetector 10 of FIG. 8 includes a substrate 110, a graphene layer 130, a plurality of electrodes 200, and a gate insulating layer 300.
  • the photodetector 10 of FIG. 8 further includes an insulating layer 500.
  • the substrate 110 is similar to that shown in FIG. 4, and thus a detailed description thereof will be omitted. However, the substrate 110 may be laminated without contacting the insulating layer 500.
  • the graphene layer 130 may be formed between the substrate 110 and the second electrode 230 and extend toward the first electrode 210.
  • the graphene layer 130 may be formed between the second electrode 230 and the gate insulation 300 directly contacting the second electrode 230, the gate insulation layer 300 and the insulation layer 500 .
  • the gate insulation 300 may be directly contacted and stacked on the substrate 110.
  • the graphene layer 130 may be spaced apart from the substrate 110, the first electrode 210, and the gate electrode 250 and may be disposed in a non-contact manner.
  • the first electrode 210 and the second electrode 230 may be stacked on the substrate 110 and spaced apart from the gate electrode 250.
  • the first electrode 210 may be directly contacted with and stacked on the insulating layer 500.
  • the insulating layer 500 may be directly contacted and stacked on the gate insulating layer 300.
  • the first electrode 210 may be spaced apart from the substrate 110, the graphene layer 130, the second electrode 230, the gate electrode 250, and the gate insulating layer 300 and may be disposed in a non-contact manner.
  • the second electrode 230 is similar to that of FIG. 4, detailed description is omitted. However, the second electrode 230 may be spaced apart from the insulating layer 500 and may be disposed in a non-contact manner.
  • the gate electrode 250 may be deposited on the substrate 110.
  • the gate electrode 250 may be formed between the substrate 110 and the gate insulating layer 300 by directly contacting the substrate 110 and the gate insulating layer 300.
  • the gate electrode 250 may be spaced apart from the graphene layer 130, the plurality of electrodes 200, and the insulating layer 500 and may be disposed in a non-contact manner.
  • the first electrode 210, the second electrode 230, and the gate electrode 250 may be formed of the same metal (or metal layer), or may be formed of different metals or polysilicon.
  • the first electrode 210 may be formed of the same metal (or metal layer) as the second electrode 230 and the gate electrode 250, or may be a drain electrode formed of a different metal or polysilicon.
  • the second electrode 230 may be formed of the same metal (or metal layer) as the first electrode 210 and the gate electrode 250, or may be a source electrode formed of a different metal or formed of polysilicon.
  • the gate electrode 250 may be formed of the same metal (or metal layer) as the first electrode 210 and the second electrode 230, or may be a gate electrode formed of a different metal or polysilicon.
  • the same can be applied to the first electrode 210, the second electrode 230, and the gate electrode 250 included in the photodetector 10 of FIGS. 4, 5, and 6 .
  • the gate insulating layer 300 is similar to that of FIG. 4, detailed description is omitted. However, the gate insulating layer 300 may be disposed under the insulating layer 500 in direct contact with the insulating layer 500.
  • the gate insulating layer 300 may be any one of silicon oxide and silicon nitride, hafnium oxide, aluminum oxide, and titanium oxide.
  • the gate insulating layer 300 may isolate the gate electrode 250 from contacting the graphene layer 130. This corresponds to the gate insulating layer 300 included in the photodetector 10 of FIG. 8, but is not limited thereto.
  • the above description can be equally applied to the gate insulating layer 300 included in the photodetector 10 of Figs. 4, 5 and 6.
  • the insulating layer 500 may be formed between the graphene layer 130 and the first electrode 210.
  • the insulating layer 500 may be formed in direct contact with the graphene layer 130, the first electrode 210, and the gate insulating layer 300.
  • the insulating layer 500 may be spaced apart from the substrate 110, the second electrode 230, and the gate electrode 250 and may be disposed in a non-contact manner.
  • the insulating layer 500 may isolate the first electrode 210 from being connected to the graphene layer 130.
  • the photodetector 10 implemented as shown in FIGS. 4, 5, 6, and 8 adjusts the wavelength band of the minimum energy of light absorbed by changing the gate voltage to the gate electrode 250, Can be specified and varied.
  • the photodetector 10 can adjust the energy barrier E b of the varistor element 100 by varying the gate voltage to the gate electrode 250 and the height of the Schottky junction of the two-dimensional semiconductor have.
  • the photodetector 10 can adjust the wavelength range of the minimum energy of the absorbed light more widely and change the wavelength band of the energy of the absorbed light more widely by using the two- Can be provided.
  • the photodetector 10 can simultaneously detect and measure the energy of light and the intensity of light based on the varistor element 100.
  • the photodetector 10 may be applied to a sensor that measures various wavelength ranges according to the combination of materials of the varistor element 100.
  • the photodetector 10 can be utilized in a gas sensor by detecting and measuring energy of light to detect gas components.
  • the photodetector 10 can be utilized in an image sensor by detecting the energy of light by changing the gate voltage.
  • the photodetector 10 can be utilized in an image sensor that measures a visible light region and an infrared region by using a varistor element that measures an IR region. At this time, the photodetector 10 can simultaneously measure the energy of light in the infrared region.
  • FIG. 9 shows an example of an image sensor including a varistor element-based photodetector
  • FIG. 10 shows an example for explaining a plurality of pixels shown in FIG. 9, and FIG. ≪ / RTI > shows another example for explaining pixels.
  • an image sensor 600 includes a pixel array 610, and a signal processing circuit 630.
  • the pixel array 610 may include a plurality of pixels 611-1 through 611-n. Each of the plurality of pixels 611-1 through 611-n may include a photodetector 10.
  • the plurality of pixels 611-1 through 611-n may include a plurality of color pixels 613, 615, and 617, and an infrared ray (IR) pixel 619.
  • Each of the plurality of color pixels 613, 615, and 617 may be red (red) 613, green (green) 615, and blue (blue)
  • a plurality of color pixels 613, 615, and 617, and an infrared ray (IR) pixel 619 may be configured in a planar cell structure.
  • the plurality of color pixels 613, 615, and 617, and the infrared ray (IR) pixel 619 may be configured in a Tandem cell structure.
  • the photodetectors 611-1 through 611-n may include a photodetector 10 based on a varistor element.
  • each of the plurality of color pixels 613, 615, and 617 may include a varistor element-based photodetector 10 to detect light in the visible light band.
  • the IR pixel 619 may include a varistor-based photodetector 10 for detecting light in the infrared band.
  • IR pixel 619 may be a spectroscopic IR pixel.
  • the photodetector 10 is the same as the photodetector described in FIGS. 4 to 8, detailed description thereof will be omitted.
  • the image sensor 600 may generate an image for light incident on the image sensor 600 via the pixel array 610 and the signal processing circuit 630.
  • the pixel array 610 can output the amount of charge according to the intensity of the light incident on the image sensor 600 through the photodetector 10.
  • the pixel array 610 receives a signal for at least one of a plurality of color pixels 613, 615, and 617 and a visible light corresponding to the amount of charge output through the IR pixel 619, and an infrared band, (630).
  • the signal for at least one may be an analog signal.
  • the signal processing circuit 630 may generate and transmit an image signal corresponding to at least one of a visible light and an infrared band through the transmitted signal. At this time, the image signal may be a digital signal.
  • the apparatus described above may be implemented as a hardware component, a software component, and / or a combination of hardware components and software components.
  • the apparatus and components described in the embodiments may be implemented within a computer system, such as, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable gate array (FPGA) , A programmable logic unit (PLU), a microprocessor, or any other device capable of executing and responding to instructions.
  • the processing device may execute an operating system (OS) and one or more software applications running on the operating system.
  • the processing device may also access, store, manipulate, process, and generate data in response to execution of the software.
  • OS operating system
  • the processing device may also access, store, manipulate, process, and generate data in response to execution of the software.
  • the processing apparatus may be described as being used singly, but those skilled in the art will recognize that the processing apparatus may have a plurality of processing elements and / As shown in FIG.
  • the processing unit may comprise a plurality of processors or one processor and one controller.
  • Other processing configurations are also possible, such as a parallel processor.
  • the software may include a computer program, code, instructions, or a combination of one or more of the foregoing, and may be configured to configure the processing device to operate as desired or to process it collectively or collectively Device can be commanded.
  • the software and / or data may be in the form of any type of machine, component, physical device, virtual equipment, computer storage media, or device , Or may be permanently or temporarily embodied in a transmitted signal wave.
  • the software may be distributed over a networked computer system and stored or executed in a distributed manner.
  • the software and data may be stored on one or more computer readable recording media.
  • the method according to an embodiment may be implemented in the form of a program command that can be executed through various computer means and recorded in a computer-readable medium.
  • the computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination.
  • the program instructions to be recorded on the medium may be those specially designed and configured for the embodiments or may be available to those skilled in the art of computer software.
  • Examples of computer-readable media include magnetic media such as hard disks, floppy disks and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like.
  • program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like.
  • the hardware devices described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

배리스터 기반의 광 검출기가 개시된다. 일 실시예에 따른 광 검출기는 기판과, 상기 기판 위에 적층되는 게이트 전극과, 상기 기판 위에 적층되고, 상기 게이트 전극과 이격되어 배치되는 제1 전극 및 제2 전극과, 상기 기판 및 상기 제2 전극 사이에 형성되고, 상기 제1 전극을 향하여 연장되는 그래핀층과, 상기 게이트 전극 및 상기 그래핀층 사이에 형성되는 게이트 절연층을 포함한다.

Description

배리스터 기반의 광 검출기 및 이를 포함하는 이미지 센서
아래 실시예들은 배리스터 기반의 광 검출기 및 이를 포함하는 이미지 센서에 관한 것이다.
기존의 반도체를 이용한 광 검출기(photodetector)는 반도체의 밴드갭의 크기가 흡수하는 빛의 최소 에너지를 결정한다. 이때, 광 검출기는 반도체의 최소 에너지에 해당되는 빛 또는 그보다 더 큰 빛을 검출(또는 흡수)한다.
쇼트키 다이오드를 이용한 광 검출기의 경우, 쇼트키 배리어의 높이가 흡수하는 빛의 최소 에너지를 결정한다. 이때, 광 검출기가 흡수하는 빛의 에너지는 특정 반도체 또는 반도체 금속의 특정한 조합에 의해서 결정되며, 제작 후에 변경할 수 없다.
실시예들은 게이트 전극에 대한 게이트 전압을 변화하여 흡수되는 빛의 최소 에너지의 파장대를 조절함으로써, 흡수되는 빛의 에너지의 파장대를 특정 및 가변하여 빛의 에너지 및 빛의 세기를 검출 및 측정하는 기술을 제공할 수 있다.
또한, 실시예들은 두께에 따라 에너지 밴드 간격이 달라지는 특성을 갖는 2차원 반도체를 이용함으로써 흡수되는 빛의 최소 에너지의 파장대를 더 광범위하게 조절하고, 흡수되는 빛의 에너지의 파장대를 더 광범위하게 가변하는 기술을 제공할 수 있다.
또한, 실시예들은 빛의 에너지 및 빛의 세기를 검출 및 측정하는 광 검출기를 이용함으로써 다양한 파장대를 측정하는 센서에 활용하는 기술을 제공할 수 있다.
일 실시예에 따른 광 검출기는 기판과, 상기 기판 위에 적층되는 게이트 전극과, 상기 기판 위에 적층되고, 상기 게이트 전극과 이격되어 배치되는 제1 전극 및 제2 전극과, 상기 기판 및 상기 제2 전극 사이에 형성되고, 상기 제1 전극을 향하여 연장되는 그래핀층과, 상기 게이트 전극 및 상기 그래핀층 사이에 형성되는 게이트 절연층을 포함한다.
상기 기판은 반도체 기판 및 부도체 기판 중에서 적어도 하나로 구현될 수 있다.
상기 반도체 기판은 실리콘, 게르마늄, 실리콘-게르마늄, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, 반도체 CNT(semiconducting CNT), MoS2, IZO 및 GIZO 중에서 어느 하나일 수 있다.
상기 부도체 기판은 SiO2 및 Si 중에서 적어도 하나를 포함할 수 있다.
일 실시예에 따른 광 검출기는 상기 제1 전극 및 상기 그래핀층과 접촉하도록 형성되는 2차원 반도체를 더 포함할 수 있다.
상기 2차원 반도체는 제1 두께로 형성된 제1 레이어와, 제2 두께로 형성된 제2 레이어를 포함할 수 있다.
상기 제1 레이어는 상기 제1 전극과 제1 접합을 형성하고, 상기 제2 레이어는 상기 그래핀층과 제2 접합을 형성할 수 있다.
상기 제1 두께는 상기 제2 두께와 동일한 두께 및 상이한 두께 중에서 어느 하나일 수 있다.
상기 제1 접합은 쇼트키 접합 및 오믹 접합 중에서 어느 하나일 수 있다.
상기 제2 접합은 상기 쇼트키 접합 및 상기 오믹 접합 중에서 어느 하나일 수 있다.
상기 2차원 반도체는 이황화 텅스텐, 전이금속 칼코게나이드 화합물(Transition Metal Dichalcogenides(TMDs) 및 흑린(black phosphorus) 중에서 적어도 하나일 수 있다.
상기 전이금속 칼코게나이드 화합물은 WSe2, WTe2, MoS2, MoSe2, 및 MoTe2 중에서 적어도 하나를 포함할 수 있다.
일 실시예에 따른 광 검출기는 상기 그래핀층 및 상기 제1 전극 사이에 형성되는 절연층을 더 포함할 수 있다.
상기 게이트 전극은 상기 기판에 직접적으로 접촉되고, 상기 기판 및 상기 게이트 절연층 사이에 형성될 수 있다.
일 실시예에 따른 이미지 센서는 복수의 컬러 픽셀들 및 IR 대역의 빛을 검출하기 위해 배리스터 소자 기반의 광 검출기를 포함하는 IR 픽셀을 포함하는 픽셀 어레이를 포함한다.
상기 광 검출기는 기판과, 상기 기판 위에 적층되는 게이트 전극과, 상기 기판 위에 적층되고, 상기 게이트 전극과 이격되어 배치되는 제1 전극 및 제2 전극과, 상기 기판 및 상기 제2 전극 사이에 형성되고, 상기 제1 전극을 향하여 연장되는 그래핀층과, 상기 게이트 전극 및 상기 그래핀층 사이에 형성되는 게이트 절연층을 포함할 수 있다.
상기 기판은 반도체 기판 및 부도체 기판 중에서 적어도 하나로 구현될 수 있다.
상기 반도체 기판은 실리콘, 게르마늄, 실리콘-게르마늄, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, 반도체 CNT(semiconducting CNT), MoS2, IZO 및 GIZO 중에서 어느 하나일 수 있다.
상기 부도체 기판은SiO2 및 Si 중에서 적어도 하나를 포함할 수 있다.
일 실시예에 따른 이미지 센서는 상기 제1 전극 및 상기 그래핀층과 접촉하도록 형성되는 2차원 반도체를 더 포함할 수 있다.
상기 2차원 반도체는 제1 두께로 형성된 제1 레이어와, 제2 두께로 형성된 제2 레이어를 포함할 수 있다.
상기 제1 레이어는 상기 제1 전극과 제1 접합을 형성하고, 상기 제2 레이어는 상기 그래핀층과 제2 접합을 형성할 수 있다.
상기 제1 두께는 상기 제2 두께와 동일한 두께 및 상이한 두께 중에서 어느 하나일 수 있다.
상기 제1 접합은 쇼트키 접합 및 오믹 접합 중에서 어느 하나일 수 있다.
상기 제2 접합은 상기 쇼트키 접합 및 상기 오믹 접합 중에서 어느 하나일 수 있다.
상기 2차원 반도체는 이황화 텅스텐, 전이금속 칼코게나이드 화합물(Transition Metal Dichalcogenides(TMDs) 및 흑린(black phosphorus) 중에서 적어도 하나일 수 있다.
상기 전이금속 칼코게나이드 화합물은 WSe2, WTe2, MoS2, MoSe2, 및 MoTe2 중에서 적어도 하나를 포함할 수 있다.
일 실시예에 따른 이미지 센서는 상기 그래핀층 및 상기 제1 전극 사이에 형성되는 절연층을 더 포함할 수 있다.
상기 게이트 전극은 상기 기판에 직접적으로 접촉되고, 상기 기판 및 상기 게이트 절연층 사이에 형성될 수 있다.
도 1은 일 실시예에 따른 광 검출기의 개념을 설명하기 위한 배리스터 소자의 개략적인 구조도를 나타낸다.
도 2a 및 도 2b는 도 1에 도시된 배리스터 소자의 에너지 밴드 다이어그램의 일 예를 나타낸다.
도 3a 및 도 3b는 도 1에 도시된 배리스터 소자의 에너지 밴드 다이어그램의 다른 예를 나타낸다.
도 4는 배리스터 소자 기반의 광 검출기의 일 예를 나타낸다.
도 5는 배리스터 소자 기반의 광 검출기의 다른 예를 나타낸다.
도 6은 배리스터 소자 기반의 광 검출기의 또 다른 예를 나타낸다.
도 7은 도 6에 도시된 광 검출기의 2차원 반도체를 설명하기 위한 일 예를 나타낸다.
도 8은 배리스터 소자 기반의 광 검출기의 또 다른 예를 나타낸다.
도 9는 배리스터 소자 기반의 광 검출기를 포함하는 이미지 센서의 일 예를 나타낸다.
도 10은 도 9에 도시된 픽셀 어레이를 설명하기 위한 일 예를 나타낸다.
도 11은 도 9에 도시된 픽셀 어레이를 설명하기 위한 다른 예를 나타낸다.
본 명세서에서 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에서 설명된 실시예들에 한정되지 않는다.
본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어를 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 일 실시예에 따른 광 검출기의 개념을 설명하기 위한 배리스터 소자의 개략적인 구조도를 나타낸다.
도 1을 참조하면, 배리스터 소자(a barristor device; 100)는 기판(a substrate; 110) 및 그래핀층(a graphene layer; 130)을 포함한다.
배리스터 소자(100)는 복수의 전극들, 예를 들어 게이트 전극(미도시), 소스 전극(미도시), 및 드레인 전극(미도시)을 더 포함할 수 있다. 복수의 전극들은 전압이 인가될 수 있도록 기판(100) 및/또는 그래핀층(130) 상부 또는 하부에 적층될 수 있다.
기판(110)은 반도체 기판 또는 부도체 기판으로 구현될 수 있다. 기판(110)이 반도체 기판으로 구현되는 경우, 반도체 기판은 n형 불순물 또는 p형 불순물 중에서 어느 하나로 도핑될 수 있다. 예를 들어, 반도체 기판은 실리콘, 게르마늄, 실리콘-게르마늄, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, 반도체 CNT(semiconducting CNT), Transition Metal Dichalcogenide를 포함하는 2차원 반도체(MoS 2, WS 2), IZO, GIZO 등으로 형성될 수 있다.
그래핀층(130)은 화학기상증착(chemical vapor deposition(CVD))으로 제조된 그래핀이 전사된 후 패터닝되어 형성될 수 있다. 예를 들어, 그래핀층(130)은 1층 내지 4층의 그래핀으로 구현될 수 있다. 그래핀층(130)은 캐리어가 이동되는 통로일 수 있다.
그래핀층(130)은 기판(110)위에 직성장 되어 형성될 수 있다.
그래핀층(130), 예를 들어 그래핀의 일함수는 그래핀 고유의 성질로 인해서 게이트 전극으로 인가되는 게이트 전압에 따라 변할 수 있다. 또한, 기판(110)의 에너지 밴드도 게이트 전압에 영향을 받을 수 있다.
그래핀층(130)과 기판(110) 사이의 에너지 장벽(energy barrier, 또는 접합) 높이(또는 크기)는 게이트 전압에 따른 그래핀의 일함수와 기판(110)의 에너지 밴드(또는 컨덕션 밴드, 또는 밸런스 밴드)의 차이로 결정될 수 있다.
즉, 배리스터 소자(100)는 게이트 전압에 따라 그래핀층(130)과 기판(110) 사이의 에너지 장벽 높이를 제어할 수 있다. 이에, 배리스터 소자(100) 기반의 광 검출기는 게이트 전압에 따라 그래핀층(130)과 기판(110) 사이의 에너지 장벽 높이를 제어함으로써 다양한 빛의 에너지를 흡수할 수 있다. 또한, 빛의 에너지가 고정된 상태에서는, 광 검출기는 에너지 장벽 높이가 빛의 에너지보다 높은 경우 빛을 흡수하지 못하지만, 에너지 장벽 높이가 빛의 에너지보다 같거나 작은 경우 빛을 흡수할 수 있다.
도 2a 내지 도 3b를 참조하여, 배리스터 소자(100)의 에너지 밴드 다이어그램을 통해 배리스터 소자(100)의 에너지 장벽 제어에 대해서 설명하도록 한다.
도 2a 및 도 2b는 도 1에 도시된 배리스터 소자의 에너지 밴드 다이어그램의 일 예를 나타낸다.
도 2a 및 도 2b는 기판(110)이 n형 불순물로 도핑된 반도체, 또는 그래핀의 디락포인트와 밸런스밴드와의 에너지 차이보다 디락포인트와 컨덕션밴드와의 에너지 차이가 더 작은 반도체 인 경우, 배리스터 소자(100)의 에너지 밴드 다이어그램이다.
도 2a를 참조하면, 복수의 전극들에 전압이 인가되지 않은 상태에서, 배리스터 소자(100)의 에너지 밴드 구조는 그래핀의 일함수와 기판(110)의 에너지 밴드에 상응하여 형성될 수 있다. 이때, 배리스터 소자(100)의 캐리어는 전자가 되며, 캐리어의 이동은 그래핀층(130)과 기판(110) 사이의 에너지 장벽(E b)에 의해 제한된다. E F는 그래핀층(130)의 페르미 에너지 준위를 의미한다.
도 2b를 참조하면, 드레인 전극으로 파지티브 전압을 인가한 상태에서, 역 바이어스 전압(reverse bias voltage)이 소스(또는 소스 전극)과 드레인(또는 드레인 전극) 사이에 걸리고, 에너지 장벽(E b)이 커진다. 즉, 에너지 장벽(E b)은 여전히 큰 상태이다.
이때, 게이트 전극에 임의의 플러스 전압이 인가되는 경우, 그래핀층(130)의 페르미 에너지 준위(E F)가 화살표로 도시된 것처럼 위로 이동하면서 기판(110)의 에너지 장벽(E b)이 작아진다. 이에, 캐리어는 그래핀층(130)으로부터 기판(110)으로 용이하게 넘어갈 수 있다.
도 3a 및 도 3b는 도 1에 도시된 배리스터 소자의 에너지 밴드 다이어그램의 다른 예를 나타낸다.
도 3a 및 도 3b는 기판(110)이 p형 불순물로 도핑된 반도체, 또는 그래핀의디락포인트와 컨덕션밴드의 에너지 차이보다 디락포인트와 밸런스 밴드와의 에너지 차이가 더 작은 반도체인 경우, 배리스터 소자(100)의 에너지 밴드 다이어그램이다.
도 3a를 참조하면, 복수의 전극들에 전압이 인가되지 않은 상태에서, 배리스터 소자(100)의 에너지 밴드 구조는 그래핀의 일함수와 기판(110)의 에너지 밴드에 상응하여 형성될 수 있다. 이때, 배리스터 소자(100)의 캐리어는 정공이 되며, 캐리어의 이동은 그래핀층(130)과 기판(110) 사이의 에너지 장벽(E b)에 의해 제한된다. E F는 그래핀층(130)의 페르미 에너지 준위를 의미한다.
도 3b를 참조하면, 드레인 전극으로 네거티트 전압을 인가한 상태에서, 역 바이어스 전압(reverse bias voltage)이 소스(또는 소스 전극)과 드레인(또는 드레인 전극) 사이에 걸리고, 에너지 장벽(E b)은 여전히 큰 상태이다.
이때, 게이트 전극에 임의의 마이너스 전압이 인가되는 경우, 그래핀층(130)의 페르미 에너지 준위(E F)가 화살표로 도시된 것처럼 아래로 이동하면서 기판(110)의 에너지 장벽(E b)이 작아진다. 이에, 캐리어는 그래핀층(130)으로부터 기판(110)으로 용이하게 넘어갈 수 있다.
도 2a 내지 도 3b를 참조하여 상술한 바와 같이, 기판(110)의 에너지 장벽(E b)이 게이트 전압의 크기에 따라서 조절되므로, 배리스터 소자(100)의 에너지 장벽(E b)도 조절 가능하다. 예를 들어, 배리스터 소자(100)의 에너지 장벽(E b)은 약 0.6 eV 정도의 배리어 높이를 조절할 수 있다.
예를 들어, 배리스터 소자(100)의 에너지 장벽(E b)은 약 0.6 eV 정도의 배리어 높이를 조절할 수 있다. 배리스터 소자(100)의 에너지 장벽(E b)은 게이트 전압의 크기에 따른 쇼트키 배리어의 높이일 수 있다. 쇼트키 배리어의 높이는 기판(110), 및 그래핀층(130) 사이에 발생할 수 있다.
이하에서는 도 4 내지 도 8에 도시된 배리스터 소자 기반의 광 검출기(10)에 대해서 설명한다.
도 4는 배리스터 소자 기반의 광 검출기의 일 예를 나타낸다.
도 4를 참조하면, 광 검출기(a photodetector; 10)는 기판(110), 그래핀층(130), 복수의 전극들(a plural electrodes; 200) 및 게이트 절연층(a gate insulating layer; 300)을 포함한다. 복수의 전극들(200)은 제1 전극(a first electrode; 210), 제2 전극(a second electrode; 230) 및 게이트 전극(a gate electrode; 250)을 포함할 수 있다.
기판(110)은 반도체 기판으로 구현될 수 있다. 예를 들어, 반도체 기판은 실리콘, 게르마늄, 실리콘-게르마늄, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, 반도체 CNT(semiconducting CNT), MoS2, IZO 및 GIZO 중에서 어느 하나일 수 있다.
기판(110)은 그래핀층(130), 복수의 전극들(200) 및 게이트 절연층(300)을 적층할 수 있다. 예를 들어, 기판(110)은 그래핀층(130), 제1 전극(210) 및 게이트 절연층(300)을 직접적으로 접촉하여 적층할 수 있다. 기판(110)은 제2 전극(230) 및 게이트 전극(250)을 미접촉하여 적층할 수 있다.
그래핀층(130)은 기판(110) 및 제2 전극(230) 사이에 형성되고, 제1 전극(210)을 향하여 연장될 수 있다. 예를 들어, 그래핀층(130)은 기판(110), 제2 전극(230) 및 게이트 절연층(300)에 직접적으로 접촉되어 제2 전극(230)에서 제1 전극(210)으로 향하여 연장될 수 있다. 그래핀층(130)은 제1 전극(210) 및 게이트 전극(250)과 이격되어 미접촉되게 배치될 수 있다.
제1 전극(210) 및 제2 전극(230)은 기판(110) 위에 적층되고, 게이트 전극(250)과 이격되어 배치될 수 있다.
예를 들어, 제1 전극(210)은 기판(110) 위에 직접적으로 접촉되어 적층될 수 있다. 제1 전극(210)은 그래핀층(130), 제2 전극(230), 게이트 전극(250) 및 게이트 절연층(300)과 이격되어 미접촉되게 배치될 수 있다.
제2 전극(230)은 그래핀층(130) 위에 직접적으로 접촉되어 적층될 수 있다. 이때, 그래핀층(130)은 기판(110) 위에 직접적으로 접촉되어 적층될 수 있다. 제2 전극(230)은 기판(110), 제1 전극(210), 게이트 전극(250) 및 게이트 절연체(300)과 이격되어 미접촉되게 배치될 수 있다.
게이트 전극(250)은 기판(110) 위에 미 접촉되어 적층될 수 있다. 예를 들어, 게이트 전극(250)은 게이트 절연층(300)에 직접적으로 접촉되어 적층될 수 있다. 이때, 게이트 절연층(300)은 기판(110) 위에 직접적으로 접촉되어 적층될 수 있다. 게이트 전극(250)은 기판(110), 그래핀층(130), 제1 전극(210) 및 제2 전극(230)과 이격되어 미접촉되게 배치될 수 있다.
게이트 절연층(300)은 게이트 전극(250) 및 그래핀층(130) 사이에 형성될 수 있다. 예를 들어, 게이트 절연층(300)은 기판(110), 그래핀층(130) 및 게이트 전극(230)에 직접적으로 접촉되어 게이트 전극(250) 및 그래핀층(130) 사이에 형성될 수 있다. 게이트 절연층(300)은 제1 전극(210) 및 제2 전극(230)과 이격되어 미접촉되게 배치될 수 있다.
도 5는 배리스터 소자 기반의 광 검출기의 다른 예를 나타내고, 도 6은 배리스터 소자 기반의 광 검출기의 또 다른 예를 나타내고, 도 7은 도 6에 도시된 광 검출기의 2차원 반도체를 설명하기 위한 일 예를 나타낸다.
도 5 및 도 6을 참고하면, 도 5 및 도 6의 광 검출기(10)는 도 4의 광 검출기(10)의 형태와 유사하다. 다만, 도 5 및 6의 광 검출기(10)는 2차원 반도체(a 2D semiconductor; 400)를 더 포함한다.
기판(110)은 부도체 기판으로 구현될 수 있다. 예를 들어, 부도체 기판는 중에서 적어도 하나를 포함할 수 있다. SiO 2(111)는 기판(110)의 상부에 배치되고 Si(113)는 기판(110)의 하부에 배치될 수 있다.
기판(110)은 그래핀층(130), 복수의 전극들(200), 게이트 절연층(300) 및 2차원 반도체(400)를 적층할 수 있다. 예를 들어, 기판(110)은 그래핀층(130) 및 2차원 반도체(400)를 직접적으로 접촉하여 적층할 수 있다. 기판(110)은 제1 전극(210), 제2 전극(230), 게이트 전극(250) 및 게이트 절연층(300)을 미접촉하여 적층할 수 있다.
그래핀층(130)은 기판(110) 및 제2 전극(230) 사이에 형성되고, 제1 전극(210)을 향하여 연장될 수 있다. 예를 들어, 그래핀층(130)은 기판(110), 제2 전극(230), 게이트 절연층(300) 및 2차원 반도체(400)에 직접적으로 접촉되어 제2 전극(230)에서 제1 전극(210)으로 향하여 연장될 수 있다. 그래핀층(130)은 제1 전극(210) 및 게이트 전극(250)과 이격되어 미접촉되게 배치될 수 있다.
제1 전극(210) 및 제2 전극(230)은 기판(110) 위에 적층되고, 게이트 전극(250)과 이격되어 배치될 수 있다.
예를 들어, 제1 전극(210)은 2차원 반도체(400) 위에 직접적으로 접촉되어 적층될 수 있다. 이때, 2차원 반도체(400)는 기판(110) 위에 직접적으로 접촉되어 적층될 수 있다. 제1 전극(210)은 기판(110), 그래핀층(130), 제2 전극(230), 게이트 전극(250) 및 게이트 절연층(300)과 이격되어 미접촉되게 배치될 수 있다.
제2 전극(230)은 그래핀층(130) 위에 직접적으로 접촉되어 적층될 수 있다. 이때, 그래핀층(130)은 기판(110) 위에 직접적으로 접촉되어 적층될 수 있다. 제2 전극(230)은 기판(110), 제1 전극(210), 게이트 전극(250) 및 게이트 절연체(300)과 이격되어 미접촉되게 배치될 수 있다.
게이트 전극(250)은 도 4와 유사하므로 상세한 설명은 생략한다.
게이트 절연층(300)은 게이트 전극(250) 및 그래핀층(130) 사이에 형성될 수 있다. 예를 들어, 게이트 절연층(300)은 그래핀층(130), 게이트 전극(230) 및 2차원 반도체(400)에 직접적으로 접촉되어 게이트 전극(250) 및 그래핀층(130) 사이에 형성될 수 있다. 게이트 절연층(300)은 기판(110), 제1 전극(210) 및 제2 전극(230)과 이격되어 미접촉되게 배치될 수 있다.
2차원 반도체(400)는 이황화 텅스텐, 전이금속 칼코게나이드 화합물(Transition Metal Dichalcogenides(TMDs) 및 흑린(black phosphorus) 중에서 적어도 하나일 수 있다. 예를 들어, 전이금속 칼코게나이드 화합물은 WSe 2, WTe 2, MoS 2, MoSe 2, 및 MoTe 2 중에서 적어도 하나를 포함할 수 있다.
2차원 반도체(400)는 제1 전극(210) 및 그래핀층(130)과 접촉하도록 형성될 수 있다. 예를 들어, 2차원 반도체(400)는 기판(110), 그래핀층(130), 제1 전극(210) 및 게이트 절연층(300)에 직접적으로 접촉되어 형성될 수 있다. 2차원 반도체(400)는 제2 전극(230) 및 게이트 전극(250)과 이격되어 미접촉되게 배치될 수 있다.
2차원 반도체(400)는 제1 두께로 형성된 제1 레이어 및 제2 두께로 형성된 제2 레이어를 포함한다. 예를 들어, 제1 두께는 제2 두께와 동일한 두께 및 상이한 두께 중에서 어느 하나일 수 있다. 도 7의 2차원 반도체(400)는 제1 두께(L1)로 형성된 제1 레이어(410) 및 제2 두께(L2)로 형성된 제2 레이어(430)를 포함할 수 있다. 이때, 제2 두께(L2)는 제1 두께(L1)보다 클 수 있다. 예를 들어, 제1 레이어(410) 및 제2 레이어(430)는 반도체 성장(growth), 열 식각법, 화학적 식각법, 레이저 식각법 중에서 적어도 하나를 통해 서로 다른 두께로 형성될 수 있다.
제1 레이어는 제1 전극(210)과 제1 접합을 형성하고, 제2 레이어는 그래핀층(130)과 제2 접합을 형성할 수 있다. 예를 들어, 제1 접합은 쇼트키 접합 및 오믹 접합 중에서 어느 하나이고, 제2 접합은 쇼트키 접합 및 오믹 접합 중에서 어느 하나일 수 있다. 도 7의 제1 레이어(410)와 제1 전극(210) 즉, 드레인 전극과 사이에 형성되는 제1 접합은 오믹 접합일 수 있다. 제2 레이어(430)와 그래핀층(130) 사이에 형성되는 제2 접합은 쇼트키 접합일 수 있다.
2차원 반도체(400)는 레이어의 두께에 따라 2차원 반도체(400)의 에너지 밴드 간격이 달라지는 특성(또는 성질)을 갖을 수 있다. 예를 들어, 2차원 반도체(100)는 금속과의 접합으로 오믹 접합부터 다양한 장벽의 크기를 가지는 쇼트키 접합을 형성할 수 있다. 이때, 쇼트키 장벽의 크기는 2차원 반도체(400)의 두께에 따라 조절될 수 있다.
2차원 반도체(400)는 제1 전극(210)의 전압에 의해 전류가 흐르거나 흐르지 않을 수 있다.
순방향 전압(forward bias, 예를 들어 V D>0)이 입력되는 경우, 2차원 반도체(400)는 전자의 움직임을 방해는 장벽이 없을 수 있다(즉, 저항이 작아질 수 있다). 이때, 전류는 잘 흐를 수 있다.
역방향 전압(reverse bias, 예를 들어 V D<0)이 입력되는 경우, 2차원 반도체(400)는 전자의 움직임을 방해하는 장벽이 있을 수 있다. 이때, 전류는 잘 흐를 수 없다.
즉, 2차원 반도체(400)는 제1 레이어(110) 및 제2 레이어(130)의 두께를 달리하여 형성함으로써, 접합을 위한 추가 공정에 사용되는 비용을 절감할 수 있다.
또한, 2차원 반도체(400)는 2차원 반도체(100)의 두께를 조절하여 최초 생성되는 쇼트키 장벽의 크기를 결정함으로써, 다양한 위치에서 사용되는 소자 성능이 구현될 수 있다. 2차원 반도체(400)는 두께라는 추가적인 자유도를 반도체 소자 제작에 제공함으로써, 다양한 구조의 반도체 소자에 포함되어 제작될 수 있다.
도 8은 배리스터 소자 기반의 광 검출기의 또 다른 예를 나타낸다.
도 8을 참조하면, 도 8의 광 검출기(10)는 도 4의 광 검출기(10)의 형태와 유사하지 않다. 도 8의 광 검출기(10)는 기판(110), 그래핀층(130), 복수의 전극들(200) 및 게이트 절연층(300)을 포함한다. 또한, 도 8의 광 검출기(10)는 절연층(500)을 더 포함한다.
기판(110)은 도 4와 유사하므로 상세한 설명은 생략한다. 다만, 기판(110)은 절연층(500)을 미접촉하여 적층할 수 있다.
그래핀층(130)은 기판(110) 및 제2 전극(230) 사이에 형성되고, 제1 전극(210)을 향하여 연장될 수 있다. 예를 들어, 그래핀층(130)은 제2 전극(230), 게이트 절연층(300) 및 절연층(500)에 직접적으로 접촉되어 제2 전극(230) 및 게이트 절연(300) 사이에 형성될 수 있다. 이때, 게이트 절연(300)은 기판(110) 위에 직접적으로 접촉되어 적층될 수 있다. 그래핀층(130)은 기판(110), 제1 전극(210) 및 게이트 전극(250)과 이격되어 미접촉되게 배치될 수 있다.
제1 전극(210) 및 제2 전극(230)은 기판(110) 위에 적층되고, 게이트 전극(250)과 이격되어 배치될 수 있다.
예를 들어, 제1 전극(210)은 절연층(500) 위에 직접적으로 접촉되어 적층될 수 있다. 이때, 절연층(500)는 게이트 절연층(300) 위에 직접적으로 접촉되어 적층될 수 있다. 제1 전극(210)은 기판(110), 그래핀층(130), 제2 전극(230), 게이트 전극(250) 및 게이트 절연층(300)과 이격되어 미접촉되게 배치될 수 있다.
제2 전극(230)은 도 4와 유사하므로 상세한 설명은 생략한다. 다만, 제2 전극(230)은 절연층(500)과 이격되어 미접촉되게 배치될 수 있다.
게이트 전극(250)은 기판(110) 위에 적층될 수 있다. 예를 들어, 게이트 전극(250)은 기판(110) 및 게이트 절연층(300)에 직접적으로 접촉되어 기판(110) 및 게이트 절연층(300) 사이에 형성될 수 있다. 게이트 전극(250)은 그래핀층(130), 복수의 전극들(200) 및 절연층(500)과 이격되어 미접촉되게 배치될 수 있다.
제1 전극(210), 제2 전극(230) 및 게이트 전극(250)은 동일한 금속(또는 금속층)으로 형성되거나 서로 상이한 금속으로 형성되거나 폴리실리콘으로 형성될 수 있다. 예를 들어, 제1 전극(210)은 제2 전극(230) 및 게이트 전극(250)과 동일한 금속(또는 금속층)으로 형성되거나 서로 상이한 금속으로 형성되거나 폴리실리콘으로 형성되는 드레인 전극일 수 있다. 제2 전극(230)은 제1 전극(210) 및 게이트 전극(250)과 동일한 금속(또는 금속층)으로 형성되거나 서로 상이한 금속으로 형성되거나 폴리실리콘으로 형성되는 소스 전극일 수 있다. 게이트 전극(250)은 제1 전극(210) 및 제2 전극(230)과 동일한 금속(또는 금속층)으로 형성되거나 서로 상이한 금속으로 형성되거나 폴리실리콘으로 형성되는 게이트 전극일 수 있다. 이는 도 8의 광 검출기(10)에 포함된 제1 전극(210), 제2 전극(230) 및 게이트 전극(250)에 해당하지만, 이에 한정되는 것은 아니다. 예를 들어, 상술한 내용은 도 4, 도 5 및 도 6의 광 검출기(10)에 포함된 제1 전극(210), 제2 전극(230) 및 게이트 전극(250)에서도 동일하게 적용될 수 있다.
게이트 절연층(300)은 도 4와 유사하므로 상세한 설명은 생략한다. 다만, 게이트 절연층(300)은 절연층(500)과 직접적으로 접촉되어 절연층(500) 아래에 배치될 수 있다.
또한, 게이트 절연층(300)은 실리콘 옥사이드 및 실리콘 나이트 라이드, 하프늄 옥사이드, 알루미늄 옥사이드, 타이타니움 옥사이드 중에서 어느 하나일 수 있다. 게이트 절연층(300)은 게이트 전극(250)이 그래핀층(130)에 접촉되지 않게 절연할 수 있다. 이는 도 8의 광 검출기(10)에 포함된 게이트 절연층(300)에 해당하지만, 이에 한정되는 것은 아니다. 예를 들어, 상술한 내용은 도 4, 도 5 및 도 6의 광 검출기(10)에 포함된 게이트 절연층(300)에서도 동일하게 적용될 수 있다.
절연층(500)은 그래핀층(130) 및 제1 전극(210) 사이에 형성될 수 있다. 예를 들어, 절연층(500)은 그래핀층(130), 제1 전극(210) 및 게이트 절연층(300)에 직접적으로 접촉되어 형성될 수 있다. 절연층(500)은 기판(110), 제2 전극(230) 및 게이트 전극(250)과 이격되어 미접촉되게 배치될 수 있다.
절연층(500)은 제1 전극(210)이 그래핀층(130)에 접속되지 않게 절연할 수 있다.
도 4, 도 5, 도 6 및 도 8과 같이 구현된 광 검출기(10)는 게이트 전극(250)에 대한 게이트 전압을 변화하여 흡수되는 빛의 최소 에너지의 파장대를 조절함으로써, 흡수되는 빛의 에너지의 파장대를 특정 및 가변할 수 있다. 예를 들어, 광 검출기(10)는 게이트 전극(250)에 대한 게이트 전압을 변화하여 배리스터 소자(100)의 에너지 장벽(E b)을 조절하고, 2차원 반도체의 쇼트키 접합의 높이를 조절할 수 있다.
광 검출기(10)는 두께에 따라 에너지 밴드 간격이 달라지는 특성을 갖는 2차원 반도체를 이용함으로써 흡수되는 빛의 최소 에너지의 파장대를 더 광범위하게 조절하고, 흡수되는 빛의 에너지의 파장대를 더 광범위하게 가변하는 기술을 제공할 수 있다.
광 검출기(10)는 배리스터 소자(100)를 기반으로 빛의 에너지 및 빛의 세기를 동시에 검출 및 측정할 수 있다. 예를 들어, 광 검출기(10)는 배리스터 소자(100)의 물질 조합에 따라 다양한 파장대를 측정하는 센서에 활용될 수 있다. 광 검출기(10)는 빛의 에너지를 검출 및 측정하여 가스 성분을 검출함으로써 가스 센서에 활용될 수 있다. 광 검출기(10)는 게이트 전압을 변화하여 빛의 에너지를 검출함으로써 이미지 센서에 활용될 수 있다. 광 검출기(10)는 IR 영역을 측정하는 배리스터 소자를 이용함으로써 가시광선 영역 및 적외선 영역을 측정하는 이미지 센서에 활용될 수 있다. 이때, 광 검출기(10)는 적외선 영역에서 빛의 에너지를 동시에 측정할 수 있다.
이하에서는 도 9, 도 10, 및 도 11은 광 검출기(10)를 포함하는 이미지 센서(600)에 대해 설명하도록 한다.
도 9는 배리스터 소자 기반의 광 검출기를 포함하는 이미지 센서의 일 예를 나타내고, 도 10은 도 9에 도시된 복수의 픽셀들을 설명하기 위한 일 예를 나타내고, 도 11은 도 9에 도시된 복수의 픽셀들을 설명하기 위한 다른 예를 나타낸다.
도 9 내지 도 11을 참조하면, 이미지 센서(600)는 픽셀 어레이(610), 및 신호 처리 회로(630)을 포함한다. 픽셀 어레이(610)는 복수의 픽셀들(611-1 내지 611-n)을 포함할 수 있다. 복수의 픽셀들(611-1 내지 611-n) 각각은 광 검출기(10)를 포함할 수 있다.
복수의 픽셀들(611-1 내지 611-n)은 복수의 컬러 픽셀들(613, 615, 및 617), 및 IR(infrared ray) 픽셀(619)을 포함할 수 있다. 복수의 컬러 픽셀들(613, 615, 및 617) 각각은 레드(red; 613), 그린(green; 615), 및 블루(blue; 617) 픽셀일 수 있다.
예를 들어, 도 10에 도시된 바와 같이, 복수의 컬러 픽셀들(613, 615, 및 617), 및 IR(infrared ray) 픽셀(619)은 평면 cell 구조로 구성될 수 있다.
다른 예를 들어, 도 11에 도시된 바와 같이, 복수의 컬러 픽셀들(613, 615, 및 617), 및 IR(infrared ray) 픽셀(619)은 Tandem cell 구조로 구성될 수 있다.복수의 픽셀들(611-1 내지 611-n)은 배리스터 소자 기반의 광 검출기(10)를 포함할 수 있다. 예를 들어, 복수의 컬러 픽셀들(613, 615, 및 617) 각각은 가시광선 대역의 빛을 검출하기 위해 배리스터 소자 기반의 광 검출기(10)를 포함할 수 있다. IR 픽셀(619)은 적외선 대역의 빛을 검출하기 위해 배리스터 소자 기반의 광 검출기(10)를 포함할 수 있다. IR 픽셀(619)는 스펙트로스코픽(spectroscopic) IR 픽셀일 수 있다.
광 검출기(10)는 도 4 내지 도 8에서 설명된 광 검출기와 동일하므로 상세한 설명은 생략하도록 한다.
이미지 센서(600)는 픽셀 어레이(610), 및 신호 처리 회로(630)를 통해 이미지 센서(600)에 입사한 광에 대한 이미지를 생성할 수 있다.
예를 들어, 픽셀 어레이(610)는 광 검출기(10)를 통해 이미지 센서(600)로 입사하는 빛의 에너지에 따른 세기에 따른 전하량을 출력할 수 있다. 픽셀 어레이(610)는 복수의 컬러 픽셀들(613, 615, 및 617), 및 IR 픽셀(619)을 통해 출력된 전하량에 대응하는 가시광선, 및 적외선 대역 중에서 적어도 하나에 대한 신호를 신호 처리 회로(630)에 전송할 수 있다. 이때, 적어도 하나에 대한 신호는 아날로그 신호일 수 있다.
신호 처리 회로(630)는 전송된 신호를 통해 가시광선, 및 적외선 대역 중에서 적어도 하나에 대응하는 이미지 신호를 생성, 및 전송할 수 있다. 이때, 이미지 신호는 디지털 신호일 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (24)

  1. 기판;
    상기 기판 위에 적층되는 게이트 전극;
    상기 기판 위에 적층되고, 상기 게이트 전극과 이격되어 배치되는 제1 전극 및 제2 전극;
    상기 기판 및 상기 제2 전극 사이에 형성되고, 상기 제1 전극을 향하여 연장되는 그래핀층; 및
    상기 게이트 전극 및 상기 그래핀층 사이에 형성되는 게이트 절연층
    을 포함하는 광 검출기.
  2. 제1항에 있어서,
    상기 기판은,
    반도체 기판 및 부도체 기판 중에서 적어도 하나로 구현되는 광 검출기.
  3. 제2항에 있어서,
    상기 반도체 기판은,
    실리콘, 게르마늄, 실리콘-게르마늄, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, 반도체 CNT(semiconducting CNT), MoS 2, IZO 및 GIZO 중에서 어느 하나인 광 검출기.
  4. 제2항에 있어서,
    상기 부도체 기판은,
    SiO 2 및 Si 중에서 적어도 하나를 포함하는 광 검출기.
  5. 제1항에 있어서,
    상기 제1 전극 및 상기 그래핀층과 접촉하도록 형성되는 2차원 반도체
    를 더 포함하는 광 검출기.
  6. 제5항에 있어서,
    상기 2차원 반도체는,
    제1 두께로 형성된 제1 레이어; 및
    제2 두께로 형성된 제2 레이어
    를 포함하고,
    상기 제1 레이어는 상기 제1 전극과 제1 접합을 형성하고, 상기 제2 레이어는 상기 그래핀층과 제2 접합을 형성하는 광 검출기.
  7. 제6항에 있어서,
    상기 제1 두께는,
    상기 제2 두께와 동일한 두께 및 상이한 두께 중에서 어느 하나인 광 검출기.
  8. 제6항에 있어서,
    상기 제1 접합은,
    쇼트키 접합 및 오믹 접합 중에서 어느 하나이고,
    상기 제2 접합은,
    상기 쇼트키 접합 및 상기 오믹 접합 중에서 어느 하나인 광 검출기.
  9. 제5항에 있어서
    상기 2차원 반도체는,
    이황화 텅스텐, 전이금속 칼코게나이드 화합물(Transition Metal Dichalcogenides(TMDs) 및 흑린(black phosphorus) 중에서 적어도 하나인 광 검출기.
  10. 제9항에 있어서,
    상기 전이금속 칼코게나이드 화합물은,
    WSe 2, WTe 2, MoS 2, MoSe 2, 및 MoTe 2 중에서 적어도 하나를 포함하는 광 검출기.
  11. 제1항에 있어서,
    상기 그래핀층 및 상기 제1 전극 사이에 형성되는 절연층
    을 더 포함하는 광 검출기.
  12. 제1항에 있어서,
    상기 게이트 전극은,
    상기 기판에 직접적으로 접촉되고, 상기 기판 및 상기 게이트 절연층 사이에 형성되는 광 검출기.
  13. 복수의 컬러 픽셀들 및 IR(infrared ray) 대역의 빛을 검출하기 위해 배리스터 소자 기반의 광 검출기를 포함하는 IR 픽셀을 포함하는 픽셀 어레이
    를 포함하고,
    상기 광 검출기는,
    기판;
    상기 기판 위에 적층되는 게이트 전극;
    상기 기판 위에 적층되고, 상기 게이트 전극과 이격되어 배치되는 제1 전극 및 제2 전극;
    상기 기판 및 상기 제2 전극 사이에 형성되고, 상기 제1 전극을 향하여 연장되는 그래핀층; 및
    상기 게이트 전극 및 상기 그래핀층 사이에 형성되는 게이트 절연층
    을 포함하는 이미지 센서.
  14. 제13항에 있어서,
    상기 기판은,
    반도체 기판 및 부도체 기판 중에서 적어도 하나로 구현되는 이미지 센서.
  15. 제14항에 있어서,
    상기 반도체 기판은,
    실리콘, 게르마늄, 실리콘-게르마늄, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, 반도체 CNT(semiconducting CNT), MoS 2, IZO 및 GIZO 중에서 어느 하나인 이미지 센서.
  16. 제14항에 있어서,
    상기 부도체 기판은,
    SiO 2 및 Si 중에서 적어도 하나를 포함하는 이미지 센서.
  17. 제13항에 있어서,
    상기 제1 전극 및 상기 그래핀층과 접촉하도록 형성되는 2차원 반도체
    를 더 포함하는 이미지 센서.
  18. 제17항에 있어서,
    상기 2차원 반도체는,
    제1 두께로 형성된 제1 레이어; 및
    제2 두께로 형성된 제2 레이어
    를 포함하고,
    상기 제1 레이어는 상기 제1 전극과 제1 접합을 형성하고, 상기 제2 레이어는 상기 그래핀층과 제2 접합을 형성하는 이미지 센서.
  19. 제18항에 있어서,
    상기 제1 두께는,
    상기 제2 두께와 동일한 두께 및 상이한 두께 중에서 어느 하나인 이미지 센서.
  20. 제18항에 있어서,
    상기 제1 접합은,
    쇼트키 접합 및 오믹 접합 중에서 어느 하나이고,
    상기 제2 접합은,
    상기 쇼트키 접합 및 상기 오믹 접합 중에서 어느 하나인 이미지 센서.
  21. 제17항에 있어서
    상기 2차원 반도체는,
    이황화 텅스텐, 전이금속 칼코게나이드 화합물(Transition Metal Dichalcogenides(TMDs) 및 흑린(black phosphorus) 중에서 적어도 하나인 이미지 센서.
  22. 제21항에 있어서,
    상기 전이금속 칼코게나이드 화합물은,
    WSe 2, WTe 2, MoS 2, MoSe 2, 및 MoTe 2 중에서 적어도 하나를 포함하는 이미지 센서.
  23. 제13항에 있어서,
    상기 그래핀층 및 상기 제1 전극 사이에 형성되는 절연층
    을 더 포함하는 이미지 센서.
  24. 제13항에 있어서,
    상기 게이트 전극은,
    상기 기판에 직접적으로 접촉되고, 상기 기판 및 상기 게이트 절연층 사이에 형성되는 이미지 센서.
PCT/KR2018/012029 2017-10-13 2018-10-12 배리스터 기반의 광 검출기 및 이를 포함하는 이미지 센서 WO2019074320A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/755,827 US20200343392A1 (en) 2017-10-13 2018-10-12 Varistor-based photodetector and image sensor comprising same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170133362A KR101984398B1 (ko) 2017-10-13 2017-10-13 배리스터 기반의 광 검출기 및 이를 포함하는 이미지 센서
KR10-2017-0133362 2017-10-13

Publications (1)

Publication Number Publication Date
WO2019074320A1 true WO2019074320A1 (ko) 2019-04-18

Family

ID=66100951

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/012029 WO2019074320A1 (ko) 2017-10-13 2018-10-12 배리스터 기반의 광 검출기 및 이를 포함하는 이미지 센서

Country Status (3)

Country Link
US (1) US20200343392A1 (ko)
KR (1) KR101984398B1 (ko)
WO (1) WO2019074320A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113193071A (zh) * 2021-04-28 2021-07-30 北京科技大学 一种栅压可调的氧化锌紫外光电探测器及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102320396B1 (ko) * 2019-10-18 2021-11-02 건국대학교 산학협력단 그래핀과 탄소 나노 튜브 접합에 기반하는 트랜지스터 및 이를 제조하는 방법
KR102346834B1 (ko) * 2019-11-20 2022-01-04 한양대학교 산학협력단 전이금속 디칼코겐 화합물 기반 광검출기 및 이의 제조 방법
GB2606716B (en) * 2021-05-14 2024-02-28 Paragraf Ltd A method of manufacturing a light emitting device and a light emitting device
CN114582985B (zh) * 2022-01-20 2023-11-14 浙江大学 硅基石墨烯光电二极管阵列及其cmos集成方法
CN115458543B (zh) * 2022-09-15 2023-07-25 中国人民解放军军事科学院国防科技创新研究院 视觉传感器、光电子器件、图像识别方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120092431A (ko) * 2011-02-11 2012-08-21 서울대학교산학협력단 그래핀-나노와이어 하이브리드 구조체에 기반한 광센서 및 이의 제조방법
KR20130048629A (ko) * 2011-11-02 2013-05-10 삼성전자주식회사 도파로 일체형 그래핀 광검출기
KR20130077407A (ko) * 2011-12-29 2013-07-09 삼성전자주식회사 광 검출기와 그 제조 및 동작 방법
KR20160010217A (ko) * 2014-07-18 2016-01-27 삼성전자주식회사 그래핀 소자와 그 제조 및 동작방법과 그래핀 소자를 포함하는 전자장치
KR20170102616A (ko) * 2016-03-02 2017-09-12 광주과학기술원 이득조절이 가능한 그래핀-반도체 쇼트키 접합 광전소자

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053782B2 (en) 2009-08-24 2011-11-08 International Business Machines Corporation Single and few-layer graphene based photodetecting devices
ES2369953B1 (es) * 2011-08-02 2012-10-09 Fundació Institut De Ciències Fotòniques Plataforma optoelectrónica con conductor a base de carbono y puntos cuánticos y fototransistor que comprende una plataforma de este tipo
KR101532311B1 (ko) * 2012-04-27 2015-06-29 삼성전자주식회사 그래핀을 이용한 광검출기와 그 제조방법
KR101381167B1 (ko) * 2012-05-31 2014-04-10 경희대학교 산학협력단 광 반도체 소자, 이를 이용한 알지비 센서, 터치센서, 및 이미지 센서
KR102100415B1 (ko) * 2013-07-15 2020-04-14 삼성전자주식회사 터널링 소자 및 그 제조방법
KR101546500B1 (ko) 2014-09-25 2015-08-24 성균관대학교산학협력단 광 검출 소자 및 제조 방법
KR102335772B1 (ko) * 2015-04-07 2021-12-06 삼성전자주식회사 측면 게이트와 2차원 물질 채널을 포함하는 전자소자와 그 제조방법
KR102395776B1 (ko) 2015-05-18 2022-05-09 삼성전자주식회사 이차원 물질을 포함하는 반도체소자 및 그 제조방법
EP3107127B1 (en) * 2015-06-15 2022-03-30 Nokia Technologies Oy Device for sensing radiation
JP6113372B1 (ja) 2016-02-24 2017-04-12 三菱電機株式会社 電磁波検出器
KR101792953B1 (ko) * 2016-07-01 2017-11-20 건국대학교 산학협력단 2차원 반도체, 이의 제조 방법, 및 이를 포함하는 반도체 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120092431A (ko) * 2011-02-11 2012-08-21 서울대학교산학협력단 그래핀-나노와이어 하이브리드 구조체에 기반한 광센서 및 이의 제조방법
KR20130048629A (ko) * 2011-11-02 2013-05-10 삼성전자주식회사 도파로 일체형 그래핀 광검출기
KR20130077407A (ko) * 2011-12-29 2013-07-09 삼성전자주식회사 광 검출기와 그 제조 및 동작 방법
KR20160010217A (ko) * 2014-07-18 2016-01-27 삼성전자주식회사 그래핀 소자와 그 제조 및 동작방법과 그래핀 소자를 포함하는 전자장치
KR20170102616A (ko) * 2016-03-02 2017-09-12 광주과학기술원 이득조절이 가능한 그래핀-반도체 쇼트키 접합 광전소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113193071A (zh) * 2021-04-28 2021-07-30 北京科技大学 一种栅压可调的氧化锌紫外光电探测器及其制备方法

Also Published As

Publication number Publication date
KR101984398B1 (ko) 2019-05-30
KR20190041742A (ko) 2019-04-23
US20200343392A1 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
WO2019074320A1 (ko) 배리스터 기반의 광 검출기 및 이를 포함하는 이미지 센서
WO2011019163A2 (ko) 전자장치
US10622395B2 (en) Image sensing device
WO2016006863A1 (ko) 이미지 센서의 단위 화소 및 그 수광 소자
US20230019977A1 (en) Gate-Controlled Charge Modulated Device for CMOS Image Sensors
WO2019041543A1 (zh) 薄膜晶体管结构及amoled驱动电路
WO2014112705A1 (en) Image sensor for x-ray and method of manufacturing the same
WO2020032573A1 (en) Flip-chip light emitting diode, manufacturing method of flip-chip light emitting diode and display device including flip-chip light emitting diode
WO2019056517A1 (zh) 薄膜晶体管结构及其制作方法
WO2018084421A1 (ko) 듀얼 게이트 구조를 구비하는 산화물 반도체 트랜지스터 및 그 제조방법
WO2021137432A1 (ko) 트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터의 제조 방법
WO2018004046A1 (ko) 2차원 반도체, 이의 제조 방법, 및 이를 포함하는 반도체 소자
WO2017061669A1 (ko) 듀얼 게이트 박막 트랜지스터 및 그의 제조 방법
WO2022114394A1 (ko) 2d-3d 이종접합 구조를 갖는 광 센서 및 이의 제조 방법
WO2021054617A1 (ko) 박막 트랜지스터 및 그 제조 방법
WO2010151012A2 (ko) 열전변환장치 및 그 제조 방법
WO2021261783A1 (ko) 박막 트랜지스터 및 그 제조 방법
KR101918862B1 (ko) 배리스터 기반의 신호 증폭이 가능한 광 검출기 및 이를 포함하는 이미지 센서
WO2016043485A1 (ko) 박막 트랜지스터 및 그 제조 방법
WO2016013766A1 (ko) Ｐ형 산화물 반도체와 유기물 광 센서가 적용된 이미지 센서
WO2014133295A1 (ko) 수평형 플로팅 게이트를 갖는 3차원 핀펫형 가스 감지소자
WO2019041468A1 (zh) 一种肖特基极结构、肖特基二极管及制造方法
KR102056522B1 (ko) 빛의 에너지에 따른 세기 추출 방법 및 이를 수행하는 장치들
WO2020111752A2 (ko) 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자 및 그 제조 방법
WO2024111995A1 (ko) 이미지 센싱 장치, 이를 포함하는 전자 장치 및 이미지 센싱 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18866601

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18866601

Country of ref document: EP

Kind code of ref document: A1