WO2018105233A1 - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
WO2018105233A1
WO2018105233A1 PCT/JP2017/037020 JP2017037020W WO2018105233A1 WO 2018105233 A1 WO2018105233 A1 WO 2018105233A1 JP 2017037020 W JP2017037020 W JP 2017037020W WO 2018105233 A1 WO2018105233 A1 WO 2018105233A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
electrode
component element
resin structure
side surfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/037020
Other languages
English (en)
French (fr)
Inventor
博史 杣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018554844A priority Critical patent/JP6540912B2/ja
Priority to CN201780075385.XA priority patent/CN110050338B/zh
Publication of WO2018105233A1 publication Critical patent/WO2018105233A1/ja
Priority to US16/412,822 priority patent/US11004759B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/743—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to an electronic component in which an electronic component element is built in a resin structure and a method for manufacturing the same.
  • a component built-in type electronic component in which an electronic component element is embedded in a resin structure is known.
  • a semiconductor chip is mounted on a base material.
  • a resin material is applied so as to embed the semiconductor chip.
  • This resin material is cured to form a resin structure.
  • the base material is isolated.
  • an electronic component in which a semiconductor chip is built in the resin structure is obtained.
  • the portion that has been in contact with the base material of the semiconductor chip is exposed.
  • thermosetting resin is filled in the mold and pressed. And after hardening a thermosetting resin by heating and peeling a support plate, the resin structure containing an electronic component element and hardened resin is obtained.
  • the thermosetting resin is filled in the mold, the pressure when the thermosetting resin is pressed in the mold, or the curing shrinkage when the thermosetting resin is heat-cured, the resin structure A position shift of the built-in electronic component element may occur.
  • An object of the present invention is to provide an electronic component manufacturing method and an electronic component in which the positional accuracy of the electronic component element is enhanced, in which the positional displacement of the electronic component element incorporated in the resin structure is unlikely to occur.
  • An electronic component according to the present invention includes a resin structure having a first surface and a second surface that face each other, a second main surface that is built in the resin structure and faces one main surface, An electronic component element that has a plurality of side surfaces connecting the one main surface and the other main surface, and is exposed on the first surface of the resin structure; and the first surface of the resin structure; A through electrode penetrating the resin structure so as to connect the second surface, the through electrode being in contact with at least one of the side surfaces of the electronic component element Yes.
  • a plurality of the through electrodes are provided, and the plurality of through electrodes are in contact with any one of the plurality of side surfaces of the electronic component element. ing. In this case, the positional accuracy of the electronic component element can be further enhanced.
  • At least one through electrode and the remaining at least one through electrode out of the plurality of through electrodes are in contact with different side surfaces of the electronic component element. ing. In this case, the positional accuracy of the electronic component element can be further enhanced.
  • the plurality of side surfaces have a pair of opposing side surfaces, and the at least one through electrode is the pair of side electrodes.
  • One of the side surfaces is in contact with the side surface, and the remaining at least one through electrode is in contact with the other side surface of the pair of side surfaces. In this case, the position accuracy of the electronic component element can be further effectively improved.
  • a wiring that is provided on the first surface or the second surface of the resin structure and is electrically connected to the through electrode. Is provided.
  • the electronic component further includes a diffusion prevention film provided on at least the plurality of side surfaces of the electronic component element, and the through electrode is in contact with the diffusion prevention film. .
  • diffusion of the material of the through electrode into the electronic component element can be effectively suppressed.
  • the electronic component element is a Si semiconductor chip, and the diffusion prevention film on any one of a plurality of side surfaces of the Si semiconductor chip is formed on the diffusion prevention film.
  • the through electrode is in contact. In this case, diffusion of the material of the through electrode into the Si semiconductor chip can be effectively suppressed.
  • another electronic component element mounted on the first surface or the second surface of the resin structure is further provided.
  • another electronic component is mounted on the first surface or the second surface of the resin structure.
  • the electronic component of this invention may be laminated
  • the method of manufacturing an electronic component according to the present invention includes a step of temporarily fixing an electronic component element on a metal sheet by using an adhesive, and being in contact with any one of a plurality of side surfaces of the electronic component element.
  • Forming a resist pattern in which the metal sheet is exposed in the opening forming a metal film by plating in the opening in the resist pattern, and A step of forming a through electrode in contact with the side surface, a step of peeling off the resist pattern, and a step of applying a resin material on the metal sheet so as to seal the electronic component element and the through electrode.
  • a step of pressing after applying the resin material is further provided.
  • the resin structure is thinned, and the through electrode is opposed to the first surface of the resin structure facing each other. Exposed on the second surface.
  • wiring is provided on the first surface or the second surface of the resin structure so as to be electrically connected to the through electrode.
  • the providing step is further provided.
  • the positional deviation of the electronic component element built in the resin structure hardly occurs, the positional accuracy of the electronic component element can be effectively increased.
  • FIGS. 1A and 1B are front sectional views for explaining a method of manufacturing an electronic component according to the first embodiment of the present invention.
  • FIG. 1C is an enlarged view of an electronic component element. It is front sectional drawing shown.
  • FIG. 2A and FIG. 2B are front sectional views for explaining a method for manufacturing an electronic component according to the first embodiment of the present invention.
  • FIG. 3A and FIG. 3B are front sectional views for explaining a method for manufacturing an electronic component according to the first embodiment of the present invention.
  • FIG. 4A and FIG. 4B are front sectional views for explaining a method for manufacturing an electronic component according to the first embodiment of the present invention.
  • FIG. 5 is a front cross-sectional view for explaining the method of manufacturing the electronic component according to the first embodiment.
  • FIG. 6 is a front cross-sectional view for explaining the electronic component obtained in the first embodiment of the present invention.
  • FIG. 7A and FIG. 7B are front sectional views for explaining a method for manufacturing an electronic component according to the second embodiment of the present invention.
  • FIG. 8A and FIG. 8B are front sectional views for explaining a method for manufacturing an electronic component according to the second embodiment of the present invention.
  • FIG. 9A and FIG. 9B are front sectional views for explaining a method for manufacturing an electronic component according to the second embodiment of the present invention.
  • FIG. 10 is a partially cutaway enlarged front sectional view for explaining an electronic component according to a modification of the present invention.
  • FIG. 11 is a schematic plan sectional view for explaining an electronic component according to another modification of the present invention.
  • FIG. 10 is a partially cutaway enlarged front sectional view for explaining an electronic component according to a modification of the present invention.
  • FIG. 12 is a front cross-sectional view of an electronic component according to the third embodiment of the present invention.
  • FIG. 13 is a front sectional view of an electronic component according to the fourth embodiment of the present invention.
  • FIG. 14 is a front sectional view of an electronic component according to the fifth embodiment of the present invention.
  • the adhesive 2 is bonded on the support plate 1 made of ceramics or metal.
  • the adhesive 2 is a double-sided adhesive.
  • a metal sheet 3 is affixed on the adhesive 2.
  • the metal sheet 3 is made of a metal foil or a metal film.
  • the metal sheet 3 is harder than the organic material.
  • an appropriate metal or alloy such as Cu or Al can be used.
  • FIG. 1C is a front sectional view showing the electronic component element 6 in an enlarged manner.
  • a functional electrode portion including an IDT electrode 6d is provided on one surface of a piezoelectric body 6a as an electronic component element main body. Terminals 7a and 7b are provided on the functional electrode portion.
  • the resin layer 6 b is provided so as to have the hollow portion A. The terminals 7a and 7b penetrate through the resin layer 6b.
  • the surface of the electronic component element 6 opposite to the side on which the IDT electrode 6d of the piezoelectric body 6a is provided is the one main surface 6g of the electronic component element 6 and the outer surface of the resin layer 6b is the electronic component element 6.
  • the electronic component element 6 has a rectangular planar shape.
  • a plurality of side surfaces 6e, 6f, 6h, 6i are provided so as to connect one main surface 6g and the other main surface 6j. In FIG. 1C, only the side surfaces 6e and 6f are shown.
  • the structure of the surface acoustic wave element as the electronic component element 6 is not limited to that shown in FIG.
  • the electronic component element 6 is not limited to an acoustic wave element, and may be a capacitor, an inductor, or the like, or may be a semiconductor element as in a modified example described later.
  • a resist pattern 8 is provided by applying, exposing and developing a photoresist.
  • openings 8a and 8b are provided.
  • the openings 8a and 8b are provided in contact with the side surfaces 6e and 6f of the electronic component element 6. Further, the openings 8 a and 8 b extend inward above the electronic component element 6. That is, the corners formed by the side surfaces 6e and 6f of the electronic component element 6 and the one main surface 6g and a part of the one main surface 6g are exposed in the openings 8a and 8b.
  • the through electrodes 9 and 10 shown in FIG. 2B are provided integrally with the metal sheet 3.
  • the through electrodes 9 and 10 are provided by depositing metal in the openings 8a and 8b. Accordingly, the through electrodes 9 and 10 are in contact with the side surfaces 6 e and 6 f of the electronic component element 6. Further, through electrodes 9 and 10 are provided so as to reach part of one main surface 6g.
  • the through electrodes 9 and 10 can be formed of an appropriate metal or alloy such as Cu or Ni.
  • the resist pattern 8 is removed with a solvent.
  • the electronic component element 6 is sandwiched between the through electrodes 9 and 10 and the metal sheet 3.
  • the structure shown in FIG. 3A is placed in the mold, and a resin material for the resin structure is applied.
  • a resin material a thermosetting resin is preferably used.
  • the resin material in a fluid state is filled in a mold, pressed, and cured by heating. In this way, the resin structure 11 shown in FIG. 3B is provided.
  • the through electrode 9 is in contact with one side surface 6e of the side surfaces 6e and 6f facing each other, and the through electrode 10 is in contact with the other side surface 6f. Therefore, since the electronic component element 6 is sandwiched between the through electrode 9 and the through electrode 10, it is possible to further effectively suppress the displacement of the electronic component element 6.
  • the through electrode may not reach the one main surface 6g of the electronic component element 6. Further, although it is preferable to provide a plurality of through electrodes, only one through electrode may be provided so as to contact the side surface of the electronic component element 6.
  • the through electrodes 9 and 10 are provided so as to be in contact with the opposing side surfaces 6e and 6f, respectively.
  • the through electrodes are in contact with a plurality of different side surfaces other than the opposing side surfaces. May be provided.
  • the through electrode 9 in contact with the side surface 6e of the electronic component element 6 and the through electrode 10A in contact with the side surfaces 6h and 6i connecting the side surfaces 6e and 6f, 10B may be provided.
  • the through electrodes 10A and 10B have a rectangular cross section, but a through electrode having a circular cross section may be used.
  • the support plate 1 is peeled off. As shown in FIG. 4A, a structure in which the metal sheet 3 and the adhesive 2 remain on one side of the resin structure 11 is obtained.
  • the metal sheet 3 and the adhesive 2 are removed by etching or the like.
  • FIG. 4A the structure in which the metal sheet 3 and the adhesive 2 remain on one side of the resin structure 11 is obtained.
  • the support plate 1 is peeled off, the resin plate 11 is bonded to the support plate 1.
  • the material 2 may be peeled off at the same time. In this case, the adhesive 2 is not included in the structure of FIG.
  • the lower surface and the upper surface of the resin structure 11 are polished.
  • the electronic component element 6 is exposed on the first surface 11 a of the resin structure 11.
  • the terminals 7a and 7b are also exposed on the first surface 11a side.
  • the through electrodes 9 and 10 are in a state of penetrating the resin structure 11 so as to connect the first surface 11a of the resin structure 11 and the second surface 11b.
  • the resin structure 11 is inverted.
  • wirings 12 and 13 are provided on the first surface 11a.
  • the wirings 12 and 13 extend from the first surface 11 a of the resin structure 11 to the outer surface of the resin layer 6 b of the electronic component element 6.
  • the wiring 12 is electrically connected to the terminal 7a.
  • the wiring 12 is electrically connected to the through electrode 9.
  • the wiring 13 is connected to the terminal 7b.
  • the wiring 13 is electrically connected to the through electrode 10.
  • the other electronic component element 15 includes an electronic component element main body 15a, electrode lands 15b and 15c provided on the lower surface of the electronic component element main body 15a, and metal bumps 15d and 15e.
  • the metal bumps 15 d and 15 e are joined to the wirings 12 and 13.
  • the structure of the electronic component element 15 is not particularly limited, and can be used not only for a surface acoustic wave element but also for an acoustic wave element using an elastic wave such as a boundary acoustic wave. Moreover, a capacitor
  • the electronic component 16 of the first embodiment shown in FIG. 6 can be obtained.
  • the positional accuracy of the electronic component element 6 in the resin structure 11 is effectively enhanced.
  • the structure shown in FIG. 1B of the first embodiment is obtained.
  • the second embodiment is the same as the manufacturing method of the first embodiment.
  • a resist pattern 21 shown in FIG. 7A is provided on the metal sheet 3 in the structure shown in FIG.
  • the resist pattern 21 is obtained by applying a photoresist, exposing and developing.
  • openings 21 a and 21 b are provided in portions where through electrodes are provided later.
  • no resist remains on the upper surface of the electronic component element 6.
  • the openings 21a and 21b are circular openings when viewed in a plan view.
  • the resist material is in contact with the four side surfaces of the electronic component element 6 except for portions where the openings 21a and 21b are provided.
  • metal is deposited in the openings 21a and 21b by electroplating. That is, the metal is deposited in the openings 21a and 21b by electroplating using the metal sheet 3.
  • the through electrodes 22 and 23 are provided as shown in FIG.
  • the upper ends of the openings 21a and 21b do not reach the upper ends of the side surfaces 6e and 6f. Therefore, the through electrodes 22 and 23 are not in contact with the entire length direction regions of the side surfaces 6e and 6f. That is, the through electrodes 22 and 23 are in contact with the electronic component element 6 in a region from the intermediate height position of the side surfaces 6e and 6f to the lower end of the side surfaces 6e and 6f.
  • the through electrode does not have to be in contact with the entire region in the height direction of the side surface of the electronic component element.
  • the through electrodes 22 and 23 are in contact with the side surfaces 6e and 6f of the electronic component element 6, respectively.
  • the metal sheet 3 is in contact with the lower surface of the electronic component element 6 via the temporary fixing adhesive 5.
  • the resist pattern 21 is removed using a solvent.
  • the structure shown in FIG. 8A is obtained.
  • this structure is placed in a mold and filled with a resin material made of a thermosetting resin. Then, it is pressed and cured by heating. In this way, the resin structure 24 shown in FIG. 8B is obtained.
  • the resin structure 24 is polished to expose the through electrodes 22 and 23 and reduce the thickness of the piezoelectric body 6a as the electronic component element body. In this way, as shown in FIG. 9A, the thickness of the resin structure 24 is reduced, and the thickness of the piezoelectric body 6a is also reduced.
  • the support plate 1, the adhesive 2, the metal sheet 3, and the temporary fixing adhesive 5 are removed.
  • the electronic component 25 shown in FIG. 9B can be obtained.
  • the positional accuracy of the electronic component element 6 in the resin structure 24 is effectively enhanced.
  • FIG. 10 is a partially cutaway enlarged front sectional view for explaining a modification of the electronic component according to the present invention.
  • an electronic component element 32 having a Si semiconductor chip 32a is embedded in the resin structure 11.
  • functional electrodes such as a gate electrode 33 constituting an FET are provided on the Si semiconductor chip 32a.
  • the gate electrode 33 is connected to the through electrode 35 by a wiring 34.
  • the through electrode 35 penetrates the resin structure 11 so as to connect the first surface 11 a and the second surface 11 b of the resin structure 11.
  • the electronic component 31 has a diffusion preventing film 32b.
  • the diffusion preventing film 32b is provided so as to extend from the side surface of the electronic component element 32 to the upper surface and the lower surface.
  • the diffusion prevention film 32b is provided so as to be located between the through electrode 35 and the Si semiconductor chip 32a.
  • the diffusion prevention film 32b is provided to prevent diffusion of the metal constituting the through electrode 35 toward the Si semiconductor chip 32a. Therefore, the diffusion preventing film 32 b is made of a material having a diffusion coefficient for Si smaller than that of the metal constituting the through electrode 35. With such a material, the diffusion preventing film 32b may be an insulating material or a conductive material.
  • the electronic component element 32 may have a diffusion prevention film 32b on the side surface.
  • the through electrode 35 comes into contact with the side surface of the Si semiconductor chip 32a not directly but through the diffusion prevention film 32b. Even in this case, due to the presence of the through electrode 35, the displacement of the electronic component element 32 due to stress when the resin structure 11 is provided is unlikely to occur.
  • the electronic component element 32 has the Si semiconductor chip 32a, but another semiconductor chip such as a GaAs semiconductor chip may be used. Furthermore, the electronic component element 32 may be a piezoelectric element instead of a semiconductor chip.
  • FIG. 12 is a front cross-sectional view of an electronic component according to the third embodiment of the present invention.
  • terminal electrodes 42 a to 42 c are provided on the second surface 11 b of the resin structure 11.
  • Metal bumps 43a to 43c are provided on the terminal electrodes 42a to 42c, respectively.
  • the terminal electrodes 42a and 42c are connected to the through electrodes 9 and 10, respectively.
  • the terminal electrode 42b is electrically connected to the electronic component element 6 or the electronic component element 15 in a portion not shown.
  • the electronic component 41 can be easily mounted on a printed circuit board or the like using the metal bumps 43a to 43c.
  • FIG. 13 is a front sectional view of an electronic component according to the fourth embodiment of the present invention.
  • wirings 12 and 13 are provided on the first surface 11 a of the resin structure 11.
  • a wiring 52 is further provided.
  • the wiring 52 is electrically connected to the electronic component element 6 at a portion not shown.
  • the terminals 7a and 7b of the electronic component element 6 are also electrically connected to the wiring 52, the wiring 12 or the wiring 13 in a portion not shown.
  • a plurality of insulating layers 53a to 53d are stacked on the first surface 11a.
  • terminal electrodes 42a to 42c are provided on the second surface 11b. Insulating layers 54a to 54d are also laminated on the second surface 11b. Note that wirings 55a and 55b are stacked on the terminal electrodes 42a and 42c. Metal bumps 43a and 43c are joined to the wirings 55a and 55b, respectively.
  • the other components of the electronic component 51 are the same as those of the electronic component 41.
  • a plurality of insulating layers 53a to 53d and a plurality of Insulating layers 54a to 54d may be provided.
  • FIG. 14 is a front sectional view of an electronic component according to the fifth embodiment of the present invention.
  • another electronic component 62 is further laminated below the resin structure 11 in the electronic component 51.
  • the structure of the electronic component 62 is the same as that of the electronic component 51 positioned below the electronic component element 15 in the electronic component 51. Therefore, the same parts are denoted by the same reference numerals, and the description thereof is omitted.
  • the electronic component configured according to the present invention may be further laminated on at least one of the first surface 11a and the second surface 11b.
  • Metal bump 16 ... Electronic component 21 ... Resist pattern 21a, 21b ... Opening 22, 23 ... Through electrode 24 ... Resin structure 25 ... electronic component 31 ... electronic component 32 ... electronic component element 32a ... Si semiconductor chip 32b ... diffusion prevention film 33 ... gate electrode 34 ... wiring 35 ... through electrode 41, 51, 61, 62 ... Child parts 42a ⁇ 42c ... terminal electrodes 43a ⁇ 43c ... metal bumps 52,55a, 55b ... wires 53a ⁇ 53d ... insulating layers 54a ⁇ 54d ... insulating layer

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

樹脂構造体に内蔵された電子部品素子の位置ずれが生じ難い電子部品を提供する。　対向し合う第１，第２の面１１ａ，１１ｂを有する樹脂構造体１１と、樹脂構造体１１に内蔵されており、一方主面と、一方主面と対向している他方主面と、一方主面と他方主面を結ぶ複数の側面とを有し、樹脂構造体１１における第１の面１１ａで露出している電子部品素子６と、樹脂構造体１１における第１の面１１ａと第２の面１１ｂとを結ぶように樹脂構造体１１を貫通している貫通電極９，１０とを備え、貫通電極９，１０が、電子部品素子６における複数の側面のうち少なくとも１つの側面に接触している、電子部品１６。

Description

電子部品及びその製造方法
　本発明は、樹脂構造体内に電子部品素子が内蔵されている電子部品及びその製造方法に関する。
　従来、樹脂構造体中に電子部品素子が埋め込まれている、部品内蔵型の電子部品が知られている。下記の特許文献１に記載の製造方法では、ベース材上に、半導体チップを搭載する。その後、半導体チップを埋め込むように樹脂材料を付与する。この樹脂材料を硬化させ、樹脂構造体を形成する。そして、ベース材を隔離する。それによって、樹脂構造体中に半導体チップが内蔵されている電子部品が得られる。この電子部品では、半導体チップのベース材と接触していた部分が、露出している。
特開２００５－３１０９５４号公報
　特許文献１に記載のような部品内蔵型の電子部品を得るにあたっては、樹脂構造体の形成に際し、電子部品素子を支持板に配置し、該配置した支持板を金型内に配置する。そして、熱硬化性樹脂を金型内に充填し、プレスする。そして、加熱により熱硬化性樹脂を硬化させ、支持板を剥がした後に、電子部品素子と硬化した樹脂とを含む樹脂構造体を得る。ところが、熱硬化性樹脂を金型内において充填するときや、熱硬化性樹脂を金型内においてプレスするときの圧力、あるいは熱硬化性樹脂を加熱硬化するときの硬化収縮により、樹脂構造体に内蔵された電子部品素子の位置ずれが生じることがあった。
　本発明の目的は、樹脂構造体に内蔵された電子部品素子の位置ずれが生じ難い、電子部品の製造方法及び電子部品素子の位置精度が高められた電子部品を提供することにある。
　本発明に係る電子部品は、対向し合う第１の面と第２の面を有する樹脂構造体と、前記樹脂構造体に内蔵されており、一方主面と対向している他方主面と、前記一方主面と前記他方主面を結ぶ複数の側面とを有し、前記樹脂構造体における前記第１の面で露出している電子部品素子と、前記樹脂構造体における前記第１の面と前記第２の面とを結ぶように樹脂構造体を貫通している貫通電極と、を備え、前記貫通電極が、前記電子部品素子における前記複数の側面のうち少なくとも１つの前記側面に接触している。
　本発明に係る電子部品のある特定の局面では、前記貫通電極が複数設けられており、複数の前記貫通電極が、前記電子部品素子における前記複数の側面のうちのいずれかの前記側面に接触している。この場合には、電子部品素子の位置精度をより一層高めることができる。
　本発明に係る電子部品の他の特定の局面では、前記複数の貫通電極のうち、少なくとも１つの貫通電極と、残りの少なくとも１つの貫通電極とが、前記電子部品素子における異なる前記側面に接触している。この場合には、電子部品素子の位置精度をより一層高めることができる。
　本発明に係る電子部品の別の特定の局面では、前記電子部品素子において、前記複数の側面が、対向し合う一対の前記側面を有しており、前記少なくとも１つの貫通電極が、前記一対の側面のうちの一方の前記側面に接触しており、前記残りの少なくとも１つの貫通電極が、前記一対の側面のうちの他方の前記側面に接触している。この場合には、電子部品素子の位置精度をさらに効果的に高めることができる。
　本発明に係る電子部品の他の特定の局面では、前記樹脂構造体における前記第１の面または前記第２の面に設けられており、前記貫通電極に電気的に接続されている配線がさらに備えられている。
　本発明に係る電子部品のさらに他の特定の局面では、前記電子部品素子の少なくとも前記複数の側面に設けられた拡散防止膜をさらに有し、前記貫通電極が前記拡散防止膜に接触している。この場合には、貫通電極の材料の電子部品素子への拡散を効果的に抑制することができる。
　本発明に係る電子部品の別の特定の局面では、前記電子部品素子が、Ｓｉ半導体チップであり、前記Ｓｉ半導体チップにおける複数の側面のうちのいずれかの側面上の前記拡散防止膜に、前記貫通電極が接触している。この場合には、貫通電極の材料のＳｉ半導体チップへの拡散を効果的に抑制することができる。
　本発明に係る電子部品のさらに他の特定の局面では、前記樹脂構造体の前記第１の面または前記第２の面に実装された他の電子部品素子がさらに備えられている。
　本発明に係る電子部品のさらに別の特定の局面では、前記樹脂構造体の前記第１の面または第２の面に、他の電子部品が実装されている。このように、本発明においては、本発明の電子部品が複数積層されていてもよい。
　本発明に係る電子部品の製造方法は、粘着剤を用いて、金属シート上に電子部品素子を仮固定する工程と、前記電子部品素子における複数の側面のうちのいずれかの前記側面に接している部分に開口を有し、該開口に前記金属シートが露出している、レジストパターンを形成する工程と、前記レジストパターンにおける前記開口内において、めっきにより金属膜を形成し、前記電子部品素子の前記側面に接触している貫通電極を形成する工程と、前記レジストパターンを剥離する工程と、前記電子部品素子及び前記貫通電極を封止するように、樹脂材料を前記金属シート上に付与する工程と、前記樹脂材料を硬化させて、樹脂構造体を形成する工程と、前記金属シートを除去する工程と、を備える。
　本発明に係る電子部品の製造方法のある特定の局面では、前記樹脂材料を付与した後に、プレスする工程がさらに備えられている。
　本発明に係る電子部品の製造方法の別の特定の局面では、前記金属シートを除去した後に、前記樹脂構造体を薄くし、前記貫通電極を前記樹脂構造体の対向し合う第１の面と第２の面に露出させる。
　本発明に係る電子部品の製造方法のさらに他の特定の局面では、前記樹脂構造体の前記第１の面または前記第２の面に、前記貫通電極に電気的に接続されるように配線を設ける工程がさらに備えられている。
　本発明に係る電子部品及び電子部品の製造方法によれば、樹脂構造体に内蔵された電子部品素子の位置ずれが生じ難いため、該電子部品素子の位置精度を効果的に高めることができる。
図１（ａ）及び図１（ｂ）は、本発明の第１の実施形態に係る電子部品の製造方法を説明するための正面断面図であり、図１（ｃ）は電子部品素子を拡大して示す正面断面図である。 図２（ａ）及び図２（ｂ）は、本発明の第１の実施形態に係る電子部品の製造方法を説明するための正面断面図である。 図３（ａ）及び図３（ｂ）は、本発明の第１の実施形態に係る電子部品の製造方法を説明するための正面断面図である。 図４（ａ）及び図４（ｂ）は、本発明の第１の実施形態に係る電子部品の製造方法を説明するための正面断面図である。 図５は、第１の実施形態に係る電子部品の製造方法を説明するための正面断面図である。 図６は、本発明の第１の実施形態で得られた電子部品を説明するための正面断面図である。 図７（ａ）及び図７（ｂ）は、本発明の第２の実施形態に係る電子部品の製造方法を説明するための正面断面図である。 図８（ａ）及び図８（ｂ）は、本発明の第２の実施形態に係る電子部品の製造方法を説明するための正面断面図である。 図９（ａ）及び図９（ｂ）は、本発明の第２の実施形態に係る電子部品の製造方法を説明するための正面断面図である。 図１０は、本発明の変形例に係る電子部品を説明するための部分切欠き拡大正面断面図である。 図１１は、本発明の他の変形例に係る電子部品を説明するための模式的平面断面図である。 図１２は、本発明の第３の実施形態に係る電子部品の正面断面図である。 図１３は、本発明の第４の実施形態に係る電子部品の正面断面図である。 図１４は、本発明の第５の実施形態に係る電子部品の正面断面図である。
　以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
　なお、本明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。
　（第１の実施形態の電子部品の製造方法及び電子部品）
　図１（ａ）～図１（ｃ）～図６を参照して、第１の実施形態の電子部品の製造方法及び第１の実施形態に係る電子部品を説明する。
　まず、図１（ａ）に示す積層体４を用意する。積層体４では、セラミックスや金属などからなる支持板１上に、接着材２が貼り合わされている。接着材２は、両面粘着型の接着剤である。この接着材２上に、金属シート３が貼り付けられている。
　金属シート３は、金属箔や金属膜からなる。金属シート３は、有機材料に比べ硬い。金属シート３の材料としては、Ｃｕ、Ａｌなど適宜の金属もしくは合金を用いることができる。
　次に、図１（ｂ）に示すように、仮固定用粘着剤５を用いて、電子部品素子６を金属シート３上に仮固定する。電子部品素子６は、本実施形態では、弾性表面波素子である。図１（ｃ）は、上記電子部品素子６を拡大して示す正面断面図である。電子部品素子６では、電子部品素子本体としての圧電体６ａの一方の面に、ＩＤＴ電極６ｄを含む機能電極部が設けられている。この機能電極部に、端子７ａ，７ｂが設けられている。電子部品素子６では、中空部Ａを有するように樹脂層６ｂが設けられている。樹脂層６ｂを端子７ａ，７ｂが貫通している。
　なお、上記電子部品素子６の圧電体６ａのＩＤＴ電極６ｄが設けられている側と反対面が、電子部品素子６の一方主面６ｇであり、樹脂層６ｂの外側面が、電子部品素子６の他方主面６ｊである。電子部品素子６は矩形の平面形状を有する。一方主面６ｇと他方主面６ｊとを結ぶように、複数の側面６ｅ，６ｆ，６ｈ，６ｉが設けられている。なお、図１（ｃ）では、側面６ｅ，６ｆのみが図示されている。
　もっとも、電子部品素子６として弾性表面波素子の構造は、図１（ｃ）に示したものに限定されるものではない。
　また、電子部品素子６は、弾性波素子に限らず、コンデンサやインダクタなどであってもよく、後述の変形例のように、半導体素子であってもよい。
　図２（ａ）に示すように、フォトレジストの塗布、露光及び現像によりレジストパターン８を設ける。レジストパターン８では、開口８ａ，８ｂが設けられている。この開口８ａ，８ｂは、電子部品素子６の側面６ｅ，６ｆに接するように設けられている。また、開口８ａ，８ｂは、電子部品素子６よりも上方において、内側に広がっている。すなわち、開口８ａ，８ｂに電子部品素子６の側面６ｅ，６ｆと一方主面６ｇとのなす角部及び一方主面６ｇの一部が露出している。
　次に、電界めっきにより、金属シート３上に金属を堆積させる。それによって、図２（ｂ）に示す貫通電極９，１０が、金属シート３と一体に設けられている。貫通電極９，１０は上記開口８ａ，８ｂ内に金属を堆積することにより設けられる。従って、貫通電極９，１０は、電子部品素子６の側面６ｅ，６ｆに接している。また、一方主面６ｇの一部にも至るように、貫通電極９，１０が設けられている。
　上記貫通電極９，１０は、ＣｕやＮｉなどの適宜の金属もしくは合金により形成することができる。次に、レジストパターン８を溶剤により除去する。このようにして、図３（ａ）に示すように、貫通電極９，１０と、金属シート３により電子部品素子６が挟まれた状態となる。しかる後、図３（ａ）に示す構造を金型内に配置し、樹脂構造体用の樹脂材料を付与する。樹脂材料としては、好ましくは、熱硬化性樹脂が用いられる。流動状態にある樹脂材料を金型内に充填し、プレスし、加熱により硬化する。このようにして、図３（ｂ）に示す樹脂構造体１１が設けられる。
　上記金型内において、樹脂材料を充填する際、樹脂材料を充填した後プレスする際、及び樹脂材料の加熱硬化時に、電子部品素子６に応力が加わる。従って、前述したように、従来技術では、樹脂構造体内における電子部品素子の位置ずれが生じ易かった。
　これに対して、本実施形態では、電子部品素子６の側面６ｅ，６ｆが貫通電極９，１０に接しているため、上記応力による電子部品素子６の位置ずれが抑制される。従って、電子部品素子６の樹脂構造体１１内における位置精度を効果的に高めることができる。
　特に、本実施形態では、対向し合う側面６ｅ，６ｆの一方の側面６ｅに貫通電極９が、他方の側面６ｆに貫通電極１０が接している。従って、電子部品素子６が、貫通電極９と貫通電極１０に挟まれているため、電子部品素子６の位置ずれをより一層効果的に抑制することが可能とされている。
　加えて、貫通電極９，１０が、電子部品素子６の一方主面６ｇの一部にも至っているため、それによっても、電子部品素子６の樹脂構造体１１内における位置ずれが効果的に抑制されている。
　もっとも、本発明においては、貫通電極は、電子部品素子６の一方主面６ｇに至っていなくてもよい。また、複数の貫通電極を設けることが好ましいが、１つの貫通電極のみが電子部品素子６の側面に接触するように設けられていてもよい。
　また、本実施形態では、対向し合う側面６ｅ，６ｆにそれぞれ接触するように、貫通電極９，１０が設けられていたが、対向し合う側面以外の異なる複数の側面に接触するように貫通電極が設けられていてもよい。例えば、図１１に模式的平面断面図で示すように、電子部品素子６の側面６ｅに接する貫通電極９と、側面６ｅ，６ｆを結んでいる側面６ｈ，６ｉに接触している貫通電極１０Ａ，１０Ｂとを設けてもよい。
　なお、図１１では、貫通電極１０Ａ，１０Ｂの横断面は矩形の形状とされていたが、横断面が円形である貫通電極を用いてもよい。
　次に、支持板１を剥離する。図４（ａ）に示すように、樹脂構造体１１の片面側に、金属シート３及び接着材２が残存した構造が得られる。
　次に、金属シート３及び接着材２をエッチング等により除去する。
　なお、図４（ａ）では、樹脂構造体１１の片面側に、金属シート３及び接着材２が残存した構造が得られているが、支持板１を剥離する際に、支持板１と接着材２とを同時に剥離してもよい。この場合、図４（ａ）の構造には、接着材２は含まれないことになる。
　さらに、上記樹脂構造体１１の下面及び上面を研磨する。それによって、図４（ｂ）に示すように、樹脂構造体１１の第１の面１１ａに電子部品素子６が露出される。そして、端子７ａ，７ｂも、第１の面１１ａ側に露出されることとなる。他方、貫通電極９，１０は、樹脂構造体１１の第１の面１１ａと、第２の面１１ｂとを結ぶように、樹脂構造体１１を貫通した状態となる。
　次に、図５に示すように、樹脂構造体１１を反転させる。この状態で、第１の面１１ａ上に、配線１２，１３を設ける。配線１２，１３は、樹脂構造体１１の第１の面１１ａ上から、電子部品素子６の樹脂層６ｂの外側面上に至っている。配線１２は、端子７ａに電気的に接続されている。また、配線１２は、貫通電極９に電気的に接続されている。配線１３は、端子７ｂに接続されている。また、配線１３は、貫通電極１０に電気的に接続されている。
　次に、図６に示すように、配線１２，１３上に、他の電子部品素子１５を実装する。他の電子部品素子１５は、電子部品素子本体１５ａと、電子部品素子本体１５ａの下面に設けられた電極ランド１５ｂ，１５ｃと、金属バンプ１５ｄ，１５ｅとを有する。この金属バンプ１５ｄ，１５ｅが、配線１２，１３に接合されている。
　電子部品素子１５の構造は特に限定されず、弾性表面波素子だけでなく、弾性境界波等の弾性波を利用する弾性波素子等にも用いられる。またコンデンサやインダクタなどであってもよい。さらに、電子部品素子１５は、半導体素子であってもよい。
　上記のようにして、図６に示す第１の実施形態の電子部品１６を得ることができる。第１の実施形態の電子部品１６では、上述したように、電子部品素子６の樹脂構造体１１内における位置精度が効果的に高められている。
　（第２の実施形態の電子部品の製造方法及び電子部品）
　図７（ａ）及び図７（ｂ）～図９（ａ）及び図９（ｂ）を参照して、第２の実施形態に係る電子部品の製造方法を説明する。
　まず、第１の実施形態の図１（ｂ）に示す構造を得る。ここまでは、第２の実施形態は、第１の実施形態の製造方法と同様である。
　次に、図１（ｂ）に示した構造において、金属シート３上に、図７（ａ）に示すレジストパターン２１を設ける。レジストパターン２１は、フォトレジストを塗布し、露光及び現像することにより得られる。このレジストパターン２１では、あとで貫通電極が設けられる部分に開口２１ａ，２１ｂが設けられている。また、このレジストパターン２１では、電子部品素子６の上面にはレジストは残存していない。
　なお、平面視した場合、開口２１ａ，２１ｂは円形の開口部である。レジストパターン２１では、レジスト材は、開口２１ａ，２１ｂが設けられている部分を除いて電子部品素子６の４つの側面に接触している。
　次に、電界めっきにより、開口２１ａ，２１ｂ内に、金属を堆積させる。すなわち、金属シート３を利用して、電界めっきにより、金属を開口２１ａ，２１ｂ内に堆積させる。
　このようにして、図７（ｂ）に示すように、貫通電極２２，２３が設けられる。開口２１ａ，２１ｂの上端は、側面６ｅ，６ｆの上端に至っていない。そのため、貫通電極２２，２３は、側面６ｅ，６ｆの長さ方向全領域に接触してはいない。すなわち、貫通電極２２，２３は、側面６ｅ，６ｆの中間高さ位置から側面６ｅ，６ｆの下端にかけての領域において、電子部品素子６に接触している。このように、本発明において、貫通電極は、電子部品素子の側面の高さ方向の全領域に接触している必要はない。
　本実施形態においても、電子部品素子６の側面６ｅ，６ｆにそれぞれ、貫通電極２２，２３が接触している。
　また、電子部品素子６の下面には、金属シート３が仮固定用粘着剤５を介して接触している。
　次に、溶剤を用いてレジストパターン２１を除去する。このようにして、図８（ａ）に示す構造が得られる。この構造を、第１の実施形態の場合と同様に、金型内に配置し、熱硬化性樹脂からなる樹脂材料を充填する。そして、プレスし、加熱により硬化させる。このようにして、図８（ｂ）に示す樹脂構造体２４が得られる。
　上記樹脂材料の付与、プレス及び熱による硬化の際に、電子部品素子６に応力が加わるが、本実施形態においても、貫通電極２２，２３が電子部品素子６に接触しているため、電子部品素子６の位置ずれが生じ難い。
　次に、樹脂構造体２４を研磨し、貫通電極２２，２３を露出させるとともに電子部品素子本体としての圧電体６ａの厚みを薄くする。このようにして、図９（ａ）に示すように、樹脂構造体２４の厚みが薄くなり、かつ圧電体６ａの厚みも薄くされている。
　以下、第１の実施形態と同様にして、支持板１、接着材２、金属シート３、仮固定用粘着剤５を除去する。このようにして、図９（ｂ）に示す電子部品２５を得ることができる。第２の実施形態に係る電子部品２５では、樹脂構造体２４内における電子部品素子６の位置精度が効果的に高められている。
　（変形例）
　図１０は、本発明に係る電子部品の変形例を説明するための部分切欠き拡大正面断面図である。
　この変形例に係る電子部品３１では、樹脂構造体１１内に、Ｓｉ半導体チップ３２ａを有する電子部品素子３２が埋設されている。Ｓｉ半導体チップ３２ａ上に、ＦＥＴを構成しているゲート電極３３などの機能電極が設けられている。ゲート電極３３が、配線３４により貫通電極３５に接続されている。貫通電極３５は、樹脂構造体１１の第１の面１１ａと第２の面１１ｂとを結ぶように樹脂構造体１１を貫通している。
　本実施形態では、電子部品３１は、拡散防止膜３２ｂを有する。拡散防止膜３２ｂは、電子部品素子３２の側面から上面及び下面に至るように設けられている。この拡散防止膜３２ｂは、貫通電極３５と、Ｓｉ半導体チップ３２ａとの間に位置するように設けられている。拡散防止膜３２ｂは、貫通電極３５を構成している金属のＳｉ半導体チップ３２ａ側への拡散を防止するために設けられている。従って、拡散防止膜３２ｂは、Ｓｉに対する拡散係数が、貫通電極３５を構成している金属よりも小さい材料からなる。このような材料であれば、拡散防止膜３２ｂは、絶縁性材料であってもよく、導電性材料であってもよい。
　本実施形態のように、電子部品素子３２は、側面に拡散防止膜３２ｂを有していてもよい。その場合には、貫通電極３５は、Ｓｉ半導体チップ３２ａの側面に直接ではなく、拡散防止膜３２ｂを介して接触することとなる。この場合であっても、貫通電極３５の存在により、樹脂構造体１１を設けるに際しての応力による電子部品素子３２の位置ずれは生じ難い。
　なお、上記電子部品素子３２は、Ｓｉ半導体チップ３２ａを有していたが、ＧａＡｓ半導体チップのような他の半導体チップを用いてもよい。さらに、電子部品素子３２は、半導体チップではなく、圧電素子であってもよい。
　（第３～第５の実施形態）
　図１２は、本発明の第３の実施形態に係る電子部品の正面断面図である。
　電子部品４１では、樹脂構造体１１の第２の面１１ｂ上に、端子電極４２ａ～４２ｃが設けられている。端子電極４２ａ～４２ｃ上に、それぞれ、金属バンプ４３ａ～４３ｃが設けられている。端子電極４２ａ，４２ｃは、貫通電極９，１０にそれぞれ接続されている。端子電極４２ｂは、図示されていない部分において、電子部品素子６または電子部品素子１５に電気的に接続されている。
　その他の構造は、電子部品４１は、電子部品１６と同様である。従って、電子部品４１においても、樹脂構造体１１中における電子部品素子６の位置ずれが生じ難い。
　電子部品４１では、金属バンプ４３ａ～４３ｃを用いて、プリント回路基板などに容易に実装することができる。
　図１３は、本発明の第４の実施形態に係る電子部品の正面断面図である。
　電子部品５１では、樹脂構造体１１の第１の面１１ａに、配線１２，１３が設けられている。この配線１２，１３の他に、さらに配線５２が設けられている。配線５２は、図示しない部分において、電子部品素子６に電気的に接続されている。電子部品素子６の端子７ａ，７ｂも、図示しない部分において、配線５２や配線１２または配線１３に電気的に接続されている。
　第１の面１１ａ上においては、複数の絶縁層５３ａ～５３ｄが積層されている。
　第２の面１１ｂ上においても、電子部品４１と同様に端子電極４２ａ～４２ｃが設けられている。そして、第２の面１１ｂ上においても、絶縁層５４ａ～５４ｄが積層されている。なお、端子電極４２ａ，４２ｃに、配線５５ａ，５５ｂが積層されている。この配線５５ａ，５５ｂ上に、それぞれ、金属バンプ４３ａ，４３ｃが接合されている。
　電子部品５１は、その他の構造は、電子部品４１と同様である。
　このように、第１の面１１ａ上、及び第２の面１１ｂ上に、配線１２，１３、端子電極４２ａ，４２ｂ，４２ｃまたは配線５５ａ，５５ｂなどと共に、複数の絶縁層５３ａ～５３ｄや複数の絶縁層５４ａ～５４ｄを設けてもよい。
　図１４は、本発明の第５の実施形態に係る電子部品の正面断面図である。
　電子部品６１では、電子部品５１における樹脂構造体１１の下方に、さらにもう１つの電子部品６２が積層されている。電子部品６２の構造は、電子部品５１において、電子部品素子１５の下方に位置している電子部品と同様である。従って、同一部分には、同一の参照番号を付することによりその説明を省略する。
　このように、樹脂構造体１１を有する電子部品において、第１の面１１ａ及び第２の面１１ｂの少なくとも一方にさらに本発明に従って構成された電子部品が積層されていてもよい。
１…支持板
２…接着材
３…金属シート
４…積層体
５…仮固定用粘着剤
６…電子部品素子
６ａ…圧電体
６ｂ…樹脂層
６ｄ…ＩＤＴ電極
６ｅ，６ｆ…側面
６ｇ…一方主面
６ｈ，６ｉ…側面
６ｊ…他方主面
７ａ，７ｂ…端子
８…レジストパターン
８ａ，８ｂ…開口
９，１０，１０Ａ，１０Ｂ…貫通電極
１１…樹脂構造体
１１ａ…第１の面
１１ｂ…第２の面
１２，１３…配線
１５…電子部品素子
１５ａ…電子部品素子本体
１５ｂ，１５ｃ…電極ランド
１５ｄ，１５ｅ…金属バンプ
１６…電子部品
２１…レジストパターン
２１ａ，２１ｂ…開口
２２，２３…貫通電極
２４…樹脂構造体
２５…電子部品
３１…電子部品
３２…電子部品素子
３２ａ…Ｓｉ半導体チップ
３２ｂ…拡散防止膜
３３…ゲート電極
３４…配線
３５…貫通電極
４１，５１，６１，６２…電子部品
４２ａ～４２ｃ…端子電極
４３ａ～４３ｃ…金属バンプ
５２，５５ａ，５５ｂ…配線
５３ａ～５３ｄ…絶縁層
５４ａ～５４ｄ…絶縁層

Claims (13)

  1. 　対向し合う第１の面と第２の面を有する樹脂構造体と、
    　前記樹脂構造体に内蔵されており、一方主面と対向している他方主面と、前記一方主面と前記他方主面を結ぶ複数の側面とを有し、前記樹脂構造体における前記第１の面で露出している電子部品素子と、
    　前記樹脂構造体における前記第１の面と前記第２の面とを結ぶように樹脂構造体を貫通している貫通電極と、
    を備え、
    　前記貫通電極が、前記電子部品素子における前記複数の側面のうち少なくとも１つの前記側面に接触している、電子部品。
  2. 　前記貫通電極が複数設けられており、
    　複数の前記貫通電極が、前記電子部品素子における前記複数の側面のうちのいずれかの前記側面に接触している、請求項１に記載の電子部品。
  3. 　前記複数の貫通電極のうち、少なくとも１つの貫通電極と、残りの少なくとも１つの貫通電極とが、前記電子部品素子における異なる前記側面に接触している、請求項２に記載の電子部品。
  4. 　前記電子部品素子において、前記複数の側面が、対向し合う一対の前記側面を有しており、
    　前記少なくとも１つの貫通電極が、前記一対の側面のうちの一方の前記側面に接触しており、
    　前記残りの少なくとも１つの貫通電極が、前記一対の側面のうちの他方の前記側面に接触している、請求項３に記載の電子部品。
  5. 　前記樹脂構造体における前記第１の面または前記第２の面に設けられており、前記貫通電極に電気的に接続されている配線をさらに備える、請求項１～４のいずれか１項に記載の電子部品。
  6. 　前記電子部品素子の少なくとも前記複数の側面に設けられた拡散防止膜をさらに有し、前記貫通電極が前記拡散防止膜に接触している、請求項１～５のいずれか１項に記載の電子部品。
  7. 　前記電子部品素子が、Ｓｉ半導体チップであり、
    　前記Ｓｉ半導体チップにおける複数の側面のうちのいずれかの側面上の前記拡散防止膜に、前記貫通電極が接触している、請求項６に記載の電子部品。
  8. 　前記樹脂構造体の前記第１の面または前記第２の面に実装された他の電子部品素子をさらに備える、請求項１～６のいずれか１項に記載の電子部品。
  9. 　前記樹脂構造体の前記第１の面または第２の面に、他の電子部品が実装されている、請求項１～８のいずれか１項に記載の電子部品。
  10. 　粘着剤を用いて、金属シート上に電子部品素子を仮固定する工程と、
    　前記電子部品素子における複数の側面のうちのいずれかの前記側面に接している部分に開口を有し、該開口に前記金属シートが露出している、レジストパターンを形成する工程と、
    　前記レジストパターンにおける前記開口内において、めっきにより金属膜を形成し、前記電子部品素子の前記側面に接触している貫通電極を形成する工程と、
    　前記レジストパターンを剥離する工程と、
    　前記電子部品素子及び前記貫通電極を封止するように、樹脂材料を前記金属シート上に付与する工程と、
    　前記樹脂材料を硬化させて、樹脂構造体を形成する工程と、
    　前記金属シートを除去する工程と、
    を備える、電子部品の製造方法。
  11. 　前記樹脂材料を付与した後に、プレスする工程をさらに備える、請求項１０に記載の電子部品の製造方法。
  12. 　前記金属シートを除去した後に、前記樹脂構造体を薄くし、前記貫通電極を前記樹脂構造体の対向し合う第１の面と第２の面に露出させる、請求項１０または１１に記載の電子部品の製造方法。
  13. 　前記樹脂構造体の前記第１の面または前記第２の面に、前記貫通電極に電気的に接続されるように配線を設ける工程をさらに備える、請求項１２に記載の電子部品の製造方法。
PCT/JP2017/037020 2016-12-07 2017-10-12 電子部品及びその製造方法 Ceased WO2018105233A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018554844A JP6540912B2 (ja) 2016-12-07 2017-10-12 電子部品及びその製造方法
CN201780075385.XA CN110050338B (zh) 2016-12-07 2017-10-12 电子部件及其制造方法
US16/412,822 US11004759B2 (en) 2016-12-07 2019-05-15 Electronic component and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016237299 2016-12-07
JP2016-237299 2016-12-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/412,822 Continuation US11004759B2 (en) 2016-12-07 2019-05-15 Electronic component and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2018105233A1 true WO2018105233A1 (ja) 2018-06-14

Family

ID=62491793

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/037020 Ceased WO2018105233A1 (ja) 2016-12-07 2017-10-12 電子部品及びその製造方法

Country Status (4)

Country Link
US (1) US11004759B2 (ja)
JP (1) JP6540912B2 (ja)
CN (1) CN110050338B (ja)
WO (1) WO2018105233A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7677559B1 (ja) * 2024-04-30 2025-05-15 株式会社レゾナック 半導体装置の製造方法、及び、配線基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054666A (ja) * 2007-08-24 2009-03-12 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009530801A (ja) * 2006-03-17 2009-08-27 インベラ エレクトロニクス オサケユキチュア 回路基板の製造方法とコンポーネントを有する回路基板
JP2010199129A (ja) * 2009-02-23 2010-09-09 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置
US20110147911A1 (en) * 2009-12-22 2011-06-23 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
JP2013258238A (ja) * 2012-06-12 2013-12-26 Fujitsu Ltd 電子装置及びその製造方法
JP2016178108A (ja) * 2015-03-18 2016-10-06 日立化成株式会社 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310954A (ja) 2004-04-20 2005-11-04 Nec Corp 半導体パッケージとその製造方法
JP2006013170A (ja) * 2004-06-25 2006-01-12 Matsushita Electric Works Ltd 電子部品並びに電子部品の製造方法
US7834464B2 (en) * 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
JP5248084B2 (ja) * 2007-10-26 2013-07-31 新光電気工業株式会社 シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置
US7968378B2 (en) * 2008-02-06 2011-06-28 Infineon Technologies Ag Electronic device
US7659145B2 (en) * 2008-07-14 2010-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming stepped-down RDL and recessed THV in peripheral region of the device
JP5471268B2 (ja) * 2008-12-26 2014-04-16 大日本印刷株式会社 貫通電極基板及びその製造方法
TWI434382B (zh) * 2011-07-06 2014-04-11 Unimicron Technology Corp 嵌埋有電子元件之封裝結構及其製法
US8922013B2 (en) * 2011-11-08 2014-12-30 Stmicroelectronics Pte Ltd. Through via package
KR101804496B1 (ko) * 2013-07-17 2017-12-04 가부시키가이샤 무라타 세이사쿠쇼 전자부품 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009530801A (ja) * 2006-03-17 2009-08-27 インベラ エレクトロニクス オサケユキチュア 回路基板の製造方法とコンポーネントを有する回路基板
JP2009054666A (ja) * 2007-08-24 2009-03-12 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2010199129A (ja) * 2009-02-23 2010-09-09 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置
US20110147911A1 (en) * 2009-12-22 2011-06-23 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
JP2013258238A (ja) * 2012-06-12 2013-12-26 Fujitsu Ltd 電子装置及びその製造方法
JP2016178108A (ja) * 2015-03-18 2016-10-06 日立化成株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7677559B1 (ja) * 2024-04-30 2025-05-15 株式会社レゾナック 半導体装置の製造方法、及び、配線基板

Also Published As

Publication number Publication date
CN110050338B (zh) 2023-02-28
JP6540912B2 (ja) 2019-07-10
JPWO2018105233A1 (ja) 2019-07-11
CN110050338A (zh) 2019-07-23
US20190267303A1 (en) 2019-08-29
US11004759B2 (en) 2021-05-11

Similar Documents

Publication Publication Date Title
JP5395360B2 (ja) 電子部品内蔵基板の製造方法
JP5144222B2 (ja) 配線基板及びその製造方法
JP5188256B2 (ja) キャパシタ部品の製造方法
US9899235B2 (en) Fabrication method of packaging substrate
KR101438915B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN109788666B (zh) 线路基板及其制作方法
JP5280032B2 (ja) 配線基板
KR20110100127A (ko) 접속용 패드의 제조 방법
WO2004105454A1 (ja) 配線基板の製造方法
KR101522780B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20160007450A1 (en) Method for Producing a Printed Circuit Board with MultiLayer Sub-Areas in Sections
JP6540912B2 (ja) 電子部品及びその製造方法
KR20130120099A (ko) 인쇄회로기판 및 그의 제조 방법
JP2004063575A (ja) プリント基板
KR20100117975A (ko) 임베디드 회로 기판 및 그 제조 방법
JP6387226B2 (ja) 複合基板
JP5761404B2 (ja) 電子部品内蔵配線基板の製造方法
WO2018096830A1 (ja) 電子部品及びその製造方法
KR20150136653A (ko) 회로기판 및 제조방법
CN112151433B (zh) 基板结构、封装结构及其制作方法
KR100693146B1 (ko) 다층 인쇄회로기판의 제조방법
JP4978709B2 (ja) 電子部品内蔵配線基板
JP6730495B2 (ja) 電子装置
JP4621432B2 (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17878549

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018554844

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17878549

Country of ref document: EP

Kind code of ref document: A1