WO2018100844A1 - 駆動装置 - Google Patents

駆動装置 Download PDF

Info

Publication number
WO2018100844A1
WO2018100844A1 PCT/JP2017/033281 JP2017033281W WO2018100844A1 WO 2018100844 A1 WO2018100844 A1 WO 2018100844A1 JP 2017033281 W JP2017033281 W JP 2017033281W WO 2018100844 A1 WO2018100844 A1 WO 2018100844A1
Authority
WO
WIPO (PCT)
Prior art keywords
potential
power supply
transistor
relationship
mos transistor
Prior art date
Application number
PCT/JP2017/033281
Other languages
English (en)
French (fr)
Inventor
川本 輝
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to CN201780074087.9A priority Critical patent/CN110024291A/zh
Publication of WO2018100844A1 publication Critical patent/WO2018100844A1/ja
Priority to US16/424,646 priority patent/US20190296729A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P7/00Arrangements for regulating or controlling the speed or torque of electric DC motors
    • H02P7/03Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
    • H02P7/04Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054Gating switches, e.g. pass gates

Definitions

  • the present disclosure relates to a driving device that controls driving of an open / close MOS transistor and a protective MOS transistor that are interposed in series in a power supply path from a DC power supply to a load.
  • a state occurs in which the positive side terminal and negative side terminal of a battery that is a power source are reversely connected (hereinafter referred to as reverse connection), an excessive reverse current is generated.
  • the flow may cause a failure of a circuit element such as a transistor.
  • a protective MOS transistor connected so that the direction of a parasitic diode is opposite to that of the originally provided power-off MOS transistor The structure which provides is disclosed. In this case, the reverse current can be cut off by the parasitic diode of the protective MOS transistor.
  • An object of the present disclosure is to provide a drive device that can reliably cut off a current that flows during reverse connection.
  • the driving device is a switching MOS transistor that is interposed in series in a power supply path from a DC power source to a load and that is connected so that the parasitic diodes are opposite to each other.
  • the driving of the protection MOS transistor is controlled.
  • the drive device includes a drive unit that drives the open / close MOS transistor and the protection MOS transistor. The drive unit operates by receiving power supply from the DC power source via the high potential side power line connected to the high potential side terminal of the DC power source and the low potential side power line connected to the low potential side terminal of the DC power source. .
  • the power supplied to the load and the power supplied to the drive unit are the same. For this reason, when the DC power supply is reversely connected, the drive unit cannot normally supply power, and thus cannot control the protection MOS transistor. Then, the protection MOS transistor is not controlled by the driving unit, the protection MOS transistor is kept on, and the reverse current cannot be cut off.
  • the drive device further includes a reverse connection protection control unit.
  • the reverse connection protection control unit When the potential relationship between the high potential side power supply line and the low potential side power supply line is reversed from the normal relationship, the reverse connection protection control unit forcibly drives the protection MOS transistor off regardless of the drive by the drive unit. The protection operation that cuts off the current flowing through the power supply path is executed.
  • FIG. 1 is a diagram schematically illustrating a configuration of a driving device and a driving target according to the first embodiment.
  • FIG. 2 is a diagram illustrating a specific configuration example of the drive device and the drive target according to the first embodiment.
  • FIG. 3 is a diagram schematically showing the gate voltage of each transistor in the normal state according to the first embodiment.
  • FIG. 4 is a diagram schematically showing the gate voltage of each transistor during reverse connection according to the first embodiment.
  • FIG. 5 is a diagram illustrating a specific configuration example of the drive device and the drive target according to the second embodiment.
  • FIG. 6 is a diagram illustrating a specific configuration example of the drive device and the drive target according to the third embodiment.
  • a driving device 1 shown in FIG. 1 controls driving of transistors Q1 and Q2 that are interposed in series in a power supply path from a DC power supply 2 to a load 3, and is configured as a semiconductor integrated circuit (IC).
  • IC semiconductor integrated circuit
  • the DC power source 2 is, for example, an in-vehicle battery, and a high potential side power line L1 (hereinafter, abbreviated as a power line L1) is connected to a high potential side terminal, and a low potential side power source is connected to the low potential side terminal.
  • a line L2 (hereinafter abbreviated as power supply line L2) is connected.
  • the transistors Q1 and Q2 are both N-channel MOS transistors and include a parasitic diode (body diode) connected between the drain and source with the source side as an anode.
  • the drain of the transistor Q1 is connected to the power supply line L1, and the source thereof is connected to the source of the transistor Q2.
  • the drain of the transistor Q2 is connected to the power supply line L2 via the load 3.
  • the transistors Q1 and Q2 are connected such that the parasitic diodes are opposite to each other.
  • the transistor Q1 corresponds to an open / close MOS transistor
  • the transistor Q2 corresponds to a protection MOS transistor.
  • the terminal P1 of the driving device 1 is connected to the power supply line L1 through the diode D1 in the reverse direction.
  • Terminals P2 and P3 of the driving device 1 are connected to power supply lines L1 and L2, respectively.
  • the drive device 1 includes a control unit 4, a drive unit 5, and a reverse connection protection control unit 6. The control unit 4 and the drive unit 5 operate by receiving power supply from the DC power supply 2 via the terminals P1 and P3.
  • the drive unit 5 generates a gate drive signal for driving the transistors Q1 and Q2 in accordance with the control signal given from the control unit 4. These gate drive signals are applied to the gates of the transistors Q1 and Q2 via terminals P4 and P5, respectively.
  • the control unit 4 controls the operation of the drive unit 5 as follows. In other words, the control unit 4 controls the operation of the drive unit 5 so that both the transistors Q1 and Q2 are turned on when the load 3 is energized.
  • the reverse connection protection control unit 6 When the potential relationship between the power supply lines L1 and L2 is reversed from the normal relationship, the reverse connection protection control unit 6 forcibly drives the transistor Q2 off regardless of the drive by the drive unit 5 and loads the load from the DC power supply 2. A protection operation for cutting off the current flowing in the power supply path leading to 3 is executed.
  • the reverse connection protection control unit 6 includes a potential relationship detection unit 7 and a potential fixing unit 8 as a configuration for realizing such a protection operation.
  • Each voltage of the power supply lines L1 and L2 is applied to the potential relationship detection unit 7 via terminals P2 and P3.
  • the potential relationship detection unit 7 divides each voltage and detects the potential relationship between the power supply lines L1 and L2 based on the divided voltage.
  • the potential relationship detection unit 7 detects whether the potential relationship between the power supply lines L1 and L2 is “normal relationship” or “reversed relationship”, and gives a signal representing the detection result to the potential fixing unit 8.
  • the potential fixing unit 8 fixes the gate potential of the transistor Q2 to the potential of the power supply line L1 when a signal indicating that the potential relationship of the power supply lines L1 and L2 is reversed from the potential relationship detection unit 7 is given. Although details will be described later, the above-described protection operation is realized by doing so.
  • the drive device 1 having such a function
  • a configuration as shown in FIG. 2 can be adopted.
  • the load 3 is comprised by the drive circuit which drives the motor M and the motor M is illustrated.
  • the drive circuit is configured as an H bridge circuit including four transistors Q3 to Q6.
  • the transistors Q3 to Q6 are all N-channel MOS transistors, and include a parasitic diode connected between the drain and source with the source side as the anode.
  • the interconnection node N1 of the transistors Q3 and Q4 is connected to one terminal of the motor M
  • the interconnection node N2 of the transistors Q5 and Q6 is connected to the other terminal of the motor M.
  • the interconnection node N3 of the transistors Q3 and Q5 is connected to the drain of the transistor Q2, and the interconnection node N4 of the transistors Q4 and Q6 is connected to the power supply line L2.
  • the driving device 1 includes a load driving unit 10 that drives the load 3 having such a configuration. Similar to the drive unit 5, the load drive unit 10 receives power supply from the DC power supply 2 via the terminals P 1 and P 3 and operates. The load driver 10 generates a gate drive signal for driving the transistors Q3 to Q6. These gate drive signals are applied to the gates of the transistors Q3 to Q6 via terminals P6 to P9, respectively.
  • the output stage for outputting each gate drive signal is composed of a half bridge circuit composed of two N-channel MOS transistors.
  • the drive unit 5 includes a charge pump circuit 11, transistors Q7 to Q10, and gate resistors Rg1 and Rg2.
  • the charge pump circuit 11 generates and outputs a boosted voltage obtained by boosting the voltage supplied via the terminal P1.
  • Each of the transistors Q7 to Q10 is an N-channel MOS transistor, and includes a parasitic diode connected between the drain and source with the source side as an anode.
  • the drain of the transistor Q7 is connected to the output terminal of the charge pump circuit 11, and its source is connected to the drain of the transistor Q8.
  • the source of the transistor Q8 is connected to the terminal P3.
  • the drain of the transistor Q9 is connected to the output terminal of the charge pump circuit 11, and its source is connected to the drain of the transistor Q10.
  • the source of the transistor Q10 is connected to the terminal P3.
  • the interconnection node N5 of the transistors Q7 and Q8 serves as an output terminal for the gate drive signal corresponding to the transistor Q1, and is connected to the terminal P4 via the gate resistor Rg1.
  • the interconnection node N6 of the transistors Q9 and Q10 serves as an output terminal for a gate drive signal corresponding to the transistor Q2, and is connected to the terminal P5 via the gate resistor Rg2.
  • the control unit 4 controls driving of the transistors Q7 to Q10 of the driving unit 5.
  • the reverse connection protection control unit 6 includes resistors R1 to R4 and transistors Q11 to Q13.
  • a series circuit of resistors R1 and R2 is connected between the terminals P2 and P3.
  • Each of the transistors Q11 to Q13 is an N-channel MOS transistor, and includes a parasitic diode connected between the drain and source with the source side as an anode.
  • the drain of the transistor Q11 is connected to the terminal P2, and the source thereof is connected to the source of the transistor Q12.
  • the drain of the transistor Q12 is connected to the terminal P3 through a series circuit of resistors R3 and R4.
  • the gates of the transistors Q11 and Q12 are connected to the interconnection node N7 of the resistors R1 and R2.
  • the drain of the transistor Q13 is connected to the terminal P5, and its source is connected to the drain of the transistor Q12.
  • Transistor Q13 has its gate connected to interconnection node N8 of resistors R3 and R4.
  • each resistance value is set so that the resistance value of the resistor R1 is much higher than the resistance value of the resistor R2.
  • each of these resistance values is set to such a value that the voltage at the interconnection node N7 is substantially equal to the voltage level of the DC power supply 2 (for example, 12V) at the time of reverse connection and is approximately 0V at the normal time.
  • the resistance values of the resistors R3 and R4 are set to values at which the gate-source voltage of the transistor Q13 is equal to or higher than a threshold voltage for driving the transistor Q13 on during reverse connection.
  • the potential relation detection unit 7 is configured by the resistors R1 and R2 and the transistors Q11 and Q12
  • the potential fixing unit 8 is configured by the resistors R3 and R4 and the transistor Q13.
  • the transistor Q13 constituting the potential fixing unit 8 corresponds to a switch that opens and closes between the gate of the transistor Q2 and the power supply line L1.
  • the resistors R3 and R4 constituting the potential fixing unit 8 may turn off the transistor Q13 when the potential relationship detecting unit 7 detects that the potential relationship is normal, and the potential relationship may be reversed. When detected, it corresponds to the switch controller 12 which turns on the transistor Q13.
  • the voltage value of the DC power supply 2 is, for example, 12V.
  • the potential of the power supply line L1 is 12 V and the potential of the power supply line L2 is 0V. That is, the potential relationship between the power supply lines L1 and L2 is a normal relationship. Therefore, power is normally supplied to the control unit 4, the drive unit 5, and the load drive unit 10. Accordingly, the control unit 4, the drive unit 5, and the load drive unit 10 are all in a normal operation state.
  • the drive unit 5 outputs a gate drive signal for turning on the transistors Q1 and Q2.
  • the gate voltages of the transistors Q1 and Q2 are turned on, and the transistors Q1 and Q2 are turned on.
  • the load driving unit 10 drives the transistors Q3 to Q6 according to the desired energization state of the motor M.
  • the gate voltages of the transistors Q4 and Q5 are ON level, the gate voltages of the transistors Q4 and Q5 are OFF level, and the gate voltages of the transistors Q3 and Q6 are OFF level.
  • the gate voltages of the transistors Q4 and Q5 are turned on. That is, the transistors Q3 and Q6 and the transistors Q4 and Q5 are turned on and off in a complementary manner.
  • the voltage at the node N7 is almost 0 V, and the transistors Q11 and Q12 are turned off.
  • the source voltage of the transistor Q13 becomes 0 V, which is the voltage of the power supply line L2.
  • the gate voltage of the transistor Q13 is also 0 V (OFF level) which is the voltage of the power supply line L2, and the transistor Q13 is turned off.
  • the reverse connection protection control unit 6 does not prevent the driving unit 5 from turning on the transistor Q2.
  • the drive unit 5 cannot drive the transistor Q2 off. This is because the source of the transistor Q2 is connected to the source of the transistor Q1. Therefore, in this case, the source voltage of the transistor Q2 is a voltage (for example, 0.7 V) that is higher than 0 V that is the potential of the power supply line L1 by the forward voltage of the parasitic diode of the transistor Q1.
  • the gate voltage of the transistor Q2 is a voltage (for example, 11.3V) lower than the 12V which is the potential of the power supply line L2 by the forward voltage of the parasitic diode of the transistor Q10. For this reason, the gate-source voltage of the transistor Q2 becomes equal to or higher than the threshold voltage Vt, and the transistor Q2 is turned on.
  • the load driving unit 10 cannot turn off the transistors Q3 to Q6.
  • the reason is the same as the reason why the driving unit 5 cannot drive the transistor Q2 off. Therefore, as shown in FIG. 4, the gate voltages of the transistors Q3 to Q6 are all turned on, and the transistors Q3 to Q6 are turned on.
  • the excessive current is prevented from flowing by the following operation of the reverse connection protection control unit 6. That is, in this case, the voltage at the node N7 is approximately 12V, and the transistors Q11 and Q12 are turned on.
  • the gate voltage of the transistor Q2 becomes a voltage (for example, 0.7V) higher than the 0V that is the voltage of the power supply line L1 by the forward voltage of the parasitic diode of the transistor Q11. That is, as shown in FIG. 4, the gate voltage of the transistor Q2 becomes OFF level, and the transistor Q2 is driven off.
  • the reverse connection protection control unit 6 forcibly drives the transistor Q2 off regardless of the driving of the transistor Q2 by the drive unit 5. Therefore, all the above-described paths are blocked, and an excessive current is prevented from flowing.
  • the parasitic diode of the transistor Q2 is connected so that the power supply line L2 side becomes a cathode. For this reason, the above-described operation also prevents the generation of reverse current via the parasitic diode of the transistor Q2.
  • the reverse connection protection control unit 6 performs a protection operation for forcibly driving off the transistor Q2 regardless of the drive by the drive unit 5 and cutting off the current flowing through the power supply path. Thereby, even if the drive unit 5 is not operating normally, the transistor Q2 is turned off, and a path through which a reverse current caused by reverse connection flows is cut off. As described above, according to the present embodiment, since the current flowing during the reverse connection can be surely cut off, the circuit elements such as the transistors Q1 to Q6 can be used even when the DC power supply 2 is reversely connected. Can be prevented.
  • the reverse connection protection control unit 6 is configured to limit the current flowing at the time of reverse connection by the resistors R3 and R4, and only needs to allow a relatively small current to flow. For this reason, the transistors Q11 to Q13 constituting the reverse connection protection control unit 6 can be of a relatively small size capable of flowing such a small current. Therefore, according to the present embodiment, it is possible to reliably cut off the current flowing during the reverse connection while suppressing increase in circuit area and cost increase.
  • the potential relation detection unit 7 is configured to divide the voltages of the power supply lines L1 and L2 by the resistors R1 and R2 and detect the potential relation of the power supply lines L1 and L2 based on the divided voltage. In this way, since the potential relationship can be detected with a simple circuit configuration, the effects of suppressing the increase in the circuit area and the cost increase described above are further enhanced.
  • the potential fixing unit 8 detects that the potential relationship between the power supply lines L1 and L2 is reversed by the potential relationship detecting unit 7, the gate potential of the transistor Q2 that is an N-channel MOS transistor is set to the potential of the power supply line L1. Fix to potential. In this way, at the time of reverse connection, the gate voltage of the transistor Q2 can be reliably set to the OFF level (0 V) and the transistor Q2 can be driven off.
  • the drive device 21 of the present embodiment is different from the drive device 1 of the first embodiment in that a reverse connection protection control unit 22 is provided instead of the reverse connection protection control unit 6.
  • the reverse connection protection control unit 22 is different from the reverse connection protection control unit 6 in the configuration of the potential fixing unit.
  • the potential fixing unit 23 includes resistors R21 to R24 and a comparator CP21.
  • a series circuit of resistors R21 and R22 and a series circuit of resistors R23 and R24 are respectively connected.
  • the interconnection node N21 of the resistors R21 and R22 is connected to the inverting input terminal of the comparator CP21, and the interconnection node N22 of the resistors R23 and R24 is connected to the non-inverting input terminal of the comparator CP21.
  • the output terminal of the comparator CP21 is connected to the terminal P5.
  • the comparator CP21 includes a power supply terminal P21 and a ground terminal P22 for receiving supply of operating power.
  • the power supply terminal P21 is connected to the terminal P3, and the ground terminal P22 is connected to the drain of the transistor Q12.
  • the comparator CP21 is operable by receiving the operation power supply when the transistors Q11 and Q12 are turned on and the potential relationship between the power supply lines L1 and L2 is reversed. It becomes a state.
  • the comparator CP21 operates when the potential relation detection unit 7 detects that the potential relation of the power supply lines L1 and L2 is reversed and the transistors Q11 and Q12 are turned on when the reverse connection occurs. It becomes a state.
  • the comparator CP21 when the transistors Q11 and Q12 are off, the comparator CP21 is in an inoperable non-operating state because the supply of operating power is stopped. That is, the comparator CP21 does not operate when the potential relationship between the power supply lines L1 and L2 is detected to be normal by the potential relationship detection unit 7 and the transistors Q11 and Q12 are turned off when the reverse connection is normal. It becomes a state.
  • the resistance values of the resistors R21 to R24 are set to values at which the voltage of the interconnection node N21 is higher than the voltage of the interconnection node N22 during reverse connection. Therefore, at the time of reverse connection, the comparator CP21 is in an operating state, and the voltage level of the output signal is 0V.
  • the reverse connection protection control unit 22 of the present embodiment forcibly turns off the transistor Q2 regardless of the drive by the drive unit 5 at the time of reverse connection, similarly to the reverse connection protection control unit 6 of the first embodiment. Then, a protection operation for cutting off the current flowing in the power supply path is executed. Therefore, also according to this embodiment, the current flowing during reverse connection can be reliably interrupted, so that the same effect as in the first embodiment can be obtained.
  • the driving device 31 of this embodiment controls driving of the transistors Q ⁇ b> 1 and Q ⁇ b> 31 that are interposed in series in the power supply path from the DC power supply 2 to the load 3.
  • the transistor Q31 is a P-channel MOS transistor and includes a parasitic diode connected between the drain and source with the drain side as an anode.
  • the drain of the transistor Q1 is connected to the power supply line L1, and the source thereof is connected to the drain of the transistor Q31.
  • the source of the transistor Q31 is connected to the power supply line L2 through the load 3.
  • the transistors Q1 and Q31 are connected such that the parasitic diodes are opposite to each other.
  • the transistor Q31 corresponds to a protection MOS transistor.
  • the drive device 31 is different from the drive device 1 of the first embodiment in that a reverse connection protection control unit 32 is provided instead of the reverse connection protection control unit 6.
  • the reverse connection protection control unit 32 differs from the reverse connection protection control unit 6 in the configuration of the potential fixing unit.
  • the potential fixing unit 33 includes resistors R31 and R32, a transistor Q32, and a diode D31.
  • the drain of the transistor Q12 is connected to the terminal P3 through a series circuit of resistors R31 and R32.
  • the transistor Q32 is a P-channel MOS transistor and includes a parasitic diode connected between the drain and source with the drain side as an anode.
  • Transistor Q31 has its gate connected to interconnection node N31 of resistors R31 and R32.
  • the drain of the transistor Q32 is connected to the terminal P5 through the diode D31 in the forward direction.
  • the source of the transistor Q32 is connected to the terminal P3.
  • the resistance values of the resistors R31 and R34 are set to values at which the source-gate voltage of the transistor Q32 is equal to or higher than a threshold voltage for driving the transistor Q31 on during reverse connection.
  • the transistor Q32 corresponds to a switch that opens and closes between the gate of the transistor Q2 and the power supply line L1.
  • the resistors R31 and R32 turn off the transistor Q32 when the potential relationship detection unit 7 detects that the potential relationship is normal, and the transistors R32 and R32 turn off the transistor Q32 when the potential relationship is reversed. This corresponds to the switch control unit 34 that turns on Q32.
  • the control unit 4, the drive unit 5, and the load drive unit 10 are all in a normal operation state as in the first embodiment.
  • the voltage at the node N7 is almost 0 V, and the transistors Q11 and Q12 are turned off.
  • the source voltage and the gate voltage of the transistor Q32 both become 0 V, which is the voltage of the power supply line L2. Therefore, transistor Q32 is turned off.
  • the reverse connection protection control unit 32 does not prevent the driving unit 5 from turning on the transistor Q31.
  • the reverse connection protection control unit 32 forcibly turns off the transistor Q31 regardless of the drive of the transistor Q31 by the drive unit 5. For this reason, the current path from the power supply line L2 to the power supply line L1 is blocked, and an excessive current is prevented from flowing.
  • the reverse connection protection control unit 32 of the present embodiment forcibly drives the transistor Q31 off regardless of the drive by the drive unit 5 during reverse connection, similar to the reverse connection protection control unit 6 of the first embodiment. Then, a protection operation for cutting off the current flowing in the power supply path is executed. Therefore, also according to this embodiment, the current flowing during reverse connection can be reliably interrupted, so that the same effect as in the first embodiment can be obtained.
  • the potential fixing unit 33 of the reverse connection protection control unit 32 includes a diode D31.
  • the reason for providing the diode D31 is as follows. That is, when the drain of the transistor Q32 is directly connected to the terminal P5 without providing the diode D31, a current path is formed from the terminal P5, that is, the gate of the transistor Q31 to the power supply line L2 via the parasitic diode of the transistor Q32. End up. Then, when normal, the reverse connection protection control unit 32 may prevent the driving unit 5 from turning on the transistor Q31.
  • the reverse connection protection control unit 32 causes the transistor by the drive unit 5 to operate normally.
  • the on-drive of Q31 is not hindered.
  • the potential fixing unit 33 uses the gate potential of the transistor Q31, which is a P-channel MOS transistor, of the power supply line L2. Fix to potential. In this way, at the time of reverse connection, the gate voltage of the transistor Q31 can be reliably set to the OFF level (about 12V), and the transistor Q31 can be driven off.
  • the specific configuration of the reverse connection protection control unit is not limited to the configuration illustrated in each of the above embodiments.
  • the drive by the drive unit 5 is performed. Any configuration can be used as long as the transistor Q2 can be forcibly driven off to perform a protection operation for cutting off the current flowing in the power supply path from the DC power supply 2 to the load 3.
  • the load 3 is not limited to the configuration shown in FIG. 2 or the like, and may be, for example, a resistance load, an inductive load, or the like, or a three-phase motor and a drive circuit that drives the three-phase motor. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Electronic Switches (AREA)
  • Protection Of Static Devices (AREA)

Abstract

駆動装置(1)は、直流電源(2)から負荷(3)へ至る電源供給経路に直列に介在し且つ互いの寄生ダイオードが逆向きとなるように接続された開閉用MOSトランジスタ(Q1)と保護用MOSトランジスタ(Q2)との駆動を制御するもので、駆動部(5)と逆接保護制御部(6)とを備える。前記駆動部は、前記直流電源の高電位側端子に接続される高電位側電源線(L1)と前記直流電源の低電位側端子に接続される低電位側電源線(L2)とを介して前記直流電源電源供給を受け、前記開閉用MOSトランジスタと前記保護用MOSトランジスタとを駆動する。前記逆接保護制御部は、前記高電位側電源線と前記低電位側電源線との電位関係が正常の関係とは逆転した関係になると、前記駆動部による駆動に関係なく前記保護用MOSトランジスタを強制的にオフ駆動して前記電源供給経路に流れる電流を遮断する保護動作を実行する。

Description

駆動装置 関連出願の相互参照
 本出願は、2016年12月1日に出願された日本出願番号2016-234094号に基づくもので、ここにその記載内容を援用する。
 本開示は、直流電源から負荷へと至る電源供給経路に直列に介在する開閉用MOSトランジスタおよび保護用MOSトランジスタの駆動を制御する駆動装置に関する。
 例えばモータなどの駆動を制御する駆動装置では、電源であるバッテリの正側端子および負側端子が逆に接続される状態(以下、逆接続と呼ぶ)が生じると、過大な逆向きの電流が流れることにより、トランジスタなどの回路素子の故障を招くおそれがある。特許文献1には、このような逆向きの電流から回路素子を保護するため、元々設けられる電源遮断用のMOSトランジスタとは寄生ダイオードの向きが逆となるように接続された保護用のMOSトランジスタを設ける構成が開示されている。この場合、保護用のMOSトランジスタの寄生ダイオードにより逆向きの電流を遮断することが可能となる。
特開2016-127364号公報
 しかし、上記した従来技術の構成では、負荷に供給される電源と駆動装置に供給される電源とが分離されていないと、逆接続時に流れる電流を遮断することができない可能性がある。なぜなら、逆接続時、駆動回路にも正常に電源供給が行われなくなると、保護用のMOSトランジスタを制御することができず、保護用のMOSトランジスタがオンのままとなって逆向きの電流を遮断することができないおそれがある。
 本開示の目的は、逆接続時に流れる電流を確実に遮断することができる駆動装置を提供することにある。
 本開示の第一の態様において、駆動装置は、直流電源から負荷へと至る電源供給経路に直列に介在するものであり且つ互いの寄生ダイオードが逆向きとなるように接続された開閉用MOSトランジスタおよび保護用MOSトランジスタの駆動を制御する。駆動装置は、開閉用MOSトランジスタおよび保護用MOSトランジスタを駆動する駆動部を備えている。駆動部は、直流電源の高電位側端子に接続される高電位側電源線および直流電源の低電位側端子に接続される低電位側電源線を介して直流電源から電源供給を受けて動作する。
 上記構成では、負荷に供給される電源と駆動部に供給される電源とが同じになっている。そのため、直流電源が逆接続された場合、駆動部は、正常に電源供給がされなくなることから、保護用MOSトランジスタを制御することができなくなる。そうすると、駆動部による保護用MOSトランジスタの制御が行われなくなり、保護用MOSトランジスタがオンの状態が維持されてしまい、逆向きの電流を遮断することができない。
 そこで、駆動装置は、さらに、逆接保護制御部を備えている。逆接保護制御部は、高電位側電源線および低電位側電源線の電位関係が正常の関係とは逆転した関係になると、駆動部による駆動に関係なく保護用MOSトランジスタを強制的にオフ駆動して電源供給経路に流れる電流を遮断する保護動作を実行する。
 上記構成では、直流電源の逆接続が生じると、高電位側電源線および低電位側電源線の電位関係が正常の関係とは逆転した関係になるため、逆接保護制御部による保護動作が実行される。これにより、たとえ駆動部が正常に動作していなくとも、保護用MOSトランジスタがオフ駆動され、逆接続に起因して生じる逆向きの電流が流れる経路が遮断される。したがって、上記構成によれば、逆接続時に流れる電流を確実に遮断することができるという優れた効果が得られる。
 本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
図1は、第1実施形態に係る駆動装置およびその駆動対象の構成を模式的に示す図であり、 図2は、第1実施形態に係る駆動装置およびその駆動対象の具体的な構成例を示す図であり、 図3は、第1実施形態に係る通常時の各トランジスタのゲート電圧を模式的に示す図であり、 図4は、第1実施形態に係る逆接続時の各トランジスタのゲート電圧を模式的に示す図であり、 図5は、第2実施形態に係る駆動装置およびその駆動対象の具体的な構成例を示す図であり、 図6は、第3実施形態に係る駆動装置およびその駆動対象の具体的な構成例を示す図である。
 以下、複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
   (第1実施形態)
 以下、第1実施形態について図1~図4を参照して説明する。
 図1に示す駆動装置1は、直流電源2から負荷3へと至る電源供給経路に直列に介在するトランジスタQ1、Q2の駆動を制御するもので、半導体集積回路(IC)として構成されている。
 直流電源2は、例えば車載のバッテリであり、その高電位側端子には高電位側電源線L1(以下、電源線L1と省略する)が接続され、その低電位側端子には低電位側電源線L2(以下、電源線L2と省略する)が接続されている。トランジスタQ1、Q2は、いずれもNチャネル型MOSトランジスタであり、ドレイン・ソース間にソース側をアノードとして接続された寄生ダイオード(ボディダイオード)を備えている。
 トランジスタQ1のドレインは、電源線L1に接続され、そのソースはトランジスタQ2のソースに接続されている。トランジスタQ2のドレインは、負荷3を介して電源線L2に接続されている。このように、トランジスタQ1、Q2は、互いの寄生ダイオードが逆向きとなるように接続されている。本実施形態では、トランジスタQ1が開閉用MOSトランジスタに相当し、トランジスタQ2が保護用MOSトランジスタに相当する。
 駆動装置1の端子P1は、ダイオードD1を逆方向に介して電源線L1に接続されている。駆動装置1の端子P2、P3は、それぞれ電源線L1、L2に接続されている。駆動装置1は、制御部4、駆動部5および逆接保護制御部6を備えている。制御部4および駆動部5は、直流電源2から端子P1、P3を介して電源供給を受けて動作する。
 駆動部5は、制御部4から与えられる制御信号に従い、トランジスタQ1、Q2を駆動するためのゲート駆動信号を生成する。それらゲート駆動信号は、端子P4、P5を介してトランジスタQ1、Q2の各ゲートにそれぞれ与えられる。制御部4は、次のように駆動部5の動作を制御する。すなわち、制御部4は、負荷3への通電を行う際、トランジスタQ1、Q2の双方がオン駆動されるように駆動部5の動作を制御する。
 逆接保護制御部6は、電源線L1およびL2の電位関係が正常の関係とは逆転した関係になると、駆動部5による駆動に関係なくトランジスタQ2を強制的にオフ駆動して直流電源2から負荷3へと至る電源供給経路に流れる電流を遮断する保護動作を実行する。逆接保護制御部6は、このような保護動作を実現するための構成として、電位関係検出部7および電位固定部8を備えている。電位関係検出部7には、端子P2、P3を介して電源線L1、L2の各電圧が与えられている。電位関係検出部7は、上記各電圧を分圧し、その分圧電圧に基づいて電源線L1、L2の電位関係を検出する。
 直流電源2の逆接続が生じていない正常時、電源線L1、L2の電位関係は下記(1)式に示す関係となる。ただし、電源線L1およびL2の各電位をそれぞれL1およびL2とする。
     L1>L2   …(1)
 また、直流電源2の逆接続が生じている逆接続時、電源線L1、L2の電位関係は下記(2)式に示す関係となる。
     L1<L2   …(2)
 以下の説明では、上記(1)式に示す関係を「正常の関係」と呼び、上記(2)式に示す関係を「逆転した関係」と呼ぶ。電位関係検出部7は、電源線L1、L2の電位関係が「正常の関係」および「逆転した関係」のいずれであるかを検出し、その検出結果を表す信号を電位固定部8に与える。
 電位固定部8は、電位関係検出部7から電源線L1、L2の電位関係が逆転した関係であることを表す信号が与えられると、トランジスタQ2のゲート電位を電源線L1の電位に固定する。詳細は後述するが、このようにすることで、前述した保護動作が実現されるようになっている。
 このような機能を有する駆動装置1の具体的な構成としては、例えば図2に示すような構成を採用することができる。図2では、モータMおよびモータMを駆動する駆動回路により負荷3が構成される場合を例示している。この場合、上記駆動回路は、4つのトランジスタQ3~Q6からなるHブリッジ回路として構成されている。
 トランジスタQ3~Q6は、いずれもNチャネル型MOSトランジスタであり、ドレイン・ソース間にソース側をアノードとして接続された寄生ダイオードを備えている。この場合、トランジスタQ3、Q4の相互接続ノードN1がモータMの一方の端子に接続され、トランジスタQ5、Q6の相互接続ノードN2がモータMの他方の端子に接続されている。また、トランジスタQ3、Q5の相互接続ノードN3がトランジスタQ2のドレインに接続され、トランジスタQ4、Q6の相互接続ノードN4が電源線L2に接続されている。
 駆動装置1は、このような構成の負荷3を駆動する負荷駆動部10を備えている。負荷駆動部10は、駆動部5と同様、直流電源2から端子P1、P3を介して電源供給を受けて動作する。負荷駆動部10は、トランジスタQ3~Q6を駆動するためのゲート駆動信号を生成する。それらゲート駆動信号は、端子P6~P9を介してトランジスタQ3~Q6の各ゲートにそれぞれ与えられる。なお、図示は省略するが、上記各ゲート駆動信号を出力するための出力段は、2つのNチャネル型MOSトランジスタによるハーフブリッジ回路で構成されている。
 駆動部5は、チャージポンプ回路11、トランジスタQ7~Q10およびゲート抵抗Rg1、Rg2を備えている。チャージポンプ回路11は、端子P1を介して供給される電圧を昇圧した昇圧電圧を生成して出力する。トランジスタQ7~Q10は、いずれもNチャネル型MOSトランジスタであり、ドレイン・ソース間にソース側をアノードとして接続された寄生ダイオードを備えている。
 トランジスタQ7のドレインは、チャージポンプ回路11の出力端子に接続され、そのソースはトランジスタQ8のドレインに接続されている。トランジスタQ8のソースは、端子P3に接続されている。トランジスタQ9のドレインは、チャージポンプ回路11の出力端子に接続され、そのソースはトランジスタQ10のドレインに接続されている。トランジスタQ10のソースは、端子P3に接続されている。
 トランジスタQ7、Q8の相互接続ノードN5は、トランジスタQ1に対応したゲート駆動信号の出力端子となるものであり、ゲート抵抗Rg1を介して端子P4に接続されている。トランジスタQ9、Q10の相互接続ノードN6は、トランジスタQ2に対応したゲート駆動信号の出力端子となるものであり、ゲート抵抗Rg2を介して端子P5に接続されている。制御部4は、駆動部5のトランジスタQ7~Q10の駆動を制御する。
 逆接保護制御部6は、抵抗R1~R4およびトランジスタQ11~Q13を備えている。端子P2および端子P3の間には、抵抗R1およびR2の直列回路が接続されている。トランジスタQ11~Q13は、いずれもNチャネル型MOSトランジスタであり、ドレイン・ソース間にソース側をアノードとして接続された寄生ダイオードを備えている。トランジスタQ11のドレインは端子P2に接続され、そのソースはトランジスタQ12のソースに接続されている。トランジスタQ12のドレインは、抵抗R3およびR4の直列回路を介して端子P3に接続されている。
 トランジスタQ11、Q12の各ゲートは、抵抗R1およびR2の相互接続ノードN7に接続されている。トランジスタQ13のドレインは端子P5に接続され、そのソースはトランジスタQ12のドレインに接続されている。トランジスタQ13のゲートは、抵抗R3およびR4の相互接続ノードN8に接続されている。
 本実施形態では、抵抗R1の抵抗値が抵抗R2の抵抗値よりも非常に高い値となるように各抵抗値が設定されている。具体的には、それら各抵抗値は、相互接続ノードN7の電圧が、逆接続時にほぼ直流電源2の電圧レベル(例えば12V)になるとともに、正常時にほぼ0Vになるような値に設定されている。また、抵抗R3、R4の各抵抗値は、逆接続時、トランジスタQ13のゲート・ソース間電圧が、トランジスタQ13をオン駆動するための閾値電圧以上の電圧になるような値に設定されている。
 上記構成では、抵抗R1、R2およびトランジスタQ11、Q12により電位関係検出部7が構成されるとともに、抵抗R3、R4およびトランジスタQ13により電位固定部8が構成されている。電位固定部8を構成するトランジスタQ13は、トランジスタQ2のゲートと電源線L1との間を開閉するスイッチに相当する。電位固定部8を構成する抵抗R3およびR4は、電位関係検出部7により電位関係が正常の関係であることが検出されるとトランジスタQ13をオフし、上記電位関係が逆転した関係であることが検出されるとトランジスタQ13をオンするスイッチ制御部12に相当する。
 次に、上記構成の作用について、図3および図4も参照して説明する。なお、以下では、直流電源2の電圧値が例えば12Vであるものとして説明する。
  [1]正常時の動作
 この場合、直流電源2の高電位側端子および低電位側端子の接続が正しく行われているため、電源線L1の電位が12Vであるとともに、電源線L2の電位が0Vである。つまり、電源線L1、L2の電位関係は正常の関係となっている。そのため、制御部4、駆動部5および負荷駆動部10に対し、正常に電源供給が行われている。したがって、制御部4、駆動部5および負荷駆動部10は、いずれも通常通りの動作状態となる。
 すなわち、駆動部5は、トランジスタQ1、Q2をオン駆動するためのゲート駆動信号を出力する。これにより、図3に示すように、トランジスタQ1、Q2の各ゲート電圧がONレベルとなり、トランジスタQ1、Q2がオン駆動される。負荷駆動部10は、所望するモータMの通電状態に応じてトランジスタQ3~Q6を駆動する。
 なお、この場合、図3に示すように、トランジスタQ3、Q6のゲート電圧がONレベルである期間にはトランジスタQ4、Q5のゲート電圧がOFFレベルとなり、トランジスタQ3、Q6のゲート電圧がOFFレベルである期間にはトランジスタQ4、Q5のゲート電圧がONレベルとなる。つまり、トランジスタQ3、Q6と、トランジスタQ4、Q5とは、相補的にオンオフされる。
 また、この場合、ノードN7の電圧がほぼ0Vとなり、トランジスタQ11、Q12がオフされる。トランジスタQ11、Q12のオフに伴い、トランジスタQ13のソース電圧は、電源線L2の電圧である0Vとなる。また、図3に示すように、トランジスタQ13のゲート電圧も、電源線L2の電圧である0V(OFFレベル)となり、トランジスタQ13がオフされる。このように、正常時、トランジスタQ13がオフされているため、逆接保護制御部6によって、駆動部5によるトランジスタQ2のオン駆動が妨げられることはない。
  [2]逆接続時の動作
 この場合、直流電源2の高電位側端子および低電位側端子の接続が誤って行われているため、電源線L1の電位が0Vであるとともに、電源線L2の電位が12Vである。つまり、電源線L1、L2の電位関係は逆転した関係となっている。そのため、制御部4、駆動部5および負荷駆動部10に対し、正常に電源供給が行われない。したがって、制御部4、駆動部5および負荷駆動部10は、いずれも通常通りに動作することができない。
 特に、この場合、駆動部5は、トランジスタQ2をオフ駆動することができない。なぜなら、トランジスタQ2のソースは、トランジスタQ1のソースに接続されている。そのため、この場合、トランジスタQ2のソース電圧は、電源線L1の電位である0VよりもトランジスタQ1の寄生ダイオードの順方向電圧だけ高い電圧(例えば0.7V)となる。
 一方、トランジスタQ2のゲート電圧は、電源線L2の電位である12VよりもトランジスタQ10の寄生ダイオードの順方向電圧だけ低い電圧(例えば11.3V)となる。このようなことから、トランジスタQ2のゲート・ソース間電圧が閾値電圧Vt以上となり、トランジスタQ2がオンしてしまう。
 また、この場合、負荷駆動部10は、トランジスタQ3~Q6をオフ駆動することができない。この理由は、前述した駆動部5がトランジスタQ2をオフ駆動することができない理由と同様である。そのため、図4に示すように、トランジスタQ3~Q6のゲート電圧がいずれもONレベルとなり、トランジスタQ3~Q6がオンしてしまう。
 このようなことから、逆接続時、「電源線L2→トランジスタQ4→トランジスタQ3→トランジスタQ2→トランジスタQ1→電源線L1」という経路および「電源線L2→トランジスタQ6→トランジスタQ5→トランジスタQ2→トランジスタQ1→電源線L1」という経路で、過大な電流が流れるおそれがある。
 このような過大な電流が流れると、トランジスタQ1~Q6の素子発熱により、回路素子が故障する可能性がある。しかし、本実施形態では、逆接保護制御部6の次のような動作によって、上記過大な電流が流れることを防止している。すなわち、この場合、ノードN7の電圧がほぼ12Vとなり、トランジスタQ11、Q12がオンされる。
 トランジスタQ11、Q12のオンに伴い、「端子P3→抵抗R4→抵抗R3→トランジスタQ12→トランジスタQ11(の寄生ダイオード)」という経路で電流が流れる。なお、この際に流れる電流は、抵抗R3、R4により制限されて比較的小さいものとなる。上記電流が流れることにより、図4に示すように、ノードN8の電圧、つまりトランジスタQ13のゲート電圧がONレベルとなり、トランジスタQ13がオンされる。
 これにより、トランジスタQ2のゲート電圧は、電源線L1の電圧である0VよりもトランジスタQ11の寄生ダイオードの順方向電圧だけ高い電圧(例えば0.7V)となる。つまり、図4に示すように、トランジスタQ2のゲート電圧がOFFレベルとなり、トランジスタQ2がオフ駆動される。このように、逆接続時、逆接保護制御部6は、駆動部5によるトランジスタQ2の駆動に関係なく、トランジスタQ2を強制的にオフ駆動する。そのため、上述した各経路がいずれも遮断され、過大な電流が流れることが防止される。なお、トランジスタQ2の寄生ダイオードは、電源線L2側がカソードとなるように接続されている。そのため、上述した動作により、トランジスタQ2の寄生ダイオードを経由した逆方向電流の発生も防止される。
 以上説明した本実施形態によれば、次のような効果が得られる。
 本実施形態では、直流電源2の逆接続が生じると、電源線L1およびL2の電位関係が正常の関係とは逆転した関係になる。そのため、逆接保護制御部6は、駆動部5による駆動に関係なくトランジスタQ2を強制的にオフ駆動して電源供給経路に流れる電流を遮断する保護動作を実行する。これにより、たとえ駆動部5が正常に動作していなくとも、トランジスタQ2がオフ駆動され、逆接続に起因して生じる逆向きの電流が流れる経路が遮断される。このように、本実施形態によれば、逆接続時に流れる電流を確実に遮断することができるため、直流電源2が誤って逆接続された場合であっても、トランジスタQ1~Q6などの回路素子の故障を防止することができる。
 逆接保護制御部6は、抵抗R3、R4により逆接続時に流れる電流を制限するようになっており、比較的小さな電流を流すことができればよい構成となっている。そのため、逆接保護制御部6を構成するトランジスタQ11~Q13としては、そのような小さな電流を流すことが可能な比較的小さいサイズのものを用いることができる。したがって、本実施形態によれば、回路面積の増加およびコストアップを小さく抑えつつ、逆接続時に流れる電流を確実に遮断することができる。
 電位関係検出部7は、抵抗R1、R2により電源線L1、L2の電圧を分圧し、その分圧電圧に基づいて電源線L1、L2の電位関係を検出するような構成となっている。このようにすれば、簡単な回路構成で電位関係を検出することができるため、上述した回路面積の増加およびコストアップを小さく抑えるといった効果が一層高まることになる。
 電位固定部8は、電位関係検出部7により電源線L1、L2の電位関係が逆転した関係であることが検出されると、Nチャネル型MOSトランジスタであるトランジスタQ2のゲート電位を電源線L1の電位に固定する。このようにすれば、逆接続時、トランジスタQ2のゲート電圧を確実にOFFレベル(0V)にしてトランジスタQ2をオフ駆動することができる。
   (第2実施形態)
 以下、第2実施形態について図5を参照して説明する。
 図5に示すように、本実施形態の駆動装置21は、第1実施形態の駆動装置1に対し、逆接保護制御部6に代えて逆接保護制御部22を備えている点が異なる。逆接保護制御部22は、逆接保護制御部6に対し、電位固定部の構成が異なっている。この場合、電位固定部23は、抵抗R21~R24およびコンパレータCP21を備えている。
 トランジスタQ12のドレインと端子P3の間には、抵抗R21、R22の直列回路と、抵抗R23、R24の直列回路とがそれぞれ接続されている。抵抗R21、R22の相互接続ノードN21はコンパレータCP21の反転入力端子に接続され、抵抗R23、R24の相互接続ノードN22はコンパレータCP21の非反転入力端子に接続されている。
 コンパレータCP21の出力端子は、端子P5に接続されている。コンパレータCP21は、動作用電源の供給を受けるための電源端子P21およびグランド端子P22を備えている。電源端子P21は端子P3に接続され、グランド端子P22はトランジスタQ12のドレインに接続されている。
 このような構成により、コンパレータCP21は、トランジスタQ11、Q12がオンのとき、且つ電源線L1、L2の電位関係が逆転した関係となっているとき、動作用電源の供給を受けて動作可能な動作状態となる。つまり、コンパレータCP21は、逆接続が生じている逆接続時、電位関係検出部7により電源線L1、L2の電位関係が逆転した関係であることが検出されてトランジスタQ11、Q12がオンすると、動作状態になる。
 また、コンパレータCP21は、トランジスタQ11、Q12がオフのとき、動作用電源の供給が停止されて動作不能な非動作状態となる。つまり、コンパレータCP21は、逆接続が生じていない正常時、電位関係検出部7により電源線L1、L2の電位関係が正常の関係であることが検出されてトランジスタQ11、Q12がオフすると、非動作状態になる。
 抵抗R21~R24の各抵抗値は、逆接続時、相互接続ノードN21の電圧が相互接続ノードN22の電圧よりも高くなるような値に設定されている。そのため、逆接続時、コンパレータCP21は、動作状態になるとともに、その出力信号の電圧レベルは0Vとなる。
 次に、上記構成の作用について説明する。
  [1]正常時の動作
 この場合、制御部4、駆動部5および負荷駆動部10は、第1実施形態と同様、いずれも通常通りの動作状態となる。また、この場合、ノードN7の電圧がほぼ0Vとなり、トランジスタQ11、Q12がオフされる。これにより、コンパレータCP21は、非動作状態となる。トランジスタQ13のソース電圧は、電源線L2の電圧である0Vとなる。このように、正常時、コンパレータCP21が非動作状態であるため、逆接保護制御部22によって、駆動部5によるトランジスタQ2のオン駆動が妨げられることはない。
  [2]逆接続時の動作
 この場合、制御部4、駆動部5および負荷駆動部10は、第1実施形態と同様、いずれも通常通りに動作することができない。また、この場合、ノードN7の電圧がほぼ12Vとなり、トランジスタQ11、Q12がオンされる。これにより、コンパレータCP21は、動作状態となり、その出力信号の電圧レベルが0Vとなる。そのため、トランジスタQ2のゲート電圧がOFFレベル(0V)となり、トランジスタQ2がオフ駆動される。このように、逆接続時、逆接保護制御部22は、駆動部5によるトランジスタQ2の駆動に関係なく、トランジスタQ2を強制的にオフ駆動する。そのため、電源線L2から電源線L1へと向かう電流経路が遮断され、過大な電流が流れることが防止される。
 以上説明したように、本実施形態の逆接保護制御部22は、第1実施形態の逆接保護制御部6と同様、逆接続時、駆動部5による駆動に関係なくトランジスタQ2を強制的にオフ駆動して電源供給経路に流れる電流を遮断する保護動作を実行する。したがって、本実施形態によっても、逆接続時に流れる電流を確実に遮断することができるため、第1実施形態と同様の効果が得られる。
   (第3実施形態)
 以下、第3実施形態について図6を参照して説明する。
 図6に示すように、本実施形態の駆動装置31は、直流電源2から負荷3へと至る電源供給経路に直列に介在するトランジスタQ1、Q31の駆動を制御する。トランジスタQ31は、Pチャネル型MOSトランジスタであり、ドレイン・ソース間にドレイン側をアノードとして接続された寄生ダイオードを備えている。
 トランジスタQ1のドレインは、電源線L1に接続され、そのソースはトランジスタQ31のドレインに接続されている。トランジスタQ31のソースは、負荷3を介して電源線L2に接続されている。このように、トランジスタQ1、Q31は、互いの寄生ダイオードが逆向きとなるように接続されている。本実施形態では、トランジスタQ31が保護用MOSトランジスタに相当する。
 駆動装置31は、第1実施形態の駆動装置1に対し、逆接保護制御部6に代えて逆接保護制御部32を備えている点が異なる。逆接保護制御部32は、逆接保護制御部6に対し、電位固定部の構成が異なっている。この場合、電位固定部33は、抵抗R31、R32、トランジスタQ32およびダイオードD31を備えている。
 トランジスタQ12のドレインは、抵抗R31およびR32の直列回路を介して端子P3に接続されている。トランジスタQ32は、Pチャネル型MOSトランジスタであり、ドレイン・ソース間にドレイン側をアノードとして接続された寄生ダイオードを備えている。トランジスタQ31のゲートは、抵抗R31およびR32の相互接続ノードN31に接続されている。トランジスタQ32のドレインは、ダイオードD31を順方向に介して端子P5に接続されている。トランジスタQ32のソースは、端子P3に接続されている。
 抵抗R31およびR34の各抵抗値は、逆接続時、トランジスタQ32のソース・ゲート間電圧が、トランジスタQ31をオン駆動するための閾値電圧以上の電圧になるような値に設定されている。本実施形態では、トランジスタQ32は、トランジスタQ2のゲートと電源線L1との間を開閉するスイッチに相当する。また、抵抗R31およびR32は、電位関係検出部7により電位関係が正常の関係であることが検出されるとトランジスタQ32をオフし、上記電位関係が逆転した関係であることが検出されるとトランジスタQ32をオンするスイッチ制御部34に相当する。
 次に、上記構成の作用について説明する。
  [1]正常時の動作
 この場合、制御部4、駆動部5および負荷駆動部10は、第1実施形態と同様、いずれも通常通りの動作状態となる。また、この場合、ノードN7の電圧がほぼ0Vとなり、トランジスタQ11、Q12がオフされる。トランジスタQ11、Q12のオフに伴い、トランジスタQ32のソース電圧およびゲート電圧は、いずれも電源線L2の電圧である0Vとなる。そのため、トランジスタQ32がオフされる。このように、正常時、トランジスタQ32がオフされているため、逆接保護制御部32によって、駆動部5によるトランジスタQ31のオン駆動が妨げられることはない。
  [2]逆接続時の動作
 この場合、制御部4、駆動部5および負荷駆動部10は、第1実施形態と同様、いずれも通常通りに動作することができない。また、この場合、ノードN7の電圧がほぼ12Vとなり、トランジスタQ11、Q12がオンされる。トランジスタQ11、Q12のオンに伴い、「端子P32→抵抗R32→抵抗R31→トランジスタQ12→トランジスタQ11(の寄生ダイオード)」という経路で電流が流れる。なお、この際に流れる電流は、抵抗R31、R32により制限されて比較的小さいものとなる。
 上記電流が流れることにより、トランジスタQ32のソース・ゲート間電圧が閾値電圧以上の電圧となり、トランジスタQ32がオンされる。これにより、トランジスタQ31のゲート電圧は、電源線L2の電圧である12VよりもダイオードD31の順方向電圧だけ低い電圧となる。そのため、トランジスタQ31のゲート電圧がOFFレベルとなり、トランジスタQ31がオフ駆動される。このように、逆接続時、逆接保護制御部32は、駆動部5によるトランジスタQ31の駆動に関係なく、トランジスタQ31を強制的にオフ駆動する。そのため、電源線L2から電源線L1へと向かう電流経路が遮断され、過大な電流が流れることが防止される。
 以上説明したように、本実施形態の逆接保護制御部32は、第1実施形態の逆接保護制御部6と同様、逆接続時、駆動部5による駆動に関係なくトランジスタQ31を強制的にオフ駆動して電源供給経路に流れる電流を遮断する保護動作を実行する。したがって、本実施形態によっても、逆接続時に流れる電流を確実に遮断することができるため、第1実施形態と同様の効果が得られる。
 また、逆接保護制御部32の電位固定部33は、ダイオードD31を備えている。ダイオードD31を設ける理由は次の通りである。すなわち、ダイオードD31を設けることなく、トランジスタQ32のドレインを端子P5に直接接続した場合、端子P5つまりトランジスタQ31のゲートからトランジスタQ32の寄生ダイオードを介して電源線L2へと至る電流経路が形成されてしまう。そうすると、正常時、逆接保護制御部32によって、駆動部5によるトランジスタQ31のオン駆動が妨げられるおそれがある。これに対し、本実施形態のようにトランジスタQ32のドレインと端子P5の間にトランジスタQ32側をアノードとして接続したダイオードD31を設ければ、正常時、逆接保護制御部32によって、駆動部5によるトランジスタQ31のオン駆動が妨げられることはない。
 電位固定部33は、電位関係検出部7により電源線L1、L2の電位関係が逆転した関係であることが検出されると、Pチャネル型MOSトランジスタであるトランジスタQ31のゲート電位を電源線L2の電位に固定する。このようにすれば、逆接続時、トランジスタQ31のゲート電圧を確実にOFFレベル(約12V)にしてトランジスタQ31をオフ駆動することができる。
   (その他の実施形態)
 なお、本開示は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
 逆接保護制御部の具体的な構成は、上記各実施形態で例示した構成に限らずともよく、電源線L1、L2の電位関係が正常の関係とは逆転した関係になると、駆動部5による駆動に関係なくトランジスタQ2を強制的にオフ駆動して直流電源2から負荷3へと至る電源供給経路に流れる電流を遮断する保護動作を実行することができる構成であればよい。
 負荷3としては、図2などに示した構成に限らずともよく、例えば、抵抗負荷、誘導性負荷などでもよいし、3相モータおよびその3相モータを駆動する駆動回路により構成されてもよい。
 本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

Claims (7)

  1.  直流電源(2)から負荷(3)へと至る電源供給経路に直列に介在するものであり且つ互いの寄生ダイオードが逆向きとなるように接続された開閉用MOSトランジスタ(Q1)および保護用MOSトランジスタ(Q2、Q31)の駆動を制御する駆動装置(1、21、31)であって、
     前記直流電源の高電位側端子に接続される高電位側電源線(L1)および前記直流電源の低電位側端子に接続される低電位側電源線(L2)を介して前記直流電源から電源供給を受けて動作するものであり、前記開閉用MOSトランジスタおよび前記保護用MOSトランジスタを駆動する駆動部(5)と、
     前記高電位側電源線および前記低電位側電源線の電位関係が正常の関係とは逆転した関係になると、前記駆動部による駆動に関係なく前記保護用MOSトランジスタを強制的にオフ駆動して前記電源供給経路に流れる電流を遮断する保護動作を実行する逆接保護制御部(6、22、32)と、
     を備える駆動装置。
  2.  前記逆接保護制御部は、
     前記高電位側電源線および前記低電位側電源線の間の電圧を分圧し、その分圧電圧に基づいて前記高電位側電源線および前記低電位側電源線の電位関係を検出する電位関係検出部(7)を備え、
     前記電位関係検出部の検出結果に基づいて前記保護動作を実行する請求項1に記載の駆動装置。
  3.  前記保護用MOSトランジスタ(Q2)は、Nチャネル型であり、
     前記逆接保護制御部は、
     前記電位関係検出部により前記電位関係が逆転した関係であることが検出されると、前記保護用MOSトランジスタのゲート電位を前記高電位側電源線の電位に固定する電位固定部(8、23)を備える請求項2に記載の駆動装置。
  4.  前記保護用MOSトランジスタ(Q31)は、Pチャネル型であり、
     前記逆接保護制御部は、
     前記電位関係検出部により前記電位関係が逆転した関係であることが検出されると、前記保護用MOSトランジスタのゲート電位を前記低電位側電源線の電位に固定する電位固定部(33)を備える請求項2に記載の駆動装置。
  5.  前記電位固定部(8)は、
     前記保護用MOSトランジスタのゲートと前記高電位側電源線との間を開閉するスイッチ(Q13)と、
     前記電位関係検出部により前記電位関係が正常の関係であることが検出されると前記スイッチをオフし、前記電位関係が逆転した関係であることが検出されると前記スイッチをオンするスイッチ制御部(12)と、
     を備える請求項3に記載の駆動装置。
  6.  前記電位固定部は、
     前記保護用MOSトランジスタのゲートと前記低電位側電源線との間を開閉するスイッチ(Q32)と、
     前記電位関係検出部により前記電位関係が正常の関係であることが検出されると前記スイッチをオフし、前記電位関係が逆転した関係であることが検出されると前記スイッチをオンするスイッチ制御部(34)と、
     を備える請求項4に記載の駆動装置。
  7.  前記電位固定部(23)は、
     前記電位関係検出部により前記電位関係が正常の関係であることが検出された場合には非動作状態になるとともに、前記電位関係検出部により前記電位関係が逆転した関係であることが検出された場合には動作状態になるコンパレータ(CP21)を備える請求項3または4に記載の駆動装置。
PCT/JP2017/033281 2016-12-01 2017-09-14 駆動装置 WO2018100844A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201780074087.9A CN110024291A (zh) 2016-12-01 2017-09-14 驱动装置
US16/424,646 US20190296729A1 (en) 2016-12-01 2019-05-29 Drive device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-234094 2016-12-01
JP2016234094A JP6711251B2 (ja) 2016-12-01 2016-12-01 駆動装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/424,646 Continuation US20190296729A1 (en) 2016-12-01 2019-05-29 Drive device

Publications (1)

Publication Number Publication Date
WO2018100844A1 true WO2018100844A1 (ja) 2018-06-07

Family

ID=62242656

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/033281 WO2018100844A1 (ja) 2016-12-01 2017-09-14 駆動装置

Country Status (4)

Country Link
US (1) US20190296729A1 (ja)
JP (1) JP6711251B2 (ja)
CN (1) CN110024291A (ja)
WO (1) WO2018100844A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3944499A1 (en) * 2020-07-23 2022-01-26 HIDRIA d.o.o. Pre-heater relay

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019532A (ja) * 2003-06-24 2005-01-20 Nec Electronics Corp 車両用電源制御装置及び制御チップ
JP2008276727A (ja) * 2007-04-03 2008-11-13 Denso Corp 負荷駆動装置
JP2010081536A (ja) * 2008-09-29 2010-04-08 Sanken Electric Co Ltd 電気回路のスイッチング装置
JP2011101187A (ja) * 2009-11-05 2011-05-19 Renesas Electronics Corp 負荷駆動装置
JP2014050032A (ja) * 2012-09-03 2014-03-17 Denso Corp 半導体装置
JP2014072596A (ja) * 2012-09-28 2014-04-21 Auto Network Gijutsu Kenkyusho:Kk 電力供給制御装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57190414A (en) * 1981-05-18 1982-11-24 Hitachi Ltd Comparator
JP5246407B2 (ja) * 2008-11-04 2013-07-24 株式会社ジェイテクト モータ駆動回路及び電動パワーステアリング装置
JP2014030317A (ja) * 2012-07-31 2014-02-13 Furuno Electric Co Ltd 逆接続保護回路、及びこれを備えた電子機器
US9054517B1 (en) * 2013-03-14 2015-06-09 S3C, Inc. Smart diagnosis and protection circuits for ASIC wiring fault conditions
JP2015165745A (ja) * 2014-03-03 2015-09-17 オムロンオートモーティブエレクトロニクス株式会社 電源供給回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019532A (ja) * 2003-06-24 2005-01-20 Nec Electronics Corp 車両用電源制御装置及び制御チップ
JP2008276727A (ja) * 2007-04-03 2008-11-13 Denso Corp 負荷駆動装置
JP2010081536A (ja) * 2008-09-29 2010-04-08 Sanken Electric Co Ltd 電気回路のスイッチング装置
JP2011101187A (ja) * 2009-11-05 2011-05-19 Renesas Electronics Corp 負荷駆動装置
JP2014050032A (ja) * 2012-09-03 2014-03-17 Denso Corp 半導体装置
JP2014072596A (ja) * 2012-09-28 2014-04-21 Auto Network Gijutsu Kenkyusho:Kk 電力供給制御装置

Also Published As

Publication number Publication date
CN110024291A (zh) 2019-07-16
US20190296729A1 (en) 2019-09-26
JP6711251B2 (ja) 2020-06-17
JP2018093332A (ja) 2018-06-14

Similar Documents

Publication Publication Date Title
EP2071726B1 (en) Load driving device
JP5220240B2 (ja) カップリング回路、このカップリング回路を含むドライバ回路、およびこのカップリング回路の制御方法
JP2008258939A (ja) 多チャンネル半導体集積回路
US10411638B2 (en) Semiconductor integrated circuit
JP7095388B2 (ja) トーテムポール回路用駆動装置
JP6065554B2 (ja) 比較器
US7705631B2 (en) Level shifter circuit
KR100285979B1 (ko) 전압레벨 변환회로
JP6632851B2 (ja) 入力回路
JP2012251830A (ja) 半導体装置、ecu、ecuを備えた自動車
WO2018100844A1 (ja) 駆動装置
WO2011155006A1 (ja) 電源逆接続保護回路
US7724047B2 (en) Semiconductor integrated circuit driving external FET and power supply incorporating the same
JP2015165745A (ja) 電源供給回路
JP2009159121A (ja) 電子回路装置、回路システム、集積回路装置および電子機器
US8593205B2 (en) Output buffer circuit and input/output buffer circuit
JP6657649B2 (ja) 電圧検出回路
US20210067156A1 (en) Gate driver circuitry
JP6648745B2 (ja) チャージポンプ回路
JP7234868B2 (ja) 半導体素子駆動回路
WO2018216338A1 (ja) ドライバ回路
JP2012130136A (ja) 集積回路
JP2020123893A (ja) 負荷駆動装置
JP6314823B2 (ja) 開閉用スイッチング素子の駆動回路及び開閉用スイッチング素子の駆動装置
JP7131700B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17877217

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17877217

Country of ref document: EP

Kind code of ref document: A1