WO2018062252A1 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
WO2018062252A1
WO2018062252A1 PCT/JP2017/034908 JP2017034908W WO2018062252A1 WO 2018062252 A1 WO2018062252 A1 WO 2018062252A1 JP 2017034908 W JP2017034908 W JP 2017034908W WO 2018062252 A1 WO2018062252 A1 WO 2018062252A1
Authority
WO
WIPO (PCT)
Prior art keywords
rod
layer
semiconductor
light emitting
ridge line
Prior art date
Application number
PCT/JP2017/034908
Other languages
English (en)
French (fr)
Inventor
敦生 道上
Original Assignee
日亜化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日亜化学工業株式会社 filed Critical 日亜化学工業株式会社
Priority to KR1020197008325A priority Critical patent/KR102172865B1/ko
Priority to CN201780060374.4A priority patent/CN109791963B/zh
Priority to EP17856201.3A priority patent/EP3522240B1/en
Priority to US16/337,851 priority patent/US10879422B2/en
Priority to JP2018542630A priority patent/JP6662464B2/ja
Publication of WO2018062252A1 publication Critical patent/WO2018062252A1/ja
Priority to US17/027,505 priority patent/US11482642B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • This disclosure relates to a light emitting element.
  • rod-shaped light emitting devices including rod-shaped structures have attracted attention (for example, Patent Documents 1 to 3).
  • the rod-shaped light emitting element one or more semiconductor rods made of a first conductivity type semiconductor (for example, n-type semiconductor), an active layer that covers the surface of the rod, and a second conductivity type semiconductor layer (for example, a p-type semiconductor) that covers the active layer. Layer). Since the entire surface of the semiconductor rod can be a light emitting surface, the rod-shaped light emitting element has an advantage that the light emitting area per unit volume can be widened as compared with the conventional light emitting element.
  • a first conductivity type semiconductor for example, n-type semiconductor
  • an active layer that covers the surface of the rod
  • a second conductivity type semiconductor layer for example, a p-type semiconductor
  • JP 2013-004661 A Japanese Patent Laid-Open No. 2015-142020 JP2015-508941A
  • a typical rod-shaped light emitting element has one or more cylindrical or polygonal rod-shaped structures having a thickness of 20 nm to 3 ⁇ m and a length of 100 nm to 100 ⁇ m. It cannot be said that the light emitting element having such a rod-shaped structure has sufficiently high luminous efficiency.
  • an object of the present disclosure is to provide a rod-shaped light emitting element capable of improving the light emission efficiency.
  • the light emitting device is A first conductivity type semiconductor rod having a plurality of side surfaces arranged to form side surfaces of a polygonal column; An active layer made of a semiconductor covering the side surface of the first conductivity type semiconductor rod; A second conductivity type semiconductor layer covering the active layer,
  • the active layer includes a plurality of well layers respectively disposed on at least two adjacent sides of the plurality of side surfaces, The adjacent well layers among the plurality of well layers are separated along a ridge line where the adjacent side surfaces are in contact with each other,
  • the active layer is made of a semiconductor, and further includes a ridge line portion arranged on the ridge line and connecting the adjacent well layers, The band gap of the ridge line portion is wider than the band gap of each of the plurality of well layers.
  • the light emission efficiency of the rod-shaped light emitting device can be increased.
  • FIG. 1 is a schematic top view of a light emitting device according to an embodiment of the present disclosure.
  • FIG. 2 is a schematic sectional view taken along line AA in FIG.
  • FIG. 3A is a partially enlarged view of a cross-sectional view of the rod-shaped light emitting unit shown in FIG. 2
  • FIG. 3B is a partially enlarged view of a modification of the rod-shaped light emitting unit.
  • FIG. 4 is a schematic sectional view taken along line BB in FIG.
  • FIG. 5 is a schematic cross-sectional view showing a modification of the rod-like light emitting unit.
  • 6A (a) to 6 (d) are cross-sectional views for describing a method for manufacturing a light emitting device according to the present disclosure.
  • FIG. 6B (e) to 6 (f) are cross-sectional views for describing a method for manufacturing a light emitting device according to the present disclosure.
  • 6C (g) to 6 (h) are cross-sectional views for describing a method for manufacturing a light emitting device according to the present disclosure.
  • FIG. 7 is a TEM image of a cross section of the rod-shaped light emitting part manufactured in the experimental example.
  • FIG. 8 is a TEM image of a cross section of the rod-shaped light emitting part manufactured in the experimental example.
  • the light emitting device of the present disclosure includes a first conductivity type semiconductor rod, an active layer that covers a side surface of the semiconductor rod, and a second conductivity type semiconductor layer that covers the active layer.
  • the semiconductor rod has a plurality of side surfaces arranged to form side surfaces of a polygonal column.
  • the active layer made of a semiconductor includes a plurality of well layers provided on the side surface of the semiconductor rod and a ridge line portion provided on the ridge line of the semiconductor rod. Adjacent well layers are separated by a ridge line portion, and the band gap of the ridge line portion is wider than the band gap of the well layer. Therefore, carrier movement hardly occurs between adjacent well layers, and the carrier confinement effect in the well layers is improved. Thereby, the luminous efficiency of the light emitting element can be increased.
  • FIG. 1 is a schematic top view of a light-emitting element 1 according to an embodiment of the present disclosure
  • FIG. 2 is a schematic cross-sectional view of the light-emitting element 1 along the line AA in FIG.
  • the light emitting device 1 includes a growth substrate 50, a buffer layer 45, an underlayer 40, insulating films 90 and 91, a rod-shaped light emitting portion 5 (hereinafter “rod-shaped light emitting portion”). 5 ”), and electrodes 70, 71, 80, 81, 82.
  • the rod-shaped light emitting portion 5 has a column shape, and in the example of FIG.
  • the light emitting element 1 includes at least one rod-shaped light emitting portion 5.
  • the light-emitting element 1 in FIG. 1 includes 21 light-emitting elements (3 ⁇ 7).
  • FIG. 3A is a partially enlarged view of the cross-sectional view of the rod-like light emitting unit 5 shown in FIG.
  • each rod-shaped light-emitting portion 5 includes a first conductivity type semiconductor rod (semiconductor rod 10), an active layer 20, and a second conductivity type semiconductor layer (semiconductor layer 30). .
  • Part or all of the side surface 10 c of the semiconductor rod 10 is covered with the active layer 20. That is, some of the side surfaces 10c or all of the side surfaces 10c of the plurality of side surfaces 10c are covered with the active layer 20, and some of the regions or all of the side surfaces 10c covered with the active layer 20 are covered. These regions are covered with the active layer 20. In the present embodiment, at least two or more adjacent sides 10c (e.g., side 10c 1 and the side surface 10c 2 in FIG. 4) must be covered with the active layer 20 to be continuous. Therefore, “a part of the side surfaces 10c among the plurality of side surfaces 10c” includes at least two or more adjacent side surfaces 10c.
  • the case where only a part of the region on one side surface 10c is covered with the active layer 20 indicates, for example, the state shown in FIG. That is, as shown in FIG. 3A, the side surface 10 c (for example, one side surface 10 c 1 ) of the semiconductor rod 10 is partly covered with the insulating film 90 and exposed from the insulating film 90. Only the region that has been covered may be covered with the active layer 20. Specifically, when the total area of the region exposed from the insulating film 90 is 100%, a range of about 70 to 100% from the upper surface 10a side is covered with the active layer 20, and 30 to 0 from the lower surface 10b side. % Range can be a shape not covered with the active layer 20.
  • a range of about 70 to 100% is defined when the total area of the region exposed from the insulating film 90 is 100%, and is a range of about 70 to 100% with respect to all the side surfaces 10c. Not that. For example, it is assumed that 10% of the area of the side surface 10 c is covered with the insulating film 90 and 90% of the area of the side surface 10 c is exposed from the insulating film 90. In this case, the “range of about 70 to 100%” means about 63% (90% ⁇ 70%) to 90% (90% ⁇ 100%) of the area of the side surface 10c. In the present disclosure, in the manufacturing method described later, when the insulating film 90 is used when forming the semiconductor rod 10, such a form can be obtained.
  • the active layer 20 functioning as the light emitting layer. That is, in the first sense, it is preferable that the active layer 20 is disposed on all the side surfaces 10c. In the second meaning, it is preferable that 100% of the region exposed from the insulating film 90 in the side surface 10 c is covered with the active layer 20. More preferably, both of these should be satisfied. Moreover, it is preferable that the thickness of the active layer 20 is substantially the same in all the side surfaces of the rod-shaped light emitting portion 5. Similarly, it is preferable that the thickness of the semiconductor layer 30 is substantially the same on all side surfaces of the rod-shaped light emitting unit 5. As a result, the same level of light emission can be obtained from all the side surfaces of the rod-shaped light emitting unit 5.
  • the upper surface 10 a of the semiconductor rod 10 may be covered with the active layer 20.
  • the lower surface 10 b of the semiconductor rod 10 is not covered with the active layer 20 and is used as an energization path to the semiconductor rod 10.
  • the active layer 20 is covered with a semiconductor layer 30.
  • the active layer 20 is formed on the side surface 10c and the upper surface 10a of the semiconductor rod 10, and the semiconductor layer 30 is provided so as to cover the side surface 20c and the upper surface 20a of the active layer 20. .
  • FIG. 4 is a schematic cross-sectional view of the rod-shaped light-emitting portion 5 along the line BB in FIG.
  • the semiconductor rod 10 has a hexagonal shape, with six sides corresponding to the side surface 10c (side surfaces 10c 1 to 10c 6 ) of the semiconductor rod 10 and six vertices corresponding to the ridgeline 10r (10r 1 to 10r 6 ) of the semiconductor rod 10. To do.
  • the ridge line 10 r is formed by the adjacent side surface 10 c and extends in the longitudinal direction (z direction) of the semiconductor rod 10. For example, from the side surface 10c 1 and the side surface 10c 2 Prefecture, ridge 10r 1 is formed.
  • the active layer 20 continuously surrounds the entire hexagonal outer periphery of the semiconductor rod 10.
  • the active layer 20 includes a well layer 21 and a ridge line portion 22.
  • the well layer 21 is disposed on the side surface 10 c of the semiconductor rod 10.
  • the two well layers 21 that respectively cover the two adjacent side surfaces 10 c are separated at the position of the ridge line 10 r of the semiconductor rod 10. That is, the well layer 21 is discontinuous in the outer circumferential direction of the semiconductor rod 10.
  • a ridge line portion 22 is provided between two adjacent well layers 21, that is, at the position of the ridge line 10 r of the semiconductor rod 10. By connecting two adjacent well layers 21 by this ridge line portion 22, an active layer 20 that is continuous in the outer peripheral direction of the semiconductor rod 10 is formed.
  • the ridge line 10r extends in the longitudinal direction (z direction) of the semiconductor rod 10
  • the ridge line portion 22 of the active layer 20 also extends in the longitudinal direction (z direction) of the semiconductor rod 10 along the ridge line 10r. It is growing.
  • the band gap of the ridge line portion 22 is wider than the band gap of the well layer 21. That is, the ridge part 22 exhibits the same function as the barrier layer of the quantum well structure. Thereby, the luminous efficiency of the rod-shaped light emission part 5 can be improved for the following reasons.
  • a voltage is applied to the light emitting element 1.
  • carriers are injected into the active layer 20 and light emission occurs.
  • the frequency of light emission recombination in the well layer 21 can be increased, and the light emission efficiency can be improved.
  • the distance between the ridge portions 22 is sufficiently small, such as about several tens of nanometers, for example, the quantum effect can be obtained, so that carriers can be confined more efficiently in the well layer 21.
  • Both the well layer 21 and the ridge line portion 22 can be formed of a nitride semiconductor.
  • the well layer 21 is formed from InGaN
  • the ridge line portion 22 is formed from GaN or InGaN having a smaller In composition ratio than the well layer 21.
  • the band gap between the well layer 21 and the ridge line portion 22 can be controlled by the In content (In composition ratio) contained in the nitride semiconductor.
  • the band gap is narrowed when the In composition ratio is high, and the band gap is widened when the In composition ratio is low. Therefore, the band gap of the ridge line portion 22 can be made wider than the band gap of the well layer 21 by making the In composition ratio of the well layer 21 higher than the In composition ratio of the ridge line portion 22.
  • the crystal distortion of the nitride semiconductor crystal forming the well layer 21 increases and the crystallinity deteriorates, so that the light emission efficiency may be reduced.
  • the volume of the well layer 21 is increased, crystal distortion becomes significant.
  • the well layer 21 is divided by the ridge line portion 22 to have a small volume, the strain of each well layer 21 is difficult to be manifested.
  • the ridge portion 22 is formed of a nitride semiconductor having a small In composition ratio or not containing In, there is little crystal distortion and acts to alleviate the crystal distortion in the well layer 21.
  • the crystal distortion of the well layer 21 can be reduced and the crystallinity of the well layer 21 can be improved by reducing the volume by dividing the ridge line portion 22. Since the crystallinity of the well layer 21 is improved, the light emitting device 1 can be made highly efficient. Further, since the crystallinity of the well layer 21 is improved by having the ridge line portion 22, it is possible to increase the In composition ratio of the well layer 21 as compared with the case where the ridge line portion 22 does not exist. When the In composition ratio of the well layer 21 is increased, the light emission shifts to a long wavelength, so that the light emitting element 1 capable of emitting light with a longer wavelength than conventional can be formed.
  • the nitride-based semiconductor light-emitting element by controlling the In composition ratio of the well layer 21, it is possible to form a light-emitting element having a light emission wavelength in a wide range from red to ultraviolet.
  • the thickness of the said layer exists in the tendency which becomes the maximum at a ridgeline. For example, as shown in FIG. 4, the film thickness 22t of the ridge line portion 22 in the ridge line 10r is thicker than the film thickness 21t of the well layer 21 in the side surface 10c.
  • the thickness of the well layer 21 is thicker than the other parts in the ridge line 10r. Since the well layer 21 is likely to deteriorate in crystallinity as the film thickness increases, the crystallinity of the well layer 21 in the ridge line 10r may deteriorate if the well layer 21 is provided on the ridge line 10r. By providing the ridge line portion 22, it is possible to avoid such a thickening of the well layer 21 in the ridge line 10r.
  • the well layer 21 and the ridge line portion 22 are both formed of a nitride semiconductor containing In, and the ridge line portion 22
  • the In composition ratio may be lower than the In composition ratio of the well layer 21.
  • the well layer 21 is formed from a nitride semiconductor containing In
  • the ridge line portion 22 is formed from a nitride semiconductor containing no In.
  • the well layer 21 can be formed from InGaN
  • the ridge line portion 22 can be formed from GaN.
  • the band gap of the ridge line portion 22 can be made wider than the band gap of the well layer 21.
  • the ridge line portions 22 are preferably provided at the positions of all the ridge lines 10r as well. Thereby, the effect by having provided the ridgeline part 22 in the well layer 21 of all the side surfaces 10c can be acquired.
  • the active layer 20 includes a barrier layer (n-side barrier layer) disposed between the well layer 21 and the semiconductor rod 10, and a barrier layer (p-side) disposed between the well layer 21 and the semiconductor layer 30. A barrier layer). Thereby, the well layer 21 can be sandwiched between the n-side barrier layer and the p-side barrier layer.
  • the active layer 20 may have a multiple quantum well structure (MQW).
  • the active layer 20 shown in FIG. 5 can include a plurality of well layers 21 stacked in the thickness direction of the active layer 20.
  • the barrier layer 25 is interposed between the adjacent well layers 21.
  • the well layers 21 and the barrier layers 25 are alternately arranged in a direction N (matching the thickness direction of the active layer 20) perpendicular to the side surface 10 c 1. Laminate to. Since the well layer 21 is surrounded by the barrier layer 25 having a wide band gap and the ridge line portion 22 having a wide band gap, carriers can be efficiently confined in the well layer 21.
  • the aspect ratio of the rod-shaped light emitting unit 5 is, for example, 2 or more, and can be 5 or more. Moreover, if the aspect ratio is, for example, 20 or less, the rod-shaped light emitting portion 5 can be easily manufactured stably.
  • the aspect ratio of the rod-shaped light-emitting portion 5 should be selected in consideration of the density of the rod-shaped light-emitting portion 5 so that the light-emitting area is larger than that of a conventional light-emitting element having a flat active layer. Is preferred.
  • “thickness” is the diameter of a circumscribed circle of a polygon when the cross-sectional shape is a polygon.
  • the first conductivity type semiconductor forming the semiconductor rod 10 and the second conductivity type semiconductor forming the semiconductor layer 30 are semiconductors of different conductivity types.
  • the semiconductor rod 10 is preferably formed from a first conductivity type nitride semiconductor
  • the semiconductor layer 30 having the second conductivity type is preferably formed from a second conductivity type nitride semiconductor.
  • the semiconductor rod 10 is formed from an n-type semiconductor (for example, an n-type nitride semiconductor)
  • the semiconductor layer 30 is formed from a p-type semiconductor (for example, a p-type nitride semiconductor).
  • the semiconductor layer 30 is formed from an n-type semiconductor (for example, an n-type nitride semiconductor).
  • the semiconductor rod 10 can be formed from a wurtzite crystal.
  • the wurtzite crystal is a hexagonal crystal, which suppresses the growth in the lateral direction (m-axis direction) so that it has a hexagonal shape when viewed from above, and grows the crystal in the vertical direction to increase the aspect ratio of the rod.
  • the side surface 10c (see FIGS. 3A and 4) of the semiconductor rod 10 corresponds to the M plane of the crystal.
  • the side surface 10c of the semiconductor rod 10 is the M-plane of the wurtzite crystal, and the side surface 10c is arranged so as to have a hexagonal shape when viewed from above.
  • “viewed from the top” means observing from the z direction as shown in FIGS. 1 and 4.
  • the semiconductor rod 10 can be formed from a GaN crystal. At this time, it is preferable that the semiconductor rod 10 has the [000-1] direction of the GaN crystal in the upward direction from the underlayer 40 (z direction in FIG. 3A).
  • FIG. 3B is a modification of the rod-shaped light emitting unit.
  • the rod-shaped light emitting portion 6 in FIG. 3B has an inclined surface (facet 16d) between the upper surface 6a and the side surface 6c.
  • the rod-shaped light emitting portion 6 includes a semiconductor rod 16 having a facet 16d, an active layer 26 that covers the outer surface of the semiconductor rod 16, and a semiconductor layer 36 that covers the outer surface of the active layer 26.
  • the semiconductor rod 10 has a ridge line 10e where the side surface 10c and the upper surface 10a contact each other.
  • the portion covering the ridge line 10 e may be the well layer 21. That is, the active layer 20 may include a continuous well layer 21 from the side surface 10 c to the upper surface 10 a of the semiconductor rod 10.
  • the semiconductor rod 16 has a ridge line 16e where the side surface 16c and the facet 16d are in contact, and a ridge line 16f where the facet 16d and the upper surface 16a are in contact.
  • the portion covering these ridge lines 16 e and 16 f may be the well layer 21. That is, the active layer 26 may include the well layer 21 that continues from the side surface 16c of the semiconductor rod 16 to the upper surface 16a through the facet 16d.
  • the angle formed by the facet 16d and the side surface 16c is preferably about 152 degrees.
  • Such facet 16d is considered to be the (10-11) plane of the GaN-based crystal.
  • a negative index is expressed by adding a bar on the number, but in this specification, “ ⁇ ” is added before the number to indicate a negative index.
  • the semiconductor rod 10 has such facets 16d, the well layer 21 having good crystallinity can be formed on the facets 16d and the ridges 16e.
  • the upper surface 16a may not be provided. That is, in the cross-sectional view shown in FIG. 3B, the upper end portion of the semiconductor rod 10 is trapezoidal, but it may be triangular.
  • a plurality of rod-shaped light emitting portions 5 are disposed on the upper surface 40 b of the base layer 40. More precisely, as shown in FIG. 3A, the semiconductor rod 10 of the rod-shaped light emitting unit 5 is disposed on the upper surface 40 b of the base layer 40. Thereby, it is possible to energize the semiconductor rod 10 through the underlayer 40.
  • a first translucent electrode 81 is formed on the surface of the semiconductor layer 30 of the rod-shaped light emitting unit 5, and a second translucent electrode 82 is further formed on the surface. By the first translucent electrode 81, the semiconductor layers 30 of the plurality of rod-shaped light emitting units 5 are connected in parallel.
  • the second translucent electrode 82 extends to the upper side of the base layer 40, and the second translucent electrode 82 and the base layer 40 are electrically insulated by an insulating film 91 disposed therebetween. Yes.
  • the light emitted from the rod-shaped light emitting unit 5 can be taken out of the light emitting element 1 through the first light transmitting electrode 81 and the second light transmitting electrode 82.
  • the well layer 21 included in the active layer 20 has a configuration in which the ridge line portion 22 having a larger band gap than the well layer 21 is connected.
  • the inventor of the present invention has found that the well layer 21 and the ridge line portion 22 can be formed simultaneously in one laminating process by adjusting the atmosphere, source gas, and formation temperature.
  • a buffer layer 45 and a base layer 40 are sequentially stacked on the growth substrate 50.
  • a reaction apparatus for forming the buffer layer 45 and the base layer 40 for example, an MOCVD apparatus can be used. Note that the formation of the buffer layer 45 and the base layer 40 may be omitted, and the semiconductor rod 10 may be formed directly on the growth surface of the growth substrate 50.
  • the growth substrate 50 a sapphire substrate, a SiC substrate, a nitride semiconductor substrate, or the like can be used as will be described later.
  • an example using a sapphire (Al 2 O 3 ) substrate will be described.
  • the (0001) plane is preferably the growth plane.
  • the “(0001) plane” includes a plane slightly inclined with respect to the (0001) plane. Specifically, it is more preferable to use a plane having an off angle of 0.5 ° or more and 2.0 ° or less with respect to the (0001) plane as the growth plane.
  • the growth substrate 50 Prior to forming the buffer layer 45 on the growth substrate 50, the growth substrate 50 is preferably pretreated. First, the growth substrate 50 is heated in the reaction apparatus, and the growth surface (upper surface 50a) is subjected to heat treatment (thermal cleaning). An example of the heating temperature is 900 to 1200 ° C., and an example of the heating time is about 2 to 15 minutes. By this heat treatment, a crystallographic step appears on the upper surface 50a of the growth substrate 50, which becomes a generation site of a crystal nucleus. Thereafter, NH 3 gas is introduced into the reaction apparatus to nitride the upper surface 50 a of the growth substrate 50. The nitriding treatment can be performed, for example, at a processing temperature of 900 to 1100 ° C. and a processing time of 1 to 30 minutes. By such nitriding treatment, the surface of the nitride semiconductor grown thereon can be set to the (000-1) plane.
  • heat treatment thermal cleaning
  • An example of the heating temperature is 900 to
  • a buffer layer 45 is grown on the upper surface 50a of the growth substrate 50 after the nitriding treatment.
  • the temperature of the growth substrate 50 is set to 550 ° C., for example, and a source gas is supplied to grow the buffer layer 45 made of GaN.
  • the thickness of the buffer layer 45 is about 20 nm, for example.
  • Amorphous GaN may be formed as the buffer layer 45, and then heat treatment may be performed.
  • the heat treatment temperature is preferably 1000 ° C. or more, the heat treatment time is about several minutes to 1 hour, and the atmosphere during the heat treatment is preferably nitrogen gas or a mixed gas containing one or both of hydrogen gas and NH 3 gas in addition to nitrogen gas.
  • a base layer 40 is formed on the buffer layer 45.
  • the underlayer 40 is, for example, a GaN layer. Further, it is preferable to add an n-type impurity to the base layer 40, and for example, a GaN layer to which Si is added is formed as the base layer 40.
  • An insulating film 90 is formed on the upper surface 40 a of the foundation layer 40.
  • the insulating film 90 is formed from an insulating member such as SiO 2 or SiN.
  • the insulating film 90 includes a plurality of through holes 90h penetrating in the thickness direction (z direction).
  • the upper surface 40a of the foundation layer 40 is exposed from the through hole 90h.
  • the through hole 90h can be formed by, for example, a photolithography technique.
  • the through-hole 90h can have a shape such as a circle, an ellipse, or a polygon in a top view (viewed from the z direction). In particular, the circular through hole 90h is preferable because it is easy to form.
  • the shortest distance between adjacent through holes 90h is substantially constant.
  • the semiconductor rods 10 grown from the through holes 90h can be arranged at substantially constant intervals.
  • the distance between the adjacent semiconductor rods 10 may affect the growth rate of the active layer 20 and the semiconductor layer 30.
  • the growth rate of the active layer 20 and the semiconductor layer 30 formed on the side surfaces 10c can be made substantially constant.
  • the through holes 90h are arranged in a regular triangular lattice shape when viewed from above.
  • the direction connecting the centers of the through-holes 90 h in a top view is the direction that is the m-axis direction of the GaN-based crystal constituting the semiconductor rod 10, that is, the a-axis direction of sapphire.
  • regular hexagonal semiconductor rods 10 made of GaN-based crystals are arranged in a regular triangular lattice shape with side surfaces 10 c of adjacent semiconductor rods 10 facing substantially parallel to each other. Can do. Therefore, the growth rate of the active layer 20 and the semiconductor layer 30 formed on each side surface 10c of each semiconductor rod 10 can be made substantially constant, and the thickness of each layer can be made the same.
  • the semiconductor rod 10 is formed on the upper surface 40a of the foundation layer 40 exposed from the through hole 90h.
  • the insulating film 90 functions as a mask, and the semiconductor rod 10 grown upward (z direction) from the through hole 90h can be formed.
  • the growth direction of the GaN-based crystal to be grown is the [000-1] direction. Therefore, the growth direction of the semiconductor rod 10 is also the GaN-based crystal. [000-1] direction. That is, the upward direction (z direction) from the underlayer 40 of the semiconductor rod 10 is the [000-1] direction of the GaN crystal.
  • the growth direction of the GaN-based semiconductor is set to the [000-1] direction, migration of the GaN-based semiconductor is suppressed and lateral growth is unlikely to occur. For this reason, the semiconductor rod 10 grows in the upward direction (z direction) while maintaining the thickness that has started to grow in the through hole 90h of the insulating film 90. As a result, the semiconductor rod 10 having a relatively uniform thickness is obtained.
  • the semiconductor rod 10 When the semiconductor rod 10 is formed from a wurtzite (hexagonal) GaN-based crystal, the semiconductor rod 10 tends to grow in a hexagonal column shape. Therefore, even if the through hole 90h of the insulating film 90 is circular, the semiconductor rod 10 is not a columnar shape but a hexagonal columnar shape. At this time, the side surface of the semiconductor rod 10 becomes the M plane of the GaN-based crystal. If the inner diameter of the through hole 90h is large, the thickness of the semiconductor rod 10 is increased accordingly. Therefore, the thickness of the semiconductor rod 10 can be controlled by the inner diameter of the through hole 90h.
  • the semiconductor rod 10 is grown by setting the temperature of the growth substrate 50 to 900 to 1100 ° C., for example, and supplying a source gas.
  • the semiconductor rod 10 is formed from, for example, a GaN crystal.
  • the source gas a mixed gas containing TMG or TEG as a gallium source and NH 3 as a nitrogen source can be used as in the case of the base layer 40.
  • an n-type impurity also to the semiconductor rod 10.
  • silane gas is added to the above-described raw material gas, and a GaN crystal to which Si is added is formed as the semiconductor rod 10.
  • the length (dimension in the z direction) of the semiconductor rod 10 can be controlled by the supply time of the source gas. When the supply time of the source gas is set to 20 to 60 minutes, for example, the semiconductor rod 10 having a length of about 5 to 15 ⁇ m can be formed.
  • the semiconductor rod 16 having facets as shown in FIG. 3B can be formed by appropriately adjusting the conditions for forming the semiconductor rod 10 (growth temperature, flow rate of source gas, inner diameter of the through hole 90h, etc.). it can.
  • the active layer 20 is formed on the outer surface of the semiconductor rod 10.
  • the active layer 20 is formed by setting the temperature of the growth substrate 50 to about 800 to 900 ° C. and supplying a source gas.
  • a source gas a mixed gas containing TMG or TEG as a gallium source, NH 3 as a nitrogen source, and TMI (trimethylindium) as an indium source can be used.
  • the ratio of the nitrogen element to the gallium element in the source gas is preferably set to 5.5 ⁇ 10 3 to 2.2 ⁇ 10 5 .
  • the ratio of the nitrogen element to the gallium element is within this range, the InGaN film for forming the well layer 21 (see FIGS. 4 and 5) of the active layer 20 can be satisfactorily formed.
  • the ratio is less than the above range, In generated from the indium source becomes difficult to combine with Ga and N, and is easily deposited as In metal.
  • the ratio exceeds the above range, In produced from the indium source is easily eliminated by H produced from NH 3 which is a nitrogen source, and InGaN is hardly formed.
  • the ratio of the nitrogen element to the gallium element is more preferably 2.2 ⁇ 10 4 to 2.2 ⁇ 10 5 , and particularly preferably 4.4 ⁇ 10 4 to 1.1 ⁇ 10 5 .
  • the mixed gas may contain H 2 gas or N 2 gas as a carrier gas.
  • N 2 gas it is preferable to use N 2 gas as the carrier gas because it tends to be difficult to grow when the carrier gas is H 2 gas.
  • the above formation conditions are such that the portion formed on the side surface 10c of the semiconductor rod 10 has a higher In composition ratio and becomes the well layer 21, and the portion formed on the ridge line 10r of the semiconductor rod 10 has a lower In composition ratio.
  • the ridgeline portion 22 is set. Specifically, it is preferable to adjust the ratio of the gallium element and the nitrogen element contained in the source gas. For example, suitable conditions can be found by changing one of these conditions to form the active layer 20 and confirming the In composition ratio of the obtained well layer 21 and the like.
  • the In composition ratio of the ridge line portion 22 is selectively reduced is not certain, but when InGaN formed on the side surface 10c of the semiconductor rod 10 is compared with InGaN formed on the ridge line portion 22, the above-described ratio is obtained.
  • In tends to selectively separate from InGaN on the ridge line portion 22.
  • the ridge line portion 22 can be formed when the InGaN crystal grown on the ridge line 10r is unstable. That is, it is presumed that when an unstable InGaN crystal grows on the ridge line 10r, In having a relatively low binding energy is desorbed, and a ridge line portion 22 having a small In composition ratio is formed.
  • the well layer 21 and the ridge line portion 22 can be easily identified from a TEM (transmission electron microscope) image of a cross section (see FIGS. 4 and 5) of the rod-like light emitting portion 5.
  • TEM transmission electron microscope
  • the well layer 21 having a high In composition ratio is dark gray or black
  • the ridge line portion 22 having a low In composition ratio is light gray or white.
  • the width 22w of the ridge line portion 22 is 1 atom or more, and can be, for example, 2 nm or less.
  • the width of the ridge line portion 22 refers to the shortest distance between the two well layers 21 sandwiching the ridge line portion 22.
  • a part of the side surface 10c of the semiconductor rod 10 on the lower surface 10b side is covered with an insulating film 90. Therefore, the active layer 20 is not formed in that portion. In other words, only the outer surface of the semiconductor rod 10 exposed above the insulating film 90 can be covered with the active layer 20.
  • a semiconductor layer 30 is formed on the outer surface of the active layer 20.
  • the semiconductor rod 10 is formed from an n-type GaN-based crystal (n-type nitride semiconductor)
  • the semiconductor layer 30 is formed from a p-type GaN-based crystal (p-type nitride semiconductor).
  • the semiconductor layer 30 is formed by stacking a plurality of p-type GaN layers or p-type AlGaN layers with different p-type impurity concentrations.
  • the semiconductor layer 30 is formed by setting the temperature of the growth substrate 50 to 800 to 900 ° C., for example, and supplying a source gas.
  • the source gas a mixed gas containing TMG or TEG as a gallium source and NH 3 as a nitrogen source can be used. Further, in order to add p-type impurities, for example, Cp 2 Mg (biscyclopentadienyl magnesium) is added to these source gases, and a GaN layer to which Mg is added is formed as the semiconductor layer 30.
  • the semiconductor layer 30 having a thickness of about 40 to 120 nm can be formed. By forming the semiconductor layer 30, the rod-shaped light emitting portion 5 is obtained.
  • the first translucent electrode 81 is formed so as to continuously cover the outer surface of the semiconductor layer 30 of the rod-shaped light emitting unit 5 and the upper surface 90a of the insulating film 90. Then, as shown in FIG. 6B (f), a part of the first translucent electrode 81 and a part of the plurality of rod-like light emitting portions 5 are removed, and a part of the base layer 40 is exposed from the insulating film 90. Let The portions exposed from the insulating film 90 are referred to as a first exposed portion 40x and a second exposed portion 40y. An electrode for energizing the semiconductor rod 10 is formed on the first exposed portion 40x.
  • an electrode for energizing the semiconductor layer 30 is formed via the insulating film 91.
  • Each electrode will be described in detail later.
  • the etching for forming the first exposed portion 40x and the second exposed portion 40y is performed. It is possible to protect the rod-shaped light emitting portion 5 from the stripping solution for stripping the mask. That is, since the rod-shaped light emitting unit 5 is covered with the first light-transmissive electrode 81, the stripping solution is difficult to contact the rod-shaped light emitting unit 5. Therefore, possibility that the required rod-shaped light emission part 5 will be removed can be reduced.
  • the rod-shaped light emitting portion 5 is not grown in advance, that is, the through hole 90h of the insulating film 90 may not be formed.
  • the formation positions of the first exposed portion 40x and the second exposed portion 40y are not set in advance, and the first and second exposed portions 40x and 40y of the first exposed portion 40x and the second exposed portion 40y are confirmed after confirming the quality of the formed rod-like light emitting portion 5.
  • the formation position may be determined. Thereby, the 1st exposed part 40x and the 2nd exposed part 40y can be formed in the position with the defective rod-shaped light emission part 5 with insufficient growth.
  • the translucent electrode 81 can be formed from a translucent conductive film such as an ITO film, for example.
  • Insulating Film 91 As shown in FIG. 6C (g), a part of the first translucent electrode 81 and a part of the first exposed portion 40x of the underlayer 40 (a part where the n-side translucent electrode 71 is not formed) Then, the insulating film 91 is formed so as to cover the entire second exposed portion 40y of the foundation layer 40.
  • the insulating film 91 is formed from an insulating member such as SiO 2 or SiN. Since SiO 2 has translucency, there is an advantage that light emitted from the rod-shaped light emitting portion 5 can be extracted through the insulating film 91.
  • n-side translucent electrode 71 and a second translucent electrode 82 are formed.
  • the n-side translucent electrode 71 is formed on the first exposed portion 40 x of the foundation layer 40.
  • the second translucent electrode 82 is in contact with the first translucent electrode 81 and extends to the upper side of the second exposed portion 40 y of the foundation layer 40.
  • the n-side pad electrode 70 is formed on the n-side translucent electrode 71.
  • the p-side pad electrode 80 is formed on the second translucent electrode 82 immediately above the second exposed portion 40 y of the foundation layer 40.
  • the p-side pad electrode 80 and the rod-like light emitting unit 5 are electrically connected via the second light-transmissive electrode 82 and the first light-transmissive electrode 81.
  • the n-side pad electrode 70 and the rod-like light emitting portion 5 are electrically connected via the n-side translucent electrode 71 and the base layer 40.
  • the first translucent electrode 81 is in contact with the semiconductor layers 30 of the plurality of rod-shaped light emitting sections 5, and in the n-side current path, the base layer 40 is in the plurality of rod-shaped light emitting sections 5. It is in contact with the semiconductor rod 10. That is, the several rod-shaped light emission part 5 is connected in parallel.
  • the light emitting element 1 of the present disclosure is a so-called semiconductor light emitting element, and includes, for example, a light emitting diode (LED) and a laser diode (LD).
  • LED light emitting diode
  • LD laser diode
  • the rod-shaped light emitting portion 5 has a polygonal columnar outer shape or a polygonal columnar outer shape having a facet at the upper end.
  • the rod-shaped light emitting portion 5 can be formed of a semiconductor material such as a III-V group compound semiconductor or a II-VI group compound semiconductor, for example.
  • a nitride semiconductor such as In X Al Y Ga 1-XY N (0 ⁇ X, 0 ⁇ Y, X + Y ⁇ 1) (for example, InN, AlN, GaN, InGaN, AlGaN, InGaAlN, etc.) is used.
  • the semiconductor suitable for each structure (semiconductor rod 10, active layer 20, and semiconductor layer 30) of the rod-shaped light emission part 5 is explained in full detail.
  • the semiconductor rod 10 includes a first conductivity type semiconductor (for example, an n-type semiconductor). Suitable semiconductors for the semiconductor rod 10 include GaN and AlGaN. Si, Ge, O, or the like may be added as an n-type impurity.
  • the semiconductor rod 10 may be composed of only the first conductivity type semiconductor.
  • the active layer 20 includes a ridge line portion 22 having a large band gap and a well layer 21 having a small band gap.
  • a semiconductor suitable for the well layer 21 is In x Ga 1-x N.
  • Examples of the semiconductor suitable for the ridge line portion 22 include GaN and In y Ga 1-y N.
  • the semiconductor layer 30 includes a second conductivity type semiconductor (for example, a p-type semiconductor).
  • a semiconductor suitable for the semiconductor layer 30 includes GaN containing p-type impurities such as Mg.
  • the semiconductor layer 30 may have a stacked structure including a layer made of a p-type semiconductor containing a p-type impurity and an undoped layer.
  • the n-side translucent electrode 71, the first translucent electrode 81, and the second translucent electrode 82 can be formed of a translucent conductive material, and a conductive oxide is particularly preferable.
  • the conductive oxide include ZnO, In 2 O 3 , ITO, SnO 2 , and MgO.
  • ITO is preferable because it is a material having high light transmittance in visible light (visible region) and high conductivity.
  • the p-side translucent electrode it is preferable to provide two layers of the first translucent electrode 81 and the second translucent electrode 82 as described above.
  • the p-side translucent electrode may be a single layer.
  • the p-side translucent electrode is provided after the insulating film 91 is formed, the rod-shaped light emission covered with the insulating film 91 is provided. The portion 5 cannot be energized, and the light emission area is reduced.
  • the formation area of the insulating film 91 is reduced so as not to cover the rod-shaped light emitting portion 5, the possibility that the p-side electrode and the base layer 40 are short-circuited increases.
  • the insulating film 91 can be formed on the rod-shaped light emitting portion 5 to such an extent that the possibility of a short circuit is low.
  • the rod-shaped light emitting portion 5 under the insulating film 91 can be energized. It should be noted that the light transmittance is reduced in the portion where the second light-transmissive electrode 82 overlaps the portion where only the first light-transmissive electrode 81 is provided.
  • the surface area of the portion where the first light transmitting electrode 81 is exposed from the second light transmitting electrode 82 is made larger than the surface area of the portion where the first light transmitting electrode 81 and the second light transmitting electrode 82 overlap. It is preferable. Thereby, the light extraction efficiency of the rod-shaped light-emitting portion 5 can be improved.
  • the n-side translucent electrode 71 may be omitted. In this case, the n-side pad electrode 70 is formed directly on the foundation layer 40.
  • an insulating substrate such as sapphire (A1 2 O 3 ) is used.
  • a nitride semiconductor GaN, AlN, etc.
  • a sapphire growth substrate having a C plane, that is, a (0001) plane as a growth plane is preferable.
  • the growth plane preferably has an off angle of 0.5 ° to 2.0 ° with respect to the (0001) plane, rather than exactly coincident with the (0001) plane.
  • the insulating films 90 and 91 can be formed from, for example, silicon dioxide (SiO 2 ) or SiN.
  • n-side pad electrode 70 and the p-side pad electrode 80 As the n-side pad electrode 70 and the p-side pad electrode 80, a good electrical conductor can be used, and for example, a metal such as Cu, Au, Ag, Ni, or Sn is suitable.
  • a metal such as Cu, Au, Ag, Ni, or Sn is suitable.
  • the pad electrodes 70 and 80 are formed on the translucent electrodes 71 and 81, it is preferable to form the pad electrodes 70 and 80 from a conductive material capable of making ohmic contact with the translucent electrode.
  • the p-side pad electrode 80 may be provided directly on the rod-shaped light emitting unit 5, and in that case, the p-side translucent electrode may be only one layer (only the first translucent electrode 81). .
  • the p-side pad electrode 80 is not directly provided on the rod-shaped light-emitting portion 5, but a region where the rod-shaped light-emitting portion 5 does not exist is provided and the p-side pad electrode 80 is formed in that region as shown in FIG. To do.
  • the light from the rod-shaped light emission part 5 can be extracted outside without being blocked by the p-side pad electrode 80, the light extraction efficiency of the light emitting element 1 can be improved.
  • the semiconductor rod 10 and the active layer 20 according to the present disclosure were manufactured.
  • the active layer 20 has a multiple quantum well structure (MQW), and each semiconductor layer is formed by MOCVD.
  • a sapphire substrate having a surface that is offset by about 1 ° from the (0001) surface as a growth surface was prepared as a growth substrate 50.
  • the upper surface 50a of the growth substrate 50 is nitrided so that the upper surface of the nitride semiconductor grown thereon (a surface parallel to the upper surface 50a of the growth substrate 50) becomes the (000-1) plane.
  • an SiO 2 insulating film 90 (thickness: about 0.3 ⁇ m) having a plurality of through holes 90 h having a circular opening shape with a diameter of 2 ⁇ m was formed on the growth substrate 50 by photolithography.
  • a GaN buffer layer 45 (thickness of about 20 nm) was formed on the growth substrate 50 on which the insulating film 90 was formed, and then heat treatment was performed.
  • the buffer layer 45 was formed after the insulating film 90 was formed in this way.
  • a semiconductor rod 10 made of GaN was formed under the following formation conditions to obtain a plurality of substantially hexagonal columnar semiconductor rods 10 having a thickness of about 3 ⁇ m and a length of about 10 ⁇ m.
  • -Substrate temperature 1045 ° C ⁇ Manufacturing time: 40 minutes ⁇
  • Atmosphere gas Mixed atmosphere of hydrogen and nitrogen ⁇
  • Carrier gas Nitrogen 11 slm NH 3 : 50 sccm (about 2 ⁇ 10 ⁇ 3 mol / min)
  • TMG 20 sccm (about 65 ⁇ 10 ⁇ 6 mol / min)
  • the formation conditions were changed as follows to form the active layer 20.
  • the active layer 20 produced the barrier layer 25 and the layer containing the well layer 21 and the ridgeline part 22 (herein, referred to as “mixed layer”) alternately from the semiconductor rod 10 side.
  • the barrier layer 25 and the mixed layer were as follows.
  • the formation condition of the barrier layer 25 is that of GaN
  • the formation condition of the mixed layer is that of InGaN.
  • the growth times of the second to seventh layers of the barrier layer 25 and the mixed layer are the same, there is a difference in the growth rate in the length direction of the semiconductor rod 10, and as shown in a TEM image described later.
  • the thicknesses of the barrier layer 25 and the mixed layer are not necessarily the same.
  • FIG. 7 is a TEM image of the entire cross section of the rod-shaped light emitting unit 5
  • FIG. 8 is a TEM image of a part of the cross section of the rod-shaped light emitting unit 5.
  • the side surface 10 c and the ridge line 10 r of the semiconductor rod 10 the well layer 21, the ridge line portion 22, and the barrier layer 25 of the active layer 20 can be confirmed.
  • the active layer 20 includes a barrier layer 25, a well layer 21, and a ridge line portion 22.
  • Each well layer 21 extends in a direction parallel to the side surface 10 c of the semiconductor rod 10.
  • the extending direction of the well layer 21 changes at a position of a line (virtual line v) connecting the ridge line 10r of the semiconductor rod 10 and the ridge line 5r of the rod-shaped light emitting unit 5.
  • the ridgeline part 22 (linear thin gray part) is located in the part where the well layer 21 bends, and the well layer 21 in the both sides of the ridgeline part 22 is isolate
  • the GaN barrier layer (seventh layer) is grown on the outermost periphery in the TEM image of FIG. A part of the outer periphery is dark gray, which is presumed to be caused by the fact that the growth was stopped here. It was found that in all six well layers 21 stacked in the thickness direction of the active layer 20, the well layers 21 were separated by the ridge line portions 22 arranged along the virtual line v.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

多角柱の側面を成すように配置された複数の側面１０ｃを有する第１導電型半導体ロッド１０と、第１導電型半導体ロッド１０の側面１０ｃを覆う半導体から成る活性層２０と、活性層２０を覆う第２導電型半導体層３０と、を含み、活性層２０は、複数の側面１０ｃのうち少なくとも隣接する２つにそれぞれ配置された複数の井戸層２１を含み、複数の井戸層２１のうち隣接する井戸層２１同士はそれぞれ、隣接する側面１０ｃ同士が接する稜線１０ｒに沿って分離されており、活性層１０は、半導体から成り、稜線１０ｒ上に配置されて隣接する井戸層２１同士を繋ぐ稜線部２２をさらに含み、稜線部２２のバンドギャップは、複数の井戸層２１それぞれのバンドギャップよりも広い発光素子１。

Description

発光素子
　本開示は、発光素子に係る。
　近年、ロッド状構造を含むロッド状発光素子が注目されている（例えば、特許文献１～３）。ロッド状発光素子では、第１導電型半導体（例えばｎ型半導体）から成る１以上の半導体ロッド、そのロッドの表面を覆う活性層、および活性層を覆う第２導電型半導体層（例えばｐ型半導体層）を含んでいる。
　ロッド状発光素子は、半導体ロッドの表面全体が発光面となり得るため、従来の発光素子に比べて、単位体積当たりの発光面積を広くできる利点がある。
特開２０１３－００４６６１号公報 特開２０１５－１４２０２０号公報 特開２０１５－５０８９４１号公報
　典型的なロッド状発光素子は、太さが２０ｎｍ～３μｍ、長さが１００ｎｍ～１００μｍの円柱状又は多角柱状のロッド状構造を１以上有する。このようなロッド状構造を有する発光素子はまだ発光効率が十分に高いとはいえない。
　そこで、本開示は、発光効率を高めることのできるロッド状発光素子を提供することを目的とする。
　本開示に係る発光素子は、
　多角柱の側面を成すように配置された複数の側面を有する第１導電型半導体ロッドと、
　前記第１導電型半導体ロッドの前記側面を覆う半導体から成る活性層と、
　前記活性層を覆う第２導電型半導体層と、を含み、
　前記活性層は、前記複数の側面のうち少なくとも隣接する２つにそれぞれ配置された複数の井戸層を含み、
　前記複数の井戸層のうち隣接する井戸層同士はそれぞれ、隣接する前記側面同士が接する稜線に沿って分離されており、
　前記活性層は、半導体から成り、前記稜線上に配置されて前記隣接する井戸層同士を繋ぐ稜線部をさらに含み、
　前記稜線部のバンドギャップは、前記複数の井戸層それぞれのバンドギャップよりも広いことを特徴とする。
　本開示に係る発光素子によれば、ロッド状発光素子の発光効率を高めることができる。
図１は、本開示の実施形態に係る発光素子の概略上面図である。 図２は、図１のＡ－Ａ線に沿った概略断面図である。 図３（ａ）は、図２に示すロッド状発光部の断面図の部分拡大図であり、図３（ｂ）は、ロッド状発光部の変形例の部分拡大図である。 図４は、図３（ａ）のＢ－Ｂ線に沿った模式断面図である。 図５は、ロッド状発光部の変形例を示す模式断面図である。 図６Ａ（ａ）～（ｄ）は、本開示に係る発光素子の製造方法を説明するための断面図である。 図６Ｂ（ｅ）～（ｆ）は、本開示に係る発光素子の製造方法を説明するための断面図である。 図６Ｃ（ｇ）～（ｈ）は、本開示に係る発光素子の製造方法を説明するための断面図である。 図７は、実験例で製造したロッド状発光部の断面のＴＥＭ像である。 図８は、実験例で製造したロッド状発光部の断面のＴＥＭ像である。
　本開示の発光素子は、第１導電型半導体ロッドと、半導体ロッドの側面を覆う活性層と、活性層を覆う第２導電型半導体層とを含んでいる。半導体ロッドは多角柱の側面を成すように配置された複数の側面を有している。半導体から成る活性層は、半導体ロッドの側面上に設けられた複数の井戸層と、半導体ロッドの稜線上に設けられた稜線部を含む。隣接する井戸層は稜線部によって分離されており、かつ稜線部のバンドギャップは井戸層のバンドギャップより広くされている。そのため、隣接する井戸層の間でキャリア移動が起こり難く、井戸層内へのキャリア閉じ込め効果が向上する。これにより、発光素子の発光効率を高めることができる。
　以下、図面に基づいて本発明の実施の形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」及び、それらの用語を含む別の用語）を用いる。それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。また、複数の図面に表れる同一符号の部分は同一の部分または部材を示す。
　図１は、本開示の実施形態に係る発光素子１の概略上面図、図２は、図１のＡ－Ａ線に沿った発光素子１の概略断面図である。図１および図２に示すように、実施形態に係る発光素子１は、成長基板５０、バッファ層４５、下地層４０、絶縁膜９０、９１、ロッド状の発光部分５（以下「ロッド状発光部５」と称する）、および電極７０、７１、８０、８１、８２、を含んでいる。
　ロッド状発光部５は柱状であり、図１の例では六角柱状である。発光素子１は、少なくとも１つ以上のロッド状発光部５を含んでいる。図１の発光素子１は、２１個の発光素子（３×７個）を含んでいる。
　図３（ａ）は、図２に示すロッド状発光部５の断面図の部分拡大図である。図３（ａ）に示すように、個々のロッド状発光部５は、第１導電型半導体ロッド（半導体ロッド１０）、活性層２０および第２導電型半導体層（半導体層３０）を含んでいる。
　半導体ロッド１０は、その側面１０ｃの一部または全部が、活性層２０で覆われている。すなわち、複数の側面１０ｃのうち一部の側面１０ｃまたは全ての側面１０ｃが活性層２０で覆われており、また、活性層２０に覆われた側面１０ｃのそれぞれにおいては、一部の領域または全ての領域が活性層２０で覆われている。なお、本実施形態では、少なくとも隣接する２つ以上の側面１０ｃ（例えば、図４の側面１０ｃ１と側面１０ｃ２）が、連続する活性層２０で覆われていなくてはならない。したがって、「複数の側面１０ｃのうち一部の側面１０ｃ」とは隣接する２つ以上の側面１０ｃを少なくとも含む。
　１つの側面１０ｃにおいて一部の領域のみが活性層２０で覆われている場合とは、例えば図３（ａ）の状態を指す。すなわち、図３（ａ）に示すように、半導体ロッド１０の側面１０ｃ（例えば、１つの側面１０ｃ１）は、下面１０ｂ側の一部が絶縁膜９０に覆われており、絶縁膜９０から露出した領域のみが活性層２０に覆われている、という形状としてよい。具体的には、絶縁膜９０から露出する領域の全面積を１００％としたとき、上面１０ａ側から約７０～１００％の範囲は活性層２０で覆われており、下面１０ｂ側から３０～０％の範囲は活性層２０で覆われていない形状とすることができる。なお、「約７０～１００％の範囲」とは、絶縁膜９０から露出する領域の全面積を１００％としたときの規定であり、側面１０ｃの全てに対して約７０～１００％の範囲のことではない。例えば、側面１０ｃの面積の１０％が絶縁膜９０で覆われており、側面１０ｃの面積の９０％が絶縁膜９０から露出しているとする。この場合、「約７０～１００％の範囲」とは、側面１０ｃの面積の約６３％（９０％×７０％）～９０％（９０％×１００％）のことである。
　本開示では、後述する製造方法において、半導体ロッド１０の形成の際に絶縁膜９０を利用するときには、このような形態になり得る。
　いずれの意味においても、発光面積を広くするという観点から、発光層として機能する活性層２０で覆う面積を広くするのが好ましい。つまり、第１の意味においては、全ての側面１０ｃ上に活性層２０が配置されるのが好ましい。第２の意味においては、側面１０ｃのうち絶縁膜９０から露出した領域の１００％が、活性層２０に覆われているのが好ましい。さらに好ましくは、これらの両方を満たすものとする。
　また、ロッド状発光部５のすべての側面において、活性層２０の厚さは実質的に同じであることが好ましい。同様に、ロッド状発光部５のすべての側面において、半導体層３０の厚さは実質的に同じであることが好ましい。これにより、ロッド状発光部５のすべての側面から同程度の発光を得ることができる。
　さらに、半導体ロッド１０の上面１０ａは活性層２０で覆われていてもよい。なお、半導体ロッド１０の下面１０ｂは、活性層２０で覆われることはなく、半導体ロッド１０への通電経路として利用される。
　活性層２０は、半導体層３０で覆われている。図３（ａ）の例では、活性層２０は半導体ロッド１０の側面１０ｃおよび上面１０ａに形成されており、半導体層３０は、活性層２０の側面２０ｃおよび上面２０ａを覆うように設けられている。
　図４は、図３（ａ）のＢ－Ｂ線に沿ったロッド状発光部５の模式断面図である。半導体ロッド１０は六角形状であり、６つの辺が半導体ロッド１０の側面１０ｃ（側面１０ｃ１～１０ｃ６）に相当し、６つの頂点が半導体ロッド１０の稜線１０ｒ（１０ｒ１～１０ｒ６）に相当する。稜線１０ｒは、隣接する側面１０ｃにより形成されるものであり、半導体ロッド１０の長手方向（ｚ方向）に伸びている。例えば、側面１０ｃ１と側面１０ｃ２とから、稜線１０ｒ１が形成される。
　活性層２０は、半導体ロッド１０の六角形状の外周全体を連続して囲んでいる。活性層２０は、井戸層２１と稜線部２２とを含んでいる。井戸層２１は、半導体ロッド１０の側面１０ｃに配置されている。隣接する２つの側面１０ｃをそれぞれ覆う２つの井戸層２１は、半導体ロッド１０の稜線１０ｒの位置において分離されている。つまり、井戸層２１は、半導体ロッド１０の外周方向において不連続である。隣接する２つの井戸層２１の間、つまり半導体ロッド１０の稜線１０ｒの位置には稜線部２２が設けられている。この稜線部２２によって隣接する２つの井戸層２１が接続されることにより、半導体ロッド１０の外周方向に連続する活性層２０が形成される。
　上述したように、稜線１０ｒは半導体ロッド１０の長手方向（ｚ方向）に伸びているので、活性層２０の稜線部２２も、稜線１０ｒに沿って、半導体ロッド１０の長手方向（ｚ方向）に伸びている。
　稜線部２２のバンドギャップは、井戸層２１のバンドギャップより広くされている。つまり、稜線部２２は、量子井戸構造の障壁層と同様の機能を発揮する。これにより、以下の理由により、ロッド状発光部５の発光効率を向上し得る。
　ロッド状発光部５を点灯する場合、発光素子１に電圧を印加する。これにより活性層２０にキャリアが注入され、発光が生じる。ここで、井戸層２１を、バンドギャップの大きい稜線部２２で分断することにより、分断された小寸法の井戸層２１内にキャリアを閉じ込めることができる。その結果、井戸層２１内での発光再結合の頻度を増加させることができ、発光効率を向上させることができる。また、稜線部２２間の距離が例えば数十ｎｍ程度など十分に小さければ、量子効果を得ることができるため、より効率的にキャリアを井戸層２１内に閉じ込めることができる。
　井戸層２１と稜線部２２は、いずれも窒化物半導体から形成することができる。例えば、井戸層２１をＩｎＧａＮから形成し、稜線部２２をＧａＮ又は井戸層２１よりもＩｎ組成比の小さなＩｎＧａＮから形成する。井戸層２１と稜線部２２のバンドギャップの制御は、窒化物半導体に含まれるＩｎの含有量（Ｉｎ組成比）で制御することができる。窒化物半導体の場合、Ｉｎ組成比が高くなるとバンドギャップが狭くなり、Ｉｎ組成比が低くなるとバンドギャップが広くなる。よって、井戸層２１のＩｎ組成比を稜線部２２のＩｎ組成比よりも高くすることにより、稜線部２２のバンドギャップを井戸層２１のバンドギャップより広くすることができる。
　この場合、井戸層２１中のＩｎ組成比を高くすると、井戸層２１を形成する窒化物半導体の結晶の歪みが大きくなって、結晶性が悪化するため、発光効率が低下するおそれがある。特に、井戸層２１の体積が大きくなると、結晶の歪みが顕著になる。しかしながら、本開示では、井戸層２１が稜線部２２で分断されて小体積にされていることにより、各井戸層２１の歪みが顕在化しにくくなる。また、稜線部２２は、Ｉｎ組成比の少ない又はＩｎを含まない窒化物半導体から形成されているので結晶の歪みが少なく、井戸層２１内の結晶の歪みを緩和するように作用する。つまり、稜線部２２での分断による小体積化により、井戸層２１に生じる結晶の歪みが低減されて、井戸層２１の結晶性が向上し得るものと期待される。
　井戸層２１の結晶性が向上することにより、発光素子１を高効率化することができる。また、稜線部２２を有することによって井戸層２１の結晶性が向上するため、稜線部２２が存在しない場合と比較して井戸層２１のＩｎ組成比を高くすることも可能である。井戸層２１のＩｎ組成比を高くすると、発光が長波長にシフトするので、従来よりも長波長の発光が可能な発光素子１を形成することができる。その結果、窒化物系半導体の発光素子において、井戸層２１のＩｎ組成比を制御することにより、赤色～紫外線の広い範囲の発光波長の発光素子を形成することができる。
　また、多角柱の側面に稜線を跨ぐ層を設ける場合、当該層の厚みは稜線で最大となる傾向にある。例えば図４に示すように、稜線１０ｒにおける稜線部２２の膜厚２２ｔは側面１０ｃにおける井戸層２１の膜厚２１ｔよりも厚い。仮に稜線部２２がなく稜線１０ｒにも井戸層２１が形成されていれば、井戸層２１の膜厚が稜線１０ｒにおいて他の部分よりも厚くなる。そして井戸層２１は膜厚が厚いほど結晶性が悪化しやすいため、稜線１０ｒに井戸層２１が設けられていると稜線１０ｒにおける井戸層２１の結晶性が悪化する場合がある。稜線部２２を設けることで、このような稜線１０ｒにおける井戸層２１の厚膜化を避けることができる。
　稜線部２２のバンドギャップを井戸層２１のバンドギャップより広くする具体的な方法としては、井戸層２１と稜線部２２を、いずれもＩｎを含む窒化物半導体から形成し、かつ稜線部２２中のＩｎ組成比を、井戸層２１のＩｎ組成比より低くすることが挙げられる。
　別の方法としては、井戸層２１をＩｎを含む窒化物半導体から形成し、稜線部２２をＩｎを含まない窒化物半導体から形成することが挙げられる。具体的には、井戸層２１をＩｎＧａＮから形成し、稜線部２２をＧａＮから形成することができる。
　いずれの例でも、稜線部２２のバンドギャップを井戸層２１のバンドギャップより広くすることができる。上述したように、井戸層２１は半導体ロッド１０の全ての側面１０ｃ上に配置されることが好ましいため、稜線部２２も同様に全ての稜線１０ｒの位置に設けられていることが好ましい。これにより、すべての側面１０ｃの井戸層２１において稜線部２２を設けたことによる効果を得ることができる。なお、活性層２０は、井戸層２１と半導体ロッド１０との間に配置された障壁層（ｎ側障壁層）、および井戸層２１と半導体層３０との間に配置された障壁層（ｐ側障壁層）を含むことができる。これにより、井戸層２１をｎ側障壁層とｐ側障壁層とで挟むことができる。
　活性層２０は、多重量子井戸構造（ＭＱＷ）にしてもよい。図５に示す活性層２０は、活性層２０の厚さ方向に積層された複数の井戸層２１を含むことができる。このとき、隣接する井戸層２１の間に障壁層２５を介在させる。例えば、半導体ロッド１０の１つの側面１０ｃ１を覆う活性層２０の場合、側面１０ｃ１と垂直な方向Ｎ（活性層２０の厚さ方向と一致）に、井戸層２１と障壁層２５とを交互に積層する。
　井戸層２１が、バンドギャップの広い障壁層２５とバンドギャップの広い稜線部２２とで囲まれているので、井戸層２１内にキャリアを効率よく閉じ込めることができる。
　ロッド状発光部５の太さに対する長さの比（アスペクト比）が大きいほど、発光面積の密度を高くすることができる。ロッド状発光部５のアスペクト比は、例えば２以上であり、さらには５以上とすることができる。また、アスペクト比が例えば２０以下であれば、ロッド状発光部５を安定して作製しやすい。ロッド状発光部５のアスペクト比は、平坦な活性層を有する従来型の発光素子とした場合と比較して発光面積が大きくなるように、ロッド状発光部５の密度も考慮して選択することが好ましい。本明細書において「太さ」とは、断面形状が多角形の場合における、その多角形の外接円の直径である。
　半導体ロッド１０を形成する第１導電型半導体と、半導体層３０を形成する第２導電型半導体は異なる導電型の半導体である。特に、半導体ロッド１０は、第１導電型窒化物半導体から形成し、第２導電型を有する半導体層３０は、第２導電型窒化物半導体から形成するのが好ましい。例えば、半導体ロッド１０がｎ型半導体（例えばｎ型窒化物半導体）から形成される場合には、半導体層３０はｐ型半導体（例えばｐ型窒化物半導体）から形成する。半導体ロッド１０がｐ型半導体（例えばｐ型窒化物半導体）から形成される場合には、半導体層３０はｎ型半導体（例えばｎ型窒化物半導体）から形成する。
　半導体ロッド１０は、ウルツ鉱型の結晶から形成することができる。ウルツ鉱型結晶は六方晶であり、図１に示すような上面視六角形状となるように横方向（ｍ軸方向）の成長を抑制し、垂直方向に結晶成長することで高アスペクト比のロッドを形成できる。この場合、半導体ロッド１０の側面１０ｃ（図３（ａ）および図４参照）は、結晶のＭ面に対応する。言い換えると、半導体ロッド１０の側面１０ｃは、ウルツ鉱型結晶のＭ面であり、その側面１０ｃは上面視で六角形状となるように配置されている。本明細書において「上面視」とは、図１および図４のようにｚ方向から観察することを意味している。
　半導体ロッド１０は、ＧａＮ結晶から形成することができる。このとき、半導体ロッド１０は、下地層４０から上方に向う方向（図３（ａ）のｚ方向）が、ＧａＮ結晶の［０００－１］方向であるのが好ましい。
　図３（ｂ）は、ロッド状発光部の変形例である。図３（ｂ）のロッド状発光部６は、上面６ａと側面６ｃとの間に傾斜面（ファセット１６ｄ）を有している。ロッド状発光部６は、ファセット１６ｄを有する半導体ロッド１６と、半導体ロッド１６の外面を覆う活性層２６と、活性層２６の外面を覆う半導体層３６を有している。
　図３（ａ）から分かるように、半導体ロッド１０は、側面１０ｃと上面１０ａとが接する稜線１０ｅを有している。半導体ロッド１０を覆う活性層２０のうち、この稜線１０ｅを覆う部分は井戸層２１としてもよい。つまり、活性層２０は、半導体ロッド１０の側面１０ｃから上面１０ａまで、連続する井戸層２１を含んでいてもよい。ただし、半導体ロッド１０の表面に形成する半導体層は、稜線１０ｅの部分では良好な結晶性とすることが難しい。すなわち、稜線ｅを覆う部分にも井戸層２１を形成すると、その部分の井戸層２１が不十分な結晶性となりやすい。この場合、不十分な結晶性となった部分がリークパスとなる懸念がある。
　このため、半導体ロッド１０の上面１０ａ側を、図３（ｂ）に示すような形状とすることが好ましい。図３（ｂ）においても、半導体ロッド１６は、側面１６ｃとファセット１６ｄとが接する稜線１６ｅと、ファセット１６ｄと上面１６ａとが接する稜線１６ｆを有している。半導体ロッド１６を覆う活性層２６のうち、これらの稜線１６ｅ、１６ｆを覆う部分は、井戸層２１としてよい。つまり、活性層２６は、半導体ロッド１６の側面１６ｃから、ファセット１６ｄを通って上面１６ａまで連続する井戸層２１を含んでいてもよい。ＧａＮ系結晶におけるＭ面が側面１６ｃであるときに、ファセット１６ｄと側面１６ｃとの成す角は約１５２度であることが好ましい。このようなファセット１６ｄはＧａＮ系結晶の（１０－１１）面であると考えられる。なお、ミラー指数において負の指数は数字の上にバーを付して表されるが、本明細書では数字の前に「－」を付して負の指数を表している。半導体ロッド１０がこのようなファセット１６ｄを有することにより、ファセット１６ｄ及び稜線１６ｅに結晶性の良好な井戸層２１を形成することができる。なお、上面１６ａはなくてもよい。すなわち、図３（ｂ）に示す断面視では半導体ロッド１０の上端部は台形状であるが、三角形状であってもよい。
　再度図２を参照すると、発光素子１において、複数のロッド状発光部５が、下地層４０の上面４０ｂに配置されている。より正確には、図３（ａ）に示すように、下地層４０の上面４０ｂに、ロッド状発光部５の半導体ロッド１０が配置される。これにより、下地層４０を介して、半導体ロッド１０に通電することができる。
　また、ロッド状発光部５の半導体層３０の表面には第１透光性電極８１が形成され、さらにその表面に第２透光性電極８２が形成されている。第１透光性電極８１により、複数のロッド状発光部５の半導体層３０は並列に接続される。第２透光性電極８２は下地層４０の上側まで延在しており、第２透光性電極８２と下地層４０とはこれらの間に配置された絶縁膜９１によって電気的に絶縁されている。
　ロッド状発光部５から発光する光は、第１透光性電極８１および第２透光性電極８２を通って発光素子１の外部に取り出すことができる。
　次に図６Ａおよび図６Ｂを参照しながら、発光素子１の製造方法について説明する。なお、製造工程の説明では、半導体として窒化ガリウム半導体を用いた場合の発光素子１の製造工程を例にとって詳述する。
　本開示においては、活性層２０に含まれる井戸層２１が、井戸層２１よりバンドギャップの大きい稜線部２２で繋がれた構成を有している。井戸層２１と稜線部２２は、雰囲気、原料ガスおよび形成温度を調節することにより、１つの積層工程内で同時に形成することができることを本発明の発明者は見いだした。
＜１．下地層４０の準備＞
　図６Ａ（ａ）に示すように、成長基板５０の上に、バッファ層４５および下地層４０を順次積層する。バッファ層４５および下地層４０を形成するための反応装置としては、例えばＭＯＣＶＤ装置を用いることができる。なお、バッファ層４５と下地層４０の形成を省略して、成長基板５０の成長面に直接半導体ロッド１０を形成してもよい。
　成長基板５０としては、後述するようにサファイア基板、ＳｉＣ基板、窒化物半導体基板などが利用できる。ここでは、サファイア（Ａｌ２Ｏ３）基板を用いた例を説明する。サファイアの成長基板５０の場合、（０００１）面を成長面とするのが好ましい。ここで「（０００１）面」とは、（０００１）面に対してわずかに傾斜した面を含む。具体的には、（０００１）面に対し０．５°以上２．０°以下のオフ角をもつ面を成長面とするのがより好ましい。
　成長基板５０の上にバッファ層４５を形成する前に、成長基板５０を前処理するのが好ましい。まず、成長基板５０を反応装置内で加熱して、成長面（上面５０ａ）を加熱処理（サーマルクリーニング）する。加熱温度としては９００～１２００℃が挙げられ、加熱時間としては約２～１５分が挙げられる。この加熱処理により、成長基板５０の上面５０ａに結晶学的なステップが現れ、これが結晶核の生成サイトとなる。
　その後、反応装置にＮＨ３ガスを導入して、成長基板５０の上面５０ａを窒化する。窒化処理は、例えば処理温度９００～１１００℃、処理時間１～３０分で行うことができる。このような窒化処理により、その上に成長する窒化物半導体の表面を（０００－１）面とすることができる。
　窒化処理後の成長基板５０の上面５０ａにバッファ層４５を成長させる。成長基板５０の温度を例えば５５０℃とし、原料ガスを供給してＧａＮからなるバッファ層４５を成長させる。バッファ層４５の厚さは例えば約２０ｎｍ程度とする。
　バッファ層４５として非晶質のＧａＮを形成し、その後に熱処理を行ってもよい。熱処理温度は１０００℃以上、熱処理時間は数分～１時間程度、熱処理時の雰囲気は窒素ガスあるいは窒素ガスの他に水素ガス及びＮＨ３ガスの一方または両方を含む混合ガスとするのが好ましい。
　バッファ層４５の上に、下地層４０を形成する。下地層４０は例えばＧａＮ層とする。また、下地層４０にはｎ型不純物を添加することが好ましく、例えばＳｉが添加されたＧａＮ層を下地層４０として形成する。
　下地層４０の上面４０ａに、絶縁膜９０を形成する。絶縁膜９０は、ＳｉＯ２、ＳｉＮ等の絶縁部材から形成する。絶縁膜９０は、その厚さ方向（ｚ方向）に貫通した複数の貫通孔９０ｈを備えている。この貫通孔９０ｈから、下地層４０の上面４０ａが露出している。貫通孔９０ｈは、例えばフォトリソグラフィ技術により形成することができる。貫通孔９０ｈは、上面視（ｚ方向から視認）において、円形、楕円形、多角形などの形状を有することができる。特に、円形の貫通孔９０ｈは形成しやすいので好ましい。
　隣接する貫通孔９０ｈ間の最短距離は、実質的に一定であることが好ましい。これにより、貫通孔９０ｈから成長する半導体ロッド１０を実質的に一定の間隔で配置することができる。半導体ロッド１０の側面に活性層２０及び半導体層３０等を成長させるとき、隣接する半導体ロッド１０間の距離は、活性層２０及び半導体層３０の成長速度に影響を与えることがある。複数の半導体ロッド１０を実質的に一定の間隔で配置することにより、それらの側面１０ｃに形成される活性層２０及び半導体層３０等の成長速度を実質的に一定とすることができる。例えば、上面視において貫通孔９０ｈを正三角格子状に配列する。さらには、上面視において貫通孔９０ｈの中心同士を結ぶ方向が、半導体ロッド１０を構成するＧａＮ系結晶のｍ軸方向となる方向、すなわちサファイアのａ軸方向であることが好ましい。これにより、図１に示すように、ＧａＮ系結晶からなる正六角形状の半導体ロッド１０を、隣接する半導体ロッド１０の側面１０ｃが実質的に平行に向かい合う向きで、正三角格子状に配列することができる。したがって、各半導体ロッド１０の各側面１０ｃに形成される活性層２０及び半導体層３０の成長速度を実質的に一定とすることができ、各層の厚さを同程度とすることができる。
＜２．半導体ロッド１０の形成＞
　図６Ａ（ｂ）に示すように、貫通孔９０ｈから露出した下地層４０の上面４０ａに、半導体ロッド１０を形成する。半導体ロッド１０を形成する際に、絶縁膜９０がマスクとして機能して、貫通孔９０ｈから上向き（ｚ方向）に成長した半導体ロッド１０を形成することができる。このとき、サファイアの成長基板５０の窒化された表面を成長面とした場合、成長させるＧａＮ系結晶の成長方向は［０００－１］方向となるから、半導体ロッド１０の成長方向もＧａＮ系結晶の［０００－１］方向となる。つまり、半導体ロッド１０の下地層４０から上方に向う方向（ｚ方向）が、ＧａＮ系結晶の［０００－１］方向になる。
　ＧａＮ系半導体の成長方向を［０００－１］方向にすると、ＧａＮ系半導体のマイグレーションが抑制されて、横方向成長が起こりにくい。このため、半導体ロッド１０は、絶縁膜９０の貫通孔９０ｈ内で成長し始めた太さをほぼ維持したまま上方向（ｚ方向）に成長する。結果として、比較的均一な太さの半導体ロッド１０が得られる。
　半導体ロッド１０をウルツ鉱型（六方晶系）のＧａＮ系結晶から形成すると、半導体ロッド１０は六角柱状に成長する傾向がある。そのため、絶縁膜９０の貫通孔９０ｈの形状が円形であっても、半導体ロッド１０は円柱状ではなく、六角柱状になる。このとき、半導体ロッド１０の側面は、ＧａＮ系結晶のＭ面になる。なお、貫通孔９０ｈの内径が大きいと、それに合わせて半導体ロッド１０の太さも太くなる。よって、半導体ロッド１０の太さは、貫通孔９０ｈの内径によって制御することができる。
　半導体ロッド１０は、成長基板５０の温度を例えば９００～１１００℃とし、原料ガスを供給して成長させる。半導体ロッド１０は例えばＧａＮ結晶から形成する。この場合、原料ガスは、下地層４０と同様に、ガリウム源としてＴＭＧまたはＴＥＧと、窒素源としてＮＨ３を含む混合ガスが利用できる。半導体ロッド１０にもｎ型不純物を添加することが好ましく、例えば上述の原料ガスにシランガスを追加し、Ｓｉが添加されたＧａＮ結晶を半導体ロッド１０として形成する。半導体ロッド１０の長さ（ｚ方向の寸法）は、原料ガスの供給時間により制御することができる。原料ガスの供給時間を例えば２０～６０分とすると、約５～１５μｍ程度の長さの半導体ロッド１０を形成できる。
　半導体ロッド１０の形成条件（成長温度、原料ガスの流量、貫通孔９０ｈの内径など）を適宜調節することにより、図３（ｂ）に示すような、ファセットを有する半導体ロッド１６を形成することができる。
＜３．活性層２０の形成＞
　図６Ａ（ｃ）に示すように、半導体ロッド１０の外面に活性層２０を形成する。
　例えば、ロッド状発光部５を青色発光させる場合、活性層２０は、成長基板５０の温度を８００～９００℃程度とし、原料ガスを供給して形成する。原料ガスは、ガリウム源としてＴＭＧまたはＴＥＧと、窒素源としてＮＨ３と、インジウム源としてＴＭＩ（トリメチルインジウム）を含む混合ガスが利用できる。ここで、原料ガス中におけるガリウム元素に対する窒素元素の比を、５．５×１０３～２．２×１０５にするのが好ましい。ガリウム元素に対する窒素元素の比がこの範囲内にあると、活性層２０の井戸層２１（図４および図５参照）を形成するＩｎＧａＮ膜を良好に形成することができる。なお、比率が前記範囲を下回ると、インジウム源から生じるＩｎがＧａやＮと結合しにくくなり、Ｉｎ金属として析出されやすくなる。比率が前記範囲を上回ると、窒素源であるＮＨ３から生じるＨにより、インジウム源から生じるＩｎが排除されやすくなり、ＩｎＧａＮが形成されにくくなる。
　ガリウム元素に対する窒素元素の比は、より好ましくは２．２×１０４～２．２×１０５であり、特に好ましくは４．４×１０４～１．１×１０５である。
　なお、混合ガスは、キャリアガスとしてＨ２ガスまたはＮ２ガスを含んでいてもよい。ＩｎＧａＮを成長する場合、キャリアガスがＨ２ガスであると成長しにくくなる傾向があるため、キャリアガスとしてＮ２ガスを使用するのが好ましい。
　上記の形成条件は、半導体ロッド１０の側面１０ｃ上に形成された部分はＩｎ組成比が多くなって井戸層２１となり、半導体ロッド１０の稜線１０ｒ上に形成された部分はＩｎ組成比が少なくなって稜線部２２となるように設定される。具体的には、原料ガスに含まれるガリウム元素および窒素元素の比率等を調整することが好ましい。例えば、これらの条件のうちの１つを変動させて活性層２０を形成し、得られた井戸層２１等のＩｎ組成比を確認することで、適した条件を見出すことができる。
　稜線部２２のＩｎ組成比が選択的に減少する理由は定かではないが、半導体ロッド１０の側面１０ｃ上に形成されるＩｎＧａＮと、稜線部２２上に形成されるＩｎＧａＮとを比較すると、上述の形成条件の場合には、稜線部２２上のＩｎＧａＮからＩｎが選択的に離脱する傾向があるものと考えられる。より詳細には、稜線１０ｒ上に成長するＩｎＧａＮ結晶が不安定であることで稜線部２２が形成可能となると考えられる。すなわち、稜線１０ｒ上に不安的なＩｎＧａＮ結晶が成長することにより、結合エネルギーが比較的低いＩｎが脱離し、Ｉｎ組成比の小さい稜線部２２が形成されると推測される。
　井戸層２１と稜線部２２は、ロッド状発光部５の断面（図４および図５参照）のＴＥＭ（透過型電子顕微鏡）像から容易に識別することができる。明視野像のＴＥＭ写真であれば、Ｉｎ組成比の高い井戸層２１は濃いグレーまたは黒色となり、Ｉｎ組成比の低い稜線部２２は薄いグレーまたは白色となる。
　稜線部２２の幅２２ｗは、１原子以上であり、例えば２ｎｍ以下とすることができる。なお、稜線部２２の幅とは、稜線部２２を挟む２つの井戸層２１の最短距離を指す。
　なお、図６Ａ（ｃ）から分かるように、半導体ロッド１０の側面１０ｃのうち、下面１０ｂ側の一部は絶縁膜９０で覆われている。そのため、その部分には、活性層２０は形成されない。言い換えれば、半導体ロッド１０のうち、絶縁膜９０より上側に露出している外面のみを、活性層２０で覆うことができる。
＜４．半導体層３０の形成＞
　図６Ａ（ｄ）に示すように、活性層２０の外面に半導体層３０を形成する。半導体ロッド１０をｎ型のＧａＮ系結晶（ｎ型窒化物半導体）から形成した場合、半導体層３０はｐ型のＧａＮ系結晶（ｐ型窒化物半導体）から形成する。例えば、半導体層３０は、ｐ型ＧａＮ層やｐ型ＡｌＧａＮ層をｐ型不純物濃度を変えて複数積層させることにより形成する。
　半導体層３０は、成長基板５０の温度を例えば８００～９００℃とし、原料ガスを供給して形成する。原料ガスは、ガリウム源としてＴＭＧまたはＴＥＧと、窒素源としてＮＨ３とを含む混合ガスが利用できる。さらに、ｐ型不純物を添加するため、これらの原料ガスに例えばＣｐ２Ｍｇ（ビスシクロペンタジエニルマグネシウム）を追加し、Ｍｇが添加されたＧａＮ層を半導体層３０として形成する。原料ガスの供給時間を例えば２０～６０分とすると、約４０～１２０ｎｍ程度の厚さの半導体層３０を形成できる。
　半導体層３０の形成により、ロッド状発光部５が得られる。
＜５．透光性電極７１、８１の形成＞
　図６Ｂ（ｅ）に示すように、ロッド状発光部５の半導体層３０の外面と、絶縁膜９０の上面９０ａとを連続して覆うように、第１透光性電極８１を形成する。
　そして、図６Ｂ（ｆ）に示すように、第１透光性電極８１の一部と複数のロッド状発光部５の一部とを除去し、下地層４０の一部を絶縁膜９０から露出させる。絶縁膜９０から露出した部分を、第１露出部４０ｘおよび第２露出部４０ｙと称する。なお、第１露出部４０ｘには、半導体ロッド１０に通電するための電極が形成される。第２露出部４０ｙの上側には、絶縁膜９１を介して、半導体層３０に通電するための電極が形成される。各電極については後で詳述する。
　このように、第１透光性電極８１を形成した後で第１露出部４０ｘおよび第２露出部４０ｙを形成すれば、第１露出部４０ｘおよび第２露出部４０ｙを形成するためのエッチング用のマスクを剥離する剥離液からロッド状発光部５を保護することができる。すなわち、ロッド状発光部５が第１透光性電極８１に被覆されているので、剥離液がロッド状発光部５に接触し難い。したがって、必要なロッド状発光部５が除去される可能性を低減することができる。
　第１露出部４０ｘおよび第２露出部４０ｙが形成される領域には、予めロッド状発光部５を成長させない、すなわち絶縁膜９０の貫通孔９０ｈを形成しなくてもよい。一方、第１露出部４０ｘおよび第２露出部４０ｙの形成位置を予め設定せず、形成されたロッド状発光部５の良不良を確認してから第１露出部４０ｘおよび第２露出部４０ｙの形成位置を決定してもよい。これにより、成長が不十分など不良のロッド状発光部５がある位置に第１露出部４０ｘおよび第２露出部４０ｙを形成することができる。
　透光性電極８１は、例えばＩＴＯ膜等の透光性導電膜から形成することができる。
＜６．絶縁膜９１の形成＞
　図６Ｃ（ｇ）に示すように、第１透光性電極８１の一部と、下地層４０の第１露出部４０ｘの一部（ｎ側透光性電極７１が形成されていない部分）と、下地層４０の第２露出部４０ｙの全体とを覆うように、絶縁膜９１を形成する。
　絶縁膜９１は、ＳｉＯ２、ＳｉＮ等の絶縁部材から形成する。ＳｉＯ２は、透光性を有するため、絶縁膜９１を通してロッド状発光部５からの発光を取り出すことができる利点がある。
＜７．透光性電極７１、８２およびパッド電極７０、８０の形成＞
　図６Ｃ（ｈ）に示すように、ｎ側透光性電極７１と第２透光性電極８２とを形成する。ｎ側透光性電極７１は、下地層４０の第１露出部４０ｘ上に形成する。第２透光性電極８２は、第１透光性電極８１と接触し、かつ下地層４０の第２露出部４０ｙの上側まで延在している。第２透光性電極８２と下地層４０の第２露出部４０ｙの間に絶縁膜９１を配置することにより、それらが短絡するのを防止している。
　次いで、ｎ側透光性電極７１上にｎ側パッド電極７０を形成する。および、下地層４０の第２露出部４０ｙの直上において、第２透光性電極８２上にｐ側パッド電極８０を形成する。
　ｐ側パッド電極８０からロッド状発光部５までは、第２透光性電極８２と第１透光性電極８１を介して導通されている。ｎ側パッド電極７０からロッド状発光部５までは、ｎ側透光性電極７１と下地層４０を介して導通されている。
　ｐ側の電流経路において、第１透光性電極８１が複数のロッド状発光部５の半導体層３０と接触しており、ｎ側の電流経路において、下地層４０が複数のロッド状発光部５の半導体ロッド１０と接触している。つまり、複数のロッド状発光部５は、並列接続されている。
　次に、本開示の発光素子１の各構成について説明する。なお、本開示の発光素子１は、いわゆる半導体発光素子であり、例えば発光ダイオード（ＬＥＤ）およびレーザダイオード（ＬＤ）を含む。
（ロッド状発光部５）
　ロッド状発光部５は、多角柱状の外形、もしくは多角柱状で上端にファセットを有する外形を有している。
　ロッド状発光部５は、例えば、ＩＩＩ－Ｖ族化合物半導体、ＩＩ－ＶＩ族化合物半導体等の半導体材料から形成することができる。具体的には、ＩｎＸＡｌＹＧａ１－Ｘ－ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）等の窒化物半導体（例えばＩｎＮ、ＡｌＮ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＡｌＮ等）を用いることができる。
　ロッド状発光部５の各構成（半導体ロッド１０、活性層２０および半導体層３０）に適した半導体について詳述する。
　半導体ロッド１０は、第１導電型半導体（例えばｎ型半導体）を含む。半導体ロッド１０に適した半導体としては、ＧａＮおよびＡｌＧａＮが挙げられる。なお、ｎ型不純物としてＳｉやＧｅ、Ｏ等を添加してもよい。半導体ロッド１０は、第１導電型半導体のみから構成してもよい。
　活性層２０は、バンドギャップの大きい稜線部２２と、バンドギャップの小さい井戸層２１を含む。井戸層２１に適した半導体としては、ＩｎｘＧａ１－ｘＮが挙げられる。稜線部２２に適した半導体としては、ＧａＮおよびＩｎｙＧａ１－ｙＮが挙げられる。なお、井戸層２１と稜線部２２が共にＩｎＧａＮから成るときは、井戸層２１のＩｎ組成比は稜線部２２のＩｎ組成比より大きくする（つまり、ｘ＞ｙ）。
　半導体層３０は、第２導電型半導体（例えばｐ型半導体）を含む。半導体層３０に適した半導体としては、Ｍｇ等のｐ型不純物を含むＧａＮが挙げられる。半導体層３０は、ｐ型不純物を含有するｐ型半導体から成る層と、アンドープの層とを含む積層構造であってもよい。
（透光性電極７１、８１、８２）
　ｎ側透光性電極７１、第１透光性電極８１および第２透光性電極８２は、透光性の導電材料から形成することができ、特に、導電性酸化物が好適である。導電性酸化物としては、例えば、ＺｎＯ、Ｉｎ２Ｏ３、ＩＴＯ、ＳｎＯ２、ＭｇＯが挙げられる。特にＩＴＯは、可視光（可視領域）において高い光透過性を有し、導電率の高い材料であることから好ましい。
　ｐ側の透光性電極として、このように第１透光性電極８１および第２透光性電極８２の２層を設けることが好ましい。ｐ側の透光性電極は１層のみとすることもできるが、この場合は絶縁膜９１形成後にｐ側の透光性電極を設けることになるため、絶縁膜９１に覆われたロッド状発光部５の部分に通電することができず、発光面積が減少する。また、ロッド状発光部５を覆わないように絶縁膜９１の形成面積を減少させると、ｐ側の電極と下地層４０が短絡する可能性が上昇する。第１透光性電極８１および第２透光性電極８２の２層構造であれば、短絡の可能性が低い程度に絶縁膜９１をロッド状発光部５の上にまで形成することができ、且つ、絶縁膜９１の下のロッド状発光部５に通電することができる。なお、第１透光性電極８１だけの部分よりもその上に第２透光性電極８２が重なった部分の方が光の透過率が減少する。したがって、第１透光性電極８１と第２透光性電極８２が重なった部分の表面積よりも、第２透光性電極８２から第１透光性電極８１が露出した部分の表面積を大きくすることが好ましい。これにより、ロッド状発光部５の発光の取り出し効率を向上させることができる。
　なお、ｎ側透光性電極７１は省略してもよい。この場合、ｎ側パッド電極７０を下地層４０に直接形成する。
（成長基板５０）
　窒化物半導体を成長させる場合の成長基板５０としては、典型的には、サファイア（Ａ１２Ｏ３）等の絶縁性基板を用いる。また、窒化物半導体（ＧａＮ、ＡｌＮ等）等を用いることもできる。
　特に、Ｃ面、すなわち（０００１）面を成長面とするサファイアの成長基板が好ましい。成長面は厳密に（０００１）面と一致するよりは、（０００１）面に対して０．５°～２．０°のオフ角を有しているのが好ましい。このような面を窒化することにより、ＧａＮ系半導体を［０００－１］方向に成長させることができる。
（絶縁膜９０、９１）
　絶縁膜９０、９１は、例えば、二酸化ケイ素（ＳｉＯ２）やＳｉＮから形成することができる。
（パッド電極７０、８０）
　ｎ側パッド電極７０およびｐ側パッド電極８０としては、電気良導体を用いることができ、例えばＣｕ、Ａｕ、Ａｇ、Ｎｉ、Ｓｎ等の金属が好適である。パッド電極７０、８０を透光性電極７１、８１上に形成する場合には、透光性電極とオーミックコンタクトできる導電材料から形成するのが好ましい。なお、ｐ側パッド電極８０をロッド状発光部５に直接設けてもよく、その場合は、ｐ側の透光性電極は１層のみ（第１透光性電極８１のみ）であってもよい。好ましくは、ｐ側パッド電極８０をロッド状発光部５に直接設けるのではなく、図２に示すように、ロッド状発光部５が存在しない領域を設け、その領域にｐ側パッド電極８０を形成する。これにより、ロッド状発光部５からの光をｐ側パッド電極８０によって遮られることなく外部に取り出すことができるため、発光素子１の光取り出し効率を向上させることができる。
（実験例）
　本開示に係る半導体ロッド１０及び活性層２０を製造した。活性層２０は、多重量子井戸構造（ＭＱＷ）とし、各半導体層はＭＯＣＶＤ法により形成した。
　まず、（０００１）面から約１°オフセットした面を成長面とするサファイア基板を成長基板５０として準備した。成長基板５０の上面５０ａは窒化処理し、その上に成長する窒化物半導体の上面（成長基板５０の上面５０ａと平行な面）が（０００－１）面となるようにした。そして、成長基板５０の上に、フォトリソグラフィ技術により、開口形状が直径２μｍの円形である貫通孔９０ｈを複数有するＳｉＯ２の絶縁膜９０（厚さ約０．３μｍ）を形成した。
　次いで、絶縁膜９０が形成された成長基板５０に、ＧａＮのバッファ層４５（厚さ約２０ｎｍ）を形成し、その後、熱処理を行った。ここでは下地層４０は設けなかったため、このように絶縁膜９０形成後にバッファ層４５の形成を行った。
　次に、ＧａＮからなる半導体ロッド１０を以下の形成条件で形成して、太さ３μｍ程度、長さ１０μｍ程度の略六角柱状の半導体ロッド１０を複数得た。
　・基板温度：１０４５℃
　・製造時間：４０分
　・雰囲気ガス：水素と窒素の混合雰囲気
　・キャリアガス：窒素 １１ｓｌｍ
　・ＮＨ３：５０ｓｃｃｍ（約２×１０－３モル/分)
　・ＴＭＧ：２０ｓｃｃｍ（約６５×１０－６モル/分)
　半導体ロッド１０を形成後、形成条件を以下のように変更して、活性層２０を形成した。なお、活性層２０は、半導体ロッド１０側から、障壁層２５と、井戸層２１および稜線部２２を含む層（ここでは「混合層」と称する）とを交互に作成した。障壁層２５を６層、混合層を６層形成した後、最後に障壁層２５をもう１層形成した。障壁層２５及び混合層の形成条件は以下の通りであった。障壁層２５の形成条件はＧａＮのものであり、混合層の形成条件はＩｎＧａＮのものである。
［障壁層２５の形成条件］
　・基板温度：８１０℃
　・雰囲気ガス：窒素
　・キャリアガス：窒素 ８ｓｌｍ
　・ＮＨ３：４ｓｌｍ（約２×１０－１モル/分)
　・ＴＥＧ：１６ｓｃｃｍ（約４×１０－６モル/分)

　ＧａＮからなる障壁層２５は、第１層（半導体ロッド１０と接触している層）のみＳｉドープした。１層目の形成の際には、上記の原料ガスに加えて、Ｓｉドーパント源としてＳｉＨ４ガスを８×１０－９モル/分で添加した。
　障壁層２５の形成時間は、第１層は約９分（厚さ１０ｎｍ程度）、第２層～第７層は、それぞれ４分（厚さ４～１０ｎｍ程度）とした。
［混合層（井戸層２１、稜線部２２）の形成条件］
　・基板温度：８１０℃
　・雰囲気ガス：窒素
　・キャリアガス：窒素 ８ｓｌｍ
　・ＮＨ３：４ｓｌｍ（約２×１０－１モル/分)
　・ＴＥＧ：１６ｓｃｃｍ（約４×１０－６モル/分)
　・ＴＭＩ：１４２ｓｃｃｍ（約１２×１０－６モル/分)

　混合層の形成時間は、第１層～第６層の全てにおいて、それぞれ４分（厚さ４～１０ｎｍ程度）とした。なお、障壁層２５の第２層～第７層と混合層との成長時間は同じであるが、半導体ロッド１０の長さ方向において成長速度の差が生じるため、後述するＴＥＭ像に示すように、障壁層２５と混合層との厚さは同じとは限らない。
　このようにして得られたロッド状発光部５の断面のＴＥＭで観察した。図７はロッド状発光部５の断面全体のＴＥＭ像であり、図８は、ロッド状発光部５の断面の一部のＴＥＭ像である。図８のＴＥＭ像では、半導体ロッド１０の側面１０ｃおよび稜線１０ｒと、活性層２０の井戸層２１、稜線部２２および障壁層２５とを確認することができる。
　図８のＴＥＭ像において、活性層２０が、障壁層２５、井戸層２１、および稜線部２２を含んでいることが観察できる。各井戸層２１は、半導体ロッド１０の側面１０ｃと平行な方向に延在している。井戸層２１（濃いグレー部分）は、半導体ロッド１０の稜線１０ｒとロッド状発光部５の稜線５ｒとを結ぶ線（仮想線ｖ）の位置で、延在方向が変わる。そして、井戸層２１が屈曲する部分に稜線部２２（線状の薄いグレー部分）が位置して、稜線部２２の両側にある井戸層２１を分離している。なお、図８のＴＥＭ像において最外周に成長させたのはＧａＮ障壁層（第７層）である。外周部の一部が濃いグレーとなっているが、これはここで成長を止めたことが原因と推測される。
　活性層２０の厚さ方向に積層された６層の井戸層２１の全てにおいて、仮想線ｖに沿って配置された稜線部２２により、井戸層２１は分離されていることがわかった。
　本出願は、出願日が２０１６年９月２９日である日本国特許出願、特願第２０１６－１９２０３１号を基礎出願とする優先権主張を伴う。特願第２０１６－１９２０３１号は参照することにより本明細書に取り込まれる。
　　１　発光素子
　　５、６　ロッド状発光部
　　１０、１６　第１導電型半導体ロッド（半導体ロッド）
　　１０ｃ、１６ｃ　半導体ロッドの側面
　　２０、２６　活性層
　　２１　井戸層
　　２２　稜線部
　　２５　障壁層
　　３０、３６　第２導電型半導体層（半導体層）
　　４０　下地層
　　４５　バッファ層
　　５０　成長基板
　　９０、９１　絶縁膜
　　９０ｈ　貫通孔

Claims (8)

  1. 　多角柱の側面を成すように配置された複数の側面を有する第１導電型半導体ロッドと、
    　前記第１導電型半導体ロッドの前記側面を覆う半導体から成る活性層と、
    　前記活性層を覆う第２導電型半導体層と、を含み、
    　前記活性層は、前記複数の側面のうち少なくとも隣接する２つにそれぞれ配置された複数の井戸層を含み、
    　前記複数の井戸層のうち隣接する井戸層同士はそれぞれ、隣接する前記側面同士が接する稜線に沿って分離されており、
    　前記活性層は、半導体から成り、前記稜線上に配置されて前記隣接する井戸層同士を繋ぐ稜線部をさらに含み、
    　前記稜線部のバンドギャップは、前記複数の井戸層それぞれのバンドギャップよりも広いことを特徴とする発光素子。
  2. 　前記複数の井戸層は、前記第１導電型半導体ロッドの全ての側面にそれぞれ配置されており、
    　前記複数の井戸層のうち隣接する井戸層同士は全て前記稜線部により繋がれていることを特徴とする請求項１に記載の発光素子。
  3. 　前記井戸層は、前記第１導電型半導体ロッドの側面と垂直をなす方向において、障壁層を介して複数積層されていることを特徴とする請求項１または２に記載の発光素子。
  4. 　前記複数の井戸層はＩｎを含有する窒化物半導体から成り、
    　前記稜線部のＩｎ組成比は、前記井戸層のＩｎ組成比より低いことを特徴とする請求項１～３のいずれか１項に記載の発光素子。
  5. 　前記稜線部がＧａＮから成り、前記複数の井戸層がＩｎＧａＮから成ることを特徴とする請求項１～３のいずれか１項に記載の発光素子。
  6. 　前記第１導電型半導体ロッドは第１導電型窒化物半導体を含む第１導電型窒化物半導体ロッドであり、
    　前記第２導電型半導体層は第２導電型窒化物半導体を含む第２導電型窒化物半導体層であり、
    　前記第１導電型窒化物半導体ロッドは、下地層の上面に配置されると共に、ウルツ鉱型の結晶から成り、
    　前記側面は、前記結晶のＭ面であり、上面視で六角形状に配置されていることを特徴とする請求項１～５のいずれか１項に記載の発光素子。
  7. 　前記第１導電型半導体ロッドは、ＧａＮ結晶から成ることを特徴とする請求項６に記載の発光素子。
  8. 　前記第１導電型窒化物半導体ロッドは、前記下地層から上方に向う方向が前記ＧａＮ結晶の［０００－１］方向であることを特徴とする請求項７に記載の発光素子。
PCT/JP2017/034908 2016-09-29 2017-09-27 発光素子 WO2018062252A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020197008325A KR102172865B1 (ko) 2016-09-29 2017-09-27 발광소자
CN201780060374.4A CN109791963B (zh) 2016-09-29 2017-09-27 发光元件
EP17856201.3A EP3522240B1 (en) 2016-09-29 2017-09-27 Light emitting element
US16/337,851 US10879422B2 (en) 2016-09-29 2017-09-27 Light emitting element
JP2018542630A JP6662464B2 (ja) 2016-09-29 2017-09-27 発光素子
US17/027,505 US11482642B2 (en) 2016-09-29 2020-09-21 Light emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-192031 2016-09-29
JP2016192031 2016-09-29

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/337,851 A-371-Of-International US10879422B2 (en) 2016-09-29 2017-09-27 Light emitting element
US17/027,505 Continuation US11482642B2 (en) 2016-09-29 2020-09-21 Light emitting element

Publications (1)

Publication Number Publication Date
WO2018062252A1 true WO2018062252A1 (ja) 2018-04-05

Family

ID=61762752

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/034908 WO2018062252A1 (ja) 2016-09-29 2017-09-27 発光素子

Country Status (6)

Country Link
US (2) US10879422B2 (ja)
EP (1) EP3522240B1 (ja)
JP (1) JP6662464B2 (ja)
KR (1) KR102172865B1 (ja)
CN (1) CN109791963B (ja)
WO (1) WO2018062252A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608139B1 (en) 2018-10-23 2020-03-31 Nichia Corporation Method of manufacturing light emitting element
JP2020057640A (ja) * 2018-09-28 2020-04-09 セイコーエプソン株式会社 発光装置およびプロジェクター
JP2022141079A (ja) * 2021-03-15 2022-09-29 セイコーエプソン株式会社 発光装置、プロジェクター、およびディスプレイ
JP7432844B2 (ja) 2021-12-17 2024-02-19 日亜化学工業株式会社 窒化物半導体発光素子

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020187986A1 (en) * 2019-03-18 2020-09-24 Hexagem Ab Semiconductor template and fabrication method
JP7056628B2 (ja) * 2019-06-28 2022-04-19 セイコーエプソン株式会社 発光装置およびプロジェクター
JP2022052420A (ja) * 2020-09-23 2022-04-04 セイコーエプソン株式会社 発光装置、発光装置の製造方法およびプロジェクター

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010023921A1 (ja) * 2008-09-01 2010-03-04 学校法人上智学院 半導体光素子アレイおよびその製造方法
JP2013004661A (ja) 2011-06-15 2013-01-07 Sharp Corp 半導体素子、半導体素子の製造方法、発光ダイオード、発光ダイオードの製造方法、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
US20130187128A1 (en) * 2010-10-07 2013-07-25 Snu R&Db Foundation Light-emitting element and method for manufacturing same
JP2015508941A (ja) 2012-03-01 2015-03-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップ
WO2015095049A1 (en) * 2013-12-17 2015-06-25 Glo Ab Iii-nitride nanowire led with strain modified surface active region and method of making thereof
JP2015142020A (ja) 2014-01-29 2015-08-03 東京エレクトロン株式会社 ロッド型発光素子の製造方法、及びロッド型発光素子
JP2016521459A (ja) * 2013-04-26 2016-07-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 活性ゾーンを有する半導体積層体を円柱状構造上に備えた発光アセンブリ
JP2016192031A (ja) 2015-03-31 2016-11-10 ブラザー工業株式会社 情報保護装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1420463A4 (en) * 2001-08-22 2008-11-26 Sony Corp NITRID SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
JP5099763B2 (ja) 2007-12-18 2012-12-19 国立大学法人東北大学 基板製造方法およびｉｉｉ族窒化物半導体結晶
US20160053977A1 (en) * 2008-09-24 2016-02-25 B/E Aerospace, Inc. Flexible led lighting element
CN102148321A (zh) * 2011-01-24 2011-08-10 佛山电器照明股份有限公司 Led白光荧光帽及其制造方法
SE537434C2 (sv) * 2012-06-26 2015-04-28 Polar Light Technologies Ab Grupp III-nitridstruktur
KR102075985B1 (ko) * 2013-10-14 2020-02-11 삼성전자주식회사 나노구조 반도체 발광소자
KR102249624B1 (ko) * 2014-07-01 2021-05-10 엘지이노텍 주식회사 발광구조물 및 이를 포함하는 발광소자

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010023921A1 (ja) * 2008-09-01 2010-03-04 学校法人上智学院 半導体光素子アレイおよびその製造方法
US20130187128A1 (en) * 2010-10-07 2013-07-25 Snu R&Db Foundation Light-emitting element and method for manufacturing same
JP2013004661A (ja) 2011-06-15 2013-01-07 Sharp Corp 半導体素子、半導体素子の製造方法、発光ダイオード、発光ダイオードの製造方法、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
JP2015508941A (ja) 2012-03-01 2015-03-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップ
JP2016521459A (ja) * 2013-04-26 2016-07-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 活性ゾーンを有する半導体積層体を円柱状構造上に備えた発光アセンブリ
WO2015095049A1 (en) * 2013-12-17 2015-06-25 Glo Ab Iii-nitride nanowire led with strain modified surface active region and method of making thereof
JP2015142020A (ja) 2014-01-29 2015-08-03 東京エレクトロン株式会社 ロッド型発光素子の製造方法、及びロッド型発光素子
JP2016192031A (ja) 2015-03-31 2016-11-10 ブラザー工業株式会社 情報保護装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3522240A4

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057640A (ja) * 2018-09-28 2020-04-09 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7320770B2 (ja) 2018-09-28 2023-08-04 セイコーエプソン株式会社 発光装置およびプロジェクター
US10608139B1 (en) 2018-10-23 2020-03-31 Nichia Corporation Method of manufacturing light emitting element
JP2022141079A (ja) * 2021-03-15 2022-09-29 セイコーエプソン株式会社 発光装置、プロジェクター、およびディスプレイ
JP7320794B2 (ja) 2021-03-15 2023-08-04 セイコーエプソン株式会社 発光装置、プロジェクター、およびディスプレイ
JP7432844B2 (ja) 2021-12-17 2024-02-19 日亜化学工業株式会社 窒化物半導体発光素子

Also Published As

Publication number Publication date
EP3522240B1 (en) 2021-06-30
KR20190035926A (ko) 2019-04-03
CN109791963A (zh) 2019-05-21
US11482642B2 (en) 2022-10-25
CN109791963B (zh) 2021-09-17
US20200035860A1 (en) 2020-01-30
US20210005781A1 (en) 2021-01-07
US10879422B2 (en) 2020-12-29
JP6662464B2 (ja) 2020-03-11
KR102172865B1 (ko) 2020-11-02
EP3522240A1 (en) 2019-08-07
EP3522240A4 (en) 2020-04-29
JPWO2018062252A1 (ja) 2019-06-24

Similar Documents

Publication Publication Date Title
WO2018062252A1 (ja) 発光素子
JP5113330B2 (ja) 窒化ガリウム半導体発光素子
JP4872450B2 (ja) 窒化物半導体発光素子
US9373750B2 (en) Group III nitride semiconductor light-emitting device
US8835902B2 (en) Nano-structured light-emitting devices
JP6897287B2 (ja) 発光素子
KR101843513B1 (ko) 질화갈륨계 발광 다이오드
JP2008109066A (ja) 発光素子
US8598599B2 (en) Group III nitride semiconductor light-emitting device
WO2014061692A1 (ja) 窒化物半導体発光素子
KR20130058406A (ko) 반도체 발광소자
JP2008118049A (ja) ＧａＮ系半導体発光素子
JP3446660B2 (ja) 窒化物半導体発光素子
JP2021019075A (ja) 発光装置の製造方法及び発光装置
JP4877294B2 (ja) 半導体発光素子の製造方法
JP2011119374A (ja) 窒化物半導体素子及びその製造方法、並びに、半導体装置
JP4628651B2 (ja) 窒化物半導体発光素子の製造方法
KR20100024154A (ko) 발광 다이오드
WO2008056632A1 (fr) Élément électroluminescent semi-conducteur gan
JP5198390B2 (ja) 窒化物半導体素子及びその製造方法、並びに、半導体装置
JP2008227103A (ja) ＧａＮ系半導体発光素子
JP4954534B2 (ja) 窒化物半導体素子およびその製法
JP5193966B2 (ja) 窒化物半導体素子及びその製造方法、並びに、半導体装置
JP2012060023A (ja) 半導体発光素子およびその製造方法
KR20130111032A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17856201

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018542630

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20197008325

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017856201

Country of ref document: EP

Effective date: 20190429