JPWO2018062252A1 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JPWO2018062252A1
JPWO2018062252A1 JP2018542630A JP2018542630A JPWO2018062252A1 JP WO2018062252 A1 JPWO2018062252 A1 JP WO2018062252A1 JP 2018542630 A JP2018542630 A JP 2018542630A JP 2018542630 A JP2018542630 A JP 2018542630A JP WO2018062252 A1 JPWO2018062252 A1 JP WO2018062252A1
Authority
JP
Japan
Prior art keywords
semiconductor
rod
layer
light emitting
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018542630A
Other languages
English (en)
Other versions
JP6662464B2 (ja
Inventor
敦生 道上
敦生 道上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Publication of JPWO2018062252A1 publication Critical patent/JPWO2018062252A1/ja
Application granted granted Critical
Publication of JP6662464B2 publication Critical patent/JP6662464B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

多角柱の側面を成すように配置された複数の側面10cを有する第1導電型半導体ロッド10と、第1導電型半導体ロッド10の側面10cを覆う半導体から成る活性層20と、活性層20を覆う第2導電型半導体層30と、を含み、活性層20は、複数の側面10cのうち少なくとも隣接する2つにそれぞれ配置された複数の井戸層21を含み、複数の井戸層21のうち隣接する井戸層21同士はそれぞれ、隣接する側面10c同士が接する稜線10rに沿って分離されており、活性層10は、半導体から成り、稜線10r上に配置されて隣接する井戸層21同士を繋ぐ稜線部22をさらに含み、稜線部22のバンドギャップは、複数の井戸層21それぞれのバンドギャップよりも広い発光素子1。

Description

本開示は、発光素子に係る。
近年、ロッド状構造を含むロッド状発光素子が注目されている(例えば、特許文献1〜3)。ロッド状発光素子では、第1導電型半導体(例えばn型半導体)から成る1以上の半導体ロッド、そのロッドの表面を覆う活性層、および活性層を覆う第2導電型半導体層(例えばp型半導体層)を含んでいる。
ロッド状発光素子は、半導体ロッドの表面全体が発光面となり得るため、従来の発光素子に比べて、単位体積当たりの発光面積を広くできる利点がある。
特開2013−004661号公報 特開2015−142020号公報 特開2015−508941号公報
典型的なロッド状発光素子は、太さが20nm〜3μm、長さが100nm〜100μmの円柱状又は多角柱状のロッド状構造を1以上有する。このようなロッド状構造を有する発光素子はまだ発光効率が十分に高いとはいえない。
そこで、本開示は、発光効率を高めることのできるロッド状発光素子を提供することを目的とする。
本開示に係る発光素子は、
多角柱の側面を成すように配置された複数の側面を有する第1導電型半導体ロッドと、
前記第1導電型半導体ロッドの前記側面を覆う半導体から成る活性層と、
前記活性層を覆う第2導電型半導体層と、を含み、
前記活性層は、前記複数の側面のうち少なくとも隣接する2つにそれぞれ配置された複数の井戸層を含み、
前記複数の井戸層のうち隣接する井戸層同士はそれぞれ、隣接する前記側面同士が接する稜線に沿って分離されており、
前記活性層は、半導体から成り、前記稜線上に配置されて前記隣接する井戸層同士を繋ぐ稜線部をさらに含み、
前記稜線部のバンドギャップは、前記複数の井戸層それぞれのバンドギャップよりも広いことを特徴とする。
本開示に係る発光素子によれば、ロッド状発光素子の発光効率を高めることができる。
図1は、本開示の実施形態に係る発光素子の概略上面図である。 図2は、図1のA−A線に沿った概略断面図である。 図3(a)は、図2に示すロッド状発光部の断面図の部分拡大図であり、図3(b)は、ロッド状発光部の変形例の部分拡大図である。 図4は、図3(a)のB−B線に沿った模式断面図である。 図5は、ロッド状発光部の変形例を示す模式断面図である。 図6A(a)〜(d)は、本開示に係る発光素子の製造方法を説明するための断面図である。 図6B(e)〜(f)は、本開示に係る発光素子の製造方法を説明するための断面図である。 図6C(g)〜(h)は、本開示に係る発光素子の製造方法を説明するための断面図である。 図7は、実験例で製造したロッド状発光部の断面のTEM像である。 図8は、実験例で製造したロッド状発光部の断面のTEM像である。
本開示の発光素子は、第1導電型半導体ロッドと、半導体ロッドの側面を覆う活性層と、活性層を覆う第2導電型半導体層とを含んでいる。半導体ロッドは多角柱の側面を成すように配置された複数の側面を有している。半導体から成る活性層は、半導体ロッドの側面上に設けられた複数の井戸層と、半導体ロッドの稜線上に設けられた稜線部を含む。隣接する井戸層は稜線部によって分離されており、かつ稜線部のバンドギャップは井戸層のバンドギャップより広くされている。そのため、隣接する井戸層の間でキャリア移動が起こり難く、井戸層内へのキャリア閉じ込め効果が向上する。これにより、発光素子の発光効率を高めることができる。
以下、図面に基づいて本発明の実施の形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語(例えば、「上」、「下」、「右」、「左」及び、それらの用語を含む別の用語)を用いる。それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。また、複数の図面に表れる同一符号の部分は同一の部分または部材を示す。
図1は、本開示の実施形態に係る発光素子1の概略上面図、図2は、図1のA−A線に沿った発光素子1の概略断面図である。図1および図2に示すように、実施形態に係る発光素子1は、成長基板50、バッファ層45、下地層40、絶縁膜90、91、ロッド状の発光部分5(以下「ロッド状発光部5」と称する)、および電極70、71、80、81、82、を含んでいる。
ロッド状発光部5は柱状であり、図1の例では六角柱状である。発光素子1は、少なくとも1つ以上のロッド状発光部5を含んでいる。図1の発光素子1は、21個の発光素子(3×7個)を含んでいる。
図3(a)は、図2に示すロッド状発光部5の断面図の部分拡大図である。図3(a)に示すように、個々のロッド状発光部5は、第1導電型半導体ロッド(半導体ロッド10)、活性層20および第2導電型半導体層(半導体層30)を含んでいる。
半導体ロッド10は、その側面10cの一部または全部が、活性層20で覆われている。すなわち、複数の側面10cのうち一部の側面10cまたは全ての側面10cが活性層20で覆われており、また、活性層20に覆われた側面10cのそれぞれにおいては、一部の領域または全ての領域が活性層20で覆われている。なお、本実施形態では、少なくとも隣接する2つ以上の側面10c(例えば、図4の側面10cと側面10c)が、連続する活性層20で覆われていなくてはならない。したがって、「複数の側面10cのうち一部の側面10c」とは隣接する2つ以上の側面10cを少なくとも含む。
1つの側面10cにおいて一部の領域のみが活性層20で覆われている場合とは、例えば図3(a)の状態を指す。すなわち、図3(a)に示すように、半導体ロッド10の側面10c(例えば、1つの側面10c)は、下面10b側の一部が絶縁膜90に覆われており、絶縁膜90から露出した領域のみが活性層20に覆われている、という形状としてよい。具体的には、絶縁膜90から露出する領域の全面積を100%としたとき、上面10a側から約70〜100%の範囲は活性層20で覆われており、下面10b側から30〜0%の範囲は活性層20で覆われていない形状とすることができる。なお、「約70〜100%の範囲」とは、絶縁膜90から露出する領域の全面積を100%としたときの規定であり、側面10cの全てに対して約70〜100%の範囲のことではない。例えば、側面10cの面積の10%が絶縁膜90で覆われており、側面10cの面積の90%が絶縁膜90から露出しているとする。この場合、「約70〜100%の範囲」とは、側面10cの面積の約63%(90%×70%)〜90%(90%×100%)のことである。
本開示では、後述する製造方法において、半導体ロッド10の形成の際に絶縁膜90を利用するときには、このような形態になり得る。
いずれの意味においても、発光面積を広くするという観点から、発光層として機能する活性層20で覆う面積を広くするのが好ましい。つまり、第1の意味においては、全ての側面10c上に活性層20が配置されるのが好ましい。第2の意味においては、側面10cのうち絶縁膜90から露出した領域の100%が、活性層20に覆われているのが好ましい。さらに好ましくは、これらの両方を満たすものとする。
また、ロッド状発光部5のすべての側面において、活性層20の厚さは実質的に同じであることが好ましい。同様に、ロッド状発光部5のすべての側面において、半導体層30の厚さは実質的に同じであることが好ましい。これにより、ロッド状発光部5のすべての側面から同程度の発光を得ることができる。
さらに、半導体ロッド10の上面10aは活性層20で覆われていてもよい。なお、半導体ロッド10の下面10bは、活性層20で覆われることはなく、半導体ロッド10への通電経路として利用される。
活性層20は、半導体層30で覆われている。図3(a)の例では、活性層20は半導体ロッド10の側面10cおよび上面10aに形成されており、半導体層30は、活性層20の側面20cおよび上面20aを覆うように設けられている。
図4は、図3(a)のB−B線に沿ったロッド状発光部5の模式断面図である。半導体ロッド10は六角形状であり、6つの辺が半導体ロッド10の側面10c(側面10c〜10c)に相当し、6つの頂点が半導体ロッド10の稜線10r(10r〜10r)に相当する。稜線10rは、隣接する側面10cにより形成されるものであり、半導体ロッド10の長手方向(z方向)に伸びている。例えば、側面10cと側面10cとから、稜線10rが形成される。
活性層20は、半導体ロッド10の六角形状の外周全体を連続して囲んでいる。活性層20は、井戸層21と稜線部22とを含んでいる。井戸層21は、半導体ロッド10の側面10cに配置されている。隣接する2つの側面10cをそれぞれ覆う2つの井戸層21は、半導体ロッド10の稜線10rの位置において分離されている。つまり、井戸層21は、半導体ロッド10の外周方向において不連続である。隣接する2つの井戸層21の間、つまり半導体ロッド10の稜線10rの位置には稜線部22が設けられている。この稜線部22によって隣接する2つの井戸層21が接続されることにより、半導体ロッド10の外周方向に連続する活性層20が形成される。
上述したように、稜線10rは半導体ロッド10の長手方向(z方向)に伸びているので、活性層20の稜線部22も、稜線10rに沿って、半導体ロッド10の長手方向(z方向)に伸びている。
稜線部22のバンドギャップは、井戸層21のバンドギャップより広くされている。つまり、稜線部22は、量子井戸構造の障壁層と同様の機能を発揮する。これにより、以下の理由により、ロッド状発光部5の発光効率を向上し得る。
ロッド状発光部5を点灯する場合、発光素子1に電圧を印加する。これにより活性層20にキャリアが注入され、発光が生じる。ここで、井戸層21を、バンドギャップの大きい稜線部22で分断することにより、分断された小寸法の井戸層21内にキャリアを閉じ込めることができる。その結果、井戸層21内での発光再結合の頻度を増加させることができ、発光効率を向上させることができる。また、稜線部22間の距離が例えば数十nm程度など十分に小さければ、量子効果を得ることができるため、より効率的にキャリアを井戸層21内に閉じ込めることができる。
井戸層21と稜線部22は、いずれも窒化物半導体から形成することができる。例えば、井戸層21をInGaNから形成し、稜線部22をGaN又は井戸層21よりもIn組成比の小さなInGaNから形成する。井戸層21と稜線部22のバンドギャップの制御は、窒化物半導体に含まれるInの含有量(In組成比)で制御することができる。窒化物半導体の場合、In組成比が高くなるとバンドギャップが狭くなり、In組成比が低くなるとバンドギャップが広くなる。よって、井戸層21のIn組成比を稜線部22のIn組成比よりも高くすることにより、稜線部22のバンドギャップを井戸層21のバンドギャップより広くすることができる。
この場合、井戸層21中のIn組成比を高くすると、井戸層21を形成する窒化物半導体の結晶の歪みが大きくなって、結晶性が悪化するため、発光効率が低下するおそれがある。特に、井戸層21の体積が大きくなると、結晶の歪みが顕著になる。しかしながら、本開示では、井戸層21が稜線部22で分断されて小体積にされていることにより、各井戸層21の歪みが顕在化しにくくなる。また、稜線部22は、In組成比の少ない又はInを含まない窒化物半導体から形成されているので結晶の歪みが少なく、井戸層21内の結晶の歪みを緩和するように作用する。つまり、稜線部22での分断による小体積化により、井戸層21に生じる結晶の歪みが低減されて、井戸層21の結晶性が向上し得るものと期待される。
井戸層21の結晶性が向上することにより、発光素子1を高効率化することができる。また、稜線部22を有することによって井戸層21の結晶性が向上するため、稜線部22が存在しない場合と比較して井戸層21のIn組成比を高くすることも可能である。井戸層21のIn組成比を高くすると、発光が長波長にシフトするので、従来よりも長波長の発光が可能な発光素子1を形成することができる。その結果、窒化物系半導体の発光素子において、井戸層21のIn組成比を制御することにより、赤色〜紫外線の広い範囲の発光波長の発光素子を形成することができる。
また、多角柱の側面に稜線を跨ぐ層を設ける場合、当該層の厚みは稜線で最大となる傾向にある。例えば図4に示すように、稜線10rにおける稜線部22の膜厚22tは側面10cにおける井戸層21の膜厚21tよりも厚い。仮に稜線部22がなく稜線10rにも井戸層21が形成されていれば、井戸層21の膜厚が稜線10rにおいて他の部分よりも厚くなる。そして井戸層21は膜厚が厚いほど結晶性が悪化しやすいため、稜線10rに井戸層21が設けられていると稜線10rにおける井戸層21の結晶性が悪化する場合がある。稜線部22を設けることで、このような稜線10rにおける井戸層21の厚膜化を避けることができる。
稜線部22のバンドギャップを井戸層21のバンドギャップより広くする具体的な方法としては、井戸層21と稜線部22を、いずれもInを含む窒化物半導体から形成し、かつ稜線部22中のIn組成比を、井戸層21のIn組成比より低くすることが挙げられる。
別の方法としては、井戸層21をInを含む窒化物半導体から形成し、稜線部22をInを含まない窒化物半導体から形成することが挙げられる。具体的には、井戸層21をInGaNから形成し、稜線部22をGaNから形成することができる。
いずれの例でも、稜線部22のバンドギャップを井戸層21のバンドギャップより広くすることができる。上述したように、井戸層21は半導体ロッド10の全ての側面10c上に配置されることが好ましいため、稜線部22も同様に全ての稜線10rの位置に設けられていることが好ましい。これにより、すべての側面10cの井戸層21において稜線部22を設けたことによる効果を得ることができる。なお、活性層20は、井戸層21と半導体ロッド10との間に配置された障壁層(n側障壁層)、および井戸層21と半導体層30との間に配置された障壁層(p側障壁層)を含むことができる。これにより、井戸層21をn側障壁層とp側障壁層とで挟むことができる。
活性層20は、多重量子井戸構造(MQW)にしてもよい。図5に示す活性層20は、活性層20の厚さ方向に積層された複数の井戸層21を含むことができる。このとき、隣接する井戸層21の間に障壁層25を介在させる。例えば、半導体ロッド10の1つの側面10cを覆う活性層20の場合、側面10cと垂直な方向N(活性層20の厚さ方向と一致)に、井戸層21と障壁層25とを交互に積層する。
井戸層21が、バンドギャップの広い障壁層25とバンドギャップの広い稜線部22とで囲まれているので、井戸層21内にキャリアを効率よく閉じ込めることができる。
ロッド状発光部5の太さに対する長さの比(アスペクト比)が大きいほど、発光面積の密度を高くすることができる。ロッド状発光部5のアスペクト比は、例えば2以上であり、さらには5以上とすることができる。また、アスペクト比が例えば20以下であれば、ロッド状発光部5を安定して作製しやすい。ロッド状発光部5のアスペクト比は、平坦な活性層を有する従来型の発光素子とした場合と比較して発光面積が大きくなるように、ロッド状発光部5の密度も考慮して選択することが好ましい。本明細書において「太さ」とは、断面形状が多角形の場合における、その多角形の外接円の直径である。
半導体ロッド10を形成する第1導電型半導体と、半導体層30を形成する第2導電型半導体は異なる導電型の半導体である。特に、半導体ロッド10は、第1導電型窒化物半導体から形成し、第2導電型を有する半導体層30は、第2導電型窒化物半導体から形成するのが好ましい。例えば、半導体ロッド10がn型半導体(例えばn型窒化物半導体)から形成される場合には、半導体層30はp型半導体(例えばp型窒化物半導体)から形成する。半導体ロッド10がp型半導体(例えばp型窒化物半導体)から形成される場合には、半導体層30はn型半導体(例えばn型窒化物半導体)から形成する。
半導体ロッド10は、ウルツ鉱型の結晶から形成することができる。ウルツ鉱型結晶は六方晶であり、図1に示すような上面視六角形状となるように横方向(m軸方向)の成長を抑制し、垂直方向に結晶成長することで高アスペクト比のロッドを形成できる。この場合、半導体ロッド10の側面10c(図3(a)および図4参照)は、結晶のM面に対応する。言い換えると、半導体ロッド10の側面10cは、ウルツ鉱型結晶のM面であり、その側面10cは上面視で六角形状となるように配置されている。本明細書において「上面視」とは、図1および図4のようにz方向から観察することを意味している。
半導体ロッド10は、GaN結晶から形成することができる。このとき、半導体ロッド10は、下地層40から上方に向う方向(図3(a)のz方向)が、GaN結晶の[000−1]方向であるのが好ましい。
図3(b)は、ロッド状発光部の変形例である。図3(b)のロッド状発光部6は、上面6aと側面6cとの間に傾斜面(ファセット16d)を有している。ロッド状発光部6は、ファセット16dを有する半導体ロッド16と、半導体ロッド16の外面を覆う活性層26と、活性層26の外面を覆う半導体層36を有している。
図3(a)から分かるように、半導体ロッド10は、側面10cと上面10aとが接する稜線10eを有している。半導体ロッド10を覆う活性層20のうち、この稜線10eを覆う部分は井戸層21としてもよい。つまり、活性層20は、半導体ロッド10の側面10cから上面10aまで、連続する井戸層21を含んでいてもよい。ただし、半導体ロッド10の表面に形成する半導体層は、稜線10eの部分では良好な結晶性とすることが難しい。すなわち、稜線eを覆う部分にも井戸層21を形成すると、その部分の井戸層21が不十分な結晶性となりやすい。この場合、不十分な結晶性となった部分がリークパスとなる懸念がある。
このため、半導体ロッド10の上面10a側を、図3(b)に示すような形状とすることが好ましい。図3(b)においても、半導体ロッド16は、側面16cとファセット16dとが接する稜線16eと、ファセット16dと上面16aとが接する稜線16fを有している。半導体ロッド16を覆う活性層26のうち、これらの稜線16e、16fを覆う部分は、井戸層21としてよい。つまり、活性層26は、半導体ロッド16の側面16cから、ファセット16dを通って上面16aまで連続する井戸層21を含んでいてもよい。GaN系結晶におけるM面が側面16cであるときに、ファセット16dと側面16cとの成す角は約152度であることが好ましい。このようなファセット16dはGaN系結晶の(10−11)面であると考えられる。なお、ミラー指数において負の指数は数字の上にバーを付して表されるが、本明細書では数字の前に「−」を付して負の指数を表している。半導体ロッド10がこのようなファセット16dを有することにより、ファセット16d及び稜線16eに結晶性の良好な井戸層21を形成することができる。なお、上面16aはなくてもよい。すなわち、図3(b)に示す断面視では半導体ロッド10の上端部は台形状であるが、三角形状であってもよい。
再度図2を参照すると、発光素子1において、複数のロッド状発光部5が、下地層40の上面40bに配置されている。より正確には、図3(a)に示すように、下地層40の上面40bに、ロッド状発光部5の半導体ロッド10が配置される。これにより、下地層40を介して、半導体ロッド10に通電することができる。
また、ロッド状発光部5の半導体層30の表面には第1透光性電極81が形成され、さらにその表面に第2透光性電極82が形成されている。第1透光性電極81により、複数のロッド状発光部5の半導体層30は並列に接続される。第2透光性電極82は下地層40の上側まで延在しており、第2透光性電極82と下地層40とはこれらの間に配置された絶縁膜91によって電気的に絶縁されている。
ロッド状発光部5から発光する光は、第1透光性電極81および第2透光性電極82を通って発光素子1の外部に取り出すことができる。
次に図6Aおよび図6Bを参照しながら、発光素子1の製造方法について説明する。なお、製造工程の説明では、半導体として窒化ガリウム半導体を用いた場合の発光素子1の製造工程を例にとって詳述する。
本開示においては、活性層20に含まれる井戸層21が、井戸層21よりバンドギャップの大きい稜線部22で繋がれた構成を有している。井戸層21と稜線部22は、雰囲気、原料ガスおよび形成温度を調節することにより、1つの積層工程内で同時に形成することができることを本発明の発明者は見いだした。
<1.下地層40の準備>
図6A(a)に示すように、成長基板50の上に、バッファ層45および下地層40を順次積層する。バッファ層45および下地層40を形成するための反応装置としては、例えばMOCVD装置を用いることができる。なお、バッファ層45と下地層40の形成を省略して、成長基板50の成長面に直接半導体ロッド10を形成してもよい。
成長基板50としては、後述するようにサファイア基板、SiC基板、窒化物半導体基板などが利用できる。ここでは、サファイア(Al)基板を用いた例を説明する。サファイアの成長基板50の場合、(0001)面を成長面とするのが好ましい。ここで「(0001)面」とは、(0001)面に対してわずかに傾斜した面を含む。具体的には、(0001)面に対し0.5°以上2.0°以下のオフ角をもつ面を成長面とするのがより好ましい。
成長基板50の上にバッファ層45を形成する前に、成長基板50を前処理するのが好ましい。まず、成長基板50を反応装置内で加熱して、成長面(上面50a)を加熱処理(サーマルクリーニング)する。加熱温度としては900〜1200℃が挙げられ、加熱時間としては約2〜15分が挙げられる。この加熱処理により、成長基板50の上面50aに結晶学的なステップが現れ、これが結晶核の生成サイトとなる。
その後、反応装置にNHガスを導入して、成長基板50の上面50aを窒化する。窒化処理は、例えば処理温度900〜1100℃、処理時間1〜30分で行うことができる。このような窒化処理により、その上に成長する窒化物半導体の表面を(000−1)面とすることができる。
窒化処理後の成長基板50の上面50aにバッファ層45を成長させる。成長基板50の温度を例えば550℃とし、原料ガスを供給してGaNからなるバッファ層45を成長させる。バッファ層45の厚さは例えば約20nm程度とする。
バッファ層45として非晶質のGaNを形成し、その後に熱処理を行ってもよい。熱処理温度は1000℃以上、熱処理時間は数分〜1時間程度、熱処理時の雰囲気は窒素ガスあるいは窒素ガスの他に水素ガス及びNHガスの一方または両方を含む混合ガスとするのが好ましい。
バッファ層45の上に、下地層40を形成する。下地層40は例えばGaN層とする。また、下地層40にはn型不純物を添加することが好ましく、例えばSiが添加されたGaN層を下地層40として形成する。
下地層40の上面40aに、絶縁膜90を形成する。絶縁膜90は、SiO、SiN等の絶縁部材から形成する。絶縁膜90は、その厚さ方向(z方向)に貫通した複数の貫通孔90hを備えている。この貫通孔90hから、下地層40の上面40aが露出している。貫通孔90hは、例えばフォトリソグラフィ技術により形成することができる。貫通孔90hは、上面視(z方向から視認)において、円形、楕円形、多角形などの形状を有することができる。特に、円形の貫通孔90hは形成しやすいので好ましい。
隣接する貫通孔90h間の最短距離は、実質的に一定であることが好ましい。これにより、貫通孔90hから成長する半導体ロッド10を実質的に一定の間隔で配置することができる。半導体ロッド10の側面に活性層20及び半導体層30等を成長させるとき、隣接する半導体ロッド10間の距離は、活性層20及び半導体層30の成長速度に影響を与えることがある。複数の半導体ロッド10を実質的に一定の間隔で配置することにより、それらの側面10cに形成される活性層20及び半導体層30等の成長速度を実質的に一定とすることができる。例えば、上面視において貫通孔90hを正三角格子状に配列する。さらには、上面視において貫通孔90hの中心同士を結ぶ方向が、半導体ロッド10を構成するGaN系結晶のm軸方向となる方向、すなわちサファイアのa軸方向であることが好ましい。これにより、図1に示すように、GaN系結晶からなる正六角形状の半導体ロッド10を、隣接する半導体ロッド10の側面10cが実質的に平行に向かい合う向きで、正三角格子状に配列することができる。したがって、各半導体ロッド10の各側面10cに形成される活性層20及び半導体層30の成長速度を実質的に一定とすることができ、各層の厚さを同程度とすることができる。
<2.半導体ロッド10の形成>
図6A(b)に示すように、貫通孔90hから露出した下地層40の上面40aに、半導体ロッド10を形成する。半導体ロッド10を形成する際に、絶縁膜90がマスクとして機能して、貫通孔90hから上向き(z方向)に成長した半導体ロッド10を形成することができる。このとき、サファイアの成長基板50の窒化された表面を成長面とした場合、成長させるGaN系結晶の成長方向は[000−1]方向となるから、半導体ロッド10の成長方向もGaN系結晶の[000−1]方向となる。つまり、半導体ロッド10の下地層40から上方に向う方向(z方向)が、GaN系結晶の[000−1]方向になる。
GaN系半導体の成長方向を[000−1]方向にすると、GaN系半導体のマイグレーションが抑制されて、横方向成長が起こりにくい。このため、半導体ロッド10は、絶縁膜90の貫通孔90h内で成長し始めた太さをほぼ維持したまま上方向(z方向)に成長する。結果として、比較的均一な太さの半導体ロッド10が得られる。
半導体ロッド10をウルツ鉱型(六方晶系)のGaN系結晶から形成すると、半導体ロッド10は六角柱状に成長する傾向がある。そのため、絶縁膜90の貫通孔90hの形状が円形であっても、半導体ロッド10は円柱状ではなく、六角柱状になる。このとき、半導体ロッド10の側面は、GaN系結晶のM面になる。なお、貫通孔90hの内径が大きいと、それに合わせて半導体ロッド10の太さも太くなる。よって、半導体ロッド10の太さは、貫通孔90hの内径によって制御することができる。
半導体ロッド10は、成長基板50の温度を例えば900〜1100℃とし、原料ガスを供給して成長させる。半導体ロッド10は例えばGaN結晶から形成する。この場合、原料ガスは、下地層40と同様に、ガリウム源としてTMGまたはTEGと、窒素源としてNHを含む混合ガスが利用できる。半導体ロッド10にもn型不純物を添加することが好ましく、例えば上述の原料ガスにシランガスを追加し、Siが添加されたGaN結晶を半導体ロッド10として形成する。半導体ロッド10の長さ(z方向の寸法)は、原料ガスの供給時間により制御することができる。原料ガスの供給時間を例えば20〜60分とすると、約5〜15μm程度の長さの半導体ロッド10を形成できる。
半導体ロッド10の形成条件(成長温度、原料ガスの流量、貫通孔90hの内径など)を適宜調節することにより、図3(b)に示すような、ファセットを有する半導体ロッド16を形成することができる。
<3.活性層20の形成>
図6A(c)に示すように、半導体ロッド10の外面に活性層20を形成する。
例えば、ロッド状発光部5を青色発光させる場合、活性層20は、成長基板50の温度を800〜900℃程度とし、原料ガスを供給して形成する。原料ガスは、ガリウム源としてTMGまたはTEGと、窒素源としてNHと、インジウム源としてTMI(トリメチルインジウム)を含む混合ガスが利用できる。ここで、原料ガス中におけるガリウム元素に対する窒素元素の比を、5.5×10〜2.2×10にするのが好ましい。ガリウム元素に対する窒素元素の比がこの範囲内にあると、活性層20の井戸層21(図4および図5参照)を形成するInGaN膜を良好に形成することができる。なお、比率が前記範囲を下回ると、インジウム源から生じるInがGaやNと結合しにくくなり、In金属として析出されやすくなる。比率が前記範囲を上回ると、窒素源であるNHから生じるHにより、インジウム源から生じるInが排除されやすくなり、InGaNが形成されにくくなる。
ガリウム元素に対する窒素元素の比は、より好ましくは2.2×10〜2.2×10であり、特に好ましくは4.4×10〜1.1×10である。
なお、混合ガスは、キャリアガスとしてHガスまたはNガスを含んでいてもよい。InGaNを成長する場合、キャリアガスがHガスであると成長しにくくなる傾向があるため、キャリアガスとしてNガスを使用するのが好ましい。
上記の形成条件は、半導体ロッド10の側面10c上に形成された部分はIn組成比が多くなって井戸層21となり、半導体ロッド10の稜線10r上に形成された部分はIn組成比が少なくなって稜線部22となるように設定される。具体的には、原料ガスに含まれるガリウム元素および窒素元素の比率等を調整することが好ましい。例えば、これらの条件のうちの1つを変動させて活性層20を形成し、得られた井戸層21等のIn組成比を確認することで、適した条件を見出すことができる。
稜線部22のIn組成比が選択的に減少する理由は定かではないが、半導体ロッド10の側面10c上に形成されるInGaNと、稜線部22上に形成されるInGaNとを比較すると、上述の形成条件の場合には、稜線部22上のInGaNからInが選択的に離脱する傾向があるものと考えられる。より詳細には、稜線10r上に成長するInGaN結晶が不安定であることで稜線部22が形成可能となると考えられる。すなわち、稜線10r上に不安的なInGaN結晶が成長することにより、結合エネルギーが比較的低いInが脱離し、In組成比の小さい稜線部22が形成されると推測される。
井戸層21と稜線部22は、ロッド状発光部5の断面(図4および図5参照)のTEM(透過型電子顕微鏡)像から容易に識別することができる。明視野像のTEM写真であれば、In組成比の高い井戸層21は濃いグレーまたは黒色となり、In組成比の低い稜線部22は薄いグレーまたは白色となる。
稜線部22の幅22wは、1原子以上であり、例えば2nm以下とすることができる。なお、稜線部22の幅とは、稜線部22を挟む2つの井戸層21の最短距離を指す。
なお、図6A(c)から分かるように、半導体ロッド10の側面10cのうち、下面10b側の一部は絶縁膜90で覆われている。そのため、その部分には、活性層20は形成されない。言い換えれば、半導体ロッド10のうち、絶縁膜90より上側に露出している外面のみを、活性層20で覆うことができる。
<4.半導体層30の形成>
図6A(d)に示すように、活性層20の外面に半導体層30を形成する。半導体ロッド10をn型のGaN系結晶(n型窒化物半導体)から形成した場合、半導体層30はp型のGaN系結晶(p型窒化物半導体)から形成する。例えば、半導体層30は、p型GaN層やp型AlGaN層をp型不純物濃度を変えて複数積層させることにより形成する。
半導体層30は、成長基板50の温度を例えば800〜900℃とし、原料ガスを供給して形成する。原料ガスは、ガリウム源としてTMGまたはTEGと、窒素源としてNHとを含む混合ガスが利用できる。さらに、p型不純物を添加するため、これらの原料ガスに例えばCpMg(ビスシクロペンタジエニルマグネシウム)を追加し、Mgが添加されたGaN層を半導体層30として形成する。原料ガスの供給時間を例えば20〜60分とすると、約40〜120nm程度の厚さの半導体層30を形成できる。
半導体層30の形成により、ロッド状発光部5が得られる。
<5.透光性電極71、81の形成>
図6B(e)に示すように、ロッド状発光部5の半導体層30の外面と、絶縁膜90の上面90aとを連続して覆うように、第1透光性電極81を形成する。
そして、図6B(f)に示すように、第1透光性電極81の一部と複数のロッド状発光部5の一部とを除去し、下地層40の一部を絶縁膜90から露出させる。絶縁膜90から露出した部分を、第1露出部40xおよび第2露出部40yと称する。なお、第1露出部40xには、半導体ロッド10に通電するための電極が形成される。第2露出部40yの上側には、絶縁膜91を介して、半導体層30に通電するための電極が形成される。各電極については後で詳述する。
このように、第1透光性電極81を形成した後で第1露出部40xおよび第2露出部40yを形成すれば、第1露出部40xおよび第2露出部40yを形成するためのエッチング用のマスクを剥離する剥離液からロッド状発光部5を保護することができる。すなわち、ロッド状発光部5が第1透光性電極81に被覆されているので、剥離液がロッド状発光部5に接触し難い。したがって、必要なロッド状発光部5が除去される可能性を低減することができる。
第1露出部40xおよび第2露出部40yが形成される領域には、予めロッド状発光部5を成長させない、すなわち絶縁膜90の貫通孔90hを形成しなくてもよい。一方、第1露出部40xおよび第2露出部40yの形成位置を予め設定せず、形成されたロッド状発光部5の良不良を確認してから第1露出部40xおよび第2露出部40yの形成位置を決定してもよい。これにより、成長が不十分など不良のロッド状発光部5がある位置に第1露出部40xおよび第2露出部40yを形成することができる。
透光性電極81は、例えばITO膜等の透光性導電膜から形成することができる。
<6.絶縁膜91の形成>
図6C(g)に示すように、第1透光性電極81の一部と、下地層40の第1露出部40xの一部(n側透光性電極71が形成されていない部分)と、下地層40の第2露出部40yの全体とを覆うように、絶縁膜91を形成する。
絶縁膜91は、SiO、SiN等の絶縁部材から形成する。SiOは、透光性を有するため、絶縁膜91を通してロッド状発光部5からの発光を取り出すことができる利点がある。
<7.透光性電極71、82およびパッド電極70、80の形成>
図6C(h)に示すように、n側透光性電極71と第2透光性電極82とを形成する。n側透光性電極71は、下地層40の第1露出部40x上に形成する。第2透光性電極82は、第1透光性電極81と接触し、かつ下地層40の第2露出部40yの上側まで延在している。第2透光性電極82と下地層40の第2露出部40yの間に絶縁膜91を配置することにより、それらが短絡するのを防止している。
次いで、n側透光性電極71上にn側パッド電極70を形成する。および、下地層40の第2露出部40yの直上において、第2透光性電極82上にp側パッド電極80を形成する。
p側パッド電極80からロッド状発光部5までは、第2透光性電極82と第1透光性電極81を介して導通されている。n側パッド電極70からロッド状発光部5までは、n側透光性電極71と下地層40を介して導通されている。
p側の電流経路において、第1透光性電極81が複数のロッド状発光部5の半導体層30と接触しており、n側の電流経路において、下地層40が複数のロッド状発光部5の半導体ロッド10と接触している。つまり、複数のロッド状発光部5は、並列接続されている。
次に、本開示の発光素子1の各構成について説明する。なお、本開示の発光素子1は、いわゆる半導体発光素子であり、例えば発光ダイオード(LED)およびレーザダイオード(LD)を含む。
(ロッド状発光部5)
ロッド状発光部5は、多角柱状の外形、もしくは多角柱状で上端にファセットを有する外形を有している。
ロッド状発光部5は、例えば、III−V族化合物半導体、II−VI族化合物半導体等の半導体材料から形成することができる。具体的には、InAlGa1−X−YN(0≦X、0≦Y、X+Y≦1)等の窒化物半導体(例えばInN、AlN、GaN、InGaN、AlGaN、InGaAlN等)を用いることができる。
ロッド状発光部5の各構成(半導体ロッド10、活性層20および半導体層30)に適した半導体について詳述する。
半導体ロッド10は、第1導電型半導体(例えばn型半導体)を含む。半導体ロッド10に適した半導体としては、GaNおよびAlGaNが挙げられる。なお、n型不純物としてSiやGe、O等を添加してもよい。半導体ロッド10は、第1導電型半導体のみから構成してもよい。
活性層20は、バンドギャップの大きい稜線部22と、バンドギャップの小さい井戸層21を含む。井戸層21に適した半導体としては、InGa1−xNが挙げられる。稜線部22に適した半導体としては、GaNおよびInGa1−yNが挙げられる。なお、井戸層21と稜線部22が共にInGaNから成るときは、井戸層21のIn組成比は稜線部22のIn組成比より大きくする(つまり、x>y)。
半導体層30は、第2導電型半導体(例えばp型半導体)を含む。半導体層30に適した半導体としては、Mg等のp型不純物を含むGaNが挙げられる。半導体層30は、p型不純物を含有するp型半導体から成る層と、アンドープの層とを含む積層構造であってもよい。
(透光性電極71、81、82)
n側透光性電極71、第1透光性電極81および第2透光性電極82は、透光性の導電材料から形成することができ、特に、導電性酸化物が好適である。導電性酸化物としては、例えば、ZnO、In、ITO、SnO、MgOが挙げられる。特にITOは、可視光(可視領域)において高い光透過性を有し、導電率の高い材料であることから好ましい。
p側の透光性電極として、このように第1透光性電極81および第2透光性電極82の2層を設けることが好ましい。p側の透光性電極は1層のみとすることもできるが、この場合は絶縁膜91形成後にp側の透光性電極を設けることになるため、絶縁膜91に覆われたロッド状発光部5の部分に通電することができず、発光面積が減少する。また、ロッド状発光部5を覆わないように絶縁膜91の形成面積を減少させると、p側の電極と下地層40が短絡する可能性が上昇する。第1透光性電極81および第2透光性電極82の2層構造であれば、短絡の可能性が低い程度に絶縁膜91をロッド状発光部5の上にまで形成することができ、且つ、絶縁膜91の下のロッド状発光部5に通電することができる。なお、第1透光性電極81だけの部分よりもその上に第2透光性電極82が重なった部分の方が光の透過率が減少する。したがって、第1透光性電極81と第2透光性電極82が重なった部分の表面積よりも、第2透光性電極82から第1透光性電極81が露出した部分の表面積を大きくすることが好ましい。これにより、ロッド状発光部5の発光の取り出し効率を向上させることができる。
なお、n側透光性電極71は省略してもよい。この場合、n側パッド電極70を下地層40に直接形成する。
(成長基板50)
窒化物半導体を成長させる場合の成長基板50としては、典型的には、サファイア(A1)等の絶縁性基板を用いる。また、窒化物半導体(GaN、AlN等)等を用いることもできる。
特に、C面、すなわち(0001)面を成長面とするサファイアの成長基板が好ましい。成長面は厳密に(0001)面と一致するよりは、(0001)面に対して0.5°〜2.0°のオフ角を有しているのが好ましい。このような面を窒化することにより、GaN系半導体を[000−1]方向に成長させることができる。
(絶縁膜90、91)
絶縁膜90、91は、例えば、二酸化ケイ素(SiO)やSiNから形成することができる。
(パッド電極70、80)
n側パッド電極70およびp側パッド電極80としては、電気良導体を用いることができ、例えばCu、Au、Ag、Ni、Sn等の金属が好適である。パッド電極70、80を透光性電極71、81上に形成する場合には、透光性電極とオーミックコンタクトできる導電材料から形成するのが好ましい。なお、p側パッド電極80をロッド状発光部5に直接設けてもよく、その場合は、p側の透光性電極は1層のみ(第1透光性電極81のみ)であってもよい。好ましくは、p側パッド電極80をロッド状発光部5に直接設けるのではなく、図2に示すように、ロッド状発光部5が存在しない領域を設け、その領域にp側パッド電極80を形成する。これにより、ロッド状発光部5からの光をp側パッド電極80によって遮られることなく外部に取り出すことができるため、発光素子1の光取り出し効率を向上させることができる。
(実験例)
本開示に係る半導体ロッド10及び活性層20を製造した。活性層20は、多重量子井戸構造(MQW)とし、各半導体層はMOCVD法により形成した。
まず、(0001)面から約1°オフセットした面を成長面とするサファイア基板を成長基板50として準備した。成長基板50の上面50aは窒化処理し、その上に成長する窒化物半導体の上面(成長基板50の上面50aと平行な面)が(000−1)面となるようにした。そして、成長基板50の上に、フォトリソグラフィ技術により、開口形状が直径2μmの円形である貫通孔90hを複数有するSiOの絶縁膜90(厚さ約0.3μm)を形成した。
次いで、絶縁膜90が形成された成長基板50に、GaNのバッファ層45(厚さ約20nm)を形成し、その後、熱処理を行った。ここでは下地層40は設けなかったため、このように絶縁膜90形成後にバッファ層45の形成を行った。
次に、GaNからなる半導体ロッド10を以下の形成条件で形成して、太さ3μm程度、長さ10μm程度の略六角柱状の半導体ロッド10を複数得た。
・基板温度:1045℃
・製造時間:40分
・雰囲気ガス:水素と窒素の混合雰囲気
・キャリアガス:窒素 11slm
・NH:50sccm(約2×10−3モル/分)
・TMG:20sccm(約65×10−6モル/分)
半導体ロッド10を形成後、形成条件を以下のように変更して、活性層20を形成した。なお、活性層20は、半導体ロッド10側から、障壁層25と、井戸層21および稜線部22を含む層(ここでは「混合層」と称する)とを交互に作成した。障壁層25を6層、混合層を6層形成した後、最後に障壁層25をもう1層形成した。障壁層25及び混合層の形成条件は以下の通りであった。障壁層25の形成条件はGaNのものであり、混合層の形成条件はInGaNのものである。
[障壁層25の形成条件]
・基板温度:810℃
・雰囲気ガス:窒素
・キャリアガス:窒素 8slm
・NH:4slm(約2×10−1モル/分)
・TEG:16sccm(約4×10−6モル/分)

GaNからなる障壁層25は、第1層(半導体ロッド10と接触している層)のみSiドープした。1層目の形成の際には、上記の原料ガスに加えて、Siドーパント源としてSiHガスを8×10−9モル/分で添加した。
障壁層25の形成時間は、第1層は約9分(厚さ10nm程度)、第2層〜第7層は、それぞれ4分(厚さ4〜10nm程度)とした。
[混合層(井戸層21、稜線部22)の形成条件]
・基板温度:810℃
・雰囲気ガス:窒素
・キャリアガス:窒素 8slm
・NH:4slm(約2×10−1モル/分)
・TEG:16sccm(約4×10−6モル/分)
・TMI:142sccm(約12×10−6モル/分)

混合層の形成時間は、第1層〜第6層の全てにおいて、それぞれ4分(厚さ4〜10nm程度)とした。なお、障壁層25の第2層〜第7層と混合層との成長時間は同じであるが、半導体ロッド10の長さ方向において成長速度の差が生じるため、後述するTEM像に示すように、障壁層25と混合層との厚さは同じとは限らない。
このようにして得られたロッド状発光部5の断面のTEMで観察した。図7はロッド状発光部5の断面全体のTEM像であり、図8は、ロッド状発光部5の断面の一部のTEM像である。図8のTEM像では、半導体ロッド10の側面10cおよび稜線10rと、活性層20の井戸層21、稜線部22および障壁層25とを確認することができる。
図8のTEM像において、活性層20が、障壁層25、井戸層21、および稜線部22を含んでいることが観察できる。各井戸層21は、半導体ロッド10の側面10cと平行な方向に延在している。井戸層21(濃いグレー部分)は、半導体ロッド10の稜線10rとロッド状発光部5の稜線5rとを結ぶ線(仮想線v)の位置で、延在方向が変わる。そして、井戸層21が屈曲する部分に稜線部22(線状の薄いグレー部分)が位置して、稜線部22の両側にある井戸層21を分離している。なお、図8のTEM像において最外周に成長させたのはGaN障壁層(第7層)である。外周部の一部が濃いグレーとなっているが、これはここで成長を止めたことが原因と推測される。
活性層20の厚さ方向に積層された6層の井戸層21の全てにおいて、仮想線vに沿って配置された稜線部22により、井戸層21は分離されていることがわかった。
本出願は、出願日が2016年9月29日である日本国特許出願、特願第2016−192031号を基礎出願とする優先権主張を伴う。特願第2016−192031号は参照することにより本明細書に取り込まれる。
1 発光素子
5、6 ロッド状発光部
10、16 第1導電型半導体ロッド(半導体ロッド)
10c、16c 半導体ロッドの側面
20、26 活性層
21 井戸層
22 稜線部
25 障壁層
30、36 第2導電型半導体層(半導体層)
40 下地層
45 バッファ層
50 成長基板
90、91 絶縁膜
90h 貫通孔

Claims (8)

  1. 多角柱の側面を成すように配置された複数の側面を有する第1導電型半導体ロッドと、
    前記第1導電型半導体ロッドの前記側面を覆う半導体から成る活性層と、
    前記活性層を覆う第2導電型半導体層と、を含み、
    前記活性層は、前記複数の側面のうち少なくとも隣接する2つにそれぞれ配置された複数の井戸層を含み、
    前記複数の井戸層のうち隣接する井戸層同士はそれぞれ、隣接する前記側面同士が接する稜線に沿って分離されており、
    前記活性層は、半導体から成り、前記稜線上に配置されて前記隣接する井戸層同士を繋ぐ稜線部をさらに含み、
    前記稜線部のバンドギャップは、前記複数の井戸層それぞれのバンドギャップよりも広いことを特徴とする発光素子。
  2. 前記複数の井戸層は、前記第1導電型半導体ロッドの全ての側面にそれぞれ配置されており、
    前記複数の井戸層のうち隣接する井戸層同士は全て前記稜線部により繋がれていることを特徴とする請求項1に記載の発光素子。
  3. 前記井戸層は、前記第1導電型半導体ロッドの側面と垂直をなす方向において、障壁層を介して複数積層されていることを特徴とする請求項1または2に記載の発光素子。
  4. 前記複数の井戸層はInを含有する窒化物半導体から成り、
    前記稜線部のIn組成比は、前記井戸層のIn組成比より低いことを特徴とする請求項1〜3のいずれか1項に記載の発光素子。
  5. 前記稜線部がGaNから成り、前記複数の井戸層がInGaNから成ることを特徴とする請求項1〜3のいずれか1項に記載の発光素子。
  6. 前記第1導電型半導体ロッドは第1導電型窒化物半導体を含む第1導電型窒化物半導体ロッドであり、
    前記第2導電型半導体層は第2導電型窒化物半導体を含む第2導電型窒化物半導体層であり、
    前記第1導電型窒化物半導体ロッドは、下地層の上面に配置されると共に、ウルツ鉱型の結晶から成り、
    前記側面は、前記結晶のM面であり、上面視で六角形状に配置されていることを特徴とする請求項1〜5のいずれか1項に記載の発光素子。
  7. 前記第1導電型半導体ロッドは、GaN結晶から成ることを特徴とする請求項6に記載の発光素子。
  8. 前記第1導電型窒化物半導体ロッドは、前記下地層から上方に向う方向が前記GaN結晶の[000−1]方向であることを特徴とする請求項7に記載の発光素子。
JP2018542630A 2016-09-29 2017-09-27 発光素子 Active JP6662464B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016192031 2016-09-29
JP2016192031 2016-09-29
PCT/JP2017/034908 WO2018062252A1 (ja) 2016-09-29 2017-09-27 発光素子

Publications (2)

Publication Number Publication Date
JPWO2018062252A1 true JPWO2018062252A1 (ja) 2019-06-24
JP6662464B2 JP6662464B2 (ja) 2020-03-11

Family

ID=61762752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018542630A Active JP6662464B2 (ja) 2016-09-29 2017-09-27 発光素子

Country Status (6)

Country Link
US (2) US10879422B2 (ja)
EP (1) EP3522240B1 (ja)
JP (1) JP6662464B2 (ja)
KR (1) KR102172865B1 (ja)
CN (1) CN109791963B (ja)
WO (1) WO2018062252A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200412100A1 (en) * 2019-06-28 2020-12-31 Seiko Epson Corporation Light emitting device and projector

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7320770B2 (ja) * 2018-09-28 2023-08-04 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7137066B2 (ja) 2018-10-23 2022-09-14 日亜化学工業株式会社 発光素子の製造方法
JP2022052420A (ja) * 2020-09-23 2022-04-04 セイコーエプソン株式会社 発光装置、発光装置の製造方法およびプロジェクター
JP7320794B2 (ja) * 2021-03-15 2023-08-04 セイコーエプソン株式会社 発光装置、プロジェクター、およびディスプレイ
JP7432844B2 (ja) 2021-12-17 2024-02-19 日亜化学工業株式会社 窒化物半導体発光素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010023921A1 (ja) * 2008-09-01 2010-03-04 学校法人上智学院 半導体光素子アレイおよびその製造方法
US20130187128A1 (en) * 2010-10-07 2013-07-25 Snu R&Db Foundation Light-emitting element and method for manufacturing same
WO2015095049A1 (en) * 2013-12-17 2015-06-25 Glo Ab Iii-nitride nanowire led with strain modified surface active region and method of making thereof
JP2016521459A (ja) * 2013-04-26 2016-07-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 活性ゾーンを有する半導体積層体を円柱状構造上に備えた発光アセンブリ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241272C (zh) * 2001-08-22 2006-02-08 索尼公司 氮化物半导体器件及其制造方法
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
JP5099763B2 (ja) 2007-12-18 2012-12-19 国立大学法人東北大学 基板製造方法およびiii族窒化物半導体結晶
US20160053977A1 (en) * 2008-09-24 2016-02-25 B/E Aerospace, Inc. Flexible led lighting element
CN102148321A (zh) * 2011-01-24 2011-08-10 佛山电器照明股份有限公司 Led白光荧光帽及其制造方法
JP5409707B2 (ja) 2011-06-15 2014-02-05 シャープ株式会社 半導体素子、半導体素子の製造方法、発光ダイオード、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
DE102012101718A1 (de) 2012-03-01 2013-09-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
SE537434C2 (sv) * 2012-06-26 2015-04-28 Polar Light Technologies Ab Grupp III-nitridstruktur
KR102075985B1 (ko) * 2013-10-14 2020-02-11 삼성전자주식회사 나노구조 반도체 발광소자
JP2015142020A (ja) 2014-01-29 2015-08-03 東京エレクトロン株式会社 ロッド型発光素子の製造方法、及びロッド型発光素子
KR102249624B1 (ko) * 2014-07-01 2021-05-10 엘지이노텍 주식회사 발광구조물 및 이를 포함하는 발광소자
JP6380202B2 (ja) 2015-03-31 2018-08-29 ブラザー工業株式会社 情報保護装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010023921A1 (ja) * 2008-09-01 2010-03-04 学校法人上智学院 半導体光素子アレイおよびその製造方法
US20130187128A1 (en) * 2010-10-07 2013-07-25 Snu R&Db Foundation Light-emitting element and method for manufacturing same
JP2016521459A (ja) * 2013-04-26 2016-07-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 活性ゾーンを有する半導体積層体を円柱状構造上に備えた発光アセンブリ
WO2015095049A1 (en) * 2013-12-17 2015-06-25 Glo Ab Iii-nitride nanowire led with strain modified surface active region and method of making thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200412100A1 (en) * 2019-06-28 2020-12-31 Seiko Epson Corporation Light emitting device and projector
US11575247B2 (en) * 2019-06-28 2023-02-07 Seiko Epson Corporation Light emitting device and projector

Also Published As

Publication number Publication date
US10879422B2 (en) 2020-12-29
CN109791963A (zh) 2019-05-21
EP3522240A1 (en) 2019-08-07
EP3522240A4 (en) 2020-04-29
KR20190035926A (ko) 2019-04-03
US20200035860A1 (en) 2020-01-30
EP3522240B1 (en) 2021-06-30
JP6662464B2 (ja) 2020-03-11
US20210005781A1 (en) 2021-01-07
WO2018062252A1 (ja) 2018-04-05
KR102172865B1 (ko) 2020-11-02
US11482642B2 (en) 2022-10-25
CN109791963B (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
JP6662464B2 (ja) 発光素子
US9324908B2 (en) Nitride semiconductor light-emitting element
JP6897287B2 (ja) 発光素子
JP5381439B2 (ja) Iii族窒化物半導体光素子
US20140084242A1 (en) Group iii nitride semiconductor light-emitting device
JP2007184411A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
WO2014061692A1 (ja) 窒化物半導体発光素子
JP5060055B2 (ja) 窒化化合物半導体基板及び半導体デバイス
JP5232338B2 (ja) 窒化物系半導体素子およびその製造方法
KR20130058406A (ko) 반도체 발광소자
JP2008118049A (ja) GaN系半導体発光素子
JP2007036174A (ja) 窒化ガリウム系発光ダイオード
KR101025971B1 (ko) 질화물 반도체 발광소자
WO2010113399A1 (ja) 窒化物系半導体素子およびその製造方法
JP2011119374A (ja) 窒化物半導体素子及びその製造方法、並びに、半導体装置
JP2009224370A (ja) 窒化物半導体デバイス
JP4628651B2 (ja) 窒化物半導体発光素子の製造方法
JP2008118048A (ja) GaN系半導体発光素子
KR20090070980A (ko) 질화물 반도체 발광 소자 및 그 제조 방법
CN110050330B (zh) Iii族氮化物半导体
JP5198390B2 (ja) 窒化物半導体素子及びその製造方法、並びに、半導体装置
JP2008227103A (ja) GaN系半導体発光素子
JP5193966B2 (ja) 窒化物半導体素子及びその製造方法、並びに、半導体装置
JP2012060023A (ja) 半導体発光素子およびその製造方法
JP2009277932A (ja) 窒化物半導体発光ダイオード構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200127

R150 Certificate of patent or registration of utility model

Ref document number: 6662464

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250