WO2018037626A1 - エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法 - Google Patents

エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法 Download PDF

Info

Publication number
WO2018037626A1
WO2018037626A1 PCT/JP2017/016438 JP2017016438W WO2018037626A1 WO 2018037626 A1 WO2018037626 A1 WO 2018037626A1 JP 2017016438 W JP2017016438 W JP 2017016438W WO 2018037626 A1 WO2018037626 A1 WO 2018037626A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon
silicon wafer
layer
epitaxial
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/016438
Other languages
English (en)
French (fr)
Inventor
亜由美 柾田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to DE112017004171.6T priority Critical patent/DE112017004171T5/de
Priority to CN201780051638.XA priority patent/CN109791890B/zh
Priority to KR1020197000949A priority patent/KR102156727B1/ko
Priority to US16/325,256 priority patent/US10872768B2/en
Publication of WO2018037626A1 publication Critical patent/WO2018037626A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6349—Deposition of epitaxial materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3822—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/224—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects

Definitions

  • the present invention relates to an epitaxial silicon wafer manufacturing method, an epitaxial silicon wafer, and a solid-state imaging device manufacturing method.
  • the present invention particularly relates to a method of manufacturing an epitaxial silicon wafer that exhibits higher gettering ability.
  • Metal contamination is a factor that degrades the characteristics of semiconductor devices.
  • metal mixed in an epitaxial silicon wafer serving as the substrate of the device causes a dark current of the solid-state imaging device to increase, and causes a defect called a white defect.
  • the back-illuminated solid-state image sensor has a wiring layer, etc., placed below the sensor part, so that external light can be taken directly into the sensor and clearer images and videos can be taken even in dark places. In recent years, it has been widely used in mobile phones such as digital video cameras and smartphones. Therefore, it is desired to reduce white defect as much as possible.
  • Metal contamination in the silicon wafer mainly occurs in the manufacturing process of the epitaxial silicon wafer and the manufacturing process (device manufacturing process) of the solid-state imaging device.
  • Metal contamination in the former epitaxial silicon wafer manufacturing process is caused by heavy metal particles from the components of the epitaxial growth furnace, or because the chlorine gas is used as the furnace gas during epitaxial growth, the piping material is corroded by metal. The thing by the heavy metal particle to generate
  • the latter manufacturing process of the solid-state imaging device there is a concern about heavy metal contamination of the epitaxial silicon wafer during each process such as ion implantation, diffusion and oxidation heat treatment.
  • metal contamination on the epitaxial silicon wafer is avoided by forming a gettering layer for capturing metal on the epitaxial silicon wafer.
  • the silicon wafer or the first silicon epitaxial layer formed on the silicon wafer is irradiated with cluster ions containing carbon, and the surface layer portion of the silicon wafer or the surface layer portion of the first silicon epitaxial layer is exposed to carbon.
  • a technique is described in which a modified layer formed as a solid solution is formed, and a second silicon epitaxial layer serving as a device layer is formed on the modified layer to obtain an epitaxial silicon wafer.
  • the modified layer functions as a gettering layer.
  • the carbon peak concentration is preferably 1 ⁇ 10 15 to 1 ⁇ 10 22 atoms / cm 3 .
  • Patent Document 1 shows that a modified layer formed by irradiating cluster ions can obtain higher gettering ability than an ion implantation region obtained by implanting monomer ions (single ions).
  • monomer ions single ions
  • an object of the present invention is to provide an epitaxial silicon wafer that can suppress metal contamination by exhibiting higher gettering ability and a method for manufacturing the same.
  • the inventors of the present invention focused on the peak concentration of the oxygen concentration profile in the modified layer after forming the device layer, and intensively studied this. Surprisingly, when compared with the same carbon dose, the modified layer was surprisingly modified. It was found that the lower the peak concentration of the oxygen concentration profile in the layer, the higher the gettering ability. Moreover, the peak concentration of the oxygen concentration profile in the modified layer is set to 2 ⁇ 10 17 atoms / cm 3 or less, and the oxygen concentration of the silicon epitaxial layer to be the device layer is set to 2 ⁇ 10 16 atoms / cm 3 or less (hereinafter, It has been found that the gettering ability is remarkably improved when it is referred to as “below the SIMS detection lower limit value”.
  • the present invention has been completed based on the above findings, and the gist of the present invention is as follows. (1) a first step of forming a first silicon epitaxial layer on a silicon wafer; A second step of irradiating the first silicon epitaxial layer with first ions containing carbon to form a first modified layer formed by implanting the carbon into a surface layer portion of the first silicon epitaxial layer; A third step of forming a second silicon epitaxial layer on the first modified layer; Have After the third step, the peak concentration of the oxygen concentration profile in the first modified layer is 2 ⁇ 10 17 atoms / cm 3 or less, and the oxygen concentration in the second silicon epitaxial layer is 2 ⁇ 10 16 atoms / cm 3.
  • An epitaxial silicon wafer manufacturing method comprising obtaining an epitaxial silicon wafer having a size of cm 3 or less.
  • the first silicon in the first step, according to the oxygen concentration of the silicon wafer, the first silicon so that the oxygen concentration of the surface layer before the second step is 2 ⁇ 10 16 atoms / cm 3 or less.
  • the silicon wafer is irradiated with second ions containing carbon so that the oxygen concentration of the surface layer portion before the second step is 2 ⁇ 10 16 atoms / cm 3 or less.
  • a silicon wafer A first silicon epitaxial layer formed on the silicon wafer; A first modified layer formed by injecting carbon, formed in a surface layer portion of the first silicon epitaxial layer; A second silicon epitaxial layer formed on the first modified layer; Have The peak concentration of the oxygen concentration profile in the first modified layer is 2 ⁇ 10 17 atoms / cm 3 or less, and the oxygen concentration of the second silicon epitaxial layer is 2 ⁇ 10 16 atoms / cm 3 or less.
  • An epitaxial silicon wafer characterized by
  • An epitaxial silicon wafer manufactured by the manufacturing method according to any one of (1) to (7) above, or the epitaxial silicon wafer according to any one of (8) to (10) above A solid-state imaging device manufacturing method, comprising: forming a solid-state imaging device in the second silicon epitaxial layer.
  • an epitaxial silicon wafer capable of suppressing metal contamination by exhibiting higher gettering ability and a method for manufacturing the same.
  • FIG. 1 It is a schematic cross section explaining the manufacturing method of epitaxial silicon wafer 100 by a 1st embodiment of the present invention. It is a schematic cross section explaining the manufacturing method of the epitaxial silicon wafer 200 by 2nd Embodiment of this invention.
  • 6 is a graph showing results of theoretical calculation of oxygen concentration profiles after growth of a first silicon epitaxial layer 12 in the case of oxygen concentrations of various silicon wafers.
  • (A) is a graph showing the oxygen concentration profile of the epitaxial silicon wafer
  • (B) is the peak concentration of the concentration profile of Fe trapped in the first modified layer for the inventive examples and comparative examples 1 to 3. It is the graph which showed.
  • the same components are denoted by the same reference numerals, and description thereof is omitted.
  • 1 and 2 for convenience of explanation, unlike the actual thickness ratio, the first and second silicon epitaxial layers 12 and 16 and the first and second modified layers 14 and 16 are formed on the silicon wafer 10.
  • the thickness of 22 is exaggerated.
  • FIG. 1 A first embodiment of the method for producing an epitaxial silicon wafer of the present invention is shown in FIG. 1, and a second embodiment is shown in FIG.
  • FIG. 1E is a schematic cross-sectional view of an epitaxial silicon wafer 100 obtained by this manufacturing method.
  • An example of the silicon wafer 10 is a bulk single crystal silicon wafer having no silicon epitaxial layer on the surface.
  • a bulk single crystal silicon wafer is generally suitable for manufacturing a back-illuminated solid-state imaging device.
  • the oxygen concentration of the silicon wafer 10 is preferably 18 ⁇ 10 17 atoms / cm 3 or less, and is 8 ⁇ 10 8. More preferably, it is 17 atoms / cm 3 or less.
  • the oxygen concentration of the silicon wafer 10 is preferably 2 ⁇ 10 17 atoms / cm 3 or more from the viewpoint of suppressing the occurrence of slips and dislocations during epitaxial growth.
  • a silicon wafer in this concentration range can be produced by slicing a silicon single crystal ingot obtained using a general CZ method (Czochralski method: Czochralski method) with a wire saw or the like.
  • the oxygen concentration of the device layer can be suppressed to the SIMS detection lower limit value or less by the method described later without using a low oxygen silicon wafer having an oxygen concentration of 1 ⁇ 10 17 atoms / cm 3 or less. it can.
  • carbon and / or nitrogen may be added to the silicon wafer 10 in order to obtain a higher gettering capability.
  • an arbitrary dopant may be added to the silicon wafer 10 to make it n-type or p-type.
  • the first silicon epitaxial layer 12 and the second silicon epitaxial layer 16 can be formed under a general condition by a chemical vapor deposition (CVD) method.
  • CVD chemical vapor deposition
  • hydrogen can be used as a carrier gas
  • a source gas such as dichlorosilane or trichlorosilane can be introduced into the chamber and epitaxially grown at about 1000 to 1150 ° C. by a CVD method.
  • the second silicon epitaxial layer 16 serves as a device layer for manufacturing a back-illuminated solid-state imaging device.
  • the second silicon epitaxial layer 16 may be n-type or p-type by adding an arbitrary dopant, and the dopant concentration may be 9 ⁇ 10 13 atoms / cm 3 or more and 1 ⁇ 10 15 atoms / cm 3 or less. preferable. Further, the dopant concentration of the first silicon epitaxial layer 12 is preferably set to be equal to or lower than the dopant concentration of the second silicon epitaxial layer 16. Furthermore, the first silicon epitaxial layer 12 is more preferably a silicon epitaxial layer to which no dopant is added. This is because the gettering site formed in the first modified layer 14 can be suppressed from being occupied by the dopant, so that the gettering capability is further increased.
  • the thickness of the second silicon epitaxial layer 16 is preferably in the range of 2 ⁇ m to 10 ⁇ m. Details of the thickness of the first silicon epitaxial layer 12 will be described later.
  • the first modified layer 14 irradiates the surface 12A of the first silicon epitaxial layer with cluster ions 18 (first ions) containing carbon.
  • first ions cluster ions 18
  • carbon is formed as a solid solution in the surface layer portion of the first silicon epitaxial layer 12.
  • the first ion to be irradiated may be a monomer ion (single ion).
  • arbitrary or well-known apparatuses can be used.
  • the monomer ions When irradiating monomer ions containing carbon as the first ions, the monomer ions are implanted within a predetermined depth position from the surface of the first silicon epitaxial layer.
  • the implantation depth depends on the type of the constituent element of the monomer ion and the acceleration voltage.
  • the carbon concentration profile in the depth direction of the first silicon epitaxial layer is relatively broad, and the thickness of the carbon implantation region (that is, the first modified layer) is approximately 0.5 to 1 ⁇ m.
  • the “surface layer portion of the first silicon epitaxial layer” serving as the first modified layer is a region approximately 0.5 to 1 ⁇ m from the surface of the first silicon epitaxial layer when irradiated with monomer ions. Become.
  • multiple types of elements may be injected by injecting monomer ions multiple times.
  • dopant elements selected from the group consisting of boron, phosphorus, arsenic and antimony in addition to carbon. Since the types of impurity metals that can be efficiently captured differ depending on the type of element, a wider range of impurity metals can be efficiently captured by injecting two or more elements including carbon. For example, in the case of carbon, nickel can be efficiently captured, and in the case of boron, copper and iron can be efficiently captured.
  • the acceleration voltage of monomer ions is generally set to 150 to 2000 keV / atom, and may be set as appropriate within the range. Further, the dose amount of the monomer ions is not particularly limited, but may be, for example, 1 ⁇ 10 13 to 1 ⁇ 10 16 atoms / cm 2 .
  • the constituent elements of the cluster ions 18 are dissolved in the surface layer portion of the first silicon epitaxial layer 12.
  • the first modified layer 14 is formed.
  • the carbon concentration profile in the depth direction of the first silicon epitaxial layer 12 is sharper than that of monomer ions, and the thickness of the carbon existing region (that is, the first modified layer 14) is approximately 500 nm. The following (for example, about 50 to 400 nm).
  • the “cluster ion” in this specification means an ionized product in which a positive or negative charge is applied to a cluster in which a plurality of atoms or molecules are aggregated to form a lump.
  • a cluster is a massive group in which a plurality (usually about 2 to 2000) of atoms or molecules are bonded to each other.
  • the “surface layer portion of the first silicon epitaxial layer” serving as the first modified layer is a region of approximately 500 nm or less from the surface of the first silicon epitaxial layer when irradiated with cluster ions.
  • the cluster ions 18 to be irradiated contain carbon as a constituent element.
  • the carbon atom at the lattice position has a smaller covalent bond radius than that of the silicon single crystal, and a contraction field of the silicon crystal lattice is formed, so that the gettering ability to attract impurities between the lattices is enhanced.
  • the cluster ion 18 includes two or more elements including carbon as a constituent element.
  • dopant elements selected from the group consisting of boron, phosphorus, arsenic and antimony in addition to carbon.
  • the types of metals that can be efficiently captured differ depending on the types of the deposited elements, so that two or more elements containing carbon can be dissolved to cope with a wider range of metal contamination.
  • nickel can be efficiently captured
  • boron copper and iron can be efficiently captured.
  • the compound to be ionized is not particularly limited, examples of the ionizable carbon source compound include ethane, methane, propane, benzyl (C 7 H 7 ), carbon dioxide (CO 2 ), and the like, Examples include diborane and decaborane (B 10 H 14 ).
  • a gas in which benzyl and decaborane are mixed is used as a material gas, a hydrogen compound cluster in which carbon, boron, and hydrogen are aggregated can be generated.
  • cyclohexane (C 6 H 12 ) is used as a material gas, cluster ions composed of carbon and hydrogen can be generated.
  • the carbon source compound it is particularly preferable to use a cluster C n H m (3 ⁇ n ⁇ 16, 3 ⁇ m ⁇ 10) formed from pyrene (C 16 H 10 ), dibenzyl (C 14 H 14 ) or the like. This is because it is easy to control a small-sized cluster ion beam.
  • cluster size means the number of atoms or molecules constituting one cluster.
  • the cluster ions are positioned so that the peak of the carbon concentration profile in the first modified layer 14 is located within a depth of 150 nm or less from the surface 12A of the first silicon epitaxial layer. Is preferably irradiated.
  • the peak concentration of the carbon concentration profile is preferably 3.8 ⁇ 10 18 atoms / cm 3 or more and 1.2 ⁇ 10 20 atoms / cm 3 or less.
  • the acceleration voltage of the cluster ions is more than 0 keV / Cluster and less than 100 keV / Cluster, preferably 80 keV / Cluster or less, more preferably 60 keV / Cluster or less.
  • the cluster size is 2 to 100, preferably 60 or less, more preferably 50 or less.
  • the dose of cluster ions can be adjusted by controlling the irradiation time, and the dose of carbon is particularly preferably 2 ⁇ 10 14 atoms / cm 2 or more and 1 ⁇ 10 15 atoms / cm 2 or less. .
  • the dose of carbon is particularly preferably 2 ⁇ 10 14 atoms / cm 2 or more and 1 ⁇ 10 15 atoms / cm 2 or less.
  • a characteristic part of the present invention is that after the third step (FIG. 1E), the peak concentration of the oxygen concentration profile in the first modified layer 14 is 2 ⁇ 10 17 atoms / cm 3 or less.
  • an epitaxial silicon wafer 100 in which the oxygen concentration of the second silicon epitaxial layer 16 is 2 ⁇ 10 16 atoms / cm 3 or less is obtained.
  • the “concentration profile” means a concentration distribution in the depth direction obtained by measurement by secondary ion mass spectrometry (SIMS).
  • the “oxygen concentration of the second silicon epitaxial layer” means the average value of the oxygen concentration profile in the depth direction of the second silicon epitaxial layer when the oxygen concentration in the second silicon epitaxial layer is measured by SIMS. .
  • the inventors of the present invention focused on the peak concentration of the oxygen concentration profile in the first modified layer and intensively studied. As a result, the peak concentration of the oxygen concentration profile in the first modified layer after forming the second silicon epitaxial layer was determined. It has been found that when the oxygen concentration of the second silicon epitaxial layer is reduced to 2 ⁇ 10 17 atoms / cm 3 or less and lower than the SIMS detection lower limit value, the gettering ability is remarkably improved. The reason is presumed as follows.
  • a gettering site is formed in the first modified layer by irradiation with the first ions.
  • the oxygen concentration of the first modified layer is high, most of the gettering sites are occupied by oxygen atoms.
  • the gettering site cannot capture the metal and the gettering ability is reduced.
  • the peak concentration of the oxygen concentration profile in the first modified layer is set to 2 ⁇ 10 17 atoms / cm 3 or less, thereby suppressing the number of oxygen occupying the gettering sites. Therefore, the gettering ability is remarkably improved. Accordingly, the diffusion of oxygen from the silicon wafer 10 can be sufficiently suppressed, so that the oxygen concentration of the second silicon epitaxial layer can be set to the SIMS detection lower limit value or less.
  • the peak concentration of the oxygen concentration profile in the first modified layer is set to 2 ⁇ 10 17 atoms / cm 3 or less, and the second silicon epitaxial layer serving as a device layer is formed. Is set to 2 ⁇ 10 16 atoms / cm 3 or less (below the SIMS detection lower limit value), the oxygen concentration of the surface layer portion of the first silicon epitaxial layer when the first ion containing carbon is irradiated is set to SIMS. It was found that it was important to make it below the detection lower limit.
  • the oxygen concentration in the surface layer portion of first silicon epitaxial layer 12 before the second step is set to be equal to or lower than the SIMS detection lower limit value.
  • the thickness of the first silicon epitaxial layer 12 is determined according to the oxygen concentration of the silicon wafer 10.
  • an appropriate oxygen diffusion coefficient can be set by considering the epitaxial growth conditions.
  • the oxygen concentration profile after the growth of the first silicon epitaxial layer 12 is obtained by theoretical calculation in the case of various oxygen concentrations in the silicon wafer 10. Can do.
  • the first silicon epitaxial layer 12 may be formed thick by a thickness of about 0.5 to 1 ⁇ m.
  • the thickness of the first silicon epitaxial layer 12 necessary for setting the oxygen concentration of the surface layer portion of the first silicon epitaxial layer 12 to be equal to or lower than the SIMS detection lower limit value may be increased. Recognize.
  • the cluster layer 20 (second ion) containing carbon as a constituent element is irradiated onto the silicon wafer 10, and the second modified layer is obtained by solid solution of the carbon in the surface layer portion of the silicon wafer 10. 22 is formed (FIGS. 2A, 2B, and 2C).
  • the first silicon epitaxial layer 12 is formed on the second modified layer 22 (FIG. 2D).
  • the first silicon epitaxial layer 12 is irradiated with cluster ions 18 (first ions) containing carbon as a constituent element, and the carbon is dissolved in the surface layer portion of the first silicon epitaxial layer 12.
  • a quality layer 14 is formed (FIGS. 2E and 2F).
  • a second silicon epitaxial layer 16 is formed on the first modified layer 14 (FIG. 2G).
  • FIG. 2G is a schematic cross-sectional view of an epitaxial silicon wafer 200 obtained by this manufacturing method.
  • the second ion is preferable to use the second ion as a cluster ion containing carbon as a constituent element.
  • the irradiation conditions of 2nd ion it can be set as the conditions similar to the irradiation conditions of 1st ion.
  • the thickness of the first silicon epitaxial layer 12 is not particularly limited, but is preferably 1 ⁇ m or more and 10 ⁇ m or less.
  • the second modified layer 22 formed on the surface layer portion of the silicon wafer 10 functions as a gettering layer that captures oxygen diffused from the silicon wafer 10. Oxygen can be prevented from diffusing into the first silicon epitaxial layer 12. As a result, the oxygen concentration in the surface layer portion of the first silicon epitaxial layer 12 before the second step can be made equal to or lower than the SIMS detection lower limit value.
  • the method for setting the oxygen concentration in the surface layer portion of the first silicon epitaxial layer 12 to be equal to or lower than the SIMS detection lower limit has been described for the first embodiment and the second embodiment.
  • the method of setting the oxygen concentration in the surface layer portion of the first silicon epitaxial layer 12 to be equal to or lower than the SIMS detection lower limit value is not limited to the above method.
  • the oxygen outward diffusion heat treatment may be performed on the silicon wafer to form the oxygen outward diffusion layer on the surface layer portion of the silicon wafer.
  • the oxygen outward diffusion heat treatment will be described.
  • Oxygen on the surface layer of the silicon wafer is diffused outward (outside of the silicon wafer) by performing oxygen outward diffusion heat treatment.
  • an oxygen outward diffusion layer having an oxygen concentration lower than the oxygen concentration at the center of the silicon wafer is formed on the surface layer portion of the silicon wafer.
  • the conditions for the oxygen outward diffusion heat treatment may be any conditions as long as the oxygen concentration in the surface layer portion of the first silicon epitaxial layer can be set to a SIMS detection lower limit value or less, and specifically, 1 hour at a temperature range of 1100 ° C. More than 5 hours.
  • the oxygen outward diffusion heat treatment can be performed using any or a known heat treatment furnace.
  • the epitaxial silicon wafers 100 and 200 are both a silicon wafer 10, a first silicon epitaxial layer 12 formed on the silicon wafer 10, and a first modification in which carbon is injected into a surface layer portion of the first silicon epitaxial layer 12.
  • the epitaxial silicon wafer 200 further has a second modified layer 22 in which carbon is implanted into the surface layer portion of the silicon wafer 10.
  • the peak concentration of the oxygen concentration profile in the first modified layer 14 is 2 ⁇ 10 17 atoms / cm 3 or less
  • the oxygen concentration in the second silicon epitaxial layer 16 Is 2 ⁇ 10 16 atoms / cm 3 or less.
  • the oxygen concentration of the silicon wafer 10 is preferably 2 ⁇ 10 17 atoms / cm 3 or more and 18 ⁇ 10 17 atoms / cm 3 or less.
  • the peak concentration of the carbon concentration profile in the first modified layer 14 is preferably 3.8 ⁇ 10 18 atoms / cm 3 or more and 1.2 ⁇ 10 20 atoms / cm 3 or less.
  • the dopant concentration of the first silicon epitaxial layer 12 is preferably equal to or lower than the dopant concentration of the second silicon epitaxial layer 16, and the first silicon epitaxial layer 12 is a silicon epitaxial layer to which no dopant is added. More preferred. These reasons are as described above.
  • metal contamination can be suppressed by exhibiting high gettering capability.
  • the solid-state imaging device is applied to the epitaxial silicon wafers 100 and 200 manufactured by the manufacturing method described above or the second silicon epitaxial layer 16 of the epitaxial silicon wafers 100 and 200 described above. It is characterized by forming.
  • the solid-state imaging device obtained by this manufacturing method has higher sensitivity than before, and can sufficiently suppress the occurrence of white defect.
  • the silicon wafer was transferred into a single wafer epitaxial growth apparatus (Applied Materials Co., Ltd.) and subjected to hydrogen baking for 30 seconds at a temperature of 1120 ° C. in the apparatus. Thereafter, a first silicon epitaxial layer having a thickness of 8 ⁇ m was grown on the silicon wafer by CVD at 1150 ° C. using hydrogen as a carrier gas and trichlorosilane as a source gas.
  • the oxygen concentration in the region of 500 nm or less from the surface of the first silicon epitaxial layer was measured by SIMS, the oxygen concentration was not more than the SIMS detection lower limit (2.0 ⁇ 10 16 atoms / cm 3 ). Note that no dopant was added to the first silicon epitaxial layer.
  • the second silicon epitaxial layer (thickness: 8 ⁇ m, dopant type: phosphorus, dopant concentration: 9 ⁇ 10 13 atoms / cm is formed on the first modified layer by the same method as the formation of the first silicon epitaxial layer. 3 ) formed.
  • the carbon concentration profile was measured by SIMS measurement. Since a steep peak was confirmed in the range of 80 nm from the surface of the first silicon epitaxial layer, the first modified layer could be specified.
  • the peak value of the carbon concentration profile in the first silicon epitaxial layer was 1 ⁇ 10 20 atoms / cm 3 .
  • FIG. 4B shows the peak concentration of the concentration profile of Fe trapped in the first modified layer for each invention example and comparative example.
  • an epitaxial silicon wafer capable of suppressing metal contamination by exhibiting higher gettering ability and a method for manufacturing the same.

Landscapes

  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

より高いゲッタリング能力を発揮することで、金属汚染を抑制することができるエピタキシャルシリコンウェーハ、およびその製造方法を提供する。シリコンウェーハ１０と、シリコンウェーハ１０上の第１シリコンエピタキシャル層１２と、第１シリコンエピタキシャル層１２の表層部に炭素が注入されてなる第１改質層１４と、第１改質層１４上の第２シリコンエピタキシャル層１６と、を有するエピタキシャルシリコンウェーハ１００の製造方法において、第２シリコンエピタキシャル層１６形成後の、第１改質層１４における酸素濃度プロファイルのピーク濃度を２×１０17ａｔｏｍｓ／ｃｍ3以下とし、かつ、第２シリコンエピタキシャル層１６の酸素濃度をＳＩＭＳ検出下限値以下とすることを特徴とする。

Description

エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
　本発明は、エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法に関する。本発明は、特に、より高いゲッタリング能力を発揮するエピタキシャルシリコンウェーハの製造方法に関する。
　半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となるエピタキシャルシリコンウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
　シリコンウェーハへの金属の混入は、主にエピタキシャルシリコンウェーハの製造工程および固体撮像素子の製造工程（デバイス製造工程）において生じる。前者のエピタキシャルシリコンウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、エピタキシャルシリコンウェーハの重金属汚染が懸念される。
　そのため、一般的には、エピタキシャルシリコンウェーハに金属を捕獲するためのゲッタリング層を形成することにより、エピタキシャルシリコンウェーハへの金属汚染を回避している。
　ここで、ゲッタリング層を形成する技術として、シリコンエピタキシャル層にクラスターイオンを照射する技術がある。特許文献１には、シリコンウェーハ、またはシリコンウェーハ上に形成された第１シリコンエピタキシャル層に炭素を含むクラスターイオンを照射して、シリコンウェーハの表層部または第１シリコンエピタキシャル層の表層部に炭素が固溶した改質層を形成し、前記改質層上にデバイス層となる第２シリコンエピタキシャル層を形成して、エピタキシャルシリコンウェーハとする技術が記載されている。この技術では、改質層がゲッタリング層として機能する。また、改質層における炭素のピーク濃度を高めるほどゲッタリング能力が向上し、炭素ピーク濃度が１×１０15～１×１０22ａｔｏｍｓ／ｃｍ3が好ましいことが記載されている。
国際公開第２０１２／１５７１６２号
　特許文献１では、クラスターイオンを照射して形成した改質層は、モノマーイオン（シングルイオン）を注入して得たイオン注入領域よりも高いゲッタリング能力が得られることを示している。しかしながら、半導体デバイスの特性をより向上させるべく、さらに高いゲッタリング能力を有するエピタキシャルシリコンウェーハの提供が求められている。
　本発明は上記課題に鑑み、より高いゲッタリング能力を発揮することで、金属汚染を抑制することができるエピタキシャルシリコンウェーハ、およびその製造方法を提供することを目的とする。
　確かに、ゲッタリング能力を高めるためには、炭素を含むイオンが注入されてなる改質層における炭素濃度プロファイルのピーク濃度を増大させることが有効である。このとき、改質層に捕獲される酸素の量も増大し、改質層における酸素濃度プロファイルのピーク濃度も高くなる。この改質層で捕獲される酸素の濃度プロファイルがゲッタリング能力にどのように影響するのかは、これまで明らかにされていなかった。
　本発明者らは、デバイス層を形成した後の改質層における酸素濃度プロファイルのピーク濃度に着目して、これについて鋭意検討したところ、同じ炭素ドーズ量で比較した場合、驚くことに、改質層における酸素濃度プロファイルのピーク濃度が低いほど、ゲッタリング能力がより高くなることを見出した。しかも、改質層における酸素濃度プロファイルのピーク濃度を２×１０17ａｔｏｍｓ／ｃｍ3以下とし、かつ、デバイス層となるシリコンエピタキシャル層の酸素濃度を２×１０16ａｔｏｍｓ／ｃｍ3以下（以下では、「ＳＩＭＳ検出下限値以下」という。）とした場合に、ゲッタリング能力が飛躍的に向上することを見出した。
　本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。
　（１）シリコンウェーハ上に、第１シリコンエピタキシャル層を形成する第１工程と、
　前記第１シリコンエピタキシャル層に炭素を含む第１イオンを照射して、前記第１シリコンエピタキシャル層の表層部に該炭素が注入されてなる第１改質層を形成する第２工程と、
　前記第１改質層上に、第２シリコンエピタキシャル層を形成する第３工程と、
を有し、
　前記第３工程後に、前記第１改質層における酸素濃度プロファイルのピーク濃度が２×１０17ａｔｏｍｓ／ｃｍ3以下であり、かつ、前記第２シリコンエピタキシャル層の酸素濃度が２×１０16ａｔｏｍｓ／ｃｍ3以下であるエピタキシャルシリコンウェーハを得ることを特徴とするエピタキシャルシリコンウェーハの製造方法。
　（２）前記第１イオンは、構成元素として炭素を含むクラスターイオンである、上記（１）に記載のエピタキシャルシリコンウェーハの製造方法。
　（３）前記第２工程前の前記表層部の酸素濃度が２×１０16ａｔｏｍｓ／ｃｍ3以下となるように、前記第１工程では、前記シリコンウェーハの酸素濃度に応じて、前記第１シリコンエピタキシャル層の厚さを決定する、上記（１）または（２）に記載のエピタキシャルシリコンウェーハの製造方法。
　（４）前記第２工程前の前記表層部の酸素濃度が２×１０16ａｔｏｍｓ／ｃｍ3以下となるように、前記第１工程前に、前記シリコンウェーハに炭素を含む第２イオンを照射して、前記シリコンウェーハの表層部に該炭素が注入されてなる第２改質層をさらに形成する、上記（１）または（２）に記載のエピタキシャルシリコンウェーハの製造方法。
　（５）前記第２イオンは、構成元素として炭素を含むクラスターイオンである、上記（４）に記載のエピタキシャルシリコンウェーハの製造方法。
　（６）前記第１シリコンエピタキシャル層のドーパント濃度は、前記第２シリコンエピタキシャル層のドーパント濃度以下である、上記（１）～（５）のいずれか１つに記載のエピタキシャルシリコンウェーハの製造方法。
　（７）前記第１シリコンエピタキシャル層には、ドーパントが添加されていない、上記（６）に記載のエピタキシャルシリコンウェーハの製造方法。
　（８）シリコンウェーハと、
　前記シリコンウェーハ上に形成された第１シリコンエピタキシャル層と、
　前記第１シリコンエピタキシャル層の表層部に形成された、炭素が注入されてなる第１改質層と、
　前記第１改質層上に形成された第２シリコンエピタキシャル層と、
を有し、
　前記第１改質層における酸素濃度プロファイルのピーク濃度が２×１０17ａｔｏｍｓ／ｃｍ3以下であり、かつ、前記第２シリコンエピタキシャル層の酸素濃度が２×１０16ａｔｏｍｓ／ｃｍ3以下であることを特徴とするエピタキシャルシリコンウェーハ。
　（９）前記第１シリコンエピタキシャル層のドーパント濃度は、前記第２シリコンエピタキシャル層のドーパント濃度以下である、上記（８）に記載のエピタキシャルシリコンウェーハ。
　（１０）前記第１シリコンエピタキシャル層には、ドーパントが添加されていない、上記（９）に記載のエピタキシャルシリコンウェーハ。
　（１１）上記（１）～（７）のいずれか１つに記載の製造方法で製造されたエピタキシャルシリコンウェーハ、又は上記（８）～（１０）のいずれか１つに記載のエピタキシャルシリコンウェーハの、前記第２シリコンエピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
　本発明によれば、より高いゲッタリング能力を発揮することで、金属汚染を抑制することができるエピタキシャルシリコンウェーハ、およびその製造方法を提供することができる。
本発明の第１実施形態によるエピタキシャルシリコンウェーハ１００の製造方法を説明する模式断面図である。 本発明の第２実施形態によるエピタキシャルシリコンウェーハ２００の製造方法を説明する模式断面図である。 種々のシリコンウェーハの酸素濃度の場合に関して、第１シリコンエピタキシャル層１２の成長後の酸素濃度プロファイルの理論計算による結果を示したグラフである。 発明例および比較例１～３について、（Ａ）は、エピタキシャルシリコンウェーハの酸素濃度プロファイルを示したグラフであり、（Ｂ）は、第１改質層に捕獲されたＦｅの濃度プロファイルのピーク濃度を示したグラフである。
　以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。また、図１及び図２では説明の便宜上、実際の厚さの割合とは異なり、シリコンウェーハ１０に対して第１及び第２シリコンエピタキシャル層１２，１６並びに第１及び第２改質層１４，２２の厚さを誇張して示す。
　（エピタキシャルシリコンウェーハの製造方法）
　本発明のエピタキシャルシリコンウェーハの製造方法の第１実施形態を図１に、第２実施形態を図２に示す。
　まず、図１を参照して、本発明の第１実施形態によるエピタキシャルシリコンウェーハ１００の製造方法を説明する。本実施形態では、まず、シリコンウェーハ１０上に、第１シリコンエピタキシャル層１２を形成する（図１（Ａ），（Ｂ））。次に、第１シリコンエピタキシャル層１２に、構成元素として炭素を含むクラスターイオン１８（第１イオン）を照射して、第１シリコンエピタキシャル層１２の表層部に該炭素が固溶してなる第１改質層１４を形成する（図１（Ｃ），（Ｄ））。次に、第１改質層１４上に、第２シリコンエピタキシャル層１６を形成する（図１（Ｅ））。図１（Ｅ）は、この製造方法により得られたエピタキシャルシリコンウェーハ１００の模式断面図である。
　シリコンウェーハ１０としては、表面にシリコンエピタキシャル層を有しないバルクの単結晶シリコンウェーハが挙げられる。ここで、バルクの単結晶シリコンウェーハは、一般に裏面照射型固体撮像素子の製造に適している。シリコンウェーハ１０の酸素濃度は、第１シリコンエピタキシャル層１２および第２シリコンエピタキシャル層１６への酸素の拡散を抑制する観点から、１８×１０17ａｔｏｍｓ／ｃｍ3以下とすることが好ましく、８×１０17ａｔｏｍｓ／ｃｍ3以下とすることがより好ましい。ただし、エピタキシャル成長時にスリップや転位が発生するのを抑制する観点から、シリコンウェーハ１０の酸素濃度は、２×１０17ａｔｏｍｓ／ｃｍ3以上とすることが好ましい。この濃度範囲のシリコンウェーハは、一般的なＣＺ法（Ｃｚｏｃｈｒａｌｓｋｉ法：チョクラルスキ法）を用いて得たシリコン単結晶インゴッドをワイヤーソー等でスライスして作製することができる。なお、本発明では、酸素濃度が１×１０17ａｔｏｍｓ／ｃｍ3以下の低酸素シリコンウェーハを使用しなくとも、後述する方法により、デバイス層の酸素濃度をＳＩＭＳ検出下限値以下に抑制することができる。
　また、より高いゲッタリング能力を得るために、シリコンウェーハ１０に炭素および／または窒素を添加してもよい。また、シリコンウェーハ１０に任意のドーパントを添加して、ｎ型またはｐ型としてもよい。
　第１シリコンエピタキシャル層１２および第２シリコンエピタキシャル層１６は、化学蒸着（ＣＶＤ:chemical vapor deposition）法により一般的な条件で形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、１０００～１１５０℃程度でＣＶＤ法によりエピタキシャル成長させることができる。第２シリコンエピタキシャル層１６は、裏面照射型固体撮像素子を製造するためのデバイス層となる。
　第２シリコンエピタキシャル層１６は、任意のドーパントを添加して、ｎ型またはｐ型としてもよく、ドーパント濃度は９×１０13ａｔｏｍｓ／ｃｍ3以上１×１０15ａｔｏｍｓ／ｃｍ3以下とすることが好ましい。また、第１シリコンエピタキシャル層１２のドーパント濃度は、第２シリコンエピタキシャル層１６のドーパント濃度以下とすることが好ましい。さらに、第１シリコンエピタキシャル層１２は、ドーパントが添加されていないシリコンエピタキシャル層とすることがより好ましい。第１改質層１４に形成されたゲッタリングサイトがドーパントによって占有されるのを抑制することができるため、ゲッタリング能力がより高くなるからである。
　裏面照射型固体撮像素子を形成するための領域を確保する観点から、第２シリコンエピタキシャル層１６の厚さは、２μｍ以上１０μｍの範囲内とすることが好ましい。第１シリコンエピタキシャル層１２の厚さの詳細については後述する。
　次に、本発明においてゲッタリング層として機能する第１改質層について説明する。本実施形態では、図１（Ｃ）,（Ｄ）に示すように、第１改質層１４は、第１シリコンエピタキシャル層の表面１２Ａに炭素を含むクラスターイオン１８（第１イオン）を照射することにより、第１シリコンエピタキシャル層１２の表層部に炭素が固溶して形成される。別の態様として、照射する第１イオンは、モノマーイオン（シングルイオン）でもよい。しかしながら、より高いゲッタリング能力を得る観点からは、クラスターイオンを照射することが好ましい。なお、モノマーイオンやクラスターイオンの発生装置については、任意または公知の装置を用いることができる。
　第１イオンとして炭素を含むモノマーイオンを照射する場合、モノマーイオンは、第１シリコンエピタキシャル層の表面から所定深さ位置の範囲内に注入される。注入深さは、モノマーイオンの構成元素の種類および加速電圧に依存する。この場合、第１シリコンエピタキシャル層の深さ方向における炭素濃度プロファイルは、比較的ブロードになり、炭素の注入領域（すなわち、第１改質層）の厚みは、概ね０．５～１μｍ程度となる。本明細書において、第１改質層となる「第１シリコンエピタキシャル層の表層部」とは、モノマーイオンを照射する場合、第１シリコンエピタキシャル層の表面から概ね０．５～１μｍ程度の領域となる。
　また、モノマーイオンを複数回注入して、複数種類の元素を注入しても良い。特に、炭素に加えて、ホウ素、リン、砒素およびアンチモンからなる群より選択された１又は２以上のドーパント元素を照射することが好ましい。元素の種類により効率的に捕獲することができる不純物金属の種類が異なるため、炭素を含む２種以上の元素を注入することにより、より幅広い不純物金属を効率的に捕獲することができる。例えば、炭素の場合、ニッケルを効率的に捕獲することができ、ホウ素の場合、銅、鉄を効率的に捕獲することができる。
　モノマーイオンの加速電圧は、一般的に１５０～２０００ｋｅＶ／ａｔｏｍとし、その範囲で適宜設定すればよい。また、モノマーイオンのドーズ量も特に限定されないが、例えば１×１０13～１×１０16ａｔｏｍｓ／ｃｍ2とすることができる。
　図１（Ｃ）,（Ｄ）を参照して、第１イオンとして炭素を含むクラスターイオン１８を照射する場合、第１シリコンエピタキシャル層１２の表層部にクラスターイオン１８の構成元素が固溶してなる第１改質層１４が形成される。この場合、第１シリコンエピタキシャル層１２の深さ方向における炭素濃度プロファイルは、モノマーイオンの場合に比べてシャープになり、炭素の存在領域（すなわち、第１改質層１４）の厚みは、概ね５００ｎｍ以下（例えば５０～４００ｎｍ程度）となる。ここで、本明細書において「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数（通常２～２０００個程度）の原子または分子が互いに結合した塊状の集団である。また、本明細書において第１改質層となる「第１シリコンエピタキシャル層の表層部」とは、クラスターイオンを照射する場合、第１シリコンエピタキシャル層の表面から概ね５００ｎｍ以下の領域となる。
　照射するクラスターイオン１８は、構成元素として炭素を含む。格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さく、シリコン結晶格子の収縮場が形成されるため、格子間の不純物を引き付けるゲッタリング能力が高くなる。
　また、クラスターイオン１８は、構成元素として炭素を含む２種以上の元素を含むことがより好ましい。特に、炭素に加えて、ホウ素、リン、砒素およびアンチモンからなる群より選択された１又は２以上のドーパント元素を照射することが好ましい。析出元素の種類により効率的に捕獲することができる金属の種類が異なるため、炭素を含む２種以上の元素を固溶させることにより、より幅広い金属汚染に対応することができるからである。例えば、炭素の場合、ニッケルを効率的に捕獲することができ、ホウ素の場合、銅、鉄を効率的に捕獲することができる。
　イオン化させる化合物は特に限定されないが、イオン化が可能な炭素源化合物としては、エタン、メタン、プロパン、ベンジル（Ｃ7Ｈ7）、二酸化炭素（ＣＯ2）などが挙げられ、ホウ素源化合物としては、ジボラン、デカボラン（Ｂ10Ｈ14）などが挙げられる。例えば、ベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ホウ素および水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン（Ｃ6Ｈ１2）を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。炭素源化合物としては特に、ピレン(Ｃ16Ｈ10)、ジベンジル（Ｃ14Ｈ14）などより生成したクラスターＣnＨm（３≦ｎ≦１６，３≦ｍ≦１０）を用いることが好ましい。小サイズのクラスターイオンビームを制御し易いためである。
　次に、クラスターイオンの加速電圧およびクラスターサイズを制御することにより、第１改質層１４における構成元素の深さ方向の濃度プロファイルのピークの位置を制御することができる。本明細書において「クラスターサイズ」とは、１つのクラスターを構成する原子または分子の個数を意味する。
　より高いゲッタリング能力を得る観点から、第１シリコンエピタキシャル層の表面１２Ａからの深さが１５０ｎｍ以下の範囲内に、第１改質層１４における炭素濃度プロファイルのピークが位置するように、クラスターイオンを照射することが好ましい。また、炭素濃度プロファイルのピーク濃度は、３．８×１０18ａｔｏｍｓ／ｃｍ3以上１．２×１０20ａｔｏｍｓ／ｃｍ3以下とすることが好ましい。
　ピーク位置を当該深さの範囲に設定するために必要な条件として、クラスターイオンの加速電圧は、０ｋｅＶ／Ｃｌｕｓｔｅｒ超え１００ｋｅＶ／Ｃｌｕｓｔｅｒ未満とし、好ましくは、８０ｋｅＶ／Ｃｌｕｓｔｅｒ以下、さらに好ましくは６０ｋｅＶ／Ｃｌｕｓｔｅｒ以下とする。また、クラスターサイズは２～１００個、好ましくは６０個以下、より好ましくは５０個以下とする。
　クラスターイオンのドーズ量は、照射時間を制御することにより調整することができ、特に炭素のドーズ量は、２×１０14ａｔｏｍｓ／ｃｍ2以上１×１０15ａｔｏｍｓ／ｃｍ2以下とすることが好ましい。２×１０14ａｔｏｍｓ／ｃｍ2以上とすることで、シリコンウェーハ１０から第１シリコンエピタキシャル層１２に拡散する酸素を十分に捕獲することができ、１×１０15ａｔｏｍｓ／ｃｍ2以下とすることで、第１シリコンエピタキシャル層の表面１２Ａへのダメージを抑制することができるからである。
　ここで、本発明の特徴的部分は、第３工程後（図１（Ｅ））に、第１改質層１４における酸素濃度プロファイルのピーク濃度が２×１０17ａｔｏｍｓ／ｃｍ3以下であり、かつ、第２シリコンエピタキシャル層１６の酸素濃度が２×１０16ａｔｏｍｓ／ｃｍ3以下であるエピタキシャルシリコンウェーハ１００を得ることである。以下では、この技術的意義について説明する。なお、本明細書において「濃度プロファイル」とは、二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）による測定で得られた深さ方向の濃度分布を意味する。また、「第２シリコンエピタキシャル層の酸素濃度」とは、第２シリコンエピタキシャル層における酸素濃度をＳＩＭＳにより測定した場合に、第２シリコンエピタキシャル層の深さ方向にわたる酸素濃度プロファイルの平均値を意味する。
　本発明者らは、第１改質層における酸素濃度プロファイルのピーク濃度に着目し、鋭意検討したところ、第２シリコンエピタキシャル層を形成した後の第１改質層における酸素濃度プロファイルのピーク濃度を２×１０17ａｔｏｍｓ／ｃｍ3以下とし、しかも、第２シリコンエピタキシャル層の酸素濃度をＳＩＭＳ検出下限値以下に低減させた場合に、ゲッタリング能力が顕著に向上することを知見した。その理由は、以下のように推測される。
　第１改質層には、第１イオンの照射によりゲッタリングサイトが形成されている。ここで、第１改質層の酸素濃度が高いと、このゲッタリングサイトの大部分が酸素原子によって占有されてしまう。そして、酸素原子がゲッタリングサイトの大部分を占有すると、ゲッタリングサイトは金属を捕獲しきれず、ゲッタリング能力が低下する。これに対して、本発明によれば、第１改質層における酸素濃度プロファイルのピーク濃度を２×１０17ａｔｏｍｓ／ｃｍ3以下とすることで、ゲッタリングサイトを占有する酸素の数を抑制することができるので、ゲッタリング能力が顕著に向上する。これに伴い、シリコンウェーハ１０からの酸素の拡散も十分に抑制できるので、第２シリコンエピタキシャル層の酸素濃度もＳＩＭＳ検出下限値以下とすることができる。
　そして、本発明者らが更なる検討を行ったところ、第１改質層における酸素濃度プロファイルのピーク濃度を２×１０17ａｔｏｍｓ／ｃｍ3以下とし、かつ、デバイス層となる第２シリコンエピタキシャル層の酸素濃度を２×１０16ａｔｏｍｓ／ｃｍ3以下（ＳＩＭＳの検出下限値以下）とするには、炭素を含む第１イオンを照射する際の第１シリコンエピタキシャル層の表層部の酸素濃度をＳＩＭＳ検出下限値以下とすることが重要であることがわかった。
　以下では、図１及び図３を参照して、第２工程前の第１シリコンエピタキシャル層１２の表層部の酸素濃度をＳＩＭＳ検出下限値（２×１０16ａｔｏｍｓ／ｃｍ3）以下とする方法を説明する。
　図１（Ａ），（Ｂ）を参照して、本発明の第１実施形態では、第２工程前の第１シリコンエピタキシャル層１２の表層部の酸素濃度がＳＩＭＳ検出下限値以下となるように、第１工程にて、シリコンウェーハ１０の酸素濃度に応じて第１シリコンエピタキシャル層１２の厚さを決定する。以下では、図３を参照して、第１シリコンエピタキシャル層１２の厚さを決定する方法の一例を説明する。
　まず、エピタキシャル成長条件を考慮することにより、適切な酸素の拡散係数を設定することができる。次に、この酸素の拡散係数に基づいて、図３に示すように、種々のシリコンウェーハ１０の酸素濃度の場合に関して、第１シリコンエピタキシャル層１２の成長後の酸素濃度プロファイルを理論計算によって求めることができる。エピタキシャル成長では、図３において、酸素濃度プロファイルを示す曲線がＳＩＭＳ検出下限値を示す直線と交わる深さ位置（ａ，ｂ，ｃ，ｄ）から、クラスターイオンの場合は概ね５００ｎｍ程度、モノマーイオンの場合は概ね０．５～１μｍ程度の厚さだけ第１シリコンエピタキシャル層１２を厚く形成すればよい。従って、シリコンウェーハ１０の酸素濃度が高いほど、第１シリコンエピタキシャル層１２の表層部の酸素濃度をＳＩＭＳ検出下限値以下とするために必要な第１シリコンエピタキシャル層１２の厚さは厚くなることがわかる。
　次に、図２を参照して、本発明の第２実施形態によるエピタキシャルシリコンウェーハ２００の製造方法を説明する。なお、第１実施形態と同一の構成要素については、説明を省略する。
　本実施形態では、まず、シリコンウェーハ１０に構成元素として炭素を含むクラスターイオン２０（第２イオン）を照射して、シリコンウェーハ１０の表層部に該炭素が固溶してなる第２改質層２２を形成する（図２（Ａ），（Ｂ），（Ｃ））。次に、第２改質層２２上に、第１シリコンエピタキシャル層１２を形成する（図２（Ｄ））。次に、第１シリコンエピタキシャル層１２に構成元素として炭素を含むクラスターイオン１８（第１イオン）を照射して、第１シリコンエピタキシャル層１２の表層部に該炭素が固溶してなる第１改質層１４を形成する（図２（Ｅ），（Ｆ））。次に、第１改質層１４上に、第２シリコンエピタキシャル層１６を形成する（図２（Ｇ））。図２（Ｇ）は、この製造方法により得られたエピタキシャルシリコンウェーハ２００の模式断面図である。
　第２改質層２２のゲッタリング能力をより高める観点から、第２イオンを構成元素として炭素を含むクラスターイオンとすることが好ましい。なお、第２イオンの照射条件については、第１イオンの照射条件と同様の条件とすることができる。また、第２実施形態では、第１シリコンエピタキシャル層１２の厚さは特に限定されないが、１μｍ以上１０μｍ以下とすることが好ましい。
　このように、第２実施形態では、シリコンウェーハ１０の表層部に形成した第２改質層２２が、シリコンウェーハ１０から拡散する酸素を捕獲するゲッタリング層として機能するので、シリコンウェーハ１０中の酸素が第１シリコンエピタキシャル層１２に拡散するのを抑制できる。その結果、第２工程前の第１シリコンエピタキシャル層１２の表層部の酸素濃度をＳＩＭＳ検出下限値以下とすることができる。
　以上、第１実施形態および第２実施形態につき、第１シリコンエピタキシャル層１２の表層部の酸素濃度をＳＩＭＳ検出下限値以下とする方法を説明した。しかしながら、本発明において、第１シリコンエピタキシャル層１２の表層部の酸素濃度をＳＩＭＳ検出下限値以下とする方法は、上記方法に限られない。例えば、第１シリコンエピタキシャル層を形成する第１工程の前に、シリコンウェーハに酸素外方拡散熱処理を施して、シリコンウェーハの表層部に酸素外方拡散層を形成してもよい。以下では、酸素外方拡散熱処理について説明する。
　酸素外方拡散熱処理を行うことにより、シリコンウェーハの表層部の酸素が外方（シリコンウェーハの外部）に拡散される。これにより、シリコンウェーハ中心部の酸素濃度よりも酸素濃度が低下した酸素外方拡散層がシリコンウェーハの表層部に形成される。酸素外方拡散熱処理の条件は、第１シリコンエピタキシャル層の表層部の酸素濃度をＳＩＭＳ検出下限値以下とできる条件であればよく、具体的には、１１００℃以上１２５０℃の温度範囲で１時間以上５時間以下とする。また、酸素外方拡散熱処理は、任意または公知の熱処理炉を用いて行うことができる。
　（エピタキシャルシリコンウェーハ）
　次に、図１（Ｅ）、及び図２（Ｇ）を参照して、上記製造方法により得られるエピタキシャルシリコンウェーハ１００，２００について説明する。エピタキシャルシリコンウェーハ１００，２００は、ともにシリコンウェーハ１０と、シリコンウェーハ１０上に形成された第１シリコンエピタキシャル層１２と、第１シリコンエピタキシャル層１２の表層部に炭素が注入されてなる第１改質層１４と、第１改質層１４上の第２シリコンエピタキシャル層１６と、を有する。エピタキシャルシリコンウェーハ２００は、図２（Ｇ）に示すように、シリコンウェーハ１０の表層部に炭素が注入されてなる第２改質層２２をさらに有する。そして、いずれのエピタキシャルシリコンウェーハ１００，２００においても、第１改質層１４における酸素濃度プロファイルのピーク濃度が２×１０17ａｔｏｍｓ／ｃｍ3以下であり、かつ、第２シリコンエピタキシャル層１６の酸素濃度が２×１０16ａｔｏｍｓ／ｃｍ3以下であることを特徴とする。
　また、シリコンウェーハ１０の酸素濃度は、２×１０17ａｔｏｍｓ／ｃｍ3以上１８×１０17ａｔｏｍｓ／ｃｍ3以下であることが好ましい。また、第１改質層１４中の炭素濃度プロファイルのピーク濃度は、３．８×１０18ａｔｏｍｓ／ｃｍ3以上１．２×１０20ａｔｏｍｓ／ｃｍ3以下であることが好ましい。さらに、第１シリコンエピタキシャル層１２のドーパント濃度は、第２シリコンエピタキシャル層１６のドーパント濃度以下であることが好ましく、第１シリコンエピタキシャル層１２は、ドーパントが添加されていないシリコンエピタキシャル層であることがより好ましい。これらの理由については、既述のとおりである。
　このように、本実施形態のエピタキシャルシリコンウェーハ１００，２００によれば、高いゲッタリング能力を発揮することで、金属汚染を抑制することができる。
　（固体撮像素子の製造方法）
　本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造されたエピタキシャルシリコンウェーハ１００，２００または上記のエピタキシャルシリコンウェーハ１００，２００の第２シリコンエピタキシャル層１６に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ高感度であり、さらに、白傷欠陥の発生を十分に抑制することができる。
　以上、本発明の代表的な実施形態を説明したが、本発明はこれらの実施形態に限定されるものではない。
　（発明例）
　ＣＺ単結晶シリコンインゴットから得た、酸素濃度（ASTM F121-1979）が１４×１０17ａｔｏｍｓ／ｃｍ3であるシリコンウェーハ（直径：３００ｍｍ、厚さ：７２５μｍ）を用意した。
　次に、上記シリコンウェーハを枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した。その後、水素をキャリアガス、トリクロロシランをソースガスとして１１５０℃でＣＶＤ法により、シリコンウェーハ上に厚さ８μｍの第１シリコンエピタキシャル層を成長させた。第１シリコンエピタキシャル層の表面から５００ｎｍ以下の領域における酸素濃度をＳＩＭＳにて測定したところ、酸素濃度はＳＩＭＳ検出下限値（２．０×１０16ａｔｏｍｓ／ｃｍ3）以下となっていた。なお、第１シリコンエピタキシャル層にはドーパントを添加しなかった。
　次に、クラスターイオン発生装置（日新イオン機器社製、型番：CLARIS）を用いて、シクロヘキサンにより生成したＣ3Ｈ5のクラスターイオンを、炭素ドーズ量１．０×１０15ａｔｏｍｓ／ｃｍ2、加速電圧８０ｋｅＶ／Ｃｌｕｓｔｅｒの条件で、第１シリコンエピタキシャル層の表面に照射し、第１シリコンエピタキシャル層の表層部を第１改質層とした。
　次に、第１シリコンエピタキシャル層の形成と同様の方法により、上記第１改質層上に第２シリコンエピタキシャル層（厚さ：８μｍ、ドーパント種類：リン、ドーパント濃度：９×１０13ａｔｏｍｓ／ｃｍ3）を形成した。
　ＳＩＭＳ測定により炭素濃度プロファイルを測定した。第１シリコンエピタキシャル層の表面から８０ｎｍの範囲において、急峻なピークが確認されたことから、第１改質層を特定することができた。第１シリコンエピタキシャル層における炭素濃度プロファイルのピーク値は、１×１０20ａｔｏｍｓ／ｃｍ3であった。
　（比較例１）
　第１シリコンエピタキシャル層を形成しないで、シリコンウェーハの表面にクラスターイオンを照射した以外は、発明例と同様の製造方法でエピタキシャルシリコンウェーハを得た。
　（比較例２）
　第１シリコンエピタキシャル層の厚さを０．５μｍとした以外は、発明例と同様の製造方法でエピタキシャルシリコンウェーハを得た。なお、クラスターイオンを照射する前に、第１シリコンエピタキシャル層の表面から５００ｎｍ以下の領域における酸素濃度をＳＩＭＳにて測定したところ、酸素濃度は７×１０17ａｔｏｍｓ／ｃｍ3であった。
　（比較例３）
　第１シリコンエピタキシャル層の厚さを６．０μｍとした以外は、発明例と同様の製造方法でエピタキシャルシリコンウェーハを得た。なお、クラスターイオンを照射する前に、第１シリコンエピタキシャル層の表面から５００ｎｍ以下の領域における酸素濃度をＳＩＭＳにて測定したところ、酸素濃度は３×１０16ａｔｏｍｓ／ｃｍ3であった。
　（評価方法）
　各発明例および比較例において、以下の評価を行った。
　＜酸素の濃度分布（ＳＩＭＳ測定）＞
　各発明例および比較例において、第２シリコンエピタキシャル層を形成した後の酸素濃度を二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）により測定した。測定結果を図４（Ａ）に示す。
　＜ゲッタリング能力の評価＞
　発明例および比較例１～３で作製した各サンプルのエピタキシャルシリコンウェーハの表面を、スピンコート汚染法により、Ｆｅ汚染液（１×１０13ａｔｏｍｓ／ｃｍ2）で故意に汚染し、引き続き１０５０℃、２時間の熱処理を施した。その後、Ｆｅの濃度をＳＩＭＳにより測定した。各発明例および比較例について、第１改質層に捕獲されたＦｅの濃度プロファイルのピーク濃度を図４（Ｂ）に示す。
　（評価結果の説明）
　まず、比較例１～３では、図４（Ａ）に示すように、第１改質層における酸素濃度プロファイルのピーク濃度が２×１０17ａｔｏｍｓ／ｃｍ3を超えていた。また、第２シリコンエピタキシャル層中の酸素濃度も２×１０16ａｔｏｍｓ／ｃｍ3を超えていた。そのため、図４（Ｂ）に示すように、ゲッタリング能力はいずれも低かった。一方、発明例では、図４（Ａ）に示すように、第１改質層における酸素濃度プロファイルのピーク濃度が２×１０17ａｔｏｍｓ／ｃｍ3以下となっており、かつ、第２シリコンエピタキシャル層中の酸素濃度は、深さ方向に一定にＳＩＭＳ検出下限値以下となった。このとき、図４（Ｂ）に示すように、ゲッタリング能力が顕著に向上した。
　本発明によれば、より高いゲッタリング能力を発揮することで、金属汚染を抑制することができるエピタキシャルシリコンウェーハ、およびその製造方法を提供することができる。
　１００，２００　エピタキシャルシリコンウェーハ
　１０　シリコンウェーハ
　１０Ａ　シリコンウェーハの表面
　１２　第１シリコンエピタキシャル層
　１２Ａ　第１シリコンエピタキシャル層の表面
　１４　第１改質層
　１６　第２シリコンエピタキシャル層
　１８　炭素を含むクラスターイオン（第１イオン）
　２０　炭素を含むクラスターイオン（第２イオン）
　２２　第２改質層

Claims (11)

  1. 　シリコンウェーハ上に、第１シリコンエピタキシャル層を形成する第１工程と、
    　前記第１シリコンエピタキシャル層に炭素を含む第１イオンを照射して、前記第１シリコンエピタキシャル層の表層部に該炭素が注入されてなる第１改質層を形成する第２工程と、
    　前記第１改質層上に、第２シリコンエピタキシャル層を形成する第３工程と、
    を有し、
    　前記第３工程後に、前記第１改質層における酸素濃度プロファイルのピーク濃度が２×１０17ａｔｏｍｓ／ｃｍ3以下であり、かつ、前記第２シリコンエピタキシャル層の酸素濃度が２×１０16ａｔｏｍｓ／ｃｍ3以下であるエピタキシャルシリコンウェーハを得ることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  2. 　前記第１イオンは、構成元素として炭素を含むクラスターイオンである、請求項１に記載のエピタキシャルシリコンウェーハの製造方法。
  3. 　前記第２工程前の前記表層部の酸素濃度が２×１０16ａｔｏｍｓ／ｃｍ3以下となるように、前記第１工程では、前記シリコンウェーハの酸素濃度に応じて、前記第１シリコンエピタキシャル層の厚さを決定する、請求項１または２に記載のエピタキシャルシリコンウェーハの製造方法。
  4. 　前記第２工程前の前記表層部の酸素濃度が２×１０16ａｔｏｍｓ／ｃｍ3以下となるように、前記第１工程前に、前記シリコンウェーハに炭素を含む第２イオンを照射して、前記シリコンウェーハの表層部に該炭素が注入されてなる第２改質層をさらに形成する、請求項１または２に記載のエピタキシャルシリコンウェーハの製造方法。
  5. 　前記第２イオンは、構成元素として炭素を含むクラスターイオンである、請求項４に記載のエピタキシャルシリコンウェーハの製造方法。
  6. 　前記第１シリコンエピタキシャル層のドーパント濃度は、前記第２シリコンエピタキシャル層のドーパント濃度以下である、請求項１～５のいずれか１項に記載のエピタキシャルシリコンウェーハの製造方法。
  7. 　前記第１シリコンエピタキシャル層には、ドーパントが添加されていない、請求項６に記載のエピタキシャルシリコンウェーハの製造方法。
  8. 　シリコンウェーハと、
    　前記シリコンウェーハ上に形成された第１シリコンエピタキシャル層と、
    　前記第１シリコンエピタキシャル層の表層部に形成された、炭素が注入されてなる第１改質層と、
    　前記第１改質層上に形成された第２シリコンエピタキシャル層と、
    を有し、
    　前記第１改質層における酸素濃度プロファイルのピーク濃度が２×１０17ａｔｏｍｓ／ｃｍ3以下であり、かつ、前記第２シリコンエピタキシャル層の酸素濃度が２×１０16ａｔｏｍｓ／ｃｍ3以下であることを特徴とするエピタキシャルシリコンウェーハ。
  9. 　前記第１シリコンエピタキシャル層のドーパント濃度は、前記第２シリコンエピタキシャル層のドーパント濃度以下である、請求項８に記載のエピタキシャルシリコンウェーハ。
  10. 　前記第１シリコンエピタキシャル層には、ドーパントが添加されていない、請求項９に記載のエピタキシャルシリコンウェーハ。
  11. 　請求項１～７のいずれか１項に記載の製造方法で製造されたエピタキシャルシリコンウェーハ、又は請求項８～１０のいずれか１項に記載のエピタキシャルシリコンウェーハの、前記第２シリコンエピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
PCT/JP2017/016438 2016-08-22 2017-04-25 エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法 Ceased WO2018037626A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112017004171.6T DE112017004171T5 (de) 2016-08-22 2017-04-25 Verfahren zum herstellen eines siliziumepitaxialwafers, siliziumepitaxialwafer und verfahren zum herstellen eines festkörperbilderfassungsbauelements
CN201780051638.XA CN109791890B (zh) 2016-08-22 2017-04-25 外延硅晶片的制造方法、外延硅晶片及固体摄像元件的制造方法
KR1020197000949A KR102156727B1 (ko) 2016-08-22 2017-04-25 에피택셜 실리콘 웨이퍼의 제조방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조방법
US16/325,256 US10872768B2 (en) 2016-08-22 2017-04-25 Method of manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method of manufacturing solid-state image sensing device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016162079A JP6737066B2 (ja) 2016-08-22 2016-08-22 エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP2016-162079 2016-08-22

Publications (1)

Publication Number Publication Date
WO2018037626A1 true WO2018037626A1 (ja) 2018-03-01

Family

ID=61245437

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/016438 Ceased WO2018037626A1 (ja) 2016-08-22 2017-04-25 エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法

Country Status (7)

Country Link
US (1) US10872768B2 (ja)
JP (1) JP6737066B2 (ja)
KR (1) KR102156727B1 (ja)
CN (1) CN109791890B (ja)
DE (1) DE112017004171T5 (ja)
TW (1) TWI688002B (ja)
WO (1) WO2018037626A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP6988843B2 (ja) * 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
JP7207204B2 (ja) * 2019-07-02 2023-01-18 信越半導体株式会社 炭素ドープシリコン単結晶ウェーハの製造方法
CN113163595A (zh) * 2021-03-30 2021-07-23 荣耀终端有限公司 覆晶薄膜、卷材和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
WO2013153724A1 (ja) * 2012-04-12 2013-10-17 信越半導体株式会社 エピタキシャルウェーハとその製造方法
JP2014099481A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2014099482A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015204316A (ja) * 2014-04-11 2015-11-16 信越半導体株式会社 シリコンウェーハ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1423871A2 (en) * 2001-06-22 2004-06-02 MEMC Electronic Materials, Inc. Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
CN100461349C (zh) 2003-10-21 2009-02-11 株式会社上睦可 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法
KR101455404B1 (ko) * 2005-12-09 2014-10-27 세미이큅, 인코포레이티드 탄소 클러스터의 주입에 의한 반도체 디바이스의 제조를위한 시스템 및 방법
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2012157162A (ja) 2011-01-26 2012-08-16 Sumitomo Electric Ind Ltd 電力伝達用絶縁回路および電力変換装置
US9496139B2 (en) * 2011-05-13 2016-11-15 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
JP5772491B2 (ja) * 2011-10-20 2015-09-02 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法
JP6278591B2 (ja) * 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
SG11201505028XA (en) * 2012-12-28 2015-07-30 Merck Patent Gmbh Oxide media for gettering impurities from silicon wafers
JP6065848B2 (ja) 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6539959B2 (ja) 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6137165B2 (ja) 2014-12-25 2017-05-31 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6459948B2 (ja) 2015-12-15 2019-01-30 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
WO2013153724A1 (ja) * 2012-04-12 2013-10-17 信越半導体株式会社 エピタキシャルウェーハとその製造方法
JP2014099481A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2014099482A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015204316A (ja) * 2014-04-11 2015-11-16 信越半導体株式会社 シリコンウェーハ及びその製造方法

Also Published As

Publication number Publication date
US20190189442A1 (en) 2019-06-20
DE112017004171T5 (de) 2019-05-02
JP6737066B2 (ja) 2020-08-05
KR102156727B1 (ko) 2020-09-16
TW201826396A (zh) 2018-07-16
KR20190017039A (ko) 2019-02-19
JP2018032666A (ja) 2018-03-01
US10872768B2 (en) 2020-12-22
CN109791890A (zh) 2019-05-21
CN109791890B (zh) 2023-03-31
TWI688002B (zh) 2020-03-11

Similar Documents

Publication Publication Date Title
TWI549188B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
TWI487007B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓以及固態攝影元件的製造方法
CN113284795B (zh) 半导体外延晶片和其制造方法及固体摄像元件的制造方法
JP5799935B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TWI648769B (zh) 半導體磊晶晶圓的製造方法以及固體攝像元件的製造方法
CN107134404B (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
WO2015104965A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
CN106062937A (zh) 外延晶片的制造方法和外延晶片
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
TWI688002B (zh) 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝像元件的製造方法
JP2015216327A (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2015216296A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2017076712A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17843115

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197000949

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 17843115

Country of ref document: EP

Kind code of ref document: A1