WO2018030165A1 - 半導体モジュールおよびその生産方法 - Google Patents
半導体モジュールおよびその生産方法 Download PDFInfo
- Publication number
- WO2018030165A1 WO2018030165A1 PCT/JP2017/027238 JP2017027238W WO2018030165A1 WO 2018030165 A1 WO2018030165 A1 WO 2018030165A1 JP 2017027238 W JP2017027238 W JP 2017027238W WO 2018030165 A1 WO2018030165 A1 WO 2018030165A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- metal
- metal layer
- metal base
- semiconductor module
- base
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 title description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 289
- 239000002184 metal Substances 0.000 claims abstract description 289
- 238000003756 stirring Methods 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000003466 welding Methods 0.000 claims description 41
- 239000010949 copper Substances 0.000 claims description 20
- 238000001816 cooling Methods 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 230000005484 gravity Effects 0.000 claims description 3
- 239000000523 sample Substances 0.000 description 21
- 229910000679 solder Inorganic materials 0.000 description 18
- 238000005304 joining Methods 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 9
- 239000000112 cooling gas Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910000765 intermetallic Inorganic materials 0.000 description 3
- 238000013019 agitation Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- -1 Cu and Al Chemical class 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
- B23K20/12—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating the heat being generated by friction; Friction welding
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
- C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Definitions
- Embodiments relate to a semiconductor module and a production method thereof.
- a semiconductor module is a semiconductor device including a plurality of semiconductor power devices.
- the semiconductor module is also called a power module, and is used for an inverter, a converter, a regulator, and the like, for example.
- Semiconductor modules handle large amounts of power. For this reason, it is necessary to take measures against heat generation.
- the semiconductor module includes a heat radiating plate (metal base) in order to diffuse the heat generated by the power device.
- the heat sink is generally made of copper (Cu).
- the Cu heat sink is joined to the ceramic substrate on which the power device is mounted by solder.
- solder has high thermal resistance and tends to impair heat dissipation.
- Cu is relatively heavy and hinders weight reduction of the semiconductor module.
- a light-weight semiconductor module with excellent heat dissipation is desired.
- Embodiments provide a semiconductor module that is lightweight and excellent in heat dissipation and a method for producing the same.
- the semiconductor module of the embodiment includes a semiconductor element, a metal base, a substrate, and a metal layer.
- the metal base has a stirring part.
- the substrate is located between the semiconductor element and the metal base.
- the metal layer is in contact with the stirring unit and is located between the metal base and the substrate.
- FIG. 1 is a schematic cross-sectional view illustrating an example of a semiconductor module according to the first embodiment.
- FIG. 2 is an enlarged view of a broken line frame A in FIG. 3A to 3F are cross-sectional views illustrating an example of a method for producing a semiconductor module according to the first embodiment.
- FIG. 4 is a schematic cross-sectional view showing the semiconductor module of the first reference example.
- FIGS. 5A and 5B are schematic cross-sectional views showing the joint portion between the metal base and the first metal layer of the second reference example.
- FIGS. 6A and 6B are schematic cross-sectional views showing a joint portion between the metal base and the first metal layer according to the second embodiment.
- FIG. 7 is a schematic cross-sectional view illustrating an example of a semiconductor module production method according to the second embodiment.
- FIG. 8 is a schematic cross-sectional view illustrating an example of a semiconductor module production method according to the third embodiment.
- FIG. 9 is a schematic cross-sectional view showing an example of a semiconductor module production method according to the fourth embodiment.
- FIG. 1 is a schematic cross-sectional view illustrating an example of a semiconductor module according to the first embodiment.
- FIG. 2 is an enlarged view of a broken line frame A in FIG.
- the semiconductor module 100 includes a substrate 10, a metal base 20, and a case 40.
- the substrate 10 is bonded to the metal base 20.
- the metal base 20 is joined to the case 40.
- the substrate 10 is, for example, a ceramic insulating substrate.
- the substrate 10 has a plurality of semiconductor elements 11 on the element mounting surface 12a.
- the semiconductor element 11 includes a power device.
- the power device is, for example, an IGBT, a power MOS, a bipolar transistor, and a diode.
- an electrode pattern (not shown) is provided on the element mounting surface 12a.
- the electrode pattern is made of Cu, for example.
- the semiconductor element 11 is joined to the electrode pattern by, for example, a solder layer 13.
- the electrode pattern may be a wiring pattern.
- the substrate 10 has a first metal layer 14 on the back surface 12b.
- the back surface 12b is a surface opposite to the element mounting surface 12a.
- the first metal layer 14 includes a first metal.
- the first metal is, for example, copper (Cu).
- the first metal layer 14 of the embodiment is, for example, Cu or an alloy (WCu) of Cu and tungsten (W).
- the second metal layer 15 is provided on the bonding surface 14 a of the first metal layer 14 via, for example, the third metal layer 16.
- the second metal layer 15 includes a second metal.
- the second metal is different from the first metal.
- the first metal is Cu
- the second metal is, for example, aluminum (Al).
- the melting point of the second metal is, for example, lower than that of the first metal or the first metal alloy.
- the altitude of the second metal is, for example, lower than that of the first metal or the first metal alloy.
- the second metal layer 15 is formed on the third metal layer 16 by using, for example, a chemical vapor deposition (CVD) method or a physical vapor volume (PVD) method.
- CVD chemical vapor deposition
- PVD physical vapor volume
- the CVD method uses a gas containing an Al precursor gas containing Al as a material gas.
- an Al target containing Al is used as a material target.
- the third metal layer 16 includes a third metal different from the first metal and the second metal.
- the third metal layer 16 has a role of improving the adhesion between the first metal layer 14 and the second metal layer 15.
- the third metal layer 16 is selected from, for example, active metals.
- the active metal is, for example, titanium (Ti), chromium (Cr), or the like.
- the third metal layer 16 of the first embodiment is Ti. Similar to the second metal layer 15, the third metal layer 16 is formed using a CVD method or a PVD method.
- the third metal layer 16 may be provided as necessary. Therefore, the third metal layer 16 can be omitted. In the absence of the third metal layer 16, the second metal layer 15 is provided directly on the first metal layer 14. However, if the third metal layer 16 is provided between the first metal layer 14 and the second metal layer 15, the first metal layer 14 and the second metal layer 16 are compared with the case where the third metal layer 16 is not provided. The advantage that adhesiveness with the 2 metal layer 15 can be improved can be acquired.
- a metal base 20 is provided on the second metal layer 15.
- the metal base 20 includes the same second metal as the second metal layer 15.
- the metal base 20 of the first embodiment is made of Al.
- the metal base 20 is, for example, a heat sink. The heat sink diffuses the heat generated by the semiconductor element 11.
- the metal base 20 is joined to the second metal layer 15 by friction stir welding. For this reason, the metal base 20 is provided with a stirring portion 21.
- the stirring unit 21 is formed, for example, from the metal base 20 to the surface of the second metal layer 15.
- the stirring unit 21 may reach the third metal layer 16 via the second metal layer 15.
- the stirring unit 21 may reach the first metal layer 14 via the second metal layer 15 and the third metal layer 16.
- the outer surface 20a of the metal base 20 according to the first embodiment where the stirring unit 21 is exposed is ground, for example.
- the outer surface 20 a is a surface opposite to the joint surface of the metal base 20.
- the structure including the substrate 10 to the third metal layer 16 is called a unit module UM.
- the semiconductor module 100 of the first embodiment includes, for example, three unit modules UM on a metal base 20.
- the number of unit modules UM is arbitrary.
- the case 40 is made of resin, for example.
- the case 40 includes a housing part 41.
- the accommodating part 41 accommodates the unit module UM.
- the unit module UM is accommodated in the accommodating portion 41 in a state of being provided on the metal base 20.
- the metal base 20 is fixed to the case 40.
- Case 40 includes an external terminal 42.
- the external terminal 42 is electrically connected to the unit module UM via the wiring 43.
- the unit modules UM are also electrically connected via the wiring 43 as necessary.
- 3A to 3F are cross-sectional views illustrating an example of a method for producing a semiconductor module according to the first embodiment.
- the cross sections shown in FIGS. 3A to 3F correspond to, for example, the cross section shown in FIG. 3A to 3F show the unit module UM upside down.
- the first metal layer 14 is formed on the back surface 12 b of the substrate 10.
- the first metal layer 14 is formed by depositing, for example, Cu on the back surface 12b using a CVD method or a PVD method.
- the third metal layer 16 is formed on the bonding surface 14 a of the first metal layer 14.
- the third metal layer 16 is formed by depositing, for example, Ti on the bonding surface 14a using a CVD method or a PVD method.
- the second metal layer 15 is formed on the third metal layer 16.
- the third metal layer 16 is formed by depositing, for example, Al on the third metal layer 16 using a CVD method or a PVD method.
- the semiconductor element 11 is joined to the element mounting surface 12 a of the substrate 10 via the solder layer 13.
- the metal base 20 is brought into contact with the first metal layer 14 via the second metal layer 15 and the third metal layer 16. This contact step may be performed before the semiconductor element 11 is mounted on the element mounting surface 12a.
- FIGS. 3B to 3F the illustration of the portion below the line AA is omitted.
- the friction stir welding tool 30 is moved onto the metal base 20.
- the friction stir welding tool 30 includes a shoulder 31 and a probe pin 32.
- the probe pin 32 protrudes from the shoulder 31.
- the probe pin 32 is directed to the outer surface 20 a of the metal base 20.
- the friction stir welding tool 30 is opposed to the metal base 20 while having an inclination with respect to the outer surface 20 a of the metal base 20. The inclination is called the advance angle.
- the friction stir welding tool 30 is inserted into the metal base 20 toward the second metal layer 15 while rotating.
- the metal base 20 is softened by frictional heat, and plastic flow is generated around the permanent stir welding tool 30 due to the rotation of the friction stir welding tool 30.
- Reference numeral “21” in FIG. 3C indicates a portion where “plastic flow” has occurred.
- a portion where plastic flow has occurred is referred to as “stirring portion”.
- the part indicated by the reference sign “21” is referred to as the stirring part 21.
- the insertion depth of the probe pin 32 reaches, for example, the vicinity of the second metal layer 15 so that the tip of the probe pin 32 reaches the second metal layer 15 or the stirring unit 21 contacts the second metal layer 15.
- the stirring unit 21 is formed, for example, from the second metal layer 15 to the outer surface 20a of the metal base 20.
- the stirring unit 21 may reach the third metal layer 16 via the second metal layer 15. Further, the stirring unit 21 may reach the first metal layer 14 via the second metal layer 15 and the third metal layer 16.
- the metal base 20 is friction stir welded to the second metal layer 15 using the friction stir welding tool 30.
- the friction stir welding tool 30 inserted in the metal base 20 is moved in parallel with the joining surface 12b while rotating, for example. Thereby, the metal base 20 is friction stir welded to the second metal layer 15.
- the friction stir welding tool 30 is pulled out from the metal base 20. Thereby, joining of the metal base 20 and the 1st metal layer 15 is complete
- the metal base 20 is left with a trace from which the friction stir welding tool 30 has been removed, for example, a hole 21a.
- the outer surface 20 a of the metal base 20 is ground using a grinding tool 36.
- the grinding tool 36 may be a cutting tool.
- the outer surface 20a of the metal base 20 is cut by grinding using the grinding tool 36 or cutting using a cutting tool. Thereby, the agitation part 21 of the outer surface 20a and the unevenness generated around the agitation part 21 are smoothed. At the same time, the thickness t of the metal base 20 is reduced.
- the semiconductor module 100 according to the first embodiment can be produced by a production method as shown in FIGS.
- FIG. 4 is a schematic cross-sectional view showing the semiconductor module of the first reference example.
- the cross section shown in FIG. 3 corresponds to the cross section shown in FIG.
- the first reference example is different from the first embodiment in that The joining of the unit module UM and the metal base 23 is a joining through the solder layer 22.
- the metal base 23 is made of Cu, Ni plated, Cu, or Ni plated AiSiC. That is.
- the thermal conductivity ⁇ of“ solder ” is generally low. In other words, “solder” is difficult to pass heat. Therefore, the thermal resistance Rth of the solder layer 22 is increased.
- the thermal conductivity ⁇ of “solder” used in the reference example is about 30 (W / mK). According to a trial calculation by the inventors, the thermal resistance Rth of the solder layer 22 was about 0.06 to 0.07 (K / W).
- the thermal conductivity ⁇ of “Cu” is about 398 (W / mK). According to a trial calculation by the inventors, the thermal resistance Rth of the metal base 23 was about 0.03 to 0.04 (K / W).
- the thermal resistance Rth (14-23) between the joint surface 14a of the first metal layer 14 and the outer surface 23a of the metal base 23 in the first reference example is Rth (14-23) ⁇ 0.09 ⁇ 0.11 (K / W) It becomes.
- first embodiment the portion corresponding to the solder layer 22 is the second metal layer 15.
- the second metal layer 15 is Al.
- the metal base 20 is made of Al.
- the thermal conductivity ⁇ of “Al” is about 236 (W / mK).
- the thermal resistance Rth of the second metal layer 15 is about 0.008 to 0.009 (K / W)
- the thermal resistance Rth of the metal base 20 is about 0.05 to 0.00. 06 (K / W).
- the reason why the Rth of the second metal layer 15 is different from the Rth of the metal base 20 is that the thickness of the second metal layer 15 and the thickness of the metal base 20 are different.
- the thickness of the second metal layer 15 is thinner than the thickness of the metal base 20.
- the thermal resistance Rth (14-20) between the joint surface 14a of the first metal layer 14 and the outer surface 20a of the metal base 20 in the first embodiment is: Rth (14-20) ⁇ 0.058 to 0.069 (K / W) It becomes.
- the above calculation is for the case where the third metal layer 16 is not present. As shown in FIGS. 1 and 2, even when the third metal layer 16 is “present”, the third metal layer 16 is as thin as the second metal layer 15. For this reason, the thermal resistance Rth of the third metal layer 16 can be suppressed to, for example, “0.01 or less”, similarly to the second metal layer 15.
- the thermal conductivity ⁇ of “Al” is lower than the thermal conductivity ⁇ of “Cu”. For this reason, for example, the thermal resistance Rth of the metal base 20 of the first embodiment is higher than the thermal resistance Rth of the metal base 23 of the first reference example.
- the metal base 20 of the first embodiment is directly joined to the first metal layer 14 by, for example, friction stir welding. For this reason, the solder layer 22 can be omitted.
- the bonding surface 14a of the first metal layer 14 and the outer surface 20a of the metal base 20 are compared with those of the first reference example. It is possible to keep the thermal resistance Rth (14-20) low. As a result of keeping the thermal resistance Rth (14-20) low, the heat dissipation of the semiconductor module 100 is improved as compared to the first reference example.
- the specific gravity of “Cu” is about 8.5.
- the specific gravity of “Al” is about 2.7.
- “Al” is lighter than “Cu”. Therefore, the metal base 20 of the first embodiment can be made lighter than the metal base 23 of the first reference example. As a result of the metal base 20 becoming lighter, the semiconductor module 100 can be lighter than the first reference example.
- the outer surface 20a of the metal base 20 of the first embodiment is shaved.
- the outer surface 23a of the metal base 23 of the first reference example is not cut. This is because the first reference example is bonded to the first metal layer 14 via the solder layer 22. If the outer surface 20a of the metal base 20 is scraped, the thickness of the metal base 20 is reduced. Cutting the outer surface 20 a is advantageous for reducing the weight of the metal base 20. Furthermore, it is advantageous for further reduction of the thermal resistance Rth of the metal base 20.
- the semiconductor module that is light in weight and excellent in heat dissipation and a method for producing the semiconductor module.
- the metal base 20 is friction stir welded to the first metal layer 14 via the second metal layer 15.
- the second metal layer 15 may be omitted.
- the metal base 20 is directly joined to the first metal layer 14, for example, by friction stir welding.
- the metal base 20 is friction stir welded to the first metal layer 14 via the second metal layer 15, the following advantages can be further obtained.
- FIGS. 5A and 5B are schematic cross-sectional views showing a joint portion between the metal base 20 and the first metal layer 14 of the second reference example.
- the tip of the probe pin 32 when the metal base 20 is brought into direct contact with the first metal layer 14, the tip of the probe pin 32 must be stopped inside the metal base 20.
- the distance between the tip of the probe pin 32 and the first metal layer 14 is small, control is difficult. For this reason, for example, it is difficult to reproduce uniform joining of dissimilar metals for each semiconductor module 100 using friction stir welding.
- FIG. 5B it is assumed that a variation of “ ⁇ t” occurs in the thickness of the first metal layer 14 with respect to the semiconductor module 100 shown in FIG.
- the insertion depth of the friction stir welding tool 30 is considered to have no error in both FIGS. 5 (a) and 5 (b).
- the tip of the probe pin 32 stops inside the metal base 20, whereas in the semiconductor module 100 shown in FIG. It reaches the inside of the first metal layer 14.
- the metal base 20 is joined to the first metal layer 14 while generating an intermetallic compound.
- the distance between the tip of the probe pin 32 and the first metal member 10 affects the amount of intermetallic compound produced.
- the amount of the intermetallic compound affects, for example, “joining strength” between the first metal layer 14 and the metal base 20.
- the tip of the probe pin 32 reaches the inside of the first metal layer 14.
- the first metal layer 14 is a metal harder than the metal base 20. For this reason, the probe pin 32 is easily worn.
- FIGS. 6A and 6B are schematic cross-sectional views showing a joint portion between the metal base 20 and the first metal layer 14 according to the first embodiment.
- the metal base 20 is brought into contact with the first metal layer 14 via the second metal layer 15.
- the tip of the probe pin 32 is stopped inside the metal base 20 as in the second reference example.
- the tip of the probe pin 32 is It is possible to stop in the middle of the two metal layers 15.
- the second metal layer 15 is, for example, an alloy containing the second metal or the same metal as the metal base 20.
- the metal base 20 is Al
- the second metal layer 15 is also Al. For this reason, even if the distance between the tip of the probe pin 32 and the first metal layer 14 changes, the “joining strength” between the first metal layer 14 and the metal base 20 is unlikely to change compared to the second reference example.
- the “variation” between the semiconductor modules 100 in the “joining strength” between the first metal layer 14 and the metal base 20 between the semiconductor modules 100 is compared with the second reference example. Can be reduced.
- the metal into which the probe pin 32 is inserted is, for example, of two metals, ⁇ Metal with low melting point ⁇ Metal with low hardness is selected.
- the probe pin 32 is also inserted into the first metal layer 14 having a higher hardness than the metal base 20. For this reason, the probe pin 32 is easily worn.
- the second metal layer 15 since the second metal layer 15 is provided, the possibility that the probe pin 32 is inserted into the first metal layer 14 can be reduced as compared with the second reference example. If the second metal layer 15 is, for example, the same metal as the metal base 20, the hardness is the same. Therefore, according to the first embodiment, the wear amount of the probe pin 32 can be suppressed as compared with the second reference example.
- solder joint for example, the entire member having a joint portion must be heated.
- soldder bonding for example, the entire substrate 10 provided with the first metal layer 14 is heated.
- the heating temperature is about 300 ° C., for example.
- a temperature of about 300 ° C. is applied to the semiconductor element 11.
- the semiconductor element 11 is required to reduce heat (heat history) received during production of the semiconductor module 100 as much as possible.
- “friction stir welding” can locally heat only the joint. Therefore, “friction stir welding” can provide an advantage that the thermal history of the semiconductor element 11 can be easily reduced as compared with “solder bonding”.
- FIG. 7 is a schematic cross-sectional view showing an example of a semiconductor module production method according to the second embodiment.
- the cross section shown in FIG. 7 corresponds to the cross section shown in FIG.
- the second embodiment differs from the first embodiment shown in FIG. 3D, for example, by cooling the periphery of the friction stir welding tool 30 during the friction stir welding. It is.
- the friction stir welding tool 30a of the second embodiment includes a cooling mechanism 33a around the shoulder 31, for example.
- the cooling mechanism 33 a includes a cooling gas nozzle 34.
- the cooling gas nozzle 34 discharges the cooling gas 35 toward the probe pin 32, for example.
- the cooling mechanism 33a moves together with the friction stir welding tool 30a. Thereby, the cooling mechanism 33a can cool the circumference
- the cooling mechanism 33a cools the periphery of the joint portion of the substrate 10. For this reason, the friction stir welding process can be performed while cooling the substrate 10. Thereby, when performing a friction stir welding process in the state which joined the semiconductor element 11 to the board
- FIG. 8 is a schematic cross-sectional view illustrating an example of a semiconductor module production method according to the third embodiment.
- the cross section shown in FIG. 8 corresponds to the cross section shown in FIG. 7, for example.
- the third embodiment differs from the second embodiment shown in FIG. 7 in that the cooling mechanism 33b is provided in the entire range in which the friction stir welding tool 30 moves. It is.
- the cooling mechanism 33b also includes a cooling gas nozzle 34, similarly to the cooling mechanism 33a.
- the cooling gas nozzles 34 are provided at intervals over the entire range in which the friction stir welding tool 30 moves.
- the friction stir welding process can be performed while the substrate 10 is cooled. Therefore, as in the second embodiment, for example, when the friction stir welding process is performed in a state where the semiconductor element 11 is bonded to the substrate 10, the heat of the semiconductor element 11 is compared to when the substrate 10 is not cooled. The advantage that the history can be further reduced can be obtained.
- the cooling mechanism 33b cools the entire range in which the friction stir welding tool 30 moves, the unit module UM including the substrate 10 can be cooled before and after the friction stir welding tool 30 moves. For this reason, it is possible to further reduce the thermal history of the semiconductor element 11.
- FIG. 9 is a schematic cross-sectional view showing an example of a semiconductor module production method according to the fourth embodiment.
- the cross section shown in FIG. 9 corresponds to, for example, the cross section shown in FIG.
- the fourth embodiment is different from the second embodiment in that friction stir welding is performed in a chamber 50.
- the chamber 50 is provided with a cooling gas blower 51.
- the cooling gas blower 51 sends the cooling gas 35 into the chamber 50.
- the friction stir welding process in the fourth embodiment is performed in the cooled chamber 50. Even if the inside of the chamber 50 is cooled, the substrate 10 is cooled.
- the substrate 10 when the friction stir welding process is performed in a state where the semiconductor element 11 is bonded to the substrate 10, the substrate 10 is not cooled. In comparison, the thermal history of the semiconductor element 11 can be further reduced.
- the friction stir welding may be performed in the cooled chamber 50 as in the fourth embodiment.
- the fourth embodiment can also be implemented in combination with the second embodiment or the third embodiment.
- the materials of the metal base 20, the first metal layer 14, the second metal layer 15, and the third metal layer 16 are shown.
- the materials of the metal base 20, the first metal layer 14, the second metal layer 15, and the third metal layer 16 can be changed as appropriate.
- friction stirring “point” welding can also be used.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structural Engineering (AREA)
- Organic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Ceramic Products (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
実施形態の半導体モジュールは、半導体素子と、金属ベースと、基板と、金属層と、を含む。前記金属ベースは、攪拌部を有する。前記基板は、前記半導体素子と前記金属ベースとの間に位置する。前記金属層は、前記攪拌部と接し、前記金属ベースと前記基板との間に位置する。
Description
実施形態は、半導体モジュールおよびその生産方法に関する。
半導体モジュールは、半導体パワーデバイスを複数備えた半導体装置である。半導体モジュールは、パワーモジュールとも呼ばれ、例えば、インバータ、コンバータ、およびレギュレータなどに用いられる。半導体モジュールは、大きな電力を取り扱う。このため、発熱対策が必要である。半導体モジュールは、パワーデバイスが発した熱を拡散させるために、放熱板(金属ベース)を備える。放熱板は、一般的に、銅(Cu)製である。Cu放熱板は、パワーデバイスが搭載されたセラミック基板に、はんだによって接合される。しかし、はんだは、熱抵抗が高く、放熱性を損ないやすい。さらに、Cuは、比較的重く、半導体モジュールの軽量化を妨げる。軽量で、放熱性に優れた半導体モジュールが望まれている。
実施形態は、軽量で、放熱性に優れた半導体モジュールおよびその生産方法を提供する。
実施形態の半導体モジュールは、半導体素子と、金属ベースと、基板と、金属層と、を含む。前記金属ベースは、攪拌部を有する。前記基板は、前記半導体素子と前記金属ベースとの間に位置する。前記金属層は、前記攪拌部と接し、前記金属ベースと前記基板との間に位置する。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付す。
(第1実施形態)
<半導体モジュール>
図1は、第1実施形態に係る半導体モジュールの一例を示す模式断面図である。図2は、図1中の破線枠Aの拡大図である。
<半導体モジュール>
図1は、第1実施形態に係る半導体モジュールの一例を示す模式断面図である。図2は、図1中の破線枠Aの拡大図である。
図1および図2に示すように、半導体モジュール100は、基板10と、金属ベース20と、ケース40とを含む。基板10は、金属ベース20と接合される。金属ベース20は、ケース40と接合される。
基板10は、例えば、セラミック製の絶縁基板である。基板10は、複数の半導体素子11を、素子搭載面12aに有する。半導体素子11は、パワーデバイスを含む。パワーデバイスは、例えば、IGBT、パワーMOS、バイポーラトランジスタ、およびダイオード等である。素子搭載面12aには、例えば、図示せぬ電極パターンが設けられる。電極パターンは、例えば、Cu製である。半導体素子11は、電極パターンに、例えば、はんだ層13によって接合される。電極パターンは、配線パターンであってもよい。
基板10は、第1金属層14を裏面12bに有する。裏面12bは、素子搭載面12aに対して、反対側の面である。第1金属層14は、第1金属を含む。第1金属は、例えば、銅(Cu)である。実施形態の第1金属層14は、例えば、Cu又はCuとタングステン(W)との合金(WCu)である。
第1金属層14の接合面14a上には、第2金属層15が、例えば、第3金属層16を介して設けられている。第2金属層15は、第2金属を含む。第2金属は、第1金属と異なる。第1金属がCuの場合、第2金属は、例えば、アルミニウム(Al)である。第2金属の融点は、第1金属又は第1金属の合金よりも、例えば、低い。また、第2金属の高度は、第1金属又は第1金属の合金よりも、例えば低い。
第2金属層15は、第3金属層16上に、例えば、化学的気相堆積(CVD)法、又は物理的気相体積(PVD)法を用いて形成される。第2金属がAlである場合、CVD法では、材料ガスとして、Alを含むAlプリカーサーガスを含むガスが用いられる。PVD法では、材料ターゲットとして、Alを含むAlターゲットが用いられる。
第3金属層16は、第1金属および第2金属とは異なる第3金属を含む。第3金属層16は、例えば、第1金属層14と第2金属層15との密着性を高める役割を持つ。第3金属層16は、例えば、活性金属から選ばれる。活性金属は、例えば、チタン(Ti)、クロム(Cr)等である。第1実施形態の第3金属層16は、Tiである。第3金属層16は、第2金属層15と同様に、CVD法、またはPVD法を用いて形成される。
第3金属層16は、必要に応じて設けられれば良い。このため、第3金属層16は、省略することも可能である。第3金属層16がない場合には、第2金属層15は、第1金属層14上に、直接設けられる。ただし、第1金属層14と第2金属層15との間に、第3金属層16を設けておくと、第3金属層16を設けない場合に比較して、第1金属層14と第2金属層15との密着性を高めることができる、という利点を得ることができる。
第2金属層15上には、金属ベース20が設けられている。金属ベース20は、第2金属層15と同じ第2金属を含む。第1実施形態の金属ベース20は、Al製である。金属ベース20は、例えば、放熱板である。放熱板は、半導体素子11が発した熱を拡散させる。
金属ベース20は、第2金属層15に、摩擦攪拌接合によって接合される。このため、金属ベース20には、攪拌部21が設けられる。攪拌部21は、例えば、金属ベース20から第2金属層15の表面にかけて形成される。攪拌部21は、第2金属層15を介して第3金属層16に達していてもよい。攪拌部21は、第2金属層15および第3金属層16を介して第1金属層14に達していてもよい。
第1実施形態の金属ベース20の、攪拌部21が露出する外表面20aは、例えば、研削される。外表面20aは、金属ベース20の接合面に対して、反対側の面である。外表面20aが研削されることにより、外表面20aの攪拌部21や、攪拌部21の周囲に生じた凹凸が平滑化されるとともに、金属ベース20の厚さが薄くされる。
基板10~第3金属層16を含む構造体は、ユニットモジュールUMと呼ばれる。図1および図2に示すように、第1実施形態の半導体モジュール100は、ユニットモジュールUMを、金属ベース20上に、例えば、3つ含む。ユニットモジュールUMの数は、任意である。
ケース40は、例えば、樹脂製である。ケース40は、収容部41を含む。収容部41は、ユニットモジュールUMを収容する。ユニットモジュールUMは、金属ベース20上に設けられた状態で、収容部41に収容される。金属ベース20は、ケース40に固定される。
ケース40は、外部端子42を含む。外部端子42は、ユニットモジュールUMと、配線43を介して電気的に接続される。ユニットモジュールUMどうしも、必要に応じて、配線43を介して電気的に接続される。
<半導体モジュールの生産方法>
図3(a)~(f)は、第1実施形態に係る半導体モジュールの生産方法の一例を示す断面図である。図3(a)~(f)に示す断面は、例えば、図2に示した断面に対応する。図3(a)~(f)は、ユニットモジュールUMを、上下反転させた状態で示す。
図3(a)~(f)は、第1実施形態に係る半導体モジュールの生産方法の一例を示す断面図である。図3(a)~(f)に示す断面は、例えば、図2に示した断面に対応する。図3(a)~(f)は、ユニットモジュールUMを、上下反転させた状態で示す。
図3(a)に示すように、第1金属層14を、基板10の裏面12b上に形成する。第1金属層14は、CVD法、又はPVD法を用いて、例えば、Cuを、裏面12b上に堆積することで形成される。次に、第3金属層16を、第1金属層14の接合面14a上に形成する。第3金属層16は、CVD法、又はPVD法を用いて、例えば、Tiを、接合面14a上に堆積することで形成される。次に、第2金属層15を、第3金属層16上に形成する。第3金属層16は、CVD法、又はPVD法を用いて、例えば、Alを、第3金属層16上に堆積することで形成される。次に、半導体素子11を、基板10の素子搭載面12a上に、はんだ層13を介して接合する。
次に、金属ベース20を、第1金属層14に、第2金属層15および第3金属層16を介して接触させる。この接触工程は、半導体素子11を素子搭載面12a上に搭載する前に行ってもよい。図3(b)~(f)では、A-A線よりも下の部分についての図示は、省略する。
次に、図3(b)および(c)に示すように、摩擦攪拌接合ツール30を、金属ベース20上に移動させる。摩擦攪拌接合ツール30は、ショルダ31と、プローブピン32とを有する。プローブピン32は、ショルダ31から突出する。プローブピン32は、金属ベース20の外表面20aに向けられる。摩擦攪拌接合ツール30は、金属ベース20の外表面20aに対して傾きを持ちつつ、金属ベース20と相対する。傾きは、前進角と呼称される。
次に、摩擦攪拌接合ツール30を回転させながら、金属ベース20の内部に、第2金属層15に向かって挿入する。回転する摩擦攪拌接合ツール30を金属ベース20へ挿入すると、金属ベース20は摩擦熱によって軟化し、摩擦攪拌接合ツール30の回転により、政久攪拌接合ツール30の周囲で塑性流動が生じる。
図3(c)中の参照符号“21”は、“塑性流動”が生じた部分を示す。本明細書において、塑性流動が生じた部分を“攪拌部”という。以下、参照符号“21”に示す部分を、攪拌部21という。プローブピン32の挿入深さは、例えば、プローブピン32の先端が、第2金属層15に到達、あるいは攪拌部21が第2金属層15に接触するよう第2金属層15の近傍に到達するように制御される。攪拌部21は、例えば、第2金属層15から金属ベース20の外表面20aにかけて形成される。攪拌部21は、第2金属層15を介して第3金属層16に達していてもよい。さらに、攪拌部21は、第2金属層15および第3金属層16を介して第1金属層14に達していてもよい。
次に、図3(d)に示すように、摩擦攪拌接合ツール30を用いて、金属ベース20を、第2金属層15に摩擦攪拌接合する。第1実施形態では、例えば、金属ベース20に挿入された摩擦攪拌接合ツール30を回転させながら、例えば、接合面12bに平行に移動させる。これにより、金属ベース20は、第2金属層15に摩擦攪拌接合される。
次に、図3(e)に示すように、摩擦攪拌接合ツール30を、金属ベース20から引き抜く。これにより、金属ベース20と第1金属層15との接合が終了する。金属ベース20には、摩擦攪拌接合ツール30を抜いた痕、例えば、抜き穴21aが残る。
次に、図3(f)に示すように、研削ツール36を用いて、金属ベース20の外表面20aを研削する。研削ツール36は、切削ツールであってもよい。金属ベース20の外表面20aは、研削ツール36を用いた研削や、切削ツールを用いた切削により、削られる。これにより、外表面20aの攪拌部21や、攪拌部21の周囲に生じた凹凸が平滑化される。これとともに、金属ベース20の厚さtは、薄くされる。
第1実施形態に係る半導体モジュール100は、図3(a)~(f)に示すような生産方法にて、生産することができる。
<参考例と実施形態との比較>
図4は、第1参考例の半導体モジュールを示す模式断面図である。図3に示す断面は、図2に示した断面に対応する。
図4は、第1参考例の半導体モジュールを示す模式断面図である。図3に示す断面は、図2に示した断面に対応する。
<<第1参考例>>
図4に示すように、第1参考例が第1実施形態と異なるところは、
・ユニットモジュールUMと金属ベース23との接合が、はんだ層22を介した接合であること
・金属ベース23がCu製、もしくはNiめっきが施されたCu製、もしくはNiめっきが施されたAiSiCであること
である。
図4に示すように、第1参考例が第1実施形態と異なるところは、
・ユニットモジュールUMと金属ベース23との接合が、はんだ層22を介した接合であること
・金属ベース23がCu製、もしくはNiめっきが施されたCu製、もしくはNiめっきが施されたAiSiCであること
である。
“はんだ”の熱伝導率λは、一般的に低い。つまり“はんだ”は、熱を通し難い。したがって、はんだ層22の熱抵抗Rthは高くなる。例えば、参考例に使用した“はんだ”の熱伝導率λは、約30(W/mK)である。発明者らによる試算では、はんだ層22の熱抵抗Rthは、約0.06~0.07(K/W)であった。
“Cu”の熱伝導率λは、約398(W/mK)である。発明者らによる試算では、金属ベース23の熱抵抗Rthは、約0.03~0.04(K/W)であった。
第1参考例における第1金属層14の接合面14aと、金属ベース23の外表面23aとの間の熱抵抗Rth(14-23)は、
Rth(14-23)≒0.09~0.11(K/W)
となる。
Rth(14-23)≒0.09~0.11(K/W)
となる。
<<第1実施形態>>
図2に示したように、第1実施形態において、はんだ層22に相当する部分は、第2金属層15である。第2金属層15は、Alである。金属ベース20は、Al製である。
図2に示したように、第1実施形態において、はんだ層22に相当する部分は、第2金属層15である。第2金属層15は、Alである。金属ベース20は、Al製である。
“Al”の熱伝導率λは、約236(W/mK)である。発明者らによる試算では、第2金属層15の熱抵抗Rthは、約0.008~0.009(K/W)であり、金属ベース20の熱抵抗Rthは、約0.05~0.06(K/W)であった。第2金属層15のRthと、金属ベース20のRthとが異なる理由は、第2金属層15の厚さと、金属ベース20の厚さとが違うためである。第2金属層15の厚さは、金属ベース20の厚さよりも薄い。
第1実施形態における第1金属層14の接合面14aと、金属ベース20の外表面20aとの間の熱抵抗Rth(14-20)は、
Rth(14-20)≒0.058~0.069(K/W)
となる。
Rth(14-20)≒0.058~0.069(K/W)
となる。
ただし、上記試算は、第3金属層16が“ない”場合である。図1および図2に示したように、第3金属層16が“ある”場合でも、第3金属層16は、第2金属層15と同様に薄い。このため、第3金属層16の熱抵抗Rthは、第2金属層15と同様に、例えば、“0.01以下”に抑えることが可能である。
“Al”の熱伝導率λは、“Cu”の熱伝導率λよりも低い。このため、例えば、第1実施形態の金属ベース20の熱抵抗Rthは、第1参考例の金属ベース23の熱抵抗Rthに比較して、高くなる。
しかし、第1実施形態の金属ベース20は、第1金属層14に、例えば、摩擦攪拌接合によって、直接接合される。このため、はんだ層22を省略することができる。
したがって、第1実施形態によれば、例えば、はんだ層22を省略できる分、第1参考例と比較して、第1金属層14の接合面14aと、金属ベース20の外表面20aとの間の熱抵抗Rth(14-20)を、低く抑えることが可能となる。熱抵抗Rth(14-20)を低く抑えることができる結果、半導体モジュール100の放熱性は、第1参考例に比較して、向上する。
また、“Cu”の比重は、約8.5である。“Al”の比重は、約2.7である。“Al”は、“Cu”よりも軽い。したがって、第1実施形態の金属ベース20は、第1参考例の金属ベース23に比較して、軽くすることができる。金属ベース20が軽くなる結果、半導体モジュール100は、第1参考例に比較して、軽量化できる。
さらに、第1実施形態の金属ベース20の外表面20aは、削られる。これに対して、第1参考例の金属ベース23の外表面23aは、削られない。第1参考例は、はんだ層22を介して、第1金属層14に接合するからである。金属ベース20の外表面20aを削れば、金属ベース20の厚さは、薄くなる。外表面20aを削ることは、金属ベース20の軽量化に有利である。さらに、金属ベース20の熱抵抗Rthの、さらなる低減にも有利である。
このように第1実施形態によれば、軽量で、放熱性に優れた半導体モジュールおよびその生産方法を提供できる。
さらに、第1実施形態では、金属ベース20を、第1金属層14に、第2金属層15を介して摩擦攪拌接合する。第2金属層15は、なくてもよい。第2金属層15がない場合、金属ベース20は、第1金属層14に、直接、例えば、摩擦攪拌接合される。しかし、金属ベース20を、第1金属層14に、第2金属層15を介して摩擦攪拌接合すると、以下のような利点を、さらに得ることができる。
<<第2参考例>>
図5(a)および(b)は、第2参考例の金属ベース20と第1金属層14との接合部分を示す模式断面図である。
図5(a)および(b)は、第2参考例の金属ベース20と第1金属層14との接合部分を示す模式断面図である。
例えば、図5(a)に示すように、金属ベース20を、第1金属層14に直接に接触させた場合、プローブピン32の先端は、金属ベース20の内部に止めなくてはならない。しかし、プロープピン32の先端と第1金属層14との距離がわずかであるために、制御が困難である。このため、例えば、摩擦攪拌接合を利用した半導体モジュール100の1つ1つに対して、均一な異種金属の接合を再現することが難しい。
例えば、図5(b)に示すように、図5(a)に示す半導体モジュール100に対して、第1金属層14の厚さに“Δt”のばらつきが生じていたとする。摩擦攪拌接合ツール30の挿入深さは、図5(a)および(b)の双方で、誤差はない、と考える。この場合、図5(a)に示す半導体モジュール100では、プローブピン32の先端が金属ベース20の内部に止まるのに対し、図2(b)に示す半導体モジュール100では、プローブピン32の先端が第1金属層14の内部に達する。
したがって、第2参考例においては、たとえ、摩擦攪拌接合ツール30の制御が正確であったとしても、半導体モジュール100の1つ1つに対して、均一な異種金属の接合を再現することが難しい。
第2参考例では、金属ベース20は、第1金属層14に、金属間化合物を生成しつつ接合される。プロープピン32の先端と第1金属部材10との距離は、生成される金属間化合物の量を左右する。金属間化合物の量は、例えば、第1金属層14と金属ベース20との“接合強度”を左右する。
したがって、均一な異種金属の接合を再現し難い第2参考例では、例えば、第1金属層14と金属ベース20との“接合強度”のばらつきが、拡大しやすい。
しかも、図5(b)に示す参考例では、プロープピン32の先端が、第1金属層14の内部に達する。第1金属層14は、金属ベース20よりも固い金属である。このため、プロープピン32が摩耗しやすい。
<<第1実施形態>>
図6(a)および(b)は、第1実施形態に係る金属ベース20と第1金属層14との接合部分を示す模式断面図である。
図6(a)および(b)は、第1実施形態に係る金属ベース20と第1金属層14との接合部分を示す模式断面図である。
第2参考例に対して、第1実施形態では、金属ベース20を、第1金属層14に、第2金属層15を介して接触させる。プローブピン32の先端は、第2参考例と同様に、金属ベース20の内部に止める。しかし、図6(a)および(b)に示すように、第2参考例と同様に、第1金属層14に厚さのばらつきΔtが生じていた場合でも、プローブピン32の先端を、第2金属層15の途中で止めることが可能である。
第2金属層15は、例えば、第2金属を含む合金、もしくは金属ベース20と同じ金属である。例えば、金属ベース20がAlならば、第2金属層15もAlである。このため、プロープピン32の先端と第1金属層14との距離が変っても、第1金属層14と金属ベース20との“接合強度”は、第2参考例に比較して、変わり難い。
したがって、第1実施形態では、半導体モジュール100間の、第1金属層14と金属ベース20との“接合強度”の、半導体モジュール100間の“ばらつき”を、第2参考例に比較して、縮小できる。
さらに、第1実施形態によれば、第2参考例に比較して、プローブピン32の摩耗量を抑制することも可能である。
例えば、CuとAlとのような異種金属の接合に、摩擦攪拌接合を用いる場合、プローブピン32を挿入する金属は、例えば、2つの金属のうち、
・融点が低い金属
・硬度が低い金属
が選ばれる。
・融点が低い金属
・硬度が低い金属
が選ばれる。
第2参考例では、プローブピン32は、金属ベース20に比較して、硬度が高い第1金属層14にも挿入される。このため、プローブピン32が、摩耗しやすい。
これに対して、第1実施形態では、第2金属層15があるので、プローブピン32を、第1金属層14に挿入される可能性を、第2参考例に比較して低減できる。第2金属層15が、例えば、金属ベース20と同じ金属であるならば、硬度は、互いに同じである。したがって、第1実施形態によれば、プローブピン32の摩耗量を、第2参考例に比較して抑制できる。
(第2実施形態)
例えば、“はんだ接合”では、例えば、接合部分を有した部材の全体を加熱しなければならない。“はんだ接合”では、例えば、第1金属層14が設けられた基板10の全体を加熱される。加熱温度は、例えば、約300℃である。このため、例えば、基板10に、半導体素子11が接合されていた場合には、半導体素子11に、約300℃の温度が加わってしまう。半導体素子11は、半導体モジュール100を生産している間に受ける熱(熱履歴)を、極力低減したい、という要求がある。しかし、基板10の全体を加熱する“はんだ接合”では、熱履歴を低減することが難しい。
例えば、“はんだ接合”では、例えば、接合部分を有した部材の全体を加熱しなければならない。“はんだ接合”では、例えば、第1金属層14が設けられた基板10の全体を加熱される。加熱温度は、例えば、約300℃である。このため、例えば、基板10に、半導体素子11が接合されていた場合には、半導体素子11に、約300℃の温度が加わってしまう。半導体素子11は、半導体モジュール100を生産している間に受ける熱(熱履歴)を、極力低減したい、という要求がある。しかし、基板10の全体を加熱する“はんだ接合”では、熱履歴を低減することが難しい。
これに対して、“摩擦攪拌接合”は、接合部分のみを局所的に加熱できる。このため、“摩擦攪拌接合”は、“はんだ接合”に比較して、半導体素子11の熱履歴を、低減しやすい、という利点を得ることができる。
図7は、第2実施形態に係る半導体モジュールの生産方法の一例を示す模式断面図である。図7に示す断面は、例えば、図3(d)に示した断面に対応する。
図7に示すように、第2実施形態が、例えば、図3(d)に示した第1実施形態と異なるところは、摩擦攪拌接合の際、摩擦攪拌接合ツール30の周囲を冷却すること、である。
第2実施形態の摩擦攪拌接合ツール30aは、例えば、ショルダー31の周囲に、冷却機構33aを備えている。冷却機構33aには、冷却ガスノズル34を含む。冷却ガスノズル34は、例えば、プローブピン32に向かって、冷却ガス35を吐出する。
冷却機構33aは、摩擦攪拌接合ツール30aと一緒に移動する。これにより、冷却機構33aは、接合部分の周囲を、冷却することができる。
このような第2実施形態によれば、冷却機構33aが、基板10の接合部分の周囲を冷却する。このため、基板10を冷却しながら、摩擦攪拌接合工程を行うことができる。これにより、基板10に半導体素子11を接合した状態で摩擦攪拌接合工程を行う場合、基板10を冷却しない場合に比較して、半導体素子11の熱履歴を、さらに低減できる、という利点を得ることができる。
(第3実施形態)
図8は、第3実施形態に係る半導体モジュールの生産方法の一例を示す模式断面図である。図8に示す断面は、例えば、図7に示した断面に対応する。
図8は、第3実施形態に係る半導体モジュールの生産方法の一例を示す模式断面図である。図8に示す断面は、例えば、図7に示した断面に対応する。
図8に示すように、第3実施形態が、図7に示した第2実施形態と異なるところは、冷却機構33bが、摩擦攪拌接合ツール30が移動する範囲の全体に、設けられていることである。冷却機構33bも、冷却機構33aと同様に、冷却ガスノズル34を含む。冷却ガスノズル34は、摩擦攪拌接合ツール30が移動する範囲の全体に、間隔をあけて設けられる。
このような第3実施形態においても、摩擦攪拌接合工程を、基板10を冷却しながら行うことができる。したがって、第2実施形態と同様に、例えば、摩擦攪拌接合工程を、基板10に半導体素子11を接合した状態で行った場合に、基板10を冷却しない場合に比較して、半導体素子11の熱履歴を、さらに低減できる、という利点を得ることができる。
さらに、冷却機構33bは、摩擦攪拌接合ツール30が移動する範囲の全体を冷却するので、摩擦攪拌接合ツール30の移動の前後で、基板10を含むユニットモジュールUMを冷却できる。このため、半導体素子11の熱履歴を、さらに低減することが可能である。
(第4実施形態)
図9は、第4実施形態に係る半導体モジュールの生産方法の一例を示す模式断面図である。図9に示す断面は、例えば、図7に示した断面に対応する。
図9は、第4実施形態に係る半導体モジュールの生産方法の一例を示す模式断面図である。図9に示す断面は、例えば、図7に示した断面に対応する。
図9に示すように、第4実施形態が、第2実施形態と異なるところは、摩擦攪拌接合を、チャンバー50内で行うこと、である。
チャンバー50には、冷却ガス送風部51が設けられている。冷却ガス送風部51は、チャンバー50内に冷却ガス35を送る。第4実施形態における摩擦攪拌接合工程は、冷却されたチャンバー50内で行なわれる。チャンバー50内を冷却するようにしても、基板10は冷却される。
このような第4実施形態においても、第2、第3実施形態と同様に、摩擦攪拌接合工程を、基板10に半導体素子11を接合した状態で行った場合に、基板10を冷却しない場合に比較して、半導体素子11の熱履歴を、さらに低減できる。
第4実施形態のように、摩擦攪拌接合は、冷却されたチャンバー50内で行ってもよい。また、第4実施形態は、第2実施形態又は第3実施形態と組み合わせて実施することもできる。
以上、第1~第4実施形態について説明した。しかし、実施形態は、上記第1~第4実施形態に限られるものではない。これらの実施形態は、一例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、実施形態の要旨を逸脱しない範囲で、種々の省略、置き換え、および変更を行うことができる。
例えば、実施形態では、金属ベース20、第1金属層14、第2金属層15、および第3金属層16について、具体的な材料例を示した。しかし、金属ベース20、第1金属層14、第2金属層15、および第3金属層16の材料は、適宜変更することが可能である。
また、例えば、実施形態では、摩擦攪拌接合を利用した例を説明したが、摩擦攪拌“点”接合を利用することも可能である。
Claims (10)
- 半導体素子と、
攪拌部を有する金属ベースと、
前記半導体素子と前記金属ベースとの間に位置する基板と、
前記攪拌部と接し、前記金属ベースと前記基板との間に位置する金属層と、
を備えた、半導体モジュール。 - 前記金属層は、
第1金属を含み、前記金属ベースと前記基板との間に位置する第1金属層と、
前記第1金属とは異なる第2金属を含む第2金属層であって、前記攪拌部と接し、前記金属ベースと前記第1金属層との間に位置する前記第2金属層と、
を含み、
前記金属ベースは、前記第2金属を含む、請求項1記載の半導体モジュール。 - 前記第2金属の融点は、前記第1金属又は前記第1金属の合金の融点よりも低い、請求項2記載の半導体モジュール。
- 前記第2金属の硬度は、前記第1金属又は前記第1金属の合金の硬度よりも低い、請求項2記載の半導体モジュール。
- 前記第1金属および前記第2金属とは異なる第3金属を含む第3金属層であって、前記第1金属層と前記第2金属層との間に位置する第3金属層、
を、さらに備えた、請求項2記載の半導体モジュール。 - 前記金属ベースの比重は、銅よりも軽い、請求項1記載の半導体モジュール。
- 前記金属ベースの熱伝導率は、銅よりも低い、請求項1記載の半導体モジュール。
- 前記攪拌部が露出する前記金属ベースの外表面は、平滑である、請求項1~7のいずれか1つに記載の半導体モジュール。
- 半導体素子を素子搭載面に有し、第1金属を含む第1金属層を裏面に有した基板を備えた、半導体モジュールの生産方法であって、
前記第1金属と異なる第2金属を含む金属ベースを、前記第1金属層に接触させる工程と、
摩擦攪拌接合ツールを、前記金属ベースの内部に前記第1金属層に向かって挿入し、前記金属ベースと前記第1金属層とを摩擦攪拌接合する工程と、
前記金属ベースの、攪拌部が形成された面を研削する工程と、
を備えた、半導体モジュールの生産方法。 - 前記摩擦攪拌接合する工程は、前記基板を冷却しながら行う、請求項9記載の半導体モジュールの生産方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP17839238.7A EP3499558A4 (en) | 2016-08-10 | 2017-07-27 | SEMICONDUCTOR MODULE AND METHOD FOR THE PRODUCTION THEREOF |
CN201780048297.0A CN109564898B (zh) | 2016-08-10 | 2017-07-27 | 半导体模块及其生产方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016157443A JP6407216B2 (ja) | 2016-08-10 | 2016-08-10 | 半導体モジュールおよびその生産方法 |
JP2016-157443 | 2016-08-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2018030165A1 true WO2018030165A1 (ja) | 2018-02-15 |
Family
ID=61162219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2017/027238 WO2018030165A1 (ja) | 2016-08-10 | 2017-07-27 | 半導体モジュールおよびその生産方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP3499558A4 (ja) |
JP (1) | JP6407216B2 (ja) |
CN (1) | CN109564898B (ja) |
WO (1) | WO2018030165A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023032624A1 (ja) * | 2021-08-31 | 2023-03-09 | 三菱電機株式会社 | 冷却器、冷却器の製造方法、半導体装置および半導体装置の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002248584A (ja) * | 2000-12-22 | 2002-09-03 | Hitachi Ltd | 冷却板とその製造方法及びスパッタリングターゲットとその製造方法 |
JP2003179191A (ja) * | 2001-12-12 | 2003-06-27 | Hitachi Ltd | パワー半導体装置および放熱装置 |
JP2005028378A (ja) | 2003-07-09 | 2005-02-03 | Hitachi Ltd | 重ね継手の摩擦攪拌接合方法 |
JP2006224146A (ja) * | 2005-02-17 | 2006-08-31 | Kobe Steel Ltd | 異材接合方法 |
JP4404052B2 (ja) | 2003-06-12 | 2010-01-27 | 株式会社日立製作所 | 摩擦攪拌接合方法 |
JP2010194545A (ja) * | 2009-02-23 | 2010-09-09 | Nippon Light Metal Co Ltd | 液冷ジャケットの製造方法 |
JP2014179547A (ja) | 2013-03-15 | 2014-09-25 | Toshiba Corp | 半導体モジュール及びその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5017990B2 (ja) * | 2006-09-28 | 2012-09-05 | 富士電機株式会社 | 半導体装置およびその配線接合方法 |
JP5567530B2 (ja) * | 2011-08-19 | 2014-08-06 | 日立オートモティブシステムズ株式会社 | 摩擦攪拌接合構造およびパワー半導体装置 |
CN105189109B (zh) * | 2013-03-14 | 2017-04-05 | 三菱综合材料株式会社 | 接合体、功率模块用基板及自带散热器的功率模块用基板 |
JP6018297B2 (ja) * | 2013-04-26 | 2016-11-02 | 京セラ株式会社 | 複合積層体および電子装置 |
WO2015029511A1 (ja) * | 2013-08-28 | 2015-03-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US11239123B2 (en) * | 2013-08-29 | 2022-02-01 | Mitsubishi Electric Corporation | Semiconductor module, semiconductor device, and vehicle |
CN105849899B (zh) * | 2014-02-25 | 2019-03-12 | 日立汽车系统株式会社 | 防水型电子设备以及其制造方法 |
-
2016
- 2016-08-10 JP JP2016157443A patent/JP6407216B2/ja active Active
-
2017
- 2017-07-27 CN CN201780048297.0A patent/CN109564898B/zh active Active
- 2017-07-27 EP EP17839238.7A patent/EP3499558A4/en not_active Withdrawn
- 2017-07-27 WO PCT/JP2017/027238 patent/WO2018030165A1/ja unknown
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002248584A (ja) * | 2000-12-22 | 2002-09-03 | Hitachi Ltd | 冷却板とその製造方法及びスパッタリングターゲットとその製造方法 |
JP2003179191A (ja) * | 2001-12-12 | 2003-06-27 | Hitachi Ltd | パワー半導体装置および放熱装置 |
JP4404052B2 (ja) | 2003-06-12 | 2010-01-27 | 株式会社日立製作所 | 摩擦攪拌接合方法 |
JP2005028378A (ja) | 2003-07-09 | 2005-02-03 | Hitachi Ltd | 重ね継手の摩擦攪拌接合方法 |
JP2006224146A (ja) * | 2005-02-17 | 2006-08-31 | Kobe Steel Ltd | 異材接合方法 |
JP2010194545A (ja) * | 2009-02-23 | 2010-09-09 | Nippon Light Metal Co Ltd | 液冷ジャケットの製造方法 |
JP2014179547A (ja) | 2013-03-15 | 2014-09-25 | Toshiba Corp | 半導体モジュール及びその製造方法 |
Non-Patent Citations (1)
Title |
---|
See also references of EP3499558A4 |
Also Published As
Publication number | Publication date |
---|---|
EP3499558A4 (en) | 2020-02-19 |
CN109564898B (zh) | 2022-08-30 |
JP2018026456A (ja) | 2018-02-15 |
EP3499558A1 (en) | 2019-06-19 |
JP6407216B2 (ja) | 2018-10-17 |
CN109564898A (zh) | 2019-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5788069B1 (ja) | 平面型ヒートパイプ | |
JP5426188B2 (ja) | 熱電変換モジュール及び熱電半導体素子 | |
JP5321600B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US20120126411A1 (en) | Semiconductor device and manufacturing method thereof | |
JP6189015B2 (ja) | 放熱装置および放熱装置の製造方法 | |
JP5092168B2 (ja) | ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール | |
WO2018030165A1 (ja) | 半導体モジュールおよびその生産方法 | |
WO2013021870A1 (ja) | 冷却装置及びその製造方法 | |
TWI566344B (zh) | 散熱板、功率模組及散熱板的製造方法 | |
JP4349552B2 (ja) | ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール | |
JP2016188426A (ja) | 構成部品および構成部品を製造する方法 | |
JP6508774B2 (ja) | スパッタリングターゲット組立体 | |
KR101603621B1 (ko) | Pcb 기판 냉각 장치 및 이의 제작 방법 | |
US9349704B2 (en) | Jointed structure and method of manufacturing same | |
JP2015005571A (ja) | 半導体装置 | |
WO2018030164A1 (ja) | 異種金属の接合構造、その接合方法および電気製品の生産方法 | |
JP2005319503A (ja) | 金属部材の接合方法、熱交換板の製造方法、および、熱交換器の製造方法 | |
JP4411123B2 (ja) | 放熱板の製造方法 | |
JP5036672B2 (ja) | 高温パルスヒート用ヒータチップおよび製造方法 | |
US20070147009A1 (en) | Device for cooling an electrical component and production method thereof | |
JP2011040688A (ja) | 回路基板及びその製造方法 | |
US20090249624A1 (en) | Method of making heat sink | |
JP2018019000A (ja) | パワー半導体モジュール | |
Hartnett et al. | A room temperature, low-stress bonding process to reduce the impact of use stress on a sputtering target assembly | |
JP2016103526A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17839238 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 2017839238 Country of ref document: EP Effective date: 20190311 |