WO2017200004A1 - パワーモジュール用基板 - Google Patents

パワーモジュール用基板 Download PDF

Info

Publication number
WO2017200004A1
WO2017200004A1 PCT/JP2017/018518 JP2017018518W WO2017200004A1 WO 2017200004 A1 WO2017200004 A1 WO 2017200004A1 JP 2017018518 W JP2017018518 W JP 2017018518W WO 2017200004 A1 WO2017200004 A1 WO 2017200004A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
ceramic substrate
circuit
substrate
circuit layer
Prior art date
Application number
PCT/JP2017/018518
Other languages
English (en)
French (fr)
Inventor
東洋 大橋
長友　義幸
Original Assignee
三菱マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=60325210&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2017200004(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 三菱マテリアル株式会社 filed Critical 三菱マテリアル株式会社
Priority to US16/301,093 priority Critical patent/US10453783B2/en
Priority to CN201780030391.3A priority patent/CN109155291B/zh
Priority to EP17799428.2A priority patent/EP3460838B1/en
Priority to JP2018518331A priority patent/JP6687109B2/ja
Publication of WO2017200004A1 publication Critical patent/WO2017200004A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/122—Metallic interlayers based on refractory metals
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/124—Metallic interlayers based on copper
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/366—Aluminium nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/368—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/407—Copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass

Definitions

  • the present invention relates to a power module substrate comprising a ceramic substrate and a circuit layer formed on one surface of the ceramic substrate and having a circuit pattern.
  • Semiconductor devices such as LEDs and power modules have a structure in which a semiconductor element is bonded on a circuit layer made of a conductive material.
  • a power semiconductor element for large power control used for controlling an electric vehicle such as wind power generation or an electric vehicle
  • the amount of heat generated is large. Therefore, as a substrate on which the power semiconductor element is mounted, for example, AlN (aluminum nitride) or the like.
  • a power module substrate in which a metal plate having excellent conductivity is bonded as a circuit layer to one surface of a ceramic substrate made of has been widely used.
  • a metal plate may be joined as a metal layer to the other surface of the ceramic substrate.
  • the power module substrate shown in Patent Document 1 has a structure in which a circuit layer is formed by bonding a Cu plate to one surface of a ceramic substrate.
  • a Cu plate is disposed on one surface of a ceramic substrate with a Cu—Mg—Ti brazing material interposed therebetween, and heat treatment is performed to bond the Cu plate.
  • an intermetallic compound containing Cu, Mg, or Ti is present in the vicinity of the ceramic substrate. It is formed.
  • the intermetallic compound formed in the vicinity of the ceramic substrate is hard, there is a problem that the thermal stress generated in the ceramic substrate increases when a cooling cycle is applied to the power module substrate, and cracks are likely to occur in the ceramic substrate. It was.
  • a hard intermetallic compound is formed in the vicinity of the ceramic substrate when bonding the ceramic substrate and the circuit layer, the bonding rate between the ceramic substrate and the circuit layer may be reduced, and it may not be possible to bond well. there were.
  • Patent Documents 2 and 3 propose a power module substrate in which a ceramic substrate and a copper plate serving as a circuit layer are joined using a Cu—P—Sn brazing material and a Ti material.
  • a Cu—Sn layer is formed on the ceramic substrate side, and a metal compound layer containing Ti is formed on the Cu—Sn layer. Since the hard intermetallic compound layer is not disposed in the vicinity of, the thermal stress generated in the ceramic substrate when a cooling cycle is applied can be reduced, and the generation of cracks in the ceramic substrate can be suppressed.
  • an etching process may be performed to form a circuit pattern in the circuit layer.
  • etching is performed using an etching agent suitable for etching a copper plate serving as a circuit layer
  • the etching rate of the Cu—Sn layer and the intermetallic compound layer is different from that of the copper plate.
  • the Cu—Sn layer and the intermetallic compound layer may remain.
  • electric charges may be locally concentrated on the edge of the circuit pattern of the circuit layer, which may deteriorate the partial discharge characteristics and the withstand voltage characteristics. .
  • the present invention has been made in view of the above-described circumstances, and in a circuit layer formed on one surface of a ceramic substrate, by defining an end shape of a circuit pattern, partial discharge characteristics and withstand voltage characteristics It aims at providing the board
  • a power module substrate of the present invention is a power module substrate comprising a ceramic substrate and a circuit layer formed on one surface of the ceramic substrate and having a circuit pattern.
  • the circuit layer is made of Cu or a Cu alloy, and the interface between the circuit layer and the ceramic substrate contains, in order from the ceramic substrate side, a Cu—Sn layer in which Sn is dissolved in Cu, and Ti.
  • Ti-containing layers are laminated, and in the cross-sectional shape of the end portion of the circuit pattern of the circuit layer, an angle ⁇ formed by the surface of the ceramic substrate and the end surface of the Cu—Sn layer is 80 ° or more and 100 ° or less.
  • the maximum projecting length L from the end face of the circuit layer of the Cu—Sn layer or the Ti-containing layer is in the range of 2 ⁇ m to 15 ⁇ m. It is characterized by.
  • the circuit layer is made of Cu or a Cu alloy, and a Cu—Sn layer and a Ti-containing layer are laminated on the interface between the circuit layer and the ceramic substrate.
  • the angle ⁇ formed by the surface of the ceramic substrate and the end face of the Cu—Sn layer is in the range of 80 ° or more and 100 ° or less. A portion having an acute angle shape is not formed at the end, and concentration of charges can be suppressed. Thereby, generation
  • the maximum protruding length L of the Cu—Sn layer or the Ti-containing layer from the end face of the circuit layer is in the range of 2 ⁇ m or more and 15 ⁇ m or less, the charge is concentrated on the tip of the protruding part. It is possible to suppress the deterioration of partial discharge characteristics and withstand voltage characteristics.
  • the end face of the Ti-containing layer is located on the extension of the end face of the Cu—Sn layer. It is preferable.
  • the Cu—Sn layer and the Ti-containing layer are smoothly connected, and it is possible to suppress the concentration of electric charges at the interface between the Cu—Sn layer and the Ti-containing layer. It becomes possible to further suppress the deterioration of the voltage characteristics.
  • a power module substrate capable of suppressing deterioration of partial discharge characteristics and withstand voltage characteristics by defining an end shape of a circuit pattern in a circuit layer formed on one surface of a ceramic substrate. It becomes possible to do.
  • FIG. 1 shows a power module 1 including a power module substrate 10 according to the present embodiment.
  • This power module 1 includes a power module substrate 10 on which a circuit layer 12 and a metal layer 13 are disposed, and a semiconductor element bonded to one surface (upper surface in FIG. 1) of the circuit layer 12 via a bonding layer 2. 3 and a heat sink 30 bonded to the other side (lower side in FIG. 1) of the power module substrate 10 via a bonding layer 32.
  • the power module substrate 10 includes a ceramic substrate 11, a circuit layer 12 disposed on one surface (the upper surface in FIG. 1) of the ceramic substrate 11, and the other surface of the ceramic substrate 11. And a metal layer 13 (on the lower surface in FIG. 1).
  • the ceramic substrate 11 is made of ceramics such as AlN (aluminum nitride), Si 3 N 4 (silicon nitride), and Al 2 O 3 (alumina) having high insulating properties. In this embodiment, it is comprised with AlN (aluminum nitride) excellent in heat dissipation. Further, the thickness of the ceramic substrate 11 is set within a range of 0.2 to 1.5 mm, and in this embodiment is set to 0.635 mm.
  • the circuit layer 12 is formed by bonding a Cu plate 22 made of Cu or Cu alloy having conductivity to one surface of the ceramic substrate 11.
  • the circuit layer 12 includes a Cu—P—Sn brazing material 24, a Ti material 25, and a Cu plate 22 made of oxygen-free copper laminated on one surface of the ceramic substrate 11. Then, heat treatment is performed, and the Cu plate 22 is bonded to the ceramic substrate 11.
  • a Cu—P—Sn—Ni brazing material is used as the Cu—P—Sn brazing material 24.
  • the thickness of the circuit layer 12 is set within a range of 0.1 mm or more and 1.0 mm or less, and is set to 0.3 mm in the present embodiment.
  • the metal layer 13 is formed by bonding a Cu plate 23 made of Cu or a Cu alloy to the other surface of the ceramic substrate 11 via a Cu—P—Sn brazing material 24.
  • the metal layer 13 is formed by laminating a Cu-P-Sn-based brazing material 24, a Ti material 25, and a Cu plate 23 made of oxygen-free copper on the other surface of the ceramic substrate 11. Then, heat treatment is performed and the Cu plate 23 is bonded to the ceramic substrate 11.
  • a Cu—P—Sn—Ni brazing material is used as the Cu—P—Sn brazing material 24.
  • the thickness of the metal layer 13 is set within a range of 0.1 mm or more and 1.0 mm or less, and is set to 0.3 mm in the present embodiment.
  • FIG. 2 is a schematic explanatory diagram of the bonding interface between the ceramic substrate 11 and the circuit layer 12 (metal layer 13).
  • a Cu—Sn layer 14 located on the ceramic substrate 11 side and a Ti-containing layer 15 containing Ti. It is a laminated structure.
  • the Ti-containing layer 15 includes a first intermetallic compound layer 16 containing Ti and P, a Ti layer 18, and a second intermetallic compound layer 17 containing Cu and Ti. It is structured.
  • Sn is dissolved in Cu.
  • the first intermetallic compound layer 16 is mainly composed of Ti and P
  • the Ti layer 18 is mainly composed of Ti
  • the second intermetallic compound layer 17 is mainly composed of Cu and Ti.
  • the layer may contain other elements.
  • the semiconductor element 3 is made of a semiconductor material such as Si.
  • the semiconductor element 3 and the circuit layer 12 are bonded via the bonding layer 2.
  • the bonding layer 2 is made of, for example, a Sn—Ag, Sn—In, or Sn—Ag—Cu solder material.
  • the heat sink 30 is for dissipating heat from the power module substrate 10 described above.
  • the heat sink 30 is made of Cu or Cu alloy, and is made of phosphorous deoxidized copper in this embodiment.
  • the heat sink 30 is provided with a flow path 31 through which a cooling fluid flows.
  • the heat sink 30 and the metal layer 13 are bonded via a bonding layer 32 made of a solder material.
  • the circuit pattern is formed in the circuit layer 12 of the board
  • the angle ⁇ formed by the surface of the ceramic substrate 11 and the end surface of the Cu—Sn layer 14 is in the range of 80 ° to 100 °.
  • the maximum protruding length L of the Cu—Sn layer 14 or the Ti-containing layer 15 from the end face of the circuit layer 12 (the maximum value of the length of the Cu—Sn layer 14 and the Ti-containing layer 15 protruding from the end face of the circuit layer 12).
  • the end portion of the circuit pattern is one end portion of the wiring included in the circuit pattern.
  • the cross-sectional shape of the end portion of the circuit pattern is the shape of the end portion of the circuit pattern in a cross section that is perpendicular to the surface of the ceramic substrate 11 and is parallel to the wiring extension direction at the end portion of the circuit pattern.
  • the maximum projecting length L is the ceramic from the end of the end face of the circuit layer 12 on the side of the Ti-containing layer 15 to the end face of the Cu—Sn layer 14 and the end face of the Ti-containing layer 15 protruding from the end face of the circuit layer 12. This is the maximum length in the direction parallel to the surface of the substrate 11.
  • the angle ⁇ and the maximum protruding length L are included in the above range at one end of at least one wiring included in the circuit pattern. More preferably, the angle ⁇ and the maximum protrusion length L are included in the above range at both ends, and the angle ⁇ and the maximum protrusion length L are included in the above range at both ends of all the wirings of the circuit pattern. More preferably.
  • the angle ⁇ formed by the surface of the ceramic substrate 11 and the end surface of the Cu—Sn layer 14 at the end of the circuit pattern is approximately 90 ° (88 ° ⁇ ⁇ ⁇ 92 °), and Cu—
  • the maximum protrusion length L from the end face of the circuit layer 12 of the Sn layer 14 or the Ti-containing layer 15 is set to be within 15 ⁇ m.
  • 3 (b-1) is an observation image obtained by SEM
  • FIG. 3 (b-2) is an enlarged view of the vicinity of the end of the circuit pattern in FIG. 3 (b-1).
  • the Ti-containing layer 15 is also observed at the portion protruding from the end face of the circuit layer 12.
  • the angle ⁇ formed by the surface of the ceramic substrate 11 and the end face of the Cu—Sn layer 14 at the end of the circuit pattern is in the range of more than 90 ° and not more than 100 °, and the Cu—Sn layer 14 or the maximum protrusion length L of the Ti-containing layer 15 from the end face of the circuit layer 12 is set to be within 15 ⁇ m. Further, the end face of the Ti-containing layer 15 is located on the extension of the end face of the Cu—Sn layer 14.
  • the angle ⁇ formed by the surface of the ceramic substrate 11 and the end face of the Cu—Sn layer 14 at the end of the circuit pattern is in the range of more than 90 ° and not more than 100 °, and the Cu—Sn layer 14 or the maximum protrusion length L of the Ti-containing layer 15 from the end face of the circuit layer 12 is set to be within 15 ⁇ m. Further, the end face of the Ti-containing layer 15 protrudes outward (in the direction away from the end face of the circuit layer 12) from the end face of the Cu—Sn layer 14.
  • the angle ⁇ formed by the surface of the ceramic substrate 11 and the end surface of the Cu—Sn layer 14 at the end of the circuit pattern is in the range of 80 ° or more and less than 90 °, and the Cu—Sn layer 14 or
  • the maximum protruding length L of the Ti-containing layer 15 from the end face of the circuit layer 12 is set to be within 15 ⁇ m.
  • the end face of the Ti-containing layer 15 protrudes outside the end face of the Cu—Sn layer 14.
  • the angle ⁇ formed by the surface of the ceramic substrate 11 and the end face of the Cu—Sn layer 14 at the end of the circuit pattern is in the range of more than 90 ° and not more than 100 °, and the Cu—Sn layer 14 or the maximum protrusion length L of the Ti-containing layer 15 from the end face of the circuit layer 12 is set to be within 15 ⁇ m. Further, the end face of the Cu—Sn layer 14 protrudes outward from the end face of the Ti-containing layer 15.
  • the end face of the Ti-containing layer 15 is located on the extension of the end face of the Cu—Sn layer 14, and charges are concentrated on these interfaces.
  • the deterioration of the partial discharge characteristics and the withstand voltage characteristics can be sufficiently suppressed.
  • the angle ⁇ formed by the surface of the ceramic substrate 11 and the end face of the Cu—Sn layer 14 is 80 ° or more.
  • the maximum protrusion length L from the end face of the circuit layer 12 of the Cu—Sn layer 14 or the Ti-containing layer 15 is within a range of 2 ⁇ m or more and 15 ⁇ m or less within a range of 100 ° or less, partial discharge characteristics and resistance An effect of suppressing deterioration of voltage characteristics can be achieved.
  • the angle ⁇ is preferably 85 ° to 95 °, more preferably 88 ° to 92 °, but is not limited thereto.
  • the maximum protrusion length L is preferably 10 ⁇ m or less, more preferably 5 ⁇ m or less, but is not limited thereto.
  • a Cu—P—Sn brazing material 24, a Ti material 25, and a Cu plate 22 to be the circuit layer 12 are sequentially laminated on one surface of the ceramic substrate 11 (upper surface in FIG. 6).
  • a Cu—P—Sn brazing material 24, a Ti material 25, and a Cu plate 23 to be the metal layer 13 are sequentially laminated on the other surface (the lower surface in FIG. 6) of the ceramic substrate 11 (FIG. 6A). )). That is, between the ceramic substrate 11 and the Cu plate 22 and Cu plate 23, the Cu—P—Sn brazing material 24 is disposed on the ceramic substrate 11 side, and the Ti material 25 is disposed on the Cu plates 22 and 23 side. .
  • the joint surface between the Ti material 25 and the Cu plates 22 and 23 is a smooth surface in advance.
  • the composition of the Cu—P—Sn brazing filler metal 24 is Cu—6.3 mass%, P—9.3 mass%, Sn—7 mass% Ni, and its solidus temperature (melting start temperature). ) Is 600 ° C.
  • a foil material is used as the Cu—P—Sn brazing material 24, and the thickness thereof is in the range of 5 ⁇ m to 150 ⁇ m.
  • the thickness of the Ti material 25 is in the range of 0.4 ⁇ m to 5 ⁇ m.
  • the Ti material 25 is preferably formed by vapor deposition or sputtering when the thickness is 0.4 ⁇ m or more and less than 1 ⁇ m, and the foil material is preferably used when the thickness is 1 ⁇ m or more and 5 ⁇ m or less.
  • the lower limit of the thickness of the Ti material 25 is preferably 0.4 ⁇ m or more, and more preferably 0.5 ⁇ m or more.
  • the upper limit of the thickness of the Ti material 25 is preferably 1.5 ⁇ m or less, and more preferably 0.7 ⁇ m or less.
  • a Ti foil having a thickness of 1 ⁇ m and a purity of 99.8 mass% is used as the Ti material 25.
  • the Ti material 25 and the Cu plates 22 and 23 are joined by solid phase diffusion bonding, and the Cu—P—Sn brazing material 24 is melted to form a liquid phase.
  • the ceramic substrate 11 and the Ti material 25 are joined via the Cu—P—Sn brazing material 24.
  • the Cu—Sn layer 14 and the Ti-containing layer 15 are formed at the bonding interface between the circuit layer 12 and the metal layer 13 and the ceramic substrate 11.
  • the circuit layer 12 is formed on one surface of the ceramic substrate 11 and the metal layer 13 is formed on the other surface.
  • circuit pattern forming step S03 the circuit layer 12 is etched to form a circuit pattern.
  • a resist film is formed on the circuit layer, and the circuit layer 12 made of Cu or Cu alloy is etched (Cu etching step S31).
  • Cu etching step S31 for example, it is preferable to use an etching agent containing ferric chloride, cupric chloride, sulfuric acid and the like.
  • a spray etching method is used in the Cu etching step S31 (FIG. 6C).
  • Ti etching step S32 the Ti-containing layer 15 is etched (Ti etching step S32).
  • an etching agent obtained by adding an organic acid ammonium to hydrogen peroxide is preferably used.
  • Solfine (SE-TW-10) manufactured by Showa Denko KK can be used as an etching agent.
  • the liquid temperature is preferably 70 ° C. to 80 ° C.
  • the time is preferably 5 minutes to 20 minutes.
  • the immersion etching method is used in the Ti etching step S32 (FIG. 6D).
  • the Cu—Sn layer 14 is etched (Cu—Sn etching step S33).
  • Cu—Sn etching step S33 for example, an aqueous solution of ammonium peroxodisulfate can be used.
  • the liquid temperature is preferably 25 ° C. (room temperature) and the time is preferably 10 minutes to 20 minutes.
  • the immersion etching method is used in the Cu—Sn etching step S33 (FIG. 6E).
  • a circuit pattern is formed on the circuit layer 12, and the angle ⁇ formed by the surface of the ceramic substrate 11 and the end surface of the Cu—Sn layer 14 in the cross-sectional shape of the end of the circuit pattern is 80 °.
  • the maximum protrusion length L from the end face of the circuit layer 12 of the Cu—Sn layer 14 or the Ti-containing layer 15 is in the range of 2 ⁇ m to 15 ⁇ m. It is difficult to make the maximum protrusion length L less than 2 ⁇ m by etching.
  • Heat sink joining step S04 Then, as shown in FIG. 7, the heat sink 30 is bonded to the lower surface of the metal layer 13 of the power module substrate 10 as a bonding layer 32 via a solder material (FIG. 7A).
  • semiconductor element bonding step S05 Next, as shown in FIG. 7, the semiconductor element 3 is joined to the upper surface of the circuit layer 12 of the power module substrate 10 via a solder material (FIGS. 7B and 7C). Thereby, the power module 1 shown in FIG. 1 is manufactured.
  • a circuit pattern is formed on the circuit layer 12 made of Cu or Cu alloy, and an end of the circuit pattern of the circuit layer 12 is formed.
  • the angle ⁇ formed by the surface of the ceramic substrate 11 and the end face of the Cu—Sn layer 14 is in the range of 80 ° or more and 100 ° or less. Is not formed, and the concentration of charges can be suppressed. Thereby, it becomes possible to suppress the deterioration of the partial discharge characteristics and the withstand voltage characteristics.
  • the maximum protrusion length L of the Cu—Sn layer 14 or Ti-containing layer 15 from the end face of the circuit layer 12 is in the range of 2 ⁇ m or more and 15 ⁇ m or less, the charge is concentrated on the tip of the protrusion. It is possible to suppress the deterioration of partial discharge characteristics and withstand voltage characteristics.
  • the end face of the Ti-containing layer 15 is positioned on the extension of the end face of the Cu—Sn layer 14 in the cross-sectional shape of the end of the circuit pattern of the circuit layer 12.
  • the Cu—Sn layer 14 and the Ti-containing layer 15 are smoothly connected, and the concentration of charges at the interface between the Cu—Sn layer 14 and the Ti-containing layer 15 can be suppressed. Further, it is possible to further suppress the deterioration of the partial discharge characteristics and the withstand voltage characteristics.
  • the metal layer made of Cu or Cu alloy is formed on the other surface of the ceramic substrate.
  • the present invention is not limited to this, and the metal layer may not be formed.
  • a metal layer made of Al or an Al alloy may be formed.
  • the circuit layer 12 made of Cu or Cu alloy is formed on one surface of the ceramic substrate 11, and the metal layer 113 made of Al or Al alloy is formed on the other surface of the ceramic substrate 11. It may be a power module substrate 110 on which is formed.
  • the power module 101 shown in FIG. 8 is configured by bonding the heat sink 130 including the flow path 131 and the semiconductor element 3 to the power module substrate 110.
  • a step of bonding a copper plate to one surface of the ceramic substrate 11 using a Cu—P—Sn brazing material and a Ti material to form the circuit layer 12, and the ceramic substrate 11 The step of joining an Al plate made of Al or an Al alloy using a brazing material on the other surface can be performed simultaneously. Furthermore, when the Al heat sink 130 is used, the step of brazing the metal layer 113 and the heat sink 130 can be performed simultaneously.
  • the material and structure of the heat sink are not limited to this embodiment, and the design may be changed as appropriate, or the heat sink may not be provided.
  • the power module substrate and the heat sink are described as being configured to be joined using a solder material, but the power module substrate and the heat sink are fixed by screwing or the like via grease. May be.
  • the etching agents used are not limited to those exemplified in this embodiment, and the circuit layer material and structure, It is preferable to select and use an etchant suitable for the material and structure of the Ti-containing layer and the material and structure of the Cu—Sn layer.
  • the description has been given by taking as an example the use of a Cu—P—Sn brazing foil material, but the present invention is not limited to this, and powders and pastes can also be used. Further, in the above-described embodiment, the Cu—P—Sn brazing material has been described as using a Cu—P—Sn—Ni brazing material or a Cu—P—Sn brazing material. A material may be used.
  • the content of P in the Cu—P—Sn brazing material is preferably 3 mass% or more and 10 mass% or less.
  • P is an element having an effect of lowering the melting start temperature of the brazing material. Moreover, this P prevents oxidation of the brazing filler metal by covering the surface of the brazing filler metal with the P oxide generated by oxidation of P, and the surface of the molten brazing filler metal has good fluidity. It is an element having an effect of improving the wettability of the brazing material by covering. If the P content is less than 3 mass%, the effect of lowering the melting start temperature of the brazing material cannot be sufficiently obtained, the melting start temperature of the brazing material is increased, or the fluidity of the brazing material is insufficient.
  • the bondability with the layer may decrease.
  • the P content exceeds 10 mass%, a large amount of brittle intermetallic compounds are formed, and the bonding properties and bonding reliability between the ceramic substrate and the circuit layer may be reduced.
  • the content of P contained in the Cu—P—Sn brazing material is preferably in the range of 3 mass% to 10 mass%.
  • the Sn content of the Cu—P—Sn brazing material is preferably 0.5 mass% or more and 25 mass% or less.
  • Sn is an element having an effect of lowering the melting start temperature of the brazing material.
  • the Sn content is 0.5 mass% or more, the melting start temperature of the brazing material can be reliably lowered.
  • the Sn content is 25 mass% or less, the low temperature embrittlement of the brazing material can be suppressed, and the bonding reliability between the ceramic substrate and the circuit layer can be improved.
  • the Sn content in the Cu—P—Sn brazing material is preferably in the range of 0.5 mass% to 25 mass%.
  • the Cu—P—Sn brazing material may contain 2 mass% or more and 20 mass% or less of any one or more of Ni, Cr, Fe, and Mn.
  • Ni, Cr, Fe, and Mn are elements having an effect of suppressing the formation of an intermetallic compound containing P at the interface between the ceramic substrate and the brazing material.
  • the content of one or more of Ni, Cr, Fe, and Mn is 2 mass% or more, the formation of intermetallic compounds containing P at the bonding interface between the ceramic substrate and the brazing material is suppressed. This improves the bonding reliability between the ceramic substrate and the circuit layer.
  • the content of any one or more of Ni, Cr, Fe, and Mn is 20 mass% or less, an increase in the melting start temperature of the brazing material is suppressed, and the fluidity of the brazing material is lowered. This can suppress this and improve the bondability between the ceramic substrate and the circuit layer.
  • the content is within the range of 2 mass% or more and 20 mass% or less. It is preferable to do.
  • a Cu—P—Sn brazing material having a thickness of 25 ⁇ m was used.
  • the circuit pattern whose distance between wirings is 500 micrometers was formed by performing the etching process described in the said embodiment with respect to a circuit layer.
  • iron chloride was used as an etching agent, and spray etching was performed at a liquid temperature of 50 to 70 ° C. for 5 to 15 minutes.
  • sol-fine (SE-TW-10) manufactured by Showa Denko Co., Ltd. was used as an etching agent, and immersion etching was performed for 5 to 20 minutes at a liquid temperature of 70 to 80 ° C.
  • an aqueous solution of ammonium peroxodisulfate having a concentration of 1 mol / dm 3 was used as an etchant, and immersion etching was performed for 10 to 20 minutes at an etchant temperature of 25 ° C.
  • the obtained power module substrate is subjected to cross-sectional observation of the end portion of the circuit pattern, and the angle ⁇ formed by the surface of the ceramic substrate and the end surface of the Cu—Sn layer, the circuit layer of the Cu—Sn layer or the Ti-containing layer
  • the maximum projecting length L from the end face of was measured.
  • the form described in Table 1 and Table 2 indicates which form in the drawings.
  • Cross-sectional observation is performed by using a cross-section polisher (SM-09010, manufactured by JEOL Ltd.) to ionize the cross-section of the circuit layer (the cross-section perpendicular to the surface of the ceramic substrate and parallel to the wiring extension direction). After ion etching at an acceleration voltage of 5 kV, a processing time of 14 hours, and a protrusion amount from the shielding plate of 100 ⁇ m, the edge of the circuit pattern was observed using a scanning electron microscope (SEM).
  • SEM scanning electron microscope
  • each power module substrate was immersed in insulating oil (3M Fluorinert FC-770), boosted by 0.5 kV for 5 seconds, and then The cycle for 30 seconds was repeated, and the partial discharge characteristics were evaluated by setting the voltage when the discharge charge amount exceeded 10 pC during the retention as the partial discharge start voltage.
  • the evaluation results are shown in Tables 1 and 2.
  • the angle ⁇ formed by the surface of the ceramic substrate and the end face of the Cu—Sn layer is in the range of 80 ° to 100 °, and the Cu—Sn layer or Ti-containing layer
  • the maximum protruding length L from the end face of the circuit layer was in the range of 2 ⁇ m or more and 15 ⁇ m or less
  • a power module substrate having a high partial discharge start voltage and good partial discharge characteristics and withstand voltage characteristics was obtained. It turns out that it is obtained.
  • the results in Table 2 where Si 3 N 4 was used as the ceramic substrate were the same as when AlN was used.
  • the occurrence of partial discharge can be suppressed, and even if a fine circuit pattern is formed, the occurrence of a short circuit can be suppressed. It is suitable for a power semiconductor element for high power control used for controlling electric vehicles such as power generation and electric vehicles.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本発明のパワーモジュール用基板は、セラミックス基板と、回路パターンを有する回路層と、を備え、前記回路層と前記セラミックス基板の界面には、前記セラミックス基板側から順に、Ｃｕ－Ｓｎ層と、Ｔｉ含有層とが積層されており、前記回路層の前記回路パターンの端部の断面形状において、前記セラミックス基板の表面と前記Ｃｕ－Ｓｎ層の端面とがなす角度θが８０°以上１００°以下の範囲内とされ、前記Ｃｕ－Ｓｎ層又は前記Ｔｉ含有層の前記回路層の端面からの最大突出長さＬが２μｍ以上１５μｍ以下の範囲内とされている。

Description

パワーモジュール用基板
　この発明は、セラミックス基板と、このセラミックス基板の一方の面に形成され、回路パターンを有する回路層と、を備えたパワーモジュール用基板に関する。
　本願は、２０１６年５月１９日に、日本に出願された特願２０１６－１００６１５号に基づき優先権を主張し、その内容をここに援用する。
　ＬＥＤやパワーモジュール等の半導体装置は、導電材料からなる回路層の上に半導体素子が接合された構造とされている。
　風力発電、電気自動車等の電気車両などを制御するために用いられる大電力制御用のパワー半導体素子においては、発熱量が多いことから、これを搭載する基板としては、例えばＡｌＮ（窒化アルミ）などからなるセラミックス基板の一方の面に導電性の優れた金属板を回路層として接合したパワーモジュール用基板が、従来から広く用いられている。また、セラミックス基板の他方の面に、金属板を金属層として接合することもある。
　例えば、特許文献１に示すパワーモジュール用基板は、セラミックス基板の一方の面に、Ｃｕ板を接合することで回路層が形成された構造とされている。このパワーモジュール用基板は、セラミックス基板の一方の面に、Ｃｕ－Ｍｇ－Ｔｉろう材を介在させてＣｕ板を配置し、加熱処理を行うことによりＣｕ板が接合されている。
　ところで、特許文献１に開示されたようにＣｕ－Ｍｇ－Ｔｉろう材を介してセラミックス基板とＣｕ板とを接合すると、セラミックス基板の近傍には、Ｃｕ、Ｍｇ、又はＴｉを含む金属間化合物が形成される。
　このセラミックス基板近傍に形成される金属間化合物は硬いため、パワーモジュール用基板に冷熱サイクルが負荷された際にセラミックス基板に発生する熱応力が大きくなり、セラミックス基板にクラックが生じ易くなる問題があった。
　また、セラミックス基板と回路層を接合する際に、セラミックス基板の近傍に硬い金属間化合物が形成されると、セラミックス基板と回路層との接合率が低下し、良好に接合することができないおそれがあった。
　そこで、例えば特許文献２，３には、セラミックス基板と回路層となる銅板とを、Ｃｕ－Ｐ－Ｓｎ系ろう材及びＴｉ材を用いて接合したパワーモジュール用基板が提案されている。
　これら特許文献２，３に記載された発明においては、セラミックス基板側にＣｕ－Ｓｎ層が形成され、このＣｕ－Ｓｎ層の上にＴｉを含む金属化合物層が形成されることになり、セラミックス基板の近傍に硬い金属間化合物層が配設されないことから、冷熱サイクルを負荷した際にセラミックス基板に生じる熱応力を低減でき、セラミックス基板にクラックが発生することを抑制することが可能となる。
特許第４３７５７３０号公報 特開２０１５－０４３３９２号公報 特開２０１５－０６５４２３号公報
　ところで、特許文献２，３に示すパワーモジュール用基板においては、回路層に回路パターンを形成するためにエッチング処理を行うことがある。エッチング処理を行う際に、回路層となる銅板のエッチングに適したエッチング剤を用いた場合には、Ｃｕ－Ｓｎ層及び金属間化合物層のエッチング速度が銅板と異なることから、回路パターンの端面（エッチング端面）においては、Ｃｕ－Ｓｎ層及び金属間化合物層が残存してしまうことがあった。ここで、残存したＣｕ－Ｓｎ層及び金属間化合物層の形状によっては、回路層の回路パターンの端部に局所的に電荷が集中し、部分放電特性及び耐電圧特性が悪化するおそれがあった。
　この発明は、前述した事情に鑑みてなされたものであって、セラミックス基板の一方の面に形成された回路層において、回路パターンの端部形状を規定することにより、部分放電特性及び耐電圧特性の悪化を抑制できるパワーモジュール用基板を提供することを目的とする。
　前述の課題を解決するために、本発明のパワーモジュール用基板は、セラミックス基板と、このセラミックス基板の一方の面に形成され、回路パターンを有する回路層と、を備えたパワーモジュール用基板であって、前記回路層は、Ｃｕ又はＣｕ合金からなり、この回路層と前記セラミックス基板の界面には、前記セラミックス基板側から順に、ＳｎがＣｕ中に固溶したＣｕ－Ｓｎ層と、Ｔｉを含有するＴｉ含有層とが積層されており、前記回路層の前記回路パターンの端部の断面形状において、前記セラミックス基板の表面と前記Ｃｕ－Ｓｎ層の端面がなす角度θが８０°以上１００°以下の範囲内とされ、前記Ｃｕ－Ｓｎ層又は前記Ｔｉ含有層の前記回路層の端面からの最大突出長さＬが２μｍ以上１５μｍ以下の範囲内とされていることを特徴としている。
　本発明のパワーモジュール用基板によれば、前記回路層がＣｕ又はＣｕ合金からなり、この回路層と前記セラミックス基板の界面にＣｕ－Ｓｎ層とＴｉ含有層とが積層配置されており、前記回路層の前記回路パターンの端部の断面形状において、前記セラミックス基板の表面と前記Ｃｕ－Ｓｎ層の端面とがなす角度θが８０°以上１００°以下の範囲内とされているので、回路パターンの端部に鋭角形状となる箇所が形成されず、電荷が集中することを抑制できる。これにより、部分放電の発生を抑制することが可能となる。
　また、前記Ｃｕ－Ｓｎ層又は前記Ｔｉ含有層の前記回路層の端面からの最大突出長さＬが２μｍ以上１５μｍ以下の範囲内とされているので、突出部分の先端に電荷が集中することを抑制することができ、部分放電特性及び耐電圧特性の悪化を抑制することが可能となる。
　ここで、本発明のパワーモジュール用基板においては、前記回路層の前記回路パターンの端部の断面形状において、前記Ｃｕ－Ｓｎ層の端面の延長上に前記Ｔｉ含有層の端面が位置していることが好ましい。
　この場合、前記Ｃｕ－Ｓｎ層と前記Ｔｉ含有層とが滑らかに接続されることになり、Ｃｕ－Ｓｎ層とＴｉ含有層との界面において電荷が集中することを抑制でき、部分放電特性及び耐電圧特性の悪化をさらに抑制することが可能となる。
　本発明によれば、セラミックス基板の一方の面に形成された回路層において、回路パターンの端部形状を規定することにより、部分放電特性及び耐電圧特性の悪化を抑制できるパワーモジュール用基板を提供することが可能となる。
本発明の実施形態に係るパワーモジュール用基板を用いたパワーモジュールの概略説明図である。 図１に示すパワーモジュール用基板の回路層とセラミックス基板との接合界面における断面の概略説明図である。 図１に示すパワーモジュール用基板の回路層に形成された回路パターン端部の断面形状の具体例を示す概略説明図及びＳＥＭによる観察画像である。 図１に示すパワーモジュール用基板の回路層に形成された回路パターン端部の断面形状の具体例を示す概略説明図である。 本発明の実施形態に係るパワーモジュール用基板の製造方法及びパワーモジュールの製造方法のフロー図である。 本発明の実施形態に係るパワーモジュール用基板の製造方法の概略説明図である。 本発明の実施形態におけるパワーモジュールの製造方法の概略説明図である。 本発明の他の実施形態に係るパワーモジュール用基板を用いたパワーモジュールの概略説明図である。
　以下に、本発明の実施形態について添付した図面を参照して説明する。なお、以下の説明において、「ろう材（ｂｒａｚｉｎｇ　ｆｉｌｌｅｒ　ｍａｔｅｒｉａｌ）」は必ずしも鉛を含む材料に限定されない。
　図１に、本実施形態に係るパワーモジュール用基板１０を備えたパワーモジュール１を示す。
　このパワーモジュール１は、回路層１２及び金属層１３が配設されたパワーモジュール用基板１０と、回路層１２の一方の面（図１において上面）に接合層２を介して接合された半導体素子３と、パワーモジュール用基板１０の他方側（図１において下側）に接合層３２を介して接合されたヒートシンク３０と、を備えている。
　パワーモジュール用基板１０は、図１に示すように、セラミックス基板１１と、このセラミックス基板１１の一方の面（図１において上面）に配設された回路層１２と、セラミックス基板１１の他方の面（図１において下面）に配設された金属層１３と、を備えている。
　セラミックス基板１１は、絶縁性の高いＡｌＮ（窒化アルミ）、Ｓｉ３Ｎ４（窒化ケイ素）、Ａｌ２Ｏ３（アルミナ）等のセラミックスで構成されている。本実施形態では、放熱性の優れたＡｌＮ（窒化アルミ）で構成されている。また、セラミックス基板１１の厚さは、０．２～１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。
　回路層１２は、セラミックス基板１１の一方の面に、導電性を有するＣｕ又はＣｕ合金からなるＣｕ板２２が接合されることにより形成されている。
　本実施形態において、回路層１２は、図６に示すように、セラミックス基板１１の一方の面にＣｕ－Ｐ－Ｓｎ系ろう材２４、Ｔｉ材２５、無酸素銅からなるＣｕ板２２を積層して加熱処理し、セラミックス基板１１にＣｕ板２２を接合することで形成されている。なお、本実施形態では、Ｃｕ－Ｐ－Ｓｎ系ろう材２４として、Ｃｕ－Ｐ－Ｓｎ－Ｎｉろう材を用いている。
　ここで、回路層１２の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．３ｍｍに設定されている。
　金属層１３は、セラミックス基板１１の他方の面に、Ｃｕ又はＣｕ合金からなるＣｕ板２３が、Ｃｕ－Ｐ－Ｓｎ系ろう材２４を介して接合されることにより形成されている。本実施形態においては、図６に示すように、金属層１３は、セラミックス基板１１の他方の面にＣｕ－Ｐ－Ｓｎ系ろう材２４、Ｔｉ材２５、無酸素銅からなるＣｕ板２３を積層して加熱処理し、セラミックス基板１１にＣｕ板２３を接合することで形成されている。なお、本実施形態では、Ｃｕ－Ｐ－Ｓｎ系ろう材２４として、Ｃｕ－Ｐ－Ｓｎ－Ｎｉろう材を用いている。
　ここで、金属層１３の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．３ｍｍに設定されている。
　図２に、セラミックス基板１１と回路層１２（金属層１３）との接合界面の概略説明図を示す。セラミックス基板１１と回路層１２（金属層１３）との接合界面には、図２に示すように、セラミックス基板１１側に位置するＣｕ－Ｓｎ層１４と、Ｔｉを含有するＴｉ含有層１５とが積層された構造とされている。本実施形態では、Ｔｉ含有層１５は、Ｔｉ及びＰを含有する第１金属間化合物層１６と、Ｔｉ層１８と、ＣｕとＴｉを含有する第２金属間化合物層１７と、が積層された構造とされている。Ｃｕ－Ｓｎ層１４ではＳｎがＣｕ中に固溶している。第１金属間化合物層１６は主にＴｉとＰとで構成され、Ｔｉ層１８は主にＴｉで構成され、第２金属間化合物層１７は主にＣｕとＴｉで構成されるが、これらの層はその他の元素を含んでも良い。
　半導体素子３は、Ｓｉ等の半導体材料で構成されている。この半導体素子３と回路層１２は、接合層２を介して接合されている。
　接合層２は、例えばＳｎ－Ａｇ系、Ｓｎ－Ｉｎ系、若しくはＳｎ－Ａｇ－Ｃｕ系のはんだ材とされている。
　ヒートシンク３０は、前述のパワーモジュール用基板１０からの熱を放散するためのものである。このヒートシンク３０は、Ｃｕ又はＣｕ合金で構成されており、本実施形態ではりん脱酸銅で構成されている。このヒートシンク３０には、冷却用の流体が流れるための流路３１が設けられている。なお、本実施形態においては、ヒートシンク３０と金属層１３とが、はんだ材からなる接合層３２を介して接合されている。
　そして、本実施形態であるパワーモジュール用基板１０の回路層１２には、エッチング処理することによって回路パターンが形成されている。
　この回路層１２の回路パターンの端部の断面形状においては、セラミックス基板１１の表面とＣｕ－Ｓｎ層１４の端面とがなす角度θが８０°以上１００°以下の範囲内とされている。また、Ｃｕ－Ｓｎ層１４又はＴｉ含有層１５の回路層１２の端面からの最大突出長さＬ（回路層１２の端面から突出するＣｕ－Ｓｎ層１４及びＴｉ含有層１５の長さの最大値）が２μｍ以上１５μｍ以下の範囲内とされている。
　ここで、回路パターンの端部とは、回路パターンに含まれる配線の一端部である。回路パターンの端部の断面形状とは、セラミックス基板１１の表面に垂直であり、回路パターンの端部における配線の伸長方向に平行な断面における回路パターンの端部の形状である。角度θを求める際、当該断面におけるセラミックス基板１１とＣｕ－Ｓｎ層１４との接合端と、接合端から水平方向に２０μｍまでの範囲内におけるセラミックス基板１１表面の凹凸の最高点と最低点との中点とを結ぶ直線をセラミックス基板１１の表面と定義する。最大突出長さＬは、上記断面における回路層１２の端面のＴｉ含有層１５側端から、回路層１２の端面から突出したＣｕ－Ｓｎ層１４の端面及びＴｉ含有層１５の端面までの、セラミックス基板１１の表面に平行な方向における長さの最大値である。角度θ及び最大突出長さＬを上記範囲内とすることによる後述の効果を得るために、回路パターンに含まれる少なくとも１つの配線の一端部において角度θ及び最大突出長さＬが上記範囲に含まれることが好ましく、両端部において角度θ及び最大突出長さＬが上記範囲に含まれることがより好ましく、回路パターンの全ての配線の両端部において角度θ及び最大突出長さＬが上記範囲に含まれることがさらに好ましい。
　回路層１２の回路パターンの端部の断面形状の具体例について、図３及び図４を参照して説明する。
　図３（ａ）においては、回路パターンの端部においてセラミックス基板１１の表面とＣｕ－Ｓｎ層１４の端面とがなす角度θがほぼ９０°（８８°≦θ≦９２°）とされ、Ｃｕ－Ｓｎ層１４又はＴｉ含有層１５の回路層１２の端面からの最大突出長さＬが１５μｍ以内とされている。なお、図３（ｂ－１）は、ＳＥＭによる観察画像であり、図３（ｂ－２）は図３（ｂ－１）の回路パターン端部付近を拡大したものである。図３（ｂ－２）からわかるように、回路層１２の端面から突出した部分においても、Ｔｉ含有層１５が観察される。
　図３（ｃ）においては、回路パターンの端部においてセラミックス基板１１の表面とＣｕ－Ｓｎ層１４の端面とがなす角度θが９０°を超えて１００°以下の範囲とされ、Ｃｕ－Ｓｎ層１４又はＴｉ含有層１５の回路層１２の端面からの最大突出長さＬが１５μｍ以内とされている。また、Ｃｕ－Ｓｎ層１４の端面の延長上にＴｉ含有層１５の端面が位置している。
　図４（ａ）においては、回路パターンの端部においてセラミックス基板１１の表面とＣｕ－Ｓｎ層１４の端面とがなす角度θが９０°を超えて１００°以下の範囲とされ、Ｃｕ－Ｓｎ層１４又はＴｉ含有層１５の回路層１２の端面からの最大突出長さＬが１５μｍ以内とされている。また、Ｔｉ含有層１５の端面が、Ｃｕ－Ｓｎ層１４の端面よりも外側（回路層１２の端面から離間する方向）に突出している。
　図４（ｂ）においては、回路パターンの端部においてセラミックス基板１１の表面とＣｕ－Ｓｎ層１４の端面とがなす角度θが８０°以上９０°未満の範囲とされ、Ｃｕ－Ｓｎ層１４又はＴｉ含有層１５の回路層１２の端面からの最大突出長さＬが１５μｍ以内とされている。また、Ｔｉ含有層１５の端面が、Ｃｕ－Ｓｎ層１４の端面よりも外側に突出している。
　図４（ｃ）においては、回路パターンの端部においてセラミックス基板１１の表面とＣｕ－Ｓｎ層１４の端面とがなす角度θが９０°を超えて１００°以下の範囲とされ、Ｃｕ－Ｓｎ層１４又はＴｉ含有層１５の回路層１２の端面からの最大突出長さＬが１５μｍ以内とされている。また、Ｃｕ－Ｓｎ層１４の端面が、Ｔｉ含有層１５の端面よりも外側に突出している。
　ここで、図３（ａ）、図３（ｃ）に示す形状においては、Ｃｕ－Ｓｎ層１４の端面の延長上にＴｉ含有層１５の端面が位置しており、これらの界面に電荷が集中しにくく、部分放電特性及び耐電圧特性の悪化を十分に抑制することができる。
　なお、図４（ａ）、図４（ｂ）、図４（ｃ）のような形状であっても、セラミックス基板１１の表面とＣｕ－Ｓｎ層１４の端面とがなす角度θが８０°以上１００°以下の範囲内、且つＣｕ－Ｓｎ層１４又はＴｉ含有層１５の回路層１２の端面からの最大突出長さＬが２μｍ以上１５μｍ以下の範囲内とされていれば、部分放電特性及び耐電圧特性の悪化を抑制する効果を奏することができる。
　角度θは８５°以上９５°以下が好ましく、８８°以上９２°以下がより好ましいが、これに限定されない。また、最大突出長さＬは１０μｍ以下が好ましく、５μｍ以下がより好ましいが、これに限定されない。
　次に、本実施形態であるパワーモジュール用基板１０の製造方法について、図５及び図６を参照して説明する。
（積層工程Ｓ０１）
　まず、図６に示すように、セラミックス基板１１の一方の面（図６において上面）に、Ｃｕ－Ｐ－Ｓｎ系ろう材２４、Ｔｉ材２５、及び回路層１２となるＣｕ板２２を順に積層するとともに、セラミックス基板１１の他方の面（図６において下面）に、Ｃｕ－Ｐ－Ｓｎ系ろう材２４、Ｔｉ材２５、及び金属層１３となるＣｕ板２３を順に積層する（図６（ａ））。すなわち、セラミックス基板１１とＣｕ板２２及びＣｕ板２３の間において、セラミックス基板１１側にＣｕ－Ｐ－Ｓｎ系ろう材２４を配置し、Ｃｕ板２２，２３側にＴｉ材２５を配置している。なお、Ｔｉ材２５とＣｕ板２２、２３との接合面は、予め平滑な面とされている。
　本実施形態においては、Ｃｕ－Ｐ－Ｓｎ系ろう材２４の組成は、Ｃｕ－６．３ｍａｓｓ％Ｐ－９．３ｍａｓｓ％Ｓｎ－７ｍａｓｓ％Ｎｉとされており、その固相線温度（溶融開始温度）は６００℃とされている。また、本実施形態では、Ｃｕ－Ｐ－Ｓｎ系ろう材２４として箔材を用い、その厚さは、５μｍ以上１５０μｍ以下の範囲内とされている。
　また、Ｔｉ材２５の厚さは、０．４μｍ以上５μｍ以下の範囲内とされている。ここで、Ｔｉ材２５は、厚さが０．４μｍ以上１μｍ未満の場合には蒸着やスパッタによって成膜することが好ましく、厚さが１μｍ以上５μｍ以下の場合には箔材を用いることが好ましい。なお、Ｔｉ材２５の厚さの下限は０．４μｍ以上とすることが好ましく０．５μｍ以上とすることがさらに好ましい。Ｔｉ材２５の厚さの上限は１.５μｍ以下とすることが好ましく、０．７μｍ以下とすることがさらに好ましい。本実施形態においては、Ｔｉ材２５として、厚さ１μｍ、純度９９．８ｍａｓｓ％のＴｉ箔を用いる。
（加熱処理工程Ｓ０２）
　次に、Ｃｕ板２２、Ｔｉ材２５、Ｃｕ－Ｐ－Ｓｎ系ろう材２４、セラミックス基板１１、Ｃｕ－Ｐ－Ｓｎ系ろう材２４、Ｔｉ材２５、及びＣｕ板２３を、積層方向に加圧（圧力１ｋｇｆ／ｃｍ２以上３５ｋｇｆ／ｃｍ２以下（０．１０ＭＰａ以上３．４３ＭＰａ以下））した状態で、真空加熱炉内に装入して加熱する（図６（ｂ））。ここで、本実施形態では、真空加熱炉内の圧力は１０－６Ｐａ以上１０－３Ｐａ以下の範囲内に、加熱温度は５６０℃以上６５０℃以下の範囲内に、加熱時間は３０分以上３６０分以下の範囲に設定している。
　この加熱処理工程Ｓ０２においては、Ｔｉ材２５とＣｕ板２２、２３とが固相拡散接合によって接合されるとともに、Ｃｕ－Ｐ－Ｓｎ系ろう材２４が溶融して液相を形成し、この液相が凝固することにより、Ｃｕ－Ｐ－Ｓｎ系ろう材２４を介して、セラミックス基板１１とＴｉ材２５とが接合される。このとき、回路層１２及び金属層１３とセラミックス基板１１との接合界面に、Ｃｕ－Ｓｎ層１４及びＴｉ含有層１５が形成される。
　これにより、セラミックス基板１１の一方の面に回路層１２が形成されるとともに、他方の面に金属層１３が形成される。
（回路パターン形成工程Ｓ０３）
　次に、回路層１２に対してエッチング処理を行い、回路パターンを形成する。
　本実施形態では、まず、回路層の上にレジスト膜を成膜し、Ｃｕ又はＣｕ合金からなる回路層１２をエッチングする（Ｃｕエッチング工程Ｓ３１）。このＣｕエッチング工程Ｓ３１においては、例えば、塩化第二鉄、塩化第二銅、硫酸等を含むエッチング剤を用いることが好ましい。なお、本実施形態では、Ｃｕエッチング工程Ｓ３１においては、スプレーエッチング法を用いている（図６（ｃ））。
　上述のＣｕエッチング工程Ｓ３１の後に、Ｔｉ含有層１５をエッチングする（Ｔｉエッチング工程Ｓ３２）。このＴｉエッチング工程Ｓ３２においては、例えば、過酸化水素水に有機酸アンモニウムを添加したエッチング剤を用いることが好ましい。例えば、エッチング剤として、昭和電工社製ソルファイン（ＳＥ－ＴＷ－１０）を用いることができる。
　なお、エッチングの条件として、液温は７０℃～８０℃、時間は５分～２０分とするとよい。なお、本実施形態では、Ｔｉエッチング工程Ｓ３２においては、浸漬エッチング法を用いている（図６（ｄ））。
　そして、Ｔｉエッチング工程Ｓ３２の後に、Ｃｕ－Ｓｎ層１４をエッチングする（Ｃｕ－Ｓｎエッチング工程Ｓ３３）。このＣｕ－Ｓｎエッチング工程Ｓ３３においては、例えば、ペルオキソ二硫酸アンモニウム水溶液を用いることができる。エッチングの条件として、液温は２５℃（常温）、時間は１０分～２０分とするとよい。なお、本実施形態では、Ｃｕ－Ｓｎエッチング工程Ｓ３３においては、浸漬エッチング法を用いている（図６（ｅ））。
　この回路パターン形成工程Ｓ０３により、回路層１２に回路パターンが形成されるとともに、回路パターンの端部の断面形状において、セラミックス基板１１の表面とＣｕ－Ｓｎ層１４の端面がなす角度θが８０°以上１００°以下の範囲内とされ、Ｃｕ－Ｓｎ層１４又はＴｉ含有層１５の回路層１２の端面からの最大突出長さＬが２μｍ以上１５μｍ以下の範囲内とされる。なお、エッチングによって最大突出長さＬを２μｍ未満とすることは困難である。
　以上のような工程によって、本実施形態であるパワーモジュール用基板１０が製造される。
（ヒートシンク接合工程Ｓ０４）
　そして、図７に示すように、このパワーモジュール用基板１０の金属層１３の下面に、接合層３２としてはんだ材を介してヒートシンク３０を接合する（図７（ａ））。
（半導体素子接合工程Ｓ０５）
　次に、図７に示すように、パワーモジュール用基板１０の回路層１２の上面に、はんだ材を介して半導体素子３を接合する（図７（ｂ）、（ｃ））。
　これにより、図１に示すパワーモジュール１が製造される。
　以上のような構成とされた本実施形態であるパワーモジュール用基板１０によれば、Ｃｕ又はＣｕ合金からなる回路層１２に回路パターンが形成されており、この回路層１２の回路パターンの端部の断面形状において、セラミックス基板１１の表面とＣｕ－Ｓｎ層１４の端面とがなす角度θが８０°以上１００°以下の範囲内とされているので、回路パターンの端部に鋭角形状となる箇所が形成されず、電荷が集中することを抑制できる。これにより、部分放電特性及び耐電圧特性の悪化を抑制することが可能となる。
　また、Ｃｕ－Ｓｎ層１４又はＴｉ含有層１５の回路層１２の端面からの最大突出長さＬが２μｍ以上１５μｍ以下の範囲内とされているので、突出部分の先端に電荷が集中することを抑制することができ、部分放電特性及び耐電圧特性の悪化を抑制することが可能となる。
　さらに、本実施形態では、図３（ｃ）に示すように、回路層１２の回路パターンの端部の断面形状において、Ｃｕ－Ｓｎ層１４の端面の延長上にＴｉ含有層１５の端面が位置している場合には、Ｃｕ－Ｓｎ層１４とＴｉ含有層１５とが滑らかに接続されることになり、Ｃｕ－Ｓｎ層１４とＴｉ含有層１５との界面において電荷が集中することを抑制でき、部分放電特性及び耐電圧特性の悪化をさらに抑制することが可能となる。
　以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
　本実施形態では、セラミックス基板の他方の面に、Ｃｕ又はＣｕ合金からなる金属層を形成したもので説明したが、これに限定されることはなく、金属層を形成しなくてもよいし、Ａｌ又はＡｌ合金からなる金属層を形成してもよい。
　具体的には、図８に示すように、セラミックス基板１１の一方の面にＣｕ又はＣｕ合金からなる回路層１２を形成し、セラミックス基板１１の他方の面にＡｌ又はＡｌ合金からなる金属層１１３を形成したパワーモジュール用基板１１０であってもよい。このパワーモジュール用基板１１０に、流路１３１を備えるヒートシンク１３０と半導体素子３とを接合することによって、図８に示すパワーモジュール１０１が構成される。
　なお、このパワーモジュール用基板１１０においては、セラミックス基板１１の一方の面にＣｕ－Ｐ－Ｓｎ系ろう材及びＴｉ材を用いて銅板を接合して回路層１２を形成する工程と、セラミックス基板１１の他方の面にろう材を用いてＡｌ又はＡｌ合金からなるＡｌ板を接合する工程とを同時に行うことができる。さらに、Ａｌ製のヒートシンク１３０を用いる場合には、金属層１１３とヒートシンク１３０とをろう付けする工程も同時に行うことができる。
　また、ヒートシンクの材質や構造は、本実施形態に限定されることはなく、適宜設計変更してもよいし、ヒートシンクを有していなくてもよい。
　さらに、本実施形態では、パワーモジュール用基板とヒートシンクとをはんだ材を用いて接合する構成として説明したが、パワーモジュール用基板とヒートシンクとの間にグリースを介してネジ止めなどによって固定する構成とされても良い。
　また、Ｃｕエッチング工程Ｓ３１、Ｔｉエッチング工程Ｓ３２、Ｃｕ－Ｓｎエッチング工程Ｓ３３において、それぞれ使用されるエッチング剤は、本実施形態において例示したものに限定されることはなく、回路層の材質及び構造、Ｔｉ含有層の材質及び構造、Ｃｕ－Ｓｎ層の材質及び構造等によって、それぞれに適したエッチング剤を選択して使用することが好ましい。
　また、上記実施形態では、Ｃｕ－Ｐ－Ｓｎ系ろう材の箔材を用いたものを例に挙げて説明したが、これに限定されることはなく、粉末やペーストを用いることもできる。
　さらに、上記実施形態ではＣｕ－Ｐ－Ｓｎ系ろう材として、Ｃｕ－Ｐ－Ｓｎ－Ｎｉろう材やＣｕ－Ｐ－Ｓｎろう材を用いるものとして説明したが、その他のＣｕ－Ｐ－Ｓｎ系ろう材を用いてもよい。
　ここで、Ｃｕ－Ｐ－Ｓｎ系ろう材のＰの含有量は、３ｍａｓｓ％以上１０ｍａｓｓ％以下とされていることが好ましい。
　Ｐは、ろう材の溶融開始温度を低下させる作用効果を有する元素である。また、このＰは、Ｐが酸化することで発生するＰ酸化物により、ろう材表面を覆うことでろう材の酸化を防止するとともに、溶融したろう材の表面を流動性の良いＰ酸化物が覆うことでろう材の濡れ性を向上させる作用効果を有する元素である。
　Ｐの含有量が３ｍａｓｓ％未満では、ろう材の溶融開始温度を低下させる効果が十分に得られずろう材の溶融開始温度が上昇したり、ろう材の流動性が不足し、セラミックス基板と回路層との接合性が低下したりするおそれがある。また、Ｐの含有量が１０ｍａｓｓ％超では、脆い金属間化合物が多く形成され、セラミックス基板と回路層との接合性や接合信頼性が低下するおそれがある。
　このような理由からＣｕ－Ｐ－Ｓｎ系ろう材に含まれるＰの含有量は、３ｍａｓｓ％以上１０ｍａｓｓ％以下の範囲内とすることが好ましい。
　また、Ｃｕ－Ｐ－Ｓｎ系ろう材のＳｎの含有量は、０．５ｍａｓｓ％以上２５ｍａｓｓ％以下とされていることが好ましい。
　Ｓｎは、ろう材の溶融開始温度を低下させる作用効果を有する元素である。Ｓｎの含有量が０．５ｍａｓｓ％以上では、ろう材の溶融開始温度を確実に低くすることができる。
　また、Ｓｎの含有量が２５ｍａｓｓ％以下では、ろう材の低温脆化を抑制することができ、セラミックス基板と回路層との接合信頼性を向上させることができる。
　このような理由からＣｕ－Ｐ－Ｓｎ系ろう材におけるＳｎの含有量は、０．５ｍａｓｓ％以上２５ｍａｓｓ％以下の範囲内とすることが好ましい。
　また、Ｃｕ－Ｐ－Ｓｎ系ろう材は、Ｎｉ、Ｃｒ、Ｆｅ、Ｍｎのうちいずれか１種または２種以上を２ｍａｓｓ％以上２０ｍａｓｓ％以下含有していても良い。
　Ｎｉ、Ｃｒ、Ｆｅ、Ｍｎは、セラミックス基板とろう材との界面にＰを含有する金属間化合物が形成されることを抑制する作用効果を有する元素である。
　Ｎｉ、Ｃｒ、Ｆｅ、Ｍｎのうちいずれか１種または２種以上の含有量が２ｍａｓｓ％以上では、セラミックス基板とろう材との接合界面にＰを含有する金属間化合物が形成されることを抑制することができ、セラミックス基板と回路層との接合信頼性が向上する。また、Ｎｉ、Ｃｒ、Ｆｅ、Ｍｎのうちいずれか１種または２種以上の含有量が２０ｍａｓｓ％以下では、ろう材の溶融開始温度が上昇することを抑制し、ろう材の流動性が低下することを抑え、セラミックス基板と回路層との接合性を向上させることができる。
　このような理由からＣｕ－Ｐ－Ｓｎ系ろう材にＮｉ、Ｃｒ、Ｆｅ、Ｍｎのうちいずれか１種または２種以上を含有させる場合、その含有量は２ｍａｓｓ％以上２０ｍａｓｓ％以下の範囲内とすることが好ましい。
＜実施例＞
　以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。
　上述の実施形態で説明した手順により、表１及び表２に示すセラミックス基板（５０ｍｍ×６０ｍｍ×厚さ０．６３５ｍｍ（ＡｌＮ），５０ｍｍ×６０ｍｍ×厚さ０．３２ｍｍ（Ｓｉ３Ｎ４））の一方の面及び他方の面に、表１及び表２に示すＣｕ板（４６ｍｍ×５６ｍｍ×厚さ０．３ｍｍ）を接合し、回路層及び金属層を形成した。Ｃｕ板として、無酸素銅（表１、２の「ＯＦＣ」）又はタフピッチ銅（表１、２の「タフピッチ」）を用いた。厚さ２５μｍのＣｕ－Ｐ－Ｓｎ系ろう材を用いた。
　そして、回路層に対して上記実施形態に記載したエッチング処理を行うことにより、配線間距離が５００μｍの回路パターンを形成した。詳細には、Ｃｕエッチング工程Ｓ３１においては、エッチング剤として塩化鉄を用い、液温５０～７０℃で、５～１５分間スプレーエッチングを行った。Ｔｉエッチング工程Ｓ３２においては、エッチング剤として昭和電工社製ソルファイン（ＳＥ－ＴＷ－１０）を用い、エッチング剤の液温を７０～８０℃として５～２０分間浸漬エッチングを行った。Ｃｕ－Ｓｎエッチング工程Ｓ３３においては、エッチング剤として濃度１ｍｏｌ／ｄｍ３のペルオキソ二硫酸アンモニウム水溶液を用い、エッチング剤の液温を２５℃として１０～２０分間浸漬エッチングを行った。
　そして、得られたパワーモジュール用基板について、回路パターンの端部の断面観察を行い、セラミックス基板の表面とＣｕ－Ｓｎ層の端面とがなす角度θ、Ｃｕ－Ｓｎ層又はＴｉ含有層の回路層の端面からの最大突出長さＬを測定した。なお、表１及び表２に記載した形態は、図面のうち、どの形態であるかを示している。
　断面観察は、回路層の断面（セラミックス基板の表面に垂直且つ回路パターンの端部における配線の伸長方向に平行な断面）をクロスセクションポリッシャ（日本電子株式会社製ＳＭ－０９０１０）を用いて、イオン加速電圧：５ｋＶ、加工時間：１４時間、遮蔽板からの突出量：１００μｍでイオンエッチングした後に、走査型電子顕微鏡（ＳＥＭ）を用いて回路パターンの端部を観察した。
　また、得られたパワーモジュール用基板について、耐電特性の評価として、各パワーモジュール用基板を絶縁油（３Ｍ社製フロリナートＦＣ－７７０）に浸漬して、５秒間で０．５ｋＶ昇圧し、その後、３０秒保持するサイクルを繰り返し、保持中に放電電荷量が１０ｐＣを超した時の電圧を部分放電開始電圧とし、部分放電特性を評価した。評価結果を表１及び表２に示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　セラミックス基板としてＡｌＮを用いた表１の結果において、セラミックス基板の表面とＣｕ－Ｓｎ層の端面とがなす角度θが８０°以上１００°以下の範囲内であり、Ｃｕ－Ｓｎ層又はＴｉ含有層の前記回路層の端面からの最大突出長さＬが２μｍ以上１５μｍ以下の範囲内であった本発明例では、部分放電開始電圧が高く、部分放電特性及び耐電圧特性のよいパワーモジュール用基板が得られることが分かった。
　セラミックス基板としてＳｉ３Ｎ４を用いた、表２の結果においても、ＡｌＮを用いた場合と同様であった。
　本発明によれば、セラミックス基板の一方の面に形成された回路層において、部分放電の発生を抑制できるとともに、微細な回路パターンを形成しても短絡の発生を抑制することができるので、風力発電、電気自動車等の電気車両などを制御するために用いられる大電力制御用のパワー半導体素子に好適である。
１０、１１０　パワーモジュール用基板
１１　セラミックス基板
１２　回路層
１４　Ｃｕ－Ｓｎ層
１５　Ｔｉ含有層

Claims (2)

  1. 　セラミックス基板と、このセラミックス基板の一方の面に形成され、回路パターンを有する回路層と、を備えたパワーモジュール用基板であって、
    　前記回路層は、Ｃｕ又はＣｕ合金からなり、
    　この回路層と前記セラミックス基板の界面には、前記セラミックス基板側から順に、ＳｎがＣｕ中に固溶したＣｕ－Ｓｎ層と、Ｔｉを含有するＴｉ含有層とが積層されており、
    　前記回路層の前記回路パターンの端部の断面形状において、前記セラミックス基板の表面と前記Ｃｕ－Ｓｎ層の端面がなす角度θが８０°以上１００°以下の範囲内とされ、前記Ｃｕ－Ｓｎ層又は前記Ｔｉ含有層の前記回路層の端面からの最大突出長さＬが２μｍ以上１５μｍ以下の範囲内とされていることを特徴とするパワーモジュール用基板。
  2. 　前記回路層の前記回路パターンの端部の断面形状において、前記Ｃｕ－Ｓｎ層の端面の延長上に前記Ｔｉ含有層の端面が位置していることを特徴とする請求項１に記載のパワーモジュール用基板。
PCT/JP2017/018518 2016-05-19 2017-05-17 パワーモジュール用基板 WO2017200004A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/301,093 US10453783B2 (en) 2016-05-19 2017-05-17 Power module substrate
CN201780030391.3A CN109155291B (zh) 2016-05-19 2017-05-17 功率模块用基板
EP17799428.2A EP3460838B1 (en) 2016-05-19 2017-05-17 Substrate for power modules
JP2018518331A JP6687109B2 (ja) 2016-05-19 2017-05-17 パワーモジュール用基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-100615 2016-05-19
JP2016100615 2016-05-19

Publications (1)

Publication Number Publication Date
WO2017200004A1 true WO2017200004A1 (ja) 2017-11-23

Family

ID=60325210

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/018518 WO2017200004A1 (ja) 2016-05-19 2017-05-17 パワーモジュール用基板

Country Status (6)

Country Link
US (1) US10453783B2 (ja)
EP (1) EP3460838B1 (ja)
JP (1) JP6687109B2 (ja)
CN (1) CN109155291B (ja)
TW (1) TWI713746B (ja)
WO (1) WO2017200004A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020184510A1 (ja) * 2019-03-14 2020-09-17 日本碍子株式会社 接合基板及び接合基板の製造方法
WO2020183701A1 (ja) * 2019-03-14 2020-09-17 日本碍子株式会社 接合基板
JP2021101454A (ja) * 2019-12-24 2021-07-08 株式会社東芝 ねじ止めパット部材付きセラミックス回路基板及びそれを用いた半導体装置
WO2022024832A1 (ja) * 2020-07-27 2022-02-03 株式会社 東芝 接合体、回路基板、半導体装置、及び接合体の製造方法
JP2022113113A (ja) * 2021-01-22 2022-08-03 ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー 金属セラミック基板のパターニング方法及びパターニングされた金属セラミック基板
CN116134607A (zh) * 2020-07-27 2023-05-16 株式会社东芝 接合体、电路基板、半导体装置及接合体的制造方法
WO2023120185A1 (ja) * 2021-12-24 2023-06-29 ローム株式会社 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102122210B1 (ko) * 2019-10-18 2020-06-12 제엠제코(주) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지
JPWO2022075409A1 (ja) * 2020-10-07 2022-04-14

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326949A (ja) * 1997-05-26 1998-12-08 Denki Kagaku Kogyo Kk 回路基板
JP2001102521A (ja) * 1999-09-29 2001-04-13 Hitachi Ltd 絶縁回路基板およびそれを用いた半導体装置
JP4375730B2 (ja) 2004-04-23 2009-12-02 本田技研工業株式会社 銅とセラミックス又は炭素基銅複合材料との接合用ろう材及び同接合方法
WO2013094213A1 (ja) * 2011-12-20 2013-06-27 株式会社 東芝 セラミックス銅回路基板とそれを用いた半導体装置
JP2015043392A (ja) 2013-08-26 2015-03-05 三菱マテリアル株式会社 接合体及びパワーモジュール用基板
JP2015065423A (ja) 2013-08-26 2015-04-09 三菱マテリアル株式会社 接合体及びパワーモジュール用基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3845925B2 (ja) * 1996-02-05 2006-11-15 住友電気工業株式会社 窒化アルミニウム基材を用いた半導体装置用部材及びその製造方法
JP2004172182A (ja) * 2002-11-18 2004-06-17 Denki Kagaku Kogyo Kk 回路基板及びその製造方法
DE102009033029A1 (de) * 2009-07-02 2011-01-05 Electrovac Ag Elektronische Vorrichtung
TWI455286B (zh) * 2010-10-11 2014-10-01 Delta Electronics Inc 功率模組及功率模組之製造方法
CN104718615B (zh) * 2012-10-04 2018-01-02 株式会社东芝 半导体电路板及其制造方法和使用其的半导体装置
WO2014175459A1 (ja) * 2013-04-26 2014-10-30 京セラ株式会社 複合積層体および電子装置
JP6550971B2 (ja) * 2014-07-02 2019-07-31 三菱マテリアル株式会社 接合体の製造方法、多層接合体の製造方法、パワーモジュール用基板の製造方法及びヒートシンク付パワーモジュール用基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326949A (ja) * 1997-05-26 1998-12-08 Denki Kagaku Kogyo Kk 回路基板
JP2001102521A (ja) * 1999-09-29 2001-04-13 Hitachi Ltd 絶縁回路基板およびそれを用いた半導体装置
JP4375730B2 (ja) 2004-04-23 2009-12-02 本田技研工業株式会社 銅とセラミックス又は炭素基銅複合材料との接合用ろう材及び同接合方法
WO2013094213A1 (ja) * 2011-12-20 2013-06-27 株式会社 東芝 セラミックス銅回路基板とそれを用いた半導体装置
JP2015043392A (ja) 2013-08-26 2015-03-05 三菱マテリアル株式会社 接合体及びパワーモジュール用基板
JP2015065423A (ja) 2013-08-26 2015-04-09 三菱マテリアル株式会社 接合体及びパワーモジュール用基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3460838A4

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020184510A1 (ja) * 2019-03-14 2020-09-17 日本碍子株式会社 接合基板及び接合基板の製造方法
WO2020183701A1 (ja) * 2019-03-14 2020-09-17 日本碍子株式会社 接合基板
JPWO2020184510A1 (ja) * 2019-03-14 2021-12-09 日本碍子株式会社 接合基板及び接合基板の製造方法
JPWO2020183701A1 (ja) * 2019-03-14 2021-12-16 日本碍子株式会社 接合基板
JP7289910B2 (ja) 2019-03-14 2023-06-12 日本碍子株式会社 接合基板及び接合基板の製造方法
JP7197677B2 (ja) 2019-03-14 2022-12-27 日本碍子株式会社 接合基板
JP2021101454A (ja) * 2019-12-24 2021-07-08 株式会社東芝 ねじ止めパット部材付きセラミックス回路基板及びそれを用いた半導体装置
JP7301732B2 (ja) 2019-12-24 2023-07-03 株式会社東芝 ねじ止めパット部材付きセラミックス回路基板及びそれを用いた半導体装置
CN116134607A (zh) * 2020-07-27 2023-05-16 株式会社东芝 接合体、电路基板、半导体装置及接合体的制造方法
CN116134004A (zh) * 2020-07-27 2023-05-16 株式会社东芝 接合体、电路基板、半导体装置及接合体的制造方法
WO2022024832A1 (ja) * 2020-07-27 2022-02-03 株式会社 東芝 接合体、回路基板、半導体装置、及び接合体の製造方法
JP2022113113A (ja) * 2021-01-22 2022-08-03 ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー 金属セラミック基板のパターニング方法及びパターニングされた金属セラミック基板
WO2023120185A1 (ja) * 2021-12-24 2023-06-29 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
EP3460838A4 (en) 2019-12-25
JPWO2017200004A1 (ja) 2019-04-04
EP3460838A1 (en) 2019-03-27
JP6687109B2 (ja) 2020-04-22
TW201816952A (zh) 2018-05-01
CN109155291A (zh) 2019-01-04
TWI713746B (zh) 2020-12-21
EP3460838B1 (en) 2021-02-24
US20190189548A1 (en) 2019-06-20
CN109155291B (zh) 2022-05-03
US10453783B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
WO2017200004A1 (ja) パワーモジュール用基板
US11570890B2 (en) Ceramic circuit board and module using same
JP6432466B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
JP6127833B2 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
JP6432465B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
WO2011049067A1 (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法及びヒートシンク付パワーモジュール用基板の製造方法
WO2015141295A1 (ja) 接合体、パワーモジュール用基板、パワーモジュール、及び、接合体の製造方法
JP2012178513A (ja) パワーモジュールユニット及びパワーモジュールユニットの製造方法
JP6904094B2 (ja) 絶縁回路基板の製造方法
JP6819299B2 (ja) 接合体、パワーモジュール用基板、接合体の製造方法及びパワーモジュール用基板の製造方法
JP6432373B2 (ja) ヒートシンク付パワーモジュール用基板、パワーモジュール、及び、ヒートシンク付パワーモジュール用基板の製造方法
WO2017126653A1 (ja) 接合体、パワーモジュール用基板、パワーモジュール、接合体の製造方法及びパワーモジュール用基板の製造方法
KR102524698B1 (ko) 접합체, 파워 모듈용 기판, 파워 모듈, 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JP6428327B2 (ja) ヒートシンク付パワーモジュール用基板、パワーモジュール、及び、ヒートシンク付パワーモジュール用基板の製造方法
WO2016167217A1 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法
JP6621353B2 (ja) 耐熱性セラミックス回路基板
WO2017126641A1 (ja) 接合体、パワーモジュール用基板、接合体の製造方法及びパワーモジュール用基板の製造方法
JP7208439B2 (ja) セラミックス回路基板、電子デバイス、金属部材、及びセラミックス回路基板の製造方法
WO2021112046A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
WO2022224958A1 (ja) 銅／セラミックス接合体、および、絶縁回路基板
WO2022224946A1 (ja) 銅／セラミックス接合体、および、絶縁回路基板
JP2020096054A (ja) 接合体の製造方法、絶縁回路基板の製造方法、セラミックス基板、接合体、及び、絶縁回路基板
JP5865921B2 (ja) 回路基板およびそれを用いた電子装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018518331

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17799428

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017799428

Country of ref document: EP

Effective date: 20181219