WO2017134967A1 - 表示装置、電子機器および投射型表示装置 - Google Patents

表示装置、電子機器および投射型表示装置 Download PDF

Info

Publication number
WO2017134967A1
WO2017134967A1 PCT/JP2016/088925 JP2016088925W WO2017134967A1 WO 2017134967 A1 WO2017134967 A1 WO 2017134967A1 JP 2016088925 W JP2016088925 W JP 2016088925W WO 2017134967 A1 WO2017134967 A1 WO 2017134967A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal voltage
voltage
precharge signal
precharge
driving unit
Prior art date
Application number
PCT/JP2016/088925
Other languages
English (en)
French (fr)
Inventor
誠一郎 甚田
秀夫 陣内
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US16/072,917 priority Critical patent/US10861404B2/en
Priority to JP2017565434A priority patent/JP6773054B2/ja
Priority to CN201680080098.3A priority patent/CN108496217A/zh
Publication of WO2017134967A1 publication Critical patent/WO2017134967A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3102—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators
    • H04N9/3105—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators for displaying all colours simultaneously, e.g. by using two or more electronic spatial light modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3102—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators
    • H04N9/312—Driving therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/002—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to project the image of a two-dimensional display, such as an array of light emitting or modulating elements or a CRT
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3197—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using light modulating optical valves

Definitions

  • a display device equipped with a liquid crystal cell as an electro-optic element if a DC voltage is continuously applied to the liquid crystal cell for a long time, the specific resistance (substance specific to the substance) of the liquid crystal deteriorates or an afterimage phenomenon called “burn-in” Occurs. Therefore, an AC driving method is employed in which the polarity of the signal voltage applied to the pixel electrode of the liquid crystal cell with respect to the potential of the counter electrode of the liquid crystal cell is inverted at a predetermined cycle.
  • the common voltage applied to the counter electrode is made constant and the polarity of the signal voltage is inverted every field period (1F), or not only the signal voltage but also the common voltage is inverted every 1F.
  • a 1F inversion driving method is known. In addition to this, for example, with the common voltage kept constant, the polarity of the signal voltage is inverted every 1F and every horizontal period (1H), and not only the signal voltage but also the common voltage is inverted every 1F.
  • a 1F1H inversion driving method in which inversion is performed every 1H is known.
  • the common voltage is fixed and the polarity of the signal voltage is inverted every 1F and inverted every dot, or not only the signal voltage but also the common voltage is inverted every 1F and inverted every dot.
  • a 1F1 dot inversion driving method is known.
  • the precharge signal voltage level may be set to a black level. This is because the potential between the source and drain of the pixel transistor can be made constant in the entire pixel region by writing the black level in advance to the signal line as the precharge signal voltage, and the current leakage amount is also uniform in the entire pixel region. It is because it can be made.
  • a precharge signal voltage level is applied to a signal line sequentially in both a black level and a gray level in a horizontal blanking period.
  • a two-step precharge method is employed (see, for example, Patent Documents 1 to 3).
  • the display device includes a pixel array unit in which a plurality of pixels are two-dimensionally arranged in a matrix and a signal line is arranged for each pixel column.
  • the first display device further applies a video signal to each pixel in the pixel row selected by the first driving unit via a signal line, and a first driving unit that sequentially selects each pixel in units of rows.
  • a second drive unit that inverts the polarity of the video signal at a predetermined cycle.
  • the second driving unit Prior to application of the signal voltage, sequentially applies a first precharge signal voltage having a relatively large amplitude and a second precharge signal voltage having a relatively small amplitude to the signal line.
  • the second driving unit further performs the first precharge so that the amount of current leakage from the pixel to the signal line due to the application of the first precharge signal voltage is smaller than the other periods every predetermined horizontal period. Control application of signal voltage.
  • the second drive unit applies the second precharge signal voltage every horizontal period while thinning the application of the first precharge signal voltage every predetermined horizontal period. You may go. At this time, for example, the second drive unit may omit the application of the first precharge signal voltage in all or a part of the horizontal period not including the application period of each video signal. Further, for example, the second drive unit may equally allocate the whole or a part of the time caused by the thinning of the first precharge signal voltage to the application period of each video signal. Further, the first precharge signal voltage may be, for example, a voltage value having a minimum level of the signal voltage or a level higher than that.
  • the second drive unit applies the first precharge signal voltage and the second precharge signal voltage every horizontal period, and the first precharge signal voltage. May be made smaller than the amplitude of the first precharge signal voltage in other horizontal periods for each predetermined horizontal period.
  • An electronic apparatus includes the display device described above.
  • a projection display device includes an illumination optical system, a plurality of image light generation units that generate image light by modulating light from the illumination optical system, and a plurality of image light generation units.
  • a projection optical system that projects the generated image light.
  • Each image light generation unit has the same components as the above display device.
  • a current leak amount from the pixel to the signal line due to application of the first precharge signal voltage is predetermined.
  • Application of the first precharge signal voltage is controlled so as to be smaller than the other periods for each horizontal period.
  • the display device of the embodiment of the present disclosure the electronic device of the present disclosure, and the projection display device of the present disclosure, the voltage application on the positive electrode side with respect to the common voltage and the common voltage within the 1F period Since the breaking of symmetry with respect to the voltage application on the negative electrode side is relaxed, charge-up can be suppressed. As a result, the occurrence of temporary burn-in due to precharging can be suppressed.
  • the effect of this indication is not necessarily limited to the effect described here, Any effect described in this specification may be sufficient.
  • the second driving unit thins out the application of the first precharge signal voltage every predetermined horizontal period, and applies the second precharge signal voltage every one horizontal period. In the case where it is performed, occurrence of temporary burn-in due to precharge can be suppressed for any video signal.
  • the second driving unit omits application of the first precharge signal voltage in all or part of the horizontal period that does not include the application period of each video signal. In this case, it is possible to reduce intentional current leakage during the blanking period. As a result, the occurrence of temporary burn-in due to precharging can be further suppressed.
  • the second driving unit allocates all or part of the time generated by the thinning of the first precharge signal voltage evenly to the application period of each video signal.
  • the voltage value of each pixel can be brought close to a desired voltage value by the extension of the application period of the video signal even when the above-described symmetry breaking occurs.
  • the occurrence of temporary burn-in due to precharging can be further suppressed.
  • the second driving unit applies the first precharge signal voltage and the second precharge signal voltage every horizontal period, and the amplitude of the first precharge signal voltage. Is set to be smaller than the amplitude of the first precharge signal voltage in other horizontal periods for each predetermined horizontal period, as with the above “decimation”, for any video signal However, the occurrence of temporary burn-in due to precharging can be suppressed.
  • FIG. 11 is a diagram illustrating a modification example of a voltage waveform of a pixel in a white region in FIG. 10.
  • FIG. 11 is a diagram illustrating a modification example of a voltage waveform of a pixel in a black region in FIG. 10.
  • FIG. 11 is a diagram illustrating a modification example of a voltage waveform of a pixel in a white region in FIG. 10.
  • FIG. 11 is a diagram illustrating a modification example of a voltage waveform of a pixel in a black region in FIG. It is a figure showing an example of the isometric view structure of the electronic device which concerns on 2nd Embodiment of this indication. It is a figure showing an example of the strabismus composition of the electronic equipment concerning a 3rd embodiment of this indication. It is a figure showing an example of schematic structure of a projector concerning a 4th embodiment of this indication.
  • FIGS. 1 to 20 (1) + (2) FIG. 21, FIG. (1) + (2) + (3) FIGS. 23 and 24 2.
  • Second Embodiment (3) FIGS. 25 and 26 (3) + (1) FIGS. 27 and 28 (3) + (2) FIGS. 29 and 30 3.
  • Third Embodiment (4) FIGS. 31 and 32 (4) + (1) FIGS. 33 and 34 4). Modification common to each embodiment (5) FIGS. 35 and 36 (6) FIG. (7) FIGS. 38 to 41 5).
  • FIG. 1 The whole or part of the precharge signal voltage VpsigG1 in the blanking period is omitted (2) The application of the precharge signal voltage VpsigG1 is thinned out every predetermined 1H (3) pre (4) The amplitude of the precharge signal voltage VpsigG1 is greater than the amplitude of the precharge signal voltage VpsigG1 at another 1H every predetermined 1H. (5) The points to be thinned out are periodically changed. (6) All or part of the time generated by the thinning is equally allocated to each writing time. (7) The precharge signal voltage VpsigG1 is at the maximum level of the signal voltage Vsig or a level higher than that.
  • FIG. 1 illustrates an example of a schematic configuration of the display device 1 according to the first embodiment of the present disclosure.
  • the display device 1 can be applied as a light valve of a three-plate projector (projection display device).
  • the display device 1 includes, for example, a pixel array unit 10, a controller 20, and a liquid crystal driver 30.
  • the pixel array unit 10 may be a transmissive type or a reflective type. When the pixel array unit 10 is a transmissive type, the display device 1 may include a light source (not shown) behind the pixel array unit 10 as necessary.
  • the pixel array unit 10 generates image light by electrically changing the polarization state of light by applying a voltage.
  • the pixel array unit 10 has, for example, normally black transmittance characteristics or reflectance characteristics.
  • normally black refers to an optical characteristic in which the transmittance or reflectance is minimized when no voltage is applied, and a black display is obtained.
  • the pixel array unit 10 may have, for example, normally white transmittance characteristics or reflectance characteristics.
  • normally white refers to an optical characteristic in which the transmittance or reflectance is maximized when no voltage is applied, and white display is performed. In the following description, it is assumed that the pixel array unit 10 has normally black transmittance characteristics or reflectance characteristics.
  • FIG. 2 shows an example of a schematic configuration of the display panel module 40.
  • the display device 1 includes a display panel module 40.
  • the display panel module 40 includes a display panel 41 in which the pixel array unit 10 and the liquid crystal driver 30 are provided on a substrate made of, for example, a glass plate or a resin plate.
  • the display panel module 40 further includes, for example, an FPC (Flexible Printed Circuits) 42 connected to the liquid crystal driver 30 on the display panel 41 and a control board 43 connected to the FPC 42.
  • the control board 43 controls the pixel array unit 10 via the liquid crystal driver 30 and includes, for example, a controller 20.
  • the controller 20 is composed of, for example, an IC.
  • the controller 20 may be provided on the FPC 42 or may be provided on the substrate of the display panel module 40.
  • the pixel array unit 10 includes a plurality of scanning lines WSL extending in the row direction, a plurality of signal lines DTL extending in the column direction, and one at each intersection of the scanning lines WSL and the signal lines DTL. And a plurality of pixels 11 provided. That is, in the pixel array unit 10, a plurality of pixels 11 are two-dimensionally arranged in a matrix, and a signal line DTL is arranged for each pixel column. Each pixel 11 is connected in parallel to the liquid crystal cell CL, a pixel transistor Tr that samples the voltage of the signal line DTL based on a signal input from the liquid crystal cell CL and the scanning line WSL, and writes the voltage to the liquid crystal cell CL, for example. And a capacitive element Cs.
  • the pixel transistor Tr is composed of, for example, a thin film transistor (TFT: “Thin” Film “Transistor”).
  • the liquid crystal cell CL includes, for example, a liquid crystal layer and a pixel electrode and a counter electrode that sandwich the liquid crystal layer.
  • the liquid crystal cell CL may further include, for example, a polarizing plate.
  • the pixel electrode is connected to the source or drain of the pixel transistor Tr, and the counter electrode is connected to a VCOM circuit 24 described later.
  • the liquid crystal driver 30 causes the pixel array unit 10 to generate image light based on a video signal input from the outside by active matrix driving each pixel 11.
  • the liquid crystal driver 30 includes a vertical drive circuit 31 connected to the plurality of scanning lines WSL, a horizontal drive circuit 32 connected to the plurality of signal lines, and a precharge circuit 33.
  • the controller 20 and the vertical drive circuit 31 correspond to a specific example of “first drive unit” of the present disclosure.
  • the controller 20, the horizontal drive circuit 32, and the precharge circuit 33 correspond to a specific example of a “second drive unit” of the present disclosure.
  • FIG. 3 shows an example of the circuit configuration of the horizontal drive circuit 32 and the precharge circuit 33.
  • the horizontal drive circuit 32 is not limited to the configuration shown in FIG.
  • the horizontal drive circuit 32 applies a signal voltage Vsig corresponding to the video signal DA (described later) to each pixel 11 in the pixel row selected by the vertical drive circuit 31 via the signal line DTL. Specifically, the horizontal drive circuit 32 operates based on a control signal supplied from the controller 20 and outputs the signal voltage Vsig in parallel to the pixel array unit 10 via each signal line DTL one line at a time.
  • the signal voltage Vsig has a peak value or a pulse width corresponding to the gradation of the video signal DA input from the outside.
  • the vertical drive circuit 31 sequentially selects each pixel 11 in units of rows. Specifically, the vertical drive circuit 31 operates based on a control signal supplied from the controller 20, and sends a drive pulse for scanning each pixel 11 line-sequentially to the pixel array unit 10 via each scan line WSL. Output in parallel.
  • the horizontal drive circuit 32 includes, for example, a plurality of shift registers SR (SR (a1), SR (a2)... SR (a41)) allocated one by one for each group of signal lines DTL, and signal lines DTL. And a plurality of switch elements SWa assigned one by one.
  • SR shift registers SR
  • SR (a1), SR (a2)... SR (a41) allocated one by one for each group of signal lines DTL, and signal lines DTL.
  • switch elements SWa assigned one by one.
  • the output terminal is connected to the ON / OFF control terminal of each switch element SWa in the corresponding group, and the input terminal is connected via the FPC 42.
  • Each switch element SWa includes a plurality of switches assigned one for each signal line DTL.
  • Each switch element SWa has one end connected to each signal line DTL one by one and the other end connected to the controller 20 via the FPC 42.
  • the horizontal drive circuit 32 sequentially outputs the control signal from each shift register SR to the on / off control terminal of each switch element SWa in the corresponding group.
  • the signal voltage Vsig is sequentially output from each group to each corresponding signal line DTL.
  • the precharge circuit 33 is connected to each signal line DTL together with the horizontal drive circuit 32.
  • the precharge circuit 33 operates based on a control signal supplied from the controller 20, and outputs the precharge signal voltage Vpsig to the pixel array unit 10 in parallel via each signal line DTL.
  • the precharge circuit 33 applies the precharge signal voltage Vpsig to the signal line DTL prior to application of the signal voltage Vsig.
  • the precharge signal voltage Vpsig includes, for example, a precharge signal voltage VpsigB and a precharge signal voltage VpsigG as shown in FIG. In this case, the precharge circuit 33 sequentially applies the precharge signal voltage VpsigB and the precharge signal voltage VpsigG to the signal line DTL prior to the application of the signal voltage Vsig.
  • the precharge signal voltage VpsigB corresponds to a specific example of “first precharge voltage” of the present disclosure.
  • the precharge signal voltage VpsigG corresponds to a specific example of “second precharge voltage” of the present disclosure.
  • the precharge signal voltage VpsigB is a signal voltage for reducing variations in the voltage of the counter electrode of each pixel 11.
  • the precharge signal voltage VpsigB is a fixed value regardless of the magnitude or polarity of the signal voltage Vsig, and is, for example, a voltage value lower than the lowest level of the signal voltage Vsig (VsigL, VsigL1, VsigL2 described later). ing.
  • the precharge signal voltage VpsigB has a relatively large amplitude compared to the amplitude of the precharge signal voltage VpsigG.
  • the voltage VsigL is a voltage value at the lowest level of the signal voltage Vsig when the common voltage Vcom is constant.
  • the voltage VsigL1 is a voltage value at the lowest level of the signal voltage Vsig when the common voltage Vcom is a rectangular wave and the polarity of the signal voltage Vsig is positive.
  • the voltage VsigL2 is a voltage value at the lowest level of the signal voltage Vsig when the common voltage Vcom is a rectangular wave and the polarity of the signal voltage Vsig is negative.
  • the precharge signal voltage VpsigG is a signal voltage output subsequent to the precharge signal voltage VpsigB.
  • the precharge signal voltage VpsigG is composed of a precharge signal voltage VpsigG1 and a precharge signal voltage VpsigG2.
  • the precharge signal voltage VpsigG1 is a signal voltage output immediately before the signal voltage Vsig is output when the polarity of the signal voltage Vsig is positive.
  • the precharge signal voltage VpsigG2 is a signal voltage output immediately before the signal voltage Vsig is output when the polarity of the signal voltage Vsig is negative.
  • the precharge signal voltage VpsigG1 is a halftone voltage of the signal voltage Vsig when the polarity of the signal voltage Vsig is positive, and has a voltage value slightly higher than, for example, a common voltage Vcom described later.
  • the precharge signal voltage VpsigG2 is a halftone voltage of the signal voltage Vsig when the polarity of the signal voltage Vsig is negative.
  • the precharge signal voltage VpsigG2 has a voltage value slightly lower than a common voltage Vcom described later.
  • the precharge signal voltages VpsigG, VpsigG1, and VpsigG2 have relatively small amplitudes compared to the amplitude of the precharge signal voltage VpsigB.
  • the precharge signal voltage VpsigG is applied immediately before the signal voltage Vsig is applied. Thereby, insufficient writing of the signal voltage Vsig to the signal line DTL is improved.
  • the precharge signal voltage VpsigB is applied immediately before the signal voltage Vsig is applied. As a result, a leak current is forced to flow from the pixel transistor Tr toward the signal line DTL, so that variations in the voltage Vpix in each pixel 11 are reduced.
  • the controller 20 controls the liquid crystal driver 30 for active matrix driving of each pixel 11 using an AC driving method.
  • the AC driving method will be described in detail later.
  • the controller 20 includes a signal processing circuit 21, a timing generation circuit 22, an inversion circuit 23, a VCOM circuit 24, and a power supply generation circuit 25.
  • the signal processing circuit 21 converts, for example, an externally input digital video signal Din into an analog video signal DA for the pixel array unit 10, and outputs the converted video signal DA to the inverting circuit 23.
  • the signal processing circuit 21 further separates the synchronization signal Ts from the video signal Din, and outputs the separated synchronization signal Ts to the timing generation circuit 22.
  • the timing generation circuit 22 generates, for example, a horizontal start signal HST and a horizontal clock signal HCK that are synchronized with the synchronization signal Ts and outputs the horizontal start signal HST and the horizontal clock signal HCK.
  • the timing generation circuit 22 further forms, for example, a vertical start signal VST and a vertical clock signal VCK synchronized with the synchronization signal Ts, and outputs them to the vertical drive circuit 31.
  • the timing generation circuit 22 further forms, for example, an inversion control pulse synchronized with the synchronization signal Ts and outputs it to the inversion circuit 23.
  • the timing generation circuit 22 further forms, for example, a vertical clock signal VCK synchronized with the synchronization signal Ts and outputs it to the VCOM circuit 24.
  • the inversion circuit 23 performs a polarity inversion operation according to the inversion control pulse.
  • the inverting circuit 23 forms a signal voltage Vsig whose polarity is inverted every one field period (1F) from the video signal DA.
  • the inverting circuit 23 outputs the formed signal voltage Vsig to the horizontal drive circuit 32.
  • the power generation circuit 25 generates a voltage necessary for the signal processing circuit 21 and the VCOM circuit 24 and supplies the voltage to the signal processing circuit 21 and the V
  • 1F is a period defined by the vertical start signal VST, for example, as shown in FIG.
  • the start of 1F corresponds to the rise of the vertical start signal VST
  • the end of 1F corresponds to the rise of the vertical start signal VST generated first after the start of 1F.
  • 1F may be a period defined by the pulse waveform of the common voltage Vcom. In this case, 1F corresponds to a period from the rising time to the falling time of the common voltage Vcom, or a period from the falling time to the rising time of the common voltage Vcom.
  • 1F includes an effective display period Ta in which the signal voltage Vsig is applied to the pixel array unit 10, and a blanking period Tb provided at least one of before and after the effective display period Ta.
  • the blanking period Tb is set after the blanking period Tb1 provided before the effective display period Ta and the effective display period Ta.
  • the blanking period Tb2 is provided.
  • the signal voltage Vsig for all lines is sequentially output from the horizontal drive circuit 32 to each signal line DTL in synchronization with the vertical clock signal VCK for each signal voltage Vsig for one line. Is done.
  • the blanking period Tb is a period in which no image is displayed on the pixel array unit 10, and is a period in which various signal processes are performed.
  • the horizontal start signal HST defines, for example, one horizontal period (1H) as shown in FIG.
  • the start of 1H corresponds to the rise of the horizontal start signal HST
  • the end of 1H corresponds to the rise of the horizontal start signal HST generated first after the start of 1H.
  • Each 1H in the effective display period Ta includes an effective display period Tc in which the signal voltage Vsig is applied to the pixel array unit 10, and a blanking period Td provided at least one of before and after the effective display period Tc. It consists of In the present embodiment, only one effective display period Tc is provided in 1H, and the blanking period Td is determined after the blanking period Td1 provided before the effective display period Tc and the effective display period Tc.
  • the blanking period Td2 is provided.
  • the signal voltage Vsig for one line is output simultaneously from the horizontal drive circuit 32 to each signal line DTL in synchronization with the horizontal clock signal HCK, or sequentially for each group of signal lines DTL. Or output.
  • the blanking period Td is a period during which no image is displayed on the pixel array unit 10.
  • the VCOM circuit 24 generates a predetermined common voltage Vcom and applies it to the counter electrode of the liquid crystal cell CL. For example, when performing DC driving, the VCOM circuit 24 keeps the common voltage Vcom constant and applies it to the counter electrode of the liquid crystal cell CL. For example, when performing AC driving, the VCOM circuit 24 applies a common voltage Vcom, which changes in pulse in synchronization with the vertical start signal VST, to the counter electrode of the liquid crystal cell CL. At this time, the VCOM circuit 24 forms a common voltage Vcom whose polarity is inverted every 1F, and applies the formed common voltage Vcom to the counter electrode of the liquid crystal cell CL.
  • FIG. 7 shows another example of the circuit configuration of the horizontal drive circuit 32 and the precharge circuit 33.
  • FIG. 8 is a waveform diagram for explaining an example of line-sequential driving by the controller 20.
  • the horizontal drive circuit 32 is not limited to the configuration shown in FIG.
  • the horizontal drive circuit 32 includes, for example, a plurality of selection lines SEL (SEL (1), SEL (2)... SEL (41)) assigned to each group of signal lines DTL and signal lines DTL.
  • Each of the groups includes a plurality of switch elements SWb allocated one by one for each signal line DTL.
  • SEL selection lines
  • Each common wiring is assigned to each switch group and is electrically separated from each other.
  • Each common wiring is connected to the controller 20 via the FPC 42.
  • the horizontal drive circuit 32 switches the signal voltage for each group of signal lines DTL by sequentially turning on each switch SWb for each group of signal lines DTL based on a control signal supplied from the controller 20. Vsig is output sequentially.
  • the horizontal drive circuit 32 performs AC driving in which the polarity of the signal voltage Vsig applied to the pixel electrode of the liquid crystal cell CL with respect to the potential (common voltage Vcom) of the counter electrode of the liquid crystal cell CL is inverted at a predetermined cycle. As a result, the deterioration of the specific resistance of the liquid crystal (substance specific to the substance) and the afterimage phenomenon called “burn-in” are suppressed.
  • FIG. 9A, FIG. 9B, and FIG. 9C are schematic diagrams for explaining an example of AC driving according to the present embodiment.
  • “+” indicates that the polarity of the signal voltage Vsig is positive with respect to the common voltage Vcom.
  • 9A, 9B, and 9C “ ⁇ ” indicates that the polarity of the signal voltage Vsig is negative with respect to the common voltage Vcom.
  • “+” and “ ⁇ ” represent the relative magnitude relationship between the signal voltage Vsig and the common voltage Vcom.
  • the common voltage Vcom is made constant and the polarity of the signal voltage Vsig is inverted every 1F, or not only the signal voltage Vsig but also the common voltage Vcom is changed every 1F.
  • the common voltage Vcom is fixed, the polarity of the signal voltage Vsig is inverted every 1F, and every 1H, or the signal voltage Vsig is inverted.
  • a 1F1H inversion drive in which the common voltage Vcom is also inverted every 1F and is inverted every 1H can be mentioned.
  • FIG. 9A the common voltage Vcom is made constant and the polarity of the signal voltage Vsig is inverted every 1F, or not only the signal voltage Vsig but also the common voltage Vcom is changed every 1F.
  • 1F inversion driving that inverts.
  • the common voltage Vcom is made constant, the polarity of the signal voltage Vsig is inverted every 1F, and every dot is inverted, 1F1 dot inversion driving in which not only the signal voltage Vsig but also the common voltage Vcom is inverted every 1F and is also inverted every dot.
  • FIG. 10 shows a state in which the pixel array unit 10 performs monochrome stripe display.
  • FIG. 10 illustrates a black and white stripe display in which a black region 10B extending in the vertical direction is sandwiched between two white regions 10A and 10C extending in the vertical direction.
  • 11 to 16 show an example of the 1F inversion driving waveform of the present embodiment.
  • FIG. 11 to FIG. 14 show examples of waveforms of Vcom DC driving in which the common voltage Vcom is constant (DC).
  • FIGS. 15 and 16 show examples of waveforms of VcomAC driving in which the common voltage Vcom is rectangular (AC).
  • FIG. 11 and 15 show the waveform of the voltage VdtlW of the signal line DTL in the white areas 10A and 10C together with the displacement of the voltage VpixW of the pixel 11 in the white areas 10A and 10C.
  • the voltage VpixW has a voltage waveform obtained by adding the signal voltage Vsig and the precharge signal voltage Vpsig.
  • 12 and 16 show the waveform of the voltage VdtlB of the signal line DTL in the black region 10B together with the displacement of the voltage VpixB of the pixel 11 in the black region 10B.
  • the voltage VpixB has a voltage waveform obtained by adding the signal voltage Vsig and the precharge signal voltage Vpsig.
  • FIG. 13 shows an example of the voltage waveform in the section ⁇ in FIG.
  • FIG. 14 shows an example of a voltage waveform in the section ⁇ of FIG.
  • the signal voltage Vsig has a waveform that is inverted every 1F around the fixed common voltage Vcom regardless of the signal voltage Vsig. Therefore, the amplitude of the signal voltage Vsig is substantially constant with the common voltage Vcom as a reference. At this time, the amplitude of the signal voltage Vsig has a magnitude corresponding to white display.
  • the precharge signal voltages VpsigG1 and VpsigG2 are values corresponding to the polarity of the signal voltage Vsig.
  • the amplitudes of the precharge signal voltages VpsigG1 and VpsigG2 are substantially constant with the common voltage Vcom as a reference.
  • the precharge signal voltage VpsigB has a fixed value regardless of the polarity of the signal voltage Vsig, and has a negative polarity over the entire 1F. Accordingly, the precharge signal voltage VpsigB is biased toward the “ ⁇ ” polarity with respect to the common voltage Vcom.
  • the precharge signal voltage VpsigB forcibly causes a leak current to flow from the pixel transistor Tr toward the signal line DTL.
  • the precharge signal voltage VpsigG1 acts as a signal voltage for forcibly flowing a leak current from the pixel transistor Tr toward the signal line DTL when the signal voltage Vsig is in white display. Therefore, as shown in FIG. 13, when the polarity of the signal voltage Vsig is positive, the voltage VdtlW of the signal line DTL in the white regions 10A and 10C is the precharge signal during the period in which the pixel transistor Tr is off. The voltage drops from a desired value by the voltages VpsigB and VpsigG1.
  • the precharge signal voltage VpsigG2 acts as a signal voltage for forcibly flowing a leak current from the signal line DTL toward the pixel transistor Tr when the signal voltage Vsig is in white display. Therefore, as shown in FIG. 14, when the polarity of the signal voltage Vsig is negative, the voltage VdtlW of the signal line DTL in the white regions 10A and 10C is the precharge signal during the period in which the pixel transistor Tr is off.
  • the voltage VpsigG2 slightly increases from the desired value.
  • the precharge signal voltage VpsigB is the same as or substantially the same as the signal voltage Vsig, the voltage VdtlW of the signal line DTL in the white regions 10A and 10C hardly varies depending on the precharge signal voltage VpsigB.
  • the voltage VdtlW of the signal line DTL in the white regions 10A and 10C is lowered from a desired value under the influence of the precharge signal voltage VpsigB. That is, the asymmetry of the precharge signal voltage VpsigB with respect to the common voltage Vcom causes the voltage VdtlW of the signal line DTL in the white regions 10A and 10C to decrease from a desired value.
  • temporary burn-in occurs in the white regions 10A and 10C. This “temporary burn-in” can be eliminated, for example, by keeping the display device 1 in a monochrome display for a predetermined period or by turning off the power supply of the display device 1 for a predetermined period.
  • the signal voltage Vsig is displayed in black. For this reason, the signal voltage Vsig has the same or almost the same voltage value as the fixed common voltage Vcom regardless of the signal voltage Vsig.
  • the precharge signal voltages VpsigG1 and VpsigG2 are values according to the polarity of the signal voltage Vsig.
  • the amplitudes of the precharge signal voltages VpsigG1 and VpsigG2 are substantially constant with the common voltage Vcom as a reference.
  • the precharge signal voltage VpsigB has a fixed value regardless of the polarity of the signal voltage Vsig, and has a negative polarity over the entire 1F. Therefore, the precharge signal voltage VpsigB is biased to the negative polarity side with respect to the common voltage Vcom.
  • the precharge signal voltage VpsigB forcibly causes a leak current to flow from the pixel transistor Tr toward the signal line DTL.
  • the precharge signal voltage VpsigG2 acts as a signal voltage for forcibly flowing a leak current from the pixel transistor Tr toward the signal line DTL when the signal voltage Vsig is at a low gradation. Therefore, as shown in FIG. 12, regardless of the polarity of the signal voltage Vsig, the voltage Vdt1B of the signal line DTL in the black region 10B is equal to the precharge signal voltages VpsigB, VpsigG2 during the period when the pixel transistor Tr is off. Decreases from the desired value.
  • the asymmetry of the precharge signal voltage VpsigB with respect to the common voltage Vcom causes the voltage Vdt1B of the signal line DTL in the black region 10B to decrease from a desired value. As a result, temporary burn-in also occurs in the black region 10B.
  • the precharge signal voltage VpsigG1 acts as a signal voltage for forcibly flowing a leak current from the signal line DTL toward the pixel transistor Tr when the signal voltage Vsig is at a low gradation.
  • the decrease amount of the voltage VpixW in the white regions 10A and 10C is significantly larger than the decrease amount of the voltage VpixB in the black region 10B.
  • the white areas 10A and 10C and the black area 10B have different levels of temporary burn-in, so that the pixel array unit 10 displays a monochrome stripe display in which the white areas 10A and 10C and the black area 10B are mixed. Later, when monochrome display (for example, low luminance display) is performed, a black and white stripe pattern may appear in the pixel array unit 10. This phenomenon can also appear in the VcomAC drive shown in FIGS.
  • the controller 20 reduces the difference between the amount of decrease in the voltage VpixW in the white regions 10A and 10C and the amount of decrease in the voltage VpixB in the black region 10B (that is, makes temporary burn-in difficult to notice).
  • the application of the precharge signal voltage VpsigB is controlled. For example, it may be considered to thin out the application of the precharge signal voltage VpsigB. “Thinning out” means that when the precharge signal voltage VpsigB is applied every 1H as shown in FIG. 17, for example, at least a plurality of periods included in a period in which the polarity of the signal voltage Vsig is positive. This means that a part of the precharge signal voltage VpsigB is omitted.
  • the accumulated application time of the precharge signal voltage VpsigB is shortened by thinning out the application of the precharge signal voltage VpsigB.
  • the controller 20 controls the application of the precharge signal voltage VpsigB so that temporary burn-in becomes inconspicuous while minimizing the deterioration of vertical crosstalk.
  • the controller 20 performs control to omit application of the precharge signal voltage VpsigB in the whole or a part of 1H included in the vertical blanking period Tb.
  • the precharge circuit 33 is based on the control signal supplied from the controller 20, or the whole or one included in the vertical blanking period Tb (Tb1, Tb2).
  • Application of the precharge signal voltage VpsigB is omitted in 1H of the section.
  • FIG. 19 illustrates an example of a voltage waveform in VcomDC driving.
  • FIG. 20 illustrates an example of a voltage waveform in the VcomAC drive.
  • the controller 20 further reduces the precharge signal voltage VpsigB so that the amount of current leakage from the pixel 11 to the signal line DTL due to the application of the precharge signal voltage VpsigB is smaller than the other periods every predetermined 1H.
  • Application may be controlled.
  • the precharge circuit 33 causes the precharge signal 33 so that the amount of current leakage from the pixel 11 to the signal line DTL due to the application of the precharge signal voltage VpsigB is smaller than the other periods every predetermined 1H.
  • the voltage VpsigB is applied.
  • the controller 20 controls the precharge circuit 33 so that the precharge signal voltage VpsigB is applied every horizontal period while the precharge signal voltage VpsigB is applied every predetermined 1H. Also good.
  • the precharge circuit 33 thins out the application of the precharge signal voltage VpsigB every predetermined 1H based on the control signal supplied from the controller 20, The precharge signal voltage VpsigG is applied every horizontal period.
  • FIG. 21 illustrates an example of a voltage waveform in VcomDC driving.
  • FIG. 22 illustrates an example of a voltage waveform in the VcomAC drive.
  • FIG. 21 and FIG. 22 illustrate how the application of the precharge signal voltage VpsigB is omitted every 1H.
  • the controller 20 preferably thins out the application of the precharge signal voltage VpsigB so that the application intervals of the precharge signal voltage VpsigB are equal. For example, the controller 20 may thin out the precharge signal voltage VpsigB for each even-numbered pixel row, or thin out the precharge signal voltage VpsigB for each odd-numbered pixel row. For example, the controller 20 may thin out three precharge signal voltages VpsigB every 4H.
  • the controller 20 may further set the precharge signal voltage VpsigB to a voltage value of the lowest level (VsigL2, VsigL) of the signal voltage Vsig or higher.
  • the precharge circuit 33 for example, as shown in FIGS. 23 and 24, based on the control signal supplied from the controller 20, the lowest level (VsigL2, VsigL) of the signal voltage Vsig or a level higher than that.
  • the precharge signal voltage VpsigB set to the voltage value of is output.
  • FIG. 23 illustrates an example of a voltage waveform in VcomDC driving.
  • FIG. 24 illustrates an example of a voltage waveform in the VcomAC drive.
  • an AC driving method in which the polarity of the signal voltage applied to the pixel electrode of the liquid crystal cell with respect to the potential of the counter electrode of the liquid crystal cell is inverted at a predetermined cycle.
  • this AC driving method the fluctuation of the potential of the signal line may appear as a vertical stripe on the display screen. For this reason, a precharge method of writing a halftone level precharge signal to a signal line prior to the writing of the video signal is employed together with this AC driving method.
  • the precharge signal level is sequentially set in both the white level and the halftone level in the horizontal blanking period.
  • a two-step precharge method in which the signal line is applied is adopted.
  • current leakage is forcibly performed. Therefore, in the 1F period, the symmetry between the positive voltage application with respect to the common voltage and the negative voltage application with respect to the common voltage is lost.
  • the application of the precharge signal voltage VpsigB is omitted in the whole or a part of the horizontal period included in the vertical blanking period Tb (Tb1, Tb2).
  • the precharge signal voltage is set so that the amount of current leakage from the pixel 11 to the signal line DTL due to the application of the precharge signal voltage VpsigB is smaller than the other periods every predetermined 1H.
  • VpsigB When VpsigB is applied, the collapse of symmetry between the voltage application on the positive electrode side with respect to the common voltage Vcom and the voltage application on the negative electrode side with respect to the common voltage Vcom can be reduced within the 1F period. it can. As a result, it is possible to more effectively suppress the occurrence of temporary burn-in due to the precharge signal voltage Vpsig.
  • the application of the precharge signal voltage VpsigB is thinned out every predetermined 1H, and the application of the precharge signal voltage VpsigG is performed every 1H, so for any video signal DA Even within 1F, it is possible to alleviate the collapse of symmetry between the voltage application on the positive electrode side with respect to the common voltage Vcom and the voltage application on the negative electrode side with respect to the common voltage Vcom. As a result, it is possible to more effectively suppress the occurrence of temporary burn-in due to the precharge signal voltage Vpsig.
  • the amplitude of the precharge signal voltage VpsigB is shallow. As a result, the amount of current leakage can be reduced. As a result, it is possible to more effectively suppress the occurrence of temporary burn-in due to the precharge signal voltage Vpsig.
  • Second Embodiment> 25 and 26 are waveform diagrams for explaining an example of the precharge signal voltage Vpsig in the display device 2 according to the second embodiment of the present disclosure.
  • the controller 20 sets the precharge signal voltage VpsigB to a voltage value at the lowest level (VsigL2, VsigL) of the signal voltage Vsig or higher.
  • the precharge circuit 33 for example, as shown in FIGS. 25 and 26, based on the control signal supplied from the controller 20, the lowest level of the signal voltage Vsig (VsigL2, VsigL) or a level higher than that.
  • the precharge signal voltage VpsigB set to the voltage value is output to the signal line DTL.
  • the amount of current leakage can be reduced by the amount by which the amplitude of the precharge signal voltage VpsigB becomes shallower.
  • occurrence of temporary burn-in due to the precharge signal voltage Vpsig can be suppressed.
  • the controller 20 further controls the precharge circuit 33 so as to omit the application of the precharge signal voltage VpsigB in the whole or a part of 1H included in the vertical blanking period Tb (Tb1, Tb2). You may control.
  • the precharge circuit 33 is based on the control signal supplied from the controller 20, or the whole or one included in the vertical blanking period Tb (Tb1, Tb2). Application of the precharge signal voltage VpsigB at 1H of the part is omitted.
  • the controller 20 further controls the precharge circuit 33 so as to apply the precharge signal voltage VpsigG every 1H while thinning out the application of the precharge signal voltage VpsigB every predetermined 1H. May be.
  • the precharge circuit 33 thins out the application of the precharge signal voltage VpsigB every predetermined 1H based on a control signal supplied from the controller 20.
  • the precharge signal voltage VpsigG is applied every 1H.
  • Third Embodiment> 31 and 32 are waveform diagrams for describing an example of the precharge signal Vpsig in the display device 3 according to the third embodiment of the present disclosure.
  • the controller 20 controls the precharge circuit 33 so that the precharge signal VpsigB and the precharge signal VpsigG (VpsigG1, VpsigG2) are applied every 1H. Furthermore, the controller 20 sets the amplitude of the precharge signal VpsigB to a value smaller than the amplitude of the precharge signal VpsigB at the other 1H every predetermined 1H.
  • the precharge circuit 33 applies the precharge signal VpsigB and the precharge signal VpsigG (VpsigG1, VpsigG2) based on the control signal supplied from the controller 20, for example, as shown in FIGS. Is performed every 1H, and the precharge signal VpsigB set to an amplitude smaller than the amplitude of the precharge signal VpsigB in the other 1H is output to the signal line DTL every predetermined 1H.
  • the collapse of symmetry between the voltage application on the positive side with respect to the common voltage Vcom and the voltage application on the negative side with respect to the common voltage Vcom is alleviated. can do.
  • the controller 20 may further set the precharge signal voltage VpsigB to a voltage value of the lowest level (VsigL2, VsigL) of the signal voltage Vsig or higher.
  • the precharge circuit 33 for example, as shown in FIGS. 33 and 34, is based on the control signal supplied from the controller 20, and the minimum level (VsigL2, VsigL) of the signal voltage Vsig or a level higher than that.
  • the recharge signal voltage VsigB set to the voltage value is output to the signal line DTL.
  • FIG. 35 and FIG. 36 are waveform diagrams for explaining a modification of the precharge signal Vpsig.
  • the controller 20 may change the location where the precharge signal voltage VpsigB is thinned out for each predetermined period (for example, 1F). For example, as shown in FIG. 35, the controller 20 thins out the precharge signal voltage VpsigB for every even-numbered pixel row in a certain 1F, and then thins out the precharge signal voltage VpsigB for every odd-numbered pixel row in the next 1F. May be. For example, as shown in FIG. 36, the controller 20 thins out three precharge signal voltages VpsigB every 4H, and changes the combination of three precharge signal voltages VpsigB thinned out every 4H every 1F. Good.
  • the precharge signal voltage VpsigB is applied once every H.
  • the controller 20 performs the precharge signal at least once for a plurality of H (nH) and less than n times.
  • the precharge circuit 33 is controlled so that the voltage VpsigB is applied to the signal line DTL.
  • the precharge circuit 33 applies the precharge signal voltage VpsigB to the signal line DTL at least once for a plurality of H (nH) and less than n times.
  • the precharge signal voltage VpsigB may be applied at any H among a plurality of H (nH).
  • the precharge signal voltage VpsigB when applied to the signal line DTL at least once in a plurality of H (nH) and less than n times, and the potential of the precharge signal voltage VpsigB is two or more. When the value is selectable, the potentials of the precharge signal voltages VpsigB may be different from each other.
  • FIG. 37 is a waveform diagram for explaining a modification of the precharge signal Vpsig.
  • the controller 20 evenly allocates all or part of the time caused by the thinning of the precharge signal VpsigB to the application period of each video signal DA (signal voltage Vsig). May be.
  • the controller 20 thins out the three precharge signals VpsigB every 4H, and calculates the time generated by the thinning out of the three precharge signals VpsigB for each video signal DA (signal voltage).
  • Vsig may be equally allocated to the application period.
  • FIG. 38 shows a modification of the voltage waveform of the pixels 11 in the white regions 10A and 10C of FIG.
  • FIG. 39 shows a modification of the voltage waveform of the pixel 11 in the black region 10B of FIG.
  • the controller 20 may set the precharge signal voltage VpsigB to a voltage value at the highest level of the signal voltage Vsig or higher.
  • the precharge circuit 33 is set to a voltage value of the highest level of the signal voltage Vsig or a level higher than that based on the control signal supplied from the controller 20.
  • the precharge signal voltage VpsigB is output.
  • FIG. 38 illustrates an example of a voltage waveform in VcomDC driving.
  • FIG. 39 illustrates an example of a voltage waveform in the VcomAC drive.
  • FIG. 40 shows a modification of the voltage waveform of the pixels 11 in the white regions 10A and 10C of FIG.
  • FIG. 41 shows a modification of the voltage waveform of the pixel 11 in the black region 10B of FIG.
  • the controller 20 may set the precharge signal voltage VpsigB to a voltage value at a maximum level of the signal voltage Vsig or higher.
  • the precharge circuit 33 is set to a voltage value of the maximum level of the signal voltage Vsig or a level higher than that based on the control signal supplied from the controller 20.
  • the precharge signal voltage VpsigB is output.
  • FIG. 40 illustrates an example of a voltage waveform in VcomDC driving.
  • FIG. 41 illustrates an example of a voltage waveform in VcomAC driving.
  • the precharge signal voltage VpsigB is set to a voltage value at the maximum level of the signal voltage Vsig or higher.
  • FIG. 42 illustrates a perspective configuration example of the electronic device 4.
  • the electronic device 4 is, for example, a mobile terminal provided with a display surface 4A on the main surface of a plate-shaped housing.
  • the electronic device 4 includes, for example, the display devices 1, 2, and 3 according to the above-described embodiment and its modifications at the position of the display surface 4A.
  • display devices 1, 2, and 3 are provided, the same effects as those of the above-described embodiments can be obtained.
  • FIG. 43 illustrates a perspective configuration example of the electronic apparatus 5 according to the present embodiment.
  • the electronic device 5 is, for example, a notebook personal computer including a display surface 5A on the main surface of one of two foldable plate-shaped housings.
  • the electronic device 5 includes, for example, display devices 1, 2, and 3 according to the above-described embodiment and modifications thereof at the position of the display surface 5A.
  • display devices 1, 2, and 3 are provided, the same effects as those of the above-described embodiments can be obtained.
  • FIG. 44 illustrates a schematic surface configuration example of the projector 6 according to the sixth embodiment of the present disclosure.
  • the projector 6 includes, for example, a light source device 7, an image generation system 8, and a projection optical system 9.
  • the image generation system 8 generates light of a plurality of colors by modulating light (for example, white light) emitted from the light source device 7 based on a video signal, and combines the generated image lights of a plurality of colors.
  • the light is emitted to the projection optical system 9.
  • the image generation system 8 includes an illumination optical system 810, an image generation unit 820, and an image synthesis unit 830.
  • the projection optical system 9 projects image light (synthesized image light) emitted from the image generation system 8 onto a screen or the like.
  • the image generation system 8 corresponds to a specific example of “light modulation unit” of the present disclosure.
  • the projection optical system 9 corresponds to a specific example of a “projection unit” of the present disclosure.
  • the illumination optical system 810 decomposes light (for example, white light) emitted from the light source device 7 into a plurality of color lights.
  • the illumination optical system 810 includes, for example, an integrator element 811, a polarization conversion element 812, a condenser lens 813, dichroic mirrors 814 and 815, and mirrors 816 to 818.
  • the integrator element 811 includes, for example, a fly eye lens 811a and a fly eye lens 811b.
  • the fly-eye lens 811a has a plurality of microlenses arranged two-dimensionally.
  • the fly-eye lens 811b also has a plurality of microlenses arranged two-dimensionally.
  • the fly-eye lens 811a divides light (for example, white light) emitted from the light source device 7 into a plurality of light fluxes and forms an image on each microlens in the fly-eye lens 811b.
  • the fly-eye lens 811b functions as a secondary light source, and allows a plurality of parallel lights with uniform brightness to enter the polarization conversion element 812.
  • the dichroic mirrors 814 and 815 selectively reflect color light in a predetermined wavelength range and transmit light in other wavelength ranges. For example, the dichroic mirror 814 selectively reflects red light. For example, the dichroic mirror 815 selectively reflects green light.
  • the image generation unit 820 modulates each color light decomposed by the illumination optical system 810 based on a video signal corresponding to each color input from the outside, and generates image light of each color.
  • the image generation unit 820 includes, for example, a light valve 821 for red light, a light valve 822 for green light, and a light valve 823 for blue light.
  • the light valve 821 for red light modulates red light input from the illumination optical system 810 based on a video signal corresponding to red input from the outside, and generates red image light.
  • the green light valve 822 modulates the green light input from the illumination optical system 810 based on a video signal corresponding to green input from the outside, and generates green image light.
  • the blue light valve 823 modulates blue light input from the illumination optical system 810 based on a video signal corresponding to blue input from the outside to generate blue image light.
  • the light valve 821 for red light, the light valve 822 for green light, and the light valve 823 for blue light are configured by the display devices 1, 2, and 3 according to the above-described embodiment and its modifications.
  • the image composition unit 830 synthesizes the image light of each color generated by the image generation unit 820 to generate color image light.
  • the display devices 1, 2, and 3 according to the above-described embodiment and its modifications are used as the light valve 821 for red light, the light valve 822 for green light, and the light valve 823 for blue light. It is used. Accordingly, since the display devices 1, 2, and 3 are provided, the same effects as those of the above-described embodiment are obtained.
  • this indication can take the following composition.
  • a pixel array unit in which a plurality of pixels are two-dimensionally arranged in a matrix and a signal line is arranged for each pixel column;
  • a first driving unit that sequentially selects the pixels in units of rows;
  • a second driving unit that applies a video signal to each pixel of the pixel row selected by the first driving unit via the signal line and inverts the polarity of the video signal at a predetermined period;
  • the second driving unit sequentially applies a first precharge signal voltage having a relatively large amplitude and a second precharge signal voltage having a relatively small amplitude to the signal line prior to application of the video signal.
  • the second driving unit is further configured such that a current leak amount from the pixel to the signal line due to application of the first precharge signal voltage is smaller than other periods every predetermined horizontal period.
  • the second driving unit applies the second precharge signal voltage every horizontal period while thinning out the application of the first precharge signal voltage every predetermined horizontal period;
  • the second driving unit applies the second precharge signal voltage every horizontal period while thinning out the application of the first precharge signal voltage every predetermined horizontal period;
  • the second driving unit applies the first precharge signal voltage and the second precharge signal voltage every horizontal period, and sets the amplitude of the first precharge signal voltage every predetermined horizontal period.
  • the second driving unit applies the second precharge signal voltage every horizontal period while thinning out the application of the first precharge signal voltage every predetermined horizontal period;
  • the display device according to (1), wherein the second driving unit equally allocates all or a part of the time generated with the thinning of the first precharge signal voltage to the application period of each video signal.
  • a display device The display device A pixel array unit in which a plurality of pixels are two-dimensionally arranged in a matrix and a signal line is arranged for each pixel column; A first driving unit that sequentially selects the pixels in units of rows; A second driving unit that applies a video signal to each pixel of the pixel row selected by the first driving unit via the signal line and inverts the polarity of the video signal at a predetermined period; Have The second driving unit sequentially applies a first precharge signal voltage having a relatively large amplitude and a second precharge signal voltage having a relatively small amplitude to the signal line prior to application of the video signal.
  • the second driving unit is further configured such that a current leak amount from the pixel to the signal line due to application of the first precharge signal voltage is smaller than other periods every predetermined horizontal period.
  • An electronic device that controls application of the first precharge signal voltage.
  • Illumination optics A plurality of image light generation units that generate image light by modulating light from the illumination optical system; A projection optical system that projects the image light generated by the plurality of image light generation units, and A pixel array unit in which a plurality of pixels are two-dimensionally arranged in a matrix and a signal line is arranged for each pixel column; A first driving unit that sequentially selects the pixels in units of rows; A second driving unit that applies a video signal to each pixel of the pixel row selected by the first driving unit via the signal line and inverts the polarity of the video signal at a predetermined period; Have The second driving unit sequentially applies a first precharge signal voltage having a relatively large amplitude and a second precharge signal voltage having a relatively small amplitude to the signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本開示の一実施の形態にかかる表示装置は、各画素を行単位で順次選択する第１駆動部と、第１駆動部によって選択された画素行の各画素に対して映像信号を、信号線を介して印加するとともに、映像信号の極性を所定の周期で反転させる第２駆動部とを備えている。第２駆動部は、信号電圧の印加に先立って、相対的に振幅の大きな第１プリチャージ信号電圧と、相対的に振幅の小さな第２プリチャージ信号電圧とを順次、信号線に印加する。第２駆動部は、さらに、第１プリチャージ信号電圧の印加に起因する、画素から信号線への電流リーク量が所定の水平期間ごとに他の期間よりも小さくなるように、第１プリチャージ信号電圧の印加を制御する。

Description

表示装置、電子機器および投射型表示装置
　本開示は、表示装置、電子機器および投射型表示装置に関する。
　電気光学素子として液晶セルを備えた表示装置では、液晶セルに長時間にわたって直流電圧が印加され続けると、液晶の比抵抗（物質固有の抵抗値）等の劣化や、「焼き付き」と呼ばれる残像現象が生じる。そのため、液晶セルの画素電極に印加される信号電圧の、液晶セルの対向電極の電位に対する極性を所定の周期で反転させる交流駆動法が採られている。
　この交流駆動法としては、例えば、対向電極に印加するコモン電圧を一定にして、信号電圧の極性を１フィールド期間（１Ｆ）ごとに反転させたり、信号電圧だけでなくコモン電圧も１Ｆごとに反転させたりする１Ｆ反転駆動法が知られている。この他に、例えば、コモン電圧を一定にして、信号電圧の極性を１Ｆごとに反転させると共に１水平期間（１Ｈ）ごとに反転させたり、信号電圧だけでなくコモン電圧も１Ｆごとに反転させると共に１Ｈごとに反転させたりする１Ｆ１Ｈ反転駆動法が知られている。また、例えば、コモン電圧を一定にして、信号電圧の極性を１Ｆごとに反転させると共に１ドットごとに反転させたり、信号電圧だけでなくコモン電圧も１Ｆごとに反転させると共に１ドットごとに反転させたりする１Ｆ１ドット反転駆動法が知られている。
　しかし、この交流駆動法では、映像信号の信号線への書き込みによる充放電電流が大きいと、信号線の電位が揺れてしまう。その結果、信号線の電位の揺れが表示画面上に縦スジとして見えてしまい、ユニフォーミティ（画面均一性）が悪化する。ユニフォーミティの改善には、上記の充放電電流をできるだけ抑えることが重要である。そこで、映像信号の信号線への書き込みに先立って、中間調レベル、例えばグレーレベルのプリチャージ信号電圧を水平ブランキング期間にあらかじめ信号線に書き込むプリチャージ方式が採られている。
　しかし、プリチャージ信号電圧レベルを中間調レベルに設定すると、画素トランジスタとして用いられているＴＦＴ(Thin Film Transistor；薄膜トランジスタ)のソース－ドレイン間にリーク電流が流れる。電流リーク量は、ソース－ドレイン間の電位の大きさに応じて変化する。そのため、例えば、ノーマリーホワイトの液晶表示装置において、プリチャージ信号電圧レベルをグレーレベルに設定した上で、黒のウィンドウパターンを表示した場合には、当該ウィンドウパターンの黒領域とグレー領域とで、電流リーク量が互いに異なってしまう。これにより、ウィンドウパターンの黒の情報が画素トランジスタを通して信号線に漏れるので、縦方向（垂直方向）のクロストーク（以下、「縦クロストーク」と称する。）が発生し、画品位を損なうことになる。
　ノーマリーホワイトの液晶表示装置において、縦クロストークを低減するためには、プリチャージ信号電圧レベルを黒レベルに設定すればよい。何故ならば、プリチャージ信号電圧として黒レベルをあらかじめ信号線に書き込むことで、画素トランジスタのソース－ドレイン間の電位を全画素領域で一定にすることができ、電流リーク量も全画素領域で均一にすることができるからである。
　縦クロストークの低減と、上述の縦スジの低減とを両立する方策として、例えば、プリチャージ信号電圧レベルを、黒レベルとグレーレベルとの双方を水平ブランキング期間に順次、信号線に印加する２ステッププリチャージ方式が採られている（例えば、特許文献１～３参照）。
特開２００５－３０９２８２号公報 特開２００８－２１６４２５号公報 特開２０１３－１５６６４５号公報
　しかし、２ステッププリチャージ方式では、強制的に電流リークが行われている。そのため、１Ｆ期間内において、コモン電圧に対して正極側の電圧印加と、コモン電圧に対して負極側の電圧印加との対称性が崩れる。これにより、液晶セルに電界が生じるので、その電界によって、液晶セルに含まれる不純物イオンが画素電極または対向電極の界面に集まるチャージアップが生じてしまう。その結果、一時的な焼き付きが生じてしまうという問題があった。
　したがって、プリチャージによる一時的な焼き付きの発生を抑制することの可能な表示装置、電子機器および投射型表示装置を提供することが望ましい。
　本開示の一実施の形態の表示装置は、複数の画素が行列状に２次元配置され、画素列ごとに信号線が配置された画素アレイ部を備えている。第１の表示装置は、さらに、各画素を行単位で順次選択する第１駆動部と、第１駆動部によって選択された画素行の各画素に対して映像信号を、信号線を介して印加するとともに、映像信号の極性を所定の周期で反転させる第２駆動部とを備えている。第２駆動部は、信号電圧の印加に先立って、相対的に振幅の大きな第１プリチャージ信号電圧と、相対的に振幅の小さな第２プリチャージ信号電圧とを順次、信号線に印加する。第２駆動部は、さらに、第１プリチャージ信号電圧の印加に起因する、画素から信号線への電流リーク量が所定の水平期間ごとに他の期間よりも小さくなるように、第１プリチャージ信号電圧の印加を制御する。
　本開示の一実施の形態の表示装置において、第２駆動部は、第１プリチャージ信号電圧の印加を所定の水平期間ごとに間引きつつ、第２プリチャージ信号電圧の印加を１水平期間ごとに行ってもよい。このとき、第２駆動部は、例えば、各映像信号の印加期間を含まない水平期間の全部または一部において、第１プリチャージ信号電圧の印加を省略してもよい。また、第２駆動部は、例えば、第１プリチャージ信号電圧の間引きに伴って生じた時間の全体または一部を各映像信号の印加期間に均等に割り振ってもよい。また、第１プリチャージ信号電圧が、例えば、信号電圧の最低レベルまたはそれより大きなレベルの電圧値となっていてもよい。
　また、本開示の一実施の形態の表示装置において、第２駆動部は、第１プリチャージ信号電圧および第２プリチャージ信号電圧の印加を１水平期間ごとに行うとともに、第１プリチャージ信号電圧の振幅を、所定の水平期間ごとに、他の水平期間における第１プリチャージ信号電圧の振幅よりも小さくするようになっていてもよい。
　本開示の一実施の形態の電子機器は、上記の表示装置を備えている。
　本開示の一実施の形態の投射型表示装置は、照明光学系と、照明光学系からの光を変調することで画像光を生成する複数の画像光生成部と、複数の画像光生成部で生成された各画像光を投射する投射光学系とを備えている。各画像光生成部は、上記の表示装置と同一の構成要素を有している。
　本開示の一実施の形態の表示装置、本開示の電子機器および本開示の投射型表示装置では、第１プリチャージ信号電圧の印加に起因する、画素から信号線への電流リーク量が所定の水平期間ごとに他の期間よりも小さくなるように、第１プリチャージ信号電圧の印加が制御される。これにより、１Ｆ期間内において、コモン電圧に対して正極側の電圧印加と、コモン電圧に対して負極側の電圧印加との対称性の崩れが緩和される。
　本開示の一実施の形態の表示装置、本開示の電子機器および本開示の投射型表示装置によれば、１Ｆ期間内において、コモン電圧に対して正極側の電圧印加と、コモン電圧に対して負極側の電圧印加との対称性の崩れを緩和するようにしたので、チャージアップを抑制することができる。その結果、プリチャージによる一時的な焼き付きの発生を抑制することができる。なお、本開示の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
　本開示の一実施の形態の表示装置において、第２駆動部が、第１プリチャージ信号電圧の印加を所定の水平期間ごとに間引きつつ、第２プリチャージ信号電圧の印加を１水平期間ごとに行うようになっている場合には、どのような映像信号に対しても、プリチャージによる一時的な焼き付きの発生を抑制することができる。
　本開示の一実施の形態の表示装置において、第２駆動部が、各映像信号の印加期間を含まない水平期間の全部または一部において、第１プリチャージ信号電圧の印加を省略するようになっている場合には、ブランキング期間における、意図的な電流リークを低減することができる。その結果、プリチャージによる一時的な焼き付きの発生をより一層、抑制することができる。
　本開示の一実施の形態の表示装置において、第２駆動部が、第１プリチャージ信号電圧の間引きに伴って生じた時間の全体または一部を各映像信号の印加期間に均等に割り振るようになっている場合には、上述した対称性の崩れが生じている場合であっても、映像信号の印加期間が延びた分だけ、各画素の電圧値を所望の電圧値に近づけることができる。その結果、プリチャージによる一時的な焼き付きの発生をより一層、抑制することができる。
　本開示の一実施の形態の表示装置において、第１プリチャージ信号電圧が、信号電圧の最低レベルまたはそれより大きなレベルの電圧値となっている場合には、縦クロストークの低減効果を損なうことなく、プリチャージによる一時的な焼き付きの発生をより一層、抑制することができる。
　本開示の一実施の形態の表示装置において、第２駆動部が、第１プリチャージ信号電圧および第２プリチャージ信号電圧の印加を１水平期間ごとに行うとともに、第１プリチャージ信号電圧の振幅を、所定の水平期間ごとに、他の水平期間における第１プリチャージ信号電圧の振幅よりも小さくするようになっている場合には、上述の「間引き」と同様、どのような映像信号に対しても、プリチャージによる一時的な焼き付きの発生を抑制することができる。
本開示の第１の実施の形態に係る表示装置の概略構成の一例を表す図である。 表示パネルモジュールの概略構成の一例を表す図である。 水平駆動回路およびプリチャージ回路の回路構成の一例を表す図である。 コントローラによる点順次駆動の一例について説明するための波形図である。 １フィールド期間について説明するための波形図である。 １水平期間について説明するための波形図である。 水平駆動回路およびプリチャージ回路の回路構成の他の例を表す図である。 コントローラによる線順次駆動の一例について説明するための波形図である。 １Ｆ反転駆動の一例について説明するための模式図である。 １Ｆ１Ｈ反転駆動の一例について説明するための模式図である。 １Ｆ１ドット反転駆動の一例について説明するための模式図である。 画素アレイ部が白黒ストライプ表示をしている様子を表す図である。 図１０の白領域内の画素の電圧波形の一例を表す図である。 図１０の黒領域内の画素の電圧波形の一例を表す図である。 図１１の区間αにおける電圧波形の一例を表す図である。 図１１の区間βにおける電圧波形の一例を表す図である。 図１０の白領域内の画素の電圧波形の他の例を表す図である。 図１０の黒領域内の画素の電圧波形の他の例を表す図である。 従来のプリチャージ信号電圧の一例について説明するための波形図である。 縦クロストークと焼き付きとの関係の一例を表す図である。 プリチャージ信号電圧の一例について説明するための波形図である。 プリチャージ信号電圧の一例について説明するための波形図である。 プリチャージ信号電圧の一例について説明するための波形図である。 プリチャージ信号電圧の一例について説明するための波形図である。 プリチャージ信号電圧の一例について説明するための波形図である。 プリチャージ信号電圧の一例について説明するための波形図である。 プリチャージ信号電圧の一例について説明するための波形図である。 プリチャージ信号電圧の一例について説明するための波形図である。 プリチャージ信号電圧の一例について説明するための波形図である。 プリチャージ信号電圧の一例について説明するための波形図である。 プリチャージ信号電圧の一例について説明するための波形図である。 プリチャージ信号電圧の一例について説明するための波形図である。 プリチャージ信号電圧の一例について説明するための波形図である。 プリチャージ信号電圧の一例について説明するための波形図である。 プリチャージ信号電圧の一例について説明するための波形図である。 プリチャージ信号電圧の一例について説明するための波形図である。 プリチャージ信号電圧の一変形例について説明するための波形図である。 プリチャージ信号電圧の一変形例について説明するための波形図である。 映像信号の一変形例について説明するための波形図である。 図１０の白領域内の画素の電圧波形の一変形例を表す図である。 図１０の黒領域内の画素の電圧波形の一変形例を表す図である。 図１０の白領域内の画素の電圧波形の一変形例を表す図である。 図１０の黒領域内の画素の電圧波形の一変形例を表す図である。 本開示の第２の実施の形態に係る電子機器の斜視構成の一例を表す図である。 本開示の第３の実施の形態に係る電子機器の斜視構成の一例を表す図である。 本開示の第４の実施の形態に係るプロジェクタの概略構成の一例を表す図である。
　以下、本開示を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

・目次
　　　　　　　　　　　　　　　要部　　　　　　　　　　図面
　１．第１の実施の形態………（１）　　　　　　　　　　図１～図２０
　　　　　　　　　　　　　　（１）＋（２）　　　　　　図２１、図２２
　　　　　　　　　　　　　　（１）＋（２）＋（３）　　図２３、図２４
　２．第２の実施の形態………（３）　　　　　　　　　　図２５、図２６
　　　　　　　　　　　　　　（３）＋（１）　　　　　　図２７、図２８
　　　　　　　　　　　　　　（３）＋（２）　　　　　　図２９、図３０
　３．第３の実施の形態………（４）　　　　　　　　　　図３１、図３２
　　　　　　　　　　　　　　（４）＋（１）　　　　　　図３３、図３４
　４．各実施の形態に共通の変形例
　　　　　　　　　　　　……（５）　　　　　　　　　　図３５、図３６
　　　　　　　　　　　　　　（６）　　　　　　　　　　図３７
　　　　　　　　　　　　　　（７）　　　　　　　　　　図３８～図４１
　５．第４の実施の形態（電子機器）　　　　　　　　　　図４２
　６．第５の実施の形態（電子機器）　　　　　　　　　　図４３
　７．第６の実施の形態（プロジェクタ）　　　　　　　　図４４

・要部
（１）ブランキング期間におけるプリチャージ信号電圧ＶｐｓｉｇＧ１の全体または一部が省略されている
（２）プリチャージ信号電圧ＶｐｓｉｇＧ１の印加が所定の１Ｈごとに間引かれている
（３）プリチャージ信号電圧ＶｐｓｉｇＧ１が信号電圧Ｖｓｉｇの最低レベルまたはそれよりも大きなレベルとなっている
（４）プリチャージ信号電圧ＶｐｓｉｇＧ１の振幅が、所定の１Ｈごとに他の１Ｈにおけるプリチャージ信号電圧ＶｐｓｉｇＧ１の振幅よりも小さくなっている
（５）間引く箇所が周期的に変更されている
（６）間引きに伴って生じる時間の全体または一部が各書き込み時間に均等に割り振られている。
（７）プリチャージ信号電圧ＶｐｓｉｇＧ１が信号電圧Ｖｓｉｇの最高レベルまたはそれよりも大きなレベルとなっている
＜１．第１の実施の形態＞
[構成]
　図１は、本開示の第１の実施の形態に係る表示装置１の概略構成の一例を表したものである。表示装置１は、３板式のプロジェクタ（投射型表示装置）のライトバルブとして適用可能なものである。表示装置１は、例えば、画素アレイ部１０、コントローラ２０および液晶ドライバ３０を備えている。画素アレイ部１０は、透過型となっていてもよいし、反射型となっていてもよい。なお、画素アレイ部１０が透過型となっている場合には、表示装置１は、必要に応じて、画素アレイ部１０の背後に、図示しない光源を備えていてもよい。
（画素アレイ部１０）
　画素アレイ部１０は、電圧印加により光の偏光状態を電気的に変えることで画像光を生成するものである。画素アレイ部１０は、例えば、ノーマリーブラックの透過率特性または反射率特性となっている。ここで、ノーマリーブラックとは、電圧がかかっていない時に透過率あるいは反射率が最小となり 、黒表示になる光学特性を指している。なお、画素アレイ部１０は、例えば、ノーマリーホワイトの透過率特性または反射率特性となっていてもよい。ここで、ノーマリーホワイトとは、電圧がかかっていない時に透過率あるいは反射率が最大となり、白表示になる光学特性を指している。以下では、画素アレイ部１０がノーマリーブラックの透過率特性または反射率特性となっているものとして、説明する。
　図２は、表示パネルモジュール４０の概略構成の一例を表したものである。表示装置１は、表示パネルモジュール４０を備えている。表示パネルモジュール４０は、例えば、ガラス板または樹脂板などからなる基板上に、画素アレイ部１０および液晶ドライバ３０が設けられた表示パネル４１を備えている。表示パネルモジュール４０は、例えば、さらに、表示パネル４１上の液晶ドライバ３０に連結されたＦＰＣ（ Flexible Printed Circuits）４２と、ＦＰＣ４２に連結された制御基板４３とを備えている。制御基板４３は、液晶ドライバ３０を介して画素アレイ部１０を制御するものであり、例えば、コントローラ２０を有している。コントローラ２０は、例えば、ＩＣなどで構成されている。なお、コントローラ２０は、ＦＰＣ４２上に設けられたり、表示パネルモジュール４０の基板上に設けられたりしていてもよい。
　画素アレイ部１０は、行方向に延在する複数の走査線ＷＳＬと、列方向に延在する複数の信号線ＤＴＬと、走査線ＷＳＬと信号線ＤＴＬとが互いに交差する箇所ごとに１つずつ設けられた複数の画素１１とを有している。つまり、画素アレイ部１０では、複数の画素１１が行列状に２次元配置され、画素列ごとに信号線ＤＴＬが配置されている。各画素１１は、例えば、液晶セルＣＬと、走査線ＷＳＬから入力される信号に基づいて信号線ＤＴＬの電圧をサンプリングするとともに液晶セルＣＬに書き込む画素トランジスタＴｒと、液晶セルＣＬに並列接続された容量素子Ｃｓとを有している。
　画素トランジスタＴｒは、例えば、薄膜トランジスタ（ＴＦＴ: Thin Film Transistor）によって構成されている。液晶セルＣＬは、例えば、液晶層と、液晶層を挟み込む画素電極および対向電極とを含んで構成されている。液晶セルＣＬは、さらに、例えば、偏光板を含んで構成されていてもよい。液晶セルＣＬでは、画素電極が画素トランジスタＴｒのソースまたはドレインに接続され、対向電極が、後述のＶＣＯＭ回路２４に接続されている。液晶セルＣＬの表示状態は、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertical Alignment)モード、ＩＰＳ(In Plane Switching)モード、ＦＦＳ（Fringe Field Switching）モード、ＳＴＮ（Super Twisted Nematic）モード、または、ＥＣＢ（Electrically Controlled Birefringence）モードとなっている。容量素子Ｃｓでは、一端が、液晶セルＣＬの画素電極に接続され、他端が、液晶セルＣＬの画素電極、または、液晶セルＣＬの画素電極とは異なる電位の部位に接続されている。
（液晶ドライバ３０）
　液晶ドライバ３０は、各画素１１をアクティブマトリクス駆動することにより、外部から入力された映像信号に基づく画像光を画素アレイ部１０から生成させる。液晶ドライバ３０は、複数の走査線ＷＳＬに接続された垂直駆動回路３１と、複数の信号線に接続された水平駆動回路３２と、プリチャージ回路３３とを有している。コントローラ２０および垂直駆動回路３１が、本開示の「第１駆動部」の一具体例に対応する。コントローラ２０、水平駆動回路３２およびプリチャージ回路３３が、本開示の「第２駆動部」の一具体例に対応する。
　図３は、水平駆動回路３２およびプリチャージ回路３３の回路構成の一例を表したものである。図４は、コントローラ２０による点順次駆動の一例について説明するための波形図である。図３、図４では、複数の信号線ＤＴＬが、複数のグループ（例えば４１ユニット）に分けられており、各グループには、複数の（例えば４８相）の信号線ＤＴＬが割り当てられている。つまり、図３、図４では、４８相×４１ユニット＝１９６８ラインの信号線ＤＴＬが設けられている。なお、水平駆動回路３２は、図３に記載の構成に限定されるものではない。
　水平駆動回路３２は、垂直駆動回路３１によって選択された画素行の各画素１１に対して、映像信号ＤＡ（後述）に対応する信号電圧Ｖｓｉｇを、信号線ＤＴＬを介して印加する。具体的には、水平駆動回路３２は、コントローラ２０から供給される制御信号に基づいて作動し、信号電圧Ｖｓｉｇを１ライン分ずつ、各信号線ＤＴＬを介して画素アレイ部１０にパラレル出力する。信号電圧Ｖｓｉｇは、外部から入力された映像信号ＤＡの階調に応じた波高値もしくはパルス幅を有している。垂直駆動回路３１は、各画素１１を行単位で順次選択する。具体的には、垂直駆動回路３１は、コントローラ２０から供給される制御信号に基づいて作動し、各画素１１を線順次に走査する駆動パルスを、各走査線ＷＳＬを介して画素アレイ部１０にパラレル出力する。
　水平駆動回路３２は、例えば、信号線ＤＴＬのグループごとに１つずつ割り当てられた複数のシフトレジスタＳＲ（ＳＲ（ａ１），ＳＲ（ａ２）・・・，ＳＲ（ａ４１））と、信号線ＤＴＬごとに１つずつ割り当てられた複数のスイッチ素子ＳＷａとを含んで構成されている。各シフトレジスタＳＲ（ａ１），ＳＲ（ａ２）・・・，ＳＲ（ａ４１）では、出力端が、対応するグループ内の各スイッチ素子ＳＷａのオンオフ制御端子に接続され、入力端が、ＦＰＣ４２を介してコントローラ２０に接続されている。各スイッチ素子ＳＷａは、信号線ＤＴＬごとに１つずつ割り当てられた複数のスイッチを含んで構成されている。各スイッチ素子ＳＷａでは、一端が各信号線ＤＴＬに１つずつ接続され、他端が、ＦＰＣ４２を介してコントローラ２０に接続されている。水平駆動回路３２は、例えば、コントローラ２０から供給される制御信号に基づいて、各シフトレジスタＳＲから制御信号が、対応するグループ内の各スイッチ素子ＳＷａのオンオフ制御端子に、順次、出力されることにより、各グループから、対応する各信号線ＤＴＬに、信号電圧Ｖｓｉｇを順次、出力する。
　プリチャージ回路３３は、水平駆動回路３２とともに、各信号線ＤＴＬに接続されている。プリチャージ回路３３は、コントローラ２０から供給される制御信号に基づいて作動し、プリチャージ信号電圧Ｖｐｓｉｇを、各信号線ＤＴＬを介して画素アレイ部１０にパラレル出力する。プリチャージ回路３３は、信号電圧Ｖｓｉｇの印加に先立って、プリチャージ信号電圧Ｖｐｓｉｇを信号線ＤＴＬに印加する。プリチャージ信号電圧Ｖｐｓｉｇは、例えば、図４に示したように、プリチャージ信号電圧ＶｐｓｉｇＢと、プリチャージ信号電圧ＶｐｓｉｇＧとを含んでいる。この場合、プリチャージ回路３３は、信号電圧Ｖｓｉｇの印加に先立って、プリチャージ信号電圧ＶｐｓｉｇＢと、プリチャージ信号電圧ＶｐｓｉｇＧとを順次、信号線ＤＴＬに印加する。プリチャージ信号電圧ＶｐｓｉｇＢが、本開示の「第１プリチャージ電圧」の一具体例に対応する。プリチャージ信号電圧ＶｐｓｉｇＧが、本開示の「第２プリチャージ電圧」の一具体例に対応する。
　プリチャージ信号電圧ＶｐｓｉｇＢは、各画素１１の対向電極の電圧のばらつきを減らすための信号電圧である。プリチャージ信号電圧ＶｐｓｉｇＢは、信号電圧Ｖｓｉｇの大きさや極性に依らず固定値となっており、例えば、信号電圧Ｖｓｉｇの最低レベル（後述のＶｓｉｇＬ，ＶｓｉｇＬ１，ＶｓｉｇＬ２）よりも小さなレベルの電圧値となっている。プリチャージ信号電圧ＶｐｓｉｇＢは、プリチャージ信号電圧ＶｐｓｉｇＧの振幅と比べて相対的に大きな振幅を有している。ここで、電圧ＶｓｉｇＬは、コモン電圧Ｖｃｏｍが一定となっているときの信号電圧Ｖｓｉｇの最低レベルの電圧値である。電圧ＶｓｉｇＬ１は、コモン電圧Ｖｃｏｍが矩形波となっている場合で、信号電圧Ｖｓｉｇの極性が正のときの信号電圧Ｖｓｉｇの最低レベルの電圧値である。電圧ＶｓｉｇＬ２は、コモン電圧Ｖｃｏｍが矩形波となっている場合で、信号電圧Ｖｓｉｇの極性が負のときの信号電圧Ｖｓｉｇの最低レベルの電圧値である。
　プリチャージ信号電圧ＶｐｓｉｇＧは、プリチャージ信号電圧ＶｐｓｉｇＢに続いて出力される信号電圧である。コモン電圧Ｖｃｏｍが矩形波となっている場合、プリチャージ信号電圧ＶｐｓｉｇＧは、プリチャージ信号電圧ＶｐｓｉｇＧ１と、プリチャージ信号電圧ＶｐｓｉｇＧ２とにより構成されている。プリチャージ信号電圧ＶｐｓｉｇＧ１は、信号電圧Ｖｓｉｇの極性が正のときに信号電圧Ｖｓｉｇが出力される直前に出力される信号電圧である。プリチャージ信号電圧ＶｐｓｉｇＧ２は、信号電圧Ｖｓｉｇの極性が負のときに信号電圧Ｖｓｉｇが出力される直前に出力される信号電圧である。プリチャージ信号電圧ＶｐｓｉｇＧ１は、信号電圧Ｖｓｉｇの極性が正のときの信号電圧Ｖｓｉｇの中間調電圧であり、例えば、後述のコモン電圧Ｖｃｏｍよりも少し高い電圧値となっている。プリチャージ信号電圧ＶｐｓｉｇＧ２は、信号電圧Ｖｓｉｇの極性が負のときの信号電圧Ｖｓｉｇの中間調電圧であり、例えば、後述のコモン電圧Ｖｃｏｍよりも少し低い電圧値となっている。プリチャージ信号電圧ＶｐｓｉｇＧ，ＶｐｓｉｇＧ１，ＶｐｓｉｇＧ２は、プリチャージ信号電圧ＶｐｓｉｇＢの振幅と比べて相対的に小さな振幅を有している。
　本実施の形態では、信号電圧Ｖｓｉｇが印加される直前に、プリチャージ信号電圧ＶｐｓｉｇＧが印加される。これにより、信号電圧Ｖｓｉｇの信号線ＤＴＬへの書き込み不足が改善される。また、本実施の形態では、信号電圧Ｖｓｉｇが印加される直前に、プリチャージ信号電圧ＶｐｓｉｇＢが印加される。これにより、画素トランジスタＴｒから信号線ＤＴＬに向かって、リーク電流が強制的に流されるので、各画素１１における電圧Ｖｐｉｘのばらつきが低減される。
（コントローラ２０）
　コントローラ２０は、液晶ドライバ３０に対して、各画素１１の交流駆動方式によるアクティブマトリクス駆動の制御を行う。交流駆動方式については、後に詳述する。コントローラ２０は、信号処理回路２１、タイミング生成回路２２、反転回路２３、ＶＣＯＭ回路２４および電源生成回路２５を有している。
　信号処理回路２１は、例えば、外部から入力されたデジタルの映像信号Ｄｉｎを、画素アレイ部１０用のアナログの映像信号ＤＡに変換し、変換した映像信号ＤＡを反転回路２３に出力する。信号処理回路２１は、さらに、例えば、映像信号Ｄｉｎから、同期信号Ｔｓを分離し、分離した同期信号Ｔｓをタイミング生成回路２２に出力する。タイミング生成回路２２は、例えば、同期信号Ｔｓに同期した水平スタート信号ＨＳＴおよび水平クロック信号ＨＣＫを形成して水平駆動回路３２に出力する。タイミング生成回路２２は、さらに、例えば、同期信号Ｔｓに同期した垂直スタート信号ＶＳＴおよび垂直クロック信号ＶＣＫを形成して垂直駆動回路３１に出力する。タイミング生成回路２２は、さらに、例えば、同期信号Ｔｓに同期した反転制御パルスを形成して反転回路２３に出力する。タイミング生成回路２２は、さらに、例えば、同期信号Ｔｓに同期した垂直クロック信号ＶＣＫを形成してＶＣＯＭ回路２４に出力する。反転回路２３は、反転制御パルスに応じた極性反転動作を行う。反転回路２３は、映像信号ＤＡから、１フィールド期間（１Ｆ）ごとに極性反転した信号電圧Ｖｓｉｇを形成する。反転回路２３は、形成した信号電圧Ｖｓｉｇを水平駆動回路３２に出力する。電源生成回路２５は、信号処理回路２１やＶＣＯＭ回路２４等で必要となる電圧を生成し、信号処理回路２１やＶＣＯＭ回路２４に供給するものである。
　ここで、１Ｆは、例えば、図５に示したように、垂直スタート信号ＶＳＴによって規定される期間である。１Ｆの開始時は、垂直スタート信号ＶＳＴの立ち上がり時に対応し、１Ｆの終了時は、１Ｆが開始された後に最初に生成される垂直スタート信号ＶＳＴの立ち上がり時に対応する。なお、１Ｆが、コモン電圧Ｖｃｏｍのパルス波形によって規定された期間であってもよい。この場合、１Ｆは、コモン電圧Ｖｃｏｍの立ち上がり時から立ち下がり時までの期間、または、コモン電圧Ｖｃｏｍの立ち下がり時から立ち上がり時までの期間に対応する。
　１Ｆは、信号電圧Ｖｓｉｇが画素アレイ部１０に印加される有効表示期間Ｔａと、有効表示期間Ｔａの前および後のうち少なくとも一方に設けられるブランキング期間Ｔｂとを含んで構成されている。本実施の形態では、１Ｆ内に１つだけ有効表示期間Ｔａが設けられており、ブランキング期間Ｔｂが、有効表示期間Ｔａの前に設けられたブランキング期間Ｔｂ１と、有効表示期間Ｔａの後に設けられたブランキング期間Ｔｂ２とにより構成されている。有効表示期間Ｔａでは、全ライン分の信号電圧Ｖｓｉｇが、水平駆動回路３２から各信号線ＤＴＬに対して、１ライン分の信号電圧Ｖｓｉｇごとに、垂直クロック信号ＶＣＫに同期して、順次、出力される。ブランキング期間Ｔｂは、画素アレイ部１０に映像が表示されない期間であり、種々の信号処理が行われる期間である。
　水平スタート信号ＨＳＴは、例えば、図６に示したように、１水平期間（１Ｈ）を規定する。１Ｈの開始時は、水平スタート信号ＨＳＴの立ち上がり時に対応し、１Ｈの終了時は、１Ｈが開始された後に最初に生成される水平スタート信号ＨＳＴの立ち上がり時に対応する。有効表示期間Ｔａ内の各１Ｈは、信号電圧Ｖｓｉｇが画素アレイ部１０に印加される有効表示期間Ｔｃと、有効表示期間Ｔｃの前および後のうち少なくとも一方に設けられるブランキング期間Ｔｄとを含んで構成されている。本実施の形態では、１Ｈ内に１つだけ有効表示期間Ｔｃが設けられており、ブランキング期間Ｔｄが、有効表示期間Ｔｃの前に設けられたブランキング期間Ｔｄ１と、有効表示期間Ｔｃの後に設けられたブランキング期間Ｔｄ２とにより構成されている。有効表示期間Ｔｃでは、１ライン分の信号電圧Ｖｓｉｇが、水平駆動回路３２から各信号線ＤＴＬに対して、水平クロック信号ＨＣＫに同期して、同時に出力されたり、信号線ＤＴＬのグループごとに順次、出力されたりする。ブランキング期間Ｔｄは、画素アレイ部１０に映像が表示されない期間である。
　ＶＣＯＭ回路２４は、所定のコモン電圧Ｖｃｏｍを生成して、液晶セルＣＬの対向電極に印加する。ＶＣＯＭ回路２４は、例えば、ＤＣ駆動を行う場合には、コモン電圧Ｖｃｏｍを一定にして、液晶セルＣＬの対向電極に印加する。ＶＣＯＭ回路２４は、例えば、ＡＣ駆動を行う場合には、垂直スタート信号ＶＳＴに同期してパルス変化するコモン電圧Ｖｃｏｍを、液晶セルＣＬの対向電極に印加する。このとき、ＶＣＯＭ回路２４は、１Ｆごとに極性反転したコモン電圧Ｖｃｏｍを形成し、形成したコモン電圧Ｖｃｏｍを、液晶セルＣＬの対向電極に印加する。
　図７は、水平駆動回路３２およびプリチャージ回路３３の回路構成の他の例を表したものである。図８は、コントローラ２０による線順次駆動の一例について説明するための波形図である。図７、図８では、複数の信号線ＤＴＬが、複数のグループ（例えば４１セル）に分けられており、各グループには、複数の（例えば４８チャンネル）の信号線ＤＴＬが割り当てられている。つまり、図７、図８では、４８チャンネル×４１セル＝１９６８ラインの信号線ＤＴＬが設けられている。なお、水平駆動回路３２は、図５に記載の構成に限定されるものではない。
　水平駆動回路３２は、例えば、信号線ＤＴＬのグループごとに１つずつ割り当てられた複数の選択線ＳＥＬ（ＳＥＬ（１），ＳＥＬ（２）・・・，ＳＥＬ（４１））と、信号線ＤＴＬの各グループにおいて、信号線ＤＴＬごとに１つずつ割り当てられた複数のスイッチ素子ＳＷｂとを含んで構成されている。対応する選択線ＳＥＬの互いに異なる複数のスイッチ素子ＳＷｂを１つのスイッチ群とし、全てのスイッチＳＷｂを、いずれかのスイッチ群に割り当てたときに、各スイッチ群では、一端が、互いに異なる信号線に接続され、他端が、共通の配線（以下、「共通配線」と称する。）に接続されている。各共通配線は、スイッチ群ごとに１本ずつ割り当てられており、互いに電気的に分離されている。各共通配線は、ＦＰＣ４２を介してコントローラ２０に接続されている。水平駆動回路３２は、例えば、コントローラ２０から供給される制御信号に基づいて、信号線ＤＴＬのグループごとに、各スイッチＳＷｂが順次、オンされることにより、信号線ＤＴＬのグループごとに、信号電圧Ｖｓｉｇを順次、出力する。
（交流駆動）
　水平駆動回路３２は、液晶セルＣＬの画素電極に印加される信号電圧Ｖｓｉｇの、液晶セルＣＬの対向電極の電位（コモン電圧Ｖｃｏｍ）に対する極性を所定の周期で反転させる交流駆動を行う。これにより、液晶の比抵抗（物質固有の抵抗値）等の劣化や、「焼き付き」と呼ばれる残像現象の発生が抑制される。
　図９Ａ，図９Ｂ，図９Ｃは、本実施の形態の交流駆動の一例について説明するための模式図である。図９Ａ，図９Ｂ，図９Ｃにおいて、「＋」とは、信号電圧Ｖｓｉｇの極性がコモン電圧Ｖｃｏｍに対して正であることを指している。図９Ａ，図９Ｂ，図９Ｃにおいて、「－」とは、信号電圧Ｖｓｉｇの極性がコモン電圧Ｖｃｏｍに対して負であることを指している。つまり、「＋」「－」とは、信号電圧Ｖｓｉｇの、コモン電圧Ｖｃｏｍに対する相対的な大小関係を表したものである。
　この交流駆動としては、例えば、図９Ａに示したように、コモン電圧Ｖｃｏｍを一定にして、信号電圧Ｖｓｉｇの極性を１Ｆごとに反転させたり、信号電圧Ｖｓｉｇだけでなくコモン電圧Ｖｃｏｍも１Ｆごとに反転させたりする１Ｆ反転駆動が挙げられる。この交流駆動としては、この他に、例えば、図９Ｂに示したように、コモン電圧Ｖｃｏｍを一定にして、信号電圧Ｖｓｉｇの極性を１Ｆごとに反転させると共に１Ｈごとに反転させたり、信号電圧Ｖｓｉｇだけでなくコモン電圧Ｖｃｏｍも１Ｆごとに反転させると共に１Ｈごとに反転させたりする１Ｆ１Ｈ反転駆動が挙げられる。また、この交流駆動としては、この他に、例えば、図９Ｃに示したように、コモン電圧Ｖｃｏｍを一定にして、信号電圧Ｖｓｉｇの極性を１Ｆごとに反転させると共に１ドットごとに反転させたり、信号電圧Ｖｓｉｇだけでなくコモン電圧Ｖｃｏｍも１Ｆごとに反転させると共に１ドットごとに反転させたりする１Ｆ１ドット反転駆動が挙げられる。
　次に、本実施の形態の１Ｆ反転駆動の一例について説明する。図１０は、画素アレイ部１０が白黒ストライプ表示をしている様子を表したものである。図１０には、上下方向に延在する２つの白領域１０Ａ，１０Ｃの間に、上下方向に延在する黒領域１０Ｂが挟まれた白黒ストライプ表示が例示されている。図１１～図１６は、本実施の形態の１Ｆ反転駆動波形の一例を表したものである。図１１～図１４は、コモン電圧Ｖｃｏｍを一定（ＤＣ）にしたＶｃｏｍＤＣ駆動の波形の一例を表したものである。図１５、図１６は、コモン電圧Ｖｃｏｍを矩形（ＡＣ）にしたＶｃｏｍＡＣ駆動の波形の一例を表したものである。
　図１１，図１５は、白領域１０Ａ，１０Ｃ内の信号線ＤＴＬの電圧ＶｄｔｌＷの波形を、白領域１０Ａ，１０Ｃ内の画素１１の電圧ＶｐｉｘＷの電圧の変位とともに表したものである。電圧ＶｐｉｘＷは、信号電圧Ｖｓｉｇと、プリチャージ信号電圧Ｖｐｓｉｇとを足し合わせた電圧波形となっている。図１２，図１６は、黒領域１０Ｂ内の信号線ＤＴＬの電圧ＶｄｔｌＢの波形を、黒領域１０Ｂ内の画素１１の電圧ＶｐｉｘＢの電圧の変位とともに表したものである。電圧ＶｐｉｘＢは、信号電圧Ｖｓｉｇと、プリチャージ信号電圧Ｖｐｓｉｇとを足し合わせた電圧波形となっている。図１３は、図１１の区間αにおける電圧波形の一例を表したものである。図１４は、図１１の区間βにおける電圧波形の一例を表したものである。
（白領域１０Ａ，１０Ｃについて）
　図１１、図１３、図１４では、信号電圧Ｖｓｉｇは、信号電圧Ｖｓｉｇとは無関係に固定されたコモン電圧Ｖｃｏｍを中心として１Ｆごとに反転する波形となっている。従って、信号電圧Ｖｓｉｇの振幅は、コモン電圧Ｖｃｏｍを基準として、概ね、一定となっている。このとき、信号電圧Ｖｓｉｇの振幅は、白表示に対応する大きさとなっている。また、図１１、図１３、図１４では、プリチャージ信号電圧ＶｐｓｉｇＧ１，ＶｐｓｉｇＧ２は、信号電圧Ｖｓｉｇの極性に応じた値となっている。ここで、プリチャージ信号電圧ＶｐｓｉｇＧ１，ＶｐｓｉｇＧ２の振幅は、コモン電圧Ｖｃｏｍを基準として、概ね、一定となっている。図１１、図１３、図１４では、プリチャージ信号電圧ＶｐｓｉｇＢは、信号電圧Ｖｓｉｇの極性とは無関係に固定された値となっており、１Ｆ全体に渡って「－」の極性となっている。従って、プリチャージ信号電圧ＶｐｓｉｇＢは、コモン電圧Ｖｃｏｍを基準として、「－」の極性側に偏っている。
　ここで、プリチャージ信号電圧ＶｐｓｉｇＢは、画素トランジスタＴｒから信号線ＤＴＬに向かってリーク電流を強制的に流させる。プリチャージ信号電圧ＶｐｓｉｇＧ１は、信号電圧Ｖｓｉｇが白表示のときには、画素トランジスタＴｒから信号線ＤＴＬに向かってリーク電流を強制的に流させる信号電圧として作用する。そのため、図１３に示したように、信号電圧Ｖｓｉｇの極性が正のときに、白領域１０Ａ，１０Ｃ内の信号線ＤＴＬの電圧ＶｄｔｌＷは、画素トランジスタＴｒがオフしている期間に、プリチャージ信号電圧ＶｐｓｉｇＢ，ＶｐｓｉｇＧ１によって所望の値から低下する。
　プリチャージ信号電圧ＶｐｓｉｇＧ２は、信号電圧Ｖｓｉｇが白表示のときには、信号線ＤＴＬから画素トランジスタＴｒに向かってリーク電流を強制的に流させる信号電圧として作用する。そのため、図１４に示したように、信号電圧Ｖｓｉｇの極性が負のときに、白領域１０Ａ，１０Ｃ内の信号線ＤＴＬの電圧ＶｄｔｌＷは、画素トランジスタＴｒがオフしている期間に、プリチャージ信号電圧ＶｐｓｉｇＧ２によって所望の値からわずかに上昇する。このとき、プリチャージ信号電圧ＶｐｓｉｇＢは、信号電圧Ｖｓｉｇと同じか、ほぼ同じとなっているので、白領域１０Ａ，１０Ｃ内の信号線ＤＴＬの電圧ＶｄｔｌＷは、プリチャージ信号電圧ＶｐｓｉｇＢよってほとんど変動しない。
　以上のことから、白領域１０Ａ，１０Ｃ内の信号線ＤＴＬの電圧ＶｄｔｌＷは、プリチャージ信号電圧ＶｐｓｉｇＢの影響を受けて、所望の値から低下する。つまり、プリチャージ信号電圧ＶｐｓｉｇＢの、コモン電圧Ｖｃｏｍに対する非対称性が、白領域１０Ａ，１０Ｃ内の信号線ＤＴＬの電圧ＶｄｔｌＷの、所望の値からの低下を招く。その結果、白領域１０Ａ，１０Ｃには、一時的な焼き付きが生じる。この「一時的な焼き付き」は、例えば、表示装置１を所定の期間、単色表示にし続けたり、表示装置１の電源を所定の期間、オフし続けたりすることで、解消され得る。
（黒領域１０Ｂについて）
　図１２では、信号電圧Ｖｓｉｇは、黒表示となっている。そのため、信号電圧Ｖｓｉｇは、信号電圧Ｖｓｉｇとは無関係に固定されたコモン電圧Ｖｃｏｍと同一またはほぼ同一の電圧値となっている。また、図１２では、プリチャージ信号電圧ＶｐｓｉｇＧ１，ＶｐｓｉｇＧ２は、信号電圧Ｖｓｉｇの極性に応じた値となっている。ここで、プリチャージ信号電圧ＶｐｓｉｇＧ１，ＶｐｓｉｇＧ２の振幅は、コモン電圧Ｖｃｏｍを基準として、概ね、一定となっている。図１２では、プリチャージ信号電圧ＶｐｓｉｇＢは、信号電圧Ｖｓｉｇの極性とは無関係に固定された値となっており、１Ｆ全体に渡って負の極性となっている。従って、プリチャージ信号電圧ＶｐｓｉｇＢは、コモン電圧Ｖｃｏｍを基準として、負の極性側に偏っている。
　ここで、プリチャージ信号電圧ＶｐｓｉｇＢは、画素トランジスタＴｒから信号線ＤＴＬに向かってリーク電流を強制的に流させる。プリチャージ信号電圧ＶｐｓｉｇＧ２は、信号電圧Ｖｓｉｇが低階調のときには、画素トランジスタＴｒから信号線ＤＴＬに向かってリーク電流を強制的に流させる信号電圧として作用する。そのため、図１２に示したように、信号電圧Ｖｓｉｇの極性に拘わらず、黒領域１０Ｂ内の信号線ＤＴＬの電圧ＶｄｔｌＢは、画素トランジスタＴｒがオフしている期間に、プリチャージ信号電圧ＶｐｓｉｇＢ，ＶｐｓｉｇＧ２によって所望の値から低下する。つまり、プリチャージ信号電圧ＶｐｓｉｇＢの、コモン電圧Ｖｃｏｍに対する非対称性が、黒領域１０Ｂ内の信号線ＤＴＬの電圧ＶｄｔｌＢの、所望の値からの低下を招く。その結果、黒領域１０Ｂにも、一時的な焼き付きが生じる。
　ところで、プリチャージ信号電圧ＶｐｓｉｇＧ１は、信号電圧Ｖｓｉｇが低階調のときには、信号線ＤＴＬから画素トランジスタＴｒに向かってリーク電流を強制的に流させる信号電圧として作用する。また、白領域１０Ａ，１０Ｃにおける電圧ＶｐｉｘＷの低下量が黒領域１０Ｂにおける電圧ＶｐｉｘＢの低下量よりも大幅に大きい。そのため、白領域１０Ａ，１０Ｃと、黒領域１０Ｂとで、一時的な焼き付きの程度が異なるので、画素アレイ部１０が、白領域１０Ａ，１０Ｃと、黒領域１０Ｂとが混在する白黒ストライプ表示をした後に、単色表示（例えば低輝度表示）をすると、白黒ストライプの模様が画素アレイ部１０に現れ得る。この現象は、図１５、図１６に示したＶｃｏｍＡＣ駆動においても現れ得る。
　そこで、コントローラ２０は、白領域１０Ａ，１０Ｃにおける電圧ＶｐｉｘＷの低下量と、黒領域１０Ｂにおける電圧ＶｐｉｘＢの低下量との差が縮まるように（つまり、一時的な焼き付きが目立ち難くなるように）、プリチャージ信号電圧ＶｐｓｉｇＢの印加を制御する。例えば、プリチャージ信号電圧ＶｐｓｉｇＢの印加を間引くことが考えられる。「間引く」とは、プリチャージ信号電圧ＶｐｓｉｇＢが、例えば、図１７に示したように１Ｈごとに印加されている場合に、少なくとも、信号電圧Ｖｓｉｇの極性が正となっている期間に含まれる複数のプリチャージ信号電圧ＶｐｓｉｇＢのうち一部を省略することを指している。
　プリチャージ信号電圧ＶｐｓｉｇＢの印加を間引くことにより、プリチャージ信号電圧ＶｐｓｉｇＢの積算印加時間が短くなる。その結果、例えば、図１８に示したように、一時的な焼き付きが目立ち難い方向に向かう。しかし、例えば、図１８に示したように、プリチャージ信号電圧ＶｐｓｉｇＢの積算印加時間が短くなるにつれて、縦クロストークが悪化する。そのため、コントローラ２０は、縦クロストークの悪化を最小限度に抑えつつ、一時的な焼き付きが目立ち難くなるように、プリチャージ信号電圧ＶｐｓｉｇＢの印加を制御することが好ましい。
　具体的には、コントローラ２０は、垂直ブランキング期間Ｔｂに含まれる全体または一部の１Ｈにおいて、プリチャージ信号電圧ＶｐｓｉｇＢの印加を省略する制御を行う。このとき、プリチャージ回路３３は、例えば、図１９、図２０に示したように、コントローラ２０から供給される制御信号に基づいて、垂直ブランキング期間Ｔｂ（Ｔｂ１，Ｔｂ２）に含まれる全体または一部の１Ｈにおいて、プリチャージ信号電圧ＶｐｓｉｇＢの印加を省略する。なお、図１９には、ＶｃｏｍＤＣ駆動における電圧波形の一例が例示されている。図２０には、ＶｃｏｍＡＣ駆動における電圧波形の一例が例示されている。
　コントローラ２０は、さらに、プリチャージ信号電圧ＶｐｓｉｇＢの印加に起因する、画素１１から信号線ＤＴＬへの電流リーク量が所定の１Ｈごとに他の期間よりも小さくなるように、プリチャージ信号電圧ＶｐｓｉｇＢの印加を制御するようにしてもよい。このとき、プリチャージ回路３３は、プリチャージ信号電圧ＶｐｓｉｇＢの印加に起因する、画素１１から信号線ＤＴＬへの電流リーク量が所定の１Ｈごとに他の期間よりも小さくなるように、プリチャージ信号電圧ＶｐｓｉｇＢの印加を行う。
　コントローラ２０は、例えば、プリチャージ信号電圧ＶｐｓｉｇＢの印加を所定の１Ｈごとに間引きつつ、プリチャージ信号電圧ＶｐｓｉｇＧの印加を１水平期間ごとに行うように、プリチャージ回路３３に対する制御を行うようにしてもよい。このとき、プリチャージ回路３３は、例えば、図２１、図２２に示したように、コントローラ２０から供給される制御信号に基づいて、プリチャージ信号電圧ＶｐｓｉｇＢの印加を所定の１Ｈごとに間引きつつ、プリチャージ信号電圧ＶｐｓｉｇＧの印加を１水平期間ごとに行う。なお、図２１には、ＶｃｏｍＤＣ駆動における電圧波形の一例が例示されている。図２２には、ＶｃｏｍＡＣ駆動における電圧波形の一例が例示されている。図２１、図２２には、プリチャージ信号電圧ＶｐｓｉｇＢの印加が、１Ｈおきに省略されている様子が例示されている。
　コントローラ２０は、プリチャージ信号電圧ＶｐｓｉｇＢの印加間隔が等間隔となるよう、プリチャージ信号電圧ＶｐｓｉｇＢの印加を間引くことが好ましい。コントローラ２０は、例えば、プリチャージ信号電圧ＶｐｓｉｇＢを偶数画素行ごとに間引いたり、プリチャージ信号電圧ＶｐｓｉｇＢを奇数画素行ごとに間引いたりしてもよい。コントローラ２０は、例えば、プリチャージ信号電圧ＶｐｓｉｇＢを４Ｈごとに３つ、間引いてもよい。
　コントローラ２０は、さらに、プリチャージ信号電圧ＶｐｓｉｇＢを、信号電圧Ｖｓｉｇの最低レベル（ＶｓｉｇＬ２，ＶｓｉｇＬ）またはそれより大きなレベルの電圧値に設定してもよい。このとき、プリチャージ回路３３は、例えば、図２３、図２４に示したように、コントローラ２０から供給される制御信号に基づいて、信号電圧Ｖｓｉｇの最低レベル（ＶｓｉｇＬ２，ＶｓｉｇＬ）またはそれより大きなレベルの電圧値に設定されたプリチャージ信号電圧ＶｐｓｉｇＢを出力する。なお、図２３は、ＶｃｏｍＤＣ駆動における電圧波形の一例が例示されている。図２４には、ＶｃｏｍＡＣ駆動における電圧波形の一例が例示されている。
[効果] 
　次に、本実施の形態の表示装置１の効果について説明する。
　従来から、液晶セルの焼き付きを防止するために、液晶セルの画素電極に印加される信号電圧の、液晶セルの対向電極の電位に対する極性を所定の周期で反転させる交流駆動法が採られている。しかし、この交流駆動法では、信号線の電位の揺れが表示画面上に縦スジとして見えてしまうことがあった。そのため、映像信号の書き込みに先立って、中間調レベルのプリチャージ信号を信号線に書き込むプリチャージ方式が、この交流駆動法と共に採られている。
　しかし、プリチャージ信号レベルを中間調レベルに設定すると、縦クロストークが発生し、画品位が損なわれてしまう。そこで、現在では、縦クロストークの低減と、上述の縦スジの低減とを両立する方策として、例えば、プリチャージ信号レベルを、白レベルと中間調レベルとの双方を水平ブランキング期間に順次、信号線に印加する２ステッププリチャージ方式が採られている。ところが、２ステッププリチャージ方式では、強制的に電流リークが行われている。そのため、１Ｆ期間内において、コモン電圧に対してプラス側の電圧印加と、コモン電圧に対してマイナス側の電圧印加との対称性が崩れる。これにより、液晶セルに電界が生じるので、その電界によって、液晶セルに含まれる不純物イオンが画素電極または対向電極の界面に集まるチャージアップが生じてしまう。その結果、一時的な焼き付きが生じてしまうという問題があった。
　一方、本実施の形態では、垂直ブランキング期間Ｔｂ（Ｔｂ１，Ｔｂ２）に含まれる全体または一部の水平期間において、プリチャージ信号電圧ＶｐｓｉｇＢの印加が省略される。これにより、１Ｆ期間内において、コモン電圧Ｖｃｏｍに対してプラス側の電圧印加と、コモン電圧Ｖｃｏｍに対してマイナス側の電圧印加との対称性の崩れが緩和されるので、チャージアップを抑制することができる。その結果、プリチャージ信号電圧Ｖｐｓｉｇによる一時的な焼き付きの発生を抑制することができる。
　また、本実施の形態において、プリチャージ信号電圧ＶｐｓｉｇＢの印加に起因する、画素１１から信号線ＤＴＬへの電流リーク量が所定の１Ｈごとに他の期間よりも小さくなるように、プリチャージ信号電圧ＶｐｓｉｇＢの印加が行われる場合には、１Ｆ期間内において、コモン電圧Ｖｃｏｍに対して正極側の電圧印加と、コモン電圧Ｖｃｏｍに対して負極側の電圧印加との対称性の崩れを緩和することができる。その結果、プリチャージ信号電圧Ｖｐｓｉｇによる一時的な焼き付きの発生をより効果的に抑制することができる。
　例えば、本実施の形態において、プリチャージ信号電圧ＶｐｓｉｇＢの印加が所定の１Ｈごとに間引かれつつ、プリチャージ信号電圧ＶｐｓｉｇＧの印加が１Ｈごとに行われることにより、どのような映像信号ＤＡに対しても、１Ｆ内において、コモン電圧Ｖｃｏｍに対して正極側の電圧印加と、コモン電圧Ｖｃｏｍに対して負極側の電圧印加との対称性の崩れを緩和することができる。その結果、プリチャージ信号電圧Ｖｐｓｉｇによる一時的な焼き付きの発生をより効果的に抑制することができる。
　また、本実施の形態において、プリチャージ信号電圧ＶｐｓｉｇＢを、信号電圧Ｖｓｉｇの最低レベル（ＶｓｉｇＬ２，ＶｓｉｇＬ）またはそれより大きなレベルの電圧値に設定した場合には、プリチャージ信号電圧ＶｐｓｉｇＢの振幅が浅くなった分だけ、電流リーク量を減らすことができる。その結果、プリチャージ信号電圧Ｖｐｓｉｇによる一時的な焼き付きの発生をより効果的に抑制することができる。
＜２．第２の実施の形態＞
　図２５、図２６は、本開示の第２の実施の形態に係る表示装置２におけるプリチャージ信号電圧Ｖｐｓｉｇの一例について説明するための波形図である。本実施の形態では、コントローラ２０が、プリチャージ信号電圧ＶｐｓｉｇＢを、信号電圧Ｖｓｉｇの最低レベル（ＶｓｉｇＬ２，ＶｓｉｇＬ）またはそれより大きなレベルの電圧値に設定している。このとき、プリチャージ回路３３は、例えば、図２５、図２６に示したように、コントローラ２０から供給される制御信号に基づいて、信号電圧Ｖｓｉｇの最低レベル（ＶｓｉｇＬ２，ＶｓｉｇＬ）またはそれより大きなレベルの電圧値に設定されたプリチャージ信号電圧ＶｐｓｉｇＢを信号線ＤＴＬに出力する。これにより、プリチャージ信号電圧ＶｐｓｉｇＢの振幅が浅くなった分だけ、電流リーク量を減らすことができる。その結果、プリチャージ信号電圧Ｖｐｓｉｇによる一時的な焼き付きの発生を抑制することができる。
　本実施の形態において、さらに、コントローラ２０は、垂直ブランキング期間Ｔｂ（Ｔｂ１，Ｔｂ２）に含まれる全体または一部の１Ｈにおける、プリチャージ信号電圧ＶｐｓｉｇＢの印加を省略するよう、プリチャージ回路３３を制御してもよい。このとき、プリチャージ回路３３は、例えば、図２７、図２８に示したように、コントローラ２０から供給される制御信号に基づいて、垂直ブランキング期間Ｔｂ（Ｔｂ１，Ｔｂ２）に含まれる全体または一部の１Ｈにおける、プリチャージ信号電圧ＶｐｓｉｇＢの印加を省略する。これにより、１Ｆ期間内において、コモン電圧Ｖｃｏｍに対して正極側の電圧印加と、コモン電圧Ｖｃｏｍに対して負極側の電圧印加との対称性の崩れが緩和されるので、チャージアップを抑制することができる。その結果、プリチャージ信号電圧Ｖｐｓｉｇによる一時的な焼き付きの発生をより効果的に抑制することができる。
　また、本実施の形態において、さらに、コントローラ２０は、プリチャージ信号電圧ＶｐｓｉｇＢの印加を所定の１Ｈごとに間引きつつ、プリチャージ信号電圧ＶｐｓｉｇＧの印加を１Ｈごとに行うよう、プリチャージ回路３３を制御してもよい。このとき、プリチャージ回路３３は、例えば、図２９、図３０に示したように、コントローラ２０から供給される制御信号に基づいて、プリチャージ信号電圧ＶｐｓｉｇＢの印加を所定の１Ｈごとに間引きつつ、プリチャージ信号電圧ＶｐｓｉｇＧの印加を１Ｈごとに行う。これにより、どのような映像信号ＤＡに対しても、１Ｆ内において、コモン電圧Ｖｃｏｍに対して正極側の電圧印加と、コモン電圧Ｖｃｏｍに対して負極側の電圧印加との対称性の崩れを緩和することができる。その結果、プリチャージ信号電圧Ｖｐｓｉｇによる一時的な焼き付きの発生をより効果的に抑制することができる。
＜３．第３の実施の形態＞
　図３１、図３２は、本開示の第３の実施の形態に係る表示装置３におけるプリチャージ信号Ｖｐｓｉｇの一例について説明するための波形図である。本実施の形態では、コントローラ２０は、プリチャージ信号ＶｐｓｉｇＢおよびプリチャージ信号ＶｐｓｉｇＧ（ＶｐｓｉｇＧ１，ＶｐｓｉｇＧ２）の印加を１Ｈごとに行うように、プリチャージ回路３３を制御する。コントローラ２０は、さらに、プリチャージ信号ＶｐｓｉｇＢの振幅を、所定の１Ｈごとに、他の１Ｈにおけるプリチャージ信号ＶｐｓｉｇＢの振幅よりも小さな値に設定する。このとき、プリチャージ回路３３は、例えば、図３１、図３２に示したように、コントローラ２０から供給される制御信号に基づいて、プリチャージ信号ＶｐｓｉｇＢおよびプリチャージ信号ＶｐｓｉｇＧ（ＶｐｓｉｇＧ１，ＶｐｓｉｇＧ２）の印加を１Ｈごとに行うとともに、所定の１Ｈごとに、他の１Ｈにおけるプリチャージ信号ＶｐｓｉｇＢの振幅よりも小さな振幅に設定されたプリチャージ信号ＶｐｓｉｇＢを信号線ＤＴＬに出力する。これにより、どのような映像信号ＤＡに対しても、１Ｆ内において、コモン電圧Ｖｃｏｍに対して正極側の電圧印加と、コモン電圧Ｖｃｏｍに対して負極側の電圧印加との対称性の崩れを緩和することができる。その結果、プリチャージ信号電圧Ｖｐｓｉｇによる一時的な焼き付きの発生をより効果的に抑制することができる。
　また、本実施の形態において、さらに、コントローラ２０は、プリチャージ信号電圧ＶｐｓｉｇＢを、信号電圧Ｖｓｉｇの最低レベル（ＶｓｉｇＬ２，ＶｓｉｇＬ）またはそれより大きなレベルの電圧値に設定してもよい。このとき、プリチャージ回路３３は、例えば、図３３、図３４に示したように、コントローラ２０から供給される制御信号に基づいて、信号電圧Ｖｓｉｇの最低レベル（ＶｓｉｇＬ２，ＶｓｉｇＬ）またはそれより大きなレベルの電圧値に設定したリチャージ信号電圧ＶｓｉｇＢを信号線ＤＴＬに出力する。これにより、プリチャージ信号電圧ＶｐｓｉｇＢの振幅が浅くなった分だけ、電流リーク量を減らすことができる。その結果、プリチャージ信号電圧Ｖｐｓｉｇによる一時的な焼き付きの発生を抑制することができる。
＜４．各実施の形態に共通の変形例＞
[変形例Ａ]
　図３５、図３６は、プリチャージ信号Ｖｐｓｉｇの一変形例について説明するための波形図である。上記各実施の形態およびそれらの変形例において、コントローラ２０は、プリチャージ信号電圧ＶｐｓｉｇＢを間引く箇所を、所定の期間（例えば１Ｆ）ごとに変更してもよい。コントローラ２０は、例えば、図３５に示したように、ある１Ｆにおいて、プリチャージ信号電圧ＶｐｓｉｇＢを偶数画素行ごとに間引いた後、次の１Ｆにおいて、プリチャージ信号電圧ＶｐｓｉｇＢを奇数画素行ごとに間引いてもよい。コントローラ２０は、例えば、図３６に示したように、プリチャージ信号電圧ＶｐｓｉｇＢを４Ｈごとに３つ、間引くとともに、４Ｈごとに間引く３つのプリチャージ信号電圧ＶｐｓｉｇＢの組み合わせを１Ｆごとに変更してもよい。
　既存駆動では、プリチャージ信号電圧ＶｐｓｉｇＢは毎Ｈに１回、印可される。一方、本実施の形態およびその変形例では、画素トランジスタＴｒにおける電流リークによる影響を抑えるために、コントローラ２０は、複数Ｈ（ｎＨ）に対して１回以上、ｎ回より少ない回数、プリチャージ信号電圧ＶｐｓｉｇＢが信号線ＤＴＬに印加されるよう、プリチャージ回路３３を制御する。そして、プリチャージ回路３３は、コントローラ２０から供給される制御信号に基づいて、複数Ｈ（ｎＨ）に対して１回以上、ｎ回より少ない回数、プリチャージ信号電圧ＶｐｓｉｇＢを信号線ＤＴＬに印加する。このとき、プリチャージ信号電圧ＶｐｓｉｇＢは、複数Ｈ（ｎＨ）におけるどのＨで印可されてもよい。また、複数Ｈ（ｎＨ）に１回以上、ｎ回より少ない回数、プリチャージ信号電圧ＶｐｓｉｇＢが信号線ＤＴＬに印加される場合であって、かつ、プリチャージ信号電圧ＶｐｓｉｇＢの電位として２つ以上の値が選択可能となっているときには、各プリチャージ信号電圧ＶｐｓｉｇＢの電位は互いに異なっていてもよい。
　これにより、どのような映像信号ＤＡに対しても、１Ｆ期間内において、コモン電圧Ｖｃｏｍに対して正極側の電圧印加と、コモン電圧Ｖｃｏｍに対して負極側の電圧印加との対称性の崩れを緩和することができる。その結果、プリチャージ信号電圧Ｖｐｓｉｇによる一時的な焼き付きの発生をより効果的に抑制することができる。
[変形例Ｂ]
　図３７は、プリチャージ信号Ｖｐｓｉｇの一変形例について説明するための波形図である。上記各実施の形態およびそれらの変形例において、コントローラ２０は、プリチャージ信号ＶｐｓｉｇＢの間引きに伴って生じた時間の全体または一部を各映像信号ＤＡ（信号電圧Ｖｓｉｇ）の印加期間に均等に割り振ってもよい。コントローラ２０は、例えば、図３７に示したように、４Ｈごとに３つのプリチャージ信号ＶｐｓｉｇＢを間引くとともに、３つのプリチャージ信号ＶｐｓｉｇＢの間引きに伴って生じた時間を、各映像信号ＤＡ（信号電圧Ｖｓｉｇ）の印加期間に均等に割り振ってもよい。これにより、上述した対称性の崩れが生じている場合であっても、映像信号ＤＡ（信号電圧Ｖｓｉｇ）の印加期間が延びた分だけ、各画素１１の電圧値を所望の電圧値に近づけることができる。その結果、プリチャージによる一時的な焼き付きの発生をより一層、抑制することができる。
[変形例Ｃ] 
　図３８は、図１０の白領域１０Ａ，１０Ｃ内の画素１１の電圧波形の一変形例を表したものである。図３９は、図１０の黒領域１０Ｂ内の画素１１の電圧波形の一変形例を表したものである。
　上記各実施の形態およびそれらの変形例において、コントローラ２０は、プリチャージ信号電圧ＶｐｓｉｇＢを、信号電圧Ｖｓｉｇの最高レベルまたはそれより大きなレベルの電圧値に設定してもよい。このとき、プリチャージ回路３３は、例えば、図３８、図３９に示したように、コントローラ２０から供給される制御信号に基づいて、信号電圧Ｖｓｉｇの最高レベルまたはそれより大きなレベルの電圧値に設定されたプリチャージ信号電圧ＶｐｓｉｇＢを出力する。なお、図３８は、ＶｃｏｍＤＣ駆動における電圧波形の一例が例示されている。図３９には、ＶｃｏｍＡＣ駆動における電圧波形の一例が例示されている。図４０は、図１０の白領域１０Ａ，１０Ｃ内の画素１１の電圧波形の一変形例を表したものである。図４１は、図１０の黒領域１０Ｂ内の画素１１の電圧波形の一変形例を表したものである。
　コントローラ２０は、プリチャージ信号電圧ＶｐｓｉｇＢを、信号電圧Ｖｓｉｇの最高レベルまたはそれより大きなレベルの電圧値に設定してもよい。このとき、プリチャージ回路３３は、例えば、図４０、図４１に示したように、コントローラ２０から供給される制御信号に基づいて、信号電圧Ｖｓｉｇの最高レベルまたはそれより大きなレベルの電圧値に設定されたプリチャージ信号電圧ＶｐｓｉｇＢを出力する。なお、図４０は、ＶｃｏｍＤＣ駆動における電圧波形の一例が例示されている。図４１には、ＶｃｏｍＡＣ駆動における電圧波形の一例が例示されている。
　本変形例では、プリチャージ信号電圧ＶｐｓｉｇＢが、信号電圧Ｖｓｉｇの最高レベルまたはそれより大きなレベルの電圧値に設定されている。これにより、上述した対称性の崩れが生じている場合であっても、プリチャージによる一時的な焼き付きの発生をより一層、抑制することができる。
＜５．第４の実施の形態＞
　次に、本開示の第４の実施の形態に係る電子機器４について説明する。図４２は、電子機器４の斜視構成例を表したものである。電子機器４は、例えば、板状の筐体の主面に表示面４Ａを備えた携帯端末である。電子機器４は、例えば、表示面４Ａの位置に、上記実施の形態およびその変形例に係る表示装置１，２，３を備えている。本実施の形態では、表示装置１，２，３が設けられているので、上記各実施の形態と同様の効果が得られる。
＜６．第５の実施の形態＞
　次に、本開示の第５の実施の形態に係る電子機器５について説明する。図４３は、本実施の形態に係る電子機器５の斜視構成例を表したものである。電子機器５は、例えば、折りたたみ可能な２枚の板状の筐体のうちの一方の筐体の主面に表示面５Ａを備えたノート型のパーソナルコンピュータである。電子機器５は、例えば、表示面５Ａの位置に、上記実施の形態およびその変形例に係る表示装置１，２，３を備えている。本実施の形態では、表示装置１，２，３が設けられているので、上記各実施の形態と同様の効果が得られる。
＜７．第６の実施の形態＞
[構成]
　次に、本開示の第６の実施の形態に係るプロジェクタ６について説明する。プロジェクタ６は、本開示の「投射型表示装置」の一具体例に対応する。図４４は、本開示の第６の実施の形態に係るプロジェクタ６の概略面構成例を表したものである。プロジェクタ６は、例えば、光源装置７、画像生成システム８および投射光学系９を備えている。
　画像生成システム８は、光源装置７から出射された光（例えば白色光）を映像信号に基づいて変調することにより複数色の画像光を生成し、生成した複数色の画像光を合成した上で、投射光学系９に出射するようになっている。画像生成システム８は、照明光学系８１０、画像生成部８２０および画像合成部８３０を有している。投射光学系９は、画像生成システム８から出射された画像光（合成された画像光）をスクリーンなどに投射するようになっている。画像生成システム８は、本開示の「光変調部」の一具体例に対応する。投射光学系９は、本開示の「投射部」の一具体例に対応する。
　照明光学系８１０は、光源装置７から出射された光（例えば白色光）を複数の色光に分解するものである。照明光学系８１０は、例えば、インテグレータ素子８１１、偏光変換素子８１２、集光レンズ８１３、ダイクロイックミラー８１４，８１５およびミラー８１６～８１８を有している。インテグレータ素子８１１は、例えば、フライアイレンズ８１１ａおよびフライアイレンズ８１１ｂを有している。フライアイレンズ８１１ａは、２次元配置された複数のマイクロレンズを有している。フライアイレンズ８１１ｂも、２次元配置された複数のマイクロレンズを有している。フライアイレンズ８１１ａは、光源装置７から出射された光（例えば白色光）を複数の光束に分割し、フライアイレンズ８１１ｂにおける各マイクロレンズに結像させるようになっている。フライアイレンズ８１１ｂは、二次光源として機能し、輝度の揃った複数の平行光を、偏光変換素子８１２に入射させるようになっている。ダイクロイックミラー８１４，８１５は、所定の波長域の色光を選択的に反射し、それ以外の波長域の光を透過させるようになっている。ダイクロイックミラー８１４は、例えば、赤色光を選択的に反射するようになっている。ダイクロイックミラー８１５は、例えば、緑色光を選択的に反射するようになっている。
　画像生成部８２０は、外部から入力された各色に対応する映像信号に基づいて、照明光学系８１０によって分解された各色光を変調し、各色の画像光を生成するものである。画像生成部８２０は、例えば、赤色光用のライトバルブ８２１、緑色光用のライトバルブ８２２、青色光用のライトバルブ８２３を有している。赤色光用のライトバルブ８２１は、外部から入力された赤色に対応する映像信号に基づいて、照明光学系８１０から入力された赤色光を変調し、赤色の画像光を生成するものである。緑色光用のライトバルブ８２２は、外部から入力された緑色に対応する映像信号に基づいて、照明光学系８１０から入力された緑色光を変調し、緑色の画像光を生成するものである。青色光用のライトバルブ８２３は、外部から入力された青色に対応する映像信号に基づいて、照明光学系８１０から入力された青色光を変調し、青色の画像光を生成するものである。赤色光用のライトバルブ８２１、緑色光用のライトバルブ８２２、および青色光用のライトバルブ８２３は、上記実施の形態およびその変形例に係る表示装置１，２，３によって構成されている。
　画像合成部８３０は、画像生成部８２０で生成された各色の画像光を合成し、カラー画像光を生成するものである。
[効果]
　次に、本実施の形態のプロジェクタ６の効果について説明する。
　本実施の形態では、赤色光用のライトバルブ８２１、緑色光用のライトバルブ８２２、および青色光用のライトバルブ８２３として、上記実施の形態およびその変形例に係る表示装置１，２，３が用いられている。これにより、表示装置１，２，３が設けられているので、上記実施の形態と同様の効果を有している。
　以上、６つの実施の形態およびそれらの変形例を挙げて本開示を説明したが、本開示は上記各実施の形態に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
　また、例えば、本開示は以下のような構成を取ることができる。
（１）
　複数の画素が行列状に２次元配置され、画素列ごとに信号線が配置された画素アレイ部と、
　各前記画素を行単位で順次選択する第１駆動部と、
　前記第１駆動部によって選択された画素行の各前記画素に対して映像信号を、前記信号線を介して印加するとともに、前記映像信号の極性を所定の周期で反転させる第２駆動部と
　を備え、
　前記第２駆動部は、前記映像信号の印加に先立って、相対的に振幅の大きな第１プリチャージ信号電圧と、相対的に振幅の小さな第２プリチャージ信号電圧とを順次、前記信号線に印加し、
　前記第２駆動部は、さらに、前記第１プリチャージ信号電圧の印加に起因する、前記画素から前記信号線への電流リーク量が所定の水平期間ごとに他の期間よりも小さくなるように、前記第１プリチャージ信号電圧の印加を制御する
　表示装置。
（２）
　前記第２駆動部は、前記第１プリチャージ信号電圧の印加を前記所定の水平期間ごとに間引きつつ、前記第２プリチャージ信号電圧の印加を１水平期間ごとに行い、
　前記第２駆動部は、各前記映像信号の印加期間を含まない水平期間の全部または一部において、前記第１プリチャージ信号電圧の印加を省略する
　（１）に記載の表示装置。
（３）
　前記第２駆動部は、前記第１プリチャージ信号電圧の印加を前記所定の水平期間ごとに間引きつつ、前記第２プリチャージ信号電圧の印加を１水平期間ごとに行い、
　前記第１プリチャージ信号電圧は、前記映像信号の最低レベルまたはそれより大きなレベルの電圧値となっている
　（１）または（２）に記載の表示装置。
（４）
　前記第２駆動部は、前記第１プリチャージ信号電圧および前記第２プリチャージ信号電圧の印加を１水平期間ごとに行うとともに、前記第１プリチャージ信号電圧の振幅を、前記所定の水平期間ごとに、他の水平期間における前記第１プリチャージ信号電圧の振幅よりも小さくする
　（１）に記載の表示装置。
（５）
　前記第２駆動部は、前記第１プリチャージ信号電圧の印加を前記所定の水平期間ごとに間引きつつ、前記第２プリチャージ信号電圧の印加を１水平期間ごとに行い、
　前記第２駆動部は、前記第１プリチャージ信号電圧の間引きに伴って生じた時間の全体または一部を各前記映像信号の印加期間に均等に割り振る
　（１）に記載の表示装置。
（６）
　表示装置を備え、
　前記表示装置は、
　複数の画素が行列状に２次元配置され、画素列ごとに信号線が配置された画素アレイ部と、
　各前記画素を行単位で順次選択する第１駆動部と、
　前記第１駆動部によって選択された画素行の各前記画素に対して映像信号を、前記信号線を介して印加するとともに、前記映像信号の極性を所定の周期で反転させる第２駆動部と
　を有し、
　前記第２駆動部は、前記映像信号の印加に先立って、相対的に振幅の大きな第１プリチャージ信号電圧と、相対的に振幅の小さな第２プリチャージ信号電圧とを順次、前記信号線に印加し、
　前記第２駆動部は、さらに、前記第１プリチャージ信号電圧の印加に起因する、前記画素から前記信号線への電流リーク量が所定の水平期間ごとに他の期間よりも小さくなるように、前記第１プリチャージ信号電圧の印加を制御する
　電子機器。
（７）
　照明光学系と、
　前記照明光学系からの光を変調することで画像光を生成する複数の画像光生成部と、
　複数の前記画像光生成部で生成された各前記画像光を投射する投射光学系と
　を備え、
　複数の画素が行列状に２次元配置され、画素列ごとに信号線が配置された画素アレイ部と、
　各前記画素を行単位で順次選択する第１駆動部と、
　前記第１駆動部によって選択された画素行の各前記画素に対して映像信号を、前記信号線を介して印加するとともに、前記映像信号の極性を所定の周期で反転させる第２駆動部と
　を有し、
　前記第２駆動部は、前記映像信号の印加に先立って、相対的に振幅の大きな第１プリチャージ信号電圧と、相対的に振幅の小さな第２プリチャージ信号電圧とを順次、前記信号線に印加し、
　前記第２駆動部は、さらに、前記第１プリチャージ信号電圧の印加に起因する、前記画素から前記信号線への電流リーク量が所定の水平期間ごとに他の期間よりも小さくなるように、前記第１プリチャージ信号電圧の印加を制御する
　投射型表示装置。
　本出願は、日本国特許庁において２０１６年２月２日に出願された日本特許出願番号第２０１６－０１７８６９号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (7)

  1. 　複数の画素が行列状に２次元配置され、画素列ごとに信号線が配置された画素アレイ部と、
    　各前記画素を行単位で順次選択する第１駆動部と、
    　前記第１駆動部によって選択された画素行の各前記画素に対して映像信号を、前記信号線を介して印加するとともに、前記映像信号の極性を所定の周期で反転させる第２駆動部と
    　を備え、
    　前記第２駆動部は、前記映像信号の印加に先立って、相対的に振幅の大きな第１プリチャージ信号電圧と、相対的に振幅の小さな第２プリチャージ信号電圧とを順次、前記信号線に印加し、
    　前記第２駆動部は、さらに、前記第１プリチャージ信号電圧の印加に起因する、前記画素から前記信号線への電流リーク量が所定の水平期間ごとに他の期間よりも小さくなるように、前記第１プリチャージ信号電圧の印加を制御する
    　表示装置。
  2. 　前記第２駆動部は、前記第１プリチャージ信号電圧の印加を前記所定の水平期間ごとに間引きつつ、前記第２プリチャージ信号電圧の印加を１水平期間ごとに行い、
    　前記第２駆動部は、各前記映像信号の印加期間を含まない水平期間の全部または一部において、前記第１プリチャージ信号電圧の印加を省略する
    　請求項１に記載の表示装置。
  3. 　前記第２駆動部は、前記第１プリチャージ信号電圧の印加を前記所定の水平期間ごとに間引きつつ、前記第２プリチャージ信号電圧の印加を１水平期間ごとに行い、
    　前記第１プリチャージ信号電圧は、前記映像信号の最低レベルまたはそれより大きなレベルの電圧値となっている
    　請求項１に記載の表示装置。
  4. 　前記第２駆動部は、前記第１プリチャージ信号電圧および前記第２プリチャージ信号電圧の印加を１水平期間ごとに行うとともに、前記第１プリチャージ信号電圧の振幅を、前記所定の水平期間ごとに、他の水平期間における前記第１プリチャージ信号電圧の振幅よりも小さくする
    　請求項１に記載の表示装置。
  5. 　前記第２駆動部は、前記第１プリチャージ信号電圧の印加を前記所定の水平期間ごとに間引きつつ、前記第２プリチャージ信号電圧の印加を１水平期間ごとに行い、
    　前記第２駆動部は、前記第１プリチャージ信号電圧の間引きに伴って生じた時間の全体または一部を各前記映像信号の印加期間に均等に割り振る
    　請求項１に記載の表示装置。
  6. 　表示装置を備え、
    　前記表示装置は、
    　複数の画素が行列状に２次元配置され、画素列ごとに信号線が配置された画素アレイ部と、
    　各前記画素を行単位で順次選択する第１駆動部と、
    　前記第１駆動部によって選択された画素行の各前記画素に対して映像信号を、前記信号線を介して印加するとともに、前記映像信号の極性を所定の周期で反転させる第２駆動部と
    　を有し、
    　前記第２駆動部は、前記映像信号の印加に先立って、相対的に振幅の大きな第１プリチャージ信号電圧と、相対的に振幅の小さな第２プリチャージ信号電圧とを順次、前記信号線に印加し、
    　前記第２駆動部は、さらに、前記第１プリチャージ信号電圧の印加に起因する、前記画素から前記信号線への電流リーク量が所定の水平期間ごとに他の期間よりも小さくなるように、前記第１プリチャージ信号電圧の印加を制御する
    　電子機器。
  7. 　照明光学系と、
    　前記照明光学系からの光を変調することで画像光を生成する複数の画像光生成部と、
    　複数の前記画像光生成部で生成された各前記画像光を投射する投射光学系と
    　を備え、
    　複数の画素が行列状に２次元配置され、画素列ごとに信号線が配置された画素アレイ部と、
    　各前記画素を行単位で順次選択する第１駆動部と、
    　前記第１駆動部によって選択された画素行の各前記画素に対して映像信号を、前記信号線を介して印加するとともに、前記映像信号の極性を所定の周期で反転させる第２駆動部と
    　を有し、
    　前記第２駆動部は、前記映像信号の印加に先立って、相対的に振幅の大きな第１プリチャージ信号電圧と、相対的に振幅の小さな第２プリチャージ信号電圧とを順次、前記信号線に印加し、
    　前記第２駆動部は、さらに、前記第１プリチャージ信号電圧の印加に起因する、前記画素から前記信号線への電流リーク量が所定の水平期間ごとに他の期間よりも小さくなるように、前記第１プリチャージ信号電圧の印加を制御する
    　投射型表示装置。
PCT/JP2016/088925 2016-02-02 2016-12-27 表示装置、電子機器および投射型表示装置 WO2017134967A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/072,917 US10861404B2 (en) 2016-02-02 2016-12-27 Display device, electronic apparatus, and projection display apparatus
JP2017565434A JP6773054B2 (ja) 2016-02-02 2016-12-27 表示装置、電子機器および投射型表示装置
CN201680080098.3A CN108496217A (zh) 2016-02-02 2016-12-27 显示设备、电子装置以及投影显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-017869 2016-02-02
JP2016017869 2016-02-02

Publications (1)

Publication Number Publication Date
WO2017134967A1 true WO2017134967A1 (ja) 2017-08-10

Family

ID=59500275

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/088925 WO2017134967A1 (ja) 2016-02-02 2016-12-27 表示装置、電子機器および投射型表示装置

Country Status (4)

Country Link
US (1) US10861404B2 (ja)
JP (1) JP6773054B2 (ja)
CN (1) CN108496217A (ja)
WO (1) WO2017134967A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019138740A1 (ja) * 2018-01-12 2019-07-18 ソニーセミコンダクタソリューションズ株式会社 液晶表示装置および液晶表示装置の駆動方法、並びに、電子機器
JPWO2020208886A1 (ja) * 2019-04-10 2020-10-15

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108169935A (zh) * 2017-12-19 2018-06-15 武汉华星光电技术有限公司 拦截显示面板的漏电像素的方法及显示面板
CN111739452B (zh) 2020-06-16 2022-06-07 深圳市华星光电半导体显示技术有限公司 液晶显示面板的暗态电压调试方法、装置以及存储介质
CN112530369B (zh) * 2020-12-25 2022-03-25 京东方科技集团股份有限公司 一种显示面板、显示装置以及驱动方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006259224A (ja) * 2005-03-17 2006-09-28 Sony Corp アクティブマトリックス表示装置
JP2006308712A (ja) * 2005-04-27 2006-11-09 Sony Corp 表示装置および表示装置のプリチャージ方法
JP2008268395A (ja) * 2007-04-18 2008-11-06 Sony Corp 表示装置および表示装置のプリチャージ方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW295663B (en) * 1996-03-08 1997-01-11 Apex Semiconductor Inc Hidden precharge pseudo cache DRAM
JP4894081B2 (ja) * 2000-06-14 2012-03-07 ソニー株式会社 表示装置およびその駆動方法
JP3642042B2 (ja) * 2001-10-17 2005-04-27 ソニー株式会社 表示装置
KR100496543B1 (ko) * 2002-12-06 2005-06-22 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 구동 방법
JP3870933B2 (ja) * 2003-06-24 2007-01-24 ソニー株式会社 表示装置及びその駆動方法
JP2005309282A (ja) * 2004-04-26 2005-11-04 Sony Corp 表示装置
DE102005000841B4 (de) * 2005-01-05 2007-04-05 Infineon Technologies Ag Integrierter Halbleiterspeicher mit Anpassung des Bewertungsverhaltens von Leseverstärkern
JP2008216425A (ja) 2007-03-01 2008-09-18 Seiko Epson Corp 電気光学装置、駆動方法および電子機器
JP4501952B2 (ja) * 2007-03-28 2010-07-14 セイコーエプソン株式会社 電気光学装置、その駆動方法および電子機器
KR100983392B1 (ko) * 2008-08-19 2010-09-20 매그나칩 반도체 유한회사 칼럼 데이터 구동회로, 이를 구비한 표시장치 및 그의 구동방법
US9122139B2 (en) * 2010-09-29 2015-09-01 Hitachi Maxell, Ltd. Projection image displaying device with openings around its projection lens and mirror
JP5849489B2 (ja) * 2011-07-21 2016-01-27 セイコーエプソン株式会社 電気光学装置、投射型表示装置、電子機器、および電気光学装置の製造方法
JP2013068859A (ja) * 2011-09-26 2013-04-18 Hitachi Media Electoronics Co Ltd 画像表示装置
TWI443625B (zh) * 2011-11-18 2014-07-01 Au Optronics Corp 顯示面板及驅動顯示面板之方法
JP2014048652A (ja) * 2012-09-04 2014-03-17 Japan Display Inc 液晶表示装置
JP2013156645A (ja) 2013-03-15 2013-08-15 Seiko Epson Corp 電気光学装置、電気光学装置の制御装置および電子機器
JP6314432B2 (ja) * 2013-11-08 2018-04-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法、及び電子機器
JP6314450B2 (ja) * 2013-12-02 2018-04-25 セイコーエプソン株式会社 電気光学装置、及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006259224A (ja) * 2005-03-17 2006-09-28 Sony Corp アクティブマトリックス表示装置
JP2006308712A (ja) * 2005-04-27 2006-11-09 Sony Corp 表示装置および表示装置のプリチャージ方法
JP2008268395A (ja) * 2007-04-18 2008-11-06 Sony Corp 表示装置および表示装置のプリチャージ方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019138740A1 (ja) * 2018-01-12 2019-07-18 ソニーセミコンダクタソリューションズ株式会社 液晶表示装置および液晶表示装置の駆動方法、並びに、電子機器
JPWO2019138740A1 (ja) * 2018-01-12 2021-01-14 ソニーセミコンダクタソリューションズ株式会社 液晶表示装置および液晶表示装置の駆動方法、並びに、電子機器
US11443707B2 (en) 2018-01-12 2022-09-13 Sony Semiconductor Solutions Corporation Liquid crystal display device, method for driving liquid crystal display device, and electronic apparatus
JP7341895B2 (ja) 2018-01-12 2023-09-11 ソニーセミコンダクタソリューションズ株式会社 液晶表示装置および液晶表示装置の駆動方法、並びに、電子機器
JPWO2020208886A1 (ja) * 2019-04-10 2020-10-15
WO2020208886A1 (ja) * 2019-04-10 2020-10-15 ソニーセミコンダクタソリューションズ株式会社 表示装置および表示装置の駆動方法
JP7420451B2 (ja) 2019-04-10 2024-01-23 ソニーセミコンダクタソリューションズ株式会社 表示装置および表示装置の駆動方法

Also Published As

Publication number Publication date
JP6773054B2 (ja) 2020-10-21
US20190035345A1 (en) 2019-01-31
JPWO2017134967A1 (ja) 2018-11-29
CN108496217A (zh) 2018-09-04
US10861404B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
WO2017134967A1 (ja) 表示装置、電子機器および投射型表示装置
US20080074568A1 (en) Liquid crystal display device and driving method of the same
JP5154651B2 (ja) データ処理装置、液晶表示装置、テレビジョン受像機、およびデータ処理方法
US9607563B2 (en) Liquid crystal display device, method for driving liquid crystal display device, and electronic apparatus
JP2008089649A (ja) 表示装置の駆動方法及び表示装置
KR101992855B1 (ko) 액정표시장치와 그 구동방법
KR20100059711A (ko) 전기 광학 장치의 구동 장치 및 방법과 전기 광학 장치 및 전자 기기
JP4501952B2 (ja) 電気光学装置、その駆動方法および電子機器
JP2010079151A (ja) 電気光学装置、その駆動方法、および電子機器
KR20050062855A (ko) 임펄시브 구동 액정 표시 장치 및 그 구동 방법
US9514708B2 (en) Image processing apparatus, projector and image processing method
JP2014063013A (ja) 電気光学装置、その駆動方法及び電子機器
WO2005081053A1 (ja) 液晶表示装置
JP2005148304A (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
WO2016208321A1 (ja) 制御回路、表示装置、電子機器および投射型表示装置
JP2012058335A (ja) 電気光学装置および電子機器
US20070285383A1 (en) Electro-optical device, method for driving electro-optical device, and electronic apparatus
TWI287213B (en) Correction method of image signal, correction circuit, photoelectric device and electronic device
US20160063930A1 (en) Electro-optical device and electronic apparatus
JP2006195387A (ja) 電気光学装置および電子機器
JP2005227475A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2015197579A (ja) 電気光学装置、電子機器、及び電子光学装置の駆動方法
JP2004233447A (ja) 電気光学パネル及びその駆動方法、電気光学装置、並びに電子機器
JP2004233807A (ja) 液晶装置及びその駆動方法並びに電子機器
KR20050037052A (ko) 액정 표시 장치의 구동 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16889450

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2017565434

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 201812278

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20160201

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16889450

Country of ref document: EP

Kind code of ref document: A1