WO2017110262A1 - ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法並びにエピタキシャルウェーハ - Google Patents

ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法並びにエピタキシャルウェーハ Download PDF

Info

Publication number
WO2017110262A1
WO2017110262A1 PCT/JP2016/082764 JP2016082764W WO2017110262A1 WO 2017110262 A1 WO2017110262 A1 WO 2017110262A1 JP 2016082764 W JP2016082764 W JP 2016082764W WO 2017110262 A1 WO2017110262 A1 WO 2017110262A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
epitaxial
double
carrier
side polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/082764
Other languages
English (en)
French (fr)
Inventor
亮介 木戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to CN201680075581.2A priority Critical patent/CN108602173B/zh
Priority to DE112016005920.5T priority patent/DE112016005920B4/de
Priority to KR1020187017434A priority patent/KR102090588B1/ko
Publication of WO2017110262A1 publication Critical patent/WO2017110262A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/28—Work carriers for double side lapping of plane surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6349—Deposition of epitaxial materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H10P90/123—Preparing bulk and homogeneous wafers by grinding or lapping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H10P90/124—Preparing bulk and homogeneous wafers by processing the backside of the wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H10P90/128—Preparing bulk and homogeneous wafers by edge treatment, e.g. chamfering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H10P90/129—Preparing bulk and homogeneous wafers by polishing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials

Definitions

  • the present invention relates to a double-side polishing carrier used in a double-side polishing process for a wafer and a double-side polishing method for a wafer using the same.
  • the present invention also relates to an epitaxial wafer using a wafer polished by such a double-side polishing method as a substrate material, and a method for manufacturing the epitaxial wafer.
  • Epitaxial silicon wafers are widely used as substrate materials for semiconductor devices.
  • An epitaxial silicon wafer is obtained by forming an epitaxial silicon film on the surface of a bulk silicon wafer, and has high crystal perfection. Therefore, it is possible to manufacture a semiconductor device with high quality and high reliability.
  • the double-side polishing step is a step necessary for processing the wafer into a predetermined thickness and increasing the flatness of the wafer, and is performed using a double-side polishing apparatus that simultaneously polishes both sides of the wafer.
  • Patent Document 1 discloses that the flatness of the inner peripheral surface of the resin inserter of the carrier holding the wafer is 100 ⁇ m in order to suppress the deterioration of the flatness of the polished wafer such as outer peripheral sag The following describes that both surfaces of the wafer are polished while maintaining the perpendicularity of the inner peripheral surface at 5 ° or less. Further, in Patent Document 2, in order to reduce the peripheral sagging of the wafer after double-side polishing and increase the flatness, a carrier made of titanium is used as the carrier for the double-side polishing apparatus and the surface roughness Ra is set to 0.14 ⁇ m or more. It is described.
  • Patent Document 4 in order to improve the flatness of the wafer by suppressing the adhesion of silicon to the end of the back surface of the wafer, electromagnetic waves from a heating lamp group in the epitaxial growth apparatus are guided to the end of the wafer. Thus, it is described that the inclination angle of the reflecting member is set.
  • the source gas supplied to the surface of the silicon wafer W in the epitaxial growth furnace passes through a slight gap between the edge on the back surface side of the silicon wafer W and the susceptor 33, so that the back surface of the wafer W is This causes silicon to deposit on the outer peripheral portion of the back surface of the silicon wafer W.
  • the back surface silicon layer Eb is formed on the outer peripheral portion of the back surface S B of the silicon wafer W as shown in FIG. 12, the flatness of the outer peripheral portion of the back surface S B of the epitaxial silicon wafer EW is deteriorated.
  • an object of the present invention is to provide an epitaxial wafer manufacturing method capable of easily manufacturing an epitaxial wafer having an improved back surface flatness.
  • Another object of the present invention is to provide a double-side polishing method for a wafer capable of producing a silicon wafer suitable as a substrate material for such an epitaxial wafer and a double-side polishing carrier used therefor.
  • the inventors of the present application have developed a method of preliminarily creating an edge roll-off on the back surface of the wafer in anticipation of the amount of epitaxial silicon deposited on the outer peripheral portion of the back surface of the wafer. It has been found that it is effective, and the deterioration of the flatness of the outer peripheral portion of the epitaxial wafer can be suppressed by offsetting the increase in the thickness of the outer peripheral portion of the wafer due to epitaxial growth with the edge roll-off.
  • a method of adjusting the edge roll-off amount for example, a method of conditioning the polishing pad or changing the polishing pressure can be considered.
  • the polishing pad conditioning or polishing pressure is changed to adjust the edge roll-off amount, it is also necessary to change the polishing recipe, and the polishing rate varies, so the global shape of the wafer changes and the desired quality Is difficult to secure, and has a negative effect on mass production.
  • the present invention has been made on the basis of such technical knowledge, and the wafer double-side polishing method according to the present invention was disposed between an upper surface plate and a lower surface plate to which polishing cloths were respectively attached.
  • a wafer is set in a holding hole of a double-side polishing carrier, and the upper and lower surface plates are rotated while the wafer and the double-side polishing carrier are sandwiched between the upper and lower surface plates.
  • a method for polishing both sides of a wafer simultaneously wherein a chamfered portion is formed in at least one of an upper corner and a lower corner of the holding hole of the double-side polishing carrier,
  • the edge roll-off on the back side of the wafer facing the direction where the chamfer is formed is larger than the edge roll-off on the front side of the wafer. Characterized by polishing the both sides of the wafer simultaneously.
  • a desired edge roll-off can be intentionally formed on the back side of the wafer during the double-side polishing process of the wafer. Therefore, when this wafer is used as a substrate material for an epitaxial silicon wafer, the flatness of the final epitaxial wafer product after the formation of the epitaxial film can be increased.
  • the height dimension of the chamfered portion of the double-side polishing carrier is preferably half or less of the thickness of the carrier.
  • the width dimension of the chamfered portion of the double-sided polishing carrier is preferably equal to the height dimension of the chamfered portion, and both the height dimension and the width dimension of the chamfered portion are 0.2 mm or more and 0. It is especially preferable that it is 4 mm or less. According to this, a desired edge roll-off can be formed on the wafer while ensuring the wafer holding function of the carrier.
  • the double-side polishing carrier includes a metal carrier body having a circular opening larger than the diameter of the wafer, and a ring-shaped resin inserter disposed along the inner periphery of the opening of the carrier body.
  • the holding hole is an inner opening of the resin inserter, and the chamfered portion is formed in at least one of an upper corner and a lower corner of the inner opening of the resin inserter.
  • the double-side polishing carrier comprises a resin carrier body having a circular opening, the opening of the carrier body serves as the holding hole, and the chamfered portion is formed in the opening.
  • a desired edge roll-off can be formed on a wafer while ensuring a wafer holding function even in a resin-made double-side polishing carrier that does not use a resin inserter independent of the carrier body.
  • the method for producing an epitaxial wafer according to the present invention includes forming a first epitaxial film on the entire surface of the wafer polished by the wafer double-side polishing method having the above characteristics, and A second epitaxial film is partially formed on the outer peripheral portion.
  • the second epitaxial film preferably has a film thickness distribution that cancels edge roll-off on the back surface side of the wafer.
  • the epitaxial wafer according to the present invention includes a wafer having a back surface side edge roll-off larger than the front surface side edge roll-off, a first epitaxial film formed on the entire surface of the wafer, and the back surface of the wafer. And the second epitaxial film partially formed on the outer peripheral portion of the wafer, and the flatness of the outer peripheral portion of the wafer on which the second epitaxial film is formed is such that the second epitaxial film is not formed. The flatness of the outer peripheral portion of the wafer is higher. ADVANTAGE OF THE INVENTION According to this invention, the epitaxial wafer with which the final flatness after film-forming of an epitaxial film was raised can be provided.
  • the second epitaxial film preferably has a film thickness distribution that cancels edge roll-off on the back surface side of the wafer.
  • the wafer is preferably a silicon wafer, and the first and second epitaxial films are preferably epitaxial silicon films. According to this, the flatness of the back surface of the epitaxial silicon wafer can be increased.
  • the present invention it is possible to intentionally create a desired edge roll-off without greatly changing the polishing conditions, and thereby, near the edge of the final wafer product after the formation of the epitaxial film. It is possible to provide a double-side polishing carrier capable of increasing the flatness and a wafer polishing method using the same. Moreover, according to this invention, the manufacturing method of the epitaxial wafer which can raise the flatness of a back surface using the wafer grind
  • FIG. 1 is a schematic side sectional view showing the structure of a double-side polishing apparatus according to an embodiment of the present invention.
  • FIG. 2 is a plan view of the double-side polishing apparatus shown in FIG. 3A and 3B are diagrams showing the configuration of the carrier, where FIG. 3A is a plan view, FIG. 3B is a side sectional view, and FIG. 3C is a partially enlarged view near the inner peripheral surface of the holding hole.
  • FIG. 4 is a schematic diagram for explaining a mechanism for promoting edge roll-off by chamfering the carrier holding hole.
  • FIG. 5 is a schematic cross-sectional view showing the shape of a silicon wafer after double-side polishing.
  • FIG. 1 is a schematic side sectional view showing the structure of a double-side polishing apparatus according to an embodiment of the present invention.
  • FIG. 2 is a plan view of the double-side polishing apparatus shown in FIG. 3A and 3B are diagrams showing the configuration of the carrier, where FIG. 3A is
  • FIG. 6 is a schematic cross-sectional view showing an example of the configuration of an epitaxial growth apparatus used for manufacturing an epitaxial silicon wafer.
  • FIG. 7 is a cross-sectional view of the epitaxial silicon wafer according to the present embodiment.
  • FIG. 8 is a graph showing the relationship between the chamfered shape of the holding hole and the flatness of the wafer.
  • FIGS. 9A and 9B are graphs showing the ZDD measurement results on the surface side of the sample wafer.
  • FIGS. 10A and 10B are graphs showing the height profile on the back side of the epitaxial wafer.
  • FIG. 11 is a schematic view for explaining the silicon deposition mechanism on the back side of the wafer in the epitaxial growth step.
  • FIG. 12 is a schematic cross-sectional view showing the shape of a conventional epitaxial silicon wafer in which the flatness of the outer peripheral portion of the back surface has deteriorated.
  • FIG. 1 is a schematic side sectional view showing a configuration of a double-side polishing apparatus according to an embodiment of the present invention.
  • 2 is a plan view of the double-side polishing apparatus shown in FIG. 1, and
  • FIG. 1 is a cross-sectional view taken along the line RR ′ of FIG.
  • the double-side polishing apparatus 1 includes an upper surface plate 2 and a lower surface plate 3 that are provided facing each other in the vertical direction. Polishing cloths 4 and 5 are respectively attached to the upper surface. A sun gear 6 is provided at the center between the upper surface plate 2 and the lower surface plate 3, and an internal gear 7 is provided at the peripheral portion. The silicon wafer W is sandwiched between the upper surface plate 2 and the lower surface plate 3 while being set in the holding hole 10 a of the double-side polishing carrier 10.
  • each carrier 10 is provided around the sun gear 6, and the outer peripheral teeth 10 b of each carrier 10 are engaged with the tooth portions of the sun gear 6 and the internal gear 7.
  • Each of the carriers 10 revolves around the sun gear 6 while rotating as the board 2 and the lower platen 3 are driven to rotate by a drive source (not shown).
  • the silicon wafer W set in the holding hole 10a of the carrier 10 is held by the carrier 10, and both surfaces thereof are simultaneously polished by contact with the upper and lower polishing cloths 4 and 5.
  • a polishing liquid is supplied from a nozzle (not shown).
  • the polishing liquid for example, an alkaline solution in which colloidal silica is dispersed can be used.
  • FIG. 3A and 3B are diagrams illustrating the configuration of the carrier 10, where FIG. 3A is a plan view, FIG. 3B is a side cross-sectional view, and FIG. .
  • the carrier 10 includes a metal carrier body 11 having a circular opening 11 a larger than the silicon wafer W, and an inner periphery of the opening 11 a of the carrier body 11.
  • a ring-shaped resin inserter 12 is provided.
  • the carrier body 11 is a disk-shaped member, and outer peripheral teeth 11b are provided on the outer peripheral portion.
  • a typical material of the carrier body 11 is SUS, but other metal materials such as titanium may be used.
  • the thickness D of the carrier body 11 is set based on the target thickness of the wafer W after double-side polishing. For example, the thickness of the carrier 10 for a 300 mm diameter wafer is set to 0.8 mm, and the thickness of the wafer W before processing is about 1 mm. Sizing is performed to reduce the thickness of the carrier to the same level as the carrier 10. Since the center position of the opening 11 a is offset from the center position of the carrier body 11, the wafer W set in the opening 11 a moves eccentrically with the center of the carrier body 11 as the rotation axis. Uniformity is improved.
  • the resin inserter 12 is interposed between the outer peripheral surface of the wafer W and the inner peripheral surface of the opening 11a of the carrier body 11, and plays a role of preventing contact between the two.
  • the inner opening 12 a of the resin inserter 12 forms a holding hole 10 a (see FIG. 2) of the carrier 10, and the outer peripheral surface of the wafer W is in contact with the inner peripheral surface of the resin inserter 12.
  • the lateral width (ring width) of the resin inserter 12 is 1.5 mm, for example, and is determined in consideration of the size of the opening 11a of the carrier body 11 and the size of the wafer W.
  • the thickness of the resin inserter 12 is preferably the same as the thickness D of the carrier body 11.
  • chamfered portion 12c is formed in the lower corner C CB of the inner peripheral portion of the inner opening 12a of the resin inserter 12 .
  • the lower corner C CB of the inner peripheral surface of the inner opening 12a of the resin inserter 12 is chamfered, only the upper corner C CF may be chamfered. That is, it is only necessary that the chamfered portion 12 c is formed at one of the upper and lower corners of the inner peripheral portion of the wafer holding hole 10 a of the carrier 10.
  • the edge roll-off on one side of the wafer W can be intentionally increased by providing such a chamfer in the wafer holding hole 10a.
  • height h 1 and width h 2 of the chamfered portion 12c is both 0.1mm or more.
  • the height h 1 and width h 2 is less than 0.1mm can not be obtained the effect of providing the chamfered portion 12c, moreover chamfering from the viewpoint of processing accuracy because very difficult.
  • the height h 1 of the chamfered portion 12c is preferably a half or less of the thickness D of the carrier 10 (D ⁇ h 1/2 ), the width h 2 is equal to or less than the width of the resin inserter 12 .
  • the height h 1 of the chamfered portion 12c when the thickness of the carrier 10 is 0.8mm is 0.4mm or less
  • the chamfered portion when the width of the resin inserter 12 is 1.5mm width h 2 of 12c is preferably at 1.5mm or less.
  • the height h 1 of the chamfered portion 12c is larger than half the thickness D of the carrier 10 is too edge roll-off amount is large after the formation of the epitaxial film is because not be ensured a desired flatness, This is because the function of holding the wafer W may be hindered.
  • the width h 2 of the chamfered portion 12c is larger than the width of the resin inserter 12 is decreased the thickness of the resin inserter 12, thereby because the edge roll off of the wafer W is increased.
  • the chamfered portion 12c is particularly preferably a C0.2 to C0.4 chamfer.
  • the chamfer angle 45 degrees to align the chamfer height h 1 and width h 2 of 12c it is possible to enhance the machining accuracy and ease of chamfering.
  • the amount of silicon deposited on the back surface of the wafer in the epitaxial process is offset. A large edge roll-off can be created.
  • FIG. 4 is a schematic diagram for explaining a mechanism for promoting edge roll-off by chamfering the holding hole 10 a of the carrier 10.
  • the edge roll-off of the wafer W is improved by the retainer effect (reaction force against the polishing cloth) of the carrier 10 as in the case of the conventional carrier.
  • the flatness of the outer peripheral part is increased.
  • the retainer effect is reduced by the presence of the chamfered portion 12c, the effect of improving the edge roll-off is suppressed, the outer peripheral portion of the wafer W
  • the flatness of the is reduced.
  • the upward arrow in the figure indicates that the reaction force of the carrier 10 with respect to the polishing cloth 4 is large, and the downward arrow indicates that the reaction force of the carrier 10 with respect to the polishing cloth 5 is small.
  • FIG. 5 is a schematic cross-sectional view showing the shape of the silicon wafer W after double-side polishing.
  • the outer peripheral portion shape of the silicon wafer W after the double-side polishing As shown in FIG. 5, the outer peripheral portion shape of the silicon wafer W after the double-side polishing, the surface S F side corner C WF edge roll-off of small, large roll-off corner C WB of the back S B side.
  • a wafer W as a substrate material for epitaxial silicon wafer, it is possible to offset the increase in thickness of silicon is deposited on the outer periphery of the rear surface S B of the wafer W, the outer peripheral portion of the back surface of the epitaxial silicon wafer The flatness of can be increased.
  • FIG. 6 is a schematic cross-sectional view showing an example of the configuration of an epitaxial growth apparatus used for manufacturing an epitaxial silicon wafer.
  • the epitaxial growth apparatus 30 is a single-wafer type apparatus that processes silicon wafers W one by one, and includes a chamber 31 made of quartz glass and a lid member 32 that covers the top of the chamber 31. I have.
  • a susceptor 33 and a preheating ring 34 for supporting a wafer are provided in the chamber 31, and the susceptor 33 is supported by a support shaft 35.
  • a gas inlet 36, a baffle 37, and a rectifying member 38 are provided on one side of the chamber 31, and a gas outlet 39 is provided on the other end facing the chamber 31.
  • An upper lamp 40 for heating the silicon wafer W placed on the susceptor 33 is provided above the lid member 32.
  • a lower lamp 41 that heats the silicon wafer W from below is provided below the susceptor 33.
  • a source gas such as trichlorosilane (SiHCl 3 ) or dichlorosilane (SiH 2 Cl 2 ) is introduced into the chamber 31 from the gas inlet 36 while exhausting from the gas outlet 39.
  • the raw material gas flows from the gas introduction port 36 through the baffle 37 and the rectifying member 38 into the upper space 31 a of the chamber 31.
  • the wafer W, the susceptor 33 and the preheating ring 34 are heated by the upper lamp 40 and the lower lamp 41, and the source gas flows in a laminar state along the surface of the heated wafer W, so that the epitaxial growth occurs on the surface of the wafer W. Occurs and an epitaxial film is formed.
  • the edge on the back surface side of the silicon wafer W is in line contact with the surface of the susceptor 33, but there is a very small gap formed by slight unevenness between them.
  • silicon is deposited on the outer periphery of the back side of the wafer W.
  • the silicon deposition on the outer peripheral portion of the wafer W is offset by the edge roll-off on the rear surface of the wafer, and the outer peripheral portion of the rear surface becomes a flat shape. Therefore, even when silicon is deposited on the outer peripheral portion of the rear surface of the wafer W, The flatness of the back surface does not deteriorate.
  • FIG. 7 is a cross-sectional view of the epitaxial silicon wafer according to the present embodiment.
  • an epitaxial silicon wafer EW includes a back surface S B side of the edge roll-off surface S F greater than side silicon wafer W (see FIG. 5), formed on the entire surface S F of the silicon wafer W
  • the epitaxial silicon film Ea is provided. Also on the outer peripheral portion of the back surface S B of the silicon wafer W backside silicon film Eb it is partially deposited.
  • backside silicon film Eb to offset the rear surface S B side of the edge roll-off of the silicon wafer W is formed with a suitable thickness distribution, the flatness of the outer peripheral portion of the back surface side of the epitaxial silicon wafer EW Enhanced.
  • the double-side polishing carrier 10 is provided with the chamfered portion 12c at the corner of the holding hole 10a, and therefore, a predetermined amount of edge roll-off is applied to the outer peripheral portion of the wafer W after double-side polishing. Can be deliberately built.
  • the epitaxial wafer EW is manufactured using the wafer W whose edge roll-off on one side is adjusted in this way, a phenomenon in which epitaxial silicon is deposited on the outer peripheral portion of the back surface and the thickness of the outer peripheral portion increases more than necessary. And the flatness of the outer peripheral portion of the back surface of the epitaxial silicon wafer EW can be increased.
  • the carrier 10 is configured by the metal carrier body 11 and the resin inserter 12 has been described as an example.
  • the carrier body 11 is made of resin and the resin inserter 12 is omitted. May be.
  • the opening 11a of the carrier body 11 becomes the wafer holding hole 10a, and the corner of the opening 11a of the carrier body 11 is chamfered.
  • one carrier 10 has one holding hole 10a and holds one wafer W, but one carrier 10 may have a plurality of holding holes. In this case, chamfering is performed on each of the plurality of holding holes.
  • the configuration of the double-side polishing apparatus 1 according to the present embodiment is an example, and various types can be employed.
  • the present invention is limited to double-side polishing of a silicon wafer. It can be used for double-side polishing of various wafers.
  • GBIR is an index indicating the global flatness of the wafer
  • ESFQD is an index indicating the site flatness at the outer peripheral portion (edge) of the wafer.
  • ESFQD divides the outer periphery of a wafer into a large number (for example, 72) of fan-shaped regions (sites), and uses the in-site plane calculated from the data in the site by the method of least squares as a reference. Each site has one data. That is, ESFQD is the SFQD value of each site (positive or negative larger deviation from the least square surface in the region).
  • the ESFQD site excludes a region 2 mm in the diametrical direction from the outermost periphery, two straight lines with a sector length of 30 mm extending from the inner peripheral reference end to the radially central side, and a wafer outer peripheral direction of 5 °. This is a substantially rectangular area surrounded by an arc corresponding to ( ⁇ 2.5 °).
  • FIG. 8 is a graph showing the relationship between the chamfered shape of the holding hole and the flatness of the wafer, where the horizontal axis represents the global shape (Global shape) and the vertical axis represents the ESFQD.
  • the squares in the figure indicate regions that satisfy both the global shape and ESFQD target ranges.
  • the global shape is a GBIR value considering the concept of unevenness. That is, looking at the profile (overall shape) of GBIR measurement results, the value of GBIR is plotted on the horizontal axis as a plus side if it is a convex shape (Convex) and as a minus side if it is a concave shape (Concave). is there.
  • ZDD Z-height double differential
  • 9 (a) and 9 (b) are graphs showing the measurement results of the ZDD on the front side and the back side of the sample wafer.
  • the ZDD on the front side of the wafer was the same in all of the comparative example, the example 1, and the example 2, and the results were almost unchanged.
  • FIG. 9B it was found that the ZDD on the back surface side of the wafer was the smallest in the comparative example and increased in the order of Example 1 and Example 2.
  • FIGS. 10A and 10B are graphs showing the height profile on the back side of the epitaxial wafer EW, where the horizontal axis is the radial distance (mm) from the wafer center, and the vertical axis is the height from the reference plane. (Nm) is shown respectively.
  • FIG. 10A shows the flatness of the wafer of the comparative example
  • FIG. 10B shows the flatness of the wafer of Example 1.
  • the line A is the height profile on the back side of the wafer EW before epitaxial growth
  • the line B is the height profile on the back side of the wafer EW after epitaxial growth
  • the line C is the wafer after epitaxial growth.
  • the profile of the silicon deposition amount on the back side of the EW is shown.
  • the height profile A on the back side of the wafer EW before the formation of the epitaxial film is higher than that of the comparative example (FIG. 10A) in Example 1 (FIG. 10B).
  • the height profile B on the back surface side of the wafer EW after the formation of the epitaxial film is a comparative example (FIG. 10A) because the deposition of the back surface epitaxial film offsets the edge roll-off. ))
  • the flatness of Example 1 (FIG. 10B) was higher.

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】ウェーハの両面研磨時に所望のエッジロールオフを意図的に作り込むことが可能な両面研磨用キャリアおよびこれを用いたウェーハ研磨方法、並びに、そのような両面研磨加工が施されたウェーハを用いて裏面の平坦度が高められたエピタキシャルウェーハを製造することが可能なエピタキシャルウェーハの製造方法を提供する。 【解決手段】両面研磨用キャリア１０は、研磨布４，５がそれぞれ貼り付けられた上定盤２と下定盤３との間に配設され、上定盤２と下定盤３に挟み込まれたウェーハＷを保持するための保持孔１０ａを有するものであって、保持孔１０ａの上側コーナーおよび下側コーナーの少なくとも一方に面取り部１２ｃが形成されている。そしてこの両面研磨用キャリア１０を用いて製造されたシリコンウェーハを用いてエピタキシャルシリコンウェーハを製造する。

Description

ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法並びにエピタキシャルウェーハ
　本発明は、ウェーハの両面研磨工程で用いられる両面研磨用キャリアおよびこれを用いたウェーハの両面研磨方法に関する。また、本発明は、そのような両面研磨方法によって研磨加工されたウェーハを基板材料として用いるエピタキシャルウェーハ及びその製造方法に関するものである。
　半導体デバイスの基板材料としてエピタキシャルシリコンウェーハが広く使用されている。エピタキシャルシリコンウェーハは、バルクシリコンウェーハの表面にエピタキシャルシリコン膜を形成したものであり、結晶の完全性が高いため、高品質で信頼性が高い半導体デバイスを製造することが可能である。
　エピタキシャルシリコンウェーハの基板材料となるバルクシリコンウェーハは、チョクラルスキー法により育成されたシリコン単結晶インゴットに外周研削、スライス、ラッピング、エッチング、両面研磨、片面研磨、洗浄等の工程を順次行うことにより製造される。このうち、両面研磨工程は、ウェーハを所定の厚みに加工するとともにウェーハの平坦度を高めるために必要な工程であり、ウェーハの両面を同時に研磨する両面研磨装置を用いて行われる。
　両面研磨加工に関する技術として、例えば特許文献１には、外周ダレのような研磨後のウェーハの平坦度の悪化を抑制するため、ウェーハを保持するキャリアの樹脂インサータの内周面の平面度を１００μｍ以下かつ内周面の垂直度を５°以下に維持しながらウェーハの両面を研磨することが記載されている。また特許文献２には、両面研磨後のウェーハの外周ダレを低減して平坦度を高めるため、両面研磨装置用キャリアとしてチタン製のものを用いると共にその表面粗さＲａを０．１４μｍ以上とすることが記載されている。
　エピタキシャルシリコンウェーハにおいても平坦度の確保は重要な課題の一つである。エピタキシャルシリコンウェーハの平坦度を高めるため、例えば特許文献３には、エピタキシャル膜形成前に第１平坦化処理されたシリコンウェーハの平坦度、エピタキシャル膜形成後のエピタキシャルウェーハの平坦度、およびエピタキシャル膜の膜厚分布を測定し、それらの測定値をフィードフォワードしてエピタキシャルウェーハの第２平坦化処理を行うことが記載されている。さらに特許文献４には、ウェーハの裏面の端部にシリコンが付着することを抑制してウェーハの平坦度を向上させるため、エピタキシャル成長装置内の加熱用ランプ群からの電磁波をウェーハの端部を導くように反射部材の傾斜角度を設定することが記載されている。
特開２０１４－５０９１３号公報 特開２００８－２３６１７号公報 特開２０１１－２３４２２号公報 特開２０１１－１４６５３７号公報
　上記のように、エピタキシャルウェーハにおいても高い平坦度が求められている。しかし、図１１に示すように、エピタキシャル成長炉内においてシリコンウェーハＷの表面に供給される原料ガスはシリコンウェーハＷの裏面側のエッジとサセプター３３との間の僅かな隙間を通ってウェーハＷの裏面側に回り込み、これによりシリコンウェーハＷの裏面の外周部にもシリコンが堆積する。その結果、図１２に示すようにシリコンウェーハＷの裏面ＳＢの外周部に裏面シリコン膜Ｅｂが形成され、エピタキシャルシリコンウェーハＥＷの裏面ＳＢの外周部の平坦度が悪化する。
　したがって、本発明の目的は、裏面の平坦度が高められたエピタキシャルウェーハを容易に製造することが可能なエピタキシャルウェーハの製造方法を提供することにある。また、本発明の他の目的は、そのようなエピタキシャルウェーハの基板材料として好適なシリコンウェーハを製造することが可能なウェーハの両面研磨方法およびこれに用いる両面研磨用キャリアを提供することにある。
　本願発明者らは、上記課題を解決する方法について検討を重ねた結果、ウェーハ裏面の外周部に堆積するエピタキシャルシリコンの堆積量を見込んでウェーハの裏面のエッジロールオフを予め作り込んでおく方法が有効であり、エピタキシャル成長によるウェーハの外周部の厚みの増加分をエッジロールオフと相殺させることでエピタキシャルウェーハの外周部の平坦度の悪化を抑えることができることを見出した。
　エッジロールオフ量を調整する方法としては、例えば研磨パッドのコンディショニングや研磨圧力を変更する方法も考えられる。しかし、エッジロールオフ量を調整するために研磨パッドのコンディショニングや研磨圧力を変更した場合、研磨レシピの変更も必要となり、研磨レートの変動も伴うため、ウェーハのグローバル形状が変化して所望の品質を確保することが難しくなり、量産化に対する弊害が大きい。
　本発明はこのような技術的知見に基づいてなされたものであり、本発明によるウェーハの両面研磨方法は、研磨布がそれぞれ貼り付けられた上定盤と下定盤との間に配設された両面研磨用キャリアの保持孔内にウェーハをセットし、前記ウェーハおよび前記両面研磨用キャリアを前記上定盤と前記下定盤で挟み込んだ状態で前記上定盤および前記下定盤を回転させて前記ウェーハの両面を同時に研磨するウェーハの両面研磨方法であって、前記両面研磨用キャリアの前記保持孔の上側コーナーおよび下側コーナーの少なくとも一方に面取り部が形成されており、前記両面研磨用キャリアの前記面取り部が形成されている方を向いた前記ウェーハの裏面側のエッジロールオフが前記ウェーハの表面側のエッジロールオフよりも大きくなるように前記ウェーハの両面を同時に研磨することを特徴とする。
　本発明によれば、ウェーハの両面研磨工程中にウェーハの裏面側に所望のエッジロールオフを意図的に作り込むことができる。したがって、このウェーハをエピタキシャルシリコンウェーハの基板材料として用いた場合には、エピタキシャル膜を成膜後の最終的なエピタキシャルウェーハ製品の平坦度を高めることが可能である。
　本発明において、前記両面研磨用キャリアの前記面取り部の高さ寸法は当該キャリアの厚みの半分以下であることが好ましい。この場合において、前記両面研磨用キャリアの前記面取り部の幅寸法は前記面取り部の前記高さ寸法と等しいことが好ましく、前記面取り部の前記高さ寸法および前記幅寸法はともに０．２ｍｍ以上０．４ｍｍ以下であることが特に好ましい。これによれば、キャリアのウェーハ保持機能を確保しつつウェーハに所望のエッジロールオフを形成することができる。
　本発明において、前記両面研磨用キャリアは、前記ウェーハの直径よりも大きな円形の開口を有する金属製のキャリア本体と、前記キャリア本体の前記開口の内周に沿って配置されたリング状の樹脂インサータとを備え、前記保持孔は前記樹脂インサータの内側開口からなり、前記面取り部は、前記樹脂インサータの前記内側開口の上側コーナーおよび下側コーナーの少なくとも一方に形成されていることが好ましい。このように、樹脂インサータを備えた両面研磨用キャリアにおいてもウェーハ保持機能を確保しつつウェーハに所望のエッジロールオフを形成することができる。
　本発明において、前記両面研磨用キャリアは、円形の開口を有する樹脂製のキャリア本体からなり、前記キャリア本体の前記開口が前記保持孔となり、前記開口に前記面取り部が形成されていることもまた好ましい。このように、キャリア本体から独立した樹脂インサータを用いない樹脂製の両面研磨用キャリアにおいてもウェーハ保持機能を確保しつつウェーハに所望のエッジロールオフを形成することができる。
　また、本発明によるエピタキシャルウェーハの製造方法は、上記特徴を有するウェーハの両面研磨方法によって研磨加工された前記ウェーハの前記表面の全面に第１のエピタキシャル膜を形成すると共に、前記ウェーハの前記裏面の外周部に第２のエピタキシャル膜を部分的に形成することを特徴とする。
　本発明において、前記第２のエピタキシャル膜は、前記ウェーハの裏面側のエッジロールオフを相殺する膜厚分布を有することが好ましい。エピタキシャル成長によるウェーハの外周部の厚みの増加分をエッジロールオフと相殺させることでエピタキシャルウェーハの外周部の平坦度の悪化を抑えることができる。
　さらにまた、本発明によるエピタキシャルウェーハは、裏面側のエッジロールオフが表面側のエッジロールオフよりも大きいウェーハと、前記ウェーハの表面の全面に形成された第１のエピタキシャル膜と、前記ウェーハの裏面の外周部に部分的に形成された第２のエピタキシャル膜とを備え、前記第２のエピタキシャル膜が形成された前記ウェーハの外周部の平坦度は、前記第２のエピタキシャル膜が形成されていない前記ウェーハの外周部の平坦度よりも高いことを特徴とする。本発明によれば、エピタキシャル膜を成膜後の最終的な平坦度が高められたエピタキシャルウェーハを提供することができる。
　本発明において、前記第２のエピタキシャル膜は、前記ウェーハの裏面側のエッジロールオフを相殺する膜厚分布を有することが好ましい。エピタキシャル成長によるウェーハの外周部の厚みの増加分をエッジロールオフと相殺させることでエピタキシャルウェーハの外周部の平坦度の悪化を抑えることができる。
　本発明において、前記ウェーハはシリコンウェーハであり、前記第１及び第２のエピタキシャル膜はエピタキシャルシリコン膜であることが好ましい。これによれば、エピタキシャルシリコンウェーハにおいてその裏面の平坦度を高めることができる。
　本発明によれば、研磨条件を大きく変更することなく所望のエッジロールオフを意図的に作り込むことが可能であり、これによりエピタキシャル膜を成膜した後の最終的なウェーハ製品のエッジ付近の平坦度を高めることが可能な両面研磨用キャリアおよびこれを用いたウェーハ研磨方法を提供することができる。また本発明によれば、そのようなウェーハ研磨方法によって研磨加工されたウェーハを用いて裏面の平坦度を高めることが可能なエピタキシャルウェーハの製造方法を提供することができる。
図１は、本発明の実施の形態による両面研磨装置の構成を示す略側面断面図である。 図２は、図１に示す両面研磨装置の平面図である。 図３は、キャリアの構成を示す図であって、（ａ）は平面図、（ｂ）は側面断面図、（ｃ）は保持孔の内周面付近の部分拡大図である。 図４は、キャリアの保持孔を面取りしたことによるエッジロールオフの促進のメカニズムを説明するための模式図である。 図５は、両面研磨後のシリコンウェーハの形状を示す略断面図である。 図６は、エピタキシャルシリコンウェーハの製造に用いられるエピタキシャル成長装置の構成の一例を示す略断面図である。 図７は、本実施形態によるエピタキシャルシリコンウェーハの断面図である。 図８は、保持孔の面取り形状とウェーハの平坦度との関係を示すグラフである。 図９（ａ）および（ｂ）は、サンプルウェーハの表面側のＺＤＤの測定結果を示すグラフである。 図１０（ａ）および（ｂ）は、エピタキシャルウェーハの裏面側の高さプロファイルを示すグラフである。 図１１は、エピタキシャル成長工程におけるウェーハの裏面側へのシリコンの堆積メカニズムを説明するための模式図である。 図１２は、裏面の外周部の平坦度が悪化した従来のエピタキシャルシリコンウェーハの形状を示す略断面図である。
　以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
　図１は、本発明の実施の形態による両面研磨装置の構成を示す略側面断面図である。また、図２は、図１に示す両面研磨装置の平面図であり、前記図１は図２のＲ－Ｒ'線に沿った断面図である。
　図１および図２に示すように、両面研磨装置１は、上下方向に対向して設けられた上定盤２と下定盤３とを備えており、上定盤２の下面および下定盤３の上面には研磨布４、５がそれぞれ貼り付けられている。そして上定盤２と下定盤３との間の中心部にはサンギヤ６が設けられるとともに、周縁部にはインターナルギヤ７が設けられている。シリコンウェーハＷは両面研磨用キャリア１０の保持孔１０ａ内にセットされた状態で上定盤２と下定盤３との間に挟み込まれている。
　図２に示すように、サンギヤ６の周りには５つのキャリア１０が設けられており、各キャリア１０の外周歯１０ｂはサンギヤ６およびインターナルギヤ７の各歯部に噛合しており、上定盤２および下定盤３が不図示の駆動源によって回転駆動されることにより、各キャリア１０は自転しつつサンギヤ６の周りを公転する。このときキャリア１０の保持孔１０ａ内にセットされたシリコンウェーハＷはキャリア１０に保持されており、上下の研磨布４、５との接触によりその両面が同時に研磨される。研磨時には不図示のノズルから研磨液が供給される。研磨液としては例えばコロイダルシリカを分散させたアルカリ溶液を用いることができる。
　図３は、キャリア１０の構成を示す図であって、（ａ）は平面図、（ｂ）は側面断面図、（ｃ）はキャリア１０の保持孔の内周面付近の部分拡大図である。
　図３（ａ）および（ｂ）に示すように、キャリア１０は、シリコンウェーハＷよりも大きな円形の開口１１ａを有する金属製のキャリア本体１１と、キャリア本体１１の開口１１ａの内周に沿って配置されたリング状の樹脂インサータ１２とを備えている。
　キャリア本体１１は円盤状の部材であり、外周部には外周歯１１ｂが設けられている。キャリア本体１１の代表的な材料はＳＵＳであるが、チタン等の他の金属材料を用いてもよい。キャリア本体１１の厚みＤは両面研磨後のウェーハＷの目標厚みに基づいて設定され、例えば直径３００ｍｍウェーハ用のキャリア１０の厚みは０．８ｍｍに設定され、加工前の厚みが１ｍｍ程度のウェーハＷをキャリア１０と同程度まで薄くする定寸研磨が行われる。開口１１ａの中心位置はキャリア本体１１の中心位置からオフセットされているので、開口１１ａ内にセットされたウェーハＷはキャリア本体１１の中心を回転軸にして偏心運動し、これにより研磨効率および研磨の均一性が高められている。
　樹脂インサータ１２は、ウェーハＷの外周面とキャリア本体１１の開口１１ａの内周面との間に介在して両者の接触を阻止する役割を果たすものである。樹脂インサータ１２の内側開口１２ａがキャリア１０の保持孔１０ａ（図２参照）を構成しており、ウェーハＷの外周面は樹脂インサータ１２の内周面に接触する。樹脂インサータ１２の横幅（リング幅）は例えば１．５ｍｍであり、キャリア本体１１の開口１１ａのサイズおよびウェーハＷのサイズを考慮して決定される。樹脂インサータ１２の厚みはキャリア本体１１の厚みＤと同一であることが好ましい。
　図３（ｃ）に示すように、樹脂インサータ１２の内側開口１２ａの内周部の下側コーナーＣＣＢには面取り部１２ｃが形成されている。本実施形態では樹脂インサータ１２の内側開口１２ａの内周面の下側コーナーＣＣＢのみが面取りされているが、上側コーナーＣＣＦのみが面取りされていてもよい。すなわち、キャリア１０のウェーハ保持孔１０ａの内周部の上下どちらか一方のコーナーに面取り部１２ｃが形成されていればよい。詳細は後述するが、ウェーハ保持孔１０ａにこのような面取りを設けることでウェーハＷの片面側のエッジロールオフを意図的に大きくすることができる。
　面取り部１２ｃの高さ寸法ｈ１および幅寸法ｈ２はともに０．１ｍｍ以上であることが好ましい。高さ寸法ｈ１および幅寸法ｈ２が０．１ｍｍ未満では面取り部１２ｃを設けた効果が得られず、しかも加工精度の観点からも面取り加工が非常に困難だからである。
　一方、面取り部１２ｃの高さ寸法ｈ１はキャリア１０の厚みＤの半分以下（Ｄ≦ｈ１／２）であることが好ましく、幅寸法ｈ２は樹脂インサータ１２の横幅以下であることが好ましい。したがって、例えばキャリア１０の厚みが０．８ｍｍであるときの面取り部１２ｃの高さ寸法ｈ１は０．４ｍｍ以下であることが好ましく、樹脂インサータ１２の横幅が１．５ｍｍである時の面取り部１２ｃの幅寸法ｈ２は１．５ｍｍ以下であることが好ましい。面取り部１２ｃの高さ寸法ｈ１がキャリア１０の厚みＤの半分よりも大きい場合には、エッジロールオフ量が大きくなりすぎてエピタキシャル膜の成膜後に所望の平坦度を確保できないからであり、またウェーハＷを保持する機能に支障をきたすおそれがあるからである。また面取り部１２ｃの幅寸法ｈ２が樹脂インサータ１２の横幅よりも大きい場合には、樹脂インサータ１２の厚みが減少し、これによりウェーハＷのエッジロールオフ量が増加するためである。
　面取り部１２ｃは、Ｃ０．２～Ｃ０．４面取りであることが特に好ましい。面取り部１２ｃの高さ寸法ｈ１および幅寸法ｈ２を揃えて面取り角度を４５度にすることにより、面取り加工を容易にして加工精度を高めることができる。また、面取り部１２ｃの高さ寸法ｈ１および幅寸法ｈ２をともに０．２～０．４ｍｍの範囲内に収めることにより、エピタキシャル工程でウェーハの裏面に堆積するシリコンの堆積量が相殺される大きさのエッジロールオフを作り込むことができる。
　図４は、キャリア１０の保持孔１０ａを面取りしたことによるエッジロールオフの促進のメカニズムを説明するための模式図である。
　保持孔１０ａのコーナーが面取りされていないウェーハＷの表面ＳＦ側では、従来のキャリアと同様、キャリア１０のリテーナ効果（研磨布に対する反力）によりウェーハＷのエッジロールオフが改善され、ウェーハＷの外周部の平坦度が高められる。これに対し、保持孔１０ａのコーナーが面取りされているウェーハＷの裏面ＳＢ側では、面取り部１２ｃの存在によってリテーナ効果が減少し、エッジロールオフの改善効果が抑制され、ウェーハＷの外周部の平坦度が低下する。図中の上向きの矢印は研磨布４に対するキャリア１０の反力が大きいことを示しており、下向きの矢印は研磨布５に対するキャリア１０の反力が小さいことを示している。
　図５は、両面研磨後のシリコンウェーハＷの形状を示す略断面図である。
　図５に示すように、両面研磨後のシリコンウェーハＷの外周部形状は、表面ＳＦ側のコーナーＣＷＦのエッジロールオフが小さく、裏面ＳＢ側のコーナーＣＷＢのロールオフが大きい。このようなウェーハＷをエピタキシャルシリコンウェーハの基板材料として用いることにより、ウェーハＷの裏面ＳＢの外周部に堆積するシリコンによる厚みの増加分を相殺することができ、エピタキシャルシリコンウェーハの裏面の外周部の平坦度を高めることができる。
　図６は、エピタキシャルシリコンウェーハの製造に用いられるエピタキシャル成長装置の構成の一例を示す略断面図である。
　図６に示すように、エピタキシャル成長装置３０は、シリコンウェーハＷを一枚ずつ処理する枚葉式の装置であり、石英ガラスで構成されたチャンバー３１と、チャンバー３１の上方を覆う蓋部材３２とを備えている。チャンバー３１内にはウェーハ支持用のサセプター３３および予熱リング３４が設けられ、サセプター３３は支持シャフト３５により支持されている。チャンバー３１の一方の側部にはガス導入口３６、バッフル３７および整流部材３８が設けられ、これらと対向する他方の端部にはガス排出口３９が設けられている。
　蓋部材３２の上方には、サセプター３３上に載置されたシリコンウェーハＷを加熱するための上部ランプ４０が設けられている。またサセプター３３の下方には、シリコンウェーハＷを下側から加熱する下部ランプ４１が設けられている。
　以上のような構成を有するエピタキシャル成長装置３０を用いたエピタキシャルウェーハの製造では、サセプター３３上にシリコンウェーハＷを載置した後、上部ランプ４０および下部ランプ４１をオンにしてウェーハＷを加熱すると共に、ガス排出口３９から排気を行いながらトリクロルシラン（ＳｉＨＣｌ３）やジクロルシラン（ＳｉＨ２Ｃｌ２）等の原料ガスをガス導入口３６からチャンバー３１内に導入する。
　原料ガスはガス導入口３６からバッフル３７、整流部材３８を通り、チャンバー３１の上部空間３１ａへと流れ込む。上部ランプ４０および下部ランプ４１によりウェーハＷ、サセプター３３および予熱リング３４は加熱されており、加熱されたウェーハＷの表面に沿って原料ガスが層流状態で流れることにより、ウェーハＷの表面でエピタキシャル成長が起こり、エピタキシャル膜が形成される。
　また図１１に示したように、シリコンウェーハＷの裏面側のエッジはサセプター３３の表面と線接触しているが、両者の間には僅かな凹凸によって形成される非常に小さな隙間があり、原料ガスがこの隙間からウェーハＷの裏面側に回り込むことにより、ウェーハＷの裏面の外周部にシリコンが堆積する。しかし、ウェーハＷの外周部のシリコンの堆積はウェーハ裏面のエッジロールオフと相殺されて裏面の外周部は平坦な形状となるので、ウェーハＷの裏面の外周部にシリコンが堆積した場合でもウェーハの裏面の平坦度が悪化することはない。
　図７は、本実施形態によるエピタキシャルシリコンウェーハの断面図である。
　図７に示すように、エピタキシャルシリコンウェーハＥＷは、裏面ＳＢ側のエッジロールオフが表面ＳＦ側よりも大きいシリコンウェーハＷ（図５参照）と、シリコンウェーハＷの表面ＳＦの全面に形成されたエピタキシャルシリコン膜Ｅａとを備えている。またシリコンウェーハＷの裏面ＳＢの外周部には裏面シリコン膜Ｅｂが部分的に成膜されている。シリコンウェーハＷの裏面ＳＢ側のエッジロールオフを相殺するように裏面シリコン膜Ｅｂが適切な膜厚分布を持って形成されることにより、エピタキシャルシリコンウェーハＥＷの裏面側の外周部の平坦度が高められる。
　以上説明したように、本実施形態による両面研磨用キャリア１０は、保持孔１０ａのコーナーに面取り部１２ｃが設けられているので、両面研磨後のウェーハＷの外周部に所定量のエッジロールオフを故意に作り込むことができる。このように片側のエッジロールオフが調整されたウェーハＷを用いてエピタキシャルウェーハＥＷを製造した場合には、その裏面の外周部にエピタキシャルシリコンが堆積して外周部の厚みが必要以上に増加する現象を抑えることができ、エピタキシャルシリコンウェーハＥＷの裏面の外周部の平坦度を高めることができる。
　以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
　例えば、上記実施形態においては、キャリア１０が金属製のキャリア本体１１と樹脂インサータ１２とで構成される場合を例に挙げたが、キャリア本体１１を樹脂製のものにして樹脂インサータ１２を省略してもよい。この場合、キャリア本体１１の開口１１ａがウェーハ保持孔１０ａとなり、キャリア本体１１の開口１１ａのコーナーが面取りされた構造となる。
　また上記実施形態においては、１つのキャリア１０が１つの保持孔１０ａを有し、１枚のウェーハＷを保持するが、１つのキャリア１０が複数の保持孔を有していてもよい。この場合、複数の保持孔の各々に面取り加工が施される。さらに本実施形態による両面研磨装置１の構成は一例であって、種々のタイプのものを採用することができる。
　また上記実施形態においては、シリコンウェーハＷの表面ＳＦ側については外周部の平坦度を高めると共にウェーハＷの裏面ＳＢ側についてはエピタキシャル工程での裏面側の外周部へのシリコンの付着を考慮して、保持孔１０ａの片側（ウェーハＷの裏面側）のコーナーのみを面取りしているが、保持孔１０ａの両側のコーナーを面取りしてもよい。ウェーハＷの表面ＳＦ側の外周部においてもシリコンが厚く堆積する傾向がある場合には有効な対策である。
　また上記実施形態においては、本発明による両面研磨用キャリアを用いて両面研磨されたシリコンウェーハを用いてエピタキシャルシリコンウェーハを製造する場合について説明したが、本発明はシリコンウェーハの両面研磨加工に限定されるものではなく、様々なウェーハの両面研磨加工に用いることができる。
　キャリア１０の保持孔１０ａの面取り形状が研磨加工後のシリコンウェーハＷの平坦度に及ぼす影響について評価した。評価試験では、保持孔１０ａに面取り加工が施されていないキャリア１０を用いて直径３００ｍｍのシリコンウェーハを両面研磨して得られた比較例によるウェーハサンプルのＧＢＩＲ（Global flatness Back reference Ideal Range）およびＥＳＦＱＤ（Edge Site flatness Front reference least sQuare Deviation）をそれぞれ測定した。これらの測定には平坦度測定装置（KLA-Tencor社製：WaferSight２）を用いた。
　また、保持孔１０ａにＣ０．２面取りおよびＣ０．３面取りをそれぞれ施したキャリア１０を用いた点以外は比較例と同一条件下で両面研磨して得られた実施例１および２によるウェーハサンプルのＧＢＩＲおよびＥＳＦＱＤをそれぞれ測定した。
　ＧＢＩＲは、ウェーハのグローバルフラットネスを示す指標であり、またＥＳＦＱＤは、ウェーハの外周部（エッジ）でのサイトフラットネスを示す指標である。ＥＳＦＱＤは、ウェーハの外周部を多数（例えば７２個）の扇形の領域（サイト）に分割し、サイト内でのデータを最小二乗法にて算出したサイト内平面を基準とし、このサイト内平面からの符号を含む最大変位量のことであり、各サイトには１つのデータを持つ。すなわち、ＥＳＦＱＤは各サイトのＳＦＱＤ値（領域内の最小二乗面からの正または負の大きいほうの偏差）である。ＥＳＦＱＤのサイトは、最外周から直径方向に２ｍｍの領域を除外領域とし、それよりも内側の外周基準端から径方向中心側に伸びるセクター長が３０ｍｍの２本の直線と、ウェーハ外周方向５°（±２．５°）に相当する円弧により囲まれた略矩形の領域である。
　図８は、保持孔の面取り形状とウェーハの平坦度との関係を示すグラフであり、横軸はグローバル形状（Global形状）、縦軸はＥＳＦＱＤを示している。また図中の四角は、グローバル形状とＥＳＦＱＤの両方の目標範囲を満たす領域を示している。なおグローバル形状とは、凹凸の概念を考慮したＧＢＩＲの値のことである。すなわち、ＧＢＩＲを測った結果のプロファイル（全体形状）を見て、凸形状（Convex）であればプラス側、凹形状（Concave）であればマイナス側としてＧＢＩＲの値を横軸にプロットしたものである。
　図８に示すように、保持孔１０ａが面取りされていないキャリア１０を用いて両面研磨を施した比較例のウェーハでは、グローバル形状とＥＳＦＱＤの両方を目標範囲内に収めることが困難であった。これに対し、保持孔にＣ０．２およびＣ０．３面取りを施したキャリアを用いて両面研磨を施した実施例１および２のウェーハでは、グローバル形状およびＥＳＦＱＤの両方を目標範囲内に収めることができることが確認された。
　次に、両面研磨後のウェーハサンプルの表面側および裏面側のＺＤＤ（Z-height Double Differentiation）を測定した。ＺＤＤはウェーハ中心から最外周までのウェーハ表面の変位プロファイルを２次微分することにより得られるエッジ近傍の傾きの変化（曲率）を表す指標である。ＺＤＤが正の値の場合は、はねる方向に表面が変位していることを示し、反対に負の値の場合はダレ方向に表面が変位していることを指す。
　図９（ａ）および（ｂ）は、サンプルウェーハの表面側および裏面側のＺＤＤの測定結果を示すグラフである。
　図９(ａ)に示すように、ウェーハの表面側のＺＤＤは比較例、実施例１、実施例２のいずれも同程度であり、ほとんど変わらない結果となった。一方、図９（ｂ）に示すように、ウェーハの裏面側のＺＤＤは、比較例が最も小さく、実施例１、実施例２の順に大きくなることが分かった。
　次に、比較例および実施例１によるシリコンウェーハＷの表面に２．７５μｍのエピタキシャルシリコン薄膜を成膜した後、それらのエピタキシャルシリコンウェーハの裏面側の平坦度を測定した。
　図１０（ａ）および（ｂ）は、エピタキシャルウェーハＥＷの裏面側の高さプロファイルを示すグラフであり、横軸はウェーハ中心からの径方向の距離（ｍｍ）、縦軸は基準面からの高さ（ｎｍ）をそれぞれ示している。図１０（ａ）は、比較例のウェーハの平坦度、図１０（ｂ）は実施例１のウェーハの平坦度をそれぞれ示している。図１０（ａ）および（ｂ）中のラインＡはエピタキシャル成長前のウェーハＥＷの裏面側の高さプロファイル、ラインＢはエピタキシャル成長後のウェーハＥＷの裏面側の高さプロファイル、ラインＣはエピタキシャル成長後のウェーハＥＷの裏面側のシリコン堆積量のプロファイルをそれぞれ示している。
　図１０（ａ）および（ｂ）に示すように、エピタキシャル膜形成前のウェーハＥＷの裏面側の高さプロファイルＡは、比較例（図１０（ａ））よりも実施例１（図１０（ｂ））のロールオフ量のほうが大きいが、エピタキシャル膜形成後のウェーハＥＷの裏面側の高さプロファイルＢは、裏面エピタキシャル膜の堆積がエッジロールオフと相殺されたことにより比較例（図１０（ａ））よりも実施例１（図１０（ｂ））の平坦度のほうが高くなった。この結果から、エピタキシャル膜形成前のシリコンウェーハの裏面側のエッジロールオフが裏面エピタキシャル膜とマッチングするように両面研磨条件を制御することでエピタキシャルシリコンウェーハの裏面の高平坦度化が可能であることを確認できた。
１　　両面研磨装置
２　　上定盤
３　　下定盤
４　　研磨布
５　　研磨布
６　　サンギヤ
７　　インターナルギヤ
１０　　両面研磨用キャリア
１０ａ　　保持孔（ウェーハ保持孔）
１０ｂキャリアの外周歯
１１　　キャリア本体
１１ａ　　キャリア本体の開口
１１ｂ　　キャリア本体の外周歯（キャリアの外周歯）
１２　　樹脂インサータ
１２ａ　　樹脂インサータの内側開口
１２ｃ　　面取り部
３０　　エピタキシャル成長装置
３１　　チャンバー
３１ａ　　上部空間
３２　　蓋部材
３３　　サセプター
３４　　予熱リング
３５　　支持シャフト
３６　　ガス導入口
３７　　バッフル
３８　　整流部材
３９　　ガス排出口
４０　　上部ランプ
４１　　下部ランプ
ＣＣＢ　　保持孔の下側コーナー
ＣＣＦ　　保持孔の上側コーナー
ＣＷＢ　　ウェーハの上側コーナー
ＣＷＦ　　ウェーハの下側コーナー
Ｅａ　　エピタキシャルシリコン膜
Ｅｂ　　裏面シリコン膜
ＥＷ　　エピタキシャルシリコンウェーハ（エピタキシャルウェーハ）
ｈ１　　面取り部の高さ寸法
ｈ２　　面取り部の幅寸法
ＳＢ　　ウェーハの裏面
ＳＦ　　ウェーハの表面
Ｗ　　シリコンウェーハ（基板材料）

Claims (12)

  1. 　研磨布がそれぞれ貼り付けられた上定盤と下定盤との間に配設された両面研磨用キャリアの保持孔内にウェーハをセットし、前記ウェーハおよび前記両面研磨用キャリアを前記上定盤と前記下定盤で挟み込んだ状態で前記上定盤および前記下定盤を回転させて前記ウェーハの両面を同時に研磨するウェーハの両面研磨方法であって、
    　前記両面研磨用キャリアの前記保持孔の上側コーナーおよび下側コーナーの少なくとも一方に面取り部が形成されており、
    　前記両面研磨用キャリアの前記面取り部が形成されている方を向いた前記ウェーハの裏面側のエッジロールオフが前記ウェーハの表面側のエッジロールオフよりも大きくなるように前記ウェーハの両面を同時に研磨することを特徴とするウェーハの両面研磨方法。
  2. 　前記両面研磨用キャリアの前記面取り部の高さ寸法は当該キャリアの厚みの半分以下である、請求項１に記載のウェーハの両面研磨方法。
  3. 　前記両面研磨用キャリアの前記面取り部の幅寸法は前記面取り部の前記高さ寸法と等しい、請求項２に記載のウェーハの両面研磨方法。
  4. 　前記両面研磨用キャリアの前記面取り部の前記高さ寸法および前記幅寸法はともに０．２ｍｍ以上０．４ｍｍ以下である、請求項３に記載のウェーハの両面研磨方法。
  5. 　前記両面研磨用キャリアは、
    　前記ウェーハの直径よりも大きな円形の開口を有する金属製のキャリア本体と、
    　前記キャリア本体の前記開口の内周に沿って配置されたリング状の樹脂インサータとを備え、
    　前記保持孔は前記樹脂インサータの内側開口からなり、
    　前記樹脂インサータに前記面取り部が形成されている、請求項１ないし４のいずれか一項に記載のウェーハの両面研磨方法。
  6. 　前記両面研磨用キャリアは、
    　円形の開口を有する樹脂製のキャリア本体からなり、前記キャリア本体の前記開口が前記保持孔となり、前記開口に前記面取り部が形成されている、請求項１ないし４のいずれか一項に記載のウェーハの両面研磨方法。
  7. 　請求項１乃至６のいずれか一項に記載のウェーハの両面研磨方法によって研磨加工された前記ウェーハの前記表面の全面に第１のエピタキシャル膜を形成すると共に、前記ウェーハの前記裏面の外周部に第２のエピタキシャル膜を部分的に形成することを特徴とするエピタキシャルウェーハの製造方法。
  8. 　前記第２のエピタキシャル膜は、前記ウェーハの裏面側のエッジロールオフを相殺する膜厚分布を有する、請求項７に記載のエピタキシャルウェーハの製造方法。
  9. 　前記ウェーハはシリコンウェーハであり、
    　前記第１及び第２のエピタキシャル膜はエピタキシャルシリコン膜である、請求項７又は８に記載のエピタキシャルウェーハの製造方法。
  10. 　裏面側のエッジロールオフが表面側のエッジロールオフよりも大きいウェーハと、
    　前記ウェーハの表面の全面に形成された第１のエピタキシャル膜と、
    　前記ウェーハの裏面の外周部に部分的に形成された第２のエピタキシャル膜とを備え、
    　前記第２のエピタキシャル膜が形成された前記ウェーハの外周部の平坦度は、前記第２のエピタキシャル膜が形成されていない前記ウェーハの外周部の平坦度よりも高いことを特徴とするエピタキシャルウェーハ。
  11. 　前記第２のエピタキシャル膜は、前記ウェーハの裏面側のエッジロールオフを相殺する膜厚分布を有する、請求項１０に記載のエピタキシャルウェーハ。
  12. 　前記ウェーハはシリコンウェーハであり、
    　前記第１及び第２のエピタキシャル膜はエピタキシャルシリコン膜である、請求項１０又は１１に記載のエピタキシャルウェーハ。
PCT/JP2016/082764 2015-12-22 2016-11-04 ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法並びにエピタキシャルウェーハ Ceased WO2017110262A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201680075581.2A CN108602173B (zh) 2015-12-22 2016-11-04 晶圆的双面抛光方法及使用该双面抛光方法的外延晶圆的制造方法以及外延晶圆
DE112016005920.5T DE112016005920B4 (de) 2015-12-22 2016-11-04 Verfahren zum beidseitigen Polieren eines Wafers, Verfahren zum Herstellen eines Epitaxialwafers und Verwendung desselben sowie Epitaxialwafer
KR1020187017434A KR102090588B1 (ko) 2015-12-22 2016-11-04 웨이퍼의 양면 연마 방법 및 이것을 이용한 에피택셜 웨이퍼의 제조 방법 그리고 에피택셜 웨이퍼

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015249312A JP6128198B1 (ja) 2015-12-22 2015-12-22 ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法
JP2015-249312 2015-12-22

Publications (1)

Publication Number Publication Date
WO2017110262A1 true WO2017110262A1 (ja) 2017-06-29

Family

ID=58714814

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/082764 Ceased WO2017110262A1 (ja) 2015-12-22 2016-11-04 ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法並びにエピタキシャルウェーハ

Country Status (6)

Country Link
JP (1) JP6128198B1 (ja)
KR (1) KR102090588B1 (ja)
CN (1) CN108602173B (ja)
DE (1) DE112016005920B4 (ja)
TW (1) TWI618601B (ja)
WO (1) WO2017110262A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350020A (zh) * 2018-04-03 2019-10-18 环球晶圆股份有限公司 外延基板

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6579056B2 (ja) * 2016-07-29 2019-09-25 株式会社Sumco ウェーハの両面研磨方法
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
DE102018202059A1 (de) * 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE112019004610T5 (de) * 2018-09-14 2021-09-02 Sumco Corporation Waferhochglanzabschrägverfahren, verfahren zur herstellung von wafern und wafer
CN109551311A (zh) * 2018-12-12 2019-04-02 大连理工大学 一种机械研磨或抛光过程中减小塌边现象的方法
CN109514370B (zh) * 2018-12-20 2020-04-14 象山谢海家具有限公司 木床用板材表面打磨装置
CN110010458B (zh) * 2019-04-01 2021-08-27 徐州鑫晶半导体科技有限公司 控制半导体晶圆片表面形貌的方法和半导体晶片
CN113644017B (zh) * 2020-04-27 2024-07-09 上海新昇半导体科技有限公司 一种对晶圆进行定位的方法和半导体制造设备
CN111599673A (zh) * 2020-06-03 2020-08-28 福建阿石创新材料股份有限公司 一种钼晶圆片的磨抛方法
JP2023061759A (ja) * 2021-10-20 2023-05-02 スピードファム株式会社 ワークキャリア
CN218351409U (zh) * 2022-06-30 2023-01-20 苏州晶湛半导体有限公司 一种半导体结构
CN115847281A (zh) * 2022-12-07 2023-03-28 西安奕斯伟材料科技有限公司 一种硅片的双面抛光用的载具以及装置
CN115990825A (zh) * 2022-12-27 2023-04-21 西安奕斯伟材料科技股份有限公司 一种硅片双面抛光用的载具、双面抛光装置及硅片
CN115816267B (zh) * 2022-12-29 2025-03-21 西安奕斯伟材料科技股份有限公司 硅片双面抛光装置的承载件及硅片双面抛光装置
CN116551559B (zh) * 2023-02-28 2023-12-12 名正(浙江)电子装备有限公司 一种带压力传感系统的晶圆研磨抛光机
CN118700014A (zh) * 2024-07-16 2024-09-27 河北同光半导体股份有限公司 一种晶圆研磨抛光设备及研磨抛光方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07156062A (ja) * 1993-11-30 1995-06-20 Kyushu Komatsu Denshi Kk ラッピングキャリア
WO2006001340A1 (ja) * 2004-06-23 2006-01-05 Komatsu Denshi Kinzoku Kabushiki Kaisha 両面研磨用キャリアおよびその製造方法
JP2012109310A (ja) * 2010-11-15 2012-06-07 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2015104771A (ja) * 2013-11-29 2015-06-08 Hoya株式会社 磁気ディスク用ガラス基板の製造方法及び研磨処理用キャリア

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791302B2 (ja) * 2000-05-31 2006-06-28 株式会社Ｓｕｍｃｏ 両面研磨装置を用いた半導体ウェーハの研磨方法
JP4904960B2 (ja) 2006-07-18 2012-03-28 信越半導体株式会社 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
JP5151800B2 (ja) * 2008-08-20 2013-02-27 信越半導体株式会社 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
JP5326888B2 (ja) 2009-07-13 2013-10-30 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP5402657B2 (ja) * 2010-01-14 2014-01-29 株式会社Ｓｕｍｃｏ エピタキシャル成長装置
JP5648623B2 (ja) * 2011-12-01 2015-01-07 信越半導体株式会社 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
JP5748717B2 (ja) * 2012-09-06 2015-07-15 信越半導体株式会社 両面研磨方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07156062A (ja) * 1993-11-30 1995-06-20 Kyushu Komatsu Denshi Kk ラッピングキャリア
WO2006001340A1 (ja) * 2004-06-23 2006-01-05 Komatsu Denshi Kinzoku Kabushiki Kaisha 両面研磨用キャリアおよびその製造方法
JP2012109310A (ja) * 2010-11-15 2012-06-07 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2015104771A (ja) * 2013-11-29 2015-06-08 Hoya株式会社 磁気ディスク用ガラス基板の製造方法及び研磨処理用キャリア

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350020A (zh) * 2018-04-03 2019-10-18 环球晶圆股份有限公司 外延基板
CN110350020B (zh) * 2018-04-03 2022-11-08 环球晶圆股份有限公司 外延基板

Also Published As

Publication number Publication date
JP2017113816A (ja) 2017-06-29
KR20180084126A (ko) 2018-07-24
DE112016005920B4 (de) 2025-06-12
TW201729941A (zh) 2017-09-01
CN108602173B (zh) 2020-08-11
JP6128198B1 (ja) 2017-05-17
DE112016005920T5 (de) 2018-09-13
TWI618601B (zh) 2018-03-21
CN108602173A (zh) 2018-09-28
KR102090588B1 (ko) 2020-03-18

Similar Documents

Publication Publication Date Title
JP6128198B1 (ja) ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法
KR101077324B1 (ko) 에피택셜 코팅 실리콘 웨이퍼의 제조 방법
CN1936110B (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
TWI424476B (zh) 磊晶塗覆的矽晶圓及製造磊晶塗覆的矽晶圓的方法
TWI420003B (zh) 經磊晶塗覆的矽晶圓的製造方法
CN104756244A (zh) 用于外延生长的衬托器和用于外延生长的方法
JP6697558B2 (ja) 半導体ウェハをエピタキシャル被覆するための方法
US10513797B2 (en) Manufacturing method of epitaxial silicon wafer
TWI419255B (zh) Epitaxial growth
WO2018020798A1 (ja) ウェーハの両面研磨方法
CN111295737B (zh) 基座、外延生长装置、外延硅晶片的制造方法及外延硅晶片
JP5472073B2 (ja) 半導体ウェーハ及びその製造方法
JP5326888B2 (ja) エピタキシャルウェーハの製造方法
TWI445053B (zh) Epitaxy growth method
JP4899445B2 (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
WO2019098033A1 (ja) サセプタ、エピタキシャルウェーハの製造方法
JP2020191346A (ja) サセプタおよびエピタキシャル成長装置
CN207362367U (zh) 外延涂覆的硅晶片
US8664123B2 (en) Method for manufacturing nitride semiconductor substrate
JP2010040574A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP5206613B2 (ja) エピタキシャルウェーハ用サセプタ、およびその製造方法、並びにそれを用いたエピタキシャル成長装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16878160

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20187017434

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020187017434

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 112016005920

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16878160

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 112016005920

Country of ref document: DE