WO2017022755A1 - 窒化物半導体発光素子用の基台及びその製造方法 - Google Patents

窒化物半導体発光素子用の基台及びその製造方法 Download PDF

Info

Publication number
WO2017022755A1
WO2017022755A1 PCT/JP2016/072639 JP2016072639W WO2017022755A1 WO 2017022755 A1 WO2017022755 A1 WO 2017022755A1 JP 2016072639 W JP2016072639 W JP 2016072639W WO 2017022755 A1 WO2017022755 A1 WO 2017022755A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
fluororesin
metal
base
fluororesin film
Prior art date
Application number
PCT/JP2016/072639
Other languages
English (en)
French (fr)
Inventor
平野 光
耕 青崎
Original Assignee
創光科学株式会社
旭硝子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創光科学株式会社, 旭硝子株式会社 filed Critical 創光科学株式会社
Priority to CN201680041909.9A priority Critical patent/CN107851693B/zh
Priority to JP2017533084A priority patent/JP6546660B2/ja
Priority to US15/742,190 priority patent/US10412829B2/en
Publication of WO2017022755A1 publication Critical patent/WO2017022755A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10106Light emitting diode [LED]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228Cutting, sawing, milling or shearing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer

Definitions

  • the present invention relates to a base such as a submount and a wiring board used for mounting a nitride semiconductor light emitting device, in particular, a nitride semiconductor ultraviolet light emitting device having an emission center wavelength of about 365 nm or less, and a manufacturing method thereof.
  • Non-Patent Document 1 Non-Patent Document 1
  • Non-Patent Document 2 Non-Patent Document 2
  • the nitride semiconductor layer is represented by the general formula Al 1-xy Ga x In y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the light-emitting element structure includes a single quantum well structure (SQW: Single-Quantum-Well) or a multiple quantum well structure (MQW) between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer. ) Having a double heterostructure sandwiched between active layers made of nitride semiconductor layers.
  • the active layer is an AlGaN-based semiconductor layer
  • AlN molar fraction also referred to as Al composition ratio
  • an ultraviolet light emitting element having an emission wavelength of about 200 nm to about 365 nm can be obtained.
  • a forward current flows from the p-type nitride semiconductor layer toward the n-type nitride semiconductor layer, light emission corresponding to the band gap energy occurs in the active layer.
  • flip chip mounting is generally employed (for example, see FIG. 4 of Patent Document 1 below).
  • light emitted from the active layer passes through an AlGaN nitride semiconductor and a sapphire substrate having a band gap energy larger than that of the active layer, and is extracted outside the device.
  • the sapphire substrate faces upward, the p-side and n-side electrode surfaces formed toward the upper surface of the chip face downward, and each chip-side electrode surface and a package such as a submount
  • the electrode pads on the component side are electrically and physically bonded via metal bumps formed on each electrode surface.
  • a single nitride semiconductor ultraviolet light emitting element bare chip is mounted on one submount, but a plurality of bare chips are mounted on one submount or a wiring board.
  • COB (chip-on-board) mounting forms in which a plurality of light-emitting elements are connected in series, parallel, or series-parallel (a combination of series and parallel) are also widely used in LED lighting devices, liquid crystal backlights, and the like. (For example, see Patent Documents 2 and 3 below).
  • a wiring pattern of a conductive material such as metal is formed on an insulating substrate, and the electronic components etc. in the wiring pattern are surfaced.
  • Surface mounting of the electronic component is performed by physically and electrically connecting a terminal or an electrode of the surface mounting component to a mounting location (called a pad or a land) to be mounted by soldering or the like.
  • a solder resist layer is formed on the surface of the substrate on which the wiring pattern is formed, and a short circuit due to solder between the wiring patterns is prevented.
  • a solder resist colored in white is used, and both the prevention of the short circuit and the improvement of the light emission characteristics are achieved (for example, see Patent Document 4 below).
  • nitride semiconductor ultraviolet light-emitting elements are generally made of fluorine as disclosed in FIGS. 4, 6, and 7 in Patent Document 5 below, or in FIGS. It is sealed with an ultraviolet light transmissive resin such as a base resin or a silicone resin and is put to practical use.
  • the sealing resin protects the internal ultraviolet light-emitting element from the external atmosphere and prevents the light-emitting element from being deteriorated due to moisture intrusion or oxidation.
  • the sealing resin alleviates the light reflection loss caused by the difference in refractive index between the condenser lens and the ultraviolet light emitting element or the difference in refractive index between the ultraviolet irradiation target space and the ultraviolet light emitting element.
  • the surface of the sealing resin can be formed into a light-collecting curved surface such as a spherical surface to increase the irradiation efficiency.
  • Fluorine-based resins are known to have excellent heat resistance and high UV resistance, but general fluorine resins such as polytetrafluoroethylene are opaque. Since the fluororesin has a linear and rigid polymer chain and is easily crystallized, a crystalline part and an amorphous part are mixed, and light is scattered at the interface to become opaque.
  • amorphous fluororesins include those obtained by copolymerizing a crystalline polymer fluororesin and making it amorphous as a polymer alloy, or a perfluorodioxole copolymer (trade name Teflon AF manufactured by DuPont). (Registered trademark)) and cyclized polymers of perfluorobutenyl vinyl ether (trade name Cytop (registered trademark) manufactured by Asahi Glass Co., Ltd.).
  • the latter cyclized polymer fluororesin has a cyclic structure in the main chain, and therefore tends to be amorphous and has high transparency.
  • the amorphous fluororesin is roughly classified into two types: a binding fluororesin having a functional group capable of binding to a metal and a non-binding fluororesin having a functional group difficult to bond to a metal.
  • a binding fluororesin having a functional group capable of binding to a metal By using the binding fluororesin for the surface of the base on which the LED chip is mounted and the portion covering the LED chip, the connectivity between the metal surface such as the base and the fluororesin can be enhanced.
  • binding property for a metal includes the meaning of having affinity for a metal interface.
  • non-binding for a metal includes the meaning that it has no affinity for the metal interface.
  • Patent Document 1 a bonding amorphous fluororesin having a reactive functional group whose terminal functional group exhibits a binding property to a metal is coated with a pad electrode of a nitride semiconductor ultraviolet light emitting element.
  • the ultraviolet light emitting element if the forward voltage is applied between the metal electrode wirings connected to the p electrode and the n electrode of the ultraviolet light emitting element to perform the ultraviolet light emitting operation, the electrical characteristics of the ultraviolet light emitting element are deteriorated. Has been reported. Specifically, it has been confirmed that a resistive leakage current path is formed between the p-electrode and the n-electrode of the ultraviolet light-emitting element.
  • the amorphous fluororesin when the amorphous fluororesin is a binding amorphous fluororesin, the binding amorphous fluororesin irradiated with high energy ultraviolet rays reacts with a photochemical reaction. It is considered that the functional terminal functional group is separated and radicalized to cause a coordinate bond with the metal atom constituting the pad electrode, and the metal atom is separated from the pad electrode. Further, during the light emission operation, an electric field is generated between the pad electrodes. As a result, it is considered that the metal atom undergoes migration, forms a resistive leak current path, and shorts between the p electrode and the n electrode of the ultraviolet light emitting element.
  • the short circuit phenomenon between the pad electrodes of the ultraviolet light emitting element due to the migration of the metal atoms constituting the pad electrode described above is a problem on the light emitting element side, the submount and the wiring board on which the light emitting element is mounted, etc.
  • tin or the like is contained in the solder material that joins between the pad electrode on the light emitting element side and the metal wiring (pad) on the base side. If a metal that is more likely to migrate than gold or platinum group metals is included, a short circuit may occur due to migration of metal atoms constituting the solder material.
  • a resin composition generally used as a solder resist contains an epoxy resin as a main component, and carbonizes when exposed to high energy ultraviolet rays. For this reason, if such a general solder resist is used in a submount and a wiring board on which an ultraviolet light emitting element is mounted, the carbonization pattern between the metal wiring patterns on the base side is between the carbon wiring patterns on the base side in an environment where ultraviolet rays can be exposed. May cause a short circuit.
  • the epoxy resin has a bonding property to the metal wiring pattern surface, the short-circuit phenomenon similar to the short-circuit phenomenon between the electrodes in the bonding amorphous fluororesin described above may cause the submount and the wiring. It is thought that it can also occur between metal wiring patterns such as substrates.
  • the present invention has been made in view of the above-described problems, and an object of the present invention is to prevent a short circuit between the metal wirings on the base side due to the ultraviolet light emission operation, and to provide a high quality, high reliability ultraviolet light emitting device. It is to provide.
  • the present invention provides a flip comprising an insulating substrate and two or more metal films formed on one surface of the insulating substrate and electrically separated from each other. It is a base for chip-on-board mounting including chip mounting, or for surface mounting, At least the surface layer portion exposed on the surface of the one surface side of the insulating substrate is made of a material that does not deteriorate due to ultraviolet exposure, One or more of the two or more metal films, wherein the upper surface and the side wall surface are coated with gold or a platinum group metal, and one or more nitride semiconductor light emitting elements or nitride semiconductor light emitting elements are flip-chip mounted.
  • the submount can be mounted, and is formed in a predetermined plan view shape including two or more electrode pads as a whole, On the one surface of the insulating base material, at least along the boundary line between the exposed surface of the insulating base material not covered with the metal film and the side wall surface of the metal film, and the boundary line
  • the first portion sandwiched between the two electrode pads adjacent to the exposed surface of the continuous insulating base material and the side wall surface of the metal film facing each other across the first portion are fluororesin films.
  • a base having a first feature is provided in that at least a portion of the upper surface of the metal film constituting the electrode pad is not covered with the fluororesin film.
  • the surface to be the two or more electrode pads among the upper surfaces of the two or more metal films is actually a chip-shaped nitride semiconductor light emitting device or a chip-shaped nitride semiconductor.
  • the terminals (n-side electrode and p-side electrode) of a submount (hereinafter referred to as “mounted device etc.” for convenience of explanation) formed by flip-chip mounting a light emitting element are soldered or the like. Since it becomes a location to be connected, a solder material exists on the electrode pad of the base after mounting the mounted element or the like.
  • the solder material adheres to the side wall surface, and in the worst case, between the side wall surfaces of the opposing metal film. There is also a possibility of adhering to the exposed surface (corresponding to the first portion) of the insulating substrate.
  • a sealing resin may be filled between the metal films. If the encapsulating resin includes a resin having a terminal functional group exhibiting a binding property to a metal, the resin does not emit a short circuit between adjacent metal films even if the metal material is not directly short-circuited by the solder material. By being exposed to ultraviolet rays emitted from the element and inducing migration of metal atoms constituting the above-described solder material, there is a possibility that the adjacent metal films are short-circuited as a change with time of light emission operation.
  • the migration path on the base side of the metal atom in the solder material is an insulating group between the side wall surface of each metal film and the side wall surface when the solder material exists on the upper surface of the electrode pad of the adjacent metal film. It becomes a route connecting the exposed surfaces of the material.
  • the migration of metal atoms along the side wall surface is performed along the side wall surface. The longer the route, the less likely it is to occur.
  • the exposed surface of the insulating base material between the side wall surface of the metal film and the side wall surface of the opposing metal film is covered with the fluororesin film.
  • the resin film functions as a solder resist, and the solder material can be prevented from adhering to the exposed surface (corresponding to the first portion) of the insulating base material between the side wall surface of the metal film and the side wall surface of the opposing metal film. .
  • the solder material stays on the upper surface of the electrode pad where metal atom migration hardly occurs, the occurrence of metal atom migration in the solder material is suppressed, and the possibility of short-circuiting between the adjacent metal films is greatly reduced. To do.
  • the fluororesin film is highly resistant to ultraviolet rays, it is difficult to deteriorate even if ultraviolet rays are incident between the side wall surfaces of the opposing metal film, so that a resin other than fluororesin is used as a solder resist.
  • the reliability of the light emitting device or light emitting module in which the ultraviolet light emitting element is mounted on the base of the first feature can be maintained high.
  • the surface layer portion of the insulating substrate is highly resistant to ultraviolet rays, it is difficult to deteriorate even if ultraviolet rays are incident on the one surface of the insulating substrate.
  • the reliability of the light emitting device or light emitting module including the element can be maintained high.
  • the upper surface and the side wall surface of the metal film are covered with gold or platinum group metal that has a high melting point and a low ionization tendency and is difficult to migrate.
  • the possibility of a short circuit between adjacent metal films due to the migration of the metal atoms is reliably reduced.
  • the base of the first feature is that the pair of electrode pads of the two or more electrode pads is one nitride semiconductor light emitting element of the one or more nitride semiconductor light emitting elements or the above
  • the n-side electrode and the p-side electrode of one submount of one or a plurality of submounts are separately formed on the surface of the insulating base material so as to be electrically and physically connected to each other. Is preferred.
  • the base is a submount in which one nitride semiconductor light emitting element is flip-chip mounted, a pair of metal films corresponding to the pair of electrode pads is electrically connected to terminals for external connection.
  • one light emitting element is mounted and one light emitting device is realized.
  • the base is a submount or wiring board on which a plurality of nitride semiconductor light emitting elements are mounted (flip chip mounting or COB mounting)
  • a pair of electrode pads corresponding to one light emitting element is connected to another light emitting element.
  • a plurality of nitride semiconductor light emitting devices are mounted by forming a metal film pattern (planar shape) so that the light emitting devices are connected in series or in parallel to each other with a pair of electrode pads corresponding to As a whole, one light-emitting device in which the plurality of nitride semiconductor light-emitting elements are connected in series, parallel, or series-parallel is realized.
  • the plurality of nitride semiconductor light emitting elements as a whole can be connected in series, in parallel, or One light emitting device connected in series-parallel is realized.
  • the base of the first feature includes an exposed surface of the insulating base material exposed between a pair of metal films each including a pair of electrode pads of the two or more electrode pads. And at least the second portion in which the distance between the pair of metal films is equal to or less than the maximum value of the separation distance between the pair of electrode pads, and the metal film facing the second portion.
  • the side wall surface is preferably covered with the fluororesin film.
  • the fluororesin film has an amorphous fluororesin composed of a polymer or copolymer having a fluorine-containing aliphatic ring structure as a structural unit.
  • the base of the first feature is that the fluororesin film is a non-reactive terminal functional group in which the terminal functional group of the polymer or copolymer constituting the fluororesin does not exhibit a binding property to a metal. It is preferable to contain the 1st type fluororesin which is. According to the preferred embodiment, migration of metal atoms in the solder material or the metal film is more reliably suppressed.
  • the fluororesin film is formed of a laminate film of two or more layers, and the first resin film of the laminate film that contacts the metal film constitutes a fluororesin.
  • a second type of fluororesin in which the terminal functional group of the polymer or copolymer is a reactive terminal functional group exhibiting a binding property to a metal, and the second and subsequent resin films of the laminated film are fluorine It is preferable that the terminal functional group of the polymer or copolymer constituting the resin includes a first type fluororesin that is a non-reactive terminal functional group that does not exhibit a binding property to a metal.
  • the influence of the reactive terminal functional group on the migration of metal atoms is suppressed, and the bond between the fluororesin film and the side wall surface of the metal film becomes strong, and the fluororesin film is difficult to peel off. Become.
  • the terminal functional group of the polymer or copolymer constituting the fluororesin is a metal on the upper surface of the outer peripheral edge of the base as a base film of the fluororesin film.
  • a second feature is that a second fluororesin film containing a second type fluororesin, which is a reactive terminal functional group exhibiting a binding property, is formed.
  • the base film functions as a binder between the fluororesin film and the base surface (one surface of the insulating base material or the surface of the metal film) It is possible to prevent the formed fluororesin film from being peeled off due to the fluororesin film being damaged at the end of the base.
  • the present invention is configured such that a plurality of the bases formed by arranging a plurality of bases having the first or second characteristics in a matrix form are integrated into a single plate. , On the insulating base plate serving as the insulating base, the two or more metal films per base are periodically arranged in a matrix, Provided is a wiring board body in which a grid-like cutting region is provided on a boundary line between adjacent unit sections for one base on the insulating base plate.
  • a plurality of bases can be obtained simultaneously by cutting or cleaving the insulating base plate along the cutting region.
  • the fluororesin film is not formed in the cutting region.
  • the end of the fluororesin film is damaged, so that the formed fluororesin film has a base surface (insulating property). It is possible to prevent peeling from one surface of the substrate or the surface of the metal film.
  • the present invention provides a manufacturing method of a base having the above first or second characteristics, A first step of forming the two or more metal films on the one surface of the insulating substrate; On the one surface of the insulating base material, at least along the boundary line between the exposed surface of the insulating base material not covered with the metal film and the side wall surface of the metal film, and the boundary line The first portion sandwiched between the two electrode pads adjacent to the exposed surface of the continuous insulating base, and the side wall surface of the metal film facing each other across the first portion, the fluororesin film
  • the manufacturing method characterized by comprising a second step of coating with a first step is provided.
  • a first mask material that prevents the formation of the fluororesin film is formed at least on the upper surface of the metal film at a location that constitutes the electrode pad. And applying a coating liquid containing a fluororesin constituting the fluororesin film on the one surface of the insulating base material after the formation of the first mask material, and drying the coating liquid to After forming the fluororesin film, it is preferable to remove the first mask material and a part of the fluororesin film formed on the first mask material.
  • the first mask material is composed of a resin composition that does not contain a fluororesin, and in the second step, the first mask material is dissolved and removed with an organic solvent that does not dissolve the fluororesin film. More preferable.
  • a coating liquid containing a fluororesin constituting the fluororesin film is applied on the one surface of the insulating base material, It is preferable that a part of the fluororesin film formed on the upper surface of the metal film is removed by polishing after the coating liquid is dried to form the fluororesin film.
  • a base having the first or second feature can be produced.
  • the two or more metal films per base are formed in a matrix on the insulating base plate serving as the insulating base.
  • the fluororesin film is formed in a lattice-shaped cutting region provided on a boundary line between adjacent unit sections of the unit section for one base on the insulating base plate.
  • a second mask material is formed, and a coating liquid containing a fluororesin constituting the fluororesin film is applied onto the one surface of the insulating base material after the formation of the second mask material.
  • the coating liquid is dried to form the fluororesin film, and then the second mask material and a part of the fluororesin film formed on the second mask material are removed second. It is characterized by.
  • the two or more metal films per base are formed in a matrix on the insulating base plate serving as the insulating base. Periodically arranged and formed,
  • the second step at least a lattice-shaped cutting region provided on a boundary line between adjacent unit sections of one unit section on the insulating base plate, and the metal film
  • a second mask material for preventing the formation of the fluororesin film is formed on at least a portion constituting the electrode pad on the upper surface, and on the one surface of the insulating base material after the formation of the second mask material.
  • a third feature is that a part of the formed fluororesin film is removed.
  • the second mask material is made of a resin composition not containing a fluororesin, and in the second step, the second mask material is used as the fluororesin film. It is preferable to dissolve and remove with an organic solvent which does not dissolve.
  • the two or more metal films per base are formed on an insulating base plate serving as the insulating base.
  • a fourth feature is that a second fluororesin film containing a second type fluororesin, which is a reactive terminal functional group in which the terminal functional group of the copolymer exhibits a binding property to a metal, is formed.
  • the insulating base plate is cut or cleaved along the cutting region and divided into the individual bases.
  • the wiring board body having the characteristics can be manufactured, and a plurality of bases having the first or second characteristics can be manufactured simultaneously.
  • a plurality of bases having the second feature can be produced simultaneously.
  • the manufacturing method of the second or third feature when the insulating base plate is cut or cleaved along the cutting region, the end portion of the fluororesin film is broken or the like. It is possible to prevent the fluororesin film from peeling off from the base surface (one surface of the insulating substrate or the surface of the metal film).
  • the base According to the base, the wiring board body, or the manufacturing method of the base of the above characteristics, the base, the base obtained by cutting or cleaving the wiring board body, or the manufacturing method of the base
  • the base By mounting a chip-like nitride semiconductor ultraviolet light emitting element on the base, the deterioration phenomenon that short-circuits between adjacent metal films on the base surface as a change with time due to ultraviolet light emission operation is suppressed, and high quality A highly reliable ultraviolet light emitting device can be realized.
  • FIG. 4 is a plan view and a sectional view schematically showing a planar view shape and a sectional shape in the first to third embodiments of the submount according to the present invention.
  • FIG. 6 is a cross-sectional view schematically showing a cross-sectional structure of a main part after forming a fluororesin film in the first to third embodiments of the submount according to the present invention.
  • the term “submount” is a kind of substrate on which a chip-like nitride semiconductor light emitting device is mounted, and an electrical connection is formed with the electrode of the light emitting device on the surface of an insulating substrate.
  • a metal wiring pattern for forming a light emitting device or a light emitting module is formed by mounting the light emitting element and establishing the electrical connection.
  • the number of chip-like light emitting elements mounted on the submount is not limited to one, but may be plural, and in addition to the chip-like light emitting elements, other electric circuit components such as diodes that are not light emitting elements are mounted. It may be configured to do so.
  • wiring board is synonymous with “printed wiring board” defined in Japanese Industrial Standard (JIS-C-5603), and a chip-like nitride semiconductor light-emitting element is formed on the surface of an insulating substrate.
  • a metal wiring pattern for forming an electrical connection with each terminal of a plurality of electrical circuit components including the element is formed, and by mounting the component and establishing the electrical connection, a predetermined electrical circuit Means one form of package.
  • the electrical circuit component includes a chip-shaped nitride semiconductor light-emitting device, a submount on which the above-described chip-shaped nitride semiconductor light-emitting device is mounted, and other electrical circuit components.
  • the components actually mounted as circuit components are any one or more of these.
  • the chip-like nitride semiconductor light emitting device is an element obtained by dividing a nitride semiconductor wafer formed by arranging a plurality of nitride semiconductor light emitting devices in a matrix into individual nitride semiconductor light emitting devices, This is a so-called bare chip.
  • the simple term “nitride semiconductor light emitting device” means a chip-like nitride semiconductor light emitting device.
  • a nitride semiconductor light emitting element (hereinafter simply referred to as “light emitting element”) will be described assuming an ultraviolet light emitting diode having a central emission wavelength of 365 nm or less.
  • the light emitting element 1 includes a template 2, a semiconductor laminated portion 3, a p electrode 4, an n electrode 5, an insulating protective film 6, a first plating electrode 7, a second plating electrode 8, and a fluororesin film. 9 is configured.
  • FIG. 1 is a cross-sectional view perpendicular to the surface of the template 2 along A-A ′ in the plan view of FIG. 2.
  • the template 2 is formed, for example, by growing an AlN layer and an AlGaN layer on a sapphire (0001) substrate, and is configured to transmit ultraviolet light from the active layer.
  • the semiconductor laminated portion 3 is formed on the template 2 and includes a mesa portion including an n-type semiconductor layer, an active layer, and a p-type semiconductor layer, and the n-type semiconductor layer is exposed outside the mesa portion.
  • the n-type semiconductor layer is composed of one or more n-type AlGaN layers and is configured to transmit ultraviolet light emitted from the active layer.
  • the active layer is formed of, for example, a single layer quantum well structure or a multiple quantum well structure.
  • the p-type semiconductor layer is composed of one or more p-type AlGaN layers or p-type GaN layers.
  • the p electrode 4 is made of one or more metal films, is formed on the upper surface of the p-type semiconductor layer, and is electrically connected to the p-type semiconductor layer.
  • the n electrode 5 is made of one or more metal films, is formed on the exposed surface of the n type semiconductor layer, and is electrically connected to the n type semiconductor layer.
  • the insulating protective film 6 is formed so as to cover the upper surface and side surfaces of the mesa portion of the semiconductor stacked portion 3 and the exposed surface of the n-type semiconductor layer, and at least a part of the upper surface of the p-type semiconductor layer and the n-type semiconductor. An opening that exposes a portion of the exposed surface of the layer;
  • the first plating electrode 7 covers the upper surface and side surfaces of the mesa part and a part of the outer region of the mesa part through the insulating protective film 6 and the p electrode 4 through the opening of the insulating protective film 6. Connect electrically.
  • the second plating electrode 8 is electrically connected to the n electrode 5 through the opening of the insulating protective film 6 in another part of the outer region of the mesa portion.
  • the first and second plating electrodes 7 and 8 are, as an example, a main body portion formed by electrolytic plating of copper and an outermost surface formed by electroless plating covering the upper surface and side surfaces of the main body plating portion. It consists of a surface plating part which consists of one or more metal layers.
  • the first and second plating electrodes 7 and 8 are spaced apart from each other by 75 ⁇ m or more, preferably 100 ⁇ m or more, and both have a flat upper surface and are arranged at the same height.
  • the height of the first and second plating electrodes 7 and 8 with respect to the surface of the insulating protective film 6 is, for example, about 45 to 100 ⁇ m.
  • FIG. 2 the top view shape of the 1st and 2nd plating electrodes 7 and 8 is shown.
  • a broken line indicates an outer peripheral line of the mesa portion of the semiconductor stacked portion 3.
  • the fluororesin film 9 covers the side walls of the first and second plating electrodes 7 and 8 and the upper surface of the protective insulating film 6 exposed in the outer regions of the first and second plating electrodes 7 and 8. Note that the peripheral edge of the chip of the light emitting element 1 is not necessarily covered with the fluororesin film 9.
  • the fluororesin film 9 has the same function as the fluororesin film provided on the submount side, and the same material can be used. Therefore, the overlapping description of the fluororesin film 9 is omitted.
  • FIG. 3 shows a plan view (A) showing a plan view shape of the submount 10 and a cross-sectional shape in a cross section perpendicular to the surface of the submount 10 passing through the center of the submount 10 in the plan view (A). It is sectional drawing (B).
  • the length of one side of the submount 10 is not limited to a specific value as long as there is room for mounting one light emitting element 1 and forming a sealing resin around it.
  • the length of one side of the square-shaped submount 10 is preferably about 1.5 to 2 times or more the chip size (length of one side) of the light-emitting element 1 having the same square shape in plan view.
  • the planar view shapes of the submount 10 and the light emitting element 1 are not limited to squares.
  • the submount 10 includes a plate-like base material 11 (corresponding to an insulating base material) made of an insulating material such as insulating ceramics, and a first metal electrode wiring 12 on the anode side and a cathode on the surface side of the base material 11.
  • the second metal electrode wiring 13 on the side is formed, and lead terminals 14 and 15 are formed on the back surface side of the substrate 11.
  • the first and second metal electrode wirings 12 and 13 on the front surface side of the base material 11 are connected to lead terminals 14 on the back surface side of the base material 11 through through electrodes (not shown) provided on the base material 11. 15 and connected separately.
  • the lead terminals 14 and 15 cover substantially the entire back surface of the base material 11 and function as a heat sinker.
  • the first and second metal electrode wirings 12 and 13 correspond to metal films.
  • the first and second metal electrode wirings 12 and 13 are formed at and around the place where the light emitting element 1 is mounted in the central portion of the base material 11, arranged apart from each other, and Are separated.
  • the first metal electrode wiring 12 includes a first electrode pad 120 and a first wiring part 121 connected to the first electrode pad 120.
  • the second metal electrode wiring 13 is composed of four second electrode pads 130 and a second wiring part 131 connected to them.
  • the first electrode pad 120 has a plan view shape slightly larger than the plan view shape of the first plating electrode 7 of the light emitting element 1, and is located at the center of the central portion of the base material 11.
  • the planar view shape and arrangement of the second electrode pads 130 are such that when the light emitting element 1 is arranged so that the first plating electrode 7 faces the first electrode pad 120, the four second plating electrodes 8 have four second shapes.
  • the electrode pads 130 are set so as to face each other. In FIG. 3A, the first electrode pad 120 and the second electrode pad 130 are hatched, respectively.
  • the base 11 of the submount 10 is formed of an insulating material that does not deteriorate due to ultraviolet exposure, such as aluminum nitride (AlN).
  • the substrate 11 is preferably AlN in terms of heat dissipation, but may be silicon carbide (SiC), silicon nitride (SiN), or boron nitride (BN), and alumina (Al 2 O 3 Or other ceramics.
  • the base material 11 is not limited to the solid material of the insulating material, but may be a sintered body in which particles of the insulating material are closely bonded using silica glass as a binder, and further a diamond-like carbon (DLC) thin film, industrial A diamond thin film may be used.
  • DLC diamond-like carbon
  • the base material 11 is not composed only of an insulating material, but a metal film (for example, Cu, Al, etc.). ) And an insulating layer made of the above insulating material.
  • the surface of the substrate 11 is preferably a rough surface with irregularities of about 6 ⁇ m at the maximum, for example. This is because, when the light emitting element is sealed with a sealing resin described later, an anchor effect that enhances the adhesion between the sealing resin and the surface of the substrate 11 can be expected by the rough surface.
  • the rough surface of the substrate 11 may be formed, for example, by performing a roughening process such as nanoimprinting, or the surface of the substrate 11 is unpolished, for example, unevenness of about 6 ⁇ m at maximum remains.
  • the rough surface that is used may be used as it is.
  • the first and second metal electrode wirings 12 and 13 are composed of a copper thick film plating film and a single or multi-layer surface metal film covering the surface (upper surface and side wall surface) of the thick film plating film. Is done.
  • the thick plating film is mainly composed of copper, and includes lead (Pb), iron (Fe), zinc (Zn), manganese (Mn), nickel (Ni), cobalt (Co), and beryllium (Be). It may be formed of an alloy containing a metal such as, but since the thermal conductivity is lowered by using the alloy, it is preferably formed of copper.
  • the outermost layer of the surface metal film is a metal (for example, gold (Au) or platinum group metal (Ru, Rh, Pd, Os, Ir, Pt, or these) having a smaller ionization tendency than copper constituting the thick plating film. Or an alloy of gold and a platinum group metal).
  • the surface metal film is composed of three layers of Ni / Pd / Au metal layers in order from the bottom, and is formed by a well-known electroless plating method.
  • the thickness of the copper thick plating film is, for example, about 50 to 100 ⁇ m.
  • the thickness of each Ni / Pd / Au layer is, for example, 3 to 7.5 ⁇ m / 50 to 150 nm / 50 to 150 nm in order from the bottom.
  • the first and second metal electrode wirings 12 and 13 have substantially the same configuration (multilayer structure) as the first and second plating electrodes 7 and 8 on the light emitting element 1 side except for the shape in plan view.
  • the lead terminals 14 and 15 on the back surface side of the base material 11 are also formed of a copper thick film plating film, like the first and second metal electrode wirings 12 and 13 on the front surface side of the base material 11, It is composed of a single-layer or multi-layer surface metal film covering the surface (upper surface and side wall surface) of the thick film plating film. Since the configuration of the thick plating film and the surface metal film of the lead terminals 14 and 15 is the same as that of the first and second metal electrode wirings 12 and 13 in this embodiment, the overlapping description is omitted.
  • a fluororesin film 16 is formed so as to cover the surface of the substrate 11.
  • the fluororesin film 16 is formed of an amorphous fluororesin, which is the same as the fluororesin film 9 provided on the light emitting element 1 side and the sealing resin used for resin sealing when the light emitting element 1 is flip-chip mounted. Is done.
  • amorphous fluororesins include those obtained by copolymerizing a crystalline polymer fluororesin and making it amorphous as a polymer alloy, or a perfluorodioxole copolymer (manufactured by DuPont). And Teflon AF (registered trademark)) and perfluorobutenyl vinyl ether cyclized polymer (trade name Cytop (registered trademark) manufactured by Asahi Glass Co., Ltd.).
  • Teflon AF registered trademark
  • Cytop registered trademark
  • the fluororesin film 16 is formed on the side wall surfaces of the first and second metal electrode wirings 12 and 13 and the base material 11 exposed on the bottom surface of the gap between the first and second metal electrode wirings 12 and 13. It is not necessary to cover the entire surface, and at least the portion (corresponding to the first portion) sandwiched between the first electrode pad 120 and the four second electrode pads 130 in the bottom surface of the gap portion, It is preferable to cover the side wall surfaces of the first and second metal electrode wirings 12 and 13 that face each other across one part.
  • the distance between the first and second metal electrode wirings 12 and 13 is less than the maximum value of the distance between the first electrode pad 120 and the four second electrode pads 130 (first 2), the side walls of the first and second metal electrode wirings 12 and 13 facing each other across the second part are covered with the second part on the bottom surface of the gap. Is more preferable.
  • the distance between the first and second metal electrode wirings 12 and 13 is, for example, a place where the voltage applied between the first and second metal electrode wirings 12 and 13 is 100 ⁇ m or less (third portion: When the applied voltage is 5 V, when there is a separation distance of 500 ⁇ m or less), the first and second metal electrodes facing the third portion on the bottom surface of the gap portion with the third portion interposed therebetween More preferably, the side walls of the wirings 12 and 13 are covered.
  • a method for manufacturing the submount 10 (the present manufacturing method) will be described with reference to FIGS.
  • a wiring board body 20 in which a plurality of submounts 10 are arranged in a matrix and integrated into a single plate is first manufactured, and the wiring board body 20 is cut or cleaved to obtain individual substrates.
  • the submount 10 is produced.
  • the base material 21 (corresponding to an insulating base plate) of the wiring board body 20 corresponds to the base material 11 of the submount 10
  • the first and second metal electrode wirings 22 of the wiring board body 20, 23, the lead terminals 24 and 25, and the through electrode 27 are the first and second metal electrode wirings 12 and 13 of the submount 10, the lead terminals 14 and 15, and the through electrode are on the surface side of the substrate 21, It corresponds to the one formed periodically arranged in a matrix on the back side and inside.
  • the fluororesin film 26 of the wiring board body 20 corresponds to a film in which the fluororesin film 16 of the submount 10 is periodically arranged in a matrix on the surface side of the substrate 21.
  • cutting regions RC for cutting or cleaving the wiring board body 20 to divide the wiring board body 20 into individual submounts 10 are set in a grid pattern on the boundary line between the adjacent submounts 10.
  • the width of the cutting region RC is preferably about 100 to 300 ⁇ m, for example.
  • the first and second metal electrode wirings 22 and 23 on the front surface side of the base material 21, the lead terminals 24 and 25 on the back surface side of the base material 21, and the penetration A manufacturing process (first manufacturing process) of the electrode 27 and a manufacturing process (second manufacturing process) of the fluororesin film 26 are provided.
  • a roughening process is performed on the surface side of the base material 21 in order to form a rough surface with unevenness of about 6 ⁇ m at the maximum.
  • an anchor for the sealing resin is provided in addition to the anchor effect on the surface of the base material 21. In the case where the effect can be separately secured, the roughening treatment is not necessarily required.
  • first, at least one through hole 28 is formed in each of the first and second metal electrode wirings 12 and 13 by laser processing or the like at a position where the through electrode 27 of the base material 21 is formed.
  • the number of through-holes 28 per one of the first and second metal electrode wirings 12 and 13 is more than the necessary number determined according to the forward current flowing through the light emitting element 1 to be mounted.
  • the opening portion of the through hole 28 is larger on the front surface side of the base material 21 than the back surface side, and the opening diameter (diameter) of the through hole 28 is, for example, about 50 to 75 ⁇ m on the front surface side. On the side, about 25 to 50 ⁇ m is preferable.
  • the opening of the through hole 28 may be larger on the back surface side of the base material 21 than on the front surface side. Moreover, each opening diameter is not limited to the said suitable range.
  • a Ni film or a Ti / Cu film having a film thickness of about 10 to 100 nm serving as a seed film 29 for electrolytic plating power feeding is passed through the front surface side and the back surface side of the base material 21 and penetrated.
  • a film is formed on the inner wall surface of the hole 28 by sputtering or the like.
  • the seed film 29 has adhesion to the base material 21 and adhesion to the thick film plating films (copper in this embodiment) of the first and second metal electrode wirings 22 and 23 and the lead terminals 24 and 25.
  • the conductive material is not limited to the Ni film or the Ti / Cu film.
  • a photosensitive sheet film 30 for plating is stuck on the seed film 29 on the front surface side and the back surface side of the substrate 21.
  • the openings on the front surface side and the back surface side of the substrate 21 of the through hole 28 are shielded by the photosensitive sheet film 30.
  • the film 30 where the first and second metal electrode wirings 22 and 23 and the lead terminals 24 and 25 are formed is removed by exposure and development using a photolithography technique to expose the seed film 29. Since the photosensitive sheet film 30 that has shielded the openings on the front surface side and the back surface side of the base material 21 of the through hole 28 is also removed, the seed film 29 on the inner wall surface of the through hole 28 is also exposed.
  • a thick copper film is plated on the seed film 29 exposed to the front and back sides of the base material 21 and in the through hole 28 by supplying power to the seed film 29 and electrolytic plating.
  • Films 220, 230, 240, 250, and 270 are formed.
  • the sheet film 30 not covered with the thick film plating films 220, 230, 240, 250, 270 is removed with an organic solvent or the like, and the seed not covered with the thick film plating films 220, 230, 240, 250, 270 is removed.
  • the film 29 is removed by wet etching or the like.
  • the film thicknesses on the front surface side and the back surface side of the base material 21 immediately after the formation of the thick film plating films 220, 230, 240, 250 are substantially uniform, but the seeds are formed by the uneven state of the surface of the base material 21 or by electrolytic plating. There are variations due to variations in the strength of the electric field applied to the film 29. For this reason, in the case where the film thickness of the thick film plating films 220 and 230 corresponding to the first and second electrode pads 120 and 130 in the same submount 10 has a certain variation or more, the thick film is formed as necessary.
  • a well-known polishing process such as a CMP (chemical mechanical polishing) method or various mechanical polishing methods is performed on the surfaces of the plating films 220, 230, 240, 250.
  • the thicknesses of the thick plated films 220, 230, 240, and 250 after polishing may be, for example, about 50 to 100 ⁇ m as described above.
  • the removal of the sheet film 30 and the seed film 29 can also be performed after the polishing process.
  • the openings on the front surface side and the back surface side of the substrate 21 of the through hole 28 immediately after the thick film plating film 270 is formed are preferably closed by the thick film plating film 270.
  • an opening having a diameter of about 6 to 15 ⁇ m is not a problem because it is blocked by a surface metal film described later.
  • the openings on the front surface side and the back surface side of the base material 21 of the through hole 28 are closed by the thick film plating film 270, or when the opening is closed after the formation of the surface metal film, the openings are In the case where the thick film plating film 220, 230, 240, 250 has a depression, or when the depression may have some influence, the surface of the thick film plating film 220, 230, 240, 250 is formed. Then, the above-described polishing treatment may be performed so as to remove the depression.
  • the thick film plating film 220, 230, 240, 250, 270 is formed, or when the polishing process is performed, the thick film plating film 220, 230, 240, 250, after the polishing process is performed.
  • surface metal films 221, 231, 241, 251 and 271 made of three layers of Ni / Pd / Au are sequentially formed on the exposed surfaces of the upper surface and the side wall surface of 270 by a wet plating method.
  • the film is formed by a known electroless plating method.
  • the thickness of each layer of Ni / Pd / Au is, for example, 3 to 7.5 ⁇ m / 50 to 150 nm / 50 to 150 nm in order from the bottom.
  • FIG. 7 schematically shows a case where the upper surfaces of the first and second metal electrode wirings 22 and 23 and the lead terminals 24 and 25 are flattened by performing the above-described polishing process.
  • the mask material 31 that prevents the formation of the fluororesin film 26 is referred to as a location where the fluororesin film 26 is not formed on the surface side of the substrate 21 (hereinafter referred to as “mask location” as appropriate).
  • the mask location includes at least the cutting region RC and the first and second electrode pads 120 and 130 of each submount 10 on the upper surfaces of the first and second metal electrode wirings 22 and 23. .
  • the width of the mask portion including the cutting region RC may be larger than the cutting region RC.
  • the mask portion including the first and second electrode pads 120 and 130 may be wider than the first and second electrode pads 120 and 130 as long as they are within the upper surfaces of the first and second metal electrode wirings 22 and 23. good. Further, at least the portion of the surface of the base material 21 exposed on the bottom surface of the gap between the first and second metal electrode wirings 22 and 23 except the first portion, preferably the first portion. A place excluding the first part and the second part or a place excluding the first part and the third part, more preferably a place excluding the first, second and third parts may be included.
  • the mask material 31 is made by kneading a binder resin (acrylic resin, epoxy resin, cellulose resin, phenol resin, urethane resin, etc.) that does not contain a fluororesin, an organic solvent, and an additive selected as necessary. For example, ink for screen printing can be used.
  • the mask material 31 is fixed to the mask portion by heating or ultraviolet irradiation (step A2).
  • the mask material 31 has a viscosity (1 to 100 Pa ⁇ s) that does not sag on the side wall surfaces of the first and second metal electrode wirings 22 and 23 that are not mask portions at the time of application.
  • the mask material 31 is colored with a pigment or a dye, which is convenient for visual or optical inspection of whether the mask material 31 is correctly transferred to the mask portion.
  • a coating liquid 260 obtained by diluting a fluororesin to be the fluororesin film 26 with a solvent is injected over the entire surface of the base material 21 on which the mask material 31 is formed (step A3).
  • the injection amount of the coating liquid 260 covers the upper surfaces of the first and second metal electrode wirings 22 and 23, and the mask material 31 on the first and second metal electrode wirings 22 and 23 is slightly applied by the coating liquid 260.
  • the coating liquid 260 is covered with or not covered with the coating liquid 260, and the upper and side surfaces of the first and second metal electrode wires 22 and 23 other than the mask portion, and the first and second metal electrode wires.
  • the injection of the coating liquid 260 to the surface side of the substrate 21 is not limited to a specific method, but is performed by, for example, an inkjet method, a dispensing method, a potting method, a spin coating method, or the like.
  • the solvent is evaporated while gradually heating the coating liquid 260, so that the resin film 261 serving as a prototype of the fluororesin film 26 is aligned along the uneven state on the surface side of the substrate 21. And formed on the surface side of the base material 21 (step A4).
  • the concentration of the fluororesin in the coating liquid 260 the height of the upper surface of the coating liquid 260 gradually decreases along the uneven state, and the first and second metal electrodes other than the mask portion.
  • the original resin film 261 is formed so as to cover the upper surface and the side wall surfaces of the wirings 22 and 23 and the exposed surface of the base material 21 exposed in the gaps between the first and second metal electrode wirings 22 and 23.
  • the prototype resin film 261 can also be formed on the upper surface and side surfaces of the mask material 31.
  • the original resin film 261 is sufficient if it covers the side wall surfaces of the first and second metal electrode wirings 22 and 23, the bottom surfaces of the gaps, etc., and it is not necessary to increase the film thickness unnecessarily.
  • the thickness may be several atomic layers (about 10 nm).
  • the film thickness is determined according to the concentration of the fluororesin in the coating liquid 260 and the location where the original resin film 261 is formed, and is preferably about 0.1 to 1 ⁇ m, for example.
  • the mask material 31 is dissolved in an organic solvent (for example, acetone) that dissolves the mask material 31 (step A5).
  • the organic solvent does not dissolve the fluororesin constituting the original resin film 261, but uses an organic solvent that permeates the fluororesin and dissolves the mask material 31.
  • the original resin film 261 covering the upper surface of the mask material 31 is simultaneously removed.
  • a fluororesin film 26 covering the exposed surface of the material 21 is formed (step A6). The formation location of the fluororesin film 26 is a location not covered with the mask material 31.
  • the fluororesin film 26 is made of a solder material such as the first portion, the second portion, or the second portion between the first and second metal electrode wirings 22 and 23. It is used as a solder resist material for preventing adhesion to the third portion, and short circuit between both electrode wirings can be prevented by migration of metal atoms of the solder material.
  • the coating liquid 260 used for forming the fluororesin film 26 will be briefly described.
  • the ultraviolet light emitted from the active layer passes through the template 2, is emitted from the back surface side of the sapphire substrate, and is emitted outside through the sealing resin.
  • the fluororesin film 26 is formed on the upper surface side of the light-emitting element 1 opposite to the back surface of the sapphire substrate from which the ultraviolet rays are emitted. Therefore, the fluorine resin transparent to the ultraviolet rays used for the sealing resin is used. There is no need to be.
  • the sealing resin is also filled in the gap remaining in the gap between the first and second metal electrode wirings 22 and 23 after the formation of the fluororesin film 26. Therefore, in the present embodiment, an amorphous fluororesin that is suitably used as a sealing resin is used as the fluororesin used for the coating liquid 260.
  • the amorphous fluororesin is roughly classified into a non-binding fluororesin (first type amorphous fluororesin) having a non-reactive functional group whose terminal functional group does not exhibit a binding property to a metal, and a terminal.
  • first type amorphous fluororesin having a non-reactive functional group whose terminal functional group does not exhibit a binding property to a metal
  • second type amorphous fluororesin having a reactive functional group capable of binding to a metal.
  • a first type amorphous fluororesin having a high effect of suppressing migration of metal atoms is used.
  • the structural unit constituting the polymer or copolymer has a fluorine-containing aliphatic ring structure, and the terminal functional group is a par 3 such as CF 3.
  • a fluoroalkyl group That is, the first type amorphous fluororesin does not have a reactive terminal functional group that exhibits binding properties to the metal.
  • the reactive functional group of the second type amorphous fluororesin is, for example, a carboxyl group (COOH) or an ester group (COOR).
  • R represents an alkyl group.
  • the structural unit having a fluorinated alicyclic structure is a unit based on a cyclic fluorinated monomer (hereinafter referred to as “unit A”) or formed by cyclopolymerization of a diene fluorinated monomer.
  • a unit (hereinafter “unit B”) is preferred. Since the composition and structure of the amorphous fluororesin are not the subject matter of the present invention, a detailed description of the unit A and the unit B will be omitted. Is described in detail in paragraphs [0031] to [0062] of Japanese Patent Application Laid-Open No. 2003-260260.
  • the coating liquid 260 is prepared by dissolving the first type amorphous fluororesin in a fluorinated solvent, preferably an aprotic fluorinated solvent.
  • a fluorinated solvent preferably an aprotic fluorinated solvent.
  • the fluorine-containing solvent is also described in detail in paragraphs [0067] to [0073] of Patent Document 1, so please refer to it.
  • the concentration of the first type amorphous fluororesin in the coating liquid 260 is adjusted so that the fluororesin film 26 has the above-described film thickness (about 0.1 to 1 ⁇ m).
  • Cytop (manufactured by Asahi Glass Co., Ltd.) and the like are examples of commercially available products of the first type amorphous fluororesin. Cytop having a terminal functional group of CF 3 is a polymer of the unit B shown in the following chemical formula 1.
  • the wiring board body 20 including the first and second metal electrode wirings 22 and 23, the lead terminals 24 and 25, the through electrodes 27, and the fluororesin film 26 is completed.
  • the plurality of submounts 10 are arranged in a matrix and integrated into a single plate, a known inspection process such as laser processing is performed through a predetermined inspection process.
  • the individual submounts 10 can be obtained by cutting the base material 21 along the cutting region RC or by forming a cleaving groove in the cutting region RC by cutting or processing techniques.
  • the light emitting element 1 is flip-chip mounted on each submount 10 of the wiring board body 20 and sealed with a sealing resin, and a predetermined inspection process is performed as necessary. May be performed.
  • the light emitting element 1 includes the first plating electrode 7 and the first electrode pad 120, the four second plating electrodes 8 and the four second electrode pads 130 with the upper surfaces of the first and second plating electrodes 7 and 8 facing downward. However, each of them is electrically and physically connected to each other by soldering, and is placed and fixed on the central portion of the base material 11.
  • FIG. 12 shows a state where the light-emitting element 1 is flip-chip mounted on the submount 10 and sealed with the sealing resin 17.
  • the upper surface of the sealing resin 17 is covered with a condensing lens 18 made of the same fluororesin as the sealing resin 17.
  • the fluororesin lens 18 can be formed by, for example, injection molding, transfer molding, compression molding, or the like.
  • the lens 18 is not limited to being made of a fluororesin, but may be another material having ultraviolet transparency suitable for the emission wavelength of the light emitting element 1, and preferably has a small refractive index difference from the sealing resin 17. For example, it is not impossible to use quartz glass.
  • the lens 18 may be a lens that diffuses light according to the purpose of use other than the condensing lens, and is not necessarily provided.
  • the submount 10 and the wiring board body 20 will be described as a modification of the first embodiment.
  • the submount 10 and the wiring board body 20 according to the second embodiment have the same element structure as that of the first embodiment.
  • the second mounting process the manufacturing process of the fluororesin film 26
  • the details differ from the first embodiment.
  • the difference in the second manufacturing process will be described.
  • a mask material 31 that does not contain a fluororesin that prevents formation of the fluororesin film 26 is applied to a predetermined mask location on the surface side of the substrate 21.
  • the processes A1 and A2 are not performed, that is, the mask material 31 that prevents the formation of the fluororesin film 26 is not formed at a predetermined mask location, and the process A3 is not performed. That is, in a place where the fluororesin film 26 needs to be formed without injecting the coating liquid 260 over the entire surface of the base 21, for example, between the first and second metal electrode wirings 22 and 23.
  • the first part preferably the first part and the second part, or the first part and the third part, more preferably the first, second and third parts, for example, by an ink jet method.
  • coating liquid 26 It is injected (step B3).
  • the injection amount of the coating liquid 260 does not cover the top surfaces of the first and second metal electrode wirings 22 and 23, and the side wall surfaces of the first and second metal electrode wirings 22 and 23 at the injection site such as the first portion. It is not necessary to cover the entire surface up to the upper end of the side wall surface.
  • the process A4 described in the first embodiment is performed in the same manner.
  • steps A5 and A6 are not necessary.
  • the first portion between the first and second metal electrode wirings 22, 23, the first portion and the second portion, the first portion and the third portion, or the first and second portions are formed.
  • a fluororesin film 26 that covers the lower end portions of the side wall surfaces of 12 and 13 is formed.
  • the coating liquid 260 when the injection amount of the coating liquid 260 is locally increased, the coating liquid 260 may cover the upper surfaces of the first and second metal electrode wirings 22 and 23 in the vicinity of the portion. . If the coating liquid 260 covers the upper surfaces of the first and second metal electrode wirings 22 and 23, a CMP (Chemical Mechanical Polishing) method or various mechanical polishing methods are known after the execution of Step A6. In this polishing method, the outermost surfaces of the surface metal films 221 and 231 of the first and second metal electrode wirings 22 and 23 are exposed, and the outermost layer metal (Au) is formed between the first and second metal electrode wirings 22 and 23. The fluororesin film 26 covering the upper surface is removed so as to remain on the upper surface (step A7).
  • CMP Chemical Mechanical Polishing
  • the outermost metal layers of the surface metal films 221 and 231 are polished to a certain extent to form a thin film. Therefore, the surface metal films 221 and 231 are electrolessly plated.
  • the outermost layer metal (Au) may be formed again by electroless plating.
  • the mask material 31 is formed at the mask portion including the cutting region RC so that the fluororesin film 26 is not formed at least in the cutting region RC.
  • an amorphous fluororesin of the first type is used as a base film for the fluororesin film 26 on the cutting region RC and its side regions.
  • a second fluororesin film 32 made of the above-mentioned second type amorphous fluororesin having a higher bondability with the metal than the fluororesin film 26 to be used or containing mainly the above-mentioned second type amorphous fluororesin is used.
  • it is formed by an inkjet method or the like (step C1).
  • the mask material 31 is not formed at least in the cutting region RC, that is, a mask location not including the cutting region RC is set, and the steps A1 and A2 of the second manufacturing process are performed. Thereafter, steps A3 to A6 described in the first embodiment are performed.
  • the film thickness of the second fluororesin film 32 does not need to be unnecessarily thick, and may be smaller than the film thickness of the fluororesin film 26.
  • the thickness of the single molecular layer may be 0.01 to The thickness is preferably about 0.5 ⁇ m.
  • the fluororesin film 26 is also formed on the cut region RC and its side regions via the second fluororesin film 32.
  • the first The second fluororesin film 32 serves as a binder and can be prevented from peeling off at the outer peripheral edge of the wiring board body 20.
  • membrane 32 is formed on the side area
  • the mask region does not include the cutting region RC, that is, the fluororesin film 26 is formed in the cutting region RC.
  • the steps A1 and A2 of the second manufacturing process are performed on the mask portion including the cutting region RC so that the fluororesin film 26 is not formed in the cutting region RC.
  • region RC is also carried out by local injection
  • the step C1 may be performed before the step B3.
  • the submount 10 is a submount for flip-chip mounting one light emitting element 1, but in the fourth embodiment, a plurality of light emitting elements 1 are connected in series, in parallel, Alternatively, a submount for flip chip mounting in series-parallel will be described.
  • the submount in the fourth embodiment is an embodiment of the above-described wiring board because the plurality of light emitting elements 1 are mounted to form an electric circuit including the plurality of light emitting elements 1.
  • the three light emitting elements 1 are respectively referred to as the light emitting elements 1a, 1b, and 1c in the order of connection, the cathode of the light emitting element 1a and the anode of the light emitting element 1b are connected, and the cathode of the light emitting element 1b and the light emitting element 1c.
  • the anode is connected.
  • the anode of the light emitting element 1a and the cathode of the light emitting element 1c become the anode terminal and the cathode terminal of the series circuit of the light emitting elements 1a, 1b, 1c.
  • FIG. 14 is a plan view (A) showing a plan view shape of the submount 40, and passes through the center of the submount 40 in the plan view (A), parallel to the series direction of the light emitting elements 1, and of the submount 40.
  • the length of the short side of the submount 40 is equal to the length of one side of the submount 10
  • the length of the long side of the submount 40 is the length of one side of the submount 10. It is about 3 times.
  • the submount 40 includes a flat substrate 41 (corresponding to an insulating substrate) made of the same insulating material as the substrate 11 of the first embodiment, and the first to fourth metals are provided on the surface side of the substrate 41. Electrode wirings 42 to 45 are formed, and lead terminals 46 and 47 are formed on the back side of the base material 41.
  • the base material 41 is exactly the same as the base material 11 of the first embodiment except for the size of the planar view shape, and therefore, a duplicate description is omitted.
  • the first and fourth metal electrode wires 42 and 45 on the front surface side of the base material 41 are connected to lead terminals 46 on the back surface side of the base material 41 via through electrodes (not shown) provided on the base material 41. 47 and connected separately.
  • the lead terminals 46 and 47 cover substantially the entire back surface of the base material 41 and fulfill the function of a heat sinker.
  • the first to fourth metal electrode wirings 42 to 45 correspond to metal films.
  • the first metal electrode wiring 42 is connected to the first plating electrode 7 that is the anode of the light emitting element 1a
  • the second metal electrode wiring 43 is light emitting with the second plating electrode 8 that is the cathode of the light emitting element 1a.
  • the first plating electrode 7 that is the anode of the element 1b is connected
  • the third metal electrode wiring 44 is connected to the second plating electrode 8 that is the cathode of the light emitting element 1b and the first plating electrode 7 that is the anode of the light emitting element 1c.
  • the plan view shapes of the first to fourth metal electrode wirings 42 to 45 are formed so that the fourth metal electrode wiring 45 is connected to the second plating electrode 8 which is the cathode of the light emitting element 1c.
  • the first metal electrode wiring 42 has the same plan view shape as the first metal electrode wiring 12 of FIG.
  • the second metal electrode wiring 43 and the third metal electrode wiring 44 have a plan view shape in which the first metal electrode wiring 12 and the second metal electrode wiring 13 in FIG.
  • the fourth metal electrode wiring 45 has the same plan view shape as the second metal electrode wiring 13 of FIG.
  • the first to fourth metal electrode wirings 42 to 45 are composed of a first electrode pad 420 and a first wiring part 421 connected thereto.
  • the second metal electrode wiring 43 is composed of five second electrode pads 430 and a second wiring portion 431 connected to them, and the third metal electrode wiring 44 is connected to five third electrode pads 440 and them.
  • the fourth metal electrode wiring 45 is configured by the third wiring portion 441, and is configured by five fourth electrode pads 450 and a fourth wiring portion 451 connected to them.
  • each of the first to fourth metal electrode wirings 42 to 45 is, for example, a thick copper plating of copper as in the first and second metal electrode wirings 12 and 13.
  • cover the surface (upper surface and side wall surface) of the said thick film plating film are comprised.
  • the structure and the manufacturing method thereof are also the same as those of the first and second metal electrode wirings 12 and 13 of the first embodiment, and therefore, the overlapping description is omitted.
  • the lead terminals 46 and 47 on the back surface side of the base material 41 are also made of a thick copper plating film, like the first to fourth metal electrode wirings 42 to 45 on the front surface side of the base material 41, and It is composed of a single-layer or multi-layer surface metal film that covers the surface (upper surface and side wall surface) of the thick film plating film.
  • the thick film plating film and the surface metal film of the lead terminals 46 and 47 the structure and the manufacturing method thereof are the same as those of the lead terminals 14 and 15 of the first embodiment.
  • the side walls of the first to fourth metal electrode wirings 42 to 45, the first and second metal electrode wirings 42 and 43, the second and A fluororesin film 48 is formed so as to cover the surface of the base material 41 exposed at the bottom surfaces of the gaps between the third metal electrode wires 43 and 44 and between the third and fourth metal electrode wires 44 and 45. .
  • the fluororesin film 48 is formed on each side wall surface of the first to fourth metal electrode wirings 42 to 45, between the first and second metal electrode wirings 42 and 43, between the second and third metal electrode wirings 43 and 44, It is not necessary to cover the entire surface of the base material 41 exposed on the bottom surface of each gap between the third and fourth metal electrode wires 44 and 45, and at least the first portion described in the first embodiment, preferably The first to fourth metal electrode wirings that oppose the first part and the second part, or the first part and the third part, and more preferably the first, second, and third parts across the part. It is preferable to cover 42 to 45 side wall surfaces.
  • the first, second and third portions are respectively between the first and second metal electrode wirings 42 and 43, between the second and third metal electrode wirings 43 and 44, and third.
  • the fourth metal electrode wirings 44 and 45 are present in the same manner as between the first and second metal electrode wirings 12 and 13 in the first embodiment. Since the material and forming method of the fluororesin film 48 are the same as those of the fluororesin film 16 in the first to third embodiments, the overlapping description is omitted.
  • the manufacturing method of the submount 40 is the same as the manufacturing method of the submount 10 described in the first to third embodiments, a duplicate description is omitted.
  • ⁇ Fifth Embodiment> As an embodiment of the present base, not the light emitting device 1 described in the first embodiment, but the submount 10 described in the first embodiment in which one or a plurality of the light emitting devices 1 are mounted or described in the fourth embodiment.
  • a wiring board on which the submount 40 is mounted will be described with reference to FIG.
  • a wiring substrate 50 in which the submount 10 described in the first embodiment is mounted to form a series circuit of three submounts 10 will be described.
  • the three submounts 10 are referred to as submounts 10a, 10b, and 10c in the order of connection.
  • FIG. 16 is a plan view (A) showing a plan view shape of the wiring board 50, and passes through the center of the wiring board 50 in the plan view (A) and is parallel to the series direction of the submount 10. It is sectional drawing (B) which shows the cross-sectional shape in a cross section perpendicular
  • the short side of the wiring substrate 50 is longer than one side of the submount 10
  • the long side of the wiring substrate 50 is longer than three times the length of one side of the submount 10.
  • the wiring board 50 includes a flat base material 51 (corresponding to an insulating base material) made of the same insulating material as the base material 11 of the first embodiment, and the first to fourth metals are provided on the surface side of the base material 51. Electrode wirings 52 to 55 are respectively formed. Unlike the submounts 10 and 40 of the first and fourth embodiments, no lead terminal is formed on the back surface side of the base material 51, and therefore no through electrode is provided. About the base material 51, except the magnitude
  • the first metal electrode wiring 52 is connected to the lead terminal 14 that is the anode of the submount 10a
  • the second metal electrode wiring 53 is the lead terminal 15 that is the cathode of the submount 10a and the anode of the submount 10b.
  • the third metal electrode wiring 54 is connected to the lead terminal 15 which is the cathode of the submount 10b and the lead terminal 14 which is the anode of the submount 10c
  • the fourth metal electrode wiring 55 is connected to the submount 10b.
  • the plan view shapes of the first to fourth metal electrode wirings 52 to 55 are formed so as to be connected to the lead terminal 15 which is the cathode of 10c. Since the lead terminals 14 and 15 of the submount 10 are rectangular in plan view, the first to fourth metal electrode wirings 52 to 55 are also rectangular in plan view.
  • each of the first to fourth metal electrode wirings 52 to 55 is made of, for example, copper as in the first and second metal electrode wirings 12 and 13 in the first embodiment.
  • the structure and the manufacturing method thereof are also the same as those of the first and second metal electrode wirings 12 and 13 of the first embodiment, and therefore, the overlapping description is omitted.
  • a fluororesin film 56 is formed so as to cover the surface of the base 51 exposed to the surface and the side wall surfaces of the first to fourth metal electrode wirings 52 to 55 facing each other across the surface.
  • the fluororesin film 56 is formed on the upper surface of the first to fourth metal electrode wirings 52 to 55 where it is not used for connection with the lead terminals 14 and 15 of the submount 10 and the base material 51 other than the above.
  • the exposed surface may be covered. Since the material and forming method of the fluororesin film 56 are the same as those of the fluororesin film 16 in the first to third embodiments, the overlapping description is omitted.
  • the manufacturing method of the wiring board 50 is the same as the manufacturing method of the submount 10 described in the first to third embodiments except that it is not necessary to form the lead terminals and the through electrodes. Will be omitted.
  • the fluororesin films 16, 48, and 56 are made of the same amorphous fluororesin as that used for resin sealing when the light-emitting element 1 is flip-chip mounted.
  • the ultraviolet light emitted from the light emitting element 1 is emitted toward the side opposite to the bases of the submounts 10 and 40 and the wiring board 50, and the fluororesin films 16, 48 and 56 Since the formation location is not located in the light emission path, it does not have to be made of an amorphous fluororesin that transmits ultraviolet rays. That is, the fluororesin films 16, 48, and 56 may be made of a fluororesin having a crystalline portion that has the same UV resistance as the above-described amorphous fluororesin with respect to UV rays.
  • the fluororesin films 16, 48, and 56 are formed of the second type amorphous fluororesin.
  • the first and second metal electrode wirings 12 and 13 and the first to fourth metal electrode wirings 42 to 45 and 52 to 55 are provided.
  • a second type amorphous fluororesin film having a very thin film thickness is formed on the first layer in direct contact with the wall surface, and the first type amorphous fluororesin film is formed on the second type amorphous fluororesin film.
  • the total thickness of the first layer and the second layer may be the same as that of the fluororesin films 16, 48, and 56 exemplified in the first to fifth embodiments. May be more than the thickness of several atomic layers.
  • the steps A3 and A4 of the second manufacturing process described in the first embodiment are replaced with the above types of the amorphous fluororesin film. Can be realized by moving to step A5.
  • the first layer original resin film 261 formed in the first step A4 may be partially dissolved to reduce the film thickness. It is preferable that the resin film 261 be formed so thick that it does not completely dissolve.
  • FIG. 3A illustrates the plan view shape of the first and second metal electrode wirings 12 and 13, and FIG. 14A illustrates the first to fourth metals.
  • the planar view shapes of the electrode wirings 42 to 45 are illustrated, and FIG. 16A illustrates the planar view shapes of the first to fourth metal electrode wirings 52 to 55.
  • These planar view shapes are illustrated in FIG.
  • the shape is not limited.
  • the shape in plan view can be appropriately changed according to the arrangement and shape of the terminals of the light emitting element 1 and other components mounted thereon. Therefore, the light emitting element mounted on the submounts 10 and 40 described in the first to fourth embodiments is limited to the light emitting element having the structure described with reference to FIGS. 1 and 2 in the first embodiment. is not.
  • the top view shape of the first and second plating electrodes 7 and 8 of the light emitting element 1 is not limited to the shape illustrated in FIG.
  • the resin dam that prevents the sealing resin from protruding outside the forming portion around the portion where the sealing resin is formed. Is formed around the mounting position of the light emitting element 1 so that the first and second metal electrode wirings 12 and 13 or the first to fourth metal electrode wirings 42 to 45 are accommodated inside the resin dam. It is also preferable to set each planar view shape.
  • the resin dam mentioned above should just be formed with the material which does not deteriorate with an ultraviolet-ray.
  • the peripheral portion of the submount 10 or 40 surrounding the central portion on which the light emitting element 1 is mounted is The base materials 11 and 41 may be manufactured so as to be thicker than the central portion, and the peripheral portion may function as a resin dam.
  • a material having liquid repellency for the coating liquid used for forming the sealing resin it is preferable to use.
  • the thick film plating film 220 of the first and second metal electrode wirings 22 and 23, 230, the thick film plating films 240 and 250 of the lead terminals 24 and 25, and the thick film plating film 270 of the through electrode 27 are formed simultaneously, and the surface metal films 221 and 231 of the first and second metal electrode wirings 22 and 23 are further formed.
  • the surface metal films 241 and 251 of the lead terminals 24 and 25 and the surface metal film 271 of the through electrode 27 were formed at the same time.
  • the through hole 28 is filled with a conductive material, etc.
  • the through electrode 27 may be formed.
  • the conductive material is filled only in the inner part of the through holes 28 to make the through holes 28 non-through, and then You may make it perform the formation process of the thick film plating film and surface metal film in a 1st manufacturing process.
  • the formation procedure of the penetration electrode 27 of the other embodiment can be applied to the penetration electrode of the submount 40 of the fourth embodiment.
  • the lead terminals 46 and 47 are provided on the back surface side of the base material 41.
  • the lead terminals 46 and 47 for connection to the outside are provided on the front surface side of the base material 41.
  • the lead terminals 46 and 47 may not be provided on the back surface side.
  • connector jigs for connection to the outside are provided at two positions on the end portion of the base member 41 and are connected to the first and fourth metal electrode wirings 42 and 45, respectively. You may do it.
  • a lead terminal for connection to the outside is not separately provided, but the lead terminal may be provided on the back surface side of the substrate 51. Further, in place of the lead terminals, connector jigs for connection to the outside are provided at two positions on the end portion of the base 51 so as to be connected to the first and fourth metal electrode wirings 52 and 55 separately. May be.
  • the three light emitting elements 1 or the three submounts 10 are mounted, and the three light emitting elements 1 or the three submounts 10 are mounted.
  • the number of light-emitting elements 1 or submounts 10 to be mounted and the types of circuits to be configured are not limited to those illustrated in the fourth and fifth embodiments.
  • the elements and electric circuit components mounted on the submount 40 or the wiring board 50 are not limited to the light emitting element 1 or the submount 10.
  • the surface of the base material 21 is roughened as necessary, or the surface of the base material 21 that is unpolished and rough is used.
  • a hole or groove that does not penetrate to the back surface side is formed on the surface side of the base material 21 as an anchor for the sealing resin by laser processing or the like. preferable.
  • the submount 40 or the wiring substrate 50 is arranged in, for example, a matrix (including the case where the submount 40 is arranged only in one direction) and integrated into a single plate.
  • the manufacturing method of the submount 10 in the first embodiment Assumed.
  • the area of the submount 40 or the wiring board 50 is larger than the area of the base material of the wiring board body and two or more cannot be arranged, the single submount 40 or the wiring board 50 is directly manufactured. May be.
  • the cutting region RC does not exist, naturally, the cutting region RC is not included in the mask portions in the steps A1 and A2 or the steps B1 to B3 of the second manufacturing process.
  • the mask portion is not limited to the case where the single submount 40 or the wiring substrate 50 is directly manufactured, and the above-described mask portions include the first to fourth metal electrode wirings 42 to 45, 52. Since the height of the mask portions is uniform because of being limited to the upper surface of .about.55, as a method of applying the mask material 31 in the step A1 of the second manufacturing process, for example, a flat plate having a larger area than the submount 40 or the wiring substrate 50. The mask material 31 is applied to the surface of the plate material, the applied surface is pressed against the surface of the submount 40 or the wiring substrate 50, and the mask material 31 is applied to the first to fourth metal electrode wirings 42 to 42 from the surface of the plate material.
  • a method of transferring to each mask location on the upper surface of 45, 52 to 55 can be adopted.
  • the mask material 31 is fixed to each mask portion on the upper surfaces of the first to fourth metal electrode wirings 42 to 45 and 52 to 55 by heating or ultraviolet irradiation.
  • the mask material 31 preferably has a viscosity (1 to 100 Pa ⁇ s) that does not sag on the side wall surfaces of the first to fourth metal electrode wirings 42 to 45 and 52 to 55 during transfer.
  • the base according to the present invention can be used for mounting a light emitting diode having a light emission center wavelength of about 365 nm or less, and can be applied to a sealing resin or other resin composition filled between electrodes of the base accompanying an ultraviolet light emission operation. This is effective in preventing the deterioration of the electrical characteristics caused.
  • Nitride semiconductor ultraviolet light emitting element 2 Template 3: Semiconductor laminated portion 4: p electrode 5: n electrode 6: protective insulating film 7: first plating electrode 8: second plating electrode 9: fluororesin film 10, 40: Submount 11, 21, 41, 51: Base material (insulating base material) 12: 1st metal electrode wiring 120: 1st electrode pad 121: 1st wiring part 13: 2nd metal electrode wiring 130: 2nd electrode pad 131: 3rd wiring part 14, 15, 46, 47: Lead terminal 16: Fluororesin film 17: Sealing resin 18: Lens 20: Wiring board body (insulating base plate) 22: 1st metal electrode wiring 220: Thick film plating film of 1st metal electrode wiring 221: Surface metal film of 1st metal electrode wiring 23: 2nd metal electrode wiring 230: Thick film plating film 231 of 2nd metal electrode wiring : Surface metal film of second metal electrode wiring 24, 25: Lead terminal 240, 250: Thick film plating film of lead terminal 241, 251: Surface metal film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

紫外線発光動作に伴う電極間に充填された樹脂に起因する電気的特性の劣化を防止する。絶縁性基材11と、基材11の一方の面上に形成された互いに電気的に分離した2以上の金属膜12,13を備えてなる基台10であって、金属膜が上面と側壁面が金または白金族金属で被覆され、1以上の窒化物半導体発光素子等を搭載可能に、全体として2以上の電極パッドを含む所定の平面視形状に形成され、基材11の一方の面上において、金属膜12,13で被覆されていない基材11の露出面と金属膜12,13の側壁面との境界線に沿って、少なくとも、前記境界線と連続する基材11の露出面の隣接する2つの電極パッドに挟まれた第1部分と、前記第1部分を挟んで対向する金属膜12,13の側壁面が、フッ素樹脂膜16で被覆され、金属膜12,13の上面の少なくとも電極パッドを構成する箇所が、フッ素樹脂膜16で被覆されていない。

Description

窒化物半導体発光素子用の基台及びその製造方法
 本発明は、窒化物半導体発光素子、特に、発光中心波長が約365nm以下の窒化物半導体紫外線発光素子の実装に用いられるサブマウント及び配線基板等の基台及びその製造方法に関する。
 従来から、LED(発光ダイオード)や半導体レーザ等の窒化物半導体発光素子は、サファイア等の基板上にエピタキシャル成長により複数の窒化物半導体層からなる発光素子構造を形成したものが多数存在する(例えば、下記の非特許文献1、非特許文献2参照)。窒化物半導体層は、一般式Al1-x-yGaInN(0≦x≦1,0≦y≦1,0≦x+y≦1)で表される。
 発光素子構造は、n型窒化物半導体層とp型窒化物半導体層との間に、単一量子井戸構造(SQW:Single-Quantum-Well)或いは多重量子井戸構造(MQW:Multi-Quantum-Well)の窒化物半導体層よりなる活性層が挟まれたダブルへテロ構造を有している。活性層がAlGaN系半導体層の場合、AlNモル分率(Al組成比とも言う)を調整することにより、バンドギャップエネルギを、GaNとAlNが取り得るバンドギャップエネルギ(約3.4eVと約6.2eV)を夫々下限及び上限とする範囲内で調整でき、発光波長が約200nmから約365nmまでの紫外線発光素子が得られる。具体的には、p型窒化物半導体層からn型窒化物半導体層に向けて順方向電流を流すことで、活性層において上記バンドギャップエネルギに応じた発光が生じる。
 窒化物半導体紫外線発光素子の実装形態として、フリップチップ実装が一般的に採用されている(例えば、下記特許文献1の図4等参照)。フリップチップ実装では、活性層からの発光が、活性層よりバンドギャップエネルギの大きいAlGaN系窒化物半導体及びサファイア基板等を透過して、素子外に取り出される。このため、フリップチップ実装では、サファイア基板が上向きになり、チップ上面側に向けて形成されたp側及びn側の各電極面が下向きになり、チップ側の各電極面とサブマウント等のパッケージ部品側の電極パッドとが、各電極面上に形成された金属バンプを介して、電気的及び物理的に接合される。
 また、下記特許文献1に開示のフリップチップ実装では、1つのサブマウントに1つの窒化物半導体紫外線発光素子のベアチップが搭載されているが、1つのサブマウントまたは配線基板上に複数のベアチップを搭載し、複数の発光素子を直列、並列、或いは、直並列(直列と並列の組み合わせ)に接続するCOB(チップオンボード)形式による実装形態も、LED照明装置や液晶バックライト等において多く採用されている(例えば、下記の特許文献2及び3参照)。
 更に、発光素子に限らず、電子部品を表面実装するためのプリント配線板においては、絶縁性基板上に金属等の導電性材料の配線パターンを形成し、当該配線パターン中の電子部品等を表面実装する実装箇所(パッド或いはランド等と呼ばれる)に、表面実装部品の端子或いは電極をはんだ付け等により物理的、電気的に接続することで、当該電子部品の表面実装が行われている。ここで、一般的に、当該配線パターンの形成された基板表面には、ソルダーレジスト層が形成され、当該配線パターン間のはんだによる短絡を防止することが行われている。また、発光素子を搭載するサブマウントまたは配線基板では、白色に着色されたソルダーレジストが使用され、上記短絡防止と発光特性の改善の両方が図られている(例えば、下記の特許文献4参照)。
 また、窒化物半導体紫外線発光素子は、一般的に、下記特許文献5の図4,6及び7等、或いは、下記特許文献6の図2,4及び6等に開示されているように、フッ素系樹脂或いはシリコーン樹脂等の紫外線透過性の樹脂によって封止されて実用に供される。当該封止樹脂は、内部の紫外線発光素子を外部雰囲気から保護して、水分の浸入や酸化等による発光素子の劣化を防いでいる。更に、当該封止樹脂は、集光レンズと紫外線発光素子との間の屈折率差、或いは、紫外線の照射対象空間と紫外線発光素子との間の屈折率差に起因する光の反射損失を緩和して、光の取り出し効率の向上を図るための屈折率差緩和材料として設けられる場合もある。また、当該封止樹脂の表面を球面等の集光性曲面に成形して、照射効率を高めることもできる。
国際公開第2014/178288号 特開2015-023265号公報 特開2015-503840号公報 特開2007-249148号公報 特開2007-311707号公報 米国特許出願公開第2006/0138443号明細書 特開2006-348088号公報
Kentaro Nagamatsu,etal.,"High-efficiency AlGaN-based UV light-emitting diode on laterally overgrown AlN",Journal of Crystal Growth,2008,310,pp.2326-2329 Shigeaki Sumiya,etal.,"AlGaN-Based Deep Ultraviolet Light-Emitting Diodes Grown on Epitaxial AlN/Sapphire Templates",JapaneseJournal of Applied Physics,Vol.47, No.1, 2008,pp.43-46
 上述のように、紫外線発光素子の封止樹脂として、フッ素系樹脂及びシリコーン樹脂等の使用が提案されているが、シリコーン樹脂は、高エネルギの紫外線を多量に被曝すると劣化が進むことが分かっている。特に、紫外線発光素子の高出力化が進められており、紫外線被曝による劣化が加速される傾向にあり、また、高出力化に伴う消費電力の増加により発熱も増加して、当該発熱による封止樹脂の劣化も問題となる。
 また、フッ素系樹脂は、耐熱性に優れ、紫外線耐性も高いことが知られているが、ポリテトラフルオロエチレン等の一般的なフッ素樹脂は、不透明である。当該フッ素系樹脂は、ポリマー鎖が直線的で剛直であり、容易に結晶化するため、結晶質部分と非晶質部分が混在し、その界面で光が散乱して不透明となる。
 そこで、例えば、上記特許文献7では、紫外線発光素子の封止樹脂として、非晶質のフッ素樹脂を使用することで、紫外線に対する透明性を高めることが提案されている。非晶質のフッ素樹脂としては、結晶性ポリマーのフッ素樹脂を共重合化してポリマーアロイとして非晶質化させたものや、パーフルオロジオキソールの共重合体(デュポン社製の商品名テフロンAF(登録商標))やパーフルオロブテニルビニルエーテルの環化重合体(旭硝子社製の商品名サイトップ(登録商標))が挙げられる。後者の環化重合体のフッ素樹脂は、主鎖に環状構造を持つため非晶質となり易く、透明性が高い。
 非晶質フッ素樹脂は、大別して、金属に対して結合可能な官能基を有する結合性フッ素樹脂と金属に対して難結合性の官能基を有する非結合性フッ素樹脂の2種類がある。LEDチップを搭載する基台表面及びLEDチップを覆う部分に、結合性フッ素樹脂を用いることで、基台等の金属表面とフッ素樹脂間の結合性を高めることができる。尚、本発明において、金属に対する「結合性」という用語は、金属界面との親和性を有するという意味内容を含む。同様に、金属に対する「非結合性」という用語は、金属界面との親和性を有しないという意味内容を含む。
 一方、上記特許文献1では、末端官能基が金属に対して結合性を呈する反応性官能基を有する結合性の非晶質フッ素樹脂を、窒化物半導体の紫外線発光素子のパッド電極を被覆する箇所に使用した場合に、紫外線発光素子のp電極及びn電極に夫々接続する金属電極配線間に順方向電圧を印加して紫外線発光動作を行うと、紫外線発光素子の電気的特性に劣化の生じることが報告されている。具体的には、紫外線発光素子のp電極及びn電極間に抵抗性のリーク電流経路が形成されることが確認されている。上記特許文献1によれば、非晶質フッ素樹脂が、結合性の非晶質フッ素樹脂であると、高エネルギの紫外線が照射された当該結合性の非晶質フッ素樹脂において、光化学反応により反応性の末端官能基が分離してラジカル化し、パッド電極を構成する金属原子と配位結合を起こして、当該金属原子がパッド電極から分離すると考えられ、更に、発光動作中はパッド電極間に電界が印加される結果、当該金属原子がマイグレーションを起こして、抵抗性のリーク電流経路が形成され、紫外線発光素子のp電極及びn電極間が短絡するものと考えられている。
 ところで、上述のパッド電極を構成する金属原子のマイグレーションに起因する紫外線発光素子のパッド電極間の短絡現象は、発光素子側の問題であるが、当該発光素子を搭載するサブマウント及び配線基板等の基台側の金属配線パターン間においても、高エネルギの紫外線を被曝し得る環境下では、発光素子側のパッド電極と基台側の金属配線(パッド)間を接合するはんだ材料中にスズ等の金または白金族金属よりマイグレーションし易い金属が含まれていると、当該はんだ材料を構成する金属原子のマイグレーションに起因する短絡が起こり得る。
 更に、ソルダーレジストとして一般的に用いられる樹脂組成物は、エポキシ系樹脂を主成分として含有しており、高エネルギの紫外線を被曝すると炭化する。このため、紫外線発光素子を搭載するサブマウント及び配線基板等において、当該一般的なソルダーレジストが使用されていると、紫外線を被曝し得る環境下では、基台側の金属配線パターン間が当該炭化によって短絡する虞がある。また、エポキシ系樹脂は金属配線パターン面に対して結合性を有しているため、上述の結合性の非晶質フッ素樹脂における電極間の短絡現象と同様の短絡現象が、当該サブマウント及び配線基板等の金属配線パターン間においても生じ得ると考えられる。
 本発明は、上述の問題点に鑑みてなされたものであり、その目的は、紫外線発光動作に伴う基台側の金属配線間の短絡を防止し、高品質、高信頼度の紫外線発光装置を提供することにある。
 上記目的を達成するために、本発明は、絶縁性基材と、前記絶縁性基材の一方の面上に形成された互いに電気的に分離した2以上の金属膜と、を備えてなるフリップチップ実装を含むチップオンボード実装用、または、表面実装用の基台であって、
 少なくとも前記絶縁性基材の前記一方の面側の表面に露出する表層部が、紫外線被曝によって劣化しない材質で構成され、
 前記2以上の金属膜が、上面と側壁面が金または白金族金属で被覆され、且つ、1または複数の窒化物半導体発光素子または窒化物半導体発光素子をフリップチップ実装してなる1または複数のサブマウントを搭載可能に、全体として、2以上の電極パッドを含む所定の平面視形状に形成され、
 前記絶縁性基材の前記一方の面上において、前記金属膜で被覆されていない前記絶縁性基材の露出面と前記金属膜の側壁面との境界線に沿って、少なくとも、前記境界線と連続する前記絶縁性基材の前記露出面の隣接する2つの前記電極パッドに挟まれた第1部分と、前記第1部分を挟んで対向する前記金属膜の前記側壁面が、フッ素樹脂膜で被覆され、前記金属膜の上面の少なくとも前記電極パッドを構成する箇所が、前記フッ素樹脂膜で被覆されていないことを第1の特徴とする基台を提供する。
 上記第1の特徴の基台によれば、2以上の金属膜の上面の内、2以上の電極パッドとなる面が、実際に、チップ状の窒化物半導体発光素子或いはチップ状の窒化物半導体発光素子をフリップチップ実装してなるサブマウント(以下、説明の容易のため、便宜的に、「被実装素子等」と称する。)の端子(n側電極とp側電極)がはんだ付け等によって接続する箇所となるため、被実装素子等を搭載後には、基台の電極パッド上にはんだ材料が存在する。ここで、電極パッドとなる金属膜の側壁面がフッ素樹脂膜で被覆されていない場合では、当該はんだ材料は、当該側壁面に付着して、最悪の場合、対向する金属膜の側壁面間の絶縁性基材の露出面(第1部分に相当)にも付着する虞がある。被実装素子等を樹脂封止した場合、当該金属膜間に封止樹脂が充填される場合があり得る。仮に、当該封止樹脂が金属に対して結合性を呈する末端官能基を有する樹脂を含む場合、隣接する金属膜間が当該はんだ材料によって直接短絡していなくても、当該樹脂が窒化物半導体発光素子から出射された紫外線に被曝し、上述のはんだ材料を構成する金属原子のマイグレーションを誘起することにより、発光動作に伴う経時変化として当該隣接する金属膜間が短絡する可能性がある。
 一方、はんだ材料中の金属原子の基台側のマイグレーション経路は、当該はんだ材料が隣接する金属膜の電極パッドの上面に存在する場合、各金属膜の側壁面と当該側壁面間の絶縁性基材の露出面を繋げた経路となる。各金属膜の側壁面に沿った経路では、当該側壁面上は同電位であるので、電界が生じていないため、当該側壁面に沿った経路での金属原子のマイグレーションは、当該側壁面に沿った経路が長い程、生じ難くなる。
 よって、上記第1の特徴の基台によれば、上記金属膜の側壁面及び対向する金属膜の側壁面間の絶縁性基材の露出面がフッ素樹脂膜で被覆されているため、当該フッ素樹脂膜がソルダーレジストとして機能し、はんだ材料が金属膜の側壁面や対向する金属膜の側壁面間の絶縁性基材の露出面(第1部分に相当)に付着するのを未然に防止できる。つまり、はんだ材料は、金属原子のマイグレーションの生じ難い電極パッドの上面に留まるため、はんだ材料中の金属原子のマイグレーションの発生が抑制され、上記隣接する金属膜間が短絡する可能性が大幅に低下する。
 また、フッ素樹脂膜は、紫外線に対する耐性が高いため、対向する金属膜の側壁面間に仮に紫外線が入射しても劣化し難いため、フッ素樹脂以外の樹脂をソルダーレジストとして使用した場合に比べて、上記第1の特徴の基台に紫外線発光素子を搭載して成る発光装置或いは発光モジュールの信頼性を高く維持できる。
 更に、絶縁性基材の表層部が紫外線に対する耐性が高いため、絶縁性基材の前記一方の面に仮に紫外線が入射しても劣化し難いため、上記第1の特徴の基台に紫外線発光素子を搭載して成る発光装置或いは発光モジュールの信頼性を高く維持できる。
 更に、上記第1の特徴の基台によれば、上記金属膜の上面と側壁面が、高融点でイオン化傾向の低いマイグレーションしにくい金または白金族金属で被覆されているため、金属膜を構成する金属原子のマイグレーションによって隣接する金属膜間が短絡に至る可能性も確実に低減される。
 更に、上記第1の特徴の基台は、前記2以上の電極パッドの内の1対の電極パッドは、前記1または複数の窒化物半導体発光素子の内の1つの窒化物半導体発光素子または前記1または複数のサブマウントの内の1つのサブマウントのn側電極とp側電極と、各別に、電気的且つ物理的に接続するように、前記絶縁性基材の表面に形成されていることが好ましい。当該好適な態様により、基台が1つの窒化物半導体発光素子をフリップチップ実装するサブマウントの場合には、当該1対の電極パッドに対応する1対の金属膜を外部接続用の端子に電気的に接続することで、1つの発光素子を実装して1つの発光装置が実現する。また、基台が複数の窒化物半導体発光素子を搭載(フリップチップ実装或いはCOB実装)するサブマウント或いは配線基板の場合には、1つの発光素子に対応する1対の電極パッドを他の発光素子に対応する1対の電極パッドを、当該発光素子同士が直列或いは並列接続するように、金属膜のパターン(平面視形状)を形成することで、当該複数の窒化物半導体発光素子を実装して、全体として当該複数の窒化物半導体発光素子が、直列、並列、或いは、直並列に接続する1つの発光装置が実現する。また、基台が複数のサブマウントを表面実装する配線基板の場合においても、同様に金属膜のパターンを形成することで、全体として当該複数の窒化物半導体発光素子が、直列、並列、或いは、直並列に接続する1つの発光装置が実現する。
 更に、上記第1の特徴の基台は、前記2以上の電極パッドの内の1対の電極パッドを各別に含む1対の前記金属膜の間に露出した前記絶縁性基材の露出面の内、少なくとも、1対の前記金属膜の間の距離が前記1対の電極パッド間の離間距離の最大値以下である第2部分と、前記第2部分を挟んで対向する前記金属膜の前記側壁面が、前記フッ素樹脂膜で被覆されていることが好ましい。当該好適な態様により、はんだ付けと無関係な箇所において、隣接する金属膜間が、はんだ材料によって不用意に短絡するのを効果的に防止できる。
 更に、上記第1の特徴の基台は、前記フッ素樹脂膜が、含フッ素脂肪族環構造を構造単位とする重合体または共重合体で構成される非晶質フッ素樹脂を有することが好ましい。
 更に、上記第1の特徴の基台は、前記フッ素樹脂膜が、フッ素樹脂を構成する重合体または共重合体の末端官能基が金属に対して結合性を呈しない非反応性の末端官能基である第1タイプのフッ素樹脂を含むことが好ましい。当該好適な態様により、はんだ材料或いは金属膜中の金属原子のマイグレーションがより確実に抑制される。
 更に、上記第1の特徴の基台は、前記フッ素樹脂膜が2層以上の積層膜で形成され、前記金属膜と接触する前記積層膜の1層目の樹脂膜が、フッ素樹脂を構成する重合体または共重合体の末端官能基が金属に対して結合性を呈する反応性の末端官能基である第2タイプのフッ素樹脂を含み、前記積層膜の2層目以降の樹脂膜が、フッ素樹脂を構成する重合体または共重合体の末端官能基が、金属に対して結合性を呈しない非反応性の末端官能基である第1タイプのフッ素樹脂を含むことが好ましい。当該好適な態様により、反応性の末端官能基が金属原子のマイグレーションに及ぼす影響が抑制されつつ、フッ素樹脂膜と金属膜の側壁面との間の結合が強固となり、フッ素樹脂膜が剥離し難くなる。
 更に、上記第1の特徴の基台は、前記基台の外周端縁部の上面に、前記フッ素樹脂膜の下地膜として、フッ素樹脂を構成する重合体または共重合体の末端官能基が金属に対して結合性を呈する反応性の末端官能基である第2タイプのフッ素樹脂を含む第2のフッ素樹脂膜が形成されていることを第2の特徴とする。当該第2の特徴の基台によれば、当該下地膜が、フッ素樹脂膜と基台表面(絶縁性基材の一方の面または金属膜の表面)との間のバインダーとして機能することで、フッ素樹脂膜が基台の端部で破損する等して、形成されたフッ素樹脂膜が剥離するのを防止できる。
 上記目的を達成するために、本発明は、上記第1または第2の特徴の基台をマトリクス状に複数配列してなる複数の前記基台が、1枚の板状に一体化して構成され、
 前記絶縁性基材となる絶縁性基材板上に、前記基台1個当たりの前記2以上の金属膜がマトリクス状に周期的に配列して形成され、
 前記絶縁性基材板上の前記基台1個分の単位区画の隣接する同士間の境界線上に格子状の切断領域が設けられていることを特徴とする配線基板体を提供する。
 上記特徴の配線基板体によれば、切断領域に沿って絶縁性基材板を切断または割断することで、複数の基台が同時に得られる。
 更に、上記特徴の配線基板体は、前記切断領域に、前記フッ素樹脂膜が形成されていないことが好ましい。当該好適な態様により、切断領域に沿って絶縁性基材板を切断または割断する際に、フッ素樹脂膜の端部が破損する等して、形成されたフッ素樹脂膜が基台表面(絶縁性基材の一方の面または金属膜の表面)から剥離することが防止できる。
 上記目的を達成するために、本発明は、上記第1または第2の特徴の基台の製造方法であって、
 前記絶縁性基材の前記一方の面上に前記2以上の金属膜を形成する第1工程と、
 前記絶縁性基材の前記一方の面上において、前記金属膜で被覆されていない前記絶縁性基材の露出面と前記金属膜の側壁面との境界線に沿って、少なくとも、前記境界線と連続する前記絶縁性基材の前記露出面の隣接する2つの前記電極パッドに挟まれた第1部分と、前記第1部分を挟んで対向する前記金属膜の前記側壁面を、前記フッ素樹脂膜で被覆する第2工程を備えることを第1の特徴とする製造方法を提供する。
 更に、上記第1の特徴の製造方法において、前記第2工程において、前記金属膜の上面の少なくとも前記電極パッドを構成する箇所に、前記フッ素樹脂膜の形成を阻止する第1マスク材料を形成し、前記第1マスク材料の形成後の前記絶縁性基材の前記一方の面上に、前記フッ素樹脂膜を構成するフッ素樹脂を含む塗工液を塗布し、前記塗工液を乾燥させて前記フッ素樹脂の被膜を形成した後に、前記第1マスク材料と前記第1マスク材料上に形成された前記フッ素樹脂の被膜の一部を除去することが好ましい。特に、前記第1マスク材料はフッ素樹脂を含まない樹脂組成物で構成され、前記第2工程において、前記第1マスク材料を、前記フッ素樹脂膜を溶解しない有機溶剤により溶解して除去することが、より好ましい。
 更に、上記第1の特徴の製造方法において、前記第2工程において、前記絶縁性基材の前記一方の面上に、前記フッ素樹脂膜を構成するフッ素樹脂を含む塗工液を塗布し、前記塗工液を乾燥させて前記フッ素樹脂の被膜を形成した後に、前記金属膜の上面上に形成された前記フッ素樹脂の被膜の一部を研磨により除去することが好ましい。
 上記第1の特徴の製造方法によれば、上記第1または第2特徴を有する基台を作製できる。
 更に、上記第1の特徴の製造方法において、前記第1工程において、前記絶縁性基材となる絶縁性基材板上に、前記基台1個当たりの前記2以上の金属膜をマトリクス状に周期的に配列して形成し、
 前記第2工程において、前記絶縁性基材板上の前記基台1個分の単位区画の隣接する前記単位区画間の境界線上に設けられた格子状の切断領域に、前記フッ素樹脂膜の形成を阻止する第2マスク材料を形成し、前記第2マスク材料の形成後の前記絶縁性基材の前記一方の面上に、前記フッ素樹脂膜を構成するフッ素樹脂を含む塗工液を塗布し、前記塗工液を乾燥させて前記フッ素樹脂の被膜を形成した後に、前記第2マスク材料と前記第2マスク材料上に形成された前記フッ素樹脂の被膜の一部を除去することを第2の特徴とする。
 更に、上記第1の特徴の製造方法において、前記第1工程において、前記絶縁性基材となる絶縁性基材板上に、前記基台1個当たりの前記2以上の金属膜をマトリクス状に周期的に配列して形成し、
 前記第2工程において、少なくとも、前記絶縁性基材板上の前記基台1個分の単位区画の隣接する前記単位区画間の境界線上に設けられた格子状の切断領域と、前記金属膜の上面の少なくとも前記電極パッドを構成する箇所に、前記フッ素樹脂膜の形成を阻止する第2マスク材料を形成し、前記第2マスク材料の形成後の前記絶縁性基材の前記一方の面上に、前記フッ素樹脂膜を構成するフッ素樹脂を含む塗工液を塗布し、前記塗工液を乾燥させて前記フッ素樹脂の被膜を形成した後に、前記第2マスク材料と前記第2マスク材料上に形成された前記フッ素樹脂の被膜の一部を除去することを第3の特徴とする。
 更に、上記第2または第3の特徴の製造方法において、前記第2マスク材料はフッ素樹脂を含まない樹脂組成物で構成され、前記第2工程において、前記第2マスク材料を、前記フッ素樹脂膜を溶解しない有機溶剤により溶解して除去することが好ましい。
 更に、上記第1乃至第3の特徴の製造方法において、前記第1工程において、前記絶縁性基材となる絶縁性基材板上に、前記基台1個当たりの前記2以上の金属膜をマトリクス状に周期的に配列して形成し、
 前記第1工程と前記第2工程の間に、前記切断領域とその側方領域、または、前記切断領域の側方領域に、前記フッ素樹脂膜の下地膜として、フッ素樹脂を構成する重合体または共重合体の末端官能基が金属に対して結合性を呈する反応性の末端官能基である第2タイプのフッ素樹脂を含む第2のフッ素樹脂膜を形成することを第4の特徴とする。
 更に、上記第2乃至第4の特徴の製造方法において、前記第2工程の後、前記切断領域に沿って前記絶縁性基材板を切断または割断して、個々の前記基台に分割する。
 上記第2乃至第4の特徴の製造方法によれば、上記特徴の配線基板体が作製でき、更に、上記第1または第2特徴を有する基台を複数同時に作製できる。特に、上記第4の特徴の製造方法によれば、上記第2の特徴を有する基台を複数同時に作製できる。
 また、上記第2または第3の特徴の製造方法によれば、切断領域に沿って絶縁性基材板を切断または割断する際に、フッ素樹脂膜の端部が破損する等して、形成されたフッ素樹脂膜が基台表面(絶縁性基材の一方の面または金属膜の表面)から剥離することが防止できる。
 上記特徴の基台、配線基板体、或いは、基台の製造方法によれば、当該基台、当該配線基板体を切断または割断して得られる基台、或いは、当該基台の製造方法で作製された基台上に、チップ状の窒化物半導体紫外線発光素子を実装することにより、紫外線発光動作に伴う経時変化として基台表面の隣接する金属膜間が短絡する劣化現象が抑制され、高品質、高信頼度の紫外線発光装置が実現できる。
本発明に係るサブマウントに搭載される窒化物半導体紫外線発光素子の概略の素子構造の一例を模式的に示す断面図である。 本発明に係るサブマウントに搭載される窒化物半導体紫外線発光素子の第1及び第2メッキ電極の上面視形状の一例を模式的に示す平面図である。 本発明に係るサブマウントの第1~第3実施形態における平面視形状と断面形状を模式的に示す平面図と断面図である。 本発明に係るサブマウントの第1~第3実施形態におけるフッ素樹脂膜形成後の要部の断面構造を模式的に示す断面図である。 本発明に係るサブマウントの製造方法における第1及び第2金属電極配線、リード端子及び貫通電極の形成工程の一実施形態を模式的に示す工程断面図である。 本発明に係るサブマウントの製造方法における第1及び第2金属電極配線、リード端子及び貫通電極の形成工程の一実施形態を模式的に示す工程断面図である。 本発明に係るサブマウントの製造方法における第1及び第2金属電極配線、リード端子及び貫通電極の形成工程の一実施形態を模式的に示す工程断面図である。 本発明に係るサブマウントの製造方法におけるフッ素樹脂膜の形成工程の一実施形態を模式的に示す工程断面図である。 本発明に係るサブマウントの製造方法におけるフッ素樹脂膜の形成工程の一実施形態を模式的に示す工程断面図である。 本発明に係るサブマウントの製造方法におけるフッ素樹脂膜の形成工程の一実施形態を模式的に示す工程断面図である。 本発明に係るサブマウントの製造方法におけるフッ素樹脂膜の形成工程の一実施形態を模式的に示す工程断面図である。 本発明に係るサブマウントに窒化物半導体紫外線発光素子をフリップチップ実装し、樹脂封止した状態を模式的に示す断面図である。 本発明に係るサブマウントの第3実施形態における要部の断面構造を模式的に示す断面図である。 本発明に係るサブマウントの第4実施形態における平面視形状と断面形状を模式的に示す平面図と断面図である。 本発明に係るサブマウントの第4実施形態におけるフッ素樹脂膜形成後の要部の断面構造を模式的に示す断面図である。 本発明に係る配線基板の第5実施形態における平面視形状と断面形状を模式的に示す平面図と断面図である。
 本発明に係る基台、配線基板体、及び、基台の製造方法の実施の形態につき、図面に基づいて説明する。尚、以下の説明で使用する図面では、説明の理解の容易のために、要部を強調して発明内容を模式的に示しているため、各部の寸法比は必ずしも実物と同じ寸法比とはなっていない。以下の記載において、適宜、本発明に係る基台及びその製造方法を「本基台」及び「本製造方法」と略称し、本発明に係る配線基板体を単に「配線基板体」と称する。尚、本基台は、本明細書において、下記のサブマウント及び配線基板の両方を包含するパッケージ形態である。
 本明細書において、「サブマウント」という用語は、チップ状の窒化物半導体発光素子を搭載する基板の一種であって、絶縁性基材の表面に当該発光素子の電極と電気的な接続を形成するための金属配線パターンが形成されており、当該発光素子を搭載して当該電気的接続を確立することで、発光装置或いは発光モジュールが構成されるパッケージの一形態を意味する。また、サブマウントに搭載されるチップ状の発光素子の個数は1つに限らず複数であっても良く、チップ状の発光素子に加えて、発光素子でないダイオード等の他の電気回路部品を搭載する構成であっても良い。
 また、「配線基板」という用語は、日本工業規格(JIS-C-5603)で規定されている「プリント配線板」と同義であり、絶縁性基材の表面に、チップ状の窒化物半導体発光素子を含む複数の電気回路部品の各端子と電気的な接続を形成するための金属配線パターンが形成されており、当該部品を搭載して当該電気的接続を確立することで、所定の電気回路が構成されるパッケージの一形態を意味する。本実施形態では、当該電気回路部品には、チップ状の窒化物半導体発光素子、上述のチップ状の窒化物半導体発光素子を搭載したサブマウント、及び、他の電気回路部品が含まれ、当該電気回路部品として実際に搭載する部品は、これらの内の何れか1種類以上となる。
 尚、本明細書において、チップ状の窒化物半導体発光素子とは、複数の窒化物半導体発光素子をマトリクス状に配列してなる窒化物半導体ウェハを個々の窒化物半導体発光素子に分割した素子、所謂ベアチップである。また、本願において、単に「窒化物半導体発光素子」と称している場合は、チップ状の窒化物半導体発光素子を意味する。また、以下の各実施形態では、窒化物半導体発光素子(以下、単に「発光素子」と称す)が、中心発光波長が365nm以下の紫外線発光ダイオードを想定して説明する。
 〈第1実施形態〉
 本基台の一実施形態として、1つの窒化物半導体発光素子をフリップチップ実装するためのサブマウントについて説明する。
 サブマウントについて説明する前に、サブマウントに搭載する発光素子について簡単に説明する。
 発光素子1は、図1に示すように、テンプレート2、半導体積層部3、p電極4、n電極5、絶縁保護膜6、第1メッキ電極7、第2メッキ電極8、及び、フッ素樹脂膜9を備えて構成される。尚、図1は、図2の平面図のA-A’に沿ったテンプレート2の表面に対して垂直な断面図である。
 テンプレート2は、例えば、サファイア(0001)基板上にAlN層とAlGaN層を成長して形成され、活性層からの紫外線発光を透過可能に構成されている。半導体積層部3は、テンプレート2上に形成され、n型半導体層、活性層、p型半導体層を備えたメサ部を備え、メサ部以外では、前記n型半導体層が露出している。n型半導体層は1層以上のn型AlGaN層からなり、活性層からの紫外線発光を透過可能に構成されている。活性層は、例えば、単層量子井戸構造または多重量子井戸構造で形成されている。p型半導体層は、1層以上のp型AlGaN層またはp型GaN層からなる。p電極4は、1層以上の金属膜からなり、p型半導体層の上面に形成され、p型半導体層と電気的に接続している。n電極5は、1層以上の金属膜からなり、n型半導体層の露出面上に形成され、n型半導体層と電気的に接続している。絶縁保護膜6は、半導体積層部3のメサ部の上面と側面、及び、n型半導体層の露出面を覆うように形成され、且つ、p型半導体層の上面の少なくとも一部とn型半導体層の露出面の一部を露出する開口部を有する。
 第1メッキ電極7は、前記メサ部の上面及び側面と前記メサ部の外側領域の一部を、絶縁保護膜6を介して覆うとともに、絶縁保護膜6の開口部を介してp電極4と電気的に接続する。第2メッキ電極8は、前記メサ部の外側領域の他の一部において、絶縁保護膜6の開口部を介してn電極5と電気的に接続する。第1及び第2メッキ電極7,8は、一例として、銅の電解メッキで形成された本体部と、当該本体メッキ部の上面及び側面を被覆する無電解メッキで形成された最表面が金の1層以上の金属層からなる表面メッキ部からなる。第1及び第2メッキ電極7,8は、一例として、75μm以上好ましくは100μm以上、相互に離間しており、何れも上面が平坦化され、同じ高さに揃えられている。絶縁保護膜6の表面を基準とする第1及び第2メッキ電極7,8の高さは、例えば、45~100μm程度である。図2に、第1及び第2メッキ電極7,8の上面視形状を示す。図2中、破線で示されているのは、半導体積層部3のメサ部の外周ラインである。
 フッ素樹脂膜9は、第1及び第2メッキ電極7,8の側壁面と、第1及び第2メッキ電極7,8の各外側領域に露出する保護絶縁膜6の上面を被覆している。尚、発光素子1のチップ周縁部は、必ずしもフッ素樹脂膜9で被覆されていなくても良い。フッ素樹脂膜9は、サブマウント側に設けるフッ素樹脂膜と同じ機能を有し、同じ素材を使用することができる。よって、フッ素樹脂膜9については、重複する説明は割愛する。
 次に、本実施形態に係るサブマウント10について説明する。図3は、サブマウント10の平面視形状を示す平面図(A)と、当該平面図(A)におけるサブマウント10の中心を通過するサブマウント10の表面に垂直な断面での断面形状を示す断面図(B)である。サブマウント10の一辺の長さは、1つの発光素子1を搭載して、その周囲に封止樹脂を形成できる余裕があれば、特定の値に限定されるものではない。一例として、平面視正方形のサブマウント10の一辺の長さは、例えば、搭載する同じく平面視正方形の発光素子1のチップサイズ(一辺の長さ)の1.5~2倍程度以上が好ましい。尚、サブマウント10及び発光素子1の平面視形状は正方形に限定されるものではない。
 サブマウント10は、絶縁性セラミックス等の絶縁材料からなる平板状の基材11(絶縁性基材に相当)を備え、基材11の表面側に、アノード側の第1金属電極配線12とカソード側の第2金属電極配線13が夫々形成されてなり、基材11の裏面側にリード端子14,15が形成されている。基材11の表面側の第1及び第2金属電極配線12,13は、上記基材11に設けられた貫通電極(図示せず)を介して、基材11の裏面側のリード端子14,15と、各別に接続している。サブマウント10を別の配線基板等の上に載置する場合に、当該配線基板上の金属配線とリード端子14,15との間で電気的な接続が形成される。また、リード端子14,15は、基材11の裏面の略全面を覆い、ヒートシンカーの機能を果たしている。第1及び第2金属電極配線12,13が金属膜に相当する。
 第1及び第2金属電極配線12,13は、図3に示すように、基材11の中央部分の発光素子1が搭載される箇所及びその周囲に形成され、互いに離間して配置され、電気的に分離している。第1金属電極配線12は、第1電極パッド120とそれに接続する第1配線部121で構成される。また、第2金属電極配線13は、4つの第2電極パッド130とそれらに接続する第2配線部131で構成される。第1電極パッド120は、発光素子1の第1メッキ電極7の平面視形状より僅かに大きい平面視形状を有し、基材11の中央部分の中心に位置している。第2電極パッド130の平面視形状及び配置は、第1メッキ電極7が第1電極パッド120と対面するように発光素子1を配置した場合に、4つの第2メッキ電極8が4つの第2電極パッド130と夫々対面するように設定されている。図3(A)において、第1電極パッド120と第2電極パッド130に夫々ハッチングを付している。
 本実施形態では、サブマウント10の基材11は窒化アルミニウム(AlN)等の紫外線被曝によって劣化しない絶縁材料で形成される。尚、基材11は、放熱性の点でAlNが好ましいが、炭化ケイ素(SiC)、窒化ケイ素(SiN)、または、窒化ホウ素(BN)であっても良く、また、アルミナ(Al)等のセラミックスであっても良い。また、基材11は、上記絶縁材料の無垢材に限らず、シリカガラスをバインダーとして上記絶縁材料の粒子を密に結合させた焼結体でも良く、更に、ダイヤモンドライクカーボン(DLC)薄膜、工業用ダイヤモンド薄膜等でも良い。
 尚、サブマウント10が、基材11の裏面側にリード端子14,15を設けない構成の場合、基材11は、絶縁材料だけで構成するのではなく、金属膜(例えば、Cu、Al等)と上述の絶縁材料からなる絶縁層の積層構造としても良い。
 基材11の表面は、例えば、最大6μm程度の凹凸のある粗面であるのが好ましい。これは、発光素子を後述する封止樹脂で封止した際に、当該粗面により、封止樹脂と基材11の表面の間の接着性を高めるアンカー効果が期待できるからである。当該基材11の表面の粗面は、例えば、ナノインプリント等による粗面化処理を施して形成しても良く、或いは、基材11の表面が未研磨で、例えば、最大6μm程度の凹凸が残存している粗面をそのまま使用して良い。
 第1及び第2金属電極配線12,13は、一例として、銅の厚膜メッキ膜と、当該厚膜メッキ膜の表面(上面及び側壁面)を被覆する1層または多層の表面金属膜で構成される。厚膜メッキ膜は、銅以外に、銅を主成分とし、鉛(Pb)、鉄(Fe)、亜鉛(Zn)、マンガン(Mn)、ニッケル(Ni)、コバルト(Co)、ベリリウム(Be)等の金属を含む合金で形成しても良いが、合金とすることで熱伝導率が低下するため、銅で形成するのが好ましい。当該表面金属膜の最外層は、厚膜メッキ膜を構成する銅よりイオン化傾向の小さい金属(例えば、金(Au)または白金族金属(Ru,Rh,Pd,Os,Ir,Pt、または、これらの内の2以上の合金)または金と白金族金属の合金)で構成される。当該表面金属膜は、一例として、下から順に、Ni/Pd/Auの3層の金属膜で構成され、周知の無電解メッキ法で成膜される。銅の厚膜メッキ膜の膜厚は、例えば、50~100μm程度である。上記Ni/Pd/Auの各層の膜厚は、例えば、下から順に、3~7.5μm/50~150nm/50~150nmである。上記一例では、第1及び第2金属電極配線12,13は、発光素子1側の第1及び第2メッキ電極7,8と、平面視形状を除き、ほぼ同じ構成(多層構造)となる。
 本実施形態では、基材11の裏面側のリード端子14,15も、基材11の表面側の第1及び第2金属電極配線12,13と同様に、銅の厚膜メッキ膜と、当該厚膜メッキ膜の表面(上面及び側壁面)を被覆する1層または多層の表面金属膜で構成される。リード端子14,15の厚膜メッキ膜と表面金属膜の構成は、本実施形態では、第1及び第2金属電極配線12,13と同じであるので、重複する説明は割愛する。
 本実施形態では、図4に示すように、第1及び第2金属電極配線12,13の各側壁面、及び、第1及び第2金属電極配線12,13間の間隙部の底面に露出した基材11の表面を被覆するようにフッ素樹脂膜16が形成されている。フッ素樹脂膜16は、発光素子1側に設けたフッ素樹脂膜9、及び、発光素子1をフリップチップ実装する際に、樹脂封止に使用する封止樹脂と同じ、非晶質フッ素樹脂で形成される。一般的には、非晶質のフッ素樹脂としては、結晶性ポリマーのフッ素樹脂を共重合化してポリマーアロイとして非晶質化させたものや、パーフルオロジオキソールの共重合体(デュポン社製の商品名テフロンAF(登録商標))やパーフルオロブテニルビニルエーテルの環化重合体(旭硝子社製の商品名サイトップ(登録商標))が挙げられる。尚、本実施形態でフッ素樹脂膜16に使用する非晶質フッ素樹脂については、フッ素樹脂膜16の形成工程の説明で詳述する。
 尚、フッ素樹脂膜16は、第1及び第2金属電極配線12,13の各側壁面、及び、第1及び第2金属電極配線12,13間の間隙部の底面に露出した基材11の表面の全てを被覆する必要はなく、少なくとも、上記間隙部の底面の内、第1電極パッド120と4箇所の第2電極パッド130に挟まれた箇所(第1部分に相当)と、当該第1部分を挟んで対向する第1及び第2金属電極配線12,13の側壁面を被覆するのが好ましい。更に、当該第1部分以外でも、第1及び第2金属電極配線12,13の離間距離が第1電極パッド120と4箇所の第2電極パッド130の離間距離の最大値以下である箇所(第2部分に相当)が存在する場合は、上記間隙部の底面の当該第2部分と、当該第2部分を挟んで対向する第1及び第2金属電極配線12,13の側壁面を被覆するのがより好ましい。更に、第1及び第2金属電極配線12,13の離間距離が、例えば、第1及び第2金属電極配線12,13間に印加される電圧1V当たり100μm以下の箇所(第3部分:例えば、当該印加電圧が5Vの場合は、離間距離500μm以下の箇所)が存在する場合は、上記間隙部の底面の当該第3部分と、当該第3部分を挟んで対向する第1及び第2金属電極配線12,13の側壁面を被覆するのがより好ましい。
 次に、サブマウント10の製造方法(本製造方法)について、図5~図11を参照して説明する。本実施形態では、複数のサブマウント10がマトリクス状に配列して1枚の板状に一体化された配線基板体20を先ず作製し、当該配線基板体20を切断または割断して、個々のサブマウント10を作製する。
 以下の説明において、配線基板体20の基材21(絶縁性基材板に相当)は、サブマウント10の基材11に対応し、配線基板体20の第1及び第2金属電極配線22,23、リード端子24,25、及び、貫通電極27は、サブマウント10の第1及び第2金属電極配線12,13、リード端子14,15、及び、貫通電極が、基材21の表面側、裏面側、及び、内部において、マトリクス状に周期的に配列して形成されたものに相当する。また、配線基板体20のフッ素樹脂膜26は、サブマウント10のフッ素樹脂膜16が、基材21の表面側において、マトリクス状に周期的に配列して形成されたものに相当する。基材21には、配線基板体20を切断または割断して個々のサブマウント10に分割する切断領域RCが、隣接するサブマウント10間の境界線上に格子状に設定されている。切断領域RCの幅は、例えば、100~300μm程度が好ましい。
 本製造方法は、配線基板体20の主たる製造工程として、基材21の表面側の第1及び第2金属電極配線22,23、基材21の裏面側のリード端子24,25、及び、貫通電極27の製造工程(第1製造工程)と、フッ素樹脂膜26の製造工程(第2製造工程)を備える。
 第1製造工程の前処理工程として、必要に応じて、例えば、上述の最大6μm程度の凹凸のある粗面を形成するために、基材21の表面側に粗面化処理を行う。基材21の表面が、既にある程度の粗面状態(例えば、上述の最大6μm程度の凹凸のある粗面)である場合、更に、基材21の表面でのアンカー効果以外に封止樹脂に対するアンカー効果が別途担保できる場合等には、上記粗面化処理は必ずしも必要ではない。
 第1製造工程では、先ず、基材21の貫通電極27が形成される箇所にレーザ加工等により、第1及び第2金属電極配線12,13の夫々に対して少なくとも1箇所ずつ貫通孔28を形成する。第1及び第2金属電極配線12,13の1つ当たりの貫通孔28の個数は、搭載する発光素子1に流れる順方向電流に応じて定まる必要数以上となる。図5に示す例では、貫通孔28の開口部は基材21の表面側の方が裏面側より大きく、貫通孔28の開口径(直径)は、例えば、表面側で50~75μm程度、裏面側で25~50μm程度が好ましい。尚、貫通孔28の開口部は基材21の裏面側の方が表面側より大きくても構わない。また、各開口径も、上記好適範囲に限定されるものではない。引き続き、図5に示すように、電解メッキの給電用のシード膜29となる膜厚が約10~100nmのNi膜またはTi/Cu膜を、基材21の表面側と裏面側、及び、貫通孔28の内壁面に、スパッタリング等で成膜する。尚、シード膜29は、基材21に対する接着性と、第1及び第2金属電極配線22,23及びリード端子24,25の各厚膜メッキ膜(本実施形態では銅)に対する接着性を備えた導電性材料であれば、Ni膜やTi/Cu膜に限定されるものではない。
 引き続き、基材21の表面側と裏面側のシード膜29上にメッキ用の感光性シートフィルム30を貼付する。ここで、貫通孔28の基材21の表面側と裏面側の開口部は感光性シートフィルム30で遮蔽される。第1及び第2金属電極配線22,23とリード端子24,25を形成する箇所の当該フィルム30を、フォトリソグラフィ技術により露光と現像を行って除去し、シード膜29を露出させる。尚、貫通孔28の基材21の表面側と裏面側の開口部を遮蔽していた感光性シートフィルム30も除去されるため、貫通孔28の内壁面のシード膜29も露出する。
 引き続き、図6に示すように、シード膜29に給電して、電解メッキ法により、基材21の表面側と裏面側及び貫通孔28内に露出したシード膜29上に、銅の厚膜メッキ膜220,230,240,250,270が形成され、夫々が、第1及び第2金属電極配線22,23の厚膜メッキ膜、リード端子24,25の厚膜メッキ膜、貫通電極27の厚膜メッキ膜に対応する。
 引き続き、厚膜メッキ膜220,230,240,250,270で覆われていないシートフィルム30を有機溶剤等で除去し、厚膜メッキ膜220,230,240,250,270で覆われていないシード膜29を、ウェットエッチング等により除去する。
 厚膜メッキ膜220,230,240,250の成膜直後の基材21の表面側と裏面側の各膜厚は概ね均一であるが、基材21の表面の凹凸状態や電解メッキ法でシード膜29に対して印加される電界の強さの位置による変動等に起因するバラツキがある。このため、同じサブマウント10内の第1及び第2電極パッド120,130に対応する厚膜メッキ膜220,230の膜厚に一定以上のバラツキがある場合等では、必要に応じて、厚膜メッキ膜220,230,240,250の表面に対して、CMP(化学機械研磨)法または種々の機械研磨法等の周知の研磨処理を行う。研磨処理を行う場合、研磨後の厚膜メッキ膜220,230,240,250の各膜厚が、例えば、上述の50~100μm程度であれば良い。尚、上述のシートフィルム30とシード膜29の除去は、上記研磨処理後に行うこともできる。
 厚膜メッキ膜270の成膜直後の貫通孔28の基材21の表面側と裏面側の開口部は、厚膜メッキ膜270によって閉塞しているのが好ましい。しかし、例えば、直径6~15μm程度の開口であれば、後述する表面金属膜によって閉塞されるため、問題はない。
 また、貫通孔28の基材21の表面側と裏面側の開口部は、厚膜メッキ膜270によって閉塞している場合、或いは、表面金属膜の形成後に閉塞する場合において、当該開口部が、厚膜メッキ膜220,230,240,250に対して窪みとなる場合、当該窪みが何らかの影響を及ぼす可能性がある場合等には、厚膜メッキ膜220,230,240,250の表面に対して、当該窪みを除去するように上述の研磨処理を行っても良い。
 引き続き、上記厚膜メッキ膜220,230,240,250,270の成膜後、或いは、上記研磨処理を行った場合には、当該研磨処理後に、厚膜メッキ膜220,230,240,250,270の上面及び側壁面の各露出面上に、例えば、下から順に、Ni/Pd/Auの3層の金属膜からなる表面金属膜221,231,241,251,271を、湿式メッキ法である周知の無電解メッキ法で成膜する。Ni/Pd/Auの各層の膜厚は、例えば、下から順に、3~7.5μm/50~150nm/50~150nmである。尚、
 以上の第1製造工程により、図7に示すように、配線基板体20に対して、第1及び第2金属電極配線22,23、リード端子24,25、及び、貫通電極27が形成される。尚、図7では、上述の研磨処理を行って、第1及び第2金属電極配線22,23、リード端子24,25の各上面が平坦化されている場合を模式的に図示している。
 次に、第2製造工程について説明する。先ず、図8に示すように、フッ素樹脂膜26の形成を阻止するマスク材料31を、基材21の表面側において、フッ素樹脂膜26を形成しない箇所(以下、適宜、「マスク箇所」と称す)に、インクジェット方式、ディスペンス方式、または、スクリーン印刷等により塗布する(工程A1)。本実施形態では、当該マスク箇所には、少なくとも、切断領域RCと、第1及び第2金属電極配線22,23の上面の各サブマウント10の第1及び第2電極パッド120,130が含まれる。切断領域RCを含むマスク箇所の幅は、切断領域RCより大きくても良い。また、第1及び第2電極パッド120,130を含むマスク箇所は、第1及び第2金属電極配線22,23の上面内であれば、第1及び第2電極パッド120,130より広くても良い。更に、当該マスク箇所に、第1及び第2金属電極配線22,23間の間隙部の底面に露出した基材21の表面の内、少なくとも、上記第1部分を除く箇所、好ましくは、上記第1部分と第2部分を除く箇所、または、上記第1部分と第3部分を除く箇所、より好ましくは、上記第1、第2及び第3部分を除く箇所が含まれていても良い。
 マスク材料31は、フッ素樹脂を含まないバインド樹脂(アクリル樹脂、エポキシ樹脂、セルロース系樹脂、フェノール系樹脂、ウレタン系樹脂、等)と有機溶剤と必要に応じて選択される添加物を混錬して得られる樹脂組成物であり、例えば、スクリーン印刷用のインク等が使用可能である。塗布後、加熱或いは紫外線照射等により、マスク材料31を上記マスク箇所に固着させる(工程A2)。この場合、マスク材料31は、塗布時にマスク箇所でない第1及び第2金属電極配線22,23の側壁面を垂れ落ちない程度の粘度(1~100Pa・s)であるのが好ましい。尚、マスク材料31は、塗布時に、側壁面を垂れ落ちても、側壁面の上端部を僅かに覆う程度であれば問題はない。また、マスク材料31は、顔料や染料によって着色しておくことで、上記マスク箇所にマスク材料31が正しく転写されたか否かを目視或いは光学的に検査するのに都合が良い。
 引き続き、図9に示すように、マスク材料31が形成された基材21の表面側の全面に、フッ素樹脂膜26となるフッ素樹脂を溶媒で希釈した塗工液260を注入する(工程A3)。塗工液260の注入量は、第1及び第2金属電極配線22,23の上面を覆い、且つ、第1及び第2金属電極配線22,23上のマスク材料31が塗工液260で僅かに覆われるか、或いは、覆われない程度とし、塗工液260が、マスク箇所以外の第1及び第2金属電極配線22,23の上面と側壁面、及び、第1及び第2金属電極配線22,23間の間隙部の底面に露出した基材21の露出面を被覆するように注入する。尚、基材21の表面側への塗工液260の注入は、特定の方式に限定されるものではないが、例えば、インクジェット方式、ディスペンス方式、ポッティング方式、スピンコート方式等により行う。
 引き続き、図10に示すように、塗工液260を徐々に加熱しながら溶媒を蒸発させて、フッ素樹脂膜26の原型となる樹脂膜261を、基材21の表面側の凹凸状態に沿って、基材21の表面側に形成する(工程A4)。この時、塗工液260中のフッ素樹脂の濃度に応じて、塗工液260の上面の高さが上記凹凸状態に沿って徐々に低下して、マスク箇所以外の第1及び第2金属電極配線22,23の上面と側壁面、第1及び第2金属電極配線22,23間の間隙部に露出した基材21の露出面を被覆するように、当該原型樹脂膜261が形成される。当該原型樹脂膜261は、マスク材料31の上面及び側面にも形成され得る。尚、当該原型樹脂膜261は、第1及び第2金属電極配線22,23の側壁面及び間隙部の底面等を密に被覆していれば十分で、膜厚を不必要に厚くする必要はなく、例えば、数原子層(10nm程度)の厚さでも良い。また、当該膜厚は、塗工液260中のフッ素樹脂の濃度及び原型樹脂膜261の形成箇所に応じて定まり、例えば、0.1~1μm程度とするのが好ましい。
 引き続き、原型樹脂膜261の形成後に、マスク材料31を、マスク材料31を溶解する有機溶媒(例えば、アセトン等)で溶解する(工程A5)。この時、当該有機溶媒は、原型樹脂膜261を構成するフッ素樹脂は溶解せず、一方で、当該フッ素樹脂を透過してマスク材料31を溶解する有機溶媒を使用する。溶解したマスク材料31を洗浄して除去すると、マスク材料31の上面を覆っていた原型樹脂膜261が同時に除去される。この結果、図11に示すように、マスク箇所以外の第1及び第2金属電極配線22,23の上面と側壁面、第1及び第2金属電極配線22,23間の間隙部に露出した基材21の露出面を被覆するフッ素樹脂膜26が形成される(工程A6)。フッ素樹脂膜26の形成箇所は、マスク材料31によって被覆されていなかった箇所となる。
 フッ素樹脂膜26は、発光素子1をフリップチップ実装する際のはんだ付けにおいて、はんだ材料が、第1及び第2金属電極配線22,23間の上記第1部分、或いは、第2部分、或いは、第3部分に付着するのを防止するハンダレジスト材として使用され、はんだ材料の金属原子のマイグレーションにより両電極配線間の短絡を防止することができる。
 次に、フッ素樹脂膜26の形成に使用する塗工液260について簡単に説明する。発光素子1をフリップチップ実装して得られる発光装置では、活性層から出射した紫外線は、テンプレート2を通過して、サファイア基板の裏面側から出射され、封止樹脂を通過して外部に放射される。よって、フッ素樹脂膜26の形成箇所は、当該紫外線が出射されるサファイア基板の裏面とは反対の発光素子1の上面側に位置するため、封止樹脂に使用する紫外線に対して透明なフッ素樹脂である必要性はない。
 しかし、フリップチップ実装時の樹脂封止処理において、フッ素樹脂膜26の形成後に第1及び第2金属電極配線22,23の間の間隙部に残存する空隙にも、封止樹脂が充填されるため、本実施形態では、塗工液260に使用するフッ素樹脂として、封止樹脂として好適に用いられる非晶質フッ素樹脂を用いる。
 非晶質フッ素樹脂は、大別して、末端官能基が金属に対して結合性を呈しない非反応性の官能基を有する非結合性フッ素樹脂(第1タイプの非晶質フッ素樹脂)と、末端官能基が金属に対して結合可能な反応性の官能基を有する結合性フッ素樹脂(第2タイプの非晶質フッ素樹脂)との2種類がある。本実施形態では、一態様例として、金属原子のマイグレーションの抑制効果の高い第1タイプの非晶質フッ素樹脂を使用する。
 当該第1タイプの非晶質フッ素樹脂は、より具体的には、重合体または共重合体を構成する構造単位が含フッ素脂肪族環構造を有し、上記末端官能基がCF等のパーフルオロアルキル基である。つまり、第1タイプの非晶質フッ素樹脂は、上記金属に対して結合性を呈する反応性の末端官能基を有していない。一方、上記第2タイプの非晶質フッ素樹脂の当該反応性の官能基は、一例として、カルボキシル基(COOH)またはエステル基(COOR)である。但し、Rはアルキル基を表す。
 また、含フッ素脂肪族環構造を有する構造単位としては、環状含フッ素単量体に基づく単位(以下、「単位A」)、または、ジエン系含フッ素単量体の環化重合により形成される単位(以下、「単位B」)が好ましい。尚、非晶質フッ素樹脂の組成及び構造は、本願発明の本旨ではないため、当該単位A及び単位Bに関する詳細な説明は割愛するが、当該単位A及び単位Bに関しては、本願と同じ出願人による特許文献1の段落[0031]~[0062]に詳細に説明されているので、参照されたい。
 塗工液260は、第1タイプの非晶質フッ素樹脂を、含フッ素溶媒、好ましくは、非プロトン性含フッ素溶媒に溶解して作製される。当該含フッ素溶媒についても、特許文献1の段落[0067]~[0073]に詳細に説明されているので、参照されたい。尚、塗工液260中の第1タイプの非晶質フッ素樹脂の濃度は、フッ素樹脂膜26が上述の膜厚(0.1~1μm程度)となるように調整される。
 第1タイプの非晶質フッ素樹脂の市販品の一例として、サイトップ(旭硝子社製)等が挙げられる。尚、末端官能基がCFであるサイトップは、下記の化1に示す上記単位Bの重合体である。
Figure JPOXMLDOC01-appb-C000001
 
 以上の工程を経て、第1及び第2金属電極配線22,23、リード端子24,25、貫通電極27、及び、フッ素樹脂膜26を備えた配線基板体20が完成する。
 配線基板体20が完成した時点では、複数のサブマウント10がマトリクス状に配列して1枚の板状に一体化された状態であるので、所定の検査工程を経て、レーザ加工等の周知の切断または加工技術によって、基材21を、切断領域RCに沿って切断、または、切断領域RCに割断用の溝を形成してから割断することで、個々のサブマウント10が得られる。
 尚、基材21を切断または割断する前に、発光素子1を、配線基板体20の各サブマウント10にフリップチップ実装し、封止樹脂で封止して、必要に応じて所定の検査工程を行うようにしても良い。
 発光素子1は、第1及び第2メッキ電極7,8の各上面を下向きにして、第1メッキ電極7と第1電極パッド120、4つの第2メッキ電極8と4つの第2電極パッド130が、夫々対向してはんだ付けにより電気的及び物理的に接続して、基材11の中央部分上に載置され固定されている。図12に、サブマウント10に発光素子1をフリップチップ実装し、封止樹脂17で封止した状態を示す。図12では、一例として、封止樹脂17の上面は、封止樹脂17と同じフッ素樹脂製の集光性のレンズ18で覆われている。フッ素樹脂製のレンズ18は、例えば射出成形、トランスファー成形、圧縮成形等により、形成できる。当該各成形用の成形型は、金属型、シリコーン樹脂型、または、これらの組み合わせを使用できる。また、レンズ18は、フッ素樹脂製に限らず、発光素子1の発光波長に適合した紫外線透過性を有する他の材料であっても良く、好ましくは、封止樹脂17との屈折率差が小さいものが良いが、例えば、石英ガラス製でも使用できなくはない。レンズ18は、集光性レンズ以外に、使用目的に応じて光を拡散させるレンズであっても良く、また、必ずしも設ける必要はない。
 〈第2実施形態〉
 次に、上記第1実施形態の一変形例として、サブマウント10及び配線基板体20の別実施形態について説明する。第2実施形態に係るサブマウント10及び配線基板体20は、第1実施形態と同じ素子構造を有するが、配線基板体20の製造方法の第2製造工程(フッ素樹脂膜26の製造工程)の細部において第1実施形態と相違する。以下、第2製造工程の相違する箇所について説明する。
 第1実施形態の第2製造工程では、工程A1及びA2により、基材21の表面側において、所定のマスク箇所にフッ素樹脂膜26の形成を阻止するフッ素樹脂を含まないマスク材料31を塗布したが、第2実施形態では、工程A1及びA2を実施せず、つまり、所定のマスク箇所にフッ素樹脂膜26の形成を阻止するマスク材料31を形成せずに、更に、工程A3を実施せず、つまり、基材21の表面側の全面に、塗工液260を注入せずに、フッ素樹脂膜26の形成が必要な箇所に、例えば、第1及び第2金属電極配線22,23間の上記第1部分、好ましくは、上記第1部分と第2部分、または、上記第1部分と第3部分、より好ましくは、上記第1、第2及び第3部分に、例えば、インクジェット方式により、局所的に、塗工液260を注入する(工程B3)。塗工液260の注入量は、第1及び第2金属電極配線22,23の上面を覆わずに、上記第1部分等の注入箇所の第1及び第2金属電極配線22,23の側壁面の少なくとも下端側を覆う程度とし、必ずしも、当該側壁面の上端までの全面を覆う必要はない。
 工程B3により局所的に塗工液260を注入した後、第1実施形態で説明した工程A4を同じ要領で実行する。第2実施形態では、工程A5及びA6は不要である。これにより、第1及び第2金属電極配線22,23間の上記第1部分、または、上記第1部分と第2部分、または、上記第1部分と第3部分、または、上記第1、第2及び第3部分等を含む塗工液260の注入箇所の第1及び第2金属電極配線22,23の間隙部の底面、及び、当該底面を挟んで対向する第1及び第2金属電極配線12,13の側壁面の下端部を被覆するフッ素樹脂膜26が形成される。
 第2実施形態では、塗工液260の注入量が局所的に増大すると当該箇所近傍において、塗工液260が、第1及び第2金属電極配線22,23の上面を被覆する可能性がある。仮に、塗工液260が、第1及び第2金属電極配線22,23の上面を被覆した場合には、工程A6の実行後に、CMP(化学機械研磨)法または種々の機械研磨法等の周知の研磨方法で、第1及び第2金属電極配線22,23の表面金属膜221,231の最外面が露出し、最外層の金属(Au)が第1及び第2金属電極配線22,23の上面に残存するように、当該上面を被覆するフッ素樹脂膜26を除去する(工程A7)。
 尚、第2実施形態では、工程A7の研磨処理を行った場合は、表面金属膜221,231の最外層の金属がある程度研磨され薄膜化するため、表面金属膜221,231を無電解メッキで成膜する際に、最外層の膜厚を第1及び第2実施形態より厚くするのが好ましい。また、表面金属膜221,231の最外層の膜厚を第1及び第2実施形態より厚くする代わりに、或いは、追加して、工程A7の研磨後に、表面金属膜221,231の露出面に、最外層の金属(Au)を無電解メッキで再度成膜しても良い。
 〈第3実施形態〉
 次に、上記第1実施形態の一変形例として、サブマウント10及び配線基板体20の別実施形態について、図13を参照して説明する。上記第1実施形態のサブマウント10及び配線基板体20では、切断領域RCを含むマスク箇所に、マスク材料31を形成して、フッ素樹脂膜26が、少なくとも切断領域RCに形成されないようにした。これにより、配線基板体20の基材21を切断領域RCに沿って切断或いは割断した際に、分割された個々のサブマウント10の外周端部において、フッ素樹脂膜26の外周端が損傷を受けて剥離するのが未然に防止できる。
 第3実施形態では、上記第1実施形態の第2製造工程において、先ず、切断領域RCとその側方領域上に、フッ素樹脂膜26の下地膜として、第1タイプの非晶質フッ素樹脂を使用するフッ素樹脂膜26より金属との結合性の高い上記第2タイプの非晶質フッ素樹脂から成る、或いは、上記第2タイプの非晶質フッ素樹脂を主として含む第2のフッ素樹脂膜32を、例えば、インクジェット方式等により形成する(工程C1)。引き続き、マスク材料31を、少なくとも切断領域RCに形成せずに、つまり、切断領域RCを含まないマスク箇所を設定して、第2製造工程の工程A1及びA2を実行する。その後、第1実施形態で説明した工程A3~A6を実行する。第2のフッ素樹脂膜32の膜厚は、不必要に厚くする必要はなく、フッ素樹脂膜26の膜厚より薄くても良く、例えば、単層分子層の厚さでも良く、0.01~0.5μm程度とするのが好ましい。
 この結果、第3実施形態では、図13に示すように、切断領域RCとその側方領域上にも、第2のフッ素樹脂膜32を介して、フッ素樹脂膜26が形成される。しかし、配線基板体20を切断領域RCに沿って切断或いは割断した際に、分割された個々のサブマウント10の外周端部において、フッ素樹脂膜26の外周端が損傷を受けても、上記第2のフッ素樹脂膜32がバインダーとなって、配線基板体20の外周端において剥離するのが防止できる。尚、第2のフッ素樹脂膜32は、切断領域RCの側方領域上に形成されていれば、上述の剥離は抑制される。
 尚、第3実施形態では、第2製造工程の工程A1及びA2を実行する際に、マスク箇所に切断領域RCが含まれない場合、つまり、切断領域RCにフッ素樹脂膜26が形成される場合を想定したが、第1実施形態と同様に、切断領域RCを含むマスク箇所に対して、第2製造工程の工程A1及びA2を実行し、フッ素樹脂膜26が、切断領域RCに形成されないようにしても良い。
 また、第3実施形態は、第1または第2実施形態の一変形例として説明したが、上記第2実施形態において、工程B3における塗工液260の局所的な注入により、切断領域RCにも塗工液260が注入される場合には、工程B3の前に上記工程C1を実行するようにしても良い。
 〈第4実施形態〉
 次に、上記第1乃至第3実施形態の一変形例として、サブマウント10及び配線基板体20の別実施形態について、図14及び図15を参照して説明する。
 上記第1乃至第3実施形態では、サブマウント10は、1つの発光素子1をフリップチップ実装するためのサブマウントであったが、第4実施形態では、複数の発光素子1を直列、並列、或いは、直並列にフリップチップ実装するためのサブマウントについて説明する。第4実施形態におけるサブマウントは、複数の発光素子1を実装することにより、当該複数の発光素子1を含む電気回路が構成されるので、上述の配線基板の一形態である。
 以下の説明では、一例として、3つの発光素子1が直列に接続されるサブマウント40と、当該サブマウント40がマトリクス状に配列して1枚の板状に一体化された配線基板体50について説明する。尚、説明の便宜上、3つの発光素子1を夫々、接続順に、発光素子1a,1b,1cとし、発光素子1aのカソードと発光素子1bのアノードが接続し、発光素子1bのカソードと発光素子1cのアノードが接続する。これにより、発光素子1aのアノードと発光素子1cのカソードが、発光素子1a,1b,1cの直列回路のアノード端子、カソード端子となる。
 図14は、サブマウント40の平面視形状を示す平面図(A)と、当該平面図(A)におけるサブマウント40の中心を通過し、発光素子1の直列方向に平行で、サブマウント40の表面に垂直な断面での断面形状を示す断面図(B)である。図14に示す例では、一例として、サブマウント40の短辺の長さは、サブマウント10の一辺の長さに等しく、サブマウント40の長辺の長さは、サブマウント10の一辺の長さの約3倍である。
 サブマウント40は、第1実施形態の基材11と同じ絶縁材料からなる平板状の基材41(絶縁性基材に相当)を備え、基材41の表面側に、第1乃至第4金属電極配線42~45が夫々形成され、基材41の裏面側にリード端子46,47が形成されている。基材41については、平面視形状の大きさ以外は、第1実施形態の基材11と全く同じであるので重複する説明は割愛する。
 基材41の表面側の第1及び第4金属電極配線42,45は、上記基材41に設けられた貫通電極(図示せず)を介して、基材41の裏面側のリード端子46,47と、各別に接続している。サブマウント40を別の配線基板等の上に載置する場合に、当該配線基板上の金属配線とリード端子46,47との間で電気的な接続が形成される。また、リード端子46,47は、基材41の裏面の略全面を覆い、ヒートシンカーの機能を果たしている。第1乃至第4金属電極配線42~45が金属膜に相当する。
 第4実施形態では、第1金属電極配線42が発光素子1aのアノードである第1メッキ電極7と接続し、第2金属電極配線43が発光素子1aのカソードである第2メッキ電極8と発光素子1bのアノードである第1メッキ電極7と接続し、第3金属電極配線44が発光素子1bのカソードである第2メッキ電極8と発光素子1cのアノードである第1メッキ電極7と接続し、第4金属電極配線45が発光素子1cのカソードである第2メッキ電極8と接続するように、第1乃至第4金属電極配線42~45の各平面視形状が形成されている。
 具体的には、図14(A)と図3(A)を対比すると明らかなように、第1金属電極配線42は、図3(A)の第1金属電極配線12と同様の平面視形状を有し、第2金属電極配線43と第3金属電極配線44は、図3(A)の第1金属電極配線12と第2金属電極配線13を上記直列方向に連結した平面視形状を有し、第4金属電極配線45は、図3(A)の第2金属電極配線13と同様の平面視形状を有している。
 更に、第1乃至第4金属電極配線42~45は、図14(A)に示すように、第1金属電極配線42は、第1電極パッド420とそれに接続する第1配線部421で構成され、第2金属電極配線43は、5つの第2電極パッド430とそれらに接続する第2配線部431で構成され、第3金属電極配線44は、5つの第3電極パッド440とそれらに接続する第3配線部441で構成され、第4金属電極配線45は、5つの第4電極パッド450とそれらに接続する第4配線部451で構成される。
 また、第1乃至第4金属電極配線42~45は、図14では図示されていないが、第1及び第2金属電極配線12,13と同様に、夫々が、一例として、銅の厚膜メッキ膜と、当該厚膜メッキ膜の表面(上面及び側壁面)を被覆する1層または多層の表面金属膜で構成されている。銅の厚膜メッキ膜と表面金属膜については、構造及びその作製方法も、第1実施形態の第1及び第2金属電極配線12,13と同じであるので、重複する説明は割愛する。
 第4実施形態では、基材41の裏面側のリード端子46,47も、基材41の表面側の第1乃至第4金属電極配線42~45と同様に、銅の厚膜メッキ膜と、当該厚膜メッキ膜の表面(上面及び側壁面)を被覆する1層または多層の表面金属膜で構成される。リード端子46,47の厚膜メッキ膜と表面金属膜については、構造及びその作製方法も、第1実施形態のリード端子14,15と同じであるので、重複する説明は割愛する。
 第4実施形態では、図15に模式的に示すように、第1乃至第4金属電極配線42~45の各側壁面、及び、第1及び第2金属電極配線42,43間、第2及び第3金属電極配線43,44間、第3及び第4金属電極配線44,45間の各間隙部の底面に露出した基材41の表面を被覆するようにフッ素樹脂膜48が形成されている。
 フッ素樹脂膜48は、第1乃至第4金属電極配線42~45の各側壁面、及び、第1及び第2金属電極配線42,43間、第2及び第3金属電極配線43,44間、第3及び第4金属電極配線44,45間の各間隙部の底面に露出した基材41の表面の全てを被覆する必要はなく、少なくとも、第1実施形態で説明した、第1部分、好ましくは、第1部分と第2部分、または、第1部分と第3部分、より好ましくは、第1、第2及び第3部分と、当該部分を挟んで対向する第1乃至第4金属電極配線42~45の側壁面を被覆するのが好ましい。
 尚、第4実施形態では、第1、第2及び第3部分は夫々、第1及び第2金属電極配線42,43間、第2及び第3金属電極配線43,44間、及び、第3及び第4金属電極配線44,45間に、第1実施形態における第1及び第2金属電極配線12,13間と同様に存在する。フッ素樹脂膜48の材質及び形成方法は、第1~第3実施形態におけるフッ素樹脂膜16と同じであるので、重複する説明は割愛する。
 更に、サブマウント40の製造方法も、第1~第3実施形態で説明したサブマウント10の製造方法と同じであるので、重複する説明は割愛する。
 〈第5実施形態〉
 本基台の一実施形態として、第1実施形態で説明した発光素子1ではなく、1または複数の当該発光素子1を実装した第1実施形態で説明したサブマウント10或いは第4実施形態で説明したサブマウント40を搭載する配線基板について、図16を参照して説明する。以下の説明では、一例として、第1実施形態で説明したサブマウント10を搭載することで、3つのサブマウント10の直列回路が構成される配線基板50について説明する。尚、説明の便宜上、3つのサブマウント10を夫々、接続順に、サブマウント10a,10b,10cとする。
 図16は、配線基板50の平面視形状を示す平面図(A)と、当該平面図(A)における配線基板50の中心を通過し、サブマウント10の直列方向に平行で、配線基板50の表面に垂直な断面での断面形状を示す断面図(B)である。図16に示す例では、一例として、配線基板50の短辺は、サブマウント10の一辺より長く、配線基板50の長辺は、サブマウント10の一辺の長さの3倍より長い。
 配線基板50は、第1実施形態の基材11と同じ絶縁材料からなる平板状の基材51(絶縁性基材に相当)を備え、基材51の表面側に、第1乃至第4金属電極配線52~55が夫々形成されている。第1及び第4実施形態のサブマウント10,40と異なり、基材51の裏面側にはリード端子は形成されておらず、それ故、貫通電極も備えていない。基材51については、平面視形状の大きさ以外は、第1実施形態の基材11と全く同じであるので重複する説明は割愛する。
 第5実施形態では、第1金属電極配線52がサブマウント10aのアノードであるリード端子14と接続し、第2金属電極配線53がサブマウント10aのカソードであるリード端子15とサブマウント10bのアノードであるリード端子14と接続し、第3金属電極配線54がサブマウント10bのカソードであるリード端子15とサブマウント10cのアノードであるリード端子14と接続し、第4金属電極配線55がサブマウント10cのカソードであるリード端子15と接続するように、第1乃至第4金属電極配線52~55の各平面視形状が形成されている。尚、サブマウント10のリード端子14,15の平面視形状が矩形であるので、第1乃至第4金属電極配線52~55の各平面視形状も矩形となっている。
 第1乃至第4金属電極配線52~55は、図16では図示されていないが、第1実施形態における第1及び第2金属電極配線12,13と同様に、夫々が、一例として、銅の厚膜メッキ膜と、当該厚膜メッキ膜の表面(上面及び側壁面)を被覆する1層または多層の表面金属膜で構成されている。銅の厚膜メッキ膜と表面金属膜については、構造及びその作製方法も、第1実施形態の第1及び第2金属電極配線12,13と同じであるので、重複する説明は割愛する。
 第5実施形態では、第1及び第2金属電極配線52,53間、第2及び第3金属電極配線53,54間、第3及び第4金属電極配線54,55間の各間隙部の底面に露出した基材51の表面、及び、当該表面を挟んで対向する第1乃至第4金属電極配線52~55の各側壁面を被覆するようにフッ素樹脂膜56が形成されている。尚、フッ素樹脂膜56は、第1乃至第4金属電極配線52~55の上面の内、サブマウント10のリード端子14,15との接続に使用されない箇所、及び、上記以外の基材51の露出面を覆うようにしても良い。フッ素樹脂膜56の材質及び形成方法は、第1~第3実施形態におけるフッ素樹脂膜16と同じであるので、重複する説明は割愛する。
 更に、配線基板50の製造方法も、リード端子と貫通電極を形成する必要がない点を除き、第1~第3実施形態で説明したサブマウント10の製造方法と同じであるので、重複する説明は割愛する。
 〈別の実施形態〉
 以下に、上記第1乃至第5実施形態の変形例につき説明する。
 〈1〉上記第1乃至第5実施形態では、フッ素樹脂膜16,48,56として、発光素子1をフリップチップ実装する際に、樹脂封止に使用するものと同じ、非晶質フッ素樹脂で構成される場合を説明したが、発光素子1からの紫外線発光は、サブマウント10,40及び配線基板50等の基台とは反対側に向けて出射され、フッ素樹脂膜16,48,56の形成箇所は、当該光の出射経路に位置しないため、紫外線を透過する非晶質フッ素樹脂で構成されなくても構わない。つまり、フッ素樹脂膜16,48,56は、紫外線に対して、上述の非晶質フッ素樹脂と同様の紫外線耐性を有する結晶質部分を有するフッ素樹脂で構成されても構わない。
 〈2〉上記第1乃至第5実施形態では、フッ素樹脂膜16,48,56として、末端官能基が金属に対して結合性を呈しない非反応性の官能基を有する非結合性フッ素樹脂(第1タイプの非晶質フッ素樹脂)を使用する場合を説明した。しかし、フッ素樹脂膜26として、一部に、末端官能基が金属に対して結合性を呈する反応性の官能基を有する結合性フッ素樹脂(第2タイプの非晶質フッ素樹脂)を使用しても良い。
 この場合、第2タイプの非晶質フッ素樹脂の方が、第1タイプの非晶質フッ素樹脂より、金属面に対する結合性が高いため、フッ素樹脂膜16,48,56を、第2タイプの非晶質フッ素樹脂と第1タイプの非晶質フッ素樹脂の2層構造として、第1及び第2金属電極配線12,13、第1乃至第4金属電極配線42~45,52~55の側壁面と直接接する第1層目に、膜厚の極めて薄い第2タイプの非晶質フッ素樹脂膜を形成し、その上に重ねて、第1タイプの非晶質フッ素樹脂膜を形成するのも好ましい実施形態である。この場合、第1層目と第2層目の合計膜厚は、第1~第5実施形態で例示したフッ素樹脂膜16,48,56と同じであれば良く、第1層目の膜厚は、数原子層の厚さ以上であれば良い。第1層目と第2層目の非晶質フッ素樹脂膜の成膜は、第1実施形態で説明した第2製造工程の工程A3及びA4を、非晶質フッ素樹脂膜の上記タイプを入れ替えて2回繰り返した後、工程A5に移行することで実現できる。尚、2回目の工程A3において、1回目の工程A4で形成した第1層目の原型樹脂膜261が一部溶解して膜厚が薄くなる可能性があるので、当該第1層目の原型樹脂膜261が全て溶解しない程度に厚めに成膜するのが好ましい。
 〈3〉上記第1乃至第5実施形態では、図3(A)に第1及び第2金属電極配線12,13の平面視形状を例示し、図14(A)に第1乃至第4金属電極配線42~45の平面視形状を例示し、図16(A)に第1乃至第4金属電極配線52~55の平面視形状を例示したが、これらの平面視形状は、同図に例示した形状に限定されるものではない。当該平面視形状は、その上に搭載する発光素子1や他の部品の端子の配置及び形状に応じて適宜変更できる。よって、上記第1乃至第4実施形態で説明したサブマウント10,40に搭載する発光素子は、第1実施形態で図1及び図2を参照して説明した構造の発光素子に限定されるものではない。また、発光素子1の第1及び第2メッキ電極7,8の上面視形状も、図2に例示した形状に限定されない。
 また、上記第1乃至第4実施形態で説明したサブマウント10,40において、封止樹脂を形成する箇所に周囲に、当該封止樹脂が当該形成箇所の外側のはみ出さないようにする樹脂ダムを、発光素子1の搭載位置の周囲に形成する場合は、第1及び第2金属電極配線12,13或いは第1乃至第4金属電極配線42~45が、当該樹脂ダムの内側に収まるように、各平面視形状を設定するのも好ましい。
 尚、上述した樹脂ダムは、紫外線により劣化しない材料で形成されていれば良い。例えば、基材11,41と同じ絶縁性材料或いは使用に適した別の絶縁性材料を用いて、発光素子1が搭載される中央部分を環状に囲むサブマウント10,40の周辺部分が、当該中央部分より厚くなるように、基材11,41を作製して、当該周辺部分を樹脂ダムとして機能させても良い。また、樹脂ダムは、上述の絶縁性材料以外の材料を使用する場合、封止樹脂の形成に使用する塗工液に対して撥液性のある材料を使用するのが好ましい。
 〈4〉上記第1乃至第3実施形態では、第1製造工程において、基材21に貫通孔28を形成してから、第1及び第2金属電極配線22,23の厚膜メッキ膜220,230、リード端子24,25の厚膜メッキ膜240,250、貫通電極27の厚膜メッキ膜270を同時に形成し、更に、第1及び第2金属電極配線22,23の表面金属膜221,231、リード端子24,25の表面金属膜241,251、貫通電極27の表面金属膜271を同時に形成した。しかし、第1及び第2金属電極配線22,23とリード端子24,25を第1実施形態で説明した要領で形成する前に、貫通孔28内に、導電性材料を充填する等して、貫通電極27を形成するようにしても良い。或いは、貫通孔28の全てを当該導電性材料で充填するのではなく、貫通孔28の内奥部だけに当該導電性材料を充填して、貫通孔28を非貫通状態にした後に、上述の第1製造工程における厚膜メッキ膜及び表面金属膜の形成工程を実行するようにしても良い。尚、当該別実施形態の貫通電極27の形成手順は、第4実施形態のサブマウント40の貫通電極にも適用できる。
 〈5〉上記第4実施形態のサブマウント40では、基材41の裏面側にリード端子46,47を設けたが、外部との接続用のリード端子46,47を、基材41の表面側に形成して、裏面側にリード端子46,47を設けないようにしても良い。更に、リード端子46,47に代えて、外部との接続用のコネクタ治具を基材41の端部の2箇所に設けて、第1及び第4金属電極配線42,45と各別に接続するようにしても良い。
 更に、上記第5実施形態の配線基板50では、外部との接続用のリード端子を別途設けていないが、基材51の裏面側に当該リード端子を設けても良い。更に、当該リード端子に代えて、外部との接続用のコネクタ治具を基材51の端部の2箇所に設けて、第1及び第4金属電極配線52,55と各別に接続するようにしても良い。
 更に、上記第4実施形態のサブマウント40または第5実施形態の配線基板50では、3つの発光素子1或いは3つのサブマウント10を搭載して、当該3つの発光素子1或いは3つのサブマウント10の直列回路が構成される場合を例示したが、搭載する発光素子1或いはサブマウント10の個数や、構成される回路の種類は、上記第4及び第5実施形態に例示したものに限定されない。また、サブマウント40または配線基板50に搭載する素子や電気回路部品は、発光素子1或いはサブマウント10に限定されない。
 〈6〉上記第1乃至第3実施形態では、必要に応じて、基材21の表面側に粗面化処理を行うこと、或いは、表面が未研磨で粗面状態の基材21を使用することを例示したが、これらに加えて、或いは、代えて、基材21の表面側に、裏面側まで貫通していない穴や溝を封止樹脂に対するアンカーとして、レーザ加工等によって形成するのも好ましい。
 〈7〉上記第4及び第5実施形態では、サブマウント40または配線基板50が例えばマトリクス状(一方向にのみ配列している場合を含む)に配列して1枚の板状に一体化された配線基板体を先ず作製し、当該配線基板体を切断または割断して、個々のサブマウント40または配線基板50を作製する場合を、第1実施形態におけるサブマウント10の製造方法を参照して、想定した。しかし、当該配線基板体の基材の面積に対して、サブマウント40または配線基板50の面積が大きくて、2以上配列できない場合等においては、単体のサブマウント40または配線基板50を直接作製しても良い。この場合、切断領域RCが存在しないので、第2製造工程の工程A1及びA2或いは工程B1~B3におけるマスク箇所には、当然、切断領域RCは含まれない。
 マスク箇所に切断領域RCが含まれない場合は、単体のサブマウント40または配線基板50を直接作製する場合に限らず、上述のマスク箇所は、第1乃至第4金属電極配線42~45,52~55の上面に限定され、マスク箇所の高さが揃っているため、第2製造工程の工程A1におけるマスク材料31の塗布方法として、例えば、サブマウント40または配線基板50より面積の大きい平板状の板材の表面にマスク材料31を塗布し、当該塗布面をサブマウント40または配線基板50の表面に押し当てて、マスク材料31を、当該板材の表面から第1乃至第4金属電極配線42~45,52~55の上面の各マスク箇所に転写する方法が採用できる。転写後、加熱或いは紫外線照射等により、マスク材料31を第1乃至第4金属電極配線42~45,52~55の上面の各マスク箇所に固着させる。この場合、マスク材料31は、転写時に第1乃至第4金属電極配線42~45,52~55の側壁面を垂れ落ちない程度の粘度(1~100Pa・s)であるのが好ましい。
 本発明に係る基台は、発光中心波長が約365nm以下の発光ダイオードの実装に利用可能であり、紫外線発光動作に伴う基台の電極間に充填された封止樹脂或いは他の樹脂組成物に起因する電気的特性の劣化防止に有効である。
 1:    窒化物半導体紫外線発光素子
 2:    テンプレート
 3:    半導体積層部
 4:    p電極
 5:    n電極
 6:    保護絶縁膜
 7:    第1メッキ電極
 8:    第2メッキ電極
 9:    フッ素樹脂膜
 10,40: サブマウント
 11,21,41,51: 基材(絶縁性基材)
 12:   第1金属電極配線
 120:  第1電極パッド
 121:  第1配線部
 13:   第2金属電極配線
 130:  第2電極パッド
 131:  第3配線部
 14,15,46,47: リード端子
 16:   フッ素樹脂膜
 17:   封止樹脂
 18:   レンズ
 20:   配線基板体(絶縁性基材板)
 22:   第1金属電極配線
 220:  第1金属電極配線の厚膜メッキ膜
 221:  第1金属電極配線の表面金属膜
 23:   第2金属電極配線
 230:  第2金属電極配線の厚膜メッキ膜
 231:  第2金属電極配線の表面金属膜
 24,25: リード端子
 240,250: リード端子の厚膜メッキ膜
 241,251: リード端子の表面金属膜
 26,48,56: フッ素樹脂膜
 260:  塗工液
 261:  原型樹脂膜
 27:   貫通電極
 270:  貫通電極の厚膜メッキ膜
 271:  貫通電極の表面金属膜
 28:   貫通孔
 29:   シード膜
 30:   感光性シートフィルム
 31:   マスク材料
 32:   第2のフッ素樹脂膜
 42:   第1金属電極配線
 420:  第1金属電極配線の厚膜メッキ膜
 421:  第1金属電極配線の表面金属膜
 43:   第2金属電極配線
 430:  第2金属電極配線の厚膜メッキ膜
 431:  第2金属電極配線の表面金属膜
 44:   第3金属電極配線
 440:  第3金属電極配線の厚膜メッキ膜
 441:  第3金属電極配線の表面金属膜
 45:   第4金属電極配線
 450:  第4金属電極配線の厚膜メッキ膜
 451:  第4金属電極配線の表面金属膜
 50:   配線基板
 52:   第1金属電極配線
 53:   第2金属電極配線
 54:   第3金属電極配線
 55:   第4金属電極配線
 RC:   切断領域

Claims (18)

  1.  絶縁性基材と、前記絶縁性基材の一方の面上に形成された互いに電気的に分離した2以上の金属膜と、を備えてなるフリップチップ実装を含むチップオンボード実装用、または、表面実装用の基台であって、
     少なくとも前記絶縁性基材の前記一方の面側の表面に露出する表層部が、紫外線被曝によって劣化しない材質で構成され、
     前記2以上の金属膜は、上面と側壁面が金または白金族金属で被覆され、且つ、1または複数の窒化物半導体発光素子または窒化物半導体発光素子をフリップチップ実装してなる1または複数のサブマウントを搭載可能に、全体として、2以上の電極パッドを含む所定の平面視形状に形成され、
     前記絶縁性基材の前記一方の面上において、前記金属膜で被覆されていない前記絶縁性基材の露出面と前記金属膜の側壁面との境界線に沿って、少なくとも、前記境界線と連続する前記絶縁性基材の前記露出面の隣接する2つの前記電極パッドに挟まれた第1部分と、前記第1部分を挟んで対向する前記金属膜の前記側壁面が、フッ素樹脂膜で被覆され、
     前記金属膜の上面の少なくとも前記電極パッドを構成する箇所が、前記フッ素樹脂膜で被覆されていないことを特徴とする基台。
  2.  前記2以上の電極パッドの内の1対の電極パッドは、前記1または複数の窒化物半導体発光素子の内の1つの窒化物半導体発光素子または前記1または複数のサブマウントの内の1つのサブマウントのn側電極とp側電極と、各別に、電気的且つ物理的に接続するように、前記絶縁性基材の表面に形成されていることを特徴とする請求項1に記載の基台。
  3.  前記2以上の電極パッドの内の1対の電極パッドを各別に含む1対の前記金属膜の間に露出した前記絶縁性基材の露出面の内、少なくとも、1対の前記金属膜の間の距離が前記1対の電極パッド間の離間距離の最大値以下である第2部分と、前記第2部分を挟んで対向する前記金属膜の前記側壁面が、前記フッ素樹脂膜で被覆されていることを特徴とする請求項1または2に記載の基台。
  4.  前記フッ素樹脂膜が、含フッ素脂肪族環構造を構造単位とする重合体または共重合体で構成される非晶質フッ素樹脂を有することを特徴とする請求項1~3の何れか1項に記載の基台。
  5.  前記フッ素樹脂膜が、フッ素樹脂を構成する重合体または共重合体の末端官能基が金属に対して結合性を呈しない非反応性の末端官能基である第1タイプのフッ素樹脂を含むことを特徴とする請求項1~4の何れか1項に記載の基台。
  6.  前記フッ素樹脂膜が2層以上の積層膜で形成され、前記金属膜と接触する前記積層膜の1層目の樹脂膜が、フッ素樹脂を構成する重合体または共重合体の末端官能基が金属に対して結合性を呈する反応性の末端官能基である第2タイプのフッ素樹脂を含み、前記積層膜の2層目以降の樹脂膜が、フッ素樹脂を構成する重合体または共重合体の末端官能基が、金属に対して結合性を呈しない非反応性の末端官能基である第1タイプのフッ素樹脂を含むことを特徴とする請求項1~5の何れか1項に記載の基台。
  7.  前記基台の外周端縁部の上面に、前記フッ素樹脂膜の下地膜として、フッ素樹脂を構成する重合体または共重合体の末端官能基が金属に対して結合性を呈する反応性の末端官能基である第2タイプのフッ素樹脂を含む第2のフッ素樹脂膜が形成されていることを特徴とする請求項1~6の何れか1項に記載の基台。
  8.  請求項1~7の何れか1項に記載の基台をマトリクス状に複数配列して、1枚の板状に一体化して構成され、
     前記絶縁性基材となる絶縁性基材板上に、前記基台1個当たりの前記2以上の金属膜がマトリクス状に周期的に配列して形成され、
     前記絶縁性基材板上の前記基台1個分の単位区画の隣接する同士間の境界線上に格子状の切断領域が設けられていることを特徴とする配線基板体。
  9.  前記切断領域に、前記フッ素樹脂膜が形成されていないことを特徴とする請求項8に記載の配線基板体。
  10.  請求項1~7の何れか1項に記載の基台の製造方法であって、
     前記絶縁性基材の前記一方の面上に前記2以上の金属膜を形成する第1工程と、
     前記絶縁性基材の前記一方の面上において、前記金属膜で被覆されていない前記絶縁性基材の露出面と前記金属膜の側壁面との境界線に沿って、少なくとも、前記境界線と連続する前記絶縁性基材の前記露出面の隣接する2つの前記電極パッドに挟まれた第1部分と、前記第1部分を挟んで対向する前記金属膜の前記側壁面を、前記フッ素樹脂膜で被覆する第2工程を備えることを特徴とする基台の製造方法。
  11.  前記第2工程において、
     前記金属膜の上面の少なくとも前記電極パッドを構成する箇所に、前記フッ素樹脂膜の形成を阻止する第1マスク材料を形成し、
     前記第1マスク材料の形成後の前記絶縁性基材の前記一方の面上に、前記フッ素樹脂膜を構成するフッ素樹脂を含む塗工液を塗布し、
     前記塗工液を乾燥させて前記フッ素樹脂の被膜を形成した後に、前記第1マスク材料と前記第1マスク材料上に形成された前記フッ素樹脂の被膜の一部を除去することを特徴とする請求項10に記載の基台の製造方法。
  12.  前記第1マスク材料はフッ素樹脂を含まない樹脂組成物で構成され、
     前記第2工程において、前記第1マスク材料を、前記フッ素樹脂膜を溶解しない有機溶剤により溶解して除去することを特徴とする請求項11に記載の基台の製造方法。
  13.  前記第2工程において、前記絶縁性基材の前記一方の面上に、前記フッ素樹脂膜を構成するフッ素樹脂を含む塗工液を塗布し、
     前記塗工液を乾燥させて前記フッ素樹脂の被膜を形成した後に、前記金属膜の上面上に形成された前記フッ素樹脂の被膜の一部を研磨により除去することを特徴とする請求項10に記載の基台の製造方法。
  14.  前記第1工程において、
     前記絶縁性基材となる絶縁性基材板上に、前記基台1個当たりの前記2以上の金属膜をマトリクス状に周期的に配列して形成し、
     前記第2工程において、
     前記絶縁性基材板上の前記基台1個分の単位区画の隣接する同士間の境界線上に設けられた格子状の切断領域に、前記フッ素樹脂膜の形成を阻止する第2マスク材料を形成し、
     前記第2マスク材料の形成後の前記絶縁性基材の前記一方の面上に、前記フッ素樹脂膜を構成するフッ素樹脂を含む塗工液を塗布し、
     前記塗工液を乾燥させて前記フッ素樹脂の被膜を形成した後に、前記第2マスク材料と前記第2マスク材料上に形成された前記フッ素樹脂の被膜の一部を除去することを特徴とする請求項10~13の何れか1項に記載の基台の製造方法。
  15.  前記第1工程において、
     前記絶縁性基材となる絶縁性基材板上に、前記基台1個当たりの前記2以上の金属膜をマトリクス状に周期的に配列して形成し、
     前記第2工程において、
     少なくとも、前記絶縁性基材板上の前記基台1個分の単位区画の隣接する同士間の境界線上に設けられた格子状の切断領域と、前記金属膜の上面の少なくとも前記電極パッドを構成する箇所に、前記フッ素樹脂膜の形成を阻止する第2マスク材料を形成し、
     前記第2マスク材料の形成後の前記絶縁性基材の前記一方の面上に、前記フッ素樹脂膜を構成するフッ素樹脂を含む塗工液を塗布し、
     前記塗工液を乾燥させて前記フッ素樹脂の被膜を形成した後に、前記第2マスク材料と前記第2マスク材料上に形成された前記フッ素樹脂の被膜の一部を除去することを特徴とする請求項10に記載の基台の製造方法。
  16.  前記第2マスク材料はフッ素樹脂を含まない樹脂組成物で構成され、
     前記第2工程において、前記第2マスク材料を、前記フッ素樹脂膜を溶解しない有機溶剤により溶解して除去することを特徴とする請求項14または15に記載の基台の製造方法。
  17.  前記第1工程において、
     前記絶縁性基材となる絶縁性基材板上に、前記基台1個当たりの前記2以上の金属膜をマトリクス状に周期的に配列して形成し、
     前記第1工程と前記第2工程の間に、
     前記切断領域とその側方領域、または、前記切断領域の側方領域に、前記フッ素樹脂膜の下地膜として、フッ素樹脂を構成する重合体または共重合体の末端官能基が金属に対して結合性を呈する反応性の末端官能基である第2タイプのフッ素樹脂を含む第2のフッ素樹脂膜を形成することを特徴とする請求項10~16の何れか1項に記載の基台の製造方法。
  18.  前記第2工程の後、前記切断領域に沿って前記絶縁性基材板を切断または割断して、個々の前記基台に分割することを特徴とする請求項14~17の何れか1項に記載の基台の製造方法。
PCT/JP2016/072639 2015-08-03 2016-08-02 窒化物半導体発光素子用の基台及びその製造方法 WO2017022755A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201680041909.9A CN107851693B (zh) 2015-08-03 2016-08-02 氮化物半导体发光元件用的基台及其制造方法
JP2017533084A JP6546660B2 (ja) 2015-08-03 2016-08-02 窒化物半導体発光素子用の基台及びその製造方法
US15/742,190 US10412829B2 (en) 2015-08-03 2016-08-02 Nitride semiconductor light-emitting element base and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015153700 2015-08-03
JP2015-153700 2015-08-03

Publications (1)

Publication Number Publication Date
WO2017022755A1 true WO2017022755A1 (ja) 2017-02-09

Family

ID=57943246

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/072639 WO2017022755A1 (ja) 2015-08-03 2016-08-02 窒化物半導体発光素子用の基台及びその製造方法

Country Status (5)

Country Link
US (1) US10412829B2 (ja)
JP (1) JP6546660B2 (ja)
CN (1) CN107851693B (ja)
TW (1) TWI677111B (ja)
WO (1) WO2017022755A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019043840A1 (ja) * 2017-08-30 2019-03-07 創光科学株式会社 発光装置
US10707388B2 (en) 2017-09-27 2020-07-07 Nichia Corporation Semiconductor device, and method for manufacturing semiconductor device
JP2021527941A (ja) * 2018-09-04 2021-10-14 廈門市三安光電科技有限公司Xiamen San’An Optoelectronics Technology Co., Ltd. 紫外発光ダイオードパッケージ構造及び製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3528297B1 (en) * 2016-11-22 2021-05-19 National Institute of Information and Communications Technology Light-emitting module provided with semiconductor light-emitting element that emits deep ultraviolet light
CN112909137B (zh) * 2021-01-22 2023-05-30 南昌大学 一种用于可见光通信的led芯片结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227293A (ja) * 2011-04-18 2012-11-15 Ibiden Co Ltd ソルダーレジスト、ソルダーレジスト原料、led基板、発光モジュール、発光モジュールを有する機器、led基板の製造方法、発光モジュールの製造方法、及び発光モジュールを有する機器の製造方法
JP2013106048A (ja) * 2011-11-16 2013-05-30 Lg Innotek Co Ltd 発光装置及びこれを備えた発光装置
WO2014178288A1 (ja) * 2013-04-30 2014-11-06 創光科学株式会社 紫外線発光装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060138443A1 (en) 2004-12-23 2006-06-29 Iii-N Technology, Inc. Encapsulation and packaging of ultraviolet and deep-ultraviolet light emitting diodes
JP5020480B2 (ja) 2005-06-14 2012-09-05 電気化学工業株式会社 蛍光体組成物とその用途
JP4711208B2 (ja) 2006-03-17 2011-06-29 山栄化学株式会社 感光性熱硬化性樹脂組成物、並びにレジスト膜被覆平滑化プリント配線基板及びその製造法。
JP2007311707A (ja) 2006-05-22 2007-11-29 Ushio Inc 紫外線発光素子パッケージ
KR100850243B1 (ko) * 2007-07-26 2008-08-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP4780203B2 (ja) * 2009-02-10 2011-09-28 日亜化学工業株式会社 半導体発光装置
US8080436B2 (en) * 2009-07-30 2011-12-20 Nichia Corporation Light emitting device and method of manufacturing the light emitting device
US8455908B2 (en) 2011-02-16 2013-06-04 Cree, Inc. Light emitting devices
WO2013069232A1 (ja) * 2011-11-07 2013-05-16 パナソニック株式会社 配線板とそれを用いた発光装置及びそれらの製造方法
JP6225453B2 (ja) * 2012-05-24 2017-11-08 日亜化学工業株式会社 半導体装置
US20150024385A1 (en) * 2013-07-22 2015-01-22 Wisconsin Alumni Research Foundation Prediction of fertility in males
JP6094415B2 (ja) 2013-07-24 2017-03-15 豊田合成株式会社 配線基板および基板モジュール
JP6451579B2 (ja) * 2015-09-30 2019-01-16 日亜化学工業株式会社 発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227293A (ja) * 2011-04-18 2012-11-15 Ibiden Co Ltd ソルダーレジスト、ソルダーレジスト原料、led基板、発光モジュール、発光モジュールを有する機器、led基板の製造方法、発光モジュールの製造方法、及び発光モジュールを有する機器の製造方法
JP2013106048A (ja) * 2011-11-16 2013-05-30 Lg Innotek Co Ltd 発光装置及びこれを備えた発光装置
WO2014178288A1 (ja) * 2013-04-30 2014-11-06 創光科学株式会社 紫外線発光装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019043840A1 (ja) * 2017-08-30 2019-03-07 創光科学株式会社 発光装置
JPWO2019043840A1 (ja) * 2017-08-30 2020-04-16 創光科学株式会社 発光装置
US11165002B2 (en) 2017-08-30 2021-11-02 Soko Kagau Co., Ltd. Light-emitting device
US10707388B2 (en) 2017-09-27 2020-07-07 Nichia Corporation Semiconductor device, and method for manufacturing semiconductor device
JP2021527941A (ja) * 2018-09-04 2021-10-14 廈門市三安光電科技有限公司Xiamen San’An Optoelectronics Technology Co., Ltd. 紫外発光ダイオードパッケージ構造及び製造方法
JP7125503B2 (ja) 2018-09-04 2022-08-24 廈門市三安光電科技有限公司 紫外発光ダイオードパッケージ構造及び製造方法

Also Published As

Publication number Publication date
TWI677111B (zh) 2019-11-11
JP6546660B2 (ja) 2019-07-17
TW201719936A (zh) 2017-06-01
JPWO2017022755A1 (ja) 2018-03-29
CN107851693B (zh) 2020-02-18
CN107851693A (zh) 2018-03-27
US20180199433A1 (en) 2018-07-12
US10412829B2 (en) 2019-09-10

Similar Documents

Publication Publication Date Title
JP5985782B1 (ja) 窒化物半導体紫外線発光素子及び窒化物半導体紫外線発光装置
JP6440846B2 (ja) 窒化物半導体ウェハ及びその製造方法、並びに、窒化物半導体紫外線発光素子及び装置
WO2017022755A1 (ja) 窒化物半導体発光素子用の基台及びその製造方法
TWI652838B (zh) Nitride semiconductor ultraviolet light emitting device and method of manufacturing same
TWI699011B (zh) 半導體發光裝置
WO2017208535A1 (ja) 窒化物半導体紫外線発光装置及びその製造方法
TWI549321B (zh) Electronic device
WO2018003228A1 (ja) 紫外線発光装置及びその製造方法
US9444017B2 (en) Semiconductor light emitting device with a film having a roughened surface
US20160064621A1 (en) Method of manufacturing light emitting device
KR20210069026A (ko) 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16833034

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017533084

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16833034

Country of ref document: EP

Kind code of ref document: A1