WO2016207985A1 - 実装構造体 - Google Patents

実装構造体 Download PDF

Info

Publication number
WO2016207985A1
WO2016207985A1 PCT/JP2015/068101 JP2015068101W WO2016207985A1 WO 2016207985 A1 WO2016207985 A1 WO 2016207985A1 JP 2015068101 W JP2015068101 W JP 2015068101W WO 2016207985 A1 WO2016207985 A1 WO 2016207985A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
electrode terminals
electronic component
mounting structure
trap
Prior art date
Application number
PCT/JP2015/068101
Other languages
English (en)
French (fr)
Inventor
悠 柴山
Original Assignee
オリンパス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリンパス株式会社 filed Critical オリンパス株式会社
Priority to PCT/JP2015/068101 priority Critical patent/WO2016207985A1/ja
Priority to JP2017524323A priority patent/JPWO2016207985A1/ja
Publication of WO2016207985A1 publication Critical patent/WO2016207985A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering

Definitions

  • the present invention relates to a mounting structure in which an electronic component is mounted on a substrate via solder.
  • an endoscope which is inserted into a subject and which performs observation or the like of the subject site, and is widely used in the medical field and the like.
  • the endoscope incorporates an electronic circuit module in which an electronic component such as an imaging device is mounted at the distal end of a flexible elongated insertion portion.
  • the distal end portion of the insertion portion is desired to be reduced in diameter and shortened in consideration of ease of insertion into a patient and the like. Under such circumstances, various techniques have been disclosed for miniaturizing the electronic circuit module incorporated in the tip.
  • the image sensor and the electronic component for driving the image sensor are mounted on the electrode terminal provided on the substrate through solder.
  • a solder fillet is formed on the electrode surface not opposing the electrode terminal. Increase the connection reliability.
  • the present invention has been made in view of the above, and a mounting structure capable of efficiently capturing solder balls and preventing a short circuit even when solder is scattered and solder balls are generated as a result of flux scattering. Intended to provide.
  • the inventor of the present invention has found that, when the electrodes of the electronic component are connected by solder on the electrode terminals of the substrate, the scattered solder balls are heated. Since the trap pattern is provided in the vicinity of the side surface where the electrode terminal of the electronic component is not provided because the terminal is drawn to the side surface and the lower surface where the terminal is not provided, the solder ball can be effectively captured and the short circuit defect can be avoided.
  • the present invention has been completed.
  • a conductive solder trap pattern not connected to at least one of the two electrode terminals is provided around the side surface of the substrate on which the electrode terminal is not provided, in the electronic component mounting area of the substrate.
  • the constituent material of the solder trap pattern is characterized in that the thermal conductivity is higher than the constituent material of the electrode terminal.
  • the solder trap pattern faces two side surfaces of the substrate on which the electrode terminal is not provided outside the electronic component mounting region. , And are not connected to any of the two electrode terminals.
  • the solder trap pattern is along two side surfaces where the electrode terminal of the electronic component mounting area is not provided in the electronic component mounting area of the substrate. It arranges like and is characterized by not being connected with either of two above-mentioned electrode terminals.
  • the height of the solder trap pattern is lower than the height of the electrode terminal.
  • the mounting structure according to the present invention effectively captures a solder ball and prevents a short circuit failure by providing a solder trap pattern in the vicinity of the side surface on which the electrode terminal of the electronic component in which a large amount of solder ball is not provided. be able to.
  • FIG. 1 is a cross-sectional view of a mounting structure according to a first embodiment of the present invention.
  • FIG. 2 is a top view of the mounting structure of FIG.
  • FIG. 3 is a top view of a trap electrode terminal used in the mounting structure according to the first modification of the first embodiment of the present invention.
  • FIG. 4 is a top view of a trap electrode terminal used in the mounting structure according to the second modification of the first embodiment of the present invention.
  • FIG. 5 is a top view of the mounting structure according to the third modification of the first embodiment of the present invention.
  • FIG. 6 is a top view of the mounting structure according to the second embodiment of the present invention.
  • FIG. 7 is a top view of the mounting structure according to the third embodiment of the present invention.
  • FIG. 8 is a top view of the mounting structure according to the fourth embodiment of the present invention.
  • FIG. 1 is a cross-sectional view of a mounting structure according to a first embodiment of the present invention.
  • FIG. 2 is a top view of the mounting structure of FIG.
  • the mounting structure 10 according to the first embodiment is formed of a rectangular parallelepiped and is made of an electronic component 1 having electrodes 1a and 1b provided on opposing surfaces, and an insulating material.
  • a substrate 2 is provided with electrode terminals 2a and 2b connecting electrodes 1a and 1b of component 1 respectively, and electrode 1a or 1b and electrode terminal 2a or 2b are electrically and mechanically connected with solder 4 .
  • solder 4 is omitted to facilitate understanding of the invention.
  • Electrode terminals 2a and 2b are provided in a region where the electronic component 1 of the substrate 2 is mounted (hereinafter referred to as “electronic component mounting region"), and two side surfaces of the electronic component mounting region where the electrode terminals 2a and 2b are not provided Solder trap patterns 3a and 3b are formed on the periphery of the semiconductor chip so as to face the side surface.
  • the solder trap patterns 3a and 3b are dummy interconnections not connected to the interconnections (not shown) of the substrate 2 and are made of conductive materials such as aluminum, copper, and alloys containing these metals, or metals or alloys of these metals. The one plated with gold is used.
  • solder trap patterns 3a and 3b are made of a material having high thermal conductivity, it is easy to capture generated solder balls.
  • the solder trap patterns 3a and 3b may be made of the same material as the constituent material of the electrode terminals 2a and 2b. If the same material is used, the manufacture becomes easy.
  • the solder trap patterns 3a and 3b are preferably treated to increase the surface roughness. When the surface roughness is large, it is easy to capture the solder balls. Also, the solder trap patterns 3a and 3b may have a mesh structure.
  • the height h 2 of the solder trap patterns 3a and 3b is not limited, it is preferably lower than the height h 1 of the electrode terminals 2a and 2b. If the height h 2 of the solder trap patterns 3a and 3b is less than the height h 1 of the electrode terminals 2a and 2b, it is easy to capture a solder ball.
  • the length r 2 of the solder trap patterns 3a and 3b are not limited to, an electronic component 1 of the electrode terminals 2a and 2b are more than half the length r 1 of the side portion not provided, preferably 70% It is above. As solder trap patterns 3a and 3b of length r 2 is long, it is easy to capture a solder ball.
  • the length r 2 of the solder trap patterns 3 a and 3 b is about 0.1 to 1.0 mm depending on the size of the electronic component 1. If the material thermal conductivity of the solder trap patterns 3a and 3b is larger than the electrode terminals 2a and 2b, the solder trap patterns 3a and 3b, but may be smaller spacing r 3 between the electrode terminals 2a and 2b, the same In the case of using the material of ( 1) , it is preferable to set a predetermined interval, for example, 10% or more of the length r1 of the side portion where the electrode terminals 2a and 2b of the electronic component 1 are not provided.
  • the solder trap patterns 3a and 3b are not connected to any of the electrode terminals 2a and 2b. By providing the solder trap patterns 3a and 3b independently from the electrode terminals 2a and 2b, it is possible to capture only the generated solder balls while suppressing the solder flow from the electrode terminals 2a and 2b.
  • the generated solder balls can be efficiently captured and melted and connected on the solder trap patterns 3a and 3b, so that a short circuit failure can be reliably prevented.
  • FIG. 3 is a top view of a trap electrode terminal used in the mounting structure according to the first modification of the first embodiment of the present invention.
  • the first modification of the first embodiment of the present invention includes trap electrode terminals 5a and 5b in which the electrode terminal 2a or 2b and the solder trap pattern 3a or 3b are integrated.
  • the solder is applied onto the electrode terminal 2a or 2b, and the solder ball generated when connecting the electrodes 1a and 1b of the electronic component 1 is captured by the solder trap pattern 3a or 3b.
  • the solder trap patterns 3a and 3b and the electrode terminals 2a and 2b are made of the same material, so the solder trap pattern 3a or 3b and the space r 3 between the electrode terminals 2a or 2b are electronic components 1 it is preferred to separation of the electrode terminals 2a and 2b and the distance r 1 of 10% or more.
  • the length r 5 is the short-side direction of the solder trap patterns 3a or 3b, 30% of the electrode terminals 2a and in the long side direction of 2b length r 4 or less, preferably 10% or less.
  • connection strength may be reduced It is for.
  • the trap electrode terminals 5a and 5b have symmetrical shapes as in the first modification, the trap pattern is provided around the side surfaces of the substrate 2 where the electronic component mounting region is not provided.
  • a shape not connected to any one of the electrode terminals 2a and 2b for example, a trap electrode terminal in which both of the solder trap patterns 3a and 3b are connected to only one of the electrode terminals 2a and 2b may be used.
  • the trap electrode terminal 5a ' having the solder trap patterns 3a-1 and 3b-1 connected to the electrode terminal 2a and the solder trap patterns 3a-2 and 3b-2 connected to the electrode terminal 2b You may comprise by trap electrode terminal 5b '.
  • solder trap pattern efficiently captures solder balls by setting the length of half or more of the length of the side surface portion along the side surface on which the electrode terminals 2a and 2b of the electronic component mounting region of the substrate 2 are not provided.
  • solder trap patterns 3d and 3e may be respectively provided in parallel close to the electrode terminals 2a and 2b. Parallel closely placed on the solder trap pattern 3d and 3e of the electrode terminals 2a and 2b, and the longitudinal direction of the solder trap pattern 3d and 3e length r 6, the long side direction of the electrode terminals 2a and 2b length r By making the length longer than 4 , the capture of the solder ball becomes easy.
  • FIG. 6 is a top view of the mounting structure according to the second embodiment of the present invention.
  • the solder trap pattern 3D is provided in the electronic component mounting area, and the side surfaces of the solder trap pattern 3A are electrode terminals 2a and 2b in the electronic component mounting area. It is provided along the side which is not provided.
  • the solder trap pattern 3D is provided in the electronic component mounting area, that is, in the lower part of the electronic component 1, there is a space for capturing a solder ball between the upper surface of the solder trap pattern 3D and the bottom surface of the electronic component 1. Need to be. Accordingly, the height h2 of the solder trap patterns 3A is formed a height h 1 and the same or lower electrode terminal 2a and 2b.
  • the solder trap pattern 3D is not connected to any of the electrode terminals 2a and 2b. By providing the solder trap pattern 3D independently from the electrode terminals 2a and 2b, it is possible to capture only the generated solder balls and prevent a short circuit while suppressing the solder flow from the electrode terminals 2a and 2b. In addition, although it is preferable to use a material having a thermal conductivity higher than that of the electrode terminals 2a and 2b, the same material may be used as the constituent material of the solder trap pattern 3D.
  • the side surface of one solder trap pattern 3D is provided along the side surface where the electrode terminals 2a and 2b of the electronic component mounting region are not provided, but it is divided into two trap patterns.
  • the side surface of the semiconductor device may be provided along the side surface where the electrode terminals 2a and 2b of the electronic component mounting area are not provided.
  • FIG. 7 is a top view of the mounting structure according to the third embodiment of the present invention. As shown in FIG. 7, in the mounting structure 10E according to the third embodiment, the solder trap pattern 3B is provided around the side surface where the solder trap pattern 3B is not provided with the electrode terminals 2a and 2b in the electronic component mounting region.
  • the solder trap pattern 3E is provided from the lower portion of the electronic component 1 to the outside of the electronic component mounting region of the substrate 2, there is a space for capturing solder balls between the upper surface of the solder trap pattern 3E and the bottom surface of the electronic component 1. You need to Therefore, the height h2 of the solder trap pattern 3E is formed to be equal to or smaller than the height h1 of the electrode terminals 2a and 2b.
  • the solder trap pattern 3E is not connected to any of the electrode terminals 2a and 2b. By providing the solder trap pattern 3E independently from the electrode terminals 2a and 2b, while suppressing the flow of solder from the electrode terminals 2a and 2b, only the generated solder balls are captured to prevent a short circuit. Further, as a constituent material of the solder trap pattern 3E, it is preferable to use a material having a thermal conductivity higher than that of the electrode terminals 2a and 2b, but the same material may be used.
  • the side surface of one solder trap pattern 3B is provided around the side surface where the electrode terminals 2a and 2b of the electronic component mounting region are not provided, but it is divided into two trap patterns.
  • the side surface of the trap pattern may be located around the side surface where the electrode terminals 2a and 2b of the electronic component mounting area are not provided.
  • FIG. 8 is a top view of the mounting structure according to the fourth embodiment of the present invention.
  • the mounting structure 10F according to the fourth embodiment includes two electronic components 1-1 and 1-2 and electrodes 1a and 1b of the two electronic components 1-1 and 1-2, respectively. And a substrate 2A on which the electrode terminals 2a and 2b to be connected are formed.
  • Solder trap patterns 3a, 3b and 3c are formed on the substrate 2A so as to face two side surfaces where the electrode terminals 2a and 2b in the electronic component mounting area are not provided.
  • the solder trap pattern 3c functions as a trap pattern of the two electronic components 1-1 and 1-2.
  • the trap pattern 3c may be divided into trap patterns of the electronic components 1-1 and 1-2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

半田ボールを効率的に捕捉し、短絡を防止する実装構造体を提供する。　本発明の実装構造体（１０）は、直方体をなす電子部品（１）の対向する面に設けられた電極（１ａ、１ｂ）が、基板（２）の電極端子（２ａ、２ｂ）に半田（４）を介して電気的および機械的に接続された実装構造体（１０）において、基板（２）の電子部品実装領域の、電極端子（２ａ、２ｂ）が設けられない箇所であって、電子部品（１）の側面周辺に、複数の半田トラップパターンからなる場合には個々が、１つの半田トラップパターンからなる場合には当該１つが、２つの電極端子（２ａ、２ｂ）の少なくとも一方とは接続はしていない、導電性の半田トラップパターン（３ａ、３ｂ）を備えることを特徴とする。

Description

実装構造体
　本発明は、半田を介して基板上に電子部品が実装された実装構造体に関するものである。
　従来、被検内に挿入されて被検部位の観察等を行う内視鏡が知られており、医療分野等で広く利用されている。この内視鏡は、可撓性を有する細長の挿入部の先端部に、撮像素子等の電子部品を実装した電子回路モジュールが内蔵されている。挿入部の先端部は、患者への挿入のしやすさ等を考慮して、細径化、短小化が望まれている。このような状況の下、先端部に内蔵される電子回路モジュールを小型化するための種々の技術が開示されている。
　撮像素子や撮像素子を駆動する電子部品は、基板上に設けられた電極端子上に半田を介して実装される。電子部品の電極と基板の電極端子とを半田で接続する場合、対向する電極と電極端子との半田による接続に加え、電極端子と対向しない電極面に半田フィレットが形成されることにより、接続面積が増大し、接続の信頼性が向上する。半田フィレットを形成するためには、使用する半田量を増やす必要があるが、使用量が多すぎると接続部以外に半田が飛散して半田ボールとなり、短絡不良の原因となる。
　半田ボールの発生を防止する技術として、基板に接続される電子部品の電極内に溝を設けることにより半田の飛散を防止した電子回路基板が開示されている（例えば、特許文献１参照）。
特開２０１０－１７１４４１号公報
　しかしながら、特許文献１の技術では、フラックス飛散に起因する半田の飛散を防止することは困難であった。
　本発明は、上記に鑑みてなされたものであって、フラックス飛散に伴い半田が飛散し半田ボールが発生した場合でも、半田ボールを効率的に捕捉し、短絡を防止することができる実装構造体を提供することを目的とする。
　本発明者は、上記課題を達成するために鋭意検討した結果、基板の電極端子上に電子部品の電極を半田により接続する場合、飛散した半田ボールは、加熱により温度が上昇した電子部品の電極端子が設けられない側面や下面に引き寄せられるため、電子部品の電極端子が設けられない側面近傍にトラップパターンを設けることにより、効果的に半田ボールを捕捉しえ、短絡不良を回避しうることを見出し、本発明を完成するに至った。
　すなわち、本発明にかかる実装構造体は、直方体をなす電子部品の対向する面に設けられた電極が、基板の電極端子に半田を介して電気的および機械的に接続された実装構造体において、前記基板の電子部品実装領域の、前記電極端子が設けられない側面周辺に、２つの前記電極端子のいずれか一方とは少なくとも接続していない、導電性の半田トラップパターンを備えることを特徴とする。
　また、本発明にかかる実装構造体は、上記発明において、前記半田トラップパターンの構成材料は、前記電極端子の構成材料より熱伝導率が高いことを特徴とする。
　また、本発明にかかる実装構造体は、上記発明において、前記半田トラップパターンは、前記基板の前記電子部品実装領域外に、前記電子部品実装領域の前記電極端子が設けられない２つの側面に対向してそれぞれ配置され、２つの前記電極端子のいずれとも接続されないことを特徴とする。
　また、本発明にかかる実装構造体は、上記発明において、前記半田トラップパターンは、前記基板の前記電子部品実装領域内に、前記電子部品実装領域の前記電極端子が設けられない２つの側面に沿うように配置され、２つの前記電極端子のいずれとも接続されないことを特徴とする。
　また、本発明にかかる実装構造体は、上記発明において、前記半田トラップパターンの高さは、前記電極端子の高さより低いことを特徴とする。
　本発明にかかる実装構造体は、半田ボールが多く存在する電子部品の電極端子が設けられない側面近傍に半田トラップパターンを設けることにより、半田ボールを効果的に捕捉して、短絡不良を防止することができる。
図１は、本発明の実施の形態１にかかる実装構造体の断面図である。 図２は、図１の実装構造体の上面図である。 図３は、本発明の実施の形態１の変形例１にかかる実装構造体で使用するトラップ電極端子の上面図である。 図４は、本発明の実施の形態１の変形例２にかかる実装構造体で使用するトラップ電極端子の上面図である。 図５は、本発明の実施の形態１の変形例３にかかる実装構造体の上面図である。 図６は、本発明の実施の形態２にかかる実装構造体の上面図である。 図７は、本発明の実施の形態３にかかる実装構造体の上面図である。 図８は、本発明の実施の形態４にかかる実装構造体の上面図である。
　以下、添付図面を参照して、本発明を実施するための形態（以下、「実施の形態」という）を説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。また、図面は模式的なものであり、各部材の厚みと幅との関係、各部材の比率などは、現実と異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。
（実施の形態１）
　図１は、本発明の実施の形態１にかかる実装構造体の断面図である。図２は、図１の実装構造体の上面図である。図１および図２に示すように、実施の形態１の実装構造体１０は、直方体をなし、対向する面に電極１ａおよび１ｂが設けられた電子部品１と、絶縁性の材料からなり、電子部品１の電極１ａおよび１ｂをそれぞれ接続する電極端子２ａおよび２ｂを有する基板２とを備え、電極１ａまたは１ｂと、電極端子２ａまたは２ｂとが半田４で電気的および機械的に接続されている。なお、図２において、発明の理解を容易にするために半田４の図示を省略している。
　基板２の電子部品１を実装する領域（以下、「電子部品実装領域」という）には、電極端子２ａおよび２ｂが設けられ、電極端子２ａおよび２ｂが設けられない電子部品実装領域の２つの側面の周辺には、前記側面に対向するように半田トラップパターン３ａおよび３ｂが形成されている。半田トラップパターン３ａおよび３ｂは、基板２の図示しない配線と接続されないダミーの配線であって、導電性の材料、例えば、アルミニウム、銅、およびこれらの金属を含む合金や、これらの金属または合金に金めっき等がされたものが使用される。半田トラップパターン３ａおよび３ｂの構成材料は、電極端子２ａおよび２ｂの構成材料より熱伝導率が高い材料を使用することが好ましい。熱伝導率の高い材料により半田トラップパターン３ａおよび３ｂを構成すると、発生した半田ボールの捕捉が容易となるためである。なお、半田トラップパターン３ａおよび３ｂを、電極端子２ａおよび２ｂの構成材料と同一の材料で構成してもよく、同一の材料とする場合、製造が容易となる。
　また、半田トラップパターン３ａおよび３ｂは、表面粗さが大きくなるよう処理したものが好ましい。表面粗さが大きくなると、半田ボールの捕捉が容易となるためである。また、半田トラップパターン３ａおよび３ｂは、メッシュ構造からなるものであってもよい。
　本実施の形態１において、半田トラップパターン３ａおよび３ｂの高さｈ２は限定されるものではないが、電極端子２ａおよび２ｂの高さｈ１より低いことが好ましい。半田トラップパターン３ａおよび３ｂの高さｈ２が電極端子２ａおよび２ｂの高さｈ１より低い場合、半田ボールの捕捉が容易となる。また、半田トラップパターン３ａおよび３ｂの長さｒ２は限定されるものではないが、電子部品１の電極端子２ａおよび２ｂが設けられない側面部分の長さｒ１の半分以上、好ましくは７０％以上である。半田トラップパターン３ａおよび３ｂの長さｒ２が長いほど、半田ボールの捕捉が容易となる。半田トラップパターン３ａおよび３ｂの長さｒ２は、電子部品１の大きさによるが０．１～１．０ｍｍ程度の長さである。半田トラップパターン３ａおよび３ｂの材料の熱伝導率が電極端子２ａおよび２ｂより大きい場合、半田トラップパターン３ａおよび３ｂと、電極端子２ａおよび２ｂとの間の間隔ｒ３が小さくてもよいが、同一の材料を使用する場合は、所定間隔、例えば、電子部品１の電極端子２ａおよび２ｂが設けられない側面部分の長さｒ１の１０％以上離間することが好ましい。
　半田トラップパターン３ａおよび３ｂは、電極端子２ａおよび２ｂのいずれとも接続されない。半田トラップパターン３ａおよび３ｂを、電極端子２ａおよび２ｂから独立して設けることにより、電極端子２ａおよび２ｂからの半田流れを抑制しながら、発生した半田ボールのみを捕捉することができる。
　実施の形態１では、発生した半田ボールを効率的に捕捉し、半田トラップパターン３ａおよび３ｂ上で溶融し、接続することができるので、短絡不良を確実に防止することができる。
　なお、半田トラップパターン３ａおよび３ｂは、電極端子２ａおよび２ｂの両方と接続されていなければ、いずれか一方と接続されたものであってもよい。図３は、本発明の実施の形態１の変形例１にかかる実装構造体で使用するトラップ電極端子の上面図である。
　本発明の実施の形態１の変形例１では、電極端子２ａまたは２ｂと、半田トラップパターン３ａまたは３ｂとが一体化したトラップ電極端子５ａおよび５ｂを有する。変形例１では、半田は電極端子２ａまたは２ｂ上に塗布され、電子部品１の電極１ａおよび１ｂを接続する際に発生した半田ボールを、半田トラップパターン３ａまたは３ｂにより捕捉する。
　変形例１では、半田トラップパターン３ａおよび３ｂと電極端子２ａおよび２ｂは、同一の材料により構成されるため、半田トラップパターン３ａまたは３ｂと、電極端子２ａまたは２ｂの間隔ｒ３は、電子部品１の電極端子２ａおよび２ｂとの距離ｒ１の１０％以上離間することが好ましい。また、半田トラップパターン３ａまたは３ｂの短辺方向の長さｒ５は、電極端子２ａおよび２ｂの長辺方向の長さｒ４の３０％以下、好ましくは１０％以下である。半田トラップパターン３ａまたは３ｂの長さｒ５が長すぎると、接続に使用する電極端子２ａおよび２ｂ上の半田が、半田トラップパターン３ａまたは３ｂのほうに流れだし、接続強度が低下するおそれがあるためである。半田トラップパターン３ａまたは３ｂの長さｒ５は、隣接して実装される電子部品１の距離にもよるが、０．０５～０．１ｍｍ程度の長さである。
　トラップ電極端子５ａおよび５ｂは、変形例１のように対称となる形状であることが好ましいが、トラップパターンが基板２の電子部品実装領域の電極端子２ａおよび２ｂが設けられない側面周辺に設けられ、電極端子２ａおよび２ｂのいずれか一方と接続されていない形状、例えば、半田トラップパターン３ａおよび３ｂの両方を、電極端子２ａおよび２ｂのいずれか一方のみに接続したようなトラップ電極端子としてもよい。あるいは、図４に示すように、電極端子２ａに半田トラップパターン３ａ－１および３ｂ－１を接続したトラップ電極端子５ａ’と、電極端子２ｂに半田トラップパターン３ａ－２および３ｂ－２を接続したトラップ電極端子５ｂ’とにより構成してもよい。
　また、半田トラップパターンは、基板２の電子部品実装領域の電極端子２ａおよび２ｂが設けられない側面に沿って、側面部分の長さの半分以上の長さとすることにより効率的に半田ボールを捕捉できるが、図５に示すように、電極端子２ａおよび２ｂに近接して平行に半田トラップパターン３ｄおよび３ｅをそれぞれ設けてもよい。半田トラップパターン３ｄおよび３ｅを電極端子２ａおよび２ｂに平行に近接配置し、かつ半田トラップパターン３ｄおよび３ｅの長辺方向の長さｒ６を、電極端子２ａおよび２ｂの長辺方向の長さｒ４より長くすることで半田ボールの捕捉が容易となる。
（実施の形態２）
　図６は、本発明の実施の形態２にかかる実装構造体の上面図である。図６に示すように、実施の形態２にかかる実装構造体１０Ｄにおいて、半田トラップパターン３Ｄは電子部品実装領域内に設けられ、半田トラップパターン３Ａの側面が電子部品実装領域の電極端子２ａおよび２ｂが設けられない側面に沿うように設けられる。
　半田トラップパターン３Ｄは電子部品実装領域内、すなわち、電子部品１の下部に設けられるため、半田トラップパターン３Ｄの上面と電子部品１の底面との間に、半田ボールを捕捉する空間を有している必要がある。したがって、半田トラップパターン３Ａの高さｈ２は、電極端子２ａおよび２ｂの高さｈ１と同一または低く形成される。
　半田トラップパターン３Ｄは、電極端子２ａおよび２ｂのいずれとも接続されない。半田トラップパターン３Ｄを、電極端子２ａおよび２ｂから独立して設けることにより、電極端子２ａおよび２ｂからの半田流れを抑制しながら、発生した半田ボールのみを捕捉し、短絡を防止することができる。また、半田トラップパターン３Ｄの構成材料は、電極端子２ａおよび２ｂの構成材料より熱伝導率が高い材料を使用することが好ましいが、同一の材料を使用してもよい。
　実施の形態２では、１つの半田トラップパターン３Ｄの側面が電子部品実装領域の電極端子２ａおよび２ｂが設けられない側面に沿うように設けているが、２つのトラップパターンに分割し、各トラップパターンの側面が電子部品実装領域の電極端子２ａおよび２ｂが設けられない側面に沿うように設けてもよい。
（実施の形態３）
　図７は、本発明の実施の形態３にかかる実装構造体の上面図である。図７に示すように、実施の形態３にかかる実装構造体１０Ｅにおいて、半田トラップパターン３Ｂは、半田トラップパターン３Ｂが電子部品実装領域の電極端子２ａおよび２ｂが設けられない側面周辺に設けられる。
　半田トラップパターン３Ｅは、電子部品１の下部から基板２の電子部品実装領域外まで設けられるため、半田トラップパターン３Ｅの上面と電子部品１の底面との間に、半田ボールを捕捉する空間を有している必要がある。したがって、半田トラップパターン３Ｅの高さｈ２は、電極端子２ａおよび２ｂの高さｈ１と同一または低く形成される。
　半田トラップパターン３Ｅは、電極端子２ａおよび２ｂのいずれとも接続されない。半田トラップパターン３Ｅを、電極端子２ａおよび２ｂから独立して設けることにより、電極端子２ａおよび２ｂからの半田流れを抑制しながら、発生した半田ボールのみを捕捉し、短絡を防止する。また、半田トラップパターン３Ｅの構成材料は、電極端子２ａおよび２ｂの構成材料より熱伝導率が高い材料を使用することが好ましいが、同一の材料を使用してもよい。
　実施の形態３では、１つの半田トラップパターン３Ｂの側面が電子部品実装領域の電極端子２ａおよび２ｂが設けられない側面周辺に位置するように設けているが、２つのトラップパターンに分割し、各トラップパターンの側面が電子部品実装領域の電極端子２ａおよび２ｂが設けられない側面周辺に位置するように設けてもよい。
（実施の形態４）
　図８は、本発明の実施の形態４にかかる実装構造体の上面図である。図８に示すように、実施の形態４にかかる実装構造体１０Ｆは、２つの電子部品１－１、１－２と、２つの電子部品１－１、１－２の電極１ａおよび１ｂをそれぞれ接続する電極端子２ａおよび２ｂが形成された基板２Ａとを備える。
　基板２Ａには、電子部品実装領域の電極端子２ａおよび２ｂが設けられない２つの側面に対向するように半田トラップパターン３ａ、３ｂおよび３ｃが形成されている。半田トラップパターン３ｃは、２つの電子部品１－１、１－２のトラップパターンとして機能する。トラップパターン３ｃを分割して、電子部品１－１、１－２それぞれのトラップパターンとしてもよい。
　１、１－１、１－２　電子部品
　１ａ、１ｂ　電極
　２、２Ｃ、２Ｄ、２Ｅ、２Ｆ　基板
　２ａ、２ｂ　電極端子
　３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ａ－１、３ｂ－１、３ａ－２、３ｂ－２、３Ｄ、３Ｅ　半田トラップパターン
　４　半田
　５ａ、５ｂ、５ａ’、５ｂ’　トラップ電極端子
　１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｆ　実装構造体

Claims (5)

  1. 　直方体をなす電子部品の対向する面に設けられた電極が、基板の電極端子に半田を介して電気的および機械的に接続された実装構造体において、
    　前記基板の電子部品実装領域の、前記電極端子が設けられない側面周辺に、２つの前記電極端子のいずれか一方とは少なくとも接続していない、導電性の半田トラップパターンを備えることを特徴とする実装構造体。
  2. 　前記半田トラップパターンの構成材料は、前記電極端子の構成材料より熱伝導率が高いことを特徴とする請求項１に記載の実装構造体。
  3. 　前記半田トラップパターンは、前記基板の前記電子部品実装領域外に、前記電子部品実装領域の前記電極端子が設けられない２つの側面に対向してそれぞれ配置され、２つの前記電極端子のいずれとも接続されないことを特徴とする請求項１または２に記載の実装構造体。
  4. 　前記半田トラップパターンは、前記基板の前記電子部品実装領域内に、前記電子部品実装領域の前記電極端子が設けられない２つの側面に沿うように配置され、２つの前記電極端子のいずれとも接続されないことを特徴とする請求項１または２に記載の実装構造体。
  5. 　前記半田トラップパターンの高さは、前記電極端子の高さより低いことを特徴とする請求項１～４のいずれか一つに記載の実装構造体。
PCT/JP2015/068101 2015-06-23 2015-06-23 実装構造体 WO2016207985A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2015/068101 WO2016207985A1 (ja) 2015-06-23 2015-06-23 実装構造体
JP2017524323A JPWO2016207985A1 (ja) 2015-06-23 2015-06-23 実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/068101 WO2016207985A1 (ja) 2015-06-23 2015-06-23 実装構造体

Publications (1)

Publication Number Publication Date
WO2016207985A1 true WO2016207985A1 (ja) 2016-12-29

Family

ID=57584864

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/068101 WO2016207985A1 (ja) 2015-06-23 2015-06-23 実装構造体

Country Status (2)

Country Link
JP (1) JPWO2016207985A1 (ja)
WO (1) WO2016207985A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020225852A1 (ja) * 2019-05-07 2021-10-21 三菱電機株式会社 半導体装置及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59159975U (ja) * 1983-04-12 1984-10-26 三菱電機株式会社 混成集積回路基板
JPH044779U (ja) * 1990-04-26 1992-01-16
JPH04217384A (ja) * 1990-12-18 1992-08-07 Matsushita Electric Ind Co Ltd プリント基板
JPH10229273A (ja) * 1997-02-14 1998-08-25 Sony Corp プリント配線板及び該プリント配線板への部品のはんだ付法
JP2003008184A (ja) * 2001-06-20 2003-01-10 Toshiba It & Control Systems Corp プリント基板
US20050269384A1 (en) * 2004-06-04 2005-12-08 Inventec Corporation Method of preventing flashing between solder pads on circuit board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59159975U (ja) * 1983-04-12 1984-10-26 三菱電機株式会社 混成集積回路基板
JPH044779U (ja) * 1990-04-26 1992-01-16
JPH04217384A (ja) * 1990-12-18 1992-08-07 Matsushita Electric Ind Co Ltd プリント基板
JPH10229273A (ja) * 1997-02-14 1998-08-25 Sony Corp プリント配線板及び該プリント配線板への部品のはんだ付法
JP2003008184A (ja) * 2001-06-20 2003-01-10 Toshiba It & Control Systems Corp プリント基板
US20050269384A1 (en) * 2004-06-04 2005-12-08 Inventec Corporation Method of preventing flashing between solder pads on circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020225852A1 (ja) * 2019-05-07 2021-10-21 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPWO2016207985A1 (ja) 2018-04-12

Similar Documents

Publication Publication Date Title
CN107180810B (zh) 具有增大的附接角度的导电线的半导体装置和方法
JP2011188375A (ja) 撮像装置
JP6000859B2 (ja) 半導体装置の製造方法、半導体装置、及び内視鏡
CN109788892B (zh) 电子电路单元、摄像单元和内窥镜
JP6076048B2 (ja) 撮像装置及び内視鏡
JP2014110847A (ja) 撮像装置、内視鏡及び撮像装置の製造方法
JPWO2016189609A1 (ja) 立体配線板および立体配線板の製造方法
JP6396633B2 (ja) 回路基板
WO2018193531A1 (ja) 内視鏡、撮像モジュール、および撮像モジュールの製造方法
WO2016207985A1 (ja) 実装構造体
JP5711178B2 (ja) 撮像装置及びこの撮像装置を用いた内視鏡
JP2014165210A (ja) モジュール基板
JP2011071036A (ja) 電子回路モジュール
JP2006253569A (ja) フレキシブル配線基板およびこれを用いた半導体装置
JP2010043874A (ja) コネクト基板及びこれを用いた電子部品検査装置
JP2014158563A (ja) 内視鏡、撮像装置、及び撮像装置の製造方法
JP2007194240A (ja) プリント基板および電子機器
JP2006314582A (ja) 電子内視鏡の配線接続部
JP7162238B2 (ja) 固体撮像装置
JP2006216842A (ja) メモリカードおよびプリント配線板
JP7149489B2 (ja) 固体撮像装置
CN215420938U (zh) 芯片连接结构和电子设备
WO2021149177A1 (ja) 撮像装置、内視鏡、および撮像装置の製造方法
WO2016117123A1 (ja) 撮像装置、および内視鏡
JP2020194854A (ja) 固体撮像装置へ配線する製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15896307

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017524323

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15896307

Country of ref document: EP

Kind code of ref document: A1