WO2016132551A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2016132551A1
WO2016132551A1 PCT/JP2015/054879 JP2015054879W WO2016132551A1 WO 2016132551 A1 WO2016132551 A1 WO 2016132551A1 JP 2015054879 W JP2015054879 W JP 2015054879W WO 2016132551 A1 WO2016132551 A1 WO 2016132551A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
resistance region
semiconductor device
low resistance
high resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/054879
Other languages
English (en)
French (fr)
Inventor
雅人 岸
渡辺　祐司
竹森　俊之
健夫 穴澤
俊孝 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to PCT/JP2015/054879 priority Critical patent/WO2016132551A1/ja
Priority to JP2016547198A priority patent/JP6224257B2/ja
Priority to CN201580045122.5A priority patent/CN107135668B/zh
Priority to US15/514,615 priority patent/US9831335B2/en
Publication of WO2016132551A1 publication Critical patent/WO2016132551A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/605—Source, drain, or gate electrodes for FETs comprising highly resistive materials

Definitions

  • the present invention relates to a semiconductor device.
  • a semiconductor device having a so-called shield gate structure is known (see, for example, Patent Document 1).
  • a conventional semiconductor device 900 includes a semiconductor substrate 910 including an n + type drain region 912, an n ⁇ type drift region 914, a p type base region 916, and an n + type source region 918, and a semiconductor substrate.
  • n-type drift region 914 having a bottom adjacent to n-type drift region 914 and a side wall adjacent to p-type base region 916 and n-type drift region 914, and formed in stripes when viewed in plan
  • the shield electrode 930 is provided in the trench 922 and positioned between the gate electrode 926 and the bottom of the trench 922, the gate-drain capacitance C GD (FIG. As a result, the gate charge current amount and the gate discharge current amount are reduced, and the switching speed can be increased. Further, the distance from the corner portion of the trench 922 where the electric field concentration is likely to occur to the gate electrode 926 can be increased, and further, the electric field can be relaxed in the electrically insulating region 928, so that the withstand voltage can be increased.
  • the present inventor considered using a high-resistance shield electrode (for example, a shield electrode having a higher resistance than the source electrode and the gate electrode) as the shield electrode (see FIG. 2A).
  • a high-resistance shield electrode for example, a shield electrode having a higher resistance than the source electrode and the gate electrode
  • the shield electrode see FIG. 2A.
  • the present invention has been made to solve these problems, and can suppress ringing that occurs when the switch is turned off, reduce the surge voltage, and the gate voltage V GS rises when the switch is turned off.
  • An object of the present invention is to provide a semiconductor device capable of suppressing malfunction (self-turn-on) that occurs due to the above problem and reducing the problem of increased switching loss.
  • a semiconductor device of the present invention includes a first conductivity type drain region, a first conductivity type drift region adjacent to the drain region, a second conductivity type base region adjacent to the drift region, and the base
  • a semiconductor substrate including a first conductivity type source region adjacent to the region; a bottom formed in the semiconductor substrate; adjacent to the drift region; and a sidewall adjacent to the base region and the drift region;
  • a shield electrode located between the gate electrode and the bottom of the trench, and extending between the gate electrode and the shield electrode, and further An electrically insulating region in the trench and extending above the semiconductor substrate, extending along the side wall and the bottom of the trench and separating the shield electrode from the side wall and the bottom; and the source region and the shield
  • a semiconductor device comprising a source electrode electrically connected to an electrode and a drain
  • the above-described high resistance region is referred to as a first region located on the drain region side and having a first resistance along the longitudinal direction of the shield electrode, and the above-described low resistance region is disposed on the gate electrode side. It can be said that the second region is located and has a second resistance higher than the first resistance along the longitudinal direction of the shield electrode.
  • both the high resistance region and the low resistance region are made of the same semiconductor material containing impurities, and the impurity concentration of the low resistance region is higher than the impurity concentration of the high resistance region. High is preferred.
  • the high resistance region and the low resistance region are made of different materials, and the electrical resistivity of the material constituting the low resistance region is the electrical resistance of the material constituting the high resistance region. Preferably it is lower than the resistivity.
  • the high resistance region and the low resistance region are made of the same material, and the low resistance region is cut when cut along a plane perpendicular to the stripe longitudinal direction of the shield electrode.
  • the area is preferably larger than the cross-sectional area of the high resistance region when cut along a plane perpendicular to the longitudinal direction of the shield electrode.
  • the high resistance region and the low resistance region are located in contact with each other.
  • the high resistance region and the low resistance region are located at positions separated from each other via the electrically insulating region.
  • the electrically insulating region sandwiched between the high resistance region and the low resistance region of the electrically insulating region partially has an opening,
  • the high resistance region and the low resistance region are preferably in partial contact with each other through the opening.
  • the low resistance region is preferably thinner than the high resistance region.
  • the high resistance region is preferably thinner than the low resistance region.
  • the shield electrode includes a shield electrode having a high resistance region located on the drain region side and a low resistance region located on the gate electrode side (see FIG. 1A).
  • the resistance value of the resistor Ra (see FIG. 4) in the region is higher than the resistance value of the resistor Rb (see FIG. 4). Therefore, ringing that occurs when the switch is turned off can be suppressed and the surge voltage can be reduced (see FIG. 1B).
  • the resistance value of the resistor Rb (see FIG. 4) in the region is lower than the resistance value of the resistor Ra (see FIG. 4), so that the potential difference generated along the wiring of the shield electrode is reduced.
  • FIG. 1 is a diagram for explaining a semiconductor device 100 according to a first embodiment.
  • 1A is a cross-sectional view of the semiconductor device 100
  • FIG. 1B is a diagram illustrating a response waveform when the semiconductor device 100 is switched off.
  • FIG. 10 is a diagram for explaining a semiconductor device 100a according to Comparative Example 1.
  • 2A is a cross-sectional view of the semiconductor device 100a
  • FIG. 2B is a diagram illustrating a response waveform when the semiconductor device 100a is switched off.
  • FIG. 10 is a diagram for explaining a semiconductor device 100b according to Comparative Example 2.
  • FIG. 3A is a cross-sectional view of the semiconductor device 100b
  • FIG. 3B is a diagram illustrating a response waveform when the semiconductor device 100b is switched off.
  • FIG. 3 is a diagram for explaining the operation and effect of the semiconductor device 100 according to the first embodiment.
  • 4A is a diagram in which parasitic resistance and parasitic capacitance are added to the cross-sectional view of the semiconductor device 100
  • FIG. 4B is an equivalent circuit diagram of the semiconductor device 100.
  • 6 is a view for explaining a method of manufacturing the semiconductor device 100 according to the first embodiment.
  • FIG. 5A to FIG. 5D are process diagrams. 6 is a view for explaining a method of manufacturing the semiconductor device 100 according to the first embodiment.
  • FIG. 6A to 6D are process diagrams. 6 is a view for explaining a method of manufacturing the semiconductor device 100 according to the first embodiment.
  • FIG. 7A to FIG. 7D are process diagrams.
  • FIG. 6 is a view for explaining a method of manufacturing the semiconductor device 100 according to the first embodiment.
  • FIG. FIG. 8A to FIG. 8D are process diagrams.
  • FIG. 6 is a cross-sectional view of a semiconductor device 101 according to a second embodiment.
  • FIG. 6 is a cross-sectional view of a semiconductor device 102 according to a third embodiment.
  • FIG. 11 is a diagram for explaining a semiconductor device 103 according to Modification 1.
  • 11A is a cross-sectional view of the semiconductor device 103
  • FIG. 11B is a cross-sectional view taken along the line BB of FIG. 11A.
  • 10 is a cross-sectional view of a semiconductor device 104 according to Modification 2.
  • FIG. 10 is a cross-sectional view of a semiconductor device 105 according to Modification 3.
  • FIG. FIG. 10 is a cross-sectional view of a semiconductor device 106 according to Modification 4.
  • 10 is a cross-sectional view of a semiconductor device 107 according to Modification 5.
  • FIG. FIG. 6 is a view for explaining another method for manufacturing the semiconductor device 100 according to the first embodiment.
  • FIG. 6 is a view for explaining another method for manufacturing the semiconductor device 100 according to the first embodiment.
  • FIGS. 16A to 16D and FIGS. 17A to 17C are process diagrams. 16 and 17, the same steps as those shown in FIGS. 5 to 8 are not shown.
  • FIG. 10 is a view for explaining still another method for manufacturing the semiconductor device 100 according to the first embodiment.
  • FIG. 6 is a view for explaining another method for manufacturing the semiconductor device 100 according to the first embodiment.
  • FIGS. 18A to 18D and FIGS. 19A to 19D are process diagrams. In FIG. 18 and FIG. 19, the same steps as those shown in FIGS. 5 to 8 are not shown. It is sectional drawing of the conventional semiconductor device 900.
  • FIG. 20A is a diagram in which parasitic resistance and parasitic capacitance are added to the cross-sectional view of the semiconductor device 900
  • FIG. 20B is an equivalent circuit diagram of the semiconductor device 900.
  • Embodiment 1 Semiconductor Device
  • the semiconductor device according to Embodiment 1 includes an n + -type drain region (first conductivity type drain region) 112 and an n ⁇ -type drift region (adjacent to the n + -type drain region 112), as shown in FIG.
  • a semiconductor substrate 110 including a one-conductivity type source region 118, a bottom formed in the semiconductor substrate 110, adjacent to the n ⁇ type drift region 114, and adjacent to the p type base region 116 and the n ⁇ type drift region 114.
  • a trench 122 formed in a stripe shape in plan view, and disposed in the trench 122, with the gate insulating film 124 interposed between the side walls.
  • the semiconductor device 100 is a power MOSFET.
  • the shield electrode 130 includes the high resistance region 130a located on the drain region 112 side and the low resistance region 130b located on the gate electrode 126 side.
  • the high resistance region 130a and the low resistance region 130b are both made of the same semiconductor material containing impurities, and the impurity concentration of the low resistance region 130b is higher than the impurity concentration of the high resistance region 130a.
  • the high resistance region 130a and the low resistance region 130b are located in contact with each other.
  • the n + type drain region 112 has a thickness of 50 ⁇ m to 500 ⁇ m (for example, 350 ⁇ m), and the n + type drain region 112 has an impurity concentration of 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 (for example, 1 ⁇ 10 19 cm). -3 ).
  • the thickness of the n ⁇ type drift region 114 is 10 ⁇ m to 50 ⁇ m (for example, 15 ⁇ m), and the impurity concentration of the n ⁇ type drift region 114 is 1 ⁇ 10 14 cm ⁇ 3 to 1 ⁇ 10 17 cm ⁇ 3 (for example, 1 ⁇ 10 15 cm ⁇ 3 ).
  • the thickness of the p-type base region 116 is 2 ⁇ m to 10 ⁇ m (for example, 5 ⁇ m), and the impurity concentration of the p-type base region 116 is 1 ⁇ 10 16 cm ⁇ 3 to 1 ⁇ 10 18 cm ⁇ 3 (for example, 1 ⁇ 10 17 cm). -3 ).
  • the depth of the trench 122 is 4 ⁇ m to 20 ⁇ m (for example, 10 ⁇ m), and the pitch of the trench 122 is 3 ⁇ m to 15 ⁇ m (for example, 10 ⁇ m).
  • the gate insulating film 124 is made of, for example, a silicon dioxide film formed by a thermal oxidation method, and the thickness of the gate insulating film 124 is 20 nm to 200 nm (for example, 100 nm).
  • the gate electrode 126 is made of, for example, low-resistance polysilicon formed by CVD, and the thickness of the gate electrode 126 is 2 ⁇ m to 10 ⁇ m (for example, 5 ⁇ m).
  • the shield electrode 130 is disposed in the trench 122 and is positioned between the gate electrode 126 and the bottom of the trench 122.
  • the high resistance region 130a is made of, for example, high resistance polysilicon formed by a CVD method, and the thickness of the high resistance region 130a is 1 ⁇ m to 4 ⁇ m (for example, 3 ⁇ m).
  • the low resistance region 130a is made of, for example, low resistance polysilicon formed by a CVD method, and the thickness of the low resistance region 130b is 0.5 ⁇ m to 2 ⁇ m (for example, 1 ⁇ m).
  • the distance between the shield electrode 130 and the gate electrode 126 is 1 ⁇ m to 3 ⁇ m (for example, 2 ⁇ m), and the distance between the shield electrode 130 and the bottom of the trench 122 is 1 ⁇ m to 3 ⁇ m (for example, 2 ⁇ m).
  • the distance from the side wall is 1 ⁇ m to 3 ⁇ m (for example, 2 ⁇ m).
  • the depth of the n + type source region 118 is 1 ⁇ m to 3 ⁇ m (for example, 2 ⁇ m), and the impurity concentration of the n + type source region 118 is 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 (for example, 2 ⁇ 10 19 cm). -3 ).
  • the depth of the p + type contact region 120 is 1 ⁇ m to 3 ⁇ m (for example, 2 ⁇ m), and the impurity concentration of the p type contact region 126 is 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 (for example, 2 ⁇ 10 19 cm). -3 ).
  • the interlayer insulating film 132 is made of, for example, a silicon dioxide film formed by a CVD method, and the thickness of the interlayer insulating film 132 is 0.5 ⁇ m to 3 ⁇ m (for example, 1 ⁇ m).
  • the source electrode 134 is made of, for example, an Al film or an Al alloy film (eg, an AlSi film), and the thickness of the source electrode 130 is 1 ⁇ m to 10 ⁇ m (eg, 3 ⁇ m).
  • the drain electrode 136 is formed of a laminated film in which Ti, Ni, and Au are laminated in this order, and the thickness of the drain electrode 136 is 0.2 ⁇ m to 1.5 ⁇ m (for example, 1 ⁇ m).
  • the shield electrode 130 includes the high resistance region 130a located on the drain region 112 side and the low resistance region 130b located on the gate electrode 126 side as shield electrodes.
  • the resistance value of the resistor Ra in the region is higher than the resistance value of the resistor Rb (see FIG. 4). Therefore, the potential change of the drain electrode at the time of switch-off can be moderated, so that ringing generated at the time of switch-off can be suppressed and the surge voltage can be reduced (see FIG. 1B).
  • the resistance value of the resistor Rb see FIG.
  • both the high resistance region 130a and the low resistance region 130b are made of the same semiconductor material containing impurities, and the impurity concentration of the low resistance region 130b is high. Since the shield electrode higher than the impurity concentration of the resistance region 130a is provided, the electrical resistivity of the high resistance region 130a and the low resistance region 130b can be set to a desired value relatively easily by setting the impurity doping amount to an appropriate value. Can be set to a value.
  • the shield electrode 130 includes the shield electrode positioned at the position where the high resistance region 130a and the low resistance region 130b are in contact with each other. As can be seen, the shield electrode structure can be formed relatively easily.
  • the semiconductor device 100 according to the first embodiment can be manufactured by a manufacturing method (a manufacturing method of a semiconductor device according to the first embodiment) having the following manufacturing process.
  • an n + type drain region 112 As shown in FIGS. 5A to 5C, an n + type drain region 112, an n ⁇ type drift region 114 adjacent to the n + type drain region 112, and an n ⁇ type drift region 114
  • a semiconductor substrate 110 including a p-type base region 116 adjacent to the p-type base region 116, an n + -type source region 118 adjacent to the p-type base region 116, and a p + -type contact region 120 is prepared.
  • a mask M3 is formed on the surface of the semiconductor substrate 110, and the n ⁇ type drift layer 114 is formed from the surface of the p-type base region 116 using the mask M as a mask.
  • the trench 122 is formed to reach The depth of the trench 122 is, for example, 11 ⁇ m.
  • a silicon oxide film 128 ′ is formed on the inner surface of the trench 122 and the surface of the semiconductor substrate 110 by a thermal oxidation method. Are the bottom and side walls of the electrically insulating region 128.
  • the silicon oxide film 128 ′ at the bottom is formed thick by CVD, and then the silicon oxide film 128 ′ at the sidewall is formed by thermal oxidation. It is good.
  • a high resistance polysilicon film 130a ′ is formed in the trench 122 and on the surface of the semiconductor substrate 110 by the CVD method.
  • the high resistance polysilicon film 130a ′ is etched back, leaving a high resistance polysilicon film 130a ′ having a predetermined thickness on the bottom of the electrically insulating region 128 inside the trench 122.
  • the high resistance polysilicon film 130a ′ is removed. As a result, a high resistance region 130 a is formed on the bottom of the electrically insulating region 128 inside the trench 122.
  • a low resistance polysilicon film 130b ′ is formed in the trench 122 and on the surface of the semiconductor substrate 110 by the CVD method. Thereafter, the low resistance polysilicon film 130b ′ is etched back to remove the low resistance polysilicon film 130b ′ while leaving the low resistance polysilicon film 130b ′ having a predetermined thickness on the high resistance region 130a inside the trench 122. To do. As a result, the low resistance region 130b is formed on the high resistance region 130a inside the trench 122, and as a whole, the shield electrode 130 including the high resistance region 130a and the low resistance region 130b is formed (see FIG. 7A). . The shield electrode 130 is formed such that a part or all of the shield electrode 130 is positioned deeper than the bottom of the P-type base region 116.
  • Second Electrical Insulating Region Formation Step Thereafter, a silicon oxide film having a predetermined thickness is formed on the low resistance region 130b inside the trench 122 by CVD, and this is used as the top of the electrical insulating region 128. (See FIG. 7B.)
  • FIG. 7C the silicon oxide film 128 ′ formed at the site where the gate insulating film 124 is formed is removed by wet etching. Thereafter, as shown in FIG. 7D, a silicon oxide film 124 ′ is formed on the surface of the semiconductor substrate 110 and a portion where the insulating film 124 is formed on the inner surface of the trench 122 by a thermal oxidation method. The gate insulating film 124 is used.
  • a low-resistance polysilicon film 126 ′ is formed from the surface side of the semiconductor substrate 110 so as to fill the trench 122.
  • the low resistance polysilicon film 126 ′ is etched back, and the low resistance polysilicon film 126 ′ is left only in the trench 122.
  • the upper part of the film 126 ′ is removed.
  • a final gate electrode 126 is formed on the inner peripheral surface of the trench 122.
  • a source electrode 134 is formed so as to cover the semiconductor substrate 110 and the interlayer insulating film 132, and a drain is formed on the surface of the n + type drain layer 112.
  • An electrode 136 is formed.
  • the semiconductor device 100 according to the first embodiment can be manufactured.
  • the semiconductor device 101 according to the second embodiment basically has the same configuration as the semiconductor device 100 according to the first embodiment, but the configuration of the shield electrode is different from that of the semiconductor device 100 according to the first embodiment. That is, as shown in FIG. 9, in the semiconductor device 102 according to the second embodiment, the high resistance region 130a and the low resistance region 130b are made of different materials, and the electrical resistivity of the material constituting the low resistance region 130b is high. It is lower than the electrical resistivity of the material constituting the resistance region 130a (see FIG. 9).
  • high resistance polysilicon formed by a CVD method As a material constituting the high resistance region 130a, for example, high resistance polysilicon formed by a CVD method can be used.
  • a refractory metal for example, W, Mo, Ta, Nb, etc.
  • other metal for example, Cu, etc.
  • the semiconductor device 101 according to the second embodiment is different from the semiconductor device 100 according to the first embodiment in the configuration of the shield electrode, but the high resistance region 130a positioned on the drain region 112 side as the shield electrode, Since the shield electrode 130 having the low resistance region 130b located on the gate electrode 126 side is provided (see FIG. 9), in the high resistance region 130a, as in the case of the semiconductor device 100 according to the first embodiment, Since the resistance value of the resistor Ra (see FIG. 4) in the region is higher than the resistance value of the resistor Rb (see FIG. 4), the potential change of the drain electrode at the time of switch-off can be moderated. Ringing that occurs when the switch is turned off can be suppressed and the surge voltage can be reduced.
  • the low resistance region 130b since the resistance value of the resistor Rb (see FIG. 4) in the region is lower than the resistance value of the resistor Ra (see FIG. 4), a potential difference generated along the wiring of the shield electrode 130. And the malfunction (self-turn-on) that occurs due to the rise of the gate voltage V GS in the second half of the switching period can be suppressed. In addition, the presence of the low resistance region 130b can increase the switching speed, thereby preventing an increase in switching loss.
  • the shield electrode 130 the high resistance region 130a and the low resistance region 130b are made of different materials, and the electrical resistivity of the material constituting the low resistance region 130b is high resistance. Since the shield electrode lower than the electrical resistivity of the material constituting the region 130a is provided, the electrical resistance of the high resistance region 130a and the low resistance region 130b can be selected by appropriately selecting the material of the high resistance region 130a and the low resistance region 130b. The rate can be selected from a wide range.
  • the semiconductor device according to the third embodiment has basically the same configuration as the semiconductor device 100 according to the first embodiment, but the configuration of the shield electrode is different from that of the semiconductor device 100 according to the first embodiment. That is, as shown in FIG. 10, in the semiconductor device 102 according to the third embodiment, the high resistance region 130 a and the low resistance region 130 b are located at positions separated from each other via the electrically insulating region 128.
  • the interval between the high resistance region 130a and the low resistance region 130b can be set as appropriate, but can be set to 1 ⁇ m, for example.
  • the semiconductor device 102 according to the third embodiment is different from the semiconductor device 100 according to the first embodiment in the configuration of the shield electrode, but as a shield electrode, the high resistance region 130a positioned on the drain region 112 side, Since the shield electrode 130 having the low resistance region 130b located on the gate electrode 126 side is provided (see FIG. 10), the resistance in the high resistance region 130a is similar to that in the semiconductor device 100 according to the first embodiment. Since Ra (see FIG. 4) becomes high, the potential change of the drain electrode when the switch is turned off can be moderated, thereby suppressing the ringing generated when the switch is turned off and reducing the surge voltage. In addition, since the resistance Rb (see FIG.
  • the low resistance region 130b is low in the low resistance region 130b, a potential difference generated along the wiring of the shield electrode 130 can be reduced, and the gate-source capacitance CGS is reduced to reduce the gate.
  • the source coupling it is possible to suppress malfunction (self-turn-on) that occurs due to the rise of the gate voltage V GS in the second half of the switching period.
  • the presence of the low resistance region 130b can increase the switching speed, thereby reducing the problem of increasing the switching loss.
  • the shield electrode 130 includes the shield electrode positioned at a position where the high resistance region 130a and the low resistance region 130b are separated from each other via the electrically insulating region 128.
  • the high resistance region 130a since it becomes difficult to be influenced by the low resistance region 130b, the potential change of the drain electrode at the time of switching off can be made more gradual, and ringing generated at the time of switching off can be further reduced. It is possible to suppress the surge voltage and further reduce the surge voltage.
  • high resistance polysilicon formed by the CVD method is used as the high resistance region 130a
  • low resistance polysilicon formed by, for example, the CVD method is used as the low resistance region 130b.
  • the present invention is not limited to this. You may use materials other than these.
  • high resistance polysilicon formed by a CVD method is used as the high resistance region 130a, and a high melting point metal (for example, W, Mo, Ta, Nb, etc.) is used as the low resistance region 130b. .) And other metals (for example, Cu, etc.) are used, but the present invention is not limited to this. You may use materials other than these.
  • the shield electrode 130 is used as the shield electrode.
  • the shield electrode 130 is located at a position where the high resistance region 130a and the low resistance region 130b are separated from each other via the electrically insulating region 128.
  • the electrically insulating region 128 sandwiched between the high resistance region 130a and the low resistance region 130b of the electrically insulating region 128 partially has an opening 138 as a shield electrode.
  • a shield electrode having a structure in which the high resistance region 130a and the low resistance region 130b are partially in contact with each other through the opening 138 may be used (Modification 1).
  • both the high resistance region 130a and the low resistance region 130b are made of the same semiconductor material containing impurities, and the impurity concentration of the low resistance region 130b is the impurity of the high resistance region 130a.
  • the shield electrode having a higher concentration is used.
  • the high resistance region 130a and the low resistance region 130b are made of different materials as the shield electrode, and the electrical resistivity of the material constituting the low resistance region 130b is high.
  • the shield electrode lower than the electrical resistivity of the material constituting the resistance region 130a is used, the present invention is not limited to this. For example, as shown in FIG.
  • the high resistance region 130a and the low resistance region 130b are made of the same material, and are substantially parallel to the stripe longitudinal direction of the shield electrode 130 (the longitudinal direction of the trench formed in the stripe shape).
  • the shield electrode 130 may have various cross-sectional shapes such as an inverted triangle, an inverted pentagon, a baseball home base shape, and a push pin shape.
  • the present invention is not limited to this.
  • the present invention can be variously applied to devices other than the power MOSFET without departing from the spirit of the present invention.
  • the high resistance region 130a and the low resistance region 130b are set to the same thickness, but the present invention is not limited to this.
  • the low resistance region 130b may be thinner than the high resistance region 130a (Modification 4; see FIG. 14), and the low resistance region 130b may be thinner than the high resistance region 130a (Modification 5). 15).
  • the semiconductor device 100 according to the first embodiment can be manufactured by a method different from the method described in the first embodiment.
  • the n + type source region 118 and the p + type contact region 120 may be formed after the shield electrode 130 and the gate electrode 126 are formed.
  • the n + -type source region 118, the p-type base region 116, and the p + -type contact region 120 may be formed. Good.

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

　トレンチ１２２内に配設され、かつ、側壁の部分でゲート絶縁膜１２４を介してｐ型ベース領域１１６と対向するゲート電極１２６と、トレンチ内１２２に配設され、かつ、ゲート電極１２６とトレンチ１２２の底との間に位置するシールド電極１３０と、ゲート電極１２６とシールド電極１３０との間に拡がり、さらに、トレンチ１２２の側壁及び底に沿って拡がって側壁及び底からシールド電極１３０を離隔させる、トレンチ１２２内における電気的絶縁領域１２８と、ｎ＋型ソース領域１１８とシールド電極１３０とに電気的に接続されたソース電極１３４とを備え、シールド電極１３０は、ｎ＋ドレイン領域１１２側に位置する高抵抗領域１３０ａ、及び、ゲート電極１２６側に位置する低抵抗領域１３０ｂを有する半導体装置１００。リンギング及びサージ電圧の抑制、誤動作の抑制及びスイッチング損失の増加防止ができる。

Description

半導体装置
　本発明は、半導体装置に関する。
　従来より、いわゆるシールドゲート構造を有する半導体装置が知られている（例えば、特許文献１参照。）。従来の半導体装置９００は、図２０（ａ）に示すように、ｎ＋型ドレイン領域９１２、ｎ－型ドリフト領域９１４、ｐ型ベース領域９１６及びｎ＋型ソース領域９１８を含む半導体基体９１０と、半導体基体９１０内に形成され、ｎ－型ドリフト領域９１４に隣接した底、及び、ｐ型ベース領域９１６及びｎ－型ドリフト領域９１４に隣接した側壁を有し、平面的に見てストライプ状に形成されたトレンチ９２２と、トレンチ９２２内に配設され、かつ、側壁の部分でゲート絶縁膜９２４を介してｐ型ベース領域９１６と対向するゲート電極９２６と、トレンチ９２２内に配設され、かつ、ゲート電極９２６とトレンチ９２２の底との間に位置するシールド電極９３０と、ゲート電極９２６とシールド電極９３０との間に拡がり、さらに、トレンチ９２２の側壁及び底に沿って拡がって側壁及び底からシールド電極９３０を離隔させる、トレンチ９２２内における電気的絶縁領域９２８と、半導体基体９１０の上方に形成され、ソース領域９１８とシールド電極９３０とに電気的に接続されたソース電極９３４と、ｎ＋型ドレイン領域９１２に隣接して形成されたドレイン電極９３６とを備える。
　従来の半導体装置９００によれば、トレンチ９２２内に配設され、かつ、ゲート電極９２６とトレンチ９２２の底との間に位置するシールド電極９３０を備えることから、ゲート・ドレイン間容量ＣＧＤ（図２０（ｂ）参照。）が低減し、その結果、ゲート充電電流量及びゲート放電電流量が低減し、スイッチング速度を速くできる。また、電界集中が起こり易いトレンチ９２２の角部からゲート電極９２６までの距離を長くでき、さらには、電気的絶縁領域９２８で電界を緩和することができる結果、耐圧を高くできる。
特許第４７９０９０８号公報
　しかしながら、本発明者の研究により、従来の半導体装置９００においては、スイッチオフ時にリンギングが発生したり高いサージ電圧が発生したりする場合があることが分かった。そこで、本発明者は、シールド電極として高抵抗のシールド電極（例えば、ソース電極やゲート電極よりも高抵抗のシールド電極）を用いることを考えた（図２（ａ）参照。）。このようにすれば、シールド電極の高い内部抵抗により、スイッチオフ時にドレイン電極の電位変化を緩やかにすることができ、もって、スイッチオフ時に発生するリンギングを抑制するとともにサージ電圧を低減することが可能となる。
　しかしながら、上記したようにシールド電極として高抵抗のシールド電極を用いると、スイッチング期間の後半において、シールド電極の配線に沿って電位差が生じるために、ゲート・ソース間の容量ＣＧＳ（図２０参照。図２においても同様。）を介してゲート電圧ＶＧＳが立ち上がってしまい、誤動作（セルフ・ターンオン）が発生し易くなるという問題（図２（ｂ）符号Ａ参照。）が発生する。また、スイッチング速度が遅くなることで（図２（ｂ）参照。）、スイッチング損失が増加するという問題が発生する。
　一方、シールド電極として低抵抗のシールド電極を用いた場合には（図３（ａ）参照。）、スイッチオフ時にドレイン電極の電位変化を緩やかにすることができないことから、リンギングを抑制するとともにサージ電圧を低減することが可能となるという効果が得られなくなる（図３（ｂ）参照。）。
　そこで、本発明は、これらの問題を解決するためになされたもので、スイッチオフ時に発生するリンギングを抑制するとともにサージ電圧を低減することが可能で、かつ、スイッチオフ時にゲート電圧ＶＧＳが立ち上がることに起因して発生する誤動作（セルフ・ターンオン）を抑制することが可能で、かつ、スイッチング損失が増加するという問題を低減することが可能な半導体装置を提供することを目的とする。
［１］本発明の半導体装置は、第１導電型のドレイン領域、前記ドレイン領域に隣接した第１導電型のドリフト領域、前記ドリフト領域に隣接した第２導電型のベース領域、及び、前記ベース領域に隣接した第１導電型のソース領域を含む半導体基体と、前記半導体基体内に形成され、前記ドリフト領域に隣接した底、及び、前記ベース領域及び前記ドリフト領域に隣接した側壁を有し、平面的に見てストライプ状に形成されたトレンチと、前記トレンチ内に配設され、かつ、前記側壁の部分でゲート絶縁膜を介して前記ベース領域と対向するゲート電極と、前記トレンチ内に配設され、かつ、前記ゲート電極と前記トレンチの前記底との間に位置するシールド電極と、前記ゲート電極と前記シールド電極との間に拡がり、さらに、前記トレンチの前記側壁及び前記底に沿って拡がって前記側壁及び前記底から前記シールド電極を離隔させる、前記トレンチ内における電気的絶縁領域と、前記半導体基体の上方に形成され、前記ソース領域と前記シールド電極とに電気的に接続されたソース電極と、前記ドレイン領域に隣接して形成されたドレイン電極とを備える半導体装置であって、前記シールド電極は、前記ドレイン領域側に位置する高抵抗領域、及び、前記ゲート電極側に位置する低抵抗領域を有することを特徴とする。
　なお、上記した高抵抗領域を、前記ドレイン領域側に位置し、前記シールド電極の長手方向に沿って第１の抵抗を有する第１領域と言い、上記した低抵抗領域を、前記ゲート電極側に位置し、前記シールド電極の長手方向に沿って前記第１の抵抗よりも高い第２の抵抗を有する第２領域と言うこともできる。
［２］本発明の半導体装置においては、前記高抵抗領域及び前記低抵抗領域はともに不純物を含有する同一の半導体材料からなり、前記低抵抗領域の不純物濃度は前記高抵抗領域の不純物濃度よりも高いことが好ましい。
［３］本発明の半導体装置においては、前記高抵抗領域及び前記低抵抗領域はそれぞれ異なる材料からなり、前記低抵抗領域を構成する材料の電気抵抗率は前記高抵抗領域を構成する材料の電気抵抗率よりも低いことが好ましい。
［４］本発明の半導体装置においては、前記高抵抗領域及び前記低抵抗領域はそれぞれ同一の材料からなり、前記シールド電極のストライプ長手方向に直交する平面で切断したときの前記低抵抗領域の断面積は、前記シールド電極の長手方向に直交する平面で切断したときの前記高抵抗領域の断面積よりも大きいことが好ましい。
［５］本発明の半導体装置においては、前記高抵抗領域及び前記低抵抗領域は、互いに接する位置に位置することが好ましい。
［６］本発明の半導体装置においては、前記高抵抗領域及び前記低抵抗領域は、前記電気的絶縁領域を介して互いに離隔する位置に位置することが好ましい。
［７］本発明の半導体装置においては、前記電気的絶縁領域のうち前記高抵抗領域と前記低抵抗領域との間に挟まれている電気的絶縁領域は部分的に開口部を有し、前記高抵抗領域及び前記低抵抗領域は、前記開口部を介して部分的に接していることが好ましい。
［８］本発明の半導体装置においては、前記低抵抗領域は前記高抵抗領域よりも薄いことが好ましい。
［９］本発明の半導体装置においては、前記高抵抗領域は前記低抵抗領域よりも薄いことが好ましい。
　本発明の半導体装置によれば、シールド電極として、ドレイン領域側に位置する高抵抗領域、及び、ゲート電極側に位置する低抵抗領域を有するシールド電極を備えることから（図１（ａ）参照。）、高抵抗領域においては、当該領域における抵抗Ｒａ（図４参照。）の抵抗値が抵抗Ｒｂ（図４参照。）の抵抗値よりも高いため、スイッチオフ時のドレイン電極の電位変化を緩やかにすることができ、もって、スイッチオフ時に発生するリンギングを抑制するとともにサージ電圧を低減することができる（図１（ｂ）参照。）。また、低抵抗領域においては、当該領域における抵抗Ｒｂ（図４参照。）の抵抗値が抵抗Ｒａ（図４参照。）の抵抗値よりも低いため、シールド電極の配線に沿って生じる電位差を低減することができ、もって、スイッチング期間の後半にゲート電圧ＶＧＳが立ち上がることに起因して発生する誤動作（セルフ・ターンオン）を抑制できる（図１（ｂ）符号Ａ参照。）。また、低抵抗領域の存在により、スイッチング速度を速くすることができ（図１（ｂ）参照。）、もって、スイッチング損失の増加を防止することができる。
実施形態１に係る半導体装置１００を説明するために示す図である。図１（ａ）は半導体装置１００の断面図であり、図１（ｂ）は半導体装置１００のスイッチオフ時の応答波形を示す図である。 比較例１に係る半導体装置１００ａを説明するために示す図である。図２（ａ）は半導体装置１００ａの断面図であり、図２（ｂ）は半導体装置１００ａのスイッチオフ時の応答波形を示す図である。 比較例２に係る半導体装置１００ｂを説明するために示す図である。図３（ａ）は半導体装置１００ｂの断面図であり、図３（ｂ）は半導体装置１００ｂのスイッチオフ時の応答波形を示す図である。 実施形態１に係る半導体装置１００の作用・効果を説明するために示す図である。図４（ａ）は半導体装置１００の断面図に寄生抵抗及び寄生容量を追記した図であり、図４（ｂ）は半導体装置１００の等価回路図である。 実施形態１に係る半導体装置１００を製造する方法を説明するために示す図である。図５（ａ）～図５（ｄ）は各工程図である。 実施形態１に係る半導体装置１００を製造する方法を説明するために示す図である。図６（ａ）～図６（ｄ）は各工程図である。 実施形態１に係る半導体装置１００を製造する方法を説明するために示す図である。図７（ａ）～図７（ｄ）は各工程図である。 実施形態１に係る半導体装置１００を製造する方法を説明するために示す図である。図８（ａ）～図８（ｄ）は各工程図である。 実施形態２に係る半導体装置１０１の断面図である。 実施形態３に係る半導体装置１０２の断面図である。 変形例１に係る半導体装置１０３を説明するために示す図である。図１１（ａ）は半導体装置１０３の断面図であり、図１１（ｂ）は図１１（ａ）のＢ－Ｂ断面図である。 変形例２に係る半導体装置１０４の断面図である。 変形例３に係る半導体装置１０５の断面図である。 変形例４に係る半導体装置１０６の断面図である。 変形例５に係る半導体装置１０７の断面図である。 実施形態１に係る半導体装置１００を製造する別の方法を説明するために示す図である。 実施形態１に係る半導体装置１００を製造する別の方法を説明するために示す図である。図１６（ａ）～図１６（ｄ）及び図１７（ａ）～図１７（ｃ）は各工程図である。なお、図１６及び図１７においては、図５～図８に示す工程と同様の工程については図示を省略している。 実施形態１に係る半導体装置１００を製造するさらに別の方法を説明するために示す図である。 実施形態１に係る半導体装置１００を製造する別の方法を説明するために示す図である。図１８（ａ）～図１８（ｄ）及び図１９（ａ）～図１９（ｄ）は各工程図である。なお、図１８及び図１９においては、図５～図８に示す工程と同様の工程については図示を省略している。 従来の半導体装置９００の断面図である。図２０（ａ）は半導体装置９００の断面図に寄生抵抗及び寄生容量を追記した図であり、図２０（ｂ）は半導体装置９００の等価回路図である。
　以下、本発明の半導体装置について、図に示す実施形態に基づいて説明する。
［実施形態１］
１．半導体装置
　実施形態１に係る半導体装置は、図１（ａ）に示すように、ｎ＋型ドレイン領域（第１導電型のドレイン領域）１１２、ｎ＋型ドレイン領域１１２に隣接したｎ－型ドリフト領域（第１導電型のドリフト領域）１１４、ｎ－型ドリフト領域１１４に隣接したｐ型ベース領域（第２導電型のベース領域）１１６、及び、ｐ型ベース領域１１６に隣接したｎ＋型ソース領域（第１導電型のソース領域）１１８を含む半導体基体１１０と、半導体基体１１０内に形成され、ｎ－型ドリフト領域１１４に隣接した底、及び、ｐ型ベース領域１１６及びｎ－型ドリフト領域１１４に隣接した側壁を有し、平面的に見てストライプ状に形成されたトレンチ１２２と、トレンチ１２２内に配設され、かつ、側壁の部分でゲート絶縁膜１２４を介してｐ型ベース領域１１６と対向するゲート電極１２６と、トレンチ１２２内に配設され、かつ、ゲート電極１２６とトレンチ１２２の底との間に位置するシールド電極１３０と、ゲート電極１２６とシールド電極１３０との間に拡がり、さらに、トレンチ１２２の側壁及び底に沿って拡がって側壁及び底からシールド電極１３０を離隔させる、トレンチ１２２内における電気的絶縁領域１２８と、半導体基体１１０の上方に形成され、ソース領域１１８とシールド電極１３０とに電気的に接続されたソース電極１３４と、ドレイン領域１１２に隣接して形成されたドレイン電極１３６とを備える。
　実施形態１に係る半導体装置１００は、パワーＭＯＳＦＥＴである。
　そして、実施形態１に係る半導体装置１００においては、シールド電極１３０は、ドレイン領域１１２側に位置する高抵抗領域１３０ａ、及び、ゲート電極１２６側に位置する低抵抗領域１３０ｂを有する。また、高抵抗領域１３０ａ及び低抵抗領域１３０ｂはともに不純物を含有する同一の半導体材料からなり、低抵抗領域１３０ｂの不純物濃度は高抵抗領域１３０ａの不純物濃度よりも高い。また、高抵抗領域１３０ａ及び低抵抗領域１３０ｂは、互いに接する位置に位置する。
　ｎ＋型ドレイン領域１１２の厚さは５０μｍ～５００μｍ（例えば３５０μｍ）であり、ｎ＋型ドレイン領域１１２の不純物濃度は１×１０１８ｃｍ－３～１×１０２０ｃｍ－３（例えば１×１０１９ｃｍ－３）である。ｎ－型ドリフト領域１１４の厚さは１０μｍ～５０μｍ（例えば１５μｍ）であり、ｎ－型ドリフト領域１１４の不純物濃度は１×１０１４ｃｍ－３～１×１０１７ｃｍ－３（例えば１×１０１５ｃｍ－３）である。ｐ型ベース領域１１６の厚さは２μｍ～１０μｍ（例えば５μｍ）であり、ｐ型ベース領域１１６の不純物濃度は１×１０１６ｃｍ－３～１×１０１８ｃｍ－３（例えば１×１０１７ｃｍ－３）である。
　トレンチ１２２の深さは４μｍ～２０μｍ（例えば１０μｍ）であり、トレンチ１２２のピッチは３μｍ～１５μｍ（例えば１０μｍ）である。
　ゲート絶縁膜１２４は例えば熱酸化法により形成された二酸化珪素膜からなり、ゲート絶縁膜１２４の厚さは２０ｎｍ～２００ｎｍ（例えば１００ｎｍ）である。
　ゲート電極１２６は例えばＣＶＤ法により形成された低抵抗のポリシリコンからなり、ゲート電極１２６の厚さは２μｍ～１０μｍ（例えば５μｍ）である。
　シールド電極１３０は、上記したように、トレンチ１２２内に配設され、かつ、ゲート電極１２６とトレンチ１２２の底との間に位置する。高抵抗領域１３０ａは例えばＣＶＤ法により形成された高抵抗のポリシリコンからなり、高抵抗領域１３０ａの厚さは１μｍ～４μｍ（例えば３μｍ）である。低抵抗領域１３０ａは例えばＣＶＤ法により形成された低抵抗のポリシリコンからなり、低抵抗領域１３０ｂの厚さは０．５μｍ～２μｍ（例えば１μｍ）である。
　シールド電極１３０とゲート電極１２６との間隔は１μｍ～３μｍ（例えば２μｍ）であり、シールド電極１３０とトレンチ１２２の底との間隔は１μｍ～３μｍ（例えば２μｍ）であり、シールド電極１３０とトレンチ１２２の側壁との間隔は１μｍ～３μｍ（例えば２μｍ）である。
　ｎ＋型ソース領域１１８の深さは１μｍ～３μｍ（例えば２μｍ）であり、ｎ＋型ソース領域１１８の不純物濃度は１×１０１８ｃｍ－３～１×１０２０ｃｍ－３（例えば２×１０１９ｃｍ－３）である。
　ｐ＋型コンタクト領域１２０の深さは１μｍ～３μｍ（例えば２μｍ）であり、ｐ型コンタクト領域１２６の不純物濃度は１×１０１８ｃｍ－３～１×１０２０ｃｍ－３（例えば２×１０１９ｃｍ－３）である。
　層間絶縁膜１３２は例えばＣＶＤ法により形成された二酸化珪素膜からなり、層間絶縁膜１３２の厚さは０．５μｍ～３μｍ（例えば１μｍ）である。
　ソース電極１３４は例えばＡｌ膜又はＡｌ合金膜（例えばＡｌＳｉ膜）からなり、ソース電極１３０の厚さは１μｍ～１０μｍ（例えば３μｍ）である。
　ドレイン電極１３６はＴｉ、Ｎｉ、Ａｕがこの順序で積層された積層膜からなり、ドレイン電極１３６の厚さは０．２μｍ～１．５μｍ（例えば１μｍ）である。
２．半導体装置の効果
　実施形態１に係る半導体装置１００によれば、シールド電極として、ドレイン領域１１２側に位置する高抵抗領域１３０ａ、及び、ゲート電極１２６側に位置する低抵抗領域１３０ｂを有するシールド電極１３０を備えることから（図１（ａ）参照。）、高抵抗領域１３０ａにおいては、当該領域における抵抗Ｒａ（図４参照。）の抵抗値が抵抗Ｒｂ（図４参照。）の抵抗値よりも高いため、スイッチオフ時のドレイン電極の電位変化を緩やかにすることができ、もって、スイッチオフ時に発生するリンギングを抑制するとともにサージ電圧を低減することができる（図１（ｂ）参照。）。また、低抵抗領域１３０ｂにおいては、当該領域における抵抗Ｒｂ（図４参照。）の抵抗値が抵抗Ｒａ（図４参照。）の抵抗値よりも低いため、シールド電極１３０の配線に沿って生じる電位差を低減することができ、もって、スイッチング期間の後半にゲート電圧ＶＧＳが立ち上がることに起因して発生する誤動作（セルフ・ターンオン）を抑制できる（図１（ｂ）符号Ａ参照。）。また、低抵抗領域１３０ｂの存在により、スイッチング速度を速くすることができ（図１（ｂ）参照。）、もって、スイッチング損失の増加を防止することができる。
　また、実施形態１に係る半導体装置１００によれば、シールド電極１３０として、高抵抗領域１３０ａ及び低抵抗領域１３０ｂがともに不純物を含有する同一の半導体材料からなり、低抵抗領域１３０ｂの不純物濃度が高抵抗領域１３０ａの不純物濃度よりも高いシールド電極を備えることから、不純物のドープ量を適宜の値に設定することにより、高抵抗領域１３０ａ及び低抵抗領域１３０ｂの電気抵抗率を比較的容易に所望の値に設定することができる。
　また、実施形態１に係る半導体装置１００によれば、シールド電極１３０として、高抵抗領域１３０ａ及び低抵抗領域１３０ｂが互いに接する位置に位置するシールド電極を備えることから、後述する半導体装置の製造方法からも分かるように、シールド電極構造を比較的容易に形成することができる。
３．半導体装置の製造方法
　実施形態１に係る半導体装置１００は、以下に示す製造工程を有する製造方法（実施形態１に係る半導体装置の製造方法）により製造することができる。　
（１）半導体基体準備工程
　図５（ａ）～図５（ｃ）に示すように、ｎ＋型ドレイン領域１１２、ｎ＋型ドレイン領域１１２に隣接したｎ－型ドリフト領域１１４、ｎ－型ドリフト領域１１４に隣接したｐ型ベース領域１１６、ｐ型ベース領域１１６に隣接したｎ＋型ソース領域１１８及びｐ＋型コンタクト領域１２０を含む半導体基体１１０を準備する。
（２）トレンチ形成工程
　その後、図５（ｄ）に示すように、半導体基体１１０の表面にマスクＭ３を形成し、当該マスクＭをマスクとしてｐ型ベース領域１１６の表面からｎ－型ドリフト層１１４に達するようにトレンチ１２２を形成する。トレンチ１２２の深さは例えば１１μｍとする。
（３）第１の電気的絶縁領域形成工程
　その後、図６（ａ）に示すように、熱酸化法により、トレンチ１２２の内面及び半導体基体１１０の表面にシリコン酸化膜１２８’を形成し、これを電気的絶縁領域１２８の底部及び側壁部とする。なお、第１の電気的絶縁領域形成工程においては、ＣＶＤ法により底の部分のシリコン酸化膜１２８’を厚く形成し、その後、熱酸化法により側壁の部分のシリコン酸化膜１２８’を形成することとしてもよい。
（４）高抵抗領域形成工程
　その後、図６（ｂ）に示すように、ＣＶＤ法により、トレンチ１２２の内部及び半導体基体１１０の表面に高抵抗ポリシリコン膜１３０ａ’を形成し、その後、図６（ｃ）に示すように、高抵抗ポリシリコン膜１３０ａ’のエッチバックを行い、トレンチ１２２内部の電気的絶縁領域１２８の底部上に所定厚さの高抵抗ポリシリコン膜１３０ａ’を残した状態で高抵抗ポリシリコン膜１３０ａ’を除去する。これにより、トレンチ１２２内部の電気的絶縁領域１２８の底部上に高抵抗領域１３０ａが形成される。
（５）低抵抗領域形成工程
　その後、図６（ｄ）に示すように、ＣＶＤ法により、トレンチ１２２の内部及び半導体基体１１０の表面に低抵抗ポリシリコン膜１３０ｂ’を形成する。
　その後、低抵抗ポリシリコン膜１３０ｂ’のエッチバックを行い、トレンチ１２２内部の高抵抗領域１３０ａ上に所定厚さの低抵抗ポリシリコン膜１３０ｂ’を残した状態で低抵抗ポリシリコン膜１３０ｂ’を除去する。これにより、トレンチ１２２内部の高抵抗領域１３０ａ上に低抵抗領域１３０ｂが形成され、全体として、高抵抗領域１３０ａ及び低抵抗領域１３０ｂを有するシールド電極１３０が形成される（図７（ａ）参照）。なお、シールド電極１３０は、当該シールド電極１３０の一部又は全部が、Ｐ型ベース領域１１６の底部よりも深い位置に位置されるよう形成される。
（６）第２の電気的絶縁領域形成工程
　その後、ＣＶＤ法により、トレンチ１２２内部の低抵抗領域１３０ｂ上に所定厚さのシリコン酸化膜を形成し、これを電気的絶縁領域１２８の頂部とする（図７（ｂ）参照。）。
（７）ゲート絶縁膜形成工程
　その後、図７（ｃ）に示すように、ウェットエッチングにより、ゲート絶縁膜１２４を形成する部位に形成されているシリコン酸化膜１２８’を除去する。その後、図７（ｄ）に示すように、熱酸化法により、トレンチ１２２の内面における絶縁膜１２４を形成する部位及び半導体基体１１０の表面にシリコン酸化膜１２４’を形成し、これを最終的なゲート絶縁膜１２４とする。
（８）ゲート電極形成工程
　その後、図８（ａ）に示すように、半導体基体１１０の表面側から、トレンチ１２２を埋めるように低抵抗のポリシリコン膜１２６’を形成する。その後、図８（ｂ）に示すように、低抵抗のポリシリコン膜１２６’のエッチバックを行い、トレンチ１２２の内部にのみ低抵抗のポリシリコン膜１２６’を残した状態で低抵抗のポリシリコン膜１２６’の上方を除去する。これにより、トレンチ１２２の内周面に最終的なゲート電極１２６が形成される。
（９）層間絶縁膜形成工程
　その後、半導体基体１１０の表面におけるシリコン酸化膜１２４’を除去し、その後、半導体基体１１０の表面側から気相法によりＰＳＧ膜を形成し、さらにその後、ゲート電極１２６の上部所定部分を残してシリコンの熱酸化膜及びＰＳＧ膜をエッチングにより除去する。これにより、図８（ｃ）に示すように、ゲート電極１２６の上部に層間絶縁膜１３２が形成される。
（１０）ソース電極及びドレイン電極形成工程
　その後、図８（ｄ）に示すように、半導体基体１１０及び層間絶縁膜１３２を覆うようにソース電極１３４を形成し、ｎ＋型ドレイン層１１２の表面にドレイン電極１３６を形成する。
　以上の工程を実施することにより、実施形態１に係る半導体装置１００を製造することができる。
［実施形態２］
　実施形態２に係る半導体装置１０１は、基本的には実施形態１に係る半導体装置１００と同様の構成を有するが、シールド電極の構成が実施形態１に係る半導体装置１００の場合とは異なる。すなわち、図９に示すように、実施形態２に係る半導体装置１０２においては、高抵抗領域１３０ａ及び低抵抗領域１３０ｂはそれぞれ異なる材料からなり、低抵抗領域１３０ｂを構成する材料の電気抵抗率は高抵抗領域１３０ａを構成する材料の電気抵抗率よりも低い（図９参照。）。
　高抵抗領域１３０ａを構成する材料としては、例えばＣＶＤ法により形成された高抵抗のポリシリコンを用いることができる。また、低抵抗領域１３０ｂとしては、高融点金属（例えば、Ｗ、Ｍｏ、Ｔａ、Ｎｂなど。）やその他の金属（例えば、Ｃｕなど。）を用いることができる。
　このように、実施形態２に係る半導体装置１０１は、シールド電極の構成が実施形態１に係る半導体装置１００の場合とは異なるが、シールド電極として、ドレイン領域１１２側に位置する高抵抗領域１３０ａ、及び、ゲート電極１２６側に位置する低抵抗領域１３０ｂを有するシールド電極１３０を備えることから（図９参照。）、実施形態１に係る半導体装置１００の場合と同様に、高抵抗領域１３０ａにおいては、当該領域における抵抗Ｒａ（図４参照。）の抵抗値が抵抗Ｒｂ（図４参照。）の抵抗値よりも高いため、スイッチオフ時のドレイン電極の電位変化を緩やかにすることができ、もって、スイッチオフ時に発生するリンギングを抑制するとともにサージ電圧を低減することができる。また、低抵抗領域１３０ｂにおいては、当該領域における抵抗Ｒｂ（図４参照。）の抵抗値が抵抗Ｒａ（図４参照。）の抵抗値よりも低いため、シールド電極１３０の配線に沿って生じる電位差を低減することができ、スイッチング期間の後半にゲート電圧ＶＧＳが立ち上がることに起因して発生する誤動作（セルフ・ターンオン）を抑制できる。また、低抵抗領域１３０ｂの存在により、スイッチング速度を速くすることができ、もって、スイッチング損失の増加を防止することができる。
　また、実施形態２に係る半導体装置１０１によれば、シールド電極１３０として、高抵抗領域１３０ａ及び低抵抗領域１３０ｂがそれぞれ異なる材料からなり、低抵抗領域１３０ｂを構成する材料の電気抵抗率が高抵抗領域１３０ａを構成する材料の電気抵抗率よりも低いシールド電極を備えることから、高抵抗領域１３０ａ及び低抵抗領域１３０ｂの材料を適宜選択することにより、高抵抗領域１３０ａ及び低抵抗領域１３０ｂの電気抵抗率を幅広い範囲から選択することができる。
［実施形態３］
　実施形態３に係る半導体装置は、基本的には実施形態１に係る半導体装置１００と同様の構成を有するが、シールド電極の構成が実施形態１に係る半導体装置１００の場合とは異なる。すなわち、図１０に示すように、実施形態３に係る半導体装置１０２においては、高抵抗領域１３０ａ及び低抵抗領域１３０ｂは、電気的絶縁領域１２８を介して互いに離隔する位置に位置する。
　高抵抗領域１３０ａと低抵抗領域１３０ｂとの間隔は適宜設定可能であるが、例えば、１μｍとすることができる。
　このように、実施形態３に係る半導体装置１０２は、シールド電極の構成が実施形態１に係る半導体装置１００の場合とは異なるが、シールド電極として、ドレイン領域１１２側に位置する高抵抗領域１３０ａ、及び、ゲート電極１２６側に位置する低抵抗領域１３０ｂを有するシールド電極１３０を備えることから（図１０参照。）、実施形態１に係る半導体装置１００の場合と同様に、高抵抗領域１３０ａにおいては抵抗Ｒａ（図４参照。）が高くなるため、スイッチオフ時のドレイン電極の電位変化を緩やかにすることができ、もって、スイッチオフ時に発生するリンギングを抑制するとともにサージ電圧を低減することができる。また、低抵抗領域１３０ｂにおいては抵抗Ｒｂ（図４参照。）が低くなるため、シールド電極１３０の配線に沿って生じる電位差を低減することができ、ゲート・ソース間容量ＣＧＳを低減してゲートとソースのカップリングを小さくすることで、スイッチング期間の後半にゲート電圧ＶＧＳが立ち上がることに起因して発生する誤動作（セルフ・ターンオン）を抑制できる。また、低抵抗領域１３０ｂの存在により、スイッチング速度を速くすることができ、もって、スイッチング損失が増加するという問題を低減することができる。
　また、実施形態３に係る半導体装置１０２によれば、シールド電極１３０として、高抵抗領域１３０ａ及び低抵抗領域１３０ｂが電気的絶縁領域１２８を介して互いに離隔する位置に位置するシールド電極を備えることから、高抵抗領域１３０ａにおいては、低抵抗領域１３０ｂの影響を受け難くなるため、スイッチオフ時のドレイン電極の電位変化をより一層緩やかにすることができ、もって、スイッチオフ時に発生するリンギングをより一層抑制するとともにサージ電圧をより一層低減することができる。
　以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
（１）上記実施形態１においては、高抵抗領域１３０ａとして、例えばＣＶＤ法により形成された高抵抗のポリシリコンを用い、低抵抗領域１３０ｂとして例えばＣＶＤ法により形成された低抵抗のポリシリコンを用いたが、本発明はこれに限定されるものではない。これら以外の材料を用いてもよい。
（２）上記実施形態２においては、高抵抗領域１３０ａとして、例えばＣＶＤ法により形成された高抵抗のポリシリコンを用い、低抵抗領域１３０ｂとして高融点金属（例えば、Ｗ、Ｍｏ、Ｔａ、Ｎｂなど。）やその他の金属（例えば、Ｃｕなど。）を用いたが、本発明はこれに限定されるものではない。これら以外の材料を用いてもよい。
（３）上記実施形態３においては、シールド電極として、高抵抗領域１３０ａ及び低抵抗領域１３０ｂが電気的絶縁領域１２８を介して互いに離隔する位置に位置するシールド電極１３０を用いたが、図１１（ｂ）に示すように、シールド電極として、電気的絶縁領域１２８のうち高抵抗領域１３０ａと低抵抗領域１３０ｂとの間に挟まれている電気的絶縁領域１２８が部分的に開口部１３８を有し、高抵抗領域１３０ａ及び低抵抗領域１３０ｂが当該開口部１３８を介して部分的に接している構造のシールド電極を用いてもよい（変形例１）。
　このような構成とすることにより、上記した開口部１３８の大きさ、ピッチなどを適宜なものに設定することにより、スイッチオフ時に発生するリンギングやサージ電圧を低減できる効果と、スイッチング期間の後半にＶＧＳが立ち上がることに起因して発生する誤動作（セルフ・ターンオン）やスイッチング損失の増加を防止できる効果をバランス良く実現することができる。
（４）上記実施形態１においては、シールド電極として、高抵抗領域１３０ａ及び低抵抗領域１３０ｂがともに不純物を含有する同一の半導体材料からなり、低抵抗領域１３０ｂの不純物濃度が高抵抗領域１３０ａの不純物濃度よりも高いシールド電極を用い、上記実施形態２においては、シールド電極として、高抵抗領域１３０ａ及び低抵抗領域１３０ｂがそれぞれ異なる材料からなり、低抵抗領域１３０ｂを構成する材料の電気抵抗率が高抵抗領域１３０ａを構成する材料の電気抵抗率よりも低いシールド電極を用いたが、本発明はこれに限定されるものではない。例えば、図１２に示すように、高抵抗領域１３０ａ及び低抵抗領域１３０ｂがそれぞれ同一の材料からなり、シールド電極１３０のストライプ長手方向（ストライプ状に形成されたトレンチの長手方向と略平行となっているシールド電極の長手方向）に直交する平面で切断したときの低抵抗領域１３０ｂの断面積が、同平面で切断したときの高抵抗領域１３０ａの断面積よりも大きい形状となっているシールド電極を用いてもよい（変形例２及び３。図１２及び図１３参照。）。
　このような構成とすることによっても、ドレイン領域１１２側に位置する高抵抗領域（高抵抗領域１３０ａ）、及び、ゲート電極１２６側に位置する低抵抗領域（低抵抗領域１３０ｂ）を有するシールド電極を備えることから、実施形態１に係る半導体装置１００が有する効果を有する。なお、この場合、シールド電極１３０の断面形状は、逆三角形、逆五角形、野球のホームベース形状、押しピン形状など、種々のものが可能である。
（５）上記実施形態１においては、半導体装置１００として、パワーＭＯＳＦＥＴを例にして説明したが、本発明はこれに限定されるものではない。本発明は、パワーＭＯＳＦＥＴ以外の他のデバイスにも本発明の趣旨を逸脱しない範囲で種々に適用可能である。
（６）上記実施形態１においては、高抵抗領域１３０ａと低抵抗領域１３０ｂとを同じ厚さに設定したが、本発明はこれに限定されるものではない。低抵抗領域１３０ｂを高抵抗領域１３０ａよりも薄くしてもよいし（変形例４。図１４参照。）、低抵抗領域１３０ｂを高抵抗領域１３０ａよりも薄くしてもよい（変形例５。図１５参照。）。
　変形例４の場合には、スイッチオフ時に発生するリンギングやサージ電圧を低減できる効果を大きくすることができる。変形例５の場合には、スイッチング期間の後半にＶＧＳが立ち上がることに起因して発生する誤動作（セルフ・ターンオン）やスイッチング損失の増加を防止できる効果を大きくすることができる。
（７）実施形態１に係る半導体装置１００は、実施形態１に記載した方法とは別の方法によっても製造することができる。例えば、図１６及び図１７に示すように、シールド電極１３０やゲート電極１２６を形成した後に、ｎ＋型ソース領域１１８及びｐ＋型コンタクト領域１２０を形成するようにしてもよい。また、例えば、図１８及び図１９に示すように、シールド電極１３０やゲート電極１２６を形成した後に、ｎ＋型ソース領域１１８、ｐ型ベース領域１１６及びｐ＋型コンタクト領域１２０を形成するようにしてもよい。
　１００，１００ａ，１００ｂ，１０１，１０２，１０３，１０４，１０５，１０６，１０７…半導体装置、１１０…半導体基体、１１２…ｎ＋型ドレイン領域、１１４…ｎ－型ドリフト領域、１１６…ｐ型ベース領域、１１８…ｎ＋型ソース領域、１２０…ｐ＋型コンタクト領域、１２２…トレンチ、１２４…ゲート絶縁膜、１２６…ゲート電極、１２８…電気的絶縁領域、１３０…シールド電極、１３０ａ…高抵抗領域、１３０ｂ…低抵抗領域、１３２…層間絶縁膜、１３４…ソース電極、１３６…ドレイン電極、１３８…開口部、Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ７，Ｍ８，Ｍ９，Ｍ１０…マスク

Claims (9)

  1. 　第１導電型のドレイン領域、前記ドレイン領域に隣接した第１導電型のドリフト領域、前記ドリフト領域に隣接した第２導電型のベース領域、及び、前記ベース領域に隣接した第１導電型のソース領域を含む半導体基体と、
    　前記半導体基体内に形成され、前記ドリフト領域に隣接した底、及び、前記ベース領域及び前記ドリフト領域に隣接した側壁を有し、平面的に見てストライプ状に形成されたトレンチと、
    　前記トレンチ内に配設され、かつ、前記側壁の部分でゲート絶縁膜を介して前記ベース領域と対向するゲート電極と、
    　前記トレンチ内に配設され、かつ、前記ゲート電極と前記トレンチの前記底との間に位置するシールド電極と、
    　前記ゲート電極と前記シールド電極との間に拡がり、さらに、前記トレンチの前記側壁及び前記底に沿って拡がって前記側壁及び前記底から前記シールド電極を離隔させる、前記トレンチ内における電気的絶縁領域と、
    　前記半導体基体の上方に形成され、前記ソース領域と前記シールド電極とに電気的に接続されたソース電極と、
    　前記ドレイン領域に隣接して形成されたドレイン電極と、を備える半導体装置であって、
    　前記シールド電極は、前記ドレイン領域側に位置する高抵抗領域、及び、前記ゲート電極側に位置する低抵抗領域を有することを特徴とする半導体装置。
  2. 　請求項１に記載の半導体装置において、
    　前記高抵抗領域及び前記低抵抗領域はともに不純物を含有する同一の半導体材料からなり、前記低抵抗領域の不純物濃度は前記高抵抗領域の不純物濃度よりも高いことを特徴とする半導体装置。
  3. 　請求項１に記載の半導体装置において、
    　前記高抵抗領域及び前記低抵抗領域はそれぞれ異なる材料からなり、前記低抵抗領域を構成する材料の電気抵抗率は前記高抵抗領域を構成する材料の電気抵抗率よりも低いことを特徴とする半導体装置。
  4. 　請求項１に記載の半導体装置において、
    　前記高抵抗領域及び前記低抵抗領域はそれぞれ同一の材料からなり、前記シールド電極のストライプ長手方向に直交する平面で切断したときの前記低抵抗領域の断面積は、前記シールド電極の長手方向に直交する平面で切断したときの前記高抵抗領域の断面積よりも大きいことを特徴とする半導体装置。
  5. 　請求項１～４のいずれかに記載の半導体装置において、
    　前記高抵抗領域及び前記低抵抗領域は、互いに接する位置に位置することを特徴とする半導体装置。
  6. 　請求項１～４のいずれかに記載の半導体装置において、
    　前記高抵抗領域及び前記低抵抗領域は、前記電気的絶縁領域を介して互いに離隔する位置に位置することを特徴とする半導体装置。
  7. 　請求項６に記載の半導体装置において、
    　前記電気的絶縁領域のうち前記高抵抗領域と前記低抵抗領域との間に挟まれている電気的絶縁領域は部分的に開口部を有し、
    　前記高抵抗領域及び前記低抵抗領域は、前記開口部を介して部分的に接していることを特徴とする半導体装置。
  8. 　請求項２又は３に記載の半導体装置において、
    　前記低抵抗領域は前記高抵抗領域よりも薄いことを特徴とする半導体装置。
  9. 　請求項２又は３に記載の半導体装置において、
    　前記高抵抗領域は前記低抵抗領域よりも薄いことを特徴とする半導体装置。
PCT/JP2015/054879 2015-02-20 2015-02-20 半導体装置 Ceased WO2016132551A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2015/054879 WO2016132551A1 (ja) 2015-02-20 2015-02-20 半導体装置
JP2016547198A JP6224257B2 (ja) 2015-02-20 2015-02-20 半導体装置
CN201580045122.5A CN107135668B (zh) 2015-02-20 2015-02-20 半导体装置
US15/514,615 US9831335B2 (en) 2015-02-20 2015-02-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/054879 WO2016132551A1 (ja) 2015-02-20 2015-02-20 半導体装置

Publications (1)

Publication Number Publication Date
WO2016132551A1 true WO2016132551A1 (ja) 2016-08-25

Family

ID=56692058

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/054879 Ceased WO2016132551A1 (ja) 2015-02-20 2015-02-20 半導体装置

Country Status (4)

Country Link
US (1) US9831335B2 (ja)
JP (1) JP6224257B2 (ja)
CN (1) CN107135668B (ja)
WO (1) WO2016132551A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825909B2 (en) * 2016-03-31 2020-11-03 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing semiconductor device and semiconductor device
JP2022051356A (ja) * 2020-09-18 2022-03-31 サンケン電気株式会社 半導体装置
JP2022144775A (ja) * 2021-03-19 2022-10-03 新電元工業株式会社 半導体装置
CN115312392A (zh) * 2022-07-28 2022-11-08 上海华虹宏力半导体制造有限公司 栅介质层的形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831335B2 (en) 2015-02-20 2017-11-28 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
CN106856665B (zh) * 2015-02-20 2020-05-22 新电元工业株式会社 半导体装置
TWI599041B (zh) * 2015-11-23 2017-09-11 節能元件控股有限公司 具有底部閘極之金氧半場效電晶體功率元件及其製作方法
WO2017168733A1 (ja) * 2016-03-31 2017-10-05 新電元工業株式会社 半導体装置の製造方法及び半導体装置
JP7005453B2 (ja) * 2018-08-08 2022-01-21 株式会社東芝 半導体装置
CN113035948B (zh) * 2019-12-24 2022-08-30 珠海格力电器股份有限公司 功率器件、电力电子设备及功率器件的制作方法
CN114284339A (zh) * 2021-12-10 2022-04-05 无锡先瞳半导体科技有限公司 阶梯型基体区的屏蔽栅沟槽型场效应晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004024661A1 (de) * 2004-05-18 2005-12-15 Infineon Technologies Ag Verfahren zur Herstellung eines Trenchtransistors
JP2012204529A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置及びその製造方法
JP2012204395A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
JP4903055B2 (ja) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
DE102005041257B4 (de) * 2005-08-31 2009-06-25 Infineon Technologies Austria Ag Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102005041256B4 (de) * 2005-08-31 2007-12-20 Infineon Technologies Ag Trenchtransistor
US7956411B2 (en) * 2008-01-15 2011-06-07 Fairchild Semiconductor Corporation High aspect ratio trench structures with void-free fill material
JP2012204636A (ja) 2011-03-25 2012-10-22 Toshiba Corp 半導体装置およびその製造方法
JP2013065774A (ja) 2011-09-20 2013-04-11 Toshiba Corp 半導体装置およびその製造方法
US8901642B2 (en) * 2012-03-07 2014-12-02 Infineon Technologies Austria Ag Charge compensation semiconductor device
US9293376B2 (en) * 2012-07-11 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for power MOS transistor
KR20150090669A (ko) * 2014-01-29 2015-08-06 에스케이하이닉스 주식회사 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
CN106856665B (zh) * 2015-02-20 2020-05-22 新电元工业株式会社 半导体装置
US9831335B2 (en) 2015-02-20 2017-11-28 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004024661A1 (de) * 2004-05-18 2005-12-15 Infineon Technologies Ag Verfahren zur Herstellung eines Trenchtransistors
JP2012204395A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 半導体装置およびその製造方法
JP2012204529A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825909B2 (en) * 2016-03-31 2020-11-03 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing semiconductor device and semiconductor device
JP2022051356A (ja) * 2020-09-18 2022-03-31 サンケン電気株式会社 半導体装置
JP7094611B2 (ja) 2020-09-18 2022-07-04 サンケン電気株式会社 半導体装置
JP2022144775A (ja) * 2021-03-19 2022-10-03 新電元工業株式会社 半導体装置
JP7613965B2 (ja) 2021-03-19 2025-01-15 新電元工業株式会社 半導体装置
CN115312392A (zh) * 2022-07-28 2022-11-08 上海华虹宏力半导体制造有限公司 栅介质层的形成方法

Also Published As

Publication number Publication date
JPWO2016132551A1 (ja) 2017-04-27
CN107135668B (zh) 2020-08-14
JP6224257B2 (ja) 2017-11-01
US20170222037A1 (en) 2017-08-03
CN107135668A (zh) 2017-09-05
US9831335B2 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
JP6224257B2 (ja) 半導体装置
JP6178927B2 (ja) 半導体装置
US8907415B2 (en) High switching trench MOSFET
TWI567979B (zh) 溝槽式功率半導體元件
JP6092749B2 (ja) 半導体装置及び半導体装置の製造方法
CN108496252B (zh) 功率半导体装置以及功率半导体装置的制造方法
JP2008034794A (ja) 縦型トレンチ型絶縁ゲートｍｏｓ半導体装置
US9780196B2 (en) Method of forming a semiconductor device including forming a shield conductor overlying a gate conductor
JP2017045827A (ja) 半導体装置
US10439056B2 (en) Power semiconductor device and method of manufacturing power semiconductor device
CN102263107A (zh) 一种半导体功率器件及其制造方法
CN107910270B (zh) 功率半导体器件及其制造方法
JP6369886B2 (ja) 半導体装置
JP6440220B2 (ja) 半導体装置の製造方法
TWI588991B (zh) 溝槽式功率半導體元件
JP2013055177A (ja) 半導体装置及びその製造方法
JP2016027675A (ja) 半導体装置
JP2004193281A (ja) 半導体装置とその製造方法
JP6158036B2 (ja) 半導体装置
CN105280692A (zh) 绝缘栅极双极性晶体管及其制造方法
JP6286824B2 (ja) 半導体装置およびその製造方法
JP2009253121A (ja) トレンチゲートを有する横型半導体装置とその製造方法
JP2016054324A (ja) 半導体装置
JP5856254B2 (ja) 半導体装置
JP2015072973A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016547198

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15882653

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15514615

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15882653

Country of ref document: EP

Kind code of ref document: A1