WO2016110906A1 - 電子デバイス用エピタキシャル基板、電子デバイス、電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法 - Google Patents

電子デバイス用エピタキシャル基板、電子デバイス、電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法 Download PDF

Info

Publication number
WO2016110906A1
WO2016110906A1 PCT/JP2015/006313 JP2015006313W WO2016110906A1 WO 2016110906 A1 WO2016110906 A1 WO 2016110906A1 JP 2015006313 W JP2015006313 W JP 2015006313W WO 2016110906 A1 WO2016110906 A1 WO 2016110906A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electronic device
epitaxial substrate
aln initial
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/006313
Other languages
English (en)
French (fr)
Inventor
和徳 萩本
篠宮　勝
慶太郎 土屋
博一 後藤
憲 佐藤
洋志 鹿内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Sanken Electric Co Ltd
Priority to CN201580072647.8A priority Critical patent/CN107112242B/zh
Priority to KR1020177018664A priority patent/KR20170101932A/ko
Priority to US15/538,500 priority patent/US10115589B2/en
Publication of WO2016110906A1 publication Critical patent/WO2016110906A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3256—Microstructure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6349—Deposition of epitaxial materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H10P14/3252—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Definitions

  • the present invention relates to an electronic device epitaxial substrate, an electronic device, a method for manufacturing an electronic device epitaxial substrate, and a method for manufacturing an electronic device.
  • Patent Document 1 touches the roughness of the AlN layer as an initial layer, and the surface roughness Ra of the silicon substrate in contact with the AlN layer is set to 0.2 to 1 nm, so that the group III nitride grown above the surface roughness Ra.
  • the improvement of crystallinity of a physical semiconductor is disclosed.
  • Patent Document 1 does not mention electrical characteristics.
  • the present inventors have studied the electrical characteristics of the epitaxial wafer as described above, and there is a correlation between the V pits of the buffer layer structure and the longitudinal leakage current characteristics. It has been found that the directional leakage current decreases. However, there is room for study on how to suppress the V pits of the buffer layer structure.
  • the present invention has been made in view of the above problems, and provides an epitaxial substrate for an electronic device that can suppress V pits in a buffer layer structure and improve current leakage characteristics when an electronic device is fabricated.
  • the purpose is to do.
  • the present invention provides an epitaxial substrate for an electronic device comprising a Si-based substrate, an AlN initial layer provided on the Si-based substrate, and a buffer layer provided on the AlN initial layer. And the roughness Sa of the surface by the side of the said buffer layer of the said AlN initial layer is 4 nm or more,
  • the epitaxial substrate for electronic devices characterized by the above-mentioned is provided.
  • the roughness Sa on the surface of the AlN initial layer on the buffer layer side is 4 nm or more, V pits in the buffer layer structure formed on the AlN initial layer are suppressed, and the vertical length when the electronic device is manufactured is reduced.
  • Directional leakage current characteristics can be improved.
  • the surface roughness Sa of the AlN initial layer on the buffer layer side is preferably 8 nm or less.
  • the roughness Sa on the surface of the AlN initial layer on the buffer layer side is 8 nm or less, V pits of the buffer layer structure formed on the AlN initial layer can be reliably suppressed.
  • the buffer layer includes an Al z Ga 1-z N (0 ⁇ z ⁇ 1) layer in contact with the AlN initial layer, and the Al z Ga 1-z N (0 ⁇ z ⁇ 1) layer It is preferable that the roughness Sa on the surface opposite to the AlN initial layer is 0.6 nm or less. Thus, if the roughness Sa of the surface of the Al z Ga 1-z N layer opposite to the AlN initial layer is 0.6 nm or less, the longitudinal leakage current characteristics when the electronic device is fabricated are effectively improved. can do.
  • the buffer layer is in contact with the Al z Ga 1-z N (0 ⁇ z ⁇ 1) layer, and the Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer and the Al y Ga 1 ⁇ a multilayer film in which y N (0 ⁇ y ⁇ x) layers are alternately stacked, and the roughness of the surface of the multilayer film on the side opposite to the Al z Ga 1-z N (0 ⁇ z ⁇ 1) layer It is preferable that Sa is 0.3 nm or less. Thus, if the roughness Sa on the surface opposite to the Al z Ga 1-z N (0 ⁇ z ⁇ 1) layer of the multilayer film is 0.3 nm or less, the longitudinal leakage current when the electronic device is manufactured The characteristics can be improved more effectively.
  • a channel layer provided on the buffer layer it is preferable to further include a channel layer provided on the buffer layer, a barrier layer provided on the channel layer, and a cap layer provided on the barrier layer.
  • a channel layer provided on the buffer layer a barrier layer provided on the channel layer, and a cap layer provided on the barrier layer.
  • Such a configuration can be suitably used as an epitaxial substrate for electronic devices.
  • an electronic device manufactured using the above-described epitaxial substrate for an electronic device, wherein an electrode is provided on the epitaxial substrate for an electronic device. provide.
  • Such an electronic device can suppress the V pits of the buffer layer structure formed on the AlN initial layer and improve the vertical leakage current characteristics.
  • the present invention also includes a step of forming an AlN initial layer on a Si-based substrate, a step of forming a buffer layer on the AlN initial layer, a step of forming a channel layer on the buffer layer, and the channel layer.
  • a method for manufacturing an epitaxial substrate for an electronic device is provided.
  • V pits in the buffer layer structure formed on the AlN initial layer are suppressed, and the longitudinal leakage current characteristics when the electronic device is manufactured are improved.
  • An epitaxial substrate for electronic devices can be manufactured.
  • the present invention also includes a step of forming an AlN initial layer on a Si-based substrate, a step of forming a buffer layer on the AlN initial layer, a step of forming a channel layer on the buffer layer, and the channel layer.
  • roughness Sa is 4 nm or more.
  • Such an electronic device manufacturing method can manufacture an electronic device in which the V pits of the buffer layer structure formed on the AlN initial layer are suppressed and the vertical leakage current characteristics are improved.
  • the present invention it is possible to suppress the V pits of the buffer layer structure formed on the AlN initial layer and improve the vertical leakage current characteristics when an electronic device is manufactured.
  • the present inventors examined the electrical characteristics of an epitaxial wafer obtained by epitaxially growing a GaN film on a Si substrate.
  • the one with the poor vertical leakage current characteristics was selected arbitrarily, the one with the good one was divided, each wafer was divided into two, and the vertical leakage current characteristic evaluation was performed on one of the two divided wafers, and the other two divided wafers Failure analysis (cross-sectional observation) was performed.
  • the failure analysis was performed by cleaving the epitaxial wafer and observing the V pits of the buffer layer structure with a cross-section of SEM magnification of 25k.
  • the V pit of the buffer layer structure will be described.
  • each layer of the buffer layer must be stacked parallel to the substrate.
  • the “V pit” is a portion that is not parallel to the substrate but is partially recessed, and the multilayer film or Al z Ga 1-z N (0 ⁇ z ⁇ 1) insertion layer is not flat (see FIG. 13).
  • arbitrary five points that are not adjacent to each other that is, five points slightly apart
  • were observed were counted (see FIGS. 13 and 14).
  • FIG. 13 and 14 For each wafer, arbitrary five points that are not adjacent to each other (that is, five points slightly apart) were observed, and the number of V pits in the buffer layer structure was counted (see FIGS. 13 and 14).
  • FIG. 13 For each wafer, arbitrary five points that are not adjacent to each other (that is,
  • the electronic device epitaxial substrate 100 includes a Si substrate 112, an AlN initial layer 113 provided on the Si substrate 112, and a buffer layer 114 provided on the AlN initial layer 113. is doing.
  • the buffer layer 114 is formed by laminating a first layer 114a made of Al z Ga 1-z N and a first multilayer film 115 ′, and further Al ⁇ Ga 1- ⁇ on the first multilayer film 115 ′.
  • the epitaxial substrate 100 for an electronic device includes a high resistance layer 116 provided on the buffer layer 114, a channel layer 117 provided on the high resistance layer 116, a barrier layer 118 provided on the channel layer 117, a barrier layer It further has a cap layer 119 provided on the layer 118.
  • FIG. 15 shows the longitudinal leakage current characteristics of each wafer.
  • FIG. 15 also shows the number of V pits on the surface of the buffer layer structure of each wafer.
  • FIG. 16 is a rewrite of FIG. 15 with respect to the relationship between the number of V pits on the surface of the buffer layer structure and the longitudinal leakage current. 15 and 16 that the leakage current increases as the number of V pits in the buffer structure increases. Therefore, in order to improve the vertical leakage current characteristics, it is necessary to suppress the V pit of the buffer layer structure.
  • the present inventors have conducted intensive studies on an epitaxial substrate for electronic devices that can suppress the V pits of the buffer layer structure and improve the longitudinal leakage current characteristics when the electronic device is fabricated. If the surface roughness Sa on the buffer layer side is 4 nm or more, V pits of the buffer layer structure formed on the AlN initial layer are suppressed, and the vertical leakage current characteristics when an electronic device is fabricated is improved. As a result, the present inventors have found that it is possible to achieve the present invention.
  • the electronic device epitaxial substrate 10 of the present invention shown in FIG. 1 has a Si-based substrate 12, an AlN initial layer 13 provided on the Si-based substrate 12, and a buffer layer 14 provided on the AlN initial layer 13.
  • the surface roughness Sa on the buffer layer 14 side of the AlN initial layer 13 is 4 nm or more.
  • the roughness Sa is defined as a three-dimensional representation of the two-dimensional arithmetic average roughness Ra.
  • the Si substrate is a Si substrate or a SiC substrate.
  • the high resistance layer 16 can be, for example, a GaN layer containing C or Fe
  • the channel layer 17 can be, for example, a GaN layer in which either C or Fe is less than the high resistance layer 16.
  • the barrier layer 18 can be, for example, an AlGaN layer
  • the cap layer 19 can be, for example, a GaN layer.
  • the detailed configuration of the buffer layer 14 is shown in FIG. 2, and the detailed configuration including the AlN initial layer 13 and the surface roughness Sa of the buffer layer 14 is shown in FIG.
  • the buffer layer 14 includes a first layer (Al z Ga 1-z N layer) 14a made of Al z Ga 1-z N (0 ⁇ z ⁇ 1) and a first multilayer film (multilayer film) 15 ′. It can be laminated.
  • the first multilayer film 15 ′ is formed by alternately laminating Al x Ga 1-x N (0 ⁇ x ⁇ 1) layers 14b and Al y Ga 1-y N (0 ⁇ y ⁇ x) layers 14c. And a plurality of pairs can be alternately stacked. Further, as shown in FIG.
  • a plurality of pairs or a single pair of insertion layers 14d and a second multilayer film 15 are alternately stacked on the first multilayer film 15 ′ (in FIG. 2, a plurality of pairs are stacked). May be a singular pair).
  • the insertion layer 14d can be an Al ⁇ Ga 1- ⁇ N (0 ⁇ ⁇ ⁇ 1) layer
  • the second multilayer film 15 can be an Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer 14b.
  • the Al y Ga 1-y N (0 ⁇ y ⁇ x) layers 14c may be alternately stacked.
  • the roughness Sa on the surface of the AlN initial layer 13 on the buffer layer 14 side is set to 4 nm or more, so that V pits of the structure of the buffer layer 14 formed on the AlN initial layer 13 are formed. It is possible to suppress the vertical leakage current characteristics when the electronic device is manufactured.
  • the surface roughness Sa of the AlN initial layer 13 is preferably 8 nm or less.
  • the roughness Sa on the buffer layer 14 side of the AlN initial layer 13 is 4 nm or more and 8 nm or less, the V pits of the structure of the buffer layer 14 formed on the AlN initial layer 13 are surely suppressed. be able to.
  • the roughness of the surface opposite to the AlN initial layer 13 of the first layer 14 a made of Al z Ga 1-z N (0 ⁇ z ⁇ 1) in contact with the AlN initial layer 13. Sa is preferably 0.6 nm or less.
  • the roughness Sa of the surface of the first layer 14a opposite to the AlN initial layer 13 is 0.6 nm or less, the longitudinal leakage current characteristics when the electronic device is manufactured can be effectively improved. Can do.
  • the roughness Sa of the surface opposite to the AlN initial layer 13 of the first multilayer film 15 ′ in contact with the first layer 14a is 0.3 nm or less.
  • the longitudinal leakage current characteristic when the electronic device is manufactured is more effectively obtained. Can be improved.
  • FIG. 4 includes a source electrode 26, a drain electrode 28, and a gate electrode 30 on the cap layer 19 on the active layer 20 including the channel layer 17 and the barrier layer 18 of the epitaxial substrate 10 for the electronic device of FIG. It is provided.
  • the source electrode 26 and the drain electrode 28 are arranged so that current flows from the source electrode 26 to the drain electrode 28 through the two-dimensional electron gas layer 21 formed in the channel layer 17. .
  • the current flowing between the source electrode 26 and the drain electrode 28 can be controlled by the potential applied to the gate electrode 30.
  • the source electrode 26 and the drain electrode 28 are only required to be connected to the two-dimensional electron gas layer 21 with a low resistance, and are arranged in a region where the cap layer 19 is removed or in a region where the cap layer 19 and the barrier layer 18 are removed. May be. With such an electronic device, it is possible to suppress the V pits of the buffer layer structure formed on the AlN initial layer and improve the vertical leakage current characteristics.
  • an AlN initial layer 13 having a thickness of 20 to 200 nm is formed on a Si-based substrate 12 having a thickness of about 1 mm by, for example, MOVPE (organic metal vapor phase epitaxy). Epitaxially grow.
  • MOVPE organic metal vapor phase epitaxy
  • the surface roughness Sa of the AlN initial layer 13 is 4 nm or more, preferably 4 nm or more and 8 nm or less.
  • the surface roughness can be adjusted by changing the growth temperature, the gas flow rate, and the group III element / group V element ratio.
  • the buffer layer 14 is epitaxially grown on the AlN initial layer 13 by, for example, the MOVPE method.
  • a first layer 14a made of Al z Ga 1-z N having a thickness of about 100 to 500 nm and an Al x Ga 1-x N layer having a thickness of about 3 to 7 nm.
  • An insertion layer 14d made of Al ⁇ Ga 1- ⁇ N having a thickness of about 500 nm, an Al x Ga 1-x N layer 14b having a thickness of about 3 to 7 nm, and an Al y Ga 1-y N layer 14c having a thickness of about 2 to 5 nm.
  • the first multilayer film 15 alternately stacked with each other to form the buffer layer 14.
  • the first layer 14 a is formed to be thicker than each layer constituting the first multilayer film 15 ′ and the second multilayer film 15.
  • the surface roughness Sa of the AlN initial layer 13 on the buffer layer 14 side is increased as described above, the lateral growth of the first layer 14a formed on the AlN initial layer 13 is promoted.
  • the filling of the surface of the AlN initial layer 13 by the first layer 14a is promoted, and as a result, the surface after the growth of the first layer 14a becomes flat (see FIG. 3), and the first layer 14a on the first layer 14a becomes flat.
  • the flatness of one multilayer film 15 ′ can also be improved (see FIG. 3), and the longitudinal leakage current characteristics when an electronic device is manufactured can be improved.
  • the high resistance layer 16 for example, a GaN layer containing C or Fe
  • the channel layer 17 for example, a GaN layer having less C or Fe than the high resistance layer 16.
  • the epitaxial layer 10 for an electronic device shown in FIG. 1 can be manufactured by epitaxially growing a barrier layer 18 such as an AlGaN layer and a cap layer 19 such as a GaN layer thereon by MOVPE, for example.
  • MOVPE MOVPE
  • V pits in the buffer layer structure formed on the AlN initial layer are suppressed, and the vertical leakage current characteristics when the electronic device is manufactured are improved.
  • An epitaxial substrate for an electronic device can be manufactured.
  • the epitaxial substrate 10 for the electronic device of FIG. 1 is manufactured, and the source is formed on the cap layer 19 on the active layer 20 including the channel layer 17 and the barrier layer 18 of the epitaxial substrate 10 for the electronic device.
  • An electrode 26, a drain electrode 28, and a gate electrode 30 are formed.
  • the source electrode 26 and the drain electrode 28 can be formed of, for example, a laminated film of Ti / Al
  • the gate electrode 30 can be formed of, for example, a lower layer film made of a metal oxide such as SiO or SiN, and Ni, Au, Mo, Pt. It can be formed of a laminated film of an upper film made of a metal such as.
  • the electronic device 11 shown in FIG. 4 is obtained.
  • the electronic device manufacturing method as described above it is possible to manufacture an electronic device in which the V pit of the buffer layer structure formed on the AlN initial layer is suppressed and the vertical leakage current characteristics are improved.
  • the epitaxial substrate 10 for electronic devices as shown in FIG. 1 was manufactured by changing the roughness of the AlN initial layer surface in the range of 2 nm to 7.5 nm (preparation of 6 levels).
  • FIG. 6 shows the relationship between the V pit density (location / cm 2 ) of the buffer layer structure and the roughness Sa of the AlN initial layer surface.
  • FIG. 7 shows the relationship between the vertical leakage current and the roughness Sa of the AlN initial layer surface.
  • the roughness of the surface of the AlN initial layer is 4 nm or more, there are no V pits (at 4 nm or more, there are almost no V pits and there is no plot on FIG. 6).
  • the roughness of the upper surface is 4 nm or more, the vertical leakage current is also improved.
  • An AlN initial layer 13 was grown to a thickness of 160 nm on a silicon substrate having a thickness of about 1 mm by the MOVPE method.
  • the AlN initial layer was formed at a growth temperature of 1100 ° C. to 1200 ° C., for example, 1130 ° C., and the surface roughness Sa of the AlN initial layer 13 was 4.79 nm.
  • the buffer layer 14 was grown.
  • the buffer layer 14 is formed by laminating a first layer 14a made of GaN having a thickness of 300 nm and a first multilayer film 15 ′. Further, an insertion layer 14d made of GaN having a thickness of 300 nm is further formed on the first multilayer film 15 ′.
  • the second multilayer film 15 were alternately laminated.
  • the first multilayer film 15 ′ and the second multilayer film 15 are formed by alternately stacking AlN layers 14b having a thickness of 5 nm and GaN layers 14c having a thickness of 3 nm.
  • a high carbon concentration layer (high resistance layer 16) made of GaN and then a low carbon concentration layer (channel layer 17) also made of GaN were grown.
  • a barrier layer 18 made of AlGaN and a GaN layer (cap layer 19) were grown on the barrier layer 18, whereby the epitaxial substrate 10 for electronic devices of FIG. 1 was manufactured.
  • FIG. 8 shows a photograph of the surface of the AlN initial layer 13.
  • FIG. 3 shows a cross section of the buffer layer 14 after epitaxial growth.
  • FIG. 9 shows a photograph of the surface of the first layer 14a.
  • the roughness Sa of the surface of the first layer 14a was 0.6 nm or less.
  • FIG. 10 shows a photograph of the surface of the first multilayer film 15 ′.
  • the roughness Sa of the surface of the first multilayer film 15 ′ was 0.3 nm or less. Note that the two photographs in FIG. 10 are photographs of two different wafers.
  • Electrodes are formed on this epitaxial substrate for electronic devices, and the electronic device 11 shown in FIG. 4 is manufactured.
  • a longitudinal (thickness direction) leakage current is measured by applying a voltage of 600 V, 4 ⁇ 10 ⁇ 9 (A)
  • the longitudinal leakage current can be greatly suppressed as compared with the comparative example described later.
  • the electronic device epitaxial substrate 10 was manufactured in the same manner as in the example. However, the AlN initial layer 13 was formed at a growth temperature of 1240 ° C., the surface roughness Sa of the AlN initial layer was 2.16 nm, and the others were the same as in the example.
  • FIG. 11 shows a photograph of the surface of the AlN initial layer 13.
  • FIG. 12 shows a cross section of the AlN initial layer 13 and the buffer layer 14 after epitaxial growth. Thus, it can be seen that the surface of the AlN initial layer 13 is flat, but the surface of the first layer 14a and the surface of the first multilayer film 15 ′ thereon are uneven.
  • An electrode was formed on this semiconductor epitaxial wafer, and the electronic device 11 shown in FIG. 4 was manufactured. When a longitudinal leakage current was measured by applying a voltage of 600 V, it was 8.6 ⁇ 10 ⁇ 6 (A).
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
  • the first multilayer film 15 ′ and the second multilayer film 15 may be a single layer having an Al composition gradient. Further, the second multilayer film 15 or the insertion layer 14 may not be provided.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　本発明は、Ｓｉ系基板と、該Ｓｉ系基板上に設けられたＡｌＮ初期層と、該ＡｌＮ初期層上に設けられたバッファ層とを有する電子デバイス用エピタキシャル基板であって、前記ＡｌＮ初期層の前記バッファ層側の表面の粗さＳａが４ｎｍ以上であることを特徴とする電子デバイス用エピタキシャル基板である。これにより、バッファ層構造のＶピットを抑制し、電子デバイスを作製したときの縦方向リーク電流特性を改善することができる電子デバイス用エピタキシャル基板が提供される。

Description

電子デバイス用エピタキシャル基板、電子デバイス、電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法
　本発明は、電子デバイス用エピタキシャル基板、電子デバイス、電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法に関する。
　電子デバイス用化合物半導体エピタキシャルウェーハの製造技術に関して、Ｓｉ基板上にＧａＮ膜をエピタキシャル成長させた半導体エピタキシャルウェーハについて、その電気特性、特に縦方向でのリーク電流を改善できるような製造方法の検討が行われている。
　このような検討において、半導体エピタキシャルウェーハ製造後は、半導体エピタキシャルウェーハ表面にデバイスを作製し、電気特性評価を行っている。
　従来、エピタキシャル成長を行うには、エピタキシャル成長する下地の表面が平坦な方が好ましいとされてきた。
　例えば、特許文献１は初期層のＡｌＮ層の粗さに触れるものであり、ＡｌＮ層に接するシリコン基板の表面粗さＲａを０．２～１ｎｍとすることで、その上方に成長するＩＩＩ族窒化物半導体の結晶性を向上させることを開示している。しかしながら、特許文献１には電気特性に関しての言及はない。
特開２０１１－０６６３３３号公報
　本発明者らは、上記のようなエピタキシャルウェーハの電気的特性について検討を行い、バッファ層構造のＶピットと縦方向リーク電流特性に相関関係があり、バッファ層構造のＶピットが少ないと、縦方向リーク電流が減少することを見出した。
　しかしながら、バッファ層構造のＶピットをどのようにして抑制するかについては、検討の余地があった。
　本発明は、上記問題点に鑑みてなされたものであって、バッファ層構造のＶピットを抑制し、電子デバイスを作製したときの電流リーク特性を改善することができる電子デバイス用エピタキシャル基板を提供することを目的とする。
　上記目的を達成するために、本発明は、Ｓｉ系基板と、該Ｓｉ系基板上に設けられたＡｌＮ初期層と、該ＡｌＮ初期層上に設けられたバッファ層とを有する電子デバイス用エピタキシャル基板であって、前記ＡｌＮ初期層の前記バッファ層側の表面の粗さＳａが４ｎｍ以上であることを特徴とする電子デバイス用エピタキシャル基板を提供する。
　このようにＡｌＮ初期層のバッファ層側の表面の粗さＳａが４ｎｍ以上であれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットを抑制し、電子デバイスを作製したときの縦方向リーク電流特性を改善することができる。
　このとき、前記ＡｌＮ初期層の前記バッファ層側の表面の粗さＳａが８ｎｍ以下であることが好ましい。
　このようにＡｌＮ初期層のバッファ層側の表面の粗さＳａが８ｎｍ以下であれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットを確実に抑制することができる。
　このとき、前記バッファ層は、前記ＡｌＮ初期層に接しているＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）層を含み、前記ＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）層の前記ＡｌＮ初期層と反対側の表面の粗さＳａが０．６ｎｍ以下であることが好ましい。
　このようにＡｌｚＧａ１－ｚＮ層のＡｌＮ初期層と反対側の表面の粗さＳａが０．６ｎｍ以下であれば、電子デバイスを作製したときの縦方向リーク電流特性を効果的に改善することができる。
　このとき、前記バッファ層は、前記ＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）層に接し、かつ、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層とＡｌｙＧａ１－ｙＮ（０≦ｙ＜ｘ）層とが交互に積層された多層膜を含み、前記多層膜の前記ＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）層と反対側の表面の粗さＳａが０．３ｎｍ以下であることが好ましい。
　このように多層膜のＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）層と反対側の表面の粗さＳａが０．３ｎｍ以下であれば、電子デバイスを作製したときの縦方向リーク電流特性をより効果的に改善することができる。
　このとき、前記バッファ層上に設けられたチャネル層と、該チャネル層上に設けられたバリア層と、該バリア層上に設けられたキャップ層とをさらに有することが好ましい。
　このような構成であれば、電子デバイス用エピタキシャル基板として、好適に用いることができる。
　また、本発明は、上記の電子デバイス用エピタキシャル基板を用いて作製された電子デバイスであって、前記電子デバイス用エピタキシャル基板上に電極が設けられているものであることを特徴とする電子デバイスを提供する。
　このような電子デバイスであれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットを抑制し、縦方向リーク電流特性を改善することができる。
　また、本発明は、Ｓｉ系基板上にＡｌＮ初期層を形成する工程と、前記ＡｌＮ初期層上にバッファ層を形成する工程と、前記バッファ層上にチャネル層を形成する工程と、前記チャネル層上にバリア層を形成する工程と、前記バリア層上にキャップ層を形成する工程とを有し、前記ＡｌＮ初期層の前記バッファ層側の表面の粗さＳａを４ｎｍ以上とすることを特徴とする電子デバイス用エピタキシャル基板の製造方法を提供する。
　このような電子デバイス用エピタキシャル基板の製造方法であれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットが抑制され、電子デバイスを作製したときの縦方向リーク電流特性が改善される電子デバイス用エピタキシャル基板を製造することができる。
　また、本発明は、Ｓｉ系基板上にＡｌＮ初期層を形成する工程と、前記ＡｌＮ初期層上にバッファ層を形成する工程と、前記バッファ層上にチャネル層を形成する工程と、前記チャネル層上にバリア層を形成する工程と、前記バリア層上にキャップ層を形成する工程と、前記キャップ層上に電極を形成する工程とを有し、前記ＡｌＮ初期層の前記バッファ層側の表面の粗さＳａを４ｎｍ以上とすることを特徴とする電子デバイスの製造方法を提供する。
　このような電子デバイスの製造方法であれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットが抑制され、縦方向リーク電流特性が改善される電子デバイスを製造することができる。
　以上のように、本発明によれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットを抑制し、電子デバイスを作製したときの縦方向リーク電流特性を改善することができる。
本発明の電子デバイス用エピタキシャル基板の実施態様の一例を示す断面図である。 本発明の電子デバイス用エピタキシャル基板のバッファ層の詳細な構成を示す断面図である。 本発明の電子デバイス用エピタキシャル基板のＡｌＮ初期層及びバッファ層の表面粗さも含めた詳細な構成を示す断面図である。 本発明の電子デバイスの実施態様の一例を示す断面図である。 本発明の電子デバイス用エピタキシャル基板の製造フローを示す工程断面図である。 実験例におけるバッファ層構造のＶピット密度とＡｌＮ初期層の表面粗さＳａとの関係を示す図である。 実験例における縦方向リーク電流とＡｌＮ初期層の表面粗さＳａとの関係を示す図である。 実施例におけるＡｌＮ初期層成長後のＡｌＮ初期層の表面の写真を示す図である。 実施例におけるＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）層（第１の層）成長後のＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）層（第１の層）の表面の写真を示す図である。 実施例における第１多層膜成長後の第１多層膜の表面の写真を示す図である。 比較例におけるＡｌＮ初期層成長後のＡｌＮ初期層の表面の写真を示す図である。 比較例の電子デバイス用エピタキシャル基板のＡｌＮ初期層及びバッファ層の表面粗さも含めた詳細な構成を示す断面図である。 バッファ層構造のＶピットを説明するための断面図である。 バッファ層構造のＶピットが生じている電子デバイス用エピタキシャル基板を示す断面図である。 縦方向リーク電流特性を示す図である。 バッファ層構造のＶピットの数と縦方向リーク電流との関係を示す図である。
　以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
　前述のように、本発明者らは、Ｓｉ基板上にＧａＮ膜をエピタキシャル成長させたエピタキシャルウェーハの電気的特性について検討を行った。その検討において、縦方向リーク電流特性の悪いものから、良いものまでを任意に選び、それぞれのウェーハを２分割し、一方の２分割ウェーハで縦方向リーク電流特性評価を行い、他方の２分割ウェーハで故障解析（断面観察）を行った。
　故障解析は、エピタキシャルウェーハを劈開し、その断面をＳＥＭの倍率を２５ｋとしてバッファ層構造のＶピットを観察することで行った。
　ここで、バッファ層構造のＶピットについて説明する。本来、バッファ層の各層は、基板に対して平行に積層されなければならない。「Ｖピット」とは、基板に対して平行ではなく一部に窪みができて、多層膜やＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）挿入層が平らになっていない部分（図１３の楕円で囲んだ部分）をいう。
　各ウェーハについて、隣り合わない任意の５点（すなわち、少し離した５箇所）を観察して、バッファ層構造のＶピットの数を数えた（図１３、図１４参照）。
　ここで、図１３はバッファ層構造のＶピットを説明するための断面図であり、図１４はバッファ層構造のＶピットが生じている電子デバイス用エピタキシャル基板を示す断面図である。また、図１３、図１４において、電子デバイス用エピタキシャル基板１００は、Ｓｉ基板１１２と、Ｓｉ基板１１２上に設けられたＡｌＮ初期層１１３と、ＡｌＮ初期層１１３上に設けられたバッファ層１１４を有している。バッファ層１１４は、ＡｌｚＧａ１－ｚＮからなる第１の層１１４ａと、第１の多層膜１１５’とが積層され、第１の多層膜１１５’上にさらに、ＡｌαＧａ１－αＮ（０≦α＜１）挿入層１１４ｄと、第２の多層膜１１５とが交互に積層されることにより形成されている。電子デバイス用エピタキシャル基板１００は、バッファ層１１４上に設けられた高抵抗層１１６と、高抵抗層１１６上に設けられたチャネル層１１７と、チャネル層１１７上に設けられたバリア層１１８と、バリア層１１８上に設けられたキャップ層１１９をさらに有している。
　各ウェーハの縦方向リーク電流特性を図１５に示す。図１５には、各ウェーハのバッファ層構造の表面におけるＶピットの数も示されている。図１５をバッファ層構造の表面におけるＶピットの数と縦方向リーク電流との関係に書き直したものが図１６になる。
　図１５、図１６からバッファ構造のＶピットの数が増加するに従いリーク電流が増加することがわかる。
　従って、縦方向リーク電流特性を改善するには、バッファ層構造のＶピットを抑制する必要がある。
　そこで、本発明者らは、バッファ層構造のＶピットを抑制し、電子デバイスを作製したときの縦方向リーク電流特性を改善することができる電子デバイス用エピタキシャル基板について鋭意検討したところ、ＡｌＮ初期層のバッファ層側の表面の粗さＳａが４ｎｍ以上であれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットを抑制し、電子デバイスを作製したときの縦方向リーク電流特性を改善することができることを見出し、本発明をなすに至った。
　まず、図１－３を参照しながら、本発明の電子デバイス用エピタキシャル基板を説明する。
　図１に示す本発明の電子デバイス用エピタキシャル基板１０は、Ｓｉ系基板１２と、Ｓｉ系基板１２上に設けられたＡｌＮ初期層１３と、ＡｌＮ初期層１３上に設けられたバッファ層１４を有しており、ＡｌＮ初期層１３のバッファ層１４側の表面の粗さＳａは４ｎｍ以上である。ここで、粗さＳａは２次元の算術的平均粗さＲａを３次元化したものとして定義されるものである。また、Ｓｉ系基板とは、Ｓｉ基板又はＳｉＣ基板である。
　図１の電子デバイス用エピタキシャル基板１０は、バッファ層１４上に設けられた高抵抗層１６と、高抵抗層１６上に設けられたチャネル層１７と、チャネル層１７上に設けられたバリア層１８と、バリア層１８上に設けられたキャップ層１９をさらに有することができる。ここで、チャネル層１７とバリア層１８は、能動層２０を形成している。
　高抵抗層１６は、例えば、Ｃ又はＦｅを含むＧａＮ層とすることができ、チャネル層１７は、例えば、Ｃ又はＦｅのいずれかが高抵抗層１６よりも少ないＧａＮ層とすることができ、バリア層１８は、例えば、ＡｌＧａＮ層とすることができ、キャップ層１９は、例えば、ＧａＮ層とすることができる。
　バッファ層１４の詳細な構成を図２に示し、ＡｌＮ初期層１３及びバッファ層１４の表面の粗さＳａも含む詳細な構成を図３に示す。バッファ層１４は、ＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）からなる第１の層（ＡｌｚＧａ１－ｚＮ層）１４aと、第１多層膜（多層膜）１５’とが積層されたものとすることができる。第１多層膜１５’は、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１４ｂと、ＡｌｙＧａ１－ｙＮ（０≦ｙ＜ｘ）層１４ｃとが交互に積層されたものとすることができ、複数ペア交互に積層されたものとすることができる。また、図２で示すように、第１多層膜１５’上に挿入層１４ｄと第２多層膜１５とが交互に複数ペア又は単数ペア積層されている（図２では、複数ペア積層されているが、単数ペアであってもよい）。
　挿入層１４ｄは、ＡｌαＧａ１－αＮ（０≦α＜１）層とすることができ、第２の多層膜１５はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１４ｂとＡｌｙＧａ１－ｙＮ（０≦ｙ＜ｘ）層１４ｃとが交互に積層されたものとすることができる。
　電子デバイス用エピタキシャル基板１０は、ＡｌＮ初期層１３のバッファ層１４側の表面の粗さＳａを４ｎｍ以上とすることで、ＡｌＮ初期層１３の上に形成されるバッファ層１４の構造のＶピットを抑制し、電子デバイスを作製したときの縦方向リーク電流特性を改善することができる。
　この場合、電子デバイス用エピタキシャル基板１０において、ＡｌＮ初期層１３表面の粗さＳａが８ｎｍ以下であることが好ましい。
　このようにＡｌＮ初期層１３のバッファ層１４側の表面の粗さＳａが４ｎｍ以上８ｎｍ以下であれば、ＡｌＮ初期層１３の上に形成されるバッファ層１４の構造のＶピットを確実に抑制することができる。
　電子デバイス用エピタキシャル基板１０において、ＡｌＮ初期層１３と接しているＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）からなる第１の層１４ａのＡｌＮ初期層１３と反対側の表面の粗さＳａが、０．６ｎｍ以下であることが好ましい。
　このように第１の層１４ａのＡｌＮ初期層１３と反対側の表面の粗さＳａが０．６ｎｍ以下であれば、電子デバイスを作製したときの縦方向リーク電流特性を効果的に改善することができる。
　電子デバイス用エピタキシャル基板１０において、第１の層１４ａと接している第１多層膜１５’のＡｌＮ初期層１３と反対側の表面の粗さＳａが、０．３ｎｍ以下であることが好ましい。
　このように第１多層膜１５’の第１の層１４ａと反対側の表面の粗さＳａが０．３ｎｍ以下であれば、電子デバイスを作製したときの縦方向リーク電流特性をより効果的に改善することができる。
　次に、図４を参照しながら、本発明の電子デバイスの実施態様の一例を説明する。
　図４の電子デバイス１１は、図１の電子デバイス用エピタキシャル基板１０のチャネル層１７とバリア層１８からなる能動層２０上のキャップ層１９上に、ソース電極２６、ドレイン電極２８、ゲート電極３０を設けたものである。電子デバイス１１において、ソース電極２６及びドレイン電極２８は、ソース電極２６から、チャネル層１７内に形成された二次元電子ガス層２１を介して、ドレイン電極２８に電流が流れるように配置されている。ソース電極２６とドレイン電極２８との間に流れる電流は、ゲート電極３０に印加される電位によってコントロールすることができる。なお、ソース電極２６、ドレイン電極２８は二次元電子ガス層２１と低抵抗接続されていればよく、キャップ層１９を除去した領域、又は、キャップ層１９及びバリア層１８を除去した領域に配置してもよい。
　このような電子デバイスであれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットを抑制し、縦方向リーク電流特性を改善することができる。
　次に、図１－３、５を参照しながら、本発明の電子デバイス用エピタキシャル基板の製造方法の実施態様の一例を説明する。
　まず、図５（ａ）に示すように、厚さ１ｍｍ程度のＳｉ系基板１２上に、例えば、ＭＯＶＰＥ法（有機金属気相成長法）により、ＡｌＮ初期層１３を２０～２００ｎｍの厚さでエピタキシャル成長させる。
　ここでＡｌＮ初期層１３の表面の粗さＳａを４ｎｍ以上、好ましくは４ｎｍ以上８ｎｍ以下にする。なお、ＡｌＮ初期層１３の表面を粗くするには、成長温度、ガス流量、ＩＩＩ族元素／Ｖ族元素比を変更することで表面の粗さを調整することができる。
　次に、図５（ｂ）に示すように、ＡｌＮ初期層１３上に、例えば、ＭＯＶＰＥ法により、バッファ層１４をエピタキシャル成長させる。
　具体的には、図２に示すように、厚さ１００～５００ｎｍ程度のＡｌｚＧａ１－ｚＮからなる第１の層１４ａと、厚さ３～７ｎｍ程度のＡｌｘＧａ１－ｘＮ層１４ｂと厚さ２～５ｎｍ程度のＡｌｙＧａ１－ｙＮ層１４ｃとが交互に積層された第１多層膜１５’とを積層し、第１多層膜１５’上にさらに、厚さ１００～５００ｎｍ程度のＡｌαＧａ１－αＮからなる挿入層１４ｄと、厚さ３～７ｎｍ程度のＡｌｘＧａ１－ｘＮ層１４ｂと厚さ２～５ｎｍ程度のＡｌｙＧａ１－ｙＮ層１４ｃとが交互に積層された第１多層膜１５と、を交互に積層して、バッファ層１４を形成する。ここで、第１の層１４ａは、第１多層膜１５’、第２多層膜１５を構成する各層よりも厚く形成する。
　このとき、ＡｌＮ初期層１３のバッファ層１４側の表面の粗さＳａを上記のように大きくしているので、ＡｌＮ初期層１３上に形成される第１の層１４ａの横方向成長が促進され、第１の層１４ａによるＡｌＮ初期層１３の表面の穴埋めが促進され、その結果、第１の層１４ａ成長後の表面が平坦になり（図３を参照）、第１の層１４ａ上の第１多層膜１５’の平坦性も向上させることができ（図３を参照）、電子デバイスを作製したときの縦方向リーク電流特性を改善することができる。
　次に、図５（ｃ）に示すように、高抵抗層１６、例えば、Ｃ又はＦｅを含むＧａＮ層、続いて、チャネル層１７、例えば、高抵抗層１６より少なくともＣ又はＦｅが少ないＧａＮ層を、例えばＭＯＶＰＥ法によりエピタキシャル成長させる。
　次に、バリア層１８、例えば、ＡｌＧａＮ層、その上にキャップ層１９、例えば、ＧａＮ層を、例えばＭＯＶＰＥ法により、エピタキシャル成長させて、図１に示す電子デバイス用エピタキシャル基板１０を製造することができる。
　上記のような電子デバイス用エピタキシャル基板の製造方法であれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットが抑制され、電子デバイスを作製したときの縦方向リーク電流特性が改善される電子デバイス用エピタキシャル基板を製造することができる。
　次に、本発明の電子デバイスの製造方法の実施態様の一例を説明する。
　上記で説明したように、図１の電子デバイス用エピタキシャル基板１０を製造し、さらに、電子デバイス用エピタキシャル基板１０のチャネル層１７とバリア層１８からなる能動層２０上のキャップ層１９上に、ソース電極２６、ドレイン電極２８、ゲート電極３０を形成する。ソース電極２６及びドレイン電極２８は例えば、Ｔｉ／Ａｌの積層膜で形成することができ、ゲート電極３０は例えば、ＳｉＯ、ＳｉＮ等の金属酸化物からなる下層膜と、Ｎｉ、Ａｕ、Ｍｏ、Ｐｔ等の金属からなる上層膜の積層膜で形成することができる。このようにして、図４に示す電子デバイス１１が得られる。
　上記のような電子デバイスの製造方法であれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットが抑制され、縦方向リーク電流特性が改善される電子デバイスを製造することができる。
　以下、実験例、実施例、及び、比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実験例）
　ＡｌＮ初期層表面の粗さを２ｎｍ～７．５ｎｍの範囲で変えて（６水準作成）、図１に示すような電子デバイス用エピタキシャル基板１０を製造した。バッファ層構造のＶピット密度（箇所／ｃｍ２）とＡｌＮ初期層表面の粗さＳａとの関係を図６に示す。また、縦方向リーク電流とＡｌＮ初期層表面の粗さＳａとの関係を図７に示す。図６からわかるようにＡｌＮ初期層表面の粗さが４ｎｍ以上でＶピットは無くなり（４ｎｍ以上ではＶピットはほとんどなくなり、図６上にはプロットがない）、図７からわかるようにＡｌＮ初期層上面の粗さが４ｎｍ以上で縦方向リーク電流も改善されている。
　（実施例）
　厚さ１ｍｍ程度のシリコン基板上にＭＯＶＰＥ法によりＡｌＮ初期層１３を１６０ｎｍの厚さで成長させた。ここで、ＡｌＮ初期層を成長温度１１００℃～１２００℃、例えば、１１３０℃で形成し、ＡｌＮ初期層１３の表面の粗さＳａを４．７９ｎｍとした。
　次にバッファ層１４を成長させた。バッファ層１４は厚さ３００ｎｍのＧａＮからなる第１の層１４ａと、第１多層膜１５’とを積層させ、第一多層膜１５’上にさらに、厚さ３００ｎｍのＧａＮからなる挿入層１４ｄと、第２多層膜１５とを交互に積層させた。第１多層膜１５’、第２多層膜１５は、厚さ５ｎｍのＡｌＮ層１４ｂと厚さ３ｎｍのＧａＮ層１４ｃとを交互に積層した。
　次にＧａＮからなる高炭素濃度層（高抵抗層１６）、続いて、同じくＧａＮからなる低炭素濃度層（チャネル層１７）を成長させた。続いて、ＡｌＧａＮからなるバリア層１８、その上にＧａＮ層（キャップ層１９）を成長させることで、図１の電子デバイス用エピタキシャル基板１０を製造した。
　図８にＡｌＮ初期層１３の表面の写真を示す。また、図３にエピタキシャル成長後のバッファ層１４の断面を示す。このようにＡｌＮ初期層１３の表面は凸凹形状であるが、その上の第１の層１４ａの表面は平坦になっているのがわかる。
　図９に第１の層１４ａ表面の写真を示す。第１の層１４ａ表面の粗さＳａは、０．６ｎｍ以下になっていた。なお、図９の３つの写真は、異なる３枚のウェーハの写真である。
　図１０に第１多層膜１５’表面の写真を示す。第１多層膜１５’表面の粗さＳａは、０．３ｎｍ以下になっていた。なお、図１０の２つの写真は、異なる２枚のウェーハの写真である。
　この電子デバイス用エピタキシャル基板に電極を形成し、図４に示す電子デバイス１１を製造し、６００Ｖの電圧をかけて縦方向（厚み方向）リーク電流を測定したところ、４×１０－９（Ａ）となり、後述する比較例に比べて大幅に縦方向リーク電流を抑制することができた。
（比較例）
　実施例と同様にして、電子デバイス用エピタキシャル基板１０を製造した。ただし、ＡｌＮ初期層１３を成長温度１２４０℃で形成し、ＡｌＮ初期層の表面の粗さＳａを２．１６ｎｍとし、その他は実施例と同じとした。
　図１１にＡｌＮ初期層１３表面の写真を示す。また、図１２にエピタキシャル成長後のＡｌＮ初期層１３及びバッファ層１４の断面を示す。このようにＡｌＮ初期層１３の表面は平らであるが、その上の第１の層１４ａ表面、及び、第１多層膜１５’表面は凸凹形状になっているのがわかる。この半導体エピタキシャルウェーハに電極を形成し、図４に示す電子デバイス１１を製造し、６００Ｖの電圧をかけて縦方向リーク電流を測定したところ、８．６×１０－６（Ａ）となった。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。例えば、第１多層膜１５’、第２多層膜１５はＡｌ組成の傾斜を持たせた単一層であってもよい。又、第２多層膜１５又は挿入層１４は設けなくてもよい。

Claims (8)

  1. 　Ｓｉ系基板と、該Ｓｉ系基板上に設けられたＡｌＮ初期層と、該ＡｌＮ初期層上に設けられたバッファ層とを有する電子デバイス用エピタキシャル基板であって、
    　前記ＡｌＮ初期層の前記バッファ層側の表面の粗さＳａが４ｎｍ以上であることを特徴とする電子デバイス用エピタキシャル基板。
  2. 　前記ＡｌＮ初期層表面の前記バッファ層側の粗さＳａが８ｎｍ以下であることを特徴とする請求項１に記載の電子デバイス用エピタキシャル基板。
  3. 　前記バッファ層は、前記ＡｌＮ初期層に接しているＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）層を含み、
    　前記ＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）層の前記ＡｌＮ初期層と反対側の表面の粗さＳａが０．６ｎｍ以下であることを特徴とする請求項１又は請求項２に記載の電子デバイス用エピタキシャル基板。
  4. 　前記バッファ層は、前記ＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）層に接し、かつ、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層とＡｌｙＧａ１－ｙＮ（０≦ｙ＜ｘ）層とが交互に積層された多層膜を含み、
    　前記多層膜の前記ＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）層と反対側の表面の粗さＳａが０．３ｎｍ以下であることを特徴とする請求項３に記載の電子デバイス用エピタキシャル基板。
  5. 　前記バッファ層上に設けられたチャネル層と、
    　該チャネル層上に設けられたバリア層と、
    　該バリア層上に設けられたキャップ層と
    をさらに有することを特徴とする請求項１から請求項４のいずれか一項に記載の電子デバイス用エピタキシャル基板。
  6. 　請求項１から請求項５のいずれか一項に記載の電子デバイス用エピタキシャル基板を用いて作製された電子デバイスであって、前記電子デバイス用エピタキシャル基板上に電極が設けられているものであることを特徴とする電子デバイス。
  7. 　Ｓｉ系基板上にＡｌＮ初期層を形成する工程と、
    　前記ＡｌＮ初期層上にバッファ層を形成する工程と、
    　前記バッファ層上にチャネル層を形成する工程と、
    　前記チャネル層上にバリア層を形成する工程と、
    　前記バリア層上にキャップ層を形成する工程と
    を有し、
    　前記ＡｌＮ初期層の前記バッファ層側の表面の粗さＳａを４ｎｍ以上とすることを特徴とする電子デバイス用エピタキシャル基板の製造方法。
  8. 　Ｓｉ系基板上にＡｌＮ初期層を形成する工程と、
    　前記ＡｌＮ初期層上にバッファ層を形成する工程と、
    　前記バッファ層上にチャネル層を形成する工程と、
    　前記チャネル層上にバリア層を形成する工程と、
    　前記バリア層上にキャップ層を形成する工程と、
    　前記キャップ層上に電極を形成する工程と
    を有し、
    　前記ＡｌＮ初期層の前記バッファ層側の表面の粗さＳａを４ｎｍ以上とすることを特徴とする電子デバイスの製造方法。
PCT/JP2015/006313 2015-01-08 2015-12-18 電子デバイス用エピタキシャル基板、電子デバイス、電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法 Ceased WO2016110906A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201580072647.8A CN107112242B (zh) 2015-01-08 2015-12-18 电子器件用外延基板、电子器件、电子器件用外延基板的制造方法及电子器件的制造方法
KR1020177018664A KR20170101932A (ko) 2015-01-08 2015-12-18 전자 디바이스용 에피택셜 기판, 전자 디바이스, 전자 디바이스용 에피택셜 기판의 제조 방법, 그리고 전자 디바이스의 제조 방법
US15/538,500 US10115589B2 (en) 2015-01-08 2015-12-18 Epitaxial substrate for electronic devices, electronic device, method for producing the epitaxial substrate for electronic devices, and method for producing the electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-002047 2015-01-08
JP2015002047A JP6261523B2 (ja) 2015-01-08 2015-01-08 電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
WO2016110906A1 true WO2016110906A1 (ja) 2016-07-14

Family

ID=56355636

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/006313 Ceased WO2016110906A1 (ja) 2015-01-08 2015-12-18 電子デバイス用エピタキシャル基板、電子デバイス、電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法

Country Status (6)

Country Link
US (1) US10115589B2 (ja)
JP (1) JP6261523B2 (ja)
KR (1) KR20170101932A (ja)
CN (1) CN107112242B (ja)
TW (1) TWI624879B (ja)
WO (1) WO2016110906A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12119398B2 (en) 2017-11-20 2024-10-15 Rohm Co., Ltd. Semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6239017B2 (ja) * 2015-03-31 2017-11-29 クアーズテック株式会社 窒化物半導体基板
US10388518B2 (en) 2017-03-31 2019-08-20 Globalwafers Co., Ltd. Epitaxial substrate and method of manufacturing the same
JP2019125737A (ja) * 2018-01-18 2019-07-25 株式会社サイオクス 窒化物半導体エピタキシャル基板
US11515408B2 (en) 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
US20220122838A1 (en) * 2020-10-21 2022-04-21 University Of South Carolina Approaches for Fabricating N-Polar AlxGa1-xN Templates for Electronic and Optoelectronic Devices
CN114080692A (zh) * 2021-04-02 2022-02-22 英诺赛科(苏州)科技有限公司 三族氮基半导体晶圆

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011016304A1 (ja) * 2009-08-07 2011-02-10 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP2011114267A (ja) * 2009-11-30 2011-06-09 Sanken Electric Co Ltd 半導体装置
JP2013042032A (ja) * 2011-08-18 2013-02-28 Fujitsu Ltd 化合物半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2011023677A (ja) * 2009-07-21 2011-02-03 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハおよびその製造方法
JP5378128B2 (ja) 2009-09-18 2013-12-25 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板
JPWO2011161975A1 (ja) * 2010-06-25 2013-08-19 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
JP5988974B2 (ja) * 2010-08-07 2016-09-07 ティーピーケイ ホールディング カンパニー リミテッド 表面埋込添加物を有する素子構成要素および関連製造方法
JP6035721B2 (ja) * 2011-09-27 2016-11-30 住友電気工業株式会社 半導体装置の製造方法
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
JP6152700B2 (ja) * 2013-05-23 2017-06-28 住友電気工業株式会社 半導体装置の製造方法
TWI523222B (zh) * 2013-10-14 2016-02-21 國立交通大學 含氮化鎵之半導體結構
KR102145205B1 (ko) * 2014-04-25 2020-08-19 삼성전자주식회사 반도체 소자 제조방법 및 증착 장치의 유지보수방법
US9337023B1 (en) * 2014-12-15 2016-05-10 Texas Instruments Incorporated Buffer stack for group IIIA-N devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011016304A1 (ja) * 2009-08-07 2011-02-10 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP2011114267A (ja) * 2009-11-30 2011-06-09 Sanken Electric Co Ltd 半導体装置
JP2013042032A (ja) * 2011-08-18 2013-02-28 Fujitsu Ltd 化合物半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A. ABLE ET AL.: "Growth of crack-free GaN on Si(1 1 1) with graded AlGaN buffer layers", JOURNAL OF CRYSTAL GROWTH, vol. 276, no. 3-4, pages 415 - 418, XP004806888, DOI: doi:10.1016/j.jcrysgro.2004.12.003 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12119398B2 (en) 2017-11-20 2024-10-15 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
TWI624879B (zh) 2018-05-21
TW201635394A (zh) 2016-10-01
CN107112242B (zh) 2020-11-13
JP2016127223A (ja) 2016-07-11
KR20170101932A (ko) 2017-09-06
US10115589B2 (en) 2018-10-30
US20170352537A1 (en) 2017-12-07
JP6261523B2 (ja) 2018-01-17
CN107112242A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
JP6261523B2 (ja) 電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法
JP6473017B2 (ja) 化合物半導体基板
JP7175804B2 (ja) 半導体装置及びその製造方法
JP6170893B2 (ja) 半導体素子用エピタキシャル基板の作製方法
JP5252813B2 (ja) 半導体装置の製造方法
JP5665171B2 (ja) Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法
JP3960957B2 (ja) 半導体電子デバイス
KR102211209B1 (ko) 질화알루미늄 기반 트랜지스터의 제조 방법
JP4276135B2 (ja) 窒化物半導体成長用基板
CN105247658B (zh) 半导体基板、半导体装置及半导体装置的制造方法
US8633514B2 (en) Group III nitride semiconductor wafer and group III nitride semiconductor device
JP5134265B2 (ja) 半導体装置とその製造方法
JP6239017B2 (ja) 窒化物半導体基板
CN106024588A (zh) 一种选择区域外延生长界面改善方法
JP4933513B2 (ja) 窒化物半導体成長用基板
JP6029538B2 (ja) 半導体装置
JP2009231302A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
JP2016157801A (ja) 半導体装置およびその製造方法
JP6174253B2 (ja) 窒化物系化合物半導体
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
CN103348479A (zh) 半导体器件
JP2016039314A (ja) 化合物半導体基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15876786

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15538500

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20177018664

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15876786

Country of ref document: EP

Kind code of ref document: A1