WO2016027730A1 - 固体撮像素子および製造方法、並びに放射線撮像装置 - Google Patents

固体撮像素子および製造方法、並びに放射線撮像装置 Download PDF

Info

Publication number
WO2016027730A1
WO2016027730A1 PCT/JP2015/072723 JP2015072723W WO2016027730A1 WO 2016027730 A1 WO2016027730 A1 WO 2016027730A1 JP 2015072723 W JP2015072723 W JP 2015072723W WO 2016027730 A1 WO2016027730 A1 WO 2016027730A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
pixel
radiation
imaging device
film
Prior art date
Application number
PCT/JP2015/072723
Other languages
English (en)
French (fr)
Inventor
剛志 柳田
篤史 鈴木
禎浩 小松
祐一 武田
大石　哲也
到 押山
太田　和伸
信二 宮澤
秀俊 大石
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US15/503,443 priority Critical patent/US20170234995A1/en
Publication of WO2016027730A1 publication Critical patent/WO2016027730A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • G01T1/20188—Auxiliary details, e.g. casings or cooling
    • G01T1/2019—Shielding against direct hits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • G01T1/20183—Arrangements for preventing or correcting crosstalk, e.g. optical or electrical arrangements for correcting crosstalk
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14659—Direct radiation imagers structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Definitions

  • the present disclosure relates to a solid-state imaging device, a manufacturing method, and a radiation imaging apparatus, and in particular, a solid-state imaging device, a manufacturing method, and radiation capable of suppressing deterioration of noise characteristics and dark characteristics when imaging radiation.
  • the present invention relates to an imaging apparatus.
  • CMOS image sensor As a radiation imaging device that captures radiation, for example, after converting X-rays into visible light with a scintillator, FOP (Fiber-Optical-Plate) bundled with lead glass fiber that completely blocks X-rays, it is used as a CMOS image sensor. There is an X-ray CMOS image sensor for guiding light (see, for example, Patent Document 1).
  • the present disclosure has been made in view of such a situation, and is intended to suppress deterioration of noise characteristics and dark characteristics when imaging radiation.
  • a pixel including a radiation conversion unit that converts radiation into visible light and a photoelectric conversion unit that photoelectrically converts the visible light converted by the radiation conversion unit is formed.
  • a solid-state imaging device configured such that only an oxide film or a negative fixed charge film is formed on the substrate in the element isolation region of the pixel.
  • a radiation conversion unit that converts radiation into visible light
  • a substrate on which pixels including a photoelectric conversion unit that photoelectrically converts the visible light converted by the radiation conversion unit are formed.
  • An oxide film or a negative fixed charge film is formed on the substrate in the element isolation region of the pixel.
  • the manufacturing method of the 2nd side surface of this indication is a substrate in which the pixel containing the radiation conversion part which converts radiation into visible light, and the photoelectric conversion part which photoelectrically converts the visible light converted by the radiation conversion part was formed. And a solid-state imaging device manufacturing method in which only an oxide film or a negative fixed charge film is formed on the substrate in the element isolation region of the pixel.
  • a radiation conversion unit that converts radiation into visible light
  • a substrate on which pixels including a photoelectric conversion unit that photoelectrically converts the visible light converted by the radiation conversion unit are formed.
  • a solid-state imaging device configured to form only an oxide film or a negative fixed charge film is formed on the substrate in the element isolation region of the pixel.
  • a pixel including a radiation conversion unit that converts radiation into visible light and a photoelectric conversion unit that photoelectrically converts the visible light converted by the radiation conversion unit is formed.
  • a radiation imaging apparatus configured such that only an oxide film or a negative fixed charge film is formed on the substrate in the element isolation region of the pixel.
  • a radiation conversion unit that converts radiation into visible light
  • a substrate on which pixels including a photoelectric conversion unit that photoelectrically converts the visible light converted by the radiation conversion unit are formed.
  • An oxide film or a negative fixed charge film is formed on the substrate in the element isolation region of the pixel.
  • radiation can be imaged. Further, according to the first and third aspects of the present disclosure, it is possible to suppress deterioration of noise characteristics and dark characteristics when imaging radiation.
  • a solid-state imaging device can be manufactured.
  • FIG. 6 is a cross-sectional view taken along the line AA ′ of FIG.
  • FIG. 6 is a cross-sectional view taken along the line BB ′ of FIG.
  • FIG. 6 is a view showing another example of the AA ′ cross section of FIG. 5.
  • FIG. 6 is a view showing still another example of the AA ′ cross section of FIG. 5.
  • FIG. 6 is a view showing another example of the BB ′ cross section of FIG. 5.
  • FIG. 10 is a view showing still another example of the BB ′ cross section of FIG. 5.
  • FIG. 7 is a diagram for explaining a method of manufacturing a CMOS image sensor when the AA ′ cross-sectional view of FIG. 5 is FIG.
  • FIG. 9 is a diagram illustrating a method for manufacturing a CMOS image sensor when the AA ′ cross-sectional view of FIG. 5 is FIG. 8.
  • FIG. 10 is a diagram illustrating a method for manufacturing a CMOS image sensor when the AA ′ cross-sectional view of FIG. 5 is FIG. 9.
  • FIG. 6 is a cross-sectional view taken along line AA ′ of FIG. 5 illustrating a SiN film and a planarizing film.
  • FIG. 1 is a block diagram illustrating a configuration example of an embodiment of a radiation imaging apparatus to which the present disclosure is applied.
  • the radiation imaging apparatus 10 irradiates an object O (a person in the example of FIG. 1) on the imaging table 12 with X-rays to capture an image.
  • the arm 11 of the radiation imaging apparatus 10 includes an MPU (Micro Processing Unit) (not shown) and various processing circuits inside, and controls the multipoint parallel X-ray source 13.
  • the arm 11 holds the imaging table 12, the multipoint parallel X-ray source 13, the shield plate 14, and the imaging unit 15.
  • the imaging table 12 is a table on which the subject O is placed.
  • the multi-point parallel X-ray source 13 has, for example, a plurality of X-ray tubes and a plurality of collimators, and emits parallel beam X-rays to the imaging table 12 under the control of the arm 11.
  • the shield plate 14 is made of a metal capable of blocking X-rays such as lead and iron, and is provided between the multipoint parallel X-ray source 13 and the imaging table 12.
  • the subject O is placed between the photographing stand 12 and the shield plate 14.
  • the shield plate 14 is provided with an opening 14A, and X-rays emitted from the multipoint parallel X-ray source 13 are applied to the subject O through the opening 14A. Accordingly, the subject O is placed on the photographing stand 12 so that the position of the opening 14A corresponds to the position of the photographing target.
  • the imaging unit 15 has an X-ray CMOS image sensor, converts X-rays irradiated from the multipoint parallel X-ray source 13 through the opening 14A into visible light, and images the image.
  • the imaging unit 15 holds an image obtained as a result, or transmits the image to another device via a network (not shown).
  • FIG. 2 is a cross-sectional view illustrating a configuration example of the X-ray CMOS image sensor of the imaging unit 15 in FIG.
  • the X-ray CMOS image sensor 30 is configured by arranging a scintillator 31 and a CMOS image sensor 32 in order from the surface side irradiated with X-rays.
  • the scintillator 31 of the X-ray CMOS image sensor 30 functions as a radiation conversion unit, converts X-rays irradiated from the multipoint parallel X-ray source 13 through the opening 14 ⁇ / b> A into visible light, and outputs the visible light to the CMOS image sensor 32. To do.
  • the CMOS image sensor 32 captures visible light incident from the scintillator 31 and generates an image.
  • FIG. 3 is a diagram illustrating a configuration example of the CMOS image sensor 32 of FIG.
  • the CMOS image sensor 32 includes a pixel region 51, a pixel drive line 52, a vertical signal line 53, a vertical drive unit 54, a column processing unit 55, a horizontal drive unit 56, a system control unit 57, a signal processing unit 58, and a memory unit 59. These are formed on a semiconductor substrate (chip) such as a silicon substrate (not shown).
  • pixel region 51 of the CMOS image sensor 32 pixels having photoelectric conversion elements that generate charges of the amount corresponding to the amount of visible light incident from the scintillator 31 shown in FIG. Dimensionally arranged and imaged.
  • pixel drive lines 52 are formed for each row with respect to matrix-like pixels, and vertical signal lines 53 are formed for each column.
  • a vertical drive unit 54, a column processing unit 55, a horizontal drive unit 56, and a system control unit 57 are configured to control reading of pixel signals obtained as a result of imaging in each pixel.
  • the vertical drive unit 54 is configured by a shift register, an address decoder, and the like, and drives each pixel in the pixel region 51 in units of rows. One end of the pixel drive line 52 is connected to an output end (not shown) corresponding to each row of the vertical drive unit 54.
  • the vertical drive unit 54 has a configuration having two scanning systems, a reading scanning system and a sweeping scanning system.
  • the readout scanning system sequentially selects each row so as to sequentially read out pixel signals from each pixel in units of rows, and outputs a transfer signal, a selection signal, and the like from an output terminal connected to the pixel drive line 52 in the selected row.
  • the sweep-out scanning system is reset from the output terminal connected to the pixel drive line 52 of each row prior to the scanning of the readout system by the time of the shutter speed. Output a signal.
  • so-called electronic shutter operation is sequentially performed for each row.
  • the electronic shutter operation refers to an operation in which the charge of the photoelectric conversion element is discarded and exposure is newly started (charge accumulation is started).
  • the pixel signal output from each pixel in the row selected by the readout scanning system of the vertical driving unit 54 is supplied to the column processing unit 55 through each vertical signal line 53.
  • the column processing unit 55 has a signal processing circuit for each column of the pixel region 51.
  • Each signal processing circuit of the column processing unit 55 performs noise removal processing such as CDS (Correlated Double Sampling) processing on the pixel signal output from each pixel of the selected row through the vertical signal line 53, Performs signal processing such as A / D conversion.
  • the column processing unit 55 temporarily holds the pixel signal after the signal processing.
  • the horizontal driving unit 56 is configured by a shift register, an address decoder, and the like, and selects the signal processing circuit of the column processing unit 55 in order. By the selective scanning by the horizontal driving unit 56, the pixel signals subjected to signal processing by each signal processing circuit of the column processing unit 55 are sequentially output to the signal processing unit 58.
  • the system control unit 57 includes a timing generator that generates various timing signals, and controls the vertical driving unit 54, the column processing unit 55, and the horizontal driving unit 56 based on the various timing signals generated by the timing generator. To do.
  • the signal processing unit 58 has at least an addition processing function.
  • the signal processing unit 58 performs various signal processing such as addition processing on the pixel signal output from the column processing unit 55. At this time, the signal processing unit 58 stores an intermediate result of the signal processing in the memory unit 59 as necessary, and refers to it at a necessary timing.
  • the signal processing unit 58 outputs the pixel signal after the signal processing.
  • the memory unit 59 includes DRAM (Dynamic Random Access Memory), SRAM (Static Random Access Memory), and the like.
  • FIG. 4 is a view of the CMOS image sensor 32 as viewed from the scintillator 31 side.
  • the pixel region 51 is provided at the center of the semiconductor substrate 90 of the CMOS image sensor 32, for example, and the logic circuit 91 is provided so as to surround the pixel region 51.
  • the logic circuit 91 is, for example, the pixel drive line 52, the vertical signal line 53, the vertical drive unit 54, the column processing unit 55, the horizontal drive unit 56, the system control unit 57, the signal processing unit 58, and the memory unit 59.
  • the X-rays irradiated to the X-ray CMOS image sensor 30 are incident on the CMOS image sensor 32 after being converted into visible light by the scintillator 31. is there.
  • wiring of the pixel region 51 wiring of a metal element such as copper or tungsten that generates high-energy fluorescent X-rays is employed. Thereby, the bad influence to the wiring of the pixel region 51 by X-ray
  • wiring such as Al or AlCu that generates low energy (for example, 1 to 2 kev) fluorescent X-rays is used as the wiring of the pixel region 51, the dark characteristics are deteriorated.
  • the scintillator 31 side of the logic circuit 91 is covered with a metal such as lead that shields the X-rays.
  • FIG. 5 is a diagram illustrating a configuration example of a pixel.
  • FIG. 5 is a view of the semiconductor substrate 90 provided with the pixels 111 as viewed from the scintillator 31 side.
  • each pixel 111 includes a photodiode 121 provided for each pixel 111, a transfer transistor (TG) 122, a floating diffusion (FD) 123, and a reset transistor 112 shared by 2 ⁇ 2 pixels 111. , A selection transistor 114, and an amplification transistor 113.
  • the photodiode 121 is a photoelectric conversion element, and photoelectrically converts incident visible light into an amount of charges (here, electrons) corresponding to the amount of light.
  • the transfer transistor 122 transfers electrons photoelectrically converted by the photodiode 121 to the floating diffusion 123 in accordance with a transfer signal supplied via the pixel drive line 52 of FIG.
  • the reset transistor 112 resets the potential of the floating diffusion 123 according to a reset signal supplied via the pixel drive line 52.
  • the amplification transistor 113 amplifies the potential of the floating diffusion 123 and supplies a voltage corresponding to the potential to the selection transistor 114.
  • the selection transistor 114 supplies the voltage amplified by the amplification transistor 113 to the vertical signal line 53 in FIG. 3 according to the selection signal supplied via the pixel drive line 52.
  • FIG. 6 is a cross-sectional view taken along the line AA ′ of FIG.
  • the transfer transistor 122 has a gate electrode 122A formed on the irradiation surface (surface on the scintillator 31 side) of the semiconductor substrate 90, and a sidewall 122B covering the gate electrode 122A.
  • the FLAT pixel separation method is adopted as the element separation method of the pixel 111. That is, only the silicon oxide film 141 is provided on the irradiation surface of the semiconductor substrate 90 in the element isolation region 140 provided around the photodiode 121, and no oxide element isolation region is provided. Details of the FLAT pixel separation method are described in Japanese Patent Laid-Open No. 2007-158031.
  • the thickness of the silicon oxide film 141 is 10 nm or less.
  • the silicon oxide film 141 is formed not only in the element isolation region 140 but also in the entire region on the irradiation surface of the semiconductor substrate 90.
  • the oxide film in the element isolation region 140 and the oxide film in the region other than the element isolation region 140 have the same thickness, but may be different as long as they are 10 nm or less.
  • the element isolation method is the FLAT pixel isolation method, and the thickness of the silicon oxide film 141 is 10 nm or less. Therefore, it is possible to suppress the generation of positive fixed charges in the silicon oxide film 141 or the generation of interface states at the interface between the silicon oxide film 141 and the semiconductor substrate 90 due to the X-ray irradiation. As a result, it is possible to suppress a decrease in element isolation breakdown voltage, noise characteristics and dark characteristics.
  • the CMOS image sensor 32 satisfies both the condition that the element isolation method is the FLAT pixel isolation method and the condition that the thickness of the silicon oxide film 141 is 10 nm or less. You may make it satisfy only. Even in this case, the CMOS image sensor 32 can suppress a decrease in element isolation breakdown voltage, noise characteristics, dark characteristics, and the like.
  • a relatively shallow high-concentration semiconductor region 142 is formed on the irradiation surface side of the element isolation region 140 in the semiconductor substrate 90, and a semiconductor region 143 having a depth necessary for element isolation is continuously formed in the semiconductor region 142. Is formed.
  • the structure of the photodiode 121 is a HAD (Hole Accumulation Diode) structure, and pinning with an impurity concentration of 10 19 atoms / cm 3 or more on the irradiation surface (front surface) side in the semiconductor substrate 90 corresponding to the photodiode 121. Region 144 is formed. By setting the impurity concentration of the pinning region 144 to 10 19 atoms / cm 3 or more, dark current can be suppressed.
  • HAD Hole Accumulation Diode
  • FIG. 7 is a cross-sectional view taken along the line BB ′ of FIG.
  • the amplification transistor 113 includes a gate electrode 113A, a sidewall 113B, a source region 113C, and a drain region 113D.
  • the gate electrode 113A and the sidewall 113B are provided on the irradiation surface of the semiconductor substrate 90, and the sidewall 113B covers the gate electrode 113A.
  • the source region 113C and the drain region 113D are provided in the semiconductor substrate 90.
  • a silicon oxide film 141 is formed on the semiconductor substrate 90.
  • the silicon oxide film 141 is formed in the entire region of the irradiation surface of the semiconductor substrate 90.
  • the silicon oxide film 141 in a part of the region is formed of HfO 2 , AL 2 0 3 ,
  • the negative fixed charge film (pinning strengthening film) 161 made of TaO 2 may be used.
  • the silicon oxide film 141 on the semiconductor substrate 90 in the region including the element classification region 140 other than the side wall 122B and the gate electrode 122A of the transfer transistor 122 becomes a negative fixed charge film 161. It may be replaced.
  • the silicon oxide film 141 on the semiconductor substrate 90 in the region including the element classification region 140 other than the lower portion of the gate electrode 122A may be replaced with a negative fixed charge film 161.
  • the silicon oxide film 141 on the semiconductor substrate 90 in the region including the element classification region 140 other than the lower portion of the gate electrode 113A of the amplification transistor 113 is replaced with a negative fixed charge film 161.
  • the silicon oxide film 141 on the semiconductor substrate 90 in the region including the element classification region 140 other than the lower portion of the gate electrode 113A and the sidewall 113B may be replaced with the negative fixed charge film 161. .
  • the negative fixed charge generated in the negative fixed charge film 161 by X-ray irradiation can be strengthened. Therefore, pinning can be strengthened and dark current can be suppressed.
  • the reset transistor 112 and the selection transistor 114 are configured in the same manner as the amplification transistor 113.
  • Whether the silicon oxide film 141 or the negative fixed charge film 161 is formed below the sidewall of each transistor is determined according to, for example, required transistor characteristics.
  • a negative fixed charge film 161 is formed below the sidewall 122B as shown in FIG.
  • FIG. 12 is a diagram for explaining a method of manufacturing a region in the vicinity of the transfer transistor 122 of the CMOS image sensor 32 when the AA ′ sectional view of FIG. 5 is FIG.
  • a photodiode 121, a semiconductor region 143, and the like are formed in a semiconductor substrate 90, and a silicon oxide film 200 is formed on the semiconductor substrate 90.
  • a gate electrode 122A is formed on the silicon oxide film 200.
  • the silicon oxide film 200 on the semiconductor substrate 90 is removed. Thereby, the silicon oxide film 200 is formed as a part of the silicon oxide film 141 under the gate electrode 122A.
  • a new silicon oxide film 201 is formed on the semiconductor substrate 90 on which the gate electrode 122A is formed. Then, as shown in FIG. 12E, the SiN film 202 is formed on the silicon oxide film 201.
  • the SiN film 202 in a region other than the region of the transfer transistor 122 is removed, and the silicon oxide film 201 and the SiN film 202 on the gate electrode 122A are removed. Thereby, the silicon oxide film 141 and the sidewall 122B are formed.
  • a floating diffusion 123, a semiconductor region 142, a pinning region 144, and the like are formed in the semiconductor substrate 90. As described above, the region near the transfer transistor 122 of the CMOS image sensor 32 is manufactured.
  • CMOS image sensor 32 After the CMOS image sensor 32 is manufactured, a planarization film is formed on the surface of the CMOS image sensor 32 where the transfer transistor 122 and the like are provided, and the CMOS image sensor 32 is joined to the scintillator 31 via the planarization film.
  • FIG. 13 is a diagram for explaining a method of manufacturing a region in the vicinity of the transfer transistor 122 of the CMOS image sensor 32 when the AA ′ cross-sectional view of FIG. 5 is FIG.
  • FIG. 13A to 13F are the same as FIG. 12A to FIG. 12F, and thus description thereof is omitted.
  • FIG. 13F after the SiN film 202 in the region other than the region of the transfer transistor 122 and the silicon oxide film 200 and the SiN film 202 above the gate electrode 122A are removed, as shown in FIG. The silicon oxide film 201 on the semiconductor substrate 90 is removed. Thereby, a silicon oxide film 141 is formed.
  • a negative fixed charge film 203 is formed on the semiconductor substrate 90.
  • the negative fixed charge film 203 in the region of the transfer transistor 122 is removed, whereby the negative fixed charge film 161 is formed.
  • a floating diffusion 123, a semiconductor region 142, a pinning region 144, and the like are formed in the semiconductor substrate 90. As described above, the region near the transfer transistor 122 of the CMOS image sensor 32 is manufactured.
  • CMOS image sensor 32 After the CMOS image sensor 32 is manufactured, a planarization film is formed on the surface of the CMOS image sensor 32 where the transfer transistor 122 and the like are provided, and the CMOS image sensor 32 is joined to the scintillator 31 via the planarization film.
  • FIG. 14 is a diagram for explaining a method of manufacturing a region in the vicinity of the transfer transistor 122 of the CMOS image sensor 32 when the AA ′ cross-sectional view of FIG. 5 is FIG.
  • FIG. 14A to 14C are the same as FIG. 12A to FIG. 12C, and a description thereof will be omitted.
  • a negative fixed charge film 204 is formed on the semiconductor substrate 90 as shown in FIG. 14D.
  • the SiN film 205 is formed on the negative fixed charge film 204.
  • the SiN film 205 in the region other than the region of the transfer transistor 122 is removed, and the negative fixed charge film 204 and the SiN film 205 on the gate electrode 122A are removed. Thereby, the negative fixed charge film 161 and the sidewall 122B are formed.
  • a floating diffusion 123, a semiconductor region 142, a pinning region 144, and the like are formed in the semiconductor substrate 90. As described above, the region near the transfer transistor 122 of the CMOS image sensor 32 is manufactured.
  • CMOS image sensor 32 After the CMOS image sensor 32 is manufactured, a planarization film is formed on the surface of the CMOS image sensor 32 where the transfer transistor 122 and the like are provided, and the CMOS image sensor 32 is joined to the scintillator 31 via the planarization film.
  • FIG. 15 is a cross-sectional view taken along the line AA ′ of FIG. 5, illustrating the SiN film 301 and the planarizing film 302 that cover the gate electrode 122A of the transfer transistor 122.
  • the present disclosure can also be applied to a radiation imaging apparatus that captures radiation other than X-rays.
  • an LDD may be formed on the semiconductor substrate 90 below the sidewall 122B of the transfer transistor 122 as in the case of the amplification transistor 113.
  • this indication can also take the following structures.
  • a radiation conversion unit that converts radiation into visible light
  • a solid-state imaging device configured such that only an oxide film or a negative fixed charge film is formed on the substrate in the element isolation region of the pixel.
  • an impurity concentration on a surface in the substrate corresponding to the photoelectric conversion unit is 10 19 atoms / cm 3 or more.
  • the solid-state imaging device according to any one of (1) to (4), wherein the pixel wiring is formed of copper or tungsten.
  • a gate electrode of the transistor of the pixel and a sidewall covering the gate electrode are formed on the substrate, The oxide film is formed on the substrate under the sidewall and the gate electrode,
  • a gate electrode of the transistor of the pixel and a sidewall covering the gate electrode are formed on the substrate, The oxide film is formed on the substrate below the gate electrode, The solid-state imaging device according to any one of (1) to (5), wherein the negative fixed charge film is formed in a region on the substrate other than a lower portion of the gate electrode.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Radiation (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　本開示は、放射線を撮像する場合のノイズ特性やダーク特性の悪化を抑制することができるようにする固体撮像素子および製造方法、並びに放射線撮像装置に関する。 シンチレータが、放射線を可視光に変換する。半導体基板には、シンチレータにより変換された可視光を光電変換するフォトダイオードを含む画素が形成される。画素の素子分離領域の基板上には、シリコン酸化膜または負の固定電荷膜のみが形成される。本開示は、例えば、被写体に照射されたＸ線を撮像する放射線撮像装置等に適用することができる。

Description

固体撮像素子および製造方法、並びに放射線撮像装置
　本開示は、固体撮像素子および製造方法、並びに放射線撮像装置に関し、特に、放射線を撮像する場合のノイズ特性やダーク特性の悪化を抑制することができるようにした固体撮像素子および製造方法、並びに放射線撮像装置に関する。
　放射線を撮像する放射線撮像装置としては、例えば、シンチレータでX線を可視光に変換した後、X線を完全に遮断する鉛ガラスのファイバを束ねたFOP(Fiber Optical Plate)で、CMOSイメージセンサに導光するX線CMOSイメージセンサがある（例えば、特許文献１参照）。
　しかしながら、X線CMOSイメージセンサの上層にFOPを設置すると、FOPにより光量が少なくなるため、X線CMOSイメージセンサの感度が低下する。また、X線CMOSイメージセンサの上層膜が高背化するため、混色が悪化する。
　そこで、上層にFOPが設けられないX線CMOSイメージセンサが考案されている(例えば、特許文献２参照)。
国際公開第09/139209号パンフレット 特開2012-159483号公報
　しかしながら、FOPが設けられない場合、CMOSイメージセンサにX線が漏れ、画素トランジスタの閾値電位特性が変動したり、白点などのノイズ特性やダーク特性が悪化したりする。
　本開示は、このような状況に鑑みてなされたものであり、放射線を撮像する場合のノイズ特性やダーク特性の悪化を抑制することができるようにするものである。
　本開示の第１の側面の固体撮像素子は、放射線を可視光に変換する放射線変換部と、前記放射線変換部により変換された前記可視光を光電変換する光電変換部を含む画素が形成された基板とを備え、前記画素の素子分離領域の前記基板上には、酸化膜または負の固定電荷膜のみが形成されるように構成された固体撮像素子である。
　本開示の第１の側面においては、放射線を可視光に変換する放射線変換部と、前記放射線変換部により変換された前記可視光を光電変換する光電変換部を含む画素が形成された基板とが備えられ、前記画素の素子分離領域の前記基板上には、酸化膜または負の固定電荷膜のみが形成される。
　本開示の第２の側面の製造方法は、放射線を可視光に変換する放射線変換部と、前記放射線変換部により変換された前記可視光を光電変換する光電変換部を含む画素が形成された基板とを備え、前記画素の素子分離領域の前記基板上には、酸化膜または負の固定電荷膜のみが形成されるように構成された固体撮像素子を形成する固体撮像素子の製造方法である。
　本開示の第２の側面においては、放射線を可視光に変換する放射線変換部と、前記放射線変換部により変換された前記可視光を光電変換する光電変換部を含む画素が形成された基板とを備え、前記画素の素子分離領域の前記基板上には、酸化膜または負の固定電荷膜のみが形成されるように構成された固体撮像素子が形成される。
　本開示の第３の側面の放射線撮像装置は、放射線を可視光に変換する放射線変換部と、前記放射線変換部により変換された前記可視光を光電変換する光電変換部を含む画素が形成された基板とを備え、前記画素の素子分離領域の前記基板上には、酸化膜または負の固定電荷膜のみが形成されるように構成された放射線撮像装置である。
　本開示の第３の側面においては、放射線を可視光に変換する放射線変換部と、前記放射線変換部により変換された前記可視光を光電変換する光電変換部を含む画素が形成された基板とが備えられ、前記画素の素子分離領域の前記基板上には、酸化膜または負の固定電荷膜のみが形成される。
　本開示の第１および第３の側面によれば、放射線を撮像することができる。また、本開示の第１および第３の側面によれば、放射線を撮像する場合のノイズ特性やダーク特性の悪化を抑制することができる。
　本開示の第２の側面によれば、固体撮像素子を製造することができる。また、本開示の第２の側面によれば、放射線を撮像する場合のノイズ特性やダーク特性の悪化を抑制可能な固体撮像素子を製造することができる。
　なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本開示を適用した放射線撮像装置の一実施の形態の構成例を示すブロック図である。 図１の撮影部１５のX線CMOSイメージセンサの構成例を示す断面図である。 図２のCMOSイメージセンサ３２の構成例を示す図である。 CMOSイメージセンサ３２をシンチレータ３１側から見た図である。 画素の構成例を示す図である。 図５のＡ－Ａ´断面図である。 図５のＢ－Ｂ´断面図である。 図５のＡ－Ａ´断面の他の例を示す図である。 図５のＡ－Ａ´断面のさらに他の例を示す図である。 図５のＢ－Ｂ´断面の他の例を示す図である。 図５のＢ－Ｂ´断面のさらに他の例を示す図である。 図５のＡ－Ａ´断面図が図６である場合のCMOSイメージセンサの製造方法を説明する図である。 図５のＡ－Ａ´断面図が図８である場合のCMOSイメージセンサの製造方法を説明する図である。 図５のＡ－Ａ´断面図が図９である場合のCMOSイメージセンサの製造方法を説明する図である。 ＳｉＮ膜と平坦化膜を図示した図５のＡ－Ａ´断面図である。
　＜一実施の形態＞
　（放射線撮像装置の一実施の形態の構成例）
　図１は、本開示を適用した放射線撮像装置の一実施の形態の構成例を示すブロック図である。
　図１の放射線撮像装置１０は、アーム１１、撮影台１２、多点平行Ｘ線源１３、シールド板１４、および撮像部１５により構成される。放射線撮像装置１０は、撮影台１２上の被写体Ｏ(図１の例では人)にＸ線を照射し、撮像する。
　具体的には、放射線撮像装置１０のアーム１１は、内部に、図示せぬMPU（Micro Processing Unit）や各種の処理回路を備え、多点平行Ｘ線源１３を制御する。また、アーム１１は、撮影台１２、多点平行Ｘ線源１３、シールド板１４、および撮像部１５を保持する。撮影台１２は、被写体Ｏを載せるための台である。
　多点平行Ｘ線源１３は、例えば、複数のＸ線管と複数のコリメータを有し、アーム１１の制御により、平行ビームのＸ線を撮影台１２に出射する。
　シールド板１４は、例えば、鉛や鉄などのＸ線を遮断することが可能な金属で構成され、多点平行Ｘ線源１３と撮影台１２の間に設けられる。被写体Ｏは、撮影台１２とシールド板１４の間に載せられる。
　シールド板１４には、開口部１４Ａが設けられており、多点平行Ｘ線源１３から出射されたＸ線は、開口部１４Ａを介して被写体Ｏに照射される。従って、被写体Ｏは、開口部１４Ａの位置と撮影対象の位置が対応するように撮影台１２に載せられる。
　撮影部１５は、X線CMOSイメージセンサを有し、多点平行Ｘ線源１３から開口部１４Ａを介して照射されるX線を可視光に変換して、撮像する。撮影部１５は、その結果得られる画像を保持したり、図示せぬネットワークを介して、他の装置に伝送したりする。
　（X線CMOSイメージセンサの構成例）
　図２は、図１の撮影部１５のX線CMOSイメージセンサの構成例を示す断面図である。
　図２に示すように、X線CMOSイメージセンサ３０は、X線が照射される面側から順に、シンチレータ３１、CMOSイメージセンサ３２が配置されることにより構成される。
　X線CMOSイメージセンサ３０のシンチレータ３１は、放射線変換部として機能し、多点平行Ｘ線源１３から開口部１４Ａを介して照射されるX線を可視光に変換し、CMOSイメージセンサ３２に出射する。CMOSイメージセンサ３２は、シンチレータ３１から入射される可視光を撮像し、画像を生成する。
　（CMOSイメージセンサの構成例）
　図３は、図２のCMOSイメージセンサ３２の構成例を示す図である。
　CMOSイメージセンサ３２は、画素領域５１、画素駆動線５２、垂直信号線５３、垂直駆動部５４、カラム処理部５５、水平駆動部５６、システム制御部５７、信号処理部５８、およびメモリ部５９が、図示せぬシリコン基板等の半導体基板(チップ)に形成されたものである。
　CMOSイメージセンサ３２の画素領域５１には、図２のシンチレータ３１から入射される可視光の光量に応じた電荷量の電荷を発生して内部に蓄積する光電変換素子を有する画素が行列状に２次元配置され、撮像を行う。また、画素領域５１には、行列状の画素に対して行ごとに画素駆動線５２が形成され、列ごとに垂直信号線５３が形成される。
　垂直駆動部５４、カラム処理部５５、水平駆動部５６、およびシステム制御部５７により構成され、各画素において撮像の結果得られる画素信号の読み出しを制御する。
　具体的には、垂直駆動部５４は、シフトレジスタやアドレスデコーダなどによって構成され、画素領域５１の各画素を行単位等で駆動する。垂直駆動部５４の各行に対応した図示せぬ出力端には、画素駆動線５２の一端が接続されている。垂直駆動部５４の具体的な構成について図示は省略するが、垂直駆動部５４は、読み出し走査系および掃き出し走査系の２つの走査系を有する構成となっている。
　読み出し走査系は、各画素からの画素信号を行単位で順に読み出すように、各行を順に選択し、選択行の画素駆動線５２と接続する出力端から転送信号や選択信号等を出力する。
　掃き出し走査系は、光電変換素子から不要な電荷を掃き出す(リセットする)ために、読み出し系の走査よりもシャッタスピードの時間分だけ先行して、各行の画素駆動線５２と接続する出力端からリセット信号を出力する。この掃き出し走査系による走査により、いわゆる電子シャッタ動作が行ごとに順に行われる。ここで、電子シャッタ動作とは、光電変換素子の電荷を捨てて、新たに露光を開始する（電荷の蓄積を開始する）動作のことをいう。
　垂直駆動部５４の読み出し走査系によって選択された行の各画素から出力される画素信号は、垂直信号線５３の各々を通してカラム処理部５５に供給される。
　カラム処理部５５は、画素領域５１の列ごとに信号処理回路を有する。カラム処理部５５の各信号処理回路は、選択行の各画素から垂直信号線５３を通して出力される画素信号に対して、CDS(Correlated Double Sampling)（相関二重サンプリング）処理等のノイズ除去処理、A/D変換処理等の信号処理を行う。カラム処理部５５は、信号処理後の画素信号を一時的に保持する。
　水平駆動部５６は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部５５の信号処理回路を順番に選択する。この水平駆動部５６による選択走査により、カラム処理部５５の各信号処理回路で信号処理された画素信号が順番に信号処理部５８に出力される。
　システム制御部５７は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部５４、カラム処理部５５、および水平駆動部５６を制御する。
　信号処理部５８は、少なくとも加算処理機能を有する。信号処理部５８は、カラム処理部５５から出力される画素信号に対して加算処理等の種々の信号処理を行う。このとき、信号処理部５８は、必要に応じて、信号処理の途中結果などをメモリ部５９に格納し、必要なタイミングで参照する。信号処理部５８は、信号処理後の画素信号を出力する。
　メモリ部５９は、DRAM（Dynamic Random Access Memory）やSRAM（Static Random Access Memory）などにより構成される。
　図４は、CMOSイメージセンサ３２をシンチレータ３１側から見た図である。
　図４に示すように、画素領域５１は、例えば、CMOSイメージセンサ３２の半導体基板９０の中央に設けられ、ロジック回路９１は、画素領域５１の周囲を囲うように設けられる。ロジック回路９１とは、例えば、画素駆動線５２、垂直信号線５３、垂直駆動部５４、カラム処理部５５、水平駆動部５６、システム制御部５７、信号処理部５８、およびメモリ部５９である。
　Ｘ線CMOSイメージセンサ３０に照射されるＸ線は、シンチレータ３１により可視光に変換された後CMOSイメージセンサ３２に入射されるが、一部が漏れてそのままCMOSイメージセンサ３２に入射される場合がある。
　従って、画素領域５１の配線としては、高いエネルギーの蛍光Ｘ線を発生する、銅やタングステンなどの金属元素の配線が採用される。これにより、Ｘ線による画素領域５１の配線への悪影響を抑制することができる。これに対して、画素領域５１の配線として、低いエネルギー（例えば、1～２kev）の蛍光Ｘ線を発生する、AlやAlCuなどの配線が採用される場合、ダーク特性が悪化する。
　また、Ｘ線が照射されると、ロジック回路９１を構成するトランジスタの特性は大きく変動するため、ロジック回路９１のシンチレータ３１側は、Ｘ線を遮蔽する鉛などの金属で覆われる。
　（画素の構成例）
　図５は、画素の構成例を示す図である。
　図５は、画素１１１が設けられた半導体基板９０をシンチレータ３１側から見た図である。
　図５の例では、２×２の画素１１１で、リセットトランジスタ（RST）１１２、増幅トランジスタ（AMP）１１３、および選択トランジスタ（SEL）１１４を共有する。具体的には、各画素１１１は、画素１１１ごとに設けられるフォトダイオード１２１、転送トランジスタ(TG)１２２、およびフローティングディフュージョン(FD)１２３、並びに、２×２の画素１１１で共有されるリセットトランジスタ１１２、選択トランジスタ１１４、および増幅トランジスタ１１３からなる。
　フォトダイオード１２１は、光電変換素子であり、入射された可視光をその光量に応じた量の電荷（ここでは電子）に光電変換する。転送トランジスタ１２２は、図３の画素駆動線５２を介して供給される転送信号に応じて、フォトダイオード１２１で光電変換された電子をフローティングディフュージョン１２３に転送する。
　リセットトランジスタ１１２は、画素駆動線５２を介して供給されるリセット信号に応じて、フローティングディフュージョン１２３の電位をリセットする。
　増幅トランジスタ１１３は、フローティングディフュージョン１２３の電位を増幅し、その電位に応じた電圧を選択トランジスタ１１４に供給する。選択トランジスタ１１４は、画素駆動線５２を介して供給される選択信号に応じて、増幅トランジスタ１１３により増幅された電圧を図３の垂直信号線５３に供給する。
　図６は、図５のＡ－Ａ´断面図である。
　図６に示すように、転送トランジスタ１２２は、半導体基板９０の照射面（シンチレータ３１側の面）上に形成されるゲート電極１２２Ａと、そのゲート電極１２２Ａを覆うサイドウォール１２２Ｂとを有する。
　画素１１１の素子分離の方法としては、FLAT画素分離法が採用される。即ち、フォトダイオード１２１の周囲に設けられる素子分離領域１４０の半導体基板９０の照射面上には、シリコン酸化膜１４１のみが設けられ、酸化素子分離領域は設けられない。FLAT画素分離法の詳細は、特開2007-158031号公報に記載されている。シリコン酸化膜１４１の厚みは10nm以下である。
　なお、シリコン酸化膜１４１は、素子分離領域１４０だけでなく、半導体基板９０の照射面上の全領域に形成される。ここでは、素子分離領域１４０の酸化膜と素子分離領域１４０以外の領域の酸化膜の厚みを同一にしているが、10nm以下であれば、異なっていてもよい。
　以上のように、CMOSイメージセンサ３２では、素子分離の方法がFLAT画素分離法であり、シリコン酸化膜１４１の厚みが10nm以下である。従って、Ｘ線の照射によって、シリコン酸化膜１４１中に正の固定電荷が発生したり、シリコン酸化膜１４１と半導体基板９０の界面に界面準位が発生したりすることを抑制することができる。その結果、素子分離耐圧の低下、ノイズ特性やダーク特性の悪化などを抑制することができる。
　なお、ここでは、CMOSイメージセンサ３２は、素子分離の方法がFLAT画素分離法であるという条件と、シリコン酸化膜１４１の厚みが10nm以下であるという条件の両方を満たすが、いずれか一方の条件のみを満たすようにしてもよい。この場合であっても、CMOSイメージセンサ３２は、素子分離耐圧の低下、ノイズの特性やダーク特性の悪化などを抑制することができる。
　また、素子分離領域１４０の半導体基板９０内の照射面側には、比較的浅い高濃度の半導体領域１４２が形成され、その半導体領域１４２に連続して素子分離に必要な深さの半導体領域１４３が形成される。
　フォトダイオード１２１の構造は、ＨＡＤ（Hole Accumulation Diode）構造であり、フォトダイオード１２１に対応する半導体基板９０内の照射面（表面）側には、不純物濃度が10１９atoms/cm３以上であるピニング領域１４４が形成される。ピニング領域１４４の不純物濃度を10１９atoms/cm３以上にすることにより、暗電流を抑制することができる。
　図７は、図５のＢ－Ｂ´断面図である。
　図７に示すように、増幅トランジスタ１１３は、ゲート電極１１３Ａ、サイドウォール１１３Ｂ、ソース領域１１３Ｃ、およびドレイン領域１１３Ｄにより構成される。ゲート電極１１３Ａとサイドウォール１１３Ｂは、半導体基板９０の照射面に設けられ、サイドウォール１１３Ｂは、ゲート電極１１３Ａを覆う。ソース領域１１３Ｃとドレイン領域１１３Ｄは、半導体基板９０内に設けられる。半導体基板９０上にはシリコン酸化膜１４１が形成される。
　なお、図６および図７の例では、半導体基板９０の照射面の全領域にシリコン酸化膜１４１が形成されたが、一部の領域のシリコン酸化膜１４１は、HfO2,AL203、またはTaO2からなる負の固定電荷膜（ピニング強化膜）１６１に代えられてもよい。
　例えば、図８に示すように、転送トランジスタ１２２のサイドウォール１２２Ｂとゲート電極１２２Ａの下部以外の素子分類領域１４０を含む領域の半導体基板９０上のシリコン酸化膜１４１が、負の固定電荷膜１６１に代えられてもよい。
　また、図９に示すように、ゲート電極１２２Ａの下部以外の素子分類領域１４０を含む領域の半導体基板９０上のシリコン酸化膜１４１が、負の固定電荷膜１６１に代えられてもよい。
　さらに、図１０に示すように、増幅トランジスタ１１３のゲート電極１１３Ａの下部以外の素子分類領域１４０を含む領域の半導体基板９０上のシリコン酸化膜１４１が、負の固定電荷膜１６１に代えられてもよい。また、図示は省略するが、ゲート電極１１３Ａとサイドウォール１１３Ｂの下部以外の素子分類領域１４０を含む領域の半導体基板９０上のシリコン酸化膜１４１が、負の固定電荷膜１６１に代えられてもよい。
　以上のように、半導体基板９０上に負の固定電荷膜１６１が形成されると、Ｘ線の照射によって負の固定電荷膜１６１に発生する負の固定電荷を強めることができる。従って、ピニングを強化し、暗電流を抑制することができる。
　なお、図示は省略するが、リセットトランジスタ１１２や選択トランジスタ１１４は、増幅トランジスタ１１３と同様に構成される。
　各トランジスタのサイドウォールの下部に、シリコン酸化膜１４１を形成するか、負の固定電荷膜１６１を形成するかは、例えば、要求されるトランジスタの特性に応じて決定される。
　例えば、転送トランジスタ１２２のピニングを強化したい場合、図９に示すように、サイドウォール１２２Ｂの下部には負の固定電荷膜１６１が形成される。
　また、図１１に示すように、サイドウォール１１３Ｂの下部の半導体基板９０内にLDD１８１が形成される場合、LDD１８１が形成されない場合に比べてノイズが少なくなる。従って、サイドウォール１１３Ｂの下部には、例えばシリコン酸化膜１４１が形成される。
　（CMOSイメージセンサの製造方法の説明）
　図１２は、図５のＡ－Ａ´断面図が図６である場合のCMOSイメージセンサ３２の転送トランジスタ１２２付近の領域の製造方法を説明する図である。
　図１２のＡに示すように、まず、半導体基板９０内に、フォトダイオード１２１、半導体領域１４３などが形成され、その半導体基板９０上に、シリコン酸化膜２００が形成される。
　次に、図１２のＢに示すように、シリコン酸化膜２００上にゲート電極１２２Ａが形成される。そして、図１２のＣに示すように、半導体基板９０上のシリコン酸化膜２００が除去される。これにより、ゲート電極１２２Ａの下部には、シリコン酸化膜２００がシリコン酸化膜１４１の一部として形成される。
　次に、図１２のＤに示すように、ゲート電極１２２Ａが形成された半導体基板９０上に、新たにシリコン酸化膜２０１が形成される。そして、図１２のＥに示すように、シリコン酸化膜２０１の上部にＳｉＮ膜２０２が形成される。
　次に、図１２のＦに示すように、転送トランジスタ１２２の領域以外の領域のＳｉＮ膜２０２が除去され、ゲート電極１２２Ａの上部のシリコン酸化膜２０１とＳｉＮ膜２０２が除去される。これにより、シリコン酸化膜１４１とサイドウォール１２２Ｂが形成される。
　そして、図１２のＧに示すように、半導体基板９０内に、フローティングディフュージョン１２３、半導体領域１４２、ピニング領域１４４などが形成される。以上のようにして、CMOSイメージセンサ３２の転送トランジスタ１２２付近の領域が製造される。
　CMOSイメージセンサ３２の製造後、CMOSイメージセンサ３２の転送トランジスタ１２２等が設けられる面には平坦化膜が形成され、CMOSイメージセンサ３２は、平坦化膜を介してシンチレータ３１に接合される。
　図１３は、図５のＡ－Ａ´断面図が図８である場合のCMOSイメージセンサ３２の転送トランジスタ１２２付近の領域の製造方法を説明する図である。
　図１３のＡ乃至図１３のＦは、図１２のＡ乃至図１２のＦと同様であるので、説明は省略する。図１３のＦにおいて、転送トランジスタ１２２の領域以外の領域のＳｉＮ膜２０２と、ゲート電極１２２Ａの上部のシリコン酸化膜２００およびＳｉＮ膜２０２とが除去された後、図１３のＧに示すように、半導体基板９０上のシリコン酸化膜２０１が除去される。これにより、シリコン酸化膜１４１が形成される。
　そして、図１３のＨに示すように、半導体基板９０上に負の固定電荷膜２０３が形成される。次に、図１３のＩに示すように、転送トランジスタ１２２の領域の負の固定電荷膜２０３が除去されることにより、負の固定電荷膜１６１が形成される。また、半導体基板９０内に、フローティングディフュージョン１２３、半導体領域１４２、ピニング領域１４４などが形成される。以上のようにして、CMOSイメージセンサ３２の転送トランジスタ１２２付近の領域が製造される。
　CMOSイメージセンサ３２の製造後、CMOSイメージセンサ３２の転送トランジスタ１２２等が設けられる面には平坦化膜が形成され、CMOSイメージセンサ３２は、平坦化膜を介してシンチレータ３１に接合される。
　図１４は、図５のＡ－Ａ´断面図が図９である場合のCMOSイメージセンサ３２の転送トランジスタ１２２付近の領域の製造方法を説明する図である。
　図１４のＡ乃至図１４のＣは、図１２のＡ乃至図１２のＣと同様であるので、説明は省略する。図１４のＣにおいて、ゲート電極１２２Ａの下部にシリコン酸化膜１４１が形成された後、図１４のＤに示すように、半導体基板９０上には、負の固定電荷膜２０４が形成される。
　そして、図１４のＥに示すように、負の固定電荷膜２０４の上部にＳｉＮ膜２０５が形成される。次に、図１４のＦに示すように、転送トランジスタ１２２の領域以外の領域のＳｉＮ膜２０５が除去され、ゲート電極１２２Ａの上部の負の固定電荷膜２０４とＳｉＮ膜２０５が除去される。これにより、負の固定電荷膜１６１とサイドウォール１２２Ｂが形成される。
　次に、図１４のＧに示すように、半導体基板９０内に、フローティングディフュージョン１２３、半導体領域１４２、ピニング領域１４４などが形成される。以上のようにして、CMOSイメージセンサ３２の転送トランジスタ１２２付近の領域が製造される。
　CMOSイメージセンサ３２の製造後、CMOSイメージセンサ３２の転送トランジスタ１２２等が設けられる面には平坦化膜が形成され、CMOSイメージセンサ３２は、平坦化膜を介してシンチレータ３１に接合される。
　なお、上述した説明では、図示は省略したが、実際には、シリコン酸化膜１４１の上に、リセットトランジスタ１１２、増幅トランジスタ１１３、選択トランジスタ１１４、および転送トランジスタ１２２のゲート電極の上部を覆うように、ＳｉＮ膜が形成される。このＳｉＮ膜の膜厚は、２０ｎｍ以上２００ｎｍ以下であり、このＳｉＮ膜の上には、平坦化膜としてＳｉＯ２膜が形成される。図１５は、転送トランジスタ１２２のゲート電極１２２Ａを覆うＳｉＮ膜３０１と平坦化膜３０２を図示した、図５のＡ－Ａ´断面図である。
　本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
　また、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
　例えば、本開示は、Ｘ線以外の放射線を撮像する放射線撮像装置にも適用することができる。
　また、転送トランジスタ１２２のサイドウォール１２２Ｂの下部の半導体基板９０上にも、増幅トランジスタ１１３と同様にLDDが形成されるようにしてもよい。
　なお、本開示は、以下のような構成もとることができる。
　（１）
　放射線を可視光に変換する放射線変換部と、
　前記放射線変換部により変換された前記可視光を光電変換する光電変換部を含む画素が形成された基板と
　を備え、
　前記画素の素子分離領域の前記基板上には、酸化膜または負の固定電荷膜のみが形成される
　ように構成された
　固体撮像素子。
　（２）
　前記酸化膜の厚さは、10ナノメートル以下である
　ように構成された
　前記（１）に記載の固体撮像素子。
　（３）
　前記酸化膜は、前記基板上の全領域に形成される
　ように構成された
　前記（２）に記載の固体撮像素子。
　（４）
　前記光電変換部に対応する前記基板内の表面の不純物濃度が、10１９atoms/cm３以上である
　ように構成された
　前記（１）乃至（３）のいずれかに記載の固体撮像素子。
　（５）
　前記画素の配線は、銅またはタングステンにより形成される
　ように構成された
　前記（１）乃至（４）のいずれかに記載の固体撮像素子。
　（６）
　前記画素のトランジスタのゲート電極と前記ゲート電極を覆うサイドウォールは、前記基板上に形成され、
　前記サイドウォールと前記ゲート電極の下部の前記基板上には、前記酸化膜が形成され、
　前記ゲート電極と前記サイドウォールの下部以外の前記基板上の領域には、前記負の固定電荷膜が形成される
　ように構成された
　前記（１）乃至（５）のいずれかに記載の固体撮像素子。
　（７）
　前記画素のトランジスタのゲート電極と前記ゲート電極を覆うサイドウォールは、前記基板上に形成され、
　前記ゲート電極の下部の前記基板上には、前記酸化膜が形成され、
　前記ゲート電極の下部以外の前記基板上の領域には、前記負の固定電荷膜が形成される
　ように構成された
　前記（１）乃至（５）のいずれかに記載の固体撮像素子。
　（８）
　前記負の固定電荷膜は、HfO2,AL203、またはTaO2である
　ように構成された
　前記（１）乃至（７）のいずれかに記載の固体撮像素子。
　（９）
　前記画素のトランジスタのゲート電極の上部を覆うＳｉＮ膜
　をさらに備え、
　前記ＳｉＮ膜の膜厚は、20ナノメートル以上200ナノメートル以下である
　ように構成された
　前記（１）乃至（８）のいずれかに記載の固体撮像素子。
　（１０）
　放射線を可視光に変換する放射線変換部と、
　前記放射線変換部により変換された前記可視光を光電変換する光電変換部を含む画素が形成された基板と
　を備え、
　前記画素の素子分離領域の前記基板上には、酸化膜または負の固定電荷膜のみが形成される
　ように構成された
　固体撮像素子を形成する
　固体撮像素子の製造方法。
　（１１）
　放射線を可視光に変換する放射線変換部と、
　前記放射線変換部により変換された前記可視光を光電変換する光電変換部を含む画素が形成された基板と
　を備え、
　前記画素の素子分離領域の前記基板上には、酸化膜または負の固定電荷膜のみが形成される
　ように構成された
　放射線撮像装置。
　１０　放射線撮像装置，　３１　シンチレータ，　９０　半導体基板，　１１１　画素，　１２１　フォトダイオード，　１２２　転送トランジスタ，　１２２Ａ　ゲート電極，　１２２Ｂ　サイドウォール，　１４０　素子分離領域，　１４１　シリコン酸化膜，　１６１　負の固定電荷膜，　３０１　ＳｉＮ膜

Claims (11)

  1. 　放射線を可視光に変換する放射線変換部と、
    　前記放射線変換部により変換された前記可視光を光電変換する光電変換部を含む画素が形成された基板と
    　を備え、
    　前記画素の素子分離領域の前記基板上には、酸化膜または負の固定電荷膜のみが形成される
    　ように構成された
    　固体撮像素子。
  2. 　前記酸化膜の厚さは、10ナノメートル以下である
    　ように構成された
    　請求項１に記載の固体撮像素子。
  3. 　前記酸化膜は、前記基板上の全領域に形成される
    　ように構成された
    　請求項２に記載の固体撮像素子。
  4. 　前記光電変換部に対応する前記基板内の表面の不純物濃度が、10１９atoms/cm３以上である
    　ように構成された
    　請求項１に記載の固体撮像素子。
  5. 　前記画素の配線は、銅またはタングステンにより形成される
    　ように構成された
    　請求項１に記載の固体撮像素子。
  6. 　前記画素のトランジスタのゲート電極と前記ゲート電極を覆うサイドウォールは、前記基板上に形成され、
    　前記サイドウォールと前記ゲート電極の下部の前記基板上には、前記酸化膜が形成され、
    　前記ゲート電極と前記サイドウォールの下部以外の前記基板上の領域には、前記負の固定電荷膜が形成される
    　ように構成された
    　請求項１に記載の固体撮像素子。
  7. 　前記画素のトランジスタのゲート電極と前記ゲート電極を覆うサイドウォールは、前記基板上に形成され、
    　前記ゲート電極の下部の前記基板上には、前記酸化膜が形成され、
    　前記ゲート電極の下部以外の前記基板上の領域には、前記負の固定電荷膜が形成される
    　ように構成された
    　請求項１に記載の固体撮像素子。
  8. 　前記負の固定電荷膜は、HfO2,AL203、またはTaO2である
    　ように構成された
    　請求項１に記載の固体撮像素子。
  9. 　前記画素のトランジスタのゲート電極の上部を覆うＳｉＮ膜
    　をさらに備え、
    　前記ＳｉＮ膜の膜厚は、20ナノメートル以上200ナノメートル以下である
    　ように構成された
    　請求項１に記載の固体撮像素子。
  10. 　放射線を可視光に変換する放射線変換部と、
    　前記放射線変換部により変換された前記可視光を光電変換する光電変換部を含む画素が形成された基板と
    　を備え、
    　前記画素の素子分離領域の前記基板上には、酸化膜または負の固定電荷膜のみが形成される
    　ように構成された
    　固体撮像素子を形成する
    　固体撮像素子の製造方法。
  11. 　放射線を可視光に変換する放射線変換部と、
    　前記放射線変換部により変換された前記可視光を光電変換する光電変換部を含む画素が形成された基板と
    　を備え、
    　前記画素の素子分離領域の前記基板上には、酸化膜または負の固定電荷膜のみが形成される
    　ように構成された
    　放射線撮像装置。
PCT/JP2015/072723 2014-08-21 2015-08-11 固体撮像素子および製造方法、並びに放射線撮像装置 WO2016027730A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/503,443 US20170234995A1 (en) 2014-08-21 2015-08-11 Solid-state image sensor, manufacturing method, and radiation imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-168205 2014-08-21
JP2014168205A JP2016046336A (ja) 2014-08-21 2014-08-21 固体撮像素子および製造方法、並びに放射線撮像装置

Publications (1)

Publication Number Publication Date
WO2016027730A1 true WO2016027730A1 (ja) 2016-02-25

Family

ID=55350675

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/072723 WO2016027730A1 (ja) 2014-08-21 2015-08-11 固体撮像素子および製造方法、並びに放射線撮像装置

Country Status (3)

Country Link
US (1) US20170234995A1 (ja)
JP (1) JP2016046336A (ja)
WO (1) WO2016027730A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088305A (ja) * 2005-09-22 2007-04-05 Sony Corp 固体撮像装置およびその製造方法、並びにカメラ
JP2007158031A (ja) * 2005-12-05 2007-06-21 Sony Corp 固体撮像装置
JP2008306154A (ja) * 2007-05-07 2008-12-18 Sony Corp 固体撮像装置とその製造方法および撮像装置
JP2013090139A (ja) * 2011-10-18 2013-05-13 Sony Corp 撮像素子およびカメラシステム
JP2013229606A (ja) * 2012-04-25 2013-11-07 Taiwan Semiconductor Manufacturing Co Ltd 負に帯電した電荷層を有する背面照射型の半導体イメージセンサー装置
JP5424371B1 (ja) * 2013-05-08 2014-02-26 誠 雫石 固体撮像素子及び撮像装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4435446A (en) * 1982-11-15 1984-03-06 Hewlett-Packard Company Edge seal with polysilicon in LOCOS process
US6414342B1 (en) * 1999-06-18 2002-07-02 Micron Technology Inc. Photogate with improved short wavelength response for a CMOS imager
US7335958B2 (en) * 2003-06-25 2008-02-26 Micron Technology, Inc. Tailoring gate work-function in image sensors
US7164161B2 (en) * 2003-11-18 2007-01-16 Micron Technology, Inc. Method of formation of dual gate structure for imagers
EP1716434B1 (en) * 2004-02-11 2012-05-30 Philips Intellectual Property & Standards GmbH X-ray detector with photogates and dose control
US20050274994A1 (en) * 2004-06-14 2005-12-15 Rhodes Howard E High dielectric constant spacer for imagers
KR100653716B1 (ko) * 2005-07-19 2006-12-05 삼성전자주식회사 이미지 센서 및 그 제조 방법
US20100074396A1 (en) * 2008-07-07 2010-03-25 Siemens Medical Solutions Usa, Inc. Medical imaging with black silicon photodetector
US8299554B2 (en) * 2009-08-31 2012-10-30 International Business Machines Corporation Image sensor, method and design structure including non-planar reflector
US9147710B2 (en) * 2013-07-23 2015-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Photodiode gate dielectric protection layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088305A (ja) * 2005-09-22 2007-04-05 Sony Corp 固体撮像装置およびその製造方法、並びにカメラ
JP2007158031A (ja) * 2005-12-05 2007-06-21 Sony Corp 固体撮像装置
JP2008306154A (ja) * 2007-05-07 2008-12-18 Sony Corp 固体撮像装置とその製造方法および撮像装置
JP2013090139A (ja) * 2011-10-18 2013-05-13 Sony Corp 撮像素子およびカメラシステム
JP2013229606A (ja) * 2012-04-25 2013-11-07 Taiwan Semiconductor Manufacturing Co Ltd 負に帯電した電荷層を有する背面照射型の半導体イメージセンサー装置
JP5424371B1 (ja) * 2013-05-08 2014-02-26 誠 雫石 固体撮像素子及び撮像装置

Also Published As

Publication number Publication date
US20170234995A1 (en) 2017-08-17
JP2016046336A (ja) 2016-04-04

Similar Documents

Publication Publication Date Title
JP5458690B2 (ja) 固体撮像装置およびカメラ
TWI529923B (zh) 固態攝像裝置，固態攝像裝置之驅動方法及電子機器
US9490373B2 (en) Solid-state imaging device and electronic apparatus with improved storage portion
JP5970834B2 (ja) 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US10991753B2 (en) Imaging device and electronic device
US20210217787A1 (en) Imaging device and electronic device
US11626432B2 (en) Solid state image sensor and electronic device
US20120085888A1 (en) Back-side illuminated solid-state imaging device
US9871985B2 (en) Solid-state image pickup device and electronic apparatus including a solid-state image pickup device having high and low sensitivity pixels
JP2013145779A (ja) 固体撮像装置及び電子機器
JP2011204878A (ja) 固体撮像デバイスおよび電子機器
JP2008294175A (ja) 固体撮像装置およびカメラ
JP2007157912A (ja) 固体撮像装置
JP6399488B2 (ja) 撮像装置および画像取得装置
JP2014165270A (ja) イメージセンサおよび電子機器
JP4935046B2 (ja) 固体撮像素子
US10477133B2 (en) Solid-state imaging sensor and solid-state imaging device
CN109300923B (zh) 摄像装置
JP2013131516A (ja) 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
WO2016027730A1 (ja) 固体撮像素子および製造方法、並びに放射線撮像装置
JP2006210680A (ja) 固体撮像素子
WO2016031599A1 (ja) 放射線検出器、撮像装置、および撮像システム
WO2019193809A1 (ja) 撮像素子および撮像装置
US9899446B2 (en) Solid-state image sensing device
JP7198675B2 (ja) 固体撮像素子、その駆動回路および撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15833942

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15833942

Country of ref document: EP

Kind code of ref document: A1