WO2015190092A1 - 表示パネルの製造方法 - Google Patents

表示パネルの製造方法 Download PDF

Info

Publication number
WO2015190092A1
WO2015190092A1 PCT/JP2015/002891 JP2015002891W WO2015190092A1 WO 2015190092 A1 WO2015190092 A1 WO 2015190092A1 JP 2015002891 W JP2015002891 W JP 2015002891W WO 2015190092 A1 WO2015190092 A1 WO 2015190092A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
laser
femtosecond laser
beam diameter
laser irradiation
Prior art date
Application number
PCT/JP2015/002891
Other languages
English (en)
French (fr)
Inventor
平岡　知己
Original Assignee
株式会社Ｊｏｌｅｄ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Ｊｏｌｅｄ filed Critical 株式会社Ｊｏｌｅｄ
Priority to JP2016527640A priority Critical patent/JP6405560B2/ja
Priority to US15/317,331 priority patent/US9882175B2/en
Publication of WO2015190092A1 publication Critical patent/WO2015190092A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B44/00—Circuit arrangements for operating electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Definitions

  • the present disclosure relates to a method for manufacturing a display panel.
  • organic electroluminescence element in which an organic layer is interposed between an anode (anode) and a cathode (cathode), conductive foreign matters are attached or mixed in the manufacturing process.
  • the anode and the cathode may be short-circuited.
  • Patent Document 1 discloses a method for repairing an organic light emitting display device.
  • This repair method of an organic light emitting display device is a defect in which an organic light emitting display device in which pixels including an organic light emitting element that emits light when a voltage is applied to an organic light emitting layer is two-dimensionally arranged is always a bright spot. Laser light is irradiated to the outer periphery of the light emitting region of the pixel. As a result, the disappearance area of the electrodes and the like can be reduced, and deterioration of display quality can be suppressed.
  • an active matrix display panel having a drive circuit for controlling turning on / off of an organic EL element miniaturization of a circuit element is required as the definition becomes higher. Along with this, the distance between adjacent wirings connecting circuit elements also decreases, and the frequency of occurrence of short-circuit defects between the wirings increases.
  • the adjacent wiring may also be irradiated with a laser, causing secondary problems. There are concerns about the occurrence.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a display panel manufacturing method capable of repairing wiring defects of a display panel with high accuracy and stability.
  • a method for manufacturing a display panel includes a display in which a plurality of pixels each including a light-emitting element and circuit elements and wirings for driving the light-emitting element to emit light are arranged.
  • a method for manufacturing a panel comprising: a laminating step of laminating a light emitting layer constituting the light emitting element and a driving circuit layer constituting the circuit element and the wiring; and a short circuit short-circuited with the circuit element or the other wiring.
  • a wiring having a short-circuited portion can be repaired with high accuracy and stability.
  • FIG. 1 is a structural cross-sectional view of an organic EL substrate.
  • FIG. 2 is a diagram for explaining the repair handling when a display failure occurs due to a wiring short circuit.
  • FIG. 3 is a flowchart illustrating a method for manufacturing a display panel according to the present embodiment.
  • FIG. 4 is a three-view diagram illustrating an example of the wiring structure of the drive circuit layer according to the embodiment.
  • FIG. 5 is a schematic configuration diagram of a laser irradiation system according to the embodiment.
  • FIG. 6 is a flowchart for explaining a repair process of the display panel according to the embodiment.
  • FIG. 7 is a trihedral view showing the wiring state of the drive circuit layer in the first laser irradiation step according to the embodiment.
  • FIG. 8 is a three-plane view showing the wiring state of the drive circuit layer in the second laser irradiation step according to the embodiment.
  • FIG. 9 is an external view of a thin flat TV having a built-in display panel
  • the manufacturing method of the organic EL display panel according to the present embodiment includes (1) a laminating step of laminating a light emitting layer that constitutes an organic EL element that is a light emitting element and a driving circuit layer that constitutes a circuit element and wiring; 2) A laser irradiation step of irradiating a femtosecond laser to the wiring having a short-circuited portion from the side opposite to the light emitting layer side of the drive circuit layer.
  • FIG. 1 is a structural cross-sectional view of an organic EL substrate.
  • the organic EL substrate 1A shown in the figure is an organic functional device including an anode, a cathode, and an organic light emitting layer sandwiched between the two electrodes.
  • one unit pixel formed by adjacently arranging a red pixel 200a, a green pixel 200b, and a blue pixel 200c (not shown) as sub-pixels in a matrix form.
  • Each subpixel includes a driving circuit layer 11, a light emitting layer 12, a bank 13, a thin film sealing layer 141, a resin sealing layer 142, a color filter 143, and a transparent substrate 20 on the substrate 10.
  • the substrate 10 and the transparent substrate 20 are substrates that protect the back surface and the light emitting surface of the organic EL substrate 1A, and are, for example, transparent alkali-free glass having a thickness of 0.5 mm.
  • the drive circuit layer 11 is formed on the substrate 10 and includes a TFT (Thin Film Transistor) 111, wirings 112 and 113, a planarizing film 115, and an insulating film 116.
  • TFT Thin Film Transistor
  • the TFT 111 is a circuit element for driving emission of an organic EL element described later.
  • the TFT 111 is, for example, a selection TFT that controls the timing of writing a signal voltage to each pixel, and a driving TFT that passes a current corresponding to the signal voltage to the organic EL element.
  • the TFT 111 has an electrode wiring 114 that constitutes one of the source electrode and the drain electrode, and the electrode wiring that constitutes the other of the source electrode and the drain electrode is electrically connected to the anode 121.
  • the wirings 112 and 113 are wirings for driving emission of organic EL elements to be described later.
  • the light emitting layer 12 includes an anode 121, a hole injection layer 122, an organic light emitting layer 123, an electron transport layer 124, an electron injection layer 125, and a cathode 126, and constitutes an organic EL element that is a light emitting element. .
  • the planarizing film 115 is a layer serving as a base of the light emitting layer 12 that is an upper layer of the drive circuit layer 11, and planarizes the uppermost surface of the drive circuit layer 11.
  • the planarizing film 115 is made of, for example, an insulating organic material.
  • the insulating film 116 is a layer for insulating and separating the substrate 10, the TFT 111, and the wirings 112 and 113.
  • the anode 121 is an anode through which holes are supplied, that is, an electric current flows from an external circuit, and has a structure in which a reflective electrode made of, for example, Al or silver alloy APC is stacked on the planarizing film 115. Yes.
  • the thickness of the reflective electrode is, for example, 10 to 40 nm.
  • the hole injection layer 122 is a layer mainly composed of a hole injecting material.
  • the hole injecting material is a material having a function of injecting holes injected from the anode 121 side into the organic light-emitting layer 123 stably or by assisting generation of holes.
  • the organic light emitting layer 123 is a layer that emits light when a voltage is applied between the anode 121 and the cathode 126.
  • ⁇ -NPD Bis [N- (1-naphthyl) -N-phenyl] benzidine is used as a lower layer.
  • Alq3 tris- (8-hydroxyquinoline) aluminum is laminated as an upper layer.
  • the electron transport layer 124 is a layer mainly composed of an electron transport material.
  • the material having an electron transporting property has both the property of having an electron accepting property and easily becoming an anion, and the property of transmitting generated electrons by a charge transfer reaction between molecules, and charge transport from the cathode 126 to the organic light emitting layer 123. This material is suitable for
  • the electron injection layer 125 is a layer mainly composed of an electron injecting material.
  • the electron injecting material is a material having a function of injecting electrons injected from the cathode 126 into the organic light emitting layer 123 stably or by assisting generation of electrons.
  • the cathode 126 is a cathode to which electrons are supplied, that is, a current flows out to an external circuit, and has a structure in which, for example, ITO is laminated as a transparent metal oxide.
  • the thickness of the electrode is 10 to 40 nm as an example.
  • the bank 13 is a wall for separating the organic light emitting layer 123 for each sub-pixel, and is made of, for example, a photosensitive resin.
  • the thin film sealing layer 141 is made of, for example, silicon nitride and has a function of blocking the organic light emitting layer 123 and the cathode 126 from water vapor and oxygen. This is to prevent the organic light emitting layer 123 itself and the cathode 126 from being deteriorated (oxidized) by being exposed to water vapor or oxygen.
  • the resin sealing layer 142 is an acrylic or epoxy resin, and joins the color filter 143 and the layer formed integrally from the planarization film 115 to the thin film sealing layer 141 formed on the substrate. .
  • the color filter 143 is formed on the lower surface of the transparent substrate 20 as color filters 143a, 143b, and 143c (not shown) for adjusting the colors of red, green, and blue so as to cover each light emitting region separated by the bank 13. Has been.
  • the color filter 143 has a black matrix 143d between the pixel regions.
  • the color filter 143 may not be provided depending on the material configuration of the organic light emitting layer 123, and is not an essential component.
  • the above-described configurations of the anode 121, the organic light emitting layer 123, and the cathode 126 are basic configurations of the organic EL element. With such a configuration, when an appropriate voltage is applied between the anode 121 and the cathode 126, Holes are injected into the organic light emitting layer 123 from the anode 121 side and electrons from the cathode 126 side, respectively. The energy generated by recombination of the injected holes and electrons in the organic light emitting layer 123 excites the light emitting material of the organic light emitting layer 123 to emit light.
  • materials of the hole injection layer 122, the electron transport layer 124, and the electron injection layer 125 are not limited in the present embodiment, and a known organic material or inorganic material is used.
  • each of the hole injection layer 122, the electron transport layer 124, and the electron injection layer 125 may not be disposed, and a hole transport layer may be disposed.
  • FIG. 2 is a diagram for explaining repair handling when a display failure occurs due to a wiring short circuit.
  • the left side of the figure shows the display state of the display panel when one data line 201 and one gate line 202 are short-circuited.
  • the right side of the figure shows the display state of the display panel after repair. It is shown.
  • a gate line 202 is arranged for each pixel row, and a data line 201 is arranged for each pixel column. Further, as shown on the left side of the figure, at the intersection A, the data line 201A and the gate line 202A are short-circuited. Thereby, a current path from the data line 201A to the gate line 202A is formed, and the signal voltage supplied to the data line 201A is not supplied to each red pixel 200a belonging to the pixel column in which the data line 201A is arranged.
  • each red pixel 200a belonging to the pixel column does not emit light corresponding to the signal voltage and is always a dark spot pixel (in FIG. 2, the pixel is displayed in black indicates non-light emission), and the display panel On the upper side, a pixel row called a so-called red dark line is formed in which the red pixel 200a does not emit light.
  • the short-circuit portion in the data line 201A is isolated. More specifically, the femtosecond laser is irradiated to the two regions sandwiching the intersection A in the data line 201A from the side opposite to the light emitting layer 12 with respect to the drive circuit layer 11 (from the substrate 10 side). Thereby, the data line 201A is disconnected (non-conducting) in the two regions. That is, the area of the data line 201A including the intersection A and sandwiched between the two areas is isolated from the other areas of the data line 201A.
  • the area of the data line 201A including the intersection A may not be isolated in the above two areas, and the data line 201A may be disconnected in one of the two areas.
  • the area of the data line 201A including the intersection A cannot be isolated, but the data line 201A is divided into two parts, that is, the area including the intersection A and the area not including the intersection A.
  • the red pixel 200a connected to the area not including the intersection A can be converted into a normal pixel.
  • FIG. 3 is a flowchart for explaining a method of manufacturing a display panel according to the embodiment.
  • an organic EL substrate 1A is prepared (S10).
  • the organic EL substrate 1A is a work-in-process in a manufacturing process of a display panel in which a plurality of pixels each having an organic EL element and circuit elements and wiring for driving the organic EL element to emit light are arranged. This step corresponds to a laminating step of laminating the light emitting layer 12 constituting the organic EL element and the driving circuit layer 11 constituting the circuit element and the wiring.
  • step S10 the presence / absence of a short-circuit wiring is detected in the organic EL substrate 1A of the plurality of pixels formed in step S10 (S20).
  • step S20 light emission to the drive circuit layer 11 is performed in two regions sandwiching the short-circuit portion in the wiring having the short-circuit portion short-circuited with the circuit element or other wiring.
  • a femtosecond laser is irradiated from the side opposite to the layer 12 (S30).
  • the process in step S30 is a characteristic process in the display panel manufacturing method according to the present embodiment.
  • the driving circuit layer 11 including the TFT 111, the wirings 112 and 113, and the planarizing film 115 is formed on the substrate 10.
  • the light emitting layer 12 is formed on the drive circuit layer 11.
  • the anode 121 is formed by, for example, sputtering, depositing Al with a thickness of 30 nm on the planarizing film 115, and then performing a patterning process by photolithography and wet etching.
  • the hole injection layer 122 is formed on the anode 121 by, for example, dissolving PEDOT in a solvent made of xylene and spin-coating this PEDOT solution.
  • the organic light emitting layer 123 is formed by laminating ⁇ -NPD and Alq3 on the hole injection layer 122 by, for example, vacuum deposition.
  • the electron transport layer 124 is formed on the organic light emitting layer 123.
  • the electron injection layer 125 is formed on the electron transport layer 124, for example, by dissolving polyphenylene vinylene (PPV) in a solvent made of xylene or chloroform and spin-coating it.
  • the cathode 126 is formed by depositing 35 nm of ITO (Indium Tin Oxide) on the electron injection layer 125 by a sputtering method.
  • ITO Indium Tin Oxide
  • silicon nitride is laminated on the cathode 126 by, for example, a plasma CVD (Chemical Vapor Deposition) method to form a thin film sealing layer 141.
  • a plasma CVD Chemical Vapor Deposition
  • the resin sealing layer 142 is applied to the surface of the thin film sealing layer 141. Thereafter, the color filter 143 and the transparent substrate 20 are disposed on the applied resin sealing layer 142. Specifically, for example, the transparent glass 18 on which the color filter 143 is formed is disposed on the applied resin sealing layer 142.
  • the resin sealing layer 142 is cured by applying heat or energy rays while pressing the transparent substrate 20 downward from the upper surface side, and the transparent substrate 20 and the thin film sealing layer 141 are bonded.
  • each formation process of the light emitting layer 12 is not limited by this Embodiment.
  • step S20 first, a lighting inspection of the organic EL substrate 1A formed in step S10 is performed. Specifically, the light emission voltages emitted from the organic EL elements are simultaneously applied to all the pixels of the organic EL substrate 1A by the data line driving circuit and the scanning line driving circuit provided in the organic EL substrate 1A or in the lighting inspection device. This is applied to cause the organic EL element to emit light. All pixels are imaged by a CCD camera or the like during the light emission period of the organic EL element.
  • the light emission luminance of each pixel is calculated from the captured image in the light emission period, and a pixel whose light emission luminance is a predetermined threshold value or less, that is, a so-called dark spot pixel is detected.
  • the detected dark spot pixel is enlarged and observed. Specifically, for example, a dark spot pixel is observed using a camera microscope. At this time, a short-circuit portion of the wiring is specified in the area of the dark spot pixel that has been enlarged and observed.
  • the detection of the short-circuit wiring is not limited to the method described above.
  • a simple luminance meter or observation with the naked eye may be used without using a CCD camera.
  • the femtosecond laser is irradiated to two regions sandwiching the short-circuited part by narrowing the beam diameter of the femtosecond laser so that the beam diameter of the femtosecond laser in the drive circuit layer 11 is substantially equal to the wiring width.
  • the femtosecond laser is irradiated with the beam diameter narrowed so that the beam diameter is about the width of the wiring, so that the adjacent wiring with a narrow pitch is short-circuited without causing damage by the laser.
  • the wiring can be deformed.
  • the first laser irradiation is performed. It becomes possible to completely disconnect the corner portion of the short-circuit wiring that could not be completely cut in the process.
  • the area of the data line including the short-circuited portion and sandwiched between the two areas can be isolated, and only the pixel connected to the isolated area is always a dark spot pixel, and other pixels can be relieved. It becomes possible. Therefore, the wiring having the short-circuited portion can be repaired with high accuracy and stability.
  • FIG. 4 is a three-view diagram illustrating an example of the wiring structure of the drive circuit layer according to the embodiment.
  • This figure shows a plan perspective view of the drive circuit layer 11 seen through from the image display side (Y-axis negative direction), and a sectional view when the plan perspective view is cut along AA ′ and BB ′.
  • the wirings 112 and 113 and the electrode wiring 114 are arranged in parallel to each other.
  • wirings 131 and 132 are arranged in parallel to each other in a direction orthogonal to the wirings 112 and 113 and the electrode wiring 114.
  • the distance between the wirings 112 and 113 is, for example, 2 ⁇ m, and the distance between the wiring 112 and the electrode wiring 114 is, for example, 4 ⁇ m.
  • the wiring 112 has a short circuit defect.
  • a process of irradiating the wiring 112 with a femtosecond laser will be described.
  • FIG. 5 is a schematic configuration diagram of a laser irradiation system according to the embodiment.
  • the laser irradiation system shown in the figure includes a laser oscillator 101, a slit 102, a stage 103, an imaging lens 104, and an objective lens 105.
  • the organic EL substrate 1 ⁇ / b> A is fixedly disposed on the stage 103.
  • the laser oscillator 101 can oscillate, for example, a femtosecond pulse laser having a wavelength of 532 nm to 1600 nm and an output energy of 1 to 30 ⁇ J.
  • a suitable pulse width of such a femtosecond pulse laser is 100 fsec (femtosecond) to 20 psec (picosecond).
  • the amorphous (amorphous) state metal wiring can be easily deformed by irradiation with the femtosecond pulse laser.
  • a laser focus is set on the wiring of the drive circuit layer 11, and the wiring is deformed.
  • the outer periphery of the region irradiated with the laser beam on the wiring is also damaged, and adjacent wiring is damaged.
  • a slit 102 having a slit width smaller than the beam condensing diameter and an imaging lens 104 as an imaging system are provided between the laser oscillator 101 and the objective lens 105.
  • the objective lens 105 is, for example, 20 times larger, and in this embodiment, the slit width of the first slit used in the first laser irradiation step is 200 ⁇ m, and the slit of the second slit is used. The width is 100 ⁇ m.
  • the beam diameter is 10 ⁇ m in the first laser irradiation process, and the beam diameter is 5 ⁇ m in the second laser irradiation process.
  • stage 103 is movable in the height direction and the plane direction, and has a function of fixing an object to be repaired by laser.
  • FIG. 6 is a flowchart for explaining a repair process of the display panel according to the embodiment.
  • the femtosecond laser is irradiated from the back surface to the two regions sandwiching the short-circuited portion using the first slit so that the beam diameter on the wiring to be processed becomes substantially the wiring width (S31).
  • the first laser irradiates the femtosecond laser to the two regions sandwiching the short-circuited part by narrowing the beam diameter of the femtosecond laser so that the beam diameter of the femtosecond laser in the drive circuit layer 11 becomes substantially the wiring width. It is an irradiation process.
  • FIG. 7 is a three-sided view showing a wiring state of the drive circuit layer in the first laser irradiation step according to the embodiment.
  • the drive circuit layer 11 is seen through from the image display side (Y-axis negative direction), a plan perspective view, and the plan perspective view is cut along AA ′ and BB ′. A cross-sectional view of the case is shown.
  • step S31 the femtosecond laser 50 having a beam diameter substantially equal to the wiring width in the irradiation region 50A is irradiated to the irradiation region 50A from the side opposite to the light emitting layer 12 with respect to the drive circuit layer 11 (substrate 10 side).
  • the wiring 112 in the irradiation region 50A is deformed, and the wiring 112 and the insulating film 116 below it are connected to the wiring. It is separated at the center.
  • the femtosecond laser 50 is irradiated with the beam diameter reduced to be substantially the same as the wiring width, the wiring 112 can be processed without damaging the adjacent wiring 113 and electrode wiring 114. Yes. However, in this step, the wiring 112 and the insulating film 116 are in contact at both ends of the deformed wiring 112.
  • the wiring 112 is deformed in the wiring extending direction, but the wiring 112 is continuous in the wiring end region. That is, in the state where Step S31 is performed, the wiring 112 is deformed in the irradiation region 50A, but is continuous in the wiring extending direction at the wiring end. According to this, the wiring 112 is not disconnected in the irradiation region 50A.
  • a femtosecond laser is irradiated from the back surface to the corners of the two regions sandwiching the short-circuited portion using the second slit so that the beam diameter on the wiring to be processed is less than half of the wiring width (S32). ).
  • step S32 the wiring extension of the two regions sandwiching the short-circuited part by reducing the beam diameter of the femtosecond laser so that the beam diameter of the femtosecond laser in the drive circuit layer 11 is smaller than the beam diameter in step S31.
  • This is a second laser irradiation step of irradiating a femtosecond laser to a corner portion which is an end portion in the current direction and an end portion in the wiring width direction.
  • FIG. 8 is a trihedral view showing the wiring state of the drive circuit layer in the second laser irradiation step according to the embodiment.
  • the drive circuit layer 11 is seen through from the image display side (Y-axis negative direction), a plan perspective view, and the plan perspective view is cut along AA ′ and BB ′. A cross-sectional view of the case is shown.
  • one irradiation region of the two regions sandwiching the short-circuit portion of the wiring 112 is shown.
  • step S32 a femtosecond laser 60 having a beam diameter equal to or less than half the wiring width is applied to each of the four corner areas 60A that are the ends in the wiring extending direction and the wiring width direction of the irradiation region 50A. Irradiation from the side opposite to the light emitting layer 12 (substrate 10 side) with respect to the drive circuit layer 11
  • the wiring 112 in the corner region 60A is deformed, and the wiring 112 and the insulating film 116 underneath are formed. It is separated at the wiring end.
  • the wiring 112 is disconnected in the corner region 60A in the wiring extending direction.
  • each of the four corner regions 60A is irradiated with the femtosecond laser 60.
  • the two corner regions 60A adjacent in the wiring width direction may be irradiated with the femtosecond laser 60.
  • the disconnection portion of the wiring 112 is not two but one.
  • step S33 recovery lighting confirmation of the display panel subjected to steps S31 and S32 is performed (S33). If the pixel to be recovered emits light normally, the repair process is terminated. Note that if the light emission of the pixel to be recovered is insufficient, steps S31 to S33 may be executed again.
  • the wiring 112 having a short-circuited portion that is short-circuited with another wiring or circuit element the wiring 112 can be disconnected in each of the two regions sandwiching the short-circuited portion.
  • the short-circuit portion is isolated from the other region of the wiring 112.
  • one embodiment of a method for manufacturing a display panel according to this embodiment is a display panel in which a plurality of pixels each including an organic EL element and circuit elements and wirings for driving the light-emitting element to emit light are arranged.
  • the method includes the step of laminating the light emitting layer 12 constituting the organic EL element and the drive circuit layer 11 constituting the circuit element and the wiring, and a short-circuit portion short-circuited with the circuit element or other wiring.
  • a predetermined region in the wiring 112 includes a laser irradiation step of irradiating a femtosecond laser from a side opposite to the light emitting layer 12 side of the drive circuit layer 11.
  • the femtosecond laser is irradiated to the predetermined region by narrowing the beam diameter of the femtosecond laser so that the beam diameter of the femtosecond laser in the drive circuit layer 11 becomes substantially the wiring width.
  • the beam diameter of the femtosecond laser is set so that the beam diameter of the femtosecond laser in the drive circuit layer 11 is smaller than the beam diameter in the first laser irradiation step.
  • the femtosecond laser is irradiated with the beam diameter narrowed down so that the beam diameter is about the width of the wiring, so that the short circuit without causing damage to the adjacent wiring with a narrow pitch.
  • the wiring can be deformed.
  • the first laser irradiation is performed. It becomes possible to completely disconnect the corner portion of the short-circuit wiring that could not be completely cut in the process. Therefore, the wiring having the short-circuited portion can be repaired with high accuracy and stability.
  • a femtosecond laser having a beam diameter of half or less of the wiring width may be irradiated to a plurality of corner portions in each of the two predetermined regions sandwiching the short-circuited portion.
  • the femtosecond laser emitted from the light source is passed through the first slit arranged in the emission direction of the light source to irradiate the predetermined region with the femtosecond laser, and the second laser irradiation.
  • the femtosecond laser emitted from the light source is passed through the second slit having a smaller slit diameter than the first slit, which is arranged in the emission direction from the light source, so that the predetermined region is irradiated with the femtosecond laser. May be.
  • the beam diameter on the femtosecond laser wiring in the first laser irradiation step and the second laser irradiation step can be controlled with high accuracy.
  • the configuration in which the lower electrode is an anode and the upper electrode is a cathode is shown, but the lower electrode may be a cathode and the upper electrode may be an anode.
  • a substrate, a planarizing film, an anode, a hole injection layer, a light emitting layer, a partition wall, an electron transport layer, an electron injection layer, a cathode, a thin film sealing layer, a resin sealing layer, a color filter, and a transparent substrate, which are pixel structures Is not limited to the configuration shown in the above-described embodiment, and the material, configuration, and formation method may be changed.
  • a hole transport layer may be provided between the hole injection layer and the light emitting layer.
  • the present invention is suitable for manufacturing a thin flat TV system including a display panel manufactured by the manufacturing method according to the present embodiment as shown in FIG. 9, for example.
  • the method for manufacturing a display panel according to the present invention is useful in technical fields such as flat-screen televisions and personal computer displays that require a large screen and high resolution.

Abstract

　有機ＥＬ素子及び配線を有する画素が複数配置された表示パネルの製造方法であって、有機ＥＬ素子を構成する発光層（１２）と配線を構成する駆動回路層（１１）とを積層する積層工程と、短絡箇所を有する配線の所定領域に発光層（１２）を通らない裏面側からフェムト秒レーザーを照射するレーザー照射工程とを含み、レーザー照射工程は、ビーム径が略配線幅となるようにビーム径を絞って上記所定領域にフェムト秒レーザーを照射する第１レーザー照射工程と、ビーム径が第１レーザー照射工程におけるビーム径よりも小さいビーム径となるように、ビーム径を絞って上記所定領域の角部にフェムト秒レーザーを照射することにより、上記所定領域において配線を断線させる第２レーザー照射工程とを含む。

Description

表示パネルの製造方法
　本開示は、表示パネルの製造方法に関する。
　従来、アノード（陽極）とカソード（陰極）との間に有機層が介在されてなる有機エレクトロルミネッセンス（以下、有機ＥＬと称する）素子において、製造工程で導電性の異物が付着または混入などして陽極と陰極とが短絡する場合がある。この場合に、短絡した部分にレーザー照射を行うことで、短絡した部分をリペア（解消）する方式がある。
　特許文献１では、有機発光表示装置のリペア方法が開示されている。この有機発光表示装置のリペア方法は、有機発光層に電圧が印加されることにより発光する有機発光素子を含む画素が２次元状に配置された有機発光表示装置において、常時輝点となった欠陥画素の発光領域の外周にレーザー光を照射するものである。これにより、電極などの消失面積を小さくすることができ、表示品質の劣化を抑えることが可能となる。
特開２００９－６４６０７号公報
　有機ＥＬ素子の点消灯を制御するための駆動回路を有するアクティブマトリクス型の表示パネルでは、高精細化に伴い回路素子の微細化が要求される。これに伴い、回路素子を接続する隣接配線間の距離も小さくなり、配線同士の短絡不良が発生する頻度が高くなる。
　ここで、短絡不良が発生している配線にレーザー光を照射して当該短絡不良を解消する場合、レーザー光の照射態様によっては、隣接配線にもレーザー照射されてしまい、二次的な不具合が発生することが懸念される。
　本発明は、上記の課題に鑑みてなされたものであり、表示パネルの配線欠陥を高精度かつ安定的にリペアすることが可能な表示パネルの製造方法を提供することを目的とする。
　上記の課題を解決するために、本発明の一態様に係る表示パネルの製造方法は、発光素子と、当該発光素子を発光駆動するための回路素子及び配線とを有する画素が複数配置された表示パネルの製造方法であって、前記発光素子を構成する発光層と、前記回路素子及び前記配線を構成する駆動回路層とを積層する積層工程と、前記回路素子または他の前記配線と短絡した短絡箇所を有する配線の所定領域に、前記駆動回路層の前記発光層側と反対の側から、フェムト秒レーザーを照射するレーザー照射工程とを含み、前記レーザー照射工程は、前記駆動回路層における前記フェムト秒レーザーのビーム径が略配線幅となるように、フェムト秒レーザーのビーム径を絞って前記所定領域に前記フェムト秒レーザーを照射する第１レーザー照射工程と、前記第１レーザー照射工程の後、前記駆動回路層における前記フェムト秒レーザーのビーム径が前記第１レーザー照射工程における前記ビーム径よりも小さいビーム径となるように、フェムト秒レーザーのビーム径を絞って前記所定領域の配線延在方向の端部かつ配線幅方向の端部である角部にフェムト秒レーザーを照射することにより、前記所定領域において前記配線を断線させる第２レーザー照射工程とを含むことを特徴とする。
　本発明に係る表示パネルの製造方法によれば、短絡箇所を有する配線を高精度かつ安定的にリペアできる。
図１は、有機ＥＬ基板の構造断面図である。 図２は、配線短絡により表示不良が発生した場合のリペア対応を説明する図である。 図３は、本実施の形態に係る表示パネルの製造方法を説明するフローチャートである。 図４は、実施の形態に係る駆動回路層の配線構造の一例を示す３面図である。 図５は、実施の形態に係るレーザー照射システムの概略構成図である。 図６は、実施の形態に係る表示パネルのリペア工程を説明するフローチャートである。 図７は、実施の形態に係る第１レーザー照射工程における駆動回路層の配線状態を示す３面図である。 図８は、実施の形態に係る第２レーザー照射工程における駆動回路層の配線状態を示す３面図である。 図９は、実施の形態に係る表示パネルを内蔵した薄型フラットＴＶの外観図である。
　以下、表示パネルの製造方法の一実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明における最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
　なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
　（実施の形態）
　本実施の形態に係る有機ＥＬ表示パネルの製造方法は、（１）発光素子である有機ＥＬ素子を構成する発光層と回路素子及び配線を構成する駆動回路層とを積層する積層工程と、（２）短絡箇所を有する配線に、駆動回路層の発光層側と反対の側から、フェムト秒レーザーを照射するレーザー照射工程とを含む。
　まず、上記積層工程が完了した後の、表示パネルの仕掛り品である有機ＥＬ基板１Ａの構成について説明する。
　［１．有機ＥＬ基板の構成］
　図１は、有機ＥＬ基板の構造断面図である。同図に示した有機ＥＬ基板１Ａは、陽極、陰極、および当該両極で挟まれた有機発光層を含む有機機能デバイスである。同図に記載された有機ＥＬ基板１Ａは、サブ画素である赤色画素２００ａ、緑色画素２００ｂ、及び、青色画素２００ｃ（図示せず）が隣接配置されて形成された１単位画素が、行列状に配置されている。各サブ画素は、基板１０の上に、駆動回路層１１と、発光層１２と、バンク１３と、薄膜封止層１４１と、樹脂封止層１４２と、カラーフィルタ１４３と、透明基板２０とを備える。
　基板１０及び透明基板２０は、有機ＥＬ基板１Ａの裏面及び発光表面を保護する基板であり、例えば、厚みが０．５ｍｍである透明の無アルカリガラスである。
　駆動回路層１１は、基板１０の上に形成され、ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）１１１と、配線１１２及び１１３と、平坦化膜１１５と、絶縁膜１１６とを備える。
　ＴＦＴ１１１は、後述する有機ＥＬ素子を発光駆動するための回路素子である。ＴＦＴ１１１は、例えば、各画素に信号電圧を書き込むタイミングを制御する選択用ＴＦＴ、信号電圧に対応した電流を有機ＥＬ素子に流す駆動用ＴＦＴなどである。また、ＴＦＴ１１１は、ソース電極及びドレイン電極の一方を構成する電極配線１１４を有し、ソース電極及びドレイン電極の他方を構成する電極配線は、陽極１２１に電気的に接続されている。
　配線１１２及び１１３は、後述する有機ＥＬ素子を発光駆動するための配線である。
　発光層１２は、陽極１２１と、正孔注入層１２２と、有機発光層１２３と、電子輸送層１２４と、電子注入層１２５と、陰極１２６とを備え、発光素子である有機ＥＬ素子を構成する。
　平坦化膜１１５は、駆動回路層１１の上層である発光層１２の下地となる層であり、駆動回路層１１の最上面を平坦化する。平坦化膜１１５は、例えば、絶縁性の有機材料で構成されている。
　絶縁膜１１６は、基板１０、ＴＦＴ１１１、配線１１２及び１１３を、絶縁分離するための層である。
　陽極１２１は、正孔が供給される、つまり、外部回路から電流が流れ込むアノードであり、例えば、Ａｌ、あるいは銀合金ＡＰＣなどからなる反射電極が平坦化膜１１５上に積層された構造となっている。反射電極の厚みは、一例として１０～４０ｎｍである。
　正孔注入層１２２は、正孔注入性の材料を主成分とする層である。正孔注入性の材料とは、陽極１２１側から注入された正孔を安定的に、または正孔の生成を補助して有機発光層１２３へ注入する機能を有する材料である。
　有機発光層１２３は、陽極１２１及び陰極１２６の間に電圧が印加されることにより発光する層であり、例えば、下層としてα－ＮＰＤ（Ｂｉｓ［Ｎ－（１－ｎａｐｈｔｈｙｌ）－Ｎ－ｐｈｅｎｙｌ］ｂｅｎｚｉｄｉｎｅ）、上層としてＡｌｑ３（ｔｒｉｓ－（８－ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ）ａｌｕｍｉｎｕｍ）が積層された構造となっている。
　電子輸送層１２４は、電子輸送性の材料を主成分とする層である。電子輸送性の材料とは、電子アクセプター性を有し陰イオンになりやすい性質と、発生した電子を分子間の電荷移動反応により伝達する性質を併せ持ち、陰極１２６から有機発光層１２３までの電荷輸送に対して適正を有する材料である。
　電子注入層１２５は、電子注入性の材料を主成分とする層である。電子注入性の材料とは、陰極１２６から注入された電子を安定的に、または電子の生成を補助して有機発光層１２３へ注入する機能を有する材料である。
　陰極１２６は、電子が供給される、つまり、外部回路へ電流が流れ出すカソードであり、例えば、透明金属酸化物であるＩＴＯにより積層された構造となっている。電極の厚みは、一例として１０～４０ｎｍである。
　バンク１３は、有機発光層１２３をサブ画素ごとに分離するための壁であり、例えば、感光性の樹脂からなる。
　薄膜封止層１４１は、例えば、窒化珪素からなり、上記した有機発光層１２３や陰極１２６を水蒸気や酸素から遮断する機能を有する。有機発光層１２３そのものや陰極１２６が、水蒸気や酸素にさらされることにより劣化（酸化）してしまうことを防止するためである。
　樹脂封止層１４２は、アクリルまたはエポキシ系の樹脂であり、上記の基板上に形成された平坦化膜１１５から薄膜封止層１４１までの一体形成された層と、カラーフィルタ１４３とを接合する。
　カラーフィルタ１４３は、バンク１３で分離された各発光領域を覆うように、透明基板２０の下面に、赤、緑および青の色調整を行うカラーフィルタ１４３ａ、１４３ｂ及び１４３ｃ（図示せず）として形成されている。また、カラーフィルタ１４３は、各画素領域の間に、ブラックマトリクス１４３ｄを有する。
　なお、カラーフィルタ１４３は、有機発光層１２３の材料構成により設けなくてよい場合があり、必須の構成要素ではない。
　なお、上述した陽極１２１、有機発光層１２３及び陰極１２６の構成は有機ＥＬ素子の基本構成であり、このような構成により、陽極１２１と陰極１２６との間に適当な電圧が印加されると、陽極１２１側から正孔、陰極１２６側から電子がそれぞれ有機発光層１２３に注入される。これらの注入された正孔および電子が有機発光層１２３で再結合して生じるエネルギーにより、有機発光層１２３の発光材料が励起され発光する。
　なお、正孔注入層１２２、電子輸送層１２４及び電子注入層１２５の材料は、本実施の形態では限定されるものではなく、周知の有機材料または無機材料が用いられる。また、正孔注入層１２２、電子輸送層１２４及び電子注入層１２５のそれぞれは、配置されていなくてもよく、また、正孔輸送層が配置されていてもよい。
　［２．配線短絡の対処］
　ここで、上記構成の有機ＥＬ基板１Ａにおいて、駆動回路層１１の配線が短絡すると、例えば、駆動ＴＦＴが制御不能となり、各画素が適切に発光しないことが想定される。
　図２は、配線短絡により表示不良が発生した場合のリペア対応を説明する図である。同図左側には、一のデータ線２０１と一のゲート線２０２とが短絡した場合の、表示パネルの表示状態が示されており、同図右側には、リペア後の表示パネルの表示状態が示されている。
　同図に示すように、複数の画素が行列状に配置された表示領域には、画素行ごとにゲート線２０２が配置され、画素列ごとにデータ線２０１が配置されている。また、同図左側に示すように、交点Ａにおいて、データ線２０１Ａとゲート線２０２Ａとが短絡している。これにより、データ線２０１Ａからゲート線２０２Ａへの電流経路が形成され、データ線２０１Ａに供給された信号電圧は、データ線２０１Ａが配置された画素列に属する各赤色画素２００ａに供給されない。このため、上記画素列に属する各赤色画素２００ａは、信号電圧に対応して発光せず常時滅点画素（図２において、画素が黒色表示されているのは非発光を表す）となり、表示パネル上には、いわゆる赤色滅線、と呼ばれる赤色画素２００ａが発光しない画素列が形成される。
　これに対して、本実施の形態に係る表示パネルの製造方法では、図２の右側に示すように、交点Ａにおいて短絡箇所を有するデータ線２０１Ａに対してレーザーを照射する。これにより、データ線２０１Ａにおける短絡箇所を孤立化させる。より具体的には、データ線２０１Ａにおける交点Ａを挟む２領域に、駆動回路層１１に対する発光層１２と反対側から（基板１０側から）フェムト秒レーザーを照射する。これにより、上記２領域において、データ線２０１Ａを断線（非導通化）させる。つまり、交点Ａを含み、上記２領域で挟まれたデータ線２０１Ａの領域を、データ線２０１Ａの他の領域と孤立化させる。
　このように、交点Ａを含み上記２領域で挟まれたデータ線２０１Ａの領域を孤立化させることにより、当該孤立化された領域に接続された赤色画素２００ａＡのみを常時滅点画素とし、データ線２０１Ａに接続されたその他の赤色画素２００ａを救済する（正常発光させる）ことが可能となる。
　なお、交点Ａを含むデータ線２０１Ａの領域を上記２領域で孤立化させなくてもよく、２領域のうちの１領域においてデータ線２０１Ａを断線させてもよい。この場合には、交点Ａを含むデータ線２０１Ａの領域を孤立化させることはできないが、データ線２０１Ａは、交点Ａを含む領域と交点Ａを含まない領域とで２分割される。これにより、交点Ａを含まない領域に接続された赤色画素２００ａを正常画素へと転化させることが可能となる。
　［３．表示パネルの製造方法］
　以下、本実施の形態に係る表示パネルの製造方法について説明する。
　図３は、実施の形態に係る表示パネルの製造方法を説明するフローチャートである。
　まず、有機ＥＬ基板１Ａを準備する（Ｓ１０）。有機ＥＬ基板１Ａは、有機ＥＬ素子と、当該有機ＥＬ素子を発光駆動するための回路素子及び配線とを有する画素が複数配置された表示パネルの製造工程における仕掛り品である。本工程は、有機ＥＬ素子を構成する発光層１２と、回路素子及び配線を構成する駆動回路層１１とを積層する積層工程に相当する。
　次に、ステップＳ１０で形成された複数の画素が有する有機ＥＬ基板１Ａにおいて、短絡配線の有無を検出する（Ｓ２０）。
　最後に、ステップＳ２０で短絡配線が検出された有機ＥＬ基板１Ａにおいて、回路素子または他の配線と短絡した短絡箇所を有する配線における、当該短絡箇所を挟む２つの領域に、駆動回路層１１に対する発光層１２と反対側から、フェムト秒レーザーを照射する（Ｓ３０）。ステップＳ３０における工程は、本実施の形態に係る表示パネルの製造方法のうちの特徴的な工程である。
　以上の工程により、高歩留まりで高品質な表示パネルが完成する。
　以下、上述した３工程について、詳細に説明する。
　［３－１．積層工程］
　まず、図２に示された有機ＥＬ基板１Ａを準備する工程（Ｓ１０）について説明する。
　基板１０の上に、ＴＦＴ１１１、配線１１２及び１１３、ならびに平坦化膜１１５を含む駆動回路層１１を形成する。
　次に、駆動回路層１１の上に、発光層１２を形成する。陽極１２１は、例えば、スパッタリング法により、平坦化膜１１５上にＡｌが３０ｎｍ成膜され、その後、フォトリソグラフィ及びウエットエッチングによるパターニング工程を経て形成される。正孔注入層１２２は、陽極１２１上に、例えば、ＰＥＤＯＴをキシレンよりなる溶剤に溶かし、このＰＥＤＯＴ溶液をスピンコートすることにより形成される。有機発光層１２３は、正孔注入層１２２の上に、例えば、真空蒸着法によりα－ＮＰＤ、Ａｌｑ３を積層することにより形成される。電子輸送層１２４は、有機発光層１２３の上に形成される。電子注入層１２５は、電子輸送層１２４の上に、例えば、ポリフェニレンビニレン（ＰＰＶ）を、キシレンまたはクロロホルムよりなる溶剤に溶かしてスピンコートすることにより形成される。陰極１２６は、電子注入層１２５の上に、スパッタリング法によりＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）が３５ｎｍ積層されることにより形成される。なお、陽極１２１の形成工程と正孔注入層１２２の形成工程との間に、表面感光性樹脂からなるバンク１３が所定位置に形成される。
　次に、陰極１２６の上に、例えば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により窒化珪素を５００ｎｍ積層し、薄膜封止層１４１を形成する。
　次に、薄膜封止層１４１の表面に、樹脂封止層１４２を塗布する。その後、塗布された樹脂封止層１４２上に、カラーフィルタ１４３及び透明基板２０を配置する。具体的には、例えば、塗布された樹脂封止層１４２上に、カラーフィルタ１４３が形成された透明ガラス１８を配置する。透明基板２０を上面側から下方に加圧しつつ熱またはエネルギー線を付加して樹脂封止層１４２を硬化し、透明基板２０と薄膜封止層１４１とを接着する。
　以上の工程により、図２に示す有機ＥＬ基板１Ａが形成される。なお、発光層１２の各形成工程は、本実施の形態により限定されるものではない。
　［３－２．短絡配線検出工程］
　次に、有機ＥＬ基板１Ａの短絡配線を検出する工程（Ｓ２０）について説明する。図２に示すように、データ線２０１Ａとゲート線２０２Ａとが短絡すると、データ線２０１Ａに接続された各画素は常時滅点画素となり、表示領域において滅線が発生する。
　ステップＳ２０では、まず、ステップＳ１０で形成した有機ＥＬ基板１Ａの点灯検査を行う。具体的には、有機ＥＬ基板１Ａが備える、または、点灯検査装置が備えるデータ線駆動回路及び走査線駆動回路により、有機ＥＬ基板１Ａの有する全画素へ、有機ＥＬ素子が発光する発光電圧を一斉印加して、有機ＥＬ素子を発光させる。この有機ＥＬ素子の発光期間中に、全画素を、ＣＣＤカメラなどで撮像する。
　そして、上記発光期間における撮像画像から各画素の発光輝度を算出し、当該発光輝度が所定の閾値以下である画素、いわゆる滅点画素を検出する。
　次に、検出された滅点画素を拡大観測する。具体的には、例えば、カメラ顕微鏡を用いて滅点画素を観測する。このとき、拡大観測された滅点画素の領域において、配線の短絡箇所を特定する。
　また、上記短絡配線の検出は、上述した方法に限らない。上記発光期間中の発光状態を観察する場合、ＣＣＤカメラを用いず、例えば、簡易的な輝度計、または肉眼による観察を用いてもよい。
　［３－３．短絡配線リペア工程］
　次に、本実施の形態に係る表示パネルの製造方法の要部である、短絡配線をレーザー照射によりリペアする工程（Ｓ３０）について説明する。
　本工程は、（１）駆動回路層１１におけるフェムト秒レーザーのビーム径が略配線幅となるように、フェムト秒レーザーのビーム径を絞って短絡箇所を挟む２つの領域にフェムト秒レーザーを照射する第１レーザー照射工程と、（２）駆動回路層１１におけるフェムト秒レーザーのビーム径が第１レーザー照射工程におけるビーム径よりも小さいビーム径となるように、フェムト秒レーザーのビーム径を絞って短絡箇所を挟む２つの領域の配線延在方向の端部かつ配線幅方向の端部である角部にフェムト秒レーザーを照射する第２レーザー照射工程とを含む。
　これによれば、第１レーザー照射工程では、配線幅程度のビーム径となるようにビーム径を絞ってフェムト秒レーザーを照射するので、狭ピッチの隣接配線に、レーザーによるダメージを与えることなく短絡配線を変形させることが可能となる。また、第２レーザー照射工程では、上記角部に対してフェムト秒レーザーのビーム径が配線幅よりも小さいビーム径となるようにビーム径を絞ってフェムト秒レーザーを照射するので、第１レーザー照射工程において完全に切断できなかった短絡配線の上記角部を完全に断線させることが可能となる。
　これにより、短絡箇所を含み上記２領域で挟まれたデータ線の領域を孤立化でき、当該孤立化された領域に接続された画素のみを常時滅点画素とし、その他の画素を救済することが可能となる。よって、短絡箇所を有する配線を高精度かつ安定的にリペアできる。
　以下、本リペア工程を詳細に説明する。
　図４は、実施の形態に係る駆動回路層の配線構造の一例を示す３面図である。同図には、駆動回路層１１を、画像表示側（Ｙ軸負方向）から透視した平面透視図、当該平面透視図をＡ－Ａ’及びＢ－Ｂ’で切断した場合の断面図が示されている。駆動回路層１１のＺ軸方向には、配線１１２及び１１３、ならびに電極配線１１４が互いに平行に配置されている。また、これらの上層部には、配線１３１及び１３２が、配線１１２及び１１３、ならびに電極配線１１４と直交する方向に、互いに平行に配置されている。ここで、配線１１２と１１３との間隔は、例えば、２μｍであり、配線１１２と電極配線１１４との間隔は、例えば、４μｍである。また、本実施の形態において、短絡不良が発生しているのは配線１１２であるとする。以下、配線１１２にフェムト秒レーザーを照射する工程を説明する。
　図５は、実施の形態に係るレーザー照射システムの概略構成図である。同図に示されたレーザー照射システムは、レーザー発振器１０１と、スリット１０２と、ステージ１０３と、結像レンズ１０４と、対物レンズ１０５とを備える。また、有機ＥＬ基板１Ａが、ステージ１０３の上に固定配置されている。
　レーザー発振器１０１は、例えば、波長が５３２ｎｍ～１６００ｎｍ、出力エネルギーが１～３０μＪのフェムト秒パルスレーザーを発振することが可能である。かかるフェムト秒パルスレーザーの好適なパルス幅の範囲は、１００ｆｓｅｃ（フェムト秒）～２０ｐｓｅｃ（ピコ秒）である。フェムト秒パルスレーザーの照射により、特に、アモルファス（非晶質）状態の金属配線を容易に変形加工することができる。
　本実施の形態においては、駆動回路層１１の配線上にレーザー焦点を合わせて、当該配線を変形加工させている。このとき、パルス幅が１ｎｓｅｃ以上のパルス幅のレーザーを照射すると、配線上のレーザービームが照射されている領域の外側周辺にもダメージを与えてしまい、隣接する配線を損傷させてしまう。これらを総合して、フェムト秒パルスレーザーを有機ＥＬ基板１Ａに照射することにより、加工対象でない隣接配線に加工ダメージを与えることなく、加工対象である配線のみを高精度に加工することができる。
　また、図５に示されたレーザー照射システムでは、レーザー発振器１０１と対物レンズ１０５との間に、ビーム集光径よりも小さなスリット幅を有するスリット１０２と、結像系である結像レンズ１０４とが設けられている。ビームエネルギーのばらつきの小さいレーザー光が得られる。また、対物レンズ１０５は、例えば、２０倍のものを使用しており、本実施の形態では、第１レーザー照射工程で使用される第１スリットのスリット幅は２００μｍであり、第２スリットのスリット幅は１００μｍである。これにより、加工対象である配線上では、第１レーザー照射工程ではビーム径が１０μｍとなり、第２レーザー照射工程ではビーム径が５μｍとなる。
　また、ステージ１０３は、高さ方向、ならびに平面方向に可動であり、レーザーリペアする対象物を固定する機能を有する。
　図６は、実施の形態に係る表示パネルのリペア工程を説明するフローチャートである。
　まず、加工対象の配線上におけるビーム径が略配線幅となるように、第１スリットを用いて、短絡箇所を挟む２領域に裏面からフェムト秒レーザーを照射する（Ｓ３１）。ステップＳ３１は、駆動回路層１１におけるフェムト秒レーザーのビーム径が略配線幅となるように、フェムト秒レーザーのビーム径を絞って短絡箇所を挟む２つの領域にフェムト秒レーザーを照射する第１レーザー照射工程である。
　図７は、実施の形態に係る第１レーザー照射工程における駆動回路層の配線状態を示す３面図である。同図には、図４と同様に、駆動回路層１１を、画像表示側（Ｙ軸負方向）から透視した平面透視図、当該平面透視図をＡ－Ａ’及びＢ－Ｂ’で切断した場合の断面図が示されている。同図には、配線１１２に短絡箇所があると想定し、当該短絡箇所を挟む２領域のうちの一方の照射領域５０Ａが示されている。ステップＳ３１では、照射領域５０Ａに、ビーム径が照射領域５０Ａにおける配線幅とほぼ同じであるフェムト秒レーザー５０を、駆動回路層１１に対する発光層１２と反対側（基板１０側）から照射する。
　図７におけるＡ－Ａ’断面図に示すように、基板１０側からフェムト秒レーザー５０を照射することにより、照射領域５０Ａにおける配線１１２が変形し、配線１１２とその下層の絶縁膜１１６とが配線中央部において離間している。また、ビーム径を略配線幅と同様に絞ってフェムト秒レーザー５０を照射しているため、隣接する配線１１３及び電極配線１１４にダメージを与えることなく、配線１１２を加工することが可能となっている。ただし、本ステップでは、変形した配線１１２の配線両端部では、配線１１２と絶縁膜１１６とは接触している。これを、配線端部領域の断面を示すＢ－Ｂ’断面図で見た場合、配線延在方向にも配線１１２が変形しているが、配線１１２は配線端部領域において連続している。つまり、ステップＳ３１を実施した状態では、照射領域５０Ａにおいて配線１１２は変形するが、配線端部では配線の延在方向に連続している。これによれば、配線１１２は、照射領域５０Ａにおいて断線していない。
　次に、加工対象の配線上におけるビーム径が配線幅の半分以下となるように、第２スリットを用いて、短絡箇所を挟む２領域の角部に、裏面からフェムト秒レーザーを照射する（Ｓ３２）。ステップＳ３２は、駆動回路層１１におけるフェムト秒レーザーのビーム径がステップＳ３１におけるビーム径よりも小さいビーム径となるように、フェムト秒レーザーのビーム径を絞って短絡箇所を挟む２つの領域の配線延在方向の端部かつ配線幅方向の端部である角部にフェムト秒レーザーを照射する第２レーザー照射工程である。
　図８は、実施の形態に係る第２レーザー照射工程における駆動回路層の配線状態を示す３面図である。同図には、図４と同様に、駆動回路層１１を、画像表示側（Ｙ軸負方向）から透視した平面透視図、当該平面透視図をＡ－Ａ’及びＢ－Ｂ’で切断した場合の断面図が示されている。同図には、配線１１２の短絡箇所を挟む２領域のうちの一方の照射領域が示されている。ステップＳ３２では、照射領域５０Ａの配線延在方向の端部かつ配線幅方向の端部である４隅の角部領域６０Ａのそれぞれに、ビーム径が配線幅の半分以下であるフェムト秒レーザー６０を、駆動回路層１１に対する発光層１２と反対側（基板１０側）から照射する。
　図８におけるＡ－Ａ’断面図に示すように、基板１０側からフェムト秒レーザー６０を照射することにより、角部領域６０Ａにおける配線１１２が変形し、配線１１２とその下層の絶縁膜１１６とが配線端部において離間している。これを、配線端部領域の断面を示すＢ－Ｂ’断面図で見た場合、配線延在方向において配線１１２が、角部領域６０Ａにおいて断線している。
　なお、ステップＳ３２では、４隅の角部領域６０Ａのそれぞれに、フェムト秒レーザー６０を照射したが、配線幅方向に隣接する２隅の角部領域６０Ａのみにフェムト秒レーザー６０を照射してもよい。この場合には、図８のＢ－Ｂ’断面図において、配線１１２の断線箇所は２箇所でなく１箇所となる。
　最後に、ステップＳ３１及びＳ３２を施した表示パネルの回復点灯確認を行う（Ｓ３３）。回復させたい画素が正常発光している場合には、本リペア工程を終了する。なお、回復させたい画素の発光が不十分である場合には、再度、ステップＳ３１～Ｓ３３を実行してもよい。
　以上のリペア工程により、他の配線または回路素子と短絡する短絡箇所を有する配線１１２において、当該短絡箇所を挟む２領域のそれぞれにおいて、配線１１２を断線させることが可能となる。これにより、短絡箇所が、配線１１２の他領域から孤立化する。これにより、上記短絡箇所に接続された画素は滅点画素を維持するが、その他の画素を全て正常画素へと転化させることが可能となる。
　［４．効果など］
　以上のように、本実施の形態に係る表示パネルの製造方法の一態様は、有機ＥＬ素子と、当該発光素子を発光駆動するための回路素子及び配線とを有する画素が複数配置された表示パネルの製造方法であって、有機ＥＬ素子を構成する発光層１２と、回路素子及び配線を構成する駆動回路層１１とを積層する積層工程と、回路素子または他の配線と短絡した短絡箇所を有する配線１１２における所定領域に、駆動回路層１１の発光層１２側と反対の側から、フェムト秒レーザーを照射するレーザー照射工程とを含む。ここで、上記レーザー照射工程は、駆動回路層１１におけるフェムト秒レーザーのビーム径が略配線幅となるように、フェムト秒レーザーのビーム径を絞って上記所定領域にフェムト秒レーザーを照射する第１レーザー照射工程と、第１レーザー照射工程の後、駆動回路層１１におけるフェムト秒レーザーのビーム径が第１レーザー照射工程におけるビーム径よりも小さいビーム径となるように、フェムト秒レーザーのビーム径を絞って上記所定領域の配線延在方向の端部かつ配線幅方向の端部である角部にフェムト秒レーザーを照射することにより、上記所定領域において配線１１２を断線させる第２レーザー照射工程とを含む。
　これによれば、第１レーザー照射工程では、配線幅程度のビーム径となるようにビーム径を絞ってフェムト秒レーザーを照射するので、狭ピッチの隣接配線にレーザーによるダメージを与えることなく、短絡配線を変形させることが可能となる。また、第２レーザー照射工程では、上記角部に対してフェムト秒レーザーのビーム径が配線幅よりも小さいビーム径となるようにビーム径を絞ってフェムト秒レーザーを照射するので、第１レーザー照射工程において完全に切断できなかった短絡配線の上記角部を完全に断線させることが可能となる。よって、短絡箇所を有する配線を高精度かつ安定的にリペアできる。
　また、第２レーザー照射工程では、短絡箇所を挟む２つの上記所定領域のそれぞれにおける複数の角部に対して、配線幅の半分以下のビーム径を有するフェムト秒レーザーを照射してもよい。
　これにより、短絡箇所を含み２つの所定領域で挟まれた配線領域を孤立化でき、当該孤立化された領域に接続された画素以外の画素を救済することが可能となる。よって、短絡箇所を有する配線を高精度かつ安定的にリペアできる。
　また、第１レーザー照射工程では、光源から出射したフェムト秒レーザーを、当該光源の出射方向に配置された第１スリットを通過させることにより、所定領域にフェムト秒レーザーを照射し、第２レーザー照射工程では、光源から出射したフェムト秒レーザーを、当該光源からの出射方向に配置された、第１スリットよりもスリット径の小さい第２スリットを通過させることにより、所定領域にフェムト秒レーザーを照射してもよい。
　これにより、第１レーザー照射工程及び第２レーザー照射工程におけるフェムト秒レーザーの配線上におけるビーム径を、高精度に制御することが可能となる。
　（他の実施の形態）
　以上、上記実施の形態に基づいて表示パネルの製造方法を説明してきたが、本発明は、上述した実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る表示パネルの製造方法により製造された表示パネルを内蔵した各種機器も本発明に含まれる。
　また、上述した実施の形態では、下部電極を陽極、上部電極を陰極とする構成について示したが、下部電極を陰極、上部電極を陽極とする構成であってもよい。また、画素の構成である基板、平坦化膜、陽極、正孔注入層、発光層、隔壁、電子輸送層、電子注入層、陰極、薄膜封止層、樹脂封止層、カラーフィルタ及び透明基板は、上記した実施の形態に示した構成に限らず、材料や構成、形成方法を変更してもよい。例えば、正孔注入層と発光層との間に正孔輸送層があってもよい。
　また、本発明は、例えば、図９に示すような、本実施の形態に係る製造方法により製造された表示パネルを備えた薄型フラットテレビシステムの製造に好適である。
　本発明に係る表示パネルの製造方法は、大画面及び高解像度が要望される薄型テレビ及びパーソナルコンピュータのディスプレイなどの技術分野に有用である。
　１Ａ　　有機ＥＬ基板
　１０　　基板
　１１　　駆動回路層
　１２　　発光層
　１３　　バンク
　２０　　透明基板
　５０、６０　　フェムト秒レーザー
　５０Ａ　　照射領域
　６０Ａ　　角部領域
　１０１　　レーザー発振器
　１０２　　スリット
　１０３　　ステージ
　１０４　　結像レンズ
　１０５　　対物レンズ
　１１１　　ＴＦＴ
　１１２、１１３、１３１、１３２　　配線
　１１４　　電極配線
　１１５　　平坦化膜
　１１６　　絶縁膜
　１２１　　陽極
　１２２　　正孔注入層
　１２３　　有機発光層
　１２４　　電子輸送層
　１２５　　電子注入層
　１２６　　陰極
　１４１　　薄膜封止層
　１４２　　樹脂封止層
　１４３、１４３ａ、１４３ｂ、１４３ｃ　　カラーフィルタ
　１４３ｄ　　ブラックマトリクス
　２００ａ、２００ａＡ　　赤色画素
　２００ｂ　　緑色画素
　２００ｃ　　青色画素
　２０１、２０１Ａ　　データ線
　２０２、２０２Ａ　　ゲート線

Claims (3)

  1. 　発光素子と、当該発光素子を発光駆動するための回路素子及び配線とを有する画素が複数配置された表示パネルの製造方法であって、
    　前記発光素子を構成する発光層と、前記回路素子及び前記配線を構成する駆動回路層とを積層する積層工程と、
    　前記回路素子または他の前記配線と短絡した短絡箇所を有する配線の所定領域に、前記駆動回路層の前記発光層側と反対の側から、フェムト秒レーザーを照射するレーザー照射工程とを含み、
    　前記レーザー照射工程は、
    　前記駆動回路層における前記フェムト秒レーザーのビーム径が略配線幅となるように、フェムト秒レーザーのビーム径を絞って前記所定領域に前記フェムト秒レーザーを照射する第１レーザー照射工程と、
    　前記第１レーザー照射工程の後、前記駆動回路層における前記フェムト秒レーザーのビーム径が前記第１レーザー照射工程における前記ビーム径よりも小さいビーム径となるように、フェムト秒レーザーのビーム径を絞って前記所定領域の配線延在方向の端部かつ配線幅方向の端部である角部にフェムト秒レーザーを照射することにより、前記所定領域において前記配線を断線させる第２レーザー照射工程とを含む
    　表示パネルの製造方法。
  2. 　前記第２レーザー照射工程では、
    　前記短絡箇所を挟む２つの前記所定領域のそれぞれにおける複数の前記角部に対して、前記配線の幅の半分以下のビーム径を有する前記フェムト秒レーザーを照射する
    　請求項１に記載の表示パネルの製造方法。
  3. 　前記第１レーザー照射工程では、
    　光源から出射したフェムト秒レーザーを、前記光源の出射方向に配置された第１スリットを通過させることにより、前記所定領域にフェムト秒レーザーを照射し、
    　前記第２レーザー照射工程では、
    　光源から出射したフェムト秒レーザーを、前記光源からの出射方向に配置された、前記第１スリットよりもスリット径の小さい第２スリットを通過させることにより、前記所定領域にフェムト秒レーザーを照射する
    　請求項１または２に記載の表示パネルの製造方法。
PCT/JP2015/002891 2014-06-12 2015-06-09 表示パネルの製造方法 WO2015190092A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016527640A JP6405560B2 (ja) 2014-06-12 2015-06-09 表示パネルの製造方法
US15/317,331 US9882175B2 (en) 2014-06-12 2015-06-09 Method for manufacturing display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014121705 2014-06-12
JP2014-121705 2014-06-12

Publications (1)

Publication Number Publication Date
WO2015190092A1 true WO2015190092A1 (ja) 2015-12-17

Family

ID=54833203

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/002891 WO2015190092A1 (ja) 2014-06-12 2015-06-09 表示パネルの製造方法

Country Status (3)

Country Link
US (1) US9882175B2 (ja)
JP (1) JP6405560B2 (ja)
WO (1) WO2015190092A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019207798A1 (ja) * 2018-04-27 2019-10-31 シャープ株式会社 表示装置の製造方法および表示装置
US11910696B2 (en) 2020-11-09 2024-02-20 Jdi Design And Development G.K. Self-luminous display panel and self-luminous display panel manufacturing method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497892B2 (en) 2016-03-03 2019-12-03 Pioneer Corporation Light-emitting device and light-emitting system
KR102603867B1 (ko) * 2016-08-01 2023-11-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN107393939B (zh) * 2017-08-30 2020-04-17 京东方科技集团股份有限公司 像素界定层及制造方法、显示面板及制造方法、显示装置
CN110212111B (zh) * 2019-05-30 2022-04-15 京东方科技集团股份有限公司 显示基板及制作方法、显示面板、显示装置
KR20210048290A (ko) * 2019-10-23 2021-05-03 삼성전자주식회사 디스플레이 장치 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341304A (ja) * 2001-05-15 2002-11-27 Internatl Business Mach Corp <Ibm> 液晶表示装置の修正方法、輝点欠陥部の修正方法、レーザ処理装置及び液晶表示装置
JP2008122810A (ja) * 2006-11-15 2008-05-29 Sony Corp Ｔｆｔ基板、表示装置、ｔｆｔ基板の製造方法、及び表示装置の製造方法
WO2013038454A1 (ja) * 2011-09-15 2013-03-21 パナソニック株式会社 有機ｅｌ素子の製造方法及び評価方法
JP2013114749A (ja) * 2011-11-24 2013-06-10 Panasonic Corp 有機ｅｌ素子の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0614253B2 (ja) 1984-02-07 1994-02-23 セイコーエプソン株式会社 液晶表示装置
KR20070038610A (ko) 2005-10-06 2007-04-11 삼성전자주식회사 표시 장치의 수리 장치 및 수리 방법
JP2008235178A (ja) 2007-03-23 2008-10-02 Sharp Corp 有機ｅｌディスプレイの製造方法及び有機ｅｌディスプレイ
JP2009064607A (ja) 2007-09-05 2009-03-26 Sony Corp 有機発光表示装置のリペア方法
JP2009086499A (ja) * 2007-10-02 2009-04-23 Ntn Corp 欠陥修正方法
JP2012247547A (ja) 2011-05-26 2012-12-13 Sharp Corp 配線の修正装置
JP6277355B2 (ja) * 2012-06-25 2018-02-14 株式会社Ｊｏｌｅｄ 表示装置および表示装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341304A (ja) * 2001-05-15 2002-11-27 Internatl Business Mach Corp <Ibm> 液晶表示装置の修正方法、輝点欠陥部の修正方法、レーザ処理装置及び液晶表示装置
JP2008122810A (ja) * 2006-11-15 2008-05-29 Sony Corp Ｔｆｔ基板、表示装置、ｔｆｔ基板の製造方法、及び表示装置の製造方法
WO2013038454A1 (ja) * 2011-09-15 2013-03-21 パナソニック株式会社 有機ｅｌ素子の製造方法及び評価方法
JP2013114749A (ja) * 2011-11-24 2013-06-10 Panasonic Corp 有機ｅｌ素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019207798A1 (ja) * 2018-04-27 2019-10-31 シャープ株式会社 表示装置の製造方法および表示装置
US11910696B2 (en) 2020-11-09 2024-02-20 Jdi Design And Development G.K. Self-luminous display panel and self-luminous display panel manufacturing method

Also Published As

Publication number Publication date
US20170117506A1 (en) 2017-04-27
JPWO2015190092A1 (ja) 2017-04-20
US9882175B2 (en) 2018-01-30
JP6405560B2 (ja) 2018-10-17

Similar Documents

Publication Publication Date Title
JP6405560B2 (ja) 表示パネルの製造方法
US9276231B2 (en) Method for fabricating organic electroluminescence device and organic electroluminescence device
JP5653944B2 (ja) 有機ｅｌ素子の製造方法及びレーザー焦点位置設定方法
US9040967B2 (en) Method for manufacturing organic electroluminescence device and organic electroluminescence device
US9425246B2 (en) Organic light emitting display device and method of repairing the same
JP6086333B2 (ja) 有機エレクトロルミネッセンス表示装置の製造方法および有機エレクトロルミネッセンス表示装置
JP5963343B2 (ja) 有機ｅｌ素子の製造方法
JP6388291B2 (ja) 有機エレクトロルミネッセンス素子の製造方法および有機エレクトロルミネッセンス素子
JP5958808B2 (ja) 表示パネルの製造方法、その検査装置及び検査方法
JP5687339B2 (ja) 有機ｅｌ素子及び有機ｅｌ素子の製造方法
US8093602B2 (en) Stacked organic light-emitting device and imaging apparatus and image display apparatus having the same
JP5963342B2 (ja) 有機ｅｌ素子の製造方法
JP6041087B2 (ja) 表示パネルの製造方法、その検査装置及び検査方法
JP5938692B2 (ja) 表示パネルの製造方法、その検査装置及び検査方法
WO2015111119A1 (ja) 表示装置の製造方法および表示装置
JP6563311B2 (ja) 表示パネルの製造方法および表示パネル
JP6561290B2 (ja) 表示パネルの製造方法および表示パネル
JP2011124152A (ja) 有機エレクトロルミネッセンス表示装置の製造方法および有機エレクトロルミネッセンス表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15806232

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15317331

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2016527640

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15806232

Country of ref document: EP

Kind code of ref document: A1